include/llvm/Target/TargetCacheInfo.h

   1 //===-- llvm/Target/MachineCacheInfo.h ---------------------------*- C++ -*-==//
   2 //
   3 //  Describes properties of the target cache architecture.
   4 //
   5 //===----------------------------------------------------------------------===//
   6
   7 #ifndef LLVM_TARGET_MACHINECACHEINFO_H
   8 #define LLVM_TARGET_MACHINECACHEINFO_H
   9
  10 #include "Support/DataTypes.h"
  11 class TargetMachine;
  12
  13 struct MachineCacheInfo : public NonCopyableV {
  14   const TargetMachine &target;
  15 protected:
  16   unsigned int           numLevels;
  17   std::vector<unsigned short> cacheLineSizes;
  18   std::vector<unsigned int>   cacheSizes;
  19   std::vector<unsigned short> cacheAssoc;
  20
  21 public:
  22   MachineCacheInfo(const TargetMachine& tgt);
  23
  24   // Default parameters are:
  25   //    NumLevels    = 2
  26   //    L1: LineSize 16, Cache Size 32KB, Direct-mapped (assoc = 1)
  27   //    L2: LineSize 32, Cache Size 1 MB, 4-way associative
  28   // NOTE: Cache levels are numbered from 1 as above, not from 0.
  29   //
  30   virtual  void     Initialize          (); // subclass to override defaults
  31
  32   unsigned int      getNumCacheLevels   () const {
  33     return numLevels;
  34   }
  35   unsigned short    getCacheLineSize    (unsigned level)  const {
  36     assert(level <= cacheLineSizes.size() && "Invalid cache level");
  37     return cacheLineSizes[level-1];
  38   }
  39   unsigned int      getCacheSize        (unsigned level)  const {
  40     assert(level <= cacheSizes.size() && "Invalid cache level");
  41     return cacheSizes[level-1];
  42   }
  43   unsigned short    getCacheAssoc       (unsigned level)  const {
  44     assert(level <= cacheAssoc.size() && "Invalid cache level");
  45     return cacheAssoc[level];
  46   }
  47 };
  48
  49 #endif