whitespace
[oota-llvm.git] / include / llvm / Target / TargetInstrItineraries.h
1 //===-- llvm/Target/TargetInstrItineraries.h - Scheduling -------*- C++ -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This file describes the structures used for instruction
11 // itineraries, stages, and operand reads/writes.  This is used by
12 // schedulers to determine instruction stages and latencies.
13 //
14 //===----------------------------------------------------------------------===//
15
16 #ifndef LLVM_TARGET_TARGETINSTRITINERARIES_H
17 #define LLVM_TARGET_TARGETINSTRITINERARIES_H
18
19 #include <algorithm>
20
21 namespace llvm {
22
23 //===----------------------------------------------------------------------===//
24 /// Instruction stage - These values represent a non-pipelined step in
25 /// the execution of an instruction.  Cycles represents the number of
26 /// discrete time slots needed to complete the stage.  Units represent
27 /// the choice of functional units that can be used to complete the
28 /// stage.  Eg. IntUnit1, IntUnit2. NextCycles indicates how many
29 /// cycles should elapse from the start of this stage to the start of
30 /// the next stage in the itinerary. A value of -1 indicates that the
31 /// next stage should start immediately after the current one.
32 /// For example:
33 ///
34 ///   { 1, x, -1 }
35 ///      indicates that the stage occupies FU x for 1 cycle and that
36 ///      the next stage starts immediately after this one.
37 ///
38 ///   { 2, x|y, 1 }
39 ///      indicates that the stage occupies either FU x or FU y for 2
40 ///      consecuative cycles and that the next stage starts one cycle
41 ///      after this stage starts. That is, the stage requirements
42 ///      overlap in time.
43 ///
44 ///   { 1, x, 0 }
45 ///      indicates that the stage occupies FU x for 1 cycle and that
46 ///      the next stage starts in this same cycle. This can be used to
47 ///      indicate that the instruction requires multiple stages at the
48 ///      same time.
49 ///
50 /// FU reservation can be of two different kinds:
51 ///  - FUs which instruction actually requires
52 ///  - FUs which instruction just reserves. Reserved unit is not available for
53 ///    execution of other instruction. However, several instructions can reserve
54 ///    the same unit several times.
55 /// Such two types of units reservation is used to model instruction domain
56 /// change stalls, FUs using the same resource (e.g. same register file), etc.
57
58 struct InstrStage {
59   enum ReservationKinds {
60     Required = 0,
61     Reserved = 1
62   };
63
64   unsigned Cycles_;  ///< Length of stage in machine cycles
65   unsigned Units_;   ///< Choice of functional units
66   int NextCycles_;   ///< Number of machine cycles to next stage
67   ReservationKinds Kind_; ///< Kind of the FU reservation
68
69   /// getCycles - returns the number of cycles the stage is occupied
70   unsigned getCycles() const {
71     return Cycles_;
72   }
73
74   /// getUnits - returns the choice of FUs
75   unsigned getUnits() const {
76     return Units_;
77   }
78
79   ReservationKinds getReservationKind() const {
80     return Kind_;
81   }
82
83   /// getNextCycles - returns the number of cycles from the start of
84   /// this stage to the start of the next stage in the itinerary
85   unsigned getNextCycles() const {
86     return (NextCycles_ >= 0) ? (unsigned)NextCycles_ : Cycles_;
87   }
88 };
89
90
91 //===----------------------------------------------------------------------===//
92 /// Instruction itinerary - An itinerary represents the scheduling
93 /// information for an instruction. This includes a set of stages
94 /// occupies by the instruction, and the pipeline cycle in which
95 /// operands are read and written.
96 ///
97 struct InstrItinerary {
98   unsigned NumMicroOps;        ///< # of micro-ops, 0 means it's variable
99   unsigned FirstStage;         ///< Index of first stage in itinerary
100   unsigned LastStage;          ///< Index of last + 1 stage in itinerary
101   unsigned FirstOperandCycle;  ///< Index of first operand rd/wr
102   unsigned LastOperandCycle;   ///< Index of last + 1 operand rd/wr
103 };
104
105
106 //===----------------------------------------------------------------------===//
107 /// Instruction itinerary Data - Itinerary data supplied by a subtarget to be
108 /// used by a target.
109 ///
110 class InstrItineraryData {
111 public:
112   const InstrStage     *Stages;         ///< Array of stages selected
113   const unsigned       *OperandCycles;  ///< Array of operand cycles selected
114   const unsigned       *Forwardings;    ///< Array of pipeline forwarding pathes
115   const InstrItinerary *Itineraries;    ///< Array of itineraries selected
116
117   /// Ctors.
118   ///
119   InstrItineraryData() : Stages(0), OperandCycles(0), Forwardings(0),
120                          Itineraries(0) {}
121   InstrItineraryData(const InstrStage *S, const unsigned *OS,
122                      const unsigned *F, const InstrItinerary *I)
123     : Stages(S), OperandCycles(OS), Forwardings(F), Itineraries(I) {}
124
125   /// isEmpty - Returns true if there are no itineraries.
126   ///
127   bool isEmpty() const { return Itineraries == 0; }
128
129   /// isEndMarker - Returns true if the index is for the end marker
130   /// itinerary.
131   ///
132   bool isEndMarker(unsigned ItinClassIndx) const {
133     return ((Itineraries[ItinClassIndx].FirstStage == ~0U) &&
134             (Itineraries[ItinClassIndx].LastStage == ~0U));
135   }
136
137   /// beginStage - Return the first stage of the itinerary.
138   ///
139   const InstrStage *beginStage(unsigned ItinClassIndx) const {
140     unsigned StageIdx = Itineraries[ItinClassIndx].FirstStage;
141     return Stages + StageIdx;
142   }
143
144   /// endStage - Return the last+1 stage of the itinerary.
145   ///
146   const InstrStage *endStage(unsigned ItinClassIndx) const {
147     unsigned StageIdx = Itineraries[ItinClassIndx].LastStage;
148     return Stages + StageIdx;
149   }
150
151   /// getStageLatency - Return the total stage latency of the given
152   /// class.  The latency is the maximum completion time for any stage
153   /// in the itinerary.
154   ///
155   unsigned getStageLatency(unsigned ItinClassIndx) const {
156     // If the target doesn't provide itinerary information, use a
157     // simple non-zero default value for all instructions.
158     if (isEmpty())
159       return 1;
160
161     // Calculate the maximum completion time for any stage.
162     unsigned Latency = 0, StartCycle = 0;
163     for (const InstrStage *IS = beginStage(ItinClassIndx),
164            *E = endStage(ItinClassIndx); IS != E; ++IS) {
165       Latency = std::max(Latency, StartCycle + IS->getCycles());
166       StartCycle += IS->getNextCycles();
167     }
168
169     return Latency;
170   }
171
172   /// getOperandCycle - Return the cycle for the given class and
173   /// operand. Return -1 if no cycle is specified for the operand.
174   ///
175   int getOperandCycle(unsigned ItinClassIndx, unsigned OperandIdx) const {
176     if (isEmpty())
177       return -1;
178
179     unsigned FirstIdx = Itineraries[ItinClassIndx].FirstOperandCycle;
180     unsigned LastIdx = Itineraries[ItinClassIndx].LastOperandCycle;
181     if ((FirstIdx + OperandIdx) >= LastIdx)
182       return -1;
183
184     return (int)OperandCycles[FirstIdx + OperandIdx];
185   }
186
187   /// hasPipelineForwarding - Return true if there is a pipeline forwarding
188   /// between instructions of itinerary classes DefClass and UseClasses so that
189   /// value produced by an instruction of itinerary class DefClass, operand
190   /// index DefIdx can be bypassed when it's read by an instruction of
191   /// itinerary class UseClass, operand index UseIdx.
192   bool hasPipelineForwarding(unsigned DefClass, unsigned DefIdx,
193                              unsigned UseClass, unsigned UseIdx) const {
194     unsigned FirstDefIdx = Itineraries[DefClass].FirstOperandCycle;
195     unsigned LastDefIdx = Itineraries[DefClass].LastOperandCycle;
196     if ((FirstDefIdx + DefIdx) >= LastDefIdx)
197       return false;
198     if (Forwardings[FirstDefIdx + DefIdx] == 0)
199       return false;
200
201     unsigned FirstUseIdx = Itineraries[UseClass].FirstOperandCycle;
202     unsigned LastUseIdx = Itineraries[UseClass].LastOperandCycle;
203     if ((FirstUseIdx + UseIdx) >= LastUseIdx)
204       return false;
205
206     return Forwardings[FirstDefIdx + DefIdx] ==
207       Forwardings[FirstUseIdx + UseIdx];
208   }
209
210   /// getOperandLatency - Compute and return the use operand latency of a given
211   /// itinerary class and operand index if the value is produced by an
212   /// instruction of the specified itinerary class and def operand index.
213   int getOperandLatency(unsigned DefClass, unsigned DefIdx,
214                         unsigned UseClass, unsigned UseIdx) const {
215     if (isEmpty())
216       return -1;
217
218     int DefCycle = getOperandCycle(DefClass, DefIdx);
219     if (DefCycle == -1)
220       return -1;
221
222     int UseCycle = getOperandCycle(UseClass, UseIdx);
223     if (UseCycle == -1)
224       return -1;
225
226     UseCycle = DefCycle - UseCycle + 1;
227     if (UseCycle > 0 &&
228         hasPipelineForwarding(DefClass, DefIdx, UseClass, UseIdx))
229       // FIXME: This assumes one cycle benefit for every pipeline forwarding.
230       --UseCycle;
231     return UseCycle;
232   }
233
234   /// isMicroCoded - Return true if the instructions in the given class decode
235   /// to more than one micro-ops.
236   bool isMicroCoded(unsigned ItinClassIndx) const {
237     if (isEmpty())
238       return false;
239     return Itineraries[ItinClassIndx].NumMicroOps != 1;
240   }
241 };
242
243
244 } // End llvm namespace
245
246 #endif