include/llvm/Target/TargetLowering.h

   1 //===-- llvm/Target/TargetLowering.h - Target Lowering Info -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes how to lower LLVM code to machine code.  This has two
  11 // main components:
  12 //
  13 //  1. Which ValueTypes are natively supported by the target.
  14 //  2. Which operations are supported for supported ValueTypes.
  15 //  3. Cost thresholds for alternative implementations of certain operations.
  16 //
  17 // In addition it has a few other components, like information about FP
  18 // immediates.
  19 //
  20 //===----------------------------------------------------------------------===//
  21
  22 #ifndef LLVM_TARGET_TARGETLOWERING_H
  23 #define LLVM_TARGET_TARGETLOWERING_H
  24
  25 #include "llvm/InlineAsm.h"
  26 #include "llvm/CodeGen/SelectionDAGNodes.h"
  27 #include "llvm/CodeGen/RuntimeLibcalls.h"
  28 #include "llvm/ADT/APFloat.h"
  29 #include "llvm/ADT/DenseMap.h"
  30 #include "llvm/ADT/SmallSet.h"
  31 #include "llvm/ADT/SmallVector.h"
  32 #include "llvm/ADT/STLExtras.h"
  33 #include "llvm/Support/DebugLoc.h"
  34 #include "llvm/Target/TargetMachine.h"
  35 #include <climits>
  36 #include <map>
  37 #include <vector>
  38
  39 namespace llvm {
  40   class AllocaInst;
  41   class CallInst;
  42   class Function;
  43   class FastISel;
  44   class MachineBasicBlock;
  45   class MachineFunction;
  46   class MachineFrameInfo;
  47   class MachineInstr;
  48   class MachineModuleInfo;
  49   class DwarfWriter;
  50   class SDNode;
  51   class SDValue;
  52   class SelectionDAG;
  53   class TargetData;
  54   class TargetMachine;
  55   class TargetRegisterClass;
  56   class TargetSubtarget;
  57   class TargetLoweringObjectFile;
  58   class Value;
  59
  60   // FIXME: should this be here?
  61   namespace TLSModel {
  62     enum Model {
  63       GeneralDynamic,
  64       LocalDynamic,
  65       InitialExec,
  66       LocalExec
  67     };
  68   }
  69   TLSModel::Model getTLSModel(const GlobalValue *GV, Reloc::Model reloc);
  70
  71
  72 //===----------------------------------------------------------------------===//
  73 /// TargetLowering - This class defines information used to lower LLVM code to
  74 /// legal SelectionDAG operators that the target instruction selector can accept
  75 /// natively.
  76 ///
  77 /// This class also defines callbacks that targets must implement to lower
  78 /// target-specific constructs to SelectionDAG operators.
  79 ///
  80 class TargetLowering {
  81   TargetLowering(const TargetLowering&);  // DO NOT IMPLEMENT
  82   void operator=(const TargetLowering&);  // DO NOT IMPLEMENT
  83 public:
  84   /// LegalizeAction - This enum indicates whether operations are valid for a
  85   /// target, and if not, what action should be used to make them valid.
  86   enum LegalizeAction {
  87     Legal,      // The target natively supports this operation.
  88     Promote,    // This operation should be executed in a larger type.
  89     Expand,     // Try to expand this to other ops, otherwise use a libcall.
  90     Custom      // Use the LowerOperation hook to implement custom lowering.
  91   };
  92
  93   enum BooleanContent { // How the target represents true/false values.
  94     UndefinedBooleanContent,    // Only bit 0 counts, the rest can hold garbage.
  95     ZeroOrOneBooleanContent,        // All bits zero except for bit 0.
  96     ZeroOrNegativeOneBooleanContent // All bits equal to bit 0.
  97   };
  98
  99   enum SchedPreference {
 100     SchedulingForLatency,          // Scheduling for shortest total latency.
 101     SchedulingForRegPressure       // Scheduling for lowest register pressure.
 102   };
 103
 104   /// NOTE: The constructor takes ownership of TLOF.
 105   explicit TargetLowering(TargetMachine &TM, TargetLoweringObjectFile *TLOF);
 106   virtual ~TargetLowering();
 107
 108   TargetMachine &getTargetMachine() const { return TM; }
 109   const TargetData *getTargetData() const { return TD; }
 110   TargetLoweringObjectFile &getObjFileLowering() const { return TLOF; }
 111
 112   bool isBigEndian() const { return !IsLittleEndian; }
 113   bool isLittleEndian() const { return IsLittleEndian; }
 114   MVT::SimpleValueType getPointerTy() const { return PointerTy; }
 115   MVT::SimpleValueType getShiftAmountTy() const { return ShiftAmountTy; }
 116
 117   /// usesGlobalOffsetTable - Return true if this target uses a GOT for PIC
 118   /// codegen.
 119   bool usesGlobalOffsetTable() const { return UsesGlobalOffsetTable; }
 120
 121   /// isSelectExpensive - Return true if the select operation is expensive for
 122   /// this target.
 123   bool isSelectExpensive() const { return SelectIsExpensive; }
 124
 125   /// isIntDivCheap() - Return true if integer divide is usually cheaper than
 126   /// a sequence of several shifts, adds, and multiplies for this target.
 127   bool isIntDivCheap() const { return IntDivIsCheap; }
 128
 129   /// isPow2DivCheap() - Return true if pow2 div is cheaper than a chain of
 130   /// srl/add/sra.
 131   bool isPow2DivCheap() const { return Pow2DivIsCheap; }
 132
 133   /// getSetCCResultType - Return the ValueType of the result of SETCC
 134   /// operations.  Also used to obtain the target's preferred type for
 135   /// the condition operand of SELECT and BRCOND nodes.  In the case of
 136   /// BRCOND the argument passed is MVT::Other since there are no other
 137   /// operands to get a type hint from.
 138   virtual
 139   MVT::SimpleValueType getSetCCResultType(MVT VT) const;
 140
 141   /// getBooleanContents - For targets without i1 registers, this gives the
 142   /// nature of the high-bits of boolean values held in types wider than i1.
 143   /// "Boolean values" are special true/false values produced by nodes like
 144   /// SETCC and consumed (as the condition) by nodes like SELECT and BRCOND.
 145   /// Not to be confused with general values promoted from i1.
 146   BooleanContent getBooleanContents() const { return BooleanContents;}
 147
 148   /// getSchedulingPreference - Return target scheduling preference.
 149   SchedPreference getSchedulingPreference() const {
 150     return SchedPreferenceInfo;
 151   }
 152
 153   /// getRegClassFor - Return the register class that should be used for the
 154   /// specified value type.  This may only be called on legal types.
 155   TargetRegisterClass *getRegClassFor(MVT VT) const {
 156     assert(VT.isSimple() && "getRegClassFor called on illegal type!");
 157     TargetRegisterClass *RC = RegClassForVT[VT.getSimpleVT()];
 158     assert(RC && "This value type is not natively supported!");
 159     return RC;
 160   }
 161
 162   /// isTypeLegal - Return true if the target has native support for the
 163   /// specified value type.  This means that it has a register that directly
 164   /// holds it without promotions or expansions.
 165   bool isTypeLegal(MVT VT) const {
 166     assert(!VT.isSimple() ||
 167            (unsigned)VT.getSimpleVT() < array_lengthof(RegClassForVT));
 168     return VT.isSimple() && RegClassForVT[VT.getSimpleVT()] != 0;
 169   }
 170
 171   class ValueTypeActionImpl {
 172     /// ValueTypeActions - This is a bitvector that contains two bits for each
 173     /// value type, where the two bits correspond to the LegalizeAction enum.
 174     /// This can be queried with "getTypeAction(VT)".
 175     /// dimension by (MVT::MAX_ALLOWED_VALUETYPE/32) * 2
 176     uint32_t ValueTypeActions[(MVT::MAX_ALLOWED_VALUETYPE/32)*2];
 177   public:
 178     ValueTypeActionImpl() {
 179       ValueTypeActions[0] = ValueTypeActions[1] = 0;
 180       ValueTypeActions[2] = ValueTypeActions[3] = 0;
 181     }
 182     ValueTypeActionImpl(const ValueTypeActionImpl &RHS) {
 183       ValueTypeActions[0] = RHS.ValueTypeActions[0];
 184       ValueTypeActions[1] = RHS.ValueTypeActions[1];
 185       ValueTypeActions[2] = RHS.ValueTypeActions[2];
 186       ValueTypeActions[3] = RHS.ValueTypeActions[3];
 187     }
 188
 189     LegalizeAction getTypeAction(MVT VT) const {
 190       if (VT.isExtended()) {
 191         if (VT.isVector()) {
 192           return VT.isPow2VectorType() ? Expand : Promote;
 193         }
 194         if (VT.isInteger())
 195           // First promote to a power-of-two size, then expand if necessary.
 196           return VT == VT.getRoundIntegerType() ? Expand : Promote;
 197         assert(0 && "Unsupported extended type!");
 198         return Legal;
 199       }
 200       unsigned I = VT.getSimpleVT();
 201       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 202       return (LegalizeAction)((ValueTypeActions[I>>4] >> ((2*I) & 31)) & 3);
 203     }
 204     void setTypeAction(MVT VT, LegalizeAction Action) {
 205       unsigned I = VT.getSimpleVT();
 206       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 207       ValueTypeActions[I>>4] |= Action << ((I*2) & 31);
 208     }
 209   };
 210
 211   const ValueTypeActionImpl &getValueTypeActions() const {
 212     return ValueTypeActions;
 213   }
 214
 215   /// getTypeAction - Return how we should legalize values of this type, either
 216   /// it is already legal (return 'Legal') or we need to promote it to a larger
 217   /// type (return 'Promote'), or we need to expand it into multiple registers
 218   /// of smaller integer type (return 'Expand').  'Custom' is not an option.
 219   LegalizeAction getTypeAction(MVT VT) const {
 220     return ValueTypeActions.getTypeAction(VT);
 221   }
 222
 223   /// getTypeToTransformTo - For types supported by the target, this is an
 224   /// identity function.  For types that must be promoted to larger types, this
 225   /// returns the larger type to promote to.  For integer types that are larger
 226   /// than the largest integer register, this contains one step in the expansion
 227   /// to get to the smaller register. For illegal floating point types, this
 228   /// returns the integer type to transform to.
 229   MVT getTypeToTransformTo(MVT VT) const {
 230     if (VT.isSimple()) {
 231       assert((unsigned)VT.getSimpleVT() < array_lengthof(TransformToType));
 232       MVT NVT = TransformToType[VT.getSimpleVT()];
 233       assert(getTypeAction(NVT) != Promote &&
 234              "Promote may not follow Expand or Promote");
 235       return NVT;
 236     }
 237
 238     if (VT.isVector()) {
 239       MVT NVT = VT.getPow2VectorType();
 240       if (NVT == VT) {
 241         // Vector length is a power of 2 - split to half the size.
 242         unsigned NumElts = VT.getVectorNumElements();
 243         MVT EltVT = VT.getVectorElementType();
 244         return (NumElts == 1) ? EltVT : MVT::getVectorVT(EltVT, NumElts / 2);
 245       }
 246       // Promote to a power of two size, avoiding multi-step promotion.
 247       return getTypeAction(NVT) == Promote ? getTypeToTransformTo(NVT) : NVT;
 248     } else if (VT.isInteger()) {
 249       MVT NVT = VT.getRoundIntegerType();
 250       if (NVT == VT)
 251         // Size is a power of two - expand to half the size.
 252         return MVT::getIntegerVT(VT.getSizeInBits() / 2);
 253       else
 254         // Promote to a power of two size, avoiding multi-step promotion.
 255         return getTypeAction(NVT) == Promote ? getTypeToTransformTo(NVT) : NVT;
 256     }
 257     assert(0 && "Unsupported extended type!");
 258     return MVT(MVT::Other); // Not reached
 259   }
 260
 261   /// getTypeToExpandTo - For types supported by the target, this is an
 262   /// identity function.  For types that must be expanded (i.e. integer types
 263   /// that are larger than the largest integer register or illegal floating
 264   /// point types), this returns the largest legal type it will be expanded to.
 265   MVT getTypeToExpandTo(MVT VT) const {
 266     assert(!VT.isVector());
 267     while (true) {
 268       switch (getTypeAction(VT)) {
 269       case Legal:
 270         return VT;
 271       case Expand:
 272         VT = getTypeToTransformTo(VT);
 273         break;
 274       default:
 275         assert(false && "Type is not legal nor is it to be expanded!");
 276         return VT;
 277       }
 278     }
 279     return VT;
 280   }
 281
 282   /// getVectorTypeBreakdown - Vector types are broken down into some number of
 283   /// legal first class types.  For example, MVT::v8f32 maps to 2 MVT::v4f32
 284   /// with Altivec or SSE1, or 8 promoted MVT::f64 values with the X86 FP stack.
 285   /// Similarly, MVT::v2i64 turns into 4 MVT::i32 values with both PPC and X86.
 286   ///
 287   /// This method returns the number of registers needed, and the VT for each
 288   /// register.  It also returns the VT and quantity of the intermediate values
 289   /// before they are promoted/expanded.
 290   ///
 291   unsigned getVectorTypeBreakdown(MVT VT,
 292                                   MVT &IntermediateVT,
 293                                   unsigned &NumIntermediates,
 294                                   MVT &RegisterVT) const;
 295
 296   /// getTgtMemIntrinsic: Given an intrinsic, checks if on the target the
 297   /// intrinsic will need to map to a MemIntrinsicNode (touches memory). If
 298   /// this is the case, it returns true and store the intrinsic
 299   /// information into the IntrinsicInfo that was passed to the function.
 300   typedef struct IntrinsicInfo {
 301     unsigned     opc;         // target opcode
 302     MVT          memVT;       // memory VT
 303     const Value* ptrVal;      // value representing memory location
 304     int          offset;      // offset off of ptrVal
 305     unsigned     align;       // alignment
 306     bool         vol;         // is volatile?
 307     bool         readMem;     // reads memory?
 308     bool         writeMem;    // writes memory?
 309   } IntrinisicInfo;
 310
 311   virtual bool getTgtMemIntrinsic(IntrinsicInfo& Info,
 312                                   CallInst &I, unsigned Intrinsic) {
 313     return false;
 314   }
 315
 316   /// getWidenVectorType: given a vector type, returns the type to widen to
 317   /// (e.g., v7i8 to v8i8). If the vector type is legal, it returns itself.
 318   /// If there is no vector type that we want to widen to, returns MVT::Other
 319   /// When and were to widen is target dependent based on the cost of
 320   /// scalarizing vs using the wider vector type.
 321   virtual MVT getWidenVectorType(MVT VT) const;
 322
 323   typedef std::vector<APFloat>::const_iterator legal_fpimm_iterator;
 324   legal_fpimm_iterator legal_fpimm_begin() const {
 325     return LegalFPImmediates.begin();
 326   }
 327   legal_fpimm_iterator legal_fpimm_end() const {
 328     return LegalFPImmediates.end();
 329   }
 330
 331   /// isShuffleMaskLegal - Targets can use this to indicate that they only
 332   /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
 333   /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
 334   /// are assumed to be legal.
 335   virtual bool isShuffleMaskLegal(const SmallVectorImpl<int> &Mask,
 336                                   MVT VT) const {
 337     return true;
 338   }
 339
 340   /// isVectorClearMaskLegal - Similar to isShuffleMaskLegal. This is
 341   /// used by Targets can use this to indicate if there is a suitable
 342   /// VECTOR_SHUFFLE that can be used to replace a VAND with a constant
 343   /// pool entry.
 344   virtual bool isVectorClearMaskLegal(const SmallVectorImpl<int> &Mask,
 345                                       MVT VT) const {
 346     return false;
 347   }
 348
 349   /// getOperationAction - Return how this operation should be treated: either
 350   /// it is legal, needs to be promoted to a larger size, needs to be
 351   /// expanded to some other code sequence, or the target has a custom expander
 352   /// for it.
 353   LegalizeAction getOperationAction(unsigned Op, MVT VT) const {
 354     if (VT.isExtended()) return Expand;
 355     assert(Op < array_lengthof(OpActions[0]) &&
 356            (unsigned)VT.getSimpleVT() < sizeof(OpActions[0][0])*8 &&
 357            "Table isn't big enough!");
 358     unsigned I = (unsigned) VT.getSimpleVT();
 359     unsigned J = I & 31;
 360     I = I >> 5;
 361     return (LegalizeAction)((OpActions[I][Op] >> (J*2) ) & 3);
 362   }
 363
 364   /// isOperationLegalOrCustom - Return true if the specified operation is
 365   /// legal on this target or can be made legal with custom lowering. This
 366   /// is used to help guide high-level lowering decisions.
 367   bool isOperationLegalOrCustom(unsigned Op, MVT VT) const {
 368     return (VT == MVT::Other || isTypeLegal(VT)) &&
 369       (getOperationAction(Op, VT) == Legal ||
 370        getOperationAction(Op, VT) == Custom);
 371   }
 372
 373   /// isOperationLegal - Return true if the specified operation is legal on this
 374   /// target.
 375   bool isOperationLegal(unsigned Op, MVT VT) const {
 376     return (VT == MVT::Other || isTypeLegal(VT)) &&
 377            getOperationAction(Op, VT) == Legal;
 378   }
 379
 380   /// getLoadExtAction - Return how this load with extension should be treated:
 381   /// either it is legal, needs to be promoted to a larger size, needs to be
 382   /// expanded to some other code sequence, or the target has a custom expander
 383   /// for it.
 384   LegalizeAction getLoadExtAction(unsigned LType, MVT VT) const {
 385     assert(LType < array_lengthof(LoadExtActions) &&
 386            (unsigned)VT.getSimpleVT() < sizeof(LoadExtActions[0])*4 &&
 387            "Table isn't big enough!");
 388     return (LegalizeAction)((LoadExtActions[LType] >> (2*VT.getSimpleVT())) & 3);
 389   }
 390
 391   /// isLoadExtLegal - Return true if the specified load with extension is legal
 392   /// on this target.
 393   bool isLoadExtLegal(unsigned LType, MVT VT) const {
 394     return VT.isSimple() &&
 395       (getLoadExtAction(LType, VT) == Legal ||
 396        getLoadExtAction(LType, VT) == Custom);
 397   }
 398
 399   /// getTruncStoreAction - Return how this store with truncation should be
 400   /// treated: either it is legal, needs to be promoted to a larger size, needs
 401   /// to be expanded to some other code sequence, or the target has a custom
 402   /// expander for it.
 403   LegalizeAction getTruncStoreAction(MVT ValVT,
 404                                      MVT MemVT) const {
 405     assert((unsigned)ValVT.getSimpleVT() < array_lengthof(TruncStoreActions) &&
 406            (unsigned)MemVT.getSimpleVT() < sizeof(TruncStoreActions[0])*4 &&
 407            "Table isn't big enough!");
 408     return (LegalizeAction)((TruncStoreActions[ValVT.getSimpleVT()] >>
 409                              (2*MemVT.getSimpleVT())) & 3);
 410   }
 411
 412   /// isTruncStoreLegal - Return true if the specified store with truncation is
 413   /// legal on this target.
 414   bool isTruncStoreLegal(MVT ValVT, MVT MemVT) const {
 415     return isTypeLegal(ValVT) && MemVT.isSimple() &&
 416       (getTruncStoreAction(ValVT, MemVT) == Legal ||
 417        getTruncStoreAction(ValVT, MemVT) == Custom);
 418   }
 419
 420   /// getIndexedLoadAction - Return how the indexed load should be treated:
 421   /// either it is legal, needs to be promoted to a larger size, needs to be
 422   /// expanded to some other code sequence, or the target has a custom expander
 423   /// for it.
 424   LegalizeAction
 425   getIndexedLoadAction(unsigned IdxMode, MVT VT) const {
 426     assert( IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
 427            ((unsigned)VT.getSimpleVT()) < MVT::LAST_VALUETYPE &&
 428            "Table isn't big enough!");
 429     return (LegalizeAction)((IndexedModeActions[(unsigned)VT.getSimpleVT()][0][IdxMode]));
 430   }
 431
 432   /// isIndexedLoadLegal - Return true if the specified indexed load is legal
 433   /// on this target.
 434   bool isIndexedLoadLegal(unsigned IdxMode, MVT VT) const {
 435     return VT.isSimple() &&
 436       (getIndexedLoadAction(IdxMode, VT) == Legal ||
 437        getIndexedLoadAction(IdxMode, VT) == Custom);
 438   }
 439
 440   /// getIndexedStoreAction - Return how the indexed store should be treated:
 441   /// either it is legal, needs to be promoted to a larger size, needs to be
 442   /// expanded to some other code sequence, or the target has a custom expander
 443   /// for it.
 444   LegalizeAction
 445   getIndexedStoreAction(unsigned IdxMode, MVT VT) const {
 446     assert(IdxMode < array_lengthof(IndexedModeActions[0][1]) &&
 447            (unsigned)VT.getSimpleVT() < MVT::LAST_VALUETYPE &&
 448            "Table isn't big enough!");
 449     return (LegalizeAction)((IndexedModeActions[(unsigned)VT.getSimpleVT()][1][IdxMode]));
 450   }
 451
 452   /// isIndexedStoreLegal - Return true if the specified indexed load is legal
 453   /// on this target.
 454   bool isIndexedStoreLegal(unsigned IdxMode, MVT VT) const {
 455     return VT.isSimple() &&
 456       (getIndexedStoreAction(IdxMode, VT) == Legal ||
 457        getIndexedStoreAction(IdxMode, VT) == Custom);
 458   }
 459
 460   /// getConvertAction - Return how the conversion should be treated:
 461   /// either it is legal, needs to be promoted to a larger size, needs to be
 462   /// expanded to some other code sequence, or the target has a custom expander
 463   /// for it.
 464   LegalizeAction
 465   getConvertAction(MVT FromVT, MVT ToVT) const {
 466     assert((unsigned)FromVT.getSimpleVT() < array_lengthof(ConvertActions) &&
 467            (unsigned)ToVT.getSimpleVT() < sizeof(ConvertActions[0])*4 &&
 468            "Table isn't big enough!");
 469     return (LegalizeAction)((ConvertActions[FromVT.getSimpleVT()] >>
 470                              (2*ToVT.getSimpleVT())) & 3);
 471   }
 472
 473   /// isConvertLegal - Return true if the specified conversion is legal
 474   /// on this target.
 475   bool isConvertLegal(MVT FromVT, MVT ToVT) const {
 476     return isTypeLegal(FromVT) && isTypeLegal(ToVT) &&
 477       (getConvertAction(FromVT, ToVT) == Legal ||
 478        getConvertAction(FromVT, ToVT) == Custom);
 479   }
 480
 481   /// getCondCodeAction - Return how the condition code should be treated:
 482   /// either it is legal, needs to be expanded to some other code sequence,
 483   /// or the target has a custom expander for it.
 484   LegalizeAction
 485   getCondCodeAction(ISD::CondCode CC, MVT VT) const {
 486     assert((unsigned)CC < array_lengthof(CondCodeActions) &&
 487            (unsigned)VT.getSimpleVT() < sizeof(CondCodeActions[0])*4 &&
 488            "Table isn't big enough!");
 489     LegalizeAction Action = (LegalizeAction)
 490       ((CondCodeActions[CC] >> (2*VT.getSimpleVT())) & 3);
 491     assert(Action != Promote && "Can't promote condition code!");
 492     return Action;
 493   }
 494
 495   /// isCondCodeLegal - Return true if the specified condition code is legal
 496   /// on this target.
 497   bool isCondCodeLegal(ISD::CondCode CC, MVT VT) const {
 498     return getCondCodeAction(CC, VT) == Legal ||
 499            getCondCodeAction(CC, VT) == Custom;
 500   }
 501
 502
 503   /// getTypeToPromoteTo - If the action for this operation is to promote, this
 504   /// method returns the ValueType to promote to.
 505   MVT getTypeToPromoteTo(unsigned Op, MVT VT) const {
 506     assert(getOperationAction(Op, VT) == Promote &&
 507            "This operation isn't promoted!");
 508
 509     // See if this has an explicit type specified.
 510     std::map<std::pair<unsigned, MVT::SimpleValueType>,
 511              MVT::SimpleValueType>::const_iterator PTTI =
 512       PromoteToType.find(std::make_pair(Op, VT.getSimpleVT()));
 513     if (PTTI != PromoteToType.end()) return PTTI->second;
 514
 515     assert((VT.isInteger() || VT.isFloatingPoint()) &&
 516            "Cannot autopromote this type, add it with AddPromotedToType.");
 517
 518     MVT NVT = VT;
 519     do {
 520       NVT = (MVT::SimpleValueType)(NVT.getSimpleVT()+1);
 521       assert(NVT.isInteger() == VT.isInteger() && NVT != MVT::isVoid &&
 522              "Didn't find type to promote to!");
 523     } while (!isTypeLegal(NVT) ||
 524               getOperationAction(Op, NVT) == Promote);
 525     return NVT;
 526   }
 527
 528   /// getValueType - Return the MVT corresponding to this LLVM type.
 529   /// This is fixed by the LLVM operations except for the pointer size.  If
 530   /// AllowUnknown is true, this will return MVT::Other for types with no MVT
 531   /// counterpart (e.g. structs), otherwise it will assert.
 532   MVT getValueType(const Type *Ty, bool AllowUnknown = false) const {
 533     MVT VT = MVT::getMVT(Ty, AllowUnknown);
 534     return VT == MVT::iPTR ? PointerTy : VT;
 535   }
 536
 537   /// getByValTypeAlignment - Return the desired alignment for ByVal aggregate
 538   /// function arguments in the caller parameter area.  This is the actual
 539   /// alignment, not its logarithm.
 540   virtual unsigned getByValTypeAlignment(const Type *Ty) const;
 541
 542   /// getRegisterType - Return the type of registers that this ValueType will
 543   /// eventually require.
 544   MVT getRegisterType(MVT VT) const {
 545     if (VT.isSimple()) {
 546       assert((unsigned)VT.getSimpleVT() < array_lengthof(RegisterTypeForVT));
 547       return RegisterTypeForVT[VT.getSimpleVT()];
 548     }
 549     if (VT.isVector()) {
 550       MVT VT1, RegisterVT;
 551       unsigned NumIntermediates;
 552       (void)getVectorTypeBreakdown(VT, VT1, NumIntermediates, RegisterVT);
 553       return RegisterVT;
 554     }
 555     if (VT.isInteger()) {
 556       return getRegisterType(getTypeToTransformTo(VT));
 557     }
 558     assert(0 && "Unsupported extended type!");
 559     return MVT(MVT::Other); // Not reached
 560   }
 561
 562   /// getNumRegisters - Return the number of registers that this ValueType will
 563   /// eventually require.  This is one for any types promoted to live in larger
 564   /// registers, but may be more than one for types (like i64) that are split
 565   /// into pieces.  For types like i140, which are first promoted then expanded,
 566   /// it is the number of registers needed to hold all the bits of the original
 567   /// type.  For an i140 on a 32 bit machine this means 5 registers.
 568   unsigned getNumRegisters(MVT VT) const {
 569     if (VT.isSimple()) {
 570       assert((unsigned)VT.getSimpleVT() < array_lengthof(NumRegistersForVT));
 571       return NumRegistersForVT[VT.getSimpleVT()];
 572     }
 573     if (VT.isVector()) {
 574       MVT VT1, VT2;
 575       unsigned NumIntermediates;
 576       return getVectorTypeBreakdown(VT, VT1, NumIntermediates, VT2);
 577     }
 578     if (VT.isInteger()) {
 579       unsigned BitWidth = VT.getSizeInBits();
 580       unsigned RegWidth = getRegisterType(VT).getSizeInBits();
 581       return (BitWidth + RegWidth - 1) / RegWidth;
 582     }
 583     assert(0 && "Unsupported extended type!");
 584     return 0; // Not reached
 585   }
 586
 587   /// ShouldShrinkFPConstant - If true, then instruction selection should
 588   /// seek to shrink the FP constant of the specified type to a smaller type
 589   /// in order to save space and / or reduce runtime.
 590   virtual bool ShouldShrinkFPConstant(MVT VT) const { return true; }
 591
 592   /// hasTargetDAGCombine - If true, the target has custom DAG combine
 593   /// transformations that it can perform for the specified node.
 594   bool hasTargetDAGCombine(ISD::NodeType NT) const {
 595     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
 596     return TargetDAGCombineArray[NT >> 3] & (1 << (NT&7));
 597   }
 598
 599   /// This function returns the maximum number of store operations permitted
 600   /// to replace a call to llvm.memset. The value is set by the target at the
 601   /// performance threshold for such a replacement.
 602   /// @brief Get maximum # of store operations permitted for llvm.memset
 603   unsigned getMaxStoresPerMemset() const { return maxStoresPerMemset; }
 604
 605   /// This function returns the maximum number of store operations permitted
 606   /// to replace a call to llvm.memcpy. The value is set by the target at the
 607   /// performance threshold for such a replacement.
 608   /// @brief Get maximum # of store operations permitted for llvm.memcpy
 609   unsigned getMaxStoresPerMemcpy() const { return maxStoresPerMemcpy; }
 610
 611   /// This function returns the maximum number of store operations permitted
 612   /// to replace a call to llvm.memmove. The value is set by the target at the
 613   /// performance threshold for such a replacement.
 614   /// @brief Get maximum # of store operations permitted for llvm.memmove
 615   unsigned getMaxStoresPerMemmove() const { return maxStoresPerMemmove; }
 616
 617   /// This function returns true if the target allows unaligned memory accesses.
 618   /// This is used, for example, in situations where an array copy/move/set is
 619   /// converted to a sequence of store operations. It's use helps to ensure that
 620   /// such replacements don't generate code that causes an alignment error
 621   /// (trap) on the target machine.
 622   /// @brief Determine if the target supports unaligned memory accesses.
 623   bool allowsUnalignedMemoryAccesses() const {
 624     return allowUnalignedMemoryAccesses;
 625   }
 626
 627   /// This function returns true if the target would benefit from code placement
 628   /// optimization.
 629   /// @brief Determine if the target should perform code placement optimization.
 630   bool shouldOptimizeCodePlacement() const {
 631     return benefitFromCodePlacementOpt;
 632   }
 633
 634   /// getOptimalMemOpType - Returns the target specific optimal type for load
 635   /// and store operations as a result of memset, memcpy, and memmove lowering.
 636   /// It returns MVT::iAny if SelectionDAG should be responsible for
 637   /// determining it.
 638   virtual MVT getOptimalMemOpType(uint64_t Size, unsigned Align,
 639                                   bool isSrcConst, bool isSrcStr,
 640                                   SelectionDAG &DAG) const {
 641     return MVT::iAny;
 642   }
 643
 644   /// usesUnderscoreSetJmp - Determine if we should use _setjmp or setjmp
 645   /// to implement llvm.setjmp.
 646   bool usesUnderscoreSetJmp() const {
 647     return UseUnderscoreSetJmp;
 648   }
 649
 650   /// usesUnderscoreLongJmp - Determine if we should use _longjmp or longjmp
 651   /// to implement llvm.longjmp.
 652   bool usesUnderscoreLongJmp() const {
 653     return UseUnderscoreLongJmp;
 654   }
 655
 656   /// getStackPointerRegisterToSaveRestore - If a physical register, this
 657   /// specifies the register that llvm.savestack/llvm.restorestack should save
 658   /// and restore.
 659   unsigned getStackPointerRegisterToSaveRestore() const {
 660     return StackPointerRegisterToSaveRestore;
 661   }
 662
 663   /// getExceptionAddressRegister - If a physical register, this returns
 664   /// the register that receives the exception address on entry to a landing
 665   /// pad.
 666   unsigned getExceptionAddressRegister() const {
 667     return ExceptionPointerRegister;
 668   }
 669
 670   /// getExceptionSelectorRegister - If a physical register, this returns
 671   /// the register that receives the exception typeid on entry to a landing
 672   /// pad.
 673   unsigned getExceptionSelectorRegister() const {
 674     return ExceptionSelectorRegister;
 675   }
 676
 677   /// getJumpBufSize - returns the target's jmp_buf size in bytes (if never
 678   /// set, the default is 200)
 679   unsigned getJumpBufSize() const {
 680     return JumpBufSize;
 681   }
 682
 683   /// getJumpBufAlignment - returns the target's jmp_buf alignment in bytes
 684   /// (if never set, the default is 0)
 685   unsigned getJumpBufAlignment() const {
 686     return JumpBufAlignment;
 687   }
 688
 689   /// getIfCvtBlockLimit - returns the target specific if-conversion block size
 690   /// limit. Any block whose size is greater should not be predicated.
 691   unsigned getIfCvtBlockSizeLimit() const {
 692     return IfCvtBlockSizeLimit;
 693   }
 694
 695   /// getIfCvtDupBlockLimit - returns the target specific size limit for a
 696   /// block to be considered for duplication. Any block whose size is greater
 697   /// should not be duplicated to facilitate its predication.
 698   unsigned getIfCvtDupBlockSizeLimit() const {
 699     return IfCvtDupBlockSizeLimit;
 700   }
 701
 702   /// getPrefLoopAlignment - return the preferred loop alignment.
 703   ///
 704   unsigned getPrefLoopAlignment() const {
 705     return PrefLoopAlignment;
 706   }
 707
 708   /// getPreIndexedAddressParts - returns true by value, base pointer and
 709   /// offset pointer and addressing mode by reference if the node's address
 710   /// can be legally represented as pre-indexed load / store address.
 711   virtual bool getPreIndexedAddressParts(SDNode *N, SDValue &Base,
 712                                          SDValue &Offset,
 713                                          ISD::MemIndexedMode &AM,
 714                                          SelectionDAG &DAG) const {
 715     return false;
 716   }
 717
 718   /// getPostIndexedAddressParts - returns true by value, base pointer and
 719   /// offset pointer and addressing mode by reference if this node can be
 720   /// combined with a load / store to form a post-indexed load / store.
 721   virtual bool getPostIndexedAddressParts(SDNode *N, SDNode *Op,
 722                                           SDValue &Base, SDValue &Offset,
 723                                           ISD::MemIndexedMode &AM,
 724                                           SelectionDAG &DAG) const {
 725     return false;
 726   }
 727
 728   /// getPICJumpTableRelocaBase - Returns relocation base for the given PIC
 729   /// jumptable.
 730   virtual SDValue getPICJumpTableRelocBase(SDValue Table,
 731                                              SelectionDAG &DAG) const;
 732
 733   /// isOffsetFoldingLegal - Return true if folding a constant offset
 734   /// with the given GlobalAddress is legal.  It is frequently not legal in
 735   /// PIC relocation models.
 736   virtual bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const;
 737
 738   /// getFunctionAlignment - Return the Log2 alignment of this function.
 739   virtual unsigned getFunctionAlignment(const Function *) const = 0;
 740
 741   //===--------------------------------------------------------------------===//
 742   // TargetLowering Optimization Methods
 743   //
 744
 745   /// TargetLoweringOpt - A convenience struct that encapsulates a DAG, and two
 746   /// SDValues for returning information from TargetLowering to its clients
 747   /// that want to combine
 748   struct TargetLoweringOpt {
 749     SelectionDAG &DAG;
 750     SDValue Old;
 751     SDValue New;
 752
 753     explicit TargetLoweringOpt(SelectionDAG &InDAG) : DAG(InDAG) {}
 754
 755     bool CombineTo(SDValue O, SDValue N) {
 756       Old = O;
 757       New = N;
 758       return true;
 759     }
 760
 761     /// ShrinkDemandedConstant - Check to see if the specified operand of the
 762     /// specified instruction is a constant integer.  If so, check to see if
 763     /// there are any bits set in the constant that are not demanded.  If so,
 764     /// shrink the constant and return true.
 765     bool ShrinkDemandedConstant(SDValue Op, const APInt &Demanded);
 766
 767     /// ShrinkDemandedOp - Convert x+y to (VT)((SmallVT)x+(SmallVT)y) if the
 768     /// casts are free.  This uses isZExtFree and ZERO_EXTEND for the widening
 769     /// cast, but it could be generalized for targets with other types of
 770     /// implicit widening casts.
 771     bool ShrinkDemandedOp(SDValue Op, unsigned BitWidth, const APInt &Demanded,
 772                           DebugLoc dl);
 773   };
 774
 775   /// SimplifyDemandedBits - Look at Op.  At this point, we know that only the
 776   /// DemandedMask bits of the result of Op are ever used downstream.  If we can
 777   /// use this information to simplify Op, create a new simplified DAG node and
 778   /// return true, returning the original and new nodes in Old and New.
 779   /// Otherwise, analyze the expression and return a mask of KnownOne and
 780   /// KnownZero bits for the expression (used to simplify the caller).
 781   /// The KnownZero/One bits may only be accurate for those bits in the
 782   /// DemandedMask.
 783   bool SimplifyDemandedBits(SDValue Op, const APInt &DemandedMask,
 784                             APInt &KnownZero, APInt &KnownOne,
 785                             TargetLoweringOpt &TLO, unsigned Depth = 0) const;
 786
 787   /// computeMaskedBitsForTargetNode - Determine which of the bits specified in
 788   /// Mask are known to be either zero or one and return them in the
 789   /// KnownZero/KnownOne bitsets.
 790   virtual void computeMaskedBitsForTargetNode(const SDValue Op,
 791                                               const APInt &Mask,
 792                                               APInt &KnownZero,
 793                                               APInt &KnownOne,
 794                                               const SelectionDAG &DAG,
 795                                               unsigned Depth = 0) const;
 796
 797   /// ComputeNumSignBitsForTargetNode - This method can be implemented by
 798   /// targets that want to expose additional information about sign bits to the
 799   /// DAG Combiner.
 800   virtual unsigned ComputeNumSignBitsForTargetNode(SDValue Op,
 801                                                    unsigned Depth = 0) const;
 802
 803   struct DAGCombinerInfo {
 804     void *DC;  // The DAG Combiner object.
 805     bool BeforeLegalize;
 806     bool BeforeLegalizeOps;
 807     bool CalledByLegalizer;
 808   public:
 809     SelectionDAG &DAG;
 810
 811     DAGCombinerInfo(SelectionDAG &dag, bool bl, bool blo, bool cl, void *dc)
 812       : DC(dc), BeforeLegalize(bl), BeforeLegalizeOps(blo),
 813         CalledByLegalizer(cl), DAG(dag) {}
 814
 815     bool isBeforeLegalize() const { return BeforeLegalize; }
 816     bool isBeforeLegalizeOps() const { return BeforeLegalizeOps; }
 817     bool isCalledByLegalizer() const { return CalledByLegalizer; }
 818
 819     void AddToWorklist(SDNode *N);
 820     SDValue CombineTo(SDNode *N, const std::vector<SDValue> &To,
 821                       bool AddTo = true);
 822     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true);
 823     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo = true);
 824
 825     void CommitTargetLoweringOpt(const TargetLoweringOpt &TLO);
 826   };
 827
 828   /// SimplifySetCC - Try to simplify a setcc built with the specified operands
 829   /// and cc. If it is unable to simplify it, return a null SDValue.
 830   SDValue SimplifySetCC(MVT VT, SDValue N0, SDValue N1,
 831                           ISD::CondCode Cond, bool foldBooleans,
 832                           DAGCombinerInfo &DCI, DebugLoc dl) const;
 833
 834   /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
 835   /// node is a GlobalAddress + offset.
 836   virtual bool
 837   isGAPlusOffset(SDNode *N, GlobalValue* &GA, int64_t &Offset) const;
 838
 839   /// isConsecutiveLoad - Return true if LD is loading 'Bytes' bytes from a
 840   /// location that is 'Dist' units away from the location that the 'Base' load
 841   /// is loading from.
 842   bool isConsecutiveLoad(LoadSDNode *LD, LoadSDNode *Base, unsigned Bytes,
 843                          int Dist, const MachineFrameInfo *MFI) const;
 844
 845   /// PerformDAGCombine - This method will be invoked for all target nodes and
 846   /// for any target-independent nodes that the target has registered with
 847   /// invoke it for.
 848   ///
 849   /// The semantics are as follows:
 850   /// Return Value:
 851   ///   SDValue.Val == 0   - No change was made
 852   ///   SDValue.Val == N   - N was replaced, is dead, and is already handled.
 853   ///   otherwise          - N should be replaced by the returned Operand.
 854   ///
 855   /// In addition, methods provided by DAGCombinerInfo may be used to perform
 856   /// more complex transformations.
 857   ///
 858   virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
 859
 860   //===--------------------------------------------------------------------===//
 861   // TargetLowering Configuration Methods - These methods should be invoked by
 862   // the derived class constructor to configure this object for the target.
 863   //
 864
 865 protected:
 866   /// setUsesGlobalOffsetTable - Specify that this target does or doesn't use a
 867   /// GOT for PC-relative code.
 868   void setUsesGlobalOffsetTable(bool V) { UsesGlobalOffsetTable = V; }
 869
 870   /// setShiftAmountType - Describe the type that should be used for shift
 871   /// amounts.  This type defaults to the pointer type.
 872   void setShiftAmountType(MVT::SimpleValueType VT) { ShiftAmountTy = VT; }
 873
 874   /// setBooleanContents - Specify how the target extends the result of a
 875   /// boolean value from i1 to a wider type.  See getBooleanContents.
 876   void setBooleanContents(BooleanContent Ty) { BooleanContents = Ty; }
 877
 878   /// setSchedulingPreference - Specify the target scheduling preference.
 879   void setSchedulingPreference(SchedPreference Pref) {
 880     SchedPreferenceInfo = Pref;
 881   }
 882
 883   /// setUseUnderscoreSetJmp - Indicate whether this target prefers to
 884   /// use _setjmp to implement llvm.setjmp or the non _ version.
 885   /// Defaults to false.
 886   void setUseUnderscoreSetJmp(bool Val) {
 887     UseUnderscoreSetJmp = Val;
 888   }
 889
 890   /// setUseUnderscoreLongJmp - Indicate whether this target prefers to
 891   /// use _longjmp to implement llvm.longjmp or the non _ version.
 892   /// Defaults to false.
 893   void setUseUnderscoreLongJmp(bool Val) {
 894     UseUnderscoreLongJmp = Val;
 895   }
 896
 897   /// setStackPointerRegisterToSaveRestore - If set to a physical register, this
 898   /// specifies the register that llvm.savestack/llvm.restorestack should save
 899   /// and restore.
 900   void setStackPointerRegisterToSaveRestore(unsigned R) {
 901     StackPointerRegisterToSaveRestore = R;
 902   }
 903
 904   /// setExceptionPointerRegister - If set to a physical register, this sets
 905   /// the register that receives the exception address on entry to a landing
 906   /// pad.
 907   void setExceptionPointerRegister(unsigned R) {
 908     ExceptionPointerRegister = R;
 909   }
 910
 911   /// setExceptionSelectorRegister - If set to a physical register, this sets
 912   /// the register that receives the exception typeid on entry to a landing
 913   /// pad.
 914   void setExceptionSelectorRegister(unsigned R) {
 915     ExceptionSelectorRegister = R;
 916   }
 917
 918   /// SelectIsExpensive - Tells the code generator not to expand operations
 919   /// into sequences that use the select operations if possible.
 920   void setSelectIsExpensive() { SelectIsExpensive = true; }
 921
 922   /// setIntDivIsCheap - Tells the code generator that integer divide is
 923   /// expensive, and if possible, should be replaced by an alternate sequence
 924   /// of instructions not containing an integer divide.
 925   void setIntDivIsCheap(bool isCheap = true) { IntDivIsCheap = isCheap; }
 926
 927   /// setPow2DivIsCheap - Tells the code generator that it shouldn't generate
 928   /// srl/add/sra for a signed divide by power of two, and let the target handle
 929   /// it.
 930   void setPow2DivIsCheap(bool isCheap = true) { Pow2DivIsCheap = isCheap; }
 931
 932   /// addRegisterClass - Add the specified register class as an available
 933   /// regclass for the specified value type.  This indicates the selector can
 934   /// handle values of that class natively.
 935   void addRegisterClass(MVT VT, TargetRegisterClass *RC) {
 936     assert((unsigned)VT.getSimpleVT() < array_lengthof(RegClassForVT));
 937     AvailableRegClasses.push_back(std::make_pair(VT, RC));
 938     RegClassForVT[VT.getSimpleVT()] = RC;
 939   }
 940
 941   /// computeRegisterProperties - Once all of the register classes are added,
 942   /// this allows us to compute derived properties we expose.
 943   void computeRegisterProperties();
 944
 945   /// setOperationAction - Indicate that the specified operation does not work
 946   /// with the specified type and indicate what to do about it.
 947   void setOperationAction(unsigned Op, MVT VT,
 948                           LegalizeAction Action) {
 949     assert((unsigned)VT.getSimpleVT() < sizeof(OpActions[0][0])*8 &&
 950            Op < array_lengthof(OpActions[0]) && "Table isn't big enough!");
 951     unsigned I = (unsigned) VT.getSimpleVT();
 952     unsigned J = I & 31;
 953     I = I >> 5;
 954     OpActions[I][Op] &= ~(uint64_t(3UL) << (J*2));
 955     OpActions[I][Op] |= (uint64_t)Action << (J*2);
 956   }
 957
 958   /// setLoadExtAction - Indicate that the specified load with extension does
 959   /// not work with the with specified type and indicate what to do about it.
 960   void setLoadExtAction(unsigned ExtType, MVT VT,
 961                       LegalizeAction Action) {
 962     assert((unsigned)VT.getSimpleVT() < sizeof(LoadExtActions[0])*4 &&
 963            ExtType < array_lengthof(LoadExtActions) &&
 964            "Table isn't big enough!");
 965     LoadExtActions[ExtType] &= ~(uint64_t(3UL) << VT.getSimpleVT()*2);
 966     LoadExtActions[ExtType] |= (uint64_t)Action << VT.getSimpleVT()*2;
 967   }
 968
 969   /// setTruncStoreAction - Indicate that the specified truncating store does
 970   /// not work with the with specified type and indicate what to do about it.
 971   void setTruncStoreAction(MVT ValVT, MVT MemVT,
 972                            LegalizeAction Action) {
 973     assert((unsigned)ValVT.getSimpleVT() < array_lengthof(TruncStoreActions) &&
 974            (unsigned)MemVT.getSimpleVT() < sizeof(TruncStoreActions[0])*4 &&
 975            "Table isn't big enough!");
 976     TruncStoreActions[ValVT.getSimpleVT()] &= ~(uint64_t(3UL) <<
 977                                                 MemVT.getSimpleVT()*2);
 978     TruncStoreActions[ValVT.getSimpleVT()] |= (uint64_t)Action <<
 979       MemVT.getSimpleVT()*2;
 980   }
 981
 982   /// setIndexedLoadAction - Indicate that the specified indexed load does or
 983   /// does not work with the with specified type and indicate what to do abort
 984   /// it. NOTE: All indexed mode loads are initialized to Expand in
 985   /// TargetLowering.cpp
 986   void setIndexedLoadAction(unsigned IdxMode, MVT VT,
 987                             LegalizeAction Action) {
 988     assert((unsigned)VT.getSimpleVT() < MVT::LAST_VALUETYPE &&
 989            IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
 990            "Table isn't big enough!");
 991     IndexedModeActions[(unsigned)VT.getSimpleVT()][0][IdxMode] = (uint8_t)Action;
 992   }
 993
 994   /// setIndexedStoreAction - Indicate that the specified indexed store does or
 995   /// does not work with the with specified type and indicate what to do about
 996   /// it. NOTE: All indexed mode stores are initialized to Expand in
 997   /// TargetLowering.cpp
 998   void setIndexedStoreAction(unsigned IdxMode, MVT VT,
 999                              LegalizeAction Action) {
1000     assert((unsigned)VT.getSimpleVT() < MVT::LAST_VALUETYPE &&
1001            IdxMode < array_lengthof(IndexedModeActions[0][1] ) &&
1002            "Table isn't big enough!");
1003     IndexedModeActions[(unsigned)VT.getSimpleVT()][1][IdxMode] = (uint8_t)Action;
1004   }
1005
1006   /// setConvertAction - Indicate that the specified conversion does or does
1007   /// not work with the with specified type and indicate what to do about it.
1008   void setConvertAction(MVT FromVT, MVT ToVT,
1009                         LegalizeAction Action) {
1010     assert((unsigned)FromVT.getSimpleVT() < array_lengthof(ConvertActions) &&
1011            (unsigned)ToVT.getSimpleVT() < sizeof(ConvertActions[0])*4 &&
1012            "Table isn't big enough!");
1013     ConvertActions[FromVT.getSimpleVT()] &= ~(uint64_t(3UL) <<
1014                                               ToVT.getSimpleVT()*2);
1015     ConvertActions[FromVT.getSimpleVT()] |= (uint64_t)Action <<
1016       ToVT.getSimpleVT()*2;
1017   }
1018
1019   /// setCondCodeAction - Indicate that the specified condition code is or isn't
1020   /// supported on the target and indicate what to do about it.
1021   void setCondCodeAction(ISD::CondCode CC, MVT VT, LegalizeAction Action) {
1022     assert((unsigned)VT.getSimpleVT() < sizeof(CondCodeActions[0])*4 &&
1023            (unsigned)CC < array_lengthof(CondCodeActions) &&
1024            "Table isn't big enough!");
1025     CondCodeActions[(unsigned)CC] &= ~(uint64_t(3UL) << VT.getSimpleVT()*2);
1026     CondCodeActions[(unsigned)CC] |= (uint64_t)Action << VT.getSimpleVT()*2;
1027   }
1028
1029   /// AddPromotedToType - If Opc/OrigVT is specified as being promoted, the
1030   /// promotion code defaults to trying a larger integer/fp until it can find
1031   /// one that works.  If that default is insufficient, this method can be used
1032   /// by the target to override the default.
1033   void AddPromotedToType(unsigned Opc, MVT OrigVT, MVT DestVT) {
1034     PromoteToType[std::make_pair(Opc, OrigVT.getSimpleVT())] =
1035       DestVT.getSimpleVT();
1036   }
1037
1038   /// addLegalFPImmediate - Indicate that this target can instruction select
1039   /// the specified FP immediate natively.
1040   void addLegalFPImmediate(const APFloat& Imm) {
1041     LegalFPImmediates.push_back(Imm);
1042   }
1043
1044   /// setTargetDAGCombine - Targets should invoke this method for each target
1045   /// independent node that they want to provide a custom DAG combiner for by
1046   /// implementing the PerformDAGCombine virtual method.
1047   void setTargetDAGCombine(ISD::NodeType NT) {
1048     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
1049     TargetDAGCombineArray[NT >> 3] |= 1 << (NT&7);
1050   }
1051
1052   /// setJumpBufSize - Set the target's required jmp_buf buffer size (in
1053   /// bytes); default is 200
1054   void setJumpBufSize(unsigned Size) {
1055     JumpBufSize = Size;
1056   }
1057
1058   /// setJumpBufAlignment - Set the target's required jmp_buf buffer
1059   /// alignment (in bytes); default is 0
1060   void setJumpBufAlignment(unsigned Align) {
1061     JumpBufAlignment = Align;
1062   }
1063
1064   /// setIfCvtBlockSizeLimit - Set the target's if-conversion block size
1065   /// limit (in number of instructions); default is 2.
1066   void setIfCvtBlockSizeLimit(unsigned Limit) {
1067     IfCvtBlockSizeLimit = Limit;
1068   }
1069
1070   /// setIfCvtDupBlockSizeLimit - Set the target's block size limit (in number
1071   /// of instructions) to be considered for code duplication during
1072   /// if-conversion; default is 2.
1073   void setIfCvtDupBlockSizeLimit(unsigned Limit) {
1074     IfCvtDupBlockSizeLimit = Limit;
1075   }
1076
1077   /// setPrefLoopAlignment - Set the target's preferred loop alignment. Default
1078   /// alignment is zero, it means the target does not care about loop alignment.
1079   void setPrefLoopAlignment(unsigned Align) {
1080     PrefLoopAlignment = Align;
1081   }
1082
1083 public:
1084
1085   virtual const TargetSubtarget *getSubtarget() {
1086     assert(0 && "Not Implemented");
1087     return NULL;    // this is here to silence compiler errors
1088   }
1089
1090   //===--------------------------------------------------------------------===//
1091   // Lowering methods - These methods must be implemented by targets so that
1092   // the SelectionDAGLowering code knows how to lower these.
1093   //
1094
1095   /// LowerFormalArguments - This hook must be implemented to lower the
1096   /// incoming (formal) arguments, described by the Ins array, into the
1097   /// specified DAG. The implementation should fill in the InVals array
1098   /// with legal-type argument values, and return the resulting token
1099   /// chain value.
1100   ///
1101   virtual SDValue
1102     LowerFormalArguments(SDValue Chain,
1103                          unsigned CallConv, bool isVarArg,
1104                          const SmallVectorImpl<ISD::InputArg> &Ins,
1105                          DebugLoc dl, SelectionDAG &DAG,
1106                          SmallVectorImpl<SDValue> &InVals) {
1107     assert(0 && "Not Implemented");
1108     return SDValue();    // this is here to silence compiler errors
1109   }
1110
1111   /// LowerCallTo - This function lowers an abstract call to a function into an
1112   /// actual call.  This returns a pair of operands.  The first element is the
1113   /// return value for the function (if RetTy is not VoidTy).  The second
1114   /// element is the outgoing token chain. It calls LowerCall to do the actual
1115   /// lowering.
1116   struct ArgListEntry {
1117     SDValue Node;
1118     const Type* Ty;
1119     bool isSExt  : 1;
1120     bool isZExt  : 1;
1121     bool isInReg : 1;
1122     bool isSRet  : 1;
1123     bool isNest  : 1;
1124     bool isByVal : 1;
1125     uint16_t Alignment;
1126
1127     ArgListEntry() : isSExt(false), isZExt(false), isInReg(false),
1128       isSRet(false), isNest(false), isByVal(false), Alignment(0) { }
1129   };
1130   typedef std::vector<ArgListEntry> ArgListTy;
1131   std::pair<SDValue, SDValue>
1132   LowerCallTo(SDValue Chain, const Type *RetTy, bool RetSExt, bool RetZExt,
1133               bool isVarArg, bool isInreg, unsigned NumFixedArgs,
1134               unsigned CallConv, bool isTailCall, bool isReturnValueUsed,
1135               SDValue Callee, ArgListTy &Args, SelectionDAG &DAG, DebugLoc dl);
1136
1137   /// LowerCall - This hook must be implemented to lower calls into the
1138   /// the specified DAG. The outgoing arguments to the call are described
1139   /// by the Outs array, and the values to be returned by the call are
1140   /// described by the Ins array. The implementation should fill in the
1141   /// InVals array with legal-type return values from the call, and return
1142   /// the resulting token chain value.
1143   ///
1144   /// The isTailCall flag here is normative. If it is true, the
1145   /// implementation must emit a tail call. The
1146   /// IsEligibleForTailCallOptimization hook should be used to catch
1147   /// cases that cannot be handled.
1148   ///
1149   virtual SDValue
1150     LowerCall(SDValue Chain, SDValue Callee,
1151               unsigned CallConv, bool isVarArg, bool isTailCall,
1152               const SmallVectorImpl<ISD::OutputArg> &Outs,
1153               const SmallVectorImpl<ISD::InputArg> &Ins,
1154               DebugLoc dl, SelectionDAG &DAG,
1155               SmallVectorImpl<SDValue> &InVals) {
1156     assert(0 && "Not Implemented");
1157     return SDValue();    // this is here to silence compiler errors
1158   }
1159
1160   /// LowerReturn - This hook must be implemented to lower outgoing
1161   /// return values, described by the Outs array, into the specified
1162   /// DAG. The implementation should return the resulting token chain
1163   /// value.
1164   ///
1165   virtual SDValue
1166     LowerReturn(SDValue Chain, unsigned CallConv, bool isVarArg,
1167                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1168                 DebugLoc dl, SelectionDAG &DAG) {
1169     assert(0 && "Not Implemented");
1170     return SDValue();    // this is here to silence compiler errors
1171   }
1172
1173   /// EmitTargetCodeForMemcpy - Emit target-specific code that performs a
1174   /// memcpy. This can be used by targets to provide code sequences for cases
1175   /// that don't fit the target's parameters for simple loads/stores and can be
1176   /// more efficient than using a library call. This function can return a null
1177   /// SDValue if the target declines to use custom code and a different
1178   /// lowering strategy should be used.
1179   ///
1180   /// If AlwaysInline is true, the size is constant and the target should not
1181   /// emit any calls and is strongly encouraged to attempt to emit inline code
1182   /// even if it is beyond the usual threshold because this intrinsic is being
1183   /// expanded in a place where calls are not feasible (e.g. within the prologue
1184   /// for another call). If the target chooses to decline an AlwaysInline
1185   /// request here, legalize will resort to using simple loads and stores.
1186   virtual SDValue
1187   EmitTargetCodeForMemcpy(SelectionDAG &DAG, DebugLoc dl,
1188                           SDValue Chain,
1189                           SDValue Op1, SDValue Op2,
1190                           SDValue Op3, unsigned Align,
1191                           bool AlwaysInline,
1192                           const Value *DstSV, uint64_t DstOff,
1193                           const Value *SrcSV, uint64_t SrcOff) {
1194     return SDValue();
1195   }
1196
1197   /// EmitTargetCodeForMemmove - Emit target-specific code that performs a
1198   /// memmove. This can be used by targets to provide code sequences for cases
1199   /// that don't fit the target's parameters for simple loads/stores and can be
1200   /// more efficient than using a library call. This function can return a null
1201   /// SDValue if the target declines to use custom code and a different
1202   /// lowering strategy should be used.
1203   virtual SDValue
1204   EmitTargetCodeForMemmove(SelectionDAG &DAG, DebugLoc dl,
1205                            SDValue Chain,
1206                            SDValue Op1, SDValue Op2,
1207                            SDValue Op3, unsigned Align,
1208                            const Value *DstSV, uint64_t DstOff,
1209                            const Value *SrcSV, uint64_t SrcOff) {
1210     return SDValue();
1211   }
1212
1213   /// EmitTargetCodeForMemset - Emit target-specific code that performs a
1214   /// memset. This can be used by targets to provide code sequences for cases
1215   /// that don't fit the target's parameters for simple stores and can be more
1216   /// efficient than using a library call. This function can return a null
1217   /// SDValue if the target declines to use custom code and a different
1218   /// lowering strategy should be used.
1219   virtual SDValue
1220   EmitTargetCodeForMemset(SelectionDAG &DAG, DebugLoc dl,
1221                           SDValue Chain,
1222                           SDValue Op1, SDValue Op2,
1223                           SDValue Op3, unsigned Align,
1224                           const Value *DstSV, uint64_t DstOff) {
1225     return SDValue();
1226   }
1227
1228   /// LowerOperationWrapper - This callback is invoked by the type legalizer
1229   /// to legalize nodes with an illegal operand type but legal result types.
1230   /// It replaces the LowerOperation callback in the type Legalizer.
1231   /// The reason we can not do away with LowerOperation entirely is that
1232   /// LegalizeDAG isn't yet ready to use this callback.
1233   /// TODO: Consider merging with ReplaceNodeResults.
1234
1235   /// The target places new result values for the node in Results (their number
1236   /// and types must exactly match those of the original return values of
1237   /// the node), or leaves Results empty, which indicates that the node is not
1238   /// to be custom lowered after all.
1239   /// The default implementation calls LowerOperation.
1240   virtual void LowerOperationWrapper(SDNode *N,
1241                                      SmallVectorImpl<SDValue> &Results,
1242                                      SelectionDAG &DAG);
1243
1244   /// LowerOperation - This callback is invoked for operations that are
1245   /// unsupported by the target, which are registered to use 'custom' lowering,
1246   /// and whose defined values are all legal.
1247   /// If the target has no operations that require custom lowering, it need not
1248   /// implement this.  The default implementation of this aborts.
1249   virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG);
1250
1251   /// ReplaceNodeResults - This callback is invoked when a node result type is
1252   /// illegal for the target, and the operation was registered to use 'custom'
1253   /// lowering for that result type.  The target places new result values for
1254   /// the node in Results (their number and types must exactly match those of
1255   /// the original return values of the node), or leaves Results empty, which
1256   /// indicates that the node is not to be custom lowered after all.
1257   ///
1258   /// If the target has no operations that require custom lowering, it need not
1259   /// implement this.  The default implementation aborts.
1260   virtual void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue> &Results,
1261                                   SelectionDAG &DAG) {
1262     assert(0 && "ReplaceNodeResults not implemented for this target!");
1263   }
1264
1265   /// IsEligibleForTailCallOptimization - Check whether the call is eligible for
1266   /// tail call optimization. Targets which want to do tail call optimization
1267   /// should override this function.
1268   virtual bool
1269   IsEligibleForTailCallOptimization(SDValue Callee,
1270                                     unsigned CalleeCC,
1271                                     bool isVarArg,
1272                                     const SmallVectorImpl<ISD::InputArg> &Ins,
1273                                     SelectionDAG& DAG) const {
1274     // Conservative default: no calls are eligible.
1275     return false;
1276   }
1277
1278   /// GetPossiblePreceedingTailCall - Get preceeding TailCallNodeOpCode node if
1279   /// it exists. Skip a possible ISD::TokenFactor.
1280   static SDValue GetPossiblePreceedingTailCall(SDValue Chain,
1281                                                  unsigned TailCallNodeOpCode) {
1282     if (Chain.getOpcode() == TailCallNodeOpCode) {
1283       return Chain;
1284     } else if (Chain.getOpcode() == ISD::TokenFactor) {
1285       if (Chain.getNumOperands() &&
1286           Chain.getOperand(0).getOpcode() == TailCallNodeOpCode)
1287         return Chain.getOperand(0);
1288     }
1289     return Chain;
1290   }
1291
1292   /// getTargetNodeName() - This method returns the name of a target specific
1293   /// DAG node.
1294   virtual const char *getTargetNodeName(unsigned Opcode) const;
1295
1296   /// createFastISel - This method returns a target specific FastISel object,
1297   /// or null if the target does not support "fast" ISel.
1298   virtual FastISel *
1299   createFastISel(MachineFunction &,
1300                  MachineModuleInfo *, DwarfWriter *,
1301                  DenseMap<const Value *, unsigned> &,
1302                  DenseMap<const BasicBlock *, MachineBasicBlock *> &,
1303                  DenseMap<const AllocaInst *, int> &
1304 #ifndef NDEBUG
1305                  , SmallSet<Instruction*, 8> &CatchInfoLost
1306 #endif
1307                  ) {
1308     return 0;
1309   }
1310
1311   //===--------------------------------------------------------------------===//
1312   // Inline Asm Support hooks
1313   //
1314
1315   /// ExpandInlineAsm - This hook allows the target to expand an inline asm
1316   /// call to be explicit llvm code if it wants to.  This is useful for
1317   /// turning simple inline asms into LLVM intrinsics, which gives the
1318   /// compiler more information about the behavior of the code.
1319   virtual bool ExpandInlineAsm(CallInst *CI) const {
1320     return false;
1321   }
1322
1323   enum ConstraintType {
1324     C_Register,            // Constraint represents specific register(s).
1325     C_RegisterClass,       // Constraint represents any of register(s) in class.
1326     C_Memory,              // Memory constraint.
1327     C_Other,               // Something else.
1328     C_Unknown              // Unsupported constraint.
1329   };
1330
1331   /// AsmOperandInfo - This contains information for each constraint that we are
1332   /// lowering.
1333   struct AsmOperandInfo : public InlineAsm::ConstraintInfo {
1334     /// ConstraintCode - This contains the actual string for the code, like "m".
1335     /// TargetLowering picks the 'best' code from ConstraintInfo::Codes that
1336     /// most closely matches the operand.
1337     std::string ConstraintCode;
1338
1339     /// ConstraintType - Information about the constraint code, e.g. Register,
1340     /// RegisterClass, Memory, Other, Unknown.
1341     TargetLowering::ConstraintType ConstraintType;
1342
1343     /// CallOperandval - If this is the result output operand or a
1344     /// clobber, this is null, otherwise it is the incoming operand to the
1345     /// CallInst.  This gets modified as the asm is processed.
1346     Value *CallOperandVal;
1347
1348     /// ConstraintVT - The ValueType for the operand value.
1349     MVT ConstraintVT;
1350
1351     /// isMatchingInputConstraint - Return true of this is an input operand that
1352     /// is a matching constraint like "4".
1353     bool isMatchingInputConstraint() const;
1354
1355     /// getMatchedOperand - If this is an input matching constraint, this method
1356     /// returns the output operand it matches.
1357     unsigned getMatchedOperand() const;
1358
1359     AsmOperandInfo(const InlineAsm::ConstraintInfo &info)
1360       : InlineAsm::ConstraintInfo(info),
1361         ConstraintType(TargetLowering::C_Unknown),
1362         CallOperandVal(0), ConstraintVT(MVT::Other) {
1363     }
1364   };
1365
1366   /// ComputeConstraintToUse - Determines the constraint code and constraint
1367   /// type to use for the specific AsmOperandInfo, setting
1368   /// OpInfo.ConstraintCode and OpInfo.ConstraintType.  If the actual operand
1369   /// being passed in is available, it can be passed in as Op, otherwise an
1370   /// empty SDValue can be passed. If hasMemory is true it means one of the asm
1371   /// constraint of the inline asm instruction being processed is 'm'.
1372   virtual void ComputeConstraintToUse(AsmOperandInfo &OpInfo,
1373                                       SDValue Op,
1374                                       bool hasMemory,
1375                                       SelectionDAG *DAG = 0) const;
1376
1377   /// getConstraintType - Given a constraint, return the type of constraint it
1378   /// is for this target.
1379   virtual ConstraintType getConstraintType(const std::string &Constraint) const;
1380
1381   /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1382   /// return a list of registers that can be used to satisfy the constraint.
1383   /// This should only be used for C_RegisterClass constraints.
1384   virtual std::vector<unsigned>
1385   getRegClassForInlineAsmConstraint(const std::string &Constraint,
1386                                     MVT VT) const;
1387
1388   /// getRegForInlineAsmConstraint - Given a physical register constraint (e.g.
1389   /// {edx}), return the register number and the register class for the
1390   /// register.
1391   ///
1392   /// Given a register class constraint, like 'r', if this corresponds directly
1393   /// to an LLVM register class, return a register of 0 and the register class
1394   /// pointer.
1395   ///
1396   /// This should only be used for C_Register constraints.  On error,
1397   /// this returns a register number of 0 and a null register class pointer..
1398   virtual std::pair<unsigned, const TargetRegisterClass*>
1399     getRegForInlineAsmConstraint(const std::string &Constraint,
1400                                  MVT VT) const;
1401
1402   /// LowerXConstraint - try to replace an X constraint, which matches anything,
1403   /// with another that has more specific requirements based on the type of the
1404   /// corresponding operand.  This returns null if there is no replacement to
1405   /// make.
1406   virtual const char *LowerXConstraint(MVT ConstraintVT) const;
1407
1408   /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
1409   /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is true
1410   /// it means one of the asm constraint of the inline asm instruction being
1411   /// processed is 'm'.
1412   virtual void LowerAsmOperandForConstraint(SDValue Op, char ConstraintLetter,
1413                                             bool hasMemory,
1414                                             std::vector<SDValue> &Ops,
1415                                             SelectionDAG &DAG) const;
1416
1417   //===--------------------------------------------------------------------===//
1418   // Scheduler hooks
1419   //
1420
1421   // EmitInstrWithCustomInserter - This method should be implemented by targets
1422   // that mark instructions with the 'usesCustomDAGSchedInserter' flag.  These
1423   // instructions are special in various ways, which require special support to
1424   // insert.  The specified MachineInstr is created but not inserted into any
1425   // basic blocks, and the scheduler passes ownership of it to this method.
1426   virtual MachineBasicBlock *EmitInstrWithCustomInserter(MachineInstr *MI,
1427                                                   MachineBasicBlock *MBB) const;
1428
1429   //===--------------------------------------------------------------------===//
1430   // Addressing mode description hooks (used by LSR etc).
1431   //
1432
1433   /// AddrMode - This represents an addressing mode of:
1434   ///    BaseGV + BaseOffs + BaseReg + Scale*ScaleReg
1435   /// If BaseGV is null,  there is no BaseGV.
1436   /// If BaseOffs is zero, there is no base offset.
1437   /// If HasBaseReg is false, there is no base register.
1438   /// If Scale is zero, there is no ScaleReg.  Scale of 1 indicates a reg with
1439   /// no scale.
1440   ///
1441   struct AddrMode {
1442     GlobalValue *BaseGV;
1443     int64_t      BaseOffs;
1444     bool         HasBaseReg;
1445     int64_t      Scale;
1446     AddrMode() : BaseGV(0), BaseOffs(0), HasBaseReg(false), Scale(0) {}
1447   };
1448
1449   /// isLegalAddressingMode - Return true if the addressing mode represented by
1450   /// AM is legal for this target, for a load/store of the specified type.
1451   /// The type may be VoidTy, in which case only return true if the addressing
1452   /// mode is legal for a load/store of any legal type.
1453   /// TODO: Handle pre/postinc as well.
1454   virtual bool isLegalAddressingMode(const AddrMode &AM, const Type *Ty) const;
1455
1456   /// isTruncateFree - Return true if it's free to truncate a value of
1457   /// type Ty1 to type Ty2. e.g. On x86 it's free to truncate a i32 value in
1458   /// register EAX to i16 by referencing its sub-register AX.
1459   virtual bool isTruncateFree(const Type *Ty1, const Type *Ty2) const {
1460     return false;
1461   }
1462
1463   virtual bool isTruncateFree(MVT VT1, MVT VT2) const {
1464     return false;
1465   }
1466
1467   /// isZExtFree - Return true if any actual instruction that defines a
1468   /// value of type Ty1 implicit zero-extends the value to Ty2 in the result
1469   /// register. This does not necessarily include registers defined in
1470   /// unknown ways, such as incoming arguments, or copies from unknown
1471   /// virtual registers. Also, if isTruncateFree(Ty2, Ty1) is true, this
1472   /// does not necessarily apply to truncate instructions. e.g. on x86-64,
1473   /// all instructions that define 32-bit values implicit zero-extend the
1474   /// result out to 64 bits.
1475   virtual bool isZExtFree(const Type *Ty1, const Type *Ty2) const {
1476     return false;
1477   }
1478
1479   virtual bool isZExtFree(MVT VT1, MVT VT2) const {
1480     return false;
1481   }
1482
1483   /// isNarrowingProfitable - Return true if it's profitable to narrow
1484   /// operations of type VT1 to VT2. e.g. on x86, it's profitable to narrow
1485   /// from i32 to i8 but not from i32 to i16.
1486   virtual bool isNarrowingProfitable(MVT VT1, MVT VT2) const {
1487     return false;
1488   }
1489
1490   //===--------------------------------------------------------------------===//
1491   // Div utility functions
1492   //
1493   SDValue BuildSDIV(SDNode *N, SelectionDAG &DAG,
1494                       std::vector<SDNode*>* Created) const;
1495   SDValue BuildUDIV(SDNode *N, SelectionDAG &DAG,
1496                       std::vector<SDNode*>* Created) const;
1497
1498
1499   //===--------------------------------------------------------------------===//
1500   // Runtime Library hooks
1501   //
1502
1503   /// setLibcallName - Rename the default libcall routine name for the specified
1504   /// libcall.
1505   void setLibcallName(RTLIB::Libcall Call, const char *Name) {
1506     LibcallRoutineNames[Call] = Name;
1507   }
1508
1509   /// getLibcallName - Get the libcall routine name for the specified libcall.
1510   ///
1511   const char *getLibcallName(RTLIB::Libcall Call) const {
1512     return LibcallRoutineNames[Call];
1513   }
1514
1515   /// setCmpLibcallCC - Override the default CondCode to be used to test the
1516   /// result of the comparison libcall against zero.
1517   void setCmpLibcallCC(RTLIB::Libcall Call, ISD::CondCode CC) {
1518     CmpLibcallCCs[Call] = CC;
1519   }
1520
1521   /// getCmpLibcallCC - Get the CondCode that's to be used to test the result of
1522   /// the comparison libcall against zero.
1523   ISD::CondCode getCmpLibcallCC(RTLIB::Libcall Call) const {
1524     return CmpLibcallCCs[Call];
1525   }
1526
1527 private:
1528   TargetMachine &TM;
1529   const TargetData *TD;
1530   TargetLoweringObjectFile &TLOF;
1531
1532   /// PointerTy - The type to use for pointers, usually i32 or i64.
1533   ///
1534   MVT::SimpleValueType PointerTy;
1535
1536   /// IsLittleEndian - True if this is a little endian target.
1537   ///
1538   bool IsLittleEndian;
1539
1540   /// UsesGlobalOffsetTable - True if this target uses a GOT for PIC codegen.
1541   ///
1542   bool UsesGlobalOffsetTable;
1543
1544   /// SelectIsExpensive - Tells the code generator not to expand operations
1545   /// into sequences that use the select operations if possible.
1546   bool SelectIsExpensive;
1547
1548   /// IntDivIsCheap - Tells the code generator not to expand integer divides by
1549   /// constants into a sequence of muls, adds, and shifts.  This is a hack until
1550   /// a real cost model is in place.  If we ever optimize for size, this will be
1551   /// set to true unconditionally.
1552   bool IntDivIsCheap;
1553
1554   /// Pow2DivIsCheap - Tells the code generator that it shouldn't generate
1555   /// srl/add/sra for a signed divide by power of two, and let the target handle
1556   /// it.
1557   bool Pow2DivIsCheap;
1558
1559   /// UseUnderscoreSetJmp - This target prefers to use _setjmp to implement
1560   /// llvm.setjmp.  Defaults to false.
1561   bool UseUnderscoreSetJmp;
1562
1563   /// UseUnderscoreLongJmp - This target prefers to use _longjmp to implement
1564   /// llvm.longjmp.  Defaults to false.
1565   bool UseUnderscoreLongJmp;
1566
1567   /// ShiftAmountTy - The type to use for shift amounts, usually i8 or whatever
1568   /// PointerTy is.
1569   MVT::SimpleValueType ShiftAmountTy;
1570
1571   /// BooleanContents - Information about the contents of the high-bits in
1572   /// boolean values held in a type wider than i1.  See getBooleanContents.
1573   BooleanContent BooleanContents;
1574
1575   /// SchedPreferenceInfo - The target scheduling preference: shortest possible
1576   /// total cycles or lowest register usage.
1577   SchedPreference SchedPreferenceInfo;
1578
1579   /// JumpBufSize - The size, in bytes, of the target's jmp_buf buffers
1580   unsigned JumpBufSize;
1581
1582   /// JumpBufAlignment - The alignment, in bytes, of the target's jmp_buf
1583   /// buffers
1584   unsigned JumpBufAlignment;
1585
1586   /// IfCvtBlockSizeLimit - The maximum allowed size for a block to be
1587   /// if-converted.
1588   unsigned IfCvtBlockSizeLimit;
1589
1590   /// IfCvtDupBlockSizeLimit - The maximum allowed size for a block to be
1591   /// duplicated during if-conversion.
1592   unsigned IfCvtDupBlockSizeLimit;
1593
1594   /// PrefLoopAlignment - The perferred loop alignment.
1595   ///
1596   unsigned PrefLoopAlignment;
1597
1598   /// StackPointerRegisterToSaveRestore - If set to a physical register, this
1599   /// specifies the register that llvm.savestack/llvm.restorestack should save
1600   /// and restore.
1601   unsigned StackPointerRegisterToSaveRestore;
1602
1603   /// ExceptionPointerRegister - If set to a physical register, this specifies
1604   /// the register that receives the exception address on entry to a landing
1605   /// pad.
1606   unsigned ExceptionPointerRegister;
1607
1608   /// ExceptionSelectorRegister - If set to a physical register, this specifies
1609   /// the register that receives the exception typeid on entry to a landing
1610   /// pad.
1611   unsigned ExceptionSelectorRegister;
1612
1613   /// RegClassForVT - This indicates the default register class to use for
1614   /// each ValueType the target supports natively.
1615   TargetRegisterClass *RegClassForVT[MVT::LAST_VALUETYPE];
1616   unsigned char NumRegistersForVT[MVT::LAST_VALUETYPE];
1617   MVT RegisterTypeForVT[MVT::LAST_VALUETYPE];
1618
1619   /// TransformToType - For any value types we are promoting or expanding, this
1620   /// contains the value type that we are changing to.  For Expanded types, this
1621   /// contains one step of the expand (e.g. i64 -> i32), even if there are
1622   /// multiple steps required (e.g. i64 -> i16).  For types natively supported
1623   /// by the system, this holds the same type (e.g. i32 -> i32).
1624   MVT TransformToType[MVT::LAST_VALUETYPE];
1625
1626   /// OpActions - For each operation and each value type, keep a LegalizeAction
1627   /// that indicates how instruction selection should deal with the operation.
1628   /// Most operations are Legal (aka, supported natively by the target), but
1629   /// operations that are not should be described.  Note that operations on
1630   /// non-legal value types are not described here.
1631   /// This array is accessed using VT.getSimpleVT(), so it is subject to
1632   /// the MVT::MAX_ALLOWED_VALUETYPE * 2 bits.
1633   uint64_t OpActions[MVT::MAX_ALLOWED_VALUETYPE/(sizeof(uint64_t)*4)][ISD::BUILTIN_OP_END];
1634
1635   /// LoadExtActions - For each load of load extension type and each value type,
1636   /// keep a LegalizeAction that indicates how instruction selection should deal
1637   /// with the load.
1638   uint64_t LoadExtActions[ISD::LAST_LOADEXT_TYPE];
1639
1640   /// TruncStoreActions - For each truncating store, keep a LegalizeAction that
1641   /// indicates how instruction selection should deal with the store.
1642   uint64_t TruncStoreActions[MVT::LAST_VALUETYPE];
1643
1644   /// IndexedModeActions - For each indexed mode and each value type,
1645   /// keep a pair of LegalizeAction that indicates how instruction
1646   /// selection should deal with the load / store.  The first
1647   /// dimension is now the value_type for the reference.  The second
1648   /// dimension is the load [0] vs. store[1].  The third dimension
1649   /// represents the various modes for load store.
1650   uint8_t IndexedModeActions[MVT::LAST_VALUETYPE][2][ISD::LAST_INDEXED_MODE];
1651
1652   /// ConvertActions - For each conversion from source type to destination type,
1653   /// keep a LegalizeAction that indicates how instruction selection should
1654   /// deal with the conversion.
1655   /// Currently, this is used only for floating->floating conversions
1656   /// (FP_EXTEND and FP_ROUND).
1657   uint64_t ConvertActions[MVT::LAST_VALUETYPE];
1658
1659   /// CondCodeActions - For each condition code (ISD::CondCode) keep a
1660   /// LegalizeAction that indicates how instruction selection should
1661   /// deal with the condition code.
1662   uint64_t CondCodeActions[ISD::SETCC_INVALID];
1663
1664   ValueTypeActionImpl ValueTypeActions;
1665
1666   std::vector<APFloat> LegalFPImmediates;
1667
1668   std::vector<std::pair<MVT, TargetRegisterClass*> > AvailableRegClasses;
1669
1670   /// TargetDAGCombineArray - Targets can specify ISD nodes that they would
1671   /// like PerformDAGCombine callbacks for by calling setTargetDAGCombine(),
1672   /// which sets a bit in this array.
1673   unsigned char
1674   TargetDAGCombineArray[(ISD::BUILTIN_OP_END+CHAR_BIT-1)/CHAR_BIT];
1675
1676   /// PromoteToType - For operations that must be promoted to a specific type,
1677   /// this holds the destination type.  This map should be sparse, so don't hold
1678   /// it as an array.
1679   ///
1680   /// Targets add entries to this map with AddPromotedToType(..), clients access
1681   /// this with getTypeToPromoteTo(..).
1682   std::map<std::pair<unsigned, MVT::SimpleValueType>, MVT::SimpleValueType>
1683     PromoteToType;
1684
1685   /// LibcallRoutineNames - Stores the name each libcall.
1686   ///
1687   const char *LibcallRoutineNames[RTLIB::UNKNOWN_LIBCALL];
1688
1689   /// CmpLibcallCCs - The ISD::CondCode that should be used to test the result
1690   /// of each of the comparison libcall against zero.
1691   ISD::CondCode CmpLibcallCCs[RTLIB::UNKNOWN_LIBCALL];
1692
1693 protected:
1694   /// When lowering \@llvm.memset this field specifies the maximum number of
1695   /// store operations that may be substituted for the call to memset. Targets
1696   /// must set this value based on the cost threshold for that target. Targets
1697   /// should assume that the memset will be done using as many of the largest
1698   /// store operations first, followed by smaller ones, if necessary, per
1699   /// alignment restrictions. For example, storing 9 bytes on a 32-bit machine
1700   /// with 16-bit alignment would result in four 2-byte stores and one 1-byte
1701   /// store.  This only applies to setting a constant array of a constant size.
1702   /// @brief Specify maximum number of store instructions per memset call.
1703   unsigned maxStoresPerMemset;
1704
1705   /// When lowering \@llvm.memcpy this field specifies the maximum number of
1706   /// store operations that may be substituted for a call to memcpy. Targets
1707   /// must set this value based on the cost threshold for that target. Targets
1708   /// should assume that the memcpy will be done using as many of the largest
1709   /// store operations first, followed by smaller ones, if necessary, per
1710   /// alignment restrictions. For example, storing 7 bytes on a 32-bit machine
1711   /// with 32-bit alignment would result in one 4-byte store, a one 2-byte store
1712   /// and one 1-byte store. This only applies to copying a constant array of
1713   /// constant size.
1714   /// @brief Specify maximum bytes of store instructions per memcpy call.
1715   unsigned maxStoresPerMemcpy;
1716
1717   /// When lowering \@llvm.memmove this field specifies the maximum number of
1718   /// store instructions that may be substituted for a call to memmove. Targets
1719   /// must set this value based on the cost threshold for that target. Targets
1720   /// should assume that the memmove will be done using as many of the largest
1721   /// store operations first, followed by smaller ones, if necessary, per
1722   /// alignment restrictions. For example, moving 9 bytes on a 32-bit machine
1723   /// with 8-bit alignment would result in nine 1-byte stores.  This only
1724   /// applies to copying a constant array of constant size.
1725   /// @brief Specify maximum bytes of store instructions per memmove call.
1726   unsigned maxStoresPerMemmove;
1727
1728   /// This field specifies whether the target machine permits unaligned memory
1729   /// accesses.  This is used, for example, to determine the size of store
1730   /// operations when copying small arrays and other similar tasks.
1731   /// @brief Indicate whether the target permits unaligned memory accesses.
1732   bool allowUnalignedMemoryAccesses;
1733
1734   /// This field specifies whether the target can benefit from code placement
1735   /// optimization.
1736   bool benefitFromCodePlacementOpt;
1737 };
1738 } // end llvm namespace
1739
1740 #endif