include/llvm/Target/TargetLowering.h

   1 //===-- llvm/Target/TargetLowering.h - Target Lowering Info -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes how to lower LLVM code to machine code.  This has two
  11 // main components:
  12 //
  13 //  1. Which ValueTypes are natively supported by the target.
  14 //  2. Which operations are supported for supported ValueTypes.
  15 //  3. Cost thresholds for alternative implementations of certain operations.
  16 //
  17 // In addition it has a few other components, like information about FP
  18 // immediates.
  19 //
  20 //===----------------------------------------------------------------------===//
  21
  22 #ifndef LLVM_TARGET_TARGETLOWERING_H
  23 #define LLVM_TARGET_TARGETLOWERING_H
  24
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/InlineAsm.h"
  27 #include "llvm/CodeGen/SelectionDAGNodes.h"
  28 #include "llvm/CodeGen/RuntimeLibcalls.h"
  29 #include "llvm/ADT/APFloat.h"
  30 #include "llvm/ADT/DenseMap.h"
  31 #include "llvm/ADT/SmallSet.h"
  32 #include "llvm/ADT/SmallVector.h"
  33 #include "llvm/ADT/STLExtras.h"
  34 #include "llvm/Support/DebugLoc.h"
  35 #include "llvm/Target/TargetMachine.h"
  36 #include <climits>
  37 #include <map>
  38 #include <vector>
  39
  40 namespace llvm {
  41   class AllocaInst;
  42   class CallInst;
  43   class Function;
  44   class FastISel;
  45   class MachineBasicBlock;
  46   class MachineFunction;
  47   class MachineFrameInfo;
  48   class MachineInstr;
  49   class MachineJumpTableInfo;
  50   class MachineModuleInfo;
  51   class MCContext;
  52   class MCExpr;
  53   class DwarfWriter;
  54   class SDNode;
  55   class SDValue;
  56   class SelectionDAG;
  57   class TargetData;
  58   class TargetMachine;
  59   class TargetRegisterClass;
  60   class TargetSubtarget;
  61   class TargetLoweringObjectFile;
  62   class Value;
  63
  64   // FIXME: should this be here?
  65   namespace TLSModel {
  66     enum Model {
  67       GeneralDynamic,
  68       LocalDynamic,
  69       InitialExec,
  70       LocalExec
  71     };
  72   }
  73   TLSModel::Model getTLSModel(const GlobalValue *GV, Reloc::Model reloc);
  74
  75
  76 //===----------------------------------------------------------------------===//
  77 /// TargetLowering - This class defines information used to lower LLVM code to
  78 /// legal SelectionDAG operators that the target instruction selector can accept
  79 /// natively.
  80 ///
  81 /// This class also defines callbacks that targets must implement to lower
  82 /// target-specific constructs to SelectionDAG operators.
  83 ///
  84 class TargetLowering {
  85   TargetLowering(const TargetLowering&);  // DO NOT IMPLEMENT
  86   void operator=(const TargetLowering&);  // DO NOT IMPLEMENT
  87 public:
  88   /// LegalizeAction - This enum indicates whether operations are valid for a
  89   /// target, and if not, what action should be used to make them valid.
  90   enum LegalizeAction {
  91     Legal,      // The target natively supports this operation.
  92     Promote,    // This operation should be executed in a larger type.
  93     Expand,     // Try to expand this to other ops, otherwise use a libcall.
  94     Custom      // Use the LowerOperation hook to implement custom lowering.
  95   };
  96
  97   enum BooleanContent { // How the target represents true/false values.
  98     UndefinedBooleanContent,    // Only bit 0 counts, the rest can hold garbage.
  99     ZeroOrOneBooleanContent,        // All bits zero except for bit 0.
 100     ZeroOrNegativeOneBooleanContent // All bits equal to bit 0.
 101   };
 102
 103   enum SchedPreference {
 104     SchedulingForLatency,          // Scheduling for shortest total latency.
 105     SchedulingForRegPressure       // Scheduling for lowest register pressure.
 106   };
 107
 108   /// NOTE: The constructor takes ownership of TLOF.
 109   explicit TargetLowering(TargetMachine &TM, TargetLoweringObjectFile *TLOF);
 110   virtual ~TargetLowering();
 111
 112   TargetMachine &getTargetMachine() const { return TM; }
 113   const TargetData *getTargetData() const { return TD; }
 114   TargetLoweringObjectFile &getObjFileLowering() const { return TLOF; }
 115
 116   bool isBigEndian() const { return !IsLittleEndian; }
 117   bool isLittleEndian() const { return IsLittleEndian; }
 118   MVT getPointerTy() const { return PointerTy; }
 119   MVT getShiftAmountTy() const { return ShiftAmountTy; }
 120
 121   /// isSelectExpensive - Return true if the select operation is expensive for
 122   /// this target.
 123   bool isSelectExpensive() const { return SelectIsExpensive; }
 124
 125   /// isIntDivCheap() - Return true if integer divide is usually cheaper than
 126   /// a sequence of several shifts, adds, and multiplies for this target.
 127   bool isIntDivCheap() const { return IntDivIsCheap; }
 128
 129   /// isPow2DivCheap() - Return true if pow2 div is cheaper than a chain of
 130   /// srl/add/sra.
 131   bool isPow2DivCheap() const { return Pow2DivIsCheap; }
 132
 133   /// getSetCCResultType - Return the ValueType of the result of SETCC
 134   /// operations.  Also used to obtain the target's preferred type for
 135   /// the condition operand of SELECT and BRCOND nodes.  In the case of
 136   /// BRCOND the argument passed is MVT::Other since there are no other
 137   /// operands to get a type hint from.
 138   virtual
 139   MVT::SimpleValueType getSetCCResultType(EVT VT) const;
 140
 141   /// getCmpLibcallReturnType - Return the ValueType for comparison
 142   /// libcalls. Comparions libcalls include floating point comparion calls,
 143   /// and Ordered/Unordered check calls on floating point numbers.
 144   virtual
 145   MVT::SimpleValueType getCmpLibcallReturnType() const;
 146
 147   /// getBooleanContents - For targets without i1 registers, this gives the
 148   /// nature of the high-bits of boolean values held in types wider than i1.
 149   /// "Boolean values" are special true/false values produced by nodes like
 150   /// SETCC and consumed (as the condition) by nodes like SELECT and BRCOND.
 151   /// Not to be confused with general values promoted from i1.
 152   BooleanContent getBooleanContents() const { return BooleanContents;}
 153
 154   /// getSchedulingPreference - Return target scheduling preference.
 155   SchedPreference getSchedulingPreference() const {
 156     return SchedPreferenceInfo;
 157   }
 158
 159   /// getRegClassFor - Return the register class that should be used for the
 160   /// specified value type.  This may only be called on legal types.
 161   TargetRegisterClass *getRegClassFor(EVT VT) const {
 162     assert(VT.isSimple() && "getRegClassFor called on illegal type!");
 163     TargetRegisterClass *RC = RegClassForVT[VT.getSimpleVT().SimpleTy];
 164     assert(RC && "This value type is not natively supported!");
 165     return RC;
 166   }
 167
 168   /// isTypeLegal - Return true if the target has native support for the
 169   /// specified value type.  This means that it has a register that directly
 170   /// holds it without promotions or expansions.
 171   bool isTypeLegal(EVT VT) const {
 172     assert(!VT.isSimple() ||
 173            (unsigned)VT.getSimpleVT().SimpleTy < array_lengthof(RegClassForVT));
 174     return VT.isSimple() && RegClassForVT[VT.getSimpleVT().SimpleTy] != 0;
 175   }
 176
 177   class ValueTypeActionImpl {
 178     /// ValueTypeActions - This is a bitvector that contains two bits for each
 179     /// value type, where the two bits correspond to the LegalizeAction enum.
 180     /// This can be queried with "getTypeAction(VT)".
 181     /// dimension by (MVT::MAX_ALLOWED_VALUETYPE/32) * 2
 182     uint32_t ValueTypeActions[(MVT::MAX_ALLOWED_VALUETYPE/32)*2];
 183   public:
 184     ValueTypeActionImpl() {
 185       ValueTypeActions[0] = ValueTypeActions[1] = 0;
 186       ValueTypeActions[2] = ValueTypeActions[3] = 0;
 187     }
 188     ValueTypeActionImpl(const ValueTypeActionImpl &RHS) {
 189       ValueTypeActions[0] = RHS.ValueTypeActions[0];
 190       ValueTypeActions[1] = RHS.ValueTypeActions[1];
 191       ValueTypeActions[2] = RHS.ValueTypeActions[2];
 192       ValueTypeActions[3] = RHS.ValueTypeActions[3];
 193     }
 194
 195     LegalizeAction getTypeAction(LLVMContext &Context, EVT VT) const {
 196       if (VT.isExtended()) {
 197         if (VT.isVector()) {
 198           return VT.isPow2VectorType() ? Expand : Promote;
 199         }
 200         if (VT.isInteger())
 201           // First promote to a power-of-two size, then expand if necessary.
 202           return VT == VT.getRoundIntegerType(Context) ? Expand : Promote;
 203         assert(0 && "Unsupported extended type!");
 204         return Legal;
 205       }
 206       unsigned I = VT.getSimpleVT().SimpleTy;
 207       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 208       return (LegalizeAction)((ValueTypeActions[I>>4] >> ((2*I) & 31)) & 3);
 209     }
 210     void setTypeAction(EVT VT, LegalizeAction Action) {
 211       unsigned I = VT.getSimpleVT().SimpleTy;
 212       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 213       ValueTypeActions[I>>4] |= Action << ((I*2) & 31);
 214     }
 215   };
 216
 217   const ValueTypeActionImpl &getValueTypeActions() const {
 218     return ValueTypeActions;
 219   }
 220
 221   /// getTypeAction - Return how we should legalize values of this type, either
 222   /// it is already legal (return 'Legal') or we need to promote it to a larger
 223   /// type (return 'Promote'), or we need to expand it into multiple registers
 224   /// of smaller integer type (return 'Expand').  'Custom' is not an option.
 225   LegalizeAction getTypeAction(LLVMContext &Context, EVT VT) const {
 226     return ValueTypeActions.getTypeAction(Context, VT);
 227   }
 228
 229   /// getTypeToTransformTo - For types supported by the target, this is an
 230   /// identity function.  For types that must be promoted to larger types, this
 231   /// returns the larger type to promote to.  For integer types that are larger
 232   /// than the largest integer register, this contains one step in the expansion
 233   /// to get to the smaller register. For illegal floating point types, this
 234   /// returns the integer type to transform to.
 235   EVT getTypeToTransformTo(LLVMContext &Context, EVT VT) const {
 236     if (VT.isSimple()) {
 237       assert((unsigned)VT.getSimpleVT().SimpleTy <
 238              array_lengthof(TransformToType));
 239       EVT NVT = TransformToType[VT.getSimpleVT().SimpleTy];
 240       assert(getTypeAction(Context, NVT) != Promote &&
 241              "Promote may not follow Expand or Promote");
 242       return NVT;
 243     }
 244
 245     if (VT.isVector()) {
 246       EVT NVT = VT.getPow2VectorType(Context);
 247       if (NVT == VT) {
 248         // Vector length is a power of 2 - split to half the size.
 249         unsigned NumElts = VT.getVectorNumElements();
 250         EVT EltVT = VT.getVectorElementType();
 251         return (NumElts == 1) ?
 252           EltVT : EVT::getVectorVT(Context, EltVT, NumElts / 2);
 253       }
 254       // Promote to a power of two size, avoiding multi-step promotion.
 255       return getTypeAction(Context, NVT) == Promote ?
 256         getTypeToTransformTo(Context, NVT) : NVT;
 257     } else if (VT.isInteger()) {
 258       EVT NVT = VT.getRoundIntegerType(Context);
 259       if (NVT == VT)
 260         // Size is a power of two - expand to half the size.
 261         return EVT::getIntegerVT(Context, VT.getSizeInBits() / 2);
 262       else
 263         // Promote to a power of two size, avoiding multi-step promotion.
 264         return getTypeAction(Context, NVT) == Promote ?
 265           getTypeToTransformTo(Context, NVT) : NVT;
 266     }
 267     assert(0 && "Unsupported extended type!");
 268     return MVT(MVT::Other); // Not reached
 269   }
 270
 271   /// getTypeToExpandTo - For types supported by the target, this is an
 272   /// identity function.  For types that must be expanded (i.e. integer types
 273   /// that are larger than the largest integer register or illegal floating
 274   /// point types), this returns the largest legal type it will be expanded to.
 275   EVT getTypeToExpandTo(LLVMContext &Context, EVT VT) const {
 276     assert(!VT.isVector());
 277     while (true) {
 278       switch (getTypeAction(Context, VT)) {
 279       case Legal:
 280         return VT;
 281       case Expand:
 282         VT = getTypeToTransformTo(Context, VT);
 283         break;
 284       default:
 285         assert(false && "Type is not legal nor is it to be expanded!");
 286         return VT;
 287       }
 288     }
 289     return VT;
 290   }
 291
 292   /// getVectorTypeBreakdown - Vector types are broken down into some number of
 293   /// legal first class types.  For example, EVT::v8f32 maps to 2 EVT::v4f32
 294   /// with Altivec or SSE1, or 8 promoted EVT::f64 values with the X86 FP stack.
 295   /// Similarly, EVT::v2i64 turns into 4 EVT::i32 values with both PPC and X86.
 296   ///
 297   /// This method returns the number of registers needed, and the VT for each
 298   /// register.  It also returns the VT and quantity of the intermediate values
 299   /// before they are promoted/expanded.
 300   ///
 301   unsigned getVectorTypeBreakdown(LLVMContext &Context, EVT VT,
 302                                   EVT &IntermediateVT,
 303                                   unsigned &NumIntermediates,
 304                                   EVT &RegisterVT) const;
 305
 306   /// getTgtMemIntrinsic: Given an intrinsic, checks if on the target the
 307   /// intrinsic will need to map to a MemIntrinsicNode (touches memory). If
 308   /// this is the case, it returns true and store the intrinsic
 309   /// information into the IntrinsicInfo that was passed to the function.
 310   typedef struct IntrinsicInfo {
 311     unsigned     opc;         // target opcode
 312     EVT          memVT;       // memory VT
 313     const Value* ptrVal;      // value representing memory location
 314     int          offset;      // offset off of ptrVal
 315     unsigned     align;       // alignment
 316     bool         vol;         // is volatile?
 317     bool         readMem;     // reads memory?
 318     bool         writeMem;    // writes memory?
 319   } IntrinisicInfo;
 320
 321   virtual bool getTgtMemIntrinsic(IntrinsicInfo& Info,
 322                                   CallInst &I, unsigned Intrinsic) {
 323     return false;
 324   }
 325
 326   /// isFPImmLegal - Returns true if the target can instruction select the
 327   /// specified FP immediate natively. If false, the legalizer will materialize
 328   /// the FP immediate as a load from a constant pool.
 329   virtual bool isFPImmLegal(const APFloat &Imm, EVT VT) const {
 330     return false;
 331   }
 332
 333   /// isShuffleMaskLegal - Targets can use this to indicate that they only
 334   /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
 335   /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
 336   /// are assumed to be legal.
 337   virtual bool isShuffleMaskLegal(const SmallVectorImpl<int> &Mask,
 338                                   EVT VT) const {
 339     return true;
 340   }
 341
 342   /// canOpTrap - Returns true if the operation can trap for the value type.
 343   /// VT must be a legal type. By default, we optimistically assume most
 344   /// operations don't trap except for divide and remainder.
 345   virtual bool canOpTrap(unsigned Op, EVT VT) const;
 346
 347   /// isVectorClearMaskLegal - Similar to isShuffleMaskLegal. This is
 348   /// used by Targets can use this to indicate if there is a suitable
 349   /// VECTOR_SHUFFLE that can be used to replace a VAND with a constant
 350   /// pool entry.
 351   virtual bool isVectorClearMaskLegal(const SmallVectorImpl<int> &Mask,
 352                                       EVT VT) const {
 353     return false;
 354   }
 355
 356   /// getOperationAction - Return how this operation should be treated: either
 357   /// it is legal, needs to be promoted to a larger size, needs to be
 358   /// expanded to some other code sequence, or the target has a custom expander
 359   /// for it.
 360   LegalizeAction getOperationAction(unsigned Op, EVT VT) const {
 361     if (VT.isExtended()) return Expand;
 362     assert(Op < array_lengthof(OpActions[0]) &&
 363            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(OpActions[0][0])*8 &&
 364            "Table isn't big enough!");
 365     unsigned I = (unsigned) VT.getSimpleVT().SimpleTy;
 366     unsigned J = I & 31;
 367     I = I >> 5;
 368     return (LegalizeAction)((OpActions[I][Op] >> (J*2) ) & 3);
 369   }
 370
 371   /// isOperationLegalOrCustom - Return true if the specified operation is
 372   /// legal on this target or can be made legal with custom lowering. This
 373   /// is used to help guide high-level lowering decisions.
 374   bool isOperationLegalOrCustom(unsigned Op, EVT VT) const {
 375     return (VT == MVT::Other || isTypeLegal(VT)) &&
 376       (getOperationAction(Op, VT) == Legal ||
 377        getOperationAction(Op, VT) == Custom);
 378   }
 379
 380   /// isOperationLegal - Return true if the specified operation is legal on this
 381   /// target.
 382   bool isOperationLegal(unsigned Op, EVT VT) const {
 383     return (VT == MVT::Other || isTypeLegal(VT)) &&
 384            getOperationAction(Op, VT) == Legal;
 385   }
 386
 387   /// getLoadExtAction - Return how this load with extension should be treated:
 388   /// either it is legal, needs to be promoted to a larger size, needs to be
 389   /// expanded to some other code sequence, or the target has a custom expander
 390   /// for it.
 391   LegalizeAction getLoadExtAction(unsigned LType, EVT VT) const {
 392     assert(LType < array_lengthof(LoadExtActions) &&
 393            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(LoadExtActions[0])*4 &&
 394            "Table isn't big enough!");
 395     return (LegalizeAction)((LoadExtActions[LType] >>
 396               (2*VT.getSimpleVT().SimpleTy)) & 3);
 397   }
 398
 399   /// isLoadExtLegal - Return true if the specified load with extension is legal
 400   /// on this target.
 401   bool isLoadExtLegal(unsigned LType, EVT VT) const {
 402     return VT.isSimple() &&
 403       (getLoadExtAction(LType, VT) == Legal ||
 404        getLoadExtAction(LType, VT) == Custom);
 405   }
 406
 407   /// getTruncStoreAction - Return how this store with truncation should be
 408   /// treated: either it is legal, needs to be promoted to a larger size, needs
 409   /// to be expanded to some other code sequence, or the target has a custom
 410   /// expander for it.
 411   LegalizeAction getTruncStoreAction(EVT ValVT,
 412                                      EVT MemVT) const {
 413     assert((unsigned)ValVT.getSimpleVT().SimpleTy <
 414              array_lengthof(TruncStoreActions) &&
 415            (unsigned)MemVT.getSimpleVT().SimpleTy <
 416              sizeof(TruncStoreActions[0])*4 &&
 417            "Table isn't big enough!");
 418     return (LegalizeAction)((TruncStoreActions[ValVT.getSimpleVT().SimpleTy] >>
 419                              (2*MemVT.getSimpleVT().SimpleTy)) & 3);
 420   }
 421
 422   /// isTruncStoreLegal - Return true if the specified store with truncation is
 423   /// legal on this target.
 424   bool isTruncStoreLegal(EVT ValVT, EVT MemVT) const {
 425     return isTypeLegal(ValVT) && MemVT.isSimple() &&
 426       (getTruncStoreAction(ValVT, MemVT) == Legal ||
 427        getTruncStoreAction(ValVT, MemVT) == Custom);
 428   }
 429
 430   /// getIndexedLoadAction - Return how the indexed load should be treated:
 431   /// either it is legal, needs to be promoted to a larger size, needs to be
 432   /// expanded to some other code sequence, or the target has a custom expander
 433   /// for it.
 434   LegalizeAction
 435   getIndexedLoadAction(unsigned IdxMode, EVT VT) const {
 436     assert( IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
 437            ((unsigned)VT.getSimpleVT().SimpleTy) < MVT::LAST_VALUETYPE &&
 438            "Table isn't big enough!");
 439     return (LegalizeAction)((IndexedModeActions[
 440                              (unsigned)VT.getSimpleVT().SimpleTy][0][IdxMode]));
 441   }
 442
 443   /// isIndexedLoadLegal - Return true if the specified indexed load is legal
 444   /// on this target.
 445   bool isIndexedLoadLegal(unsigned IdxMode, EVT VT) const {
 446     return VT.isSimple() &&
 447       (getIndexedLoadAction(IdxMode, VT) == Legal ||
 448        getIndexedLoadAction(IdxMode, VT) == Custom);
 449   }
 450
 451   /// getIndexedStoreAction - Return how the indexed store should be treated:
 452   /// either it is legal, needs to be promoted to a larger size, needs to be
 453   /// expanded to some other code sequence, or the target has a custom expander
 454   /// for it.
 455   LegalizeAction
 456   getIndexedStoreAction(unsigned IdxMode, EVT VT) const {
 457     assert(IdxMode < array_lengthof(IndexedModeActions[0][1]) &&
 458            (unsigned)VT.getSimpleVT().SimpleTy < MVT::LAST_VALUETYPE &&
 459            "Table isn't big enough!");
 460     return (LegalizeAction)((IndexedModeActions[
 461               (unsigned)VT.getSimpleVT().SimpleTy][1][IdxMode]));
 462   }
 463
 464   /// isIndexedStoreLegal - Return true if the specified indexed load is legal
 465   /// on this target.
 466   bool isIndexedStoreLegal(unsigned IdxMode, EVT VT) const {
 467     return VT.isSimple() &&
 468       (getIndexedStoreAction(IdxMode, VT) == Legal ||
 469        getIndexedStoreAction(IdxMode, VT) == Custom);
 470   }
 471
 472   /// getConvertAction - Return how the conversion should be treated:
 473   /// either it is legal, needs to be promoted to a larger size, needs to be
 474   /// expanded to some other code sequence, or the target has a custom expander
 475   /// for it.
 476   LegalizeAction
 477   getConvertAction(EVT FromVT, EVT ToVT) const {
 478     assert((unsigned)FromVT.getSimpleVT().SimpleTy <
 479               array_lengthof(ConvertActions) &&
 480            (unsigned)ToVT.getSimpleVT().SimpleTy <
 481               sizeof(ConvertActions[0])*4 &&
 482            "Table isn't big enough!");
 483     return (LegalizeAction)((ConvertActions[FromVT.getSimpleVT().SimpleTy] >>
 484                              (2*ToVT.getSimpleVT().SimpleTy)) & 3);
 485   }
 486
 487   /// isConvertLegal - Return true if the specified conversion is legal
 488   /// on this target.
 489   bool isConvertLegal(EVT FromVT, EVT ToVT) const {
 490     return isTypeLegal(FromVT) && isTypeLegal(ToVT) &&
 491       (getConvertAction(FromVT, ToVT) == Legal ||
 492        getConvertAction(FromVT, ToVT) == Custom);
 493   }
 494
 495   /// getCondCodeAction - Return how the condition code should be treated:
 496   /// either it is legal, needs to be expanded to some other code sequence,
 497   /// or the target has a custom expander for it.
 498   LegalizeAction
 499   getCondCodeAction(ISD::CondCode CC, EVT VT) const {
 500     assert((unsigned)CC < array_lengthof(CondCodeActions) &&
 501            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(CondCodeActions[0])*4 &&
 502            "Table isn't big enough!");
 503     LegalizeAction Action = (LegalizeAction)
 504       ((CondCodeActions[CC] >> (2*VT.getSimpleVT().SimpleTy)) & 3);
 505     assert(Action != Promote && "Can't promote condition code!");
 506     return Action;
 507   }
 508
 509   /// isCondCodeLegal - Return true if the specified condition code is legal
 510   /// on this target.
 511   bool isCondCodeLegal(ISD::CondCode CC, EVT VT) const {
 512     return getCondCodeAction(CC, VT) == Legal ||
 513            getCondCodeAction(CC, VT) == Custom;
 514   }
 515
 516
 517   /// getTypeToPromoteTo - If the action for this operation is to promote, this
 518   /// method returns the ValueType to promote to.
 519   EVT getTypeToPromoteTo(unsigned Op, EVT VT) const {
 520     assert(getOperationAction(Op, VT) == Promote &&
 521            "This operation isn't promoted!");
 522
 523     // See if this has an explicit type specified.
 524     std::map<std::pair<unsigned, MVT::SimpleValueType>,
 525              MVT::SimpleValueType>::const_iterator PTTI =
 526       PromoteToType.find(std::make_pair(Op, VT.getSimpleVT().SimpleTy));
 527     if (PTTI != PromoteToType.end()) return PTTI->second;
 528
 529     assert((VT.isInteger() || VT.isFloatingPoint()) &&
 530            "Cannot autopromote this type, add it with AddPromotedToType.");
 531
 532     EVT NVT = VT;
 533     do {
 534       NVT = (MVT::SimpleValueType)(NVT.getSimpleVT().SimpleTy+1);
 535       assert(NVT.isInteger() == VT.isInteger() && NVT != MVT::isVoid &&
 536              "Didn't find type to promote to!");
 537     } while (!isTypeLegal(NVT) ||
 538               getOperationAction(Op, NVT) == Promote);
 539     return NVT;
 540   }
 541
 542   /// getValueType - Return the EVT corresponding to this LLVM type.
 543   /// This is fixed by the LLVM operations except for the pointer size.  If
 544   /// AllowUnknown is true, this will return MVT::Other for types with no EVT
 545   /// counterpart (e.g. structs), otherwise it will assert.
 546   EVT getValueType(const Type *Ty, bool AllowUnknown = false) const {
 547     EVT VT = EVT::getEVT(Ty, AllowUnknown);
 548     return VT == MVT:: iPTR ? PointerTy : VT;
 549   }
 550
 551   /// getByValTypeAlignment - Return the desired alignment for ByVal aggregate
 552   /// function arguments in the caller parameter area.  This is the actual
 553   /// alignment, not its logarithm.
 554   virtual unsigned getByValTypeAlignment(const Type *Ty) const;
 555
 556   /// getRegisterType - Return the type of registers that this ValueType will
 557   /// eventually require.
 558   EVT getRegisterType(MVT VT) const {
 559     assert((unsigned)VT.SimpleTy < array_lengthof(RegisterTypeForVT));
 560     return RegisterTypeForVT[VT.SimpleTy];
 561   }
 562
 563   /// getRegisterType - Return the type of registers that this ValueType will
 564   /// eventually require.
 565   EVT getRegisterType(LLVMContext &Context, EVT VT) const {
 566     if (VT.isSimple()) {
 567       assert((unsigned)VT.getSimpleVT().SimpleTy <
 568                 array_lengthof(RegisterTypeForVT));
 569       return RegisterTypeForVT[VT.getSimpleVT().SimpleTy];
 570     }
 571     if (VT.isVector()) {
 572       EVT VT1, RegisterVT;
 573       unsigned NumIntermediates;
 574       (void)getVectorTypeBreakdown(Context, VT, VT1,
 575                                    NumIntermediates, RegisterVT);
 576       return RegisterVT;
 577     }
 578     if (VT.isInteger()) {
 579       return getRegisterType(Context, getTypeToTransformTo(Context, VT));
 580     }
 581     assert(0 && "Unsupported extended type!");
 582     return EVT(MVT::Other); // Not reached
 583   }
 584
 585   /// getNumRegisters - Return the number of registers that this ValueType will
 586   /// eventually require.  This is one for any types promoted to live in larger
 587   /// registers, but may be more than one for types (like i64) that are split
 588   /// into pieces.  For types like i140, which are first promoted then expanded,
 589   /// it is the number of registers needed to hold all the bits of the original
 590   /// type.  For an i140 on a 32 bit machine this means 5 registers.
 591   unsigned getNumRegisters(LLVMContext &Context, EVT VT) const {
 592     if (VT.isSimple()) {
 593       assert((unsigned)VT.getSimpleVT().SimpleTy <
 594                 array_lengthof(NumRegistersForVT));
 595       return NumRegistersForVT[VT.getSimpleVT().SimpleTy];
 596     }
 597     if (VT.isVector()) {
 598       EVT VT1, VT2;
 599       unsigned NumIntermediates;
 600       return getVectorTypeBreakdown(Context, VT, VT1, NumIntermediates, VT2);
 601     }
 602     if (VT.isInteger()) {
 603       unsigned BitWidth = VT.getSizeInBits();
 604       unsigned RegWidth = getRegisterType(Context, VT).getSizeInBits();
 605       return (BitWidth + RegWidth - 1) / RegWidth;
 606     }
 607     assert(0 && "Unsupported extended type!");
 608     return 0; // Not reached
 609   }
 610
 611   /// ShouldShrinkFPConstant - If true, then instruction selection should
 612   /// seek to shrink the FP constant of the specified type to a smaller type
 613   /// in order to save space and / or reduce runtime.
 614   virtual bool ShouldShrinkFPConstant(EVT VT) const { return true; }
 615
 616   /// hasTargetDAGCombine - If true, the target has custom DAG combine
 617   /// transformations that it can perform for the specified node.
 618   bool hasTargetDAGCombine(ISD::NodeType NT) const {
 619     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
 620     return TargetDAGCombineArray[NT >> 3] & (1 << (NT&7));
 621   }
 622
 623   /// This function returns the maximum number of store operations permitted
 624   /// to replace a call to llvm.memset. The value is set by the target at the
 625   /// performance threshold for such a replacement.
 626   /// @brief Get maximum # of store operations permitted for llvm.memset
 627   unsigned getMaxStoresPerMemset() const { return maxStoresPerMemset; }
 628
 629   /// This function returns the maximum number of store operations permitted
 630   /// to replace a call to llvm.memcpy. The value is set by the target at the
 631   /// performance threshold for such a replacement.
 632   /// @brief Get maximum # of store operations permitted for llvm.memcpy
 633   unsigned getMaxStoresPerMemcpy() const { return maxStoresPerMemcpy; }
 634
 635   /// This function returns the maximum number of store operations permitted
 636   /// to replace a call to llvm.memmove. The value is set by the target at the
 637   /// performance threshold for such a replacement.
 638   /// @brief Get maximum # of store operations permitted for llvm.memmove
 639   unsigned getMaxStoresPerMemmove() const { return maxStoresPerMemmove; }
 640
 641   /// This function returns true if the target allows unaligned memory accesses.
 642   /// of the specified type. This is used, for example, in situations where an
 643   /// array copy/move/set is  converted to a sequence of store operations. It's
 644   /// use helps to ensure that such replacements don't generate code that causes
 645   /// an alignment error  (trap) on the target machine.
 646   /// @brief Determine if the target supports unaligned memory accesses.
 647   virtual bool allowsUnalignedMemoryAccesses(EVT VT) const {
 648     return false;
 649   }
 650
 651   /// This function returns true if the target would benefit from code placement
 652   /// optimization.
 653   /// @brief Determine if the target should perform code placement optimization.
 654   bool shouldOptimizeCodePlacement() const {
 655     return benefitFromCodePlacementOpt;
 656   }
 657
 658   /// getOptimalMemOpType - Returns the target specific optimal type for load
 659   /// and store operations as a result of memset, memcpy, and memmove lowering.
 660   /// It returns EVT::Other if SelectionDAG should be responsible for
 661   /// determining it.
 662   virtual EVT getOptimalMemOpType(uint64_t Size, unsigned Align,
 663                                   bool isSrcConst, bool isSrcStr,
 664                                   SelectionDAG &DAG) const {
 665     return MVT::Other;
 666   }
 667
 668   /// usesUnderscoreSetJmp - Determine if we should use _setjmp or setjmp
 669   /// to implement llvm.setjmp.
 670   bool usesUnderscoreSetJmp() const {
 671     return UseUnderscoreSetJmp;
 672   }
 673
 674   /// usesUnderscoreLongJmp - Determine if we should use _longjmp or longjmp
 675   /// to implement llvm.longjmp.
 676   bool usesUnderscoreLongJmp() const {
 677     return UseUnderscoreLongJmp;
 678   }
 679
 680   /// getStackPointerRegisterToSaveRestore - If a physical register, this
 681   /// specifies the register that llvm.savestack/llvm.restorestack should save
 682   /// and restore.
 683   unsigned getStackPointerRegisterToSaveRestore() const {
 684     return StackPointerRegisterToSaveRestore;
 685   }
 686
 687   /// getExceptionAddressRegister - If a physical register, this returns
 688   /// the register that receives the exception address on entry to a landing
 689   /// pad.
 690   unsigned getExceptionAddressRegister() const {
 691     return ExceptionPointerRegister;
 692   }
 693
 694   /// getExceptionSelectorRegister - If a physical register, this returns
 695   /// the register that receives the exception typeid on entry to a landing
 696   /// pad.
 697   unsigned getExceptionSelectorRegister() const {
 698     return ExceptionSelectorRegister;
 699   }
 700
 701   /// getJumpBufSize - returns the target's jmp_buf size in bytes (if never
 702   /// set, the default is 200)
 703   unsigned getJumpBufSize() const {
 704     return JumpBufSize;
 705   }
 706
 707   /// getJumpBufAlignment - returns the target's jmp_buf alignment in bytes
 708   /// (if never set, the default is 0)
 709   unsigned getJumpBufAlignment() const {
 710     return JumpBufAlignment;
 711   }
 712
 713   /// getIfCvtBlockLimit - returns the target specific if-conversion block size
 714   /// limit. Any block whose size is greater should not be predicated.
 715   unsigned getIfCvtBlockSizeLimit() const {
 716     return IfCvtBlockSizeLimit;
 717   }
 718
 719   /// getIfCvtDupBlockLimit - returns the target specific size limit for a
 720   /// block to be considered for duplication. Any block whose size is greater
 721   /// should not be duplicated to facilitate its predication.
 722   unsigned getIfCvtDupBlockSizeLimit() const {
 723     return IfCvtDupBlockSizeLimit;
 724   }
 725
 726   /// getPrefLoopAlignment - return the preferred loop alignment.
 727   ///
 728   unsigned getPrefLoopAlignment() const {
 729     return PrefLoopAlignment;
 730   }
 731
 732   /// getPreIndexedAddressParts - returns true by value, base pointer and
 733   /// offset pointer and addressing mode by reference if the node's address
 734   /// can be legally represented as pre-indexed load / store address.
 735   virtual bool getPreIndexedAddressParts(SDNode *N, SDValue &Base,
 736                                          SDValue &Offset,
 737                                          ISD::MemIndexedMode &AM,
 738                                          SelectionDAG &DAG) const {
 739     return false;
 740   }
 741
 742   /// getPostIndexedAddressParts - returns true by value, base pointer and
 743   /// offset pointer and addressing mode by reference if this node can be
 744   /// combined with a load / store to form a post-indexed load / store.
 745   virtual bool getPostIndexedAddressParts(SDNode *N, SDNode *Op,
 746                                           SDValue &Base, SDValue &Offset,
 747                                           ISD::MemIndexedMode &AM,
 748                                           SelectionDAG &DAG) const {
 749     return false;
 750   }
 751
 752   /// getJumpTableEncoding - Return the entry encoding for a jump table in the
 753   /// current function.  The returned value is a member of the
 754   /// MachineJumpTableInfo::JTEntryKind enum.
 755   virtual unsigned getJumpTableEncoding() const;
 756
 757   virtual const MCExpr *
 758   LowerCustomJumpTableEntry(const MachineJumpTableInfo *MJTI,
 759                             const MachineBasicBlock *MBB, unsigned uid,
 760                             MCContext &Ctx) const {
 761     assert(0 && "Need to implement this hook if target has custom JTIs");
 762     return 0;
 763   }
 764
 765   /// getPICJumpTableRelocaBase - Returns relocation base for the given PIC
 766   /// jumptable.
 767   virtual SDValue getPICJumpTableRelocBase(SDValue Table,
 768                                            SelectionDAG &DAG) const;
 769
 770   /// getPICJumpTableRelocBaseExpr - This returns the relocation base for the
 771   /// given PIC jumptable, the same as getPICJumpTableRelocBase, but as an
 772   /// MCExpr.
 773   virtual const MCExpr *
 774   getPICJumpTableRelocBaseExpr(const MachineFunction *MF,
 775                                unsigned JTI, MCContext &Ctx) const;
 776
 777   /// isOffsetFoldingLegal - Return true if folding a constant offset
 778   /// with the given GlobalAddress is legal.  It is frequently not legal in
 779   /// PIC relocation models.
 780   virtual bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const;
 781
 782   /// getFunctionAlignment - Return the Log2 alignment of this function.
 783   virtual unsigned getFunctionAlignment(const Function *) const = 0;
 784
 785   //===--------------------------------------------------------------------===//
 786   // TargetLowering Optimization Methods
 787   //
 788
 789   /// TargetLoweringOpt - A convenience struct that encapsulates a DAG, and two
 790   /// SDValues for returning information from TargetLowering to its clients
 791   /// that want to combine
 792   struct TargetLoweringOpt {
 793     SelectionDAG &DAG;
 794     bool ShrinkOps;
 795     SDValue Old;
 796     SDValue New;
 797
 798     explicit TargetLoweringOpt(SelectionDAG &InDAG, bool Shrink = false) :
 799       DAG(InDAG), ShrinkOps(Shrink) {}
 800
 801     bool CombineTo(SDValue O, SDValue N) {
 802       Old = O;
 803       New = N;
 804       return true;
 805     }
 806
 807     /// ShrinkDemandedConstant - Check to see if the specified operand of the
 808     /// specified instruction is a constant integer.  If so, check to see if
 809     /// there are any bits set in the constant that are not demanded.  If so,
 810     /// shrink the constant and return true.
 811     bool ShrinkDemandedConstant(SDValue Op, const APInt &Demanded);
 812
 813     /// ShrinkDemandedOp - Convert x+y to (VT)((SmallVT)x+(SmallVT)y) if the
 814     /// casts are free.  This uses isZExtFree and ZERO_EXTEND for the widening
 815     /// cast, but it could be generalized for targets with other types of
 816     /// implicit widening casts.
 817     bool ShrinkDemandedOp(SDValue Op, unsigned BitWidth, const APInt &Demanded,
 818                           DebugLoc dl);
 819   };
 820
 821   /// SimplifyDemandedBits - Look at Op.  At this point, we know that only the
 822   /// DemandedMask bits of the result of Op are ever used downstream.  If we can
 823   /// use this information to simplify Op, create a new simplified DAG node and
 824   /// return true, returning the original and new nodes in Old and New.
 825   /// Otherwise, analyze the expression and return a mask of KnownOne and
 826   /// KnownZero bits for the expression (used to simplify the caller).
 827   /// The KnownZero/One bits may only be accurate for those bits in the
 828   /// DemandedMask.
 829   bool SimplifyDemandedBits(SDValue Op, const APInt &DemandedMask,
 830                             APInt &KnownZero, APInt &KnownOne,
 831                             TargetLoweringOpt &TLO, unsigned Depth = 0) const;
 832
 833   /// computeMaskedBitsForTargetNode - Determine which of the bits specified in
 834   /// Mask are known to be either zero or one and return them in the
 835   /// KnownZero/KnownOne bitsets.
 836   virtual void computeMaskedBitsForTargetNode(const SDValue Op,
 837                                               const APInt &Mask,
 838                                               APInt &KnownZero,
 839                                               APInt &KnownOne,
 840                                               const SelectionDAG &DAG,
 841                                               unsigned Depth = 0) const;
 842
 843   /// ComputeNumSignBitsForTargetNode - This method can be implemented by
 844   /// targets that want to expose additional information about sign bits to the
 845   /// DAG Combiner.
 846   virtual unsigned ComputeNumSignBitsForTargetNode(SDValue Op,
 847                                                    unsigned Depth = 0) const;
 848
 849   struct DAGCombinerInfo {
 850     void *DC;  // The DAG Combiner object.
 851     bool BeforeLegalize;
 852     bool BeforeLegalizeOps;
 853     bool CalledByLegalizer;
 854   public:
 855     SelectionDAG &DAG;
 856
 857     DAGCombinerInfo(SelectionDAG &dag, bool bl, bool blo, bool cl, void *dc)
 858       : DC(dc), BeforeLegalize(bl), BeforeLegalizeOps(blo),
 859         CalledByLegalizer(cl), DAG(dag) {}
 860
 861     bool isBeforeLegalize() const { return BeforeLegalize; }
 862     bool isBeforeLegalizeOps() const { return BeforeLegalizeOps; }
 863     bool isCalledByLegalizer() const { return CalledByLegalizer; }
 864
 865     void AddToWorklist(SDNode *N);
 866     SDValue CombineTo(SDNode *N, const std::vector<SDValue> &To,
 867                       bool AddTo = true);
 868     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true);
 869     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo = true);
 870
 871     void CommitTargetLoweringOpt(const TargetLoweringOpt &TLO);
 872   };
 873
 874   /// SimplifySetCC - Try to simplify a setcc built with the specified operands
 875   /// and cc. If it is unable to simplify it, return a null SDValue.
 876   SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1,
 877                           ISD::CondCode Cond, bool foldBooleans,
 878                           DAGCombinerInfo &DCI, DebugLoc dl) const;
 879
 880   /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
 881   /// node is a GlobalAddress + offset.
 882   virtual bool
 883   isGAPlusOffset(SDNode *N, GlobalValue* &GA, int64_t &Offset) const;
 884
 885   /// PerformDAGCombine - This method will be invoked for all target nodes and
 886   /// for any target-independent nodes that the target has registered with
 887   /// invoke it for.
 888   ///
 889   /// The semantics are as follows:
 890   /// Return Value:
 891   ///   SDValue.Val == 0   - No change was made
 892   ///   SDValue.Val == N   - N was replaced, is dead, and is already handled.
 893   ///   otherwise          - N should be replaced by the returned Operand.
 894   ///
 895   /// In addition, methods provided by DAGCombinerInfo may be used to perform
 896   /// more complex transformations.
 897   ///
 898   virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
 899
 900   //===--------------------------------------------------------------------===//
 901   // TargetLowering Configuration Methods - These methods should be invoked by
 902   // the derived class constructor to configure this object for the target.
 903   //
 904
 905 protected:
 906   /// setShiftAmountType - Describe the type that should be used for shift
 907   /// amounts.  This type defaults to the pointer type.
 908   void setShiftAmountType(MVT VT) { ShiftAmountTy = VT; }
 909
 910   /// setBooleanContents - Specify how the target extends the result of a
 911   /// boolean value from i1 to a wider type.  See getBooleanContents.
 912   void setBooleanContents(BooleanContent Ty) { BooleanContents = Ty; }
 913
 914   /// setSchedulingPreference - Specify the target scheduling preference.
 915   void setSchedulingPreference(SchedPreference Pref) {
 916     SchedPreferenceInfo = Pref;
 917   }
 918
 919   /// setUseUnderscoreSetJmp - Indicate whether this target prefers to
 920   /// use _setjmp to implement llvm.setjmp or the non _ version.
 921   /// Defaults to false.
 922   void setUseUnderscoreSetJmp(bool Val) {
 923     UseUnderscoreSetJmp = Val;
 924   }
 925
 926   /// setUseUnderscoreLongJmp - Indicate whether this target prefers to
 927   /// use _longjmp to implement llvm.longjmp or the non _ version.
 928   /// Defaults to false.
 929   void setUseUnderscoreLongJmp(bool Val) {
 930     UseUnderscoreLongJmp = Val;
 931   }
 932
 933   /// setStackPointerRegisterToSaveRestore - If set to a physical register, this
 934   /// specifies the register that llvm.savestack/llvm.restorestack should save
 935   /// and restore.
 936   void setStackPointerRegisterToSaveRestore(unsigned R) {
 937     StackPointerRegisterToSaveRestore = R;
 938   }
 939
 940   /// setExceptionPointerRegister - If set to a physical register, this sets
 941   /// the register that receives the exception address on entry to a landing
 942   /// pad.
 943   void setExceptionPointerRegister(unsigned R) {
 944     ExceptionPointerRegister = R;
 945   }
 946
 947   /// setExceptionSelectorRegister - If set to a physical register, this sets
 948   /// the register that receives the exception typeid on entry to a landing
 949   /// pad.
 950   void setExceptionSelectorRegister(unsigned R) {
 951     ExceptionSelectorRegister = R;
 952   }
 953
 954   /// SelectIsExpensive - Tells the code generator not to expand operations
 955   /// into sequences that use the select operations if possible.
 956   void setSelectIsExpensive() { SelectIsExpensive = true; }
 957
 958   /// setIntDivIsCheap - Tells the code generator that integer divide is
 959   /// expensive, and if possible, should be replaced by an alternate sequence
 960   /// of instructions not containing an integer divide.
 961   void setIntDivIsCheap(bool isCheap = true) { IntDivIsCheap = isCheap; }
 962
 963   /// setPow2DivIsCheap - Tells the code generator that it shouldn't generate
 964   /// srl/add/sra for a signed divide by power of two, and let the target handle
 965   /// it.
 966   void setPow2DivIsCheap(bool isCheap = true) { Pow2DivIsCheap = isCheap; }
 967
 968   /// addRegisterClass - Add the specified register class as an available
 969   /// regclass for the specified value type.  This indicates the selector can
 970   /// handle values of that class natively.
 971   void addRegisterClass(EVT VT, TargetRegisterClass *RC) {
 972     assert((unsigned)VT.getSimpleVT().SimpleTy < array_lengthof(RegClassForVT));
 973     AvailableRegClasses.push_back(std::make_pair(VT, RC));
 974     RegClassForVT[VT.getSimpleVT().SimpleTy] = RC;
 975   }
 976
 977   /// computeRegisterProperties - Once all of the register classes are added,
 978   /// this allows us to compute derived properties we expose.
 979   void computeRegisterProperties();
 980
 981   /// setOperationAction - Indicate that the specified operation does not work
 982   /// with the specified type and indicate what to do about it.
 983   void setOperationAction(unsigned Op, MVT VT,
 984                           LegalizeAction Action) {
 985     unsigned I = (unsigned)VT.SimpleTy;
 986     unsigned J = I & 31;
 987     I = I >> 5;
 988     OpActions[I][Op] &= ~(uint64_t(3UL) << (J*2));
 989     OpActions[I][Op] |= (uint64_t)Action << (J*2);
 990   }
 991
 992   /// setLoadExtAction - Indicate that the specified load with extension does
 993   /// not work with the with specified type and indicate what to do about it.
 994   void setLoadExtAction(unsigned ExtType, MVT VT,
 995                       LegalizeAction Action) {
 996     assert((unsigned)VT.SimpleTy*2 < 63 &&
 997            ExtType < array_lengthof(LoadExtActions) &&
 998            "Table isn't big enough!");
 999     LoadExtActions[ExtType] &= ~(uint64_t(3UL) << VT.SimpleTy*2);
1000     LoadExtActions[ExtType] |= (uint64_t)Action << VT.SimpleTy*2;
1001   }
1002
1003   /// setTruncStoreAction - Indicate that the specified truncating store does
1004   /// not work with the with specified type and indicate what to do about it.
1005   void setTruncStoreAction(MVT ValVT, MVT MemVT,
1006                            LegalizeAction Action) {
1007     assert((unsigned)ValVT.SimpleTy < array_lengthof(TruncStoreActions) &&
1008            (unsigned)MemVT.SimpleTy*2 < 63 &&
1009            "Table isn't big enough!");
1010     TruncStoreActions[ValVT.SimpleTy] &= ~(uint64_t(3UL)  << MemVT.SimpleTy*2);
1011     TruncStoreActions[ValVT.SimpleTy] |= (uint64_t)Action << MemVT.SimpleTy*2;
1012   }
1013
1014   /// setIndexedLoadAction - Indicate that the specified indexed load does or
1015   /// does not work with the with specified type and indicate what to do abort
1016   /// it. NOTE: All indexed mode loads are initialized to Expand in
1017   /// TargetLowering.cpp
1018   void setIndexedLoadAction(unsigned IdxMode, MVT VT,
1019                             LegalizeAction Action) {
1020     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1021            IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
1022            "Table isn't big enough!");
1023     IndexedModeActions[(unsigned)VT.SimpleTy][0][IdxMode] = (uint8_t)Action;
1024   }
1025
1026   /// setIndexedStoreAction - Indicate that the specified indexed store does or
1027   /// does not work with the with specified type and indicate what to do about
1028   /// it. NOTE: All indexed mode stores are initialized to Expand in
1029   /// TargetLowering.cpp
1030   void setIndexedStoreAction(unsigned IdxMode, MVT VT,
1031                              LegalizeAction Action) {
1032     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1033            IdxMode < array_lengthof(IndexedModeActions[0][1] ) &&
1034            "Table isn't big enough!");
1035     IndexedModeActions[(unsigned)VT.SimpleTy][1][IdxMode] = (uint8_t)Action;
1036   }
1037
1038   /// setConvertAction - Indicate that the specified conversion does or does
1039   /// not work with the with specified type and indicate what to do about it.
1040   void setConvertAction(MVT FromVT, MVT ToVT,
1041                         LegalizeAction Action) {
1042     assert((unsigned)FromVT.SimpleTy < array_lengthof(ConvertActions) &&
1043            (unsigned)ToVT.SimpleTy < MVT::LAST_VALUETYPE &&
1044            "Table isn't big enough!");
1045     ConvertActions[FromVT.SimpleTy] &= ~(uint64_t(3UL)  << ToVT.SimpleTy*2);
1046     ConvertActions[FromVT.SimpleTy] |= (uint64_t)Action << ToVT.SimpleTy*2;
1047   }
1048
1049   /// setCondCodeAction - Indicate that the specified condition code is or isn't
1050   /// supported on the target and indicate what to do about it.
1051   void setCondCodeAction(ISD::CondCode CC, MVT VT,
1052                          LegalizeAction Action) {
1053     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1054            (unsigned)CC < array_lengthof(CondCodeActions) &&
1055            "Table isn't big enough!");
1056     CondCodeActions[(unsigned)CC] &= ~(uint64_t(3UL)  << VT.SimpleTy*2);
1057     CondCodeActions[(unsigned)CC] |= (uint64_t)Action << VT.SimpleTy*2;
1058   }
1059
1060   /// AddPromotedToType - If Opc/OrigVT is specified as being promoted, the
1061   /// promotion code defaults to trying a larger integer/fp until it can find
1062   /// one that works.  If that default is insufficient, this method can be used
1063   /// by the target to override the default.
1064   void AddPromotedToType(unsigned Opc, MVT OrigVT, MVT DestVT) {
1065     PromoteToType[std::make_pair(Opc, OrigVT.SimpleTy)] = DestVT.SimpleTy;
1066   }
1067
1068   /// setTargetDAGCombine - Targets should invoke this method for each target
1069   /// independent node that they want to provide a custom DAG combiner for by
1070   /// implementing the PerformDAGCombine virtual method.
1071   void setTargetDAGCombine(ISD::NodeType NT) {
1072     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
1073     TargetDAGCombineArray[NT >> 3] |= 1 << (NT&7);
1074   }
1075
1076   /// setJumpBufSize - Set the target's required jmp_buf buffer size (in
1077   /// bytes); default is 200
1078   void setJumpBufSize(unsigned Size) {
1079     JumpBufSize = Size;
1080   }
1081
1082   /// setJumpBufAlignment - Set the target's required jmp_buf buffer
1083   /// alignment (in bytes); default is 0
1084   void setJumpBufAlignment(unsigned Align) {
1085     JumpBufAlignment = Align;
1086   }
1087
1088   /// setIfCvtBlockSizeLimit - Set the target's if-conversion block size
1089   /// limit (in number of instructions); default is 2.
1090   void setIfCvtBlockSizeLimit(unsigned Limit) {
1091     IfCvtBlockSizeLimit = Limit;
1092   }
1093
1094   /// setIfCvtDupBlockSizeLimit - Set the target's block size limit (in number
1095   /// of instructions) to be considered for code duplication during
1096   /// if-conversion; default is 2.
1097   void setIfCvtDupBlockSizeLimit(unsigned Limit) {
1098     IfCvtDupBlockSizeLimit = Limit;
1099   }
1100
1101   /// setPrefLoopAlignment - Set the target's preferred loop alignment. Default
1102   /// alignment is zero, it means the target does not care about loop alignment.
1103   void setPrefLoopAlignment(unsigned Align) {
1104     PrefLoopAlignment = Align;
1105   }
1106
1107 public:
1108
1109   virtual const TargetSubtarget *getSubtarget() {
1110     assert(0 && "Not Implemented");
1111     return NULL;    // this is here to silence compiler errors
1112   }
1113
1114   //===--------------------------------------------------------------------===//
1115   // Lowering methods - These methods must be implemented by targets so that
1116   // the SelectionDAGLowering code knows how to lower these.
1117   //
1118
1119   /// LowerFormalArguments - This hook must be implemented to lower the
1120   /// incoming (formal) arguments, described by the Ins array, into the
1121   /// specified DAG. The implementation should fill in the InVals array
1122   /// with legal-type argument values, and return the resulting token
1123   /// chain value.
1124   ///
1125   virtual SDValue
1126     LowerFormalArguments(SDValue Chain,
1127                          CallingConv::ID CallConv, bool isVarArg,
1128                          const SmallVectorImpl<ISD::InputArg> &Ins,
1129                          DebugLoc dl, SelectionDAG &DAG,
1130                          SmallVectorImpl<SDValue> &InVals) {
1131     assert(0 && "Not Implemented");
1132     return SDValue();    // this is here to silence compiler errors
1133   }
1134
1135   /// LowerCallTo - This function lowers an abstract call to a function into an
1136   /// actual call.  This returns a pair of operands.  The first element is the
1137   /// return value for the function (if RetTy is not VoidTy).  The second
1138   /// element is the outgoing token chain. It calls LowerCall to do the actual
1139   /// lowering.
1140   struct ArgListEntry {
1141     SDValue Node;
1142     const Type* Ty;
1143     bool isSExt  : 1;
1144     bool isZExt  : 1;
1145     bool isInReg : 1;
1146     bool isSRet  : 1;
1147     bool isNest  : 1;
1148     bool isByVal : 1;
1149     uint16_t Alignment;
1150
1151     ArgListEntry() : isSExt(false), isZExt(false), isInReg(false),
1152       isSRet(false), isNest(false), isByVal(false), Alignment(0) { }
1153   };
1154   typedef std::vector<ArgListEntry> ArgListTy;
1155   std::pair<SDValue, SDValue>
1156   LowerCallTo(SDValue Chain, const Type *RetTy, bool RetSExt, bool RetZExt,
1157               bool isVarArg, bool isInreg, unsigned NumFixedArgs,
1158               CallingConv::ID CallConv, bool isTailCall,
1159               bool isReturnValueUsed, SDValue Callee, ArgListTy &Args,
1160               SelectionDAG &DAG, DebugLoc dl);
1161
1162   /// LowerCall - This hook must be implemented to lower calls into the
1163   /// the specified DAG. The outgoing arguments to the call are described
1164   /// by the Outs array, and the values to be returned by the call are
1165   /// described by the Ins array. The implementation should fill in the
1166   /// InVals array with legal-type return values from the call, and return
1167   /// the resulting token chain value.
1168   virtual SDValue
1169     LowerCall(SDValue Chain, SDValue Callee,
1170               CallingConv::ID CallConv, bool isVarArg, bool &isTailCall,
1171               const SmallVectorImpl<ISD::OutputArg> &Outs,
1172               const SmallVectorImpl<ISD::InputArg> &Ins,
1173               DebugLoc dl, SelectionDAG &DAG,
1174               SmallVectorImpl<SDValue> &InVals) {
1175     assert(0 && "Not Implemented");
1176     return SDValue();    // this is here to silence compiler errors
1177   }
1178
1179   /// CanLowerReturn - This hook should be implemented to check whether the
1180   /// return values described by the Outs array can fit into the return
1181   /// registers.  If false is returned, an sret-demotion is performed.
1182   ///
1183   virtual bool CanLowerReturn(CallingConv::ID CallConv, bool isVarArg,
1184                const SmallVectorImpl<EVT> &OutTys,
1185                const SmallVectorImpl<ISD::ArgFlagsTy> &ArgsFlags,
1186                SelectionDAG &DAG)
1187   {
1188     // Return true by default to get preexisting behavior.
1189     return true;
1190   }
1191   /// LowerReturn - This hook must be implemented to lower outgoing
1192   /// return values, described by the Outs array, into the specified
1193   /// DAG. The implementation should return the resulting token chain
1194   /// value.
1195   ///
1196   virtual SDValue
1197     LowerReturn(SDValue Chain, CallingConv::ID CallConv, bool isVarArg,
1198                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1199                 DebugLoc dl, SelectionDAG &DAG) {
1200     assert(0 && "Not Implemented");
1201     return SDValue();    // this is here to silence compiler errors
1202   }
1203
1204   /// EmitTargetCodeForMemcpy - Emit target-specific code that performs a
1205   /// memcpy. This can be used by targets to provide code sequences for cases
1206   /// that don't fit the target's parameters for simple loads/stores and can be
1207   /// more efficient than using a library call. This function can return a null
1208   /// SDValue if the target declines to use custom code and a different
1209   /// lowering strategy should be used.
1210   ///
1211   /// If AlwaysInline is true, the size is constant and the target should not
1212   /// emit any calls and is strongly encouraged to attempt to emit inline code
1213   /// even if it is beyond the usual threshold because this intrinsic is being
1214   /// expanded in a place where calls are not feasible (e.g. within the prologue
1215   /// for another call). If the target chooses to decline an AlwaysInline
1216   /// request here, legalize will resort to using simple loads and stores.
1217   virtual SDValue
1218   EmitTargetCodeForMemcpy(SelectionDAG &DAG, DebugLoc dl,
1219                           SDValue Chain,
1220                           SDValue Op1, SDValue Op2,
1221                           SDValue Op3, unsigned Align,
1222                           bool AlwaysInline,
1223                           const Value *DstSV, uint64_t DstOff,
1224                           const Value *SrcSV, uint64_t SrcOff) {
1225     return SDValue();
1226   }
1227
1228   /// EmitTargetCodeForMemmove - Emit target-specific code that performs a
1229   /// memmove. This can be used by targets to provide code sequences for cases
1230   /// that don't fit the target's parameters for simple loads/stores and can be
1231   /// more efficient than using a library call. This function can return a null
1232   /// SDValue if the target declines to use custom code and a different
1233   /// lowering strategy should be used.
1234   virtual SDValue
1235   EmitTargetCodeForMemmove(SelectionDAG &DAG, DebugLoc dl,
1236                            SDValue Chain,
1237                            SDValue Op1, SDValue Op2,
1238                            SDValue Op3, unsigned Align,
1239                            const Value *DstSV, uint64_t DstOff,
1240                            const Value *SrcSV, uint64_t SrcOff) {
1241     return SDValue();
1242   }
1243
1244   /// EmitTargetCodeForMemset - Emit target-specific code that performs a
1245   /// memset. This can be used by targets to provide code sequences for cases
1246   /// that don't fit the target's parameters for simple stores and can be more
1247   /// efficient than using a library call. This function can return a null
1248   /// SDValue if the target declines to use custom code and a different
1249   /// lowering strategy should be used.
1250   virtual SDValue
1251   EmitTargetCodeForMemset(SelectionDAG &DAG, DebugLoc dl,
1252                           SDValue Chain,
1253                           SDValue Op1, SDValue Op2,
1254                           SDValue Op3, unsigned Align,
1255                           const Value *DstSV, uint64_t DstOff) {
1256     return SDValue();
1257   }
1258
1259   /// LowerOperationWrapper - This callback is invoked by the type legalizer
1260   /// to legalize nodes with an illegal operand type but legal result types.
1261   /// It replaces the LowerOperation callback in the type Legalizer.
1262   /// The reason we can not do away with LowerOperation entirely is that
1263   /// LegalizeDAG isn't yet ready to use this callback.
1264   /// TODO: Consider merging with ReplaceNodeResults.
1265
1266   /// The target places new result values for the node in Results (their number
1267   /// and types must exactly match those of the original return values of
1268   /// the node), or leaves Results empty, which indicates that the node is not
1269   /// to be custom lowered after all.
1270   /// The default implementation calls LowerOperation.
1271   virtual void LowerOperationWrapper(SDNode *N,
1272                                      SmallVectorImpl<SDValue> &Results,
1273                                      SelectionDAG &DAG);
1274
1275   /// LowerOperation - This callback is invoked for operations that are
1276   /// unsupported by the target, which are registered to use 'custom' lowering,
1277   /// and whose defined values are all legal.
1278   /// If the target has no operations that require custom lowering, it need not
1279   /// implement this.  The default implementation of this aborts.
1280   virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG);
1281
1282   /// ReplaceNodeResults - This callback is invoked when a node result type is
1283   /// illegal for the target, and the operation was registered to use 'custom'
1284   /// lowering for that result type.  The target places new result values for
1285   /// the node in Results (their number and types must exactly match those of
1286   /// the original return values of the node), or leaves Results empty, which
1287   /// indicates that the node is not to be custom lowered after all.
1288   ///
1289   /// If the target has no operations that require custom lowering, it need not
1290   /// implement this.  The default implementation aborts.
1291   virtual void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue> &Results,
1292                                   SelectionDAG &DAG) {
1293     assert(0 && "ReplaceNodeResults not implemented for this target!");
1294   }
1295
1296   /// getTargetNodeName() - This method returns the name of a target specific
1297   /// DAG node.
1298   virtual const char *getTargetNodeName(unsigned Opcode) const;
1299
1300   /// createFastISel - This method returns a target specific FastISel object,
1301   /// or null if the target does not support "fast" ISel.
1302   virtual FastISel *
1303   createFastISel(MachineFunction &,
1304                  MachineModuleInfo *, DwarfWriter *,
1305                  DenseMap<const Value *, unsigned> &,
1306                  DenseMap<const BasicBlock *, MachineBasicBlock *> &,
1307                  DenseMap<const AllocaInst *, int> &
1308 #ifndef NDEBUG
1309                  , SmallSet<Instruction*, 8> &CatchInfoLost
1310 #endif
1311                  ) {
1312     return 0;
1313   }
1314
1315   //===--------------------------------------------------------------------===//
1316   // Inline Asm Support hooks
1317   //
1318
1319   /// ExpandInlineAsm - This hook allows the target to expand an inline asm
1320   /// call to be explicit llvm code if it wants to.  This is useful for
1321   /// turning simple inline asms into LLVM intrinsics, which gives the
1322   /// compiler more information about the behavior of the code.
1323   virtual bool ExpandInlineAsm(CallInst *CI) const {
1324     return false;
1325   }
1326
1327   enum ConstraintType {
1328     C_Register,            // Constraint represents specific register(s).
1329     C_RegisterClass,       // Constraint represents any of register(s) in class.
1330     C_Memory,              // Memory constraint.
1331     C_Other,               // Something else.
1332     C_Unknown              // Unsupported constraint.
1333   };
1334
1335   /// AsmOperandInfo - This contains information for each constraint that we are
1336   /// lowering.
1337   struct AsmOperandInfo : public InlineAsm::ConstraintInfo {
1338     /// ConstraintCode - This contains the actual string for the code, like "m".
1339     /// TargetLowering picks the 'best' code from ConstraintInfo::Codes that
1340     /// most closely matches the operand.
1341     std::string ConstraintCode;
1342
1343     /// ConstraintType - Information about the constraint code, e.g. Register,
1344     /// RegisterClass, Memory, Other, Unknown.
1345     TargetLowering::ConstraintType ConstraintType;
1346
1347     /// CallOperandval - If this is the result output operand or a
1348     /// clobber, this is null, otherwise it is the incoming operand to the
1349     /// CallInst.  This gets modified as the asm is processed.
1350     Value *CallOperandVal;
1351
1352     /// ConstraintVT - The ValueType for the operand value.
1353     EVT ConstraintVT;
1354
1355     /// isMatchingInputConstraint - Return true of this is an input operand that
1356     /// is a matching constraint like "4".
1357     bool isMatchingInputConstraint() const;
1358
1359     /// getMatchedOperand - If this is an input matching constraint, this method
1360     /// returns the output operand it matches.
1361     unsigned getMatchedOperand() const;
1362
1363     AsmOperandInfo(const InlineAsm::ConstraintInfo &info)
1364       : InlineAsm::ConstraintInfo(info),
1365         ConstraintType(TargetLowering::C_Unknown),
1366         CallOperandVal(0), ConstraintVT(MVT::Other) {
1367     }
1368   };
1369
1370   /// ComputeConstraintToUse - Determines the constraint code and constraint
1371   /// type to use for the specific AsmOperandInfo, setting
1372   /// OpInfo.ConstraintCode and OpInfo.ConstraintType.  If the actual operand
1373   /// being passed in is available, it can be passed in as Op, otherwise an
1374   /// empty SDValue can be passed. If hasMemory is true it means one of the asm
1375   /// constraint of the inline asm instruction being processed is 'm'.
1376   virtual void ComputeConstraintToUse(AsmOperandInfo &OpInfo,
1377                                       SDValue Op,
1378                                       bool hasMemory,
1379                                       SelectionDAG *DAG = 0) const;
1380
1381   /// getConstraintType - Given a constraint, return the type of constraint it
1382   /// is for this target.
1383   virtual ConstraintType getConstraintType(const std::string &Constraint) const;
1384
1385   /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1386   /// return a list of registers that can be used to satisfy the constraint.
1387   /// This should only be used for C_RegisterClass constraints.
1388   virtual std::vector<unsigned>
1389   getRegClassForInlineAsmConstraint(const std::string &Constraint,
1390                                     EVT VT) const;
1391
1392   /// getRegForInlineAsmConstraint - Given a physical register constraint (e.g.
1393   /// {edx}), return the register number and the register class for the
1394   /// register.
1395   ///
1396   /// Given a register class constraint, like 'r', if this corresponds directly
1397   /// to an LLVM register class, return a register of 0 and the register class
1398   /// pointer.
1399   ///
1400   /// This should only be used for C_Register constraints.  On error,
1401   /// this returns a register number of 0 and a null register class pointer..
1402   virtual std::pair<unsigned, const TargetRegisterClass*>
1403     getRegForInlineAsmConstraint(const std::string &Constraint,
1404                                  EVT VT) const;
1405
1406   /// LowerXConstraint - try to replace an X constraint, which matches anything,
1407   /// with another that has more specific requirements based on the type of the
1408   /// corresponding operand.  This returns null if there is no replacement to
1409   /// make.
1410   virtual const char *LowerXConstraint(EVT ConstraintVT) const;
1411
1412   /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
1413   /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is true
1414   /// it means one of the asm constraint of the inline asm instruction being
1415   /// processed is 'm'.
1416   virtual void LowerAsmOperandForConstraint(SDValue Op, char ConstraintLetter,
1417                                             bool hasMemory,
1418                                             std::vector<SDValue> &Ops,
1419                                             SelectionDAG &DAG) const;
1420
1421   //===--------------------------------------------------------------------===//
1422   // Instruction Emitting Hooks
1423   //
1424
1425   // EmitInstrWithCustomInserter - This method should be implemented by targets
1426   // that mark instructions with the 'usesCustomInserter' flag.  These
1427   // instructions are special in various ways, which require special support to
1428   // insert.  The specified MachineInstr is created but not inserted into any
1429   // basic blocks, and this method is called to expand it into a sequence of
1430   // instructions, potentially also creating new basic blocks and control flow.
1431   // When new basic blocks are inserted and the edges from MBB to its successors
1432   // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
1433   // DenseMap.
1434   virtual MachineBasicBlock *EmitInstrWithCustomInserter(MachineInstr *MI,
1435                                                          MachineBasicBlock *MBB,
1436                     DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const;
1437
1438   //===--------------------------------------------------------------------===//
1439   // Addressing mode description hooks (used by LSR etc).
1440   //
1441
1442   /// AddrMode - This represents an addressing mode of:
1443   ///    BaseGV + BaseOffs + BaseReg + Scale*ScaleReg
1444   /// If BaseGV is null,  there is no BaseGV.
1445   /// If BaseOffs is zero, there is no base offset.
1446   /// If HasBaseReg is false, there is no base register.
1447   /// If Scale is zero, there is no ScaleReg.  Scale of 1 indicates a reg with
1448   /// no scale.
1449   ///
1450   struct AddrMode {
1451     GlobalValue *BaseGV;
1452     int64_t      BaseOffs;
1453     bool         HasBaseReg;
1454     int64_t      Scale;
1455     AddrMode() : BaseGV(0), BaseOffs(0), HasBaseReg(false), Scale(0) {}
1456   };
1457
1458   /// isLegalAddressingMode - Return true if the addressing mode represented by
1459   /// AM is legal for this target, for a load/store of the specified type.
1460   /// The type may be VoidTy, in which case only return true if the addressing
1461   /// mode is legal for a load/store of any legal type.
1462   /// TODO: Handle pre/postinc as well.
1463   virtual bool isLegalAddressingMode(const AddrMode &AM, const Type *Ty) const;
1464
1465   /// isTruncateFree - Return true if it's free to truncate a value of
1466   /// type Ty1 to type Ty2. e.g. On x86 it's free to truncate a i32 value in
1467   /// register EAX to i16 by referencing its sub-register AX.
1468   virtual bool isTruncateFree(const Type *Ty1, const Type *Ty2) const {
1469     return false;
1470   }
1471
1472   virtual bool isTruncateFree(EVT VT1, EVT VT2) const {
1473     return false;
1474   }
1475
1476   /// isZExtFree - Return true if any actual instruction that defines a
1477   /// value of type Ty1 implicitly zero-extends the value to Ty2 in the result
1478   /// register. This does not necessarily include registers defined in
1479   /// unknown ways, such as incoming arguments, or copies from unknown
1480   /// virtual registers. Also, if isTruncateFree(Ty2, Ty1) is true, this
1481   /// does not necessarily apply to truncate instructions. e.g. on x86-64,
1482   /// all instructions that define 32-bit values implicit zero-extend the
1483   /// result out to 64 bits.
1484   virtual bool isZExtFree(const Type *Ty1, const Type *Ty2) const {
1485     return false;
1486   }
1487
1488   virtual bool isZExtFree(EVT VT1, EVT VT2) const {
1489     return false;
1490   }
1491
1492   /// isNarrowingProfitable - Return true if it's profitable to narrow
1493   /// operations of type VT1 to VT2. e.g. on x86, it's profitable to narrow
1494   /// from i32 to i8 but not from i32 to i16.
1495   virtual bool isNarrowingProfitable(EVT VT1, EVT VT2) const {
1496     return false;
1497   }
1498
1499   /// isLegalICmpImmediate - Return true if the specified immediate is legal
1500   /// icmp immediate, that is the target has icmp instructions which can compare
1501   /// a register against the immediate without having to materialize the
1502   /// immediate into a register.
1503   virtual bool isLegalICmpImmediate(int64_t Imm) const {
1504     return true;
1505   }
1506
1507   //===--------------------------------------------------------------------===//
1508   // Div utility functions
1509   //
1510   SDValue BuildSDIV(SDNode *N, SelectionDAG &DAG,
1511                       std::vector<SDNode*>* Created) const;
1512   SDValue BuildUDIV(SDNode *N, SelectionDAG &DAG,
1513                       std::vector<SDNode*>* Created) const;
1514
1515
1516   //===--------------------------------------------------------------------===//
1517   // Runtime Library hooks
1518   //
1519
1520   /// setLibcallName - Rename the default libcall routine name for the specified
1521   /// libcall.
1522   void setLibcallName(RTLIB::Libcall Call, const char *Name) {
1523     LibcallRoutineNames[Call] = Name;
1524   }
1525
1526   /// getLibcallName - Get the libcall routine name for the specified libcall.
1527   ///
1528   const char *getLibcallName(RTLIB::Libcall Call) const {
1529     return LibcallRoutineNames[Call];
1530   }
1531
1532   /// setCmpLibcallCC - Override the default CondCode to be used to test the
1533   /// result of the comparison libcall against zero.
1534   void setCmpLibcallCC(RTLIB::Libcall Call, ISD::CondCode CC) {
1535     CmpLibcallCCs[Call] = CC;
1536   }
1537
1538   /// getCmpLibcallCC - Get the CondCode that's to be used to test the result of
1539   /// the comparison libcall against zero.
1540   ISD::CondCode getCmpLibcallCC(RTLIB::Libcall Call) const {
1541     return CmpLibcallCCs[Call];
1542   }
1543
1544   /// setLibcallCallingConv - Set the CallingConv that should be used for the
1545   /// specified libcall.
1546   void setLibcallCallingConv(RTLIB::Libcall Call, CallingConv::ID CC) {
1547     LibcallCallingConvs[Call] = CC;
1548   }
1549
1550   /// getLibcallCallingConv - Get the CallingConv that should be used for the
1551   /// specified libcall.
1552   CallingConv::ID getLibcallCallingConv(RTLIB::Libcall Call) const {
1553     return LibcallCallingConvs[Call];
1554   }
1555
1556 private:
1557   TargetMachine &TM;
1558   const TargetData *TD;
1559   TargetLoweringObjectFile &TLOF;
1560
1561   /// PointerTy - The type to use for pointers, usually i32 or i64.
1562   ///
1563   MVT PointerTy;
1564
1565   /// IsLittleEndian - True if this is a little endian target.
1566   ///
1567   bool IsLittleEndian;
1568
1569   /// SelectIsExpensive - Tells the code generator not to expand operations
1570   /// into sequences that use the select operations if possible.
1571   bool SelectIsExpensive;
1572
1573   /// IntDivIsCheap - Tells the code generator not to expand integer divides by
1574   /// constants into a sequence of muls, adds, and shifts.  This is a hack until
1575   /// a real cost model is in place.  If we ever optimize for size, this will be
1576   /// set to true unconditionally.
1577   bool IntDivIsCheap;
1578
1579   /// Pow2DivIsCheap - Tells the code generator that it shouldn't generate
1580   /// srl/add/sra for a signed divide by power of two, and let the target handle
1581   /// it.
1582   bool Pow2DivIsCheap;
1583
1584   /// UseUnderscoreSetJmp - This target prefers to use _setjmp to implement
1585   /// llvm.setjmp.  Defaults to false.
1586   bool UseUnderscoreSetJmp;
1587
1588   /// UseUnderscoreLongJmp - This target prefers to use _longjmp to implement
1589   /// llvm.longjmp.  Defaults to false.
1590   bool UseUnderscoreLongJmp;
1591
1592   /// ShiftAmountTy - The type to use for shift amounts, usually i8 or whatever
1593   /// PointerTy is.
1594   MVT ShiftAmountTy;
1595
1596   /// BooleanContents - Information about the contents of the high-bits in
1597   /// boolean values held in a type wider than i1.  See getBooleanContents.
1598   BooleanContent BooleanContents;
1599
1600   /// SchedPreferenceInfo - The target scheduling preference: shortest possible
1601   /// total cycles or lowest register usage.
1602   SchedPreference SchedPreferenceInfo;
1603
1604   /// JumpBufSize - The size, in bytes, of the target's jmp_buf buffers
1605   unsigned JumpBufSize;
1606
1607   /// JumpBufAlignment - The alignment, in bytes, of the target's jmp_buf
1608   /// buffers
1609   unsigned JumpBufAlignment;
1610
1611   /// IfCvtBlockSizeLimit - The maximum allowed size for a block to be
1612   /// if-converted.
1613   unsigned IfCvtBlockSizeLimit;
1614
1615   /// IfCvtDupBlockSizeLimit - The maximum allowed size for a block to be
1616   /// duplicated during if-conversion.
1617   unsigned IfCvtDupBlockSizeLimit;
1618
1619   /// PrefLoopAlignment - The perferred loop alignment.
1620   ///
1621   unsigned PrefLoopAlignment;
1622
1623   /// StackPointerRegisterToSaveRestore - If set to a physical register, this
1624   /// specifies the register that llvm.savestack/llvm.restorestack should save
1625   /// and restore.
1626   unsigned StackPointerRegisterToSaveRestore;
1627
1628   /// ExceptionPointerRegister - If set to a physical register, this specifies
1629   /// the register that receives the exception address on entry to a landing
1630   /// pad.
1631   unsigned ExceptionPointerRegister;
1632
1633   /// ExceptionSelectorRegister - If set to a physical register, this specifies
1634   /// the register that receives the exception typeid on entry to a landing
1635   /// pad.
1636   unsigned ExceptionSelectorRegister;
1637
1638   /// RegClassForVT - This indicates the default register class to use for
1639   /// each ValueType the target supports natively.
1640   TargetRegisterClass *RegClassForVT[MVT::LAST_VALUETYPE];
1641   unsigned char NumRegistersForVT[MVT::LAST_VALUETYPE];
1642   EVT RegisterTypeForVT[MVT::LAST_VALUETYPE];
1643
1644   /// TransformToType - For any value types we are promoting or expanding, this
1645   /// contains the value type that we are changing to.  For Expanded types, this
1646   /// contains one step of the expand (e.g. i64 -> i32), even if there are
1647   /// multiple steps required (e.g. i64 -> i16).  For types natively supported
1648   /// by the system, this holds the same type (e.g. i32 -> i32).
1649   EVT TransformToType[MVT::LAST_VALUETYPE];
1650
1651   /// OpActions - For each operation and each value type, keep a LegalizeAction
1652   /// that indicates how instruction selection should deal with the operation.
1653   /// Most operations are Legal (aka, supported natively by the target), but
1654   /// operations that are not should be described.  Note that operations on
1655   /// non-legal value types are not described here.
1656   /// This array is accessed using VT.getSimpleVT(), so it is subject to
1657   /// the MVT::MAX_ALLOWED_VALUETYPE * 2 bits.
1658   uint64_t OpActions[MVT::MAX_ALLOWED_VALUETYPE/(sizeof(uint64_t)*4)][ISD::BUILTIN_OP_END];
1659
1660   /// LoadExtActions - For each load of load extension type and each value type,
1661   /// keep a LegalizeAction that indicates how instruction selection should deal
1662   /// with the load.
1663   uint64_t LoadExtActions[ISD::LAST_LOADEXT_TYPE];
1664
1665   /// TruncStoreActions - For each truncating store, keep a LegalizeAction that
1666   /// indicates how instruction selection should deal with the store.
1667   uint64_t TruncStoreActions[MVT::LAST_VALUETYPE];
1668
1669   /// IndexedModeActions - For each indexed mode and each value type,
1670   /// keep a pair of LegalizeAction that indicates how instruction
1671   /// selection should deal with the load / store.  The first
1672   /// dimension is now the value_type for the reference.  The second
1673   /// dimension is the load [0] vs. store[1].  The third dimension
1674   /// represents the various modes for load store.
1675   uint8_t IndexedModeActions[MVT::LAST_VALUETYPE][2][ISD::LAST_INDEXED_MODE];
1676
1677   /// ConvertActions - For each conversion from source type to destination type,
1678   /// keep a LegalizeAction that indicates how instruction selection should
1679   /// deal with the conversion.
1680   /// Currently, this is used only for floating->floating conversions
1681   /// (FP_EXTEND and FP_ROUND).
1682   uint64_t ConvertActions[MVT::LAST_VALUETYPE];
1683
1684   /// CondCodeActions - For each condition code (ISD::CondCode) keep a
1685   /// LegalizeAction that indicates how instruction selection should
1686   /// deal with the condition code.
1687   uint64_t CondCodeActions[ISD::SETCC_INVALID];
1688
1689   ValueTypeActionImpl ValueTypeActions;
1690
1691   std::vector<std::pair<EVT, TargetRegisterClass*> > AvailableRegClasses;
1692
1693   /// TargetDAGCombineArray - Targets can specify ISD nodes that they would
1694   /// like PerformDAGCombine callbacks for by calling setTargetDAGCombine(),
1695   /// which sets a bit in this array.
1696   unsigned char
1697   TargetDAGCombineArray[(ISD::BUILTIN_OP_END+CHAR_BIT-1)/CHAR_BIT];
1698
1699   /// PromoteToType - For operations that must be promoted to a specific type,
1700   /// this holds the destination type.  This map should be sparse, so don't hold
1701   /// it as an array.
1702   ///
1703   /// Targets add entries to this map with AddPromotedToType(..), clients access
1704   /// this with getTypeToPromoteTo(..).
1705   std::map<std::pair<unsigned, MVT::SimpleValueType>, MVT::SimpleValueType>
1706     PromoteToType;
1707
1708   /// LibcallRoutineNames - Stores the name each libcall.
1709   ///
1710   const char *LibcallRoutineNames[RTLIB::UNKNOWN_LIBCALL];
1711
1712   /// CmpLibcallCCs - The ISD::CondCode that should be used to test the result
1713   /// of each of the comparison libcall against zero.
1714   ISD::CondCode CmpLibcallCCs[RTLIB::UNKNOWN_LIBCALL];
1715
1716   /// LibcallCallingConvs - Stores the CallingConv that should be used for each
1717   /// libcall.
1718   CallingConv::ID LibcallCallingConvs[RTLIB::UNKNOWN_LIBCALL];
1719
1720 protected:
1721   /// When lowering \@llvm.memset this field specifies the maximum number of
1722   /// store operations that may be substituted for the call to memset. Targets
1723   /// must set this value based on the cost threshold for that target. Targets
1724   /// should assume that the memset will be done using as many of the largest
1725   /// store operations first, followed by smaller ones, if necessary, per
1726   /// alignment restrictions. For example, storing 9 bytes on a 32-bit machine
1727   /// with 16-bit alignment would result in four 2-byte stores and one 1-byte
1728   /// store.  This only applies to setting a constant array of a constant size.
1729   /// @brief Specify maximum number of store instructions per memset call.
1730   unsigned maxStoresPerMemset;
1731
1732   /// When lowering \@llvm.memcpy this field specifies the maximum number of
1733   /// store operations that may be substituted for a call to memcpy. Targets
1734   /// must set this value based on the cost threshold for that target. Targets
1735   /// should assume that the memcpy will be done using as many of the largest
1736   /// store operations first, followed by smaller ones, if necessary, per
1737   /// alignment restrictions. For example, storing 7 bytes on a 32-bit machine
1738   /// with 32-bit alignment would result in one 4-byte store, a one 2-byte store
1739   /// and one 1-byte store. This only applies to copying a constant array of
1740   /// constant size.
1741   /// @brief Specify maximum bytes of store instructions per memcpy call.
1742   unsigned maxStoresPerMemcpy;
1743
1744   /// When lowering \@llvm.memmove this field specifies the maximum number of
1745   /// store instructions that may be substituted for a call to memmove. Targets
1746   /// must set this value based on the cost threshold for that target. Targets
1747   /// should assume that the memmove will be done using as many of the largest
1748   /// store operations first, followed by smaller ones, if necessary, per
1749   /// alignment restrictions. For example, moving 9 bytes on a 32-bit machine
1750   /// with 8-bit alignment would result in nine 1-byte stores.  This only
1751   /// applies to copying a constant array of constant size.
1752   /// @brief Specify maximum bytes of store instructions per memmove call.
1753   unsigned maxStoresPerMemmove;
1754
1755   /// This field specifies whether the target can benefit from code placement
1756   /// optimization.
1757   bool benefitFromCodePlacementOpt;
1758 };
1759 } // end llvm namespace
1760
1761 #endif