include/llvm/Target/TargetLowering.h

   1 //===-- llvm/Target/TargetLowering.h - Target Lowering Info -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes how to lower LLVM code to machine code.  This has two
  11 // main components:
  12 //
  13 //  1. Which ValueTypes are natively supported by the target.
  14 //  2. Which operations are supported for supported ValueTypes.
  15 //  3. Cost thresholds for alternative implementations of certain operations.
  16 //
  17 // In addition it has a few other components, like information about FP
  18 // immediates.
  19 //
  20 //===----------------------------------------------------------------------===//
  21
  22 #ifndef LLVM_TARGET_TARGETLOWERING_H
  23 #define LLVM_TARGET_TARGETLOWERING_H
  24
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/InlineAsm.h"
  27 #include "llvm/CodeGen/SelectionDAGNodes.h"
  28 #include "llvm/CodeGen/RuntimeLibcalls.h"
  29 #include "llvm/ADT/APFloat.h"
  30 #include "llvm/ADT/DenseMap.h"
  31 #include "llvm/ADT/SmallSet.h"
  32 #include "llvm/ADT/SmallVector.h"
  33 #include "llvm/ADT/STLExtras.h"
  34 #include "llvm/Support/DebugLoc.h"
  35 #include "llvm/Target/TargetMachine.h"
  36 #include <climits>
  37 #include <map>
  38 #include <vector>
  39
  40 namespace llvm {
  41   class AllocaInst;
  42   class CallInst;
  43   class Function;
  44   class FastISel;
  45   class MachineBasicBlock;
  46   class MachineFunction;
  47   class MachineFrameInfo;
  48   class MachineInstr;
  49   class MachineModuleInfo;
  50   class DwarfWriter;
  51   class SDNode;
  52   class SDValue;
  53   class SelectionDAG;
  54   class TargetData;
  55   class TargetMachine;
  56   class TargetRegisterClass;
  57   class TargetSubtarget;
  58   class TargetLoweringObjectFile;
  59   class Value;
  60
  61   // FIXME: should this be here?
  62   namespace TLSModel {
  63     enum Model {
  64       GeneralDynamic,
  65       LocalDynamic,
  66       InitialExec,
  67       LocalExec
  68     };
  69   }
  70   TLSModel::Model getTLSModel(const GlobalValue *GV, Reloc::Model reloc);
  71
  72
  73 //===----------------------------------------------------------------------===//
  74 /// TargetLowering - This class defines information used to lower LLVM code to
  75 /// legal SelectionDAG operators that the target instruction selector can accept
  76 /// natively.
  77 ///
  78 /// This class also defines callbacks that targets must implement to lower
  79 /// target-specific constructs to SelectionDAG operators.
  80 ///
  81 class TargetLowering {
  82   TargetLowering(const TargetLowering&);  // DO NOT IMPLEMENT
  83   void operator=(const TargetLowering&);  // DO NOT IMPLEMENT
  84 public:
  85   /// LegalizeAction - This enum indicates whether operations are valid for a
  86   /// target, and if not, what action should be used to make them valid.
  87   enum LegalizeAction {
  88     Legal,      // The target natively supports this operation.
  89     Promote,    // This operation should be executed in a larger type.
  90     Expand,     // Try to expand this to other ops, otherwise use a libcall.
  91     Custom      // Use the LowerOperation hook to implement custom lowering.
  92   };
  93
  94   enum BooleanContent { // How the target represents true/false values.
  95     UndefinedBooleanContent,    // Only bit 0 counts, the rest can hold garbage.
  96     ZeroOrOneBooleanContent,        // All bits zero except for bit 0.
  97     ZeroOrNegativeOneBooleanContent // All bits equal to bit 0.
  98   };
  99
 100   enum SchedPreference {
 101     SchedulingForLatency,          // Scheduling for shortest total latency.
 102     SchedulingForRegPressure       // Scheduling for lowest register pressure.
 103   };
 104
 105   /// NOTE: The constructor takes ownership of TLOF.
 106   explicit TargetLowering(TargetMachine &TM, TargetLoweringObjectFile *TLOF);
 107   virtual ~TargetLowering();
 108
 109   TargetMachine &getTargetMachine() const { return TM; }
 110   const TargetData *getTargetData() const { return TD; }
 111   TargetLoweringObjectFile &getObjFileLowering() const { return TLOF; }
 112
 113   bool isBigEndian() const { return !IsLittleEndian; }
 114   bool isLittleEndian() const { return IsLittleEndian; }
 115   MVT getPointerTy() const { return PointerTy; }
 116   MVT getShiftAmountTy() const { return ShiftAmountTy; }
 117
 118   /// usesGlobalOffsetTable - Return true if this target uses a GOT for PIC
 119   /// codegen.
 120   bool usesGlobalOffsetTable() const { return UsesGlobalOffsetTable; }
 121
 122   /// isSelectExpensive - Return true if the select operation is expensive for
 123   /// this target.
 124   bool isSelectExpensive() const { return SelectIsExpensive; }
 125
 126   /// isIntDivCheap() - Return true if integer divide is usually cheaper than
 127   /// a sequence of several shifts, adds, and multiplies for this target.
 128   bool isIntDivCheap() const { return IntDivIsCheap; }
 129
 130   /// isPow2DivCheap() - Return true if pow2 div is cheaper than a chain of
 131   /// srl/add/sra.
 132   bool isPow2DivCheap() const { return Pow2DivIsCheap; }
 133
 134   /// getSetCCResultType - Return the ValueType of the result of SETCC
 135   /// operations.  Also used to obtain the target's preferred type for
 136   /// the condition operand of SELECT and BRCOND nodes.  In the case of
 137   /// BRCOND the argument passed is MVT::Other since there are no other
 138   /// operands to get a type hint from.
 139   virtual
 140   MVT::SimpleValueType getSetCCResultType(EVT VT) const;
 141
 142   /// getCmpLibcallReturnType - Return the ValueType for comparison
 143   /// libcalls. Comparions libcalls include floating point comparion calls,
 144   /// and Ordered/Unordered check calls on floating point numbers.
 145   virtual
 146   MVT::SimpleValueType getCmpLibcallReturnType() const;
 147
 148   /// getBooleanContents - For targets without i1 registers, this gives the
 149   /// nature of the high-bits of boolean values held in types wider than i1.
 150   /// "Boolean values" are special true/false values produced by nodes like
 151   /// SETCC and consumed (as the condition) by nodes like SELECT and BRCOND.
 152   /// Not to be confused with general values promoted from i1.
 153   BooleanContent getBooleanContents() const { return BooleanContents;}
 154
 155   /// getSchedulingPreference - Return target scheduling preference.
 156   SchedPreference getSchedulingPreference() const {
 157     return SchedPreferenceInfo;
 158   }
 159
 160   /// getRegClassFor - Return the register class that should be used for the
 161   /// specified value type.  This may only be called on legal types.
 162   TargetRegisterClass *getRegClassFor(EVT VT) const {
 163     assert(VT.isSimple() && "getRegClassFor called on illegal type!");
 164     TargetRegisterClass *RC = RegClassForVT[VT.getSimpleVT().SimpleTy];
 165     assert(RC && "This value type is not natively supported!");
 166     return RC;
 167   }
 168
 169   /// isTypeLegal - Return true if the target has native support for the
 170   /// specified value type.  This means that it has a register that directly
 171   /// holds it without promotions or expansions.
 172   bool isTypeLegal(EVT VT) const {
 173     assert(!VT.isSimple() ||
 174            (unsigned)VT.getSimpleVT().SimpleTy < array_lengthof(RegClassForVT));
 175     return VT.isSimple() && RegClassForVT[VT.getSimpleVT().SimpleTy] != 0;
 176   }
 177
 178   class ValueTypeActionImpl {
 179     /// ValueTypeActions - This is a bitvector that contains two bits for each
 180     /// value type, where the two bits correspond to the LegalizeAction enum.
 181     /// This can be queried with "getTypeAction(VT)".
 182     /// dimension by (MVT::MAX_ALLOWED_VALUETYPE/32) * 2
 183     uint32_t ValueTypeActions[(MVT::MAX_ALLOWED_VALUETYPE/32)*2];
 184   public:
 185     ValueTypeActionImpl() {
 186       ValueTypeActions[0] = ValueTypeActions[1] = 0;
 187       ValueTypeActions[2] = ValueTypeActions[3] = 0;
 188     }
 189     ValueTypeActionImpl(const ValueTypeActionImpl &RHS) {
 190       ValueTypeActions[0] = RHS.ValueTypeActions[0];
 191       ValueTypeActions[1] = RHS.ValueTypeActions[1];
 192       ValueTypeActions[2] = RHS.ValueTypeActions[2];
 193       ValueTypeActions[3] = RHS.ValueTypeActions[3];
 194     }
 195
 196     LegalizeAction getTypeAction(LLVMContext &Context, EVT VT) const {
 197       if (VT.isExtended()) {
 198         if (VT.isVector()) {
 199           return VT.isPow2VectorType() ? Expand : Promote;
 200         }
 201         if (VT.isInteger())
 202           // First promote to a power-of-two size, then expand if necessary.
 203           return VT == VT.getRoundIntegerType(Context) ? Expand : Promote;
 204         assert(0 && "Unsupported extended type!");
 205         return Legal;
 206       }
 207       unsigned I = VT.getSimpleVT().SimpleTy;
 208       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 209       return (LegalizeAction)((ValueTypeActions[I>>4] >> ((2*I) & 31)) & 3);
 210     }
 211     void setTypeAction(EVT VT, LegalizeAction Action) {
 212       unsigned I = VT.getSimpleVT().SimpleTy;
 213       assert(I<4*array_lengthof(ValueTypeActions)*sizeof(ValueTypeActions[0]));
 214       ValueTypeActions[I>>4] |= Action << ((I*2) & 31);
 215     }
 216   };
 217
 218   const ValueTypeActionImpl &getValueTypeActions() const {
 219     return ValueTypeActions;
 220   }
 221
 222   /// getTypeAction - Return how we should legalize values of this type, either
 223   /// it is already legal (return 'Legal') or we need to promote it to a larger
 224   /// type (return 'Promote'), or we need to expand it into multiple registers
 225   /// of smaller integer type (return 'Expand').  'Custom' is not an option.
 226   LegalizeAction getTypeAction(LLVMContext &Context, EVT VT) const {
 227     return ValueTypeActions.getTypeAction(Context, VT);
 228   }
 229
 230   /// getTypeToTransformTo - For types supported by the target, this is an
 231   /// identity function.  For types that must be promoted to larger types, this
 232   /// returns the larger type to promote to.  For integer types that are larger
 233   /// than the largest integer register, this contains one step in the expansion
 234   /// to get to the smaller register. For illegal floating point types, this
 235   /// returns the integer type to transform to.
 236   EVT getTypeToTransformTo(LLVMContext &Context, EVT VT) const {
 237     if (VT.isSimple()) {
 238       assert((unsigned)VT.getSimpleVT().SimpleTy <
 239              array_lengthof(TransformToType));
 240       EVT NVT = TransformToType[VT.getSimpleVT().SimpleTy];
 241       assert(getTypeAction(Context, NVT) != Promote &&
 242              "Promote may not follow Expand or Promote");
 243       return NVT;
 244     }
 245
 246     if (VT.isVector()) {
 247       EVT NVT = VT.getPow2VectorType(Context);
 248       if (NVT == VT) {
 249         // Vector length is a power of 2 - split to half the size.
 250         unsigned NumElts = VT.getVectorNumElements();
 251         EVT EltVT = VT.getVectorElementType();
 252         return (NumElts == 1) ?
 253           EltVT : EVT::getVectorVT(Context, EltVT, NumElts / 2);
 254       }
 255       // Promote to a power of two size, avoiding multi-step promotion.
 256       return getTypeAction(Context, NVT) == Promote ?
 257         getTypeToTransformTo(Context, NVT) : NVT;
 258     } else if (VT.isInteger()) {
 259       EVT NVT = VT.getRoundIntegerType(Context);
 260       if (NVT == VT)
 261         // Size is a power of two - expand to half the size.
 262         return EVT::getIntegerVT(Context, VT.getSizeInBits() / 2);
 263       else
 264         // Promote to a power of two size, avoiding multi-step promotion.
 265         return getTypeAction(Context, NVT) == Promote ?
 266           getTypeToTransformTo(Context, NVT) : NVT;
 267     }
 268     assert(0 && "Unsupported extended type!");
 269     return MVT(MVT::Other); // Not reached
 270   }
 271
 272   /// getTypeToExpandTo - For types supported by the target, this is an
 273   /// identity function.  For types that must be expanded (i.e. integer types
 274   /// that are larger than the largest integer register or illegal floating
 275   /// point types), this returns the largest legal type it will be expanded to.
 276   EVT getTypeToExpandTo(LLVMContext &Context, EVT VT) const {
 277     assert(!VT.isVector());
 278     while (true) {
 279       switch (getTypeAction(Context, VT)) {
 280       case Legal:
 281         return VT;
 282       case Expand:
 283         VT = getTypeToTransformTo(Context, VT);
 284         break;
 285       default:
 286         assert(false && "Type is not legal nor is it to be expanded!");
 287         return VT;
 288       }
 289     }
 290     return VT;
 291   }
 292
 293   /// getVectorTypeBreakdown - Vector types are broken down into some number of
 294   /// legal first class types.  For example, EVT::v8f32 maps to 2 EVT::v4f32
 295   /// with Altivec or SSE1, or 8 promoted EVT::f64 values with the X86 FP stack.
 296   /// Similarly, EVT::v2i64 turns into 4 EVT::i32 values with both PPC and X86.
 297   ///
 298   /// This method returns the number of registers needed, and the VT for each
 299   /// register.  It also returns the VT and quantity of the intermediate values
 300   /// before they are promoted/expanded.
 301   ///
 302   unsigned getVectorTypeBreakdown(LLVMContext &Context, EVT VT,
 303                                   EVT &IntermediateVT,
 304                                   unsigned &NumIntermediates,
 305                                   EVT &RegisterVT) const;
 306
 307   /// getTgtMemIntrinsic: Given an intrinsic, checks if on the target the
 308   /// intrinsic will need to map to a MemIntrinsicNode (touches memory). If
 309   /// this is the case, it returns true and store the intrinsic
 310   /// information into the IntrinsicInfo that was passed to the function.
 311   typedef struct IntrinsicInfo {
 312     unsigned     opc;         // target opcode
 313     EVT          memVT;       // memory VT
 314     const Value* ptrVal;      // value representing memory location
 315     int          offset;      // offset off of ptrVal
 316     unsigned     align;       // alignment
 317     bool         vol;         // is volatile?
 318     bool         readMem;     // reads memory?
 319     bool         writeMem;    // writes memory?
 320   } IntrinisicInfo;
 321
 322   virtual bool getTgtMemIntrinsic(IntrinsicInfo& Info,
 323                                   CallInst &I, unsigned Intrinsic) {
 324     return false;
 325   }
 326
 327   /// getWidenVectorType: given a vector type, returns the type to widen to
 328   /// (e.g., v7i8 to v8i8). If the vector type is legal, it returns itself.
 329   /// If there is no vector type that we want to widen to, returns MVT::Other
 330   /// When and were to widen is target dependent based on the cost of
 331   /// scalarizing vs using the wider vector type.
 332   virtual EVT getWidenVectorType(EVT VT) const;
 333
 334   /// isFPImmLegal - Returns true if the target can instruction select the
 335   /// specified FP immediate natively. If false, the legalizer will materialize
 336   /// the FP immediate as a load from a constant pool.
 337   virtual bool isFPImmLegal(const APFloat &Imm, EVT VT) const {
 338     return false;
 339   }
 340
 341   /// isShuffleMaskLegal - Targets can use this to indicate that they only
 342   /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
 343   /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
 344   /// are assumed to be legal.
 345   virtual bool isShuffleMaskLegal(const SmallVectorImpl<int> &Mask,
 346                                   EVT VT) const {
 347     return true;
 348   }
 349
 350   /// isVectorClearMaskLegal - Similar to isShuffleMaskLegal. This is
 351   /// used by Targets can use this to indicate if there is a suitable
 352   /// VECTOR_SHUFFLE that can be used to replace a VAND with a constant
 353   /// pool entry.
 354   virtual bool isVectorClearMaskLegal(const SmallVectorImpl<int> &Mask,
 355                                       EVT VT) const {
 356     return false;
 357   }
 358
 359   /// getOperationAction - Return how this operation should be treated: either
 360   /// it is legal, needs to be promoted to a larger size, needs to be
 361   /// expanded to some other code sequence, or the target has a custom expander
 362   /// for it.
 363   LegalizeAction getOperationAction(unsigned Op, EVT VT) const {
 364     if (VT.isExtended()) return Expand;
 365     assert(Op < array_lengthof(OpActions[0]) &&
 366            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(OpActions[0][0])*8 &&
 367            "Table isn't big enough!");
 368     unsigned I = (unsigned) VT.getSimpleVT().SimpleTy;
 369     unsigned J = I & 31;
 370     I = I >> 5;
 371     return (LegalizeAction)((OpActions[I][Op] >> (J*2) ) & 3);
 372   }
 373
 374   /// isOperationLegalOrCustom - Return true if the specified operation is
 375   /// legal on this target or can be made legal with custom lowering. This
 376   /// is used to help guide high-level lowering decisions.
 377   bool isOperationLegalOrCustom(unsigned Op, EVT VT) const {
 378     return (VT == MVT::Other || isTypeLegal(VT)) &&
 379       (getOperationAction(Op, VT) == Legal ||
 380        getOperationAction(Op, VT) == Custom);
 381   }
 382
 383   /// isOperationLegal - Return true if the specified operation is legal on this
 384   /// target.
 385   bool isOperationLegal(unsigned Op, EVT VT) const {
 386     return (VT == MVT::Other || isTypeLegal(VT)) &&
 387            getOperationAction(Op, VT) == Legal;
 388   }
 389
 390   /// getLoadExtAction - Return how this load with extension should be treated:
 391   /// either it is legal, needs to be promoted to a larger size, needs to be
 392   /// expanded to some other code sequence, or the target has a custom expander
 393   /// for it.
 394   LegalizeAction getLoadExtAction(unsigned LType, EVT VT) const {
 395     assert(LType < array_lengthof(LoadExtActions) &&
 396            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(LoadExtActions[0])*4 &&
 397            "Table isn't big enough!");
 398     return (LegalizeAction)((LoadExtActions[LType] >>
 399               (2*VT.getSimpleVT().SimpleTy)) & 3);
 400   }
 401
 402   /// isLoadExtLegal - Return true if the specified load with extension is legal
 403   /// on this target.
 404   bool isLoadExtLegal(unsigned LType, EVT VT) const {
 405     return VT.isSimple() &&
 406       (getLoadExtAction(LType, VT) == Legal ||
 407        getLoadExtAction(LType, VT) == Custom);
 408   }
 409
 410   /// getTruncStoreAction - Return how this store with truncation should be
 411   /// treated: either it is legal, needs to be promoted to a larger size, needs
 412   /// to be expanded to some other code sequence, or the target has a custom
 413   /// expander for it.
 414   LegalizeAction getTruncStoreAction(EVT ValVT,
 415                                      EVT MemVT) const {
 416     assert((unsigned)ValVT.getSimpleVT().SimpleTy <
 417              array_lengthof(TruncStoreActions) &&
 418            (unsigned)MemVT.getSimpleVT().SimpleTy <
 419              sizeof(TruncStoreActions[0])*4 &&
 420            "Table isn't big enough!");
 421     return (LegalizeAction)((TruncStoreActions[ValVT.getSimpleVT().SimpleTy] >>
 422                              (2*MemVT.getSimpleVT().SimpleTy)) & 3);
 423   }
 424
 425   /// isTruncStoreLegal - Return true if the specified store with truncation is
 426   /// legal on this target.
 427   bool isTruncStoreLegal(EVT ValVT, EVT MemVT) const {
 428     return isTypeLegal(ValVT) && MemVT.isSimple() &&
 429       (getTruncStoreAction(ValVT, MemVT) == Legal ||
 430        getTruncStoreAction(ValVT, MemVT) == Custom);
 431   }
 432
 433   /// getIndexedLoadAction - Return how the indexed load should be treated:
 434   /// either it is legal, needs to be promoted to a larger size, needs to be
 435   /// expanded to some other code sequence, or the target has a custom expander
 436   /// for it.
 437   LegalizeAction
 438   getIndexedLoadAction(unsigned IdxMode, EVT VT) const {
 439     assert( IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
 440            ((unsigned)VT.getSimpleVT().SimpleTy) < MVT::LAST_VALUETYPE &&
 441            "Table isn't big enough!");
 442     return (LegalizeAction)((IndexedModeActions[
 443                              (unsigned)VT.getSimpleVT().SimpleTy][0][IdxMode]));
 444   }
 445
 446   /// isIndexedLoadLegal - Return true if the specified indexed load is legal
 447   /// on this target.
 448   bool isIndexedLoadLegal(unsigned IdxMode, EVT VT) const {
 449     return VT.isSimple() &&
 450       (getIndexedLoadAction(IdxMode, VT) == Legal ||
 451        getIndexedLoadAction(IdxMode, VT) == Custom);
 452   }
 453
 454   /// getIndexedStoreAction - Return how the indexed store should be treated:
 455   /// either it is legal, needs to be promoted to a larger size, needs to be
 456   /// expanded to some other code sequence, or the target has a custom expander
 457   /// for it.
 458   LegalizeAction
 459   getIndexedStoreAction(unsigned IdxMode, EVT VT) const {
 460     assert(IdxMode < array_lengthof(IndexedModeActions[0][1]) &&
 461            (unsigned)VT.getSimpleVT().SimpleTy < MVT::LAST_VALUETYPE &&
 462            "Table isn't big enough!");
 463     return (LegalizeAction)((IndexedModeActions[
 464               (unsigned)VT.getSimpleVT().SimpleTy][1][IdxMode]));
 465   }
 466
 467   /// isIndexedStoreLegal - Return true if the specified indexed load is legal
 468   /// on this target.
 469   bool isIndexedStoreLegal(unsigned IdxMode, EVT VT) const {
 470     return VT.isSimple() &&
 471       (getIndexedStoreAction(IdxMode, VT) == Legal ||
 472        getIndexedStoreAction(IdxMode, VT) == Custom);
 473   }
 474
 475   /// getConvertAction - Return how the conversion should be treated:
 476   /// either it is legal, needs to be promoted to a larger size, needs to be
 477   /// expanded to some other code sequence, or the target has a custom expander
 478   /// for it.
 479   LegalizeAction
 480   getConvertAction(EVT FromVT, EVT ToVT) const {
 481     assert((unsigned)FromVT.getSimpleVT().SimpleTy <
 482               array_lengthof(ConvertActions) &&
 483            (unsigned)ToVT.getSimpleVT().SimpleTy <
 484               sizeof(ConvertActions[0])*4 &&
 485            "Table isn't big enough!");
 486     return (LegalizeAction)((ConvertActions[FromVT.getSimpleVT().SimpleTy] >>
 487                              (2*ToVT.getSimpleVT().SimpleTy)) & 3);
 488   }
 489
 490   /// isConvertLegal - Return true if the specified conversion is legal
 491   /// on this target.
 492   bool isConvertLegal(EVT FromVT, EVT ToVT) const {
 493     return isTypeLegal(FromVT) && isTypeLegal(ToVT) &&
 494       (getConvertAction(FromVT, ToVT) == Legal ||
 495        getConvertAction(FromVT, ToVT) == Custom);
 496   }
 497
 498   /// getCondCodeAction - Return how the condition code should be treated:
 499   /// either it is legal, needs to be expanded to some other code sequence,
 500   /// or the target has a custom expander for it.
 501   LegalizeAction
 502   getCondCodeAction(ISD::CondCode CC, EVT VT) const {
 503     assert((unsigned)CC < array_lengthof(CondCodeActions) &&
 504            (unsigned)VT.getSimpleVT().SimpleTy < sizeof(CondCodeActions[0])*4 &&
 505            "Table isn't big enough!");
 506     LegalizeAction Action = (LegalizeAction)
 507       ((CondCodeActions[CC] >> (2*VT.getSimpleVT().SimpleTy)) & 3);
 508     assert(Action != Promote && "Can't promote condition code!");
 509     return Action;
 510   }
 511
 512   /// isCondCodeLegal - Return true if the specified condition code is legal
 513   /// on this target.
 514   bool isCondCodeLegal(ISD::CondCode CC, EVT VT) const {
 515     return getCondCodeAction(CC, VT) == Legal ||
 516            getCondCodeAction(CC, VT) == Custom;
 517   }
 518
 519
 520   /// getTypeToPromoteTo - If the action for this operation is to promote, this
 521   /// method returns the ValueType to promote to.
 522   EVT getTypeToPromoteTo(unsigned Op, EVT VT) const {
 523     assert(getOperationAction(Op, VT) == Promote &&
 524            "This operation isn't promoted!");
 525
 526     // See if this has an explicit type specified.
 527     std::map<std::pair<unsigned, MVT::SimpleValueType>,
 528              MVT::SimpleValueType>::const_iterator PTTI =
 529       PromoteToType.find(std::make_pair(Op, VT.getSimpleVT().SimpleTy));
 530     if (PTTI != PromoteToType.end()) return PTTI->second;
 531
 532     assert((VT.isInteger() || VT.isFloatingPoint()) &&
 533            "Cannot autopromote this type, add it with AddPromotedToType.");
 534
 535     EVT NVT = VT;
 536     do {
 537       NVT = (MVT::SimpleValueType)(NVT.getSimpleVT().SimpleTy+1);
 538       assert(NVT.isInteger() == VT.isInteger() && NVT != MVT::isVoid &&
 539              "Didn't find type to promote to!");
 540     } while (!isTypeLegal(NVT) ||
 541               getOperationAction(Op, NVT) == Promote);
 542     return NVT;
 543   }
 544
 545   /// getValueType - Return the EVT corresponding to this LLVM type.
 546   /// This is fixed by the LLVM operations except for the pointer size.  If
 547   /// AllowUnknown is true, this will return MVT::Other for types with no EVT
 548   /// counterpart (e.g. structs), otherwise it will assert.
 549   EVT getValueType(const Type *Ty, bool AllowUnknown = false) const {
 550     EVT VT = EVT::getEVT(Ty, AllowUnknown);
 551     return VT == MVT:: iPTR ? PointerTy : VT;
 552   }
 553
 554   /// getByValTypeAlignment - Return the desired alignment for ByVal aggregate
 555   /// function arguments in the caller parameter area.  This is the actual
 556   /// alignment, not its logarithm.
 557   virtual unsigned getByValTypeAlignment(const Type *Ty) const;
 558
 559   /// getRegisterType - Return the type of registers that this ValueType will
 560   /// eventually require.
 561   EVT getRegisterType(MVT VT) const {
 562     assert((unsigned)VT.SimpleTy < array_lengthof(RegisterTypeForVT));
 563     return RegisterTypeForVT[VT.SimpleTy];
 564   }
 565
 566   /// getRegisterType - Return the type of registers that this ValueType will
 567   /// eventually require.
 568   EVT getRegisterType(LLVMContext &Context, EVT VT) const {
 569     if (VT.isSimple()) {
 570       assert((unsigned)VT.getSimpleVT().SimpleTy <
 571                 array_lengthof(RegisterTypeForVT));
 572       return RegisterTypeForVT[VT.getSimpleVT().SimpleTy];
 573     }
 574     if (VT.isVector()) {
 575       EVT VT1, RegisterVT;
 576       unsigned NumIntermediates;
 577       (void)getVectorTypeBreakdown(Context, VT, VT1,
 578                                    NumIntermediates, RegisterVT);
 579       return RegisterVT;
 580     }
 581     if (VT.isInteger()) {
 582       return getRegisterType(Context, getTypeToTransformTo(Context, VT));
 583     }
 584     assert(0 && "Unsupported extended type!");
 585     return EVT(MVT::Other); // Not reached
 586   }
 587
 588   /// getNumRegisters - Return the number of registers that this ValueType will
 589   /// eventually require.  This is one for any types promoted to live in larger
 590   /// registers, but may be more than one for types (like i64) that are split
 591   /// into pieces.  For types like i140, which are first promoted then expanded,
 592   /// it is the number of registers needed to hold all the bits of the original
 593   /// type.  For an i140 on a 32 bit machine this means 5 registers.
 594   unsigned getNumRegisters(LLVMContext &Context, EVT VT) const {
 595     if (VT.isSimple()) {
 596       assert((unsigned)VT.getSimpleVT().SimpleTy <
 597                 array_lengthof(NumRegistersForVT));
 598       return NumRegistersForVT[VT.getSimpleVT().SimpleTy];
 599     }
 600     if (VT.isVector()) {
 601       EVT VT1, VT2;
 602       unsigned NumIntermediates;
 603       return getVectorTypeBreakdown(Context, VT, VT1, NumIntermediates, VT2);
 604     }
 605     if (VT.isInteger()) {
 606       unsigned BitWidth = VT.getSizeInBits();
 607       unsigned RegWidth = getRegisterType(Context, VT).getSizeInBits();
 608       return (BitWidth + RegWidth - 1) / RegWidth;
 609     }
 610     assert(0 && "Unsupported extended type!");
 611     return 0; // Not reached
 612   }
 613
 614   /// ShouldShrinkFPConstant - If true, then instruction selection should
 615   /// seek to shrink the FP constant of the specified type to a smaller type
 616   /// in order to save space and / or reduce runtime.
 617   virtual bool ShouldShrinkFPConstant(EVT VT) const { return true; }
 618
 619   /// hasTargetDAGCombine - If true, the target has custom DAG combine
 620   /// transformations that it can perform for the specified node.
 621   bool hasTargetDAGCombine(ISD::NodeType NT) const {
 622     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
 623     return TargetDAGCombineArray[NT >> 3] & (1 << (NT&7));
 624   }
 625
 626   /// This function returns the maximum number of store operations permitted
 627   /// to replace a call to llvm.memset. The value is set by the target at the
 628   /// performance threshold for such a replacement.
 629   /// @brief Get maximum # of store operations permitted for llvm.memset
 630   unsigned getMaxStoresPerMemset() const { return maxStoresPerMemset; }
 631
 632   /// This function returns the maximum number of store operations permitted
 633   /// to replace a call to llvm.memcpy. The value is set by the target at the
 634   /// performance threshold for such a replacement.
 635   /// @brief Get maximum # of store operations permitted for llvm.memcpy
 636   unsigned getMaxStoresPerMemcpy() const { return maxStoresPerMemcpy; }
 637
 638   /// This function returns the maximum number of store operations permitted
 639   /// to replace a call to llvm.memmove. The value is set by the target at the
 640   /// performance threshold for such a replacement.
 641   /// @brief Get maximum # of store operations permitted for llvm.memmove
 642   unsigned getMaxStoresPerMemmove() const { return maxStoresPerMemmove; }
 643
 644   /// This function returns true if the target allows unaligned memory accesses.
 645   /// of the specified type. This is used, for example, in situations where an
 646   /// array copy/move/set is  converted to a sequence of store operations. It's
 647   /// use helps to ensure that such replacements don't generate code that causes
 648   /// an alignment error  (trap) on the target machine.
 649   /// @brief Determine if the target supports unaligned memory accesses.
 650   virtual bool allowsUnalignedMemoryAccesses(EVT VT) const {
 651     return false;
 652   }
 653
 654   /// This function returns true if the target would benefit from code placement
 655   /// optimization.
 656   /// @brief Determine if the target should perform code placement optimization.
 657   bool shouldOptimizeCodePlacement() const {
 658     return benefitFromCodePlacementOpt;
 659   }
 660
 661   /// getOptimalMemOpType - Returns the target specific optimal type for load
 662   /// and store operations as a result of memset, memcpy, and memmove lowering.
 663   /// It returns EVT::iAny if SelectionDAG should be responsible for
 664   /// determining it.
 665   virtual EVT getOptimalMemOpType(uint64_t Size, unsigned Align,
 666                                   bool isSrcConst, bool isSrcStr,
 667                                   SelectionDAG &DAG) const {
 668     return MVT::iAny;
 669   }
 670
 671   /// usesUnderscoreSetJmp - Determine if we should use _setjmp or setjmp
 672   /// to implement llvm.setjmp.
 673   bool usesUnderscoreSetJmp() const {
 674     return UseUnderscoreSetJmp;
 675   }
 676
 677   /// usesUnderscoreLongJmp - Determine if we should use _longjmp or longjmp
 678   /// to implement llvm.longjmp.
 679   bool usesUnderscoreLongJmp() const {
 680     return UseUnderscoreLongJmp;
 681   }
 682
 683   /// getStackPointerRegisterToSaveRestore - If a physical register, this
 684   /// specifies the register that llvm.savestack/llvm.restorestack should save
 685   /// and restore.
 686   unsigned getStackPointerRegisterToSaveRestore() const {
 687     return StackPointerRegisterToSaveRestore;
 688   }
 689
 690   /// getExceptionAddressRegister - If a physical register, this returns
 691   /// the register that receives the exception address on entry to a landing
 692   /// pad.
 693   unsigned getExceptionAddressRegister() const {
 694     return ExceptionPointerRegister;
 695   }
 696
 697   /// getExceptionSelectorRegister - If a physical register, this returns
 698   /// the register that receives the exception typeid on entry to a landing
 699   /// pad.
 700   unsigned getExceptionSelectorRegister() const {
 701     return ExceptionSelectorRegister;
 702   }
 703
 704   /// getJumpBufSize - returns the target's jmp_buf size in bytes (if never
 705   /// set, the default is 200)
 706   unsigned getJumpBufSize() const {
 707     return JumpBufSize;
 708   }
 709
 710   /// getJumpBufAlignment - returns the target's jmp_buf alignment in bytes
 711   /// (if never set, the default is 0)
 712   unsigned getJumpBufAlignment() const {
 713     return JumpBufAlignment;
 714   }
 715
 716   /// getIfCvtBlockLimit - returns the target specific if-conversion block size
 717   /// limit. Any block whose size is greater should not be predicated.
 718   unsigned getIfCvtBlockSizeLimit() const {
 719     return IfCvtBlockSizeLimit;
 720   }
 721
 722   /// getIfCvtDupBlockLimit - returns the target specific size limit for a
 723   /// block to be considered for duplication. Any block whose size is greater
 724   /// should not be duplicated to facilitate its predication.
 725   unsigned getIfCvtDupBlockSizeLimit() const {
 726     return IfCvtDupBlockSizeLimit;
 727   }
 728
 729   /// getPrefLoopAlignment - return the preferred loop alignment.
 730   ///
 731   unsigned getPrefLoopAlignment() const {
 732     return PrefLoopAlignment;
 733   }
 734
 735   /// getPreIndexedAddressParts - returns true by value, base pointer and
 736   /// offset pointer and addressing mode by reference if the node's address
 737   /// can be legally represented as pre-indexed load / store address.
 738   virtual bool getPreIndexedAddressParts(SDNode *N, SDValue &Base,
 739                                          SDValue &Offset,
 740                                          ISD::MemIndexedMode &AM,
 741                                          SelectionDAG &DAG) const {
 742     return false;
 743   }
 744
 745   /// getPostIndexedAddressParts - returns true by value, base pointer and
 746   /// offset pointer and addressing mode by reference if this node can be
 747   /// combined with a load / store to form a post-indexed load / store.
 748   virtual bool getPostIndexedAddressParts(SDNode *N, SDNode *Op,
 749                                           SDValue &Base, SDValue &Offset,
 750                                           ISD::MemIndexedMode &AM,
 751                                           SelectionDAG &DAG) const {
 752     return false;
 753   }
 754
 755   /// getPICJumpTableRelocaBase - Returns relocation base for the given PIC
 756   /// jumptable.
 757   virtual SDValue getPICJumpTableRelocBase(SDValue Table,
 758                                              SelectionDAG &DAG) const;
 759
 760   /// isOffsetFoldingLegal - Return true if folding a constant offset
 761   /// with the given GlobalAddress is legal.  It is frequently not legal in
 762   /// PIC relocation models.
 763   virtual bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const;
 764
 765   /// getFunctionAlignment - Return the Log2 alignment of this function.
 766   virtual unsigned getFunctionAlignment(const Function *) const = 0;
 767
 768   //===--------------------------------------------------------------------===//
 769   // TargetLowering Optimization Methods
 770   //
 771
 772   /// TargetLoweringOpt - A convenience struct that encapsulates a DAG, and two
 773   /// SDValues for returning information from TargetLowering to its clients
 774   /// that want to combine
 775   struct TargetLoweringOpt {
 776     SelectionDAG &DAG;
 777     bool ShrinkOps;
 778     SDValue Old;
 779     SDValue New;
 780
 781     explicit TargetLoweringOpt(SelectionDAG &InDAG, bool Shrink = false) :
 782       DAG(InDAG), ShrinkOps(Shrink) {}
 783
 784     bool CombineTo(SDValue O, SDValue N) {
 785       Old = O;
 786       New = N;
 787       return true;
 788     }
 789
 790     /// ShrinkDemandedConstant - Check to see if the specified operand of the
 791     /// specified instruction is a constant integer.  If so, check to see if
 792     /// there are any bits set in the constant that are not demanded.  If so,
 793     /// shrink the constant and return true.
 794     bool ShrinkDemandedConstant(SDValue Op, const APInt &Demanded);
 795
 796     /// ShrinkDemandedOp - Convert x+y to (VT)((SmallVT)x+(SmallVT)y) if the
 797     /// casts are free.  This uses isZExtFree and ZERO_EXTEND for the widening
 798     /// cast, but it could be generalized for targets with other types of
 799     /// implicit widening casts.
 800     bool ShrinkDemandedOp(SDValue Op, unsigned BitWidth, const APInt &Demanded,
 801                           DebugLoc dl);
 802   };
 803
 804   /// SimplifyDemandedBits - Look at Op.  At this point, we know that only the
 805   /// DemandedMask bits of the result of Op are ever used downstream.  If we can
 806   /// use this information to simplify Op, create a new simplified DAG node and
 807   /// return true, returning the original and new nodes in Old and New.
 808   /// Otherwise, analyze the expression and return a mask of KnownOne and
 809   /// KnownZero bits for the expression (used to simplify the caller).
 810   /// The KnownZero/One bits may only be accurate for those bits in the
 811   /// DemandedMask.
 812   bool SimplifyDemandedBits(SDValue Op, const APInt &DemandedMask,
 813                             APInt &KnownZero, APInt &KnownOne,
 814                             TargetLoweringOpt &TLO, unsigned Depth = 0) const;
 815
 816   /// computeMaskedBitsForTargetNode - Determine which of the bits specified in
 817   /// Mask are known to be either zero or one and return them in the
 818   /// KnownZero/KnownOne bitsets.
 819   virtual void computeMaskedBitsForTargetNode(const SDValue Op,
 820                                               const APInt &Mask,
 821                                               APInt &KnownZero,
 822                                               APInt &KnownOne,
 823                                               const SelectionDAG &DAG,
 824                                               unsigned Depth = 0) const;
 825
 826   /// ComputeNumSignBitsForTargetNode - This method can be implemented by
 827   /// targets that want to expose additional information about sign bits to the
 828   /// DAG Combiner.
 829   virtual unsigned ComputeNumSignBitsForTargetNode(SDValue Op,
 830                                                    unsigned Depth = 0) const;
 831
 832   struct DAGCombinerInfo {
 833     void *DC;  // The DAG Combiner object.
 834     bool BeforeLegalize;
 835     bool BeforeLegalizeOps;
 836     bool CalledByLegalizer;
 837   public:
 838     SelectionDAG &DAG;
 839
 840     DAGCombinerInfo(SelectionDAG &dag, bool bl, bool blo, bool cl, void *dc)
 841       : DC(dc), BeforeLegalize(bl), BeforeLegalizeOps(blo),
 842         CalledByLegalizer(cl), DAG(dag) {}
 843
 844     bool isBeforeLegalize() const { return BeforeLegalize; }
 845     bool isBeforeLegalizeOps() const { return BeforeLegalizeOps; }
 846     bool isCalledByLegalizer() const { return CalledByLegalizer; }
 847
 848     void AddToWorklist(SDNode *N);
 849     SDValue CombineTo(SDNode *N, const std::vector<SDValue> &To,
 850                       bool AddTo = true);
 851     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true);
 852     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo = true);
 853
 854     void CommitTargetLoweringOpt(const TargetLoweringOpt &TLO);
 855   };
 856
 857   /// SimplifySetCC - Try to simplify a setcc built with the specified operands
 858   /// and cc. If it is unable to simplify it, return a null SDValue.
 859   SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1,
 860                           ISD::CondCode Cond, bool foldBooleans,
 861                           DAGCombinerInfo &DCI, DebugLoc dl) const;
 862
 863   /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
 864   /// node is a GlobalAddress + offset.
 865   virtual bool
 866   isGAPlusOffset(SDNode *N, GlobalValue* &GA, int64_t &Offset) const;
 867
 868   /// PerformDAGCombine - This method will be invoked for all target nodes and
 869   /// for any target-independent nodes that the target has registered with
 870   /// invoke it for.
 871   ///
 872   /// The semantics are as follows:
 873   /// Return Value:
 874   ///   SDValue.Val == 0   - No change was made
 875   ///   SDValue.Val == N   - N was replaced, is dead, and is already handled.
 876   ///   otherwise          - N should be replaced by the returned Operand.
 877   ///
 878   /// In addition, methods provided by DAGCombinerInfo may be used to perform
 879   /// more complex transformations.
 880   ///
 881   virtual SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const;
 882
 883   //===--------------------------------------------------------------------===//
 884   // TargetLowering Configuration Methods - These methods should be invoked by
 885   // the derived class constructor to configure this object for the target.
 886   //
 887
 888 protected:
 889   /// setUsesGlobalOffsetTable - Specify that this target does or doesn't use a
 890   /// GOT for PC-relative code.
 891   void setUsesGlobalOffsetTable(bool V) { UsesGlobalOffsetTable = V; }
 892
 893   /// setShiftAmountType - Describe the type that should be used for shift
 894   /// amounts.  This type defaults to the pointer type.
 895   void setShiftAmountType(MVT VT) { ShiftAmountTy = VT; }
 896
 897   /// setBooleanContents - Specify how the target extends the result of a
 898   /// boolean value from i1 to a wider type.  See getBooleanContents.
 899   void setBooleanContents(BooleanContent Ty) { BooleanContents = Ty; }
 900
 901   /// setSchedulingPreference - Specify the target scheduling preference.
 902   void setSchedulingPreference(SchedPreference Pref) {
 903     SchedPreferenceInfo = Pref;
 904   }
 905
 906   /// setUseUnderscoreSetJmp - Indicate whether this target prefers to
 907   /// use _setjmp to implement llvm.setjmp or the non _ version.
 908   /// Defaults to false.
 909   void setUseUnderscoreSetJmp(bool Val) {
 910     UseUnderscoreSetJmp = Val;
 911   }
 912
 913   /// setUseUnderscoreLongJmp - Indicate whether this target prefers to
 914   /// use _longjmp to implement llvm.longjmp or the non _ version.
 915   /// Defaults to false.
 916   void setUseUnderscoreLongJmp(bool Val) {
 917     UseUnderscoreLongJmp = Val;
 918   }
 919
 920   /// setStackPointerRegisterToSaveRestore - If set to a physical register, this
 921   /// specifies the register that llvm.savestack/llvm.restorestack should save
 922   /// and restore.
 923   void setStackPointerRegisterToSaveRestore(unsigned R) {
 924     StackPointerRegisterToSaveRestore = R;
 925   }
 926
 927   /// setExceptionPointerRegister - If set to a physical register, this sets
 928   /// the register that receives the exception address on entry to a landing
 929   /// pad.
 930   void setExceptionPointerRegister(unsigned R) {
 931     ExceptionPointerRegister = R;
 932   }
 933
 934   /// setExceptionSelectorRegister - If set to a physical register, this sets
 935   /// the register that receives the exception typeid on entry to a landing
 936   /// pad.
 937   void setExceptionSelectorRegister(unsigned R) {
 938     ExceptionSelectorRegister = R;
 939   }
 940
 941   /// SelectIsExpensive - Tells the code generator not to expand operations
 942   /// into sequences that use the select operations if possible.
 943   void setSelectIsExpensive() { SelectIsExpensive = true; }
 944
 945   /// setIntDivIsCheap - Tells the code generator that integer divide is
 946   /// expensive, and if possible, should be replaced by an alternate sequence
 947   /// of instructions not containing an integer divide.
 948   void setIntDivIsCheap(bool isCheap = true) { IntDivIsCheap = isCheap; }
 949
 950   /// setPow2DivIsCheap - Tells the code generator that it shouldn't generate
 951   /// srl/add/sra for a signed divide by power of two, and let the target handle
 952   /// it.
 953   void setPow2DivIsCheap(bool isCheap = true) { Pow2DivIsCheap = isCheap; }
 954
 955   /// addRegisterClass - Add the specified register class as an available
 956   /// regclass for the specified value type.  This indicates the selector can
 957   /// handle values of that class natively.
 958   void addRegisterClass(EVT VT, TargetRegisterClass *RC) {
 959     assert((unsigned)VT.getSimpleVT().SimpleTy < array_lengthof(RegClassForVT));
 960     AvailableRegClasses.push_back(std::make_pair(VT, RC));
 961     RegClassForVT[VT.getSimpleVT().SimpleTy] = RC;
 962   }
 963
 964   /// computeRegisterProperties - Once all of the register classes are added,
 965   /// this allows us to compute derived properties we expose.
 966   void computeRegisterProperties();
 967
 968   /// setOperationAction - Indicate that the specified operation does not work
 969   /// with the specified type and indicate what to do about it.
 970   void setOperationAction(unsigned Op, MVT VT,
 971                           LegalizeAction Action) {
 972     unsigned I = (unsigned)VT.SimpleTy;
 973     unsigned J = I & 31;
 974     I = I >> 5;
 975     OpActions[I][Op] &= ~(uint64_t(3UL) << (J*2));
 976     OpActions[I][Op] |= (uint64_t)Action << (J*2);
 977   }
 978
 979   /// setLoadExtAction - Indicate that the specified load with extension does
 980   /// not work with the with specified type and indicate what to do about it.
 981   void setLoadExtAction(unsigned ExtType, MVT VT,
 982                       LegalizeAction Action) {
 983     assert((unsigned)VT.SimpleTy*2 < 63 &&
 984            ExtType < array_lengthof(LoadExtActions) &&
 985            "Table isn't big enough!");
 986     LoadExtActions[ExtType] &= ~(uint64_t(3UL) << VT.SimpleTy*2);
 987     LoadExtActions[ExtType] |= (uint64_t)Action << VT.SimpleTy*2;
 988   }
 989
 990   /// setTruncStoreAction - Indicate that the specified truncating store does
 991   /// not work with the with specified type and indicate what to do about it.
 992   void setTruncStoreAction(MVT ValVT, MVT MemVT,
 993                            LegalizeAction Action) {
 994     assert((unsigned)ValVT.SimpleTy < array_lengthof(TruncStoreActions) &&
 995            (unsigned)MemVT.SimpleTy*2 < 63 &&
 996            "Table isn't big enough!");
 997     TruncStoreActions[ValVT.SimpleTy] &= ~(uint64_t(3UL)  << MemVT.SimpleTy*2);
 998     TruncStoreActions[ValVT.SimpleTy] |= (uint64_t)Action << MemVT.SimpleTy*2;
 999   }
1000
1001   /// setIndexedLoadAction - Indicate that the specified indexed load does or
1002   /// does not work with the with specified type and indicate what to do abort
1003   /// it. NOTE: All indexed mode loads are initialized to Expand in
1004   /// TargetLowering.cpp
1005   void setIndexedLoadAction(unsigned IdxMode, MVT VT,
1006                             LegalizeAction Action) {
1007     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1008            IdxMode < array_lengthof(IndexedModeActions[0][0]) &&
1009            "Table isn't big enough!");
1010     IndexedModeActions[(unsigned)VT.SimpleTy][0][IdxMode] = (uint8_t)Action;
1011   }
1012
1013   /// setIndexedStoreAction - Indicate that the specified indexed store does or
1014   /// does not work with the with specified type and indicate what to do about
1015   /// it. NOTE: All indexed mode stores are initialized to Expand in
1016   /// TargetLowering.cpp
1017   void setIndexedStoreAction(unsigned IdxMode, MVT VT,
1018                              LegalizeAction Action) {
1019     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1020            IdxMode < array_lengthof(IndexedModeActions[0][1] ) &&
1021            "Table isn't big enough!");
1022     IndexedModeActions[(unsigned)VT.SimpleTy][1][IdxMode] = (uint8_t)Action;
1023   }
1024
1025   /// setConvertAction - Indicate that the specified conversion does or does
1026   /// not work with the with specified type and indicate what to do about it.
1027   void setConvertAction(MVT FromVT, MVT ToVT,
1028                         LegalizeAction Action) {
1029     assert((unsigned)FromVT.SimpleTy < array_lengthof(ConvertActions) &&
1030            (unsigned)ToVT.SimpleTy < MVT::LAST_VALUETYPE &&
1031            "Table isn't big enough!");
1032     ConvertActions[FromVT.SimpleTy] &= ~(uint64_t(3UL)  << ToVT.SimpleTy*2);
1033     ConvertActions[FromVT.SimpleTy] |= (uint64_t)Action << ToVT.SimpleTy*2;
1034   }
1035
1036   /// setCondCodeAction - Indicate that the specified condition code is or isn't
1037   /// supported on the target and indicate what to do about it.
1038   void setCondCodeAction(ISD::CondCode CC, MVT VT,
1039                          LegalizeAction Action) {
1040     assert((unsigned)VT.SimpleTy < MVT::LAST_VALUETYPE &&
1041            (unsigned)CC < array_lengthof(CondCodeActions) &&
1042            "Table isn't big enough!");
1043     CondCodeActions[(unsigned)CC] &= ~(uint64_t(3UL)  << VT.SimpleTy*2);
1044     CondCodeActions[(unsigned)CC] |= (uint64_t)Action << VT.SimpleTy*2;
1045   }
1046
1047   /// AddPromotedToType - If Opc/OrigVT is specified as being promoted, the
1048   /// promotion code defaults to trying a larger integer/fp until it can find
1049   /// one that works.  If that default is insufficient, this method can be used
1050   /// by the target to override the default.
1051   void AddPromotedToType(unsigned Opc, MVT OrigVT, MVT DestVT) {
1052     PromoteToType[std::make_pair(Opc, OrigVT.SimpleTy)] = DestVT.SimpleTy;
1053   }
1054
1055   /// setTargetDAGCombine - Targets should invoke this method for each target
1056   /// independent node that they want to provide a custom DAG combiner for by
1057   /// implementing the PerformDAGCombine virtual method.
1058   void setTargetDAGCombine(ISD::NodeType NT) {
1059     assert(unsigned(NT >> 3) < array_lengthof(TargetDAGCombineArray));
1060     TargetDAGCombineArray[NT >> 3] |= 1 << (NT&7);
1061   }
1062
1063   /// setJumpBufSize - Set the target's required jmp_buf buffer size (in
1064   /// bytes); default is 200
1065   void setJumpBufSize(unsigned Size) {
1066     JumpBufSize = Size;
1067   }
1068
1069   /// setJumpBufAlignment - Set the target's required jmp_buf buffer
1070   /// alignment (in bytes); default is 0
1071   void setJumpBufAlignment(unsigned Align) {
1072     JumpBufAlignment = Align;
1073   }
1074
1075   /// setIfCvtBlockSizeLimit - Set the target's if-conversion block size
1076   /// limit (in number of instructions); default is 2.
1077   void setIfCvtBlockSizeLimit(unsigned Limit) {
1078     IfCvtBlockSizeLimit = Limit;
1079   }
1080
1081   /// setIfCvtDupBlockSizeLimit - Set the target's block size limit (in number
1082   /// of instructions) to be considered for code duplication during
1083   /// if-conversion; default is 2.
1084   void setIfCvtDupBlockSizeLimit(unsigned Limit) {
1085     IfCvtDupBlockSizeLimit = Limit;
1086   }
1087
1088   /// setPrefLoopAlignment - Set the target's preferred loop alignment. Default
1089   /// alignment is zero, it means the target does not care about loop alignment.
1090   void setPrefLoopAlignment(unsigned Align) {
1091     PrefLoopAlignment = Align;
1092   }
1093
1094 public:
1095
1096   virtual const TargetSubtarget *getSubtarget() {
1097     assert(0 && "Not Implemented");
1098     return NULL;    // this is here to silence compiler errors
1099   }
1100
1101   //===--------------------------------------------------------------------===//
1102   // Lowering methods - These methods must be implemented by targets so that
1103   // the SelectionDAGLowering code knows how to lower these.
1104   //
1105
1106   /// LowerFormalArguments - This hook must be implemented to lower the
1107   /// incoming (formal) arguments, described by the Ins array, into the
1108   /// specified DAG. The implementation should fill in the InVals array
1109   /// with legal-type argument values, and return the resulting token
1110   /// chain value.
1111   ///
1112   virtual SDValue
1113     LowerFormalArguments(SDValue Chain,
1114                          CallingConv::ID CallConv, bool isVarArg,
1115                          const SmallVectorImpl<ISD::InputArg> &Ins,
1116                          DebugLoc dl, SelectionDAG &DAG,
1117                          SmallVectorImpl<SDValue> &InVals) {
1118     assert(0 && "Not Implemented");
1119     return SDValue();    // this is here to silence compiler errors
1120   }
1121
1122   /// LowerCallTo - This function lowers an abstract call to a function into an
1123   /// actual call.  This returns a pair of operands.  The first element is the
1124   /// return value for the function (if RetTy is not VoidTy).  The second
1125   /// element is the outgoing token chain. It calls LowerCall to do the actual
1126   /// lowering.
1127   struct ArgListEntry {
1128     SDValue Node;
1129     const Type* Ty;
1130     bool isSExt  : 1;
1131     bool isZExt  : 1;
1132     bool isInReg : 1;
1133     bool isSRet  : 1;
1134     bool isNest  : 1;
1135     bool isByVal : 1;
1136     uint16_t Alignment;
1137
1138     ArgListEntry() : isSExt(false), isZExt(false), isInReg(false),
1139       isSRet(false), isNest(false), isByVal(false), Alignment(0) { }
1140   };
1141   typedef std::vector<ArgListEntry> ArgListTy;
1142   std::pair<SDValue, SDValue>
1143   LowerCallTo(SDValue Chain, const Type *RetTy, bool RetSExt, bool RetZExt,
1144               bool isVarArg, bool isInreg, unsigned NumFixedArgs,
1145               CallingConv::ID CallConv, bool isTailCall,
1146               bool isReturnValueUsed, SDValue Callee, ArgListTy &Args,
1147               SelectionDAG &DAG, DebugLoc dl, unsigned Order);
1148
1149   /// LowerCall - This hook must be implemented to lower calls into the
1150   /// the specified DAG. The outgoing arguments to the call are described
1151   /// by the Outs array, and the values to be returned by the call are
1152   /// described by the Ins array. The implementation should fill in the
1153   /// InVals array with legal-type return values from the call, and return
1154   /// the resulting token chain value.
1155   ///
1156   /// The isTailCall flag here is normative. If it is true, the
1157   /// implementation must emit a tail call. The
1158   /// IsEligibleForTailCallOptimization hook should be used to catch
1159   /// cases that cannot be handled.
1160   ///
1161   virtual SDValue
1162     LowerCall(SDValue Chain, SDValue Callee,
1163               CallingConv::ID CallConv, bool isVarArg, bool isTailCall,
1164               const SmallVectorImpl<ISD::OutputArg> &Outs,
1165               const SmallVectorImpl<ISD::InputArg> &Ins,
1166               DebugLoc dl, SelectionDAG &DAG,
1167               SmallVectorImpl<SDValue> &InVals) {
1168     assert(0 && "Not Implemented");
1169     return SDValue();    // this is here to silence compiler errors
1170   }
1171
1172   /// CanLowerReturn - This hook should be implemented to check whether the
1173   /// return values described by the Outs array can fit into the return
1174   /// registers.  If false is returned, an sret-demotion is performed.
1175   ///
1176   virtual bool CanLowerReturn(CallingConv::ID CallConv, bool isVarArg,
1177                const SmallVectorImpl<EVT> &OutTys,
1178                const SmallVectorImpl<ISD::ArgFlagsTy> &ArgsFlags,
1179                SelectionDAG &DAG)
1180   {
1181     // Return true by default to get preexisting behavior.
1182     return true;
1183   }
1184   /// LowerReturn - This hook must be implemented to lower outgoing
1185   /// return values, described by the Outs array, into the specified
1186   /// DAG. The implementation should return the resulting token chain
1187   /// value.
1188   ///
1189   virtual SDValue
1190     LowerReturn(SDValue Chain, CallingConv::ID CallConv, bool isVarArg,
1191                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1192                 DebugLoc dl, SelectionDAG &DAG) {
1193     assert(0 && "Not Implemented");
1194     return SDValue();    // this is here to silence compiler errors
1195   }
1196
1197   /// EmitTargetCodeForMemcpy - Emit target-specific code that performs a
1198   /// memcpy. This can be used by targets to provide code sequences for cases
1199   /// that don't fit the target's parameters for simple loads/stores and can be
1200   /// more efficient than using a library call. This function can return a null
1201   /// SDValue if the target declines to use custom code and a different
1202   /// lowering strategy should be used.
1203   ///
1204   /// If AlwaysInline is true, the size is constant and the target should not
1205   /// emit any calls and is strongly encouraged to attempt to emit inline code
1206   /// even if it is beyond the usual threshold because this intrinsic is being
1207   /// expanded in a place where calls are not feasible (e.g. within the prologue
1208   /// for another call). If the target chooses to decline an AlwaysInline
1209   /// request here, legalize will resort to using simple loads and stores.
1210   virtual SDValue
1211   EmitTargetCodeForMemcpy(SelectionDAG &DAG, DebugLoc dl,
1212                           SDValue Chain,
1213                           SDValue Op1, SDValue Op2,
1214                           SDValue Op3, unsigned Align,
1215                           bool AlwaysInline,
1216                           const Value *DstSV, uint64_t DstOff,
1217                           const Value *SrcSV, uint64_t SrcOff) {
1218     return SDValue();
1219   }
1220
1221   /// EmitTargetCodeForMemmove - Emit target-specific code that performs a
1222   /// memmove. This can be used by targets to provide code sequences for cases
1223   /// that don't fit the target's parameters for simple loads/stores and can be
1224   /// more efficient than using a library call. This function can return a null
1225   /// SDValue if the target declines to use custom code and a different
1226   /// lowering strategy should be used.
1227   virtual SDValue
1228   EmitTargetCodeForMemmove(SelectionDAG &DAG, DebugLoc dl,
1229                            SDValue Chain,
1230                            SDValue Op1, SDValue Op2,
1231                            SDValue Op3, unsigned Align,
1232                            const Value *DstSV, uint64_t DstOff,
1233                            const Value *SrcSV, uint64_t SrcOff) {
1234     return SDValue();
1235   }
1236
1237   /// EmitTargetCodeForMemset - Emit target-specific code that performs a
1238   /// memset. This can be used by targets to provide code sequences for cases
1239   /// that don't fit the target's parameters for simple stores and can be more
1240   /// efficient than using a library call. This function can return a null
1241   /// SDValue if the target declines to use custom code and a different
1242   /// lowering strategy should be used.
1243   virtual SDValue
1244   EmitTargetCodeForMemset(SelectionDAG &DAG, DebugLoc dl,
1245                           SDValue Chain,
1246                           SDValue Op1, SDValue Op2,
1247                           SDValue Op3, unsigned Align,
1248                           const Value *DstSV, uint64_t DstOff) {
1249     return SDValue();
1250   }
1251
1252   /// LowerOperationWrapper - This callback is invoked by the type legalizer
1253   /// to legalize nodes with an illegal operand type but legal result types.
1254   /// It replaces the LowerOperation callback in the type Legalizer.
1255   /// The reason we can not do away with LowerOperation entirely is that
1256   /// LegalizeDAG isn't yet ready to use this callback.
1257   /// TODO: Consider merging with ReplaceNodeResults.
1258
1259   /// The target places new result values for the node in Results (their number
1260   /// and types must exactly match those of the original return values of
1261   /// the node), or leaves Results empty, which indicates that the node is not
1262   /// to be custom lowered after all.
1263   /// The default implementation calls LowerOperation.
1264   virtual void LowerOperationWrapper(SDNode *N,
1265                                      SmallVectorImpl<SDValue> &Results,
1266                                      SelectionDAG &DAG);
1267
1268   /// LowerOperation - This callback is invoked for operations that are
1269   /// unsupported by the target, which are registered to use 'custom' lowering,
1270   /// and whose defined values are all legal.
1271   /// If the target has no operations that require custom lowering, it need not
1272   /// implement this.  The default implementation of this aborts.
1273   virtual SDValue LowerOperation(SDValue Op, SelectionDAG &DAG);
1274
1275   /// ReplaceNodeResults - This callback is invoked when a node result type is
1276   /// illegal for the target, and the operation was registered to use 'custom'
1277   /// lowering for that result type.  The target places new result values for
1278   /// the node in Results (their number and types must exactly match those of
1279   /// the original return values of the node), or leaves Results empty, which
1280   /// indicates that the node is not to be custom lowered after all.
1281   ///
1282   /// If the target has no operations that require custom lowering, it need not
1283   /// implement this.  The default implementation aborts.
1284   virtual void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue> &Results,
1285                                   SelectionDAG &DAG) {
1286     assert(0 && "ReplaceNodeResults not implemented for this target!");
1287   }
1288
1289   /// IsEligibleForTailCallOptimization - Check whether the call is eligible for
1290   /// tail call optimization. Targets which want to do tail call optimization
1291   /// should override this function.
1292   virtual bool
1293   IsEligibleForTailCallOptimization(SDValue Callee,
1294                                     CallingConv::ID CalleeCC,
1295                                     bool isVarArg,
1296                                     const SmallVectorImpl<ISD::InputArg> &Ins,
1297                                     SelectionDAG& DAG) const {
1298     // Conservative default: no calls are eligible.
1299     return false;
1300   }
1301
1302   /// getTargetNodeName() - This method returns the name of a target specific
1303   /// DAG node.
1304   virtual const char *getTargetNodeName(unsigned Opcode) const;
1305
1306   /// createFastISel - This method returns a target specific FastISel object,
1307   /// or null if the target does not support "fast" ISel.
1308   virtual FastISel *
1309   createFastISel(MachineFunction &,
1310                  MachineModuleInfo *, DwarfWriter *,
1311                  DenseMap<const Value *, unsigned> &,
1312                  DenseMap<const BasicBlock *, MachineBasicBlock *> &,
1313                  DenseMap<const AllocaInst *, int> &
1314 #ifndef NDEBUG
1315                  , SmallSet<Instruction*, 8> &CatchInfoLost
1316 #endif
1317                  ) {
1318     return 0;
1319   }
1320
1321   //===--------------------------------------------------------------------===//
1322   // Inline Asm Support hooks
1323   //
1324
1325   /// ExpandInlineAsm - This hook allows the target to expand an inline asm
1326   /// call to be explicit llvm code if it wants to.  This is useful for
1327   /// turning simple inline asms into LLVM intrinsics, which gives the
1328   /// compiler more information about the behavior of the code.
1329   virtual bool ExpandInlineAsm(CallInst *CI) const {
1330     return false;
1331   }
1332
1333   enum ConstraintType {
1334     C_Register,            // Constraint represents specific register(s).
1335     C_RegisterClass,       // Constraint represents any of register(s) in class.
1336     C_Memory,              // Memory constraint.
1337     C_Other,               // Something else.
1338     C_Unknown              // Unsupported constraint.
1339   };
1340
1341   /// AsmOperandInfo - This contains information for each constraint that we are
1342   /// lowering.
1343   struct AsmOperandInfo : public InlineAsm::ConstraintInfo {
1344     /// ConstraintCode - This contains the actual string for the code, like "m".
1345     /// TargetLowering picks the 'best' code from ConstraintInfo::Codes that
1346     /// most closely matches the operand.
1347     std::string ConstraintCode;
1348
1349     /// ConstraintType - Information about the constraint code, e.g. Register,
1350     /// RegisterClass, Memory, Other, Unknown.
1351     TargetLowering::ConstraintType ConstraintType;
1352
1353     /// CallOperandval - If this is the result output operand or a
1354     /// clobber, this is null, otherwise it is the incoming operand to the
1355     /// CallInst.  This gets modified as the asm is processed.
1356     Value *CallOperandVal;
1357
1358     /// ConstraintVT - The ValueType for the operand value.
1359     EVT ConstraintVT;
1360
1361     /// isMatchingInputConstraint - Return true of this is an input operand that
1362     /// is a matching constraint like "4".
1363     bool isMatchingInputConstraint() const;
1364
1365     /// getMatchedOperand - If this is an input matching constraint, this method
1366     /// returns the output operand it matches.
1367     unsigned getMatchedOperand() const;
1368
1369     AsmOperandInfo(const InlineAsm::ConstraintInfo &info)
1370       : InlineAsm::ConstraintInfo(info),
1371         ConstraintType(TargetLowering::C_Unknown),
1372         CallOperandVal(0), ConstraintVT(MVT::Other) {
1373     }
1374   };
1375
1376   /// ComputeConstraintToUse - Determines the constraint code and constraint
1377   /// type to use for the specific AsmOperandInfo, setting
1378   /// OpInfo.ConstraintCode and OpInfo.ConstraintType.  If the actual operand
1379   /// being passed in is available, it can be passed in as Op, otherwise an
1380   /// empty SDValue can be passed. If hasMemory is true it means one of the asm
1381   /// constraint of the inline asm instruction being processed is 'm'.
1382   virtual void ComputeConstraintToUse(AsmOperandInfo &OpInfo,
1383                                       SDValue Op,
1384                                       bool hasMemory,
1385                                       SelectionDAG *DAG = 0) const;
1386
1387   /// getConstraintType - Given a constraint, return the type of constraint it
1388   /// is for this target.
1389   virtual ConstraintType getConstraintType(const std::string &Constraint) const;
1390
1391   /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1392   /// return a list of registers that can be used to satisfy the constraint.
1393   /// This should only be used for C_RegisterClass constraints.
1394   virtual std::vector<unsigned>
1395   getRegClassForInlineAsmConstraint(const std::string &Constraint,
1396                                     EVT VT) const;
1397
1398   /// getRegForInlineAsmConstraint - Given a physical register constraint (e.g.
1399   /// {edx}), return the register number and the register class for the
1400   /// register.
1401   ///
1402   /// Given a register class constraint, like 'r', if this corresponds directly
1403   /// to an LLVM register class, return a register of 0 and the register class
1404   /// pointer.
1405   ///
1406   /// This should only be used for C_Register constraints.  On error,
1407   /// this returns a register number of 0 and a null register class pointer..
1408   virtual std::pair<unsigned, const TargetRegisterClass*>
1409     getRegForInlineAsmConstraint(const std::string &Constraint,
1410                                  EVT VT) const;
1411
1412   /// LowerXConstraint - try to replace an X constraint, which matches anything,
1413   /// with another that has more specific requirements based on the type of the
1414   /// corresponding operand.  This returns null if there is no replacement to
1415   /// make.
1416   virtual const char *LowerXConstraint(EVT ConstraintVT) const;
1417
1418   /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
1419   /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is true
1420   /// it means one of the asm constraint of the inline asm instruction being
1421   /// processed is 'm'.
1422   virtual void LowerAsmOperandForConstraint(SDValue Op, char ConstraintLetter,
1423                                             bool hasMemory,
1424                                             std::vector<SDValue> &Ops,
1425                                             SelectionDAG &DAG) const;
1426
1427   //===--------------------------------------------------------------------===//
1428   // Instruction Emitting Hooks
1429   //
1430
1431   // EmitInstrWithCustomInserter - This method should be implemented by targets
1432   // that mark instructions with the 'usesCustomInserter' flag.  These
1433   // instructions are special in various ways, which require special support to
1434   // insert.  The specified MachineInstr is created but not inserted into any
1435   // basic blocks, and this method is called to expand it into a sequence of
1436   // instructions, potentially also creating new basic blocks and control flow.
1437   // When new basic blocks are inserted and the edges from MBB to its successors
1438   // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
1439   // DenseMap.
1440   virtual MachineBasicBlock *EmitInstrWithCustomInserter(MachineInstr *MI,
1441                                                          MachineBasicBlock *MBB,
1442                     DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const;
1443
1444   //===--------------------------------------------------------------------===//
1445   // Addressing mode description hooks (used by LSR etc).
1446   //
1447
1448   /// AddrMode - This represents an addressing mode of:
1449   ///    BaseGV + BaseOffs + BaseReg + Scale*ScaleReg
1450   /// If BaseGV is null,  there is no BaseGV.
1451   /// If BaseOffs is zero, there is no base offset.
1452   /// If HasBaseReg is false, there is no base register.
1453   /// If Scale is zero, there is no ScaleReg.  Scale of 1 indicates a reg with
1454   /// no scale.
1455   ///
1456   struct AddrMode {
1457     GlobalValue *BaseGV;
1458     int64_t      BaseOffs;
1459     bool         HasBaseReg;
1460     int64_t      Scale;
1461     AddrMode() : BaseGV(0), BaseOffs(0), HasBaseReg(false), Scale(0) {}
1462   };
1463
1464   /// isLegalAddressingMode - Return true if the addressing mode represented by
1465   /// AM is legal for this target, for a load/store of the specified type.
1466   /// The type may be VoidTy, in which case only return true if the addressing
1467   /// mode is legal for a load/store of any legal type.
1468   /// TODO: Handle pre/postinc as well.
1469   virtual bool isLegalAddressingMode(const AddrMode &AM, const Type *Ty) const;
1470
1471   /// isTruncateFree - Return true if it's free to truncate a value of
1472   /// type Ty1 to type Ty2. e.g. On x86 it's free to truncate a i32 value in
1473   /// register EAX to i16 by referencing its sub-register AX.
1474   virtual bool isTruncateFree(const Type *Ty1, const Type *Ty2) const {
1475     return false;
1476   }
1477
1478   virtual bool isTruncateFree(EVT VT1, EVT VT2) const {
1479     return false;
1480   }
1481
1482   /// isZExtFree - Return true if any actual instruction that defines a
1483   /// value of type Ty1 implicitly zero-extends the value to Ty2 in the result
1484   /// register. This does not necessarily include registers defined in
1485   /// unknown ways, such as incoming arguments, or copies from unknown
1486   /// virtual registers. Also, if isTruncateFree(Ty2, Ty1) is true, this
1487   /// does not necessarily apply to truncate instructions. e.g. on x86-64,
1488   /// all instructions that define 32-bit values implicit zero-extend the
1489   /// result out to 64 bits.
1490   virtual bool isZExtFree(const Type *Ty1, const Type *Ty2) const {
1491     return false;
1492   }
1493
1494   virtual bool isZExtFree(EVT VT1, EVT VT2) const {
1495     return false;
1496   }
1497
1498   /// isNarrowingProfitable - Return true if it's profitable to narrow
1499   /// operations of type VT1 to VT2. e.g. on x86, it's profitable to narrow
1500   /// from i32 to i8 but not from i32 to i16.
1501   virtual bool isNarrowingProfitable(EVT VT1, EVT VT2) const {
1502     return false;
1503   }
1504
1505   /// isLegalICmpImmediate - Return true if the specified immediate is legal
1506   /// icmp immediate, that is the target has icmp instructions which can compare
1507   /// a register against the immediate without having to materialize the
1508   /// immediate into a register.
1509   virtual bool isLegalICmpImmediate(int64_t Imm) const {
1510     return true;
1511   }
1512
1513   //===--------------------------------------------------------------------===//
1514   // Div utility functions
1515   //
1516   SDValue BuildSDIV(SDNode *N, SelectionDAG &DAG,
1517                       std::vector<SDNode*>* Created) const;
1518   SDValue BuildUDIV(SDNode *N, SelectionDAG &DAG,
1519                       std::vector<SDNode*>* Created) const;
1520
1521
1522   //===--------------------------------------------------------------------===//
1523   // Runtime Library hooks
1524   //
1525
1526   /// setLibcallName - Rename the default libcall routine name for the specified
1527   /// libcall.
1528   void setLibcallName(RTLIB::Libcall Call, const char *Name) {
1529     LibcallRoutineNames[Call] = Name;
1530   }
1531
1532   /// getLibcallName - Get the libcall routine name for the specified libcall.
1533   ///
1534   const char *getLibcallName(RTLIB::Libcall Call) const {
1535     return LibcallRoutineNames[Call];
1536   }
1537
1538   /// setCmpLibcallCC - Override the default CondCode to be used to test the
1539   /// result of the comparison libcall against zero.
1540   void setCmpLibcallCC(RTLIB::Libcall Call, ISD::CondCode CC) {
1541     CmpLibcallCCs[Call] = CC;
1542   }
1543
1544   /// getCmpLibcallCC - Get the CondCode that's to be used to test the result of
1545   /// the comparison libcall against zero.
1546   ISD::CondCode getCmpLibcallCC(RTLIB::Libcall Call) const {
1547     return CmpLibcallCCs[Call];
1548   }
1549
1550   /// setLibcallCallingConv - Set the CallingConv that should be used for the
1551   /// specified libcall.
1552   void setLibcallCallingConv(RTLIB::Libcall Call, CallingConv::ID CC) {
1553     LibcallCallingConvs[Call] = CC;
1554   }
1555
1556   /// getLibcallCallingConv - Get the CallingConv that should be used for the
1557   /// specified libcall.
1558   CallingConv::ID getLibcallCallingConv(RTLIB::Libcall Call) const {
1559     return LibcallCallingConvs[Call];
1560   }
1561
1562 private:
1563   TargetMachine &TM;
1564   const TargetData *TD;
1565   TargetLoweringObjectFile &TLOF;
1566
1567   /// PointerTy - The type to use for pointers, usually i32 or i64.
1568   ///
1569   MVT PointerTy;
1570
1571   /// IsLittleEndian - True if this is a little endian target.
1572   ///
1573   bool IsLittleEndian;
1574
1575   /// UsesGlobalOffsetTable - True if this target uses a GOT for PIC codegen.
1576   ///
1577   bool UsesGlobalOffsetTable;
1578
1579   /// SelectIsExpensive - Tells the code generator not to expand operations
1580   /// into sequences that use the select operations if possible.
1581   bool SelectIsExpensive;
1582
1583   /// IntDivIsCheap - Tells the code generator not to expand integer divides by
1584   /// constants into a sequence of muls, adds, and shifts.  This is a hack until
1585   /// a real cost model is in place.  If we ever optimize for size, this will be
1586   /// set to true unconditionally.
1587   bool IntDivIsCheap;
1588
1589   /// Pow2DivIsCheap - Tells the code generator that it shouldn't generate
1590   /// srl/add/sra for a signed divide by power of two, and let the target handle
1591   /// it.
1592   bool Pow2DivIsCheap;
1593
1594   /// UseUnderscoreSetJmp - This target prefers to use _setjmp to implement
1595   /// llvm.setjmp.  Defaults to false.
1596   bool UseUnderscoreSetJmp;
1597
1598   /// UseUnderscoreLongJmp - This target prefers to use _longjmp to implement
1599   /// llvm.longjmp.  Defaults to false.
1600   bool UseUnderscoreLongJmp;
1601
1602   /// ShiftAmountTy - The type to use for shift amounts, usually i8 or whatever
1603   /// PointerTy is.
1604   MVT ShiftAmountTy;
1605
1606   /// BooleanContents - Information about the contents of the high-bits in
1607   /// boolean values held in a type wider than i1.  See getBooleanContents.
1608   BooleanContent BooleanContents;
1609
1610   /// SchedPreferenceInfo - The target scheduling preference: shortest possible
1611   /// total cycles or lowest register usage.
1612   SchedPreference SchedPreferenceInfo;
1613
1614   /// JumpBufSize - The size, in bytes, of the target's jmp_buf buffers
1615   unsigned JumpBufSize;
1616
1617   /// JumpBufAlignment - The alignment, in bytes, of the target's jmp_buf
1618   /// buffers
1619   unsigned JumpBufAlignment;
1620
1621   /// IfCvtBlockSizeLimit - The maximum allowed size for a block to be
1622   /// if-converted.
1623   unsigned IfCvtBlockSizeLimit;
1624
1625   /// IfCvtDupBlockSizeLimit - The maximum allowed size for a block to be
1626   /// duplicated during if-conversion.
1627   unsigned IfCvtDupBlockSizeLimit;
1628
1629   /// PrefLoopAlignment - The perferred loop alignment.
1630   ///
1631   unsigned PrefLoopAlignment;
1632
1633   /// StackPointerRegisterToSaveRestore - If set to a physical register, this
1634   /// specifies the register that llvm.savestack/llvm.restorestack should save
1635   /// and restore.
1636   unsigned StackPointerRegisterToSaveRestore;
1637
1638   /// ExceptionPointerRegister - If set to a physical register, this specifies
1639   /// the register that receives the exception address on entry to a landing
1640   /// pad.
1641   unsigned ExceptionPointerRegister;
1642
1643   /// ExceptionSelectorRegister - If set to a physical register, this specifies
1644   /// the register that receives the exception typeid on entry to a landing
1645   /// pad.
1646   unsigned ExceptionSelectorRegister;
1647
1648   /// RegClassForVT - This indicates the default register class to use for
1649   /// each ValueType the target supports natively.
1650   TargetRegisterClass *RegClassForVT[MVT::LAST_VALUETYPE];
1651   unsigned char NumRegistersForVT[MVT::LAST_VALUETYPE];
1652   EVT RegisterTypeForVT[MVT::LAST_VALUETYPE];
1653
1654   /// TransformToType - For any value types we are promoting or expanding, this
1655   /// contains the value type that we are changing to.  For Expanded types, this
1656   /// contains one step of the expand (e.g. i64 -> i32), even if there are
1657   /// multiple steps required (e.g. i64 -> i16).  For types natively supported
1658   /// by the system, this holds the same type (e.g. i32 -> i32).
1659   EVT TransformToType[MVT::LAST_VALUETYPE];
1660
1661   /// OpActions - For each operation and each value type, keep a LegalizeAction
1662   /// that indicates how instruction selection should deal with the operation.
1663   /// Most operations are Legal (aka, supported natively by the target), but
1664   /// operations that are not should be described.  Note that operations on
1665   /// non-legal value types are not described here.
1666   /// This array is accessed using VT.getSimpleVT(), so it is subject to
1667   /// the MVT::MAX_ALLOWED_VALUETYPE * 2 bits.
1668   uint64_t OpActions[MVT::MAX_ALLOWED_VALUETYPE/(sizeof(uint64_t)*4)][ISD::BUILTIN_OP_END];
1669
1670   /// LoadExtActions - For each load of load extension type and each value type,
1671   /// keep a LegalizeAction that indicates how instruction selection should deal
1672   /// with the load.
1673   uint64_t LoadExtActions[ISD::LAST_LOADEXT_TYPE];
1674
1675   /// TruncStoreActions - For each truncating store, keep a LegalizeAction that
1676   /// indicates how instruction selection should deal with the store.
1677   uint64_t TruncStoreActions[MVT::LAST_VALUETYPE];
1678
1679   /// IndexedModeActions - For each indexed mode and each value type,
1680   /// keep a pair of LegalizeAction that indicates how instruction
1681   /// selection should deal with the load / store.  The first
1682   /// dimension is now the value_type for the reference.  The second
1683   /// dimension is the load [0] vs. store[1].  The third dimension
1684   /// represents the various modes for load store.
1685   uint8_t IndexedModeActions[MVT::LAST_VALUETYPE][2][ISD::LAST_INDEXED_MODE];
1686
1687   /// ConvertActions - For each conversion from source type to destination type,
1688   /// keep a LegalizeAction that indicates how instruction selection should
1689   /// deal with the conversion.
1690   /// Currently, this is used only for floating->floating conversions
1691   /// (FP_EXTEND and FP_ROUND).
1692   uint64_t ConvertActions[MVT::LAST_VALUETYPE];
1693
1694   /// CondCodeActions - For each condition code (ISD::CondCode) keep a
1695   /// LegalizeAction that indicates how instruction selection should
1696   /// deal with the condition code.
1697   uint64_t CondCodeActions[ISD::SETCC_INVALID];
1698
1699   ValueTypeActionImpl ValueTypeActions;
1700
1701   std::vector<std::pair<EVT, TargetRegisterClass*> > AvailableRegClasses;
1702
1703   /// TargetDAGCombineArray - Targets can specify ISD nodes that they would
1704   /// like PerformDAGCombine callbacks for by calling setTargetDAGCombine(),
1705   /// which sets a bit in this array.
1706   unsigned char
1707   TargetDAGCombineArray[(ISD::BUILTIN_OP_END+CHAR_BIT-1)/CHAR_BIT];
1708
1709   /// PromoteToType - For operations that must be promoted to a specific type,
1710   /// this holds the destination type.  This map should be sparse, so don't hold
1711   /// it as an array.
1712   ///
1713   /// Targets add entries to this map with AddPromotedToType(..), clients access
1714   /// this with getTypeToPromoteTo(..).
1715   std::map<std::pair<unsigned, MVT::SimpleValueType>, MVT::SimpleValueType>
1716     PromoteToType;
1717
1718   /// LibcallRoutineNames - Stores the name each libcall.
1719   ///
1720   const char *LibcallRoutineNames[RTLIB::UNKNOWN_LIBCALL];
1721
1722   /// CmpLibcallCCs - The ISD::CondCode that should be used to test the result
1723   /// of each of the comparison libcall against zero.
1724   ISD::CondCode CmpLibcallCCs[RTLIB::UNKNOWN_LIBCALL];
1725
1726   /// LibcallCallingConvs - Stores the CallingConv that should be used for each
1727   /// libcall.
1728   CallingConv::ID LibcallCallingConvs[RTLIB::UNKNOWN_LIBCALL];
1729
1730 protected:
1731   /// When lowering \@llvm.memset this field specifies the maximum number of
1732   /// store operations that may be substituted for the call to memset. Targets
1733   /// must set this value based on the cost threshold for that target. Targets
1734   /// should assume that the memset will be done using as many of the largest
1735   /// store operations first, followed by smaller ones, if necessary, per
1736   /// alignment restrictions. For example, storing 9 bytes on a 32-bit machine
1737   /// with 16-bit alignment would result in four 2-byte stores and one 1-byte
1738   /// store.  This only applies to setting a constant array of a constant size.
1739   /// @brief Specify maximum number of store instructions per memset call.
1740   unsigned maxStoresPerMemset;
1741
1742   /// When lowering \@llvm.memcpy this field specifies the maximum number of
1743   /// store operations that may be substituted for a call to memcpy. Targets
1744   /// must set this value based on the cost threshold for that target. Targets
1745   /// should assume that the memcpy will be done using as many of the largest
1746   /// store operations first, followed by smaller ones, if necessary, per
1747   /// alignment restrictions. For example, storing 7 bytes on a 32-bit machine
1748   /// with 32-bit alignment would result in one 4-byte store, a one 2-byte store
1749   /// and one 1-byte store. This only applies to copying a constant array of
1750   /// constant size.
1751   /// @brief Specify maximum bytes of store instructions per memcpy call.
1752   unsigned maxStoresPerMemcpy;
1753
1754   /// When lowering \@llvm.memmove this field specifies the maximum number of
1755   /// store instructions that may be substituted for a call to memmove. Targets
1756   /// must set this value based on the cost threshold for that target. Targets
1757   /// should assume that the memmove will be done using as many of the largest
1758   /// store operations first, followed by smaller ones, if necessary, per
1759   /// alignment restrictions. For example, moving 9 bytes on a 32-bit machine
1760   /// with 8-bit alignment would result in nine 1-byte stores.  This only
1761   /// applies to copying a constant array of constant size.
1762   /// @brief Specify maximum bytes of store instructions per memmove call.
1763   unsigned maxStoresPerMemmove;
1764
1765   /// This field specifies whether the target can benefit from code placement
1766   /// optimization.
1767   bool benefitFromCodePlacementOpt;
1768 };
1769 } // end llvm namespace
1770
1771 #endif