include/llvm/Target/TargetSelectionDAG.td

   1 //===- TargetSelectionDAG.td - Common code for DAG isels ---*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the target-independent interfaces used by SelectionDAG
  11 // instruction selection generators.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 //===----------------------------------------------------------------------===//
  16 // Selection DAG Type Constraint definitions.
  17 //
  18 // Note that the semantics of these constraints are hard coded into tblgen.  To
  19 // modify or add constraints, you have to hack tblgen.
  20 //
  21
  22 class SDTypeConstraint<int opnum> {
  23   int OperandNum = opnum;
  24 }
  25
  26 // SDTCisVT - The specified operand has exactly this VT.
  27 class SDTCisVT<int OpNum, ValueType vt> : SDTypeConstraint<OpNum> {
  28   ValueType VT = vt;
  29 }
  30
  31 class SDTCisPtrTy<int OpNum> : SDTypeConstraint<OpNum>;
  32
  33 // SDTCisInt - The specified operand has integer type.
  34 class SDTCisInt<int OpNum> : SDTypeConstraint<OpNum>;
  35
  36 // SDTCisFP - The specified operand has floating-point type.
  37 class SDTCisFP<int OpNum> : SDTypeConstraint<OpNum>;
  38
  39 // SDTCisVec - The specified operand has a vector type.
  40 class SDTCisVec<int OpNum> : SDTypeConstraint<OpNum>;
  41
  42 // SDTCisSameAs - The two specified operands have identical types.
  43 class SDTCisSameAs<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> {
  44   int OtherOperandNum = OtherOp;
  45 }
  46
  47 // SDTCisVTSmallerThanOp - The specified operand is a VT SDNode, and its type is
  48 // smaller than the 'Other' operand.
  49 class SDTCisVTSmallerThanOp<int OpNum, int OtherOp> : SDTypeConstraint<OpNum> {
  50   int OtherOperandNum = OtherOp;
  51 }
  52
  53 class SDTCisOpSmallerThanOp<int SmallOp, int BigOp> : SDTypeConstraint<SmallOp>{
  54   int BigOperandNum = BigOp;
  55 }
  56
  57 /// SDTCisEltOfVec - This indicates that ThisOp is a scalar type of the same
  58 /// type as the element type of OtherOp, which is a vector type.
  59 class SDTCisEltOfVec<int ThisOp, int OtherOp>
  60   : SDTypeConstraint<ThisOp> {
  61   int OtherOpNum = OtherOp;
  62 }
  63
  64 /// SDTCisSubVecOfVec - This indicates that ThisOp is a vector type
  65 /// with length less that of OtherOp, which is a vector type.
  66 class SDTCisSubVecOfVec<int ThisOp, int OtherOp>
  67   : SDTypeConstraint<ThisOp> {
  68   int OtherOpNum = OtherOp;
  69 }
  70
  71 //===----------------------------------------------------------------------===//
  72 // Selection DAG Type Profile definitions.
  73 //
  74 // These use the constraints defined above to describe the type requirements of
  75 // the various nodes.  These are not hard coded into tblgen, allowing targets to
  76 // add their own if needed.
  77 //
  78
  79 // SDTypeProfile - This profile describes the type requirements of a Selection
  80 // DAG node.
  81 class SDTypeProfile<int numresults, int numoperands,
  82                     list<SDTypeConstraint> constraints> {
  83   int NumResults = numresults;
  84   int NumOperands = numoperands;
  85   list<SDTypeConstraint> Constraints = constraints;
  86 }
  87
  88 // Builtin profiles.
  89 def SDTIntLeaf: SDTypeProfile<1, 0, [SDTCisInt<0>]>;         // for 'imm'.
  90 def SDTFPLeaf : SDTypeProfile<1, 0, [SDTCisFP<0>]>;          // for 'fpimm'.
  91 def SDTPtrLeaf: SDTypeProfile<1, 0, [SDTCisPtrTy<0>]>;       // for '&g'.
  92 def SDTOther  : SDTypeProfile<1, 0, [SDTCisVT<0, OtherVT>]>; // for 'vt'.
  93 def SDTUNDEF  : SDTypeProfile<1, 0, []>;                     // for 'undef'.
  94 def SDTUnaryOp  : SDTypeProfile<1, 1, []>;                   // for bitconvert.
  95
  96 def SDTIntBinOp : SDTypeProfile<1, 2, [     // add, and, or, xor, udiv, etc.
  97   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisInt<0>
  98 ]>;
  99 def SDTIntShiftOp : SDTypeProfile<1, 2, [   // shl, sra, srl
 100   SDTCisSameAs<0, 1>, SDTCisInt<0>, SDTCisInt<2>
 101 ]>;
 102 def SDTIntBinHiLoOp : SDTypeProfile<2, 2, [ // mulhi, mullo, sdivrem, udivrem
 103   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisSameAs<0, 3>,SDTCisInt<0>
 104 ]>;
 105
 106 def SDTFPBinOp : SDTypeProfile<1, 2, [      // fadd, fmul, etc.
 107   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisFP<0>
 108 ]>;
 109 def SDTFPSignOp : SDTypeProfile<1, 2, [     // fcopysign.
 110   SDTCisSameAs<0, 1>, SDTCisFP<0>, SDTCisFP<2>
 111 ]>;
 112 def SDTFPTernaryOp : SDTypeProfile<1, 3, [  // fmadd, fnmsub, etc.
 113   SDTCisSameAs<0, 1>, SDTCisSameAs<0, 2>, SDTCisSameAs<0, 3>, SDTCisFP<0>
 114 ]>;
 115 def SDTIntUnaryOp : SDTypeProfile<1, 1, [   // ctlz
 116   SDTCisSameAs<0, 1>, SDTCisInt<0>
 117 ]>;
 118 def SDTIntExtendOp : SDTypeProfile<1, 1, [  // sext, zext, anyext
 119   SDTCisInt<0>, SDTCisInt<1>, SDTCisOpSmallerThanOp<1, 0>
 120 ]>;
 121 def SDTIntTruncOp  : SDTypeProfile<1, 1, [  // trunc
 122   SDTCisInt<0>, SDTCisInt<1>, SDTCisOpSmallerThanOp<0, 1>
 123 ]>;
 124 def SDTFPUnaryOp  : SDTypeProfile<1, 1, [   // fneg, fsqrt, etc
 125   SDTCisSameAs<0, 1>, SDTCisFP<0>
 126 ]>;
 127 def SDTFPRoundOp  : SDTypeProfile<1, 1, [   // fround
 128   SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<0, 1>
 129 ]>;
 130 def SDTFPExtendOp  : SDTypeProfile<1, 1, [  // fextend
 131   SDTCisFP<0>, SDTCisFP<1>, SDTCisOpSmallerThanOp<1, 0>
 132 ]>;
 133 def SDTIntToFPOp : SDTypeProfile<1, 1, [    // [su]int_to_fp
 134   SDTCisFP<0>, SDTCisInt<1>
 135 ]>;
 136 def SDTFPToIntOp : SDTypeProfile<1, 1, [    // fp_to_[su]int
 137   SDTCisInt<0>, SDTCisFP<1>
 138 ]>;
 139 def SDTExtInreg : SDTypeProfile<1, 2, [     // sext_inreg
 140   SDTCisSameAs<0, 1>, SDTCisInt<0>, SDTCisVT<2, OtherVT>,
 141   SDTCisVTSmallerThanOp<2, 1>
 142 ]>;
 143
 144 def SDTSetCC : SDTypeProfile<1, 3, [        // setcc
 145   SDTCisInt<0>, SDTCisSameAs<1, 2>, SDTCisVT<3, OtherVT>
 146 ]>;
 147
 148 def SDTSelect : SDTypeProfile<1, 3, [       // select
 149   SDTCisInt<1>, SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>
 150 ]>;
 151
 152 def SDTVSelect : SDTypeProfile<1, 3, [       // vselect
 153   SDTCisInt<1>, SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>
 154 ]>;
 155
 156 def SDTSelectCC : SDTypeProfile<1, 5, [     // select_cc
 157   SDTCisSameAs<1, 2>, SDTCisSameAs<3, 4>, SDTCisSameAs<0, 3>,
 158   SDTCisVT<5, OtherVT>
 159 ]>;
 160
 161 def SDTBr : SDTypeProfile<0, 1, [           // br
 162   SDTCisVT<0, OtherVT>
 163 ]>;
 164
 165 def SDTBrcond : SDTypeProfile<0, 2, [       // brcond
 166   SDTCisInt<0>, SDTCisVT<1, OtherVT>
 167 ]>;
 168
 169 def SDTBrind : SDTypeProfile<0, 1, [        // brind
 170   SDTCisPtrTy<0>
 171 ]>;
 172
 173 def SDTNone : SDTypeProfile<0, 0, []>;      // ret, trap
 174
 175 def SDTLoad : SDTypeProfile<1, 1, [         // load
 176   SDTCisPtrTy<1>
 177 ]>;
 178
 179 def SDTStore : SDTypeProfile<0, 2, [        // store
 180   SDTCisPtrTy<1>
 181 ]>;
 182
 183 def SDTIStore : SDTypeProfile<1, 3, [       // indexed store
 184   SDTCisSameAs<0, 2>, SDTCisPtrTy<0>, SDTCisPtrTy<3>
 185 ]>;
 186
 187 def SDTVecShuffle : SDTypeProfile<1, 2, [
 188   SDTCisSameAs<0, 1>, SDTCisSameAs<1, 2>
 189 ]>;
 190 def SDTVecExtract : SDTypeProfile<1, 2, [   // vector extract
 191   SDTCisEltOfVec<0, 1>, SDTCisPtrTy<2>
 192 ]>;
 193 def SDTVecInsert : SDTypeProfile<1, 3, [    // vector insert
 194   SDTCisEltOfVec<2, 1>, SDTCisSameAs<0, 1>, SDTCisPtrTy<3>
 195 ]>;
 196
 197 def SDTSubVecExtract : SDTypeProfile<1, 2, [// subvector extract
 198   SDTCisSubVecOfVec<0,1>, SDTCisInt<2>
 199 ]>;
 200 def SDTSubVecInsert : SDTypeProfile<1, 3, [ // subvector insert
 201   SDTCisSubVecOfVec<2, 1>, SDTCisSameAs<0,1>, SDTCisInt<3>
 202 ]>;
 203
 204 def SDTPrefetch : SDTypeProfile<0, 4, [     // prefetch
 205   SDTCisPtrTy<0>, SDTCisSameAs<1, 2>, SDTCisSameAs<1, 3>, SDTCisInt<1>
 206 ]>;
 207
 208 def SDTMemBarrier : SDTypeProfile<0, 5, [   // memory barier
 209   SDTCisSameAs<0,1>,  SDTCisSameAs<0,2>,  SDTCisSameAs<0,3>, SDTCisSameAs<0,4>,
 210   SDTCisInt<0>
 211 ]>;
 212 def SDTAtomicFence : SDTypeProfile<0, 2, [
 213   SDTCisSameAs<0,1>, SDTCisPtrTy<0>
 214 ]>;
 215 def SDTAtomic3 : SDTypeProfile<1, 3, [
 216   SDTCisSameAs<0,2>,  SDTCisSameAs<0,3>, SDTCisInt<0>, SDTCisPtrTy<1>
 217 ]>;
 218 def SDTAtomic2 : SDTypeProfile<1, 2, [
 219   SDTCisSameAs<0,2>, SDTCisInt<0>, SDTCisPtrTy<1>
 220 ]>;
 221 def SDTAtomicStore : SDTypeProfile<0, 2, [
 222   SDTCisPtrTy<0>, SDTCisInt<1>
 223 ]>;
 224 def SDTAtomicLoad : SDTypeProfile<1, 1, [
 225   SDTCisInt<0>, SDTCisPtrTy<1>
 226 ]>;
 227
 228 def SDTConvertOp : SDTypeProfile<1, 5, [ //cvtss, su, us, uu, ff, fs, fu, sf, su
 229   SDTCisVT<2, OtherVT>, SDTCisVT<3, OtherVT>, SDTCisPtrTy<4>, SDTCisPtrTy<5>
 230 ]>;
 231
 232 class SDCallSeqStart<list<SDTypeConstraint> constraints> :
 233         SDTypeProfile<0, 1, constraints>;
 234 class SDCallSeqEnd<list<SDTypeConstraint> constraints> :
 235         SDTypeProfile<0, 2, constraints>;
 236
 237 //===----------------------------------------------------------------------===//
 238 // Selection DAG Node Properties.
 239 //
 240 // Note: These are hard coded into tblgen.
 241 //
 242 class SDNodeProperty;
 243 def SDNPCommutative : SDNodeProperty;   // X op Y == Y op X
 244 def SDNPAssociative : SDNodeProperty;   // (X op Y) op Z == X op (Y op Z)
 245 def SDNPHasChain    : SDNodeProperty;   // R/W chain operand and result
 246 def SDNPOutGlue     : SDNodeProperty;   // Write a flag result
 247 def SDNPInGlue      : SDNodeProperty;   // Read a flag operand
 248 def SDNPOptInGlue   : SDNodeProperty;   // Optionally read a flag operand
 249 def SDNPMayStore    : SDNodeProperty;   // May write to memory, sets 'mayStore'.
 250 def SDNPMayLoad     : SDNodeProperty;   // May read memory, sets 'mayLoad'.
 251 def SDNPSideEffect  : SDNodeProperty;   // Sets 'HasUnmodelledSideEffects'.
 252 def SDNPMemOperand  : SDNodeProperty;   // Touches memory, has assoc MemOperand
 253 def SDNPVariadic    : SDNodeProperty;   // Node has variable arguments.
 254 def SDNPWantRoot    : SDNodeProperty;   // ComplexPattern gets the root of match
 255 def SDNPWantParent  : SDNodeProperty;   // ComplexPattern gets the parent
 256
 257 //===----------------------------------------------------------------------===//
 258 // Selection DAG Pattern Operations
 259 class SDPatternOperator;
 260
 261 //===----------------------------------------------------------------------===//
 262 // Selection DAG Node definitions.
 263 //
 264 class SDNode<string opcode, SDTypeProfile typeprof,
 265              list<SDNodeProperty> props = [], string sdclass = "SDNode">
 266              : SDPatternOperator {
 267   string Opcode  = opcode;
 268   string SDClass = sdclass;
 269   list<SDNodeProperty> Properties = props;
 270   SDTypeProfile TypeProfile = typeprof;
 271 }
 272
 273 // Special TableGen-recognized dag nodes
 274 def set;
 275 def implicit;
 276 def node;
 277 def srcvalue;
 278
 279 def imm        : SDNode<"ISD::Constant"  , SDTIntLeaf , [], "ConstantSDNode">;
 280 def timm       : SDNode<"ISD::TargetConstant",SDTIntLeaf, [], "ConstantSDNode">;
 281 def fpimm      : SDNode<"ISD::ConstantFP", SDTFPLeaf  , [], "ConstantFPSDNode">;
 282 def vt         : SDNode<"ISD::VALUETYPE" , SDTOther   , [], "VTSDNode">;
 283 def bb         : SDNode<"ISD::BasicBlock", SDTOther   , [], "BasicBlockSDNode">;
 284 def cond       : SDNode<"ISD::CONDCODE"  , SDTOther   , [], "CondCodeSDNode">;
 285 def undef      : SDNode<"ISD::UNDEF"     , SDTUNDEF   , []>;
 286 def globaladdr : SDNode<"ISD::GlobalAddress",         SDTPtrLeaf, [],
 287                         "GlobalAddressSDNode">;
 288 def tglobaladdr : SDNode<"ISD::TargetGlobalAddress",  SDTPtrLeaf, [],
 289                          "GlobalAddressSDNode">;
 290 def globaltlsaddr : SDNode<"ISD::GlobalTLSAddress",         SDTPtrLeaf, [],
 291                           "GlobalAddressSDNode">;
 292 def tglobaltlsaddr : SDNode<"ISD::TargetGlobalTLSAddress",  SDTPtrLeaf, [],
 293                            "GlobalAddressSDNode">;
 294 def constpool   : SDNode<"ISD::ConstantPool",         SDTPtrLeaf, [],
 295                          "ConstantPoolSDNode">;
 296 def tconstpool  : SDNode<"ISD::TargetConstantPool",   SDTPtrLeaf, [],
 297                          "ConstantPoolSDNode">;
 298 def jumptable   : SDNode<"ISD::JumpTable",            SDTPtrLeaf, [],
 299                          "JumpTableSDNode">;
 300 def tjumptable  : SDNode<"ISD::TargetJumpTable",      SDTPtrLeaf, [],
 301                          "JumpTableSDNode">;
 302 def frameindex  : SDNode<"ISD::FrameIndex",           SDTPtrLeaf, [],
 303                          "FrameIndexSDNode">;
 304 def tframeindex : SDNode<"ISD::TargetFrameIndex",     SDTPtrLeaf, [],
 305                          "FrameIndexSDNode">;
 306 def externalsym : SDNode<"ISD::ExternalSymbol",       SDTPtrLeaf, [],
 307                          "ExternalSymbolSDNode">;
 308 def texternalsym: SDNode<"ISD::TargetExternalSymbol", SDTPtrLeaf, [],
 309                          "ExternalSymbolSDNode">;
 310 def blockaddress : SDNode<"ISD::BlockAddress",        SDTPtrLeaf, [],
 311                          "BlockAddressSDNode">;
 312 def tblockaddress: SDNode<"ISD::TargetBlockAddress",  SDTPtrLeaf, [],
 313                          "BlockAddressSDNode">;
 314
 315 def add        : SDNode<"ISD::ADD"       , SDTIntBinOp   ,
 316                         [SDNPCommutative, SDNPAssociative]>;
 317 def sub        : SDNode<"ISD::SUB"       , SDTIntBinOp>;
 318 def mul        : SDNode<"ISD::MUL"       , SDTIntBinOp,
 319                         [SDNPCommutative, SDNPAssociative]>;
 320 def mulhs      : SDNode<"ISD::MULHS"     , SDTIntBinOp, [SDNPCommutative]>;
 321 def mulhu      : SDNode<"ISD::MULHU"     , SDTIntBinOp, [SDNPCommutative]>;
 322 def smullohi   : SDNode<"ISD::SMUL_LOHI" , SDTIntBinHiLoOp, [SDNPCommutative]>;
 323 def umullohi   : SDNode<"ISD::UMUL_LOHI" , SDTIntBinHiLoOp, [SDNPCommutative]>;
 324 def sdiv       : SDNode<"ISD::SDIV"      , SDTIntBinOp>;
 325 def udiv       : SDNode<"ISD::UDIV"      , SDTIntBinOp>;
 326 def srem       : SDNode<"ISD::SREM"      , SDTIntBinOp>;
 327 def urem       : SDNode<"ISD::UREM"      , SDTIntBinOp>;
 328 def sdivrem    : SDNode<"ISD::SDIVREM"   , SDTIntBinHiLoOp>;
 329 def udivrem    : SDNode<"ISD::UDIVREM"   , SDTIntBinHiLoOp>;
 330 def srl        : SDNode<"ISD::SRL"       , SDTIntShiftOp>;
 331 def sra        : SDNode<"ISD::SRA"       , SDTIntShiftOp>;
 332 def shl        : SDNode<"ISD::SHL"       , SDTIntShiftOp>;
 333 def rotl       : SDNode<"ISD::ROTL"      , SDTIntShiftOp>;
 334 def rotr       : SDNode<"ISD::ROTR"      , SDTIntShiftOp>;
 335 def and        : SDNode<"ISD::AND"       , SDTIntBinOp,
 336                         [SDNPCommutative, SDNPAssociative]>;
 337 def or         : SDNode<"ISD::OR"        , SDTIntBinOp,
 338                         [SDNPCommutative, SDNPAssociative]>;
 339 def xor        : SDNode<"ISD::XOR"       , SDTIntBinOp,
 340                         [SDNPCommutative, SDNPAssociative]>;
 341 def addc       : SDNode<"ISD::ADDC"      , SDTIntBinOp,
 342                         [SDNPCommutative, SDNPOutGlue]>;
 343 def adde       : SDNode<"ISD::ADDE"      , SDTIntBinOp,
 344                         [SDNPCommutative, SDNPOutGlue, SDNPInGlue]>;
 345 def subc       : SDNode<"ISD::SUBC"      , SDTIntBinOp,
 346                         [SDNPOutGlue]>;
 347 def sube       : SDNode<"ISD::SUBE"      , SDTIntBinOp,
 348                         [SDNPOutGlue, SDNPInGlue]>;
 349
 350 def sext_inreg : SDNode<"ISD::SIGN_EXTEND_INREG", SDTExtInreg>;
 351 def bswap      : SDNode<"ISD::BSWAP"      , SDTIntUnaryOp>;
 352 def ctlz       : SDNode<"ISD::CTLZ"       , SDTIntUnaryOp>;
 353 def cttz       : SDNode<"ISD::CTTZ"       , SDTIntUnaryOp>;
 354 def ctpop      : SDNode<"ISD::CTPOP"      , SDTIntUnaryOp>;
 355 def ctlz_zero_undef : SDNode<"ISD::CTLZ_ZERO_UNDEF", SDTIntUnaryOp>;
 356 def cttz_zero_undef : SDNode<"ISD::CTTZ_ZERO_UNDEF", SDTIntUnaryOp>;
 357 def sext       : SDNode<"ISD::SIGN_EXTEND", SDTIntExtendOp>;
 358 def zext       : SDNode<"ISD::ZERO_EXTEND", SDTIntExtendOp>;
 359 def anyext     : SDNode<"ISD::ANY_EXTEND" , SDTIntExtendOp>;
 360 def trunc      : SDNode<"ISD::TRUNCATE"   , SDTIntTruncOp>;
 361 def bitconvert : SDNode<"ISD::BITCAST"    , SDTUnaryOp>;
 362 def extractelt : SDNode<"ISD::EXTRACT_VECTOR_ELT", SDTVecExtract>;
 363 def insertelt  : SDNode<"ISD::INSERT_VECTOR_ELT", SDTVecInsert>;
 364
 365
 366 def fadd       : SDNode<"ISD::FADD"       , SDTFPBinOp, [SDNPCommutative]>;
 367 def fsub       : SDNode<"ISD::FSUB"       , SDTFPBinOp>;
 368 def fmul       : SDNode<"ISD::FMUL"       , SDTFPBinOp, [SDNPCommutative]>;
 369 def fdiv       : SDNode<"ISD::FDIV"       , SDTFPBinOp>;
 370 def frem       : SDNode<"ISD::FREM"       , SDTFPBinOp>;
 371 def fma        : SDNode<"ISD::FMA"        , SDTFPTernaryOp>;
 372 def fabs       : SDNode<"ISD::FABS"       , SDTFPUnaryOp>;
 373 def fgetsign   : SDNode<"ISD::FGETSIGN"   , SDTFPToIntOp>;
 374 def fneg       : SDNode<"ISD::FNEG"       , SDTFPUnaryOp>;
 375 def fsqrt      : SDNode<"ISD::FSQRT"      , SDTFPUnaryOp>;
 376 def fsin       : SDNode<"ISD::FSIN"       , SDTFPUnaryOp>;
 377 def fcos       : SDNode<"ISD::FCOS"       , SDTFPUnaryOp>;
 378 def fexp2      : SDNode<"ISD::FEXP2"      , SDTFPUnaryOp>;
 379 def fpow       : SDNode<"ISD::FPOW"       , SDTFPBinOp>;
 380 def flog2      : SDNode<"ISD::FLOG2"      , SDTFPUnaryOp>;
 381 def frint      : SDNode<"ISD::FRINT"      , SDTFPUnaryOp>;
 382 def ftrunc     : SDNode<"ISD::FTRUNC"     , SDTFPUnaryOp>;
 383 def fceil      : SDNode<"ISD::FCEIL"      , SDTFPUnaryOp>;
 384 def ffloor     : SDNode<"ISD::FFLOOR"     , SDTFPUnaryOp>;
 385 def fnearbyint : SDNode<"ISD::FNEARBYINT" , SDTFPUnaryOp>;
 386 def frnd       : SDNode<"ISD::FROUND"     , SDTFPUnaryOp>;
 387
 388 def fround     : SDNode<"ISD::FP_ROUND"   , SDTFPRoundOp>;
 389 def fextend    : SDNode<"ISD::FP_EXTEND"  , SDTFPExtendOp>;
 390 def fcopysign  : SDNode<"ISD::FCOPYSIGN"  , SDTFPSignOp>;
 391
 392 def sint_to_fp : SDNode<"ISD::SINT_TO_FP" , SDTIntToFPOp>;
 393 def uint_to_fp : SDNode<"ISD::UINT_TO_FP" , SDTIntToFPOp>;
 394 def fp_to_sint : SDNode<"ISD::FP_TO_SINT" , SDTFPToIntOp>;
 395 def fp_to_uint : SDNode<"ISD::FP_TO_UINT" , SDTFPToIntOp>;
 396 def f16_to_f32 : SDNode<"ISD::FP16_TO_FP32", SDTIntToFPOp>;
 397 def f32_to_f16 : SDNode<"ISD::FP32_TO_FP16", SDTFPToIntOp>;
 398
 399 def setcc      : SDNode<"ISD::SETCC"      , SDTSetCC>;
 400 def select     : SDNode<"ISD::SELECT"     , SDTSelect>;
 401 def vselect    : SDNode<"ISD::VSELECT"    , SDTVSelect>;
 402 def selectcc   : SDNode<"ISD::SELECT_CC"  , SDTSelectCC>;
 403
 404 def brcond     : SDNode<"ISD::BRCOND"     , SDTBrcond, [SDNPHasChain]>;
 405 def brind      : SDNode<"ISD::BRIND"      , SDTBrind,  [SDNPHasChain]>;
 406 def br         : SDNode<"ISD::BR"         , SDTBr,     [SDNPHasChain]>;
 407 def trap       : SDNode<"ISD::TRAP"       , SDTNone,
 408                         [SDNPHasChain, SDNPSideEffect]>;
 409 def debugtrap  : SDNode<"ISD::DEBUGTRAP"  , SDTNone,
 410                         [SDNPHasChain, SDNPSideEffect]>;
 411
 412 def prefetch   : SDNode<"ISD::PREFETCH"   , SDTPrefetch,
 413                         [SDNPHasChain, SDNPMayLoad, SDNPMayStore,
 414                          SDNPMemOperand]>;
 415
 416 def readcyclecounter : SDNode<"ISD::READCYCLECOUNTER", SDTIntLeaf,
 417                      [SDNPHasChain, SDNPSideEffect]>;
 418
 419 def atomic_fence : SDNode<"ISD::ATOMIC_FENCE" , SDTAtomicFence,
 420                           [SDNPHasChain, SDNPSideEffect]>;
 421
 422 def atomic_cmp_swap : SDNode<"ISD::ATOMIC_CMP_SWAP" , SDTAtomic3,
 423                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 424 def atomic_load_add : SDNode<"ISD::ATOMIC_LOAD_ADD" , SDTAtomic2,
 425                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 426 def atomic_swap     : SDNode<"ISD::ATOMIC_SWAP", SDTAtomic2,
 427                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 428 def atomic_load_sub : SDNode<"ISD::ATOMIC_LOAD_SUB" , SDTAtomic2,
 429                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 430 def atomic_load_and : SDNode<"ISD::ATOMIC_LOAD_AND" , SDTAtomic2,
 431                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 432 def atomic_load_or  : SDNode<"ISD::ATOMIC_LOAD_OR" , SDTAtomic2,
 433                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 434 def atomic_load_xor : SDNode<"ISD::ATOMIC_LOAD_XOR" , SDTAtomic2,
 435                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 436 def atomic_load_nand: SDNode<"ISD::ATOMIC_LOAD_NAND", SDTAtomic2,
 437                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 438 def atomic_load_min : SDNode<"ISD::ATOMIC_LOAD_MIN", SDTAtomic2,
 439                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 440 def atomic_load_max : SDNode<"ISD::ATOMIC_LOAD_MAX", SDTAtomic2,
 441                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 442 def atomic_load_umin : SDNode<"ISD::ATOMIC_LOAD_UMIN", SDTAtomic2,
 443                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 444 def atomic_load_umax : SDNode<"ISD::ATOMIC_LOAD_UMAX", SDTAtomic2,
 445                     [SDNPHasChain, SDNPMayStore, SDNPMayLoad, SDNPMemOperand]>;
 446 def atomic_load      : SDNode<"ISD::ATOMIC_LOAD", SDTAtomicLoad,
 447                     [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 448 def atomic_store     : SDNode<"ISD::ATOMIC_STORE", SDTAtomicStore,
 449                     [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 450
 451 // Do not use ld, st directly. Use load, extload, sextload, zextload, store,
 452 // and truncst (see below).
 453 def ld         : SDNode<"ISD::LOAD"       , SDTLoad,
 454                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
 455 def st         : SDNode<"ISD::STORE"      , SDTStore,
 456                         [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 457 def ist        : SDNode<"ISD::STORE"      , SDTIStore,
 458                         [SDNPHasChain, SDNPMayStore, SDNPMemOperand]>;
 459
 460 def vector_shuffle : SDNode<"ISD::VECTOR_SHUFFLE", SDTVecShuffle, []>;
 461 def build_vector : SDNode<"ISD::BUILD_VECTOR", SDTypeProfile<1, -1, []>, []>;
 462 def scalar_to_vector : SDNode<"ISD::SCALAR_TO_VECTOR", SDTypeProfile<1, 1, []>,
 463                               []>;
 464 def vector_extract : SDNode<"ISD::EXTRACT_VECTOR_ELT",
 465     SDTypeProfile<1, 2, [SDTCisPtrTy<2>]>, []>;
 466 def vector_insert : SDNode<"ISD::INSERT_VECTOR_ELT",
 467     SDTypeProfile<1, 3, [SDTCisSameAs<0, 1>, SDTCisPtrTy<3>]>, []>;
 468
 469 // This operator does not do subvector type checking.  The ARM
 470 // backend, at least, needs it.
 471 def vector_extract_subvec : SDNode<"ISD::EXTRACT_SUBVECTOR",
 472     SDTypeProfile<1, 2, [SDTCisInt<2>, SDTCisVec<1>, SDTCisVec<0>]>,
 473     []>;
 474
 475 // This operator does subvector type checking.
 476 def extract_subvector : SDNode<"ISD::EXTRACT_SUBVECTOR", SDTSubVecExtract, []>;
 477 def insert_subvector : SDNode<"ISD::INSERT_SUBVECTOR", SDTSubVecInsert, []>;
 478
 479 // Nodes for intrinsics, you should use the intrinsic itself and let tblgen use
 480 // these internally.  Don't reference these directly.
 481 def intrinsic_void : SDNode<"ISD::INTRINSIC_VOID",
 482                             SDTypeProfile<0, -1, [SDTCisPtrTy<0>]>,
 483                             [SDNPHasChain]>;
 484 def intrinsic_w_chain : SDNode<"ISD::INTRINSIC_W_CHAIN",
 485                                SDTypeProfile<1, -1, [SDTCisPtrTy<1>]>,
 486                                [SDNPHasChain]>;
 487 def intrinsic_wo_chain : SDNode<"ISD::INTRINSIC_WO_CHAIN",
 488                                 SDTypeProfile<1, -1, [SDTCisPtrTy<1>]>, []>;
 489
 490 // Do not use cvt directly. Use cvt forms below
 491 def cvt : SDNode<"ISD::CONVERT_RNDSAT", SDTConvertOp>;
 492
 493 //===----------------------------------------------------------------------===//
 494 // Selection DAG Condition Codes
 495
 496 class CondCode; // ISD::CondCode enums
 497 def SETOEQ : CondCode; def SETOGT : CondCode;
 498 def SETOGE : CondCode; def SETOLT : CondCode; def SETOLE : CondCode;
 499 def SETONE : CondCode; def SETO   : CondCode; def SETUO  : CondCode;
 500 def SETUEQ : CondCode; def SETUGT : CondCode; def SETUGE : CondCode;
 501 def SETULT : CondCode; def SETULE : CondCode; def SETUNE : CondCode;
 502
 503 def SETEQ : CondCode; def SETGT : CondCode; def SETGE : CondCode;
 504 def SETLT : CondCode; def SETLE : CondCode; def SETNE : CondCode;
 505
 506
 507 //===----------------------------------------------------------------------===//
 508 // Selection DAG Node Transformation Functions.
 509 //
 510 // This mechanism allows targets to manipulate nodes in the output DAG once a
 511 // match has been formed.  This is typically used to manipulate immediate
 512 // values.
 513 //
 514 class SDNodeXForm<SDNode opc, code xformFunction> {
 515   SDNode Opcode = opc;
 516   code XFormFunction = xformFunction;
 517 }
 518
 519 def NOOP_SDNodeXForm : SDNodeXForm<imm, [{}]>;
 520
 521 //===----------------------------------------------------------------------===//
 522 // PatPred Subclasses.
 523 //
 524 // These allow specifying different sorts of predicates that control whether a
 525 // node is matched.
 526 //
 527 class PatPred;
 528
 529 class CodePatPred<code predicate> : PatPred {
 530   code PredicateCode = predicate;
 531 }
 532
 533
 534 //===----------------------------------------------------------------------===//
 535 // Selection DAG Pattern Fragments.
 536 //
 537 // Pattern fragments are reusable chunks of dags that match specific things.
 538 // They can take arguments and have C++ predicates that control whether they
 539 // match.  They are intended to make the patterns for common instructions more
 540 // compact and readable.
 541 //
 542
 543 /// PatFrag - Represents a pattern fragment.  This can match something on the
 544 /// DAG, from a single node to multiple nested other fragments.
 545 ///
 546 class PatFrag<dag ops, dag frag, code pred = [{}],
 547               SDNodeXForm xform = NOOP_SDNodeXForm> : SDPatternOperator {
 548   dag Operands = ops;
 549   dag Fragment = frag;
 550   code PredicateCode = pred;
 551   code ImmediateCode = [{}];
 552   SDNodeXForm OperandTransform = xform;
 553 }
 554
 555 // PatLeaf's are pattern fragments that have no operands.  This is just a helper
 556 // to define immediates and other common things concisely.
 557 class PatLeaf<dag frag, code pred = [{}], SDNodeXForm xform = NOOP_SDNodeXForm>
 558  : PatFrag<(ops), frag, pred, xform>;
 559
 560
 561 // ImmLeaf is a pattern fragment with a constraint on the immediate.  The
 562 // constraint is a function that is run on the immediate (always with the value
 563 // sign extended out to an int64_t) as Imm.  For example:
 564 //
 565 //  def immSExt8 : ImmLeaf<i16, [{ return (char)Imm == Imm; }]>;
 566 //
 567 // this is a more convenient form to match 'imm' nodes in than PatLeaf and also
 568 // is preferred over using PatLeaf because it allows the code generator to
 569 // reason more about the constraint.
 570 //
 571 // If FastIsel should ignore all instructions that have an operand of this type,
 572 // the FastIselShouldIgnore flag can be set.  This is an optimization to reduce
 573 // the code size of the generated fast instruction selector.
 574 class ImmLeaf<ValueType vt, code pred, SDNodeXForm xform = NOOP_SDNodeXForm>
 575   : PatFrag<(ops), (vt imm), [{}], xform> {
 576   let ImmediateCode = pred;
 577   bit FastIselShouldIgnore = 0;
 578 }
 579
 580
 581 // Leaf fragments.
 582
 583 def vtInt      : PatLeaf<(vt),  [{ return N->getVT().isInteger(); }]>;
 584 def vtFP       : PatLeaf<(vt),  [{ return N->getVT().isFloatingPoint(); }]>;
 585
 586 def immAllOnesV: PatLeaf<(build_vector), [{
 587   return ISD::isBuildVectorAllOnes(N);
 588 }]>;
 589 def immAllZerosV: PatLeaf<(build_vector), [{
 590   return ISD::isBuildVectorAllZeros(N);
 591 }]>;
 592
 593
 594
 595 // Other helper fragments.
 596 def not  : PatFrag<(ops node:$in), (xor node:$in, -1)>;
 597 def vnot : PatFrag<(ops node:$in), (xor node:$in, immAllOnesV)>;
 598 def ineg : PatFrag<(ops node:$in), (sub 0, node:$in)>;
 599
 600 // null_frag - The null pattern operator is used in multiclass instantiations
 601 // which accept an SDPatternOperator for use in matching patterns for internal
 602 // definitions. When expanding a pattern, if the null fragment is referenced
 603 // in the expansion, the pattern is discarded and it is as-if '[]' had been
 604 // specified. This allows multiclasses to have the isel patterns be optional.
 605 def null_frag : SDPatternOperator;
 606
 607 // load fragments.
 608 def unindexedload : PatFrag<(ops node:$ptr), (ld node:$ptr), [{
 609   return cast<LoadSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
 610 }]>;
 611 def load : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 612   return cast<LoadSDNode>(N)->getExtensionType() == ISD::NON_EXTLOAD;
 613 }]>;
 614
 615 // extending load fragments.
 616 def extload   : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 617   return cast<LoadSDNode>(N)->getExtensionType() == ISD::EXTLOAD;
 618 }]>;
 619 def sextload  : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 620   return cast<LoadSDNode>(N)->getExtensionType() == ISD::SEXTLOAD;
 621 }]>;
 622 def zextload  : PatFrag<(ops node:$ptr), (unindexedload node:$ptr), [{
 623   return cast<LoadSDNode>(N)->getExtensionType() == ISD::ZEXTLOAD;
 624 }]>;
 625
 626 def extloadi1  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 627   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 628 }]>;
 629 def extloadi8  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 630   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 631 }]>;
 632 def extloadi16 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 633   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 634 }]>;
 635 def extloadi32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 636   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 637 }]>;
 638 def extloadf32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 639   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::f32;
 640 }]>;
 641 def extloadf64 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 642   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::f64;
 643 }]>;
 644
 645 def sextloadi1  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 646   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 647 }]>;
 648 def sextloadi8  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 649   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 650 }]>;
 651 def sextloadi16 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 652   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 653 }]>;
 654 def sextloadi32 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 655   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 656 }]>;
 657
 658 def zextloadi1  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 659   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i1;
 660 }]>;
 661 def zextloadi8  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 662   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i8;
 663 }]>;
 664 def zextloadi16 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 665   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i16;
 666 }]>;
 667 def zextloadi32 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 668   return cast<LoadSDNode>(N)->getMemoryVT() == MVT::i32;
 669 }]>;
 670
 671 def extloadvi1  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 672   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 673 }]>;
 674 def extloadvi8  : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 675   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 676 }]>;
 677 def extloadvi16 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 678   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 679 }]>;
 680 def extloadvi32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 681   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 682 }]>;
 683 def extloadvf32 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 684   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::f32;
 685 }]>;
 686 def extloadvf64 : PatFrag<(ops node:$ptr), (extload node:$ptr), [{
 687   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::f64;
 688 }]>;
 689
 690 def sextloadvi1  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 691   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 692 }]>;
 693 def sextloadvi8  : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 694   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 695 }]>;
 696 def sextloadvi16 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 697   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 698 }]>;
 699 def sextloadvi32 : PatFrag<(ops node:$ptr), (sextload node:$ptr), [{
 700   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 701 }]>;
 702
 703 def zextloadvi1  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 704   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i1;
 705 }]>;
 706 def zextloadvi8  : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 707   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i8;
 708 }]>;
 709 def zextloadvi16 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 710   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i16;
 711 }]>;
 712 def zextloadvi32 : PatFrag<(ops node:$ptr), (zextload node:$ptr), [{
 713   return cast<LoadSDNode>(N)->getMemoryVT().getScalarType() == MVT::i32;
 714 }]>;
 715
 716 // store fragments.
 717 def unindexedstore : PatFrag<(ops node:$val, node:$ptr),
 718                              (st node:$val, node:$ptr), [{
 719   return cast<StoreSDNode>(N)->getAddressingMode() == ISD::UNINDEXED;
 720 }]>;
 721 def store : PatFrag<(ops node:$val, node:$ptr),
 722                     (unindexedstore node:$val, node:$ptr), [{
 723   return !cast<StoreSDNode>(N)->isTruncatingStore();
 724 }]>;
 725
 726 // truncstore fragments.
 727 def truncstore : PatFrag<(ops node:$val, node:$ptr),
 728                          (unindexedstore node:$val, node:$ptr), [{
 729   return cast<StoreSDNode>(N)->isTruncatingStore();
 730 }]>;
 731 def truncstorei8 : PatFrag<(ops node:$val, node:$ptr),
 732                            (truncstore node:$val, node:$ptr), [{
 733   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 734 }]>;
 735 def truncstorei16 : PatFrag<(ops node:$val, node:$ptr),
 736                             (truncstore node:$val, node:$ptr), [{
 737   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 738 }]>;
 739 def truncstorei32 : PatFrag<(ops node:$val, node:$ptr),
 740                             (truncstore node:$val, node:$ptr), [{
 741   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 742 }]>;
 743 def truncstoref32 : PatFrag<(ops node:$val, node:$ptr),
 744                             (truncstore node:$val, node:$ptr), [{
 745   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 746 }]>;
 747 def truncstoref64 : PatFrag<(ops node:$val, node:$ptr),
 748                             (truncstore node:$val, node:$ptr), [{
 749   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f64;
 750 }]>;
 751
 752 // indexed store fragments.
 753 def istore : PatFrag<(ops node:$val, node:$base, node:$offset),
 754                      (ist node:$val, node:$base, node:$offset), [{
 755   return !cast<StoreSDNode>(N)->isTruncatingStore();
 756 }]>;
 757
 758 def pre_store : PatFrag<(ops node:$val, node:$base, node:$offset),
 759                         (istore node:$val, node:$base, node:$offset), [{
 760   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 761   return AM == ISD::PRE_INC || AM == ISD::PRE_DEC;
 762 }]>;
 763
 764 def itruncstore : PatFrag<(ops node:$val, node:$base, node:$offset),
 765                           (ist node:$val, node:$base, node:$offset), [{
 766   return cast<StoreSDNode>(N)->isTruncatingStore();
 767 }]>;
 768 def pre_truncst : PatFrag<(ops node:$val, node:$base, node:$offset),
 769                           (itruncstore node:$val, node:$base, node:$offset), [{
 770   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 771   return AM == ISD::PRE_INC || AM == ISD::PRE_DEC;
 772 }]>;
 773 def pre_truncsti1 : PatFrag<(ops node:$val, node:$base, node:$offset),
 774                             (pre_truncst node:$val, node:$base, node:$offset), [{
 775   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
 776 }]>;
 777 def pre_truncsti8 : PatFrag<(ops node:$val, node:$base, node:$offset),
 778                             (pre_truncst node:$val, node:$base, node:$offset), [{
 779   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 780 }]>;
 781 def pre_truncsti16 : PatFrag<(ops node:$val, node:$base, node:$offset),
 782                              (pre_truncst node:$val, node:$base, node:$offset), [{
 783   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 784 }]>;
 785 def pre_truncsti32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 786                              (pre_truncst node:$val, node:$base, node:$offset), [{
 787   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 788 }]>;
 789 def pre_truncstf32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 790                              (pre_truncst node:$val, node:$base, node:$offset), [{
 791   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 792 }]>;
 793
 794 def post_store : PatFrag<(ops node:$val, node:$ptr, node:$offset),
 795                          (istore node:$val, node:$ptr, node:$offset), [{
 796   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 797   return AM == ISD::POST_INC || AM == ISD::POST_DEC;
 798 }]>;
 799
 800 def post_truncst : PatFrag<(ops node:$val, node:$base, node:$offset),
 801                            (itruncstore node:$val, node:$base, node:$offset), [{
 802   ISD::MemIndexedMode AM = cast<StoreSDNode>(N)->getAddressingMode();
 803   return AM == ISD::POST_INC || AM == ISD::POST_DEC;
 804 }]>;
 805 def post_truncsti1 : PatFrag<(ops node:$val, node:$base, node:$offset),
 806                              (post_truncst node:$val, node:$base, node:$offset), [{
 807   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
 808 }]>;
 809 def post_truncsti8 : PatFrag<(ops node:$val, node:$base, node:$offset),
 810                              (post_truncst node:$val, node:$base, node:$offset), [{
 811   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i8;
 812 }]>;
 813 def post_truncsti16 : PatFrag<(ops node:$val, node:$base, node:$offset),
 814                               (post_truncst node:$val, node:$base, node:$offset), [{
 815   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i16;
 816 }]>;
 817 def post_truncsti32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 818                               (post_truncst node:$val, node:$base, node:$offset), [{
 819   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i32;
 820 }]>;
 821 def post_truncstf32 : PatFrag<(ops node:$val, node:$base, node:$offset),
 822                               (post_truncst node:$val, node:$base, node:$offset), [{
 823   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::f32;
 824 }]>;
 825
 826 // setcc convenience fragments.
 827 def setoeq : PatFrag<(ops node:$lhs, node:$rhs),
 828                      (setcc node:$lhs, node:$rhs, SETOEQ)>;
 829 def setogt : PatFrag<(ops node:$lhs, node:$rhs),
 830                      (setcc node:$lhs, node:$rhs, SETOGT)>;
 831 def setoge : PatFrag<(ops node:$lhs, node:$rhs),
 832                      (setcc node:$lhs, node:$rhs, SETOGE)>;
 833 def setolt : PatFrag<(ops node:$lhs, node:$rhs),
 834                      (setcc node:$lhs, node:$rhs, SETOLT)>;
 835 def setole : PatFrag<(ops node:$lhs, node:$rhs),
 836                      (setcc node:$lhs, node:$rhs, SETOLE)>;
 837 def setone : PatFrag<(ops node:$lhs, node:$rhs),
 838                      (setcc node:$lhs, node:$rhs, SETONE)>;
 839 def seto   : PatFrag<(ops node:$lhs, node:$rhs),
 840                      (setcc node:$lhs, node:$rhs, SETO)>;
 841 def setuo  : PatFrag<(ops node:$lhs, node:$rhs),
 842                      (setcc node:$lhs, node:$rhs, SETUO)>;
 843 def setueq : PatFrag<(ops node:$lhs, node:$rhs),
 844                      (setcc node:$lhs, node:$rhs, SETUEQ)>;
 845 def setugt : PatFrag<(ops node:$lhs, node:$rhs),
 846                      (setcc node:$lhs, node:$rhs, SETUGT)>;
 847 def setuge : PatFrag<(ops node:$lhs, node:$rhs),
 848                      (setcc node:$lhs, node:$rhs, SETUGE)>;
 849 def setult : PatFrag<(ops node:$lhs, node:$rhs),
 850                      (setcc node:$lhs, node:$rhs, SETULT)>;
 851 def setule : PatFrag<(ops node:$lhs, node:$rhs),
 852                      (setcc node:$lhs, node:$rhs, SETULE)>;
 853 def setune : PatFrag<(ops node:$lhs, node:$rhs),
 854                      (setcc node:$lhs, node:$rhs, SETUNE)>;
 855 def seteq  : PatFrag<(ops node:$lhs, node:$rhs),
 856                      (setcc node:$lhs, node:$rhs, SETEQ)>;
 857 def setgt  : PatFrag<(ops node:$lhs, node:$rhs),
 858                      (setcc node:$lhs, node:$rhs, SETGT)>;
 859 def setge  : PatFrag<(ops node:$lhs, node:$rhs),
 860                      (setcc node:$lhs, node:$rhs, SETGE)>;
 861 def setlt  : PatFrag<(ops node:$lhs, node:$rhs),
 862                      (setcc node:$lhs, node:$rhs, SETLT)>;
 863 def setle  : PatFrag<(ops node:$lhs, node:$rhs),
 864                      (setcc node:$lhs, node:$rhs, SETLE)>;
 865 def setne  : PatFrag<(ops node:$lhs, node:$rhs),
 866                      (setcc node:$lhs, node:$rhs, SETNE)>;
 867
 868 def atomic_cmp_swap_8 :
 869   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 870           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 871   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 872 }]>;
 873 def atomic_cmp_swap_16 :
 874   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 875           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 876   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 877 }]>;
 878 def atomic_cmp_swap_32 :
 879   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 880           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 881   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 882 }]>;
 883 def atomic_cmp_swap_64 :
 884   PatFrag<(ops node:$ptr, node:$cmp, node:$swap),
 885           (atomic_cmp_swap node:$ptr, node:$cmp, node:$swap), [{
 886   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 887 }]>;
 888
 889 multiclass binary_atomic_op<SDNode atomic_op> {
 890   def _8 : PatFrag<(ops node:$ptr, node:$val),
 891                    (atomic_op node:$ptr, node:$val), [{
 892     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 893   }]>;
 894   def _16 : PatFrag<(ops node:$ptr, node:$val),
 895                    (atomic_op node:$ptr, node:$val), [{
 896     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 897   }]>;
 898   def _32 : PatFrag<(ops node:$ptr, node:$val),
 899                    (atomic_op node:$ptr, node:$val), [{
 900     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 901   }]>;
 902   def _64 : PatFrag<(ops node:$ptr, node:$val),
 903                    (atomic_op node:$ptr, node:$val), [{
 904     return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 905   }]>;
 906 }
 907
 908 defm atomic_load_add  : binary_atomic_op<atomic_load_add>;
 909 defm atomic_swap      : binary_atomic_op<atomic_swap>;
 910 defm atomic_load_sub  : binary_atomic_op<atomic_load_sub>;
 911 defm atomic_load_and  : binary_atomic_op<atomic_load_and>;
 912 defm atomic_load_or   : binary_atomic_op<atomic_load_or>;
 913 defm atomic_load_xor  : binary_atomic_op<atomic_load_xor>;
 914 defm atomic_load_nand : binary_atomic_op<atomic_load_nand>;
 915 defm atomic_load_min  : binary_atomic_op<atomic_load_min>;
 916 defm atomic_load_max  : binary_atomic_op<atomic_load_max>;
 917 defm atomic_load_umin : binary_atomic_op<atomic_load_umin>;
 918 defm atomic_load_umax : binary_atomic_op<atomic_load_umax>;
 919 defm atomic_store     : binary_atomic_op<atomic_store>;
 920
 921 def atomic_load_8 :
 922   PatFrag<(ops node:$ptr),
 923           (atomic_load node:$ptr), [{
 924   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i8;
 925 }]>;
 926 def atomic_load_16 :
 927   PatFrag<(ops node:$ptr),
 928           (atomic_load node:$ptr), [{
 929   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i16;
 930 }]>;
 931 def atomic_load_32 :
 932   PatFrag<(ops node:$ptr),
 933           (atomic_load node:$ptr), [{
 934   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i32;
 935 }]>;
 936 def atomic_load_64 :
 937   PatFrag<(ops node:$ptr),
 938           (atomic_load node:$ptr), [{
 939   return cast<AtomicSDNode>(N)->getMemoryVT() == MVT::i64;
 940 }]>;
 941
 942 //===----------------------------------------------------------------------===//
 943 // Selection DAG CONVERT_RNDSAT patterns
 944
 945 def cvtff : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 946     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 947        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FF;
 948     }]>;
 949
 950 def cvtss : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 951     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 952        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SS;
 953     }]>;
 954
 955 def cvtsu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 956     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 957        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SU;
 958     }]>;
 959
 960 def cvtus : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 961     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 962        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_US;
 963     }]>;
 964
 965 def cvtuu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 966     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 967        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_UU;
 968     }]>;
 969
 970 def cvtsf : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 971     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 972        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_SF;
 973     }]>;
 974
 975 def cvtuf : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 976     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 977        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_UF;
 978     }]>;
 979
 980 def cvtfs : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 981     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 982        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FS;
 983     }]>;
 984
 985 def cvtfu : PatFrag<(ops node:$val, node:$dty, node:$sty, node:$rd, node:$sat),
 986     (cvt node:$val, node:$dty, node:$sty, node:$rd, node:$sat), [{
 987        return cast<CvtRndSatSDNode>(N)->getCvtCode() == ISD::CVT_FU;
 988     }]>;
 989
 990 //===----------------------------------------------------------------------===//
 991 // Selection DAG Pattern Support.
 992 //
 993 // Patterns are what are actually matched against by the target-flavored
 994 // instruction selection DAG.  Instructions defined by the target implicitly
 995 // define patterns in most cases, but patterns can also be explicitly added when
 996 // an operation is defined by a sequence of instructions (e.g. loading a large
 997 // immediate value on RISC targets that do not support immediates as large as
 998 // their GPRs).
 999 //
1000
1001 class Pattern<dag patternToMatch, list<dag> resultInstrs> {
1002   dag             PatternToMatch  = patternToMatch;
1003   list<dag>       ResultInstrs    = resultInstrs;
1004   list<Predicate> Predicates      = [];  // See class Instruction in Target.td.
1005   int             AddedComplexity = 0;   // See class Instruction in Target.td.
1006 }
1007
1008 // Pat - A simple (but common) form of a pattern, which produces a simple result
1009 // not needing a full list.
1010 class Pat<dag pattern, dag result> : Pattern<pattern, [result]>;
1011
1012 //===----------------------------------------------------------------------===//
1013 // Complex pattern definitions.
1014 //
1015
1016 // Complex patterns, e.g. X86 addressing mode, requires pattern matching code
1017 // in C++. NumOperands is the number of operands returned by the select function;
1018 // SelectFunc is the name of the function used to pattern match the max. pattern;
1019 // RootNodes are the list of possible root nodes of the sub-dags to match.
1020 // e.g. X86 addressing mode - def addr : ComplexPattern<4, "SelectAddr", [add]>;
1021 //
1022 class ComplexPattern<ValueType ty, int numops, string fn,
1023                      list<SDNode> roots = [], list<SDNodeProperty> props = []> {
1024   ValueType Ty = ty;
1025   int NumOperands = numops;
1026   string SelectFunc = fn;
1027   list<SDNode> RootNodes = roots;
1028   list<SDNodeProperty> Properties = props;
1029 }