include/video/omapdss.h

   1 /*
   2  * Copyright (C) 2008 Nokia Corporation
   3  * Author: Tomi Valkeinen <tomi.valkeinen@nokia.com>
   4  *
   5  * This program is free software; you can redistribute it and/or modify it
   6  * under the terms of the GNU General Public License version 2 as published by
   7  * the Free Software Foundation.
   8  *
   9  * This program is distributed in the hope that it will be useful, but WITHOUT
  10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  11  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  12  * more details.
  13  *
  14  * You should have received a copy of the GNU General Public License along with
  15  * this program.  If not, see <http://www.gnu.org/licenses/>.
  16  */
  17
  18 #ifndef __OMAP_OMAPDSS_H
  19 #define __OMAP_OMAPDSS_H
  20
  21 #include <linux/list.h>
  22 #include <linux/kobject.h>
  23 #include <linux/device.h>
  24
  25 #define DISPC_IRQ_FRAMEDONE             (1 << 0)
  26 #define DISPC_IRQ_VSYNC                 (1 << 1)
  27 #define DISPC_IRQ_EVSYNC_EVEN           (1 << 2)
  28 #define DISPC_IRQ_EVSYNC_ODD            (1 << 3)
  29 #define DISPC_IRQ_ACBIAS_COUNT_STAT     (1 << 4)
  30 #define DISPC_IRQ_PROG_LINE_NUM         (1 << 5)
  31 #define DISPC_IRQ_GFX_FIFO_UNDERFLOW    (1 << 6)
  32 #define DISPC_IRQ_GFX_END_WIN           (1 << 7)
  33 #define DISPC_IRQ_PAL_GAMMA_MASK        (1 << 8)
  34 #define DISPC_IRQ_OCP_ERR               (1 << 9)
  35 #define DISPC_IRQ_VID1_FIFO_UNDERFLOW   (1 << 10)
  36 #define DISPC_IRQ_VID1_END_WIN          (1 << 11)
  37 #define DISPC_IRQ_VID2_FIFO_UNDERFLOW   (1 << 12)
  38 #define DISPC_IRQ_VID2_END_WIN          (1 << 13)
  39 #define DISPC_IRQ_SYNC_LOST             (1 << 14)
  40 #define DISPC_IRQ_SYNC_LOST_DIGIT       (1 << 15)
  41 #define DISPC_IRQ_WAKEUP                (1 << 16)
  42 #define DISPC_IRQ_SYNC_LOST2            (1 << 17)
  43 #define DISPC_IRQ_VSYNC2                (1 << 18)
  44 #define DISPC_IRQ_VID3_END_WIN          (1 << 19)
  45 #define DISPC_IRQ_VID3_FIFO_UNDERFLOW   (1 << 20)
  46 #define DISPC_IRQ_ACBIAS_COUNT_STAT2    (1 << 21)
  47 #define DISPC_IRQ_FRAMEDONE2            (1 << 22)
  48 #define DISPC_IRQ_FRAMEDONEWB           (1 << 23)
  49 #define DISPC_IRQ_FRAMEDONETV           (1 << 24)
  50 #define DISPC_IRQ_WBBUFFEROVERFLOW      (1 << 25)
  51 #define DISPC_IRQ_FRAMEDONE3            (1 << 26)
  52 #define DISPC_IRQ_VSYNC3                (1 << 27)
  53 #define DISPC_IRQ_ACBIAS_COUNT_STAT3    (1 << 28)
  54 #define DISPC_IRQ_SYNC_LOST3            (1 << 29)
  55
  56 struct omap_dss_device;
  57 struct omap_overlay_manager;
  58 struct snd_aes_iec958;
  59 struct snd_cea_861_aud_if;
  60
  61 enum omap_display_type {
  62         OMAP_DISPLAY_TYPE_NONE          = 0,
  63         OMAP_DISPLAY_TYPE_DPI           = 1 << 0,
  64         OMAP_DISPLAY_TYPE_DBI           = 1 << 1,
  65         OMAP_DISPLAY_TYPE_SDI           = 1 << 2,
  66         OMAP_DISPLAY_TYPE_DSI           = 1 << 3,
  67         OMAP_DISPLAY_TYPE_VENC          = 1 << 4,
  68         OMAP_DISPLAY_TYPE_HDMI          = 1 << 5,
  69 };
  70
  71 enum omap_plane {
  72         OMAP_DSS_GFX    = 0,
  73         OMAP_DSS_VIDEO1 = 1,
  74         OMAP_DSS_VIDEO2 = 2,
  75         OMAP_DSS_VIDEO3 = 3,
  76 };
  77
  78 enum omap_channel {
  79         OMAP_DSS_CHANNEL_LCD    = 0,
  80         OMAP_DSS_CHANNEL_DIGIT  = 1,
  81         OMAP_DSS_CHANNEL_LCD2   = 2,
  82         OMAP_DSS_CHANNEL_LCD3   = 3,
  83 };
  84
  85 enum omap_color_mode {
  86         OMAP_DSS_COLOR_CLUT1    = 1 << 0,  /* BITMAP 1 */
  87         OMAP_DSS_COLOR_CLUT2    = 1 << 1,  /* BITMAP 2 */
  88         OMAP_DSS_COLOR_CLUT4    = 1 << 2,  /* BITMAP 4 */
  89         OMAP_DSS_COLOR_CLUT8    = 1 << 3,  /* BITMAP 8 */
  90         OMAP_DSS_COLOR_RGB12U   = 1 << 4,  /* RGB12, 16-bit container */
  91         OMAP_DSS_COLOR_ARGB16   = 1 << 5,  /* ARGB16 */
  92         OMAP_DSS_COLOR_RGB16    = 1 << 6,  /* RGB16 */
  93         OMAP_DSS_COLOR_RGB24U   = 1 << 7,  /* RGB24, 32-bit container */
  94         OMAP_DSS_COLOR_RGB24P   = 1 << 8,  /* RGB24, 24-bit container */
  95         OMAP_DSS_COLOR_YUV2     = 1 << 9,  /* YUV2 4:2:2 co-sited */
  96         OMAP_DSS_COLOR_UYVY     = 1 << 10, /* UYVY 4:2:2 co-sited */
  97         OMAP_DSS_COLOR_ARGB32   = 1 << 11, /* ARGB32 */
  98         OMAP_DSS_COLOR_RGBA32   = 1 << 12, /* RGBA32 */
  99         OMAP_DSS_COLOR_RGBX32   = 1 << 13, /* RGBx32 */
 100         OMAP_DSS_COLOR_NV12             = 1 << 14, /* NV12 format: YUV 4:2:0 */
 101         OMAP_DSS_COLOR_RGBA16           = 1 << 15, /* RGBA16 - 4444 */
 102         OMAP_DSS_COLOR_RGBX16           = 1 << 16, /* RGBx16 - 4444 */
 103         OMAP_DSS_COLOR_ARGB16_1555      = 1 << 17, /* ARGB16 - 1555 */
 104         OMAP_DSS_COLOR_XRGB16_1555      = 1 << 18, /* xRGB16 - 1555 */
 105 };
 106
 107 enum omap_lcd_display_type {
 108         OMAP_DSS_LCD_DISPLAY_STN,
 109         OMAP_DSS_LCD_DISPLAY_TFT,
 110 };
 111
 112 enum omap_dss_load_mode {
 113         OMAP_DSS_LOAD_CLUT_AND_FRAME    = 0,
 114         OMAP_DSS_LOAD_CLUT_ONLY         = 1,
 115         OMAP_DSS_LOAD_FRAME_ONLY        = 2,
 116         OMAP_DSS_LOAD_CLUT_ONCE_FRAME   = 3,
 117 };
 118
 119 enum omap_dss_trans_key_type {
 120         OMAP_DSS_COLOR_KEY_GFX_DST = 0,
 121         OMAP_DSS_COLOR_KEY_VID_SRC = 1,
 122 };
 123
 124 enum omap_rfbi_te_mode {
 125         OMAP_DSS_RFBI_TE_MODE_1 = 1,
 126         OMAP_DSS_RFBI_TE_MODE_2 = 2,
 127 };
 128
 129 enum omap_panel_config {
 130         OMAP_DSS_LCD_IVS                = 1<<0,
 131         OMAP_DSS_LCD_IHS                = 1<<1,
 132         OMAP_DSS_LCD_IPC                = 1<<2,
 133         OMAP_DSS_LCD_IEO                = 1<<3,
 134         OMAP_DSS_LCD_RF                 = 1<<4,
 135         OMAP_DSS_LCD_ONOFF              = 1<<5,
 136 };
 137
 138 enum omap_dss_venc_type {
 139         OMAP_DSS_VENC_TYPE_COMPOSITE,
 140         OMAP_DSS_VENC_TYPE_SVIDEO,
 141 };
 142
 143 enum omap_dss_dsi_pixel_format {
 144         OMAP_DSS_DSI_FMT_RGB888,
 145         OMAP_DSS_DSI_FMT_RGB666,
 146         OMAP_DSS_DSI_FMT_RGB666_PACKED,
 147         OMAP_DSS_DSI_FMT_RGB565,
 148 };
 149
 150 enum omap_dss_dsi_mode {
 151         OMAP_DSS_DSI_CMD_MODE = 0,
 152         OMAP_DSS_DSI_VIDEO_MODE,
 153 };
 154
 155 enum omap_display_caps {
 156         OMAP_DSS_DISPLAY_CAP_MANUAL_UPDATE      = 1 << 0,
 157         OMAP_DSS_DISPLAY_CAP_TEAR_ELIM          = 1 << 1,
 158 };
 159
 160 enum omap_dss_display_state {
 161         OMAP_DSS_DISPLAY_DISABLED = 0,
 162         OMAP_DSS_DISPLAY_ACTIVE,
 163         OMAP_DSS_DISPLAY_SUSPENDED,
 164 };
 165
 166 enum omap_dss_audio_state {
 167         OMAP_DSS_AUDIO_DISABLED = 0,
 168         OMAP_DSS_AUDIO_ENABLED,
 169         OMAP_DSS_AUDIO_CONFIGURED,
 170         OMAP_DSS_AUDIO_PLAYING,
 171 };
 172
 173 enum omap_dss_rotation_type {
 174         OMAP_DSS_ROT_DMA        = 1 << 0,
 175         OMAP_DSS_ROT_VRFB       = 1 << 1,
 176         OMAP_DSS_ROT_TILER      = 1 << 2,
 177 };
 178
 179 /* clockwise rotation angle */
 180 enum omap_dss_rotation_angle {
 181         OMAP_DSS_ROT_0   = 0,
 182         OMAP_DSS_ROT_90  = 1,
 183         OMAP_DSS_ROT_180 = 2,
 184         OMAP_DSS_ROT_270 = 3,
 185 };
 186
 187 enum omap_overlay_caps {
 188         OMAP_DSS_OVL_CAP_SCALE = 1 << 0,
 189         OMAP_DSS_OVL_CAP_GLOBAL_ALPHA = 1 << 1,
 190         OMAP_DSS_OVL_CAP_PRE_MULT_ALPHA = 1 << 2,
 191         OMAP_DSS_OVL_CAP_ZORDER = 1 << 3,
 192 };
 193
 194 enum omap_overlay_manager_caps {
 195         OMAP_DSS_DUMMY_VALUE, /* add a dummy value to prevent compiler error */
 196 };
 197
 198 enum omap_dss_clk_source {
 199         OMAP_DSS_CLK_SRC_FCK = 0,               /* OMAP2/3: DSS1_ALWON_FCLK
 200                                                  * OMAP4: DSS_FCLK */
 201         OMAP_DSS_CLK_SRC_DSI_PLL_HSDIV_DISPC,   /* OMAP3: DSI1_PLL_FCLK
 202                                                  * OMAP4: PLL1_CLK1 */
 203         OMAP_DSS_CLK_SRC_DSI_PLL_HSDIV_DSI,     /* OMAP3: DSI2_PLL_FCLK
 204                                                  * OMAP4: PLL1_CLK2 */
 205         OMAP_DSS_CLK_SRC_DSI2_PLL_HSDIV_DISPC,  /* OMAP4: PLL2_CLK1 */
 206         OMAP_DSS_CLK_SRC_DSI2_PLL_HSDIV_DSI,    /* OMAP4: PLL2_CLK2 */
 207 };
 208
 209 enum omap_hdmi_flags {
 210         OMAP_HDMI_SDA_SCL_EXTERNAL_PULLUP = 1 << 0,
 211 };
 212
 213 /* RFBI */
 214
 215 struct rfbi_timings {
 216         int cs_on_time;
 217         int cs_off_time;
 218         int we_on_time;
 219         int we_off_time;
 220         int re_on_time;
 221         int re_off_time;
 222         int we_cycle_time;
 223         int re_cycle_time;
 224         int cs_pulse_width;
 225         int access_time;
 226
 227         int clk_div;
 228
 229         u32 tim[5];             /* set by rfbi_convert_timings() */
 230
 231         int converted;
 232 };
 233
 234 void omap_rfbi_write_command(const void *buf, u32 len);
 235 void omap_rfbi_read_data(void *buf, u32 len);
 236 void omap_rfbi_write_data(const void *buf, u32 len);
 237 void omap_rfbi_write_pixels(const void __iomem *buf, int scr_width,
 238                 u16 x, u16 y,
 239                 u16 w, u16 h);
 240 int omap_rfbi_enable_te(bool enable, unsigned line);
 241 int omap_rfbi_setup_te(enum omap_rfbi_te_mode mode,
 242                              unsigned hs_pulse_time, unsigned vs_pulse_time,
 243                              int hs_pol_inv, int vs_pol_inv, int extif_div);
 244 void rfbi_bus_lock(void);
 245 void rfbi_bus_unlock(void);
 246
 247 /* DSI */
 248
 249 struct omap_dss_dsi_videomode_data {
 250         /* DSI video mode blanking data */
 251         /* Unit: byte clock cycles */
 252         u16 hsa;
 253         u16 hfp;
 254         u16 hbp;
 255         /* Unit: line clocks */
 256         u16 vsa;
 257         u16 vfp;
 258         u16 vbp;
 259
 260         /* DSI blanking modes */
 261         int blanking_mode;
 262         int hsa_blanking_mode;
 263         int hbp_blanking_mode;
 264         int hfp_blanking_mode;
 265
 266         /* Video port sync events */
 267         int vp_de_pol;
 268         int vp_hsync_pol;
 269         int vp_vsync_pol;
 270         bool vp_vsync_end;
 271         bool vp_hsync_end;
 272
 273         bool ddr_clk_always_on;
 274         int window_sync;
 275 };
 276
 277 void dsi_bus_lock(struct omap_dss_device *dssdev);
 278 void dsi_bus_unlock(struct omap_dss_device *dssdev);
 279 int dsi_vc_dcs_write(struct omap_dss_device *dssdev, int channel, u8 *data,
 280                 int len);
 281 int dsi_vc_generic_write(struct omap_dss_device *dssdev, int channel, u8 *data,
 282                 int len);
 283 int dsi_vc_dcs_write_0(struct omap_dss_device *dssdev, int channel, u8 dcs_cmd);
 284 int dsi_vc_generic_write_0(struct omap_dss_device *dssdev, int channel);
 285 int dsi_vc_dcs_write_1(struct omap_dss_device *dssdev, int channel, u8 dcs_cmd,
 286                 u8 param);
 287 int dsi_vc_generic_write_1(struct omap_dss_device *dssdev, int channel,
 288                 u8 param);
 289 int dsi_vc_generic_write_2(struct omap_dss_device *dssdev, int channel,
 290                 u8 param1, u8 param2);
 291 int dsi_vc_dcs_write_nosync(struct omap_dss_device *dssdev, int channel,
 292                 u8 *data, int len);
 293 int dsi_vc_generic_write_nosync(struct omap_dss_device *dssdev, int channel,
 294                 u8 *data, int len);
 295 int dsi_vc_dcs_read(struct omap_dss_device *dssdev, int channel, u8 dcs_cmd,
 296                 u8 *buf, int buflen);
 297 int dsi_vc_generic_read_0(struct omap_dss_device *dssdev, int channel, u8 *buf,
 298                 int buflen);
 299 int dsi_vc_generic_read_1(struct omap_dss_device *dssdev, int channel, u8 param,
 300                 u8 *buf, int buflen);
 301 int dsi_vc_generic_read_2(struct omap_dss_device *dssdev, int channel,
 302                 u8 param1, u8 param2, u8 *buf, int buflen);
 303 int dsi_vc_set_max_rx_packet_size(struct omap_dss_device *dssdev, int channel,
 304                 u16 len);
 305 int dsi_vc_send_null(struct omap_dss_device *dssdev, int channel);
 306 int dsi_vc_send_bta_sync(struct omap_dss_device *dssdev, int channel);
 307 int dsi_enable_video_output(struct omap_dss_device *dssdev, int channel);
 308 void dsi_disable_video_output(struct omap_dss_device *dssdev, int channel);
 309
 310 /* Board specific data */
 311 struct omap_dss_board_info {
 312         int (*get_context_loss_count)(struct device *dev);
 313         int num_devices;
 314         struct omap_dss_device **devices;
 315         struct omap_dss_device *default_device;
 316         int (*dsi_enable_pads)(int dsi_id, unsigned lane_mask);
 317         void (*dsi_disable_pads)(int dsi_id, unsigned lane_mask);
 318         int (*set_min_bus_tput)(struct device *dev, unsigned long r);
 319 };
 320
 321 /* Init with the board info */
 322 extern int omap_display_init(struct omap_dss_board_info *board_data);
 323 /* HDMI mux init*/
 324 extern int omap_hdmi_init(enum omap_hdmi_flags flags);
 325
 326 struct omap_video_timings {
 327         /* Unit: pixels */
 328         u16 x_res;
 329         /* Unit: pixels */
 330         u16 y_res;
 331         /* Unit: KHz */
 332         u32 pixel_clock;
 333         /* Unit: pixel clocks */
 334         u16 hsw;        /* Horizontal synchronization pulse width */
 335         /* Unit: pixel clocks */
 336         u16 hfp;        /* Horizontal front porch */
 337         /* Unit: pixel clocks */
 338         u16 hbp;        /* Horizontal back porch */
 339         /* Unit: line clocks */
 340         u16 vsw;        /* Vertical synchronization pulse width */
 341         /* Unit: line clocks */
 342         u16 vfp;        /* Vertical front porch */
 343         /* Unit: line clocks */
 344         u16 vbp;        /* Vertical back porch */
 345 };
 346
 347 #ifdef CONFIG_OMAP2_DSS_VENC
 348 /* Hardcoded timings for tv modes. Venc only uses these to
 349  * identify the mode, and does not actually use the configs
 350  * itself. However, the configs should be something that
 351  * a normal monitor can also show */
 352 extern const struct omap_video_timings omap_dss_pal_timings;
 353 extern const struct omap_video_timings omap_dss_ntsc_timings;
 354 #endif
 355
 356 struct omap_dss_cpr_coefs {
 357         s16 rr, rg, rb;
 358         s16 gr, gg, gb;
 359         s16 br, bg, bb;
 360 };
 361
 362 struct omap_overlay_info {
 363         u32 paddr;
 364         u32 p_uv_addr;  /* for NV12 format */
 365         u16 screen_width;
 366         u16 width;
 367         u16 height;
 368         enum omap_color_mode color_mode;
 369         u8 rotation;
 370         enum omap_dss_rotation_type rotation_type;
 371         bool mirror;
 372
 373         u16 pos_x;
 374         u16 pos_y;
 375         u16 out_width;  /* if 0, out_width == width */
 376         u16 out_height; /* if 0, out_height == height */
 377         u8 global_alpha;
 378         u8 pre_mult_alpha;
 379         u8 zorder;
 380 };
 381
 382 struct omap_overlay {
 383         struct kobject kobj;
 384         struct list_head list;
 385
 386         /* static fields */
 387         const char *name;
 388         enum omap_plane id;
 389         enum omap_color_mode supported_modes;
 390         enum omap_overlay_caps caps;
 391
 392         /* dynamic fields */
 393         struct omap_overlay_manager *manager;
 394
 395         /*
 396          * The following functions do not block:
 397          *
 398          * is_enabled
 399          * set_overlay_info
 400          * get_overlay_info
 401          *
 402          * The rest of the functions may block and cannot be called from
 403          * interrupt context
 404          */
 405
 406         int (*enable)(struct omap_overlay *ovl);
 407         int (*disable)(struct omap_overlay *ovl);
 408         bool (*is_enabled)(struct omap_overlay *ovl);
 409
 410         int (*set_manager)(struct omap_overlay *ovl,
 411                 struct omap_overlay_manager *mgr);
 412         int (*unset_manager)(struct omap_overlay *ovl);
 413
 414         int (*set_overlay_info)(struct omap_overlay *ovl,
 415                         struct omap_overlay_info *info);
 416         void (*get_overlay_info)(struct omap_overlay *ovl,
 417                         struct omap_overlay_info *info);
 418
 419         int (*wait_for_go)(struct omap_overlay *ovl);
 420 };
 421
 422 struct omap_overlay_manager_info {
 423         u32 default_color;
 424
 425         enum omap_dss_trans_key_type trans_key_type;
 426         u32 trans_key;
 427         bool trans_enabled;
 428
 429         bool partial_alpha_enabled;
 430
 431         bool cpr_enable;
 432         struct omap_dss_cpr_coefs cpr_coefs;
 433 };
 434
 435 struct omap_overlay_manager {
 436         struct kobject kobj;
 437
 438         /* static fields */
 439         const char *name;
 440         enum omap_channel id;
 441         enum omap_overlay_manager_caps caps;
 442         struct list_head overlays;
 443         enum omap_display_type supported_displays;
 444
 445         /* dynamic fields */
 446         struct omap_dss_device *device;
 447
 448         /*
 449          * The following functions do not block:
 450          *
 451          * set_manager_info
 452          * get_manager_info
 453          * apply
 454          *
 455          * The rest of the functions may block and cannot be called from
 456          * interrupt context
 457          */
 458
 459         int (*set_device)(struct omap_overlay_manager *mgr,
 460                 struct omap_dss_device *dssdev);
 461         int (*unset_device)(struct omap_overlay_manager *mgr);
 462
 463         int (*set_manager_info)(struct omap_overlay_manager *mgr,
 464                         struct omap_overlay_manager_info *info);
 465         void (*get_manager_info)(struct omap_overlay_manager *mgr,
 466                         struct omap_overlay_manager_info *info);
 467
 468         int (*apply)(struct omap_overlay_manager *mgr);
 469         int (*wait_for_go)(struct omap_overlay_manager *mgr);
 470         int (*wait_for_vsync)(struct omap_overlay_manager *mgr);
 471 };
 472
 473 /* 22 pins means 1 clk lane and 10 data lanes */
 474 #define OMAP_DSS_MAX_DSI_PINS 22
 475
 476 struct omap_dsi_pin_config {
 477         int num_pins;
 478         /*
 479          * pin numbers in the following order:
 480          * clk+, clk-
 481          * data1+, data1-
 482          * data2+, data2-
 483          * ...
 484          */
 485         int pins[OMAP_DSS_MAX_DSI_PINS];
 486 };
 487
 488 struct omap_dss_device {
 489         struct device dev;
 490
 491         enum omap_display_type type;
 492
 493         enum omap_channel channel;
 494
 495         union {
 496                 struct {
 497                         u8 data_lines;
 498                 } dpi;
 499
 500                 struct {
 501                         u8 channel;
 502                         u8 data_lines;
 503                 } rfbi;
 504
 505                 struct {
 506                         u8 datapairs;
 507                 } sdi;
 508
 509                 struct {
 510                         int module;
 511
 512                         bool ext_te;
 513                         u8 ext_te_gpio;
 514                 } dsi;
 515
 516                 struct {
 517                         enum omap_dss_venc_type type;
 518                         bool invert_polarity;
 519                 } venc;
 520         } phy;
 521
 522         struct {
 523                 struct {
 524                         struct {
 525                                 u16 lck_div;
 526                                 u16 pck_div;
 527                                 enum omap_dss_clk_source lcd_clk_src;
 528                         } channel;
 529
 530                         enum omap_dss_clk_source dispc_fclk_src;
 531                 } dispc;
 532
 533                 struct {
 534                         /* regn is one greater than TRM's REGN value */
 535                         u16 regn;
 536                         u16 regm;
 537                         u16 regm_dispc;
 538                         u16 regm_dsi;
 539
 540                         u16 lp_clk_div;
 541                         enum omap_dss_clk_source dsi_fclk_src;
 542                 } dsi;
 543
 544                 struct {
 545                         /* regn is one greater than TRM's REGN value */
 546                         u16 regn;
 547                         u16 regm2;
 548                 } hdmi;
 549         } clocks;
 550
 551         struct {
 552                 struct omap_video_timings timings;
 553
 554                 int acbi;       /* ac-bias pin transitions per interrupt */
 555                 /* Unit: line clocks */
 556                 int acb;        /* ac-bias pin frequency */
 557
 558                 enum omap_panel_config config;
 559
 560                 enum omap_dss_dsi_pixel_format dsi_pix_fmt;
 561                 enum omap_dss_dsi_mode dsi_mode;
 562                 struct omap_dss_dsi_videomode_data dsi_vm_data;
 563         } panel;
 564
 565         struct {
 566                 u8 pixel_size;
 567                 struct rfbi_timings rfbi_timings;
 568         } ctrl;
 569
 570         int reset_gpio;
 571
 572         int max_backlight_level;
 573
 574         const char *name;
 575
 576         /* used to match device to driver */
 577         const char *driver_name;
 578
 579         void *data;
 580
 581         struct omap_dss_driver *driver;
 582
 583         /* helper variable for driver suspend/resume */
 584         bool activate_after_resume;
 585
 586         enum omap_display_caps caps;
 587
 588         struct omap_overlay_manager *manager;
 589
 590         enum omap_dss_display_state state;
 591
 592         enum omap_dss_audio_state audio_state;
 593
 594         /* platform specific  */
 595         int (*platform_enable)(struct omap_dss_device *dssdev);
 596         void (*platform_disable)(struct omap_dss_device *dssdev);
 597         int (*set_backlight)(struct omap_dss_device *dssdev, int level);
 598         int (*get_backlight)(struct omap_dss_device *dssdev);
 599 };
 600
 601 struct omap_dss_hdmi_data
 602 {
 603         int hpd_gpio;
 604 };
 605
 606 struct omap_dss_audio {
 607         struct snd_aes_iec958 *iec;
 608         struct snd_cea_861_aud_if *cea;
 609 };
 610
 611 struct omap_dss_driver {
 612         struct device_driver driver;
 613
 614         int (*probe)(struct omap_dss_device *);
 615         void (*remove)(struct omap_dss_device *);
 616
 617         int (*enable)(struct omap_dss_device *display);
 618         void (*disable)(struct omap_dss_device *display);
 619         int (*suspend)(struct omap_dss_device *display);
 620         int (*resume)(struct omap_dss_device *display);
 621         int (*run_test)(struct omap_dss_device *display, int test);
 622
 623         int (*update)(struct omap_dss_device *dssdev,
 624                                u16 x, u16 y, u16 w, u16 h);
 625         int (*sync)(struct omap_dss_device *dssdev);
 626
 627         int (*enable_te)(struct omap_dss_device *dssdev, bool enable);
 628         int (*get_te)(struct omap_dss_device *dssdev);
 629
 630         u8 (*get_rotate)(struct omap_dss_device *dssdev);
 631         int (*set_rotate)(struct omap_dss_device *dssdev, u8 rotate);
 632
 633         bool (*get_mirror)(struct omap_dss_device *dssdev);
 634         int (*set_mirror)(struct omap_dss_device *dssdev, bool enable);
 635
 636         int (*memory_read)(struct omap_dss_device *dssdev,
 637                         void *buf, size_t size,
 638                         u16 x, u16 y, u16 w, u16 h);
 639
 640         void (*get_resolution)(struct omap_dss_device *dssdev,
 641                         u16 *xres, u16 *yres);
 642         void (*get_dimensions)(struct omap_dss_device *dssdev,
 643                         u32 *width, u32 *height);
 644         int (*get_recommended_bpp)(struct omap_dss_device *dssdev);
 645
 646         int (*check_timings)(struct omap_dss_device *dssdev,
 647                         struct omap_video_timings *timings);
 648         void (*set_timings)(struct omap_dss_device *dssdev,
 649                         struct omap_video_timings *timings);
 650         void (*get_timings)(struct omap_dss_device *dssdev,
 651                         struct omap_video_timings *timings);
 652
 653         int (*set_wss)(struct omap_dss_device *dssdev, u32 wss);
 654         u32 (*get_wss)(struct omap_dss_device *dssdev);
 655
 656         int (*read_edid)(struct omap_dss_device *dssdev, u8 *buf, int len);
 657         bool (*detect)(struct omap_dss_device *dssdev);
 658
 659         /*
 660          * For display drivers that support audio. This encompasses
 661          * HDMI and DisplayPort at the moment.
 662          */
 663         /*
 664          * Note: These functions might sleep. Do not call while
 665          * holding a spinlock/readlock.
 666          */
 667         int (*audio_enable)(struct omap_dss_device *dssdev);
 668         void (*audio_disable)(struct omap_dss_device *dssdev);
 669         bool (*audio_supported)(struct omap_dss_device *dssdev);
 670         int (*audio_config)(struct omap_dss_device *dssdev,
 671                 struct omap_dss_audio *audio);
 672         /* Note: These functions may not sleep */
 673         int (*audio_start)(struct omap_dss_device *dssdev);
 674         void (*audio_stop)(struct omap_dss_device *dssdev);
 675
 676 };
 677
 678 int omap_dss_register_driver(struct omap_dss_driver *);
 679 void omap_dss_unregister_driver(struct omap_dss_driver *);
 680
 681 void omap_dss_get_device(struct omap_dss_device *dssdev);
 682 void omap_dss_put_device(struct omap_dss_device *dssdev);
 683 #define for_each_dss_dev(d) while ((d = omap_dss_get_next_device(d)) != NULL)
 684 struct omap_dss_device *omap_dss_get_next_device(struct omap_dss_device *from);
 685 struct omap_dss_device *omap_dss_find_device(void *data,
 686                 int (*match)(struct omap_dss_device *dssdev, void *data));
 687
 688 int omap_dss_start_device(struct omap_dss_device *dssdev);
 689 void omap_dss_stop_device(struct omap_dss_device *dssdev);
 690
 691 int omap_dss_get_num_overlay_managers(void);
 692 struct omap_overlay_manager *omap_dss_get_overlay_manager(int num);
 693
 694 int omap_dss_get_num_overlays(void);
 695 struct omap_overlay *omap_dss_get_overlay(int num);
 696
 697 void omapdss_default_get_resolution(struct omap_dss_device *dssdev,
 698                 u16 *xres, u16 *yres);
 699 int omapdss_default_get_recommended_bpp(struct omap_dss_device *dssdev);
 700 void omapdss_default_get_timings(struct omap_dss_device *dssdev,
 701                 struct omap_video_timings *timings);
 702
 703 typedef void (*omap_dispc_isr_t) (void *arg, u32 mask);
 704 int omap_dispc_register_isr(omap_dispc_isr_t isr, void *arg, u32 mask);
 705 int omap_dispc_unregister_isr(omap_dispc_isr_t isr, void *arg, u32 mask);
 706
 707 int omap_dispc_wait_for_irq_timeout(u32 irqmask, unsigned long timeout);
 708 int omap_dispc_wait_for_irq_interruptible_timeout(u32 irqmask,
 709                 unsigned long timeout);
 710
 711 #define to_dss_driver(x) container_of((x), struct omap_dss_driver, driver)
 712 #define to_dss_device(x) container_of((x), struct omap_dss_device, dev)
 713
 714 void omapdss_dsi_vc_enable_hs(struct omap_dss_device *dssdev, int channel,
 715                 bool enable);
 716 int omapdss_dsi_enable_te(struct omap_dss_device *dssdev, bool enable);
 717
 718 int omap_dsi_update(struct omap_dss_device *dssdev, int channel,
 719                 void (*callback)(int, void *), void *data);
 720 int omap_dsi_request_vc(struct omap_dss_device *dssdev, int *channel);
 721 int omap_dsi_set_vc_id(struct omap_dss_device *dssdev, int channel, int vc_id);
 722 void omap_dsi_release_vc(struct omap_dss_device *dssdev, int channel);
 723 int omapdss_dsi_configure_pins(struct omap_dss_device *dssdev,
 724                 const struct omap_dsi_pin_config *pin_cfg);
 725
 726 int omapdss_dsi_display_enable(struct omap_dss_device *dssdev);
 727 void omapdss_dsi_display_disable(struct omap_dss_device *dssdev,
 728                 bool disconnect_lanes, bool enter_ulps);
 729
 730 int omapdss_dpi_display_enable(struct omap_dss_device *dssdev);
 731 void omapdss_dpi_display_disable(struct omap_dss_device *dssdev);
 732 void dpi_set_timings(struct omap_dss_device *dssdev,
 733                         struct omap_video_timings *timings);
 734 int dpi_check_timings(struct omap_dss_device *dssdev,
 735                         struct omap_video_timings *timings);
 736
 737 int omapdss_sdi_display_enable(struct omap_dss_device *dssdev);
 738 void omapdss_sdi_display_disable(struct omap_dss_device *dssdev);
 739
 740 int omapdss_rfbi_display_enable(struct omap_dss_device *dssdev);
 741 void omapdss_rfbi_display_disable(struct omap_dss_device *dssdev);
 742 int omap_rfbi_prepare_update(struct omap_dss_device *dssdev,
 743                 u16 *x, u16 *y, u16 *w, u16 *h);
 744 int omap_rfbi_update(struct omap_dss_device *dssdev,
 745                 u16 x, u16 y, u16 w, u16 h,
 746                 void (*callback)(void *), void *data);
 747 int omap_rfbi_configure(struct omap_dss_device *dssdev, int pixel_size,
 748                 int data_lines);
 749
 750 #endif