lib/CodeGen/LiveVariables.cpp

   1 //===-- LiveVariables.cpp - Live Variable Analysis for Machine Code -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the LiveVariable analysis pass.  For each machine
  11 // instruction in the function, this pass calculates the set of registers that
  12 // are immediately dead after the instruction (i.e., the instruction calculates
  13 // the value, but it is never used) and the set of registers that are used by
  14 // the instruction, but are never used after the instruction (i.e., they are
  15 // killed).
  16 //
  17 // This class computes live variables using are sparse implementation based on
  18 // the machine code SSA form.  This class computes live variable information for
  19 // each virtual and _register allocatable_ physical register in a function.  It
  20 // uses the dominance properties of SSA form to efficiently compute live
  21 // variables for virtual registers, and assumes that physical registers are only
  22 // live within a single basic block (allowing it to do a single local analysis
  23 // to resolve physical register lifetimes in each basic block).  If a physical
  24 // register is not register allocatable, it is not tracked.  This is useful for
  25 // things like the stack pointer and condition codes.
  26 //
  27 //===----------------------------------------------------------------------===//
  28
  29 #include "llvm/CodeGen/LiveVariables.h"
  30 #include "llvm/CodeGen/MachineInstr.h"
  31 #include "llvm/Target/MRegisterInfo.h"
  32 #include "llvm/Target/TargetInstrInfo.h"
  33 #include "llvm/Target/TargetMachine.h"
  34 #include "Support/DepthFirstIterator.h"
  35 #include "Support/STLExtras.h"
  36 using namespace llvm;
  37
  38 static RegisterAnalysis<LiveVariables> X("livevars", "Live Variable Analysis");
  39
  40 LiveVariables::VarInfo &LiveVariables::getVarInfo(unsigned RegIdx) {
  41   assert(MRegisterInfo::isVirtualRegister(RegIdx) &&
  42          "getVarInfo: not a virtual register!");
  43   RegIdx -= MRegisterInfo::FirstVirtualRegister;
  44   if (RegIdx >= VirtRegInfo.size()) {
  45     if (RegIdx >= 2*VirtRegInfo.size())
  46       VirtRegInfo.resize(RegIdx*2);
  47     else
  48       VirtRegInfo.resize(2*VirtRegInfo.size());
  49   }
  50   return VirtRegInfo[RegIdx];
  51 }
  52
  53
  54
  55 void LiveVariables::MarkVirtRegAliveInBlock(VarInfo &VRInfo,
  56                                             MachineBasicBlock *MBB) {
  57   unsigned BBNum = MBB->getNumber();
  58
  59   // Check to see if this basic block is one of the killing blocks.  If so,
  60   // remove it...
  61   for (unsigned i = 0, e = VRInfo.Kills.size(); i != e; ++i)
  62     if (VRInfo.Kills[i]->getParent() == MBB) {
  63       VRInfo.Kills.erase(VRInfo.Kills.begin()+i);  // Erase entry
  64       break;
  65     }
  66
  67   if (MBB == VRInfo.DefInst->getParent()) return;  // Terminate recursion
  68
  69   if (VRInfo.AliveBlocks.size() <= BBNum)
  70     VRInfo.AliveBlocks.resize(BBNum+1);  // Make space...
  71
  72   if (VRInfo.AliveBlocks[BBNum])
  73     return;  // We already know the block is live
  74
  75   // Mark the variable known alive in this bb
  76   VRInfo.AliveBlocks[BBNum] = true;
  77
  78   for (MachineBasicBlock::const_pred_iterator PI = MBB->pred_begin(),
  79          E = MBB->pred_end(); PI != E; ++PI)
  80     MarkVirtRegAliveInBlock(VRInfo, *PI);
  81 }
  82
  83 void LiveVariables::HandleVirtRegUse(VarInfo &VRInfo, MachineBasicBlock *MBB,
  84                                      MachineInstr *MI) {
  85   // Check to see if this basic block is already a kill block...
  86   if (!VRInfo.Kills.empty() && VRInfo.Kills.back()->getParent() == MBB) {
  87     // Yes, this register is killed in this basic block already.  Increase the
  88     // live range by updating the kill instruction.
  89     VRInfo.Kills.back() = MI;
  90     return;
  91   }
  92
  93 #ifndef NDEBUG
  94   for (unsigned i = 0, e = VRInfo.Kills.size(); i != e; ++i)
  95     assert(VRInfo.Kills[i]->getParent() != MBB && "entry should be at end!");
  96 #endif
  97
  98   assert(MBB != VRInfo.DefInst->getParent() &&
  99          "Should have kill for defblock!");
 100
 101   // Add a new kill entry for this basic block.
 102   VRInfo.Kills.push_back(MI);
 103
 104   // Update all dominating blocks to mark them known live.
 105   const BasicBlock *BB = MBB->getBasicBlock();
 106   for (MachineBasicBlock::const_pred_iterator PI = MBB->pred_begin(),
 107          E = MBB->pred_end(); PI != E; ++PI)
 108     MarkVirtRegAliveInBlock(VRInfo, *PI);
 109 }
 110
 111 void LiveVariables::HandlePhysRegUse(unsigned Reg, MachineInstr *MI) {
 112   PhysRegInfo[Reg] = MI;
 113   PhysRegUsed[Reg] = true;
 114
 115   for (const unsigned *AliasSet = RegInfo->getAliasSet(Reg);
 116        unsigned Alias = *AliasSet; ++AliasSet) {
 117     PhysRegInfo[Alias] = MI;
 118     PhysRegUsed[Alias] = true;
 119   }
 120 }
 121
 122 void LiveVariables::HandlePhysRegDef(unsigned Reg, MachineInstr *MI) {
 123   // Does this kill a previous version of this register?
 124   if (MachineInstr *LastUse = PhysRegInfo[Reg]) {
 125     if (PhysRegUsed[Reg])
 126       RegistersKilled.insert(std::make_pair(LastUse, Reg));
 127     else
 128       RegistersDead.insert(std::make_pair(LastUse, Reg));
 129   }
 130   PhysRegInfo[Reg] = MI;
 131   PhysRegUsed[Reg] = false;
 132
 133   for (const unsigned *AliasSet = RegInfo->getAliasSet(Reg);
 134        unsigned Alias = *AliasSet; ++AliasSet) {
 135     if (MachineInstr *LastUse = PhysRegInfo[Alias]) {
 136       if (PhysRegUsed[Alias])
 137         RegistersKilled.insert(std::make_pair(LastUse, Alias));
 138       else
 139         RegistersDead.insert(std::make_pair(LastUse, Alias));
 140     }
 141     PhysRegInfo[Alias] = MI;
 142     PhysRegUsed[Alias] = false;
 143   }
 144 }
 145
 146 bool LiveVariables::runOnMachineFunction(MachineFunction &MF) {
 147   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
 148   RegInfo = MF.getTarget().getRegisterInfo();
 149   assert(RegInfo && "Target doesn't have register information?");
 150
 151   AllocatablePhysicalRegisters = RegInfo->getAllocatableSet(MF);
 152
 153   // PhysRegInfo - Keep track of which instruction was the last use of a
 154   // physical register.  This is a purely local property, because all physical
 155   // register references as presumed dead across basic blocks.
 156   //
 157   MachineInstr *PhysRegInfoA[RegInfo->getNumRegs()];
 158   bool          PhysRegUsedA[RegInfo->getNumRegs()];
 159   std::fill(PhysRegInfoA, PhysRegInfoA+RegInfo->getNumRegs(), (MachineInstr*)0);
 160   PhysRegInfo = PhysRegInfoA;
 161   PhysRegUsed = PhysRegUsedA;
 162
 163   /// Get some space for a respectable number of registers...
 164   VirtRegInfo.resize(64);
 165
 166   // Calculate live variable information in depth first order on the CFG of the
 167   // function.  This guarantees that we will see the definition of a virtual
 168   // register before its uses due to dominance properties of SSA (except for PHI
 169   // nodes, which are treated as a special case).
 170   //
 171   MachineBasicBlock *Entry = MF.begin();
 172   std::set<MachineBasicBlock*> Visited;
 173   for (df_ext_iterator<MachineBasicBlock*> DFI = df_ext_begin(Entry, Visited),
 174          E = df_ext_end(Entry, Visited); DFI != E; ++DFI) {
 175     MachineBasicBlock *MBB = *DFI;
 176     unsigned BBNum = MBB->getNumber();
 177
 178     // Loop over all of the instructions, processing them.
 179     for (MachineBasicBlock::iterator I = MBB->begin(), E = MBB->end();
 180          I != E; ++I) {
 181       MachineInstr *MI = I;
 182       const TargetInstrDescriptor &MID = TII.get(MI->getOpcode());
 183
 184       // Process all of the operands of the instruction...
 185       unsigned NumOperandsToProcess = MI->getNumOperands();
 186
 187       // Unless it is a PHI node.  In this case, ONLY process the DEF, not any
 188       // of the uses.  They will be handled in other basic blocks.
 189       if (MI->getOpcode() == TargetInstrInfo::PHI)
 190         NumOperandsToProcess = 1;
 191
 192       // Loop over implicit uses, using them.
 193       for (const unsigned *ImplicitUses = MID.ImplicitUses;
 194            *ImplicitUses; ++ImplicitUses)
 195         HandlePhysRegUse(*ImplicitUses, MI);
 196
 197       // Process all explicit uses...
 198       for (unsigned i = 0; i != NumOperandsToProcess; ++i) {
 199         MachineOperand &MO = MI->getOperand(i);
 200         if (MO.isUse() && MO.isRegister() && MO.getReg()) {
 201           if (MRegisterInfo::isVirtualRegister(MO.getReg())){
 202             HandleVirtRegUse(getVarInfo(MO.getReg()), MBB, MI);
 203           } else if (MRegisterInfo::isPhysicalRegister(MO.getReg()) &&
 204                      AllocatablePhysicalRegisters[MO.getReg()]) {
 205             HandlePhysRegUse(MO.getReg(), MI);
 206           }
 207         }
 208       }
 209
 210       // Loop over implicit defs, defining them.
 211       for (const unsigned *ImplicitDefs = MID.ImplicitDefs;
 212            *ImplicitDefs; ++ImplicitDefs)
 213         HandlePhysRegDef(*ImplicitDefs, MI);
 214
 215       // Process all explicit defs...
 216       for (unsigned i = 0; i != NumOperandsToProcess; ++i) {
 217         MachineOperand &MO = MI->getOperand(i);
 218         if (MO.isDef() && MO.isRegister() && MO.getReg()) {
 219           if (MRegisterInfo::isVirtualRegister(MO.getReg())) {
 220             VarInfo &VRInfo = getVarInfo(MO.getReg());
 221
 222             assert(VRInfo.DefInst == 0 && "Variable multiply defined!");
 223             VRInfo.DefInst = MI;
 224             // Defaults to dead
 225             VRInfo.Kills.push_back(MI);
 226           } else if (MRegisterInfo::isPhysicalRegister(MO.getReg()) &&
 227                      AllocatablePhysicalRegisters[MO.getReg()]) {
 228             HandlePhysRegDef(MO.getReg(), MI);
 229           }
 230         }
 231       }
 232     }
 233
 234     // Handle any virtual assignments from PHI nodes which might be at the
 235     // bottom of this basic block.  We check all of our successor blocks to see
 236     // if they have PHI nodes, and if so, we simulate an assignment at the end
 237     // of the current block.
 238     for (MachineBasicBlock::succ_iterator SI = MBB->succ_begin(),
 239            E = MBB->succ_end(); SI != E; ++SI) {
 240       MachineBasicBlock *Succ = *SI;
 241
 242       // PHI nodes are guaranteed to be at the top of the block...
 243       for (MachineBasicBlock::iterator MI = Succ->begin(), ME = Succ->end();
 244            MI != ME && MI->getOpcode() == TargetInstrInfo::PHI; ++MI) {
 245         for (unsigned i = 1; ; i += 2) {
 246           assert(MI->getNumOperands() > i+1 &&
 247                  "Didn't find an entry for our predecessor??");
 248           if (MI->getOperand(i+1).getMachineBasicBlock() == MBB) {
 249             MachineOperand &MO = MI->getOperand(i);
 250             if (!MO.getVRegValueOrNull()) {
 251               VarInfo &VRInfo = getVarInfo(MO.getReg());
 252
 253               // Only mark it alive only in the block we are representing...
 254               MarkVirtRegAliveInBlock(VRInfo, MBB);
 255               break;   // Found the PHI entry for this block...
 256             }
 257           }
 258         }
 259       }
 260     }
 261
 262     // Loop over PhysRegInfo, killing any registers that are available at the
 263     // end of the basic block.  This also resets the PhysRegInfo map.
 264     for (unsigned i = 0, e = RegInfo->getNumRegs(); i != e; ++i)
 265       if (PhysRegInfo[i])
 266         HandlePhysRegDef(i, 0);
 267   }
 268
 269   // Convert the information we have gathered into VirtRegInfo and transform it
 270   // into a form usable by RegistersKilled.
 271   //
 272   for (unsigned i = 0, e = VirtRegInfo.size(); i != e; ++i)
 273     for (unsigned j = 0, e = VirtRegInfo[i].Kills.size(); j != e; ++j) {
 274       if (VirtRegInfo[i].Kills[j] == VirtRegInfo[i].DefInst)
 275         RegistersDead.insert(std::make_pair(VirtRegInfo[i].Kills[j],
 276                              i + MRegisterInfo::FirstVirtualRegister));
 277
 278       else
 279         RegistersKilled.insert(std::make_pair(VirtRegInfo[i].Kills[j],
 280                                i + MRegisterInfo::FirstVirtualRegister));
 281     }
 282
 283   // Check to make sure there are no unreachable blocks in the MC CFG for the
 284   // function.  If so, it is due to a bug in the instruction selector or some
 285   // other part of the code generator if this happens.
 286 #ifndef NDEBUG
 287   for(MachineFunction::iterator i = MF.begin(), e = MF.end(); i != e; ++i)
 288     assert(Visited.count(&*i) != 0 && "unreachable basic block found");
 289 #endif
 290
 291   return false;
 292 }
 293
 294 /// instructionChanged - When the address of an instruction changes, this
 295 /// method should be called so that live variables can update its internal
 296 /// data structures.  This removes the records for OldMI, transfering them to
 297 /// the records for NewMI.
 298 void LiveVariables::instructionChanged(MachineInstr *OldMI,
 299                                        MachineInstr *NewMI) {
 300   // If the instruction defines any virtual registers, update the VarInfo for
 301   // the instruction.
 302   for (unsigned i = 0, e = OldMI->getNumOperands(); i != e; ++i) {
 303     MachineOperand &MO = OldMI->getOperand(i);
 304     if (MO.isRegister() && MO.isDef() && MO.getReg() &&
 305         MRegisterInfo::isVirtualRegister(MO.getReg())) {
 306       unsigned Reg = MO.getReg();
 307       VarInfo &VI = getVarInfo(Reg);
 308       if (VI.DefInst == OldMI)
 309         VI.DefInst = NewMI;
 310     }
 311   }
 312
 313   // Move the killed information over...
 314   killed_iterator I, E;
 315   tie(I, E) = killed_range(OldMI);
 316   std::vector<unsigned> Regs;
 317   for (killed_iterator A = I; A != E; ++A)
 318     Regs.push_back(A->second);
 319   RegistersKilled.erase(I, E);
 320
 321   for (unsigned i = 0, e = Regs.size(); i != e; ++i)
 322     RegistersKilled.insert(std::make_pair(NewMI, Regs[i]));
 323   Regs.clear();
 324
 325   // Move the dead information over...
 326   tie(I, E) = dead_range(OldMI);
 327   for (killed_iterator A = I; A != E; ++A)
 328     Regs.push_back(A->second);
 329   RegistersDead.erase(I, E);
 330
 331   for (unsigned i = 0, e = Regs.size(); i != e; ++i)
 332     RegistersDead.insert(std::make_pair(NewMI, Regs[i]));
 333 }