lib/CodeGen/MachineInstr.cpp

   1 //===-- lib/CodeGen/MachineInstr.cpp --------------------------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // Methods common to all machine instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "llvm/CodeGen/MachineInstr.h"
  15 #include "llvm/ADT/FoldingSet.h"
  16 #include "llvm/ADT/Hashing.h"
  17 #include "llvm/Analysis/AliasAnalysis.h"
  18 #include "llvm/Assembly/Writer.h"
  19 #include "llvm/CodeGen/MachineConstantPool.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/MachineMemOperand.h"
  22 #include "llvm/CodeGen/MachineModuleInfo.h"
  23 #include "llvm/CodeGen/MachineRegisterInfo.h"
  24 #include "llvm/CodeGen/PseudoSourceValue.h"
  25 #include "llvm/DebugInfo.h"
  26 #include "llvm/IR/Constants.h"
  27 #include "llvm/IR/Function.h"
  28 #include "llvm/IR/InlineAsm.h"
  29 #include "llvm/IR/LLVMContext.h"
  30 #include "llvm/IR/Metadata.h"
  31 #include "llvm/IR/Module.h"
  32 #include "llvm/IR/Type.h"
  33 #include "llvm/IR/Value.h"
  34 #include "llvm/MC/MCInstrDesc.h"
  35 #include "llvm/MC/MCSymbol.h"
  36 #include "llvm/Support/Debug.h"
  37 #include "llvm/Support/ErrorHandling.h"
  38 #include "llvm/Support/MathExtras.h"
  39 #include "llvm/Support/raw_ostream.h"
  40 #include "llvm/Target/TargetInstrInfo.h"
  41 #include "llvm/Target/TargetMachine.h"
  42 #include "llvm/Target/TargetRegisterInfo.h"
  43 using namespace llvm;
  44
  45 //===----------------------------------------------------------------------===//
  46 // MachineOperand Implementation
  47 //===----------------------------------------------------------------------===//
  48
  49 void MachineOperand::setReg(unsigned Reg) {
  50   if (getReg() == Reg) return; // No change.
  51
  52   // Otherwise, we have to change the register.  If this operand is embedded
  53   // into a machine function, we need to update the old and new register's
  54   // use/def lists.
  55   if (MachineInstr *MI = getParent())
  56     if (MachineBasicBlock *MBB = MI->getParent())
  57       if (MachineFunction *MF = MBB->getParent()) {
  58         MachineRegisterInfo &MRI = MF->getRegInfo();
  59         MRI.removeRegOperandFromUseList(this);
  60         SmallContents.RegNo = Reg;
  61         MRI.addRegOperandToUseList(this);
  62         return;
  63       }
  64
  65   // Otherwise, just change the register, no problem.  :)
  66   SmallContents.RegNo = Reg;
  67 }
  68
  69 void MachineOperand::substVirtReg(unsigned Reg, unsigned SubIdx,
  70                                   const TargetRegisterInfo &TRI) {
  71   assert(TargetRegisterInfo::isVirtualRegister(Reg));
  72   if (SubIdx && getSubReg())
  73     SubIdx = TRI.composeSubRegIndices(SubIdx, getSubReg());
  74   setReg(Reg);
  75   if (SubIdx)
  76     setSubReg(SubIdx);
  77 }
  78
  79 void MachineOperand::substPhysReg(unsigned Reg, const TargetRegisterInfo &TRI) {
  80   assert(TargetRegisterInfo::isPhysicalRegister(Reg));
  81   if (getSubReg()) {
  82     Reg = TRI.getSubReg(Reg, getSubReg());
  83     // Note that getSubReg() may return 0 if the sub-register doesn't exist.
  84     // That won't happen in legal code.
  85     setSubReg(0);
  86   }
  87   setReg(Reg);
  88 }
  89
  90 /// Change a def to a use, or a use to a def.
  91 void MachineOperand::setIsDef(bool Val) {
  92   assert(isReg() && "Wrong MachineOperand accessor");
  93   assert((!Val || !isDebug()) && "Marking a debug operation as def");
  94   if (IsDef == Val)
  95     return;
  96   // MRI may keep uses and defs in different list positions.
  97   if (MachineInstr *MI = getParent())
  98     if (MachineBasicBlock *MBB = MI->getParent())
  99       if (MachineFunction *MF = MBB->getParent()) {
 100         MachineRegisterInfo &MRI = MF->getRegInfo();
 101         MRI.removeRegOperandFromUseList(this);
 102         IsDef = Val;
 103         MRI.addRegOperandToUseList(this);
 104         return;
 105       }
 106   IsDef = Val;
 107 }
 108
 109 /// ChangeToImmediate - Replace this operand with a new immediate operand of
 110 /// the specified value.  If an operand is known to be an immediate already,
 111 /// the setImm method should be used.
 112 void MachineOperand::ChangeToImmediate(int64_t ImmVal) {
 113   assert((!isReg() || !isTied()) && "Cannot change a tied operand into an imm");
 114   // If this operand is currently a register operand, and if this is in a
 115   // function, deregister the operand from the register's use/def list.
 116   if (isReg() && isOnRegUseList())
 117     if (MachineInstr *MI = getParent())
 118       if (MachineBasicBlock *MBB = MI->getParent())
 119         if (MachineFunction *MF = MBB->getParent())
 120           MF->getRegInfo().removeRegOperandFromUseList(this);
 121
 122   OpKind = MO_Immediate;
 123   Contents.ImmVal = ImmVal;
 124 }
 125
 126 /// ChangeToRegister - Replace this operand with a new register operand of
 127 /// the specified value.  If an operand is known to be an register already,
 128 /// the setReg method should be used.
 129 void MachineOperand::ChangeToRegister(unsigned Reg, bool isDef, bool isImp,
 130                                       bool isKill, bool isDead, bool isUndef,
 131                                       bool isDebug) {
 132   MachineRegisterInfo *RegInfo = 0;
 133   if (MachineInstr *MI = getParent())
 134     if (MachineBasicBlock *MBB = MI->getParent())
 135       if (MachineFunction *MF = MBB->getParent())
 136         RegInfo = &MF->getRegInfo();
 137   // If this operand is already a register operand, remove it from the
 138   // register's use/def lists.
 139   bool WasReg = isReg();
 140   if (RegInfo && WasReg)
 141     RegInfo->removeRegOperandFromUseList(this);
 142
 143   // Change this to a register and set the reg#.
 144   OpKind = MO_Register;
 145   SmallContents.RegNo = Reg;
 146   SubReg = 0;
 147   IsDef = isDef;
 148   IsImp = isImp;
 149   IsKill = isKill;
 150   IsDead = isDead;
 151   IsUndef = isUndef;
 152   IsInternalRead = false;
 153   IsEarlyClobber = false;
 154   IsDebug = isDebug;
 155   // Ensure isOnRegUseList() returns false.
 156   Contents.Reg.Prev = 0;
 157   // Preserve the tie when the operand was already a register.
 158   if (!WasReg)
 159     TiedTo = 0;
 160
 161   // If this operand is embedded in a function, add the operand to the
 162   // register's use/def list.
 163   if (RegInfo)
 164     RegInfo->addRegOperandToUseList(this);
 165 }
 166
 167 /// isIdenticalTo - Return true if this operand is identical to the specified
 168 /// operand. Note that this should stay in sync with the hash_value overload
 169 /// below.
 170 bool MachineOperand::isIdenticalTo(const MachineOperand &Other) const {
 171   if (getType() != Other.getType() ||
 172       getTargetFlags() != Other.getTargetFlags())
 173     return false;
 174
 175   switch (getType()) {
 176   case MachineOperand::MO_Register:
 177     return getReg() == Other.getReg() && isDef() == Other.isDef() &&
 178            getSubReg() == Other.getSubReg();
 179   case MachineOperand::MO_Immediate:
 180     return getImm() == Other.getImm();
 181   case MachineOperand::MO_CImmediate:
 182     return getCImm() == Other.getCImm();
 183   case MachineOperand::MO_FPImmediate:
 184     return getFPImm() == Other.getFPImm();
 185   case MachineOperand::MO_MachineBasicBlock:
 186     return getMBB() == Other.getMBB();
 187   case MachineOperand::MO_FrameIndex:
 188     return getIndex() == Other.getIndex();
 189   case MachineOperand::MO_ConstantPoolIndex:
 190   case MachineOperand::MO_TargetIndex:
 191     return getIndex() == Other.getIndex() && getOffset() == Other.getOffset();
 192   case MachineOperand::MO_JumpTableIndex:
 193     return getIndex() == Other.getIndex();
 194   case MachineOperand::MO_GlobalAddress:
 195     return getGlobal() == Other.getGlobal() && getOffset() == Other.getOffset();
 196   case MachineOperand::MO_ExternalSymbol:
 197     return !strcmp(getSymbolName(), Other.getSymbolName()) &&
 198            getOffset() == Other.getOffset();
 199   case MachineOperand::MO_BlockAddress:
 200     return getBlockAddress() == Other.getBlockAddress() &&
 201            getOffset() == Other.getOffset();
 202   case MO_RegisterMask:
 203     return getRegMask() == Other.getRegMask();
 204   case MachineOperand::MO_MCSymbol:
 205     return getMCSymbol() == Other.getMCSymbol();
 206   case MachineOperand::MO_Metadata:
 207     return getMetadata() == Other.getMetadata();
 208   }
 209   llvm_unreachable("Invalid machine operand type");
 210 }
 211
 212 // Note: this must stay exactly in sync with isIdenticalTo above.
 213 hash_code llvm::hash_value(const MachineOperand &MO) {
 214   switch (MO.getType()) {
 215   case MachineOperand::MO_Register:
 216     // Register operands don't have target flags.
 217     return hash_combine(MO.getType(), MO.getReg(), MO.getSubReg(), MO.isDef());
 218   case MachineOperand::MO_Immediate:
 219     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getImm());
 220   case MachineOperand::MO_CImmediate:
 221     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getCImm());
 222   case MachineOperand::MO_FPImmediate:
 223     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getFPImm());
 224   case MachineOperand::MO_MachineBasicBlock:
 225     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getMBB());
 226   case MachineOperand::MO_FrameIndex:
 227     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getIndex());
 228   case MachineOperand::MO_ConstantPoolIndex:
 229   case MachineOperand::MO_TargetIndex:
 230     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getIndex(),
 231                         MO.getOffset());
 232   case MachineOperand::MO_JumpTableIndex:
 233     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getIndex());
 234   case MachineOperand::MO_ExternalSymbol:
 235     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getOffset(),
 236                         MO.getSymbolName());
 237   case MachineOperand::MO_GlobalAddress:
 238     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getGlobal(),
 239                         MO.getOffset());
 240   case MachineOperand::MO_BlockAddress:
 241     return hash_combine(MO.getType(), MO.getTargetFlags(),
 242                         MO.getBlockAddress(), MO.getOffset());
 243   case MachineOperand::MO_RegisterMask:
 244     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getRegMask());
 245   case MachineOperand::MO_Metadata:
 246     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getMetadata());
 247   case MachineOperand::MO_MCSymbol:
 248     return hash_combine(MO.getType(), MO.getTargetFlags(), MO.getMCSymbol());
 249   }
 250   llvm_unreachable("Invalid machine operand type");
 251 }
 252
 253 /// print - Print the specified machine operand.
 254 ///
 255 void MachineOperand::print(raw_ostream &OS, const TargetMachine *TM) const {
 256   // If the instruction is embedded into a basic block, we can find the
 257   // target info for the instruction.
 258   if (!TM)
 259     if (const MachineInstr *MI = getParent())
 260       if (const MachineBasicBlock *MBB = MI->getParent())
 261         if (const MachineFunction *MF = MBB->getParent())
 262           TM = &MF->getTarget();
 263   const TargetRegisterInfo *TRI = TM ? TM->getRegisterInfo() : 0;
 264
 265   switch (getType()) {
 266   case MachineOperand::MO_Register:
 267     OS << PrintReg(getReg(), TRI, getSubReg());
 268
 269     if (isDef() || isKill() || isDead() || isImplicit() || isUndef() ||
 270         isInternalRead() || isEarlyClobber() || isTied()) {
 271       OS << '<';
 272       bool NeedComma = false;
 273       if (isDef()) {
 274         if (NeedComma) OS << ',';
 275         if (isEarlyClobber())
 276           OS << "earlyclobber,";
 277         if (isImplicit())
 278           OS << "imp-";
 279         OS << "def";
 280         NeedComma = true;
 281         // <def,read-undef> only makes sense when getSubReg() is set.
 282         // Don't clutter the output otherwise.
 283         if (isUndef() && getSubReg())
 284           OS << ",read-undef";
 285       } else if (isImplicit()) {
 286           OS << "imp-use";
 287           NeedComma = true;
 288       }
 289
 290       if (isKill()) {
 291         if (NeedComma) OS << ',';
 292         OS << "kill";
 293         NeedComma = true;
 294       }
 295       if (isDead()) {
 296         if (NeedComma) OS << ',';
 297         OS << "dead";
 298         NeedComma = true;
 299       }
 300       if (isUndef() && isUse()) {
 301         if (NeedComma) OS << ',';
 302         OS << "undef";
 303         NeedComma = true;
 304       }
 305       if (isInternalRead()) {
 306         if (NeedComma) OS << ',';
 307         OS << "internal";
 308         NeedComma = true;
 309       }
 310       if (isTied()) {
 311         if (NeedComma) OS << ',';
 312         OS << "tied";
 313         if (TiedTo != 15)
 314           OS << unsigned(TiedTo - 1);
 315         NeedComma = true;
 316       }
 317       OS << '>';
 318     }
 319     break;
 320   case MachineOperand::MO_Immediate:
 321     OS << getImm();
 322     break;
 323   case MachineOperand::MO_CImmediate:
 324     getCImm()->getValue().print(OS, false);
 325     break;
 326   case MachineOperand::MO_FPImmediate:
 327     if (getFPImm()->getType()->isFloatTy())
 328       OS << getFPImm()->getValueAPF().convertToFloat();
 329     else
 330       OS << getFPImm()->getValueAPF().convertToDouble();
 331     break;
 332   case MachineOperand::MO_MachineBasicBlock:
 333     OS << "<BB#" << getMBB()->getNumber() << ">";
 334     break;
 335   case MachineOperand::MO_FrameIndex:
 336     OS << "<fi#" << getIndex() << '>';
 337     break;
 338   case MachineOperand::MO_ConstantPoolIndex:
 339     OS << "<cp#" << getIndex();
 340     if (getOffset()) OS << "+" << getOffset();
 341     OS << '>';
 342     break;
 343   case MachineOperand::MO_TargetIndex:
 344     OS << "<ti#" << getIndex();
 345     if (getOffset()) OS << "+" << getOffset();
 346     OS << '>';
 347     break;
 348   case MachineOperand::MO_JumpTableIndex:
 349     OS << "<jt#" << getIndex() << '>';
 350     break;
 351   case MachineOperand::MO_GlobalAddress:
 352     OS << "<ga:";
 353     WriteAsOperand(OS, getGlobal(), /*PrintType=*/false);
 354     if (getOffset()) OS << "+" << getOffset();
 355     OS << '>';
 356     break;
 357   case MachineOperand::MO_ExternalSymbol:
 358     OS << "<es:" << getSymbolName();
 359     if (getOffset()) OS << "+" << getOffset();
 360     OS << '>';
 361     break;
 362   case MachineOperand::MO_BlockAddress:
 363     OS << '<';
 364     WriteAsOperand(OS, getBlockAddress(), /*PrintType=*/false);
 365     if (getOffset()) OS << "+" << getOffset();
 366     OS << '>';
 367     break;
 368   case MachineOperand::MO_RegisterMask:
 369     OS << "<regmask>";
 370     break;
 371   case MachineOperand::MO_Metadata:
 372     OS << '<';
 373     WriteAsOperand(OS, getMetadata(), /*PrintType=*/false);
 374     OS << '>';
 375     break;
 376   case MachineOperand::MO_MCSymbol:
 377     OS << "<MCSym=" << *getMCSymbol() << '>';
 378     break;
 379   }
 380
 381   if (unsigned TF = getTargetFlags())
 382     OS << "[TF=" << TF << ']';
 383 }
 384
 385 //===----------------------------------------------------------------------===//
 386 // MachineMemOperand Implementation
 387 //===----------------------------------------------------------------------===//
 388
 389 /// getAddrSpace - Return the LLVM IR address space number that this pointer
 390 /// points into.
 391 unsigned MachinePointerInfo::getAddrSpace() const {
 392   if (V == 0) return 0;
 393   return cast<PointerType>(V->getType())->getAddressSpace();
 394 }
 395
 396 /// getConstantPool - Return a MachinePointerInfo record that refers to the
 397 /// constant pool.
 398 MachinePointerInfo MachinePointerInfo::getConstantPool() {
 399   return MachinePointerInfo(PseudoSourceValue::getConstantPool());
 400 }
 401
 402 /// getFixedStack - Return a MachinePointerInfo record that refers to the
 403 /// the specified FrameIndex.
 404 MachinePointerInfo MachinePointerInfo::getFixedStack(int FI, int64_t offset) {
 405   return MachinePointerInfo(PseudoSourceValue::getFixedStack(FI), offset);
 406 }
 407
 408 MachinePointerInfo MachinePointerInfo::getJumpTable() {
 409   return MachinePointerInfo(PseudoSourceValue::getJumpTable());
 410 }
 411
 412 MachinePointerInfo MachinePointerInfo::getGOT() {
 413   return MachinePointerInfo(PseudoSourceValue::getGOT());
 414 }
 415
 416 MachinePointerInfo MachinePointerInfo::getStack(int64_t Offset) {
 417   return MachinePointerInfo(PseudoSourceValue::getStack(), Offset);
 418 }
 419
 420 MachineMemOperand::MachineMemOperand(MachinePointerInfo ptrinfo, unsigned f,
 421                                      uint64_t s, unsigned int a,
 422                                      const MDNode *TBAAInfo,
 423                                      const MDNode *Ranges)
 424   : PtrInfo(ptrinfo), Size(s),
 425     Flags((f & ((1 << MOMaxBits) - 1)) | ((Log2_32(a) + 1) << MOMaxBits)),
 426     TBAAInfo(TBAAInfo), Ranges(Ranges) {
 427   assert((PtrInfo.V == 0 || isa<PointerType>(PtrInfo.V->getType())) &&
 428          "invalid pointer value");
 429   assert(getBaseAlignment() == a && "Alignment is not a power of 2!");
 430   assert((isLoad() || isStore()) && "Not a load/store!");
 431 }
 432
 433 /// Profile - Gather unique data for the object.
 434 ///
 435 void MachineMemOperand::Profile(FoldingSetNodeID &ID) const {
 436   ID.AddInteger(getOffset());
 437   ID.AddInteger(Size);
 438   ID.AddPointer(getValue());
 439   ID.AddInteger(Flags);
 440 }
 441
 442 void MachineMemOperand::refineAlignment(const MachineMemOperand *MMO) {
 443   // The Value and Offset may differ due to CSE. But the flags and size
 444   // should be the same.
 445   assert(MMO->getFlags() == getFlags() && "Flags mismatch!");
 446   assert(MMO->getSize() == getSize() && "Size mismatch!");
 447
 448   if (MMO->getBaseAlignment() >= getBaseAlignment()) {
 449     // Update the alignment value.
 450     Flags = (Flags & ((1 << MOMaxBits) - 1)) |
 451       ((Log2_32(MMO->getBaseAlignment()) + 1) << MOMaxBits);
 452     // Also update the base and offset, because the new alignment may
 453     // not be applicable with the old ones.
 454     PtrInfo = MMO->PtrInfo;
 455   }
 456 }
 457
 458 /// getAlignment - Return the minimum known alignment in bytes of the
 459 /// actual memory reference.
 460 uint64_t MachineMemOperand::getAlignment() const {
 461   return MinAlign(getBaseAlignment(), getOffset());
 462 }
 463
 464 raw_ostream &llvm::operator<<(raw_ostream &OS, const MachineMemOperand &MMO) {
 465   assert((MMO.isLoad() || MMO.isStore()) &&
 466          "SV has to be a load, store or both.");
 467
 468   if (MMO.isVolatile())
 469     OS << "Volatile ";
 470
 471   if (MMO.isLoad())
 472     OS << "LD";
 473   if (MMO.isStore())
 474     OS << "ST";
 475   OS << MMO.getSize();
 476
 477   // Print the address information.
 478   OS << "[";
 479   if (!MMO.getValue())
 480     OS << "<unknown>";
 481   else
 482     WriteAsOperand(OS, MMO.getValue(), /*PrintType=*/false);
 483
 484   // If the alignment of the memory reference itself differs from the alignment
 485   // of the base pointer, print the base alignment explicitly, next to the base
 486   // pointer.
 487   if (MMO.getBaseAlignment() != MMO.getAlignment())
 488     OS << "(align=" << MMO.getBaseAlignment() << ")";
 489
 490   if (MMO.getOffset() != 0)
 491     OS << "+" << MMO.getOffset();
 492   OS << "]";
 493
 494   // Print the alignment of the reference.
 495   if (MMO.getBaseAlignment() != MMO.getAlignment() ||
 496       MMO.getBaseAlignment() != MMO.getSize())
 497     OS << "(align=" << MMO.getAlignment() << ")";
 498
 499   // Print TBAA info.
 500   if (const MDNode *TBAAInfo = MMO.getTBAAInfo()) {
 501     OS << "(tbaa=";
 502     if (TBAAInfo->getNumOperands() > 0)
 503       WriteAsOperand(OS, TBAAInfo->getOperand(0), /*PrintType=*/false);
 504     else
 505       OS << "<unknown>";
 506     OS << ")";
 507   }
 508
 509   // Print nontemporal info.
 510   if (MMO.isNonTemporal())
 511     OS << "(nontemporal)";
 512
 513   return OS;
 514 }
 515
 516 //===----------------------------------------------------------------------===//
 517 // MachineInstr Implementation
 518 //===----------------------------------------------------------------------===//
 519
 520 void MachineInstr::addImplicitDefUseOperands(MachineFunction &MF) {
 521   if (MCID->ImplicitDefs)
 522     for (const uint16_t *ImpDefs = MCID->getImplicitDefs(); *ImpDefs; ++ImpDefs)
 523       addOperand(MF, MachineOperand::CreateReg(*ImpDefs, true, true));
 524   if (MCID->ImplicitUses)
 525     for (const uint16_t *ImpUses = MCID->getImplicitUses(); *ImpUses; ++ImpUses)
 526       addOperand(MF, MachineOperand::CreateReg(*ImpUses, false, true));
 527 }
 528
 529 /// MachineInstr ctor - This constructor creates a MachineInstr and adds the
 530 /// implicit operands. It reserves space for the number of operands specified by
 531 /// the MCInstrDesc.
 532 MachineInstr::MachineInstr(MachineFunction &MF, const MCInstrDesc &tid,
 533                            const DebugLoc dl, bool NoImp)
 534   : MCID(&tid), Parent(0), Operands(0), NumOperands(0),
 535     Flags(0), AsmPrinterFlags(0),
 536     NumMemRefs(0), MemRefs(0), debugLoc(dl) {
 537   // Reserve space for the expected number of operands.
 538   if (unsigned NumOps = MCID->getNumOperands() +
 539     MCID->getNumImplicitDefs() + MCID->getNumImplicitUses()) {
 540     CapOperands = OperandCapacity::get(NumOps);
 541     Operands = MF.allocateOperandArray(CapOperands);
 542   }
 543
 544   if (!NoImp)
 545     addImplicitDefUseOperands(MF);
 546 }
 547
 548 /// MachineInstr ctor - Copies MachineInstr arg exactly
 549 ///
 550 MachineInstr::MachineInstr(MachineFunction &MF, const MachineInstr &MI)
 551   : MCID(&MI.getDesc()), Parent(0), Operands(0), NumOperands(0),
 552     Flags(0), AsmPrinterFlags(0),
 553     NumMemRefs(MI.NumMemRefs), MemRefs(MI.MemRefs),
 554     debugLoc(MI.getDebugLoc()) {
 555   CapOperands = OperandCapacity::get(MI.getNumOperands());
 556   Operands = MF.allocateOperandArray(CapOperands);
 557
 558   // Copy operands.
 559   for (unsigned i = 0; i != MI.getNumOperands(); ++i)
 560     addOperand(MF, MI.getOperand(i));
 561
 562   // Copy all the sensible flags.
 563   setFlags(MI.Flags);
 564 }
 565
 566 /// getRegInfo - If this instruction is embedded into a MachineFunction,
 567 /// return the MachineRegisterInfo object for the current function, otherwise
 568 /// return null.
 569 MachineRegisterInfo *MachineInstr::getRegInfo() {
 570   if (MachineBasicBlock *MBB = getParent())
 571     return &MBB->getParent()->getRegInfo();
 572   return 0;
 573 }
 574
 575 /// RemoveRegOperandsFromUseLists - Unlink all of the register operands in
 576 /// this instruction from their respective use lists.  This requires that the
 577 /// operands already be on their use lists.
 578 void MachineInstr::RemoveRegOperandsFromUseLists(MachineRegisterInfo &MRI) {
 579   for (unsigned i = 0, e = getNumOperands(); i != e; ++i)
 580     if (Operands[i].isReg())
 581       MRI.removeRegOperandFromUseList(&Operands[i]);
 582 }
 583
 584 /// AddRegOperandsToUseLists - Add all of the register operands in
 585 /// this instruction from their respective use lists.  This requires that the
 586 /// operands not be on their use lists yet.
 587 void MachineInstr::AddRegOperandsToUseLists(MachineRegisterInfo &MRI) {
 588   for (unsigned i = 0, e = getNumOperands(); i != e; ++i)
 589     if (Operands[i].isReg())
 590       MRI.addRegOperandToUseList(&Operands[i]);
 591 }
 592
 593 void MachineInstr::addOperand(const MachineOperand &Op) {
 594   MachineBasicBlock *MBB = getParent();
 595   assert(MBB && "Use MachineInstrBuilder to add operands to dangling instrs");
 596   MachineFunction *MF = MBB->getParent();
 597   assert(MF && "Use MachineInstrBuilder to add operands to dangling instrs");
 598   addOperand(*MF, Op);
 599 }
 600
 601 /// Move NumOps MachineOperands from Src to Dst, with support for overlapping
 602 /// ranges. If MRI is non-null also update use-def chains.
 603 static void moveOperands(MachineOperand *Dst, MachineOperand *Src,
 604                          unsigned NumOps, MachineRegisterInfo *MRI) {
 605   if (MRI)
 606     return MRI->moveOperands(Dst, Src, NumOps);
 607
 608   // Here it would be convenient to call memmove, so that isn't allowed because
 609   // MachineOperand has a constructor and so isn't a POD type.
 610   if (Dst < Src)
 611     for (unsigned i = 0; i != NumOps; ++i)
 612       new (Dst + i) MachineOperand(Src[i]);
 613   else
 614     for (unsigned i = NumOps; i ; --i)
 615       new (Dst + i - 1) MachineOperand(Src[i - 1]);
 616 }
 617
 618 /// addOperand - Add the specified operand to the instruction.  If it is an
 619 /// implicit operand, it is added to the end of the operand list.  If it is
 620 /// an explicit operand it is added at the end of the explicit operand list
 621 /// (before the first implicit operand).
 622 void MachineInstr::addOperand(MachineFunction &MF, const MachineOperand &Op) {
 623   assert(MCID && "Cannot add operands before providing an instr descriptor");
 624
 625   // Check if we're adding one of our existing operands.
 626   if (&Op >= Operands && &Op < Operands + NumOperands) {
 627     // This is unusual: MI->addOperand(MI->getOperand(i)).
 628     // If adding Op requires reallocating or moving existing operands around,
 629     // the Op reference could go stale. Support it by copying Op.
 630     MachineOperand CopyOp(Op);
 631     return addOperand(MF, CopyOp);
 632   }
 633
 634   // Find the insert location for the new operand.  Implicit registers go at
 635   // the end, everything else goes before the implicit regs.
 636   //
 637   // FIXME: Allow mixed explicit and implicit operands on inline asm.
 638   // InstrEmitter::EmitSpecialNode() is marking inline asm clobbers as
 639   // implicit-defs, but they must not be moved around.  See the FIXME in
 640   // InstrEmitter.cpp.
 641   unsigned OpNo = getNumOperands();
 642   bool isImpReg = Op.isReg() && Op.isImplicit();
 643   if (!isImpReg && !isInlineAsm()) {
 644     while (OpNo && Operands[OpNo-1].isReg() && Operands[OpNo-1].isImplicit()) {
 645       --OpNo;
 646       assert(!Operands[OpNo].isTied() && "Cannot move tied operands");
 647     }
 648   }
 649
 650   // OpNo now points as the desired insertion point.  Unless this is a variadic
 651   // instruction, only implicit regs are allowed beyond MCID->getNumOperands().
 652   // RegMask operands go between the explicit and implicit operands.
 653   assert((isImpReg || Op.isRegMask() || MCID->isVariadic() ||
 654           OpNo < MCID->getNumOperands()) &&
 655          "Trying to add an operand to a machine instr that is already done!");
 656
 657   MachineRegisterInfo *MRI = getRegInfo();
 658
 659   // Determine if the Operands array needs to be reallocated.
 660   // Save the old capacity and operand array.
 661   OperandCapacity OldCap = CapOperands;
 662   MachineOperand *OldOperands = Operands;
 663   if (!OldOperands || OldCap.getSize() == getNumOperands()) {
 664     CapOperands = OldOperands ? OldCap.getNext() : OldCap.get(1);
 665     Operands = MF.allocateOperandArray(CapOperands);
 666     // Move the operands before the insertion point.
 667     if (OpNo)
 668       moveOperands(Operands, OldOperands, OpNo, MRI);
 669   }
 670
 671   // Move the operands following the insertion point.
 672   if (OpNo != NumOperands)
 673     moveOperands(Operands + OpNo + 1, OldOperands + OpNo, NumOperands - OpNo,
 674                  MRI);
 675   ++NumOperands;
 676
 677   // Deallocate the old operand array.
 678   if (OldOperands != Operands && OldOperands)
 679     MF.deallocateOperandArray(OldCap, OldOperands);
 680
 681   // Copy Op into place. It still needs to be inserted into the MRI use lists.
 682   MachineOperand *NewMO = new (Operands + OpNo) MachineOperand(Op);
 683   NewMO->ParentMI = this;
 684
 685   // When adding a register operand, tell MRI about it.
 686   if (NewMO->isReg()) {
 687     // Ensure isOnRegUseList() returns false, regardless of Op's status.
 688     NewMO->Contents.Reg.Prev = 0;
 689     // Ignore existing ties. This is not a property that can be copied.
 690     NewMO->TiedTo = 0;
 691     // Add the new operand to MRI, but only for instructions in an MBB.
 692     if (MRI)
 693       MRI->addRegOperandToUseList(NewMO);
 694     // The MCID operand information isn't accurate until we start adding
 695     // explicit operands. The implicit operands are added first, then the
 696     // explicits are inserted before them.
 697     if (!isImpReg) {
 698       // Tie uses to defs as indicated in MCInstrDesc.
 699       if (NewMO->isUse()) {
 700         int DefIdx = MCID->getOperandConstraint(OpNo, MCOI::TIED_TO);
 701         if (DefIdx != -1)
 702           tieOperands(DefIdx, OpNo);
 703       }
 704       // If the register operand is flagged as early, mark the operand as such.
 705       if (MCID->getOperandConstraint(OpNo, MCOI::EARLY_CLOBBER) != -1)
 706         NewMO->setIsEarlyClobber(true);
 707     }
 708   }
 709 }
 710
 711 /// RemoveOperand - Erase an operand  from an instruction, leaving it with one
 712 /// fewer operand than it started with.
 713 ///
 714 void MachineInstr::RemoveOperand(unsigned OpNo) {
 715   assert(OpNo < getNumOperands() && "Invalid operand number");
 716   untieRegOperand(OpNo);
 717
 718 #ifndef NDEBUG
 719   // Moving tied operands would break the ties.
 720   for (unsigned i = OpNo + 1, e = getNumOperands(); i != e; ++i)
 721     if (Operands[i].isReg())
 722       assert(!Operands[i].isTied() && "Cannot move tied operands");
 723 #endif
 724
 725   MachineRegisterInfo *MRI = getRegInfo();
 726   if (MRI && Operands[OpNo].isReg())
 727     MRI->removeRegOperandFromUseList(Operands + OpNo);
 728
 729   // Don't call the MachineOperand destructor. A lot of this code depends on
 730   // MachineOperand having a trivial destructor anyway, and adding a call here
 731   // wouldn't make it 'destructor-correct'.
 732
 733   if (unsigned N = NumOperands - 1 - OpNo)
 734     moveOperands(Operands + OpNo, Operands + OpNo + 1, N, MRI);
 735   --NumOperands;
 736 }
 737
 738 /// addMemOperand - Add a MachineMemOperand to the machine instruction.
 739 /// This function should be used only occasionally. The setMemRefs function
 740 /// is the primary method for setting up a MachineInstr's MemRefs list.
 741 void MachineInstr::addMemOperand(MachineFunction &MF,
 742                                  MachineMemOperand *MO) {
 743   mmo_iterator OldMemRefs = MemRefs;
 744   uint16_t OldNumMemRefs = NumMemRefs;
 745
 746   uint16_t NewNum = NumMemRefs + 1;
 747   mmo_iterator NewMemRefs = MF.allocateMemRefsArray(NewNum);
 748
 749   std::copy(OldMemRefs, OldMemRefs + OldNumMemRefs, NewMemRefs);
 750   NewMemRefs[NewNum - 1] = MO;
 751
 752   MemRefs = NewMemRefs;
 753   NumMemRefs = NewNum;
 754 }
 755
 756 bool MachineInstr::hasPropertyInBundle(unsigned Mask, QueryType Type) const {
 757   const MachineBasicBlock *MBB = getParent();
 758   MachineBasicBlock::const_instr_iterator MII = *this; ++MII;
 759   while (MII != MBB->end() && MII->isInsideBundle()) {
 760     if (MII->getDesc().getFlags() & Mask) {
 761       if (Type == AnyInBundle)
 762         return true;
 763     } else {
 764       if (Type == AllInBundle)
 765         return false;
 766     }
 767     ++MII;
 768   }
 769
 770   return Type == AllInBundle;
 771 }
 772
 773 bool MachineInstr::isIdenticalTo(const MachineInstr *Other,
 774                                  MICheckType Check) const {
 775   // If opcodes or number of operands are not the same then the two
 776   // instructions are obviously not identical.
 777   if (Other->getOpcode() != getOpcode() ||
 778       Other->getNumOperands() != getNumOperands())
 779     return false;
 780
 781   if (isBundle()) {
 782     // Both instructions are bundles, compare MIs inside the bundle.
 783     MachineBasicBlock::const_instr_iterator I1 = *this;
 784     MachineBasicBlock::const_instr_iterator E1 = getParent()->instr_end();
 785     MachineBasicBlock::const_instr_iterator I2 = *Other;
 786     MachineBasicBlock::const_instr_iterator E2= Other->getParent()->instr_end();
 787     while (++I1 != E1 && I1->isInsideBundle()) {
 788       ++I2;
 789       if (I2 == E2 || !I2->isInsideBundle() || !I1->isIdenticalTo(I2, Check))
 790         return false;
 791     }
 792   }
 793
 794   // Check operands to make sure they match.
 795   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
 796     const MachineOperand &MO = getOperand(i);
 797     const MachineOperand &OMO = Other->getOperand(i);
 798     if (!MO.isReg()) {
 799       if (!MO.isIdenticalTo(OMO))
 800         return false;
 801       continue;
 802     }
 803
 804     // Clients may or may not want to ignore defs when testing for equality.
 805     // For example, machine CSE pass only cares about finding common
 806     // subexpressions, so it's safe to ignore virtual register defs.
 807     if (MO.isDef()) {
 808       if (Check == IgnoreDefs)
 809         continue;
 810       else if (Check == IgnoreVRegDefs) {
 811         if (TargetRegisterInfo::isPhysicalRegister(MO.getReg()) ||
 812             TargetRegisterInfo::isPhysicalRegister(OMO.getReg()))
 813           if (MO.getReg() != OMO.getReg())
 814             return false;
 815       } else {
 816         if (!MO.isIdenticalTo(OMO))
 817           return false;
 818         if (Check == CheckKillDead && MO.isDead() != OMO.isDead())
 819           return false;
 820       }
 821     } else {
 822       if (!MO.isIdenticalTo(OMO))
 823         return false;
 824       if (Check == CheckKillDead && MO.isKill() != OMO.isKill())
 825         return false;
 826     }
 827   }
 828   // If DebugLoc does not match then two dbg.values are not identical.
 829   if (isDebugValue())
 830     if (!getDebugLoc().isUnknown() && !Other->getDebugLoc().isUnknown()
 831         && getDebugLoc() != Other->getDebugLoc())
 832       return false;
 833   return true;
 834 }
 835
 836 MachineInstr *MachineInstr::removeFromParent() {
 837   assert(getParent() && "Not embedded in a basic block!");
 838   return getParent()->remove(this);
 839 }
 840
 841 MachineInstr *MachineInstr::removeFromBundle() {
 842   assert(getParent() && "Not embedded in a basic block!");
 843   return getParent()->remove_instr(this);
 844 }
 845
 846 void MachineInstr::eraseFromParent() {
 847   assert(getParent() && "Not embedded in a basic block!");
 848   getParent()->erase(this);
 849 }
 850
 851 void MachineInstr::eraseFromBundle() {
 852   assert(getParent() && "Not embedded in a basic block!");
 853   getParent()->erase_instr(this);
 854 }
 855
 856 /// getNumExplicitOperands - Returns the number of non-implicit operands.
 857 ///
 858 unsigned MachineInstr::getNumExplicitOperands() const {
 859   unsigned NumOperands = MCID->getNumOperands();
 860   if (!MCID->isVariadic())
 861     return NumOperands;
 862
 863   for (unsigned i = NumOperands, e = getNumOperands(); i != e; ++i) {
 864     const MachineOperand &MO = getOperand(i);
 865     if (!MO.isReg() || !MO.isImplicit())
 866       NumOperands++;
 867   }
 868   return NumOperands;
 869 }
 870
 871 void MachineInstr::bundleWithPred() {
 872   assert(!isBundledWithPred() && "MI is already bundled with its predecessor");
 873   setFlag(BundledPred);
 874   MachineBasicBlock::instr_iterator Pred = this;
 875   --Pred;
 876   assert(!Pred->isBundledWithSucc() && "Inconsistent bundle flags");
 877   Pred->setFlag(BundledSucc);
 878 }
 879
 880 void MachineInstr::bundleWithSucc() {
 881   assert(!isBundledWithSucc() && "MI is already bundled with its successor");
 882   setFlag(BundledSucc);
 883   MachineBasicBlock::instr_iterator Succ = this;
 884   ++Succ;
 885   assert(!Succ->isBundledWithPred() && "Inconsistent bundle flags");
 886   Succ->setFlag(BundledPred);
 887 }
 888
 889 void MachineInstr::unbundleFromPred() {
 890   assert(isBundledWithPred() && "MI isn't bundled with its predecessor");
 891   clearFlag(BundledPred);
 892   MachineBasicBlock::instr_iterator Pred = this;
 893   --Pred;
 894   assert(Pred->isBundledWithSucc() && "Inconsistent bundle flags");
 895   Pred->clearFlag(BundledSucc);
 896 }
 897
 898 void MachineInstr::unbundleFromSucc() {
 899   assert(isBundledWithSucc() && "MI isn't bundled with its successor");
 900   clearFlag(BundledSucc);
 901   MachineBasicBlock::instr_iterator Succ = this;
 902   --Succ;
 903   assert(Succ->isBundledWithPred() && "Inconsistent bundle flags");
 904   Succ->clearFlag(BundledPred);
 905 }
 906
 907 bool MachineInstr::isStackAligningInlineAsm() const {
 908   if (isInlineAsm()) {
 909     unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
 910     if (ExtraInfo & InlineAsm::Extra_IsAlignStack)
 911       return true;
 912   }
 913   return false;
 914 }
 915
 916 InlineAsm::AsmDialect MachineInstr::getInlineAsmDialect() const {
 917   assert(isInlineAsm() && "getInlineAsmDialect() only works for inline asms!");
 918   unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
 919   return InlineAsm::AsmDialect((ExtraInfo & InlineAsm::Extra_AsmDialect) != 0);
 920 }
 921
 922 int MachineInstr::findInlineAsmFlagIdx(unsigned OpIdx,
 923                                        unsigned *GroupNo) const {
 924   assert(isInlineAsm() && "Expected an inline asm instruction");
 925   assert(OpIdx < getNumOperands() && "OpIdx out of range");
 926
 927   // Ignore queries about the initial operands.
 928   if (OpIdx < InlineAsm::MIOp_FirstOperand)
 929     return -1;
 930
 931   unsigned Group = 0;
 932   unsigned NumOps;
 933   for (unsigned i = InlineAsm::MIOp_FirstOperand, e = getNumOperands(); i < e;
 934        i += NumOps) {
 935     const MachineOperand &FlagMO = getOperand(i);
 936     // If we reach the implicit register operands, stop looking.
 937     if (!FlagMO.isImm())
 938       return -1;
 939     NumOps = 1 + InlineAsm::getNumOperandRegisters(FlagMO.getImm());
 940     if (i + NumOps > OpIdx) {
 941       if (GroupNo)
 942         *GroupNo = Group;
 943       return i;
 944     }
 945     ++Group;
 946   }
 947   return -1;
 948 }
 949
 950 const TargetRegisterClass*
 951 MachineInstr::getRegClassConstraint(unsigned OpIdx,
 952                                     const TargetInstrInfo *TII,
 953                                     const TargetRegisterInfo *TRI) const {
 954   assert(getParent() && "Can't have an MBB reference here!");
 955   assert(getParent()->getParent() && "Can't have an MF reference here!");
 956   const MachineFunction &MF = *getParent()->getParent();
 957
 958   // Most opcodes have fixed constraints in their MCInstrDesc.
 959   if (!isInlineAsm())
 960     return TII->getRegClass(getDesc(), OpIdx, TRI, MF);
 961
 962   if (!getOperand(OpIdx).isReg())
 963     return NULL;
 964
 965   // For tied uses on inline asm, get the constraint from the def.
 966   unsigned DefIdx;
 967   if (getOperand(OpIdx).isUse() && isRegTiedToDefOperand(OpIdx, &DefIdx))
 968     OpIdx = DefIdx;
 969
 970   // Inline asm stores register class constraints in the flag word.
 971   int FlagIdx = findInlineAsmFlagIdx(OpIdx);
 972   if (FlagIdx < 0)
 973     return NULL;
 974
 975   unsigned Flag = getOperand(FlagIdx).getImm();
 976   unsigned RCID;
 977   if (InlineAsm::hasRegClassConstraint(Flag, RCID))
 978     return TRI->getRegClass(RCID);
 979
 980   // Assume that all registers in a memory operand are pointers.
 981   if (InlineAsm::getKind(Flag) == InlineAsm::Kind_Mem)
 982     return TRI->getPointerRegClass(MF);
 983
 984   return NULL;
 985 }
 986
 987 /// getBundleSize - Return the number of instructions inside the MI bundle.
 988 unsigned MachineInstr::getBundleSize() const {
 989   assert(isBundle() && "Expecting a bundle");
 990
 991   const MachineBasicBlock *MBB = getParent();
 992   MachineBasicBlock::const_instr_iterator I = *this, E = MBB->instr_end();
 993   unsigned Size = 0;
 994   while ((++I != E) && I->isInsideBundle()) {
 995     ++Size;
 996   }
 997   assert(Size > 1 && "Malformed bundle");
 998
 999   return Size;
1000 }
1001
1002 /// findRegisterUseOperandIdx() - Returns the MachineOperand that is a use of
1003 /// the specific register or -1 if it is not found. It further tightens
1004 /// the search criteria to a use that kills the register if isKill is true.
1005 int MachineInstr::findRegisterUseOperandIdx(unsigned Reg, bool isKill,
1006                                           const TargetRegisterInfo *TRI) const {
1007   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1008     const MachineOperand &MO = getOperand(i);
1009     if (!MO.isReg() || !MO.isUse())
1010       continue;
1011     unsigned MOReg = MO.getReg();
1012     if (!MOReg)
1013       continue;
1014     if (MOReg == Reg ||
1015         (TRI &&
1016          TargetRegisterInfo::isPhysicalRegister(MOReg) &&
1017          TargetRegisterInfo::isPhysicalRegister(Reg) &&
1018          TRI->isSubRegister(MOReg, Reg)))
1019       if (!isKill || MO.isKill())
1020         return i;
1021   }
1022   return -1;
1023 }
1024
1025 /// readsWritesVirtualRegister - Return a pair of bools (reads, writes)
1026 /// indicating if this instruction reads or writes Reg. This also considers
1027 /// partial defines.
1028 std::pair<bool,bool>
1029 MachineInstr::readsWritesVirtualRegister(unsigned Reg,
1030                                          SmallVectorImpl<unsigned> *Ops) const {
1031   bool PartDef = false; // Partial redefine.
1032   bool FullDef = false; // Full define.
1033   bool Use = false;
1034
1035   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1036     const MachineOperand &MO = getOperand(i);
1037     if (!MO.isReg() || MO.getReg() != Reg)
1038       continue;
1039     if (Ops)
1040       Ops->push_back(i);
1041     if (MO.isUse())
1042       Use |= !MO.isUndef();
1043     else if (MO.getSubReg() && !MO.isUndef())
1044       // A partial <def,undef> doesn't count as reading the register.
1045       PartDef = true;
1046     else
1047       FullDef = true;
1048   }
1049   // A partial redefine uses Reg unless there is also a full define.
1050   return std::make_pair(Use || (PartDef && !FullDef), PartDef || FullDef);
1051 }
1052
1053 /// findRegisterDefOperandIdx() - Returns the operand index that is a def of
1054 /// the specified register or -1 if it is not found. If isDead is true, defs
1055 /// that are not dead are skipped. If TargetRegisterInfo is non-null, then it
1056 /// also checks if there is a def of a super-register.
1057 int
1058 MachineInstr::findRegisterDefOperandIdx(unsigned Reg, bool isDead, bool Overlap,
1059                                         const TargetRegisterInfo *TRI) const {
1060   bool isPhys = TargetRegisterInfo::isPhysicalRegister(Reg);
1061   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1062     const MachineOperand &MO = getOperand(i);
1063     // Accept regmask operands when Overlap is set.
1064     // Ignore them when looking for a specific def operand (Overlap == false).
1065     if (isPhys && Overlap && MO.isRegMask() && MO.clobbersPhysReg(Reg))
1066       return i;
1067     if (!MO.isReg() || !MO.isDef())
1068       continue;
1069     unsigned MOReg = MO.getReg();
1070     bool Found = (MOReg == Reg);
1071     if (!Found && TRI && isPhys &&
1072         TargetRegisterInfo::isPhysicalRegister(MOReg)) {
1073       if (Overlap)
1074         Found = TRI->regsOverlap(MOReg, Reg);
1075       else
1076         Found = TRI->isSubRegister(MOReg, Reg);
1077     }
1078     if (Found && (!isDead || MO.isDead()))
1079       return i;
1080   }
1081   return -1;
1082 }
1083
1084 /// findFirstPredOperandIdx() - Find the index of the first operand in the
1085 /// operand list that is used to represent the predicate. It returns -1 if
1086 /// none is found.
1087 int MachineInstr::findFirstPredOperandIdx() const {
1088   // Don't call MCID.findFirstPredOperandIdx() because this variant
1089   // is sometimes called on an instruction that's not yet complete, and
1090   // so the number of operands is less than the MCID indicates. In
1091   // particular, the PTX target does this.
1092   const MCInstrDesc &MCID = getDesc();
1093   if (MCID.isPredicable()) {
1094     for (unsigned i = 0, e = getNumOperands(); i != e; ++i)
1095       if (MCID.OpInfo[i].isPredicate())
1096         return i;
1097   }
1098
1099   return -1;
1100 }
1101
1102 // MachineOperand::TiedTo is 4 bits wide.
1103 const unsigned TiedMax = 15;
1104
1105 /// tieOperands - Mark operands at DefIdx and UseIdx as tied to each other.
1106 ///
1107 /// Use and def operands can be tied together, indicated by a non-zero TiedTo
1108 /// field. TiedTo can have these values:
1109 ///
1110 /// 0:              Operand is not tied to anything.
1111 /// 1 to TiedMax-1: Tied to getOperand(TiedTo-1).
1112 /// TiedMax:        Tied to an operand >= TiedMax-1.
1113 ///
1114 /// The tied def must be one of the first TiedMax operands on a normal
1115 /// instruction. INLINEASM instructions allow more tied defs.
1116 ///
1117 void MachineInstr::tieOperands(unsigned DefIdx, unsigned UseIdx) {
1118   MachineOperand &DefMO = getOperand(DefIdx);
1119   MachineOperand &UseMO = getOperand(UseIdx);
1120   assert(DefMO.isDef() && "DefIdx must be a def operand");
1121   assert(UseMO.isUse() && "UseIdx must be a use operand");
1122   assert(!DefMO.isTied() && "Def is already tied to another use");
1123   assert(!UseMO.isTied() && "Use is already tied to another def");
1124
1125   if (DefIdx < TiedMax)
1126     UseMO.TiedTo = DefIdx + 1;
1127   else {
1128     // Inline asm can use the group descriptors to find tied operands, but on
1129     // normal instruction, the tied def must be within the first TiedMax
1130     // operands.
1131     assert(isInlineAsm() && "DefIdx out of range");
1132     UseMO.TiedTo = TiedMax;
1133   }
1134
1135   // UseIdx can be out of range, we'll search for it in findTiedOperandIdx().
1136   DefMO.TiedTo = std::min(UseIdx + 1, TiedMax);
1137 }
1138
1139 /// Given the index of a tied register operand, find the operand it is tied to.
1140 /// Defs are tied to uses and vice versa. Returns the index of the tied operand
1141 /// which must exist.
1142 unsigned MachineInstr::findTiedOperandIdx(unsigned OpIdx) const {
1143   const MachineOperand &MO = getOperand(OpIdx);
1144   assert(MO.isTied() && "Operand isn't tied");
1145
1146   // Normally TiedTo is in range.
1147   if (MO.TiedTo < TiedMax)
1148     return MO.TiedTo - 1;
1149
1150   // Uses on normal instructions can be out of range.
1151   if (!isInlineAsm()) {
1152     // Normal tied defs must be in the 0..TiedMax-1 range.
1153     if (MO.isUse())
1154       return TiedMax - 1;
1155     // MO is a def. Search for the tied use.
1156     for (unsigned i = TiedMax - 1, e = getNumOperands(); i != e; ++i) {
1157       const MachineOperand &UseMO = getOperand(i);
1158       if (UseMO.isReg() && UseMO.isUse() && UseMO.TiedTo == OpIdx + 1)
1159         return i;
1160     }
1161     llvm_unreachable("Can't find tied use");
1162   }
1163
1164   // Now deal with inline asm by parsing the operand group descriptor flags.
1165   // Find the beginning of each operand group.
1166   SmallVector<unsigned, 8> GroupIdx;
1167   unsigned OpIdxGroup = ~0u;
1168   unsigned NumOps;
1169   for (unsigned i = InlineAsm::MIOp_FirstOperand, e = getNumOperands(); i < e;
1170        i += NumOps) {
1171     const MachineOperand &FlagMO = getOperand(i);
1172     assert(FlagMO.isImm() && "Invalid tied operand on inline asm");
1173     unsigned CurGroup = GroupIdx.size();
1174     GroupIdx.push_back(i);
1175     NumOps = 1 + InlineAsm::getNumOperandRegisters(FlagMO.getImm());
1176     // OpIdx belongs to this operand group.
1177     if (OpIdx > i && OpIdx < i + NumOps)
1178       OpIdxGroup = CurGroup;
1179     unsigned TiedGroup;
1180     if (!InlineAsm::isUseOperandTiedToDef(FlagMO.getImm(), TiedGroup))
1181       continue;
1182     // Operands in this group are tied to operands in TiedGroup which must be
1183     // earlier. Find the number of operands between the two groups.
1184     unsigned Delta = i - GroupIdx[TiedGroup];
1185
1186     // OpIdx is a use tied to TiedGroup.
1187     if (OpIdxGroup == CurGroup)
1188       return OpIdx - Delta;
1189
1190     // OpIdx is a def tied to this use group.
1191     if (OpIdxGroup == TiedGroup)
1192       return OpIdx + Delta;
1193   }
1194   llvm_unreachable("Invalid tied operand on inline asm");
1195 }
1196
1197 /// clearKillInfo - Clears kill flags on all operands.
1198 ///
1199 void MachineInstr::clearKillInfo() {
1200   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1201     MachineOperand &MO = getOperand(i);
1202     if (MO.isReg() && MO.isUse())
1203       MO.setIsKill(false);
1204   }
1205 }
1206
1207 void MachineInstr::substituteRegister(unsigned FromReg,
1208                                       unsigned ToReg,
1209                                       unsigned SubIdx,
1210                                       const TargetRegisterInfo &RegInfo) {
1211   if (TargetRegisterInfo::isPhysicalRegister(ToReg)) {
1212     if (SubIdx)
1213       ToReg = RegInfo.getSubReg(ToReg, SubIdx);
1214     for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1215       MachineOperand &MO = getOperand(i);
1216       if (!MO.isReg() || MO.getReg() != FromReg)
1217         continue;
1218       MO.substPhysReg(ToReg, RegInfo);
1219     }
1220   } else {
1221     for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1222       MachineOperand &MO = getOperand(i);
1223       if (!MO.isReg() || MO.getReg() != FromReg)
1224         continue;
1225       MO.substVirtReg(ToReg, SubIdx, RegInfo);
1226     }
1227   }
1228 }
1229
1230 /// isSafeToMove - Return true if it is safe to move this instruction. If
1231 /// SawStore is set to true, it means that there is a store (or call) between
1232 /// the instruction's location and its intended destination.
1233 bool MachineInstr::isSafeToMove(const TargetInstrInfo *TII,
1234                                 AliasAnalysis *AA,
1235                                 bool &SawStore) const {
1236   // Ignore stuff that we obviously can't move.
1237   //
1238   // Treat volatile loads as stores. This is not strictly necessary for
1239   // volatiles, but it is required for atomic loads. It is not allowed to move
1240   // a load across an atomic load with Ordering > Monotonic.
1241   if (mayStore() || isCall() ||
1242       (mayLoad() && hasOrderedMemoryRef())) {
1243     SawStore = true;
1244     return false;
1245   }
1246
1247   if (isLabel() || isDebugValue() ||
1248       isTerminator() || hasUnmodeledSideEffects())
1249     return false;
1250
1251   // See if this instruction does a load.  If so, we have to guarantee that the
1252   // loaded value doesn't change between the load and the its intended
1253   // destination. The check for isInvariantLoad gives the targe the chance to
1254   // classify the load as always returning a constant, e.g. a constant pool
1255   // load.
1256   if (mayLoad() && !isInvariantLoad(AA))
1257     // Otherwise, this is a real load.  If there is a store between the load and
1258     // end of block, we can't move it.
1259     return !SawStore;
1260
1261   return true;
1262 }
1263
1264 /// isSafeToReMat - Return true if it's safe to rematerialize the specified
1265 /// instruction which defined the specified register instead of copying it.
1266 bool MachineInstr::isSafeToReMat(const TargetInstrInfo *TII,
1267                                  AliasAnalysis *AA,
1268                                  unsigned DstReg) const {
1269   bool SawStore = false;
1270   if (!TII->isTriviallyReMaterializable(this, AA) ||
1271       !isSafeToMove(TII, AA, SawStore))
1272     return false;
1273   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1274     const MachineOperand &MO = getOperand(i);
1275     if (!MO.isReg())
1276       continue;
1277     // FIXME: For now, do not remat any instruction with register operands.
1278     // Later on, we can loosen the restriction is the register operands have
1279     // not been modified between the def and use. Note, this is different from
1280     // MachineSink because the code is no longer in two-address form (at least
1281     // partially).
1282     if (MO.isUse())
1283       return false;
1284     else if (!MO.isDead() && MO.getReg() != DstReg)
1285       return false;
1286   }
1287   return true;
1288 }
1289
1290 /// hasOrderedMemoryRef - Return true if this instruction may have an ordered
1291 /// or volatile memory reference, or if the information describing the memory
1292 /// reference is not available. Return false if it is known to have no ordered
1293 /// memory references.
1294 bool MachineInstr::hasOrderedMemoryRef() const {
1295   // An instruction known never to access memory won't have a volatile access.
1296   if (!mayStore() &&
1297       !mayLoad() &&
1298       !isCall() &&
1299       !hasUnmodeledSideEffects())
1300     return false;
1301
1302   // Otherwise, if the instruction has no memory reference information,
1303   // conservatively assume it wasn't preserved.
1304   if (memoperands_empty())
1305     return true;
1306
1307   // Check the memory reference information for ordered references.
1308   for (mmo_iterator I = memoperands_begin(), E = memoperands_end(); I != E; ++I)
1309     if (!(*I)->isUnordered())
1310       return true;
1311
1312   return false;
1313 }
1314
1315 /// isInvariantLoad - Return true if this instruction is loading from a
1316 /// location whose value is invariant across the function.  For example,
1317 /// loading a value from the constant pool or from the argument area
1318 /// of a function if it does not change.  This should only return true of
1319 /// *all* loads the instruction does are invariant (if it does multiple loads).
1320 bool MachineInstr::isInvariantLoad(AliasAnalysis *AA) const {
1321   // If the instruction doesn't load at all, it isn't an invariant load.
1322   if (!mayLoad())
1323     return false;
1324
1325   // If the instruction has lost its memoperands, conservatively assume that
1326   // it may not be an invariant load.
1327   if (memoperands_empty())
1328     return false;
1329
1330   const MachineFrameInfo *MFI = getParent()->getParent()->getFrameInfo();
1331
1332   for (mmo_iterator I = memoperands_begin(),
1333        E = memoperands_end(); I != E; ++I) {
1334     if ((*I)->isVolatile()) return false;
1335     if ((*I)->isStore()) return false;
1336     if ((*I)->isInvariant()) return true;
1337
1338     if (const Value *V = (*I)->getValue()) {
1339       // A load from a constant PseudoSourceValue is invariant.
1340       if (const PseudoSourceValue *PSV = dyn_cast<PseudoSourceValue>(V))
1341         if (PSV->isConstant(MFI))
1342           continue;
1343       // If we have an AliasAnalysis, ask it whether the memory is constant.
1344       if (AA && AA->pointsToConstantMemory(
1345                       AliasAnalysis::Location(V, (*I)->getSize(),
1346                                               (*I)->getTBAAInfo())))
1347         continue;
1348     }
1349
1350     // Otherwise assume conservatively.
1351     return false;
1352   }
1353
1354   // Everything checks out.
1355   return true;
1356 }
1357
1358 /// isConstantValuePHI - If the specified instruction is a PHI that always
1359 /// merges together the same virtual register, return the register, otherwise
1360 /// return 0.
1361 unsigned MachineInstr::isConstantValuePHI() const {
1362   if (!isPHI())
1363     return 0;
1364   assert(getNumOperands() >= 3 &&
1365          "It's illegal to have a PHI without source operands");
1366
1367   unsigned Reg = getOperand(1).getReg();
1368   for (unsigned i = 3, e = getNumOperands(); i < e; i += 2)
1369     if (getOperand(i).getReg() != Reg)
1370       return 0;
1371   return Reg;
1372 }
1373
1374 bool MachineInstr::hasUnmodeledSideEffects() const {
1375   if (hasProperty(MCID::UnmodeledSideEffects))
1376     return true;
1377   if (isInlineAsm()) {
1378     unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
1379     if (ExtraInfo & InlineAsm::Extra_HasSideEffects)
1380       return true;
1381   }
1382
1383   return false;
1384 }
1385
1386 /// allDefsAreDead - Return true if all the defs of this instruction are dead.
1387 ///
1388 bool MachineInstr::allDefsAreDead() const {
1389   for (unsigned i = 0, e = getNumOperands(); i < e; ++i) {
1390     const MachineOperand &MO = getOperand(i);
1391     if (!MO.isReg() || MO.isUse())
1392       continue;
1393     if (!MO.isDead())
1394       return false;
1395   }
1396   return true;
1397 }
1398
1399 /// copyImplicitOps - Copy implicit register operands from specified
1400 /// instruction to this instruction.
1401 void MachineInstr::copyImplicitOps(MachineFunction &MF,
1402                                    const MachineInstr *MI) {
1403   for (unsigned i = MI->getDesc().getNumOperands(), e = MI->getNumOperands();
1404        i != e; ++i) {
1405     const MachineOperand &MO = MI->getOperand(i);
1406     if (MO.isReg() && MO.isImplicit())
1407       addOperand(MF, MO);
1408   }
1409 }
1410
1411 void MachineInstr::dump() const {
1412 #if !defined(NDEBUG) || defined(LLVM_ENABLE_DUMP)
1413   dbgs() << "  " << *this;
1414 #endif
1415 }
1416
1417 static void printDebugLoc(DebugLoc DL, const MachineFunction *MF,
1418                          raw_ostream &CommentOS) {
1419   const LLVMContext &Ctx = MF->getFunction()->getContext();
1420   if (!DL.isUnknown()) {          // Print source line info.
1421     DIScope Scope(DL.getScope(Ctx));
1422     // Omit the directory, because it's likely to be long and uninteresting.
1423     if (Scope.Verify())
1424       CommentOS << Scope.getFilename();
1425     else
1426       CommentOS << "<unknown>";
1427     CommentOS << ':' << DL.getLine();
1428     if (DL.getCol() != 0)
1429       CommentOS << ':' << DL.getCol();
1430     DebugLoc InlinedAtDL = DebugLoc::getFromDILocation(DL.getInlinedAt(Ctx));
1431     if (!InlinedAtDL.isUnknown()) {
1432       CommentOS << " @[ ";
1433       printDebugLoc(InlinedAtDL, MF, CommentOS);
1434       CommentOS << " ]";
1435     }
1436   }
1437 }
1438
1439 void MachineInstr::print(raw_ostream &OS, const TargetMachine *TM) const {
1440   // We can be a bit tidier if we know the TargetMachine and/or MachineFunction.
1441   const MachineFunction *MF = 0;
1442   const MachineRegisterInfo *MRI = 0;
1443   if (const MachineBasicBlock *MBB = getParent()) {
1444     MF = MBB->getParent();
1445     if (!TM && MF)
1446       TM = &MF->getTarget();
1447     if (MF)
1448       MRI = &MF->getRegInfo();
1449   }
1450
1451   // Save a list of virtual registers.
1452   SmallVector<unsigned, 8> VirtRegs;
1453
1454   // Print explicitly defined operands on the left of an assignment syntax.
1455   unsigned StartOp = 0, e = getNumOperands();
1456   for (; StartOp < e && getOperand(StartOp).isReg() &&
1457          getOperand(StartOp).isDef() &&
1458          !getOperand(StartOp).isImplicit();
1459        ++StartOp) {
1460     if (StartOp != 0) OS << ", ";
1461     getOperand(StartOp).print(OS, TM);
1462     unsigned Reg = getOperand(StartOp).getReg();
1463     if (TargetRegisterInfo::isVirtualRegister(Reg))
1464       VirtRegs.push_back(Reg);
1465   }
1466
1467   if (StartOp != 0)
1468     OS << " = ";
1469
1470   // Print the opcode name.
1471   if (TM && TM->getInstrInfo())
1472     OS << TM->getInstrInfo()->getName(getOpcode());
1473   else
1474     OS << "UNKNOWN";
1475
1476   // Print the rest of the operands.
1477   bool OmittedAnyCallClobbers = false;
1478   bool FirstOp = true;
1479   unsigned AsmDescOp = ~0u;
1480   unsigned AsmOpCount = 0;
1481
1482   if (isInlineAsm() && e >= InlineAsm::MIOp_FirstOperand) {
1483     // Print asm string.
1484     OS << " ";
1485     getOperand(InlineAsm::MIOp_AsmString).print(OS, TM);
1486
1487     // Print HasSideEffects, IsAlignStack
1488     unsigned ExtraInfo = getOperand(InlineAsm::MIOp_ExtraInfo).getImm();
1489     if (ExtraInfo & InlineAsm::Extra_HasSideEffects)
1490       OS << " [sideeffect]";
1491     if (ExtraInfo & InlineAsm::Extra_IsAlignStack)
1492       OS << " [alignstack]";
1493     if (getInlineAsmDialect() == InlineAsm::AD_ATT)
1494       OS << " [attdialect]";
1495     if (getInlineAsmDialect() == InlineAsm::AD_Intel)
1496       OS << " [inteldialect]";
1497
1498     StartOp = AsmDescOp = InlineAsm::MIOp_FirstOperand;
1499     FirstOp = false;
1500   }
1501
1502
1503   for (unsigned i = StartOp, e = getNumOperands(); i != e; ++i) {
1504     const MachineOperand &MO = getOperand(i);
1505
1506     if (MO.isReg() && TargetRegisterInfo::isVirtualRegister(MO.getReg()))
1507       VirtRegs.push_back(MO.getReg());
1508
1509     // Omit call-clobbered registers which aren't used anywhere. This makes
1510     // call instructions much less noisy on targets where calls clobber lots
1511     // of registers. Don't rely on MO.isDead() because we may be called before
1512     // LiveVariables is run, or we may be looking at a non-allocatable reg.
1513     if (MF && isCall() &&
1514         MO.isReg() && MO.isImplicit() && MO.isDef()) {
1515       unsigned Reg = MO.getReg();
1516       if (TargetRegisterInfo::isPhysicalRegister(Reg)) {
1517         const MachineRegisterInfo &MRI = MF->getRegInfo();
1518         if (MRI.use_empty(Reg) && !MRI.isLiveOut(Reg)) {
1519           bool HasAliasLive = false;
1520           for (MCRegAliasIterator AI(Reg, TM->getRegisterInfo(), true);
1521                AI.isValid(); ++AI) {
1522             unsigned AliasReg = *AI;
1523             if (!MRI.use_empty(AliasReg) || MRI.isLiveOut(AliasReg)) {
1524               HasAliasLive = true;
1525               break;
1526             }
1527           }
1528           if (!HasAliasLive) {
1529             OmittedAnyCallClobbers = true;
1530             continue;
1531           }
1532         }
1533       }
1534     }
1535
1536     if (FirstOp) FirstOp = false; else OS << ",";
1537     OS << " ";
1538     if (i < getDesc().NumOperands) {
1539       const MCOperandInfo &MCOI = getDesc().OpInfo[i];
1540       if (MCOI.isPredicate())
1541         OS << "pred:";
1542       if (MCOI.isOptionalDef())
1543         OS << "opt:";
1544     }
1545     if (isDebugValue() && MO.isMetadata()) {
1546       // Pretty print DBG_VALUE instructions.
1547       const MDNode *MD = MO.getMetadata();
1548       if (const MDString *MDS = dyn_cast<MDString>(MD->getOperand(2)))
1549         OS << "!\"" << MDS->getString() << '\"';
1550       else
1551         MO.print(OS, TM);
1552     } else if (TM && (isInsertSubreg() || isRegSequence()) && MO.isImm()) {
1553       OS << TM->getRegisterInfo()->getSubRegIndexName(MO.getImm());
1554     } else if (i == AsmDescOp && MO.isImm()) {
1555       // Pretty print the inline asm operand descriptor.
1556       OS << '$' << AsmOpCount++;
1557       unsigned Flag = MO.getImm();
1558       switch (InlineAsm::getKind(Flag)) {
1559       case InlineAsm::Kind_RegUse:             OS << ":[reguse"; break;
1560       case InlineAsm::Kind_RegDef:             OS << ":[regdef"; break;
1561       case InlineAsm::Kind_RegDefEarlyClobber: OS << ":[regdef-ec"; break;
1562       case InlineAsm::Kind_Clobber:            OS << ":[clobber"; break;
1563       case InlineAsm::Kind_Imm:                OS << ":[imm"; break;
1564       case InlineAsm::Kind_Mem:                OS << ":[mem"; break;
1565       default: OS << ":[??" << InlineAsm::getKind(Flag); break;
1566       }
1567
1568       unsigned RCID = 0;
1569       if (InlineAsm::hasRegClassConstraint(Flag, RCID)) {
1570         if (TM)
1571           OS << ':' << TM->getRegisterInfo()->getRegClass(RCID)->getName();
1572         else
1573           OS << ":RC" << RCID;
1574       }
1575
1576       unsigned TiedTo = 0;
1577       if (InlineAsm::isUseOperandTiedToDef(Flag, TiedTo))
1578         OS << " tiedto:$" << TiedTo;
1579
1580       OS << ']';
1581
1582       // Compute the index of the next operand descriptor.
1583       AsmDescOp += 1 + InlineAsm::getNumOperandRegisters(Flag);
1584     } else
1585       MO.print(OS, TM);
1586   }
1587
1588   // Briefly indicate whether any call clobbers were omitted.
1589   if (OmittedAnyCallClobbers) {
1590     if (!FirstOp) OS << ",";
1591     OS << " ...";
1592   }
1593
1594   bool HaveSemi = false;
1595   if (Flags) {
1596     if (!HaveSemi) OS << ";"; HaveSemi = true;
1597     OS << " flags: ";
1598
1599     if (Flags & FrameSetup)
1600       OS << "FrameSetup";
1601   }
1602
1603   if (!memoperands_empty()) {
1604     if (!HaveSemi) OS << ";"; HaveSemi = true;
1605
1606     OS << " mem:";
1607     for (mmo_iterator i = memoperands_begin(), e = memoperands_end();
1608          i != e; ++i) {
1609       OS << **i;
1610       if (llvm::next(i) != e)
1611         OS << " ";
1612     }
1613   }
1614
1615   // Print the regclass of any virtual registers encountered.
1616   if (MRI && !VirtRegs.empty()) {
1617     if (!HaveSemi) OS << ";"; HaveSemi = true;
1618     for (unsigned i = 0; i != VirtRegs.size(); ++i) {
1619       const TargetRegisterClass *RC = MRI->getRegClass(VirtRegs[i]);
1620       OS << " " << RC->getName() << ':' << PrintReg(VirtRegs[i]);
1621       for (unsigned j = i+1; j != VirtRegs.size();) {
1622         if (MRI->getRegClass(VirtRegs[j]) != RC) {
1623           ++j;
1624           continue;
1625         }
1626         if (VirtRegs[i] != VirtRegs[j])
1627           OS << "," << PrintReg(VirtRegs[j]);
1628         VirtRegs.erase(VirtRegs.begin()+j);
1629       }
1630     }
1631   }
1632
1633   // Print debug location information.
1634   if (isDebugValue() && getOperand(e - 1).isMetadata()) {
1635     if (!HaveSemi) OS << ";"; HaveSemi = true;
1636     DIVariable DV(getOperand(e - 1).getMetadata());
1637     OS << " line no:" <<  DV.getLineNumber();
1638     if (MDNode *InlinedAt = DV.getInlinedAt()) {
1639       DebugLoc InlinedAtDL = DebugLoc::getFromDILocation(InlinedAt);
1640       if (!InlinedAtDL.isUnknown()) {
1641         OS << " inlined @[ ";
1642         printDebugLoc(InlinedAtDL, MF, OS);
1643         OS << " ]";
1644       }
1645     }
1646   } else if (!debugLoc.isUnknown() && MF) {
1647     if (!HaveSemi) OS << ";"; HaveSemi = true;
1648     OS << " dbg:";
1649     printDebugLoc(debugLoc, MF, OS);
1650   }
1651
1652   OS << '\n';
1653 }
1654
1655 bool MachineInstr::addRegisterKilled(unsigned IncomingReg,
1656                                      const TargetRegisterInfo *RegInfo,
1657                                      bool AddIfNotFound) {
1658   bool isPhysReg = TargetRegisterInfo::isPhysicalRegister(IncomingReg);
1659   bool hasAliases = isPhysReg &&
1660     MCRegAliasIterator(IncomingReg, RegInfo, false).isValid();
1661   bool Found = false;
1662   SmallVector<unsigned,4> DeadOps;
1663   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1664     MachineOperand &MO = getOperand(i);
1665     if (!MO.isReg() || !MO.isUse() || MO.isUndef())
1666       continue;
1667     unsigned Reg = MO.getReg();
1668     if (!Reg)
1669       continue;
1670
1671     if (Reg == IncomingReg) {
1672       if (!Found) {
1673         if (MO.isKill())
1674           // The register is already marked kill.
1675           return true;
1676         if (isPhysReg && isRegTiedToDefOperand(i))
1677           // Two-address uses of physregs must not be marked kill.
1678           return true;
1679         MO.setIsKill();
1680         Found = true;
1681       }
1682     } else if (hasAliases && MO.isKill() &&
1683                TargetRegisterInfo::isPhysicalRegister(Reg)) {
1684       // A super-register kill already exists.
1685       if (RegInfo->isSuperRegister(IncomingReg, Reg))
1686         return true;
1687       if (RegInfo->isSubRegister(IncomingReg, Reg))
1688         DeadOps.push_back(i);
1689     }
1690   }
1691
1692   // Trim unneeded kill operands.
1693   while (!DeadOps.empty()) {
1694     unsigned OpIdx = DeadOps.back();
1695     if (getOperand(OpIdx).isImplicit())
1696       RemoveOperand(OpIdx);
1697     else
1698       getOperand(OpIdx).setIsKill(false);
1699     DeadOps.pop_back();
1700   }
1701
1702   // If not found, this means an alias of one of the operands is killed. Add a
1703   // new implicit operand if required.
1704   if (!Found && AddIfNotFound) {
1705     addOperand(MachineOperand::CreateReg(IncomingReg,
1706                                          false /*IsDef*/,
1707                                          true  /*IsImp*/,
1708                                          true  /*IsKill*/));
1709     return true;
1710   }
1711   return Found;
1712 }
1713
1714 void MachineInstr::clearRegisterKills(unsigned Reg,
1715                                       const TargetRegisterInfo *RegInfo) {
1716   if (!TargetRegisterInfo::isPhysicalRegister(Reg))
1717     RegInfo = 0;
1718   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1719     MachineOperand &MO = getOperand(i);
1720     if (!MO.isReg() || !MO.isUse() || !MO.isKill())
1721       continue;
1722     unsigned OpReg = MO.getReg();
1723     if (OpReg == Reg || (RegInfo && RegInfo->isSuperRegister(Reg, OpReg)))
1724       MO.setIsKill(false);
1725   }
1726 }
1727
1728 bool MachineInstr::addRegisterDead(unsigned IncomingReg,
1729                                    const TargetRegisterInfo *RegInfo,
1730                                    bool AddIfNotFound) {
1731   bool isPhysReg = TargetRegisterInfo::isPhysicalRegister(IncomingReg);
1732   bool hasAliases = isPhysReg &&
1733     MCRegAliasIterator(IncomingReg, RegInfo, false).isValid();
1734   bool Found = false;
1735   SmallVector<unsigned,4> DeadOps;
1736   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1737     MachineOperand &MO = getOperand(i);
1738     if (!MO.isReg() || !MO.isDef())
1739       continue;
1740     unsigned Reg = MO.getReg();
1741     if (!Reg)
1742       continue;
1743
1744     if (Reg == IncomingReg) {
1745       MO.setIsDead();
1746       Found = true;
1747     } else if (hasAliases && MO.isDead() &&
1748                TargetRegisterInfo::isPhysicalRegister(Reg)) {
1749       // There exists a super-register that's marked dead.
1750       if (RegInfo->isSuperRegister(IncomingReg, Reg))
1751         return true;
1752       if (RegInfo->isSubRegister(IncomingReg, Reg))
1753         DeadOps.push_back(i);
1754     }
1755   }
1756
1757   // Trim unneeded dead operands.
1758   while (!DeadOps.empty()) {
1759     unsigned OpIdx = DeadOps.back();
1760     if (getOperand(OpIdx).isImplicit())
1761       RemoveOperand(OpIdx);
1762     else
1763       getOperand(OpIdx).setIsDead(false);
1764     DeadOps.pop_back();
1765   }
1766
1767   // If not found, this means an alias of one of the operands is dead. Add a
1768   // new implicit operand if required.
1769   if (Found || !AddIfNotFound)
1770     return Found;
1771
1772   addOperand(MachineOperand::CreateReg(IncomingReg,
1773                                        true  /*IsDef*/,
1774                                        true  /*IsImp*/,
1775                                        false /*IsKill*/,
1776                                        true  /*IsDead*/));
1777   return true;
1778 }
1779
1780 void MachineInstr::addRegisterDefined(unsigned IncomingReg,
1781                                       const TargetRegisterInfo *RegInfo) {
1782   if (TargetRegisterInfo::isPhysicalRegister(IncomingReg)) {
1783     MachineOperand *MO = findRegisterDefOperand(IncomingReg, false, RegInfo);
1784     if (MO)
1785       return;
1786   } else {
1787     for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1788       const MachineOperand &MO = getOperand(i);
1789       if (MO.isReg() && MO.getReg() == IncomingReg && MO.isDef() &&
1790           MO.getSubReg() == 0)
1791         return;
1792     }
1793   }
1794   addOperand(MachineOperand::CreateReg(IncomingReg,
1795                                        true  /*IsDef*/,
1796                                        true  /*IsImp*/));
1797 }
1798
1799 void MachineInstr::setPhysRegsDeadExcept(ArrayRef<unsigned> UsedRegs,
1800                                          const TargetRegisterInfo &TRI) {
1801   bool HasRegMask = false;
1802   for (unsigned i = 0, e = getNumOperands(); i != e; ++i) {
1803     MachineOperand &MO = getOperand(i);
1804     if (MO.isRegMask()) {
1805       HasRegMask = true;
1806       continue;
1807     }
1808     if (!MO.isReg() || !MO.isDef()) continue;
1809     unsigned Reg = MO.getReg();
1810     if (!TargetRegisterInfo::isPhysicalRegister(Reg)) continue;
1811     bool Dead = true;
1812     for (ArrayRef<unsigned>::iterator I = UsedRegs.begin(), E = UsedRegs.end();
1813          I != E; ++I)
1814       if (TRI.regsOverlap(*I, Reg)) {
1815         Dead = false;
1816         break;
1817       }
1818     // If there are no uses, including partial uses, the def is dead.
1819     if (Dead) MO.setIsDead();
1820   }
1821
1822   // This is a call with a register mask operand.
1823   // Mask clobbers are always dead, so add defs for the non-dead defines.
1824   if (HasRegMask)
1825     for (ArrayRef<unsigned>::iterator I = UsedRegs.begin(), E = UsedRegs.end();
1826          I != E; ++I)
1827       addRegisterDefined(*I, &TRI);
1828 }
1829
1830 unsigned
1831 MachineInstrExpressionTrait::getHashValue(const MachineInstr* const &MI) {
1832   // Build up a buffer of hash code components.
1833   SmallVector<size_t, 8> HashComponents;
1834   HashComponents.reserve(MI->getNumOperands() + 1);
1835   HashComponents.push_back(MI->getOpcode());
1836   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1837     const MachineOperand &MO = MI->getOperand(i);
1838     if (MO.isReg() && MO.isDef() &&
1839         TargetRegisterInfo::isVirtualRegister(MO.getReg()))
1840       continue;  // Skip virtual register defs.
1841
1842     HashComponents.push_back(hash_value(MO));
1843   }
1844   return hash_combine_range(HashComponents.begin(), HashComponents.end());
1845 }
1846
1847 void MachineInstr::emitError(StringRef Msg) const {
1848   // Find the source location cookie.
1849   unsigned LocCookie = 0;
1850   const MDNode *LocMD = 0;
1851   for (unsigned i = getNumOperands(); i != 0; --i) {
1852     if (getOperand(i-1).isMetadata() &&
1853         (LocMD = getOperand(i-1).getMetadata()) &&
1854         LocMD->getNumOperands() != 0) {
1855       if (const ConstantInt *CI = dyn_cast<ConstantInt>(LocMD->getOperand(0))) {
1856         LocCookie = CI->getZExtValue();
1857         break;
1858       }
1859     }
1860   }
1861
1862   if (const MachineBasicBlock *MBB = getParent())
1863     if (const MachineFunction *MF = MBB->getParent())
1864       return MF->getMMI().getModule()->getContext().emitError(LocCookie, Msg);
1865   report_fatal_error(Msg);
1866 }