lib/CodeGen/RegAllocLinearScan.cpp

   1 //===-- RegAllocLinearScan.cpp - Linear Scan register allocator -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements a linear scan register allocator.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "regalloc"
  15 #include "VirtRegMap.h"
  16 #include "VirtRegRewriter.h"
  17 #include "Spiller.h"
  18 #include "llvm/Function.h"
  19 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  20 #include "llvm/CodeGen/LiveStackAnalysis.h"
  21 #include "llvm/CodeGen/MachineFunctionPass.h"
  22 #include "llvm/CodeGen/MachineInstr.h"
  23 #include "llvm/CodeGen/MachineLoopInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/Passes.h"
  26 #include "llvm/CodeGen/RegAllocRegistry.h"
  27 #include "llvm/CodeGen/RegisterCoalescer.h"
  28 #include "llvm/Target/TargetRegisterInfo.h"
  29 #include "llvm/Target/TargetMachine.h"
  30 #include "llvm/Target/TargetOptions.h"
  31 #include "llvm/Target/TargetInstrInfo.h"
  32 #include "llvm/ADT/EquivalenceClasses.h"
  33 #include "llvm/ADT/SmallSet.h"
  34 #include "llvm/ADT/Statistic.h"
  35 #include "llvm/ADT/STLExtras.h"
  36 #include "llvm/Support/Debug.h"
  37 #include "llvm/Support/Compiler.h"
  38 #include <algorithm>
  39 #include <set>
  40 #include <queue>
  41 #include <memory>
  42 #include <cmath>
  43
  44 using namespace llvm;
  45
  46 STATISTIC(NumIters     , "Number of iterations performed");
  47 STATISTIC(NumBacktracks, "Number of times we had to backtrack");
  48 STATISTIC(NumCoalesce,   "Number of copies coalesced");
  49 STATISTIC(NumDowngrade,  "Number of registers downgraded");
  50
  51 static cl::opt<bool>
  52 NewHeuristic("new-spilling-heuristic",
  53              cl::desc("Use new spilling heuristic"),
  54              cl::init(false), cl::Hidden);
  55
  56 static cl::opt<bool>
  57 PreSplitIntervals("pre-alloc-split",
  58                   cl::desc("Pre-register allocation live interval splitting"),
  59                   cl::init(false), cl::Hidden);
  60
  61 static cl::opt<bool>
  62 NewSpillFramework("new-spill-framework",
  63                   cl::desc("New spilling framework"),
  64                   cl::init(false), cl::Hidden);
  65
  66 static RegisterRegAlloc
  67 linearscanRegAlloc("linearscan", "linear scan register allocator",
  68                    createLinearScanRegisterAllocator);
  69
  70 namespace {
  71   struct VISIBILITY_HIDDEN RALinScan : public MachineFunctionPass {
  72     static char ID;
  73     RALinScan() : MachineFunctionPass(&ID) {}
  74
  75     typedef std::pair<LiveInterval*, LiveInterval::iterator> IntervalPtr;
  76     typedef SmallVector<IntervalPtr, 32> IntervalPtrs;
  77   private:
  78     /// RelatedRegClasses - This structure is built the first time a function is
  79     /// compiled, and keeps track of which register classes have registers that
  80     /// belong to multiple classes or have aliases that are in other classes.
  81     EquivalenceClasses<const TargetRegisterClass*> RelatedRegClasses;
  82     DenseMap<unsigned, const TargetRegisterClass*> OneClassForEachPhysReg;
  83
  84     // NextReloadMap - For each register in the map, it maps to the another
  85     // register which is defined by a reload from the same stack slot and
  86     // both reloads are in the same basic block.
  87     DenseMap<unsigned, unsigned> NextReloadMap;
  88
  89     // DowngradedRegs - A set of registers which are being "downgraded", i.e.
  90     // un-favored for allocation.
  91     SmallSet<unsigned, 8> DowngradedRegs;
  92
  93     // DowngradeMap - A map from virtual registers to physical registers being
  94     // downgraded for the virtual registers.
  95     DenseMap<unsigned, unsigned> DowngradeMap;
  96
  97     MachineFunction* mf_;
  98     MachineRegisterInfo* mri_;
  99     const TargetMachine* tm_;
 100     const TargetRegisterInfo* tri_;
 101     const TargetInstrInfo* tii_;
 102     BitVector allocatableRegs_;
 103     LiveIntervals* li_;
 104     LiveStacks* ls_;
 105     const MachineLoopInfo *loopInfo;
 106
 107     /// handled_ - Intervals are added to the handled_ set in the order of their
 108     /// start value.  This is uses for backtracking.
 109     std::vector<LiveInterval*> handled_;
 110
 111     /// fixed_ - Intervals that correspond to machine registers.
 112     ///
 113     IntervalPtrs fixed_;
 114
 115     /// active_ - Intervals that are currently being processed, and which have a
 116     /// live range active for the current point.
 117     IntervalPtrs active_;
 118
 119     /// inactive_ - Intervals that are currently being processed, but which have
 120     /// a hold at the current point.
 121     IntervalPtrs inactive_;
 122
 123     typedef std::priority_queue<LiveInterval*,
 124                                 SmallVector<LiveInterval*, 64>,
 125                                 greater_ptr<LiveInterval> > IntervalHeap;
 126     IntervalHeap unhandled_;
 127
 128     /// regUse_ - Tracks register usage.
 129     SmallVector<unsigned, 32> regUse_;
 130     SmallVector<unsigned, 32> regUseBackUp_;
 131
 132     /// vrm_ - Tracks register assignments.
 133     VirtRegMap* vrm_;
 134
 135     std::auto_ptr<VirtRegRewriter> rewriter_;
 136
 137     std::auto_ptr<Spiller> spiller_;
 138
 139   public:
 140     virtual const char* getPassName() const {
 141       return "Linear Scan Register Allocator";
 142     }
 143
 144     virtual void getAnalysisUsage(AnalysisUsage &AU) const {
 145       AU.addRequired<LiveIntervals>();
 146       if (StrongPHIElim)
 147         AU.addRequiredID(StrongPHIEliminationID);
 148       // Make sure PassManager knows which analyses to make available
 149       // to coalescing and which analyses coalescing invalidates.
 150       AU.addRequiredTransitive<RegisterCoalescer>();
 151       if (PreSplitIntervals)
 152         AU.addRequiredID(PreAllocSplittingID);
 153       AU.addRequired<LiveStacks>();
 154       AU.addPreserved<LiveStacks>();
 155       AU.addRequired<MachineLoopInfo>();
 156       AU.addPreserved<MachineLoopInfo>();
 157       AU.addRequired<VirtRegMap>();
 158       AU.addPreserved<VirtRegMap>();
 159       AU.addPreservedID(MachineDominatorsID);
 160       MachineFunctionPass::getAnalysisUsage(AU);
 161     }
 162
 163     /// runOnMachineFunction - register allocate the whole function
 164     bool runOnMachineFunction(MachineFunction&);
 165
 166   private:
 167     /// linearScan - the linear scan algorithm
 168     void linearScan();
 169
 170     /// initIntervalSets - initialize the interval sets.
 171     ///
 172     void initIntervalSets();
 173
 174     /// processActiveIntervals - expire old intervals and move non-overlapping
 175     /// ones to the inactive list.
 176     void processActiveIntervals(unsigned CurPoint);
 177
 178     /// processInactiveIntervals - expire old intervals and move overlapping
 179     /// ones to the active list.
 180     void processInactiveIntervals(unsigned CurPoint);
 181
 182     /// hasNextReloadInterval - Return the next liveinterval that's being
 183     /// defined by a reload from the same SS as the specified one.
 184     LiveInterval *hasNextReloadInterval(LiveInterval *cur);
 185
 186     /// DowngradeRegister - Downgrade a register for allocation.
 187     void DowngradeRegister(LiveInterval *li, unsigned Reg);
 188
 189     /// UpgradeRegister - Upgrade a register for allocation.
 190     void UpgradeRegister(unsigned Reg);
 191
 192     /// assignRegOrStackSlotAtInterval - assign a register if one
 193     /// is available, or spill.
 194     void assignRegOrStackSlotAtInterval(LiveInterval* cur);
 195
 196     void updateSpillWeights(std::vector<float> &Weights,
 197                             unsigned reg, float weight,
 198                             const TargetRegisterClass *RC);
 199
 200     /// findIntervalsToSpill - Determine the intervals to spill for the
 201     /// specified interval. It's passed the physical registers whose spill
 202     /// weight is the lowest among all the registers whose live intervals
 203     /// conflict with the interval.
 204     void findIntervalsToSpill(LiveInterval *cur,
 205                             std::vector<std::pair<unsigned,float> > &Candidates,
 206                             unsigned NumCands,
 207                             SmallVector<LiveInterval*, 8> &SpillIntervals);
 208
 209     /// attemptTrivialCoalescing - If a simple interval is defined by a copy,
 210     /// try allocate the definition the same register as the source register
 211     /// if the register is not defined during live time of the interval. This
 212     /// eliminate a copy. This is used to coalesce copies which were not
 213     /// coalesced away before allocation either due to dest and src being in
 214     /// different register classes or because the coalescer was overly
 215     /// conservative.
 216     unsigned attemptTrivialCoalescing(LiveInterval &cur, unsigned Reg);
 217
 218     ///
 219     /// Register usage / availability tracking helpers.
 220     ///
 221
 222     void initRegUses() {
 223       regUse_.resize(tri_->getNumRegs(), 0);
 224       regUseBackUp_.resize(tri_->getNumRegs(), 0);
 225     }
 226
 227     void finalizeRegUses() {
 228 #ifndef NDEBUG
 229       // Verify all the registers are "freed".
 230       bool Error = false;
 231       for (unsigned i = 0, e = tri_->getNumRegs(); i != e; ++i) {
 232         if (regUse_[i] != 0) {
 233           cerr << tri_->getName(i) << " is still in use!\n";
 234           Error = true;
 235         }
 236       }
 237       if (Error)
 238         abort();
 239 #endif
 240       regUse_.clear();
 241       regUseBackUp_.clear();
 242     }
 243
 244     void addRegUse(unsigned physReg) {
 245       assert(TargetRegisterInfo::isPhysicalRegister(physReg) &&
 246              "should be physical register!");
 247       ++regUse_[physReg];
 248       for (const unsigned* as = tri_->getAliasSet(physReg); *as; ++as)
 249         ++regUse_[*as];
 250     }
 251
 252     void delRegUse(unsigned physReg) {
 253       assert(TargetRegisterInfo::isPhysicalRegister(physReg) &&
 254              "should be physical register!");
 255       assert(regUse_[physReg] != 0);
 256       --regUse_[physReg];
 257       for (const unsigned* as = tri_->getAliasSet(physReg); *as; ++as) {
 258         assert(regUse_[*as] != 0);
 259         --regUse_[*as];
 260       }
 261     }
 262
 263     bool isRegAvail(unsigned physReg) const {
 264       assert(TargetRegisterInfo::isPhysicalRegister(physReg) &&
 265              "should be physical register!");
 266       return regUse_[physReg] == 0;
 267     }
 268
 269     void backUpRegUses() {
 270       regUseBackUp_ = regUse_;
 271     }
 272
 273     void restoreRegUses() {
 274       regUse_ = regUseBackUp_;
 275     }
 276
 277     ///
 278     /// Register handling helpers.
 279     ///
 280
 281     /// getFreePhysReg - return a free physical register for this virtual
 282     /// register interval if we have one, otherwise return 0.
 283     unsigned getFreePhysReg(LiveInterval* cur);
 284     unsigned getFreePhysReg(LiveInterval* cur,
 285                             const TargetRegisterClass *RC,
 286                             unsigned MaxInactiveCount,
 287                             SmallVector<unsigned, 256> &inactiveCounts,
 288                             bool SkipDGRegs);
 289
 290     /// assignVirt2StackSlot - assigns this virtual register to a
 291     /// stack slot. returns the stack slot
 292     int assignVirt2StackSlot(unsigned virtReg);
 293
 294     void ComputeRelatedRegClasses();
 295
 296     template <typename ItTy>
 297     void printIntervals(const char* const str, ItTy i, ItTy e) const {
 298       if (str) DOUT << str << " intervals:\n";
 299       for (; i != e; ++i) {
 300         DOUT << "\t" << *i->first << " -> ";
 301         unsigned reg = i->first->reg;
 302         if (TargetRegisterInfo::isVirtualRegister(reg)) {
 303           reg = vrm_->getPhys(reg);
 304         }
 305         DOUT << tri_->getName(reg) << '\n';
 306       }
 307     }
 308   };
 309   char RALinScan::ID = 0;
 310 }
 311
 312 static RegisterPass<RALinScan>
 313 X("linearscan-regalloc", "Linear Scan Register Allocator");
 314
 315 void RALinScan::ComputeRelatedRegClasses() {
 316   // First pass, add all reg classes to the union, and determine at least one
 317   // reg class that each register is in.
 318   bool HasAliases = false;
 319   for (TargetRegisterInfo::regclass_iterator RCI = tri_->regclass_begin(),
 320        E = tri_->regclass_end(); RCI != E; ++RCI) {
 321     RelatedRegClasses.insert(*RCI);
 322     for (TargetRegisterClass::iterator I = (*RCI)->begin(), E = (*RCI)->end();
 323          I != E; ++I) {
 324       HasAliases = HasAliases || *tri_->getAliasSet(*I) != 0;
 325
 326       const TargetRegisterClass *&PRC = OneClassForEachPhysReg[*I];
 327       if (PRC) {
 328         // Already processed this register.  Just make sure we know that
 329         // multiple register classes share a register.
 330         RelatedRegClasses.unionSets(PRC, *RCI);
 331       } else {
 332         PRC = *RCI;
 333       }
 334     }
 335   }
 336
 337   // Second pass, now that we know conservatively what register classes each reg
 338   // belongs to, add info about aliases.  We don't need to do this for targets
 339   // without register aliases.
 340   if (HasAliases)
 341     for (DenseMap<unsigned, const TargetRegisterClass*>::iterator
 342          I = OneClassForEachPhysReg.begin(), E = OneClassForEachPhysReg.end();
 343          I != E; ++I)
 344       for (const unsigned *AS = tri_->getAliasSet(I->first); *AS; ++AS)
 345         RelatedRegClasses.unionSets(I->second, OneClassForEachPhysReg[*AS]);
 346 }
 347
 348 /// attemptTrivialCoalescing - If a simple interval is defined by a copy,
 349 /// try allocate the definition the same register as the source register
 350 /// if the register is not defined during live time of the interval. This
 351 /// eliminate a copy. This is used to coalesce copies which were not
 352 /// coalesced away before allocation either due to dest and src being in
 353 /// different register classes or because the coalescer was overly
 354 /// conservative.
 355 unsigned RALinScan::attemptTrivialCoalescing(LiveInterval &cur, unsigned Reg) {
 356   unsigned Preference = vrm_->getRegAllocPref(cur.reg);
 357   if ((Preference && Preference == Reg) || !cur.containsOneValue())
 358     return Reg;
 359
 360   VNInfo *vni = cur.begin()->valno;
 361   if (!vni->def || vni->isUnused() || !vni->isDefAccurate())
 362     return Reg;
 363   MachineInstr *CopyMI = li_->getInstructionFromIndex(vni->def);
 364   unsigned SrcReg, DstReg, SrcSubReg, DstSubReg, PhysReg;
 365   if (!CopyMI ||
 366       !tii_->isMoveInstr(*CopyMI, SrcReg, DstReg, SrcSubReg, DstSubReg))
 367     return Reg;
 368   PhysReg = SrcReg;
 369   if (TargetRegisterInfo::isVirtualRegister(SrcReg)) {
 370     if (!vrm_->isAssignedReg(SrcReg))
 371       return Reg;
 372     PhysReg = vrm_->getPhys(SrcReg);
 373   }
 374   if (Reg == PhysReg)
 375     return Reg;
 376
 377   const TargetRegisterClass *RC = mri_->getRegClass(cur.reg);
 378   if (!RC->contains(PhysReg))
 379     return Reg;
 380
 381   // Try to coalesce.
 382   if (!li_->conflictsWithPhysRegDef(cur, *vrm_, PhysReg)) {
 383     DOUT << "Coalescing: " << cur << " -> " << tri_->getName(PhysReg)
 384          << '\n';
 385     vrm_->clearVirt(cur.reg);
 386     vrm_->assignVirt2Phys(cur.reg, PhysReg);
 387
 388     // Remove unnecessary kills since a copy does not clobber the register.
 389     if (li_->hasInterval(SrcReg)) {
 390       LiveInterval &SrcLI = li_->getInterval(SrcReg);
 391       for (MachineRegisterInfo::reg_iterator I = mri_->reg_begin(cur.reg),
 392              E = mri_->reg_end(); I != E; ++I) {
 393         MachineOperand &O = I.getOperand();
 394         if (!O.isUse() || !O.isKill())
 395           continue;
 396         MachineInstr *MI = &*I;
 397         if (SrcLI.liveAt(li_->getDefIndex(li_->getInstructionIndex(MI))))
 398           O.setIsKill(false);
 399       }
 400     }
 401
 402     ++NumCoalesce;
 403     return PhysReg;
 404   }
 405
 406   return Reg;
 407 }
 408
 409 bool RALinScan::runOnMachineFunction(MachineFunction &fn) {
 410   mf_ = &fn;
 411   mri_ = &fn.getRegInfo();
 412   tm_ = &fn.getTarget();
 413   tri_ = tm_->getRegisterInfo();
 414   tii_ = tm_->getInstrInfo();
 415   allocatableRegs_ = tri_->getAllocatableSet(fn);
 416   li_ = &getAnalysis<LiveIntervals>();
 417   ls_ = &getAnalysis<LiveStacks>();
 418   loopInfo = &getAnalysis<MachineLoopInfo>();
 419
 420   // We don't run the coalescer here because we have no reason to
 421   // interact with it.  If the coalescer requires interaction, it
 422   // won't do anything.  If it doesn't require interaction, we assume
 423   // it was run as a separate pass.
 424
 425   // If this is the first function compiled, compute the related reg classes.
 426   if (RelatedRegClasses.empty())
 427     ComputeRelatedRegClasses();
 428
 429   // Also resize register usage trackers.
 430   initRegUses();
 431
 432   vrm_ = &getAnalysis<VirtRegMap>();
 433   if (!rewriter_.get()) rewriter_.reset(createVirtRegRewriter());
 434
 435   if (NewSpillFramework) {
 436     spiller_.reset(createSpiller(mf_, li_, ls_, vrm_));
 437   }
 438
 439   initIntervalSets();
 440
 441   linearScan();
 442
 443   // Rewrite spill code and update the PhysRegsUsed set.
 444   rewriter_->runOnMachineFunction(*mf_, *vrm_, li_);
 445
 446   assert(unhandled_.empty() && "Unhandled live intervals remain!");
 447
 448   finalizeRegUses();
 449
 450   fixed_.clear();
 451   active_.clear();
 452   inactive_.clear();
 453   handled_.clear();
 454   NextReloadMap.clear();
 455   DowngradedRegs.clear();
 456   DowngradeMap.clear();
 457   spiller_.reset(0);
 458
 459   return true;
 460 }
 461
 462 /// initIntervalSets - initialize the interval sets.
 463 ///
 464 void RALinScan::initIntervalSets()
 465 {
 466   assert(unhandled_.empty() && fixed_.empty() &&
 467          active_.empty() && inactive_.empty() &&
 468          "interval sets should be empty on initialization");
 469
 470   handled_.reserve(li_->getNumIntervals());
 471
 472   for (LiveIntervals::iterator i = li_->begin(), e = li_->end(); i != e; ++i) {
 473     if (TargetRegisterInfo::isPhysicalRegister(i->second->reg)) {
 474       mri_->setPhysRegUsed(i->second->reg);
 475       fixed_.push_back(std::make_pair(i->second, i->second->begin()));
 476     } else
 477       unhandled_.push(i->second);
 478   }
 479 }
 480
 481 void RALinScan::linearScan()
 482 {
 483   // linear scan algorithm
 484   DOUT << "********** LINEAR SCAN **********\n";
 485   DOUT << "********** Function: " << mf_->getFunction()->getName() << '\n';
 486
 487   DEBUG(printIntervals("fixed", fixed_.begin(), fixed_.end()));
 488
 489   while (!unhandled_.empty()) {
 490     // pick the interval with the earliest start point
 491     LiveInterval* cur = unhandled_.top();
 492     unhandled_.pop();
 493     ++NumIters;
 494     DOUT << "\n*** CURRENT ***: " << *cur << '\n';
 495
 496     if (!cur->empty()) {
 497       processActiveIntervals(cur->beginNumber());
 498       processInactiveIntervals(cur->beginNumber());
 499
 500       assert(TargetRegisterInfo::isVirtualRegister(cur->reg) &&
 501              "Can only allocate virtual registers!");
 502     }
 503
 504     // Allocating a virtual register. try to find a free
 505     // physical register or spill an interval (possibly this one) in order to
 506     // assign it one.
 507     assignRegOrStackSlotAtInterval(cur);
 508
 509     DEBUG(printIntervals("active", active_.begin(), active_.end()));
 510     DEBUG(printIntervals("inactive", inactive_.begin(), inactive_.end()));
 511   }
 512
 513   // Expire any remaining active intervals
 514   while (!active_.empty()) {
 515     IntervalPtr &IP = active_.back();
 516     unsigned reg = IP.first->reg;
 517     DOUT << "\tinterval " << *IP.first << " expired\n";
 518     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 519            "Can only allocate virtual registers!");
 520     reg = vrm_->getPhys(reg);
 521     delRegUse(reg);
 522     active_.pop_back();
 523   }
 524
 525   // Expire any remaining inactive intervals
 526   DEBUG(for (IntervalPtrs::reverse_iterator
 527                i = inactive_.rbegin(); i != inactive_.rend(); ++i)
 528         DOUT << "\tinterval " << *i->first << " expired\n");
 529   inactive_.clear();
 530
 531   // Add live-ins to every BB except for entry. Also perform trivial coalescing.
 532   MachineFunction::iterator EntryMBB = mf_->begin();
 533   SmallVector<MachineBasicBlock*, 8> LiveInMBBs;
 534   for (LiveIntervals::iterator i = li_->begin(), e = li_->end(); i != e; ++i) {
 535     LiveInterval &cur = *i->second;
 536     unsigned Reg = 0;
 537     bool isPhys = TargetRegisterInfo::isPhysicalRegister(cur.reg);
 538     if (isPhys)
 539       Reg = cur.reg;
 540     else if (vrm_->isAssignedReg(cur.reg))
 541       Reg = attemptTrivialCoalescing(cur, vrm_->getPhys(cur.reg));
 542     if (!Reg)
 543       continue;
 544     // Ignore splited live intervals.
 545     if (!isPhys && vrm_->getPreSplitReg(cur.reg))
 546       continue;
 547
 548     // A register defined by an implicit_def can be liveout the def BB and livein
 549     // to a use BB. Add it to the livein set of the use BB's.
 550     if (!isPhys && cur.empty()) {
 551       if (MachineInstr *DefMI = mri_->getVRegDef(cur.reg)) {
 552         assert(DefMI->getOpcode() == TargetInstrInfo::IMPLICIT_DEF);
 553         MachineBasicBlock *DefMBB = DefMI->getParent();
 554         SmallPtrSet<MachineBasicBlock*, 4> Seen;
 555         Seen.insert(DefMBB);
 556         for (MachineRegisterInfo::reg_iterator ri = mri_->reg_begin(cur.reg),
 557                re = mri_->reg_end(); ri != re; ++ri) {
 558           MachineInstr *UseMI = &*ri;
 559           MachineBasicBlock *UseMBB = UseMI->getParent();
 560           if (Seen.insert(UseMBB)) {
 561             assert(TargetRegisterInfo::isPhysicalRegister(Reg) &&
 562                    "Adding a virtual register to livein set?");
 563             UseMBB->addLiveIn(Reg);
 564           }
 565         }
 566       }
 567     }
 568     for (LiveInterval::Ranges::const_iterator I = cur.begin(), E = cur.end();
 569          I != E; ++I) {
 570       const LiveRange &LR = *I;
 571       if (li_->findLiveInMBBs(LR.start, LR.end, LiveInMBBs)) {
 572         for (unsigned i = 0, e = LiveInMBBs.size(); i != e; ++i)
 573           if (LiveInMBBs[i] != EntryMBB) {
 574             assert(TargetRegisterInfo::isPhysicalRegister(Reg) &&
 575                    "Adding a virtual register to livein set?");
 576             LiveInMBBs[i]->addLiveIn(Reg);
 577           }
 578         LiveInMBBs.clear();
 579       }
 580     }
 581   }
 582
 583   DOUT << *vrm_;
 584
 585   // Look for physical registers that end up not being allocated even though
 586   // register allocator had to spill other registers in its register class.
 587   if (ls_->getNumIntervals() == 0)
 588     return;
 589   if (!vrm_->FindUnusedRegisters(li_))
 590     return;
 591 }
 592
 593 /// processActiveIntervals - expire old intervals and move non-overlapping ones
 594 /// to the inactive list.
 595 void RALinScan::processActiveIntervals(unsigned CurPoint)
 596 {
 597   DOUT << "\tprocessing active intervals:\n";
 598
 599   for (unsigned i = 0, e = active_.size(); i != e; ++i) {
 600     LiveInterval *Interval = active_[i].first;
 601     LiveInterval::iterator IntervalPos = active_[i].second;
 602     unsigned reg = Interval->reg;
 603
 604     IntervalPos = Interval->advanceTo(IntervalPos, CurPoint);
 605
 606     if (IntervalPos == Interval->end()) {     // Remove expired intervals.
 607       DOUT << "\t\tinterval " << *Interval << " expired\n";
 608       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 609              "Can only allocate virtual registers!");
 610       reg = vrm_->getPhys(reg);
 611       delRegUse(reg);
 612
 613       // Pop off the end of the list.
 614       active_[i] = active_.back();
 615       active_.pop_back();
 616       --i; --e;
 617
 618     } else if (IntervalPos->start > CurPoint) {
 619       // Move inactive intervals to inactive list.
 620       DOUT << "\t\tinterval " << *Interval << " inactive\n";
 621       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 622              "Can only allocate virtual registers!");
 623       reg = vrm_->getPhys(reg);
 624       delRegUse(reg);
 625       // add to inactive.
 626       inactive_.push_back(std::make_pair(Interval, IntervalPos));
 627
 628       // Pop off the end of the list.
 629       active_[i] = active_.back();
 630       active_.pop_back();
 631       --i; --e;
 632     } else {
 633       // Otherwise, just update the iterator position.
 634       active_[i].second = IntervalPos;
 635     }
 636   }
 637 }
 638
 639 /// processInactiveIntervals - expire old intervals and move overlapping
 640 /// ones to the active list.
 641 void RALinScan::processInactiveIntervals(unsigned CurPoint)
 642 {
 643   DOUT << "\tprocessing inactive intervals:\n";
 644
 645   for (unsigned i = 0, e = inactive_.size(); i != e; ++i) {
 646     LiveInterval *Interval = inactive_[i].first;
 647     LiveInterval::iterator IntervalPos = inactive_[i].second;
 648     unsigned reg = Interval->reg;
 649
 650     IntervalPos = Interval->advanceTo(IntervalPos, CurPoint);
 651
 652     if (IntervalPos == Interval->end()) {       // remove expired intervals.
 653       DOUT << "\t\tinterval " << *Interval << " expired\n";
 654
 655       // Pop off the end of the list.
 656       inactive_[i] = inactive_.back();
 657       inactive_.pop_back();
 658       --i; --e;
 659     } else if (IntervalPos->start <= CurPoint) {
 660       // move re-activated intervals in active list
 661       DOUT << "\t\tinterval " << *Interval << " active\n";
 662       assert(TargetRegisterInfo::isVirtualRegister(reg) &&
 663              "Can only allocate virtual registers!");
 664       reg = vrm_->getPhys(reg);
 665       addRegUse(reg);
 666       // add to active
 667       active_.push_back(std::make_pair(Interval, IntervalPos));
 668
 669       // Pop off the end of the list.
 670       inactive_[i] = inactive_.back();
 671       inactive_.pop_back();
 672       --i; --e;
 673     } else {
 674       // Otherwise, just update the iterator position.
 675       inactive_[i].second = IntervalPos;
 676     }
 677   }
 678 }
 679
 680 /// updateSpillWeights - updates the spill weights of the specifed physical
 681 /// register and its weight.
 682 void RALinScan::updateSpillWeights(std::vector<float> &Weights,
 683                                    unsigned reg, float weight,
 684                                    const TargetRegisterClass *RC) {
 685   SmallSet<unsigned, 4> Processed;
 686   SmallSet<unsigned, 4> SuperAdded;
 687   SmallVector<unsigned, 4> Supers;
 688   Weights[reg] += weight;
 689   Processed.insert(reg);
 690   for (const unsigned* as = tri_->getAliasSet(reg); *as; ++as) {
 691     Weights[*as] += weight;
 692     Processed.insert(*as);
 693     if (tri_->isSubRegister(*as, reg) &&
 694         SuperAdded.insert(*as) &&
 695         RC->contains(*as)) {
 696       Supers.push_back(*as);
 697     }
 698   }
 699
 700   // If the alias is a super-register, and the super-register is in the
 701   // register class we are trying to allocate. Then add the weight to all
 702   // sub-registers of the super-register even if they are not aliases.
 703   // e.g. allocating for GR32, bh is not used, updating bl spill weight.
 704   //      bl should get the same spill weight otherwise it will be choosen
 705   //      as a spill candidate since spilling bh doesn't make ebx available.
 706   for (unsigned i = 0, e = Supers.size(); i != e; ++i) {
 707     for (const unsigned *sr = tri_->getSubRegisters(Supers[i]); *sr; ++sr)
 708       if (!Processed.count(*sr))
 709         Weights[*sr] += weight;
 710   }
 711 }
 712
 713 static
 714 RALinScan::IntervalPtrs::iterator
 715 FindIntervalInVector(RALinScan::IntervalPtrs &IP, LiveInterval *LI) {
 716   for (RALinScan::IntervalPtrs::iterator I = IP.begin(), E = IP.end();
 717        I != E; ++I)
 718     if (I->first == LI) return I;
 719   return IP.end();
 720 }
 721
 722 static void RevertVectorIteratorsTo(RALinScan::IntervalPtrs &V, unsigned Point){
 723   for (unsigned i = 0, e = V.size(); i != e; ++i) {
 724     RALinScan::IntervalPtr &IP = V[i];
 725     LiveInterval::iterator I = std::upper_bound(IP.first->begin(),
 726                                                 IP.second, Point);
 727     if (I != IP.first->begin()) --I;
 728     IP.second = I;
 729   }
 730 }
 731
 732 /// addStackInterval - Create a LiveInterval for stack if the specified live
 733 /// interval has been spilled.
 734 static void addStackInterval(LiveInterval *cur, LiveStacks *ls_,
 735                              LiveIntervals *li_,
 736                              MachineRegisterInfo* mri_, VirtRegMap &vrm_) {
 737   int SS = vrm_.getStackSlot(cur->reg);
 738   if (SS == VirtRegMap::NO_STACK_SLOT)
 739     return;
 740
 741   const TargetRegisterClass *RC = mri_->getRegClass(cur->reg);
 742   LiveInterval &SI = ls_->getOrCreateInterval(SS, RC);
 743
 744   VNInfo *VNI;
 745   if (SI.hasAtLeastOneValue())
 746     VNI = SI.getValNumInfo(0);
 747   else
 748     VNI = SI.getNextValue(0, 0, false, ls_->getVNInfoAllocator());
 749
 750   LiveInterval &RI = li_->getInterval(cur->reg);
 751   // FIXME: This may be overly conservative.
 752   SI.MergeRangesInAsValue(RI, VNI);
 753 }
 754
 755 /// getConflictWeight - Return the number of conflicts between cur
 756 /// live interval and defs and uses of Reg weighted by loop depthes.
 757 static
 758 float getConflictWeight(LiveInterval *cur, unsigned Reg, LiveIntervals *li_,
 759                         MachineRegisterInfo *mri_,
 760                         const MachineLoopInfo *loopInfo) {
 761   float Conflicts = 0;
 762   for (MachineRegisterInfo::reg_iterator I = mri_->reg_begin(Reg),
 763          E = mri_->reg_end(); I != E; ++I) {
 764     MachineInstr *MI = &*I;
 765     if (cur->liveAt(li_->getInstructionIndex(MI))) {
 766       unsigned loopDepth = loopInfo->getLoopDepth(MI->getParent());
 767       Conflicts += powf(10.0f, (float)loopDepth);
 768     }
 769   }
 770   return Conflicts;
 771 }
 772
 773 /// findIntervalsToSpill - Determine the intervals to spill for the
 774 /// specified interval. It's passed the physical registers whose spill
 775 /// weight is the lowest among all the registers whose live intervals
 776 /// conflict with the interval.
 777 void RALinScan::findIntervalsToSpill(LiveInterval *cur,
 778                             std::vector<std::pair<unsigned,float> > &Candidates,
 779                             unsigned NumCands,
 780                             SmallVector<LiveInterval*, 8> &SpillIntervals) {
 781   // We have figured out the *best* register to spill. But there are other
 782   // registers that are pretty good as well (spill weight within 3%). Spill
 783   // the one that has fewest defs and uses that conflict with cur.
 784   float Conflicts[3] = { 0.0f, 0.0f, 0.0f };
 785   SmallVector<LiveInterval*, 8> SLIs[3];
 786
 787   DOUT << "\tConsidering " << NumCands << " candidates: ";
 788   DEBUG(for (unsigned i = 0; i != NumCands; ++i)
 789           DOUT << tri_->getName(Candidates[i].first) << " ";
 790         DOUT << "\n";);
 791
 792   // Calculate the number of conflicts of each candidate.
 793   for (IntervalPtrs::iterator i = active_.begin(); i != active_.end(); ++i) {
 794     unsigned Reg = i->first->reg;
 795     unsigned PhysReg = vrm_->getPhys(Reg);
 796     if (!cur->overlapsFrom(*i->first, i->second))
 797       continue;
 798     for (unsigned j = 0; j < NumCands; ++j) {
 799       unsigned Candidate = Candidates[j].first;
 800       if (tri_->regsOverlap(PhysReg, Candidate)) {
 801         if (NumCands > 1)
 802           Conflicts[j] += getConflictWeight(cur, Reg, li_, mri_, loopInfo);
 803         SLIs[j].push_back(i->first);
 804       }
 805     }
 806   }
 807
 808   for (IntervalPtrs::iterator i = inactive_.begin(); i != inactive_.end(); ++i){
 809     unsigned Reg = i->first->reg;
 810     unsigned PhysReg = vrm_->getPhys(Reg);
 811     if (!cur->overlapsFrom(*i->first, i->second-1))
 812       continue;
 813     for (unsigned j = 0; j < NumCands; ++j) {
 814       unsigned Candidate = Candidates[j].first;
 815       if (tri_->regsOverlap(PhysReg, Candidate)) {
 816         if (NumCands > 1)
 817           Conflicts[j] += getConflictWeight(cur, Reg, li_, mri_, loopInfo);
 818         SLIs[j].push_back(i->first);
 819       }
 820     }
 821   }
 822
 823   // Which is the best candidate?
 824   unsigned BestCandidate = 0;
 825   float MinConflicts = Conflicts[0];
 826   for (unsigned i = 1; i != NumCands; ++i) {
 827     if (Conflicts[i] < MinConflicts) {
 828       BestCandidate = i;
 829       MinConflicts = Conflicts[i];
 830     }
 831   }
 832
 833   std::copy(SLIs[BestCandidate].begin(), SLIs[BestCandidate].end(),
 834             std::back_inserter(SpillIntervals));
 835 }
 836
 837 namespace {
 838   struct WeightCompare {
 839     typedef std::pair<unsigned, float> RegWeightPair;
 840     bool operator()(const RegWeightPair &LHS, const RegWeightPair &RHS) const {
 841       return LHS.second < RHS.second;
 842     }
 843   };
 844 }
 845
 846 static bool weightsAreClose(float w1, float w2) {
 847   if (!NewHeuristic)
 848     return false;
 849
 850   float diff = w1 - w2;
 851   if (diff <= 0.02f)  // Within 0.02f
 852     return true;
 853   return (diff / w2) <= 0.05f;  // Within 5%.
 854 }
 855
 856 LiveInterval *RALinScan::hasNextReloadInterval(LiveInterval *cur) {
 857   DenseMap<unsigned, unsigned>::iterator I = NextReloadMap.find(cur->reg);
 858   if (I == NextReloadMap.end())
 859     return 0;
 860   return &li_->getInterval(I->second);
 861 }
 862
 863 void RALinScan::DowngradeRegister(LiveInterval *li, unsigned Reg) {
 864   bool isNew = DowngradedRegs.insert(Reg);
 865   isNew = isNew; // Silence compiler warning.
 866   assert(isNew && "Multiple reloads holding the same register?");
 867   DowngradeMap.insert(std::make_pair(li->reg, Reg));
 868   for (const unsigned *AS = tri_->getAliasSet(Reg); *AS; ++AS) {
 869     isNew = DowngradedRegs.insert(*AS);
 870     isNew = isNew; // Silence compiler warning.
 871     assert(isNew && "Multiple reloads holding the same register?");
 872     DowngradeMap.insert(std::make_pair(li->reg, *AS));
 873   }
 874   ++NumDowngrade;
 875 }
 876
 877 void RALinScan::UpgradeRegister(unsigned Reg) {
 878   if (Reg) {
 879     DowngradedRegs.erase(Reg);
 880     for (const unsigned *AS = tri_->getAliasSet(Reg); *AS; ++AS)
 881       DowngradedRegs.erase(*AS);
 882   }
 883 }
 884
 885 namespace {
 886   struct LISorter {
 887     bool operator()(LiveInterval* A, LiveInterval* B) {
 888       return A->beginNumber() < B->beginNumber();
 889     }
 890   };
 891 }
 892
 893 /// assignRegOrStackSlotAtInterval - assign a register if one is available, or
 894 /// spill.
 895 void RALinScan::assignRegOrStackSlotAtInterval(LiveInterval* cur)
 896 {
 897   DOUT << "\tallocating current interval: ";
 898
 899   // This is an implicitly defined live interval, just assign any register.
 900   const TargetRegisterClass *RC = mri_->getRegClass(cur->reg);
 901   if (cur->empty()) {
 902     unsigned physReg = vrm_->getRegAllocPref(cur->reg);
 903     if (!physReg)
 904       physReg = *RC->allocation_order_begin(*mf_);
 905     DOUT <<  tri_->getName(physReg) << '\n';
 906     // Note the register is not really in use.
 907     vrm_->assignVirt2Phys(cur->reg, physReg);
 908     return;
 909   }
 910
 911   backUpRegUses();
 912
 913   std::vector<std::pair<unsigned, float> > SpillWeightsToAdd;
 914   unsigned StartPosition = cur->beginNumber();
 915   const TargetRegisterClass *RCLeader = RelatedRegClasses.getLeaderValue(RC);
 916
 917   // If start of this live interval is defined by a move instruction and its
 918   // source is assigned a physical register that is compatible with the target
 919   // register class, then we should try to assign it the same register.
 920   // This can happen when the move is from a larger register class to a smaller
 921   // one, e.g. X86::mov32to32_. These move instructions are not coalescable.
 922   if (!vrm_->getRegAllocPref(cur->reg) && cur->hasAtLeastOneValue()) {
 923     VNInfo *vni = cur->begin()->valno;
 924     if (vni->def && !vni->isUnused() && vni->isDefAccurate()) {
 925       MachineInstr *CopyMI = li_->getInstructionFromIndex(vni->def);
 926       unsigned SrcReg, DstReg, SrcSubReg, DstSubReg;
 927       if (CopyMI &&
 928           tii_->isMoveInstr(*CopyMI, SrcReg, DstReg, SrcSubReg, DstSubReg)) {
 929         unsigned Reg = 0;
 930         if (TargetRegisterInfo::isPhysicalRegister(SrcReg))
 931           Reg = SrcReg;
 932         else if (vrm_->isAssignedReg(SrcReg))
 933           Reg = vrm_->getPhys(SrcReg);
 934         if (Reg) {
 935           if (SrcSubReg)
 936             Reg = tri_->getSubReg(Reg, SrcSubReg);
 937           if (DstSubReg)
 938             Reg = tri_->getMatchingSuperReg(Reg, DstSubReg, RC);
 939           if (Reg && allocatableRegs_[Reg] && RC->contains(Reg))
 940             mri_->setRegAllocationHint(cur->reg, 0, Reg);
 941         }
 942       }
 943     }
 944   }
 945
 946   // For every interval in inactive we overlap with, mark the
 947   // register as not free and update spill weights.
 948   for (IntervalPtrs::const_iterator i = inactive_.begin(),
 949          e = inactive_.end(); i != e; ++i) {
 950     unsigned Reg = i->first->reg;
 951     assert(TargetRegisterInfo::isVirtualRegister(Reg) &&
 952            "Can only allocate virtual registers!");
 953     const TargetRegisterClass *RegRC = mri_->getRegClass(Reg);
 954     // If this is not in a related reg class to the register we're allocating,
 955     // don't check it.
 956     if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader &&
 957         cur->overlapsFrom(*i->first, i->second-1)) {
 958       Reg = vrm_->getPhys(Reg);
 959       addRegUse(Reg);
 960       SpillWeightsToAdd.push_back(std::make_pair(Reg, i->first->weight));
 961     }
 962   }
 963
 964   // Speculatively check to see if we can get a register right now.  If not,
 965   // we know we won't be able to by adding more constraints.  If so, we can
 966   // check to see if it is valid.  Doing an exhaustive search of the fixed_ list
 967   // is very bad (it contains all callee clobbered registers for any functions
 968   // with a call), so we want to avoid doing that if possible.
 969   unsigned physReg = getFreePhysReg(cur);
 970   unsigned BestPhysReg = physReg;
 971   if (physReg) {
 972     // We got a register.  However, if it's in the fixed_ list, we might
 973     // conflict with it.  Check to see if we conflict with it or any of its
 974     // aliases.
 975     SmallSet<unsigned, 8> RegAliases;
 976     for (const unsigned *AS = tri_->getAliasSet(physReg); *AS; ++AS)
 977       RegAliases.insert(*AS);
 978
 979     bool ConflictsWithFixed = false;
 980     for (unsigned i = 0, e = fixed_.size(); i != e; ++i) {
 981       IntervalPtr &IP = fixed_[i];
 982       if (physReg == IP.first->reg || RegAliases.count(IP.first->reg)) {
 983         // Okay, this reg is on the fixed list.  Check to see if we actually
 984         // conflict.
 985         LiveInterval *I = IP.first;
 986         if (I->endNumber() > StartPosition) {
 987           LiveInterval::iterator II = I->advanceTo(IP.second, StartPosition);
 988           IP.second = II;
 989           if (II != I->begin() && II->start > StartPosition)
 990             --II;
 991           if (cur->overlapsFrom(*I, II)) {
 992             ConflictsWithFixed = true;
 993             break;
 994           }
 995         }
 996       }
 997     }
 998
 999     // Okay, the register picked by our speculative getFreePhysReg call turned
1000     // out to be in use.  Actually add all of the conflicting fixed registers to
1001     // regUse_ so we can do an accurate query.
1002     if (ConflictsWithFixed) {
1003       // For every interval in fixed we overlap with, mark the register as not
1004       // free and update spill weights.
1005       for (unsigned i = 0, e = fixed_.size(); i != e; ++i) {
1006         IntervalPtr &IP = fixed_[i];
1007         LiveInterval *I = IP.first;
1008
1009         const TargetRegisterClass *RegRC = OneClassForEachPhysReg[I->reg];
1010         if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader &&
1011             I->endNumber() > StartPosition) {
1012           LiveInterval::iterator II = I->advanceTo(IP.second, StartPosition);
1013           IP.second = II;
1014           if (II != I->begin() && II->start > StartPosition)
1015             --II;
1016           if (cur->overlapsFrom(*I, II)) {
1017             unsigned reg = I->reg;
1018             addRegUse(reg);
1019             SpillWeightsToAdd.push_back(std::make_pair(reg, I->weight));
1020           }
1021         }
1022       }
1023
1024       // Using the newly updated regUse_ object, which includes conflicts in the
1025       // future, see if there are any registers available.
1026       physReg = getFreePhysReg(cur);
1027     }
1028   }
1029
1030   // Restore the physical register tracker, removing information about the
1031   // future.
1032   restoreRegUses();
1033
1034   // If we find a free register, we are done: assign this virtual to
1035   // the free physical register and add this interval to the active
1036   // list.
1037   if (physReg) {
1038     DOUT <<  tri_->getName(physReg) << '\n';
1039     vrm_->assignVirt2Phys(cur->reg, physReg);
1040     addRegUse(physReg);
1041     active_.push_back(std::make_pair(cur, cur->begin()));
1042     handled_.push_back(cur);
1043
1044     // "Upgrade" the physical register since it has been allocated.
1045     UpgradeRegister(physReg);
1046     if (LiveInterval *NextReloadLI = hasNextReloadInterval(cur)) {
1047       // "Downgrade" physReg to try to keep physReg from being allocated until
1048       // the next reload from the same SS is allocated.
1049       mri_->setRegAllocationHint(NextReloadLI->reg, 0, physReg);
1050       DowngradeRegister(cur, physReg);
1051     }
1052     return;
1053   }
1054   DOUT << "no free registers\n";
1055
1056   // Compile the spill weights into an array that is better for scanning.
1057   std::vector<float> SpillWeights(tri_->getNumRegs(), 0.0f);
1058   for (std::vector<std::pair<unsigned, float> >::iterator
1059        I = SpillWeightsToAdd.begin(), E = SpillWeightsToAdd.end(); I != E; ++I)
1060     updateSpillWeights(SpillWeights, I->first, I->second, RC);
1061
1062   // for each interval in active, update spill weights.
1063   for (IntervalPtrs::const_iterator i = active_.begin(), e = active_.end();
1064        i != e; ++i) {
1065     unsigned reg = i->first->reg;
1066     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
1067            "Can only allocate virtual registers!");
1068     reg = vrm_->getPhys(reg);
1069     updateSpillWeights(SpillWeights, reg, i->first->weight, RC);
1070   }
1071
1072   DOUT << "\tassigning stack slot at interval "<< *cur << ":\n";
1073
1074   // Find a register to spill.
1075   float minWeight = HUGE_VALF;
1076   unsigned minReg = 0;
1077
1078   bool Found = false;
1079   std::vector<std::pair<unsigned,float> > RegsWeights;
1080   if (!minReg || SpillWeights[minReg] == HUGE_VALF)
1081     for (TargetRegisterClass::iterator i = RC->allocation_order_begin(*mf_),
1082            e = RC->allocation_order_end(*mf_); i != e; ++i) {
1083       unsigned reg = *i;
1084       float regWeight = SpillWeights[reg];
1085       if (minWeight > regWeight)
1086         Found = true;
1087       RegsWeights.push_back(std::make_pair(reg, regWeight));
1088     }
1089
1090   // If we didn't find a register that is spillable, try aliases?
1091   if (!Found) {
1092     for (TargetRegisterClass::iterator i = RC->allocation_order_begin(*mf_),
1093            e = RC->allocation_order_end(*mf_); i != e; ++i) {
1094       unsigned reg = *i;
1095       // No need to worry about if the alias register size < regsize of RC.
1096       // We are going to spill all registers that alias it anyway.
1097       for (const unsigned* as = tri_->getAliasSet(reg); *as; ++as)
1098         RegsWeights.push_back(std::make_pair(*as, SpillWeights[*as]));
1099     }
1100   }
1101
1102   // Sort all potential spill candidates by weight.
1103   std::sort(RegsWeights.begin(), RegsWeights.end(), WeightCompare());
1104   minReg = RegsWeights[0].first;
1105   minWeight = RegsWeights[0].second;
1106   if (minWeight == HUGE_VALF) {
1107     // All registers must have inf weight. Just grab one!
1108     minReg = BestPhysReg ? BestPhysReg : *RC->allocation_order_begin(*mf_);
1109     if (cur->weight == HUGE_VALF ||
1110         li_->getApproximateInstructionCount(*cur) == 0) {
1111       // Spill a physical register around defs and uses.
1112       if (li_->spillPhysRegAroundRegDefsUses(*cur, minReg, *vrm_)) {
1113         // spillPhysRegAroundRegDefsUses may have invalidated iterator stored
1114         // in fixed_. Reset them.
1115         for (unsigned i = 0, e = fixed_.size(); i != e; ++i) {
1116           IntervalPtr &IP = fixed_[i];
1117           LiveInterval *I = IP.first;
1118           if (I->reg == minReg || tri_->isSubRegister(minReg, I->reg))
1119             IP.second = I->advanceTo(I->begin(), StartPosition);
1120         }
1121
1122         DowngradedRegs.clear();
1123         assignRegOrStackSlotAtInterval(cur);
1124       } else {
1125         cerr << "Ran out of registers during register allocation!\n";
1126         exit(1);
1127       }
1128       return;
1129     }
1130   }
1131
1132   // Find up to 3 registers to consider as spill candidates.
1133   unsigned LastCandidate = RegsWeights.size() >= 3 ? 3 : 1;
1134   while (LastCandidate > 1) {
1135     if (weightsAreClose(RegsWeights[LastCandidate-1].second, minWeight))
1136       break;
1137     --LastCandidate;
1138   }
1139
1140   DOUT << "\t\tregister(s) with min weight(s): ";
1141   DEBUG(for (unsigned i = 0; i != LastCandidate; ++i)
1142           DOUT << tri_->getName(RegsWeights[i].first)
1143                << " (" << RegsWeights[i].second << ")\n");
1144
1145   // If the current has the minimum weight, we need to spill it and
1146   // add any added intervals back to unhandled, and restart
1147   // linearscan.
1148   if (cur->weight != HUGE_VALF && cur->weight <= minWeight) {
1149     DOUT << "\t\t\tspilling(c): " << *cur << '\n';
1150     SmallVector<LiveInterval*, 8> spillIs;
1151     std::vector<LiveInterval*> added;
1152
1153     if (!NewSpillFramework) {
1154       added = li_->addIntervalsForSpills(*cur, spillIs, loopInfo, *vrm_);
1155     } else {
1156       added = spiller_->spill(cur);
1157     }
1158
1159     std::sort(added.begin(), added.end(), LISorter());
1160     addStackInterval(cur, ls_, li_, mri_, *vrm_);
1161     if (added.empty())
1162       return;  // Early exit if all spills were folded.
1163
1164     // Merge added with unhandled.  Note that we have already sorted
1165     // intervals returned by addIntervalsForSpills by their starting
1166     // point.
1167     // This also update the NextReloadMap. That is, it adds mapping from a
1168     // register defined by a reload from SS to the next reload from SS in the
1169     // same basic block.
1170     MachineBasicBlock *LastReloadMBB = 0;
1171     LiveInterval *LastReload = 0;
1172     int LastReloadSS = VirtRegMap::NO_STACK_SLOT;
1173     for (unsigned i = 0, e = added.size(); i != e; ++i) {
1174       LiveInterval *ReloadLi = added[i];
1175       if (ReloadLi->weight == HUGE_VALF &&
1176           li_->getApproximateInstructionCount(*ReloadLi) == 0) {
1177         unsigned ReloadIdx = ReloadLi->beginNumber();
1178         MachineBasicBlock *ReloadMBB = li_->getMBBFromIndex(ReloadIdx);
1179         int ReloadSS = vrm_->getStackSlot(ReloadLi->reg);
1180         if (LastReloadMBB == ReloadMBB && LastReloadSS == ReloadSS) {
1181           // Last reload of same SS is in the same MBB. We want to try to
1182           // allocate both reloads the same register and make sure the reg
1183           // isn't clobbered in between if at all possible.
1184           assert(LastReload->beginNumber() < ReloadIdx);
1185           NextReloadMap.insert(std::make_pair(LastReload->reg, ReloadLi->reg));
1186         }
1187         LastReloadMBB = ReloadMBB;
1188         LastReload = ReloadLi;
1189         LastReloadSS = ReloadSS;
1190       }
1191       unhandled_.push(ReloadLi);
1192     }
1193     return;
1194   }
1195
1196   ++NumBacktracks;
1197
1198   // Push the current interval back to unhandled since we are going
1199   // to re-run at least this iteration. Since we didn't modify it it
1200   // should go back right in the front of the list
1201   unhandled_.push(cur);
1202
1203   assert(TargetRegisterInfo::isPhysicalRegister(minReg) &&
1204          "did not choose a register to spill?");
1205
1206   // We spill all intervals aliasing the register with
1207   // minimum weight, rollback to the interval with the earliest
1208   // start point and let the linear scan algorithm run again
1209   SmallVector<LiveInterval*, 8> spillIs;
1210
1211   // Determine which intervals have to be spilled.
1212   findIntervalsToSpill(cur, RegsWeights, LastCandidate, spillIs);
1213
1214   // Set of spilled vregs (used later to rollback properly)
1215   SmallSet<unsigned, 8> spilled;
1216
1217   // The earliest start of a Spilled interval indicates up to where
1218   // in handled we need to roll back
1219
1220   LiveInterval *earliestStartInterval = cur;
1221
1222   // Spill live intervals of virtual regs mapped to the physical register we
1223   // want to clear (and its aliases).  We only spill those that overlap with the
1224   // current interval as the rest do not affect its allocation. we also keep
1225   // track of the earliest start of all spilled live intervals since this will
1226   // mark our rollback point.
1227   std::vector<LiveInterval*> added;
1228   while (!spillIs.empty()) {
1229     bool epicFail = false;
1230     LiveInterval *sli = spillIs.back();
1231     spillIs.pop_back();
1232     DOUT << "\t\t\tspilling(a): " << *sli << '\n';
1233     earliestStartInterval =
1234       (earliestStartInterval->beginNumber() < sli->beginNumber()) ?
1235          earliestStartInterval : sli;
1236
1237     std::vector<LiveInterval*> newIs;
1238     if (!NewSpillFramework) {
1239       newIs = li_->addIntervalsForSpills(*sli, spillIs, loopInfo, *vrm_);
1240     } else {
1241       newIs = spiller_->spill(sli);
1242     }
1243     addStackInterval(sli, ls_, li_, mri_, *vrm_);
1244     std::copy(newIs.begin(), newIs.end(), std::back_inserter(added));
1245     spilled.insert(sli->reg);
1246
1247     if (epicFail) {
1248       //abort();
1249     }
1250   }
1251
1252   unsigned earliestStart = earliestStartInterval->beginNumber();
1253
1254   DOUT << "\t\trolling back to: " << earliestStart << '\n';
1255
1256   // Scan handled in reverse order up to the earliest start of a
1257   // spilled live interval and undo each one, restoring the state of
1258   // unhandled.
1259   while (!handled_.empty()) {
1260     LiveInterval* i = handled_.back();
1261     // If this interval starts before t we are done.
1262     if (i->beginNumber() < earliestStart)
1263       break;
1264     DOUT << "\t\t\tundo changes for: " << *i << '\n';
1265     handled_.pop_back();
1266
1267     // When undoing a live interval allocation we must know if it is active or
1268     // inactive to properly update regUse_ and the VirtRegMap.
1269     IntervalPtrs::iterator it;
1270     if ((it = FindIntervalInVector(active_, i)) != active_.end()) {
1271       active_.erase(it);
1272       assert(!TargetRegisterInfo::isPhysicalRegister(i->reg));
1273       if (!spilled.count(i->reg))
1274         unhandled_.push(i);
1275       delRegUse(vrm_->getPhys(i->reg));
1276       vrm_->clearVirt(i->reg);
1277     } else if ((it = FindIntervalInVector(inactive_, i)) != inactive_.end()) {
1278       inactive_.erase(it);
1279       assert(!TargetRegisterInfo::isPhysicalRegister(i->reg));
1280       if (!spilled.count(i->reg))
1281         unhandled_.push(i);
1282       vrm_->clearVirt(i->reg);
1283     } else {
1284       assert(TargetRegisterInfo::isVirtualRegister(i->reg) &&
1285              "Can only allocate virtual registers!");
1286       vrm_->clearVirt(i->reg);
1287       unhandled_.push(i);
1288     }
1289
1290     DenseMap<unsigned, unsigned>::iterator ii = DowngradeMap.find(i->reg);
1291     if (ii == DowngradeMap.end())
1292       // It interval has a preference, it must be defined by a copy. Clear the
1293       // preference now since the source interval allocation may have been
1294       // undone as well.
1295       mri_->setRegAllocationHint(i->reg, 0, 0);
1296     else {
1297       UpgradeRegister(ii->second);
1298     }
1299   }
1300
1301   // Rewind the iterators in the active, inactive, and fixed lists back to the
1302   // point we reverted to.
1303   RevertVectorIteratorsTo(active_, earliestStart);
1304   RevertVectorIteratorsTo(inactive_, earliestStart);
1305   RevertVectorIteratorsTo(fixed_, earliestStart);
1306
1307   // Scan the rest and undo each interval that expired after t and
1308   // insert it in active (the next iteration of the algorithm will
1309   // put it in inactive if required)
1310   for (unsigned i = 0, e = handled_.size(); i != e; ++i) {
1311     LiveInterval *HI = handled_[i];
1312     if (!HI->expiredAt(earliestStart) &&
1313         HI->expiredAt(cur->beginNumber())) {
1314       DOUT << "\t\t\tundo changes for: " << *HI << '\n';
1315       active_.push_back(std::make_pair(HI, HI->begin()));
1316       assert(!TargetRegisterInfo::isPhysicalRegister(HI->reg));
1317       addRegUse(vrm_->getPhys(HI->reg));
1318     }
1319   }
1320
1321   // Merge added with unhandled.
1322   // This also update the NextReloadMap. That is, it adds mapping from a
1323   // register defined by a reload from SS to the next reload from SS in the
1324   // same basic block.
1325   MachineBasicBlock *LastReloadMBB = 0;
1326   LiveInterval *LastReload = 0;
1327   int LastReloadSS = VirtRegMap::NO_STACK_SLOT;
1328   std::sort(added.begin(), added.end(), LISorter());
1329   for (unsigned i = 0, e = added.size(); i != e; ++i) {
1330     LiveInterval *ReloadLi = added[i];
1331     if (ReloadLi->weight == HUGE_VALF &&
1332         li_->getApproximateInstructionCount(*ReloadLi) == 0) {
1333       unsigned ReloadIdx = ReloadLi->beginNumber();
1334       MachineBasicBlock *ReloadMBB = li_->getMBBFromIndex(ReloadIdx);
1335       int ReloadSS = vrm_->getStackSlot(ReloadLi->reg);
1336       if (LastReloadMBB == ReloadMBB && LastReloadSS == ReloadSS) {
1337         // Last reload of same SS is in the same MBB. We want to try to
1338         // allocate both reloads the same register and make sure the reg
1339         // isn't clobbered in between if at all possible.
1340         assert(LastReload->beginNumber() < ReloadIdx);
1341         NextReloadMap.insert(std::make_pair(LastReload->reg, ReloadLi->reg));
1342       }
1343       LastReloadMBB = ReloadMBB;
1344       LastReload = ReloadLi;
1345       LastReloadSS = ReloadSS;
1346     }
1347     unhandled_.push(ReloadLi);
1348   }
1349 }
1350
1351 unsigned RALinScan::getFreePhysReg(LiveInterval* cur,
1352                                    const TargetRegisterClass *RC,
1353                                    unsigned MaxInactiveCount,
1354                                    SmallVector<unsigned, 256> &inactiveCounts,
1355                                    bool SkipDGRegs) {
1356   unsigned FreeReg = 0;
1357   unsigned FreeRegInactiveCount = 0;
1358
1359   std::pair<unsigned, unsigned> Hint = mri_->getRegAllocationHint(cur->reg);
1360   // Resolve second part of the hint (if possible) given the current allocation.
1361   unsigned physReg = Hint.second;
1362   if (physReg &&
1363       TargetRegisterInfo::isVirtualRegister(physReg) && vrm_->hasPhys(physReg))
1364     physReg = vrm_->getPhys(physReg);
1365
1366   TargetRegisterClass::iterator I, E;
1367   tie(I, E) = tri_->getAllocationOrder(RC, Hint.first, physReg, *mf_);
1368   assert(I != E && "No allocatable register in this register class!");
1369
1370   // Scan for the first available register.
1371   for (; I != E; ++I) {
1372     unsigned Reg = *I;
1373     // Ignore "downgraded" registers.
1374     if (SkipDGRegs && DowngradedRegs.count(Reg))
1375       continue;
1376     if (isRegAvail(Reg)) {
1377       FreeReg = Reg;
1378       if (FreeReg < inactiveCounts.size())
1379         FreeRegInactiveCount = inactiveCounts[FreeReg];
1380       else
1381         FreeRegInactiveCount = 0;
1382       break;
1383     }
1384   }
1385
1386   // If there are no free regs, or if this reg has the max inactive count,
1387   // return this register.
1388   if (FreeReg == 0 || FreeRegInactiveCount == MaxInactiveCount)
1389     return FreeReg;
1390
1391   // Continue scanning the registers, looking for the one with the highest
1392   // inactive count.  Alkis found that this reduced register pressure very
1393   // slightly on X86 (in rev 1.94 of this file), though this should probably be
1394   // reevaluated now.
1395   for (; I != E; ++I) {
1396     unsigned Reg = *I;
1397     // Ignore "downgraded" registers.
1398     if (SkipDGRegs && DowngradedRegs.count(Reg))
1399       continue;
1400     if (isRegAvail(Reg) && Reg < inactiveCounts.size() &&
1401         FreeRegInactiveCount < inactiveCounts[Reg]) {
1402       FreeReg = Reg;
1403       FreeRegInactiveCount = inactiveCounts[Reg];
1404       if (FreeRegInactiveCount == MaxInactiveCount)
1405         break;    // We found the one with the max inactive count.
1406     }
1407   }
1408
1409   return FreeReg;
1410 }
1411
1412 /// getFreePhysReg - return a free physical register for this virtual register
1413 /// interval if we have one, otherwise return 0.
1414 unsigned RALinScan::getFreePhysReg(LiveInterval *cur) {
1415   SmallVector<unsigned, 256> inactiveCounts;
1416   unsigned MaxInactiveCount = 0;
1417
1418   const TargetRegisterClass *RC = mri_->getRegClass(cur->reg);
1419   const TargetRegisterClass *RCLeader = RelatedRegClasses.getLeaderValue(RC);
1420
1421   for (IntervalPtrs::iterator i = inactive_.begin(), e = inactive_.end();
1422        i != e; ++i) {
1423     unsigned reg = i->first->reg;
1424     assert(TargetRegisterInfo::isVirtualRegister(reg) &&
1425            "Can only allocate virtual registers!");
1426
1427     // If this is not in a related reg class to the register we're allocating,
1428     // don't check it.
1429     const TargetRegisterClass *RegRC = mri_->getRegClass(reg);
1430     if (RelatedRegClasses.getLeaderValue(RegRC) == RCLeader) {
1431       reg = vrm_->getPhys(reg);
1432       if (inactiveCounts.size() <= reg)
1433         inactiveCounts.resize(reg+1);
1434       ++inactiveCounts[reg];
1435       MaxInactiveCount = std::max(MaxInactiveCount, inactiveCounts[reg]);
1436     }
1437   }
1438
1439   // If copy coalescer has assigned a "preferred" register, check if it's
1440   // available first.
1441   unsigned Preference = vrm_->getRegAllocPref(cur->reg);
1442   if (Preference) {
1443     DOUT << "(preferred: " << tri_->getName(Preference) << ") ";
1444     if (isRegAvail(Preference) &&
1445         RC->contains(Preference))
1446       return Preference;
1447   }
1448
1449   if (!DowngradedRegs.empty()) {
1450     unsigned FreeReg = getFreePhysReg(cur, RC, MaxInactiveCount, inactiveCounts,
1451                                       true);
1452     if (FreeReg)
1453       return FreeReg;
1454   }
1455   return getFreePhysReg(cur, RC, MaxInactiveCount, inactiveCounts, false);
1456 }
1457
1458 FunctionPass* llvm::createLinearScanRegisterAllocator() {
1459   return new RALinScan();
1460 }