lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // FIXME: Missing folds
  14 // sdiv, udiv, srem, urem (X, const) where X is an integer can be expanded into
  15 //  a sequence of multiplies, shifts, and adds.  This should be controlled by
  16 //  some kind of hint from the target that int div is expensive.
  17 // various folds of mulh[s,u] by constants such as -1, powers of 2, etc.
  18 //
  19 // FIXME: select C, pow2, pow2 -> something smart
  20 // FIXME: trunc(select X, Y, Z) -> select X, trunc(Y), trunc(Z)
  21 // FIXME: Dead stores -> nuke
  22 // FIXME: shr X, (and Y,31) -> shr X, Y   (TRICKY!)
  23 // FIXME: mul (x, const) -> shifts + adds
  24 // FIXME: undef values
  25 // FIXME: divide by zero is currently left unfolded.  do we want to turn this
  26 //        into an undef?
  27 // FIXME: select ne (select cc, 1, 0), 0, true, false -> select cc, true, false
  28 //
  29 //===----------------------------------------------------------------------===//
  30
  31 #define DEBUG_TYPE "dagcombine"
  32 #include "llvm/CodeGen/SelectionDAG.h"
  33 #include "llvm/Analysis/AliasAnalysis.h"
  34 #include "llvm/Target/TargetData.h"
  35 #include "llvm/Target/TargetLowering.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/SmallPtrSet.h"
  39 #include "llvm/ADT/Statistic.h"
  40 #include "llvm/Support/Compiler.h"
  41 #include "llvm/Support/CommandLine.h"
  42 #include "llvm/Support/Debug.h"
  43 #include "llvm/Support/MathExtras.h"
  44 #include <algorithm>
  45 using namespace llvm;
  46
  47 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  48 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  49 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  50
  51 namespace {
  52 #ifndef NDEBUG
  53   static cl::opt<bool>
  54     ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  55                     cl::desc("Pop up a window to show dags before the first "
  56                              "dag combine pass"));
  57   static cl::opt<bool>
  58     ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  59                     cl::desc("Pop up a window to show dags before the second "
  60                              "dag combine pass"));
  61 #else
  62   static const bool ViewDAGCombine1 = false;
  63   static const bool ViewDAGCombine2 = false;
  64 #endif
  65
  66   static cl::opt<bool>
  67     CombinerAA("combiner-alias-analysis", cl::Hidden,
  68                cl::desc("Turn on alias analysis during testing"));
  69
  70   static cl::opt<bool>
  71     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  72                cl::desc("Include global information in alias analysis"));
  73
  74 //------------------------------ DAGCombiner ---------------------------------//
  75
  76   class VISIBILITY_HIDDEN DAGCombiner {
  77     SelectionDAG &DAG;
  78     TargetLowering &TLI;
  79     bool AfterLegalize;
  80
  81     // Worklist of all of the nodes that need to be simplified.
  82     std::vector<SDNode*> WorkList;
  83
  84     // AA - Used for DAG load/store alias analysis.
  85     AliasAnalysis &AA;
  86
  87     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  88     /// the instruction to the work lists because they might get more simplified
  89     /// now.
  90     ///
  91     void AddUsersToWorkList(SDNode *N) {
  92       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  93            UI != UE; ++UI)
  94         AddToWorkList(*UI);
  95     }
  96
  97     /// removeFromWorkList - remove all instances of N from the worklist.
  98     ///
  99     void removeFromWorkList(SDNode *N) {
 100       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
 101                      WorkList.end());
 102     }
 103
 104     /// visit - call the node-specific routine that knows how to fold each
 105     /// particular type of node.
 106     SDOperand visit(SDNode *N);
 107
 108   public:
 109     /// AddToWorkList - Add to the work list making sure it's instance is at the
 110     /// the back (next to be processed.)
 111     void AddToWorkList(SDNode *N) {
 112       removeFromWorkList(N);
 113       WorkList.push_back(N);
 114     }
 115
 116     SDOperand CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 117                         bool AddTo = true) {
 118       assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 119       ++NodesCombined;
 120       DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 121       DOUT << "\nWith: "; DEBUG(To[0].Val->dump(&DAG));
 122       DOUT << " and " << NumTo-1 << " other values\n";
 123       std::vector<SDNode*> NowDead;
 124       DAG.ReplaceAllUsesWith(N, To, &NowDead);
 125
 126       if (AddTo) {
 127         // Push the new nodes and any users onto the worklist
 128         for (unsigned i = 0, e = NumTo; i != e; ++i) {
 129           AddToWorkList(To[i].Val);
 130           AddUsersToWorkList(To[i].Val);
 131         }
 132       }
 133
 134       // Nodes can be reintroduced into the worklist.  Make sure we do not
 135       // process a node that has been replaced.
 136       removeFromWorkList(N);
 137       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 138         removeFromWorkList(NowDead[i]);
 139
 140       // Finally, since the node is now dead, remove it from the graph.
 141       DAG.DeleteNode(N);
 142       return SDOperand(N, 0);
 143     }
 144
 145     SDOperand CombineTo(SDNode *N, SDOperand Res, bool AddTo = true) {
 146       return CombineTo(N, &Res, 1, AddTo);
 147     }
 148
 149     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1,
 150                         bool AddTo = true) {
 151       SDOperand To[] = { Res0, Res1 };
 152       return CombineTo(N, To, 2, AddTo);
 153     }
 154   private:
 155
 156     /// SimplifyDemandedBits - Check the specified integer node value to see if
 157     /// it can be simplified or if things it uses can be simplified by bit
 158     /// propagation.  If so, return true.
 159     bool SimplifyDemandedBits(SDOperand Op, uint64_t Demanded = ~0ULL) {
 160       TargetLowering::TargetLoweringOpt TLO(DAG);
 161       uint64_t KnownZero, KnownOne;
 162       Demanded &= MVT::getIntVTBitMask(Op.getValueType());
 163       if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 164         return false;
 165
 166       // Revisit the node.
 167       AddToWorkList(Op.Val);
 168
 169       // Replace the old value with the new one.
 170       ++NodesCombined;
 171       DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.Val->dump(&DAG));
 172       DOUT << "\nWith: "; DEBUG(TLO.New.Val->dump(&DAG));
 173       DOUT << '\n';
 174
 175       std::vector<SDNode*> NowDead;
 176       DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &NowDead);
 177
 178       // Push the new node and any (possibly new) users onto the worklist.
 179       AddToWorkList(TLO.New.Val);
 180       AddUsersToWorkList(TLO.New.Val);
 181
 182       // Nodes can end up on the worklist more than once.  Make sure we do
 183       // not process a node that has been replaced.
 184       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 185         removeFromWorkList(NowDead[i]);
 186
 187       // Finally, if the node is now dead, remove it from the graph.  The node
 188       // may not be dead if the replacement process recursively simplified to
 189       // something else needing this node.
 190       if (TLO.Old.Val->use_empty()) {
 191         removeFromWorkList(TLO.Old.Val);
 192
 193         // If the operands of this node are only used by the node, they will now
 194         // be dead.  Make sure to visit them first to delete dead nodes early.
 195         for (unsigned i = 0, e = TLO.Old.Val->getNumOperands(); i != e; ++i)
 196           if (TLO.Old.Val->getOperand(i).Val->hasOneUse())
 197             AddToWorkList(TLO.Old.Val->getOperand(i).Val);
 198
 199         DAG.DeleteNode(TLO.Old.Val);
 200       }
 201       return true;
 202     }
 203
 204     bool CombineToPreIndexedLoadStore(SDNode *N);
 205     bool CombineToPostIndexedLoadStore(SDNode *N);
 206
 207
 208     /// combine - call the node-specific routine that knows how to fold each
 209     /// particular type of node. If that doesn't do anything, try the
 210     /// target-specific DAG combines.
 211     SDOperand combine(SDNode *N);
 212
 213     // Visitation implementation - Implement dag node combining for different
 214     // node types.  The semantics are as follows:
 215     // Return Value:
 216     //   SDOperand.Val == 0   - No change was made
 217     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 218     //   otherwise            - N should be replaced by the returned Operand.
 219     //
 220     SDOperand visitTokenFactor(SDNode *N);
 221     SDOperand visitADD(SDNode *N);
 222     SDOperand visitSUB(SDNode *N);
 223     SDOperand visitADDC(SDNode *N);
 224     SDOperand visitADDE(SDNode *N);
 225     SDOperand visitMUL(SDNode *N);
 226     SDOperand visitSDIV(SDNode *N);
 227     SDOperand visitUDIV(SDNode *N);
 228     SDOperand visitSREM(SDNode *N);
 229     SDOperand visitUREM(SDNode *N);
 230     SDOperand visitMULHU(SDNode *N);
 231     SDOperand visitMULHS(SDNode *N);
 232     SDOperand visitSMUL_LOHI(SDNode *N);
 233     SDOperand visitUMUL_LOHI(SDNode *N);
 234     SDOperand visitSDIVREM(SDNode *N);
 235     SDOperand visitUDIVREM(SDNode *N);
 236     SDOperand visitAND(SDNode *N);
 237     SDOperand visitOR(SDNode *N);
 238     SDOperand visitXOR(SDNode *N);
 239     SDOperand SimplifyVBinOp(SDNode *N);
 240     SDOperand visitSHL(SDNode *N);
 241     SDOperand visitSRA(SDNode *N);
 242     SDOperand visitSRL(SDNode *N);
 243     SDOperand visitCTLZ(SDNode *N);
 244     SDOperand visitCTTZ(SDNode *N);
 245     SDOperand visitCTPOP(SDNode *N);
 246     SDOperand visitSELECT(SDNode *N);
 247     SDOperand visitSELECT_CC(SDNode *N);
 248     SDOperand visitSETCC(SDNode *N);
 249     SDOperand visitSIGN_EXTEND(SDNode *N);
 250     SDOperand visitZERO_EXTEND(SDNode *N);
 251     SDOperand visitANY_EXTEND(SDNode *N);
 252     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 253     SDOperand visitTRUNCATE(SDNode *N);
 254     SDOperand visitBIT_CONVERT(SDNode *N);
 255     SDOperand visitFADD(SDNode *N);
 256     SDOperand visitFSUB(SDNode *N);
 257     SDOperand visitFMUL(SDNode *N);
 258     SDOperand visitFDIV(SDNode *N);
 259     SDOperand visitFREM(SDNode *N);
 260     SDOperand visitFCOPYSIGN(SDNode *N);
 261     SDOperand visitSINT_TO_FP(SDNode *N);
 262     SDOperand visitUINT_TO_FP(SDNode *N);
 263     SDOperand visitFP_TO_SINT(SDNode *N);
 264     SDOperand visitFP_TO_UINT(SDNode *N);
 265     SDOperand visitFP_ROUND(SDNode *N);
 266     SDOperand visitFP_ROUND_INREG(SDNode *N);
 267     SDOperand visitFP_EXTEND(SDNode *N);
 268     SDOperand visitFNEG(SDNode *N);
 269     SDOperand visitFABS(SDNode *N);
 270     SDOperand visitBRCOND(SDNode *N);
 271     SDOperand visitBR_CC(SDNode *N);
 272     SDOperand visitLOAD(SDNode *N);
 273     SDOperand visitSTORE(SDNode *N);
 274     SDOperand visitINSERT_VECTOR_ELT(SDNode *N);
 275     SDOperand visitEXTRACT_VECTOR_ELT(SDNode *N);
 276     SDOperand visitBUILD_VECTOR(SDNode *N);
 277     SDOperand visitCONCAT_VECTORS(SDNode *N);
 278     SDOperand visitVECTOR_SHUFFLE(SDNode *N);
 279
 280     SDOperand XformToShuffleWithZero(SDNode *N);
 281     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 282
 283     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 284     SDOperand SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 285     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 286     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 287                                SDOperand N3, ISD::CondCode CC,
 288                                bool NotExtCompare = false);
 289     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 290                             ISD::CondCode Cond, bool foldBooleans = true);
 291     bool SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp, unsigned HiOp);
 292     SDOperand ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT::ValueType);
 293     SDOperand BuildSDIV(SDNode *N);
 294     SDOperand BuildUDIV(SDNode *N);
 295     SDNode *MatchRotate(SDOperand LHS, SDOperand RHS);
 296     SDOperand ReduceLoadWidth(SDNode *N);
 297
 298     SDOperand GetDemandedBits(SDOperand V, uint64_t Mask);
 299
 300     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 301     /// looking for aliasing nodes and adding them to the Aliases vector.
 302     void GatherAllAliases(SDNode *N, SDOperand OriginalChain,
 303                           SmallVector<SDOperand, 8> &Aliases);
 304
 305     /// isAlias - Return true if there is any possibility that the two addresses
 306     /// overlap.
 307     bool isAlias(SDOperand Ptr1, int64_t Size1,
 308                  const Value *SrcValue1, int SrcValueOffset1,
 309                  SDOperand Ptr2, int64_t Size2,
 310                  const Value *SrcValue2, int SrcValueOffset2);
 311
 312     /// FindAliasInfo - Extracts the relevant alias information from the memory
 313     /// node.  Returns true if the operand was a load.
 314     bool FindAliasInfo(SDNode *N,
 315                        SDOperand &Ptr, int64_t &Size,
 316                        const Value *&SrcValue, int &SrcValueOffset);
 317
 318     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 319     /// looking for a better chain (aliasing node.)
 320     SDOperand FindBetterChain(SDNode *N, SDOperand Chain);
 321
 322 public:
 323     DAGCombiner(SelectionDAG &D, AliasAnalysis &A)
 324       : DAG(D),
 325         TLI(D.getTargetLoweringInfo()),
 326         AfterLegalize(false),
 327         AA(A) {}
 328
 329     /// Run - runs the dag combiner on all nodes in the work list
 330     void Run(bool RunningAfterLegalize);
 331   };
 332 }
 333
 334 //===----------------------------------------------------------------------===//
 335 //  TargetLowering::DAGCombinerInfo implementation
 336 //===----------------------------------------------------------------------===//
 337
 338 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 339   ((DAGCombiner*)DC)->AddToWorkList(N);
 340 }
 341
 342 SDOperand TargetLowering::DAGCombinerInfo::
 343 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 344   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 345 }
 346
 347 SDOperand TargetLowering::DAGCombinerInfo::
 348 CombineTo(SDNode *N, SDOperand Res) {
 349   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 350 }
 351
 352
 353 SDOperand TargetLowering::DAGCombinerInfo::
 354 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 355   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 356 }
 357
 358
 359 //===----------------------------------------------------------------------===//
 360 // Helper Functions
 361 //===----------------------------------------------------------------------===//
 362
 363 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 364 /// specified expression for the same cost as the expression itself, or 2 if we
 365 /// can compute the negated form more cheaply than the expression itself.
 366 static char isNegatibleForFree(SDOperand Op, unsigned Depth = 0) {
 367   // fneg is removable even if it has multiple uses.
 368   if (Op.getOpcode() == ISD::FNEG) return 2;
 369
 370   // Don't allow anything with multiple uses.
 371   if (!Op.hasOneUse()) return 0;
 372
 373   // Don't recurse exponentially.
 374   if (Depth > 6) return 0;
 375
 376   switch (Op.getOpcode()) {
 377   default: return false;
 378   case ISD::ConstantFP:
 379     return 1;
 380   case ISD::FADD:
 381     // FIXME: determine better conditions for this xform.
 382     if (!UnsafeFPMath) return 0;
 383
 384     // -(A+B) -> -A - B
 385     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 386       return V;
 387     // -(A+B) -> -B - A
 388     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 389   case ISD::FSUB:
 390     // We can't turn -(A-B) into B-A when we honor signed zeros.
 391     if (!UnsafeFPMath) return 0;
 392
 393     // -(A-B) -> B-A
 394     return 1;
 395
 396   case ISD::FMUL:
 397   case ISD::FDIV:
 398     if (HonorSignDependentRoundingFPMath()) return 0;
 399
 400     // -(X*Y) -> (-X * Y) or (X*-Y)
 401     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 402       return V;
 403
 404     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 405
 406   case ISD::FP_EXTEND:
 407   case ISD::FP_ROUND:
 408   case ISD::FSIN:
 409     return isNegatibleForFree(Op.getOperand(0), Depth+1);
 410   }
 411 }
 412
 413 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 414 /// returns the newly negated expression.
 415 static SDOperand GetNegatedExpression(SDOperand Op, SelectionDAG &DAG,
 416                                       unsigned Depth = 0) {
 417   // fneg is removable even if it has multiple uses.
 418   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 419
 420   // Don't allow anything with multiple uses.
 421   assert(Op.hasOneUse() && "Unknown reuse!");
 422
 423   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 424   switch (Op.getOpcode()) {
 425   default: assert(0 && "Unknown code");
 426   case ISD::ConstantFP: {
 427     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 428     V.changeSign();
 429     return DAG.getConstantFP(V, Op.getValueType());
 430   }
 431   case ISD::FADD:
 432     // FIXME: determine better conditions for this xform.
 433     assert(UnsafeFPMath);
 434
 435     // -(A+B) -> -A - B
 436     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 437       return DAG.getNode(ISD::FSUB, Op.getValueType(),
 438                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 439                          Op.getOperand(1));
 440     // -(A+B) -> -B - A
 441     return DAG.getNode(ISD::FSUB, Op.getValueType(),
 442                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1),
 443                        Op.getOperand(0));
 444   case ISD::FSUB:
 445     // We can't turn -(A-B) into B-A when we honor signed zeros.
 446     assert(UnsafeFPMath);
 447
 448     // -(0-B) -> B
 449     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 450       if (N0CFP->getValueAPF().isZero())
 451         return Op.getOperand(1);
 452
 453     // -(A-B) -> B-A
 454     return DAG.getNode(ISD::FSUB, Op.getValueType(), Op.getOperand(1),
 455                        Op.getOperand(0));
 456
 457   case ISD::FMUL:
 458   case ISD::FDIV:
 459     assert(!HonorSignDependentRoundingFPMath());
 460
 461     // -(X*Y) -> -X * Y
 462     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 463       return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 464                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 465                          Op.getOperand(1));
 466
 467     // -(X*Y) -> X * -Y
 468     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 469                        Op.getOperand(0),
 470                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1));
 471
 472   case ISD::FP_EXTEND:
 473   case ISD::FP_ROUND:
 474   case ISD::FSIN:
 475     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 476                        GetNegatedExpression(Op.getOperand(0), DAG, Depth+1));
 477   }
 478 }
 479
 480
 481 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 482 // that selects between the values 1 and 0, making it equivalent to a setcc.
 483 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 484 // nodes based on the type of node we are checking.  This simplifies life a
 485 // bit for the callers.
 486 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 487                               SDOperand &CC) {
 488   if (N.getOpcode() == ISD::SETCC) {
 489     LHS = N.getOperand(0);
 490     RHS = N.getOperand(1);
 491     CC  = N.getOperand(2);
 492     return true;
 493   }
 494   if (N.getOpcode() == ISD::SELECT_CC &&
 495       N.getOperand(2).getOpcode() == ISD::Constant &&
 496       N.getOperand(3).getOpcode() == ISD::Constant &&
 497       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 498       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 499     LHS = N.getOperand(0);
 500     RHS = N.getOperand(1);
 501     CC  = N.getOperand(4);
 502     return true;
 503   }
 504   return false;
 505 }
 506
 507 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 508 // one use.  If this is true, it allows the users to invert the operation for
 509 // free when it is profitable to do so.
 510 static bool isOneUseSetCC(SDOperand N) {
 511   SDOperand N0, N1, N2;
 512   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 513     return true;
 514   return false;
 515 }
 516
 517 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 518   MVT::ValueType VT = N0.getValueType();
 519   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 520   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 521   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 522     if (isa<ConstantSDNode>(N1)) {
 523       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 524       AddToWorkList(OpNode.Val);
 525       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 526     } else if (N0.hasOneUse()) {
 527       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 528       AddToWorkList(OpNode.Val);
 529       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 530     }
 531   }
 532   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 533   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 534   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 535     if (isa<ConstantSDNode>(N0)) {
 536       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 537       AddToWorkList(OpNode.Val);
 538       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 539     } else if (N1.hasOneUse()) {
 540       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 541       AddToWorkList(OpNode.Val);
 542       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 543     }
 544   }
 545   return SDOperand();
 546 }
 547
 548 //===----------------------------------------------------------------------===//
 549 //  Main DAG Combiner implementation
 550 //===----------------------------------------------------------------------===//
 551
 552 void DAGCombiner::Run(bool RunningAfterLegalize) {
 553   // set the instance variable, so that the various visit routines may use it.
 554   AfterLegalize = RunningAfterLegalize;
 555
 556   // Add all the dag nodes to the worklist.
 557   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 558        E = DAG.allnodes_end(); I != E; ++I)
 559     WorkList.push_back(I);
 560
 561   // Create a dummy node (which is not added to allnodes), that adds a reference
 562   // to the root node, preventing it from being deleted, and tracking any
 563   // changes of the root.
 564   HandleSDNode Dummy(DAG.getRoot());
 565
 566   // The root of the dag may dangle to deleted nodes until the dag combiner is
 567   // done.  Set it to null to avoid confusion.
 568   DAG.setRoot(SDOperand());
 569
 570   // while the worklist isn't empty, inspect the node on the end of it and
 571   // try and combine it.
 572   while (!WorkList.empty()) {
 573     SDNode *N = WorkList.back();
 574     WorkList.pop_back();
 575
 576     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 577     // N is deleted from the DAG, since they too may now be dead or may have a
 578     // reduced number of uses, allowing other xforms.
 579     if (N->use_empty() && N != &Dummy) {
 580       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 581         AddToWorkList(N->getOperand(i).Val);
 582
 583       DAG.DeleteNode(N);
 584       continue;
 585     }
 586
 587     SDOperand RV = combine(N);
 588
 589     if (RV.Val) {
 590       ++NodesCombined;
 591       // If we get back the same node we passed in, rather than a new node or
 592       // zero, we know that the node must have defined multiple values and
 593       // CombineTo was used.  Since CombineTo takes care of the worklist
 594       // mechanics for us, we have no work to do in this case.
 595       if (RV.Val != N) {
 596         assert(N->getOpcode() != ISD::DELETED_NODE &&
 597                RV.Val->getOpcode() != ISD::DELETED_NODE &&
 598                "Node was deleted but visit returned new node!");
 599
 600         DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 601         DOUT << "\nWith: "; DEBUG(RV.Val->dump(&DAG));
 602         DOUT << '\n';
 603         std::vector<SDNode*> NowDead;
 604         if (N->getNumValues() == RV.Val->getNumValues())
 605           DAG.ReplaceAllUsesWith(N, RV.Val, &NowDead);
 606         else {
 607           assert(N->getValueType(0) == RV.getValueType() && "Type mismatch");
 608           SDOperand OpV = RV;
 609           DAG.ReplaceAllUsesWith(N, &OpV, &NowDead);
 610         }
 611
 612         // Push the new node and any users onto the worklist
 613         AddToWorkList(RV.Val);
 614         AddUsersToWorkList(RV.Val);
 615
 616         // Nodes can be reintroduced into the worklist.  Make sure we do not
 617         // process a node that has been replaced.
 618         removeFromWorkList(N);
 619         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 620           removeFromWorkList(NowDead[i]);
 621
 622         // Finally, since the node is now dead, remove it from the graph.
 623         DAG.DeleteNode(N);
 624       }
 625     }
 626   }
 627
 628   // If the root changed (e.g. it was a dead load, update the root).
 629   DAG.setRoot(Dummy.getValue());
 630 }
 631
 632 SDOperand DAGCombiner::visit(SDNode *N) {
 633   switch(N->getOpcode()) {
 634   default: break;
 635   case ISD::TokenFactor:        return visitTokenFactor(N);
 636   case ISD::ADD:                return visitADD(N);
 637   case ISD::SUB:                return visitSUB(N);
 638   case ISD::ADDC:               return visitADDC(N);
 639   case ISD::ADDE:               return visitADDE(N);
 640   case ISD::MUL:                return visitMUL(N);
 641   case ISD::SDIV:               return visitSDIV(N);
 642   case ISD::UDIV:               return visitUDIV(N);
 643   case ISD::SREM:               return visitSREM(N);
 644   case ISD::UREM:               return visitUREM(N);
 645   case ISD::MULHU:              return visitMULHU(N);
 646   case ISD::MULHS:              return visitMULHS(N);
 647   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 648   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 649   case ISD::SDIVREM:            return visitSDIVREM(N);
 650   case ISD::UDIVREM:            return visitUDIVREM(N);
 651   case ISD::AND:                return visitAND(N);
 652   case ISD::OR:                 return visitOR(N);
 653   case ISD::XOR:                return visitXOR(N);
 654   case ISD::SHL:                return visitSHL(N);
 655   case ISD::SRA:                return visitSRA(N);
 656   case ISD::SRL:                return visitSRL(N);
 657   case ISD::CTLZ:               return visitCTLZ(N);
 658   case ISD::CTTZ:               return visitCTTZ(N);
 659   case ISD::CTPOP:              return visitCTPOP(N);
 660   case ISD::SELECT:             return visitSELECT(N);
 661   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 662   case ISD::SETCC:              return visitSETCC(N);
 663   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 664   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 665   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 666   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 667   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 668   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 669   case ISD::FADD:               return visitFADD(N);
 670   case ISD::FSUB:               return visitFSUB(N);
 671   case ISD::FMUL:               return visitFMUL(N);
 672   case ISD::FDIV:               return visitFDIV(N);
 673   case ISD::FREM:               return visitFREM(N);
 674   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 675   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 676   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 677   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 678   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 679   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 680   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 681   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 682   case ISD::FNEG:               return visitFNEG(N);
 683   case ISD::FABS:               return visitFABS(N);
 684   case ISD::BRCOND:             return visitBRCOND(N);
 685   case ISD::BR_CC:              return visitBR_CC(N);
 686   case ISD::LOAD:               return visitLOAD(N);
 687   case ISD::STORE:              return visitSTORE(N);
 688   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 689   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 690   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 691   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 692   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 693   }
 694   return SDOperand();
 695 }
 696
 697 SDOperand DAGCombiner::combine(SDNode *N) {
 698
 699   SDOperand RV = visit(N);
 700
 701   // If nothing happened, try a target-specific DAG combine.
 702   if (RV.Val == 0) {
 703     assert(N->getOpcode() != ISD::DELETED_NODE &&
 704            "Node was deleted but visit returned NULL!");
 705
 706     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 707         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 708
 709       // Expose the DAG combiner to the target combiner impls.
 710       TargetLowering::DAGCombinerInfo
 711         DagCombineInfo(DAG, !AfterLegalize, false, this);
 712
 713       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 714     }
 715   }
 716
 717   return RV;
 718 }
 719
 720 /// getInputChainForNode - Given a node, return its input chain if it has one,
 721 /// otherwise return a null sd operand.
 722 static SDOperand getInputChainForNode(SDNode *N) {
 723   if (unsigned NumOps = N->getNumOperands()) {
 724     if (N->getOperand(0).getValueType() == MVT::Other)
 725       return N->getOperand(0);
 726     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 727       return N->getOperand(NumOps-1);
 728     for (unsigned i = 1; i < NumOps-1; ++i)
 729       if (N->getOperand(i).getValueType() == MVT::Other)
 730         return N->getOperand(i);
 731   }
 732   return SDOperand(0, 0);
 733 }
 734
 735 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 736   // If N has two operands, where one has an input chain equal to the other,
 737   // the 'other' chain is redundant.
 738   if (N->getNumOperands() == 2) {
 739     if (getInputChainForNode(N->getOperand(0).Val) == N->getOperand(1))
 740       return N->getOperand(0);
 741     if (getInputChainForNode(N->getOperand(1).Val) == N->getOperand(0))
 742       return N->getOperand(1);
 743   }
 744
 745   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 746   SmallVector<SDOperand, 8> Ops;    // Ops for replacing token factor.
 747   SmallPtrSet<SDNode*, 16> SeenOps;
 748   bool Changed = false;             // If we should replace this token factor.
 749
 750   // Start out with this token factor.
 751   TFs.push_back(N);
 752
 753   // Iterate through token factors.  The TFs grows when new token factors are
 754   // encountered.
 755   for (unsigned i = 0; i < TFs.size(); ++i) {
 756     SDNode *TF = TFs[i];
 757
 758     // Check each of the operands.
 759     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 760       SDOperand Op = TF->getOperand(i);
 761
 762       switch (Op.getOpcode()) {
 763       case ISD::EntryToken:
 764         // Entry tokens don't need to be added to the list. They are
 765         // rededundant.
 766         Changed = true;
 767         break;
 768
 769       case ISD::TokenFactor:
 770         if ((CombinerAA || Op.hasOneUse()) &&
 771             std::find(TFs.begin(), TFs.end(), Op.Val) == TFs.end()) {
 772           // Queue up for processing.
 773           TFs.push_back(Op.Val);
 774           // Clean up in case the token factor is removed.
 775           AddToWorkList(Op.Val);
 776           Changed = true;
 777           break;
 778         }
 779         // Fall thru
 780
 781       default:
 782         // Only add if it isn't already in the list.
 783         if (SeenOps.insert(Op.Val))
 784           Ops.push_back(Op);
 785         else
 786           Changed = true;
 787         break;
 788       }
 789     }
 790   }
 791
 792   SDOperand Result;
 793
 794   // If we've change things around then replace token factor.
 795   if (Changed) {
 796     if (Ops.size() == 0) {
 797       // The entry token is the only possible outcome.
 798       Result = DAG.getEntryNode();
 799     } else {
 800       // New and improved token factor.
 801       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 802     }
 803
 804     // Don't add users to work list.
 805     return CombineTo(N, Result, false);
 806   }
 807
 808   return Result;
 809 }
 810
 811 static
 812 SDOperand combineShlAddConstant(SDOperand N0, SDOperand N1, SelectionDAG &DAG) {
 813   MVT::ValueType VT = N0.getValueType();
 814   SDOperand N00 = N0.getOperand(0);
 815   SDOperand N01 = N0.getOperand(1);
 816   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 817   if (N01C && N00.getOpcode() == ISD::ADD && N00.Val->hasOneUse() &&
 818       isa<ConstantSDNode>(N00.getOperand(1))) {
 819     N0 = DAG.getNode(ISD::ADD, VT,
 820                      DAG.getNode(ISD::SHL, VT, N00.getOperand(0), N01),
 821                      DAG.getNode(ISD::SHL, VT, N00.getOperand(1), N01));
 822     return DAG.getNode(ISD::ADD, VT, N0, N1);
 823   }
 824   return SDOperand();
 825 }
 826
 827 static
 828 SDOperand combineSelectAndUse(SDNode *N, SDOperand Slct, SDOperand OtherOp,
 829                               SelectionDAG &DAG) {
 830   MVT::ValueType VT = N->getValueType(0);
 831   unsigned Opc = N->getOpcode();
 832   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 833   SDOperand LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 834   SDOperand RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 835   ISD::CondCode CC = ISD::SETCC_INVALID;
 836   if (isSlctCC)
 837     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 838   else {
 839     SDOperand CCOp = Slct.getOperand(0);
 840     if (CCOp.getOpcode() == ISD::SETCC)
 841       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 842   }
 843
 844   bool DoXform = false;
 845   bool InvCC = false;
 846   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 847           "Bad input!");
 848   if (LHS.getOpcode() == ISD::Constant &&
 849       cast<ConstantSDNode>(LHS)->isNullValue())
 850     DoXform = true;
 851   else if (CC != ISD::SETCC_INVALID &&
 852            RHS.getOpcode() == ISD::Constant &&
 853            cast<ConstantSDNode>(RHS)->isNullValue()) {
 854     std::swap(LHS, RHS);
 855     bool isInt = MVT::isInteger(isSlctCC ? Slct.getOperand(0).getValueType()
 856                                 : Slct.getOperand(0).getOperand(0).getValueType());
 857     CC = ISD::getSetCCInverse(CC, isInt);
 858     DoXform = true;
 859     InvCC = true;
 860   }
 861
 862   if (DoXform) {
 863     SDOperand Result = DAG.getNode(Opc, VT, OtherOp, RHS);
 864     if (isSlctCC)
 865       return DAG.getSelectCC(OtherOp, Result,
 866                              Slct.getOperand(0), Slct.getOperand(1), CC);
 867     SDOperand CCOp = Slct.getOperand(0);
 868     if (InvCC)
 869       CCOp = DAG.getSetCC(CCOp.getValueType(), CCOp.getOperand(0),
 870                           CCOp.getOperand(1), CC);
 871     return DAG.getNode(ISD::SELECT, VT, CCOp, OtherOp, Result);
 872   }
 873   return SDOperand();
 874 }
 875
 876 SDOperand DAGCombiner::visitADD(SDNode *N) {
 877   SDOperand N0 = N->getOperand(0);
 878   SDOperand N1 = N->getOperand(1);
 879   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 880   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 881   MVT::ValueType VT = N0.getValueType();
 882
 883   // fold vector ops
 884   if (MVT::isVector(VT)) {
 885     SDOperand FoldedVOp = SimplifyVBinOp(N);
 886     if (FoldedVOp.Val) return FoldedVOp;
 887   }
 888
 889   // fold (add x, undef) -> undef
 890   if (N0.getOpcode() == ISD::UNDEF)
 891     return N0;
 892   if (N1.getOpcode() == ISD::UNDEF)
 893     return N1;
 894   // fold (add c1, c2) -> c1+c2
 895   if (N0C && N1C)
 896     return DAG.getNode(ISD::ADD, VT, N0, N1);
 897   // canonicalize constant to RHS
 898   if (N0C && !N1C)
 899     return DAG.getNode(ISD::ADD, VT, N1, N0);
 900   // fold (add x, 0) -> x
 901   if (N1C && N1C->isNullValue())
 902     return N0;
 903   // fold ((c1-A)+c2) -> (c1+c2)-A
 904   if (N1C && N0.getOpcode() == ISD::SUB)
 905     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 906       return DAG.getNode(ISD::SUB, VT,
 907                          DAG.getConstant(N1C->getValue()+N0C->getValue(), VT),
 908                          N0.getOperand(1));
 909   // reassociate add
 910   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 911   if (RADD.Val != 0)
 912     return RADD;
 913   // fold ((0-A) + B) -> B-A
 914   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 915       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 916     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 917   // fold (A + (0-B)) -> A-B
 918   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 919       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 920     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 921   // fold (A+(B-A)) -> B
 922   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 923     return N1.getOperand(0);
 924
 925   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 926     return SDOperand(N, 0);
 927
 928   // fold (a+b) -> (a|b) iff a and b share no bits.
 929   if (MVT::isInteger(VT) && !MVT::isVector(VT)) {
 930     uint64_t LHSZero, LHSOne;
 931     uint64_t RHSZero, RHSOne;
 932     uint64_t Mask = MVT::getIntVTBitMask(VT);
 933     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 934     if (LHSZero) {
 935       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 936
 937       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 938       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 939       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 940           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 941         return DAG.getNode(ISD::OR, VT, N0, N1);
 942     }
 943   }
 944
 945   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 946   if (N0.getOpcode() == ISD::SHL && N0.Val->hasOneUse()) {
 947     SDOperand Result = combineShlAddConstant(N0, N1, DAG);
 948     if (Result.Val) return Result;
 949   }
 950   if (N1.getOpcode() == ISD::SHL && N1.Val->hasOneUse()) {
 951     SDOperand Result = combineShlAddConstant(N1, N0, DAG);
 952     if (Result.Val) return Result;
 953   }
 954
 955   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
 956   if (N0.getOpcode() == ISD::SELECT && N0.Val->hasOneUse()) {
 957     SDOperand Result = combineSelectAndUse(N, N0, N1, DAG);
 958     if (Result.Val) return Result;
 959   }
 960   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
 961     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
 962     if (Result.Val) return Result;
 963   }
 964
 965   return SDOperand();
 966 }
 967
 968 SDOperand DAGCombiner::visitADDC(SDNode *N) {
 969   SDOperand N0 = N->getOperand(0);
 970   SDOperand N1 = N->getOperand(1);
 971   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 972   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 973   MVT::ValueType VT = N0.getValueType();
 974
 975   // If the flag result is dead, turn this into an ADD.
 976   if (N->hasNUsesOfValue(0, 1))
 977     return CombineTo(N, DAG.getNode(ISD::ADD, VT, N1, N0),
 978                      DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 979
 980   // canonicalize constant to RHS.
 981   if (N0C && !N1C) {
 982     SDOperand Ops[] = { N1, N0 };
 983     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
 984   }
 985
 986   // fold (addc x, 0) -> x + no carry out
 987   if (N1C && N1C->isNullValue())
 988     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 989
 990   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
 991   uint64_t LHSZero, LHSOne;
 992   uint64_t RHSZero, RHSOne;
 993   uint64_t Mask = MVT::getIntVTBitMask(VT);
 994   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 995   if (LHSZero) {
 996     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 997
 998     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 999     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1000     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1001         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1002       return CombineTo(N, DAG.getNode(ISD::OR, VT, N0, N1),
1003                        DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
1004   }
1005
1006   return SDOperand();
1007 }
1008
1009 SDOperand DAGCombiner::visitADDE(SDNode *N) {
1010   SDOperand N0 = N->getOperand(0);
1011   SDOperand N1 = N->getOperand(1);
1012   SDOperand CarryIn = N->getOperand(2);
1013   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1014   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1015   //MVT::ValueType VT = N0.getValueType();
1016
1017   // canonicalize constant to RHS
1018   if (N0C && !N1C) {
1019     SDOperand Ops[] = { N1, N0, CarryIn };
1020     return DAG.getNode(ISD::ADDE, N->getVTList(), Ops, 3);
1021   }
1022
1023   // fold (adde x, y, false) -> (addc x, y)
1024   if (CarryIn.getOpcode() == ISD::CARRY_FALSE) {
1025     SDOperand Ops[] = { N1, N0 };
1026     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
1027   }
1028
1029   return SDOperand();
1030 }
1031
1032
1033
1034 SDOperand DAGCombiner::visitSUB(SDNode *N) {
1035   SDOperand N0 = N->getOperand(0);
1036   SDOperand N1 = N->getOperand(1);
1037   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1038   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1039   MVT::ValueType VT = N0.getValueType();
1040
1041   // fold vector ops
1042   if (MVT::isVector(VT)) {
1043     SDOperand FoldedVOp = SimplifyVBinOp(N);
1044     if (FoldedVOp.Val) return FoldedVOp;
1045   }
1046
1047   // fold (sub x, x) -> 0
1048   if (N0 == N1)
1049     return DAG.getConstant(0, N->getValueType(0));
1050   // fold (sub c1, c2) -> c1-c2
1051   if (N0C && N1C)
1052     return DAG.getNode(ISD::SUB, VT, N0, N1);
1053   // fold (sub x, c) -> (add x, -c)
1054   if (N1C)
1055     return DAG.getNode(ISD::ADD, VT, N0, DAG.getConstant(-N1C->getValue(), VT));
1056   // fold (A+B)-A -> B
1057   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1058     return N0.getOperand(1);
1059   // fold (A+B)-B -> A
1060   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1061     return N0.getOperand(0);
1062   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1063   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
1064     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
1065     if (Result.Val) return Result;
1066   }
1067   // If either operand of a sub is undef, the result is undef
1068   if (N0.getOpcode() == ISD::UNDEF)
1069     return N0;
1070   if (N1.getOpcode() == ISD::UNDEF)
1071     return N1;
1072
1073   return SDOperand();
1074 }
1075
1076 SDOperand DAGCombiner::visitMUL(SDNode *N) {
1077   SDOperand N0 = N->getOperand(0);
1078   SDOperand N1 = N->getOperand(1);
1079   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1080   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1081   MVT::ValueType VT = N0.getValueType();
1082
1083   // fold vector ops
1084   if (MVT::isVector(VT)) {
1085     SDOperand FoldedVOp = SimplifyVBinOp(N);
1086     if (FoldedVOp.Val) return FoldedVOp;
1087   }
1088
1089   // fold (mul x, undef) -> 0
1090   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1091     return DAG.getConstant(0, VT);
1092   // fold (mul c1, c2) -> c1*c2
1093   if (N0C && N1C)
1094     return DAG.getNode(ISD::MUL, VT, N0, N1);
1095   // canonicalize constant to RHS
1096   if (N0C && !N1C)
1097     return DAG.getNode(ISD::MUL, VT, N1, N0);
1098   // fold (mul x, 0) -> 0
1099   if (N1C && N1C->isNullValue())
1100     return N1;
1101   // fold (mul x, -1) -> 0-x
1102   if (N1C && N1C->isAllOnesValue())
1103     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1104   // fold (mul x, (1 << c)) -> x << c
1105   if (N1C && isPowerOf2_64(N1C->getValue()))
1106     return DAG.getNode(ISD::SHL, VT, N0,
1107                        DAG.getConstant(Log2_64(N1C->getValue()),
1108                                        TLI.getShiftAmountTy()));
1109   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1110   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
1111     // FIXME: If the input is something that is easily negated (e.g. a
1112     // single-use add), we should put the negate there.
1113     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
1114                        DAG.getNode(ISD::SHL, VT, N0,
1115                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
1116                                             TLI.getShiftAmountTy())));
1117   }
1118
1119   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1120   if (N1C && N0.getOpcode() == ISD::SHL &&
1121       isa<ConstantSDNode>(N0.getOperand(1))) {
1122     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
1123     AddToWorkList(C3.Val);
1124     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
1125   }
1126
1127   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1128   // use.
1129   {
1130     SDOperand Sh(0,0), Y(0,0);
1131     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1132     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1133         N0.Val->hasOneUse()) {
1134       Sh = N0; Y = N1;
1135     } else if (N1.getOpcode() == ISD::SHL &&
1136                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
1137       Sh = N1; Y = N0;
1138     }
1139     if (Sh.Val) {
1140       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
1141       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
1142     }
1143   }
1144   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1145   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
1146       isa<ConstantSDNode>(N0.getOperand(1))) {
1147     return DAG.getNode(ISD::ADD, VT,
1148                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
1149                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
1150   }
1151
1152   // reassociate mul
1153   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
1154   if (RMUL.Val != 0)
1155     return RMUL;
1156
1157   return SDOperand();
1158 }
1159
1160 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
1161   SDOperand N0 = N->getOperand(0);
1162   SDOperand N1 = N->getOperand(1);
1163   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1164   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1165   MVT::ValueType VT = N->getValueType(0);
1166
1167   // fold vector ops
1168   if (MVT::isVector(VT)) {
1169     SDOperand FoldedVOp = SimplifyVBinOp(N);
1170     if (FoldedVOp.Val) return FoldedVOp;
1171   }
1172
1173   // fold (sdiv c1, c2) -> c1/c2
1174   if (N0C && N1C && !N1C->isNullValue())
1175     return DAG.getNode(ISD::SDIV, VT, N0, N1);
1176   // fold (sdiv X, 1) -> X
1177   if (N1C && N1C->getSignExtended() == 1LL)
1178     return N0;
1179   // fold (sdiv X, -1) -> 0-X
1180   if (N1C && N1C->isAllOnesValue())
1181     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1182   // If we know the sign bits of both operands are zero, strength reduce to a
1183   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1184   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1185   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1186       DAG.MaskedValueIsZero(N0, SignBit))
1187     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
1188   // fold (sdiv X, pow2) -> simple ops after legalize
1189   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
1190       (isPowerOf2_64(N1C->getSignExtended()) ||
1191        isPowerOf2_64(-N1C->getSignExtended()))) {
1192     // If dividing by powers of two is cheap, then don't perform the following
1193     // fold.
1194     if (TLI.isPow2DivCheap())
1195       return SDOperand();
1196     int64_t pow2 = N1C->getSignExtended();
1197     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1198     unsigned lg2 = Log2_64(abs2);
1199     // Splat the sign bit into the register
1200     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
1201                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
1202                                                 TLI.getShiftAmountTy()));
1203     AddToWorkList(SGN.Val);
1204     // Add (N0 < 0) ? abs2 - 1 : 0;
1205     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
1206                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
1207                                                 TLI.getShiftAmountTy()));
1208     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
1209     AddToWorkList(SRL.Val);
1210     AddToWorkList(ADD.Val);    // Divide by pow2
1211     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
1212                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1213     // If we're dividing by a positive value, we're done.  Otherwise, we must
1214     // negate the result.
1215     if (pow2 > 0)
1216       return SRA;
1217     AddToWorkList(SRA.Val);
1218     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
1219   }
1220   // if integer divide is expensive and we satisfy the requirements, emit an
1221   // alternate sequence.
1222   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
1223       !TLI.isIntDivCheap()) {
1224     SDOperand Op = BuildSDIV(N);
1225     if (Op.Val) return Op;
1226   }
1227
1228   // undef / X -> 0
1229   if (N0.getOpcode() == ISD::UNDEF)
1230     return DAG.getConstant(0, VT);
1231   // X / undef -> undef
1232   if (N1.getOpcode() == ISD::UNDEF)
1233     return N1;
1234
1235   return SDOperand();
1236 }
1237
1238 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
1239   SDOperand N0 = N->getOperand(0);
1240   SDOperand N1 = N->getOperand(1);
1241   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1242   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1243   MVT::ValueType VT = N->getValueType(0);
1244
1245   // fold vector ops
1246   if (MVT::isVector(VT)) {
1247     SDOperand FoldedVOp = SimplifyVBinOp(N);
1248     if (FoldedVOp.Val) return FoldedVOp;
1249   }
1250
1251   // fold (udiv c1, c2) -> c1/c2
1252   if (N0C && N1C && !N1C->isNullValue())
1253     return DAG.getNode(ISD::UDIV, VT, N0, N1);
1254   // fold (udiv x, (1 << c)) -> x >>u c
1255   if (N1C && isPowerOf2_64(N1C->getValue()))
1256     return DAG.getNode(ISD::SRL, VT, N0,
1257                        DAG.getConstant(Log2_64(N1C->getValue()),
1258                                        TLI.getShiftAmountTy()));
1259   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1260   if (N1.getOpcode() == ISD::SHL) {
1261     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1262       if (isPowerOf2_64(SHC->getValue())) {
1263         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
1264         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
1265                                     DAG.getConstant(Log2_64(SHC->getValue()),
1266                                                     ADDVT));
1267         AddToWorkList(Add.Val);
1268         return DAG.getNode(ISD::SRL, VT, N0, Add);
1269       }
1270     }
1271   }
1272   // fold (udiv x, c) -> alternate
1273   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
1274     SDOperand Op = BuildUDIV(N);
1275     if (Op.Val) return Op;
1276   }
1277
1278   // undef / X -> 0
1279   if (N0.getOpcode() == ISD::UNDEF)
1280     return DAG.getConstant(0, VT);
1281   // X / undef -> undef
1282   if (N1.getOpcode() == ISD::UNDEF)
1283     return N1;
1284
1285   return SDOperand();
1286 }
1287
1288 SDOperand DAGCombiner::visitSREM(SDNode *N) {
1289   SDOperand N0 = N->getOperand(0);
1290   SDOperand N1 = N->getOperand(1);
1291   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1292   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1293   MVT::ValueType VT = N->getValueType(0);
1294
1295   // fold (srem c1, c2) -> c1%c2
1296   if (N0C && N1C && !N1C->isNullValue())
1297     return DAG.getNode(ISD::SREM, VT, N0, N1);
1298   // If we know the sign bits of both operands are zero, strength reduce to a
1299   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1300   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1301   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1302       DAG.MaskedValueIsZero(N0, SignBit))
1303     return DAG.getNode(ISD::UREM, VT, N0, N1);
1304
1305   // Unconditionally lower X%C -> X-X/C*C.  This allows the X/C logic to hack on
1306   // the remainder operation.
1307   if (N1C && !N1C->isNullValue()) {
1308     SDOperand Div = DAG.getNode(ISD::SDIV, VT, N0, N1);
1309     SDOperand Mul = DAG.getNode(ISD::MUL, VT, Div, N1);
1310     SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1311     AddToWorkList(Div.Val);
1312     AddToWorkList(Mul.Val);
1313     return Sub;
1314   }
1315
1316   // undef % X -> 0
1317   if (N0.getOpcode() == ISD::UNDEF)
1318     return DAG.getConstant(0, VT);
1319   // X % undef -> undef
1320   if (N1.getOpcode() == ISD::UNDEF)
1321     return N1;
1322
1323   return SDOperand();
1324 }
1325
1326 SDOperand DAGCombiner::visitUREM(SDNode *N) {
1327   SDOperand N0 = N->getOperand(0);
1328   SDOperand N1 = N->getOperand(1);
1329   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1330   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1331   MVT::ValueType VT = N->getValueType(0);
1332
1333   // fold (urem c1, c2) -> c1%c2
1334   if (N0C && N1C && !N1C->isNullValue())
1335     return DAG.getNode(ISD::UREM, VT, N0, N1);
1336   // fold (urem x, pow2) -> (and x, pow2-1)
1337   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
1338     return DAG.getNode(ISD::AND, VT, N0, DAG.getConstant(N1C->getValue()-1,VT));
1339   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1340   if (N1.getOpcode() == ISD::SHL) {
1341     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1342       if (isPowerOf2_64(SHC->getValue())) {
1343         SDOperand Add = DAG.getNode(ISD::ADD, VT, N1,DAG.getConstant(~0ULL,VT));
1344         AddToWorkList(Add.Val);
1345         return DAG.getNode(ISD::AND, VT, N0, Add);
1346       }
1347     }
1348   }
1349
1350   // Unconditionally lower X%C -> X-X/C*C.  This allows the X/C logic to hack on
1351   // the remainder operation.
1352   if (N1C && !N1C->isNullValue()) {
1353     SDOperand Div = DAG.getNode(ISD::UDIV, VT, N0, N1);
1354     SDOperand Mul = DAG.getNode(ISD::MUL, VT, Div, N1);
1355     SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1356     AddToWorkList(Div.Val);
1357     AddToWorkList(Mul.Val);
1358     return Sub;
1359   }
1360
1361   // undef % X -> 0
1362   if (N0.getOpcode() == ISD::UNDEF)
1363     return DAG.getConstant(0, VT);
1364   // X % undef -> undef
1365   if (N1.getOpcode() == ISD::UNDEF)
1366     return N1;
1367
1368   return SDOperand();
1369 }
1370
1371 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
1372   SDOperand N0 = N->getOperand(0);
1373   SDOperand N1 = N->getOperand(1);
1374   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1375   MVT::ValueType VT = N->getValueType(0);
1376
1377   // fold (mulhs x, 0) -> 0
1378   if (N1C && N1C->isNullValue())
1379     return N1;
1380   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1381   if (N1C && N1C->getValue() == 1)
1382     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
1383                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
1384                                        TLI.getShiftAmountTy()));
1385   // fold (mulhs x, undef) -> 0
1386   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1387     return DAG.getConstant(0, VT);
1388
1389   return SDOperand();
1390 }
1391
1392 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
1393   SDOperand N0 = N->getOperand(0);
1394   SDOperand N1 = N->getOperand(1);
1395   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1396   MVT::ValueType VT = N->getValueType(0);
1397
1398   // fold (mulhu x, 0) -> 0
1399   if (N1C && N1C->isNullValue())
1400     return N1;
1401   // fold (mulhu x, 1) -> 0
1402   if (N1C && N1C->getValue() == 1)
1403     return DAG.getConstant(0, N0.getValueType());
1404   // fold (mulhu x, undef) -> 0
1405   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1406     return DAG.getConstant(0, VT);
1407
1408   return SDOperand();
1409 }
1410
1411 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1412 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1413 /// that are being performed. Return true if a simplification was made.
1414 ///
1415 bool DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N,
1416                                              unsigned LoOp, unsigned HiOp) {
1417   // If the high half is not needed, just compute the low half.
1418   if (!N->hasAnyUseOfValue(1) &&
1419       (!AfterLegalize ||
1420        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1421     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0),
1422                                   DAG.getNode(LoOp, N->getValueType(0),
1423                                               N->op_begin(),
1424                                               N->getNumOperands()));
1425     return true;
1426   }
1427
1428   // If the low half is not needed, just compute the high half.
1429   if (!N->hasAnyUseOfValue(0) &&
1430       (!AfterLegalize ||
1431        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1432     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1),
1433                                   DAG.getNode(HiOp, N->getValueType(1),
1434                                               N->op_begin(),
1435                                               N->getNumOperands()));
1436     return true;
1437   }
1438
1439   // If the two computed results can be siplified separately, separate them.
1440   SDOperand Lo = DAG.getNode(LoOp, N->getValueType(0),
1441                              N->op_begin(), N->getNumOperands());
1442   SDOperand Hi = DAG.getNode(HiOp, N->getValueType(1),
1443                              N->op_begin(), N->getNumOperands());
1444   unsigned LoExists = !Lo.use_empty();
1445   unsigned HiExists = !Hi.use_empty();
1446   SDOperand LoOpt = Lo;
1447   SDOperand HiOpt = Hi;
1448   if (!LoExists || !HiExists) {
1449     SDOperand Pair = DAG.getNode(ISD::BUILD_PAIR, MVT::Other, Lo, Hi);
1450     assert(Pair.use_empty() && "Pair with type MVT::Other already exists!");
1451     LoOpt = combine(Lo.Val);
1452     HiOpt = combine(Hi.Val);
1453     if (!LoOpt.Val)
1454       LoOpt = Pair.getOperand(0);
1455     if (!HiOpt.Val)
1456       HiOpt = Pair.getOperand(1);
1457     DAG.DeleteNode(Pair.Val);
1458   }
1459   if ((LoExists || LoOpt != Lo) &&
1460       (HiExists || HiOpt != Hi) &&
1461       TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType()) &&
1462       TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())) {
1463     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), LoOpt);
1464     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), HiOpt);
1465     return true;
1466   }
1467
1468   return false;
1469 }
1470
1471 SDOperand DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1472
1473   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS))
1474     return SDOperand();
1475
1476   return SDOperand();
1477 }
1478
1479 SDOperand DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1480
1481   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU))
1482     return SDOperand();
1483
1484   return SDOperand();
1485 }
1486
1487 SDOperand DAGCombiner::visitSDIVREM(SDNode *N) {
1488
1489   if (SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM))
1490     return SDOperand();
1491
1492   return SDOperand();
1493 }
1494
1495 SDOperand DAGCombiner::visitUDIVREM(SDNode *N) {
1496
1497   if (SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM))
1498     return SDOperand();
1499
1500   return SDOperand();
1501 }
1502
1503 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1504 /// two operands of the same opcode, try to simplify it.
1505 SDOperand DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1506   SDOperand N0 = N->getOperand(0), N1 = N->getOperand(1);
1507   MVT::ValueType VT = N0.getValueType();
1508   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1509
1510   // For each of OP in AND/OR/XOR:
1511   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1512   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1513   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1514   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1515   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1516        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1517       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1518     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1519                                    N0.getOperand(0).getValueType(),
1520                                    N0.getOperand(0), N1.getOperand(0));
1521     AddToWorkList(ORNode.Val);
1522     return DAG.getNode(N0.getOpcode(), VT, ORNode);
1523   }
1524
1525   // For each of OP in SHL/SRL/SRA/AND...
1526   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1527   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1528   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1529   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1530        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1531       N0.getOperand(1) == N1.getOperand(1)) {
1532     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1533                                    N0.getOperand(0).getValueType(),
1534                                    N0.getOperand(0), N1.getOperand(0));
1535     AddToWorkList(ORNode.Val);
1536     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1537   }
1538
1539   return SDOperand();
1540 }
1541
1542 SDOperand DAGCombiner::visitAND(SDNode *N) {
1543   SDOperand N0 = N->getOperand(0);
1544   SDOperand N1 = N->getOperand(1);
1545   SDOperand LL, LR, RL, RR, CC0, CC1;
1546   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1547   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1548   MVT::ValueType VT = N1.getValueType();
1549
1550   // fold vector ops
1551   if (MVT::isVector(VT)) {
1552     SDOperand FoldedVOp = SimplifyVBinOp(N);
1553     if (FoldedVOp.Val) return FoldedVOp;
1554   }
1555
1556   // fold (and x, undef) -> 0
1557   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1558     return DAG.getConstant(0, VT);
1559   // fold (and c1, c2) -> c1&c2
1560   if (N0C && N1C)
1561     return DAG.getNode(ISD::AND, VT, N0, N1);
1562   // canonicalize constant to RHS
1563   if (N0C && !N1C)
1564     return DAG.getNode(ISD::AND, VT, N1, N0);
1565   // fold (and x, -1) -> x
1566   if (N1C && N1C->isAllOnesValue())
1567     return N0;
1568   // if (and x, c) is known to be zero, return 0
1569   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1570     return DAG.getConstant(0, VT);
1571   // reassociate and
1572   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1573   if (RAND.Val != 0)
1574     return RAND;
1575   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1576   if (N1C && N0.getOpcode() == ISD::OR)
1577     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1578       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
1579         return N1;
1580   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1581   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1582     unsigned InMask = MVT::getIntVTBitMask(N0.getOperand(0).getValueType());
1583     if (DAG.MaskedValueIsZero(N0.getOperand(0),
1584                               ~N1C->getValue() & InMask)) {
1585       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1586                                    N0.getOperand(0));
1587
1588       // Replace uses of the AND with uses of the Zero extend node.
1589       CombineTo(N, Zext);
1590
1591       // We actually want to replace all uses of the any_extend with the
1592       // zero_extend, to avoid duplicating things.  This will later cause this
1593       // AND to be folded.
1594       CombineTo(N0.Val, Zext);
1595       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1596     }
1597   }
1598   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1599   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1600     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1601     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1602
1603     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1604         MVT::isInteger(LL.getValueType())) {
1605       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1606       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
1607         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1608         AddToWorkList(ORNode.Val);
1609         return DAG.getSetCC(VT, ORNode, LR, Op1);
1610       }
1611       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1612       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1613         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1614         AddToWorkList(ANDNode.Val);
1615         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1616       }
1617       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1618       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1619         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1620         AddToWorkList(ORNode.Val);
1621         return DAG.getSetCC(VT, ORNode, LR, Op1);
1622       }
1623     }
1624     // canonicalize equivalent to ll == rl
1625     if (LL == RR && LR == RL) {
1626       Op1 = ISD::getSetCCSwappedOperands(Op1);
1627       std::swap(RL, RR);
1628     }
1629     if (LL == RL && LR == RR) {
1630       bool isInteger = MVT::isInteger(LL.getValueType());
1631       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1632       if (Result != ISD::SETCC_INVALID)
1633         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1634     }
1635   }
1636
1637   // Simplify: and (op x...), (op y...)  -> (op (and x, y))
1638   if (N0.getOpcode() == N1.getOpcode()) {
1639     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1640     if (Tmp.Val) return Tmp;
1641   }
1642
1643   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1644   // fold (and (sra)) -> (and (srl)) when possible.
1645   if (!MVT::isVector(VT) &&
1646       SimplifyDemandedBits(SDOperand(N, 0)))
1647     return SDOperand(N, 0);
1648   // fold (zext_inreg (extload x)) -> (zextload x)
1649   if (ISD::isEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val)) {
1650     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1651     MVT::ValueType EVT = LN0->getLoadedVT();
1652     // If we zero all the possible extended bits, then we can turn this into
1653     // a zextload if we are running before legalize or the operation is legal.
1654     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1655         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1656       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1657                                          LN0->getBasePtr(), LN0->getSrcValue(),
1658                                          LN0->getSrcValueOffset(), EVT,
1659                                          LN0->isVolatile(),
1660                                          LN0->getAlignment());
1661       AddToWorkList(N);
1662       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1663       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1664     }
1665   }
1666   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1667   if (ISD::isSEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
1668       N0.hasOneUse()) {
1669     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1670     MVT::ValueType EVT = LN0->getLoadedVT();
1671     // If we zero all the possible extended bits, then we can turn this into
1672     // a zextload if we are running before legalize or the operation is legal.
1673     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1674         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1675       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1676                                          LN0->getBasePtr(), LN0->getSrcValue(),
1677                                          LN0->getSrcValueOffset(), EVT,
1678                                          LN0->isVolatile(),
1679                                          LN0->getAlignment());
1680       AddToWorkList(N);
1681       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1682       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1683     }
1684   }
1685
1686   // fold (and (load x), 255) -> (zextload x, i8)
1687   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1688   if (N1C && N0.getOpcode() == ISD::LOAD) {
1689     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1690     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1691         LN0->getAddressingMode() == ISD::UNINDEXED &&
1692         N0.hasOneUse()) {
1693       MVT::ValueType EVT, LoadedVT;
1694       if (N1C->getValue() == 255)
1695         EVT = MVT::i8;
1696       else if (N1C->getValue() == 65535)
1697         EVT = MVT::i16;
1698       else if (N1C->getValue() == ~0U)
1699         EVT = MVT::i32;
1700       else
1701         EVT = MVT::Other;
1702
1703       LoadedVT = LN0->getLoadedVT();
1704       if (EVT != MVT::Other && LoadedVT > EVT &&
1705           (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1706         MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1707         // For big endian targets, we need to add an offset to the pointer to
1708         // load the correct bytes.  For little endian systems, we merely need to
1709         // read fewer bytes from the same pointer.
1710         unsigned PtrOff =
1711           (MVT::getSizeInBits(LoadedVT) - MVT::getSizeInBits(EVT)) / 8;
1712         SDOperand NewPtr = LN0->getBasePtr();
1713         if (!TLI.isLittleEndian())
1714           NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1715                                DAG.getConstant(PtrOff, PtrType));
1716         AddToWorkList(NewPtr.Val);
1717         SDOperand Load =
1718           DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(), NewPtr,
1719                          LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
1720                          LN0->isVolatile(), LN0->getAlignment());
1721         AddToWorkList(N);
1722         CombineTo(N0.Val, Load, Load.getValue(1));
1723         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1724       }
1725     }
1726   }
1727
1728   return SDOperand();
1729 }
1730
1731 SDOperand DAGCombiner::visitOR(SDNode *N) {
1732   SDOperand N0 = N->getOperand(0);
1733   SDOperand N1 = N->getOperand(1);
1734   SDOperand LL, LR, RL, RR, CC0, CC1;
1735   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1736   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1737   MVT::ValueType VT = N1.getValueType();
1738   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1739
1740   // fold vector ops
1741   if (MVT::isVector(VT)) {
1742     SDOperand FoldedVOp = SimplifyVBinOp(N);
1743     if (FoldedVOp.Val) return FoldedVOp;
1744   }
1745
1746   // fold (or x, undef) -> -1
1747   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1748     return DAG.getConstant(~0ULL, VT);
1749   // fold (or c1, c2) -> c1|c2
1750   if (N0C && N1C)
1751     return DAG.getNode(ISD::OR, VT, N0, N1);
1752   // canonicalize constant to RHS
1753   if (N0C && !N1C)
1754     return DAG.getNode(ISD::OR, VT, N1, N0);
1755   // fold (or x, 0) -> x
1756   if (N1C && N1C->isNullValue())
1757     return N0;
1758   // fold (or x, -1) -> -1
1759   if (N1C && N1C->isAllOnesValue())
1760     return N1;
1761   // fold (or x, c) -> c iff (x & ~c) == 0
1762   if (N1C &&
1763       DAG.MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits))))
1764     return N1;
1765   // reassociate or
1766   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1767   if (ROR.Val != 0)
1768     return ROR;
1769   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1770   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1771              isa<ConstantSDNode>(N0.getOperand(1))) {
1772     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1773     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1774                                                  N1),
1775                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1776   }
1777   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1778   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1779     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1780     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1781
1782     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1783         MVT::isInteger(LL.getValueType())) {
1784       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1785       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1786       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1787           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1788         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1789         AddToWorkList(ORNode.Val);
1790         return DAG.getSetCC(VT, ORNode, LR, Op1);
1791       }
1792       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1793       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1794       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1795           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1796         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1797         AddToWorkList(ANDNode.Val);
1798         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1799       }
1800     }
1801     // canonicalize equivalent to ll == rl
1802     if (LL == RR && LR == RL) {
1803       Op1 = ISD::getSetCCSwappedOperands(Op1);
1804       std::swap(RL, RR);
1805     }
1806     if (LL == RL && LR == RR) {
1807       bool isInteger = MVT::isInteger(LL.getValueType());
1808       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1809       if (Result != ISD::SETCC_INVALID)
1810         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1811     }
1812   }
1813
1814   // Simplify: or (op x...), (op y...)  -> (op (or x, y))
1815   if (N0.getOpcode() == N1.getOpcode()) {
1816     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1817     if (Tmp.Val) return Tmp;
1818   }
1819
1820   // (X & C1) | (Y & C2)  -> (X|Y) & C3  if possible.
1821   if (N0.getOpcode() == ISD::AND &&
1822       N1.getOpcode() == ISD::AND &&
1823       N0.getOperand(1).getOpcode() == ISD::Constant &&
1824       N1.getOperand(1).getOpcode() == ISD::Constant &&
1825       // Don't increase # computations.
1826       (N0.Val->hasOneUse() || N1.Val->hasOneUse())) {
1827     // We can only do this xform if we know that bits from X that are set in C2
1828     // but not in C1 are already zero.  Likewise for Y.
1829     uint64_t LHSMask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1830     uint64_t RHSMask = cast<ConstantSDNode>(N1.getOperand(1))->getValue();
1831
1832     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
1833         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
1834       SDOperand X =DAG.getNode(ISD::OR, VT, N0.getOperand(0), N1.getOperand(0));
1835       return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(LHSMask|RHSMask, VT));
1836     }
1837   }
1838
1839
1840   // See if this is some rotate idiom.
1841   if (SDNode *Rot = MatchRotate(N0, N1))
1842     return SDOperand(Rot, 0);
1843
1844   return SDOperand();
1845 }
1846
1847
1848 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
1849 static bool MatchRotateHalf(SDOperand Op, SDOperand &Shift, SDOperand &Mask) {
1850   if (Op.getOpcode() == ISD::AND) {
1851     if (isa<ConstantSDNode>(Op.getOperand(1))) {
1852       Mask = Op.getOperand(1);
1853       Op = Op.getOperand(0);
1854     } else {
1855       return false;
1856     }
1857   }
1858
1859   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
1860     Shift = Op;
1861     return true;
1862   }
1863   return false;
1864 }
1865
1866
1867 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
1868 // idioms for rotate, and if the target supports rotation instructions, generate
1869 // a rot[lr].
1870 SDNode *DAGCombiner::MatchRotate(SDOperand LHS, SDOperand RHS) {
1871   // Must be a legal type.  Expanded an promoted things won't work with rotates.
1872   MVT::ValueType VT = LHS.getValueType();
1873   if (!TLI.isTypeLegal(VT)) return 0;
1874
1875   // The target must have at least one rotate flavor.
1876   bool HasROTL = TLI.isOperationLegal(ISD::ROTL, VT);
1877   bool HasROTR = TLI.isOperationLegal(ISD::ROTR, VT);
1878   if (!HasROTL && !HasROTR) return 0;
1879
1880   // Match "(X shl/srl V1) & V2" where V2 may not be present.
1881   SDOperand LHSShift;   // The shift.
1882   SDOperand LHSMask;    // AND value if any.
1883   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
1884     return 0; // Not part of a rotate.
1885
1886   SDOperand RHSShift;   // The shift.
1887   SDOperand RHSMask;    // AND value if any.
1888   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
1889     return 0; // Not part of a rotate.
1890
1891   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
1892     return 0;   // Not shifting the same value.
1893
1894   if (LHSShift.getOpcode() == RHSShift.getOpcode())
1895     return 0;   // Shifts must disagree.
1896
1897   // Canonicalize shl to left side in a shl/srl pair.
1898   if (RHSShift.getOpcode() == ISD::SHL) {
1899     std::swap(LHS, RHS);
1900     std::swap(LHSShift, RHSShift);
1901     std::swap(LHSMask , RHSMask );
1902   }
1903
1904   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1905   SDOperand LHSShiftArg = LHSShift.getOperand(0);
1906   SDOperand LHSShiftAmt = LHSShift.getOperand(1);
1907   SDOperand RHSShiftAmt = RHSShift.getOperand(1);
1908
1909   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1910   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
1911   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
1912       RHSShiftAmt.getOpcode() == ISD::Constant) {
1913     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getValue();
1914     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getValue();
1915     if ((LShVal + RShVal) != OpSizeInBits)
1916       return 0;
1917
1918     SDOperand Rot;
1919     if (HasROTL)
1920       Rot = DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt);
1921     else
1922       Rot = DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt);
1923
1924     // If there is an AND of either shifted operand, apply it to the result.
1925     if (LHSMask.Val || RHSMask.Val) {
1926       uint64_t Mask = MVT::getIntVTBitMask(VT);
1927
1928       if (LHSMask.Val) {
1929         uint64_t RHSBits = (1ULL << LShVal)-1;
1930         Mask &= cast<ConstantSDNode>(LHSMask)->getValue() | RHSBits;
1931       }
1932       if (RHSMask.Val) {
1933         uint64_t LHSBits = ~((1ULL << (OpSizeInBits-RShVal))-1);
1934         Mask &= cast<ConstantSDNode>(RHSMask)->getValue() | LHSBits;
1935       }
1936
1937       Rot = DAG.getNode(ISD::AND, VT, Rot, DAG.getConstant(Mask, VT));
1938     }
1939
1940     return Rot.Val;
1941   }
1942
1943   // If there is a mask here, and we have a variable shift, we can't be sure
1944   // that we're masking out the right stuff.
1945   if (LHSMask.Val || RHSMask.Val)
1946     return 0;
1947
1948   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
1949   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
1950   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
1951       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
1952     if (ConstantSDNode *SUBC =
1953           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
1954       if (SUBC->getValue() == OpSizeInBits)
1955         if (HasROTL)
1956           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1957         else
1958           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1959     }
1960   }
1961
1962   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
1963   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
1964   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
1965       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
1966     if (ConstantSDNode *SUBC =
1967           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
1968       if (SUBC->getValue() == OpSizeInBits)
1969         if (HasROTL)
1970           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1971         else
1972           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1973     }
1974   }
1975
1976   // Look for sign/zext/any-extended cases:
1977   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1978        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1979        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND) &&
1980       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1981        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1982        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND)) {
1983     SDOperand LExtOp0 = LHSShiftAmt.getOperand(0);
1984     SDOperand RExtOp0 = RHSShiftAmt.getOperand(0);
1985     if (RExtOp0.getOpcode() == ISD::SUB &&
1986         RExtOp0.getOperand(1) == LExtOp0) {
1987       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1988       //   (rotr x, y)
1989       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1990       //   (rotl x, (sub 32, y))
1991       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
1992         if (SUBC->getValue() == OpSizeInBits) {
1993           if (HasROTL)
1994             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1995           else
1996             return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1997         }
1998       }
1999     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2000                RExtOp0 == LExtOp0.getOperand(1)) {
2001       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2002       //   (rotl x, y)
2003       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2004       //   (rotr x, (sub 32, y))
2005       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2006         if (SUBC->getValue() == OpSizeInBits) {
2007           if (HasROTL)
2008             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, RHSShiftAmt).Val;
2009           else
2010             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2011         }
2012       }
2013     }
2014   }
2015
2016   return 0;
2017 }
2018
2019
2020 SDOperand DAGCombiner::visitXOR(SDNode *N) {
2021   SDOperand N0 = N->getOperand(0);
2022   SDOperand N1 = N->getOperand(1);
2023   SDOperand LHS, RHS, CC;
2024   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2025   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2026   MVT::ValueType VT = N0.getValueType();
2027
2028   // fold vector ops
2029   if (MVT::isVector(VT)) {
2030     SDOperand FoldedVOp = SimplifyVBinOp(N);
2031     if (FoldedVOp.Val) return FoldedVOp;
2032   }
2033
2034   // fold (xor x, undef) -> undef
2035   if (N0.getOpcode() == ISD::UNDEF)
2036     return N0;
2037   if (N1.getOpcode() == ISD::UNDEF)
2038     return N1;
2039   // fold (xor c1, c2) -> c1^c2
2040   if (N0C && N1C)
2041     return DAG.getNode(ISD::XOR, VT, N0, N1);
2042   // canonicalize constant to RHS
2043   if (N0C && !N1C)
2044     return DAG.getNode(ISD::XOR, VT, N1, N0);
2045   // fold (xor x, 0) -> x
2046   if (N1C && N1C->isNullValue())
2047     return N0;
2048   // reassociate xor
2049   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
2050   if (RXOR.Val != 0)
2051     return RXOR;
2052   // fold !(x cc y) -> (x !cc y)
2053   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2054     bool isInt = MVT::isInteger(LHS.getValueType());
2055     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2056                                                isInt);
2057     if (N0.getOpcode() == ISD::SETCC)
2058       return DAG.getSetCC(VT, LHS, RHS, NotCC);
2059     if (N0.getOpcode() == ISD::SELECT_CC)
2060       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
2061     assert(0 && "Unhandled SetCC Equivalent!");
2062     abort();
2063   }
2064   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2065   if (N1C && N1C->getValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2066       N0.Val->hasOneUse() && isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2067     SDOperand V = N0.getOperand(0);
2068     V = DAG.getNode(ISD::XOR, V.getValueType(), V,
2069                     DAG.getConstant(1, V.getValueType()));
2070     AddToWorkList(V.Val);
2071     return DAG.getNode(ISD::ZERO_EXTEND, VT, V);
2072   }
2073
2074   // fold !(x or y) -> (!x and !y) iff x or y are setcc
2075   if (N1C && N1C->getValue() == 1 && VT == MVT::i1 &&
2076       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2077     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2078     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2079       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2080       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2081       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2082       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2083       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2084     }
2085   }
2086   // fold !(x or y) -> (!x and !y) iff x or y are constants
2087   if (N1C && N1C->isAllOnesValue() &&
2088       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2089     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2090     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2091       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2092       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2093       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2094       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2095       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2096     }
2097   }
2098   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
2099   if (N1C && N0.getOpcode() == ISD::XOR) {
2100     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2101     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2102     if (N00C)
2103       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
2104                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
2105     if (N01C)
2106       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
2107                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
2108   }
2109   // fold (xor x, x) -> 0
2110   if (N0 == N1) {
2111     if (!MVT::isVector(VT)) {
2112       return DAG.getConstant(0, VT);
2113     } else if (!AfterLegalize || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
2114       // Produce a vector of zeros.
2115       SDOperand El = DAG.getConstant(0, MVT::getVectorElementType(VT));
2116       std::vector<SDOperand> Ops(MVT::getVectorNumElements(VT), El);
2117       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
2118     }
2119   }
2120
2121   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2122   if (N0.getOpcode() == N1.getOpcode()) {
2123     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2124     if (Tmp.Val) return Tmp;
2125   }
2126
2127   // Simplify the expression using non-local knowledge.
2128   if (!MVT::isVector(VT) &&
2129       SimplifyDemandedBits(SDOperand(N, 0)))
2130     return SDOperand(N, 0);
2131
2132   return SDOperand();
2133 }
2134
2135 SDOperand DAGCombiner::visitSHL(SDNode *N) {
2136   SDOperand N0 = N->getOperand(0);
2137   SDOperand N1 = N->getOperand(1);
2138   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2139   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2140   MVT::ValueType VT = N0.getValueType();
2141   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2142
2143   // fold (shl c1, c2) -> c1<<c2
2144   if (N0C && N1C)
2145     return DAG.getNode(ISD::SHL, VT, N0, N1);
2146   // fold (shl 0, x) -> 0
2147   if (N0C && N0C->isNullValue())
2148     return N0;
2149   // fold (shl x, c >= size(x)) -> undef
2150   if (N1C && N1C->getValue() >= OpSizeInBits)
2151     return DAG.getNode(ISD::UNDEF, VT);
2152   // fold (shl x, 0) -> x
2153   if (N1C && N1C->isNullValue())
2154     return N0;
2155   // if (shl x, c) is known to be zero, return 0
2156   if (DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
2157     return DAG.getConstant(0, VT);
2158   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2159     return SDOperand(N, 0);
2160   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
2161   if (N1C && N0.getOpcode() == ISD::SHL &&
2162       N0.getOperand(1).getOpcode() == ISD::Constant) {
2163     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2164     uint64_t c2 = N1C->getValue();
2165     if (c1 + c2 > OpSizeInBits)
2166       return DAG.getConstant(0, VT);
2167     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
2168                        DAG.getConstant(c1 + c2, N1.getValueType()));
2169   }
2170   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
2171   //                               (srl (and x, -1 << c1), c1-c2)
2172   if (N1C && N0.getOpcode() == ISD::SRL &&
2173       N0.getOperand(1).getOpcode() == ISD::Constant) {
2174     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2175     uint64_t c2 = N1C->getValue();
2176     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2177                                  DAG.getConstant(~0ULL << c1, VT));
2178     if (c2 > c1)
2179       return DAG.getNode(ISD::SHL, VT, Mask,
2180                          DAG.getConstant(c2-c1, N1.getValueType()));
2181     else
2182       return DAG.getNode(ISD::SRL, VT, Mask,
2183                          DAG.getConstant(c1-c2, N1.getValueType()));
2184   }
2185   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
2186   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2187     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2188                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
2189   return SDOperand();
2190 }
2191
2192 SDOperand DAGCombiner::visitSRA(SDNode *N) {
2193   SDOperand N0 = N->getOperand(0);
2194   SDOperand N1 = N->getOperand(1);
2195   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2196   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2197   MVT::ValueType VT = N0.getValueType();
2198
2199   // fold (sra c1, c2) -> c1>>c2
2200   if (N0C && N1C)
2201     return DAG.getNode(ISD::SRA, VT, N0, N1);
2202   // fold (sra 0, x) -> 0
2203   if (N0C && N0C->isNullValue())
2204     return N0;
2205   // fold (sra -1, x) -> -1
2206   if (N0C && N0C->isAllOnesValue())
2207     return N0;
2208   // fold (sra x, c >= size(x)) -> undef
2209   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
2210     return DAG.getNode(ISD::UNDEF, VT);
2211   // fold (sra x, 0) -> x
2212   if (N1C && N1C->isNullValue())
2213     return N0;
2214   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2215   // sext_inreg.
2216   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2217     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
2218     MVT::ValueType EVT;
2219     switch (LowBits) {
2220     default: EVT = MVT::Other; break;
2221     case  1: EVT = MVT::i1;    break;
2222     case  8: EVT = MVT::i8;    break;
2223     case 16: EVT = MVT::i16;   break;
2224     case 32: EVT = MVT::i32;   break;
2225     }
2226     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
2227       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
2228                          DAG.getValueType(EVT));
2229   }
2230
2231   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
2232   if (N1C && N0.getOpcode() == ISD::SRA) {
2233     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2234       unsigned Sum = N1C->getValue() + C1->getValue();
2235       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
2236       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
2237                          DAG.getConstant(Sum, N1C->getValueType(0)));
2238     }
2239   }
2240
2241   // Simplify, based on bits shifted out of the LHS.
2242   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2243     return SDOperand(N, 0);
2244
2245
2246   // If the sign bit is known to be zero, switch this to a SRL.
2247   if (DAG.MaskedValueIsZero(N0, MVT::getIntVTSignBit(VT)))
2248     return DAG.getNode(ISD::SRL, VT, N0, N1);
2249   return SDOperand();
2250 }
2251
2252 SDOperand DAGCombiner::visitSRL(SDNode *N) {
2253   SDOperand N0 = N->getOperand(0);
2254   SDOperand N1 = N->getOperand(1);
2255   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2256   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2257   MVT::ValueType VT = N0.getValueType();
2258   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2259
2260   // fold (srl c1, c2) -> c1 >>u c2
2261   if (N0C && N1C)
2262     return DAG.getNode(ISD::SRL, VT, N0, N1);
2263   // fold (srl 0, x) -> 0
2264   if (N0C && N0C->isNullValue())
2265     return N0;
2266   // fold (srl x, c >= size(x)) -> undef
2267   if (N1C && N1C->getValue() >= OpSizeInBits)
2268     return DAG.getNode(ISD::UNDEF, VT);
2269   // fold (srl x, 0) -> x
2270   if (N1C && N1C->isNullValue())
2271     return N0;
2272   // if (srl x, c) is known to be zero, return 0
2273   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits)))
2274     return DAG.getConstant(0, VT);
2275
2276   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
2277   if (N1C && N0.getOpcode() == ISD::SRL &&
2278       N0.getOperand(1).getOpcode() == ISD::Constant) {
2279     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2280     uint64_t c2 = N1C->getValue();
2281     if (c1 + c2 > OpSizeInBits)
2282       return DAG.getConstant(0, VT);
2283     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
2284                        DAG.getConstant(c1 + c2, N1.getValueType()));
2285   }
2286
2287   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2288   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2289     // Shifting in all undef bits?
2290     MVT::ValueType SmallVT = N0.getOperand(0).getValueType();
2291     if (N1C->getValue() >= MVT::getSizeInBits(SmallVT))
2292       return DAG.getNode(ISD::UNDEF, VT);
2293
2294     SDOperand SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
2295     AddToWorkList(SmallShift.Val);
2296     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
2297   }
2298
2299   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2300   // bit, which is unmodified by sra.
2301   if (N1C && N1C->getValue()+1 == MVT::getSizeInBits(VT)) {
2302     if (N0.getOpcode() == ISD::SRA)
2303       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
2304   }
2305
2306   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2307   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2308       N1C->getValue() == Log2_32(MVT::getSizeInBits(VT))) {
2309     uint64_t KnownZero, KnownOne, Mask = MVT::getIntVTBitMask(VT);
2310     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2311
2312     // If any of the input bits are KnownOne, then the input couldn't be all
2313     // zeros, thus the result of the srl will always be zero.
2314     if (KnownOne) return DAG.getConstant(0, VT);
2315
2316     // If all of the bits input the to ctlz node are known to be zero, then
2317     // the result of the ctlz is "32" and the result of the shift is one.
2318     uint64_t UnknownBits = ~KnownZero & Mask;
2319     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2320
2321     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2322     if ((UnknownBits & (UnknownBits-1)) == 0) {
2323       // Okay, we know that only that the single bit specified by UnknownBits
2324       // could be set on input to the CTLZ node.  If this bit is set, the SRL
2325       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
2326       // to an SRL,XOR pair, which is likely to simplify more.
2327       unsigned ShAmt = CountTrailingZeros_64(UnknownBits);
2328       SDOperand Op = N0.getOperand(0);
2329       if (ShAmt) {
2330         Op = DAG.getNode(ISD::SRL, VT, Op,
2331                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2332         AddToWorkList(Op.Val);
2333       }
2334       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
2335     }
2336   }
2337
2338   // fold operands of srl based on knowledge that the low bits are not
2339   // demanded.
2340   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2341     return SDOperand(N, 0);
2342
2343   return SDOperand();
2344 }
2345
2346 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
2347   SDOperand N0 = N->getOperand(0);
2348   MVT::ValueType VT = N->getValueType(0);
2349
2350   // fold (ctlz c1) -> c2
2351   if (isa<ConstantSDNode>(N0))
2352     return DAG.getNode(ISD::CTLZ, VT, N0);
2353   return SDOperand();
2354 }
2355
2356 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
2357   SDOperand N0 = N->getOperand(0);
2358   MVT::ValueType VT = N->getValueType(0);
2359
2360   // fold (cttz c1) -> c2
2361   if (isa<ConstantSDNode>(N0))
2362     return DAG.getNode(ISD::CTTZ, VT, N0);
2363   return SDOperand();
2364 }
2365
2366 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
2367   SDOperand N0 = N->getOperand(0);
2368   MVT::ValueType VT = N->getValueType(0);
2369
2370   // fold (ctpop c1) -> c2
2371   if (isa<ConstantSDNode>(N0))
2372     return DAG.getNode(ISD::CTPOP, VT, N0);
2373   return SDOperand();
2374 }
2375
2376 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
2377   SDOperand N0 = N->getOperand(0);
2378   SDOperand N1 = N->getOperand(1);
2379   SDOperand N2 = N->getOperand(2);
2380   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2381   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2382   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2383   MVT::ValueType VT = N->getValueType(0);
2384   MVT::ValueType VT0 = N0.getValueType();
2385
2386   // fold select C, X, X -> X
2387   if (N1 == N2)
2388     return N1;
2389   // fold select true, X, Y -> X
2390   if (N0C && !N0C->isNullValue())
2391     return N1;
2392   // fold select false, X, Y -> Y
2393   if (N0C && N0C->isNullValue())
2394     return N2;
2395   // fold select C, 1, X -> C | X
2396   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
2397     return DAG.getNode(ISD::OR, VT, N0, N2);
2398   // fold select C, 0, 1 -> ~C
2399   if (MVT::isInteger(VT) && MVT::isInteger(VT0) &&
2400       N1C && N2C && N1C->isNullValue() && N2C->getValue() == 1) {
2401     SDOperand XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2402     if (VT == VT0)
2403       return XORNode;
2404     AddToWorkList(XORNode.Val);
2405     if (MVT::getSizeInBits(VT) > MVT::getSizeInBits(VT0))
2406       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2407     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2408   }
2409   // fold select C, 0, X -> ~C & X
2410   if (VT == VT0 && N1C && N1C->isNullValue()) {
2411     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2412     AddToWorkList(XORNode.Val);
2413     return DAG.getNode(ISD::AND, VT, XORNode, N2);
2414   }
2415   // fold select C, X, 1 -> ~C | X
2416   if (VT == VT0 && N2C && N2C->getValue() == 1) {
2417     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2418     AddToWorkList(XORNode.Val);
2419     return DAG.getNode(ISD::OR, VT, XORNode, N1);
2420   }
2421   // fold select C, X, 0 -> C & X
2422   // FIXME: this should check for C type == X type, not i1?
2423   if (MVT::i1 == VT && N2C && N2C->isNullValue())
2424     return DAG.getNode(ISD::AND, VT, N0, N1);
2425   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2426   if (MVT::i1 == VT && N0 == N1)
2427     return DAG.getNode(ISD::OR, VT, N0, N2);
2428   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2429   if (MVT::i1 == VT && N0 == N2)
2430     return DAG.getNode(ISD::AND, VT, N0, N1);
2431
2432   // If we can fold this based on the true/false value, do so.
2433   if (SimplifySelectOps(N, N1, N2))
2434     return SDOperand(N, 0);  // Don't revisit N.
2435
2436   // fold selects based on a setcc into other things, such as min/max/abs
2437   if (N0.getOpcode() == ISD::SETCC)
2438     // FIXME:
2439     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2440     // having to say they don't support SELECT_CC on every type the DAG knows
2441     // about, since there is no way to mark an opcode illegal at all value types
2442     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
2443       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2444                          N1, N2, N0.getOperand(2));
2445     else
2446       return SimplifySelect(N0, N1, N2);
2447   return SDOperand();
2448 }
2449
2450 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
2451   SDOperand N0 = N->getOperand(0);
2452   SDOperand N1 = N->getOperand(1);
2453   SDOperand N2 = N->getOperand(2);
2454   SDOperand N3 = N->getOperand(3);
2455   SDOperand N4 = N->getOperand(4);
2456   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2457
2458   // fold select_cc lhs, rhs, x, x, cc -> x
2459   if (N2 == N3)
2460     return N2;
2461
2462   // Determine if the condition we're dealing with is constant
2463   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
2464   if (SCC.Val) AddToWorkList(SCC.Val);
2465
2466   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val)) {
2467     if (SCCC->getValue())
2468       return N2;    // cond always true -> true val
2469     else
2470       return N3;    // cond always false -> false val
2471   }
2472
2473   // Fold to a simpler select_cc
2474   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
2475     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2476                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2477                        SCC.getOperand(2));
2478
2479   // If we can fold this based on the true/false value, do so.
2480   if (SimplifySelectOps(N, N2, N3))
2481     return SDOperand(N, 0);  // Don't revisit N.
2482
2483   // fold select_cc into other things, such as min/max/abs
2484   return SimplifySelectCC(N0, N1, N2, N3, CC);
2485 }
2486
2487 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
2488   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2489                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2490 }
2491
2492 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2493   SDOperand N0 = N->getOperand(0);
2494   MVT::ValueType VT = N->getValueType(0);
2495
2496   // fold (sext c1) -> c1
2497   if (isa<ConstantSDNode>(N0))
2498     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2499
2500   // fold (sext (sext x)) -> (sext x)
2501   // fold (sext (aext x)) -> (sext x)
2502   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2503     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
2504
2505   // fold (sext (truncate (load x))) -> (sext (smaller load x))
2506   // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
2507   if (N0.getOpcode() == ISD::TRUNCATE) {
2508     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2509     if (NarrowLoad.Val) {
2510       if (NarrowLoad.Val != N0.Val)
2511         CombineTo(N0.Val, NarrowLoad);
2512       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
2513     }
2514   }
2515
2516   // See if the value being truncated is already sign extended.  If so, just
2517   // eliminate the trunc/sext pair.
2518   if (N0.getOpcode() == ISD::TRUNCATE) {
2519     SDOperand Op = N0.getOperand(0);
2520     unsigned OpBits   = MVT::getSizeInBits(Op.getValueType());
2521     unsigned MidBits  = MVT::getSizeInBits(N0.getValueType());
2522     unsigned DestBits = MVT::getSizeInBits(VT);
2523     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
2524
2525     if (OpBits == DestBits) {
2526       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
2527       // bits, it is already ready.
2528       if (NumSignBits > DestBits-MidBits)
2529         return Op;
2530     } else if (OpBits < DestBits) {
2531       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
2532       // bits, just sext from i32.
2533       if (NumSignBits > OpBits-MidBits)
2534         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
2535     } else {
2536       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
2537       // bits, just truncate to i32.
2538       if (NumSignBits > OpBits-MidBits)
2539         return DAG.getNode(ISD::TRUNCATE, VT, Op);
2540     }
2541
2542     // fold (sext (truncate x)) -> (sextinreg x).
2543     if (!AfterLegalize || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
2544                                                N0.getValueType())) {
2545       if (Op.getValueType() < VT)
2546         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2547       else if (Op.getValueType() > VT)
2548         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2549       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
2550                          DAG.getValueType(N0.getValueType()));
2551     }
2552   }
2553
2554   // fold (sext (load x)) -> (sext (truncate (sextload x)))
2555   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2556       (!AfterLegalize||TLI.isLoadXLegal(ISD::SEXTLOAD, N0.getValueType()))){
2557     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2558     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2559                                        LN0->getBasePtr(), LN0->getSrcValue(),
2560                                        LN0->getSrcValueOffset(),
2561                                        N0.getValueType(),
2562                                        LN0->isVolatile(),
2563                                        LN0->getAlignment());
2564     CombineTo(N, ExtLoad);
2565     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2566               ExtLoad.getValue(1));
2567     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2568   }
2569
2570   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
2571   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
2572   if ((ISD::isSEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2573       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2574     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2575     MVT::ValueType EVT = LN0->getLoadedVT();
2576     if (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT)) {
2577       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2578                                          LN0->getBasePtr(), LN0->getSrcValue(),
2579                                          LN0->getSrcValueOffset(), EVT,
2580                                          LN0->isVolatile(),
2581                                          LN0->getAlignment());
2582       CombineTo(N, ExtLoad);
2583       CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2584                 ExtLoad.getValue(1));
2585       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2586     }
2587   }
2588
2589   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
2590   if (N0.getOpcode() == ISD::SETCC) {
2591     SDOperand SCC =
2592       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2593                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
2594                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2595     if (SCC.Val) return SCC;
2596   }
2597
2598   return SDOperand();
2599 }
2600
2601 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
2602   SDOperand N0 = N->getOperand(0);
2603   MVT::ValueType VT = N->getValueType(0);
2604
2605   // fold (zext c1) -> c1
2606   if (isa<ConstantSDNode>(N0))
2607     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2608   // fold (zext (zext x)) -> (zext x)
2609   // fold (zext (aext x)) -> (zext x)
2610   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2611     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
2612
2613   // fold (zext (truncate (load x))) -> (zext (smaller load x))
2614   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
2615   if (N0.getOpcode() == ISD::TRUNCATE) {
2616     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2617     if (NarrowLoad.Val) {
2618       if (NarrowLoad.Val != N0.Val)
2619         CombineTo(N0.Val, NarrowLoad);
2620       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
2621     }
2622   }
2623
2624   // fold (zext (truncate x)) -> (and x, mask)
2625   if (N0.getOpcode() == ISD::TRUNCATE &&
2626       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, VT))) {
2627     SDOperand Op = N0.getOperand(0);
2628     if (Op.getValueType() < VT) {
2629       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2630     } else if (Op.getValueType() > VT) {
2631       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2632     }
2633     return DAG.getZeroExtendInReg(Op, N0.getValueType());
2634   }
2635
2636   // fold (zext (and (trunc x), cst)) -> (and x, cst).
2637   if (N0.getOpcode() == ISD::AND &&
2638       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2639       N0.getOperand(1).getOpcode() == ISD::Constant) {
2640     SDOperand X = N0.getOperand(0).getOperand(0);
2641     if (X.getValueType() < VT) {
2642       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2643     } else if (X.getValueType() > VT) {
2644       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2645     }
2646     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2647     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2648   }
2649
2650   // fold (zext (load x)) -> (zext (truncate (zextload x)))
2651   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2652       (!AfterLegalize||TLI.isLoadXLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
2653     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2654     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2655                                        LN0->getBasePtr(), LN0->getSrcValue(),
2656                                        LN0->getSrcValueOffset(),
2657                                        N0.getValueType(),
2658                                        LN0->isVolatile(),
2659                                        LN0->getAlignment());
2660     CombineTo(N, ExtLoad);
2661     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2662               ExtLoad.getValue(1));
2663     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2664   }
2665
2666   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
2667   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
2668   if ((ISD::isZEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2669       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2670     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2671     MVT::ValueType EVT = LN0->getLoadedVT();
2672     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2673                                        LN0->getBasePtr(), LN0->getSrcValue(),
2674                                        LN0->getSrcValueOffset(), EVT,
2675                                        LN0->isVolatile(),
2676                                        LN0->getAlignment());
2677     CombineTo(N, ExtLoad);
2678     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2679               ExtLoad.getValue(1));
2680     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2681   }
2682
2683   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2684   if (N0.getOpcode() == ISD::SETCC) {
2685     SDOperand SCC =
2686       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2687                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2688                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2689     if (SCC.Val) return SCC;
2690   }
2691
2692   return SDOperand();
2693 }
2694
2695 SDOperand DAGCombiner::visitANY_EXTEND(SDNode *N) {
2696   SDOperand N0 = N->getOperand(0);
2697   MVT::ValueType VT = N->getValueType(0);
2698
2699   // fold (aext c1) -> c1
2700   if (isa<ConstantSDNode>(N0))
2701     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
2702   // fold (aext (aext x)) -> (aext x)
2703   // fold (aext (zext x)) -> (zext x)
2704   // fold (aext (sext x)) -> (sext x)
2705   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
2706       N0.getOpcode() == ISD::ZERO_EXTEND ||
2707       N0.getOpcode() == ISD::SIGN_EXTEND)
2708     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2709
2710   // fold (aext (truncate (load x))) -> (aext (smaller load x))
2711   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
2712   if (N0.getOpcode() == ISD::TRUNCATE) {
2713     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2714     if (NarrowLoad.Val) {
2715       if (NarrowLoad.Val != N0.Val)
2716         CombineTo(N0.Val, NarrowLoad);
2717       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
2718     }
2719   }
2720
2721   // fold (aext (truncate x))
2722   if (N0.getOpcode() == ISD::TRUNCATE) {
2723     SDOperand TruncOp = N0.getOperand(0);
2724     if (TruncOp.getValueType() == VT)
2725       return TruncOp; // x iff x size == zext size.
2726     if (TruncOp.getValueType() > VT)
2727       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
2728     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
2729   }
2730
2731   // fold (aext (and (trunc x), cst)) -> (and x, cst).
2732   if (N0.getOpcode() == ISD::AND &&
2733       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2734       N0.getOperand(1).getOpcode() == ISD::Constant) {
2735     SDOperand X = N0.getOperand(0).getOperand(0);
2736     if (X.getValueType() < VT) {
2737       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2738     } else if (X.getValueType() > VT) {
2739       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2740     }
2741     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2742     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2743   }
2744
2745   // fold (aext (load x)) -> (aext (truncate (extload x)))
2746   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2747       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
2748     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2749     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
2750                                        LN0->getBasePtr(), LN0->getSrcValue(),
2751                                        LN0->getSrcValueOffset(),
2752                                        N0.getValueType(),
2753                                        LN0->isVolatile(),
2754                                        LN0->getAlignment());
2755     CombineTo(N, ExtLoad);
2756     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2757               ExtLoad.getValue(1));
2758     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2759   }
2760
2761   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
2762   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
2763   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
2764   if (N0.getOpcode() == ISD::LOAD &&
2765       !ISD::isNON_EXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2766       N0.hasOneUse()) {
2767     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2768     MVT::ValueType EVT = LN0->getLoadedVT();
2769     SDOperand ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
2770                                        LN0->getChain(), LN0->getBasePtr(),
2771                                        LN0->getSrcValue(),
2772                                        LN0->getSrcValueOffset(), EVT,
2773                                        LN0->isVolatile(),
2774                                        LN0->getAlignment());
2775     CombineTo(N, ExtLoad);
2776     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2777               ExtLoad.getValue(1));
2778     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2779   }
2780
2781   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2782   if (N0.getOpcode() == ISD::SETCC) {
2783     SDOperand SCC =
2784       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2785                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2786                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2787     if (SCC.Val)
2788       return SCC;
2789   }
2790
2791   return SDOperand();
2792 }
2793
2794 /// GetDemandedBits - See if the specified operand can be simplified with the
2795 /// knowledge that only the bits specified by Mask are used.  If so, return the
2796 /// simpler operand, otherwise return a null SDOperand.
2797 SDOperand DAGCombiner::GetDemandedBits(SDOperand V, uint64_t Mask) {
2798   switch (V.getOpcode()) {
2799   default: break;
2800   case ISD::OR:
2801   case ISD::XOR:
2802     // If the LHS or RHS don't contribute bits to the or, drop them.
2803     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
2804       return V.getOperand(1);
2805     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
2806       return V.getOperand(0);
2807     break;
2808   case ISD::SRL:
2809     // Only look at single-use SRLs.
2810     if (!V.Val->hasOneUse())
2811       break;
2812     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
2813       // See if we can recursively simplify the LHS.
2814       unsigned Amt = RHSC->getValue();
2815       Mask = (Mask << Amt) & MVT::getIntVTBitMask(V.getValueType());
2816       SDOperand SimplifyLHS = GetDemandedBits(V.getOperand(0), Mask);
2817       if (SimplifyLHS.Val) {
2818         return DAG.getNode(ISD::SRL, V.getValueType(),
2819                            SimplifyLHS, V.getOperand(1));
2820       }
2821     }
2822   }
2823   return SDOperand();
2824 }
2825
2826 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
2827 /// bits and then truncated to a narrower type and where N is a multiple
2828 /// of number of bits of the narrower type, transform it to a narrower load
2829 /// from address + N / num of bits of new type. If the result is to be
2830 /// extended, also fold the extension to form a extending load.
2831 SDOperand DAGCombiner::ReduceLoadWidth(SDNode *N) {
2832   unsigned Opc = N->getOpcode();
2833   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
2834   SDOperand N0 = N->getOperand(0);
2835   MVT::ValueType VT = N->getValueType(0);
2836   MVT::ValueType EVT = N->getValueType(0);
2837
2838   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
2839   // extended to VT.
2840   if (Opc == ISD::SIGN_EXTEND_INREG) {
2841     ExtType = ISD::SEXTLOAD;
2842     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2843     if (AfterLegalize && !TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))
2844       return SDOperand();
2845   }
2846
2847   unsigned EVTBits = MVT::getSizeInBits(EVT);
2848   unsigned ShAmt = 0;
2849   bool CombineSRL =  false;
2850   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
2851     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2852       ShAmt = N01->getValue();
2853       // Is the shift amount a multiple of size of VT?
2854       if ((ShAmt & (EVTBits-1)) == 0) {
2855         N0 = N0.getOperand(0);
2856         if (MVT::getSizeInBits(N0.getValueType()) <= EVTBits)
2857           return SDOperand();
2858         CombineSRL = true;
2859       }
2860     }
2861   }
2862
2863   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2864       // Do not allow folding to i1 here.  i1 is implicitly stored in memory in
2865       // zero extended form: by shrinking the load, we lose track of the fact
2866       // that it is already zero extended.
2867       // FIXME: This should be reevaluated.
2868       VT != MVT::i1) {
2869     assert(MVT::getSizeInBits(N0.getValueType()) > EVTBits &&
2870            "Cannot truncate to larger type!");
2871     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2872     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
2873     // For big endian targets, we need to adjust the offset to the pointer to
2874     // load the correct bytes.
2875     if (!TLI.isLittleEndian())
2876       ShAmt = MVT::getSizeInBits(N0.getValueType()) - ShAmt - EVTBits;
2877     uint64_t PtrOff =  ShAmt / 8;
2878     SDOperand NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
2879                                    DAG.getConstant(PtrOff, PtrType));
2880     AddToWorkList(NewPtr.Val);
2881     SDOperand Load = (ExtType == ISD::NON_EXTLOAD)
2882       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
2883                     LN0->getSrcValue(), LN0->getSrcValueOffset(),
2884                     LN0->isVolatile(), LN0->getAlignment())
2885       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
2886                        LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
2887                        LN0->isVolatile(), LN0->getAlignment());
2888     AddToWorkList(N);
2889     if (CombineSRL) {
2890       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1));
2891       CombineTo(N->getOperand(0).Val, Load);
2892     } else
2893       CombineTo(N0.Val, Load, Load.getValue(1));
2894     if (ShAmt) {
2895       if (Opc == ISD::SIGN_EXTEND_INREG)
2896         return DAG.getNode(Opc, VT, Load, N->getOperand(1));
2897       else
2898         return DAG.getNode(Opc, VT, Load);
2899     }
2900     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2901   }
2902
2903   return SDOperand();
2904 }
2905
2906
2907 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
2908   SDOperand N0 = N->getOperand(0);
2909   SDOperand N1 = N->getOperand(1);
2910   MVT::ValueType VT = N->getValueType(0);
2911   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
2912   unsigned EVTBits = MVT::getSizeInBits(EVT);
2913
2914   // fold (sext_in_reg c1) -> c1
2915   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
2916     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
2917
2918   // If the input is already sign extended, just drop the extension.
2919   if (DAG.ComputeNumSignBits(N0) >= MVT::getSizeInBits(VT)-EVTBits+1)
2920     return N0;
2921
2922   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
2923   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
2924       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
2925     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
2926   }
2927
2928   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
2929   if (DAG.MaskedValueIsZero(N0, 1ULL << (EVTBits-1)))
2930     return DAG.getZeroExtendInReg(N0, EVT);
2931
2932   // fold operands of sext_in_reg based on knowledge that the top bits are not
2933   // demanded.
2934   if (SimplifyDemandedBits(SDOperand(N, 0)))
2935     return SDOperand(N, 0);
2936
2937   // fold (sext_in_reg (load x)) -> (smaller sextload x)
2938   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
2939   SDOperand NarrowLoad = ReduceLoadWidth(N);
2940   if (NarrowLoad.Val)
2941     return NarrowLoad;
2942
2943   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
2944   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
2945   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
2946   if (N0.getOpcode() == ISD::SRL) {
2947     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
2948       if (ShAmt->getValue()+EVTBits <= MVT::getSizeInBits(VT)) {
2949         // We can turn this into an SRA iff the input to the SRL is already sign
2950         // extended enough.
2951         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
2952         if (MVT::getSizeInBits(VT)-(ShAmt->getValue()+EVTBits) < InSignBits)
2953           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
2954       }
2955   }
2956
2957   // fold (sext_inreg (extload x)) -> (sextload x)
2958   if (ISD::isEXTLoad(N0.Val) &&
2959       ISD::isUNINDEXEDLoad(N0.Val) &&
2960       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
2961       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
2962     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2963     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2964                                        LN0->getBasePtr(), LN0->getSrcValue(),
2965                                        LN0->getSrcValueOffset(), EVT,
2966                                        LN0->isVolatile(),
2967                                        LN0->getAlignment());
2968     CombineTo(N, ExtLoad);
2969     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
2970     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2971   }
2972   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
2973   if (ISD::isZEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2974       N0.hasOneUse() &&
2975       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
2976       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
2977     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2978     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2979                                        LN0->getBasePtr(), LN0->getSrcValue(),
2980                                        LN0->getSrcValueOffset(), EVT,
2981                                        LN0->isVolatile(),
2982                                        LN0->getAlignment());
2983     CombineTo(N, ExtLoad);
2984     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
2985     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2986   }
2987   return SDOperand();
2988 }
2989
2990 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
2991   SDOperand N0 = N->getOperand(0);
2992   MVT::ValueType VT = N->getValueType(0);
2993
2994   // noop truncate
2995   if (N0.getValueType() == N->getValueType(0))
2996     return N0;
2997   // fold (truncate c1) -> c1
2998   if (isa<ConstantSDNode>(N0))
2999     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3000   // fold (truncate (truncate x)) -> (truncate x)
3001   if (N0.getOpcode() == ISD::TRUNCATE)
3002     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3003   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3004   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3005       N0.getOpcode() == ISD::ANY_EXTEND) {
3006     if (N0.getOperand(0).getValueType() < VT)
3007       // if the source is smaller than the dest, we still need an extend
3008       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3009     else if (N0.getOperand(0).getValueType() > VT)
3010       // if the source is larger than the dest, than we just need the truncate
3011       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3012     else
3013       // if the source and dest are the same type, we can drop both the extend
3014       // and the truncate
3015       return N0.getOperand(0);
3016   }
3017
3018   // See if we can simplify the input to this truncate through knowledge that
3019   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3020   // -> trunc y
3021   SDOperand Shorter = GetDemandedBits(N0, MVT::getIntVTBitMask(VT));
3022   if (Shorter.Val)
3023     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3024
3025   // fold (truncate (load x)) -> (smaller load x)
3026   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3027   return ReduceLoadWidth(N);
3028 }
3029
3030 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3031   SDOperand N0 = N->getOperand(0);
3032   MVT::ValueType VT = N->getValueType(0);
3033
3034   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3035   // Only do this before legalize, since afterward the target may be depending
3036   // on the bitconvert.
3037   // First check to see if this is all constant.
3038   if (!AfterLegalize &&
3039       N0.getOpcode() == ISD::BUILD_VECTOR && N0.Val->hasOneUse() &&
3040       MVT::isVector(VT)) {
3041     bool isSimple = true;
3042     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3043       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3044           N0.getOperand(i).getOpcode() != ISD::Constant &&
3045           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3046         isSimple = false;
3047         break;
3048       }
3049
3050     MVT::ValueType DestEltVT = MVT::getVectorElementType(N->getValueType(0));
3051     assert(!MVT::isVector(DestEltVT) &&
3052            "Element type of vector ValueType must not be vector!");
3053     if (isSimple) {
3054       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.Val, DestEltVT);
3055     }
3056   }
3057
3058   // If the input is a constant, let getNode() fold it.
3059   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3060     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3061     if (Res.Val != N) return Res;
3062   }
3063
3064   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3065     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3066
3067   // fold (conv (load x)) -> (load (conv*)x)
3068   // If the resultant load doesn't need a higher alignment than the original!
3069   if (ISD::isNormalLoad(N0.Val) && N0.hasOneUse() &&
3070       TLI.isOperationLegal(ISD::LOAD, VT)) {
3071     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3072     unsigned Align = TLI.getTargetMachine().getTargetData()->
3073       getABITypeAlignment(MVT::getTypeForValueType(VT));
3074     unsigned OrigAlign = LN0->getAlignment();
3075     if (Align <= OrigAlign) {
3076       SDOperand Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3077                                    LN0->getSrcValue(), LN0->getSrcValueOffset(),
3078                                    LN0->isVolatile(), Align);
3079       AddToWorkList(N);
3080       CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3081                 Load.getValue(1));
3082       return Load;
3083     }
3084   }
3085
3086   return SDOperand();
3087 }
3088
3089 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3090 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3091 /// destination element value type.
3092 SDOperand DAGCombiner::
3093 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT::ValueType DstEltVT) {
3094   MVT::ValueType SrcEltVT = BV->getOperand(0).getValueType();
3095
3096   // If this is already the right type, we're done.
3097   if (SrcEltVT == DstEltVT) return SDOperand(BV, 0);
3098
3099   unsigned SrcBitSize = MVT::getSizeInBits(SrcEltVT);
3100   unsigned DstBitSize = MVT::getSizeInBits(DstEltVT);
3101
3102   // If this is a conversion of N elements of one type to N elements of another
3103   // type, convert each element.  This handles FP<->INT cases.
3104   if (SrcBitSize == DstBitSize) {
3105     SmallVector<SDOperand, 8> Ops;
3106     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3107       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3108       AddToWorkList(Ops.back().Val);
3109     }
3110     MVT::ValueType VT =
3111       MVT::getVectorType(DstEltVT,
3112                          MVT::getVectorNumElements(BV->getValueType(0)));
3113     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3114   }
3115
3116   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3117   // handle annoying details of growing/shrinking FP values, we convert them to
3118   // int first.
3119   if (MVT::isFloatingPoint(SrcEltVT)) {
3120     // Convert the input float vector to a int vector where the elements are the
3121     // same sizes.
3122     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3123     MVT::ValueType IntVT = SrcEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3124     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).Val;
3125     SrcEltVT = IntVT;
3126   }
3127
3128   // Now we know the input is an integer vector.  If the output is a FP type,
3129   // convert to integer first, then to FP of the right size.
3130   if (MVT::isFloatingPoint(DstEltVT)) {
3131     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3132     MVT::ValueType TmpVT = DstEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3133     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).Val;
3134
3135     // Next, convert to FP elements of the same size.
3136     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3137   }
3138
3139   // Okay, we know the src/dst types are both integers of differing types.
3140   // Handling growing first.
3141   assert(MVT::isInteger(SrcEltVT) && MVT::isInteger(DstEltVT));
3142   if (SrcBitSize < DstBitSize) {
3143     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3144
3145     SmallVector<SDOperand, 8> Ops;
3146     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3147          i += NumInputsPerOutput) {
3148       bool isLE = TLI.isLittleEndian();
3149       uint64_t NewBits = 0;
3150       bool EltIsUndef = true;
3151       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3152         // Shift the previously computed bits over.
3153         NewBits <<= SrcBitSize;
3154         SDOperand Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3155         if (Op.getOpcode() == ISD::UNDEF) continue;
3156         EltIsUndef = false;
3157
3158         NewBits |= cast<ConstantSDNode>(Op)->getValue();
3159       }
3160
3161       if (EltIsUndef)
3162         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3163       else
3164         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3165     }
3166
3167     MVT::ValueType VT = MVT::getVectorType(DstEltVT,
3168                                            Ops.size());
3169     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3170   }
3171
3172   // Finally, this must be the case where we are shrinking elements: each input
3173   // turns into multiple outputs.
3174   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3175   SmallVector<SDOperand, 8> Ops;
3176   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3177     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3178       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3179         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3180       continue;
3181     }
3182     uint64_t OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getValue();
3183
3184     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3185       unsigned ThisVal = OpVal & ((1ULL << DstBitSize)-1);
3186       OpVal >>= DstBitSize;
3187       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3188     }
3189
3190     // For big endian targets, swap the order of the pieces of each element.
3191     if (!TLI.isLittleEndian())
3192       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3193   }
3194   MVT::ValueType VT = MVT::getVectorType(DstEltVT, Ops.size());
3195   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3196 }
3197
3198
3199
3200 SDOperand DAGCombiner::visitFADD(SDNode *N) {
3201   SDOperand N0 = N->getOperand(0);
3202   SDOperand N1 = N->getOperand(1);
3203   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3204   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3205   MVT::ValueType VT = N->getValueType(0);
3206
3207   // fold vector ops
3208   if (MVT::isVector(VT)) {
3209     SDOperand FoldedVOp = SimplifyVBinOp(N);
3210     if (FoldedVOp.Val) return FoldedVOp;
3211   }
3212
3213   // fold (fadd c1, c2) -> c1+c2
3214   if (N0CFP && N1CFP)
3215     return DAG.getNode(ISD::FADD, VT, N0, N1);
3216   // canonicalize constant to RHS
3217   if (N0CFP && !N1CFP)
3218     return DAG.getNode(ISD::FADD, VT, N1, N0);
3219   // fold (A + (-B)) -> A-B
3220   if (isNegatibleForFree(N1) == 2)
3221     return DAG.getNode(ISD::FSUB, VT, N0, GetNegatedExpression(N1, DAG));
3222   // fold ((-A) + B) -> B-A
3223   if (isNegatibleForFree(N0) == 2)
3224     return DAG.getNode(ISD::FSUB, VT, N1, GetNegatedExpression(N0, DAG));
3225
3226   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3227   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3228       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3229     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3230                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3231
3232   return SDOperand();
3233 }
3234
3235 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
3236   SDOperand N0 = N->getOperand(0);
3237   SDOperand N1 = N->getOperand(1);
3238   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3239   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3240   MVT::ValueType VT = N->getValueType(0);
3241
3242   // fold vector ops
3243   if (MVT::isVector(VT)) {
3244     SDOperand FoldedVOp = SimplifyVBinOp(N);
3245     if (FoldedVOp.Val) return FoldedVOp;
3246   }
3247
3248   // fold (fsub c1, c2) -> c1-c2
3249   if (N0CFP && N1CFP)
3250     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3251   // fold (0-B) -> -B
3252   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3253     if (isNegatibleForFree(N1))
3254       return GetNegatedExpression(N1, DAG);
3255     return DAG.getNode(ISD::FNEG, VT, N1);
3256   }
3257   // fold (A-(-B)) -> A+B
3258   if (isNegatibleForFree(N1))
3259     return DAG.getNode(ISD::FADD, VT, N0, GetNegatedExpression(N1, DAG));
3260
3261   return SDOperand();
3262 }
3263
3264 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
3265   SDOperand N0 = N->getOperand(0);
3266   SDOperand N1 = N->getOperand(1);
3267   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3268   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3269   MVT::ValueType VT = N->getValueType(0);
3270
3271   // fold vector ops
3272   if (MVT::isVector(VT)) {
3273     SDOperand FoldedVOp = SimplifyVBinOp(N);
3274     if (FoldedVOp.Val) return FoldedVOp;
3275   }
3276
3277   // fold (fmul c1, c2) -> c1*c2
3278   if (N0CFP && N1CFP)
3279     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3280   // canonicalize constant to RHS
3281   if (N0CFP && !N1CFP)
3282     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3283   // fold (fmul X, 2.0) -> (fadd X, X)
3284   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3285     return DAG.getNode(ISD::FADD, VT, N0, N0);
3286   // fold (fmul X, -1.0) -> (fneg X)
3287   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3288     return DAG.getNode(ISD::FNEG, VT, N0);
3289
3290   // -X * -Y -> X*Y
3291   if (char LHSNeg = isNegatibleForFree(N0)) {
3292     if (char RHSNeg = isNegatibleForFree(N1)) {
3293       // Both can be negated for free, check to see if at least one is cheaper
3294       // negated.
3295       if (LHSNeg == 2 || RHSNeg == 2)
3296         return DAG.getNode(ISD::FMUL, VT, GetNegatedExpression(N0, DAG),
3297                            GetNegatedExpression(N1, DAG));
3298     }
3299   }
3300
3301   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3302   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3303       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3304     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
3305                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
3306
3307   return SDOperand();
3308 }
3309
3310 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
3311   SDOperand N0 = N->getOperand(0);
3312   SDOperand N1 = N->getOperand(1);
3313   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3314   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3315   MVT::ValueType VT = N->getValueType(0);
3316
3317   // fold vector ops
3318   if (MVT::isVector(VT)) {
3319     SDOperand FoldedVOp = SimplifyVBinOp(N);
3320     if (FoldedVOp.Val) return FoldedVOp;
3321   }
3322
3323   // fold (fdiv c1, c2) -> c1/c2
3324   if (N0CFP && N1CFP)
3325     return DAG.getNode(ISD::FDIV, VT, N0, N1);
3326
3327
3328   // -X / -Y -> X*Y
3329   if (char LHSNeg = isNegatibleForFree(N0)) {
3330     if (char RHSNeg = isNegatibleForFree(N1)) {
3331       // Both can be negated for free, check to see if at least one is cheaper
3332       // negated.
3333       if (LHSNeg == 2 || RHSNeg == 2)
3334         return DAG.getNode(ISD::FDIV, VT, GetNegatedExpression(N0, DAG),
3335                            GetNegatedExpression(N1, DAG));
3336     }
3337   }
3338
3339   return SDOperand();
3340 }
3341
3342 SDOperand DAGCombiner::visitFREM(SDNode *N) {
3343   SDOperand N0 = N->getOperand(0);
3344   SDOperand N1 = N->getOperand(1);
3345   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3346   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3347   MVT::ValueType VT = N->getValueType(0);
3348
3349   // fold (frem c1, c2) -> fmod(c1,c2)
3350   if (N0CFP && N1CFP)
3351     return DAG.getNode(ISD::FREM, VT, N0, N1);
3352
3353   return SDOperand();
3354 }
3355
3356 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
3357   SDOperand N0 = N->getOperand(0);
3358   SDOperand N1 = N->getOperand(1);
3359   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3360   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3361   MVT::ValueType VT = N->getValueType(0);
3362
3363   if (N0CFP && N1CFP)  // Constant fold
3364     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
3365
3366   if (N1CFP) {
3367     const APFloat& V = N1CFP->getValueAPF();
3368     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
3369     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
3370     if (!V.isNegative())
3371       return DAG.getNode(ISD::FABS, VT, N0);
3372     else
3373       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
3374   }
3375
3376   // copysign(fabs(x), y) -> copysign(x, y)
3377   // copysign(fneg(x), y) -> copysign(x, y)
3378   // copysign(copysign(x,z), y) -> copysign(x, y)
3379   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
3380       N0.getOpcode() == ISD::FCOPYSIGN)
3381     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
3382
3383   // copysign(x, abs(y)) -> abs(x)
3384   if (N1.getOpcode() == ISD::FABS)
3385     return DAG.getNode(ISD::FABS, VT, N0);
3386
3387   // copysign(x, copysign(y,z)) -> copysign(x, z)
3388   if (N1.getOpcode() == ISD::FCOPYSIGN)
3389     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
3390
3391   // copysign(x, fp_extend(y)) -> copysign(x, y)
3392   // copysign(x, fp_round(y)) -> copysign(x, y)
3393   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
3394     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
3395
3396   return SDOperand();
3397 }
3398
3399
3400
3401 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
3402   SDOperand N0 = N->getOperand(0);
3403   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3404   MVT::ValueType VT = N->getValueType(0);
3405
3406   // fold (sint_to_fp c1) -> c1fp
3407   if (N0C)
3408     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
3409   return SDOperand();
3410 }
3411
3412 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
3413   SDOperand N0 = N->getOperand(0);
3414   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3415   MVT::ValueType VT = N->getValueType(0);
3416
3417   // fold (uint_to_fp c1) -> c1fp
3418   if (N0C)
3419     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
3420   return SDOperand();
3421 }
3422
3423 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
3424   SDOperand N0 = N->getOperand(0);
3425   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3426   MVT::ValueType VT = N->getValueType(0);
3427
3428   // fold (fp_to_sint c1fp) -> c1
3429   if (N0CFP)
3430     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
3431   return SDOperand();
3432 }
3433
3434 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
3435   SDOperand N0 = N->getOperand(0);
3436   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3437   MVT::ValueType VT = N->getValueType(0);
3438
3439   // fold (fp_to_uint c1fp) -> c1
3440   if (N0CFP)
3441     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
3442   return SDOperand();
3443 }
3444
3445 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
3446   SDOperand N0 = N->getOperand(0);
3447   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3448   MVT::ValueType VT = N->getValueType(0);
3449
3450   // fold (fp_round c1fp) -> c1fp
3451   if (N0CFP)
3452     return DAG.getNode(ISD::FP_ROUND, VT, N0);
3453
3454   // fold (fp_round (fp_extend x)) -> x
3455   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
3456     return N0.getOperand(0);
3457
3458   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
3459   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse()) {
3460     SDOperand Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0));
3461     AddToWorkList(Tmp.Val);
3462     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
3463   }
3464
3465   return SDOperand();
3466 }
3467
3468 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
3469   SDOperand N0 = N->getOperand(0);
3470   MVT::ValueType VT = N->getValueType(0);
3471   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3472   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3473
3474   // fold (fp_round_inreg c1fp) -> c1fp
3475   if (N0CFP) {
3476     SDOperand Round = DAG.getConstantFP(N0CFP->getValueAPF(), EVT);
3477     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
3478   }
3479   return SDOperand();
3480 }
3481
3482 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
3483   SDOperand N0 = N->getOperand(0);
3484   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3485   MVT::ValueType VT = N->getValueType(0);
3486
3487   // fold (fp_extend c1fp) -> c1fp
3488   if (N0CFP)
3489     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
3490
3491   // fold (fpext (load x)) -> (fpext (fpround (extload x)))
3492   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3493       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
3494     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3495     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3496                                        LN0->getBasePtr(), LN0->getSrcValue(),
3497                                        LN0->getSrcValueOffset(),
3498                                        N0.getValueType(),
3499                                        LN0->isVolatile(),
3500                                        LN0->getAlignment());
3501     CombineTo(N, ExtLoad);
3502     CombineTo(N0.Val, DAG.getNode(ISD::FP_ROUND, N0.getValueType(), ExtLoad),
3503               ExtLoad.getValue(1));
3504     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3505   }
3506
3507
3508   return SDOperand();
3509 }
3510
3511 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
3512   SDOperand N0 = N->getOperand(0);
3513
3514   if (isNegatibleForFree(N0))
3515     return GetNegatedExpression(N0, DAG);
3516
3517   return SDOperand();
3518 }
3519
3520 SDOperand DAGCombiner::visitFABS(SDNode *N) {
3521   SDOperand N0 = N->getOperand(0);
3522   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3523   MVT::ValueType VT = N->getValueType(0);
3524
3525   // fold (fabs c1) -> fabs(c1)
3526   if (N0CFP)
3527     return DAG.getNode(ISD::FABS, VT, N0);
3528   // fold (fabs (fabs x)) -> (fabs x)
3529   if (N0.getOpcode() == ISD::FABS)
3530     return N->getOperand(0);
3531   // fold (fabs (fneg x)) -> (fabs x)
3532   // fold (fabs (fcopysign x, y)) -> (fabs x)
3533   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
3534     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
3535
3536   return SDOperand();
3537 }
3538
3539 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
3540   SDOperand Chain = N->getOperand(0);
3541   SDOperand N1 = N->getOperand(1);
3542   SDOperand N2 = N->getOperand(2);
3543   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3544
3545   // never taken branch, fold to chain
3546   if (N1C && N1C->isNullValue())
3547     return Chain;
3548   // unconditional branch
3549   if (N1C && N1C->getValue() == 1)
3550     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
3551   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
3552   // on the target.
3553   if (N1.getOpcode() == ISD::SETCC &&
3554       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
3555     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
3556                        N1.getOperand(0), N1.getOperand(1), N2);
3557   }
3558   return SDOperand();
3559 }
3560
3561 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
3562 //
3563 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
3564   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
3565   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
3566
3567   // Use SimplifySetCC  to simplify SETCC's.
3568   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
3569   if (Simp.Val) AddToWorkList(Simp.Val);
3570
3571   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
3572
3573   // fold br_cc true, dest -> br dest (unconditional branch)
3574   if (SCCC && SCCC->getValue())
3575     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
3576                        N->getOperand(4));
3577   // fold br_cc false, dest -> unconditional fall through
3578   if (SCCC && SCCC->isNullValue())
3579     return N->getOperand(0);
3580
3581   // fold to a simpler setcc
3582   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
3583     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
3584                        Simp.getOperand(2), Simp.getOperand(0),
3585                        Simp.getOperand(1), N->getOperand(4));
3586   return SDOperand();
3587 }
3588
3589
3590 /// CombineToPreIndexedLoadStore - Try turning a load / store and a
3591 /// pre-indexed load / store when the base pointer is a add or subtract
3592 /// and it has other uses besides the load / store. After the
3593 /// transformation, the new indexed load / store has effectively folded
3594 /// the add / subtract in and all of its other uses are redirected to the
3595 /// new load / store.
3596 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
3597   if (!AfterLegalize)
3598     return false;
3599
3600   bool isLoad = true;
3601   SDOperand Ptr;
3602   MVT::ValueType VT;
3603   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3604     if (LD->getAddressingMode() != ISD::UNINDEXED)
3605       return false;
3606     VT = LD->getLoadedVT();
3607     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
3608         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
3609       return false;
3610     Ptr = LD->getBasePtr();
3611   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3612     if (ST->getAddressingMode() != ISD::UNINDEXED)
3613       return false;
3614     VT = ST->getStoredVT();
3615     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
3616         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
3617       return false;
3618     Ptr = ST->getBasePtr();
3619     isLoad = false;
3620   } else
3621     return false;
3622
3623   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
3624   // out.  There is no reason to make this a preinc/predec.
3625   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
3626       Ptr.Val->hasOneUse())
3627     return false;
3628
3629   // Ask the target to do addressing mode selection.
3630   SDOperand BasePtr;
3631   SDOperand Offset;
3632   ISD::MemIndexedMode AM = ISD::UNINDEXED;
3633   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
3634     return false;
3635   // Don't create a indexed load / store with zero offset.
3636   if (isa<ConstantSDNode>(Offset) &&
3637       cast<ConstantSDNode>(Offset)->getValue() == 0)
3638     return false;
3639
3640   // Try turning it into a pre-indexed load / store except when:
3641   // 1) The new base ptr is a frame index.
3642   // 2) If N is a store and the new base ptr is either the same as or is a
3643   //    predecessor of the value being stored.
3644   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
3645   //    that would create a cycle.
3646   // 4) All uses are load / store ops that use it as old base ptr.
3647
3648   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
3649   // (plus the implicit offset) to a register to preinc anyway.
3650   if (isa<FrameIndexSDNode>(BasePtr))
3651     return false;
3652
3653   // Check #2.
3654   if (!isLoad) {
3655     SDOperand Val = cast<StoreSDNode>(N)->getValue();
3656     if (Val == BasePtr || BasePtr.Val->isPredecessor(Val.Val))
3657       return false;
3658   }
3659
3660   // Now check for #3 and #4.
3661   bool RealUse = false;
3662   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3663          E = Ptr.Val->use_end(); I != E; ++I) {
3664     SDNode *Use = *I;
3665     if (Use == N)
3666       continue;
3667     if (Use->isPredecessor(N))
3668       return false;
3669
3670     if (!((Use->getOpcode() == ISD::LOAD &&
3671            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
3672           (Use->getOpcode() == ISD::STORE) &&
3673           cast<StoreSDNode>(Use)->getBasePtr() == Ptr))
3674       RealUse = true;
3675   }
3676   if (!RealUse)
3677     return false;
3678
3679   SDOperand Result;
3680   if (isLoad)
3681     Result = DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM);
3682   else
3683     Result = DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3684   ++PreIndexedNodes;
3685   ++NodesCombined;
3686   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
3687   DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3688   DOUT << '\n';
3689   std::vector<SDNode*> NowDead;
3690   if (isLoad) {
3691     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3692                                   &NowDead);
3693     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3694                                   &NowDead);
3695   } else {
3696     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3697                                   &NowDead);
3698   }
3699
3700   // Nodes can end up on the worklist more than once.  Make sure we do
3701   // not process a node that has been replaced.
3702   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3703     removeFromWorkList(NowDead[i]);
3704   // Finally, since the node is now dead, remove it from the graph.
3705   DAG.DeleteNode(N);
3706
3707   // Replace the uses of Ptr with uses of the updated base value.
3708   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
3709                                 &NowDead);
3710   removeFromWorkList(Ptr.Val);
3711   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3712     removeFromWorkList(NowDead[i]);
3713   DAG.DeleteNode(Ptr.Val);
3714
3715   return true;
3716 }
3717
3718 /// CombineToPostIndexedLoadStore - Try combine a load / store with a
3719 /// add / sub of the base pointer node into a post-indexed load / store.
3720 /// The transformation folded the add / subtract into the new indexed
3721 /// load / store effectively and all of its uses are redirected to the
3722 /// new load / store.
3723 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
3724   if (!AfterLegalize)
3725     return false;
3726
3727   bool isLoad = true;
3728   SDOperand Ptr;
3729   MVT::ValueType VT;
3730   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3731     if (LD->getAddressingMode() != ISD::UNINDEXED)
3732       return false;
3733     VT = LD->getLoadedVT();
3734     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
3735         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
3736       return false;
3737     Ptr = LD->getBasePtr();
3738   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3739     if (ST->getAddressingMode() != ISD::UNINDEXED)
3740       return false;
3741     VT = ST->getStoredVT();
3742     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
3743         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
3744       return false;
3745     Ptr = ST->getBasePtr();
3746     isLoad = false;
3747   } else
3748     return false;
3749
3750   if (Ptr.Val->hasOneUse())
3751     return false;
3752
3753   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3754          E = Ptr.Val->use_end(); I != E; ++I) {
3755     SDNode *Op = *I;
3756     if (Op == N ||
3757         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
3758       continue;
3759
3760     SDOperand BasePtr;
3761     SDOperand Offset;
3762     ISD::MemIndexedMode AM = ISD::UNINDEXED;
3763     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
3764       if (Ptr == Offset)
3765         std::swap(BasePtr, Offset);
3766       if (Ptr != BasePtr)
3767         continue;
3768       // Don't create a indexed load / store with zero offset.
3769       if (isa<ConstantSDNode>(Offset) &&
3770           cast<ConstantSDNode>(Offset)->getValue() == 0)
3771         continue;
3772
3773       // Try turning it into a post-indexed load / store except when
3774       // 1) All uses are load / store ops that use it as base ptr.
3775       // 2) Op must be independent of N, i.e. Op is neither a predecessor
3776       //    nor a successor of N. Otherwise, if Op is folded that would
3777       //    create a cycle.
3778
3779       // Check for #1.
3780       bool TryNext = false;
3781       for (SDNode::use_iterator II = BasePtr.Val->use_begin(),
3782              EE = BasePtr.Val->use_end(); II != EE; ++II) {
3783         SDNode *Use = *II;
3784         if (Use == Ptr.Val)
3785           continue;
3786
3787         // If all the uses are load / store addresses, then don't do the
3788         // transformation.
3789         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
3790           bool RealUse = false;
3791           for (SDNode::use_iterator III = Use->use_begin(),
3792                  EEE = Use->use_end(); III != EEE; ++III) {
3793             SDNode *UseUse = *III;
3794             if (!((UseUse->getOpcode() == ISD::LOAD &&
3795                    cast<LoadSDNode>(UseUse)->getBasePtr().Val == Use) ||
3796                   (UseUse->getOpcode() == ISD::STORE) &&
3797                   cast<StoreSDNode>(UseUse)->getBasePtr().Val == Use))
3798               RealUse = true;
3799           }
3800
3801           if (!RealUse) {
3802             TryNext = true;
3803             break;
3804           }
3805         }
3806       }
3807       if (TryNext)
3808         continue;
3809
3810       // Check for #2
3811       if (!Op->isPredecessor(N) && !N->isPredecessor(Op)) {
3812         SDOperand Result = isLoad
3813           ? DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM)
3814           : DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3815         ++PostIndexedNodes;
3816         ++NodesCombined;
3817         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
3818         DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3819         DOUT << '\n';
3820         std::vector<SDNode*> NowDead;
3821         if (isLoad) {
3822           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3823                                         &NowDead);
3824           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3825                                         &NowDead);
3826         } else {
3827           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3828                                         &NowDead);
3829         }
3830
3831         // Nodes can end up on the worklist more than once.  Make sure we do
3832         // not process a node that has been replaced.
3833         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3834           removeFromWorkList(NowDead[i]);
3835         // Finally, since the node is now dead, remove it from the graph.
3836         DAG.DeleteNode(N);
3837
3838         // Replace the uses of Use with uses of the updated base value.
3839         DAG.ReplaceAllUsesOfValueWith(SDOperand(Op, 0),
3840                                       Result.getValue(isLoad ? 1 : 0),
3841                                       &NowDead);
3842         removeFromWorkList(Op);
3843         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3844           removeFromWorkList(NowDead[i]);
3845         DAG.DeleteNode(Op);
3846
3847         return true;
3848       }
3849     }
3850   }
3851   return false;
3852 }
3853
3854
3855 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
3856   LoadSDNode *LD  = cast<LoadSDNode>(N);
3857   SDOperand Chain = LD->getChain();
3858   SDOperand Ptr   = LD->getBasePtr();
3859
3860   // If load is not volatile and there are no uses of the loaded value (and
3861   // the updated indexed value in case of indexed loads), change uses of the
3862   // chain value into uses of the chain input (i.e. delete the dead load).
3863   if (!LD->isVolatile()) {
3864     if (N->getValueType(1) == MVT::Other) {
3865       // Unindexed loads.
3866       if (N->hasNUsesOfValue(0, 0))
3867         return CombineTo(N, DAG.getNode(ISD::UNDEF, N->getValueType(0)), Chain);
3868     } else {
3869       // Indexed loads.
3870       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
3871       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
3872         SDOperand Undef0 = DAG.getNode(ISD::UNDEF, N->getValueType(0));
3873         SDOperand Undef1 = DAG.getNode(ISD::UNDEF, N->getValueType(1));
3874         SDOperand To[] = { Undef0, Undef1, Chain };
3875         return CombineTo(N, To, 3);
3876       }
3877     }
3878   }
3879
3880   // If this load is directly stored, replace the load value with the stored
3881   // value.
3882   // TODO: Handle store large -> read small portion.
3883   // TODO: Handle TRUNCSTORE/LOADEXT
3884   if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
3885     if (ISD::isNON_TRUNCStore(Chain.Val)) {
3886       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
3887       if (PrevST->getBasePtr() == Ptr &&
3888           PrevST->getValue().getValueType() == N->getValueType(0))
3889       return CombineTo(N, Chain.getOperand(1), Chain);
3890     }
3891   }
3892
3893   if (CombinerAA) {
3894     // Walk up chain skipping non-aliasing memory nodes.
3895     SDOperand BetterChain = FindBetterChain(N, Chain);
3896
3897     // If there is a better chain.
3898     if (Chain != BetterChain) {
3899       SDOperand ReplLoad;
3900
3901       // Replace the chain to void dependency.
3902       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
3903         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
3904                               LD->getSrcValue(), LD->getSrcValueOffset(),
3905                               LD->isVolatile(), LD->getAlignment());
3906       } else {
3907         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
3908                                   LD->getValueType(0),
3909                                   BetterChain, Ptr, LD->getSrcValue(),
3910                                   LD->getSrcValueOffset(),
3911                                   LD->getLoadedVT(),
3912                                   LD->isVolatile(),
3913                                   LD->getAlignment());
3914       }
3915
3916       // Create token factor to keep old chain connected.
3917       SDOperand Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
3918                                     Chain, ReplLoad.getValue(1));
3919
3920       // Replace uses with load result and token factor. Don't add users
3921       // to work list.
3922       return CombineTo(N, ReplLoad.getValue(0), Token, false);
3923     }
3924   }
3925
3926   // Try transforming N to an indexed load.
3927   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
3928     return SDOperand(N, 0);
3929
3930   return SDOperand();
3931 }
3932
3933 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
3934   StoreSDNode *ST  = cast<StoreSDNode>(N);
3935   SDOperand Chain = ST->getChain();
3936   SDOperand Value = ST->getValue();
3937   SDOperand Ptr   = ST->getBasePtr();
3938
3939   // If this is a store of a bit convert, store the input value if the
3940   // resultant store does not need a higher alignment than the original.
3941   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
3942       ST->getAddressingMode() == ISD::UNINDEXED) {
3943     unsigned Align = ST->getAlignment();
3944     MVT::ValueType SVT = Value.getOperand(0).getValueType();
3945     unsigned OrigAlign = TLI.getTargetMachine().getTargetData()->
3946       getABITypeAlignment(MVT::getTypeForValueType(SVT));
3947     if (Align <= OrigAlign && TLI.isOperationLegal(ISD::STORE, SVT))
3948       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
3949                           ST->getSrcValueOffset(), ST->isVolatile(), Align);
3950   }
3951
3952   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
3953   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
3954     if (Value.getOpcode() != ISD::TargetConstantFP) {
3955       SDOperand Tmp;
3956       switch (CFP->getValueType(0)) {
3957       default: assert(0 && "Unknown FP type");
3958       case MVT::f80:    // We don't do this for these yet.
3959       case MVT::f128:
3960       case MVT::ppcf128:
3961         break;
3962       case MVT::f32:
3963         if (!AfterLegalize || TLI.isTypeLegal(MVT::i32)) {
3964           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
3965                               convertToAPInt().getZExtValue(), MVT::i32);
3966           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
3967                               ST->getSrcValueOffset(), ST->isVolatile(),
3968                               ST->getAlignment());
3969         }
3970         break;
3971       case MVT::f64:
3972         if (!AfterLegalize || TLI.isTypeLegal(MVT::i64)) {
3973           Tmp = DAG.getConstant(CFP->getValueAPF().convertToAPInt().
3974                                   getZExtValue(), MVT::i64);
3975           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
3976                               ST->getSrcValueOffset(), ST->isVolatile(),
3977                               ST->getAlignment());
3978         } else if (TLI.isTypeLegal(MVT::i32)) {
3979           // Many FP stores are not make apparent until after legalize, e.g. for
3980           // argument passing.  Since this is so common, custom legalize the
3981           // 64-bit integer store into two 32-bit stores.
3982           uint64_t Val = CFP->getValueAPF().convertToAPInt().getZExtValue();
3983           SDOperand Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
3984           SDOperand Hi = DAG.getConstant(Val >> 32, MVT::i32);
3985           if (!TLI.isLittleEndian()) std::swap(Lo, Hi);
3986
3987           int SVOffset = ST->getSrcValueOffset();
3988           unsigned Alignment = ST->getAlignment();
3989           bool isVolatile = ST->isVolatile();
3990
3991           SDOperand St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
3992                                        ST->getSrcValueOffset(),
3993                                        isVolatile, ST->getAlignment());
3994           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
3995                             DAG.getConstant(4, Ptr.getValueType()));
3996           SVOffset += 4;
3997           if (Alignment > 4)
3998             Alignment = 4;
3999           SDOperand St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4000                                        SVOffset, isVolatile, Alignment);
4001           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4002         }
4003         break;
4004       }
4005     }
4006   }
4007
4008   if (CombinerAA) {
4009     // Walk up chain skipping non-aliasing memory nodes.
4010     SDOperand BetterChain = FindBetterChain(N, Chain);
4011
4012     // If there is a better chain.
4013     if (Chain != BetterChain) {
4014       // Replace the chain to avoid dependency.
4015       SDOperand ReplStore;
4016       if (ST->isTruncatingStore()) {
4017         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4018           ST->getSrcValue(), ST->getSrcValueOffset(), ST->getStoredVT(),
4019           ST->isVolatile(), ST->getAlignment());
4020       } else {
4021         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4022           ST->getSrcValue(), ST->getSrcValueOffset(),
4023           ST->isVolatile(), ST->getAlignment());
4024       }
4025
4026       // Create token to keep both nodes around.
4027       SDOperand Token =
4028         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4029
4030       // Don't add users to work list.
4031       return CombineTo(N, Token, false);
4032     }
4033   }
4034
4035   // Try transforming N to an indexed store.
4036   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4037     return SDOperand(N, 0);
4038
4039   // FIXME: is there such a think as a truncating indexed store?
4040   if (ST->isTruncatingStore() && ST->getAddressingMode() == ISD::UNINDEXED &&
4041       MVT::isInteger(Value.getValueType())) {
4042     // See if we can simplify the input to this truncstore with knowledge that
4043     // only the low bits are being used.  For example:
4044     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4045     SDOperand Shorter =
4046       GetDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT()));
4047     AddToWorkList(Value.Val);
4048     if (Shorter.Val)
4049       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4050                                ST->getSrcValueOffset(), ST->getStoredVT(),
4051                                ST->isVolatile(), ST->getAlignment());
4052
4053     // Otherwise, see if we can simplify the operation with
4054     // SimplifyDemandedBits, which only works if the value has a single use.
4055     if (SimplifyDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT())))
4056       return SDOperand(N, 0);
4057   }
4058
4059   return SDOperand();
4060 }
4061
4062 SDOperand DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4063   SDOperand InVec = N->getOperand(0);
4064   SDOperand InVal = N->getOperand(1);
4065   SDOperand EltNo = N->getOperand(2);
4066
4067   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4068   // vector with the inserted element.
4069   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4070     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4071     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
4072     if (Elt < Ops.size())
4073       Ops[Elt] = InVal;
4074     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4075                        &Ops[0], Ops.size());
4076   }
4077
4078   return SDOperand();
4079 }
4080
4081 SDOperand DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4082   SDOperand InVec = N->getOperand(0);
4083   SDOperand EltNo = N->getOperand(1);
4084
4085   // (vextract (v4f32 s2v (f32 load $addr)), 0) -> (f32 load $addr)
4086   // (vextract (v4i32 bc (v4f32 s2v (f32 load $addr))), 0) -> (i32 load $addr)
4087   if (isa<ConstantSDNode>(EltNo)) {
4088     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4089     bool NewLoad = false;
4090     if (Elt == 0) {
4091       MVT::ValueType VT = InVec.getValueType();
4092       MVT::ValueType EVT = MVT::getVectorElementType(VT);
4093       MVT::ValueType LVT = EVT;
4094       unsigned NumElts = MVT::getVectorNumElements(VT);
4095       if (InVec.getOpcode() == ISD::BIT_CONVERT) {
4096         MVT::ValueType BCVT = InVec.getOperand(0).getValueType();
4097         if (NumElts != MVT::getVectorNumElements(BCVT))
4098           return SDOperand();
4099         InVec = InVec.getOperand(0);
4100         EVT = MVT::getVectorElementType(BCVT);
4101         NewLoad = true;
4102       }
4103       if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
4104           InVec.getOperand(0).getValueType() == EVT &&
4105           ISD::isNormalLoad(InVec.getOperand(0).Val) &&
4106           InVec.getOperand(0).hasOneUse()) {
4107         LoadSDNode *LN0 = cast<LoadSDNode>(InVec.getOperand(0));
4108         unsigned Align = LN0->getAlignment();
4109         if (NewLoad) {
4110           // Check the resultant load doesn't need a higher alignment than the
4111           // original load.
4112           unsigned NewAlign = TLI.getTargetMachine().getTargetData()->
4113             getABITypeAlignment(MVT::getTypeForValueType(LVT));
4114           if (!TLI.isOperationLegal(ISD::LOAD, LVT) || NewAlign > Align)
4115             return SDOperand();
4116           Align = NewAlign;
4117         }
4118
4119         return DAG.getLoad(LVT, LN0->getChain(), LN0->getBasePtr(),
4120                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
4121                            LN0->isVolatile(), Align);
4122       }
4123     }
4124   }
4125   return SDOperand();
4126 }
4127
4128
4129 SDOperand DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
4130   unsigned NumInScalars = N->getNumOperands();
4131   MVT::ValueType VT = N->getValueType(0);
4132   unsigned NumElts = MVT::getVectorNumElements(VT);
4133   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4134
4135   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
4136   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
4137   // at most two distinct vectors, turn this into a shuffle node.
4138   SDOperand VecIn1, VecIn2;
4139   for (unsigned i = 0; i != NumInScalars; ++i) {
4140     // Ignore undef inputs.
4141     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
4142
4143     // If this input is something other than a EXTRACT_VECTOR_ELT with a
4144     // constant index, bail out.
4145     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
4146         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
4147       VecIn1 = VecIn2 = SDOperand(0, 0);
4148       break;
4149     }
4150
4151     // If the input vector type disagrees with the result of the build_vector,
4152     // we can't make a shuffle.
4153     SDOperand ExtractedFromVec = N->getOperand(i).getOperand(0);
4154     if (ExtractedFromVec.getValueType() != VT) {
4155       VecIn1 = VecIn2 = SDOperand(0, 0);
4156       break;
4157     }
4158
4159     // Otherwise, remember this.  We allow up to two distinct input vectors.
4160     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
4161       continue;
4162
4163     if (VecIn1.Val == 0) {
4164       VecIn1 = ExtractedFromVec;
4165     } else if (VecIn2.Val == 0) {
4166       VecIn2 = ExtractedFromVec;
4167     } else {
4168       // Too many inputs.
4169       VecIn1 = VecIn2 = SDOperand(0, 0);
4170       break;
4171     }
4172   }
4173
4174   // If everything is good, we can make a shuffle operation.
4175   if (VecIn1.Val) {
4176     SmallVector<SDOperand, 8> BuildVecIndices;
4177     for (unsigned i = 0; i != NumInScalars; ++i) {
4178       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
4179         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
4180         continue;
4181       }
4182
4183       SDOperand Extract = N->getOperand(i);
4184
4185       // If extracting from the first vector, just use the index directly.
4186       if (Extract.getOperand(0) == VecIn1) {
4187         BuildVecIndices.push_back(Extract.getOperand(1));
4188         continue;
4189       }
4190
4191       // Otherwise, use InIdx + VecSize
4192       unsigned Idx = cast<ConstantSDNode>(Extract.getOperand(1))->getValue();
4193       BuildVecIndices.push_back(DAG.getConstant(Idx+NumInScalars,
4194                                                 TLI.getPointerTy()));
4195     }
4196
4197     // Add count and size info.
4198     MVT::ValueType BuildVecVT =
4199       MVT::getVectorType(TLI.getPointerTy(), NumElts);
4200
4201     // Return the new VECTOR_SHUFFLE node.
4202     SDOperand Ops[5];
4203     Ops[0] = VecIn1;
4204     if (VecIn2.Val) {
4205       Ops[1] = VecIn2;
4206     } else {
4207       // Use an undef build_vector as input for the second operand.
4208       std::vector<SDOperand> UnOps(NumInScalars,
4209                                    DAG.getNode(ISD::UNDEF,
4210                                                EltType));
4211       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
4212                            &UnOps[0], UnOps.size());
4213       AddToWorkList(Ops[1].Val);
4214     }
4215     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
4216                          &BuildVecIndices[0], BuildVecIndices.size());
4217     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
4218   }
4219
4220   return SDOperand();
4221 }
4222
4223 SDOperand DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
4224   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
4225   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
4226   // inputs come from at most two distinct vectors, turn this into a shuffle
4227   // node.
4228
4229   // If we only have one input vector, we don't need to do any concatenation.
4230   if (N->getNumOperands() == 1) {
4231     return N->getOperand(0);
4232   }
4233
4234   return SDOperand();
4235 }
4236
4237 SDOperand DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
4238   SDOperand ShufMask = N->getOperand(2);
4239   unsigned NumElts = ShufMask.getNumOperands();
4240
4241   // If the shuffle mask is an identity operation on the LHS, return the LHS.
4242   bool isIdentity = true;
4243   for (unsigned i = 0; i != NumElts; ++i) {
4244     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4245         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
4246       isIdentity = false;
4247       break;
4248     }
4249   }
4250   if (isIdentity) return N->getOperand(0);
4251
4252   // If the shuffle mask is an identity operation on the RHS, return the RHS.
4253   isIdentity = true;
4254   for (unsigned i = 0; i != NumElts; ++i) {
4255     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4256         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
4257       isIdentity = false;
4258       break;
4259     }
4260   }
4261   if (isIdentity) return N->getOperand(1);
4262
4263   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
4264   // needed at all.
4265   bool isUnary = true;
4266   bool isSplat = true;
4267   int VecNum = -1;
4268   unsigned BaseIdx = 0;
4269   for (unsigned i = 0; i != NumElts; ++i)
4270     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
4271       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
4272       int V = (Idx < NumElts) ? 0 : 1;
4273       if (VecNum == -1) {
4274         VecNum = V;
4275         BaseIdx = Idx;
4276       } else {
4277         if (BaseIdx != Idx)
4278           isSplat = false;
4279         if (VecNum != V) {
4280           isUnary = false;
4281           break;
4282         }
4283       }
4284     }
4285
4286   SDOperand N0 = N->getOperand(0);
4287   SDOperand N1 = N->getOperand(1);
4288   // Normalize unary shuffle so the RHS is undef.
4289   if (isUnary && VecNum == 1)
4290     std::swap(N0, N1);
4291
4292   // If it is a splat, check if the argument vector is a build_vector with
4293   // all scalar elements the same.
4294   if (isSplat) {
4295     SDNode *V = N0.Val;
4296
4297     // If this is a bit convert that changes the element type of the vector but
4298     // not the number of vector elements, look through it.  Be careful not to
4299     // look though conversions that change things like v4f32 to v2f64.
4300     if (V->getOpcode() == ISD::BIT_CONVERT) {
4301       SDOperand ConvInput = V->getOperand(0);
4302       if (MVT::getVectorNumElements(ConvInput.getValueType()) == NumElts)
4303         V = ConvInput.Val;
4304     }
4305
4306     if (V->getOpcode() == ISD::BUILD_VECTOR) {
4307       unsigned NumElems = V->getNumOperands();
4308       if (NumElems > BaseIdx) {
4309         SDOperand Base;
4310         bool AllSame = true;
4311         for (unsigned i = 0; i != NumElems; ++i) {
4312           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
4313             Base = V->getOperand(i);
4314             break;
4315           }
4316         }
4317         // Splat of <u, u, u, u>, return <u, u, u, u>
4318         if (!Base.Val)
4319           return N0;
4320         for (unsigned i = 0; i != NumElems; ++i) {
4321           if (V->getOperand(i) != Base) {
4322             AllSame = false;
4323             break;
4324           }
4325         }
4326         // Splat of <x, x, x, x>, return <x, x, x, x>
4327         if (AllSame)
4328           return N0;
4329       }
4330     }
4331   }
4332
4333   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
4334   // into an undef.
4335   if (isUnary || N0 == N1) {
4336     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
4337     // first operand.
4338     SmallVector<SDOperand, 8> MappedOps;
4339     for (unsigned i = 0; i != NumElts; ++i) {
4340       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
4341           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
4342         MappedOps.push_back(ShufMask.getOperand(i));
4343       } else {
4344         unsigned NewIdx =
4345           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
4346         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
4347       }
4348     }
4349     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
4350                            &MappedOps[0], MappedOps.size());
4351     AddToWorkList(ShufMask.Val);
4352     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
4353                        N0,
4354                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
4355                        ShufMask);
4356   }
4357
4358   return SDOperand();
4359 }
4360
4361 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
4362 /// an AND to a vector_shuffle with the destination vector and a zero vector.
4363 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
4364 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
4365 SDOperand DAGCombiner::XformToShuffleWithZero(SDNode *N) {
4366   SDOperand LHS = N->getOperand(0);
4367   SDOperand RHS = N->getOperand(1);
4368   if (N->getOpcode() == ISD::AND) {
4369     if (RHS.getOpcode() == ISD::BIT_CONVERT)
4370       RHS = RHS.getOperand(0);
4371     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
4372       std::vector<SDOperand> IdxOps;
4373       unsigned NumOps = RHS.getNumOperands();
4374       unsigned NumElts = NumOps;
4375       MVT::ValueType EVT = MVT::getVectorElementType(RHS.getValueType());
4376       for (unsigned i = 0; i != NumElts; ++i) {
4377         SDOperand Elt = RHS.getOperand(i);
4378         if (!isa<ConstantSDNode>(Elt))
4379           return SDOperand();
4380         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
4381           IdxOps.push_back(DAG.getConstant(i, EVT));
4382         else if (cast<ConstantSDNode>(Elt)->isNullValue())
4383           IdxOps.push_back(DAG.getConstant(NumElts, EVT));
4384         else
4385           return SDOperand();
4386       }
4387
4388       // Let's see if the target supports this vector_shuffle.
4389       if (!TLI.isVectorClearMaskLegal(IdxOps, EVT, DAG))
4390         return SDOperand();
4391
4392       // Return the new VECTOR_SHUFFLE node.
4393       MVT::ValueType VT = MVT::getVectorType(EVT, NumElts);
4394       std::vector<SDOperand> Ops;
4395       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
4396       Ops.push_back(LHS);
4397       AddToWorkList(LHS.Val);
4398       std::vector<SDOperand> ZeroOps(NumElts, DAG.getConstant(0, EVT));
4399       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4400                                 &ZeroOps[0], ZeroOps.size()));
4401       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4402                                 &IdxOps[0], IdxOps.size()));
4403       SDOperand Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
4404                                      &Ops[0], Ops.size());
4405       if (VT != LHS.getValueType()) {
4406         Result = DAG.getNode(ISD::BIT_CONVERT, LHS.getValueType(), Result);
4407       }
4408       return Result;
4409     }
4410   }
4411   return SDOperand();
4412 }
4413
4414 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
4415 SDOperand DAGCombiner::SimplifyVBinOp(SDNode *N) {
4416   // After legalize, the target may be depending on adds and other
4417   // binary ops to provide legal ways to construct constants or other
4418   // things. Simplifying them may result in a loss of legality.
4419   if (AfterLegalize) return SDOperand();
4420
4421   MVT::ValueType VT = N->getValueType(0);
4422   assert(MVT::isVector(VT) && "SimplifyVBinOp only works on vectors!");
4423
4424   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4425   SDOperand LHS = N->getOperand(0);
4426   SDOperand RHS = N->getOperand(1);
4427   SDOperand Shuffle = XformToShuffleWithZero(N);
4428   if (Shuffle.Val) return Shuffle;
4429
4430   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
4431   // this operation.
4432   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
4433       RHS.getOpcode() == ISD::BUILD_VECTOR) {
4434     SmallVector<SDOperand, 8> Ops;
4435     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
4436       SDOperand LHSOp = LHS.getOperand(i);
4437       SDOperand RHSOp = RHS.getOperand(i);
4438       // If these two elements can't be folded, bail out.
4439       if ((LHSOp.getOpcode() != ISD::UNDEF &&
4440            LHSOp.getOpcode() != ISD::Constant &&
4441            LHSOp.getOpcode() != ISD::ConstantFP) ||
4442           (RHSOp.getOpcode() != ISD::UNDEF &&
4443            RHSOp.getOpcode() != ISD::Constant &&
4444            RHSOp.getOpcode() != ISD::ConstantFP))
4445         break;
4446       // Can't fold divide by zero.
4447       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
4448           N->getOpcode() == ISD::FDIV) {
4449         if ((RHSOp.getOpcode() == ISD::Constant &&
4450              cast<ConstantSDNode>(RHSOp.Val)->isNullValue()) ||
4451             (RHSOp.getOpcode() == ISD::ConstantFP &&
4452              cast<ConstantFPSDNode>(RHSOp.Val)->getValueAPF().isZero()))
4453           break;
4454       }
4455       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
4456       AddToWorkList(Ops.back().Val);
4457       assert((Ops.back().getOpcode() == ISD::UNDEF ||
4458               Ops.back().getOpcode() == ISD::Constant ||
4459               Ops.back().getOpcode() == ISD::ConstantFP) &&
4460              "Scalar binop didn't fold!");
4461     }
4462
4463     if (Ops.size() == LHS.getNumOperands()) {
4464       MVT::ValueType VT = LHS.getValueType();
4465       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
4466     }
4467   }
4468
4469   return SDOperand();
4470 }
4471
4472 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
4473   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
4474
4475   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
4476                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
4477   // If we got a simplified select_cc node back from SimplifySelectCC, then
4478   // break it down into a new SETCC node, and a new SELECT node, and then return
4479   // the SELECT node, since we were called with a SELECT node.
4480   if (SCC.Val) {
4481     // Check to see if we got a select_cc back (to turn into setcc/select).
4482     // Otherwise, just return whatever node we got back, like fabs.
4483     if (SCC.getOpcode() == ISD::SELECT_CC) {
4484       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
4485                                     SCC.getOperand(0), SCC.getOperand(1),
4486                                     SCC.getOperand(4));
4487       AddToWorkList(SETCC.Val);
4488       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
4489                          SCC.getOperand(3), SETCC);
4490     }
4491     return SCC;
4492   }
4493   return SDOperand();
4494 }
4495
4496 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
4497 /// are the two values being selected between, see if we can simplify the
4498 /// select.  Callers of this should assume that TheSelect is deleted if this
4499 /// returns true.  As such, they should return the appropriate thing (e.g. the
4500 /// node) back to the top-level of the DAG combiner loop to avoid it being
4501 /// looked at.
4502 ///
4503 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
4504                                     SDOperand RHS) {
4505
4506   // If this is a select from two identical things, try to pull the operation
4507   // through the select.
4508   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
4509     // If this is a load and the token chain is identical, replace the select
4510     // of two loads with a load through a select of the address to load from.
4511     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
4512     // constants have been dropped into the constant pool.
4513     if (LHS.getOpcode() == ISD::LOAD &&
4514         // Token chains must be identical.
4515         LHS.getOperand(0) == RHS.getOperand(0)) {
4516       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
4517       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
4518
4519       // If this is an EXTLOAD, the VT's must match.
4520       if (LLD->getLoadedVT() == RLD->getLoadedVT()) {
4521         // FIXME: this conflates two src values, discarding one.  This is not
4522         // the right thing to do, but nothing uses srcvalues now.  When they do,
4523         // turn SrcValue into a list of locations.
4524         SDOperand Addr;
4525         if (TheSelect->getOpcode() == ISD::SELECT) {
4526           // Check that the condition doesn't reach either load.  If so, folding
4527           // this will induce a cycle into the DAG.
4528           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4529               !RLD->isPredecessor(TheSelect->getOperand(0).Val)) {
4530             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
4531                                TheSelect->getOperand(0), LLD->getBasePtr(),
4532                                RLD->getBasePtr());
4533           }
4534         } else {
4535           // Check that the condition doesn't reach either load.  If so, folding
4536           // this will induce a cycle into the DAG.
4537           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4538               !RLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4539               !LLD->isPredecessor(TheSelect->getOperand(1).Val) &&
4540               !RLD->isPredecessor(TheSelect->getOperand(1).Val)) {
4541             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
4542                              TheSelect->getOperand(0),
4543                              TheSelect->getOperand(1),
4544                              LLD->getBasePtr(), RLD->getBasePtr(),
4545                              TheSelect->getOperand(4));
4546           }
4547         }
4548
4549         if (Addr.Val) {
4550           SDOperand Load;
4551           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
4552             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
4553                                Addr,LLD->getSrcValue(),
4554                                LLD->getSrcValueOffset(),
4555                                LLD->isVolatile(),
4556                                LLD->getAlignment());
4557           else {
4558             Load = DAG.getExtLoad(LLD->getExtensionType(),
4559                                   TheSelect->getValueType(0),
4560                                   LLD->getChain(), Addr, LLD->getSrcValue(),
4561                                   LLD->getSrcValueOffset(),
4562                                   LLD->getLoadedVT(),
4563                                   LLD->isVolatile(),
4564                                   LLD->getAlignment());
4565           }
4566           // Users of the select now use the result of the load.
4567           CombineTo(TheSelect, Load);
4568
4569           // Users of the old loads now use the new load's chain.  We know the
4570           // old-load value is dead now.
4571           CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
4572           CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
4573           return true;
4574         }
4575       }
4576     }
4577   }
4578
4579   return false;
4580 }
4581
4582 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
4583                                         SDOperand N2, SDOperand N3,
4584                                         ISD::CondCode CC, bool NotExtCompare) {
4585
4586   MVT::ValueType VT = N2.getValueType();
4587   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
4588   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
4589   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
4590
4591   // Determine if the condition we're dealing with is constant
4592   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
4593   if (SCC.Val) AddToWorkList(SCC.Val);
4594   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
4595
4596   // fold select_cc true, x, y -> x
4597   if (SCCC && SCCC->getValue())
4598     return N2;
4599   // fold select_cc false, x, y -> y
4600   if (SCCC && SCCC->getValue() == 0)
4601     return N3;
4602
4603   // Check to see if we can simplify the select into an fabs node
4604   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
4605     // Allow either -0.0 or 0.0
4606     if (CFP->getValueAPF().isZero()) {
4607       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
4608       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
4609           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
4610           N2 == N3.getOperand(0))
4611         return DAG.getNode(ISD::FABS, VT, N0);
4612
4613       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
4614       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
4615           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
4616           N2.getOperand(0) == N3)
4617         return DAG.getNode(ISD::FABS, VT, N3);
4618     }
4619   }
4620
4621   // Check to see if we can perform the "gzip trick", transforming
4622   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
4623   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
4624       MVT::isInteger(N0.getValueType()) &&
4625       MVT::isInteger(N2.getValueType()) &&
4626       (N1C->isNullValue() ||                    // (a < 0) ? b : 0
4627        (N1C->getValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
4628     MVT::ValueType XType = N0.getValueType();
4629     MVT::ValueType AType = N2.getValueType();
4630     if (XType >= AType) {
4631       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
4632       // single-bit constant.
4633       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
4634         unsigned ShCtV = Log2_64(N2C->getValue());
4635         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
4636         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
4637         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
4638         AddToWorkList(Shift.Val);
4639         if (XType > AType) {
4640           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4641           AddToWorkList(Shift.Val);
4642         }
4643         return DAG.getNode(ISD::AND, AType, Shift, N2);
4644       }
4645       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4646                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4647                                                     TLI.getShiftAmountTy()));
4648       AddToWorkList(Shift.Val);
4649       if (XType > AType) {
4650         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4651         AddToWorkList(Shift.Val);
4652       }
4653       return DAG.getNode(ISD::AND, AType, Shift, N2);
4654     }
4655   }
4656
4657   // fold select C, 16, 0 -> shl C, 4
4658   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
4659       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
4660
4661     // If the caller doesn't want us to simplify this into a zext of a compare,
4662     // don't do it.
4663     if (NotExtCompare && N2C->getValue() == 1)
4664       return SDOperand();
4665
4666     // Get a SetCC of the condition
4667     // FIXME: Should probably make sure that setcc is legal if we ever have a
4668     // target where it isn't.
4669     SDOperand Temp, SCC;
4670     // cast from setcc result type to select result type
4671     if (AfterLegalize) {
4672       SCC  = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4673       if (N2.getValueType() < SCC.getValueType())
4674         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
4675       else
4676         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4677     } else {
4678       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
4679       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4680     }
4681     AddToWorkList(SCC.Val);
4682     AddToWorkList(Temp.Val);
4683
4684     if (N2C->getValue() == 1)
4685       return Temp;
4686     // shl setcc result by log2 n2c
4687     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
4688                        DAG.getConstant(Log2_64(N2C->getValue()),
4689                                        TLI.getShiftAmountTy()));
4690   }
4691
4692   // Check to see if this is the equivalent of setcc
4693   // FIXME: Turn all of these into setcc if setcc if setcc is legal
4694   // otherwise, go ahead with the folds.
4695   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
4696     MVT::ValueType XType = N0.getValueType();
4697     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
4698       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4699       if (Res.getValueType() != VT)
4700         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
4701       return Res;
4702     }
4703
4704     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
4705     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
4706         TLI.isOperationLegal(ISD::CTLZ, XType)) {
4707       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
4708       return DAG.getNode(ISD::SRL, XType, Ctlz,
4709                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
4710                                          TLI.getShiftAmountTy()));
4711     }
4712     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
4713     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
4714       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
4715                                     N0);
4716       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
4717                                     DAG.getConstant(~0ULL, XType));
4718       return DAG.getNode(ISD::SRL, XType,
4719                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
4720                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
4721                                          TLI.getShiftAmountTy()));
4722     }
4723     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
4724     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
4725       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
4726                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
4727                                                    TLI.getShiftAmountTy()));
4728       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
4729     }
4730   }
4731
4732   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
4733   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4734   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
4735       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
4736       N2.getOperand(0) == N1 && MVT::isInteger(N0.getValueType())) {
4737     MVT::ValueType XType = N0.getValueType();
4738     SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4739                                   DAG.getConstant(MVT::getSizeInBits(XType)-1,
4740                                                   TLI.getShiftAmountTy()));
4741     SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4742     AddToWorkList(Shift.Val);
4743     AddToWorkList(Add.Val);
4744     return DAG.getNode(ISD::XOR, XType, Add, Shift);
4745   }
4746   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
4747   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4748   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
4749       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
4750     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
4751       MVT::ValueType XType = N0.getValueType();
4752       if (SubC->isNullValue() && MVT::isInteger(XType)) {
4753         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4754                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4755                                                       TLI.getShiftAmountTy()));
4756         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4757         AddToWorkList(Shift.Val);
4758         AddToWorkList(Add.Val);
4759         return DAG.getNode(ISD::XOR, XType, Add, Shift);
4760       }
4761     }
4762   }
4763
4764   return SDOperand();
4765 }
4766
4767 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
4768 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
4769                                      SDOperand N1, ISD::CondCode Cond,
4770                                      bool foldBooleans) {
4771   TargetLowering::DAGCombinerInfo
4772     DagCombineInfo(DAG, !AfterLegalize, false, this);
4773   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
4774 }
4775
4776 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
4777 /// return a DAG expression to select that will generate the same value by
4778 /// multiplying by a magic number.  See:
4779 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4780 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
4781   std::vector<SDNode*> Built;
4782   SDOperand S = TLI.BuildSDIV(N, DAG, &Built);
4783
4784   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4785        ii != ee; ++ii)
4786     AddToWorkList(*ii);
4787   return S;
4788 }
4789
4790 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
4791 /// return a DAG expression to select that will generate the same value by
4792 /// multiplying by a magic number.  See:
4793 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4794 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
4795   std::vector<SDNode*> Built;
4796   SDOperand S = TLI.BuildUDIV(N, DAG, &Built);
4797
4798   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4799        ii != ee; ++ii)
4800     AddToWorkList(*ii);
4801   return S;
4802 }
4803
4804 /// FindBaseOffset - Return true if base is known not to alias with anything
4805 /// but itself.  Provides base object and offset as results.
4806 static bool FindBaseOffset(SDOperand Ptr, SDOperand &Base, int64_t &Offset) {
4807   // Assume it is a primitive operation.
4808   Base = Ptr; Offset = 0;
4809
4810   // If it's an adding a simple constant then integrate the offset.
4811   if (Base.getOpcode() == ISD::ADD) {
4812     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
4813       Base = Base.getOperand(0);
4814       Offset += C->getValue();
4815     }
4816   }
4817
4818   // If it's any of the following then it can't alias with anything but itself.
4819   return isa<FrameIndexSDNode>(Base) ||
4820          isa<ConstantPoolSDNode>(Base) ||
4821          isa<GlobalAddressSDNode>(Base);
4822 }
4823
4824 /// isAlias - Return true if there is any possibility that the two addresses
4825 /// overlap.
4826 bool DAGCombiner::isAlias(SDOperand Ptr1, int64_t Size1,
4827                           const Value *SrcValue1, int SrcValueOffset1,
4828                           SDOperand Ptr2, int64_t Size2,
4829                           const Value *SrcValue2, int SrcValueOffset2)
4830 {
4831   // If they are the same then they must be aliases.
4832   if (Ptr1 == Ptr2) return true;
4833
4834   // Gather base node and offset information.
4835   SDOperand Base1, Base2;
4836   int64_t Offset1, Offset2;
4837   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
4838   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
4839
4840   // If they have a same base address then...
4841   if (Base1 == Base2) {
4842     // Check to see if the addresses overlap.
4843     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
4844   }
4845
4846   // If we know both bases then they can't alias.
4847   if (KnownBase1 && KnownBase2) return false;
4848
4849   if (CombinerGlobalAA) {
4850     // Use alias analysis information.
4851     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
4852     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
4853     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
4854     AliasAnalysis::AliasResult AAResult =
4855                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
4856     if (AAResult == AliasAnalysis::NoAlias)
4857       return false;
4858   }
4859
4860   // Otherwise we have to assume they alias.
4861   return true;
4862 }
4863
4864 /// FindAliasInfo - Extracts the relevant alias information from the memory
4865 /// node.  Returns true if the operand was a load.
4866 bool DAGCombiner::FindAliasInfo(SDNode *N,
4867                         SDOperand &Ptr, int64_t &Size,
4868                         const Value *&SrcValue, int &SrcValueOffset) {
4869   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
4870     Ptr = LD->getBasePtr();
4871     Size = MVT::getSizeInBits(LD->getLoadedVT()) >> 3;
4872     SrcValue = LD->getSrcValue();
4873     SrcValueOffset = LD->getSrcValueOffset();
4874     return true;
4875   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
4876     Ptr = ST->getBasePtr();
4877     Size = MVT::getSizeInBits(ST->getStoredVT()) >> 3;
4878     SrcValue = ST->getSrcValue();
4879     SrcValueOffset = ST->getSrcValueOffset();
4880   } else {
4881     assert(0 && "FindAliasInfo expected a memory operand");
4882   }
4883
4884   return false;
4885 }
4886
4887 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
4888 /// looking for aliasing nodes and adding them to the Aliases vector.
4889 void DAGCombiner::GatherAllAliases(SDNode *N, SDOperand OriginalChain,
4890                                    SmallVector<SDOperand, 8> &Aliases) {
4891   SmallVector<SDOperand, 8> Chains;     // List of chains to visit.
4892   std::set<SDNode *> Visited;           // Visited node set.
4893
4894   // Get alias information for node.
4895   SDOperand Ptr;
4896   int64_t Size;
4897   const Value *SrcValue;
4898   int SrcValueOffset;
4899   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
4900
4901   // Starting off.
4902   Chains.push_back(OriginalChain);
4903
4904   // Look at each chain and determine if it is an alias.  If so, add it to the
4905   // aliases list.  If not, then continue up the chain looking for the next
4906   // candidate.
4907   while (!Chains.empty()) {
4908     SDOperand Chain = Chains.back();
4909     Chains.pop_back();
4910
4911      // Don't bother if we've been before.
4912     if (Visited.find(Chain.Val) != Visited.end()) continue;
4913     Visited.insert(Chain.Val);
4914
4915     switch (Chain.getOpcode()) {
4916     case ISD::EntryToken:
4917       // Entry token is ideal chain operand, but handled in FindBetterChain.
4918       break;
4919
4920     case ISD::LOAD:
4921     case ISD::STORE: {
4922       // Get alias information for Chain.
4923       SDOperand OpPtr;
4924       int64_t OpSize;
4925       const Value *OpSrcValue;
4926       int OpSrcValueOffset;
4927       bool IsOpLoad = FindAliasInfo(Chain.Val, OpPtr, OpSize,
4928                                     OpSrcValue, OpSrcValueOffset);
4929
4930       // If chain is alias then stop here.
4931       if (!(IsLoad && IsOpLoad) &&
4932           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
4933                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
4934         Aliases.push_back(Chain);
4935       } else {
4936         // Look further up the chain.
4937         Chains.push_back(Chain.getOperand(0));
4938         // Clean up old chain.
4939         AddToWorkList(Chain.Val);
4940       }
4941       break;
4942     }
4943
4944     case ISD::TokenFactor:
4945       // We have to check each of the operands of the token factor, so we queue
4946       // then up.  Adding the  operands to the queue (stack) in reverse order
4947       // maintains the original order and increases the likelihood that getNode
4948       // will find a matching token factor (CSE.)
4949       for (unsigned n = Chain.getNumOperands(); n;)
4950         Chains.push_back(Chain.getOperand(--n));
4951       // Eliminate the token factor if we can.
4952       AddToWorkList(Chain.Val);
4953       break;
4954
4955     default:
4956       // For all other instructions we will just have to take what we can get.
4957       Aliases.push_back(Chain);
4958       break;
4959     }
4960   }
4961 }
4962
4963 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
4964 /// for a better chain (aliasing node.)
4965 SDOperand DAGCombiner::FindBetterChain(SDNode *N, SDOperand OldChain) {
4966   SmallVector<SDOperand, 8> Aliases;  // Ops for replacing token factor.
4967
4968   // Accumulate all the aliases to this node.
4969   GatherAllAliases(N, OldChain, Aliases);
4970
4971   if (Aliases.size() == 0) {
4972     // If no operands then chain to entry token.
4973     return DAG.getEntryNode();
4974   } else if (Aliases.size() == 1) {
4975     // If a single operand then chain to it.  We don't need to revisit it.
4976     return Aliases[0];
4977   }
4978
4979   // Construct a custom tailored token factor.
4980   SDOperand NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
4981                                    &Aliases[0], Aliases.size());
4982
4983   // Make sure the old chain gets cleaned up.
4984   if (NewChain != OldChain) AddToWorkList(OldChain.Val);
4985
4986   return NewChain;
4987 }
4988
4989 // SelectionDAG::Combine - This is the entry point for the file.
4990 //
4991 void SelectionDAG::Combine(bool RunningAfterLegalize, AliasAnalysis &AA) {
4992   if (!RunningAfterLegalize && ViewDAGCombine1)
4993     viewGraph();
4994   if (RunningAfterLegalize && ViewDAGCombine2)
4995     viewGraph();
4996   /// run - This is the main entry point to this class.
4997   ///
4998   DAGCombiner(*this, AA).Run(RunningAfterLegalize);
4999 }