lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // FIXME: Missing folds
  14 // sdiv, udiv, srem, urem (X, const) where X is an integer can be expanded into
  15 //  a sequence of multiplies, shifts, and adds.  This should be controlled by
  16 //  some kind of hint from the target that int div is expensive.
  17 // various folds of mulh[s,u] by constants such as -1, powers of 2, etc.
  18 //
  19 // FIXME: select C, pow2, pow2 -> something smart
  20 // FIXME: trunc(select X, Y, Z) -> select X, trunc(Y), trunc(Z)
  21 // FIXME: Dead stores -> nuke
  22 // FIXME: shr X, (and Y,31) -> shr X, Y   (TRICKY!)
  23 // FIXME: mul (x, const) -> shifts + adds
  24 // FIXME: undef values
  25 // FIXME: divide by zero is currently left unfolded.  do we want to turn this
  26 //        into an undef?
  27 // FIXME: select ne (select cc, 1, 0), 0, true, false -> select cc, true, false
  28 //
  29 //===----------------------------------------------------------------------===//
  30
  31 #define DEBUG_TYPE "dagcombine"
  32 #include "llvm/CodeGen/SelectionDAG.h"
  33 #include "llvm/Analysis/AliasAnalysis.h"
  34 #include "llvm/Target/TargetData.h"
  35 #include "llvm/Target/TargetLowering.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/SmallPtrSet.h"
  39 #include "llvm/ADT/Statistic.h"
  40 #include "llvm/Support/Compiler.h"
  41 #include "llvm/Support/CommandLine.h"
  42 #include "llvm/Support/Debug.h"
  43 #include "llvm/Support/MathExtras.h"
  44 #include <algorithm>
  45 using namespace llvm;
  46
  47 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  48 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  49 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  50
  51 namespace {
  52 #ifndef NDEBUG
  53   static cl::opt<bool>
  54     ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  55                     cl::desc("Pop up a window to show dags before the first "
  56                              "dag combine pass"));
  57   static cl::opt<bool>
  58     ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  59                     cl::desc("Pop up a window to show dags before the second "
  60                              "dag combine pass"));
  61 #else
  62   static const bool ViewDAGCombine1 = false;
  63   static const bool ViewDAGCombine2 = false;
  64 #endif
  65
  66   static cl::opt<bool>
  67     CombinerAA("combiner-alias-analysis", cl::Hidden,
  68                cl::desc("Turn on alias analysis during testing"));
  69
  70   static cl::opt<bool>
  71     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  72                cl::desc("Include global information in alias analysis"));
  73
  74 //------------------------------ DAGCombiner ---------------------------------//
  75
  76   class VISIBILITY_HIDDEN DAGCombiner {
  77     SelectionDAG &DAG;
  78     TargetLowering &TLI;
  79     bool AfterLegalize;
  80
  81     // Worklist of all of the nodes that need to be simplified.
  82     std::vector<SDNode*> WorkList;
  83
  84     // AA - Used for DAG load/store alias analysis.
  85     AliasAnalysis &AA;
  86
  87     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  88     /// the instruction to the work lists because they might get more simplified
  89     /// now.
  90     ///
  91     void AddUsersToWorkList(SDNode *N) {
  92       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  93            UI != UE; ++UI)
  94         AddToWorkList(*UI);
  95     }
  96
  97     /// removeFromWorkList - remove all instances of N from the worklist.
  98     ///
  99     void removeFromWorkList(SDNode *N) {
 100       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
 101                      WorkList.end());
 102     }
 103
 104     /// visit - call the node-specific routine that knows how to fold each
 105     /// particular type of node.
 106     SDOperand visit(SDNode *N);
 107
 108   public:
 109     /// AddToWorkList - Add to the work list making sure it's instance is at the
 110     /// the back (next to be processed.)
 111     void AddToWorkList(SDNode *N) {
 112       removeFromWorkList(N);
 113       WorkList.push_back(N);
 114     }
 115
 116     SDOperand CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 117                         bool AddTo = true) {
 118       assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 119       ++NodesCombined;
 120       DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 121       DOUT << "\nWith: "; DEBUG(To[0].Val->dump(&DAG));
 122       DOUT << " and " << NumTo-1 << " other values\n";
 123       std::vector<SDNode*> NowDead;
 124       DAG.ReplaceAllUsesWith(N, To, &NowDead);
 125
 126       if (AddTo) {
 127         // Push the new nodes and any users onto the worklist
 128         for (unsigned i = 0, e = NumTo; i != e; ++i) {
 129           AddToWorkList(To[i].Val);
 130           AddUsersToWorkList(To[i].Val);
 131         }
 132       }
 133
 134       // Nodes can be reintroduced into the worklist.  Make sure we do not
 135       // process a node that has been replaced.
 136       removeFromWorkList(N);
 137       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 138         removeFromWorkList(NowDead[i]);
 139
 140       // Finally, since the node is now dead, remove it from the graph.
 141       DAG.DeleteNode(N);
 142       return SDOperand(N, 0);
 143     }
 144
 145     SDOperand CombineTo(SDNode *N, SDOperand Res, bool AddTo = true) {
 146       return CombineTo(N, &Res, 1, AddTo);
 147     }
 148
 149     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1,
 150                         bool AddTo = true) {
 151       SDOperand To[] = { Res0, Res1 };
 152       return CombineTo(N, To, 2, AddTo);
 153     }
 154   private:
 155
 156     /// SimplifyDemandedBits - Check the specified integer node value to see if
 157     /// it can be simplified or if things it uses can be simplified by bit
 158     /// propagation.  If so, return true.
 159     bool SimplifyDemandedBits(SDOperand Op, uint64_t Demanded = ~0ULL) {
 160       TargetLowering::TargetLoweringOpt TLO(DAG);
 161       uint64_t KnownZero, KnownOne;
 162       Demanded &= MVT::getIntVTBitMask(Op.getValueType());
 163       if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 164         return false;
 165
 166       // Revisit the node.
 167       AddToWorkList(Op.Val);
 168
 169       // Replace the old value with the new one.
 170       ++NodesCombined;
 171       DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.Val->dump(&DAG));
 172       DOUT << "\nWith: "; DEBUG(TLO.New.Val->dump(&DAG));
 173       DOUT << '\n';
 174
 175       std::vector<SDNode*> NowDead;
 176       DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &NowDead);
 177
 178       // Push the new node and any (possibly new) users onto the worklist.
 179       AddToWorkList(TLO.New.Val);
 180       AddUsersToWorkList(TLO.New.Val);
 181
 182       // Nodes can end up on the worklist more than once.  Make sure we do
 183       // not process a node that has been replaced.
 184       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 185         removeFromWorkList(NowDead[i]);
 186
 187       // Finally, if the node is now dead, remove it from the graph.  The node
 188       // may not be dead if the replacement process recursively simplified to
 189       // something else needing this node.
 190       if (TLO.Old.Val->use_empty()) {
 191         removeFromWorkList(TLO.Old.Val);
 192
 193         // If the operands of this node are only used by the node, they will now
 194         // be dead.  Make sure to visit them first to delete dead nodes early.
 195         for (unsigned i = 0, e = TLO.Old.Val->getNumOperands(); i != e; ++i)
 196           if (TLO.Old.Val->getOperand(i).Val->hasOneUse())
 197             AddToWorkList(TLO.Old.Val->getOperand(i).Val);
 198
 199         DAG.DeleteNode(TLO.Old.Val);
 200       }
 201       return true;
 202     }
 203
 204     bool CombineToPreIndexedLoadStore(SDNode *N);
 205     bool CombineToPostIndexedLoadStore(SDNode *N);
 206
 207
 208     /// combine - call the node-specific routine that knows how to fold each
 209     /// particular type of node. If that doesn't do anything, try the
 210     /// target-specific DAG combines.
 211     SDOperand combine(SDNode *N);
 212
 213     // Visitation implementation - Implement dag node combining for different
 214     // node types.  The semantics are as follows:
 215     // Return Value:
 216     //   SDOperand.Val == 0   - No change was made
 217     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 218     //   otherwise            - N should be replaced by the returned Operand.
 219     //
 220     SDOperand visitTokenFactor(SDNode *N);
 221     SDOperand visitADD(SDNode *N);
 222     SDOperand visitSUB(SDNode *N);
 223     SDOperand visitADDC(SDNode *N);
 224     SDOperand visitADDE(SDNode *N);
 225     SDOperand visitMUL(SDNode *N);
 226     SDOperand visitSDIV(SDNode *N);
 227     SDOperand visitUDIV(SDNode *N);
 228     SDOperand visitSREM(SDNode *N);
 229     SDOperand visitUREM(SDNode *N);
 230     SDOperand visitMULHU(SDNode *N);
 231     SDOperand visitMULHS(SDNode *N);
 232     SDOperand visitSMUL_LOHI(SDNode *N);
 233     SDOperand visitUMUL_LOHI(SDNode *N);
 234     SDOperand visitSDIVREM(SDNode *N);
 235     SDOperand visitUDIVREM(SDNode *N);
 236     SDOperand visitAND(SDNode *N);
 237     SDOperand visitOR(SDNode *N);
 238     SDOperand visitXOR(SDNode *N);
 239     SDOperand SimplifyVBinOp(SDNode *N);
 240     SDOperand visitSHL(SDNode *N);
 241     SDOperand visitSRA(SDNode *N);
 242     SDOperand visitSRL(SDNode *N);
 243     SDOperand visitCTLZ(SDNode *N);
 244     SDOperand visitCTTZ(SDNode *N);
 245     SDOperand visitCTPOP(SDNode *N);
 246     SDOperand visitSELECT(SDNode *N);
 247     SDOperand visitSELECT_CC(SDNode *N);
 248     SDOperand visitSETCC(SDNode *N);
 249     SDOperand visitSIGN_EXTEND(SDNode *N);
 250     SDOperand visitZERO_EXTEND(SDNode *N);
 251     SDOperand visitANY_EXTEND(SDNode *N);
 252     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 253     SDOperand visitTRUNCATE(SDNode *N);
 254     SDOperand visitBIT_CONVERT(SDNode *N);
 255     SDOperand visitFADD(SDNode *N);
 256     SDOperand visitFSUB(SDNode *N);
 257     SDOperand visitFMUL(SDNode *N);
 258     SDOperand visitFDIV(SDNode *N);
 259     SDOperand visitFREM(SDNode *N);
 260     SDOperand visitFCOPYSIGN(SDNode *N);
 261     SDOperand visitSINT_TO_FP(SDNode *N);
 262     SDOperand visitUINT_TO_FP(SDNode *N);
 263     SDOperand visitFP_TO_SINT(SDNode *N);
 264     SDOperand visitFP_TO_UINT(SDNode *N);
 265     SDOperand visitFP_ROUND(SDNode *N);
 266     SDOperand visitFP_ROUND_INREG(SDNode *N);
 267     SDOperand visitFP_EXTEND(SDNode *N);
 268     SDOperand visitFNEG(SDNode *N);
 269     SDOperand visitFABS(SDNode *N);
 270     SDOperand visitBRCOND(SDNode *N);
 271     SDOperand visitBR_CC(SDNode *N);
 272     SDOperand visitLOAD(SDNode *N);
 273     SDOperand visitSTORE(SDNode *N);
 274     SDOperand visitINSERT_VECTOR_ELT(SDNode *N);
 275     SDOperand visitEXTRACT_VECTOR_ELT(SDNode *N);
 276     SDOperand visitBUILD_VECTOR(SDNode *N);
 277     SDOperand visitCONCAT_VECTORS(SDNode *N);
 278     SDOperand visitVECTOR_SHUFFLE(SDNode *N);
 279
 280     SDOperand XformToShuffleWithZero(SDNode *N);
 281     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 282
 283     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 284     SDOperand SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 285     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 286     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 287                                SDOperand N3, ISD::CondCode CC,
 288                                bool NotExtCompare = false);
 289     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 290                             ISD::CondCode Cond, bool foldBooleans = true);
 291     bool SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp, unsigned HiOp);
 292     SDOperand ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT::ValueType);
 293     SDOperand BuildSDIV(SDNode *N);
 294     SDOperand BuildUDIV(SDNode *N);
 295     SDNode *MatchRotate(SDOperand LHS, SDOperand RHS);
 296     SDOperand ReduceLoadWidth(SDNode *N);
 297
 298     SDOperand GetDemandedBits(SDOperand V, uint64_t Mask);
 299
 300     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 301     /// looking for aliasing nodes and adding them to the Aliases vector.
 302     void GatherAllAliases(SDNode *N, SDOperand OriginalChain,
 303                           SmallVector<SDOperand, 8> &Aliases);
 304
 305     /// isAlias - Return true if there is any possibility that the two addresses
 306     /// overlap.
 307     bool isAlias(SDOperand Ptr1, int64_t Size1,
 308                  const Value *SrcValue1, int SrcValueOffset1,
 309                  SDOperand Ptr2, int64_t Size2,
 310                  const Value *SrcValue2, int SrcValueOffset2);
 311
 312     /// FindAliasInfo - Extracts the relevant alias information from the memory
 313     /// node.  Returns true if the operand was a load.
 314     bool FindAliasInfo(SDNode *N,
 315                        SDOperand &Ptr, int64_t &Size,
 316                        const Value *&SrcValue, int &SrcValueOffset);
 317
 318     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 319     /// looking for a better chain (aliasing node.)
 320     SDOperand FindBetterChain(SDNode *N, SDOperand Chain);
 321
 322 public:
 323     DAGCombiner(SelectionDAG &D, AliasAnalysis &A)
 324       : DAG(D),
 325         TLI(D.getTargetLoweringInfo()),
 326         AfterLegalize(false),
 327         AA(A) {}
 328
 329     /// Run - runs the dag combiner on all nodes in the work list
 330     void Run(bool RunningAfterLegalize);
 331   };
 332 }
 333
 334 //===----------------------------------------------------------------------===//
 335 //  TargetLowering::DAGCombinerInfo implementation
 336 //===----------------------------------------------------------------------===//
 337
 338 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 339   ((DAGCombiner*)DC)->AddToWorkList(N);
 340 }
 341
 342 SDOperand TargetLowering::DAGCombinerInfo::
 343 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 344   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 345 }
 346
 347 SDOperand TargetLowering::DAGCombinerInfo::
 348 CombineTo(SDNode *N, SDOperand Res) {
 349   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 350 }
 351
 352
 353 SDOperand TargetLowering::DAGCombinerInfo::
 354 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 355   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 356 }
 357
 358
 359 //===----------------------------------------------------------------------===//
 360 // Helper Functions
 361 //===----------------------------------------------------------------------===//
 362
 363 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 364 /// specified expression for the same cost as the expression itself, or 2 if we
 365 /// can compute the negated form more cheaply than the expression itself.
 366 static char isNegatibleForFree(SDOperand Op, unsigned Depth = 0) {
 367   // No compile time optimizations on this type.
 368   if (Op.getValueType() == MVT::ppcf128)
 369     return 0;
 370
 371   // fneg is removable even if it has multiple uses.
 372   if (Op.getOpcode() == ISD::FNEG) return 2;
 373
 374   // Don't allow anything with multiple uses.
 375   if (!Op.hasOneUse()) return 0;
 376
 377   // Don't recurse exponentially.
 378   if (Depth > 6) return 0;
 379
 380   switch (Op.getOpcode()) {
 381   default: return false;
 382   case ISD::ConstantFP:
 383     return 1;
 384   case ISD::FADD:
 385     // FIXME: determine better conditions for this xform.
 386     if (!UnsafeFPMath) return 0;
 387
 388     // -(A+B) -> -A - B
 389     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 390       return V;
 391     // -(A+B) -> -B - A
 392     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 393   case ISD::FSUB:
 394     // We can't turn -(A-B) into B-A when we honor signed zeros.
 395     if (!UnsafeFPMath) return 0;
 396
 397     // -(A-B) -> B-A
 398     return 1;
 399
 400   case ISD::FMUL:
 401   case ISD::FDIV:
 402     if (HonorSignDependentRoundingFPMath()) return 0;
 403
 404     // -(X*Y) -> (-X * Y) or (X*-Y)
 405     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 406       return V;
 407
 408     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 409
 410   case ISD::FP_EXTEND:
 411   case ISD::FP_ROUND:
 412   case ISD::FSIN:
 413     return isNegatibleForFree(Op.getOperand(0), Depth+1);
 414   }
 415 }
 416
 417 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 418 /// returns the newly negated expression.
 419 static SDOperand GetNegatedExpression(SDOperand Op, SelectionDAG &DAG,
 420                                       unsigned Depth = 0) {
 421   // fneg is removable even if it has multiple uses.
 422   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 423
 424   // Don't allow anything with multiple uses.
 425   assert(Op.hasOneUse() && "Unknown reuse!");
 426
 427   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 428   switch (Op.getOpcode()) {
 429   default: assert(0 && "Unknown code");
 430   case ISD::ConstantFP: {
 431     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 432     V.changeSign();
 433     return DAG.getConstantFP(V, Op.getValueType());
 434   }
 435   case ISD::FADD:
 436     // FIXME: determine better conditions for this xform.
 437     assert(UnsafeFPMath);
 438
 439     // -(A+B) -> -A - B
 440     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 441       return DAG.getNode(ISD::FSUB, Op.getValueType(),
 442                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 443                          Op.getOperand(1));
 444     // -(A+B) -> -B - A
 445     return DAG.getNode(ISD::FSUB, Op.getValueType(),
 446                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1),
 447                        Op.getOperand(0));
 448   case ISD::FSUB:
 449     // We can't turn -(A-B) into B-A when we honor signed zeros.
 450     assert(UnsafeFPMath);
 451
 452     // -(0-B) -> B
 453     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 454       if (N0CFP->getValueAPF().isZero())
 455         return Op.getOperand(1);
 456
 457     // -(A-B) -> B-A
 458     return DAG.getNode(ISD::FSUB, Op.getValueType(), Op.getOperand(1),
 459                        Op.getOperand(0));
 460
 461   case ISD::FMUL:
 462   case ISD::FDIV:
 463     assert(!HonorSignDependentRoundingFPMath());
 464
 465     // -(X*Y) -> -X * Y
 466     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 467       return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 468                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 469                          Op.getOperand(1));
 470
 471     // -(X*Y) -> X * -Y
 472     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 473                        Op.getOperand(0),
 474                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1));
 475
 476   case ISD::FP_EXTEND:
 477   case ISD::FP_ROUND:
 478   case ISD::FSIN:
 479     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 480                        GetNegatedExpression(Op.getOperand(0), DAG, Depth+1));
 481   }
 482 }
 483
 484
 485 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 486 // that selects between the values 1 and 0, making it equivalent to a setcc.
 487 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 488 // nodes based on the type of node we are checking.  This simplifies life a
 489 // bit for the callers.
 490 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 491                               SDOperand &CC) {
 492   if (N.getOpcode() == ISD::SETCC) {
 493     LHS = N.getOperand(0);
 494     RHS = N.getOperand(1);
 495     CC  = N.getOperand(2);
 496     return true;
 497   }
 498   if (N.getOpcode() == ISD::SELECT_CC &&
 499       N.getOperand(2).getOpcode() == ISD::Constant &&
 500       N.getOperand(3).getOpcode() == ISD::Constant &&
 501       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 502       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 503     LHS = N.getOperand(0);
 504     RHS = N.getOperand(1);
 505     CC  = N.getOperand(4);
 506     return true;
 507   }
 508   return false;
 509 }
 510
 511 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 512 // one use.  If this is true, it allows the users to invert the operation for
 513 // free when it is profitable to do so.
 514 static bool isOneUseSetCC(SDOperand N) {
 515   SDOperand N0, N1, N2;
 516   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 517     return true;
 518   return false;
 519 }
 520
 521 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 522   MVT::ValueType VT = N0.getValueType();
 523   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 524   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 525   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 526     if (isa<ConstantSDNode>(N1)) {
 527       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 528       AddToWorkList(OpNode.Val);
 529       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 530     } else if (N0.hasOneUse()) {
 531       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 532       AddToWorkList(OpNode.Val);
 533       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 534     }
 535   }
 536   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 537   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 538   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 539     if (isa<ConstantSDNode>(N0)) {
 540       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 541       AddToWorkList(OpNode.Val);
 542       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 543     } else if (N1.hasOneUse()) {
 544       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 545       AddToWorkList(OpNode.Val);
 546       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 547     }
 548   }
 549   return SDOperand();
 550 }
 551
 552 //===----------------------------------------------------------------------===//
 553 //  Main DAG Combiner implementation
 554 //===----------------------------------------------------------------------===//
 555
 556 void DAGCombiner::Run(bool RunningAfterLegalize) {
 557   // set the instance variable, so that the various visit routines may use it.
 558   AfterLegalize = RunningAfterLegalize;
 559
 560   // Add all the dag nodes to the worklist.
 561   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 562        E = DAG.allnodes_end(); I != E; ++I)
 563     WorkList.push_back(I);
 564
 565   // Create a dummy node (which is not added to allnodes), that adds a reference
 566   // to the root node, preventing it from being deleted, and tracking any
 567   // changes of the root.
 568   HandleSDNode Dummy(DAG.getRoot());
 569
 570   // The root of the dag may dangle to deleted nodes until the dag combiner is
 571   // done.  Set it to null to avoid confusion.
 572   DAG.setRoot(SDOperand());
 573
 574   // while the worklist isn't empty, inspect the node on the end of it and
 575   // try and combine it.
 576   while (!WorkList.empty()) {
 577     SDNode *N = WorkList.back();
 578     WorkList.pop_back();
 579
 580     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 581     // N is deleted from the DAG, since they too may now be dead or may have a
 582     // reduced number of uses, allowing other xforms.
 583     if (N->use_empty() && N != &Dummy) {
 584       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 585         AddToWorkList(N->getOperand(i).Val);
 586
 587       DAG.DeleteNode(N);
 588       continue;
 589     }
 590
 591     SDOperand RV = combine(N);
 592
 593     if (RV.Val) {
 594       ++NodesCombined;
 595       // If we get back the same node we passed in, rather than a new node or
 596       // zero, we know that the node must have defined multiple values and
 597       // CombineTo was used.  Since CombineTo takes care of the worklist
 598       // mechanics for us, we have no work to do in this case.
 599       if (RV.Val != N) {
 600         assert(N->getOpcode() != ISD::DELETED_NODE &&
 601                RV.Val->getOpcode() != ISD::DELETED_NODE &&
 602                "Node was deleted but visit returned new node!");
 603
 604         DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 605         DOUT << "\nWith: "; DEBUG(RV.Val->dump(&DAG));
 606         DOUT << '\n';
 607         std::vector<SDNode*> NowDead;
 608         if (N->getNumValues() == RV.Val->getNumValues())
 609           DAG.ReplaceAllUsesWith(N, RV.Val, &NowDead);
 610         else {
 611           assert(N->getValueType(0) == RV.getValueType() && "Type mismatch");
 612           SDOperand OpV = RV;
 613           DAG.ReplaceAllUsesWith(N, &OpV, &NowDead);
 614         }
 615
 616         // Push the new node and any users onto the worklist
 617         AddToWorkList(RV.Val);
 618         AddUsersToWorkList(RV.Val);
 619
 620         // Nodes can be reintroduced into the worklist.  Make sure we do not
 621         // process a node that has been replaced.
 622         removeFromWorkList(N);
 623         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 624           removeFromWorkList(NowDead[i]);
 625
 626         // Finally, since the node is now dead, remove it from the graph.
 627         DAG.DeleteNode(N);
 628       }
 629     }
 630   }
 631
 632   // If the root changed (e.g. it was a dead load, update the root).
 633   DAG.setRoot(Dummy.getValue());
 634 }
 635
 636 SDOperand DAGCombiner::visit(SDNode *N) {
 637   switch(N->getOpcode()) {
 638   default: break;
 639   case ISD::TokenFactor:        return visitTokenFactor(N);
 640   case ISD::ADD:                return visitADD(N);
 641   case ISD::SUB:                return visitSUB(N);
 642   case ISD::ADDC:               return visitADDC(N);
 643   case ISD::ADDE:               return visitADDE(N);
 644   case ISD::MUL:                return visitMUL(N);
 645   case ISD::SDIV:               return visitSDIV(N);
 646   case ISD::UDIV:               return visitUDIV(N);
 647   case ISD::SREM:               return visitSREM(N);
 648   case ISD::UREM:               return visitUREM(N);
 649   case ISD::MULHU:              return visitMULHU(N);
 650   case ISD::MULHS:              return visitMULHS(N);
 651   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 652   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 653   case ISD::SDIVREM:            return visitSDIVREM(N);
 654   case ISD::UDIVREM:            return visitUDIVREM(N);
 655   case ISD::AND:                return visitAND(N);
 656   case ISD::OR:                 return visitOR(N);
 657   case ISD::XOR:                return visitXOR(N);
 658   case ISD::SHL:                return visitSHL(N);
 659   case ISD::SRA:                return visitSRA(N);
 660   case ISD::SRL:                return visitSRL(N);
 661   case ISD::CTLZ:               return visitCTLZ(N);
 662   case ISD::CTTZ:               return visitCTTZ(N);
 663   case ISD::CTPOP:              return visitCTPOP(N);
 664   case ISD::SELECT:             return visitSELECT(N);
 665   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 666   case ISD::SETCC:              return visitSETCC(N);
 667   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 668   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 669   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 670   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 671   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 672   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 673   case ISD::FADD:               return visitFADD(N);
 674   case ISD::FSUB:               return visitFSUB(N);
 675   case ISD::FMUL:               return visitFMUL(N);
 676   case ISD::FDIV:               return visitFDIV(N);
 677   case ISD::FREM:               return visitFREM(N);
 678   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 679   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 680   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 681   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 682   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 683   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 684   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 685   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 686   case ISD::FNEG:               return visitFNEG(N);
 687   case ISD::FABS:               return visitFABS(N);
 688   case ISD::BRCOND:             return visitBRCOND(N);
 689   case ISD::BR_CC:              return visitBR_CC(N);
 690   case ISD::LOAD:               return visitLOAD(N);
 691   case ISD::STORE:              return visitSTORE(N);
 692   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 693   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 694   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 695   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 696   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 697   }
 698   return SDOperand();
 699 }
 700
 701 SDOperand DAGCombiner::combine(SDNode *N) {
 702
 703   SDOperand RV = visit(N);
 704
 705   // If nothing happened, try a target-specific DAG combine.
 706   if (RV.Val == 0) {
 707     assert(N->getOpcode() != ISD::DELETED_NODE &&
 708            "Node was deleted but visit returned NULL!");
 709
 710     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 711         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 712
 713       // Expose the DAG combiner to the target combiner impls.
 714       TargetLowering::DAGCombinerInfo
 715         DagCombineInfo(DAG, !AfterLegalize, false, this);
 716
 717       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 718     }
 719   }
 720
 721   return RV;
 722 }
 723
 724 /// getInputChainForNode - Given a node, return its input chain if it has one,
 725 /// otherwise return a null sd operand.
 726 static SDOperand getInputChainForNode(SDNode *N) {
 727   if (unsigned NumOps = N->getNumOperands()) {
 728     if (N->getOperand(0).getValueType() == MVT::Other)
 729       return N->getOperand(0);
 730     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 731       return N->getOperand(NumOps-1);
 732     for (unsigned i = 1; i < NumOps-1; ++i)
 733       if (N->getOperand(i).getValueType() == MVT::Other)
 734         return N->getOperand(i);
 735   }
 736   return SDOperand(0, 0);
 737 }
 738
 739 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 740   // If N has two operands, where one has an input chain equal to the other,
 741   // the 'other' chain is redundant.
 742   if (N->getNumOperands() == 2) {
 743     if (getInputChainForNode(N->getOperand(0).Val) == N->getOperand(1))
 744       return N->getOperand(0);
 745     if (getInputChainForNode(N->getOperand(1).Val) == N->getOperand(0))
 746       return N->getOperand(1);
 747   }
 748
 749   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 750   SmallVector<SDOperand, 8> Ops;    // Ops for replacing token factor.
 751   SmallPtrSet<SDNode*, 16> SeenOps;
 752   bool Changed = false;             // If we should replace this token factor.
 753
 754   // Start out with this token factor.
 755   TFs.push_back(N);
 756
 757   // Iterate through token factors.  The TFs grows when new token factors are
 758   // encountered.
 759   for (unsigned i = 0; i < TFs.size(); ++i) {
 760     SDNode *TF = TFs[i];
 761
 762     // Check each of the operands.
 763     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 764       SDOperand Op = TF->getOperand(i);
 765
 766       switch (Op.getOpcode()) {
 767       case ISD::EntryToken:
 768         // Entry tokens don't need to be added to the list. They are
 769         // rededundant.
 770         Changed = true;
 771         break;
 772
 773       case ISD::TokenFactor:
 774         if ((CombinerAA || Op.hasOneUse()) &&
 775             std::find(TFs.begin(), TFs.end(), Op.Val) == TFs.end()) {
 776           // Queue up for processing.
 777           TFs.push_back(Op.Val);
 778           // Clean up in case the token factor is removed.
 779           AddToWorkList(Op.Val);
 780           Changed = true;
 781           break;
 782         }
 783         // Fall thru
 784
 785       default:
 786         // Only add if it isn't already in the list.
 787         if (SeenOps.insert(Op.Val))
 788           Ops.push_back(Op);
 789         else
 790           Changed = true;
 791         break;
 792       }
 793     }
 794   }
 795
 796   SDOperand Result;
 797
 798   // If we've change things around then replace token factor.
 799   if (Changed) {
 800     if (Ops.size() == 0) {
 801       // The entry token is the only possible outcome.
 802       Result = DAG.getEntryNode();
 803     } else {
 804       // New and improved token factor.
 805       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 806     }
 807
 808     // Don't add users to work list.
 809     return CombineTo(N, Result, false);
 810   }
 811
 812   return Result;
 813 }
 814
 815 static
 816 SDOperand combineShlAddConstant(SDOperand N0, SDOperand N1, SelectionDAG &DAG) {
 817   MVT::ValueType VT = N0.getValueType();
 818   SDOperand N00 = N0.getOperand(0);
 819   SDOperand N01 = N0.getOperand(1);
 820   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 821   if (N01C && N00.getOpcode() == ISD::ADD && N00.Val->hasOneUse() &&
 822       isa<ConstantSDNode>(N00.getOperand(1))) {
 823     N0 = DAG.getNode(ISD::ADD, VT,
 824                      DAG.getNode(ISD::SHL, VT, N00.getOperand(0), N01),
 825                      DAG.getNode(ISD::SHL, VT, N00.getOperand(1), N01));
 826     return DAG.getNode(ISD::ADD, VT, N0, N1);
 827   }
 828   return SDOperand();
 829 }
 830
 831 static
 832 SDOperand combineSelectAndUse(SDNode *N, SDOperand Slct, SDOperand OtherOp,
 833                               SelectionDAG &DAG) {
 834   MVT::ValueType VT = N->getValueType(0);
 835   unsigned Opc = N->getOpcode();
 836   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 837   SDOperand LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 838   SDOperand RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 839   ISD::CondCode CC = ISD::SETCC_INVALID;
 840   if (isSlctCC)
 841     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 842   else {
 843     SDOperand CCOp = Slct.getOperand(0);
 844     if (CCOp.getOpcode() == ISD::SETCC)
 845       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 846   }
 847
 848   bool DoXform = false;
 849   bool InvCC = false;
 850   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 851           "Bad input!");
 852   if (LHS.getOpcode() == ISD::Constant &&
 853       cast<ConstantSDNode>(LHS)->isNullValue())
 854     DoXform = true;
 855   else if (CC != ISD::SETCC_INVALID &&
 856            RHS.getOpcode() == ISD::Constant &&
 857            cast<ConstantSDNode>(RHS)->isNullValue()) {
 858     std::swap(LHS, RHS);
 859     bool isInt = MVT::isInteger(isSlctCC ? Slct.getOperand(0).getValueType()
 860                                 : Slct.getOperand(0).getOperand(0).getValueType());
 861     CC = ISD::getSetCCInverse(CC, isInt);
 862     DoXform = true;
 863     InvCC = true;
 864   }
 865
 866   if (DoXform) {
 867     SDOperand Result = DAG.getNode(Opc, VT, OtherOp, RHS);
 868     if (isSlctCC)
 869       return DAG.getSelectCC(OtherOp, Result,
 870                              Slct.getOperand(0), Slct.getOperand(1), CC);
 871     SDOperand CCOp = Slct.getOperand(0);
 872     if (InvCC)
 873       CCOp = DAG.getSetCC(CCOp.getValueType(), CCOp.getOperand(0),
 874                           CCOp.getOperand(1), CC);
 875     return DAG.getNode(ISD::SELECT, VT, CCOp, OtherOp, Result);
 876   }
 877   return SDOperand();
 878 }
 879
 880 SDOperand DAGCombiner::visitADD(SDNode *N) {
 881   SDOperand N0 = N->getOperand(0);
 882   SDOperand N1 = N->getOperand(1);
 883   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 884   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 885   MVT::ValueType VT = N0.getValueType();
 886
 887   // fold vector ops
 888   if (MVT::isVector(VT)) {
 889     SDOperand FoldedVOp = SimplifyVBinOp(N);
 890     if (FoldedVOp.Val) return FoldedVOp;
 891   }
 892
 893   // fold (add x, undef) -> undef
 894   if (N0.getOpcode() == ISD::UNDEF)
 895     return N0;
 896   if (N1.getOpcode() == ISD::UNDEF)
 897     return N1;
 898   // fold (add c1, c2) -> c1+c2
 899   if (N0C && N1C)
 900     return DAG.getNode(ISD::ADD, VT, N0, N1);
 901   // canonicalize constant to RHS
 902   if (N0C && !N1C)
 903     return DAG.getNode(ISD::ADD, VT, N1, N0);
 904   // fold (add x, 0) -> x
 905   if (N1C && N1C->isNullValue())
 906     return N0;
 907   // fold ((c1-A)+c2) -> (c1+c2)-A
 908   if (N1C && N0.getOpcode() == ISD::SUB)
 909     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 910       return DAG.getNode(ISD::SUB, VT,
 911                          DAG.getConstant(N1C->getValue()+N0C->getValue(), VT),
 912                          N0.getOperand(1));
 913   // reassociate add
 914   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 915   if (RADD.Val != 0)
 916     return RADD;
 917   // fold ((0-A) + B) -> B-A
 918   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 919       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 920     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 921   // fold (A + (0-B)) -> A-B
 922   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 923       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 924     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 925   // fold (A+(B-A)) -> B
 926   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 927     return N1.getOperand(0);
 928
 929   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 930     return SDOperand(N, 0);
 931
 932   // fold (a+b) -> (a|b) iff a and b share no bits.
 933   if (MVT::isInteger(VT) && !MVT::isVector(VT)) {
 934     uint64_t LHSZero, LHSOne;
 935     uint64_t RHSZero, RHSOne;
 936     uint64_t Mask = MVT::getIntVTBitMask(VT);
 937     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 938     if (LHSZero) {
 939       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 940
 941       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 942       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 943       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 944           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 945         return DAG.getNode(ISD::OR, VT, N0, N1);
 946     }
 947   }
 948
 949   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 950   if (N0.getOpcode() == ISD::SHL && N0.Val->hasOneUse()) {
 951     SDOperand Result = combineShlAddConstant(N0, N1, DAG);
 952     if (Result.Val) return Result;
 953   }
 954   if (N1.getOpcode() == ISD::SHL && N1.Val->hasOneUse()) {
 955     SDOperand Result = combineShlAddConstant(N1, N0, DAG);
 956     if (Result.Val) return Result;
 957   }
 958
 959   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
 960   if (N0.getOpcode() == ISD::SELECT && N0.Val->hasOneUse()) {
 961     SDOperand Result = combineSelectAndUse(N, N0, N1, DAG);
 962     if (Result.Val) return Result;
 963   }
 964   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
 965     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
 966     if (Result.Val) return Result;
 967   }
 968
 969   return SDOperand();
 970 }
 971
 972 SDOperand DAGCombiner::visitADDC(SDNode *N) {
 973   SDOperand N0 = N->getOperand(0);
 974   SDOperand N1 = N->getOperand(1);
 975   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 976   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 977   MVT::ValueType VT = N0.getValueType();
 978
 979   // If the flag result is dead, turn this into an ADD.
 980   if (N->hasNUsesOfValue(0, 1))
 981     return CombineTo(N, DAG.getNode(ISD::ADD, VT, N1, N0),
 982                      DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 983
 984   // canonicalize constant to RHS.
 985   if (N0C && !N1C) {
 986     SDOperand Ops[] = { N1, N0 };
 987     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
 988   }
 989
 990   // fold (addc x, 0) -> x + no carry out
 991   if (N1C && N1C->isNullValue())
 992     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 993
 994   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
 995   uint64_t LHSZero, LHSOne;
 996   uint64_t RHSZero, RHSOne;
 997   uint64_t Mask = MVT::getIntVTBitMask(VT);
 998   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 999   if (LHSZero) {
1000     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1001
1002     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1003     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1004     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1005         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1006       return CombineTo(N, DAG.getNode(ISD::OR, VT, N0, N1),
1007                        DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
1008   }
1009
1010   return SDOperand();
1011 }
1012
1013 SDOperand DAGCombiner::visitADDE(SDNode *N) {
1014   SDOperand N0 = N->getOperand(0);
1015   SDOperand N1 = N->getOperand(1);
1016   SDOperand CarryIn = N->getOperand(2);
1017   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1018   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1019   //MVT::ValueType VT = N0.getValueType();
1020
1021   // canonicalize constant to RHS
1022   if (N0C && !N1C) {
1023     SDOperand Ops[] = { N1, N0, CarryIn };
1024     return DAG.getNode(ISD::ADDE, N->getVTList(), Ops, 3);
1025   }
1026
1027   // fold (adde x, y, false) -> (addc x, y)
1028   if (CarryIn.getOpcode() == ISD::CARRY_FALSE) {
1029     SDOperand Ops[] = { N1, N0 };
1030     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
1031   }
1032
1033   return SDOperand();
1034 }
1035
1036
1037
1038 SDOperand DAGCombiner::visitSUB(SDNode *N) {
1039   SDOperand N0 = N->getOperand(0);
1040   SDOperand N1 = N->getOperand(1);
1041   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1042   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1043   MVT::ValueType VT = N0.getValueType();
1044
1045   // fold vector ops
1046   if (MVT::isVector(VT)) {
1047     SDOperand FoldedVOp = SimplifyVBinOp(N);
1048     if (FoldedVOp.Val) return FoldedVOp;
1049   }
1050
1051   // fold (sub x, x) -> 0
1052   if (N0 == N1)
1053     return DAG.getConstant(0, N->getValueType(0));
1054   // fold (sub c1, c2) -> c1-c2
1055   if (N0C && N1C)
1056     return DAG.getNode(ISD::SUB, VT, N0, N1);
1057   // fold (sub x, c) -> (add x, -c)
1058   if (N1C)
1059     return DAG.getNode(ISD::ADD, VT, N0, DAG.getConstant(-N1C->getValue(), VT));
1060   // fold (A+B)-A -> B
1061   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1062     return N0.getOperand(1);
1063   // fold (A+B)-B -> A
1064   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1065     return N0.getOperand(0);
1066   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1067   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
1068     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
1069     if (Result.Val) return Result;
1070   }
1071   // If either operand of a sub is undef, the result is undef
1072   if (N0.getOpcode() == ISD::UNDEF)
1073     return N0;
1074   if (N1.getOpcode() == ISD::UNDEF)
1075     return N1;
1076
1077   return SDOperand();
1078 }
1079
1080 SDOperand DAGCombiner::visitMUL(SDNode *N) {
1081   SDOperand N0 = N->getOperand(0);
1082   SDOperand N1 = N->getOperand(1);
1083   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1084   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1085   MVT::ValueType VT = N0.getValueType();
1086
1087   // fold vector ops
1088   if (MVT::isVector(VT)) {
1089     SDOperand FoldedVOp = SimplifyVBinOp(N);
1090     if (FoldedVOp.Val) return FoldedVOp;
1091   }
1092
1093   // fold (mul x, undef) -> 0
1094   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1095     return DAG.getConstant(0, VT);
1096   // fold (mul c1, c2) -> c1*c2
1097   if (N0C && N1C)
1098     return DAG.getNode(ISD::MUL, VT, N0, N1);
1099   // canonicalize constant to RHS
1100   if (N0C && !N1C)
1101     return DAG.getNode(ISD::MUL, VT, N1, N0);
1102   // fold (mul x, 0) -> 0
1103   if (N1C && N1C->isNullValue())
1104     return N1;
1105   // fold (mul x, -1) -> 0-x
1106   if (N1C && N1C->isAllOnesValue())
1107     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1108   // fold (mul x, (1 << c)) -> x << c
1109   if (N1C && isPowerOf2_64(N1C->getValue()))
1110     return DAG.getNode(ISD::SHL, VT, N0,
1111                        DAG.getConstant(Log2_64(N1C->getValue()),
1112                                        TLI.getShiftAmountTy()));
1113   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1114   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
1115     // FIXME: If the input is something that is easily negated (e.g. a
1116     // single-use add), we should put the negate there.
1117     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
1118                        DAG.getNode(ISD::SHL, VT, N0,
1119                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
1120                                             TLI.getShiftAmountTy())));
1121   }
1122
1123   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1124   if (N1C && N0.getOpcode() == ISD::SHL &&
1125       isa<ConstantSDNode>(N0.getOperand(1))) {
1126     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
1127     AddToWorkList(C3.Val);
1128     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
1129   }
1130
1131   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1132   // use.
1133   {
1134     SDOperand Sh(0,0), Y(0,0);
1135     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1136     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1137         N0.Val->hasOneUse()) {
1138       Sh = N0; Y = N1;
1139     } else if (N1.getOpcode() == ISD::SHL &&
1140                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
1141       Sh = N1; Y = N0;
1142     }
1143     if (Sh.Val) {
1144       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
1145       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
1146     }
1147   }
1148   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1149   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
1150       isa<ConstantSDNode>(N0.getOperand(1))) {
1151     return DAG.getNode(ISD::ADD, VT,
1152                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
1153                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
1154   }
1155
1156   // reassociate mul
1157   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
1158   if (RMUL.Val != 0)
1159     return RMUL;
1160
1161   return SDOperand();
1162 }
1163
1164 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
1165   SDOperand N0 = N->getOperand(0);
1166   SDOperand N1 = N->getOperand(1);
1167   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1168   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1169   MVT::ValueType VT = N->getValueType(0);
1170
1171   // fold vector ops
1172   if (MVT::isVector(VT)) {
1173     SDOperand FoldedVOp = SimplifyVBinOp(N);
1174     if (FoldedVOp.Val) return FoldedVOp;
1175   }
1176
1177   // fold (sdiv c1, c2) -> c1/c2
1178   if (N0C && N1C && !N1C->isNullValue())
1179     return DAG.getNode(ISD::SDIV, VT, N0, N1);
1180   // fold (sdiv X, 1) -> X
1181   if (N1C && N1C->getSignExtended() == 1LL)
1182     return N0;
1183   // fold (sdiv X, -1) -> 0-X
1184   if (N1C && N1C->isAllOnesValue())
1185     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1186   // If we know the sign bits of both operands are zero, strength reduce to a
1187   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1188   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1189   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1190       DAG.MaskedValueIsZero(N0, SignBit))
1191     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
1192   // fold (sdiv X, pow2) -> simple ops after legalize
1193   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
1194       (isPowerOf2_64(N1C->getSignExtended()) ||
1195        isPowerOf2_64(-N1C->getSignExtended()))) {
1196     // If dividing by powers of two is cheap, then don't perform the following
1197     // fold.
1198     if (TLI.isPow2DivCheap())
1199       return SDOperand();
1200     int64_t pow2 = N1C->getSignExtended();
1201     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1202     unsigned lg2 = Log2_64(abs2);
1203     // Splat the sign bit into the register
1204     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
1205                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
1206                                                 TLI.getShiftAmountTy()));
1207     AddToWorkList(SGN.Val);
1208     // Add (N0 < 0) ? abs2 - 1 : 0;
1209     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
1210                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
1211                                                 TLI.getShiftAmountTy()));
1212     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
1213     AddToWorkList(SRL.Val);
1214     AddToWorkList(ADD.Val);    // Divide by pow2
1215     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
1216                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1217     // If we're dividing by a positive value, we're done.  Otherwise, we must
1218     // negate the result.
1219     if (pow2 > 0)
1220       return SRA;
1221     AddToWorkList(SRA.Val);
1222     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
1223   }
1224   // if integer divide is expensive and we satisfy the requirements, emit an
1225   // alternate sequence.
1226   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
1227       !TLI.isIntDivCheap()) {
1228     SDOperand Op = BuildSDIV(N);
1229     if (Op.Val) return Op;
1230   }
1231
1232   // undef / X -> 0
1233   if (N0.getOpcode() == ISD::UNDEF)
1234     return DAG.getConstant(0, VT);
1235   // X / undef -> undef
1236   if (N1.getOpcode() == ISD::UNDEF)
1237     return N1;
1238
1239   return SDOperand();
1240 }
1241
1242 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
1243   SDOperand N0 = N->getOperand(0);
1244   SDOperand N1 = N->getOperand(1);
1245   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1246   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1247   MVT::ValueType VT = N->getValueType(0);
1248
1249   // fold vector ops
1250   if (MVT::isVector(VT)) {
1251     SDOperand FoldedVOp = SimplifyVBinOp(N);
1252     if (FoldedVOp.Val) return FoldedVOp;
1253   }
1254
1255   // fold (udiv c1, c2) -> c1/c2
1256   if (N0C && N1C && !N1C->isNullValue())
1257     return DAG.getNode(ISD::UDIV, VT, N0, N1);
1258   // fold (udiv x, (1 << c)) -> x >>u c
1259   if (N1C && isPowerOf2_64(N1C->getValue()))
1260     return DAG.getNode(ISD::SRL, VT, N0,
1261                        DAG.getConstant(Log2_64(N1C->getValue()),
1262                                        TLI.getShiftAmountTy()));
1263   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1264   if (N1.getOpcode() == ISD::SHL) {
1265     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1266       if (isPowerOf2_64(SHC->getValue())) {
1267         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
1268         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
1269                                     DAG.getConstant(Log2_64(SHC->getValue()),
1270                                                     ADDVT));
1271         AddToWorkList(Add.Val);
1272         return DAG.getNode(ISD::SRL, VT, N0, Add);
1273       }
1274     }
1275   }
1276   // fold (udiv x, c) -> alternate
1277   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
1278     SDOperand Op = BuildUDIV(N);
1279     if (Op.Val) return Op;
1280   }
1281
1282   // undef / X -> 0
1283   if (N0.getOpcode() == ISD::UNDEF)
1284     return DAG.getConstant(0, VT);
1285   // X / undef -> undef
1286   if (N1.getOpcode() == ISD::UNDEF)
1287     return N1;
1288
1289   return SDOperand();
1290 }
1291
1292 SDOperand DAGCombiner::visitSREM(SDNode *N) {
1293   SDOperand N0 = N->getOperand(0);
1294   SDOperand N1 = N->getOperand(1);
1295   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1296   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1297   MVT::ValueType VT = N->getValueType(0);
1298
1299   // fold (srem c1, c2) -> c1%c2
1300   if (N0C && N1C && !N1C->isNullValue())
1301     return DAG.getNode(ISD::SREM, VT, N0, N1);
1302   // If we know the sign bits of both operands are zero, strength reduce to a
1303   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1304   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1305   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1306       DAG.MaskedValueIsZero(N0, SignBit))
1307     return DAG.getNode(ISD::UREM, VT, N0, N1);
1308
1309   // If X/C can be simplified by the division-by-constant logic, lower
1310   // X%C to the equivalent of X-X/C*C.
1311   if (N1C && !N1C->isNullValue()) {
1312     SDOperand Div = DAG.getNode(ISD::SDIV, VT, N0, N1);
1313     SDOperand OptimizedDiv = combine(Div.Val);
1314     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1315       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1316       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1317       AddToWorkList(Mul.Val);
1318       return Sub;
1319     }
1320   }
1321
1322   // undef % X -> 0
1323   if (N0.getOpcode() == ISD::UNDEF)
1324     return DAG.getConstant(0, VT);
1325   // X % undef -> undef
1326   if (N1.getOpcode() == ISD::UNDEF)
1327     return N1;
1328
1329   return SDOperand();
1330 }
1331
1332 SDOperand DAGCombiner::visitUREM(SDNode *N) {
1333   SDOperand N0 = N->getOperand(0);
1334   SDOperand N1 = N->getOperand(1);
1335   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1336   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1337   MVT::ValueType VT = N->getValueType(0);
1338
1339   // fold (urem c1, c2) -> c1%c2
1340   if (N0C && N1C && !N1C->isNullValue())
1341     return DAG.getNode(ISD::UREM, VT, N0, N1);
1342   // fold (urem x, pow2) -> (and x, pow2-1)
1343   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
1344     return DAG.getNode(ISD::AND, VT, N0, DAG.getConstant(N1C->getValue()-1,VT));
1345   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1346   if (N1.getOpcode() == ISD::SHL) {
1347     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1348       if (isPowerOf2_64(SHC->getValue())) {
1349         SDOperand Add = DAG.getNode(ISD::ADD, VT, N1,DAG.getConstant(~0ULL,VT));
1350         AddToWorkList(Add.Val);
1351         return DAG.getNode(ISD::AND, VT, N0, Add);
1352       }
1353     }
1354   }
1355
1356   // If X/C can be simplified by the division-by-constant logic, lower
1357   // X%C to the equivalent of X-X/C*C.
1358   if (N1C && !N1C->isNullValue()) {
1359     SDOperand Div = DAG.getNode(ISD::UDIV, VT, N0, N1);
1360     SDOperand OptimizedDiv = combine(Div.Val);
1361     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1362       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1363       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1364       AddToWorkList(Mul.Val);
1365       return Sub;
1366     }
1367   }
1368
1369   // undef % X -> 0
1370   if (N0.getOpcode() == ISD::UNDEF)
1371     return DAG.getConstant(0, VT);
1372   // X % undef -> undef
1373   if (N1.getOpcode() == ISD::UNDEF)
1374     return N1;
1375
1376   return SDOperand();
1377 }
1378
1379 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
1380   SDOperand N0 = N->getOperand(0);
1381   SDOperand N1 = N->getOperand(1);
1382   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1383   MVT::ValueType VT = N->getValueType(0);
1384
1385   // fold (mulhs x, 0) -> 0
1386   if (N1C && N1C->isNullValue())
1387     return N1;
1388   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1389   if (N1C && N1C->getValue() == 1)
1390     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
1391                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
1392                                        TLI.getShiftAmountTy()));
1393   // fold (mulhs x, undef) -> 0
1394   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1395     return DAG.getConstant(0, VT);
1396
1397   return SDOperand();
1398 }
1399
1400 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
1401   SDOperand N0 = N->getOperand(0);
1402   SDOperand N1 = N->getOperand(1);
1403   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1404   MVT::ValueType VT = N->getValueType(0);
1405
1406   // fold (mulhu x, 0) -> 0
1407   if (N1C && N1C->isNullValue())
1408     return N1;
1409   // fold (mulhu x, 1) -> 0
1410   if (N1C && N1C->getValue() == 1)
1411     return DAG.getConstant(0, N0.getValueType());
1412   // fold (mulhu x, undef) -> 0
1413   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1414     return DAG.getConstant(0, VT);
1415
1416   return SDOperand();
1417 }
1418
1419 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1420 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1421 /// that are being performed. Return true if a simplification was made.
1422 ///
1423 bool DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N,
1424                                              unsigned LoOp, unsigned HiOp) {
1425   // If the high half is not needed, just compute the low half.
1426   bool HiExists = N->hasAnyUseOfValue(1);
1427   if (!HiExists &&
1428       (!AfterLegalize ||
1429        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1430     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0),
1431                                   DAG.getNode(LoOp, N->getValueType(0),
1432                                               N->op_begin(),
1433                                               N->getNumOperands()));
1434     return true;
1435   }
1436
1437   // If the low half is not needed, just compute the high half.
1438   bool LoExists = N->hasAnyUseOfValue(0);
1439   if (!LoExists &&
1440       (!AfterLegalize ||
1441        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1442     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1),
1443                                   DAG.getNode(HiOp, N->getValueType(1),
1444                                               N->op_begin(),
1445                                               N->getNumOperands()));
1446     return true;
1447   }
1448
1449   // If both halves are used, return as it is.
1450   if (LoExists && HiExists)
1451     return false;
1452
1453   // If the two computed results can be simplified separately, separate them.
1454   bool RetVal = false;
1455   if (LoExists) {
1456     SDOperand Lo = DAG.getNode(LoOp, N->getValueType(0),
1457                                N->op_begin(), N->getNumOperands());
1458     SDOperand LoOpt = combine(Lo.Val);
1459     if (LoOpt.Val && LoOpt != Lo &&
1460         TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())) {
1461       RetVal = true;
1462       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), LoOpt);
1463     }
1464   }
1465
1466   if (HiExists) {
1467     SDOperand Hi = DAG.getNode(HiOp, N->getValueType(1),
1468                                N->op_begin(), N->getNumOperands());
1469     SDOperand HiOpt = combine(Hi.Val);
1470     if (HiOpt.Val && HiOpt != Hi &&
1471         TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())) {
1472       RetVal = true;
1473       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), HiOpt);
1474     }
1475   }
1476
1477   return RetVal;
1478 }
1479
1480 SDOperand DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1481
1482   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS))
1483     return SDOperand();
1484
1485   return SDOperand();
1486 }
1487
1488 SDOperand DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1489
1490   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU))
1491     return SDOperand();
1492
1493   return SDOperand();
1494 }
1495
1496 SDOperand DAGCombiner::visitSDIVREM(SDNode *N) {
1497
1498   if (SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM))
1499     return SDOperand();
1500
1501   return SDOperand();
1502 }
1503
1504 SDOperand DAGCombiner::visitUDIVREM(SDNode *N) {
1505
1506   if (SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM))
1507     return SDOperand();
1508
1509   return SDOperand();
1510 }
1511
1512 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1513 /// two operands of the same opcode, try to simplify it.
1514 SDOperand DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1515   SDOperand N0 = N->getOperand(0), N1 = N->getOperand(1);
1516   MVT::ValueType VT = N0.getValueType();
1517   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1518
1519   // For each of OP in AND/OR/XOR:
1520   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1521   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1522   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1523   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1524   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1525        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1526       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1527     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1528                                    N0.getOperand(0).getValueType(),
1529                                    N0.getOperand(0), N1.getOperand(0));
1530     AddToWorkList(ORNode.Val);
1531     return DAG.getNode(N0.getOpcode(), VT, ORNode);
1532   }
1533
1534   // For each of OP in SHL/SRL/SRA/AND...
1535   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1536   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1537   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1538   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1539        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1540       N0.getOperand(1) == N1.getOperand(1)) {
1541     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1542                                    N0.getOperand(0).getValueType(),
1543                                    N0.getOperand(0), N1.getOperand(0));
1544     AddToWorkList(ORNode.Val);
1545     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1546   }
1547
1548   return SDOperand();
1549 }
1550
1551 SDOperand DAGCombiner::visitAND(SDNode *N) {
1552   SDOperand N0 = N->getOperand(0);
1553   SDOperand N1 = N->getOperand(1);
1554   SDOperand LL, LR, RL, RR, CC0, CC1;
1555   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1556   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1557   MVT::ValueType VT = N1.getValueType();
1558
1559   // fold vector ops
1560   if (MVT::isVector(VT)) {
1561     SDOperand FoldedVOp = SimplifyVBinOp(N);
1562     if (FoldedVOp.Val) return FoldedVOp;
1563   }
1564
1565   // fold (and x, undef) -> 0
1566   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1567     return DAG.getConstant(0, VT);
1568   // fold (and c1, c2) -> c1&c2
1569   if (N0C && N1C)
1570     return DAG.getNode(ISD::AND, VT, N0, N1);
1571   // canonicalize constant to RHS
1572   if (N0C && !N1C)
1573     return DAG.getNode(ISD::AND, VT, N1, N0);
1574   // fold (and x, -1) -> x
1575   if (N1C && N1C->isAllOnesValue())
1576     return N0;
1577   // if (and x, c) is known to be zero, return 0
1578   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1579     return DAG.getConstant(0, VT);
1580   // reassociate and
1581   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1582   if (RAND.Val != 0)
1583     return RAND;
1584   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1585   if (N1C && N0.getOpcode() == ISD::OR)
1586     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1587       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
1588         return N1;
1589   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1590   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1591     unsigned InMask = MVT::getIntVTBitMask(N0.getOperand(0).getValueType());
1592     if (DAG.MaskedValueIsZero(N0.getOperand(0),
1593                               ~N1C->getValue() & InMask)) {
1594       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1595                                    N0.getOperand(0));
1596
1597       // Replace uses of the AND with uses of the Zero extend node.
1598       CombineTo(N, Zext);
1599
1600       // We actually want to replace all uses of the any_extend with the
1601       // zero_extend, to avoid duplicating things.  This will later cause this
1602       // AND to be folded.
1603       CombineTo(N0.Val, Zext);
1604       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1605     }
1606   }
1607   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1608   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1609     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1610     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1611
1612     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1613         MVT::isInteger(LL.getValueType())) {
1614       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1615       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
1616         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1617         AddToWorkList(ORNode.Val);
1618         return DAG.getSetCC(VT, ORNode, LR, Op1);
1619       }
1620       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1621       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1622         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1623         AddToWorkList(ANDNode.Val);
1624         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1625       }
1626       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1627       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1628         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1629         AddToWorkList(ORNode.Val);
1630         return DAG.getSetCC(VT, ORNode, LR, Op1);
1631       }
1632     }
1633     // canonicalize equivalent to ll == rl
1634     if (LL == RR && LR == RL) {
1635       Op1 = ISD::getSetCCSwappedOperands(Op1);
1636       std::swap(RL, RR);
1637     }
1638     if (LL == RL && LR == RR) {
1639       bool isInteger = MVT::isInteger(LL.getValueType());
1640       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1641       if (Result != ISD::SETCC_INVALID)
1642         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1643     }
1644   }
1645
1646   // Simplify: and (op x...), (op y...)  -> (op (and x, y))
1647   if (N0.getOpcode() == N1.getOpcode()) {
1648     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1649     if (Tmp.Val) return Tmp;
1650   }
1651
1652   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1653   // fold (and (sra)) -> (and (srl)) when possible.
1654   if (!MVT::isVector(VT) &&
1655       SimplifyDemandedBits(SDOperand(N, 0)))
1656     return SDOperand(N, 0);
1657   // fold (zext_inreg (extload x)) -> (zextload x)
1658   if (ISD::isEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val)) {
1659     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1660     MVT::ValueType EVT = LN0->getLoadedVT();
1661     // If we zero all the possible extended bits, then we can turn this into
1662     // a zextload if we are running before legalize or the operation is legal.
1663     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1664         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1665       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1666                                          LN0->getBasePtr(), LN0->getSrcValue(),
1667                                          LN0->getSrcValueOffset(), EVT,
1668                                          LN0->isVolatile(),
1669                                          LN0->getAlignment());
1670       AddToWorkList(N);
1671       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1672       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1673     }
1674   }
1675   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1676   if (ISD::isSEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
1677       N0.hasOneUse()) {
1678     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1679     MVT::ValueType EVT = LN0->getLoadedVT();
1680     // If we zero all the possible extended bits, then we can turn this into
1681     // a zextload if we are running before legalize or the operation is legal.
1682     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1683         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1684       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1685                                          LN0->getBasePtr(), LN0->getSrcValue(),
1686                                          LN0->getSrcValueOffset(), EVT,
1687                                          LN0->isVolatile(),
1688                                          LN0->getAlignment());
1689       AddToWorkList(N);
1690       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1691       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1692     }
1693   }
1694
1695   // fold (and (load x), 255) -> (zextload x, i8)
1696   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1697   if (N1C && N0.getOpcode() == ISD::LOAD) {
1698     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1699     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1700         LN0->getAddressingMode() == ISD::UNINDEXED &&
1701         N0.hasOneUse()) {
1702       MVT::ValueType EVT, LoadedVT;
1703       if (N1C->getValue() == 255)
1704         EVT = MVT::i8;
1705       else if (N1C->getValue() == 65535)
1706         EVT = MVT::i16;
1707       else if (N1C->getValue() == ~0U)
1708         EVT = MVT::i32;
1709       else
1710         EVT = MVT::Other;
1711
1712       LoadedVT = LN0->getLoadedVT();
1713       if (EVT != MVT::Other && LoadedVT > EVT &&
1714           (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1715         MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1716         // For big endian targets, we need to add an offset to the pointer to
1717         // load the correct bytes.  For little endian systems, we merely need to
1718         // read fewer bytes from the same pointer.
1719         unsigned LVTStoreBytes = MVT::getStoreSizeInBits(LoadedVT)/8;
1720         unsigned EVTStoreBytes = MVT::getStoreSizeInBits(EVT)/8;
1721         unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
1722         unsigned Alignment = LN0->getAlignment();
1723         SDOperand NewPtr = LN0->getBasePtr();
1724         if (!TLI.isLittleEndian()) {
1725           NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1726                                DAG.getConstant(PtrOff, PtrType));
1727           Alignment = MinAlign(Alignment, PtrOff);
1728         }
1729         AddToWorkList(NewPtr.Val);
1730         SDOperand Load =
1731           DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(), NewPtr,
1732                          LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
1733                          LN0->isVolatile(), Alignment);
1734         AddToWorkList(N);
1735         CombineTo(N0.Val, Load, Load.getValue(1));
1736         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1737       }
1738     }
1739   }
1740
1741   return SDOperand();
1742 }
1743
1744 SDOperand DAGCombiner::visitOR(SDNode *N) {
1745   SDOperand N0 = N->getOperand(0);
1746   SDOperand N1 = N->getOperand(1);
1747   SDOperand LL, LR, RL, RR, CC0, CC1;
1748   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1749   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1750   MVT::ValueType VT = N1.getValueType();
1751   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1752
1753   // fold vector ops
1754   if (MVT::isVector(VT)) {
1755     SDOperand FoldedVOp = SimplifyVBinOp(N);
1756     if (FoldedVOp.Val) return FoldedVOp;
1757   }
1758
1759   // fold (or x, undef) -> -1
1760   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1761     return DAG.getConstant(~0ULL, VT);
1762   // fold (or c1, c2) -> c1|c2
1763   if (N0C && N1C)
1764     return DAG.getNode(ISD::OR, VT, N0, N1);
1765   // canonicalize constant to RHS
1766   if (N0C && !N1C)
1767     return DAG.getNode(ISD::OR, VT, N1, N0);
1768   // fold (or x, 0) -> x
1769   if (N1C && N1C->isNullValue())
1770     return N0;
1771   // fold (or x, -1) -> -1
1772   if (N1C && N1C->isAllOnesValue())
1773     return N1;
1774   // fold (or x, c) -> c iff (x & ~c) == 0
1775   if (N1C &&
1776       DAG.MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits))))
1777     return N1;
1778   // reassociate or
1779   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1780   if (ROR.Val != 0)
1781     return ROR;
1782   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1783   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1784              isa<ConstantSDNode>(N0.getOperand(1))) {
1785     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1786     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1787                                                  N1),
1788                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1789   }
1790   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1791   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1792     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1793     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1794
1795     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1796         MVT::isInteger(LL.getValueType())) {
1797       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1798       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1799       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1800           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1801         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1802         AddToWorkList(ORNode.Val);
1803         return DAG.getSetCC(VT, ORNode, LR, Op1);
1804       }
1805       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1806       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1807       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1808           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1809         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1810         AddToWorkList(ANDNode.Val);
1811         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1812       }
1813     }
1814     // canonicalize equivalent to ll == rl
1815     if (LL == RR && LR == RL) {
1816       Op1 = ISD::getSetCCSwappedOperands(Op1);
1817       std::swap(RL, RR);
1818     }
1819     if (LL == RL && LR == RR) {
1820       bool isInteger = MVT::isInteger(LL.getValueType());
1821       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1822       if (Result != ISD::SETCC_INVALID)
1823         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1824     }
1825   }
1826
1827   // Simplify: or (op x...), (op y...)  -> (op (or x, y))
1828   if (N0.getOpcode() == N1.getOpcode()) {
1829     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1830     if (Tmp.Val) return Tmp;
1831   }
1832
1833   // (X & C1) | (Y & C2)  -> (X|Y) & C3  if possible.
1834   if (N0.getOpcode() == ISD::AND &&
1835       N1.getOpcode() == ISD::AND &&
1836       N0.getOperand(1).getOpcode() == ISD::Constant &&
1837       N1.getOperand(1).getOpcode() == ISD::Constant &&
1838       // Don't increase # computations.
1839       (N0.Val->hasOneUse() || N1.Val->hasOneUse())) {
1840     // We can only do this xform if we know that bits from X that are set in C2
1841     // but not in C1 are already zero.  Likewise for Y.
1842     uint64_t LHSMask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1843     uint64_t RHSMask = cast<ConstantSDNode>(N1.getOperand(1))->getValue();
1844
1845     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
1846         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
1847       SDOperand X =DAG.getNode(ISD::OR, VT, N0.getOperand(0), N1.getOperand(0));
1848       return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(LHSMask|RHSMask, VT));
1849     }
1850   }
1851
1852
1853   // See if this is some rotate idiom.
1854   if (SDNode *Rot = MatchRotate(N0, N1))
1855     return SDOperand(Rot, 0);
1856
1857   return SDOperand();
1858 }
1859
1860
1861 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
1862 static bool MatchRotateHalf(SDOperand Op, SDOperand &Shift, SDOperand &Mask) {
1863   if (Op.getOpcode() == ISD::AND) {
1864     if (isa<ConstantSDNode>(Op.getOperand(1))) {
1865       Mask = Op.getOperand(1);
1866       Op = Op.getOperand(0);
1867     } else {
1868       return false;
1869     }
1870   }
1871
1872   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
1873     Shift = Op;
1874     return true;
1875   }
1876   return false;
1877 }
1878
1879
1880 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
1881 // idioms for rotate, and if the target supports rotation instructions, generate
1882 // a rot[lr].
1883 SDNode *DAGCombiner::MatchRotate(SDOperand LHS, SDOperand RHS) {
1884   // Must be a legal type.  Expanded an promoted things won't work with rotates.
1885   MVT::ValueType VT = LHS.getValueType();
1886   if (!TLI.isTypeLegal(VT)) return 0;
1887
1888   // The target must have at least one rotate flavor.
1889   bool HasROTL = TLI.isOperationLegal(ISD::ROTL, VT);
1890   bool HasROTR = TLI.isOperationLegal(ISD::ROTR, VT);
1891   if (!HasROTL && !HasROTR) return 0;
1892
1893   // Match "(X shl/srl V1) & V2" where V2 may not be present.
1894   SDOperand LHSShift;   // The shift.
1895   SDOperand LHSMask;    // AND value if any.
1896   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
1897     return 0; // Not part of a rotate.
1898
1899   SDOperand RHSShift;   // The shift.
1900   SDOperand RHSMask;    // AND value if any.
1901   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
1902     return 0; // Not part of a rotate.
1903
1904   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
1905     return 0;   // Not shifting the same value.
1906
1907   if (LHSShift.getOpcode() == RHSShift.getOpcode())
1908     return 0;   // Shifts must disagree.
1909
1910   // Canonicalize shl to left side in a shl/srl pair.
1911   if (RHSShift.getOpcode() == ISD::SHL) {
1912     std::swap(LHS, RHS);
1913     std::swap(LHSShift, RHSShift);
1914     std::swap(LHSMask , RHSMask );
1915   }
1916
1917   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1918   SDOperand LHSShiftArg = LHSShift.getOperand(0);
1919   SDOperand LHSShiftAmt = LHSShift.getOperand(1);
1920   SDOperand RHSShiftAmt = RHSShift.getOperand(1);
1921
1922   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1923   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
1924   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
1925       RHSShiftAmt.getOpcode() == ISD::Constant) {
1926     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getValue();
1927     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getValue();
1928     if ((LShVal + RShVal) != OpSizeInBits)
1929       return 0;
1930
1931     SDOperand Rot;
1932     if (HasROTL)
1933       Rot = DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt);
1934     else
1935       Rot = DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt);
1936
1937     // If there is an AND of either shifted operand, apply it to the result.
1938     if (LHSMask.Val || RHSMask.Val) {
1939       uint64_t Mask = MVT::getIntVTBitMask(VT);
1940
1941       if (LHSMask.Val) {
1942         uint64_t RHSBits = (1ULL << LShVal)-1;
1943         Mask &= cast<ConstantSDNode>(LHSMask)->getValue() | RHSBits;
1944       }
1945       if (RHSMask.Val) {
1946         uint64_t LHSBits = ~((1ULL << (OpSizeInBits-RShVal))-1);
1947         Mask &= cast<ConstantSDNode>(RHSMask)->getValue() | LHSBits;
1948       }
1949
1950       Rot = DAG.getNode(ISD::AND, VT, Rot, DAG.getConstant(Mask, VT));
1951     }
1952
1953     return Rot.Val;
1954   }
1955
1956   // If there is a mask here, and we have a variable shift, we can't be sure
1957   // that we're masking out the right stuff.
1958   if (LHSMask.Val || RHSMask.Val)
1959     return 0;
1960
1961   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
1962   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
1963   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
1964       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
1965     if (ConstantSDNode *SUBC =
1966           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
1967       if (SUBC->getValue() == OpSizeInBits)
1968         if (HasROTL)
1969           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1970         else
1971           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1972     }
1973   }
1974
1975   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
1976   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
1977   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
1978       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
1979     if (ConstantSDNode *SUBC =
1980           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
1981       if (SUBC->getValue() == OpSizeInBits)
1982         if (HasROTL)
1983           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1984         else
1985           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1986     }
1987   }
1988
1989   // Look for sign/zext/any-extended cases:
1990   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1991        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1992        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND) &&
1993       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1994        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1995        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND)) {
1996     SDOperand LExtOp0 = LHSShiftAmt.getOperand(0);
1997     SDOperand RExtOp0 = RHSShiftAmt.getOperand(0);
1998     if (RExtOp0.getOpcode() == ISD::SUB &&
1999         RExtOp0.getOperand(1) == LExtOp0) {
2000       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2001       //   (rotr x, y)
2002       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2003       //   (rotl x, (sub 32, y))
2004       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2005         if (SUBC->getValue() == OpSizeInBits) {
2006           if (HasROTL)
2007             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2008           else
2009             return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
2010         }
2011       }
2012     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2013                RExtOp0 == LExtOp0.getOperand(1)) {
2014       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2015       //   (rotl x, y)
2016       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2017       //   (rotr x, (sub 32, y))
2018       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2019         if (SUBC->getValue() == OpSizeInBits) {
2020           if (HasROTL)
2021             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, RHSShiftAmt).Val;
2022           else
2023             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2024         }
2025       }
2026     }
2027   }
2028
2029   return 0;
2030 }
2031
2032
2033 SDOperand DAGCombiner::visitXOR(SDNode *N) {
2034   SDOperand N0 = N->getOperand(0);
2035   SDOperand N1 = N->getOperand(1);
2036   SDOperand LHS, RHS, CC;
2037   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2038   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2039   MVT::ValueType VT = N0.getValueType();
2040
2041   // fold vector ops
2042   if (MVT::isVector(VT)) {
2043     SDOperand FoldedVOp = SimplifyVBinOp(N);
2044     if (FoldedVOp.Val) return FoldedVOp;
2045   }
2046
2047   // fold (xor x, undef) -> undef
2048   if (N0.getOpcode() == ISD::UNDEF)
2049     return N0;
2050   if (N1.getOpcode() == ISD::UNDEF)
2051     return N1;
2052   // fold (xor c1, c2) -> c1^c2
2053   if (N0C && N1C)
2054     return DAG.getNode(ISD::XOR, VT, N0, N1);
2055   // canonicalize constant to RHS
2056   if (N0C && !N1C)
2057     return DAG.getNode(ISD::XOR, VT, N1, N0);
2058   // fold (xor x, 0) -> x
2059   if (N1C && N1C->isNullValue())
2060     return N0;
2061   // reassociate xor
2062   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
2063   if (RXOR.Val != 0)
2064     return RXOR;
2065   // fold !(x cc y) -> (x !cc y)
2066   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2067     bool isInt = MVT::isInteger(LHS.getValueType());
2068     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2069                                                isInt);
2070     if (N0.getOpcode() == ISD::SETCC)
2071       return DAG.getSetCC(VT, LHS, RHS, NotCC);
2072     if (N0.getOpcode() == ISD::SELECT_CC)
2073       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
2074     assert(0 && "Unhandled SetCC Equivalent!");
2075     abort();
2076   }
2077   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2078   if (N1C && N1C->getValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2079       N0.Val->hasOneUse() && isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2080     SDOperand V = N0.getOperand(0);
2081     V = DAG.getNode(ISD::XOR, V.getValueType(), V,
2082                     DAG.getConstant(1, V.getValueType()));
2083     AddToWorkList(V.Val);
2084     return DAG.getNode(ISD::ZERO_EXTEND, VT, V);
2085   }
2086
2087   // fold !(x or y) -> (!x and !y) iff x or y are setcc
2088   if (N1C && N1C->getValue() == 1 && VT == MVT::i1 &&
2089       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2090     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2091     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2092       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2093       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2094       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2095       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2096       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2097     }
2098   }
2099   // fold !(x or y) -> (!x and !y) iff x or y are constants
2100   if (N1C && N1C->isAllOnesValue() &&
2101       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2102     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2103     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2104       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2105       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2106       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2107       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2108       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2109     }
2110   }
2111   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
2112   if (N1C && N0.getOpcode() == ISD::XOR) {
2113     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2114     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2115     if (N00C)
2116       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
2117                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
2118     if (N01C)
2119       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
2120                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
2121   }
2122   // fold (xor x, x) -> 0
2123   if (N0 == N1) {
2124     if (!MVT::isVector(VT)) {
2125       return DAG.getConstant(0, VT);
2126     } else if (!AfterLegalize || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
2127       // Produce a vector of zeros.
2128       SDOperand El = DAG.getConstant(0, MVT::getVectorElementType(VT));
2129       std::vector<SDOperand> Ops(MVT::getVectorNumElements(VT), El);
2130       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
2131     }
2132   }
2133
2134   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2135   if (N0.getOpcode() == N1.getOpcode()) {
2136     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2137     if (Tmp.Val) return Tmp;
2138   }
2139
2140   // Simplify the expression using non-local knowledge.
2141   if (!MVT::isVector(VT) &&
2142       SimplifyDemandedBits(SDOperand(N, 0)))
2143     return SDOperand(N, 0);
2144
2145   return SDOperand();
2146 }
2147
2148 SDOperand DAGCombiner::visitSHL(SDNode *N) {
2149   SDOperand N0 = N->getOperand(0);
2150   SDOperand N1 = N->getOperand(1);
2151   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2152   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2153   MVT::ValueType VT = N0.getValueType();
2154   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2155
2156   // fold (shl c1, c2) -> c1<<c2
2157   if (N0C && N1C)
2158     return DAG.getNode(ISD::SHL, VT, N0, N1);
2159   // fold (shl 0, x) -> 0
2160   if (N0C && N0C->isNullValue())
2161     return N0;
2162   // fold (shl x, c >= size(x)) -> undef
2163   if (N1C && N1C->getValue() >= OpSizeInBits)
2164     return DAG.getNode(ISD::UNDEF, VT);
2165   // fold (shl x, 0) -> x
2166   if (N1C && N1C->isNullValue())
2167     return N0;
2168   // if (shl x, c) is known to be zero, return 0
2169   if (DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
2170     return DAG.getConstant(0, VT);
2171   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2172     return SDOperand(N, 0);
2173   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
2174   if (N1C && N0.getOpcode() == ISD::SHL &&
2175       N0.getOperand(1).getOpcode() == ISD::Constant) {
2176     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2177     uint64_t c2 = N1C->getValue();
2178     if (c1 + c2 > OpSizeInBits)
2179       return DAG.getConstant(0, VT);
2180     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
2181                        DAG.getConstant(c1 + c2, N1.getValueType()));
2182   }
2183   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
2184   //                               (srl (and x, -1 << c1), c1-c2)
2185   if (N1C && N0.getOpcode() == ISD::SRL &&
2186       N0.getOperand(1).getOpcode() == ISD::Constant) {
2187     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2188     uint64_t c2 = N1C->getValue();
2189     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2190                                  DAG.getConstant(~0ULL << c1, VT));
2191     if (c2 > c1)
2192       return DAG.getNode(ISD::SHL, VT, Mask,
2193                          DAG.getConstant(c2-c1, N1.getValueType()));
2194     else
2195       return DAG.getNode(ISD::SRL, VT, Mask,
2196                          DAG.getConstant(c1-c2, N1.getValueType()));
2197   }
2198   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
2199   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2200     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2201                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
2202   return SDOperand();
2203 }
2204
2205 SDOperand DAGCombiner::visitSRA(SDNode *N) {
2206   SDOperand N0 = N->getOperand(0);
2207   SDOperand N1 = N->getOperand(1);
2208   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2209   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2210   MVT::ValueType VT = N0.getValueType();
2211
2212   // fold (sra c1, c2) -> c1>>c2
2213   if (N0C && N1C)
2214     return DAG.getNode(ISD::SRA, VT, N0, N1);
2215   // fold (sra 0, x) -> 0
2216   if (N0C && N0C->isNullValue())
2217     return N0;
2218   // fold (sra -1, x) -> -1
2219   if (N0C && N0C->isAllOnesValue())
2220     return N0;
2221   // fold (sra x, c >= size(x)) -> undef
2222   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
2223     return DAG.getNode(ISD::UNDEF, VT);
2224   // fold (sra x, 0) -> x
2225   if (N1C && N1C->isNullValue())
2226     return N0;
2227   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2228   // sext_inreg.
2229   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2230     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
2231     MVT::ValueType EVT;
2232     switch (LowBits) {
2233     default: EVT = MVT::Other; break;
2234     case  1: EVT = MVT::i1;    break;
2235     case  8: EVT = MVT::i8;    break;
2236     case 16: EVT = MVT::i16;   break;
2237     case 32: EVT = MVT::i32;   break;
2238     }
2239     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
2240       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
2241                          DAG.getValueType(EVT));
2242   }
2243
2244   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
2245   if (N1C && N0.getOpcode() == ISD::SRA) {
2246     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2247       unsigned Sum = N1C->getValue() + C1->getValue();
2248       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
2249       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
2250                          DAG.getConstant(Sum, N1C->getValueType(0)));
2251     }
2252   }
2253
2254   // Simplify, based on bits shifted out of the LHS.
2255   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2256     return SDOperand(N, 0);
2257
2258
2259   // If the sign bit is known to be zero, switch this to a SRL.
2260   if (DAG.MaskedValueIsZero(N0, MVT::getIntVTSignBit(VT)))
2261     return DAG.getNode(ISD::SRL, VT, N0, N1);
2262   return SDOperand();
2263 }
2264
2265 SDOperand DAGCombiner::visitSRL(SDNode *N) {
2266   SDOperand N0 = N->getOperand(0);
2267   SDOperand N1 = N->getOperand(1);
2268   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2269   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2270   MVT::ValueType VT = N0.getValueType();
2271   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2272
2273   // fold (srl c1, c2) -> c1 >>u c2
2274   if (N0C && N1C)
2275     return DAG.getNode(ISD::SRL, VT, N0, N1);
2276   // fold (srl 0, x) -> 0
2277   if (N0C && N0C->isNullValue())
2278     return N0;
2279   // fold (srl x, c >= size(x)) -> undef
2280   if (N1C && N1C->getValue() >= OpSizeInBits)
2281     return DAG.getNode(ISD::UNDEF, VT);
2282   // fold (srl x, 0) -> x
2283   if (N1C && N1C->isNullValue())
2284     return N0;
2285   // if (srl x, c) is known to be zero, return 0
2286   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits)))
2287     return DAG.getConstant(0, VT);
2288
2289   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
2290   if (N1C && N0.getOpcode() == ISD::SRL &&
2291       N0.getOperand(1).getOpcode() == ISD::Constant) {
2292     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2293     uint64_t c2 = N1C->getValue();
2294     if (c1 + c2 > OpSizeInBits)
2295       return DAG.getConstant(0, VT);
2296     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
2297                        DAG.getConstant(c1 + c2, N1.getValueType()));
2298   }
2299
2300   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2301   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2302     // Shifting in all undef bits?
2303     MVT::ValueType SmallVT = N0.getOperand(0).getValueType();
2304     if (N1C->getValue() >= MVT::getSizeInBits(SmallVT))
2305       return DAG.getNode(ISD::UNDEF, VT);
2306
2307     SDOperand SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
2308     AddToWorkList(SmallShift.Val);
2309     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
2310   }
2311
2312   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2313   // bit, which is unmodified by sra.
2314   if (N1C && N1C->getValue()+1 == MVT::getSizeInBits(VT)) {
2315     if (N0.getOpcode() == ISD::SRA)
2316       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
2317   }
2318
2319   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2320   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2321       N1C->getValue() == Log2_32(MVT::getSizeInBits(VT))) {
2322     uint64_t KnownZero, KnownOne, Mask = MVT::getIntVTBitMask(VT);
2323     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2324
2325     // If any of the input bits are KnownOne, then the input couldn't be all
2326     // zeros, thus the result of the srl will always be zero.
2327     if (KnownOne) return DAG.getConstant(0, VT);
2328
2329     // If all of the bits input the to ctlz node are known to be zero, then
2330     // the result of the ctlz is "32" and the result of the shift is one.
2331     uint64_t UnknownBits = ~KnownZero & Mask;
2332     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2333
2334     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2335     if ((UnknownBits & (UnknownBits-1)) == 0) {
2336       // Okay, we know that only that the single bit specified by UnknownBits
2337       // could be set on input to the CTLZ node.  If this bit is set, the SRL
2338       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
2339       // to an SRL,XOR pair, which is likely to simplify more.
2340       unsigned ShAmt = CountTrailingZeros_64(UnknownBits);
2341       SDOperand Op = N0.getOperand(0);
2342       if (ShAmt) {
2343         Op = DAG.getNode(ISD::SRL, VT, Op,
2344                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2345         AddToWorkList(Op.Val);
2346       }
2347       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
2348     }
2349   }
2350
2351   // fold operands of srl based on knowledge that the low bits are not
2352   // demanded.
2353   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2354     return SDOperand(N, 0);
2355
2356   return SDOperand();
2357 }
2358
2359 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
2360   SDOperand N0 = N->getOperand(0);
2361   MVT::ValueType VT = N->getValueType(0);
2362
2363   // fold (ctlz c1) -> c2
2364   if (isa<ConstantSDNode>(N0))
2365     return DAG.getNode(ISD::CTLZ, VT, N0);
2366   return SDOperand();
2367 }
2368
2369 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
2370   SDOperand N0 = N->getOperand(0);
2371   MVT::ValueType VT = N->getValueType(0);
2372
2373   // fold (cttz c1) -> c2
2374   if (isa<ConstantSDNode>(N0))
2375     return DAG.getNode(ISD::CTTZ, VT, N0);
2376   return SDOperand();
2377 }
2378
2379 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
2380   SDOperand N0 = N->getOperand(0);
2381   MVT::ValueType VT = N->getValueType(0);
2382
2383   // fold (ctpop c1) -> c2
2384   if (isa<ConstantSDNode>(N0))
2385     return DAG.getNode(ISD::CTPOP, VT, N0);
2386   return SDOperand();
2387 }
2388
2389 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
2390   SDOperand N0 = N->getOperand(0);
2391   SDOperand N1 = N->getOperand(1);
2392   SDOperand N2 = N->getOperand(2);
2393   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2394   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2395   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2396   MVT::ValueType VT = N->getValueType(0);
2397   MVT::ValueType VT0 = N0.getValueType();
2398
2399   // fold select C, X, X -> X
2400   if (N1 == N2)
2401     return N1;
2402   // fold select true, X, Y -> X
2403   if (N0C && !N0C->isNullValue())
2404     return N1;
2405   // fold select false, X, Y -> Y
2406   if (N0C && N0C->isNullValue())
2407     return N2;
2408   // fold select C, 1, X -> C | X
2409   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
2410     return DAG.getNode(ISD::OR, VT, N0, N2);
2411   // fold select C, 0, 1 -> ~C
2412   if (MVT::isInteger(VT) && MVT::isInteger(VT0) &&
2413       N1C && N2C && N1C->isNullValue() && N2C->getValue() == 1) {
2414     SDOperand XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2415     if (VT == VT0)
2416       return XORNode;
2417     AddToWorkList(XORNode.Val);
2418     if (MVT::getSizeInBits(VT) > MVT::getSizeInBits(VT0))
2419       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2420     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2421   }
2422   // fold select C, 0, X -> ~C & X
2423   if (VT == VT0 && N1C && N1C->isNullValue()) {
2424     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2425     AddToWorkList(XORNode.Val);
2426     return DAG.getNode(ISD::AND, VT, XORNode, N2);
2427   }
2428   // fold select C, X, 1 -> ~C | X
2429   if (VT == VT0 && N2C && N2C->getValue() == 1) {
2430     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2431     AddToWorkList(XORNode.Val);
2432     return DAG.getNode(ISD::OR, VT, XORNode, N1);
2433   }
2434   // fold select C, X, 0 -> C & X
2435   // FIXME: this should check for C type == X type, not i1?
2436   if (MVT::i1 == VT && N2C && N2C->isNullValue())
2437     return DAG.getNode(ISD::AND, VT, N0, N1);
2438   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2439   if (MVT::i1 == VT && N0 == N1)
2440     return DAG.getNode(ISD::OR, VT, N0, N2);
2441   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2442   if (MVT::i1 == VT && N0 == N2)
2443     return DAG.getNode(ISD::AND, VT, N0, N1);
2444
2445   // If we can fold this based on the true/false value, do so.
2446   if (SimplifySelectOps(N, N1, N2))
2447     return SDOperand(N, 0);  // Don't revisit N.
2448
2449   // fold selects based on a setcc into other things, such as min/max/abs
2450   if (N0.getOpcode() == ISD::SETCC)
2451     // FIXME:
2452     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2453     // having to say they don't support SELECT_CC on every type the DAG knows
2454     // about, since there is no way to mark an opcode illegal at all value types
2455     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
2456       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2457                          N1, N2, N0.getOperand(2));
2458     else
2459       return SimplifySelect(N0, N1, N2);
2460   return SDOperand();
2461 }
2462
2463 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
2464   SDOperand N0 = N->getOperand(0);
2465   SDOperand N1 = N->getOperand(1);
2466   SDOperand N2 = N->getOperand(2);
2467   SDOperand N3 = N->getOperand(3);
2468   SDOperand N4 = N->getOperand(4);
2469   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2470
2471   // fold select_cc lhs, rhs, x, x, cc -> x
2472   if (N2 == N3)
2473     return N2;
2474
2475   // Determine if the condition we're dealing with is constant
2476   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
2477   if (SCC.Val) AddToWorkList(SCC.Val);
2478
2479   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val)) {
2480     if (SCCC->getValue())
2481       return N2;    // cond always true -> true val
2482     else
2483       return N3;    // cond always false -> false val
2484   }
2485
2486   // Fold to a simpler select_cc
2487   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
2488     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2489                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2490                        SCC.getOperand(2));
2491
2492   // If we can fold this based on the true/false value, do so.
2493   if (SimplifySelectOps(N, N2, N3))
2494     return SDOperand(N, 0);  // Don't revisit N.
2495
2496   // fold select_cc into other things, such as min/max/abs
2497   return SimplifySelectCC(N0, N1, N2, N3, CC);
2498 }
2499
2500 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
2501   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2502                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2503 }
2504
2505 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2506 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2507 // transformation. Returns true if extension are possible and the above
2508 // mentioned transformation is profitable.
2509 static bool ExtendUsesToFormExtLoad(SDNode *N, SDOperand N0,
2510                                     unsigned ExtOpc,
2511                                     SmallVector<SDNode*, 4> &ExtendNodes,
2512                                     TargetLowering &TLI) {
2513   bool HasCopyToRegUses = false;
2514   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2515   for (SDNode::use_iterator UI = N0.Val->use_begin(), UE = N0.Val->use_end();
2516        UI != UE; ++UI) {
2517     SDNode *User = *UI;
2518     if (User == N)
2519       continue;
2520     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2521     if (User->getOpcode() == ISD::SETCC) {
2522       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2523       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2524         // Sign bits will be lost after a zext.
2525         return false;
2526       bool Add = false;
2527       for (unsigned i = 0; i != 2; ++i) {
2528         SDOperand UseOp = User->getOperand(i);
2529         if (UseOp == N0)
2530           continue;
2531         if (!isa<ConstantSDNode>(UseOp))
2532           return false;
2533         Add = true;
2534       }
2535       if (Add)
2536         ExtendNodes.push_back(User);
2537     } else {
2538       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2539         SDOperand UseOp = User->getOperand(i);
2540         if (UseOp == N0) {
2541           // If truncate from extended type to original load type is free
2542           // on this target, then it's ok to extend a CopyToReg.
2543           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2544             HasCopyToRegUses = true;
2545           else
2546             return false;
2547         }
2548       }
2549     }
2550   }
2551
2552   if (HasCopyToRegUses) {
2553     bool BothLiveOut = false;
2554     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2555          UI != UE; ++UI) {
2556       SDNode *User = *UI;
2557       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2558         SDOperand UseOp = User->getOperand(i);
2559         if (UseOp.Val == N && UseOp.ResNo == 0) {
2560           BothLiveOut = true;
2561           break;
2562         }
2563       }
2564     }
2565     if (BothLiveOut)
2566       // Both unextended and extended values are live out. There had better be
2567       // good a reason for the transformation.
2568       return ExtendNodes.size();
2569   }
2570   return true;
2571 }
2572
2573 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2574   SDOperand N0 = N->getOperand(0);
2575   MVT::ValueType VT = N->getValueType(0);
2576
2577   // fold (sext c1) -> c1
2578   if (isa<ConstantSDNode>(N0))
2579     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2580
2581   // fold (sext (sext x)) -> (sext x)
2582   // fold (sext (aext x)) -> (sext x)
2583   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2584     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
2585
2586   // fold (sext (truncate (load x))) -> (sext (smaller load x))
2587   // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
2588   if (N0.getOpcode() == ISD::TRUNCATE) {
2589     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2590     if (NarrowLoad.Val) {
2591       if (NarrowLoad.Val != N0.Val)
2592         CombineTo(N0.Val, NarrowLoad);
2593       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
2594     }
2595   }
2596
2597   // See if the value being truncated is already sign extended.  If so, just
2598   // eliminate the trunc/sext pair.
2599   if (N0.getOpcode() == ISD::TRUNCATE) {
2600     SDOperand Op = N0.getOperand(0);
2601     unsigned OpBits   = MVT::getSizeInBits(Op.getValueType());
2602     unsigned MidBits  = MVT::getSizeInBits(N0.getValueType());
2603     unsigned DestBits = MVT::getSizeInBits(VT);
2604     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
2605
2606     if (OpBits == DestBits) {
2607       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
2608       // bits, it is already ready.
2609       if (NumSignBits > DestBits-MidBits)
2610         return Op;
2611     } else if (OpBits < DestBits) {
2612       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
2613       // bits, just sext from i32.
2614       if (NumSignBits > OpBits-MidBits)
2615         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
2616     } else {
2617       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
2618       // bits, just truncate to i32.
2619       if (NumSignBits > OpBits-MidBits)
2620         return DAG.getNode(ISD::TRUNCATE, VT, Op);
2621     }
2622
2623     // fold (sext (truncate x)) -> (sextinreg x).
2624     if (!AfterLegalize || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
2625                                                N0.getValueType())) {
2626       if (Op.getValueType() < VT)
2627         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2628       else if (Op.getValueType() > VT)
2629         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2630       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
2631                          DAG.getValueType(N0.getValueType()));
2632     }
2633   }
2634
2635   // fold (sext (load x)) -> (sext (truncate (sextload x)))
2636   if (ISD::isNON_EXTLoad(N0.Val) &&
2637       (!AfterLegalize||TLI.isLoadXLegal(ISD::SEXTLOAD, N0.getValueType()))){
2638     bool DoXform = true;
2639     SmallVector<SDNode*, 4> SetCCs;
2640     if (!N0.hasOneUse())
2641       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
2642     if (DoXform) {
2643       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2644       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2645                                          LN0->getBasePtr(), LN0->getSrcValue(),
2646                                          LN0->getSrcValueOffset(),
2647                                          N0.getValueType(),
2648                                          LN0->isVolatile(),
2649                                          LN0->getAlignment());
2650       CombineTo(N, ExtLoad);
2651       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2652       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2653       // Extend SetCC uses if necessary.
2654       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2655         SDNode *SetCC = SetCCs[i];
2656         SmallVector<SDOperand, 4> Ops;
2657         for (unsigned j = 0; j != 2; ++j) {
2658           SDOperand SOp = SetCC->getOperand(j);
2659           if (SOp == Trunc)
2660             Ops.push_back(ExtLoad);
2661           else
2662             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, VT, SOp));
2663           }
2664         Ops.push_back(SetCC->getOperand(2));
2665         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2666                                      &Ops[0], Ops.size()));
2667       }
2668       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2669     }
2670   }
2671
2672   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
2673   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
2674   if ((ISD::isSEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2675       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2676     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2677     MVT::ValueType EVT = LN0->getLoadedVT();
2678     if (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT)) {
2679       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2680                                          LN0->getBasePtr(), LN0->getSrcValue(),
2681                                          LN0->getSrcValueOffset(), EVT,
2682                                          LN0->isVolatile(),
2683                                          LN0->getAlignment());
2684       CombineTo(N, ExtLoad);
2685       CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2686                 ExtLoad.getValue(1));
2687       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2688     }
2689   }
2690
2691   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
2692   if (N0.getOpcode() == ISD::SETCC) {
2693     SDOperand SCC =
2694       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2695                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
2696                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2697     if (SCC.Val) return SCC;
2698   }
2699
2700   return SDOperand();
2701 }
2702
2703 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
2704   SDOperand N0 = N->getOperand(0);
2705   MVT::ValueType VT = N->getValueType(0);
2706
2707   // fold (zext c1) -> c1
2708   if (isa<ConstantSDNode>(N0))
2709     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2710   // fold (zext (zext x)) -> (zext x)
2711   // fold (zext (aext x)) -> (zext x)
2712   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2713     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
2714
2715   // fold (zext (truncate (load x))) -> (zext (smaller load x))
2716   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
2717   if (N0.getOpcode() == ISD::TRUNCATE) {
2718     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2719     if (NarrowLoad.Val) {
2720       if (NarrowLoad.Val != N0.Val)
2721         CombineTo(N0.Val, NarrowLoad);
2722       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
2723     }
2724   }
2725
2726   // fold (zext (truncate x)) -> (and x, mask)
2727   if (N0.getOpcode() == ISD::TRUNCATE &&
2728       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, VT))) {
2729     SDOperand Op = N0.getOperand(0);
2730     if (Op.getValueType() < VT) {
2731       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2732     } else if (Op.getValueType() > VT) {
2733       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2734     }
2735     return DAG.getZeroExtendInReg(Op, N0.getValueType());
2736   }
2737
2738   // fold (zext (and (trunc x), cst)) -> (and x, cst).
2739   if (N0.getOpcode() == ISD::AND &&
2740       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2741       N0.getOperand(1).getOpcode() == ISD::Constant) {
2742     SDOperand X = N0.getOperand(0).getOperand(0);
2743     if (X.getValueType() < VT) {
2744       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2745     } else if (X.getValueType() > VT) {
2746       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2747     }
2748     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2749     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2750   }
2751
2752   // fold (zext (load x)) -> (zext (truncate (zextload x)))
2753   if (ISD::isNON_EXTLoad(N0.Val) &&
2754       (!AfterLegalize||TLI.isLoadXLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
2755     bool DoXform = true;
2756     SmallVector<SDNode*, 4> SetCCs;
2757     if (!N0.hasOneUse())
2758       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
2759     if (DoXform) {
2760       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2761       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2762                                          LN0->getBasePtr(), LN0->getSrcValue(),
2763                                          LN0->getSrcValueOffset(),
2764                                          N0.getValueType(),
2765                                          LN0->isVolatile(),
2766                                          LN0->getAlignment());
2767       CombineTo(N, ExtLoad);
2768       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2769       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2770       // Extend SetCC uses if necessary.
2771       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2772         SDNode *SetCC = SetCCs[i];
2773         SmallVector<SDOperand, 4> Ops;
2774         for (unsigned j = 0; j != 2; ++j) {
2775           SDOperand SOp = SetCC->getOperand(j);
2776           if (SOp == Trunc)
2777             Ops.push_back(ExtLoad);
2778           else
2779             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND, VT, SOp));
2780           }
2781         Ops.push_back(SetCC->getOperand(2));
2782         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2783                                      &Ops[0], Ops.size()));
2784       }
2785       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2786     }
2787   }
2788
2789   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
2790   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
2791   if ((ISD::isZEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2792       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2793     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2794     MVT::ValueType EVT = LN0->getLoadedVT();
2795     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2796                                        LN0->getBasePtr(), LN0->getSrcValue(),
2797                                        LN0->getSrcValueOffset(), EVT,
2798                                        LN0->isVolatile(),
2799                                        LN0->getAlignment());
2800     CombineTo(N, ExtLoad);
2801     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2802               ExtLoad.getValue(1));
2803     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2804   }
2805
2806   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2807   if (N0.getOpcode() == ISD::SETCC) {
2808     SDOperand SCC =
2809       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2810                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2811                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2812     if (SCC.Val) return SCC;
2813   }
2814
2815   return SDOperand();
2816 }
2817
2818 SDOperand DAGCombiner::visitANY_EXTEND(SDNode *N) {
2819   SDOperand N0 = N->getOperand(0);
2820   MVT::ValueType VT = N->getValueType(0);
2821
2822   // fold (aext c1) -> c1
2823   if (isa<ConstantSDNode>(N0))
2824     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
2825   // fold (aext (aext x)) -> (aext x)
2826   // fold (aext (zext x)) -> (zext x)
2827   // fold (aext (sext x)) -> (sext x)
2828   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
2829       N0.getOpcode() == ISD::ZERO_EXTEND ||
2830       N0.getOpcode() == ISD::SIGN_EXTEND)
2831     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2832
2833   // fold (aext (truncate (load x))) -> (aext (smaller load x))
2834   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
2835   if (N0.getOpcode() == ISD::TRUNCATE) {
2836     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2837     if (NarrowLoad.Val) {
2838       if (NarrowLoad.Val != N0.Val)
2839         CombineTo(N0.Val, NarrowLoad);
2840       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
2841     }
2842   }
2843
2844   // fold (aext (truncate x))
2845   if (N0.getOpcode() == ISD::TRUNCATE) {
2846     SDOperand TruncOp = N0.getOperand(0);
2847     if (TruncOp.getValueType() == VT)
2848       return TruncOp; // x iff x size == zext size.
2849     if (TruncOp.getValueType() > VT)
2850       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
2851     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
2852   }
2853
2854   // fold (aext (and (trunc x), cst)) -> (and x, cst).
2855   if (N0.getOpcode() == ISD::AND &&
2856       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2857       N0.getOperand(1).getOpcode() == ISD::Constant) {
2858     SDOperand X = N0.getOperand(0).getOperand(0);
2859     if (X.getValueType() < VT) {
2860       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2861     } else if (X.getValueType() > VT) {
2862       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2863     }
2864     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2865     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2866   }
2867
2868   // fold (aext (load x)) -> (aext (truncate (extload x)))
2869   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2870       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
2871     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2872     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
2873                                        LN0->getBasePtr(), LN0->getSrcValue(),
2874                                        LN0->getSrcValueOffset(),
2875                                        N0.getValueType(),
2876                                        LN0->isVolatile(),
2877                                        LN0->getAlignment());
2878     CombineTo(N, ExtLoad);
2879     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2880               ExtLoad.getValue(1));
2881     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2882   }
2883
2884   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
2885   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
2886   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
2887   if (N0.getOpcode() == ISD::LOAD &&
2888       !ISD::isNON_EXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2889       N0.hasOneUse()) {
2890     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2891     MVT::ValueType EVT = LN0->getLoadedVT();
2892     SDOperand ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
2893                                        LN0->getChain(), LN0->getBasePtr(),
2894                                        LN0->getSrcValue(),
2895                                        LN0->getSrcValueOffset(), EVT,
2896                                        LN0->isVolatile(),
2897                                        LN0->getAlignment());
2898     CombineTo(N, ExtLoad);
2899     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2900               ExtLoad.getValue(1));
2901     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2902   }
2903
2904   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2905   if (N0.getOpcode() == ISD::SETCC) {
2906     SDOperand SCC =
2907       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2908                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2909                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2910     if (SCC.Val)
2911       return SCC;
2912   }
2913
2914   return SDOperand();
2915 }
2916
2917 /// GetDemandedBits - See if the specified operand can be simplified with the
2918 /// knowledge that only the bits specified by Mask are used.  If so, return the
2919 /// simpler operand, otherwise return a null SDOperand.
2920 SDOperand DAGCombiner::GetDemandedBits(SDOperand V, uint64_t Mask) {
2921   switch (V.getOpcode()) {
2922   default: break;
2923   case ISD::OR:
2924   case ISD::XOR:
2925     // If the LHS or RHS don't contribute bits to the or, drop them.
2926     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
2927       return V.getOperand(1);
2928     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
2929       return V.getOperand(0);
2930     break;
2931   case ISD::SRL:
2932     // Only look at single-use SRLs.
2933     if (!V.Val->hasOneUse())
2934       break;
2935     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
2936       // See if we can recursively simplify the LHS.
2937       unsigned Amt = RHSC->getValue();
2938       Mask = (Mask << Amt) & MVT::getIntVTBitMask(V.getValueType());
2939       SDOperand SimplifyLHS = GetDemandedBits(V.getOperand(0), Mask);
2940       if (SimplifyLHS.Val) {
2941         return DAG.getNode(ISD::SRL, V.getValueType(),
2942                            SimplifyLHS, V.getOperand(1));
2943       }
2944     }
2945   }
2946   return SDOperand();
2947 }
2948
2949 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
2950 /// bits and then truncated to a narrower type and where N is a multiple
2951 /// of number of bits of the narrower type, transform it to a narrower load
2952 /// from address + N / num of bits of new type. If the result is to be
2953 /// extended, also fold the extension to form a extending load.
2954 SDOperand DAGCombiner::ReduceLoadWidth(SDNode *N) {
2955   unsigned Opc = N->getOpcode();
2956   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
2957   SDOperand N0 = N->getOperand(0);
2958   MVT::ValueType VT = N->getValueType(0);
2959   MVT::ValueType EVT = N->getValueType(0);
2960
2961   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
2962   // extended to VT.
2963   if (Opc == ISD::SIGN_EXTEND_INREG) {
2964     ExtType = ISD::SEXTLOAD;
2965     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2966     if (AfterLegalize && !TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))
2967       return SDOperand();
2968   }
2969
2970   unsigned EVTBits = MVT::getSizeInBits(EVT);
2971   unsigned ShAmt = 0;
2972   bool CombineSRL =  false;
2973   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
2974     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2975       ShAmt = N01->getValue();
2976       // Is the shift amount a multiple of size of VT?
2977       if ((ShAmt & (EVTBits-1)) == 0) {
2978         N0 = N0.getOperand(0);
2979         if (MVT::getSizeInBits(N0.getValueType()) <= EVTBits)
2980           return SDOperand();
2981         CombineSRL = true;
2982       }
2983     }
2984   }
2985
2986   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2987       // Do not allow folding to i1 here.  i1 is implicitly stored in memory in
2988       // zero extended form: by shrinking the load, we lose track of the fact
2989       // that it is already zero extended.
2990       // FIXME: This should be reevaluated.
2991       VT != MVT::i1) {
2992     assert(MVT::getSizeInBits(N0.getValueType()) > EVTBits &&
2993            "Cannot truncate to larger type!");
2994     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2995     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
2996     // For big endian targets, we need to adjust the offset to the pointer to
2997     // load the correct bytes.
2998     if (!TLI.isLittleEndian()) {
2999       unsigned LVTStoreBits = MVT::getStoreSizeInBits(N0.getValueType());
3000       unsigned EVTStoreBits = MVT::getStoreSizeInBits(EVT);
3001       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3002     }
3003     uint64_t PtrOff =  ShAmt / 8;
3004     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3005     SDOperand NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
3006                                    DAG.getConstant(PtrOff, PtrType));
3007     AddToWorkList(NewPtr.Val);
3008     SDOperand Load = (ExtType == ISD::NON_EXTLOAD)
3009       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
3010                     LN0->getSrcValue(), LN0->getSrcValueOffset(),
3011                     LN0->isVolatile(), NewAlign)
3012       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
3013                        LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
3014                        LN0->isVolatile(), NewAlign);
3015     AddToWorkList(N);
3016     if (CombineSRL) {
3017       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1));
3018       CombineTo(N->getOperand(0).Val, Load);
3019     } else
3020       CombineTo(N0.Val, Load, Load.getValue(1));
3021     if (ShAmt) {
3022       if (Opc == ISD::SIGN_EXTEND_INREG)
3023         return DAG.getNode(Opc, VT, Load, N->getOperand(1));
3024       else
3025         return DAG.getNode(Opc, VT, Load);
3026     }
3027     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3028   }
3029
3030   return SDOperand();
3031 }
3032
3033
3034 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3035   SDOperand N0 = N->getOperand(0);
3036   SDOperand N1 = N->getOperand(1);
3037   MVT::ValueType VT = N->getValueType(0);
3038   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
3039   unsigned EVTBits = MVT::getSizeInBits(EVT);
3040
3041   // fold (sext_in_reg c1) -> c1
3042   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3043     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
3044
3045   // If the input is already sign extended, just drop the extension.
3046   if (DAG.ComputeNumSignBits(N0) >= MVT::getSizeInBits(VT)-EVTBits+1)
3047     return N0;
3048
3049   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3050   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3051       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
3052     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
3053   }
3054
3055   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3056   if (DAG.MaskedValueIsZero(N0, 1ULL << (EVTBits-1)))
3057     return DAG.getZeroExtendInReg(N0, EVT);
3058
3059   // fold operands of sext_in_reg based on knowledge that the top bits are not
3060   // demanded.
3061   if (SimplifyDemandedBits(SDOperand(N, 0)))
3062     return SDOperand(N, 0);
3063
3064   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3065   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3066   SDOperand NarrowLoad = ReduceLoadWidth(N);
3067   if (NarrowLoad.Val)
3068     return NarrowLoad;
3069
3070   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
3071   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
3072   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3073   if (N0.getOpcode() == ISD::SRL) {
3074     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3075       if (ShAmt->getValue()+EVTBits <= MVT::getSizeInBits(VT)) {
3076         // We can turn this into an SRA iff the input to the SRL is already sign
3077         // extended enough.
3078         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3079         if (MVT::getSizeInBits(VT)-(ShAmt->getValue()+EVTBits) < InSignBits)
3080           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
3081       }
3082   }
3083
3084   // fold (sext_inreg (extload x)) -> (sextload x)
3085   if (ISD::isEXTLoad(N0.Val) &&
3086       ISD::isUNINDEXEDLoad(N0.Val) &&
3087       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3088       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3089     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3090     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3091                                        LN0->getBasePtr(), LN0->getSrcValue(),
3092                                        LN0->getSrcValueOffset(), EVT,
3093                                        LN0->isVolatile(),
3094                                        LN0->getAlignment());
3095     CombineTo(N, ExtLoad);
3096     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3097     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3098   }
3099   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3100   if (ISD::isZEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
3101       N0.hasOneUse() &&
3102       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3103       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3104     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3105     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3106                                        LN0->getBasePtr(), LN0->getSrcValue(),
3107                                        LN0->getSrcValueOffset(), EVT,
3108                                        LN0->isVolatile(),
3109                                        LN0->getAlignment());
3110     CombineTo(N, ExtLoad);
3111     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3112     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3113   }
3114   return SDOperand();
3115 }
3116
3117 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
3118   SDOperand N0 = N->getOperand(0);
3119   MVT::ValueType VT = N->getValueType(0);
3120
3121   // noop truncate
3122   if (N0.getValueType() == N->getValueType(0))
3123     return N0;
3124   // fold (truncate c1) -> c1
3125   if (isa<ConstantSDNode>(N0))
3126     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3127   // fold (truncate (truncate x)) -> (truncate x)
3128   if (N0.getOpcode() == ISD::TRUNCATE)
3129     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3130   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3131   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3132       N0.getOpcode() == ISD::ANY_EXTEND) {
3133     if (N0.getOperand(0).getValueType() < VT)
3134       // if the source is smaller than the dest, we still need an extend
3135       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3136     else if (N0.getOperand(0).getValueType() > VT)
3137       // if the source is larger than the dest, than we just need the truncate
3138       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3139     else
3140       // if the source and dest are the same type, we can drop both the extend
3141       // and the truncate
3142       return N0.getOperand(0);
3143   }
3144
3145   // See if we can simplify the input to this truncate through knowledge that
3146   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3147   // -> trunc y
3148   SDOperand Shorter = GetDemandedBits(N0, MVT::getIntVTBitMask(VT));
3149   if (Shorter.Val)
3150     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3151
3152   // fold (truncate (load x)) -> (smaller load x)
3153   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3154   return ReduceLoadWidth(N);
3155 }
3156
3157 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3158   SDOperand N0 = N->getOperand(0);
3159   MVT::ValueType VT = N->getValueType(0);
3160
3161   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3162   // Only do this before legalize, since afterward the target may be depending
3163   // on the bitconvert.
3164   // First check to see if this is all constant.
3165   if (!AfterLegalize &&
3166       N0.getOpcode() == ISD::BUILD_VECTOR && N0.Val->hasOneUse() &&
3167       MVT::isVector(VT)) {
3168     bool isSimple = true;
3169     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3170       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3171           N0.getOperand(i).getOpcode() != ISD::Constant &&
3172           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3173         isSimple = false;
3174         break;
3175       }
3176
3177     MVT::ValueType DestEltVT = MVT::getVectorElementType(N->getValueType(0));
3178     assert(!MVT::isVector(DestEltVT) &&
3179            "Element type of vector ValueType must not be vector!");
3180     if (isSimple) {
3181       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.Val, DestEltVT);
3182     }
3183   }
3184
3185   // If the input is a constant, let getNode() fold it.
3186   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3187     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3188     if (Res.Val != N) return Res;
3189   }
3190
3191   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3192     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3193
3194   // fold (conv (load x)) -> (load (conv*)x)
3195   // If the resultant load doesn't need a higher alignment than the original!
3196   if (ISD::isNormalLoad(N0.Val) && N0.hasOneUse() &&
3197       TLI.isOperationLegal(ISD::LOAD, VT)) {
3198     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3199     unsigned Align = TLI.getTargetMachine().getTargetData()->
3200       getABITypeAlignment(MVT::getTypeForValueType(VT));
3201     unsigned OrigAlign = LN0->getAlignment();
3202     if (Align <= OrigAlign) {
3203       SDOperand Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3204                                    LN0->getSrcValue(), LN0->getSrcValueOffset(),
3205                                    LN0->isVolatile(), Align);
3206       AddToWorkList(N);
3207       CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3208                 Load.getValue(1));
3209       return Load;
3210     }
3211   }
3212
3213   return SDOperand();
3214 }
3215
3216 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3217 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3218 /// destination element value type.
3219 SDOperand DAGCombiner::
3220 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT::ValueType DstEltVT) {
3221   MVT::ValueType SrcEltVT = BV->getOperand(0).getValueType();
3222
3223   // If this is already the right type, we're done.
3224   if (SrcEltVT == DstEltVT) return SDOperand(BV, 0);
3225
3226   unsigned SrcBitSize = MVT::getSizeInBits(SrcEltVT);
3227   unsigned DstBitSize = MVT::getSizeInBits(DstEltVT);
3228
3229   // If this is a conversion of N elements of one type to N elements of another
3230   // type, convert each element.  This handles FP<->INT cases.
3231   if (SrcBitSize == DstBitSize) {
3232     SmallVector<SDOperand, 8> Ops;
3233     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3234       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3235       AddToWorkList(Ops.back().Val);
3236     }
3237     MVT::ValueType VT =
3238       MVT::getVectorType(DstEltVT,
3239                          MVT::getVectorNumElements(BV->getValueType(0)));
3240     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3241   }
3242
3243   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3244   // handle annoying details of growing/shrinking FP values, we convert them to
3245   // int first.
3246   if (MVT::isFloatingPoint(SrcEltVT)) {
3247     // Convert the input float vector to a int vector where the elements are the
3248     // same sizes.
3249     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3250     MVT::ValueType IntVT = SrcEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3251     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).Val;
3252     SrcEltVT = IntVT;
3253   }
3254
3255   // Now we know the input is an integer vector.  If the output is a FP type,
3256   // convert to integer first, then to FP of the right size.
3257   if (MVT::isFloatingPoint(DstEltVT)) {
3258     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3259     MVT::ValueType TmpVT = DstEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3260     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).Val;
3261
3262     // Next, convert to FP elements of the same size.
3263     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3264   }
3265
3266   // Okay, we know the src/dst types are both integers of differing types.
3267   // Handling growing first.
3268   assert(MVT::isInteger(SrcEltVT) && MVT::isInteger(DstEltVT));
3269   if (SrcBitSize < DstBitSize) {
3270     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3271
3272     SmallVector<SDOperand, 8> Ops;
3273     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3274          i += NumInputsPerOutput) {
3275       bool isLE = TLI.isLittleEndian();
3276       uint64_t NewBits = 0;
3277       bool EltIsUndef = true;
3278       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3279         // Shift the previously computed bits over.
3280         NewBits <<= SrcBitSize;
3281         SDOperand Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3282         if (Op.getOpcode() == ISD::UNDEF) continue;
3283         EltIsUndef = false;
3284
3285         NewBits |= cast<ConstantSDNode>(Op)->getValue();
3286       }
3287
3288       if (EltIsUndef)
3289         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3290       else
3291         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3292     }
3293
3294     MVT::ValueType VT = MVT::getVectorType(DstEltVT,
3295                                            Ops.size());
3296     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3297   }
3298
3299   // Finally, this must be the case where we are shrinking elements: each input
3300   // turns into multiple outputs.
3301   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3302   SmallVector<SDOperand, 8> Ops;
3303   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3304     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3305       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3306         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3307       continue;
3308     }
3309     uint64_t OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getValue();
3310
3311     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3312       unsigned ThisVal = OpVal & ((1ULL << DstBitSize)-1);
3313       OpVal >>= DstBitSize;
3314       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3315     }
3316
3317     // For big endian targets, swap the order of the pieces of each element.
3318     if (!TLI.isLittleEndian())
3319       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3320   }
3321   MVT::ValueType VT = MVT::getVectorType(DstEltVT, Ops.size());
3322   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3323 }
3324
3325
3326
3327 SDOperand DAGCombiner::visitFADD(SDNode *N) {
3328   SDOperand N0 = N->getOperand(0);
3329   SDOperand N1 = N->getOperand(1);
3330   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3331   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3332   MVT::ValueType VT = N->getValueType(0);
3333
3334   // fold vector ops
3335   if (MVT::isVector(VT)) {
3336     SDOperand FoldedVOp = SimplifyVBinOp(N);
3337     if (FoldedVOp.Val) return FoldedVOp;
3338   }
3339
3340   // fold (fadd c1, c2) -> c1+c2
3341   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3342     return DAG.getNode(ISD::FADD, VT, N0, N1);
3343   // canonicalize constant to RHS
3344   if (N0CFP && !N1CFP)
3345     return DAG.getNode(ISD::FADD, VT, N1, N0);
3346   // fold (A + (-B)) -> A-B
3347   if (isNegatibleForFree(N1) == 2)
3348     return DAG.getNode(ISD::FSUB, VT, N0, GetNegatedExpression(N1, DAG));
3349   // fold ((-A) + B) -> B-A
3350   if (isNegatibleForFree(N0) == 2)
3351     return DAG.getNode(ISD::FSUB, VT, N1, GetNegatedExpression(N0, DAG));
3352
3353   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3354   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3355       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3356     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3357                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3358
3359   return SDOperand();
3360 }
3361
3362 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
3363   SDOperand N0 = N->getOperand(0);
3364   SDOperand N1 = N->getOperand(1);
3365   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3366   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3367   MVT::ValueType VT = N->getValueType(0);
3368
3369   // fold vector ops
3370   if (MVT::isVector(VT)) {
3371     SDOperand FoldedVOp = SimplifyVBinOp(N);
3372     if (FoldedVOp.Val) return FoldedVOp;
3373   }
3374
3375   // fold (fsub c1, c2) -> c1-c2
3376   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3377     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3378   // fold (0-B) -> -B
3379   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3380     if (isNegatibleForFree(N1))
3381       return GetNegatedExpression(N1, DAG);
3382     return DAG.getNode(ISD::FNEG, VT, N1);
3383   }
3384   // fold (A-(-B)) -> A+B
3385   if (isNegatibleForFree(N1))
3386     return DAG.getNode(ISD::FADD, VT, N0, GetNegatedExpression(N1, DAG));
3387
3388   return SDOperand();
3389 }
3390
3391 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
3392   SDOperand N0 = N->getOperand(0);
3393   SDOperand N1 = N->getOperand(1);
3394   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3395   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3396   MVT::ValueType VT = N->getValueType(0);
3397
3398   // fold vector ops
3399   if (MVT::isVector(VT)) {
3400     SDOperand FoldedVOp = SimplifyVBinOp(N);
3401     if (FoldedVOp.Val) return FoldedVOp;
3402   }
3403
3404   // fold (fmul c1, c2) -> c1*c2
3405   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3406     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3407   // canonicalize constant to RHS
3408   if (N0CFP && !N1CFP)
3409     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3410   // fold (fmul X, 2.0) -> (fadd X, X)
3411   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3412     return DAG.getNode(ISD::FADD, VT, N0, N0);
3413   // fold (fmul X, -1.0) -> (fneg X)
3414   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3415     return DAG.getNode(ISD::FNEG, VT, N0);
3416
3417   // -X * -Y -> X*Y
3418   if (char LHSNeg = isNegatibleForFree(N0)) {
3419     if (char RHSNeg = isNegatibleForFree(N1)) {
3420       // Both can be negated for free, check to see if at least one is cheaper
3421       // negated.
3422       if (LHSNeg == 2 || RHSNeg == 2)
3423         return DAG.getNode(ISD::FMUL, VT, GetNegatedExpression(N0, DAG),
3424                            GetNegatedExpression(N1, DAG));
3425     }
3426   }
3427
3428   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3429   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3430       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3431     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
3432                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
3433
3434   return SDOperand();
3435 }
3436
3437 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
3438   SDOperand N0 = N->getOperand(0);
3439   SDOperand N1 = N->getOperand(1);
3440   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3441   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3442   MVT::ValueType VT = N->getValueType(0);
3443
3444   // fold vector ops
3445   if (MVT::isVector(VT)) {
3446     SDOperand FoldedVOp = SimplifyVBinOp(N);
3447     if (FoldedVOp.Val) return FoldedVOp;
3448   }
3449
3450   // fold (fdiv c1, c2) -> c1/c2
3451   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3452     return DAG.getNode(ISD::FDIV, VT, N0, N1);
3453
3454
3455   // -X / -Y -> X*Y
3456   if (char LHSNeg = isNegatibleForFree(N0)) {
3457     if (char RHSNeg = isNegatibleForFree(N1)) {
3458       // Both can be negated for free, check to see if at least one is cheaper
3459       // negated.
3460       if (LHSNeg == 2 || RHSNeg == 2)
3461         return DAG.getNode(ISD::FDIV, VT, GetNegatedExpression(N0, DAG),
3462                            GetNegatedExpression(N1, DAG));
3463     }
3464   }
3465
3466   return SDOperand();
3467 }
3468
3469 SDOperand DAGCombiner::visitFREM(SDNode *N) {
3470   SDOperand N0 = N->getOperand(0);
3471   SDOperand N1 = N->getOperand(1);
3472   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3473   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3474   MVT::ValueType VT = N->getValueType(0);
3475
3476   // fold (frem c1, c2) -> fmod(c1,c2)
3477   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3478     return DAG.getNode(ISD::FREM, VT, N0, N1);
3479
3480   return SDOperand();
3481 }
3482
3483 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
3484   SDOperand N0 = N->getOperand(0);
3485   SDOperand N1 = N->getOperand(1);
3486   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3487   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3488   MVT::ValueType VT = N->getValueType(0);
3489
3490   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
3491     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
3492
3493   if (N1CFP) {
3494     const APFloat& V = N1CFP->getValueAPF();
3495     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
3496     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
3497     if (!V.isNegative())
3498       return DAG.getNode(ISD::FABS, VT, N0);
3499     else
3500       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
3501   }
3502
3503   // copysign(fabs(x), y) -> copysign(x, y)
3504   // copysign(fneg(x), y) -> copysign(x, y)
3505   // copysign(copysign(x,z), y) -> copysign(x, y)
3506   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
3507       N0.getOpcode() == ISD::FCOPYSIGN)
3508     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
3509
3510   // copysign(x, abs(y)) -> abs(x)
3511   if (N1.getOpcode() == ISD::FABS)
3512     return DAG.getNode(ISD::FABS, VT, N0);
3513
3514   // copysign(x, copysign(y,z)) -> copysign(x, z)
3515   if (N1.getOpcode() == ISD::FCOPYSIGN)
3516     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
3517
3518   // copysign(x, fp_extend(y)) -> copysign(x, y)
3519   // copysign(x, fp_round(y)) -> copysign(x, y)
3520   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
3521     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
3522
3523   return SDOperand();
3524 }
3525
3526
3527
3528 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
3529   SDOperand N0 = N->getOperand(0);
3530   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3531   MVT::ValueType VT = N->getValueType(0);
3532
3533   // fold (sint_to_fp c1) -> c1fp
3534   if (N0C && N0.getValueType() != MVT::ppcf128)
3535     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
3536   return SDOperand();
3537 }
3538
3539 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
3540   SDOperand N0 = N->getOperand(0);
3541   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3542   MVT::ValueType VT = N->getValueType(0);
3543
3544   // fold (uint_to_fp c1) -> c1fp
3545   if (N0C && N0.getValueType() != MVT::ppcf128)
3546     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
3547   return SDOperand();
3548 }
3549
3550 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
3551   SDOperand N0 = N->getOperand(0);
3552   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3553   MVT::ValueType VT = N->getValueType(0);
3554
3555   // fold (fp_to_sint c1fp) -> c1
3556   if (N0CFP)
3557     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
3558   return SDOperand();
3559 }
3560
3561 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
3562   SDOperand N0 = N->getOperand(0);
3563   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3564   MVT::ValueType VT = N->getValueType(0);
3565
3566   // fold (fp_to_uint c1fp) -> c1
3567   if (N0CFP && VT != MVT::ppcf128)
3568     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
3569   return SDOperand();
3570 }
3571
3572 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
3573   SDOperand N0 = N->getOperand(0);
3574   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3575   MVT::ValueType VT = N->getValueType(0);
3576
3577   // fold (fp_round c1fp) -> c1fp
3578   if (N0CFP && N0.getValueType() != MVT::ppcf128)
3579     return DAG.getNode(ISD::FP_ROUND, VT, N0);
3580
3581   // fold (fp_round (fp_extend x)) -> x
3582   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
3583     return N0.getOperand(0);
3584
3585   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
3586   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse()) {
3587     SDOperand Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0));
3588     AddToWorkList(Tmp.Val);
3589     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
3590   }
3591
3592   return SDOperand();
3593 }
3594
3595 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
3596   SDOperand N0 = N->getOperand(0);
3597   MVT::ValueType VT = N->getValueType(0);
3598   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3599   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3600
3601   // fold (fp_round_inreg c1fp) -> c1fp
3602   if (N0CFP) {
3603     SDOperand Round = DAG.getConstantFP(N0CFP->getValueAPF(), EVT);
3604     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
3605   }
3606   return SDOperand();
3607 }
3608
3609 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
3610   SDOperand N0 = N->getOperand(0);
3611   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3612   MVT::ValueType VT = N->getValueType(0);
3613
3614   // fold (fp_extend c1fp) -> c1fp
3615   if (N0CFP && VT != MVT::ppcf128)
3616     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
3617
3618   // fold (fpext (load x)) -> (fpext (fpround (extload x)))
3619   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3620       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
3621     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3622     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3623                                        LN0->getBasePtr(), LN0->getSrcValue(),
3624                                        LN0->getSrcValueOffset(),
3625                                        N0.getValueType(),
3626                                        LN0->isVolatile(),
3627                                        LN0->getAlignment());
3628     CombineTo(N, ExtLoad);
3629     CombineTo(N0.Val, DAG.getNode(ISD::FP_ROUND, N0.getValueType(), ExtLoad),
3630               ExtLoad.getValue(1));
3631     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3632   }
3633
3634
3635   return SDOperand();
3636 }
3637
3638 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
3639   SDOperand N0 = N->getOperand(0);
3640
3641   if (isNegatibleForFree(N0))
3642     return GetNegatedExpression(N0, DAG);
3643
3644   return SDOperand();
3645 }
3646
3647 SDOperand DAGCombiner::visitFABS(SDNode *N) {
3648   SDOperand N0 = N->getOperand(0);
3649   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3650   MVT::ValueType VT = N->getValueType(0);
3651
3652   // fold (fabs c1) -> fabs(c1)
3653   if (N0CFP && VT != MVT::ppcf128)
3654     return DAG.getNode(ISD::FABS, VT, N0);
3655   // fold (fabs (fabs x)) -> (fabs x)
3656   if (N0.getOpcode() == ISD::FABS)
3657     return N->getOperand(0);
3658   // fold (fabs (fneg x)) -> (fabs x)
3659   // fold (fabs (fcopysign x, y)) -> (fabs x)
3660   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
3661     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
3662
3663   return SDOperand();
3664 }
3665
3666 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
3667   SDOperand Chain = N->getOperand(0);
3668   SDOperand N1 = N->getOperand(1);
3669   SDOperand N2 = N->getOperand(2);
3670   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3671
3672   // never taken branch, fold to chain
3673   if (N1C && N1C->isNullValue())
3674     return Chain;
3675   // unconditional branch
3676   if (N1C && N1C->getValue() == 1)
3677     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
3678   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
3679   // on the target.
3680   if (N1.getOpcode() == ISD::SETCC &&
3681       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
3682     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
3683                        N1.getOperand(0), N1.getOperand(1), N2);
3684   }
3685   return SDOperand();
3686 }
3687
3688 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
3689 //
3690 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
3691   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
3692   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
3693
3694   // Use SimplifySetCC  to simplify SETCC's.
3695   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
3696   if (Simp.Val) AddToWorkList(Simp.Val);
3697
3698   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
3699
3700   // fold br_cc true, dest -> br dest (unconditional branch)
3701   if (SCCC && SCCC->getValue())
3702     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
3703                        N->getOperand(4));
3704   // fold br_cc false, dest -> unconditional fall through
3705   if (SCCC && SCCC->isNullValue())
3706     return N->getOperand(0);
3707
3708   // fold to a simpler setcc
3709   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
3710     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
3711                        Simp.getOperand(2), Simp.getOperand(0),
3712                        Simp.getOperand(1), N->getOperand(4));
3713   return SDOperand();
3714 }
3715
3716
3717 /// CombineToPreIndexedLoadStore - Try turning a load / store and a
3718 /// pre-indexed load / store when the base pointer is a add or subtract
3719 /// and it has other uses besides the load / store. After the
3720 /// transformation, the new indexed load / store has effectively folded
3721 /// the add / subtract in and all of its other uses are redirected to the
3722 /// new load / store.
3723 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
3724   if (!AfterLegalize)
3725     return false;
3726
3727   bool isLoad = true;
3728   SDOperand Ptr;
3729   MVT::ValueType VT;
3730   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3731     if (LD->getAddressingMode() != ISD::UNINDEXED)
3732       return false;
3733     VT = LD->getLoadedVT();
3734     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
3735         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
3736       return false;
3737     Ptr = LD->getBasePtr();
3738   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3739     if (ST->getAddressingMode() != ISD::UNINDEXED)
3740       return false;
3741     VT = ST->getStoredVT();
3742     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
3743         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
3744       return false;
3745     Ptr = ST->getBasePtr();
3746     isLoad = false;
3747   } else
3748     return false;
3749
3750   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
3751   // out.  There is no reason to make this a preinc/predec.
3752   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
3753       Ptr.Val->hasOneUse())
3754     return false;
3755
3756   // Ask the target to do addressing mode selection.
3757   SDOperand BasePtr;
3758   SDOperand Offset;
3759   ISD::MemIndexedMode AM = ISD::UNINDEXED;
3760   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
3761     return false;
3762   // Don't create a indexed load / store with zero offset.
3763   if (isa<ConstantSDNode>(Offset) &&
3764       cast<ConstantSDNode>(Offset)->getValue() == 0)
3765     return false;
3766
3767   // Try turning it into a pre-indexed load / store except when:
3768   // 1) The new base ptr is a frame index.
3769   // 2) If N is a store and the new base ptr is either the same as or is a
3770   //    predecessor of the value being stored.
3771   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
3772   //    that would create a cycle.
3773   // 4) All uses are load / store ops that use it as old base ptr.
3774
3775   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
3776   // (plus the implicit offset) to a register to preinc anyway.
3777   if (isa<FrameIndexSDNode>(BasePtr))
3778     return false;
3779
3780   // Check #2.
3781   if (!isLoad) {
3782     SDOperand Val = cast<StoreSDNode>(N)->getValue();
3783     if (Val == BasePtr || BasePtr.Val->isPredecessor(Val.Val))
3784       return false;
3785   }
3786
3787   // Now check for #3 and #4.
3788   bool RealUse = false;
3789   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3790          E = Ptr.Val->use_end(); I != E; ++I) {
3791     SDNode *Use = *I;
3792     if (Use == N)
3793       continue;
3794     if (Use->isPredecessor(N))
3795       return false;
3796
3797     if (!((Use->getOpcode() == ISD::LOAD &&
3798            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
3799           (Use->getOpcode() == ISD::STORE) &&
3800           cast<StoreSDNode>(Use)->getBasePtr() == Ptr))
3801       RealUse = true;
3802   }
3803   if (!RealUse)
3804     return false;
3805
3806   SDOperand Result;
3807   if (isLoad)
3808     Result = DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM);
3809   else
3810     Result = DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3811   ++PreIndexedNodes;
3812   ++NodesCombined;
3813   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
3814   DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3815   DOUT << '\n';
3816   std::vector<SDNode*> NowDead;
3817   if (isLoad) {
3818     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3819                                   &NowDead);
3820     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3821                                   &NowDead);
3822   } else {
3823     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3824                                   &NowDead);
3825   }
3826
3827   // Nodes can end up on the worklist more than once.  Make sure we do
3828   // not process a node that has been replaced.
3829   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3830     removeFromWorkList(NowDead[i]);
3831   // Finally, since the node is now dead, remove it from the graph.
3832   DAG.DeleteNode(N);
3833
3834   // Replace the uses of Ptr with uses of the updated base value.
3835   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
3836                                 &NowDead);
3837   removeFromWorkList(Ptr.Val);
3838   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3839     removeFromWorkList(NowDead[i]);
3840   DAG.DeleteNode(Ptr.Val);
3841
3842   return true;
3843 }
3844
3845 /// CombineToPostIndexedLoadStore - Try combine a load / store with a
3846 /// add / sub of the base pointer node into a post-indexed load / store.
3847 /// The transformation folded the add / subtract into the new indexed
3848 /// load / store effectively and all of its uses are redirected to the
3849 /// new load / store.
3850 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
3851   if (!AfterLegalize)
3852     return false;
3853
3854   bool isLoad = true;
3855   SDOperand Ptr;
3856   MVT::ValueType VT;
3857   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3858     if (LD->getAddressingMode() != ISD::UNINDEXED)
3859       return false;
3860     VT = LD->getLoadedVT();
3861     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
3862         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
3863       return false;
3864     Ptr = LD->getBasePtr();
3865   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3866     if (ST->getAddressingMode() != ISD::UNINDEXED)
3867       return false;
3868     VT = ST->getStoredVT();
3869     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
3870         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
3871       return false;
3872     Ptr = ST->getBasePtr();
3873     isLoad = false;
3874   } else
3875     return false;
3876
3877   if (Ptr.Val->hasOneUse())
3878     return false;
3879
3880   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3881          E = Ptr.Val->use_end(); I != E; ++I) {
3882     SDNode *Op = *I;
3883     if (Op == N ||
3884         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
3885       continue;
3886
3887     SDOperand BasePtr;
3888     SDOperand Offset;
3889     ISD::MemIndexedMode AM = ISD::UNINDEXED;
3890     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
3891       if (Ptr == Offset)
3892         std::swap(BasePtr, Offset);
3893       if (Ptr != BasePtr)
3894         continue;
3895       // Don't create a indexed load / store with zero offset.
3896       if (isa<ConstantSDNode>(Offset) &&
3897           cast<ConstantSDNode>(Offset)->getValue() == 0)
3898         continue;
3899
3900       // Try turning it into a post-indexed load / store except when
3901       // 1) All uses are load / store ops that use it as base ptr.
3902       // 2) Op must be independent of N, i.e. Op is neither a predecessor
3903       //    nor a successor of N. Otherwise, if Op is folded that would
3904       //    create a cycle.
3905
3906       // Check for #1.
3907       bool TryNext = false;
3908       for (SDNode::use_iterator II = BasePtr.Val->use_begin(),
3909              EE = BasePtr.Val->use_end(); II != EE; ++II) {
3910         SDNode *Use = *II;
3911         if (Use == Ptr.Val)
3912           continue;
3913
3914         // If all the uses are load / store addresses, then don't do the
3915         // transformation.
3916         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
3917           bool RealUse = false;
3918           for (SDNode::use_iterator III = Use->use_begin(),
3919                  EEE = Use->use_end(); III != EEE; ++III) {
3920             SDNode *UseUse = *III;
3921             if (!((UseUse->getOpcode() == ISD::LOAD &&
3922                    cast<LoadSDNode>(UseUse)->getBasePtr().Val == Use) ||
3923                   (UseUse->getOpcode() == ISD::STORE) &&
3924                   cast<StoreSDNode>(UseUse)->getBasePtr().Val == Use))
3925               RealUse = true;
3926           }
3927
3928           if (!RealUse) {
3929             TryNext = true;
3930             break;
3931           }
3932         }
3933       }
3934       if (TryNext)
3935         continue;
3936
3937       // Check for #2
3938       if (!Op->isPredecessor(N) && !N->isPredecessor(Op)) {
3939         SDOperand Result = isLoad
3940           ? DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM)
3941           : DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3942         ++PostIndexedNodes;
3943         ++NodesCombined;
3944         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
3945         DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3946         DOUT << '\n';
3947         std::vector<SDNode*> NowDead;
3948         if (isLoad) {
3949           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3950                                         &NowDead);
3951           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3952                                         &NowDead);
3953         } else {
3954           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3955                                         &NowDead);
3956         }
3957
3958         // Nodes can end up on the worklist more than once.  Make sure we do
3959         // not process a node that has been replaced.
3960         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3961           removeFromWorkList(NowDead[i]);
3962         // Finally, since the node is now dead, remove it from the graph.
3963         DAG.DeleteNode(N);
3964
3965         // Replace the uses of Use with uses of the updated base value.
3966         DAG.ReplaceAllUsesOfValueWith(SDOperand(Op, 0),
3967                                       Result.getValue(isLoad ? 1 : 0),
3968                                       &NowDead);
3969         removeFromWorkList(Op);
3970         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3971           removeFromWorkList(NowDead[i]);
3972         DAG.DeleteNode(Op);
3973
3974         return true;
3975       }
3976     }
3977   }
3978   return false;
3979 }
3980
3981
3982 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
3983   LoadSDNode *LD  = cast<LoadSDNode>(N);
3984   SDOperand Chain = LD->getChain();
3985   SDOperand Ptr   = LD->getBasePtr();
3986
3987   // If load is not volatile and there are no uses of the loaded value (and
3988   // the updated indexed value in case of indexed loads), change uses of the
3989   // chain value into uses of the chain input (i.e. delete the dead load).
3990   if (!LD->isVolatile()) {
3991     if (N->getValueType(1) == MVT::Other) {
3992       // Unindexed loads.
3993       if (N->hasNUsesOfValue(0, 0))
3994         return CombineTo(N, DAG.getNode(ISD::UNDEF, N->getValueType(0)), Chain);
3995     } else {
3996       // Indexed loads.
3997       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
3998       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
3999         SDOperand Undef0 = DAG.getNode(ISD::UNDEF, N->getValueType(0));
4000         SDOperand Undef1 = DAG.getNode(ISD::UNDEF, N->getValueType(1));
4001         SDOperand To[] = { Undef0, Undef1, Chain };
4002         return CombineTo(N, To, 3);
4003       }
4004     }
4005   }
4006
4007   // If this load is directly stored, replace the load value with the stored
4008   // value.
4009   // TODO: Handle store large -> read small portion.
4010   // TODO: Handle TRUNCSTORE/LOADEXT
4011   if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4012     if (ISD::isNON_TRUNCStore(Chain.Val)) {
4013       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4014       if (PrevST->getBasePtr() == Ptr &&
4015           PrevST->getValue().getValueType() == N->getValueType(0))
4016       return CombineTo(N, Chain.getOperand(1), Chain);
4017     }
4018   }
4019
4020   if (CombinerAA) {
4021     // Walk up chain skipping non-aliasing memory nodes.
4022     SDOperand BetterChain = FindBetterChain(N, Chain);
4023
4024     // If there is a better chain.
4025     if (Chain != BetterChain) {
4026       SDOperand ReplLoad;
4027
4028       // Replace the chain to void dependency.
4029       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4030         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
4031                                LD->getSrcValue(), LD->getSrcValueOffset(),
4032                                LD->isVolatile(), LD->getAlignment());
4033       } else {
4034         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
4035                                   LD->getValueType(0),
4036                                   BetterChain, Ptr, LD->getSrcValue(),
4037                                   LD->getSrcValueOffset(),
4038                                   LD->getLoadedVT(),
4039                                   LD->isVolatile(),
4040                                   LD->getAlignment());
4041       }
4042
4043       // Create token factor to keep old chain connected.
4044       SDOperand Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
4045                                     Chain, ReplLoad.getValue(1));
4046
4047       // Replace uses with load result and token factor. Don't add users
4048       // to work list.
4049       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4050     }
4051   }
4052
4053   // Try transforming N to an indexed load.
4054   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4055     return SDOperand(N, 0);
4056
4057   return SDOperand();
4058 }
4059
4060 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
4061   StoreSDNode *ST  = cast<StoreSDNode>(N);
4062   SDOperand Chain = ST->getChain();
4063   SDOperand Value = ST->getValue();
4064   SDOperand Ptr   = ST->getBasePtr();
4065
4066   // If this is a store of a bit convert, store the input value if the
4067   // resultant store does not need a higher alignment than the original.
4068   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4069       ST->getAddressingMode() == ISD::UNINDEXED) {
4070     unsigned Align = ST->getAlignment();
4071     MVT::ValueType SVT = Value.getOperand(0).getValueType();
4072     unsigned OrigAlign = TLI.getTargetMachine().getTargetData()->
4073       getABITypeAlignment(MVT::getTypeForValueType(SVT));
4074     if (Align <= OrigAlign && TLI.isOperationLegal(ISD::STORE, SVT))
4075       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4076                           ST->getSrcValueOffset(), ST->isVolatile(), Align);
4077   }
4078
4079   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4080   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4081     if (Value.getOpcode() != ISD::TargetConstantFP) {
4082       SDOperand Tmp;
4083       switch (CFP->getValueType(0)) {
4084       default: assert(0 && "Unknown FP type");
4085       case MVT::f80:    // We don't do this for these yet.
4086       case MVT::f128:
4087       case MVT::ppcf128:
4088         break;
4089       case MVT::f32:
4090         if (!AfterLegalize || TLI.isTypeLegal(MVT::i32)) {
4091           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4092                               convertToAPInt().getZExtValue(), MVT::i32);
4093           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4094                               ST->getSrcValueOffset(), ST->isVolatile(),
4095                               ST->getAlignment());
4096         }
4097         break;
4098       case MVT::f64:
4099         if (!AfterLegalize || TLI.isTypeLegal(MVT::i64)) {
4100           Tmp = DAG.getConstant(CFP->getValueAPF().convertToAPInt().
4101                                   getZExtValue(), MVT::i64);
4102           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4103                               ST->getSrcValueOffset(), ST->isVolatile(),
4104                               ST->getAlignment());
4105         } else if (TLI.isTypeLegal(MVT::i32)) {
4106           // Many FP stores are not made apparent until after legalize, e.g. for
4107           // argument passing.  Since this is so common, custom legalize the
4108           // 64-bit integer store into two 32-bit stores.
4109           uint64_t Val = CFP->getValueAPF().convertToAPInt().getZExtValue();
4110           SDOperand Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4111           SDOperand Hi = DAG.getConstant(Val >> 32, MVT::i32);
4112           if (!TLI.isLittleEndian()) std::swap(Lo, Hi);
4113
4114           int SVOffset = ST->getSrcValueOffset();
4115           unsigned Alignment = ST->getAlignment();
4116           bool isVolatile = ST->isVolatile();
4117
4118           SDOperand St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
4119                                        ST->getSrcValueOffset(),
4120                                        isVolatile, ST->getAlignment());
4121           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4122                             DAG.getConstant(4, Ptr.getValueType()));
4123           SVOffset += 4;
4124           Alignment = MinAlign(Alignment, 4U);
4125           SDOperand St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4126                                        SVOffset, isVolatile, Alignment);
4127           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4128         }
4129         break;
4130       }
4131     }
4132   }
4133
4134   if (CombinerAA) {
4135     // Walk up chain skipping non-aliasing memory nodes.
4136     SDOperand BetterChain = FindBetterChain(N, Chain);
4137
4138     // If there is a better chain.
4139     if (Chain != BetterChain) {
4140       // Replace the chain to avoid dependency.
4141       SDOperand ReplStore;
4142       if (ST->isTruncatingStore()) {
4143         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4144           ST->getSrcValue(), ST->getSrcValueOffset(), ST->getStoredVT(),
4145           ST->isVolatile(), ST->getAlignment());
4146       } else {
4147         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4148           ST->getSrcValue(), ST->getSrcValueOffset(),
4149           ST->isVolatile(), ST->getAlignment());
4150       }
4151
4152       // Create token to keep both nodes around.
4153       SDOperand Token =
4154         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4155
4156       // Don't add users to work list.
4157       return CombineTo(N, Token, false);
4158     }
4159   }
4160
4161   // Try transforming N to an indexed store.
4162   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4163     return SDOperand(N, 0);
4164
4165   // FIXME: is there such a think as a truncating indexed store?
4166   if (ST->isTruncatingStore() && ST->getAddressingMode() == ISD::UNINDEXED &&
4167       MVT::isInteger(Value.getValueType())) {
4168     // See if we can simplify the input to this truncstore with knowledge that
4169     // only the low bits are being used.  For example:
4170     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4171     SDOperand Shorter =
4172       GetDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT()));
4173     AddToWorkList(Value.Val);
4174     if (Shorter.Val)
4175       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4176                                ST->getSrcValueOffset(), ST->getStoredVT(),
4177                                ST->isVolatile(), ST->getAlignment());
4178
4179     // Otherwise, see if we can simplify the operation with
4180     // SimplifyDemandedBits, which only works if the value has a single use.
4181     if (SimplifyDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT())))
4182       return SDOperand(N, 0);
4183   }
4184
4185   return SDOperand();
4186 }
4187
4188 SDOperand DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4189   SDOperand InVec = N->getOperand(0);
4190   SDOperand InVal = N->getOperand(1);
4191   SDOperand EltNo = N->getOperand(2);
4192
4193   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4194   // vector with the inserted element.
4195   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4196     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4197     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
4198     if (Elt < Ops.size())
4199       Ops[Elt] = InVal;
4200     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4201                        &Ops[0], Ops.size());
4202   }
4203
4204   return SDOperand();
4205 }
4206
4207 SDOperand DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4208   SDOperand InVec = N->getOperand(0);
4209   SDOperand EltNo = N->getOperand(1);
4210
4211   // (vextract (v4f32 s2v (f32 load $addr)), 0) -> (f32 load $addr)
4212   // (vextract (v4i32 bc (v4f32 s2v (f32 load $addr))), 0) -> (i32 load $addr)
4213   if (isa<ConstantSDNode>(EltNo)) {
4214     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4215     bool NewLoad = false;
4216     if (Elt == 0) {
4217       MVT::ValueType VT = InVec.getValueType();
4218       MVT::ValueType EVT = MVT::getVectorElementType(VT);
4219       MVT::ValueType LVT = EVT;
4220       unsigned NumElts = MVT::getVectorNumElements(VT);
4221       if (InVec.getOpcode() == ISD::BIT_CONVERT) {
4222         MVT::ValueType BCVT = InVec.getOperand(0).getValueType();
4223         if (!MVT::isVector(BCVT) ||
4224             NumElts != MVT::getVectorNumElements(BCVT))
4225           return SDOperand();
4226         InVec = InVec.getOperand(0);
4227         EVT = MVT::getVectorElementType(BCVT);
4228         NewLoad = true;
4229       }
4230       if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
4231           InVec.getOperand(0).getValueType() == EVT &&
4232           ISD::isNormalLoad(InVec.getOperand(0).Val) &&
4233           InVec.getOperand(0).hasOneUse()) {
4234         LoadSDNode *LN0 = cast<LoadSDNode>(InVec.getOperand(0));
4235         unsigned Align = LN0->getAlignment();
4236         if (NewLoad) {
4237           // Check the resultant load doesn't need a higher alignment than the
4238           // original load.
4239           unsigned NewAlign = TLI.getTargetMachine().getTargetData()->
4240             getABITypeAlignment(MVT::getTypeForValueType(LVT));
4241           if (!TLI.isOperationLegal(ISD::LOAD, LVT) || NewAlign > Align)
4242             return SDOperand();
4243           Align = NewAlign;
4244         }
4245
4246         return DAG.getLoad(LVT, LN0->getChain(), LN0->getBasePtr(),
4247                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
4248                            LN0->isVolatile(), Align);
4249       }
4250     }
4251   }
4252   return SDOperand();
4253 }
4254
4255
4256 SDOperand DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
4257   unsigned NumInScalars = N->getNumOperands();
4258   MVT::ValueType VT = N->getValueType(0);
4259   unsigned NumElts = MVT::getVectorNumElements(VT);
4260   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4261
4262   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
4263   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
4264   // at most two distinct vectors, turn this into a shuffle node.
4265   SDOperand VecIn1, VecIn2;
4266   for (unsigned i = 0; i != NumInScalars; ++i) {
4267     // Ignore undef inputs.
4268     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
4269
4270     // If this input is something other than a EXTRACT_VECTOR_ELT with a
4271     // constant index, bail out.
4272     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
4273         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
4274       VecIn1 = VecIn2 = SDOperand(0, 0);
4275       break;
4276     }
4277
4278     // If the input vector type disagrees with the result of the build_vector,
4279     // we can't make a shuffle.
4280     SDOperand ExtractedFromVec = N->getOperand(i).getOperand(0);
4281     if (ExtractedFromVec.getValueType() != VT) {
4282       VecIn1 = VecIn2 = SDOperand(0, 0);
4283       break;
4284     }
4285
4286     // Otherwise, remember this.  We allow up to two distinct input vectors.
4287     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
4288       continue;
4289
4290     if (VecIn1.Val == 0) {
4291       VecIn1 = ExtractedFromVec;
4292     } else if (VecIn2.Val == 0) {
4293       VecIn2 = ExtractedFromVec;
4294     } else {
4295       // Too many inputs.
4296       VecIn1 = VecIn2 = SDOperand(0, 0);
4297       break;
4298     }
4299   }
4300
4301   // If everything is good, we can make a shuffle operation.
4302   if (VecIn1.Val) {
4303     SmallVector<SDOperand, 8> BuildVecIndices;
4304     for (unsigned i = 0; i != NumInScalars; ++i) {
4305       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
4306         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
4307         continue;
4308       }
4309
4310       SDOperand Extract = N->getOperand(i);
4311
4312       // If extracting from the first vector, just use the index directly.
4313       if (Extract.getOperand(0) == VecIn1) {
4314         BuildVecIndices.push_back(Extract.getOperand(1));
4315         continue;
4316       }
4317
4318       // Otherwise, use InIdx + VecSize
4319       unsigned Idx = cast<ConstantSDNode>(Extract.getOperand(1))->getValue();
4320       BuildVecIndices.push_back(DAG.getConstant(Idx+NumInScalars,
4321                                                 TLI.getPointerTy()));
4322     }
4323
4324     // Add count and size info.
4325     MVT::ValueType BuildVecVT =
4326       MVT::getVectorType(TLI.getPointerTy(), NumElts);
4327
4328     // Return the new VECTOR_SHUFFLE node.
4329     SDOperand Ops[5];
4330     Ops[0] = VecIn1;
4331     if (VecIn2.Val) {
4332       Ops[1] = VecIn2;
4333     } else {
4334       // Use an undef build_vector as input for the second operand.
4335       std::vector<SDOperand> UnOps(NumInScalars,
4336                                    DAG.getNode(ISD::UNDEF,
4337                                                EltType));
4338       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
4339                            &UnOps[0], UnOps.size());
4340       AddToWorkList(Ops[1].Val);
4341     }
4342     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
4343                          &BuildVecIndices[0], BuildVecIndices.size());
4344     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
4345   }
4346
4347   return SDOperand();
4348 }
4349
4350 SDOperand DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
4351   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
4352   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
4353   // inputs come from at most two distinct vectors, turn this into a shuffle
4354   // node.
4355
4356   // If we only have one input vector, we don't need to do any concatenation.
4357   if (N->getNumOperands() == 1) {
4358     return N->getOperand(0);
4359   }
4360
4361   return SDOperand();
4362 }
4363
4364 SDOperand DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
4365   SDOperand ShufMask = N->getOperand(2);
4366   unsigned NumElts = ShufMask.getNumOperands();
4367
4368   // If the shuffle mask is an identity operation on the LHS, return the LHS.
4369   bool isIdentity = true;
4370   for (unsigned i = 0; i != NumElts; ++i) {
4371     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4372         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
4373       isIdentity = false;
4374       break;
4375     }
4376   }
4377   if (isIdentity) return N->getOperand(0);
4378
4379   // If the shuffle mask is an identity operation on the RHS, return the RHS.
4380   isIdentity = true;
4381   for (unsigned i = 0; i != NumElts; ++i) {
4382     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4383         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
4384       isIdentity = false;
4385       break;
4386     }
4387   }
4388   if (isIdentity) return N->getOperand(1);
4389
4390   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
4391   // needed at all.
4392   bool isUnary = true;
4393   bool isSplat = true;
4394   int VecNum = -1;
4395   unsigned BaseIdx = 0;
4396   for (unsigned i = 0; i != NumElts; ++i)
4397     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
4398       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
4399       int V = (Idx < NumElts) ? 0 : 1;
4400       if (VecNum == -1) {
4401         VecNum = V;
4402         BaseIdx = Idx;
4403       } else {
4404         if (BaseIdx != Idx)
4405           isSplat = false;
4406         if (VecNum != V) {
4407           isUnary = false;
4408           break;
4409         }
4410       }
4411     }
4412
4413   SDOperand N0 = N->getOperand(0);
4414   SDOperand N1 = N->getOperand(1);
4415   // Normalize unary shuffle so the RHS is undef.
4416   if (isUnary && VecNum == 1)
4417     std::swap(N0, N1);
4418
4419   // If it is a splat, check if the argument vector is a build_vector with
4420   // all scalar elements the same.
4421   if (isSplat) {
4422     SDNode *V = N0.Val;
4423
4424     // If this is a bit convert that changes the element type of the vector but
4425     // not the number of vector elements, look through it.  Be careful not to
4426     // look though conversions that change things like v4f32 to v2f64.
4427     if (V->getOpcode() == ISD::BIT_CONVERT) {
4428       SDOperand ConvInput = V->getOperand(0);
4429       if (MVT::getVectorNumElements(ConvInput.getValueType()) == NumElts)
4430         V = ConvInput.Val;
4431     }
4432
4433     if (V->getOpcode() == ISD::BUILD_VECTOR) {
4434       unsigned NumElems = V->getNumOperands();
4435       if (NumElems > BaseIdx) {
4436         SDOperand Base;
4437         bool AllSame = true;
4438         for (unsigned i = 0; i != NumElems; ++i) {
4439           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
4440             Base = V->getOperand(i);
4441             break;
4442           }
4443         }
4444         // Splat of <u, u, u, u>, return <u, u, u, u>
4445         if (!Base.Val)
4446           return N0;
4447         for (unsigned i = 0; i != NumElems; ++i) {
4448           if (V->getOperand(i) != Base) {
4449             AllSame = false;
4450             break;
4451           }
4452         }
4453         // Splat of <x, x, x, x>, return <x, x, x, x>
4454         if (AllSame)
4455           return N0;
4456       }
4457     }
4458   }
4459
4460   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
4461   // into an undef.
4462   if (isUnary || N0 == N1) {
4463     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
4464     // first operand.
4465     SmallVector<SDOperand, 8> MappedOps;
4466     for (unsigned i = 0; i != NumElts; ++i) {
4467       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
4468           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
4469         MappedOps.push_back(ShufMask.getOperand(i));
4470       } else {
4471         unsigned NewIdx =
4472           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
4473         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
4474       }
4475     }
4476     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
4477                            &MappedOps[0], MappedOps.size());
4478     AddToWorkList(ShufMask.Val);
4479     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
4480                        N0,
4481                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
4482                        ShufMask);
4483   }
4484
4485   return SDOperand();
4486 }
4487
4488 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
4489 /// an AND to a vector_shuffle with the destination vector and a zero vector.
4490 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
4491 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
4492 SDOperand DAGCombiner::XformToShuffleWithZero(SDNode *N) {
4493   SDOperand LHS = N->getOperand(0);
4494   SDOperand RHS = N->getOperand(1);
4495   if (N->getOpcode() == ISD::AND) {
4496     if (RHS.getOpcode() == ISD::BIT_CONVERT)
4497       RHS = RHS.getOperand(0);
4498     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
4499       std::vector<SDOperand> IdxOps;
4500       unsigned NumOps = RHS.getNumOperands();
4501       unsigned NumElts = NumOps;
4502       MVT::ValueType EVT = MVT::getVectorElementType(RHS.getValueType());
4503       for (unsigned i = 0; i != NumElts; ++i) {
4504         SDOperand Elt = RHS.getOperand(i);
4505         if (!isa<ConstantSDNode>(Elt))
4506           return SDOperand();
4507         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
4508           IdxOps.push_back(DAG.getConstant(i, EVT));
4509         else if (cast<ConstantSDNode>(Elt)->isNullValue())
4510           IdxOps.push_back(DAG.getConstant(NumElts, EVT));
4511         else
4512           return SDOperand();
4513       }
4514
4515       // Let's see if the target supports this vector_shuffle.
4516       if (!TLI.isVectorClearMaskLegal(IdxOps, EVT, DAG))
4517         return SDOperand();
4518
4519       // Return the new VECTOR_SHUFFLE node.
4520       MVT::ValueType VT = MVT::getVectorType(EVT, NumElts);
4521       std::vector<SDOperand> Ops;
4522       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
4523       Ops.push_back(LHS);
4524       AddToWorkList(LHS.Val);
4525       std::vector<SDOperand> ZeroOps(NumElts, DAG.getConstant(0, EVT));
4526       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4527                                 &ZeroOps[0], ZeroOps.size()));
4528       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4529                                 &IdxOps[0], IdxOps.size()));
4530       SDOperand Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
4531                                      &Ops[0], Ops.size());
4532       if (VT != LHS.getValueType()) {
4533         Result = DAG.getNode(ISD::BIT_CONVERT, LHS.getValueType(), Result);
4534       }
4535       return Result;
4536     }
4537   }
4538   return SDOperand();
4539 }
4540
4541 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
4542 SDOperand DAGCombiner::SimplifyVBinOp(SDNode *N) {
4543   // After legalize, the target may be depending on adds and other
4544   // binary ops to provide legal ways to construct constants or other
4545   // things. Simplifying them may result in a loss of legality.
4546   if (AfterLegalize) return SDOperand();
4547
4548   MVT::ValueType VT = N->getValueType(0);
4549   assert(MVT::isVector(VT) && "SimplifyVBinOp only works on vectors!");
4550
4551   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4552   SDOperand LHS = N->getOperand(0);
4553   SDOperand RHS = N->getOperand(1);
4554   SDOperand Shuffle = XformToShuffleWithZero(N);
4555   if (Shuffle.Val) return Shuffle;
4556
4557   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
4558   // this operation.
4559   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
4560       RHS.getOpcode() == ISD::BUILD_VECTOR) {
4561     SmallVector<SDOperand, 8> Ops;
4562     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
4563       SDOperand LHSOp = LHS.getOperand(i);
4564       SDOperand RHSOp = RHS.getOperand(i);
4565       // If these two elements can't be folded, bail out.
4566       if ((LHSOp.getOpcode() != ISD::UNDEF &&
4567            LHSOp.getOpcode() != ISD::Constant &&
4568            LHSOp.getOpcode() != ISD::ConstantFP) ||
4569           (RHSOp.getOpcode() != ISD::UNDEF &&
4570            RHSOp.getOpcode() != ISD::Constant &&
4571            RHSOp.getOpcode() != ISD::ConstantFP))
4572         break;
4573       // Can't fold divide by zero.
4574       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
4575           N->getOpcode() == ISD::FDIV) {
4576         if ((RHSOp.getOpcode() == ISD::Constant &&
4577              cast<ConstantSDNode>(RHSOp.Val)->isNullValue()) ||
4578             (RHSOp.getOpcode() == ISD::ConstantFP &&
4579              cast<ConstantFPSDNode>(RHSOp.Val)->getValueAPF().isZero()))
4580           break;
4581       }
4582       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
4583       AddToWorkList(Ops.back().Val);
4584       assert((Ops.back().getOpcode() == ISD::UNDEF ||
4585               Ops.back().getOpcode() == ISD::Constant ||
4586               Ops.back().getOpcode() == ISD::ConstantFP) &&
4587              "Scalar binop didn't fold!");
4588     }
4589
4590     if (Ops.size() == LHS.getNumOperands()) {
4591       MVT::ValueType VT = LHS.getValueType();
4592       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
4593     }
4594   }
4595
4596   return SDOperand();
4597 }
4598
4599 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
4600   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
4601
4602   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
4603                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
4604   // If we got a simplified select_cc node back from SimplifySelectCC, then
4605   // break it down into a new SETCC node, and a new SELECT node, and then return
4606   // the SELECT node, since we were called with a SELECT node.
4607   if (SCC.Val) {
4608     // Check to see if we got a select_cc back (to turn into setcc/select).
4609     // Otherwise, just return whatever node we got back, like fabs.
4610     if (SCC.getOpcode() == ISD::SELECT_CC) {
4611       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
4612                                     SCC.getOperand(0), SCC.getOperand(1),
4613                                     SCC.getOperand(4));
4614       AddToWorkList(SETCC.Val);
4615       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
4616                          SCC.getOperand(3), SETCC);
4617     }
4618     return SCC;
4619   }
4620   return SDOperand();
4621 }
4622
4623 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
4624 /// are the two values being selected between, see if we can simplify the
4625 /// select.  Callers of this should assume that TheSelect is deleted if this
4626 /// returns true.  As such, they should return the appropriate thing (e.g. the
4627 /// node) back to the top-level of the DAG combiner loop to avoid it being
4628 /// looked at.
4629 ///
4630 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
4631                                     SDOperand RHS) {
4632
4633   // If this is a select from two identical things, try to pull the operation
4634   // through the select.
4635   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
4636     // If this is a load and the token chain is identical, replace the select
4637     // of two loads with a load through a select of the address to load from.
4638     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
4639     // constants have been dropped into the constant pool.
4640     if (LHS.getOpcode() == ISD::LOAD &&
4641         // Token chains must be identical.
4642         LHS.getOperand(0) == RHS.getOperand(0)) {
4643       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
4644       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
4645
4646       // If this is an EXTLOAD, the VT's must match.
4647       if (LLD->getLoadedVT() == RLD->getLoadedVT()) {
4648         // FIXME: this conflates two src values, discarding one.  This is not
4649         // the right thing to do, but nothing uses srcvalues now.  When they do,
4650         // turn SrcValue into a list of locations.
4651         SDOperand Addr;
4652         if (TheSelect->getOpcode() == ISD::SELECT) {
4653           // Check that the condition doesn't reach either load.  If so, folding
4654           // this will induce a cycle into the DAG.
4655           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4656               !RLD->isPredecessor(TheSelect->getOperand(0).Val)) {
4657             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
4658                                TheSelect->getOperand(0), LLD->getBasePtr(),
4659                                RLD->getBasePtr());
4660           }
4661         } else {
4662           // Check that the condition doesn't reach either load.  If so, folding
4663           // this will induce a cycle into the DAG.
4664           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4665               !RLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4666               !LLD->isPredecessor(TheSelect->getOperand(1).Val) &&
4667               !RLD->isPredecessor(TheSelect->getOperand(1).Val)) {
4668             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
4669                              TheSelect->getOperand(0),
4670                              TheSelect->getOperand(1),
4671                              LLD->getBasePtr(), RLD->getBasePtr(),
4672                              TheSelect->getOperand(4));
4673           }
4674         }
4675
4676         if (Addr.Val) {
4677           SDOperand Load;
4678           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
4679             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
4680                                Addr,LLD->getSrcValue(),
4681                                LLD->getSrcValueOffset(),
4682                                LLD->isVolatile(),
4683                                LLD->getAlignment());
4684           else {
4685             Load = DAG.getExtLoad(LLD->getExtensionType(),
4686                                   TheSelect->getValueType(0),
4687                                   LLD->getChain(), Addr, LLD->getSrcValue(),
4688                                   LLD->getSrcValueOffset(),
4689                                   LLD->getLoadedVT(),
4690                                   LLD->isVolatile(),
4691                                   LLD->getAlignment());
4692           }
4693           // Users of the select now use the result of the load.
4694           CombineTo(TheSelect, Load);
4695
4696           // Users of the old loads now use the new load's chain.  We know the
4697           // old-load value is dead now.
4698           CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
4699           CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
4700           return true;
4701         }
4702       }
4703     }
4704   }
4705
4706   return false;
4707 }
4708
4709 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
4710                                         SDOperand N2, SDOperand N3,
4711                                         ISD::CondCode CC, bool NotExtCompare) {
4712
4713   MVT::ValueType VT = N2.getValueType();
4714   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
4715   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
4716   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
4717
4718   // Determine if the condition we're dealing with is constant
4719   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
4720   if (SCC.Val) AddToWorkList(SCC.Val);
4721   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
4722
4723   // fold select_cc true, x, y -> x
4724   if (SCCC && SCCC->getValue())
4725     return N2;
4726   // fold select_cc false, x, y -> y
4727   if (SCCC && SCCC->getValue() == 0)
4728     return N3;
4729
4730   // Check to see if we can simplify the select into an fabs node
4731   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
4732     // Allow either -0.0 or 0.0
4733     if (CFP->getValueAPF().isZero()) {
4734       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
4735       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
4736           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
4737           N2 == N3.getOperand(0))
4738         return DAG.getNode(ISD::FABS, VT, N0);
4739
4740       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
4741       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
4742           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
4743           N2.getOperand(0) == N3)
4744         return DAG.getNode(ISD::FABS, VT, N3);
4745     }
4746   }
4747
4748   // Check to see if we can perform the "gzip trick", transforming
4749   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
4750   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
4751       MVT::isInteger(N0.getValueType()) &&
4752       MVT::isInteger(N2.getValueType()) &&
4753       (N1C->isNullValue() ||                    // (a < 0) ? b : 0
4754        (N1C->getValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
4755     MVT::ValueType XType = N0.getValueType();
4756     MVT::ValueType AType = N2.getValueType();
4757     if (XType >= AType) {
4758       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
4759       // single-bit constant.
4760       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
4761         unsigned ShCtV = Log2_64(N2C->getValue());
4762         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
4763         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
4764         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
4765         AddToWorkList(Shift.Val);
4766         if (XType > AType) {
4767           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4768           AddToWorkList(Shift.Val);
4769         }
4770         return DAG.getNode(ISD::AND, AType, Shift, N2);
4771       }
4772       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4773                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4774                                                     TLI.getShiftAmountTy()));
4775       AddToWorkList(Shift.Val);
4776       if (XType > AType) {
4777         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4778         AddToWorkList(Shift.Val);
4779       }
4780       return DAG.getNode(ISD::AND, AType, Shift, N2);
4781     }
4782   }
4783
4784   // fold select C, 16, 0 -> shl C, 4
4785   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
4786       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
4787
4788     // If the caller doesn't want us to simplify this into a zext of a compare,
4789     // don't do it.
4790     if (NotExtCompare && N2C->getValue() == 1)
4791       return SDOperand();
4792
4793     // Get a SetCC of the condition
4794     // FIXME: Should probably make sure that setcc is legal if we ever have a
4795     // target where it isn't.
4796     SDOperand Temp, SCC;
4797     // cast from setcc result type to select result type
4798     if (AfterLegalize) {
4799       SCC  = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4800       if (N2.getValueType() < SCC.getValueType())
4801         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
4802       else
4803         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4804     } else {
4805       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
4806       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4807     }
4808     AddToWorkList(SCC.Val);
4809     AddToWorkList(Temp.Val);
4810
4811     if (N2C->getValue() == 1)
4812       return Temp;
4813     // shl setcc result by log2 n2c
4814     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
4815                        DAG.getConstant(Log2_64(N2C->getValue()),
4816                                        TLI.getShiftAmountTy()));
4817   }
4818
4819   // Check to see if this is the equivalent of setcc
4820   // FIXME: Turn all of these into setcc if setcc if setcc is legal
4821   // otherwise, go ahead with the folds.
4822   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
4823     MVT::ValueType XType = N0.getValueType();
4824     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
4825       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4826       if (Res.getValueType() != VT)
4827         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
4828       return Res;
4829     }
4830
4831     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
4832     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
4833         TLI.isOperationLegal(ISD::CTLZ, XType)) {
4834       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
4835       return DAG.getNode(ISD::SRL, XType, Ctlz,
4836                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
4837                                          TLI.getShiftAmountTy()));
4838     }
4839     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
4840     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
4841       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
4842                                     N0);
4843       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
4844                                     DAG.getConstant(~0ULL, XType));
4845       return DAG.getNode(ISD::SRL, XType,
4846                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
4847                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
4848                                          TLI.getShiftAmountTy()));
4849     }
4850     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
4851     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
4852       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
4853                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
4854                                                    TLI.getShiftAmountTy()));
4855       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
4856     }
4857   }
4858
4859   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
4860   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4861   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
4862       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
4863       N2.getOperand(0) == N1 && MVT::isInteger(N0.getValueType())) {
4864     MVT::ValueType XType = N0.getValueType();
4865     SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4866                                   DAG.getConstant(MVT::getSizeInBits(XType)-1,
4867                                                   TLI.getShiftAmountTy()));
4868     SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4869     AddToWorkList(Shift.Val);
4870     AddToWorkList(Add.Val);
4871     return DAG.getNode(ISD::XOR, XType, Add, Shift);
4872   }
4873   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
4874   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4875   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
4876       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
4877     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
4878       MVT::ValueType XType = N0.getValueType();
4879       if (SubC->isNullValue() && MVT::isInteger(XType)) {
4880         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4881                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4882                                                       TLI.getShiftAmountTy()));
4883         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4884         AddToWorkList(Shift.Val);
4885         AddToWorkList(Add.Val);
4886         return DAG.getNode(ISD::XOR, XType, Add, Shift);
4887       }
4888     }
4889   }
4890
4891   return SDOperand();
4892 }
4893
4894 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
4895 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
4896                                      SDOperand N1, ISD::CondCode Cond,
4897                                      bool foldBooleans) {
4898   TargetLowering::DAGCombinerInfo
4899     DagCombineInfo(DAG, !AfterLegalize, false, this);
4900   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
4901 }
4902
4903 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
4904 /// return a DAG expression to select that will generate the same value by
4905 /// multiplying by a magic number.  See:
4906 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4907 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
4908   std::vector<SDNode*> Built;
4909   SDOperand S = TLI.BuildSDIV(N, DAG, &Built);
4910
4911   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4912        ii != ee; ++ii)
4913     AddToWorkList(*ii);
4914   return S;
4915 }
4916
4917 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
4918 /// return a DAG expression to select that will generate the same value by
4919 /// multiplying by a magic number.  See:
4920 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4921 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
4922   std::vector<SDNode*> Built;
4923   SDOperand S = TLI.BuildUDIV(N, DAG, &Built);
4924
4925   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4926        ii != ee; ++ii)
4927     AddToWorkList(*ii);
4928   return S;
4929 }
4930
4931 /// FindBaseOffset - Return true if base is known not to alias with anything
4932 /// but itself.  Provides base object and offset as results.
4933 static bool FindBaseOffset(SDOperand Ptr, SDOperand &Base, int64_t &Offset) {
4934   // Assume it is a primitive operation.
4935   Base = Ptr; Offset = 0;
4936
4937   // If it's an adding a simple constant then integrate the offset.
4938   if (Base.getOpcode() == ISD::ADD) {
4939     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
4940       Base = Base.getOperand(0);
4941       Offset += C->getValue();
4942     }
4943   }
4944
4945   // If it's any of the following then it can't alias with anything but itself.
4946   return isa<FrameIndexSDNode>(Base) ||
4947          isa<ConstantPoolSDNode>(Base) ||
4948          isa<GlobalAddressSDNode>(Base);
4949 }
4950
4951 /// isAlias - Return true if there is any possibility that the two addresses
4952 /// overlap.
4953 bool DAGCombiner::isAlias(SDOperand Ptr1, int64_t Size1,
4954                           const Value *SrcValue1, int SrcValueOffset1,
4955                           SDOperand Ptr2, int64_t Size2,
4956                           const Value *SrcValue2, int SrcValueOffset2)
4957 {
4958   // If they are the same then they must be aliases.
4959   if (Ptr1 == Ptr2) return true;
4960
4961   // Gather base node and offset information.
4962   SDOperand Base1, Base2;
4963   int64_t Offset1, Offset2;
4964   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
4965   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
4966
4967   // If they have a same base address then...
4968   if (Base1 == Base2) {
4969     // Check to see if the addresses overlap.
4970     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
4971   }
4972
4973   // If we know both bases then they can't alias.
4974   if (KnownBase1 && KnownBase2) return false;
4975
4976   if (CombinerGlobalAA) {
4977     // Use alias analysis information.
4978     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
4979     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
4980     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
4981     AliasAnalysis::AliasResult AAResult =
4982                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
4983     if (AAResult == AliasAnalysis::NoAlias)
4984       return false;
4985   }
4986
4987   // Otherwise we have to assume they alias.
4988   return true;
4989 }
4990
4991 /// FindAliasInfo - Extracts the relevant alias information from the memory
4992 /// node.  Returns true if the operand was a load.
4993 bool DAGCombiner::FindAliasInfo(SDNode *N,
4994                         SDOperand &Ptr, int64_t &Size,
4995                         const Value *&SrcValue, int &SrcValueOffset) {
4996   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
4997     Ptr = LD->getBasePtr();
4998     Size = MVT::getSizeInBits(LD->getLoadedVT()) >> 3;
4999     SrcValue = LD->getSrcValue();
5000     SrcValueOffset = LD->getSrcValueOffset();
5001     return true;
5002   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5003     Ptr = ST->getBasePtr();
5004     Size = MVT::getSizeInBits(ST->getStoredVT()) >> 3;
5005     SrcValue = ST->getSrcValue();
5006     SrcValueOffset = ST->getSrcValueOffset();
5007   } else {
5008     assert(0 && "FindAliasInfo expected a memory operand");
5009   }
5010
5011   return false;
5012 }
5013
5014 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5015 /// looking for aliasing nodes and adding them to the Aliases vector.
5016 void DAGCombiner::GatherAllAliases(SDNode *N, SDOperand OriginalChain,
5017                                    SmallVector<SDOperand, 8> &Aliases) {
5018   SmallVector<SDOperand, 8> Chains;     // List of chains to visit.
5019   std::set<SDNode *> Visited;           // Visited node set.
5020
5021   // Get alias information for node.
5022   SDOperand Ptr;
5023   int64_t Size;
5024   const Value *SrcValue;
5025   int SrcValueOffset;
5026   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
5027
5028   // Starting off.
5029   Chains.push_back(OriginalChain);
5030
5031   // Look at each chain and determine if it is an alias.  If so, add it to the
5032   // aliases list.  If not, then continue up the chain looking for the next
5033   // candidate.
5034   while (!Chains.empty()) {
5035     SDOperand Chain = Chains.back();
5036     Chains.pop_back();
5037
5038      // Don't bother if we've been before.
5039     if (Visited.find(Chain.Val) != Visited.end()) continue;
5040     Visited.insert(Chain.Val);
5041
5042     switch (Chain.getOpcode()) {
5043     case ISD::EntryToken:
5044       // Entry token is ideal chain operand, but handled in FindBetterChain.
5045       break;
5046
5047     case ISD::LOAD:
5048     case ISD::STORE: {
5049       // Get alias information for Chain.
5050       SDOperand OpPtr;
5051       int64_t OpSize;
5052       const Value *OpSrcValue;
5053       int OpSrcValueOffset;
5054       bool IsOpLoad = FindAliasInfo(Chain.Val, OpPtr, OpSize,
5055                                     OpSrcValue, OpSrcValueOffset);
5056
5057       // If chain is alias then stop here.
5058       if (!(IsLoad && IsOpLoad) &&
5059           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
5060                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
5061         Aliases.push_back(Chain);
5062       } else {
5063         // Look further up the chain.
5064         Chains.push_back(Chain.getOperand(0));
5065         // Clean up old chain.
5066         AddToWorkList(Chain.Val);
5067       }
5068       break;
5069     }
5070
5071     case ISD::TokenFactor:
5072       // We have to check each of the operands of the token factor, so we queue
5073       // then up.  Adding the  operands to the queue (stack) in reverse order
5074       // maintains the original order and increases the likelihood that getNode
5075       // will find a matching token factor (CSE.)
5076       for (unsigned n = Chain.getNumOperands(); n;)
5077         Chains.push_back(Chain.getOperand(--n));
5078       // Eliminate the token factor if we can.
5079       AddToWorkList(Chain.Val);
5080       break;
5081
5082     default:
5083       // For all other instructions we will just have to take what we can get.
5084       Aliases.push_back(Chain);
5085       break;
5086     }
5087   }
5088 }
5089
5090 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
5091 /// for a better chain (aliasing node.)
5092 SDOperand DAGCombiner::FindBetterChain(SDNode *N, SDOperand OldChain) {
5093   SmallVector<SDOperand, 8> Aliases;  // Ops for replacing token factor.
5094
5095   // Accumulate all the aliases to this node.
5096   GatherAllAliases(N, OldChain, Aliases);
5097
5098   if (Aliases.size() == 0) {
5099     // If no operands then chain to entry token.
5100     return DAG.getEntryNode();
5101   } else if (Aliases.size() == 1) {
5102     // If a single operand then chain to it.  We don't need to revisit it.
5103     return Aliases[0];
5104   }
5105
5106   // Construct a custom tailored token factor.
5107   SDOperand NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
5108                                    &Aliases[0], Aliases.size());
5109
5110   // Make sure the old chain gets cleaned up.
5111   if (NewChain != OldChain) AddToWorkList(OldChain.Val);
5112
5113   return NewChain;
5114 }
5115
5116 // SelectionDAG::Combine - This is the entry point for the file.
5117 //
5118 void SelectionDAG::Combine(bool RunningAfterLegalize, AliasAnalysis &AA) {
5119   if (!RunningAfterLegalize && ViewDAGCombine1)
5120     viewGraph();
5121   if (RunningAfterLegalize && ViewDAGCombine2)
5122     viewGraph();
5123   /// run - This is the main entry point to this class.
5124   ///
5125   DAGCombiner(*this, AA).Run(RunningAfterLegalize);
5126 }