lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // FIXME: Missing folds
  14 // sdiv, udiv, srem, urem (X, const) where X is an integer can be expanded into
  15 //  a sequence of multiplies, shifts, and adds.  This should be controlled by
  16 //  some kind of hint from the target that int div is expensive.
  17 // various folds of mulh[s,u] by constants such as -1, powers of 2, etc.
  18 //
  19 // FIXME: select C, pow2, pow2 -> something smart
  20 // FIXME: trunc(select X, Y, Z) -> select X, trunc(Y), trunc(Z)
  21 // FIXME: Dead stores -> nuke
  22 // FIXME: shr X, (and Y,31) -> shr X, Y   (TRICKY!)
  23 // FIXME: mul (x, const) -> shifts + adds
  24 // FIXME: undef values
  25 // FIXME: divide by zero is currently left unfolded.  do we want to turn this
  26 //        into an undef?
  27 // FIXME: select ne (select cc, 1, 0), 0, true, false -> select cc, true, false
  28 //
  29 //===----------------------------------------------------------------------===//
  30
  31 #define DEBUG_TYPE "dagcombine"
  32 #include "llvm/CodeGen/SelectionDAG.h"
  33 #include "llvm/Analysis/AliasAnalysis.h"
  34 #include "llvm/Target/TargetData.h"
  35 #include "llvm/Target/TargetLowering.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/SmallPtrSet.h"
  39 #include "llvm/ADT/Statistic.h"
  40 #include "llvm/Support/Alignment.h"
  41 #include "llvm/Support/Compiler.h"
  42 #include "llvm/Support/CommandLine.h"
  43 #include "llvm/Support/Debug.h"
  44 #include "llvm/Support/MathExtras.h"
  45 #include <algorithm>
  46 using namespace llvm;
  47
  48 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  49 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  50 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  51
  52 namespace {
  53 #ifndef NDEBUG
  54   static cl::opt<bool>
  55     ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  56                     cl::desc("Pop up a window to show dags before the first "
  57                              "dag combine pass"));
  58   static cl::opt<bool>
  59     ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  60                     cl::desc("Pop up a window to show dags before the second "
  61                              "dag combine pass"));
  62 #else
  63   static const bool ViewDAGCombine1 = false;
  64   static const bool ViewDAGCombine2 = false;
  65 #endif
  66
  67   static cl::opt<bool>
  68     CombinerAA("combiner-alias-analysis", cl::Hidden,
  69                cl::desc("Turn on alias analysis during testing"));
  70
  71   static cl::opt<bool>
  72     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  73                cl::desc("Include global information in alias analysis"));
  74
  75 //------------------------------ DAGCombiner ---------------------------------//
  76
  77   class VISIBILITY_HIDDEN DAGCombiner {
  78     SelectionDAG &DAG;
  79     TargetLowering &TLI;
  80     bool AfterLegalize;
  81
  82     // Worklist of all of the nodes that need to be simplified.
  83     std::vector<SDNode*> WorkList;
  84
  85     // AA - Used for DAG load/store alias analysis.
  86     AliasAnalysis &AA;
  87
  88     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  89     /// the instruction to the work lists because they might get more simplified
  90     /// now.
  91     ///
  92     void AddUsersToWorkList(SDNode *N) {
  93       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  94            UI != UE; ++UI)
  95         AddToWorkList(*UI);
  96     }
  97
  98     /// removeFromWorkList - remove all instances of N from the worklist.
  99     ///
 100     void removeFromWorkList(SDNode *N) {
 101       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
 102                      WorkList.end());
 103     }
 104
 105     /// visit - call the node-specific routine that knows how to fold each
 106     /// particular type of node.
 107     SDOperand visit(SDNode *N);
 108
 109   public:
 110     /// AddToWorkList - Add to the work list making sure it's instance is at the
 111     /// the back (next to be processed.)
 112     void AddToWorkList(SDNode *N) {
 113       removeFromWorkList(N);
 114       WorkList.push_back(N);
 115     }
 116
 117     SDOperand CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 118                         bool AddTo = true) {
 119       assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 120       ++NodesCombined;
 121       DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 122       DOUT << "\nWith: "; DEBUG(To[0].Val->dump(&DAG));
 123       DOUT << " and " << NumTo-1 << " other values\n";
 124       std::vector<SDNode*> NowDead;
 125       DAG.ReplaceAllUsesWith(N, To, &NowDead);
 126
 127       if (AddTo) {
 128         // Push the new nodes and any users onto the worklist
 129         for (unsigned i = 0, e = NumTo; i != e; ++i) {
 130           AddToWorkList(To[i].Val);
 131           AddUsersToWorkList(To[i].Val);
 132         }
 133       }
 134
 135       // Nodes can be reintroduced into the worklist.  Make sure we do not
 136       // process a node that has been replaced.
 137       removeFromWorkList(N);
 138       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 139         removeFromWorkList(NowDead[i]);
 140
 141       // Finally, since the node is now dead, remove it from the graph.
 142       DAG.DeleteNode(N);
 143       return SDOperand(N, 0);
 144     }
 145
 146     SDOperand CombineTo(SDNode *N, SDOperand Res, bool AddTo = true) {
 147       return CombineTo(N, &Res, 1, AddTo);
 148     }
 149
 150     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1,
 151                         bool AddTo = true) {
 152       SDOperand To[] = { Res0, Res1 };
 153       return CombineTo(N, To, 2, AddTo);
 154     }
 155   private:
 156
 157     /// SimplifyDemandedBits - Check the specified integer node value to see if
 158     /// it can be simplified or if things it uses can be simplified by bit
 159     /// propagation.  If so, return true.
 160     bool SimplifyDemandedBits(SDOperand Op, uint64_t Demanded = ~0ULL) {
 161       TargetLowering::TargetLoweringOpt TLO(DAG);
 162       uint64_t KnownZero, KnownOne;
 163       Demanded &= MVT::getIntVTBitMask(Op.getValueType());
 164       if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 165         return false;
 166
 167       // Revisit the node.
 168       AddToWorkList(Op.Val);
 169
 170       // Replace the old value with the new one.
 171       ++NodesCombined;
 172       DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.Val->dump(&DAG));
 173       DOUT << "\nWith: "; DEBUG(TLO.New.Val->dump(&DAG));
 174       DOUT << '\n';
 175
 176       std::vector<SDNode*> NowDead;
 177       DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &NowDead);
 178
 179       // Push the new node and any (possibly new) users onto the worklist.
 180       AddToWorkList(TLO.New.Val);
 181       AddUsersToWorkList(TLO.New.Val);
 182
 183       // Nodes can end up on the worklist more than once.  Make sure we do
 184       // not process a node that has been replaced.
 185       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 186         removeFromWorkList(NowDead[i]);
 187
 188       // Finally, if the node is now dead, remove it from the graph.  The node
 189       // may not be dead if the replacement process recursively simplified to
 190       // something else needing this node.
 191       if (TLO.Old.Val->use_empty()) {
 192         removeFromWorkList(TLO.Old.Val);
 193
 194         // If the operands of this node are only used by the node, they will now
 195         // be dead.  Make sure to visit them first to delete dead nodes early.
 196         for (unsigned i = 0, e = TLO.Old.Val->getNumOperands(); i != e; ++i)
 197           if (TLO.Old.Val->getOperand(i).Val->hasOneUse())
 198             AddToWorkList(TLO.Old.Val->getOperand(i).Val);
 199
 200         DAG.DeleteNode(TLO.Old.Val);
 201       }
 202       return true;
 203     }
 204
 205     bool CombineToPreIndexedLoadStore(SDNode *N);
 206     bool CombineToPostIndexedLoadStore(SDNode *N);
 207
 208
 209     /// combine - call the node-specific routine that knows how to fold each
 210     /// particular type of node. If that doesn't do anything, try the
 211     /// target-specific DAG combines.
 212     SDOperand combine(SDNode *N);
 213
 214     // Visitation implementation - Implement dag node combining for different
 215     // node types.  The semantics are as follows:
 216     // Return Value:
 217     //   SDOperand.Val == 0   - No change was made
 218     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 219     //   otherwise            - N should be replaced by the returned Operand.
 220     //
 221     SDOperand visitTokenFactor(SDNode *N);
 222     SDOperand visitADD(SDNode *N);
 223     SDOperand visitSUB(SDNode *N);
 224     SDOperand visitADDC(SDNode *N);
 225     SDOperand visitADDE(SDNode *N);
 226     SDOperand visitMUL(SDNode *N);
 227     SDOperand visitSDIV(SDNode *N);
 228     SDOperand visitUDIV(SDNode *N);
 229     SDOperand visitSREM(SDNode *N);
 230     SDOperand visitUREM(SDNode *N);
 231     SDOperand visitMULHU(SDNode *N);
 232     SDOperand visitMULHS(SDNode *N);
 233     SDOperand visitSMUL_LOHI(SDNode *N);
 234     SDOperand visitUMUL_LOHI(SDNode *N);
 235     SDOperand visitSDIVREM(SDNode *N);
 236     SDOperand visitUDIVREM(SDNode *N);
 237     SDOperand visitAND(SDNode *N);
 238     SDOperand visitOR(SDNode *N);
 239     SDOperand visitXOR(SDNode *N);
 240     SDOperand SimplifyVBinOp(SDNode *N);
 241     SDOperand visitSHL(SDNode *N);
 242     SDOperand visitSRA(SDNode *N);
 243     SDOperand visitSRL(SDNode *N);
 244     SDOperand visitCTLZ(SDNode *N);
 245     SDOperand visitCTTZ(SDNode *N);
 246     SDOperand visitCTPOP(SDNode *N);
 247     SDOperand visitSELECT(SDNode *N);
 248     SDOperand visitSELECT_CC(SDNode *N);
 249     SDOperand visitSETCC(SDNode *N);
 250     SDOperand visitSIGN_EXTEND(SDNode *N);
 251     SDOperand visitZERO_EXTEND(SDNode *N);
 252     SDOperand visitANY_EXTEND(SDNode *N);
 253     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 254     SDOperand visitTRUNCATE(SDNode *N);
 255     SDOperand visitBIT_CONVERT(SDNode *N);
 256     SDOperand visitFADD(SDNode *N);
 257     SDOperand visitFSUB(SDNode *N);
 258     SDOperand visitFMUL(SDNode *N);
 259     SDOperand visitFDIV(SDNode *N);
 260     SDOperand visitFREM(SDNode *N);
 261     SDOperand visitFCOPYSIGN(SDNode *N);
 262     SDOperand visitSINT_TO_FP(SDNode *N);
 263     SDOperand visitUINT_TO_FP(SDNode *N);
 264     SDOperand visitFP_TO_SINT(SDNode *N);
 265     SDOperand visitFP_TO_UINT(SDNode *N);
 266     SDOperand visitFP_ROUND(SDNode *N);
 267     SDOperand visitFP_ROUND_INREG(SDNode *N);
 268     SDOperand visitFP_EXTEND(SDNode *N);
 269     SDOperand visitFNEG(SDNode *N);
 270     SDOperand visitFABS(SDNode *N);
 271     SDOperand visitBRCOND(SDNode *N);
 272     SDOperand visitBR_CC(SDNode *N);
 273     SDOperand visitLOAD(SDNode *N);
 274     SDOperand visitSTORE(SDNode *N);
 275     SDOperand visitINSERT_VECTOR_ELT(SDNode *N);
 276     SDOperand visitEXTRACT_VECTOR_ELT(SDNode *N);
 277     SDOperand visitBUILD_VECTOR(SDNode *N);
 278     SDOperand visitCONCAT_VECTORS(SDNode *N);
 279     SDOperand visitVECTOR_SHUFFLE(SDNode *N);
 280
 281     SDOperand XformToShuffleWithZero(SDNode *N);
 282     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 283
 284     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 285     SDOperand SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 286     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 287     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 288                                SDOperand N3, ISD::CondCode CC,
 289                                bool NotExtCompare = false);
 290     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 291                             ISD::CondCode Cond, bool foldBooleans = true);
 292     bool SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp, unsigned HiOp);
 293     SDOperand ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT::ValueType);
 294     SDOperand BuildSDIV(SDNode *N);
 295     SDOperand BuildUDIV(SDNode *N);
 296     SDNode *MatchRotate(SDOperand LHS, SDOperand RHS);
 297     SDOperand ReduceLoadWidth(SDNode *N);
 298
 299     SDOperand GetDemandedBits(SDOperand V, uint64_t Mask);
 300
 301     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 302     /// looking for aliasing nodes and adding them to the Aliases vector.
 303     void GatherAllAliases(SDNode *N, SDOperand OriginalChain,
 304                           SmallVector<SDOperand, 8> &Aliases);
 305
 306     /// isAlias - Return true if there is any possibility that the two addresses
 307     /// overlap.
 308     bool isAlias(SDOperand Ptr1, int64_t Size1,
 309                  const Value *SrcValue1, int SrcValueOffset1,
 310                  SDOperand Ptr2, int64_t Size2,
 311                  const Value *SrcValue2, int SrcValueOffset2);
 312
 313     /// FindAliasInfo - Extracts the relevant alias information from the memory
 314     /// node.  Returns true if the operand was a load.
 315     bool FindAliasInfo(SDNode *N,
 316                        SDOperand &Ptr, int64_t &Size,
 317                        const Value *&SrcValue, int &SrcValueOffset);
 318
 319     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 320     /// looking for a better chain (aliasing node.)
 321     SDOperand FindBetterChain(SDNode *N, SDOperand Chain);
 322
 323 public:
 324     DAGCombiner(SelectionDAG &D, AliasAnalysis &A)
 325       : DAG(D),
 326         TLI(D.getTargetLoweringInfo()),
 327         AfterLegalize(false),
 328         AA(A) {}
 329
 330     /// Run - runs the dag combiner on all nodes in the work list
 331     void Run(bool RunningAfterLegalize);
 332   };
 333 }
 334
 335 //===----------------------------------------------------------------------===//
 336 //  TargetLowering::DAGCombinerInfo implementation
 337 //===----------------------------------------------------------------------===//
 338
 339 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 340   ((DAGCombiner*)DC)->AddToWorkList(N);
 341 }
 342
 343 SDOperand TargetLowering::DAGCombinerInfo::
 344 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 345   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 346 }
 347
 348 SDOperand TargetLowering::DAGCombinerInfo::
 349 CombineTo(SDNode *N, SDOperand Res) {
 350   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 351 }
 352
 353
 354 SDOperand TargetLowering::DAGCombinerInfo::
 355 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 356   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 357 }
 358
 359
 360 //===----------------------------------------------------------------------===//
 361 // Helper Functions
 362 //===----------------------------------------------------------------------===//
 363
 364 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 365 /// specified expression for the same cost as the expression itself, or 2 if we
 366 /// can compute the negated form more cheaply than the expression itself.
 367 static char isNegatibleForFree(SDOperand Op, unsigned Depth = 0) {
 368   // No compile time optimizations on this type.
 369   if (Op.getValueType() == MVT::ppcf128)
 370     return 0;
 371
 372   // fneg is removable even if it has multiple uses.
 373   if (Op.getOpcode() == ISD::FNEG) return 2;
 374
 375   // Don't allow anything with multiple uses.
 376   if (!Op.hasOneUse()) return 0;
 377
 378   // Don't recurse exponentially.
 379   if (Depth > 6) return 0;
 380
 381   switch (Op.getOpcode()) {
 382   default: return false;
 383   case ISD::ConstantFP:
 384     return 1;
 385   case ISD::FADD:
 386     // FIXME: determine better conditions for this xform.
 387     if (!UnsafeFPMath) return 0;
 388
 389     // -(A+B) -> -A - B
 390     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 391       return V;
 392     // -(A+B) -> -B - A
 393     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 394   case ISD::FSUB:
 395     // We can't turn -(A-B) into B-A when we honor signed zeros.
 396     if (!UnsafeFPMath) return 0;
 397
 398     // -(A-B) -> B-A
 399     return 1;
 400
 401   case ISD::FMUL:
 402   case ISD::FDIV:
 403     if (HonorSignDependentRoundingFPMath()) return 0;
 404
 405     // -(X*Y) -> (-X * Y) or (X*-Y)
 406     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 407       return V;
 408
 409     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 410
 411   case ISD::FP_EXTEND:
 412   case ISD::FP_ROUND:
 413   case ISD::FSIN:
 414     return isNegatibleForFree(Op.getOperand(0), Depth+1);
 415   }
 416 }
 417
 418 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 419 /// returns the newly negated expression.
 420 static SDOperand GetNegatedExpression(SDOperand Op, SelectionDAG &DAG,
 421                                       unsigned Depth = 0) {
 422   // fneg is removable even if it has multiple uses.
 423   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 424
 425   // Don't allow anything with multiple uses.
 426   assert(Op.hasOneUse() && "Unknown reuse!");
 427
 428   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 429   switch (Op.getOpcode()) {
 430   default: assert(0 && "Unknown code");
 431   case ISD::ConstantFP: {
 432     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 433     V.changeSign();
 434     return DAG.getConstantFP(V, Op.getValueType());
 435   }
 436   case ISD::FADD:
 437     // FIXME: determine better conditions for this xform.
 438     assert(UnsafeFPMath);
 439
 440     // -(A+B) -> -A - B
 441     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 442       return DAG.getNode(ISD::FSUB, Op.getValueType(),
 443                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 444                          Op.getOperand(1));
 445     // -(A+B) -> -B - A
 446     return DAG.getNode(ISD::FSUB, Op.getValueType(),
 447                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1),
 448                        Op.getOperand(0));
 449   case ISD::FSUB:
 450     // We can't turn -(A-B) into B-A when we honor signed zeros.
 451     assert(UnsafeFPMath);
 452
 453     // -(0-B) -> B
 454     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 455       if (N0CFP->getValueAPF().isZero())
 456         return Op.getOperand(1);
 457
 458     // -(A-B) -> B-A
 459     return DAG.getNode(ISD::FSUB, Op.getValueType(), Op.getOperand(1),
 460                        Op.getOperand(0));
 461
 462   case ISD::FMUL:
 463   case ISD::FDIV:
 464     assert(!HonorSignDependentRoundingFPMath());
 465
 466     // -(X*Y) -> -X * Y
 467     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 468       return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 469                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 470                          Op.getOperand(1));
 471
 472     // -(X*Y) -> X * -Y
 473     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 474                        Op.getOperand(0),
 475                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1));
 476
 477   case ISD::FP_EXTEND:
 478   case ISD::FP_ROUND:
 479   case ISD::FSIN:
 480     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 481                        GetNegatedExpression(Op.getOperand(0), DAG, Depth+1));
 482   }
 483 }
 484
 485
 486 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 487 // that selects between the values 1 and 0, making it equivalent to a setcc.
 488 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 489 // nodes based on the type of node we are checking.  This simplifies life a
 490 // bit for the callers.
 491 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 492                               SDOperand &CC) {
 493   if (N.getOpcode() == ISD::SETCC) {
 494     LHS = N.getOperand(0);
 495     RHS = N.getOperand(1);
 496     CC  = N.getOperand(2);
 497     return true;
 498   }
 499   if (N.getOpcode() == ISD::SELECT_CC &&
 500       N.getOperand(2).getOpcode() == ISD::Constant &&
 501       N.getOperand(3).getOpcode() == ISD::Constant &&
 502       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 503       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 504     LHS = N.getOperand(0);
 505     RHS = N.getOperand(1);
 506     CC  = N.getOperand(4);
 507     return true;
 508   }
 509   return false;
 510 }
 511
 512 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 513 // one use.  If this is true, it allows the users to invert the operation for
 514 // free when it is profitable to do so.
 515 static bool isOneUseSetCC(SDOperand N) {
 516   SDOperand N0, N1, N2;
 517   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 518     return true;
 519   return false;
 520 }
 521
 522 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 523   MVT::ValueType VT = N0.getValueType();
 524   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 525   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 526   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 527     if (isa<ConstantSDNode>(N1)) {
 528       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 529       AddToWorkList(OpNode.Val);
 530       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 531     } else if (N0.hasOneUse()) {
 532       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 533       AddToWorkList(OpNode.Val);
 534       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 535     }
 536   }
 537   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 538   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 539   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 540     if (isa<ConstantSDNode>(N0)) {
 541       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 542       AddToWorkList(OpNode.Val);
 543       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 544     } else if (N1.hasOneUse()) {
 545       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 546       AddToWorkList(OpNode.Val);
 547       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 548     }
 549   }
 550   return SDOperand();
 551 }
 552
 553 //===----------------------------------------------------------------------===//
 554 //  Main DAG Combiner implementation
 555 //===----------------------------------------------------------------------===//
 556
 557 void DAGCombiner::Run(bool RunningAfterLegalize) {
 558   // set the instance variable, so that the various visit routines may use it.
 559   AfterLegalize = RunningAfterLegalize;
 560
 561   // Add all the dag nodes to the worklist.
 562   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 563        E = DAG.allnodes_end(); I != E; ++I)
 564     WorkList.push_back(I);
 565
 566   // Create a dummy node (which is not added to allnodes), that adds a reference
 567   // to the root node, preventing it from being deleted, and tracking any
 568   // changes of the root.
 569   HandleSDNode Dummy(DAG.getRoot());
 570
 571   // The root of the dag may dangle to deleted nodes until the dag combiner is
 572   // done.  Set it to null to avoid confusion.
 573   DAG.setRoot(SDOperand());
 574
 575   // while the worklist isn't empty, inspect the node on the end of it and
 576   // try and combine it.
 577   while (!WorkList.empty()) {
 578     SDNode *N = WorkList.back();
 579     WorkList.pop_back();
 580
 581     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 582     // N is deleted from the DAG, since they too may now be dead or may have a
 583     // reduced number of uses, allowing other xforms.
 584     if (N->use_empty() && N != &Dummy) {
 585       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 586         AddToWorkList(N->getOperand(i).Val);
 587
 588       DAG.DeleteNode(N);
 589       continue;
 590     }
 591
 592     SDOperand RV = combine(N);
 593
 594     if (RV.Val) {
 595       ++NodesCombined;
 596       // If we get back the same node we passed in, rather than a new node or
 597       // zero, we know that the node must have defined multiple values and
 598       // CombineTo was used.  Since CombineTo takes care of the worklist
 599       // mechanics for us, we have no work to do in this case.
 600       if (RV.Val != N) {
 601         assert(N->getOpcode() != ISD::DELETED_NODE &&
 602                RV.Val->getOpcode() != ISD::DELETED_NODE &&
 603                "Node was deleted but visit returned new node!");
 604
 605         DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 606         DOUT << "\nWith: "; DEBUG(RV.Val->dump(&DAG));
 607         DOUT << '\n';
 608         std::vector<SDNode*> NowDead;
 609         if (N->getNumValues() == RV.Val->getNumValues())
 610           DAG.ReplaceAllUsesWith(N, RV.Val, &NowDead);
 611         else {
 612           assert(N->getValueType(0) == RV.getValueType() && "Type mismatch");
 613           SDOperand OpV = RV;
 614           DAG.ReplaceAllUsesWith(N, &OpV, &NowDead);
 615         }
 616
 617         // Push the new node and any users onto the worklist
 618         AddToWorkList(RV.Val);
 619         AddUsersToWorkList(RV.Val);
 620
 621         // Nodes can be reintroduced into the worklist.  Make sure we do not
 622         // process a node that has been replaced.
 623         removeFromWorkList(N);
 624         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 625           removeFromWorkList(NowDead[i]);
 626
 627         // Finally, since the node is now dead, remove it from the graph.
 628         DAG.DeleteNode(N);
 629       }
 630     }
 631   }
 632
 633   // If the root changed (e.g. it was a dead load, update the root).
 634   DAG.setRoot(Dummy.getValue());
 635 }
 636
 637 SDOperand DAGCombiner::visit(SDNode *N) {
 638   switch(N->getOpcode()) {
 639   default: break;
 640   case ISD::TokenFactor:        return visitTokenFactor(N);
 641   case ISD::ADD:                return visitADD(N);
 642   case ISD::SUB:                return visitSUB(N);
 643   case ISD::ADDC:               return visitADDC(N);
 644   case ISD::ADDE:               return visitADDE(N);
 645   case ISD::MUL:                return visitMUL(N);
 646   case ISD::SDIV:               return visitSDIV(N);
 647   case ISD::UDIV:               return visitUDIV(N);
 648   case ISD::SREM:               return visitSREM(N);
 649   case ISD::UREM:               return visitUREM(N);
 650   case ISD::MULHU:              return visitMULHU(N);
 651   case ISD::MULHS:              return visitMULHS(N);
 652   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 653   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 654   case ISD::SDIVREM:            return visitSDIVREM(N);
 655   case ISD::UDIVREM:            return visitUDIVREM(N);
 656   case ISD::AND:                return visitAND(N);
 657   case ISD::OR:                 return visitOR(N);
 658   case ISD::XOR:                return visitXOR(N);
 659   case ISD::SHL:                return visitSHL(N);
 660   case ISD::SRA:                return visitSRA(N);
 661   case ISD::SRL:                return visitSRL(N);
 662   case ISD::CTLZ:               return visitCTLZ(N);
 663   case ISD::CTTZ:               return visitCTTZ(N);
 664   case ISD::CTPOP:              return visitCTPOP(N);
 665   case ISD::SELECT:             return visitSELECT(N);
 666   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 667   case ISD::SETCC:              return visitSETCC(N);
 668   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 669   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 670   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 671   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 672   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 673   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 674   case ISD::FADD:               return visitFADD(N);
 675   case ISD::FSUB:               return visitFSUB(N);
 676   case ISD::FMUL:               return visitFMUL(N);
 677   case ISD::FDIV:               return visitFDIV(N);
 678   case ISD::FREM:               return visitFREM(N);
 679   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 680   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 681   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 682   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 683   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 684   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 685   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 686   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 687   case ISD::FNEG:               return visitFNEG(N);
 688   case ISD::FABS:               return visitFABS(N);
 689   case ISD::BRCOND:             return visitBRCOND(N);
 690   case ISD::BR_CC:              return visitBR_CC(N);
 691   case ISD::LOAD:               return visitLOAD(N);
 692   case ISD::STORE:              return visitSTORE(N);
 693   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 694   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 695   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 696   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 697   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 698   }
 699   return SDOperand();
 700 }
 701
 702 SDOperand DAGCombiner::combine(SDNode *N) {
 703
 704   SDOperand RV = visit(N);
 705
 706   // If nothing happened, try a target-specific DAG combine.
 707   if (RV.Val == 0) {
 708     assert(N->getOpcode() != ISD::DELETED_NODE &&
 709            "Node was deleted but visit returned NULL!");
 710
 711     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 712         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 713
 714       // Expose the DAG combiner to the target combiner impls.
 715       TargetLowering::DAGCombinerInfo
 716         DagCombineInfo(DAG, !AfterLegalize, false, this);
 717
 718       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 719     }
 720   }
 721
 722   return RV;
 723 }
 724
 725 /// getInputChainForNode - Given a node, return its input chain if it has one,
 726 /// otherwise return a null sd operand.
 727 static SDOperand getInputChainForNode(SDNode *N) {
 728   if (unsigned NumOps = N->getNumOperands()) {
 729     if (N->getOperand(0).getValueType() == MVT::Other)
 730       return N->getOperand(0);
 731     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 732       return N->getOperand(NumOps-1);
 733     for (unsigned i = 1; i < NumOps-1; ++i)
 734       if (N->getOperand(i).getValueType() == MVT::Other)
 735         return N->getOperand(i);
 736   }
 737   return SDOperand(0, 0);
 738 }
 739
 740 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 741   // If N has two operands, where one has an input chain equal to the other,
 742   // the 'other' chain is redundant.
 743   if (N->getNumOperands() == 2) {
 744     if (getInputChainForNode(N->getOperand(0).Val) == N->getOperand(1))
 745       return N->getOperand(0);
 746     if (getInputChainForNode(N->getOperand(1).Val) == N->getOperand(0))
 747       return N->getOperand(1);
 748   }
 749
 750   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 751   SmallVector<SDOperand, 8> Ops;    // Ops for replacing token factor.
 752   SmallPtrSet<SDNode*, 16> SeenOps;
 753   bool Changed = false;             // If we should replace this token factor.
 754
 755   // Start out with this token factor.
 756   TFs.push_back(N);
 757
 758   // Iterate through token factors.  The TFs grows when new token factors are
 759   // encountered.
 760   for (unsigned i = 0; i < TFs.size(); ++i) {
 761     SDNode *TF = TFs[i];
 762
 763     // Check each of the operands.
 764     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 765       SDOperand Op = TF->getOperand(i);
 766
 767       switch (Op.getOpcode()) {
 768       case ISD::EntryToken:
 769         // Entry tokens don't need to be added to the list. They are
 770         // rededundant.
 771         Changed = true;
 772         break;
 773
 774       case ISD::TokenFactor:
 775         if ((CombinerAA || Op.hasOneUse()) &&
 776             std::find(TFs.begin(), TFs.end(), Op.Val) == TFs.end()) {
 777           // Queue up for processing.
 778           TFs.push_back(Op.Val);
 779           // Clean up in case the token factor is removed.
 780           AddToWorkList(Op.Val);
 781           Changed = true;
 782           break;
 783         }
 784         // Fall thru
 785
 786       default:
 787         // Only add if it isn't already in the list.
 788         if (SeenOps.insert(Op.Val))
 789           Ops.push_back(Op);
 790         else
 791           Changed = true;
 792         break;
 793       }
 794     }
 795   }
 796
 797   SDOperand Result;
 798
 799   // If we've change things around then replace token factor.
 800   if (Changed) {
 801     if (Ops.size() == 0) {
 802       // The entry token is the only possible outcome.
 803       Result = DAG.getEntryNode();
 804     } else {
 805       // New and improved token factor.
 806       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 807     }
 808
 809     // Don't add users to work list.
 810     return CombineTo(N, Result, false);
 811   }
 812
 813   return Result;
 814 }
 815
 816 static
 817 SDOperand combineShlAddConstant(SDOperand N0, SDOperand N1, SelectionDAG &DAG) {
 818   MVT::ValueType VT = N0.getValueType();
 819   SDOperand N00 = N0.getOperand(0);
 820   SDOperand N01 = N0.getOperand(1);
 821   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 822   if (N01C && N00.getOpcode() == ISD::ADD && N00.Val->hasOneUse() &&
 823       isa<ConstantSDNode>(N00.getOperand(1))) {
 824     N0 = DAG.getNode(ISD::ADD, VT,
 825                      DAG.getNode(ISD::SHL, VT, N00.getOperand(0), N01),
 826                      DAG.getNode(ISD::SHL, VT, N00.getOperand(1), N01));
 827     return DAG.getNode(ISD::ADD, VT, N0, N1);
 828   }
 829   return SDOperand();
 830 }
 831
 832 static
 833 SDOperand combineSelectAndUse(SDNode *N, SDOperand Slct, SDOperand OtherOp,
 834                               SelectionDAG &DAG) {
 835   MVT::ValueType VT = N->getValueType(0);
 836   unsigned Opc = N->getOpcode();
 837   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 838   SDOperand LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 839   SDOperand RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 840   ISD::CondCode CC = ISD::SETCC_INVALID;
 841   if (isSlctCC)
 842     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 843   else {
 844     SDOperand CCOp = Slct.getOperand(0);
 845     if (CCOp.getOpcode() == ISD::SETCC)
 846       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 847   }
 848
 849   bool DoXform = false;
 850   bool InvCC = false;
 851   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 852           "Bad input!");
 853   if (LHS.getOpcode() == ISD::Constant &&
 854       cast<ConstantSDNode>(LHS)->isNullValue())
 855     DoXform = true;
 856   else if (CC != ISD::SETCC_INVALID &&
 857            RHS.getOpcode() == ISD::Constant &&
 858            cast<ConstantSDNode>(RHS)->isNullValue()) {
 859     std::swap(LHS, RHS);
 860     bool isInt = MVT::isInteger(isSlctCC ? Slct.getOperand(0).getValueType()
 861                                 : Slct.getOperand(0).getOperand(0).getValueType());
 862     CC = ISD::getSetCCInverse(CC, isInt);
 863     DoXform = true;
 864     InvCC = true;
 865   }
 866
 867   if (DoXform) {
 868     SDOperand Result = DAG.getNode(Opc, VT, OtherOp, RHS);
 869     if (isSlctCC)
 870       return DAG.getSelectCC(OtherOp, Result,
 871                              Slct.getOperand(0), Slct.getOperand(1), CC);
 872     SDOperand CCOp = Slct.getOperand(0);
 873     if (InvCC)
 874       CCOp = DAG.getSetCC(CCOp.getValueType(), CCOp.getOperand(0),
 875                           CCOp.getOperand(1), CC);
 876     return DAG.getNode(ISD::SELECT, VT, CCOp, OtherOp, Result);
 877   }
 878   return SDOperand();
 879 }
 880
 881 SDOperand DAGCombiner::visitADD(SDNode *N) {
 882   SDOperand N0 = N->getOperand(0);
 883   SDOperand N1 = N->getOperand(1);
 884   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 885   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 886   MVT::ValueType VT = N0.getValueType();
 887
 888   // fold vector ops
 889   if (MVT::isVector(VT)) {
 890     SDOperand FoldedVOp = SimplifyVBinOp(N);
 891     if (FoldedVOp.Val) return FoldedVOp;
 892   }
 893
 894   // fold (add x, undef) -> undef
 895   if (N0.getOpcode() == ISD::UNDEF)
 896     return N0;
 897   if (N1.getOpcode() == ISD::UNDEF)
 898     return N1;
 899   // fold (add c1, c2) -> c1+c2
 900   if (N0C && N1C)
 901     return DAG.getNode(ISD::ADD, VT, N0, N1);
 902   // canonicalize constant to RHS
 903   if (N0C && !N1C)
 904     return DAG.getNode(ISD::ADD, VT, N1, N0);
 905   // fold (add x, 0) -> x
 906   if (N1C && N1C->isNullValue())
 907     return N0;
 908   // fold ((c1-A)+c2) -> (c1+c2)-A
 909   if (N1C && N0.getOpcode() == ISD::SUB)
 910     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 911       return DAG.getNode(ISD::SUB, VT,
 912                          DAG.getConstant(N1C->getValue()+N0C->getValue(), VT),
 913                          N0.getOperand(1));
 914   // reassociate add
 915   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 916   if (RADD.Val != 0)
 917     return RADD;
 918   // fold ((0-A) + B) -> B-A
 919   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 920       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 921     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 922   // fold (A + (0-B)) -> A-B
 923   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 924       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 925     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 926   // fold (A+(B-A)) -> B
 927   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 928     return N1.getOperand(0);
 929
 930   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 931     return SDOperand(N, 0);
 932
 933   // fold (a+b) -> (a|b) iff a and b share no bits.
 934   if (MVT::isInteger(VT) && !MVT::isVector(VT)) {
 935     uint64_t LHSZero, LHSOne;
 936     uint64_t RHSZero, RHSOne;
 937     uint64_t Mask = MVT::getIntVTBitMask(VT);
 938     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 939     if (LHSZero) {
 940       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 941
 942       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 943       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 944       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 945           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 946         return DAG.getNode(ISD::OR, VT, N0, N1);
 947     }
 948   }
 949
 950   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 951   if (N0.getOpcode() == ISD::SHL && N0.Val->hasOneUse()) {
 952     SDOperand Result = combineShlAddConstant(N0, N1, DAG);
 953     if (Result.Val) return Result;
 954   }
 955   if (N1.getOpcode() == ISD::SHL && N1.Val->hasOneUse()) {
 956     SDOperand Result = combineShlAddConstant(N1, N0, DAG);
 957     if (Result.Val) return Result;
 958   }
 959
 960   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
 961   if (N0.getOpcode() == ISD::SELECT && N0.Val->hasOneUse()) {
 962     SDOperand Result = combineSelectAndUse(N, N0, N1, DAG);
 963     if (Result.Val) return Result;
 964   }
 965   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
 966     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
 967     if (Result.Val) return Result;
 968   }
 969
 970   return SDOperand();
 971 }
 972
 973 SDOperand DAGCombiner::visitADDC(SDNode *N) {
 974   SDOperand N0 = N->getOperand(0);
 975   SDOperand N1 = N->getOperand(1);
 976   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 977   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 978   MVT::ValueType VT = N0.getValueType();
 979
 980   // If the flag result is dead, turn this into an ADD.
 981   if (N->hasNUsesOfValue(0, 1))
 982     return CombineTo(N, DAG.getNode(ISD::ADD, VT, N1, N0),
 983                      DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 984
 985   // canonicalize constant to RHS.
 986   if (N0C && !N1C) {
 987     SDOperand Ops[] = { N1, N0 };
 988     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
 989   }
 990
 991   // fold (addc x, 0) -> x + no carry out
 992   if (N1C && N1C->isNullValue())
 993     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 994
 995   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
 996   uint64_t LHSZero, LHSOne;
 997   uint64_t RHSZero, RHSOne;
 998   uint64_t Mask = MVT::getIntVTBitMask(VT);
 999   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1000   if (LHSZero) {
1001     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1002
1003     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1004     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1005     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1006         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1007       return CombineTo(N, DAG.getNode(ISD::OR, VT, N0, N1),
1008                        DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
1009   }
1010
1011   return SDOperand();
1012 }
1013
1014 SDOperand DAGCombiner::visitADDE(SDNode *N) {
1015   SDOperand N0 = N->getOperand(0);
1016   SDOperand N1 = N->getOperand(1);
1017   SDOperand CarryIn = N->getOperand(2);
1018   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1019   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1020   //MVT::ValueType VT = N0.getValueType();
1021
1022   // canonicalize constant to RHS
1023   if (N0C && !N1C) {
1024     SDOperand Ops[] = { N1, N0, CarryIn };
1025     return DAG.getNode(ISD::ADDE, N->getVTList(), Ops, 3);
1026   }
1027
1028   // fold (adde x, y, false) -> (addc x, y)
1029   if (CarryIn.getOpcode() == ISD::CARRY_FALSE) {
1030     SDOperand Ops[] = { N1, N0 };
1031     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
1032   }
1033
1034   return SDOperand();
1035 }
1036
1037
1038
1039 SDOperand DAGCombiner::visitSUB(SDNode *N) {
1040   SDOperand N0 = N->getOperand(0);
1041   SDOperand N1 = N->getOperand(1);
1042   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1043   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1044   MVT::ValueType VT = N0.getValueType();
1045
1046   // fold vector ops
1047   if (MVT::isVector(VT)) {
1048     SDOperand FoldedVOp = SimplifyVBinOp(N);
1049     if (FoldedVOp.Val) return FoldedVOp;
1050   }
1051
1052   // fold (sub x, x) -> 0
1053   if (N0 == N1)
1054     return DAG.getConstant(0, N->getValueType(0));
1055   // fold (sub c1, c2) -> c1-c2
1056   if (N0C && N1C)
1057     return DAG.getNode(ISD::SUB, VT, N0, N1);
1058   // fold (sub x, c) -> (add x, -c)
1059   if (N1C)
1060     return DAG.getNode(ISD::ADD, VT, N0, DAG.getConstant(-N1C->getValue(), VT));
1061   // fold (A+B)-A -> B
1062   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1063     return N0.getOperand(1);
1064   // fold (A+B)-B -> A
1065   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1066     return N0.getOperand(0);
1067   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1068   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
1069     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
1070     if (Result.Val) return Result;
1071   }
1072   // If either operand of a sub is undef, the result is undef
1073   if (N0.getOpcode() == ISD::UNDEF)
1074     return N0;
1075   if (N1.getOpcode() == ISD::UNDEF)
1076     return N1;
1077
1078   return SDOperand();
1079 }
1080
1081 SDOperand DAGCombiner::visitMUL(SDNode *N) {
1082   SDOperand N0 = N->getOperand(0);
1083   SDOperand N1 = N->getOperand(1);
1084   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1085   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1086   MVT::ValueType VT = N0.getValueType();
1087
1088   // fold vector ops
1089   if (MVT::isVector(VT)) {
1090     SDOperand FoldedVOp = SimplifyVBinOp(N);
1091     if (FoldedVOp.Val) return FoldedVOp;
1092   }
1093
1094   // fold (mul x, undef) -> 0
1095   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1096     return DAG.getConstant(0, VT);
1097   // fold (mul c1, c2) -> c1*c2
1098   if (N0C && N1C)
1099     return DAG.getNode(ISD::MUL, VT, N0, N1);
1100   // canonicalize constant to RHS
1101   if (N0C && !N1C)
1102     return DAG.getNode(ISD::MUL, VT, N1, N0);
1103   // fold (mul x, 0) -> 0
1104   if (N1C && N1C->isNullValue())
1105     return N1;
1106   // fold (mul x, -1) -> 0-x
1107   if (N1C && N1C->isAllOnesValue())
1108     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1109   // fold (mul x, (1 << c)) -> x << c
1110   if (N1C && isPowerOf2_64(N1C->getValue()))
1111     return DAG.getNode(ISD::SHL, VT, N0,
1112                        DAG.getConstant(Log2_64(N1C->getValue()),
1113                                        TLI.getShiftAmountTy()));
1114   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1115   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
1116     // FIXME: If the input is something that is easily negated (e.g. a
1117     // single-use add), we should put the negate there.
1118     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
1119                        DAG.getNode(ISD::SHL, VT, N0,
1120                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
1121                                             TLI.getShiftAmountTy())));
1122   }
1123
1124   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1125   if (N1C && N0.getOpcode() == ISD::SHL &&
1126       isa<ConstantSDNode>(N0.getOperand(1))) {
1127     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
1128     AddToWorkList(C3.Val);
1129     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
1130   }
1131
1132   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1133   // use.
1134   {
1135     SDOperand Sh(0,0), Y(0,0);
1136     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1137     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1138         N0.Val->hasOneUse()) {
1139       Sh = N0; Y = N1;
1140     } else if (N1.getOpcode() == ISD::SHL &&
1141                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
1142       Sh = N1; Y = N0;
1143     }
1144     if (Sh.Val) {
1145       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
1146       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
1147     }
1148   }
1149   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1150   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
1151       isa<ConstantSDNode>(N0.getOperand(1))) {
1152     return DAG.getNode(ISD::ADD, VT,
1153                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
1154                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
1155   }
1156
1157   // reassociate mul
1158   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
1159   if (RMUL.Val != 0)
1160     return RMUL;
1161
1162   return SDOperand();
1163 }
1164
1165 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
1166   SDOperand N0 = N->getOperand(0);
1167   SDOperand N1 = N->getOperand(1);
1168   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1169   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1170   MVT::ValueType VT = N->getValueType(0);
1171
1172   // fold vector ops
1173   if (MVT::isVector(VT)) {
1174     SDOperand FoldedVOp = SimplifyVBinOp(N);
1175     if (FoldedVOp.Val) return FoldedVOp;
1176   }
1177
1178   // fold (sdiv c1, c2) -> c1/c2
1179   if (N0C && N1C && !N1C->isNullValue())
1180     return DAG.getNode(ISD::SDIV, VT, N0, N1);
1181   // fold (sdiv X, 1) -> X
1182   if (N1C && N1C->getSignExtended() == 1LL)
1183     return N0;
1184   // fold (sdiv X, -1) -> 0-X
1185   if (N1C && N1C->isAllOnesValue())
1186     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1187   // If we know the sign bits of both operands are zero, strength reduce to a
1188   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1189   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1190   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1191       DAG.MaskedValueIsZero(N0, SignBit))
1192     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
1193   // fold (sdiv X, pow2) -> simple ops after legalize
1194   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
1195       (isPowerOf2_64(N1C->getSignExtended()) ||
1196        isPowerOf2_64(-N1C->getSignExtended()))) {
1197     // If dividing by powers of two is cheap, then don't perform the following
1198     // fold.
1199     if (TLI.isPow2DivCheap())
1200       return SDOperand();
1201     int64_t pow2 = N1C->getSignExtended();
1202     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1203     unsigned lg2 = Log2_64(abs2);
1204     // Splat the sign bit into the register
1205     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
1206                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
1207                                                 TLI.getShiftAmountTy()));
1208     AddToWorkList(SGN.Val);
1209     // Add (N0 < 0) ? abs2 - 1 : 0;
1210     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
1211                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
1212                                                 TLI.getShiftAmountTy()));
1213     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
1214     AddToWorkList(SRL.Val);
1215     AddToWorkList(ADD.Val);    // Divide by pow2
1216     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
1217                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1218     // If we're dividing by a positive value, we're done.  Otherwise, we must
1219     // negate the result.
1220     if (pow2 > 0)
1221       return SRA;
1222     AddToWorkList(SRA.Val);
1223     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
1224   }
1225   // if integer divide is expensive and we satisfy the requirements, emit an
1226   // alternate sequence.
1227   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
1228       !TLI.isIntDivCheap()) {
1229     SDOperand Op = BuildSDIV(N);
1230     if (Op.Val) return Op;
1231   }
1232
1233   // undef / X -> 0
1234   if (N0.getOpcode() == ISD::UNDEF)
1235     return DAG.getConstant(0, VT);
1236   // X / undef -> undef
1237   if (N1.getOpcode() == ISD::UNDEF)
1238     return N1;
1239
1240   return SDOperand();
1241 }
1242
1243 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
1244   SDOperand N0 = N->getOperand(0);
1245   SDOperand N1 = N->getOperand(1);
1246   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1247   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1248   MVT::ValueType VT = N->getValueType(0);
1249
1250   // fold vector ops
1251   if (MVT::isVector(VT)) {
1252     SDOperand FoldedVOp = SimplifyVBinOp(N);
1253     if (FoldedVOp.Val) return FoldedVOp;
1254   }
1255
1256   // fold (udiv c1, c2) -> c1/c2
1257   if (N0C && N1C && !N1C->isNullValue())
1258     return DAG.getNode(ISD::UDIV, VT, N0, N1);
1259   // fold (udiv x, (1 << c)) -> x >>u c
1260   if (N1C && isPowerOf2_64(N1C->getValue()))
1261     return DAG.getNode(ISD::SRL, VT, N0,
1262                        DAG.getConstant(Log2_64(N1C->getValue()),
1263                                        TLI.getShiftAmountTy()));
1264   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1265   if (N1.getOpcode() == ISD::SHL) {
1266     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1267       if (isPowerOf2_64(SHC->getValue())) {
1268         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
1269         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
1270                                     DAG.getConstant(Log2_64(SHC->getValue()),
1271                                                     ADDVT));
1272         AddToWorkList(Add.Val);
1273         return DAG.getNode(ISD::SRL, VT, N0, Add);
1274       }
1275     }
1276   }
1277   // fold (udiv x, c) -> alternate
1278   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
1279     SDOperand Op = BuildUDIV(N);
1280     if (Op.Val) return Op;
1281   }
1282
1283   // undef / X -> 0
1284   if (N0.getOpcode() == ISD::UNDEF)
1285     return DAG.getConstant(0, VT);
1286   // X / undef -> undef
1287   if (N1.getOpcode() == ISD::UNDEF)
1288     return N1;
1289
1290   return SDOperand();
1291 }
1292
1293 SDOperand DAGCombiner::visitSREM(SDNode *N) {
1294   SDOperand N0 = N->getOperand(0);
1295   SDOperand N1 = N->getOperand(1);
1296   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1297   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1298   MVT::ValueType VT = N->getValueType(0);
1299
1300   // fold (srem c1, c2) -> c1%c2
1301   if (N0C && N1C && !N1C->isNullValue())
1302     return DAG.getNode(ISD::SREM, VT, N0, N1);
1303   // If we know the sign bits of both operands are zero, strength reduce to a
1304   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1305   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1306   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1307       DAG.MaskedValueIsZero(N0, SignBit))
1308     return DAG.getNode(ISD::UREM, VT, N0, N1);
1309
1310   // Unconditionally lower X%C -> X-X/C*C.  This allows the X/C logic to hack on
1311   // the remainder operation.
1312   if (N1C && !N1C->isNullValue()) {
1313     SDOperand Div = DAG.getNode(ISD::SDIV, VT, N0, N1);
1314     SDOperand Mul = DAG.getNode(ISD::MUL, VT, Div, N1);
1315     SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1316     AddToWorkList(Div.Val);
1317     AddToWorkList(Mul.Val);
1318     return Sub;
1319   }
1320
1321   // undef % X -> 0
1322   if (N0.getOpcode() == ISD::UNDEF)
1323     return DAG.getConstant(0, VT);
1324   // X % undef -> undef
1325   if (N1.getOpcode() == ISD::UNDEF)
1326     return N1;
1327
1328   return SDOperand();
1329 }
1330
1331 SDOperand DAGCombiner::visitUREM(SDNode *N) {
1332   SDOperand N0 = N->getOperand(0);
1333   SDOperand N1 = N->getOperand(1);
1334   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1335   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1336   MVT::ValueType VT = N->getValueType(0);
1337
1338   // fold (urem c1, c2) -> c1%c2
1339   if (N0C && N1C && !N1C->isNullValue())
1340     return DAG.getNode(ISD::UREM, VT, N0, N1);
1341   // fold (urem x, pow2) -> (and x, pow2-1)
1342   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
1343     return DAG.getNode(ISD::AND, VT, N0, DAG.getConstant(N1C->getValue()-1,VT));
1344   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1345   if (N1.getOpcode() == ISD::SHL) {
1346     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1347       if (isPowerOf2_64(SHC->getValue())) {
1348         SDOperand Add = DAG.getNode(ISD::ADD, VT, N1,DAG.getConstant(~0ULL,VT));
1349         AddToWorkList(Add.Val);
1350         return DAG.getNode(ISD::AND, VT, N0, Add);
1351       }
1352     }
1353   }
1354
1355   // Unconditionally lower X%C -> X-X/C*C.  This allows the X/C logic to hack on
1356   // the remainder operation.
1357   if (N1C && !N1C->isNullValue()) {
1358     SDOperand Div = DAG.getNode(ISD::UDIV, VT, N0, N1);
1359     SDOperand Mul = DAG.getNode(ISD::MUL, VT, Div, N1);
1360     SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1361     AddToWorkList(Div.Val);
1362     AddToWorkList(Mul.Val);
1363     return Sub;
1364   }
1365
1366   // undef % X -> 0
1367   if (N0.getOpcode() == ISD::UNDEF)
1368     return DAG.getConstant(0, VT);
1369   // X % undef -> undef
1370   if (N1.getOpcode() == ISD::UNDEF)
1371     return N1;
1372
1373   return SDOperand();
1374 }
1375
1376 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
1377   SDOperand N0 = N->getOperand(0);
1378   SDOperand N1 = N->getOperand(1);
1379   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1380   MVT::ValueType VT = N->getValueType(0);
1381
1382   // fold (mulhs x, 0) -> 0
1383   if (N1C && N1C->isNullValue())
1384     return N1;
1385   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1386   if (N1C && N1C->getValue() == 1)
1387     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
1388                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
1389                                        TLI.getShiftAmountTy()));
1390   // fold (mulhs x, undef) -> 0
1391   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1392     return DAG.getConstant(0, VT);
1393
1394   return SDOperand();
1395 }
1396
1397 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
1398   SDOperand N0 = N->getOperand(0);
1399   SDOperand N1 = N->getOperand(1);
1400   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1401   MVT::ValueType VT = N->getValueType(0);
1402
1403   // fold (mulhu x, 0) -> 0
1404   if (N1C && N1C->isNullValue())
1405     return N1;
1406   // fold (mulhu x, 1) -> 0
1407   if (N1C && N1C->getValue() == 1)
1408     return DAG.getConstant(0, N0.getValueType());
1409   // fold (mulhu x, undef) -> 0
1410   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1411     return DAG.getConstant(0, VT);
1412
1413   return SDOperand();
1414 }
1415
1416 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1417 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1418 /// that are being performed. Return true if a simplification was made.
1419 ///
1420 bool DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N,
1421                                              unsigned LoOp, unsigned HiOp) {
1422   // If the high half is not needed, just compute the low half.
1423   bool HiExists = N->hasAnyUseOfValue(1);
1424   if (!HiExists &&
1425       (!AfterLegalize ||
1426        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1427     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0),
1428                                   DAG.getNode(LoOp, N->getValueType(0),
1429                                               N->op_begin(),
1430                                               N->getNumOperands()));
1431     return true;
1432   }
1433
1434   // If the low half is not needed, just compute the high half.
1435   bool LoExists = N->hasAnyUseOfValue(0);
1436   if (!LoExists &&
1437       (!AfterLegalize ||
1438        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1439     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1),
1440                                   DAG.getNode(HiOp, N->getValueType(1),
1441                                               N->op_begin(),
1442                                               N->getNumOperands()));
1443     return true;
1444   }
1445
1446   // If both halves are used, return as it is.
1447   if (LoExists && HiExists)
1448     return false;
1449
1450   // If the two computed results can be simplified separately, separate them.
1451   bool RetVal = false;
1452   if (LoExists) {
1453     SDOperand Lo = DAG.getNode(LoOp, N->getValueType(0),
1454                                N->op_begin(), N->getNumOperands());
1455     SDOperand LoOpt = combine(Lo.Val);
1456     if (LoOpt.Val && LoOpt != Lo &&
1457         TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())) {
1458       RetVal = true;
1459       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), LoOpt);
1460     }
1461   }
1462
1463   if (HiExists) {
1464     SDOperand Hi = DAG.getNode(HiOp, N->getValueType(1),
1465                                N->op_begin(), N->getNumOperands());
1466     SDOperand HiOpt = combine(Hi.Val);
1467     if (HiOpt.Val && HiOpt != Hi &&
1468         TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())) {
1469       RetVal = true;
1470       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), HiOpt);
1471     }
1472   }
1473
1474   return RetVal;
1475 }
1476
1477 SDOperand DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1478
1479   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS))
1480     return SDOperand();
1481
1482   return SDOperand();
1483 }
1484
1485 SDOperand DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1486
1487   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU))
1488     return SDOperand();
1489
1490   return SDOperand();
1491 }
1492
1493 SDOperand DAGCombiner::visitSDIVREM(SDNode *N) {
1494
1495   if (SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM))
1496     return SDOperand();
1497
1498   return SDOperand();
1499 }
1500
1501 SDOperand DAGCombiner::visitUDIVREM(SDNode *N) {
1502
1503   if (SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM))
1504     return SDOperand();
1505
1506   return SDOperand();
1507 }
1508
1509 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1510 /// two operands of the same opcode, try to simplify it.
1511 SDOperand DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1512   SDOperand N0 = N->getOperand(0), N1 = N->getOperand(1);
1513   MVT::ValueType VT = N0.getValueType();
1514   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1515
1516   // For each of OP in AND/OR/XOR:
1517   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1518   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1519   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1520   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1521   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1522        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1523       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1524     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1525                                    N0.getOperand(0).getValueType(),
1526                                    N0.getOperand(0), N1.getOperand(0));
1527     AddToWorkList(ORNode.Val);
1528     return DAG.getNode(N0.getOpcode(), VT, ORNode);
1529   }
1530
1531   // For each of OP in SHL/SRL/SRA/AND...
1532   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1533   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1534   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1535   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1536        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1537       N0.getOperand(1) == N1.getOperand(1)) {
1538     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1539                                    N0.getOperand(0).getValueType(),
1540                                    N0.getOperand(0), N1.getOperand(0));
1541     AddToWorkList(ORNode.Val);
1542     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1543   }
1544
1545   return SDOperand();
1546 }
1547
1548 SDOperand DAGCombiner::visitAND(SDNode *N) {
1549   SDOperand N0 = N->getOperand(0);
1550   SDOperand N1 = N->getOperand(1);
1551   SDOperand LL, LR, RL, RR, CC0, CC1;
1552   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1553   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1554   MVT::ValueType VT = N1.getValueType();
1555
1556   // fold vector ops
1557   if (MVT::isVector(VT)) {
1558     SDOperand FoldedVOp = SimplifyVBinOp(N);
1559     if (FoldedVOp.Val) return FoldedVOp;
1560   }
1561
1562   // fold (and x, undef) -> 0
1563   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1564     return DAG.getConstant(0, VT);
1565   // fold (and c1, c2) -> c1&c2
1566   if (N0C && N1C)
1567     return DAG.getNode(ISD::AND, VT, N0, N1);
1568   // canonicalize constant to RHS
1569   if (N0C && !N1C)
1570     return DAG.getNode(ISD::AND, VT, N1, N0);
1571   // fold (and x, -1) -> x
1572   if (N1C && N1C->isAllOnesValue())
1573     return N0;
1574   // if (and x, c) is known to be zero, return 0
1575   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1576     return DAG.getConstant(0, VT);
1577   // reassociate and
1578   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1579   if (RAND.Val != 0)
1580     return RAND;
1581   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1582   if (N1C && N0.getOpcode() == ISD::OR)
1583     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1584       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
1585         return N1;
1586   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1587   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1588     unsigned InMask = MVT::getIntVTBitMask(N0.getOperand(0).getValueType());
1589     if (DAG.MaskedValueIsZero(N0.getOperand(0),
1590                               ~N1C->getValue() & InMask)) {
1591       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1592                                    N0.getOperand(0));
1593
1594       // Replace uses of the AND with uses of the Zero extend node.
1595       CombineTo(N, Zext);
1596
1597       // We actually want to replace all uses of the any_extend with the
1598       // zero_extend, to avoid duplicating things.  This will later cause this
1599       // AND to be folded.
1600       CombineTo(N0.Val, Zext);
1601       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1602     }
1603   }
1604   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1605   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1606     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1607     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1608
1609     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1610         MVT::isInteger(LL.getValueType())) {
1611       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1612       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
1613         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1614         AddToWorkList(ORNode.Val);
1615         return DAG.getSetCC(VT, ORNode, LR, Op1);
1616       }
1617       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1618       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1619         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1620         AddToWorkList(ANDNode.Val);
1621         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1622       }
1623       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1624       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1625         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1626         AddToWorkList(ORNode.Val);
1627         return DAG.getSetCC(VT, ORNode, LR, Op1);
1628       }
1629     }
1630     // canonicalize equivalent to ll == rl
1631     if (LL == RR && LR == RL) {
1632       Op1 = ISD::getSetCCSwappedOperands(Op1);
1633       std::swap(RL, RR);
1634     }
1635     if (LL == RL && LR == RR) {
1636       bool isInteger = MVT::isInteger(LL.getValueType());
1637       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1638       if (Result != ISD::SETCC_INVALID)
1639         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1640     }
1641   }
1642
1643   // Simplify: and (op x...), (op y...)  -> (op (and x, y))
1644   if (N0.getOpcode() == N1.getOpcode()) {
1645     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1646     if (Tmp.Val) return Tmp;
1647   }
1648
1649   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1650   // fold (and (sra)) -> (and (srl)) when possible.
1651   if (!MVT::isVector(VT) &&
1652       SimplifyDemandedBits(SDOperand(N, 0)))
1653     return SDOperand(N, 0);
1654   // fold (zext_inreg (extload x)) -> (zextload x)
1655   if (ISD::isEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val)) {
1656     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1657     MVT::ValueType EVT = LN0->getLoadedVT();
1658     // If we zero all the possible extended bits, then we can turn this into
1659     // a zextload if we are running before legalize or the operation is legal.
1660     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1661         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1662       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1663                                          LN0->getBasePtr(), LN0->getSrcValue(),
1664                                          LN0->getSrcValueOffset(), EVT,
1665                                          LN0->isVolatile(),
1666                                          LN0->getAlignment());
1667       AddToWorkList(N);
1668       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1669       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1670     }
1671   }
1672   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1673   if (ISD::isSEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
1674       N0.hasOneUse()) {
1675     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1676     MVT::ValueType EVT = LN0->getLoadedVT();
1677     // If we zero all the possible extended bits, then we can turn this into
1678     // a zextload if we are running before legalize or the operation is legal.
1679     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1680         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1681       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1682                                          LN0->getBasePtr(), LN0->getSrcValue(),
1683                                          LN0->getSrcValueOffset(), EVT,
1684                                          LN0->isVolatile(),
1685                                          LN0->getAlignment());
1686       AddToWorkList(N);
1687       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1688       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1689     }
1690   }
1691
1692   // fold (and (load x), 255) -> (zextload x, i8)
1693   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1694   if (N1C && N0.getOpcode() == ISD::LOAD) {
1695     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1696     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1697         LN0->getAddressingMode() == ISD::UNINDEXED &&
1698         N0.hasOneUse()) {
1699       MVT::ValueType EVT, LoadedVT;
1700       if (N1C->getValue() == 255)
1701         EVT = MVT::i8;
1702       else if (N1C->getValue() == 65535)
1703         EVT = MVT::i16;
1704       else if (N1C->getValue() == ~0U)
1705         EVT = MVT::i32;
1706       else
1707         EVT = MVT::Other;
1708
1709       LoadedVT = LN0->getLoadedVT();
1710       if (EVT != MVT::Other && LoadedVT > EVT &&
1711           (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1712         MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1713         // For big endian targets, we need to add an offset to the pointer to
1714         // load the correct bytes.  For little endian systems, we merely need to
1715         // read fewer bytes from the same pointer.
1716         unsigned PtrOff =
1717           (MVT::getSizeInBits(LoadedVT) - MVT::getSizeInBits(EVT)) / 8;
1718         unsigned Alignment = LN0->getAlignment();
1719         SDOperand NewPtr = LN0->getBasePtr();
1720         if (!TLI.isLittleEndian()) {
1721           NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1722                                DAG.getConstant(PtrOff, PtrType));
1723           Alignment = MinAlign(Alignment, PtrOff);
1724         }
1725         AddToWorkList(NewPtr.Val);
1726         SDOperand Load =
1727           DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(), NewPtr,
1728                          LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
1729                          LN0->isVolatile(), Alignment);
1730         AddToWorkList(N);
1731         CombineTo(N0.Val, Load, Load.getValue(1));
1732         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1733       }
1734     }
1735   }
1736
1737   return SDOperand();
1738 }
1739
1740 SDOperand DAGCombiner::visitOR(SDNode *N) {
1741   SDOperand N0 = N->getOperand(0);
1742   SDOperand N1 = N->getOperand(1);
1743   SDOperand LL, LR, RL, RR, CC0, CC1;
1744   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1745   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1746   MVT::ValueType VT = N1.getValueType();
1747   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1748
1749   // fold vector ops
1750   if (MVT::isVector(VT)) {
1751     SDOperand FoldedVOp = SimplifyVBinOp(N);
1752     if (FoldedVOp.Val) return FoldedVOp;
1753   }
1754
1755   // fold (or x, undef) -> -1
1756   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1757     return DAG.getConstant(~0ULL, VT);
1758   // fold (or c1, c2) -> c1|c2
1759   if (N0C && N1C)
1760     return DAG.getNode(ISD::OR, VT, N0, N1);
1761   // canonicalize constant to RHS
1762   if (N0C && !N1C)
1763     return DAG.getNode(ISD::OR, VT, N1, N0);
1764   // fold (or x, 0) -> x
1765   if (N1C && N1C->isNullValue())
1766     return N0;
1767   // fold (or x, -1) -> -1
1768   if (N1C && N1C->isAllOnesValue())
1769     return N1;
1770   // fold (or x, c) -> c iff (x & ~c) == 0
1771   if (N1C &&
1772       DAG.MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits))))
1773     return N1;
1774   // reassociate or
1775   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1776   if (ROR.Val != 0)
1777     return ROR;
1778   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1779   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1780              isa<ConstantSDNode>(N0.getOperand(1))) {
1781     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1782     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1783                                                  N1),
1784                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1785   }
1786   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1787   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1788     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1789     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1790
1791     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1792         MVT::isInteger(LL.getValueType())) {
1793       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1794       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1795       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1796           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1797         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1798         AddToWorkList(ORNode.Val);
1799         return DAG.getSetCC(VT, ORNode, LR, Op1);
1800       }
1801       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1802       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1803       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1804           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1805         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1806         AddToWorkList(ANDNode.Val);
1807         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1808       }
1809     }
1810     // canonicalize equivalent to ll == rl
1811     if (LL == RR && LR == RL) {
1812       Op1 = ISD::getSetCCSwappedOperands(Op1);
1813       std::swap(RL, RR);
1814     }
1815     if (LL == RL && LR == RR) {
1816       bool isInteger = MVT::isInteger(LL.getValueType());
1817       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1818       if (Result != ISD::SETCC_INVALID)
1819         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1820     }
1821   }
1822
1823   // Simplify: or (op x...), (op y...)  -> (op (or x, y))
1824   if (N0.getOpcode() == N1.getOpcode()) {
1825     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1826     if (Tmp.Val) return Tmp;
1827   }
1828
1829   // (X & C1) | (Y & C2)  -> (X|Y) & C3  if possible.
1830   if (N0.getOpcode() == ISD::AND &&
1831       N1.getOpcode() == ISD::AND &&
1832       N0.getOperand(1).getOpcode() == ISD::Constant &&
1833       N1.getOperand(1).getOpcode() == ISD::Constant &&
1834       // Don't increase # computations.
1835       (N0.Val->hasOneUse() || N1.Val->hasOneUse())) {
1836     // We can only do this xform if we know that bits from X that are set in C2
1837     // but not in C1 are already zero.  Likewise for Y.
1838     uint64_t LHSMask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1839     uint64_t RHSMask = cast<ConstantSDNode>(N1.getOperand(1))->getValue();
1840
1841     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
1842         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
1843       SDOperand X =DAG.getNode(ISD::OR, VT, N0.getOperand(0), N1.getOperand(0));
1844       return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(LHSMask|RHSMask, VT));
1845     }
1846   }
1847
1848
1849   // See if this is some rotate idiom.
1850   if (SDNode *Rot = MatchRotate(N0, N1))
1851     return SDOperand(Rot, 0);
1852
1853   return SDOperand();
1854 }
1855
1856
1857 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
1858 static bool MatchRotateHalf(SDOperand Op, SDOperand &Shift, SDOperand &Mask) {
1859   if (Op.getOpcode() == ISD::AND) {
1860     if (isa<ConstantSDNode>(Op.getOperand(1))) {
1861       Mask = Op.getOperand(1);
1862       Op = Op.getOperand(0);
1863     } else {
1864       return false;
1865     }
1866   }
1867
1868   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
1869     Shift = Op;
1870     return true;
1871   }
1872   return false;
1873 }
1874
1875
1876 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
1877 // idioms for rotate, and if the target supports rotation instructions, generate
1878 // a rot[lr].
1879 SDNode *DAGCombiner::MatchRotate(SDOperand LHS, SDOperand RHS) {
1880   // Must be a legal type.  Expanded an promoted things won't work with rotates.
1881   MVT::ValueType VT = LHS.getValueType();
1882   if (!TLI.isTypeLegal(VT)) return 0;
1883
1884   // The target must have at least one rotate flavor.
1885   bool HasROTL = TLI.isOperationLegal(ISD::ROTL, VT);
1886   bool HasROTR = TLI.isOperationLegal(ISD::ROTR, VT);
1887   if (!HasROTL && !HasROTR) return 0;
1888
1889   // Match "(X shl/srl V1) & V2" where V2 may not be present.
1890   SDOperand LHSShift;   // The shift.
1891   SDOperand LHSMask;    // AND value if any.
1892   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
1893     return 0; // Not part of a rotate.
1894
1895   SDOperand RHSShift;   // The shift.
1896   SDOperand RHSMask;    // AND value if any.
1897   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
1898     return 0; // Not part of a rotate.
1899
1900   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
1901     return 0;   // Not shifting the same value.
1902
1903   if (LHSShift.getOpcode() == RHSShift.getOpcode())
1904     return 0;   // Shifts must disagree.
1905
1906   // Canonicalize shl to left side in a shl/srl pair.
1907   if (RHSShift.getOpcode() == ISD::SHL) {
1908     std::swap(LHS, RHS);
1909     std::swap(LHSShift, RHSShift);
1910     std::swap(LHSMask , RHSMask );
1911   }
1912
1913   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1914   SDOperand LHSShiftArg = LHSShift.getOperand(0);
1915   SDOperand LHSShiftAmt = LHSShift.getOperand(1);
1916   SDOperand RHSShiftAmt = RHSShift.getOperand(1);
1917
1918   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1919   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
1920   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
1921       RHSShiftAmt.getOpcode() == ISD::Constant) {
1922     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getValue();
1923     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getValue();
1924     if ((LShVal + RShVal) != OpSizeInBits)
1925       return 0;
1926
1927     SDOperand Rot;
1928     if (HasROTL)
1929       Rot = DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt);
1930     else
1931       Rot = DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt);
1932
1933     // If there is an AND of either shifted operand, apply it to the result.
1934     if (LHSMask.Val || RHSMask.Val) {
1935       uint64_t Mask = MVT::getIntVTBitMask(VT);
1936
1937       if (LHSMask.Val) {
1938         uint64_t RHSBits = (1ULL << LShVal)-1;
1939         Mask &= cast<ConstantSDNode>(LHSMask)->getValue() | RHSBits;
1940       }
1941       if (RHSMask.Val) {
1942         uint64_t LHSBits = ~((1ULL << (OpSizeInBits-RShVal))-1);
1943         Mask &= cast<ConstantSDNode>(RHSMask)->getValue() | LHSBits;
1944       }
1945
1946       Rot = DAG.getNode(ISD::AND, VT, Rot, DAG.getConstant(Mask, VT));
1947     }
1948
1949     return Rot.Val;
1950   }
1951
1952   // If there is a mask here, and we have a variable shift, we can't be sure
1953   // that we're masking out the right stuff.
1954   if (LHSMask.Val || RHSMask.Val)
1955     return 0;
1956
1957   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
1958   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
1959   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
1960       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
1961     if (ConstantSDNode *SUBC =
1962           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
1963       if (SUBC->getValue() == OpSizeInBits)
1964         if (HasROTL)
1965           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1966         else
1967           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1968     }
1969   }
1970
1971   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
1972   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
1973   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
1974       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
1975     if (ConstantSDNode *SUBC =
1976           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
1977       if (SUBC->getValue() == OpSizeInBits)
1978         if (HasROTL)
1979           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1980         else
1981           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1982     }
1983   }
1984
1985   // Look for sign/zext/any-extended cases:
1986   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1987        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1988        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND) &&
1989       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1990        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1991        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND)) {
1992     SDOperand LExtOp0 = LHSShiftAmt.getOperand(0);
1993     SDOperand RExtOp0 = RHSShiftAmt.getOperand(0);
1994     if (RExtOp0.getOpcode() == ISD::SUB &&
1995         RExtOp0.getOperand(1) == LExtOp0) {
1996       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1997       //   (rotr x, y)
1998       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1999       //   (rotl x, (sub 32, y))
2000       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2001         if (SUBC->getValue() == OpSizeInBits) {
2002           if (HasROTL)
2003             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2004           else
2005             return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
2006         }
2007       }
2008     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2009                RExtOp0 == LExtOp0.getOperand(1)) {
2010       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2011       //   (rotl x, y)
2012       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2013       //   (rotr x, (sub 32, y))
2014       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2015         if (SUBC->getValue() == OpSizeInBits) {
2016           if (HasROTL)
2017             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, RHSShiftAmt).Val;
2018           else
2019             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2020         }
2021       }
2022     }
2023   }
2024
2025   return 0;
2026 }
2027
2028
2029 SDOperand DAGCombiner::visitXOR(SDNode *N) {
2030   SDOperand N0 = N->getOperand(0);
2031   SDOperand N1 = N->getOperand(1);
2032   SDOperand LHS, RHS, CC;
2033   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2034   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2035   MVT::ValueType VT = N0.getValueType();
2036
2037   // fold vector ops
2038   if (MVT::isVector(VT)) {
2039     SDOperand FoldedVOp = SimplifyVBinOp(N);
2040     if (FoldedVOp.Val) return FoldedVOp;
2041   }
2042
2043   // fold (xor x, undef) -> undef
2044   if (N0.getOpcode() == ISD::UNDEF)
2045     return N0;
2046   if (N1.getOpcode() == ISD::UNDEF)
2047     return N1;
2048   // fold (xor c1, c2) -> c1^c2
2049   if (N0C && N1C)
2050     return DAG.getNode(ISD::XOR, VT, N0, N1);
2051   // canonicalize constant to RHS
2052   if (N0C && !N1C)
2053     return DAG.getNode(ISD::XOR, VT, N1, N0);
2054   // fold (xor x, 0) -> x
2055   if (N1C && N1C->isNullValue())
2056     return N0;
2057   // reassociate xor
2058   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
2059   if (RXOR.Val != 0)
2060     return RXOR;
2061   // fold !(x cc y) -> (x !cc y)
2062   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2063     bool isInt = MVT::isInteger(LHS.getValueType());
2064     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2065                                                isInt);
2066     if (N0.getOpcode() == ISD::SETCC)
2067       return DAG.getSetCC(VT, LHS, RHS, NotCC);
2068     if (N0.getOpcode() == ISD::SELECT_CC)
2069       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
2070     assert(0 && "Unhandled SetCC Equivalent!");
2071     abort();
2072   }
2073   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2074   if (N1C && N1C->getValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2075       N0.Val->hasOneUse() && isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2076     SDOperand V = N0.getOperand(0);
2077     V = DAG.getNode(ISD::XOR, V.getValueType(), V,
2078                     DAG.getConstant(1, V.getValueType()));
2079     AddToWorkList(V.Val);
2080     return DAG.getNode(ISD::ZERO_EXTEND, VT, V);
2081   }
2082
2083   // fold !(x or y) -> (!x and !y) iff x or y are setcc
2084   if (N1C && N1C->getValue() == 1 && VT == MVT::i1 &&
2085       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2086     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2087     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2088       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2089       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2090       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2091       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2092       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2093     }
2094   }
2095   // fold !(x or y) -> (!x and !y) iff x or y are constants
2096   if (N1C && N1C->isAllOnesValue() &&
2097       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2098     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2099     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2100       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2101       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2102       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2103       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2104       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2105     }
2106   }
2107   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
2108   if (N1C && N0.getOpcode() == ISD::XOR) {
2109     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2110     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2111     if (N00C)
2112       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
2113                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
2114     if (N01C)
2115       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
2116                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
2117   }
2118   // fold (xor x, x) -> 0
2119   if (N0 == N1) {
2120     if (!MVT::isVector(VT)) {
2121       return DAG.getConstant(0, VT);
2122     } else if (!AfterLegalize || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
2123       // Produce a vector of zeros.
2124       SDOperand El = DAG.getConstant(0, MVT::getVectorElementType(VT));
2125       std::vector<SDOperand> Ops(MVT::getVectorNumElements(VT), El);
2126       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
2127     }
2128   }
2129
2130   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2131   if (N0.getOpcode() == N1.getOpcode()) {
2132     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2133     if (Tmp.Val) return Tmp;
2134   }
2135
2136   // Simplify the expression using non-local knowledge.
2137   if (!MVT::isVector(VT) &&
2138       SimplifyDemandedBits(SDOperand(N, 0)))
2139     return SDOperand(N, 0);
2140
2141   return SDOperand();
2142 }
2143
2144 SDOperand DAGCombiner::visitSHL(SDNode *N) {
2145   SDOperand N0 = N->getOperand(0);
2146   SDOperand N1 = N->getOperand(1);
2147   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2148   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2149   MVT::ValueType VT = N0.getValueType();
2150   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2151
2152   // fold (shl c1, c2) -> c1<<c2
2153   if (N0C && N1C)
2154     return DAG.getNode(ISD::SHL, VT, N0, N1);
2155   // fold (shl 0, x) -> 0
2156   if (N0C && N0C->isNullValue())
2157     return N0;
2158   // fold (shl x, c >= size(x)) -> undef
2159   if (N1C && N1C->getValue() >= OpSizeInBits)
2160     return DAG.getNode(ISD::UNDEF, VT);
2161   // fold (shl x, 0) -> x
2162   if (N1C && N1C->isNullValue())
2163     return N0;
2164   // if (shl x, c) is known to be zero, return 0
2165   if (DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
2166     return DAG.getConstant(0, VT);
2167   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2168     return SDOperand(N, 0);
2169   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
2170   if (N1C && N0.getOpcode() == ISD::SHL &&
2171       N0.getOperand(1).getOpcode() == ISD::Constant) {
2172     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2173     uint64_t c2 = N1C->getValue();
2174     if (c1 + c2 > OpSizeInBits)
2175       return DAG.getConstant(0, VT);
2176     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
2177                        DAG.getConstant(c1 + c2, N1.getValueType()));
2178   }
2179   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
2180   //                               (srl (and x, -1 << c1), c1-c2)
2181   if (N1C && N0.getOpcode() == ISD::SRL &&
2182       N0.getOperand(1).getOpcode() == ISD::Constant) {
2183     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2184     uint64_t c2 = N1C->getValue();
2185     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2186                                  DAG.getConstant(~0ULL << c1, VT));
2187     if (c2 > c1)
2188       return DAG.getNode(ISD::SHL, VT, Mask,
2189                          DAG.getConstant(c2-c1, N1.getValueType()));
2190     else
2191       return DAG.getNode(ISD::SRL, VT, Mask,
2192                          DAG.getConstant(c1-c2, N1.getValueType()));
2193   }
2194   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
2195   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2196     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2197                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
2198   return SDOperand();
2199 }
2200
2201 SDOperand DAGCombiner::visitSRA(SDNode *N) {
2202   SDOperand N0 = N->getOperand(0);
2203   SDOperand N1 = N->getOperand(1);
2204   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2205   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2206   MVT::ValueType VT = N0.getValueType();
2207
2208   // fold (sra c1, c2) -> c1>>c2
2209   if (N0C && N1C)
2210     return DAG.getNode(ISD::SRA, VT, N0, N1);
2211   // fold (sra 0, x) -> 0
2212   if (N0C && N0C->isNullValue())
2213     return N0;
2214   // fold (sra -1, x) -> -1
2215   if (N0C && N0C->isAllOnesValue())
2216     return N0;
2217   // fold (sra x, c >= size(x)) -> undef
2218   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
2219     return DAG.getNode(ISD::UNDEF, VT);
2220   // fold (sra x, 0) -> x
2221   if (N1C && N1C->isNullValue())
2222     return N0;
2223   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2224   // sext_inreg.
2225   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2226     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
2227     MVT::ValueType EVT;
2228     switch (LowBits) {
2229     default: EVT = MVT::Other; break;
2230     case  1: EVT = MVT::i1;    break;
2231     case  8: EVT = MVT::i8;    break;
2232     case 16: EVT = MVT::i16;   break;
2233     case 32: EVT = MVT::i32;   break;
2234     }
2235     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
2236       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
2237                          DAG.getValueType(EVT));
2238   }
2239
2240   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
2241   if (N1C && N0.getOpcode() == ISD::SRA) {
2242     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2243       unsigned Sum = N1C->getValue() + C1->getValue();
2244       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
2245       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
2246                          DAG.getConstant(Sum, N1C->getValueType(0)));
2247     }
2248   }
2249
2250   // Simplify, based on bits shifted out of the LHS.
2251   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2252     return SDOperand(N, 0);
2253
2254
2255   // If the sign bit is known to be zero, switch this to a SRL.
2256   if (DAG.MaskedValueIsZero(N0, MVT::getIntVTSignBit(VT)))
2257     return DAG.getNode(ISD::SRL, VT, N0, N1);
2258   return SDOperand();
2259 }
2260
2261 SDOperand DAGCombiner::visitSRL(SDNode *N) {
2262   SDOperand N0 = N->getOperand(0);
2263   SDOperand N1 = N->getOperand(1);
2264   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2265   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2266   MVT::ValueType VT = N0.getValueType();
2267   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2268
2269   // fold (srl c1, c2) -> c1 >>u c2
2270   if (N0C && N1C)
2271     return DAG.getNode(ISD::SRL, VT, N0, N1);
2272   // fold (srl 0, x) -> 0
2273   if (N0C && N0C->isNullValue())
2274     return N0;
2275   // fold (srl x, c >= size(x)) -> undef
2276   if (N1C && N1C->getValue() >= OpSizeInBits)
2277     return DAG.getNode(ISD::UNDEF, VT);
2278   // fold (srl x, 0) -> x
2279   if (N1C && N1C->isNullValue())
2280     return N0;
2281   // if (srl x, c) is known to be zero, return 0
2282   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits)))
2283     return DAG.getConstant(0, VT);
2284
2285   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
2286   if (N1C && N0.getOpcode() == ISD::SRL &&
2287       N0.getOperand(1).getOpcode() == ISD::Constant) {
2288     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2289     uint64_t c2 = N1C->getValue();
2290     if (c1 + c2 > OpSizeInBits)
2291       return DAG.getConstant(0, VT);
2292     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
2293                        DAG.getConstant(c1 + c2, N1.getValueType()));
2294   }
2295
2296   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2297   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2298     // Shifting in all undef bits?
2299     MVT::ValueType SmallVT = N0.getOperand(0).getValueType();
2300     if (N1C->getValue() >= MVT::getSizeInBits(SmallVT))
2301       return DAG.getNode(ISD::UNDEF, VT);
2302
2303     SDOperand SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
2304     AddToWorkList(SmallShift.Val);
2305     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
2306   }
2307
2308   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2309   // bit, which is unmodified by sra.
2310   if (N1C && N1C->getValue()+1 == MVT::getSizeInBits(VT)) {
2311     if (N0.getOpcode() == ISD::SRA)
2312       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
2313   }
2314
2315   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2316   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2317       N1C->getValue() == Log2_32(MVT::getSizeInBits(VT))) {
2318     uint64_t KnownZero, KnownOne, Mask = MVT::getIntVTBitMask(VT);
2319     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2320
2321     // If any of the input bits are KnownOne, then the input couldn't be all
2322     // zeros, thus the result of the srl will always be zero.
2323     if (KnownOne) return DAG.getConstant(0, VT);
2324
2325     // If all of the bits input the to ctlz node are known to be zero, then
2326     // the result of the ctlz is "32" and the result of the shift is one.
2327     uint64_t UnknownBits = ~KnownZero & Mask;
2328     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2329
2330     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2331     if ((UnknownBits & (UnknownBits-1)) == 0) {
2332       // Okay, we know that only that the single bit specified by UnknownBits
2333       // could be set on input to the CTLZ node.  If this bit is set, the SRL
2334       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
2335       // to an SRL,XOR pair, which is likely to simplify more.
2336       unsigned ShAmt = CountTrailingZeros_64(UnknownBits);
2337       SDOperand Op = N0.getOperand(0);
2338       if (ShAmt) {
2339         Op = DAG.getNode(ISD::SRL, VT, Op,
2340                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2341         AddToWorkList(Op.Val);
2342       }
2343       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
2344     }
2345   }
2346
2347   // fold operands of srl based on knowledge that the low bits are not
2348   // demanded.
2349   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2350     return SDOperand(N, 0);
2351
2352   return SDOperand();
2353 }
2354
2355 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
2356   SDOperand N0 = N->getOperand(0);
2357   MVT::ValueType VT = N->getValueType(0);
2358
2359   // fold (ctlz c1) -> c2
2360   if (isa<ConstantSDNode>(N0))
2361     return DAG.getNode(ISD::CTLZ, VT, N0);
2362   return SDOperand();
2363 }
2364
2365 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
2366   SDOperand N0 = N->getOperand(0);
2367   MVT::ValueType VT = N->getValueType(0);
2368
2369   // fold (cttz c1) -> c2
2370   if (isa<ConstantSDNode>(N0))
2371     return DAG.getNode(ISD::CTTZ, VT, N0);
2372   return SDOperand();
2373 }
2374
2375 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
2376   SDOperand N0 = N->getOperand(0);
2377   MVT::ValueType VT = N->getValueType(0);
2378
2379   // fold (ctpop c1) -> c2
2380   if (isa<ConstantSDNode>(N0))
2381     return DAG.getNode(ISD::CTPOP, VT, N0);
2382   return SDOperand();
2383 }
2384
2385 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
2386   SDOperand N0 = N->getOperand(0);
2387   SDOperand N1 = N->getOperand(1);
2388   SDOperand N2 = N->getOperand(2);
2389   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2390   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2391   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2392   MVT::ValueType VT = N->getValueType(0);
2393   MVT::ValueType VT0 = N0.getValueType();
2394
2395   // fold select C, X, X -> X
2396   if (N1 == N2)
2397     return N1;
2398   // fold select true, X, Y -> X
2399   if (N0C && !N0C->isNullValue())
2400     return N1;
2401   // fold select false, X, Y -> Y
2402   if (N0C && N0C->isNullValue())
2403     return N2;
2404   // fold select C, 1, X -> C | X
2405   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
2406     return DAG.getNode(ISD::OR, VT, N0, N2);
2407   // fold select C, 0, 1 -> ~C
2408   if (MVT::isInteger(VT) && MVT::isInteger(VT0) &&
2409       N1C && N2C && N1C->isNullValue() && N2C->getValue() == 1) {
2410     SDOperand XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2411     if (VT == VT0)
2412       return XORNode;
2413     AddToWorkList(XORNode.Val);
2414     if (MVT::getSizeInBits(VT) > MVT::getSizeInBits(VT0))
2415       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2416     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2417   }
2418   // fold select C, 0, X -> ~C & X
2419   if (VT == VT0 && N1C && N1C->isNullValue()) {
2420     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2421     AddToWorkList(XORNode.Val);
2422     return DAG.getNode(ISD::AND, VT, XORNode, N2);
2423   }
2424   // fold select C, X, 1 -> ~C | X
2425   if (VT == VT0 && N2C && N2C->getValue() == 1) {
2426     SDOperand XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(1, VT));
2427     AddToWorkList(XORNode.Val);
2428     return DAG.getNode(ISD::OR, VT, XORNode, N1);
2429   }
2430   // fold select C, X, 0 -> C & X
2431   // FIXME: this should check for C type == X type, not i1?
2432   if (MVT::i1 == VT && N2C && N2C->isNullValue())
2433     return DAG.getNode(ISD::AND, VT, N0, N1);
2434   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2435   if (MVT::i1 == VT && N0 == N1)
2436     return DAG.getNode(ISD::OR, VT, N0, N2);
2437   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2438   if (MVT::i1 == VT && N0 == N2)
2439     return DAG.getNode(ISD::AND, VT, N0, N1);
2440
2441   // If we can fold this based on the true/false value, do so.
2442   if (SimplifySelectOps(N, N1, N2))
2443     return SDOperand(N, 0);  // Don't revisit N.
2444
2445   // fold selects based on a setcc into other things, such as min/max/abs
2446   if (N0.getOpcode() == ISD::SETCC)
2447     // FIXME:
2448     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2449     // having to say they don't support SELECT_CC on every type the DAG knows
2450     // about, since there is no way to mark an opcode illegal at all value types
2451     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
2452       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2453                          N1, N2, N0.getOperand(2));
2454     else
2455       return SimplifySelect(N0, N1, N2);
2456   return SDOperand();
2457 }
2458
2459 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
2460   SDOperand N0 = N->getOperand(0);
2461   SDOperand N1 = N->getOperand(1);
2462   SDOperand N2 = N->getOperand(2);
2463   SDOperand N3 = N->getOperand(3);
2464   SDOperand N4 = N->getOperand(4);
2465   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2466
2467   // fold select_cc lhs, rhs, x, x, cc -> x
2468   if (N2 == N3)
2469     return N2;
2470
2471   // Determine if the condition we're dealing with is constant
2472   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
2473   if (SCC.Val) AddToWorkList(SCC.Val);
2474
2475   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val)) {
2476     if (SCCC->getValue())
2477       return N2;    // cond always true -> true val
2478     else
2479       return N3;    // cond always false -> false val
2480   }
2481
2482   // Fold to a simpler select_cc
2483   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
2484     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2485                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2486                        SCC.getOperand(2));
2487
2488   // If we can fold this based on the true/false value, do so.
2489   if (SimplifySelectOps(N, N2, N3))
2490     return SDOperand(N, 0);  // Don't revisit N.
2491
2492   // fold select_cc into other things, such as min/max/abs
2493   return SimplifySelectCC(N0, N1, N2, N3, CC);
2494 }
2495
2496 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
2497   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2498                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2499 }
2500
2501 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2502 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2503 // transformation. Returns true if extension are possible and the above
2504 // mentioned transformation is profitable.
2505 static bool ExtendUsesToFormExtLoad(SDNode *N, SDOperand N0,
2506                                     unsigned ExtOpc,
2507                                     SmallVector<SDNode*, 4> &ExtendNodes,
2508                                     TargetLowering &TLI) {
2509   bool HasCopyToRegUses = false;
2510   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2511   for (SDNode::use_iterator UI = N0.Val->use_begin(), UE = N0.Val->use_end();
2512        UI != UE; ++UI) {
2513     SDNode *User = *UI;
2514     if (User == N)
2515       continue;
2516     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2517     if (User->getOpcode() == ISD::SETCC) {
2518       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2519       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2520         // Sign bits will be lost after a zext.
2521         return false;
2522       bool Add = false;
2523       for (unsigned i = 0; i != 2; ++i) {
2524         SDOperand UseOp = User->getOperand(i);
2525         if (UseOp == N0)
2526           continue;
2527         if (!isa<ConstantSDNode>(UseOp))
2528           return false;
2529         Add = true;
2530       }
2531       if (Add)
2532         ExtendNodes.push_back(User);
2533     } else {
2534       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2535         SDOperand UseOp = User->getOperand(i);
2536         if (UseOp == N0) {
2537           // If truncate from extended type to original load type is free
2538           // on this target, then it's ok to extend a CopyToReg.
2539           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2540             HasCopyToRegUses = true;
2541           else
2542             return false;
2543         }
2544       }
2545     }
2546   }
2547
2548   if (HasCopyToRegUses) {
2549     bool BothLiveOut = false;
2550     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2551          UI != UE; ++UI) {
2552       SDNode *User = *UI;
2553       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2554         SDOperand UseOp = User->getOperand(i);
2555         if (UseOp.Val == N && UseOp.ResNo == 0) {
2556           BothLiveOut = true;
2557           break;
2558         }
2559       }
2560     }
2561     if (BothLiveOut)
2562       // Both unextended and extended values are live out. There had better be
2563       // good a reason for the transformation.
2564       return ExtendNodes.size();
2565   }
2566   return true;
2567 }
2568
2569 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2570   SDOperand N0 = N->getOperand(0);
2571   MVT::ValueType VT = N->getValueType(0);
2572
2573   // fold (sext c1) -> c1
2574   if (isa<ConstantSDNode>(N0))
2575     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2576
2577   // fold (sext (sext x)) -> (sext x)
2578   // fold (sext (aext x)) -> (sext x)
2579   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2580     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
2581
2582   // fold (sext (truncate (load x))) -> (sext (smaller load x))
2583   // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
2584   if (N0.getOpcode() == ISD::TRUNCATE) {
2585     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2586     if (NarrowLoad.Val) {
2587       if (NarrowLoad.Val != N0.Val)
2588         CombineTo(N0.Val, NarrowLoad);
2589       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
2590     }
2591   }
2592
2593   // See if the value being truncated is already sign extended.  If so, just
2594   // eliminate the trunc/sext pair.
2595   if (N0.getOpcode() == ISD::TRUNCATE) {
2596     SDOperand Op = N0.getOperand(0);
2597     unsigned OpBits   = MVT::getSizeInBits(Op.getValueType());
2598     unsigned MidBits  = MVT::getSizeInBits(N0.getValueType());
2599     unsigned DestBits = MVT::getSizeInBits(VT);
2600     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
2601
2602     if (OpBits == DestBits) {
2603       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
2604       // bits, it is already ready.
2605       if (NumSignBits > DestBits-MidBits)
2606         return Op;
2607     } else if (OpBits < DestBits) {
2608       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
2609       // bits, just sext from i32.
2610       if (NumSignBits > OpBits-MidBits)
2611         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
2612     } else {
2613       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
2614       // bits, just truncate to i32.
2615       if (NumSignBits > OpBits-MidBits)
2616         return DAG.getNode(ISD::TRUNCATE, VT, Op);
2617     }
2618
2619     // fold (sext (truncate x)) -> (sextinreg x).
2620     if (!AfterLegalize || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
2621                                                N0.getValueType())) {
2622       if (Op.getValueType() < VT)
2623         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2624       else if (Op.getValueType() > VT)
2625         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2626       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
2627                          DAG.getValueType(N0.getValueType()));
2628     }
2629   }
2630
2631   // fold (sext (load x)) -> (sext (truncate (sextload x)))
2632   if (ISD::isNON_EXTLoad(N0.Val) &&
2633       (!AfterLegalize||TLI.isLoadXLegal(ISD::SEXTLOAD, N0.getValueType()))){
2634     bool DoXform = true;
2635     SmallVector<SDNode*, 4> SetCCs;
2636     if (!N0.hasOneUse())
2637       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
2638     if (DoXform) {
2639       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2640       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2641                                          LN0->getBasePtr(), LN0->getSrcValue(),
2642                                          LN0->getSrcValueOffset(),
2643                                          N0.getValueType(),
2644                                          LN0->isVolatile(),
2645                                          LN0->getAlignment());
2646       CombineTo(N, ExtLoad);
2647       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2648       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2649       // Extend SetCC uses if necessary.
2650       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2651         SDNode *SetCC = SetCCs[i];
2652         SmallVector<SDOperand, 4> Ops;
2653         for (unsigned j = 0; j != 2; ++j) {
2654           SDOperand SOp = SetCC->getOperand(j);
2655           if (SOp == Trunc)
2656             Ops.push_back(ExtLoad);
2657           else
2658             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, VT, SOp));
2659           }
2660         Ops.push_back(SetCC->getOperand(2));
2661         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2662                                      &Ops[0], Ops.size()));
2663       }
2664       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2665     }
2666   }
2667
2668   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
2669   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
2670   if ((ISD::isSEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2671       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2672     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2673     MVT::ValueType EVT = LN0->getLoadedVT();
2674     if (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT)) {
2675       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2676                                          LN0->getBasePtr(), LN0->getSrcValue(),
2677                                          LN0->getSrcValueOffset(), EVT,
2678                                          LN0->isVolatile(),
2679                                          LN0->getAlignment());
2680       CombineTo(N, ExtLoad);
2681       CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2682                 ExtLoad.getValue(1));
2683       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2684     }
2685   }
2686
2687   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
2688   if (N0.getOpcode() == ISD::SETCC) {
2689     SDOperand SCC =
2690       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2691                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
2692                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2693     if (SCC.Val) return SCC;
2694   }
2695
2696   return SDOperand();
2697 }
2698
2699 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
2700   SDOperand N0 = N->getOperand(0);
2701   MVT::ValueType VT = N->getValueType(0);
2702
2703   // fold (zext c1) -> c1
2704   if (isa<ConstantSDNode>(N0))
2705     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2706   // fold (zext (zext x)) -> (zext x)
2707   // fold (zext (aext x)) -> (zext x)
2708   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2709     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
2710
2711   // fold (zext (truncate (load x))) -> (zext (smaller load x))
2712   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
2713   if (N0.getOpcode() == ISD::TRUNCATE) {
2714     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2715     if (NarrowLoad.Val) {
2716       if (NarrowLoad.Val != N0.Val)
2717         CombineTo(N0.Val, NarrowLoad);
2718       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
2719     }
2720   }
2721
2722   // fold (zext (truncate x)) -> (and x, mask)
2723   if (N0.getOpcode() == ISD::TRUNCATE &&
2724       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, VT))) {
2725     SDOperand Op = N0.getOperand(0);
2726     if (Op.getValueType() < VT) {
2727       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2728     } else if (Op.getValueType() > VT) {
2729       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2730     }
2731     return DAG.getZeroExtendInReg(Op, N0.getValueType());
2732   }
2733
2734   // fold (zext (and (trunc x), cst)) -> (and x, cst).
2735   if (N0.getOpcode() == ISD::AND &&
2736       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2737       N0.getOperand(1).getOpcode() == ISD::Constant) {
2738     SDOperand X = N0.getOperand(0).getOperand(0);
2739     if (X.getValueType() < VT) {
2740       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2741     } else if (X.getValueType() > VT) {
2742       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2743     }
2744     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2745     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2746   }
2747
2748   // fold (zext (load x)) -> (zext (truncate (zextload x)))
2749   if (ISD::isNON_EXTLoad(N0.Val) &&
2750       (!AfterLegalize||TLI.isLoadXLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
2751     bool DoXform = true;
2752     SmallVector<SDNode*, 4> SetCCs;
2753     if (!N0.hasOneUse())
2754       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
2755     if (DoXform) {
2756       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2757       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2758                                          LN0->getBasePtr(), LN0->getSrcValue(),
2759                                          LN0->getSrcValueOffset(),
2760                                          N0.getValueType(),
2761                                          LN0->isVolatile(),
2762                                          LN0->getAlignment());
2763       CombineTo(N, ExtLoad);
2764       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2765       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2766       // Extend SetCC uses if necessary.
2767       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2768         SDNode *SetCC = SetCCs[i];
2769         SmallVector<SDOperand, 4> Ops;
2770         for (unsigned j = 0; j != 2; ++j) {
2771           SDOperand SOp = SetCC->getOperand(j);
2772           if (SOp == Trunc)
2773             Ops.push_back(ExtLoad);
2774           else
2775             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND, VT, SOp));
2776           }
2777         Ops.push_back(SetCC->getOperand(2));
2778         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2779                                      &Ops[0], Ops.size()));
2780       }
2781       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2782     }
2783   }
2784
2785   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
2786   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
2787   if ((ISD::isZEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2788       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2789     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2790     MVT::ValueType EVT = LN0->getLoadedVT();
2791     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2792                                        LN0->getBasePtr(), LN0->getSrcValue(),
2793                                        LN0->getSrcValueOffset(), EVT,
2794                                        LN0->isVolatile(),
2795                                        LN0->getAlignment());
2796     CombineTo(N, ExtLoad);
2797     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2798               ExtLoad.getValue(1));
2799     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2800   }
2801
2802   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2803   if (N0.getOpcode() == ISD::SETCC) {
2804     SDOperand SCC =
2805       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2806                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2807                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2808     if (SCC.Val) return SCC;
2809   }
2810
2811   return SDOperand();
2812 }
2813
2814 SDOperand DAGCombiner::visitANY_EXTEND(SDNode *N) {
2815   SDOperand N0 = N->getOperand(0);
2816   MVT::ValueType VT = N->getValueType(0);
2817
2818   // fold (aext c1) -> c1
2819   if (isa<ConstantSDNode>(N0))
2820     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
2821   // fold (aext (aext x)) -> (aext x)
2822   // fold (aext (zext x)) -> (zext x)
2823   // fold (aext (sext x)) -> (sext x)
2824   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
2825       N0.getOpcode() == ISD::ZERO_EXTEND ||
2826       N0.getOpcode() == ISD::SIGN_EXTEND)
2827     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2828
2829   // fold (aext (truncate (load x))) -> (aext (smaller load x))
2830   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
2831   if (N0.getOpcode() == ISD::TRUNCATE) {
2832     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2833     if (NarrowLoad.Val) {
2834       if (NarrowLoad.Val != N0.Val)
2835         CombineTo(N0.Val, NarrowLoad);
2836       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
2837     }
2838   }
2839
2840   // fold (aext (truncate x))
2841   if (N0.getOpcode() == ISD::TRUNCATE) {
2842     SDOperand TruncOp = N0.getOperand(0);
2843     if (TruncOp.getValueType() == VT)
2844       return TruncOp; // x iff x size == zext size.
2845     if (TruncOp.getValueType() > VT)
2846       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
2847     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
2848   }
2849
2850   // fold (aext (and (trunc x), cst)) -> (and x, cst).
2851   if (N0.getOpcode() == ISD::AND &&
2852       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2853       N0.getOperand(1).getOpcode() == ISD::Constant) {
2854     SDOperand X = N0.getOperand(0).getOperand(0);
2855     if (X.getValueType() < VT) {
2856       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2857     } else if (X.getValueType() > VT) {
2858       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2859     }
2860     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2861     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2862   }
2863
2864   // fold (aext (load x)) -> (aext (truncate (extload x)))
2865   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2866       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
2867     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2868     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
2869                                        LN0->getBasePtr(), LN0->getSrcValue(),
2870                                        LN0->getSrcValueOffset(),
2871                                        N0.getValueType(),
2872                                        LN0->isVolatile(),
2873                                        LN0->getAlignment());
2874     CombineTo(N, ExtLoad);
2875     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2876               ExtLoad.getValue(1));
2877     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2878   }
2879
2880   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
2881   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
2882   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
2883   if (N0.getOpcode() == ISD::LOAD &&
2884       !ISD::isNON_EXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2885       N0.hasOneUse()) {
2886     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2887     MVT::ValueType EVT = LN0->getLoadedVT();
2888     SDOperand ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
2889                                        LN0->getChain(), LN0->getBasePtr(),
2890                                        LN0->getSrcValue(),
2891                                        LN0->getSrcValueOffset(), EVT,
2892                                        LN0->isVolatile(),
2893                                        LN0->getAlignment());
2894     CombineTo(N, ExtLoad);
2895     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2896               ExtLoad.getValue(1));
2897     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2898   }
2899
2900   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2901   if (N0.getOpcode() == ISD::SETCC) {
2902     SDOperand SCC =
2903       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2904                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2905                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2906     if (SCC.Val)
2907       return SCC;
2908   }
2909
2910   return SDOperand();
2911 }
2912
2913 /// GetDemandedBits - See if the specified operand can be simplified with the
2914 /// knowledge that only the bits specified by Mask are used.  If so, return the
2915 /// simpler operand, otherwise return a null SDOperand.
2916 SDOperand DAGCombiner::GetDemandedBits(SDOperand V, uint64_t Mask) {
2917   switch (V.getOpcode()) {
2918   default: break;
2919   case ISD::OR:
2920   case ISD::XOR:
2921     // If the LHS or RHS don't contribute bits to the or, drop them.
2922     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
2923       return V.getOperand(1);
2924     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
2925       return V.getOperand(0);
2926     break;
2927   case ISD::SRL:
2928     // Only look at single-use SRLs.
2929     if (!V.Val->hasOneUse())
2930       break;
2931     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
2932       // See if we can recursively simplify the LHS.
2933       unsigned Amt = RHSC->getValue();
2934       Mask = (Mask << Amt) & MVT::getIntVTBitMask(V.getValueType());
2935       SDOperand SimplifyLHS = GetDemandedBits(V.getOperand(0), Mask);
2936       if (SimplifyLHS.Val) {
2937         return DAG.getNode(ISD::SRL, V.getValueType(),
2938                            SimplifyLHS, V.getOperand(1));
2939       }
2940     }
2941   }
2942   return SDOperand();
2943 }
2944
2945 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
2946 /// bits and then truncated to a narrower type and where N is a multiple
2947 /// of number of bits of the narrower type, transform it to a narrower load
2948 /// from address + N / num of bits of new type. If the result is to be
2949 /// extended, also fold the extension to form a extending load.
2950 SDOperand DAGCombiner::ReduceLoadWidth(SDNode *N) {
2951   unsigned Opc = N->getOpcode();
2952   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
2953   SDOperand N0 = N->getOperand(0);
2954   MVT::ValueType VT = N->getValueType(0);
2955   MVT::ValueType EVT = N->getValueType(0);
2956
2957   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
2958   // extended to VT.
2959   if (Opc == ISD::SIGN_EXTEND_INREG) {
2960     ExtType = ISD::SEXTLOAD;
2961     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2962     if (AfterLegalize && !TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))
2963       return SDOperand();
2964   }
2965
2966   unsigned EVTBits = MVT::getSizeInBits(EVT);
2967   unsigned ShAmt = 0;
2968   bool CombineSRL =  false;
2969   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
2970     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2971       ShAmt = N01->getValue();
2972       // Is the shift amount a multiple of size of VT?
2973       if ((ShAmt & (EVTBits-1)) == 0) {
2974         N0 = N0.getOperand(0);
2975         if (MVT::getSizeInBits(N0.getValueType()) <= EVTBits)
2976           return SDOperand();
2977         CombineSRL = true;
2978       }
2979     }
2980   }
2981
2982   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2983       // Do not allow folding to i1 here.  i1 is implicitly stored in memory in
2984       // zero extended form: by shrinking the load, we lose track of the fact
2985       // that it is already zero extended.
2986       // FIXME: This should be reevaluated.
2987       VT != MVT::i1) {
2988     assert(MVT::getSizeInBits(N0.getValueType()) > EVTBits &&
2989            "Cannot truncate to larger type!");
2990     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2991     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
2992     // For big endian targets, we need to adjust the offset to the pointer to
2993     // load the correct bytes.
2994     if (!TLI.isLittleEndian())
2995       ShAmt = MVT::getSizeInBits(N0.getValueType()) - ShAmt - EVTBits;
2996     uint64_t PtrOff =  ShAmt / 8;
2997     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
2998     SDOperand NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
2999                                    DAG.getConstant(PtrOff, PtrType));
3000     AddToWorkList(NewPtr.Val);
3001     SDOperand Load = (ExtType == ISD::NON_EXTLOAD)
3002       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
3003                     LN0->getSrcValue(), LN0->getSrcValueOffset(),
3004                     LN0->isVolatile(), NewAlign)
3005       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
3006                        LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
3007                        LN0->isVolatile(), NewAlign);
3008     AddToWorkList(N);
3009     if (CombineSRL) {
3010       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1));
3011       CombineTo(N->getOperand(0).Val, Load);
3012     } else
3013       CombineTo(N0.Val, Load, Load.getValue(1));
3014     if (ShAmt) {
3015       if (Opc == ISD::SIGN_EXTEND_INREG)
3016         return DAG.getNode(Opc, VT, Load, N->getOperand(1));
3017       else
3018         return DAG.getNode(Opc, VT, Load);
3019     }
3020     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3021   }
3022
3023   return SDOperand();
3024 }
3025
3026
3027 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3028   SDOperand N0 = N->getOperand(0);
3029   SDOperand N1 = N->getOperand(1);
3030   MVT::ValueType VT = N->getValueType(0);
3031   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
3032   unsigned EVTBits = MVT::getSizeInBits(EVT);
3033
3034   // fold (sext_in_reg c1) -> c1
3035   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3036     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
3037
3038   // If the input is already sign extended, just drop the extension.
3039   if (DAG.ComputeNumSignBits(N0) >= MVT::getSizeInBits(VT)-EVTBits+1)
3040     return N0;
3041
3042   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3043   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3044       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
3045     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
3046   }
3047
3048   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3049   if (DAG.MaskedValueIsZero(N0, 1ULL << (EVTBits-1)))
3050     return DAG.getZeroExtendInReg(N0, EVT);
3051
3052   // fold operands of sext_in_reg based on knowledge that the top bits are not
3053   // demanded.
3054   if (SimplifyDemandedBits(SDOperand(N, 0)))
3055     return SDOperand(N, 0);
3056
3057   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3058   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3059   SDOperand NarrowLoad = ReduceLoadWidth(N);
3060   if (NarrowLoad.Val)
3061     return NarrowLoad;
3062
3063   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
3064   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
3065   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3066   if (N0.getOpcode() == ISD::SRL) {
3067     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3068       if (ShAmt->getValue()+EVTBits <= MVT::getSizeInBits(VT)) {
3069         // We can turn this into an SRA iff the input to the SRL is already sign
3070         // extended enough.
3071         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3072         if (MVT::getSizeInBits(VT)-(ShAmt->getValue()+EVTBits) < InSignBits)
3073           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
3074       }
3075   }
3076
3077   // fold (sext_inreg (extload x)) -> (sextload x)
3078   if (ISD::isEXTLoad(N0.Val) &&
3079       ISD::isUNINDEXEDLoad(N0.Val) &&
3080       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3081       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3082     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3083     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3084                                        LN0->getBasePtr(), LN0->getSrcValue(),
3085                                        LN0->getSrcValueOffset(), EVT,
3086                                        LN0->isVolatile(),
3087                                        LN0->getAlignment());
3088     CombineTo(N, ExtLoad);
3089     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3090     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3091   }
3092   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3093   if (ISD::isZEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
3094       N0.hasOneUse() &&
3095       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3096       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3097     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3098     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3099                                        LN0->getBasePtr(), LN0->getSrcValue(),
3100                                        LN0->getSrcValueOffset(), EVT,
3101                                        LN0->isVolatile(),
3102                                        LN0->getAlignment());
3103     CombineTo(N, ExtLoad);
3104     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3105     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3106   }
3107   return SDOperand();
3108 }
3109
3110 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
3111   SDOperand N0 = N->getOperand(0);
3112   MVT::ValueType VT = N->getValueType(0);
3113
3114   // noop truncate
3115   if (N0.getValueType() == N->getValueType(0))
3116     return N0;
3117   // fold (truncate c1) -> c1
3118   if (isa<ConstantSDNode>(N0))
3119     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3120   // fold (truncate (truncate x)) -> (truncate x)
3121   if (N0.getOpcode() == ISD::TRUNCATE)
3122     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3123   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3124   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3125       N0.getOpcode() == ISD::ANY_EXTEND) {
3126     if (N0.getOperand(0).getValueType() < VT)
3127       // if the source is smaller than the dest, we still need an extend
3128       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3129     else if (N0.getOperand(0).getValueType() > VT)
3130       // if the source is larger than the dest, than we just need the truncate
3131       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3132     else
3133       // if the source and dest are the same type, we can drop both the extend
3134       // and the truncate
3135       return N0.getOperand(0);
3136   }
3137
3138   // See if we can simplify the input to this truncate through knowledge that
3139   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3140   // -> trunc y
3141   SDOperand Shorter = GetDemandedBits(N0, MVT::getIntVTBitMask(VT));
3142   if (Shorter.Val)
3143     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3144
3145   // fold (truncate (load x)) -> (smaller load x)
3146   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3147   return ReduceLoadWidth(N);
3148 }
3149
3150 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3151   SDOperand N0 = N->getOperand(0);
3152   MVT::ValueType VT = N->getValueType(0);
3153
3154   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3155   // Only do this before legalize, since afterward the target may be depending
3156   // on the bitconvert.
3157   // First check to see if this is all constant.
3158   if (!AfterLegalize &&
3159       N0.getOpcode() == ISD::BUILD_VECTOR && N0.Val->hasOneUse() &&
3160       MVT::isVector(VT)) {
3161     bool isSimple = true;
3162     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3163       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3164           N0.getOperand(i).getOpcode() != ISD::Constant &&
3165           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3166         isSimple = false;
3167         break;
3168       }
3169
3170     MVT::ValueType DestEltVT = MVT::getVectorElementType(N->getValueType(0));
3171     assert(!MVT::isVector(DestEltVT) &&
3172            "Element type of vector ValueType must not be vector!");
3173     if (isSimple) {
3174       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.Val, DestEltVT);
3175     }
3176   }
3177
3178   // If the input is a constant, let getNode() fold it.
3179   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3180     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3181     if (Res.Val != N) return Res;
3182   }
3183
3184   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3185     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3186
3187   // fold (conv (load x)) -> (load (conv*)x)
3188   // If the resultant load doesn't need a higher alignment than the original!
3189   if (ISD::isNormalLoad(N0.Val) && N0.hasOneUse() &&
3190       TLI.isOperationLegal(ISD::LOAD, VT)) {
3191     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3192     unsigned Align = TLI.getTargetMachine().getTargetData()->
3193       getABITypeAlignment(MVT::getTypeForValueType(VT));
3194     unsigned OrigAlign = LN0->getAlignment();
3195     if (Align <= OrigAlign) {
3196       SDOperand Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3197                                    LN0->getSrcValue(), LN0->getSrcValueOffset(),
3198                                    LN0->isVolatile(), Align);
3199       AddToWorkList(N);
3200       CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3201                 Load.getValue(1));
3202       return Load;
3203     }
3204   }
3205
3206   return SDOperand();
3207 }
3208
3209 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3210 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3211 /// destination element value type.
3212 SDOperand DAGCombiner::
3213 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT::ValueType DstEltVT) {
3214   MVT::ValueType SrcEltVT = BV->getOperand(0).getValueType();
3215
3216   // If this is already the right type, we're done.
3217   if (SrcEltVT == DstEltVT) return SDOperand(BV, 0);
3218
3219   unsigned SrcBitSize = MVT::getSizeInBits(SrcEltVT);
3220   unsigned DstBitSize = MVT::getSizeInBits(DstEltVT);
3221
3222   // If this is a conversion of N elements of one type to N elements of another
3223   // type, convert each element.  This handles FP<->INT cases.
3224   if (SrcBitSize == DstBitSize) {
3225     SmallVector<SDOperand, 8> Ops;
3226     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3227       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3228       AddToWorkList(Ops.back().Val);
3229     }
3230     MVT::ValueType VT =
3231       MVT::getVectorType(DstEltVT,
3232                          MVT::getVectorNumElements(BV->getValueType(0)));
3233     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3234   }
3235
3236   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3237   // handle annoying details of growing/shrinking FP values, we convert them to
3238   // int first.
3239   if (MVT::isFloatingPoint(SrcEltVT)) {
3240     // Convert the input float vector to a int vector where the elements are the
3241     // same sizes.
3242     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3243     MVT::ValueType IntVT = SrcEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3244     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).Val;
3245     SrcEltVT = IntVT;
3246   }
3247
3248   // Now we know the input is an integer vector.  If the output is a FP type,
3249   // convert to integer first, then to FP of the right size.
3250   if (MVT::isFloatingPoint(DstEltVT)) {
3251     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3252     MVT::ValueType TmpVT = DstEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3253     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).Val;
3254
3255     // Next, convert to FP elements of the same size.
3256     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3257   }
3258
3259   // Okay, we know the src/dst types are both integers of differing types.
3260   // Handling growing first.
3261   assert(MVT::isInteger(SrcEltVT) && MVT::isInteger(DstEltVT));
3262   if (SrcBitSize < DstBitSize) {
3263     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3264
3265     SmallVector<SDOperand, 8> Ops;
3266     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3267          i += NumInputsPerOutput) {
3268       bool isLE = TLI.isLittleEndian();
3269       uint64_t NewBits = 0;
3270       bool EltIsUndef = true;
3271       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3272         // Shift the previously computed bits over.
3273         NewBits <<= SrcBitSize;
3274         SDOperand Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3275         if (Op.getOpcode() == ISD::UNDEF) continue;
3276         EltIsUndef = false;
3277
3278         NewBits |= cast<ConstantSDNode>(Op)->getValue();
3279       }
3280
3281       if (EltIsUndef)
3282         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3283       else
3284         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3285     }
3286
3287     MVT::ValueType VT = MVT::getVectorType(DstEltVT,
3288                                            Ops.size());
3289     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3290   }
3291
3292   // Finally, this must be the case where we are shrinking elements: each input
3293   // turns into multiple outputs.
3294   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3295   SmallVector<SDOperand, 8> Ops;
3296   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3297     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3298       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3299         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3300       continue;
3301     }
3302     uint64_t OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getValue();
3303
3304     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3305       unsigned ThisVal = OpVal & ((1ULL << DstBitSize)-1);
3306       OpVal >>= DstBitSize;
3307       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3308     }
3309
3310     // For big endian targets, swap the order of the pieces of each element.
3311     if (!TLI.isLittleEndian())
3312       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3313   }
3314   MVT::ValueType VT = MVT::getVectorType(DstEltVT, Ops.size());
3315   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3316 }
3317
3318
3319
3320 SDOperand DAGCombiner::visitFADD(SDNode *N) {
3321   SDOperand N0 = N->getOperand(0);
3322   SDOperand N1 = N->getOperand(1);
3323   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3324   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3325   MVT::ValueType VT = N->getValueType(0);
3326
3327   // fold vector ops
3328   if (MVT::isVector(VT)) {
3329     SDOperand FoldedVOp = SimplifyVBinOp(N);
3330     if (FoldedVOp.Val) return FoldedVOp;
3331   }
3332
3333   // fold (fadd c1, c2) -> c1+c2
3334   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3335     return DAG.getNode(ISD::FADD, VT, N0, N1);
3336   // canonicalize constant to RHS
3337   if (N0CFP && !N1CFP)
3338     return DAG.getNode(ISD::FADD, VT, N1, N0);
3339   // fold (A + (-B)) -> A-B
3340   if (isNegatibleForFree(N1) == 2)
3341     return DAG.getNode(ISD::FSUB, VT, N0, GetNegatedExpression(N1, DAG));
3342   // fold ((-A) + B) -> B-A
3343   if (isNegatibleForFree(N0) == 2)
3344     return DAG.getNode(ISD::FSUB, VT, N1, GetNegatedExpression(N0, DAG));
3345
3346   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3347   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3348       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3349     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3350                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3351
3352   return SDOperand();
3353 }
3354
3355 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
3356   SDOperand N0 = N->getOperand(0);
3357   SDOperand N1 = N->getOperand(1);
3358   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3359   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3360   MVT::ValueType VT = N->getValueType(0);
3361
3362   // fold vector ops
3363   if (MVT::isVector(VT)) {
3364     SDOperand FoldedVOp = SimplifyVBinOp(N);
3365     if (FoldedVOp.Val) return FoldedVOp;
3366   }
3367
3368   // fold (fsub c1, c2) -> c1-c2
3369   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3370     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3371   // fold (0-B) -> -B
3372   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3373     if (isNegatibleForFree(N1))
3374       return GetNegatedExpression(N1, DAG);
3375     return DAG.getNode(ISD::FNEG, VT, N1);
3376   }
3377   // fold (A-(-B)) -> A+B
3378   if (isNegatibleForFree(N1))
3379     return DAG.getNode(ISD::FADD, VT, N0, GetNegatedExpression(N1, DAG));
3380
3381   return SDOperand();
3382 }
3383
3384 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
3385   SDOperand N0 = N->getOperand(0);
3386   SDOperand N1 = N->getOperand(1);
3387   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3388   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3389   MVT::ValueType VT = N->getValueType(0);
3390
3391   // fold vector ops
3392   if (MVT::isVector(VT)) {
3393     SDOperand FoldedVOp = SimplifyVBinOp(N);
3394     if (FoldedVOp.Val) return FoldedVOp;
3395   }
3396
3397   // fold (fmul c1, c2) -> c1*c2
3398   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3399     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3400   // canonicalize constant to RHS
3401   if (N0CFP && !N1CFP)
3402     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3403   // fold (fmul X, 2.0) -> (fadd X, X)
3404   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3405     return DAG.getNode(ISD::FADD, VT, N0, N0);
3406   // fold (fmul X, -1.0) -> (fneg X)
3407   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3408     return DAG.getNode(ISD::FNEG, VT, N0);
3409
3410   // -X * -Y -> X*Y
3411   if (char LHSNeg = isNegatibleForFree(N0)) {
3412     if (char RHSNeg = isNegatibleForFree(N1)) {
3413       // Both can be negated for free, check to see if at least one is cheaper
3414       // negated.
3415       if (LHSNeg == 2 || RHSNeg == 2)
3416         return DAG.getNode(ISD::FMUL, VT, GetNegatedExpression(N0, DAG),
3417                            GetNegatedExpression(N1, DAG));
3418     }
3419   }
3420
3421   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3422   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3423       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3424     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
3425                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
3426
3427   return SDOperand();
3428 }
3429
3430 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
3431   SDOperand N0 = N->getOperand(0);
3432   SDOperand N1 = N->getOperand(1);
3433   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3434   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3435   MVT::ValueType VT = N->getValueType(0);
3436
3437   // fold vector ops
3438   if (MVT::isVector(VT)) {
3439     SDOperand FoldedVOp = SimplifyVBinOp(N);
3440     if (FoldedVOp.Val) return FoldedVOp;
3441   }
3442
3443   // fold (fdiv c1, c2) -> c1/c2
3444   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3445     return DAG.getNode(ISD::FDIV, VT, N0, N1);
3446
3447
3448   // -X / -Y -> X*Y
3449   if (char LHSNeg = isNegatibleForFree(N0)) {
3450     if (char RHSNeg = isNegatibleForFree(N1)) {
3451       // Both can be negated for free, check to see if at least one is cheaper
3452       // negated.
3453       if (LHSNeg == 2 || RHSNeg == 2)
3454         return DAG.getNode(ISD::FDIV, VT, GetNegatedExpression(N0, DAG),
3455                            GetNegatedExpression(N1, DAG));
3456     }
3457   }
3458
3459   return SDOperand();
3460 }
3461
3462 SDOperand DAGCombiner::visitFREM(SDNode *N) {
3463   SDOperand N0 = N->getOperand(0);
3464   SDOperand N1 = N->getOperand(1);
3465   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3466   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3467   MVT::ValueType VT = N->getValueType(0);
3468
3469   // fold (frem c1, c2) -> fmod(c1,c2)
3470   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3471     return DAG.getNode(ISD::FREM, VT, N0, N1);
3472
3473   return SDOperand();
3474 }
3475
3476 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
3477   SDOperand N0 = N->getOperand(0);
3478   SDOperand N1 = N->getOperand(1);
3479   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3480   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3481   MVT::ValueType VT = N->getValueType(0);
3482
3483   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
3484     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
3485
3486   if (N1CFP) {
3487     const APFloat& V = N1CFP->getValueAPF();
3488     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
3489     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
3490     if (!V.isNegative())
3491       return DAG.getNode(ISD::FABS, VT, N0);
3492     else
3493       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
3494   }
3495
3496   // copysign(fabs(x), y) -> copysign(x, y)
3497   // copysign(fneg(x), y) -> copysign(x, y)
3498   // copysign(copysign(x,z), y) -> copysign(x, y)
3499   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
3500       N0.getOpcode() == ISD::FCOPYSIGN)
3501     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
3502
3503   // copysign(x, abs(y)) -> abs(x)
3504   if (N1.getOpcode() == ISD::FABS)
3505     return DAG.getNode(ISD::FABS, VT, N0);
3506
3507   // copysign(x, copysign(y,z)) -> copysign(x, z)
3508   if (N1.getOpcode() == ISD::FCOPYSIGN)
3509     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
3510
3511   // copysign(x, fp_extend(y)) -> copysign(x, y)
3512   // copysign(x, fp_round(y)) -> copysign(x, y)
3513   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
3514     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
3515
3516   return SDOperand();
3517 }
3518
3519
3520
3521 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
3522   SDOperand N0 = N->getOperand(0);
3523   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3524   MVT::ValueType VT = N->getValueType(0);
3525
3526   // fold (sint_to_fp c1) -> c1fp
3527   if (N0C && N0.getValueType() != MVT::ppcf128)
3528     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
3529   return SDOperand();
3530 }
3531
3532 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
3533   SDOperand N0 = N->getOperand(0);
3534   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3535   MVT::ValueType VT = N->getValueType(0);
3536
3537   // fold (uint_to_fp c1) -> c1fp
3538   if (N0C && N0.getValueType() != MVT::ppcf128)
3539     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
3540   return SDOperand();
3541 }
3542
3543 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
3544   SDOperand N0 = N->getOperand(0);
3545   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3546   MVT::ValueType VT = N->getValueType(0);
3547
3548   // fold (fp_to_sint c1fp) -> c1
3549   if (N0CFP)
3550     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
3551   return SDOperand();
3552 }
3553
3554 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
3555   SDOperand N0 = N->getOperand(0);
3556   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3557   MVT::ValueType VT = N->getValueType(0);
3558
3559   // fold (fp_to_uint c1fp) -> c1
3560   if (N0CFP && VT != MVT::ppcf128)
3561     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
3562   return SDOperand();
3563 }
3564
3565 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
3566   SDOperand N0 = N->getOperand(0);
3567   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3568   MVT::ValueType VT = N->getValueType(0);
3569
3570   // fold (fp_round c1fp) -> c1fp
3571   if (N0CFP && N0.getValueType() != MVT::ppcf128)
3572     return DAG.getNode(ISD::FP_ROUND, VT, N0);
3573
3574   // fold (fp_round (fp_extend x)) -> x
3575   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
3576     return N0.getOperand(0);
3577
3578   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
3579   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse()) {
3580     SDOperand Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0));
3581     AddToWorkList(Tmp.Val);
3582     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
3583   }
3584
3585   return SDOperand();
3586 }
3587
3588 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
3589   SDOperand N0 = N->getOperand(0);
3590   MVT::ValueType VT = N->getValueType(0);
3591   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3592   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3593
3594   // fold (fp_round_inreg c1fp) -> c1fp
3595   if (N0CFP) {
3596     SDOperand Round = DAG.getConstantFP(N0CFP->getValueAPF(), EVT);
3597     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
3598   }
3599   return SDOperand();
3600 }
3601
3602 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
3603   SDOperand N0 = N->getOperand(0);
3604   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3605   MVT::ValueType VT = N->getValueType(0);
3606
3607   // fold (fp_extend c1fp) -> c1fp
3608   if (N0CFP && VT != MVT::ppcf128)
3609     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
3610
3611   // fold (fpext (load x)) -> (fpext (fpround (extload x)))
3612   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3613       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
3614     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3615     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3616                                        LN0->getBasePtr(), LN0->getSrcValue(),
3617                                        LN0->getSrcValueOffset(),
3618                                        N0.getValueType(),
3619                                        LN0->isVolatile(),
3620                                        LN0->getAlignment());
3621     CombineTo(N, ExtLoad);
3622     CombineTo(N0.Val, DAG.getNode(ISD::FP_ROUND, N0.getValueType(), ExtLoad),
3623               ExtLoad.getValue(1));
3624     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3625   }
3626
3627
3628   return SDOperand();
3629 }
3630
3631 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
3632   SDOperand N0 = N->getOperand(0);
3633
3634   if (isNegatibleForFree(N0))
3635     return GetNegatedExpression(N0, DAG);
3636
3637   return SDOperand();
3638 }
3639
3640 SDOperand DAGCombiner::visitFABS(SDNode *N) {
3641   SDOperand N0 = N->getOperand(0);
3642   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3643   MVT::ValueType VT = N->getValueType(0);
3644
3645   // fold (fabs c1) -> fabs(c1)
3646   if (N0CFP && VT != MVT::ppcf128)
3647     return DAG.getNode(ISD::FABS, VT, N0);
3648   // fold (fabs (fabs x)) -> (fabs x)
3649   if (N0.getOpcode() == ISD::FABS)
3650     return N->getOperand(0);
3651   // fold (fabs (fneg x)) -> (fabs x)
3652   // fold (fabs (fcopysign x, y)) -> (fabs x)
3653   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
3654     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
3655
3656   return SDOperand();
3657 }
3658
3659 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
3660   SDOperand Chain = N->getOperand(0);
3661   SDOperand N1 = N->getOperand(1);
3662   SDOperand N2 = N->getOperand(2);
3663   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3664
3665   // never taken branch, fold to chain
3666   if (N1C && N1C->isNullValue())
3667     return Chain;
3668   // unconditional branch
3669   if (N1C && N1C->getValue() == 1)
3670     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
3671   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
3672   // on the target.
3673   if (N1.getOpcode() == ISD::SETCC &&
3674       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
3675     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
3676                        N1.getOperand(0), N1.getOperand(1), N2);
3677   }
3678   return SDOperand();
3679 }
3680
3681 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
3682 //
3683 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
3684   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
3685   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
3686
3687   // Use SimplifySetCC  to simplify SETCC's.
3688   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
3689   if (Simp.Val) AddToWorkList(Simp.Val);
3690
3691   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
3692
3693   // fold br_cc true, dest -> br dest (unconditional branch)
3694   if (SCCC && SCCC->getValue())
3695     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
3696                        N->getOperand(4));
3697   // fold br_cc false, dest -> unconditional fall through
3698   if (SCCC && SCCC->isNullValue())
3699     return N->getOperand(0);
3700
3701   // fold to a simpler setcc
3702   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
3703     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
3704                        Simp.getOperand(2), Simp.getOperand(0),
3705                        Simp.getOperand(1), N->getOperand(4));
3706   return SDOperand();
3707 }
3708
3709
3710 /// CombineToPreIndexedLoadStore - Try turning a load / store and a
3711 /// pre-indexed load / store when the base pointer is a add or subtract
3712 /// and it has other uses besides the load / store. After the
3713 /// transformation, the new indexed load / store has effectively folded
3714 /// the add / subtract in and all of its other uses are redirected to the
3715 /// new load / store.
3716 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
3717   if (!AfterLegalize)
3718     return false;
3719
3720   bool isLoad = true;
3721   SDOperand Ptr;
3722   MVT::ValueType VT;
3723   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3724     if (LD->getAddressingMode() != ISD::UNINDEXED)
3725       return false;
3726     VT = LD->getLoadedVT();
3727     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
3728         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
3729       return false;
3730     Ptr = LD->getBasePtr();
3731   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3732     if (ST->getAddressingMode() != ISD::UNINDEXED)
3733       return false;
3734     VT = ST->getStoredVT();
3735     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
3736         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
3737       return false;
3738     Ptr = ST->getBasePtr();
3739     isLoad = false;
3740   } else
3741     return false;
3742
3743   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
3744   // out.  There is no reason to make this a preinc/predec.
3745   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
3746       Ptr.Val->hasOneUse())
3747     return false;
3748
3749   // Ask the target to do addressing mode selection.
3750   SDOperand BasePtr;
3751   SDOperand Offset;
3752   ISD::MemIndexedMode AM = ISD::UNINDEXED;
3753   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
3754     return false;
3755   // Don't create a indexed load / store with zero offset.
3756   if (isa<ConstantSDNode>(Offset) &&
3757       cast<ConstantSDNode>(Offset)->getValue() == 0)
3758     return false;
3759
3760   // Try turning it into a pre-indexed load / store except when:
3761   // 1) The new base ptr is a frame index.
3762   // 2) If N is a store and the new base ptr is either the same as or is a
3763   //    predecessor of the value being stored.
3764   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
3765   //    that would create a cycle.
3766   // 4) All uses are load / store ops that use it as old base ptr.
3767
3768   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
3769   // (plus the implicit offset) to a register to preinc anyway.
3770   if (isa<FrameIndexSDNode>(BasePtr))
3771     return false;
3772
3773   // Check #2.
3774   if (!isLoad) {
3775     SDOperand Val = cast<StoreSDNode>(N)->getValue();
3776     if (Val == BasePtr || BasePtr.Val->isPredecessor(Val.Val))
3777       return false;
3778   }
3779
3780   // Now check for #3 and #4.
3781   bool RealUse = false;
3782   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3783          E = Ptr.Val->use_end(); I != E; ++I) {
3784     SDNode *Use = *I;
3785     if (Use == N)
3786       continue;
3787     if (Use->isPredecessor(N))
3788       return false;
3789
3790     if (!((Use->getOpcode() == ISD::LOAD &&
3791            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
3792           (Use->getOpcode() == ISD::STORE) &&
3793           cast<StoreSDNode>(Use)->getBasePtr() == Ptr))
3794       RealUse = true;
3795   }
3796   if (!RealUse)
3797     return false;
3798
3799   SDOperand Result;
3800   if (isLoad)
3801     Result = DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM);
3802   else
3803     Result = DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3804   ++PreIndexedNodes;
3805   ++NodesCombined;
3806   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
3807   DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3808   DOUT << '\n';
3809   std::vector<SDNode*> NowDead;
3810   if (isLoad) {
3811     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3812                                   &NowDead);
3813     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3814                                   &NowDead);
3815   } else {
3816     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3817                                   &NowDead);
3818   }
3819
3820   // Nodes can end up on the worklist more than once.  Make sure we do
3821   // not process a node that has been replaced.
3822   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3823     removeFromWorkList(NowDead[i]);
3824   // Finally, since the node is now dead, remove it from the graph.
3825   DAG.DeleteNode(N);
3826
3827   // Replace the uses of Ptr with uses of the updated base value.
3828   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
3829                                 &NowDead);
3830   removeFromWorkList(Ptr.Val);
3831   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3832     removeFromWorkList(NowDead[i]);
3833   DAG.DeleteNode(Ptr.Val);
3834
3835   return true;
3836 }
3837
3838 /// CombineToPostIndexedLoadStore - Try combine a load / store with a
3839 /// add / sub of the base pointer node into a post-indexed load / store.
3840 /// The transformation folded the add / subtract into the new indexed
3841 /// load / store effectively and all of its uses are redirected to the
3842 /// new load / store.
3843 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
3844   if (!AfterLegalize)
3845     return false;
3846
3847   bool isLoad = true;
3848   SDOperand Ptr;
3849   MVT::ValueType VT;
3850   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3851     if (LD->getAddressingMode() != ISD::UNINDEXED)
3852       return false;
3853     VT = LD->getLoadedVT();
3854     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
3855         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
3856       return false;
3857     Ptr = LD->getBasePtr();
3858   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3859     if (ST->getAddressingMode() != ISD::UNINDEXED)
3860       return false;
3861     VT = ST->getStoredVT();
3862     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
3863         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
3864       return false;
3865     Ptr = ST->getBasePtr();
3866     isLoad = false;
3867   } else
3868     return false;
3869
3870   if (Ptr.Val->hasOneUse())
3871     return false;
3872
3873   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3874          E = Ptr.Val->use_end(); I != E; ++I) {
3875     SDNode *Op = *I;
3876     if (Op == N ||
3877         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
3878       continue;
3879
3880     SDOperand BasePtr;
3881     SDOperand Offset;
3882     ISD::MemIndexedMode AM = ISD::UNINDEXED;
3883     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
3884       if (Ptr == Offset)
3885         std::swap(BasePtr, Offset);
3886       if (Ptr != BasePtr)
3887         continue;
3888       // Don't create a indexed load / store with zero offset.
3889       if (isa<ConstantSDNode>(Offset) &&
3890           cast<ConstantSDNode>(Offset)->getValue() == 0)
3891         continue;
3892
3893       // Try turning it into a post-indexed load / store except when
3894       // 1) All uses are load / store ops that use it as base ptr.
3895       // 2) Op must be independent of N, i.e. Op is neither a predecessor
3896       //    nor a successor of N. Otherwise, if Op is folded that would
3897       //    create a cycle.
3898
3899       // Check for #1.
3900       bool TryNext = false;
3901       for (SDNode::use_iterator II = BasePtr.Val->use_begin(),
3902              EE = BasePtr.Val->use_end(); II != EE; ++II) {
3903         SDNode *Use = *II;
3904         if (Use == Ptr.Val)
3905           continue;
3906
3907         // If all the uses are load / store addresses, then don't do the
3908         // transformation.
3909         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
3910           bool RealUse = false;
3911           for (SDNode::use_iterator III = Use->use_begin(),
3912                  EEE = Use->use_end(); III != EEE; ++III) {
3913             SDNode *UseUse = *III;
3914             if (!((UseUse->getOpcode() == ISD::LOAD &&
3915                    cast<LoadSDNode>(UseUse)->getBasePtr().Val == Use) ||
3916                   (UseUse->getOpcode() == ISD::STORE) &&
3917                   cast<StoreSDNode>(UseUse)->getBasePtr().Val == Use))
3918               RealUse = true;
3919           }
3920
3921           if (!RealUse) {
3922             TryNext = true;
3923             break;
3924           }
3925         }
3926       }
3927       if (TryNext)
3928         continue;
3929
3930       // Check for #2
3931       if (!Op->isPredecessor(N) && !N->isPredecessor(Op)) {
3932         SDOperand Result = isLoad
3933           ? DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM)
3934           : DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3935         ++PostIndexedNodes;
3936         ++NodesCombined;
3937         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
3938         DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3939         DOUT << '\n';
3940         std::vector<SDNode*> NowDead;
3941         if (isLoad) {
3942           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3943                                         &NowDead);
3944           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3945                                         &NowDead);
3946         } else {
3947           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3948                                         &NowDead);
3949         }
3950
3951         // Nodes can end up on the worklist more than once.  Make sure we do
3952         // not process a node that has been replaced.
3953         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3954           removeFromWorkList(NowDead[i]);
3955         // Finally, since the node is now dead, remove it from the graph.
3956         DAG.DeleteNode(N);
3957
3958         // Replace the uses of Use with uses of the updated base value.
3959         DAG.ReplaceAllUsesOfValueWith(SDOperand(Op, 0),
3960                                       Result.getValue(isLoad ? 1 : 0),
3961                                       &NowDead);
3962         removeFromWorkList(Op);
3963         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3964           removeFromWorkList(NowDead[i]);
3965         DAG.DeleteNode(Op);
3966
3967         return true;
3968       }
3969     }
3970   }
3971   return false;
3972 }
3973
3974
3975 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
3976   LoadSDNode *LD  = cast<LoadSDNode>(N);
3977   SDOperand Chain = LD->getChain();
3978   SDOperand Ptr   = LD->getBasePtr();
3979
3980   // If load is not volatile and there are no uses of the loaded value (and
3981   // the updated indexed value in case of indexed loads), change uses of the
3982   // chain value into uses of the chain input (i.e. delete the dead load).
3983   if (!LD->isVolatile()) {
3984     if (N->getValueType(1) == MVT::Other) {
3985       // Unindexed loads.
3986       if (N->hasNUsesOfValue(0, 0))
3987         return CombineTo(N, DAG.getNode(ISD::UNDEF, N->getValueType(0)), Chain);
3988     } else {
3989       // Indexed loads.
3990       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
3991       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
3992         SDOperand Undef0 = DAG.getNode(ISD::UNDEF, N->getValueType(0));
3993         SDOperand Undef1 = DAG.getNode(ISD::UNDEF, N->getValueType(1));
3994         SDOperand To[] = { Undef0, Undef1, Chain };
3995         return CombineTo(N, To, 3);
3996       }
3997     }
3998   }
3999
4000   // If this load is directly stored, replace the load value with the stored
4001   // value.
4002   // TODO: Handle store large -> read small portion.
4003   // TODO: Handle TRUNCSTORE/LOADEXT
4004   if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4005     if (ISD::isNON_TRUNCStore(Chain.Val)) {
4006       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4007       if (PrevST->getBasePtr() == Ptr &&
4008           PrevST->getValue().getValueType() == N->getValueType(0))
4009       return CombineTo(N, Chain.getOperand(1), Chain);
4010     }
4011   }
4012
4013   if (CombinerAA) {
4014     // Walk up chain skipping non-aliasing memory nodes.
4015     SDOperand BetterChain = FindBetterChain(N, Chain);
4016
4017     // If there is a better chain.
4018     if (Chain != BetterChain) {
4019       SDOperand ReplLoad;
4020
4021       // Replace the chain to void dependency.
4022       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4023         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
4024                                LD->getSrcValue(), LD->getSrcValueOffset(),
4025                                LD->isVolatile(), LD->getAlignment());
4026       } else {
4027         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
4028                                   LD->getValueType(0),
4029                                   BetterChain, Ptr, LD->getSrcValue(),
4030                                   LD->getSrcValueOffset(),
4031                                   LD->getLoadedVT(),
4032                                   LD->isVolatile(),
4033                                   LD->getAlignment());
4034       }
4035
4036       // Create token factor to keep old chain connected.
4037       SDOperand Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
4038                                     Chain, ReplLoad.getValue(1));
4039
4040       // Replace uses with load result and token factor. Don't add users
4041       // to work list.
4042       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4043     }
4044   }
4045
4046   // Try transforming N to an indexed load.
4047   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4048     return SDOperand(N, 0);
4049
4050   return SDOperand();
4051 }
4052
4053 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
4054   StoreSDNode *ST  = cast<StoreSDNode>(N);
4055   SDOperand Chain = ST->getChain();
4056   SDOperand Value = ST->getValue();
4057   SDOperand Ptr   = ST->getBasePtr();
4058
4059   // If this is a store of a bit convert, store the input value if the
4060   // resultant store does not need a higher alignment than the original.
4061   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4062       ST->getAddressingMode() == ISD::UNINDEXED) {
4063     unsigned Align = ST->getAlignment();
4064     MVT::ValueType SVT = Value.getOperand(0).getValueType();
4065     unsigned OrigAlign = TLI.getTargetMachine().getTargetData()->
4066       getABITypeAlignment(MVT::getTypeForValueType(SVT));
4067     if (Align <= OrigAlign && TLI.isOperationLegal(ISD::STORE, SVT))
4068       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4069                           ST->getSrcValueOffset(), ST->isVolatile(), Align);
4070   }
4071
4072   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4073   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4074     if (Value.getOpcode() != ISD::TargetConstantFP) {
4075       SDOperand Tmp;
4076       switch (CFP->getValueType(0)) {
4077       default: assert(0 && "Unknown FP type");
4078       case MVT::f80:    // We don't do this for these yet.
4079       case MVT::f128:
4080       case MVT::ppcf128:
4081         break;
4082       case MVT::f32:
4083         if (!AfterLegalize || TLI.isTypeLegal(MVT::i32)) {
4084           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4085                               convertToAPInt().getZExtValue(), MVT::i32);
4086           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4087                               ST->getSrcValueOffset(), ST->isVolatile(),
4088                               ST->getAlignment());
4089         }
4090         break;
4091       case MVT::f64:
4092         if (!AfterLegalize || TLI.isTypeLegal(MVT::i64)) {
4093           Tmp = DAG.getConstant(CFP->getValueAPF().convertToAPInt().
4094                                   getZExtValue(), MVT::i64);
4095           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4096                               ST->getSrcValueOffset(), ST->isVolatile(),
4097                               ST->getAlignment());
4098         } else if (TLI.isTypeLegal(MVT::i32)) {
4099           // Many FP stores are not made apparent until after legalize, e.g. for
4100           // argument passing.  Since this is so common, custom legalize the
4101           // 64-bit integer store into two 32-bit stores.
4102           uint64_t Val = CFP->getValueAPF().convertToAPInt().getZExtValue();
4103           SDOperand Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4104           SDOperand Hi = DAG.getConstant(Val >> 32, MVT::i32);
4105           if (!TLI.isLittleEndian()) std::swap(Lo, Hi);
4106
4107           int SVOffset = ST->getSrcValueOffset();
4108           unsigned Alignment = ST->getAlignment();
4109           bool isVolatile = ST->isVolatile();
4110
4111           SDOperand St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
4112                                        ST->getSrcValueOffset(),
4113                                        isVolatile, ST->getAlignment());
4114           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4115                             DAG.getConstant(4, Ptr.getValueType()));
4116           SVOffset += 4;
4117           Alignment = MinAlign(Alignment, 4U);
4118           SDOperand St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4119                                        SVOffset, isVolatile, Alignment);
4120           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4121         }
4122         break;
4123       }
4124     }
4125   }
4126
4127   if (CombinerAA) {
4128     // Walk up chain skipping non-aliasing memory nodes.
4129     SDOperand BetterChain = FindBetterChain(N, Chain);
4130
4131     // If there is a better chain.
4132     if (Chain != BetterChain) {
4133       // Replace the chain to avoid dependency.
4134       SDOperand ReplStore;
4135       if (ST->isTruncatingStore()) {
4136         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4137           ST->getSrcValue(), ST->getSrcValueOffset(), ST->getStoredVT(),
4138           ST->isVolatile(), ST->getAlignment());
4139       } else {
4140         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4141           ST->getSrcValue(), ST->getSrcValueOffset(),
4142           ST->isVolatile(), ST->getAlignment());
4143       }
4144
4145       // Create token to keep both nodes around.
4146       SDOperand Token =
4147         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4148
4149       // Don't add users to work list.
4150       return CombineTo(N, Token, false);
4151     }
4152   }
4153
4154   // Try transforming N to an indexed store.
4155   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4156     return SDOperand(N, 0);
4157
4158   // FIXME: is there such a think as a truncating indexed store?
4159   if (ST->isTruncatingStore() && ST->getAddressingMode() == ISD::UNINDEXED &&
4160       MVT::isInteger(Value.getValueType())) {
4161     // See if we can simplify the input to this truncstore with knowledge that
4162     // only the low bits are being used.  For example:
4163     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4164     SDOperand Shorter =
4165       GetDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT()));
4166     AddToWorkList(Value.Val);
4167     if (Shorter.Val)
4168       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4169                                ST->getSrcValueOffset(), ST->getStoredVT(),
4170                                ST->isVolatile(), ST->getAlignment());
4171
4172     // Otherwise, see if we can simplify the operation with
4173     // SimplifyDemandedBits, which only works if the value has a single use.
4174     if (SimplifyDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT())))
4175       return SDOperand(N, 0);
4176   }
4177
4178   return SDOperand();
4179 }
4180
4181 SDOperand DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4182   SDOperand InVec = N->getOperand(0);
4183   SDOperand InVal = N->getOperand(1);
4184   SDOperand EltNo = N->getOperand(2);
4185
4186   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4187   // vector with the inserted element.
4188   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4189     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4190     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
4191     if (Elt < Ops.size())
4192       Ops[Elt] = InVal;
4193     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4194                        &Ops[0], Ops.size());
4195   }
4196
4197   return SDOperand();
4198 }
4199
4200 SDOperand DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4201   SDOperand InVec = N->getOperand(0);
4202   SDOperand EltNo = N->getOperand(1);
4203
4204   // (vextract (v4f32 s2v (f32 load $addr)), 0) -> (f32 load $addr)
4205   // (vextract (v4i32 bc (v4f32 s2v (f32 load $addr))), 0) -> (i32 load $addr)
4206   if (isa<ConstantSDNode>(EltNo)) {
4207     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4208     bool NewLoad = false;
4209     if (Elt == 0) {
4210       MVT::ValueType VT = InVec.getValueType();
4211       MVT::ValueType EVT = MVT::getVectorElementType(VT);
4212       MVT::ValueType LVT = EVT;
4213       unsigned NumElts = MVT::getVectorNumElements(VT);
4214       if (InVec.getOpcode() == ISD::BIT_CONVERT) {
4215         MVT::ValueType BCVT = InVec.getOperand(0).getValueType();
4216         if (!MVT::isVector(BCVT) ||
4217             NumElts != MVT::getVectorNumElements(BCVT))
4218           return SDOperand();
4219         InVec = InVec.getOperand(0);
4220         EVT = MVT::getVectorElementType(BCVT);
4221         NewLoad = true;
4222       }
4223       if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
4224           InVec.getOperand(0).getValueType() == EVT &&
4225           ISD::isNormalLoad(InVec.getOperand(0).Val) &&
4226           InVec.getOperand(0).hasOneUse()) {
4227         LoadSDNode *LN0 = cast<LoadSDNode>(InVec.getOperand(0));
4228         unsigned Align = LN0->getAlignment();
4229         if (NewLoad) {
4230           // Check the resultant load doesn't need a higher alignment than the
4231           // original load.
4232           unsigned NewAlign = TLI.getTargetMachine().getTargetData()->
4233             getABITypeAlignment(MVT::getTypeForValueType(LVT));
4234           if (!TLI.isOperationLegal(ISD::LOAD, LVT) || NewAlign > Align)
4235             return SDOperand();
4236           Align = NewAlign;
4237         }
4238
4239         return DAG.getLoad(LVT, LN0->getChain(), LN0->getBasePtr(),
4240                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
4241                            LN0->isVolatile(), Align);
4242       }
4243     }
4244   }
4245   return SDOperand();
4246 }
4247
4248
4249 SDOperand DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
4250   unsigned NumInScalars = N->getNumOperands();
4251   MVT::ValueType VT = N->getValueType(0);
4252   unsigned NumElts = MVT::getVectorNumElements(VT);
4253   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4254
4255   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
4256   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
4257   // at most two distinct vectors, turn this into a shuffle node.
4258   SDOperand VecIn1, VecIn2;
4259   for (unsigned i = 0; i != NumInScalars; ++i) {
4260     // Ignore undef inputs.
4261     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
4262
4263     // If this input is something other than a EXTRACT_VECTOR_ELT with a
4264     // constant index, bail out.
4265     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
4266         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
4267       VecIn1 = VecIn2 = SDOperand(0, 0);
4268       break;
4269     }
4270
4271     // If the input vector type disagrees with the result of the build_vector,
4272     // we can't make a shuffle.
4273     SDOperand ExtractedFromVec = N->getOperand(i).getOperand(0);
4274     if (ExtractedFromVec.getValueType() != VT) {
4275       VecIn1 = VecIn2 = SDOperand(0, 0);
4276       break;
4277     }
4278
4279     // Otherwise, remember this.  We allow up to two distinct input vectors.
4280     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
4281       continue;
4282
4283     if (VecIn1.Val == 0) {
4284       VecIn1 = ExtractedFromVec;
4285     } else if (VecIn2.Val == 0) {
4286       VecIn2 = ExtractedFromVec;
4287     } else {
4288       // Too many inputs.
4289       VecIn1 = VecIn2 = SDOperand(0, 0);
4290       break;
4291     }
4292   }
4293
4294   // If everything is good, we can make a shuffle operation.
4295   if (VecIn1.Val) {
4296     SmallVector<SDOperand, 8> BuildVecIndices;
4297     for (unsigned i = 0; i != NumInScalars; ++i) {
4298       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
4299         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
4300         continue;
4301       }
4302
4303       SDOperand Extract = N->getOperand(i);
4304
4305       // If extracting from the first vector, just use the index directly.
4306       if (Extract.getOperand(0) == VecIn1) {
4307         BuildVecIndices.push_back(Extract.getOperand(1));
4308         continue;
4309       }
4310
4311       // Otherwise, use InIdx + VecSize
4312       unsigned Idx = cast<ConstantSDNode>(Extract.getOperand(1))->getValue();
4313       BuildVecIndices.push_back(DAG.getConstant(Idx+NumInScalars,
4314                                                 TLI.getPointerTy()));
4315     }
4316
4317     // Add count and size info.
4318     MVT::ValueType BuildVecVT =
4319       MVT::getVectorType(TLI.getPointerTy(), NumElts);
4320
4321     // Return the new VECTOR_SHUFFLE node.
4322     SDOperand Ops[5];
4323     Ops[0] = VecIn1;
4324     if (VecIn2.Val) {
4325       Ops[1] = VecIn2;
4326     } else {
4327       // Use an undef build_vector as input for the second operand.
4328       std::vector<SDOperand> UnOps(NumInScalars,
4329                                    DAG.getNode(ISD::UNDEF,
4330                                                EltType));
4331       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
4332                            &UnOps[0], UnOps.size());
4333       AddToWorkList(Ops[1].Val);
4334     }
4335     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
4336                          &BuildVecIndices[0], BuildVecIndices.size());
4337     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
4338   }
4339
4340   return SDOperand();
4341 }
4342
4343 SDOperand DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
4344   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
4345   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
4346   // inputs come from at most two distinct vectors, turn this into a shuffle
4347   // node.
4348
4349   // If we only have one input vector, we don't need to do any concatenation.
4350   if (N->getNumOperands() == 1) {
4351     return N->getOperand(0);
4352   }
4353
4354   return SDOperand();
4355 }
4356
4357 SDOperand DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
4358   SDOperand ShufMask = N->getOperand(2);
4359   unsigned NumElts = ShufMask.getNumOperands();
4360
4361   // If the shuffle mask is an identity operation on the LHS, return the LHS.
4362   bool isIdentity = true;
4363   for (unsigned i = 0; i != NumElts; ++i) {
4364     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4365         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
4366       isIdentity = false;
4367       break;
4368     }
4369   }
4370   if (isIdentity) return N->getOperand(0);
4371
4372   // If the shuffle mask is an identity operation on the RHS, return the RHS.
4373   isIdentity = true;
4374   for (unsigned i = 0; i != NumElts; ++i) {
4375     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4376         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
4377       isIdentity = false;
4378       break;
4379     }
4380   }
4381   if (isIdentity) return N->getOperand(1);
4382
4383   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
4384   // needed at all.
4385   bool isUnary = true;
4386   bool isSplat = true;
4387   int VecNum = -1;
4388   unsigned BaseIdx = 0;
4389   for (unsigned i = 0; i != NumElts; ++i)
4390     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
4391       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
4392       int V = (Idx < NumElts) ? 0 : 1;
4393       if (VecNum == -1) {
4394         VecNum = V;
4395         BaseIdx = Idx;
4396       } else {
4397         if (BaseIdx != Idx)
4398           isSplat = false;
4399         if (VecNum != V) {
4400           isUnary = false;
4401           break;
4402         }
4403       }
4404     }
4405
4406   SDOperand N0 = N->getOperand(0);
4407   SDOperand N1 = N->getOperand(1);
4408   // Normalize unary shuffle so the RHS is undef.
4409   if (isUnary && VecNum == 1)
4410     std::swap(N0, N1);
4411
4412   // If it is a splat, check if the argument vector is a build_vector with
4413   // all scalar elements the same.
4414   if (isSplat) {
4415     SDNode *V = N0.Val;
4416
4417     // If this is a bit convert that changes the element type of the vector but
4418     // not the number of vector elements, look through it.  Be careful not to
4419     // look though conversions that change things like v4f32 to v2f64.
4420     if (V->getOpcode() == ISD::BIT_CONVERT) {
4421       SDOperand ConvInput = V->getOperand(0);
4422       if (MVT::getVectorNumElements(ConvInput.getValueType()) == NumElts)
4423         V = ConvInput.Val;
4424     }
4425
4426     if (V->getOpcode() == ISD::BUILD_VECTOR) {
4427       unsigned NumElems = V->getNumOperands();
4428       if (NumElems > BaseIdx) {
4429         SDOperand Base;
4430         bool AllSame = true;
4431         for (unsigned i = 0; i != NumElems; ++i) {
4432           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
4433             Base = V->getOperand(i);
4434             break;
4435           }
4436         }
4437         // Splat of <u, u, u, u>, return <u, u, u, u>
4438         if (!Base.Val)
4439           return N0;
4440         for (unsigned i = 0; i != NumElems; ++i) {
4441           if (V->getOperand(i) != Base) {
4442             AllSame = false;
4443             break;
4444           }
4445         }
4446         // Splat of <x, x, x, x>, return <x, x, x, x>
4447         if (AllSame)
4448           return N0;
4449       }
4450     }
4451   }
4452
4453   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
4454   // into an undef.
4455   if (isUnary || N0 == N1) {
4456     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
4457     // first operand.
4458     SmallVector<SDOperand, 8> MappedOps;
4459     for (unsigned i = 0; i != NumElts; ++i) {
4460       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
4461           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
4462         MappedOps.push_back(ShufMask.getOperand(i));
4463       } else {
4464         unsigned NewIdx =
4465           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
4466         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
4467       }
4468     }
4469     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
4470                            &MappedOps[0], MappedOps.size());
4471     AddToWorkList(ShufMask.Val);
4472     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
4473                        N0,
4474                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
4475                        ShufMask);
4476   }
4477
4478   return SDOperand();
4479 }
4480
4481 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
4482 /// an AND to a vector_shuffle with the destination vector and a zero vector.
4483 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
4484 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
4485 SDOperand DAGCombiner::XformToShuffleWithZero(SDNode *N) {
4486   SDOperand LHS = N->getOperand(0);
4487   SDOperand RHS = N->getOperand(1);
4488   if (N->getOpcode() == ISD::AND) {
4489     if (RHS.getOpcode() == ISD::BIT_CONVERT)
4490       RHS = RHS.getOperand(0);
4491     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
4492       std::vector<SDOperand> IdxOps;
4493       unsigned NumOps = RHS.getNumOperands();
4494       unsigned NumElts = NumOps;
4495       MVT::ValueType EVT = MVT::getVectorElementType(RHS.getValueType());
4496       for (unsigned i = 0; i != NumElts; ++i) {
4497         SDOperand Elt = RHS.getOperand(i);
4498         if (!isa<ConstantSDNode>(Elt))
4499           return SDOperand();
4500         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
4501           IdxOps.push_back(DAG.getConstant(i, EVT));
4502         else if (cast<ConstantSDNode>(Elt)->isNullValue())
4503           IdxOps.push_back(DAG.getConstant(NumElts, EVT));
4504         else
4505           return SDOperand();
4506       }
4507
4508       // Let's see if the target supports this vector_shuffle.
4509       if (!TLI.isVectorClearMaskLegal(IdxOps, EVT, DAG))
4510         return SDOperand();
4511
4512       // Return the new VECTOR_SHUFFLE node.
4513       MVT::ValueType VT = MVT::getVectorType(EVT, NumElts);
4514       std::vector<SDOperand> Ops;
4515       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
4516       Ops.push_back(LHS);
4517       AddToWorkList(LHS.Val);
4518       std::vector<SDOperand> ZeroOps(NumElts, DAG.getConstant(0, EVT));
4519       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4520                                 &ZeroOps[0], ZeroOps.size()));
4521       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4522                                 &IdxOps[0], IdxOps.size()));
4523       SDOperand Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
4524                                      &Ops[0], Ops.size());
4525       if (VT != LHS.getValueType()) {
4526         Result = DAG.getNode(ISD::BIT_CONVERT, LHS.getValueType(), Result);
4527       }
4528       return Result;
4529     }
4530   }
4531   return SDOperand();
4532 }
4533
4534 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
4535 SDOperand DAGCombiner::SimplifyVBinOp(SDNode *N) {
4536   // After legalize, the target may be depending on adds and other
4537   // binary ops to provide legal ways to construct constants or other
4538   // things. Simplifying them may result in a loss of legality.
4539   if (AfterLegalize) return SDOperand();
4540
4541   MVT::ValueType VT = N->getValueType(0);
4542   assert(MVT::isVector(VT) && "SimplifyVBinOp only works on vectors!");
4543
4544   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4545   SDOperand LHS = N->getOperand(0);
4546   SDOperand RHS = N->getOperand(1);
4547   SDOperand Shuffle = XformToShuffleWithZero(N);
4548   if (Shuffle.Val) return Shuffle;
4549
4550   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
4551   // this operation.
4552   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
4553       RHS.getOpcode() == ISD::BUILD_VECTOR) {
4554     SmallVector<SDOperand, 8> Ops;
4555     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
4556       SDOperand LHSOp = LHS.getOperand(i);
4557       SDOperand RHSOp = RHS.getOperand(i);
4558       // If these two elements can't be folded, bail out.
4559       if ((LHSOp.getOpcode() != ISD::UNDEF &&
4560            LHSOp.getOpcode() != ISD::Constant &&
4561            LHSOp.getOpcode() != ISD::ConstantFP) ||
4562           (RHSOp.getOpcode() != ISD::UNDEF &&
4563            RHSOp.getOpcode() != ISD::Constant &&
4564            RHSOp.getOpcode() != ISD::ConstantFP))
4565         break;
4566       // Can't fold divide by zero.
4567       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
4568           N->getOpcode() == ISD::FDIV) {
4569         if ((RHSOp.getOpcode() == ISD::Constant &&
4570              cast<ConstantSDNode>(RHSOp.Val)->isNullValue()) ||
4571             (RHSOp.getOpcode() == ISD::ConstantFP &&
4572              cast<ConstantFPSDNode>(RHSOp.Val)->getValueAPF().isZero()))
4573           break;
4574       }
4575       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
4576       AddToWorkList(Ops.back().Val);
4577       assert((Ops.back().getOpcode() == ISD::UNDEF ||
4578               Ops.back().getOpcode() == ISD::Constant ||
4579               Ops.back().getOpcode() == ISD::ConstantFP) &&
4580              "Scalar binop didn't fold!");
4581     }
4582
4583     if (Ops.size() == LHS.getNumOperands()) {
4584       MVT::ValueType VT = LHS.getValueType();
4585       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
4586     }
4587   }
4588
4589   return SDOperand();
4590 }
4591
4592 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
4593   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
4594
4595   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
4596                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
4597   // If we got a simplified select_cc node back from SimplifySelectCC, then
4598   // break it down into a new SETCC node, and a new SELECT node, and then return
4599   // the SELECT node, since we were called with a SELECT node.
4600   if (SCC.Val) {
4601     // Check to see if we got a select_cc back (to turn into setcc/select).
4602     // Otherwise, just return whatever node we got back, like fabs.
4603     if (SCC.getOpcode() == ISD::SELECT_CC) {
4604       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
4605                                     SCC.getOperand(0), SCC.getOperand(1),
4606                                     SCC.getOperand(4));
4607       AddToWorkList(SETCC.Val);
4608       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
4609                          SCC.getOperand(3), SETCC);
4610     }
4611     return SCC;
4612   }
4613   return SDOperand();
4614 }
4615
4616 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
4617 /// are the two values being selected between, see if we can simplify the
4618 /// select.  Callers of this should assume that TheSelect is deleted if this
4619 /// returns true.  As such, they should return the appropriate thing (e.g. the
4620 /// node) back to the top-level of the DAG combiner loop to avoid it being
4621 /// looked at.
4622 ///
4623 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
4624                                     SDOperand RHS) {
4625
4626   // If this is a select from two identical things, try to pull the operation
4627   // through the select.
4628   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
4629     // If this is a load and the token chain is identical, replace the select
4630     // of two loads with a load through a select of the address to load from.
4631     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
4632     // constants have been dropped into the constant pool.
4633     if (LHS.getOpcode() == ISD::LOAD &&
4634         // Token chains must be identical.
4635         LHS.getOperand(0) == RHS.getOperand(0)) {
4636       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
4637       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
4638
4639       // If this is an EXTLOAD, the VT's must match.
4640       if (LLD->getLoadedVT() == RLD->getLoadedVT()) {
4641         // FIXME: this conflates two src values, discarding one.  This is not
4642         // the right thing to do, but nothing uses srcvalues now.  When they do,
4643         // turn SrcValue into a list of locations.
4644         SDOperand Addr;
4645         if (TheSelect->getOpcode() == ISD::SELECT) {
4646           // Check that the condition doesn't reach either load.  If so, folding
4647           // this will induce a cycle into the DAG.
4648           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4649               !RLD->isPredecessor(TheSelect->getOperand(0).Val)) {
4650             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
4651                                TheSelect->getOperand(0), LLD->getBasePtr(),
4652                                RLD->getBasePtr());
4653           }
4654         } else {
4655           // Check that the condition doesn't reach either load.  If so, folding
4656           // this will induce a cycle into the DAG.
4657           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4658               !RLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4659               !LLD->isPredecessor(TheSelect->getOperand(1).Val) &&
4660               !RLD->isPredecessor(TheSelect->getOperand(1).Val)) {
4661             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
4662                              TheSelect->getOperand(0),
4663                              TheSelect->getOperand(1),
4664                              LLD->getBasePtr(), RLD->getBasePtr(),
4665                              TheSelect->getOperand(4));
4666           }
4667         }
4668
4669         if (Addr.Val) {
4670           SDOperand Load;
4671           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
4672             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
4673                                Addr,LLD->getSrcValue(),
4674                                LLD->getSrcValueOffset(),
4675                                LLD->isVolatile(),
4676                                LLD->getAlignment());
4677           else {
4678             Load = DAG.getExtLoad(LLD->getExtensionType(),
4679                                   TheSelect->getValueType(0),
4680                                   LLD->getChain(), Addr, LLD->getSrcValue(),
4681                                   LLD->getSrcValueOffset(),
4682                                   LLD->getLoadedVT(),
4683                                   LLD->isVolatile(),
4684                                   LLD->getAlignment());
4685           }
4686           // Users of the select now use the result of the load.
4687           CombineTo(TheSelect, Load);
4688
4689           // Users of the old loads now use the new load's chain.  We know the
4690           // old-load value is dead now.
4691           CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
4692           CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
4693           return true;
4694         }
4695       }
4696     }
4697   }
4698
4699   return false;
4700 }
4701
4702 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
4703                                         SDOperand N2, SDOperand N3,
4704                                         ISD::CondCode CC, bool NotExtCompare) {
4705
4706   MVT::ValueType VT = N2.getValueType();
4707   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
4708   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
4709   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
4710
4711   // Determine if the condition we're dealing with is constant
4712   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
4713   if (SCC.Val) AddToWorkList(SCC.Val);
4714   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
4715
4716   // fold select_cc true, x, y -> x
4717   if (SCCC && SCCC->getValue())
4718     return N2;
4719   // fold select_cc false, x, y -> y
4720   if (SCCC && SCCC->getValue() == 0)
4721     return N3;
4722
4723   // Check to see if we can simplify the select into an fabs node
4724   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
4725     // Allow either -0.0 or 0.0
4726     if (CFP->getValueAPF().isZero()) {
4727       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
4728       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
4729           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
4730           N2 == N3.getOperand(0))
4731         return DAG.getNode(ISD::FABS, VT, N0);
4732
4733       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
4734       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
4735           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
4736           N2.getOperand(0) == N3)
4737         return DAG.getNode(ISD::FABS, VT, N3);
4738     }
4739   }
4740
4741   // Check to see if we can perform the "gzip trick", transforming
4742   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
4743   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
4744       MVT::isInteger(N0.getValueType()) &&
4745       MVT::isInteger(N2.getValueType()) &&
4746       (N1C->isNullValue() ||                    // (a < 0) ? b : 0
4747        (N1C->getValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
4748     MVT::ValueType XType = N0.getValueType();
4749     MVT::ValueType AType = N2.getValueType();
4750     if (XType >= AType) {
4751       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
4752       // single-bit constant.
4753       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
4754         unsigned ShCtV = Log2_64(N2C->getValue());
4755         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
4756         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
4757         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
4758         AddToWorkList(Shift.Val);
4759         if (XType > AType) {
4760           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4761           AddToWorkList(Shift.Val);
4762         }
4763         return DAG.getNode(ISD::AND, AType, Shift, N2);
4764       }
4765       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4766                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4767                                                     TLI.getShiftAmountTy()));
4768       AddToWorkList(Shift.Val);
4769       if (XType > AType) {
4770         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4771         AddToWorkList(Shift.Val);
4772       }
4773       return DAG.getNode(ISD::AND, AType, Shift, N2);
4774     }
4775   }
4776
4777   // fold select C, 16, 0 -> shl C, 4
4778   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
4779       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
4780
4781     // If the caller doesn't want us to simplify this into a zext of a compare,
4782     // don't do it.
4783     if (NotExtCompare && N2C->getValue() == 1)
4784       return SDOperand();
4785
4786     // Get a SetCC of the condition
4787     // FIXME: Should probably make sure that setcc is legal if we ever have a
4788     // target where it isn't.
4789     SDOperand Temp, SCC;
4790     // cast from setcc result type to select result type
4791     if (AfterLegalize) {
4792       SCC  = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4793       if (N2.getValueType() < SCC.getValueType())
4794         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
4795       else
4796         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4797     } else {
4798       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
4799       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4800     }
4801     AddToWorkList(SCC.Val);
4802     AddToWorkList(Temp.Val);
4803
4804     if (N2C->getValue() == 1)
4805       return Temp;
4806     // shl setcc result by log2 n2c
4807     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
4808                        DAG.getConstant(Log2_64(N2C->getValue()),
4809                                        TLI.getShiftAmountTy()));
4810   }
4811
4812   // Check to see if this is the equivalent of setcc
4813   // FIXME: Turn all of these into setcc if setcc if setcc is legal
4814   // otherwise, go ahead with the folds.
4815   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
4816     MVT::ValueType XType = N0.getValueType();
4817     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
4818       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4819       if (Res.getValueType() != VT)
4820         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
4821       return Res;
4822     }
4823
4824     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
4825     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
4826         TLI.isOperationLegal(ISD::CTLZ, XType)) {
4827       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
4828       return DAG.getNode(ISD::SRL, XType, Ctlz,
4829                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
4830                                          TLI.getShiftAmountTy()));
4831     }
4832     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
4833     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
4834       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
4835                                     N0);
4836       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
4837                                     DAG.getConstant(~0ULL, XType));
4838       return DAG.getNode(ISD::SRL, XType,
4839                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
4840                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
4841                                          TLI.getShiftAmountTy()));
4842     }
4843     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
4844     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
4845       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
4846                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
4847                                                    TLI.getShiftAmountTy()));
4848       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
4849     }
4850   }
4851
4852   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
4853   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4854   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
4855       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
4856       N2.getOperand(0) == N1 && MVT::isInteger(N0.getValueType())) {
4857     MVT::ValueType XType = N0.getValueType();
4858     SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4859                                   DAG.getConstant(MVT::getSizeInBits(XType)-1,
4860                                                   TLI.getShiftAmountTy()));
4861     SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4862     AddToWorkList(Shift.Val);
4863     AddToWorkList(Add.Val);
4864     return DAG.getNode(ISD::XOR, XType, Add, Shift);
4865   }
4866   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
4867   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4868   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
4869       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
4870     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
4871       MVT::ValueType XType = N0.getValueType();
4872       if (SubC->isNullValue() && MVT::isInteger(XType)) {
4873         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4874                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4875                                                       TLI.getShiftAmountTy()));
4876         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4877         AddToWorkList(Shift.Val);
4878         AddToWorkList(Add.Val);
4879         return DAG.getNode(ISD::XOR, XType, Add, Shift);
4880       }
4881     }
4882   }
4883
4884   return SDOperand();
4885 }
4886
4887 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
4888 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
4889                                      SDOperand N1, ISD::CondCode Cond,
4890                                      bool foldBooleans) {
4891   TargetLowering::DAGCombinerInfo
4892     DagCombineInfo(DAG, !AfterLegalize, false, this);
4893   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
4894 }
4895
4896 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
4897 /// return a DAG expression to select that will generate the same value by
4898 /// multiplying by a magic number.  See:
4899 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4900 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
4901   std::vector<SDNode*> Built;
4902   SDOperand S = TLI.BuildSDIV(N, DAG, &Built);
4903
4904   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4905        ii != ee; ++ii)
4906     AddToWorkList(*ii);
4907   return S;
4908 }
4909
4910 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
4911 /// return a DAG expression to select that will generate the same value by
4912 /// multiplying by a magic number.  See:
4913 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4914 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
4915   std::vector<SDNode*> Built;
4916   SDOperand S = TLI.BuildUDIV(N, DAG, &Built);
4917
4918   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4919        ii != ee; ++ii)
4920     AddToWorkList(*ii);
4921   return S;
4922 }
4923
4924 /// FindBaseOffset - Return true if base is known not to alias with anything
4925 /// but itself.  Provides base object and offset as results.
4926 static bool FindBaseOffset(SDOperand Ptr, SDOperand &Base, int64_t &Offset) {
4927   // Assume it is a primitive operation.
4928   Base = Ptr; Offset = 0;
4929
4930   // If it's an adding a simple constant then integrate the offset.
4931   if (Base.getOpcode() == ISD::ADD) {
4932     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
4933       Base = Base.getOperand(0);
4934       Offset += C->getValue();
4935     }
4936   }
4937
4938   // If it's any of the following then it can't alias with anything but itself.
4939   return isa<FrameIndexSDNode>(Base) ||
4940          isa<ConstantPoolSDNode>(Base) ||
4941          isa<GlobalAddressSDNode>(Base);
4942 }
4943
4944 /// isAlias - Return true if there is any possibility that the two addresses
4945 /// overlap.
4946 bool DAGCombiner::isAlias(SDOperand Ptr1, int64_t Size1,
4947                           const Value *SrcValue1, int SrcValueOffset1,
4948                           SDOperand Ptr2, int64_t Size2,
4949                           const Value *SrcValue2, int SrcValueOffset2)
4950 {
4951   // If they are the same then they must be aliases.
4952   if (Ptr1 == Ptr2) return true;
4953
4954   // Gather base node and offset information.
4955   SDOperand Base1, Base2;
4956   int64_t Offset1, Offset2;
4957   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
4958   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
4959
4960   // If they have a same base address then...
4961   if (Base1 == Base2) {
4962     // Check to see if the addresses overlap.
4963     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
4964   }
4965
4966   // If we know both bases then they can't alias.
4967   if (KnownBase1 && KnownBase2) return false;
4968
4969   if (CombinerGlobalAA) {
4970     // Use alias analysis information.
4971     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
4972     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
4973     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
4974     AliasAnalysis::AliasResult AAResult =
4975                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
4976     if (AAResult == AliasAnalysis::NoAlias)
4977       return false;
4978   }
4979
4980   // Otherwise we have to assume they alias.
4981   return true;
4982 }
4983
4984 /// FindAliasInfo - Extracts the relevant alias information from the memory
4985 /// node.  Returns true if the operand was a load.
4986 bool DAGCombiner::FindAliasInfo(SDNode *N,
4987                         SDOperand &Ptr, int64_t &Size,
4988                         const Value *&SrcValue, int &SrcValueOffset) {
4989   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
4990     Ptr = LD->getBasePtr();
4991     Size = MVT::getSizeInBits(LD->getLoadedVT()) >> 3;
4992     SrcValue = LD->getSrcValue();
4993     SrcValueOffset = LD->getSrcValueOffset();
4994     return true;
4995   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
4996     Ptr = ST->getBasePtr();
4997     Size = MVT::getSizeInBits(ST->getStoredVT()) >> 3;
4998     SrcValue = ST->getSrcValue();
4999     SrcValueOffset = ST->getSrcValueOffset();
5000   } else {
5001     assert(0 && "FindAliasInfo expected a memory operand");
5002   }
5003
5004   return false;
5005 }
5006
5007 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5008 /// looking for aliasing nodes and adding them to the Aliases vector.
5009 void DAGCombiner::GatherAllAliases(SDNode *N, SDOperand OriginalChain,
5010                                    SmallVector<SDOperand, 8> &Aliases) {
5011   SmallVector<SDOperand, 8> Chains;     // List of chains to visit.
5012   std::set<SDNode *> Visited;           // Visited node set.
5013
5014   // Get alias information for node.
5015   SDOperand Ptr;
5016   int64_t Size;
5017   const Value *SrcValue;
5018   int SrcValueOffset;
5019   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
5020
5021   // Starting off.
5022   Chains.push_back(OriginalChain);
5023
5024   // Look at each chain and determine if it is an alias.  If so, add it to the
5025   // aliases list.  If not, then continue up the chain looking for the next
5026   // candidate.
5027   while (!Chains.empty()) {
5028     SDOperand Chain = Chains.back();
5029     Chains.pop_back();
5030
5031      // Don't bother if we've been before.
5032     if (Visited.find(Chain.Val) != Visited.end()) continue;
5033     Visited.insert(Chain.Val);
5034
5035     switch (Chain.getOpcode()) {
5036     case ISD::EntryToken:
5037       // Entry token is ideal chain operand, but handled in FindBetterChain.
5038       break;
5039
5040     case ISD::LOAD:
5041     case ISD::STORE: {
5042       // Get alias information for Chain.
5043       SDOperand OpPtr;
5044       int64_t OpSize;
5045       const Value *OpSrcValue;
5046       int OpSrcValueOffset;
5047       bool IsOpLoad = FindAliasInfo(Chain.Val, OpPtr, OpSize,
5048                                     OpSrcValue, OpSrcValueOffset);
5049
5050       // If chain is alias then stop here.
5051       if (!(IsLoad && IsOpLoad) &&
5052           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
5053                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
5054         Aliases.push_back(Chain);
5055       } else {
5056         // Look further up the chain.
5057         Chains.push_back(Chain.getOperand(0));
5058         // Clean up old chain.
5059         AddToWorkList(Chain.Val);
5060       }
5061       break;
5062     }
5063
5064     case ISD::TokenFactor:
5065       // We have to check each of the operands of the token factor, so we queue
5066       // then up.  Adding the  operands to the queue (stack) in reverse order
5067       // maintains the original order and increases the likelihood that getNode
5068       // will find a matching token factor (CSE.)
5069       for (unsigned n = Chain.getNumOperands(); n;)
5070         Chains.push_back(Chain.getOperand(--n));
5071       // Eliminate the token factor if we can.
5072       AddToWorkList(Chain.Val);
5073       break;
5074
5075     default:
5076       // For all other instructions we will just have to take what we can get.
5077       Aliases.push_back(Chain);
5078       break;
5079     }
5080   }
5081 }
5082
5083 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
5084 /// for a better chain (aliasing node.)
5085 SDOperand DAGCombiner::FindBetterChain(SDNode *N, SDOperand OldChain) {
5086   SmallVector<SDOperand, 8> Aliases;  // Ops for replacing token factor.
5087
5088   // Accumulate all the aliases to this node.
5089   GatherAllAliases(N, OldChain, Aliases);
5090
5091   if (Aliases.size() == 0) {
5092     // If no operands then chain to entry token.
5093     return DAG.getEntryNode();
5094   } else if (Aliases.size() == 1) {
5095     // If a single operand then chain to it.  We don't need to revisit it.
5096     return Aliases[0];
5097   }
5098
5099   // Construct a custom tailored token factor.
5100   SDOperand NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
5101                                    &Aliases[0], Aliases.size());
5102
5103   // Make sure the old chain gets cleaned up.
5104   if (NewChain != OldChain) AddToWorkList(OldChain.Val);
5105
5106   return NewChain;
5107 }
5108
5109 // SelectionDAG::Combine - This is the entry point for the file.
5110 //
5111 void SelectionDAG::Combine(bool RunningAfterLegalize, AliasAnalysis &AA) {
5112   if (!RunningAfterLegalize && ViewDAGCombine1)
5113     viewGraph();
5114   if (RunningAfterLegalize && ViewDAGCombine2)
5115     viewGraph();
5116   /// run - This is the main entry point to this class.
5117   ///
5118   DAGCombiner(*this, AA).Run(RunningAfterLegalize);
5119 }