lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "dagcombine"
  16 #include "llvm/CodeGen/SelectionDAG.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Target/TargetData.h"
  21 #include "llvm/Target/TargetFrameInfo.h"
  22 #include "llvm/Target/TargetLowering.h"
  23 #include "llvm/Target/TargetMachine.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/SmallPtrSet.h"
  26 #include "llvm/ADT/Statistic.h"
  27 #include "llvm/Support/Compiler.h"
  28 #include "llvm/Support/CommandLine.h"
  29 #include "llvm/Support/Debug.h"
  30 #include "llvm/Support/MathExtras.h"
  31 #include <algorithm>
  32 #include <set>
  33 using namespace llvm;
  34
  35 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  36 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  37 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  38
  39 namespace {
  40   static cl::opt<bool>
  41     CombinerAA("combiner-alias-analysis", cl::Hidden,
  42                cl::desc("Turn on alias analysis during testing"));
  43
  44   static cl::opt<bool>
  45     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  46                cl::desc("Include global information in alias analysis"));
  47
  48 //------------------------------ DAGCombiner ---------------------------------//
  49
  50   class VISIBILITY_HIDDEN DAGCombiner {
  51     SelectionDAG &DAG;
  52     const TargetLowering &TLI;
  53     CombineLevel Level;
  54     bool LegalOperations;
  55     bool LegalTypes;
  56     bool Fast;
  57
  58     // Worklist of all of the nodes that need to be simplified.
  59     std::vector<SDNode*> WorkList;
  60
  61     // AA - Used for DAG load/store alias analysis.
  62     AliasAnalysis &AA;
  63
  64     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  65     /// the instruction to the work lists because they might get more simplified
  66     /// now.
  67     ///
  68     void AddUsersToWorkList(SDNode *N) {
  69       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  70            UI != UE; ++UI)
  71         AddToWorkList(*UI);
  72     }
  73
  74     /// visit - call the node-specific routine that knows how to fold each
  75     /// particular type of node.
  76     SDValue visit(SDNode *N);
  77
  78   public:
  79     /// AddToWorkList - Add to the work list making sure it's instance is at the
  80     /// the back (next to be processed.)
  81     void AddToWorkList(SDNode *N) {
  82       removeFromWorkList(N);
  83       WorkList.push_back(N);
  84     }
  85
  86     /// removeFromWorkList - remove all instances of N from the worklist.
  87     ///
  88     void removeFromWorkList(SDNode *N) {
  89       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  90                      WorkList.end());
  91     }
  92
  93     SDValue CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
  94                         bool AddTo = true);
  95
  96     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true) {
  97       return CombineTo(N, &Res, 1, AddTo);
  98     }
  99
 100     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1,
 101                         bool AddTo = true) {
 102       SDValue To[] = { Res0, Res1 };
 103       return CombineTo(N, To, 2, AddTo);
 104     }
 105
 106     void CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO);
 107
 108   private:
 109
 110     /// SimplifyDemandedBits - Check the specified integer node value to see if
 111     /// it can be simplified or if things it uses can be simplified by bit
 112     /// propagation.  If so, return true.
 113     bool SimplifyDemandedBits(SDValue Op) {
 114       APInt Demanded = APInt::getAllOnesValue(Op.getValueSizeInBits());
 115       return SimplifyDemandedBits(Op, Demanded);
 116     }
 117
 118     bool SimplifyDemandedBits(SDValue Op, const APInt &Demanded);
 119
 120     bool CombineToPreIndexedLoadStore(SDNode *N);
 121     bool CombineToPostIndexedLoadStore(SDNode *N);
 122
 123
 124     /// combine - call the node-specific routine that knows how to fold each
 125     /// particular type of node. If that doesn't do anything, try the
 126     /// target-specific DAG combines.
 127     SDValue combine(SDNode *N);
 128
 129     // Visitation implementation - Implement dag node combining for different
 130     // node types.  The semantics are as follows:
 131     // Return Value:
 132     //   SDValue.getNode() == 0 - No change was made
 133     //   SDValue.getNode() == N - N was replaced, is dead and has been handled.
 134     //   otherwise              - N should be replaced by the returned Operand.
 135     //
 136     SDValue visitTokenFactor(SDNode *N);
 137     SDValue visitMERGE_VALUES(SDNode *N);
 138     SDValue visitADD(SDNode *N);
 139     SDValue visitSUB(SDNode *N);
 140     SDValue visitADDC(SDNode *N);
 141     SDValue visitADDE(SDNode *N);
 142     SDValue visitMUL(SDNode *N);
 143     SDValue visitSDIV(SDNode *N);
 144     SDValue visitUDIV(SDNode *N);
 145     SDValue visitSREM(SDNode *N);
 146     SDValue visitUREM(SDNode *N);
 147     SDValue visitMULHU(SDNode *N);
 148     SDValue visitMULHS(SDNode *N);
 149     SDValue visitSMUL_LOHI(SDNode *N);
 150     SDValue visitUMUL_LOHI(SDNode *N);
 151     SDValue visitSDIVREM(SDNode *N);
 152     SDValue visitUDIVREM(SDNode *N);
 153     SDValue visitAND(SDNode *N);
 154     SDValue visitOR(SDNode *N);
 155     SDValue visitXOR(SDNode *N);
 156     SDValue SimplifyVBinOp(SDNode *N);
 157     SDValue visitSHL(SDNode *N);
 158     SDValue visitSRA(SDNode *N);
 159     SDValue visitSRL(SDNode *N);
 160     SDValue visitCTLZ(SDNode *N);
 161     SDValue visitCTTZ(SDNode *N);
 162     SDValue visitCTPOP(SDNode *N);
 163     SDValue visitSELECT(SDNode *N);
 164     SDValue visitSELECT_CC(SDNode *N);
 165     SDValue visitSETCC(SDNode *N);
 166     SDValue visitSIGN_EXTEND(SDNode *N);
 167     SDValue visitZERO_EXTEND(SDNode *N);
 168     SDValue visitANY_EXTEND(SDNode *N);
 169     SDValue visitSIGN_EXTEND_INREG(SDNode *N);
 170     SDValue visitTRUNCATE(SDNode *N);
 171     SDValue visitBIT_CONVERT(SDNode *N);
 172     SDValue visitBUILD_PAIR(SDNode *N);
 173     SDValue visitFADD(SDNode *N);
 174     SDValue visitFSUB(SDNode *N);
 175     SDValue visitFMUL(SDNode *N);
 176     SDValue visitFDIV(SDNode *N);
 177     SDValue visitFREM(SDNode *N);
 178     SDValue visitFCOPYSIGN(SDNode *N);
 179     SDValue visitSINT_TO_FP(SDNode *N);
 180     SDValue visitUINT_TO_FP(SDNode *N);
 181     SDValue visitFP_TO_SINT(SDNode *N);
 182     SDValue visitFP_TO_UINT(SDNode *N);
 183     SDValue visitFP_ROUND(SDNode *N);
 184     SDValue visitFP_ROUND_INREG(SDNode *N);
 185     SDValue visitFP_EXTEND(SDNode *N);
 186     SDValue visitFNEG(SDNode *N);
 187     SDValue visitFABS(SDNode *N);
 188     SDValue visitBRCOND(SDNode *N);
 189     SDValue visitBR_CC(SDNode *N);
 190     SDValue visitLOAD(SDNode *N);
 191     SDValue visitSTORE(SDNode *N);
 192     SDValue visitINSERT_VECTOR_ELT(SDNode *N);
 193     SDValue visitEXTRACT_VECTOR_ELT(SDNode *N);
 194     SDValue visitBUILD_VECTOR(SDNode *N);
 195     SDValue visitCONCAT_VECTORS(SDNode *N);
 196     SDValue visitVECTOR_SHUFFLE(SDNode *N);
 197
 198     SDValue XformToShuffleWithZero(SDNode *N);
 199     SDValue ReassociateOps(unsigned Opc, DebugLoc DL, SDValue LHS, SDValue RHS);
 200
 201     SDValue visitShiftByConstant(SDNode *N, unsigned Amt);
 202
 203     bool SimplifySelectOps(SDNode *SELECT, SDValue LHS, SDValue RHS);
 204     SDValue SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 205     SDValue SimplifySelect(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2);
 206     SDValue SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2,
 207                              SDValue N3, ISD::CondCode CC,
 208                              bool NotExtCompare = false);
 209     SDValue SimplifySetCC(MVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
 210                           DebugLoc DL, bool foldBooleans = true);
 211     SDValue SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 212                                          unsigned HiOp);
 213     SDValue CombineConsecutiveLoads(SDNode *N, MVT VT);
 214     SDValue ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT);
 215     SDValue BuildSDIV(SDNode *N);
 216     SDValue BuildUDIV(SDNode *N);
 217     SDNode *MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL);
 218     SDValue ReduceLoadWidth(SDNode *N);
 219
 220     SDValue GetDemandedBits(SDValue V, const APInt &Mask);
 221
 222     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 223     /// looking for aliasing nodes and adding them to the Aliases vector.
 224     void GatherAllAliases(SDNode *N, SDValue OriginalChain,
 225                           SmallVector<SDValue, 8> &Aliases);
 226
 227     /// isAlias - Return true if there is any possibility that the two addresses
 228     /// overlap.
 229     bool isAlias(SDValue Ptr1, int64_t Size1,
 230                  const Value *SrcValue1, int SrcValueOffset1,
 231                  SDValue Ptr2, int64_t Size2,
 232                  const Value *SrcValue2, int SrcValueOffset2) const;
 233
 234     /// FindAliasInfo - Extracts the relevant alias information from the memory
 235     /// node.  Returns true if the operand was a load.
 236     bool FindAliasInfo(SDNode *N,
 237                        SDValue &Ptr, int64_t &Size,
 238                        const Value *&SrcValue, int &SrcValueOffset) const;
 239
 240     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 241     /// looking for a better chain (aliasing node.)
 242     SDValue FindBetterChain(SDNode *N, SDValue Chain);
 243
 244     /// getShiftAmountTy - Returns a type large enough to hold any valid
 245     /// shift amount - before type legalization these can be huge.
 246     MVT getShiftAmountTy() {
 247       return LegalTypes ?  TLI.getShiftAmountTy() : TLI.getPointerTy();
 248     }
 249
 250 public:
 251     DAGCombiner(SelectionDAG &D, AliasAnalysis &A, bool fast)
 252       : DAG(D),
 253         TLI(D.getTargetLoweringInfo()),
 254         Level(Unrestricted),
 255         LegalOperations(false),
 256         LegalTypes(false),
 257         Fast(fast),
 258         AA(A) {}
 259
 260     /// Run - runs the dag combiner on all nodes in the work list
 261     void Run(CombineLevel AtLevel);
 262   };
 263 }
 264
 265
 266 namespace {
 267 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 268 /// nodes from the worklist.
 269 class VISIBILITY_HIDDEN WorkListRemover :
 270   public SelectionDAG::DAGUpdateListener {
 271   DAGCombiner &DC;
 272 public:
 273   explicit WorkListRemover(DAGCombiner &dc) : DC(dc) {}
 274
 275   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 276     DC.removeFromWorkList(N);
 277   }
 278
 279   virtual void NodeUpdated(SDNode *N) {
 280     // Ignore updates.
 281   }
 282 };
 283 }
 284
 285 //===----------------------------------------------------------------------===//
 286 //  TargetLowering::DAGCombinerInfo implementation
 287 //===----------------------------------------------------------------------===//
 288
 289 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 290   ((DAGCombiner*)DC)->AddToWorkList(N);
 291 }
 292
 293 SDValue TargetLowering::DAGCombinerInfo::
 294 CombineTo(SDNode *N, const std::vector<SDValue> &To) {
 295   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 296 }
 297
 298 SDValue TargetLowering::DAGCombinerInfo::
 299 CombineTo(SDNode *N, SDValue Res) {
 300   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 301 }
 302
 303
 304 SDValue TargetLowering::DAGCombinerInfo::
 305 CombineTo(SDNode *N, SDValue Res0, SDValue Res1) {
 306   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 307 }
 308
 309 void TargetLowering::DAGCombinerInfo::
 310 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 311   return ((DAGCombiner*)DC)->CommitTargetLoweringOpt(TLO);
 312 }
 313
 314 //===----------------------------------------------------------------------===//
 315 // Helper Functions
 316 //===----------------------------------------------------------------------===//
 317
 318 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 319 /// specified expression for the same cost as the expression itself, or 2 if we
 320 /// can compute the negated form more cheaply than the expression itself.
 321 static char isNegatibleForFree(SDValue Op, bool LegalOperations,
 322                                unsigned Depth = 0) {
 323   // No compile time optimizations on this type.
 324   if (Op.getValueType() == MVT::ppcf128)
 325     return 0;
 326
 327   // fneg is removable even if it has multiple uses.
 328   if (Op.getOpcode() == ISD::FNEG) return 2;
 329
 330   // Don't allow anything with multiple uses.
 331   if (!Op.hasOneUse()) return 0;
 332
 333   // Don't recurse exponentially.
 334   if (Depth > 6) return 0;
 335
 336   switch (Op.getOpcode()) {
 337   default: return false;
 338   case ISD::ConstantFP:
 339     // Don't invert constant FP values after legalize.  The negated constant
 340     // isn't necessarily legal.
 341     return LegalOperations ? 0 : 1;
 342   case ISD::FADD:
 343     // FIXME: determine better conditions for this xform.
 344     if (!UnsafeFPMath) return 0;
 345
 346     // fold (fsub (fadd A, B)) -> (fsub (fneg A), B)
 347     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 348       return V;
 349     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 350     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 351   case ISD::FSUB:
 352     // We can't turn -(A-B) into B-A when we honor signed zeros.
 353     if (!UnsafeFPMath) return 0;
 354
 355     // fold (fneg (fsub A, B)) -> (fsub B, A)
 356     return 1;
 357
 358   case ISD::FMUL:
 359   case ISD::FDIV:
 360     if (HonorSignDependentRoundingFPMath()) return 0;
 361
 362     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y) or (fmul X, (fneg Y))
 363     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 364       return V;
 365
 366     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 367
 368   case ISD::FP_EXTEND:
 369   case ISD::FP_ROUND:
 370   case ISD::FSIN:
 371     return isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1);
 372   }
 373 }
 374
 375 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 376 /// returns the newly negated expression.
 377 static SDValue GetNegatedExpression(SDValue Op, SelectionDAG &DAG,
 378                                     bool LegalOperations, unsigned Depth = 0) {
 379   // fneg is removable even if it has multiple uses.
 380   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 381
 382   // Don't allow anything with multiple uses.
 383   assert(Op.hasOneUse() && "Unknown reuse!");
 384
 385   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 386   switch (Op.getOpcode()) {
 387   default: assert(0 && "Unknown code");
 388   case ISD::ConstantFP: {
 389     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 390     V.changeSign();
 391     return DAG.getConstantFP(V, Op.getValueType());
 392   }
 393   case ISD::FADD:
 394     // FIXME: determine better conditions for this xform.
 395     assert(UnsafeFPMath);
 396
 397     // fold (fneg (fadd A, B)) -> (fsub (fneg A), B)
 398     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 399       return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 400                          GetNegatedExpression(Op.getOperand(0), DAG,
 401                                               LegalOperations, Depth+1),
 402                          Op.getOperand(1));
 403     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 404     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 405                        GetNegatedExpression(Op.getOperand(1), DAG,
 406                                             LegalOperations, Depth+1),
 407                        Op.getOperand(0));
 408   case ISD::FSUB:
 409     // We can't turn -(A-B) into B-A when we honor signed zeros.
 410     assert(UnsafeFPMath);
 411
 412     // fold (fneg (fsub 0, B)) -> B
 413     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 414       if (N0CFP->getValueAPF().isZero())
 415         return Op.getOperand(1);
 416
 417     // fold (fneg (fsub A, B)) -> (fsub B, A)
 418     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 419                        Op.getOperand(1), Op.getOperand(0));
 420
 421   case ISD::FMUL:
 422   case ISD::FDIV:
 423     assert(!HonorSignDependentRoundingFPMath());
 424
 425     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y)
 426     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 427       return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 428                          GetNegatedExpression(Op.getOperand(0), DAG,
 429                                               LegalOperations, Depth+1),
 430                          Op.getOperand(1));
 431
 432     // fold (fneg (fmul X, Y)) -> (fmul X, (fneg Y))
 433     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 434                        Op.getOperand(0),
 435                        GetNegatedExpression(Op.getOperand(1), DAG,
 436                                             LegalOperations, Depth+1));
 437
 438   case ISD::FP_EXTEND:
 439   case ISD::FSIN:
 440     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 441                        GetNegatedExpression(Op.getOperand(0), DAG,
 442                                             LegalOperations, Depth+1));
 443   case ISD::FP_ROUND:
 444       return DAG.getNode(ISD::FP_ROUND, Op.getDebugLoc(), Op.getValueType(),
 445                          GetNegatedExpression(Op.getOperand(0), DAG,
 446                                               LegalOperations, Depth+1),
 447                          Op.getOperand(1));
 448   }
 449 }
 450
 451
 452 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 453 // that selects between the values 1 and 0, making it equivalent to a setcc.
 454 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 455 // nodes based on the type of node we are checking.  This simplifies life a
 456 // bit for the callers.
 457 static bool isSetCCEquivalent(SDValue N, SDValue &LHS, SDValue &RHS,
 458                               SDValue &CC) {
 459   if (N.getOpcode() == ISD::SETCC) {
 460     LHS = N.getOperand(0);
 461     RHS = N.getOperand(1);
 462     CC  = N.getOperand(2);
 463     return true;
 464   }
 465   if (N.getOpcode() == ISD::SELECT_CC &&
 466       N.getOperand(2).getOpcode() == ISD::Constant &&
 467       N.getOperand(3).getOpcode() == ISD::Constant &&
 468       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 469       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 470     LHS = N.getOperand(0);
 471     RHS = N.getOperand(1);
 472     CC  = N.getOperand(4);
 473     return true;
 474   }
 475   return false;
 476 }
 477
 478 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 479 // one use.  If this is true, it allows the users to invert the operation for
 480 // free when it is profitable to do so.
 481 static bool isOneUseSetCC(SDValue N) {
 482   SDValue N0, N1, N2;
 483   if (isSetCCEquivalent(N, N0, N1, N2) && N.getNode()->hasOneUse())
 484     return true;
 485   return false;
 486 }
 487
 488 SDValue DAGCombiner::ReassociateOps(unsigned Opc, DebugLoc DL,
 489                                     SDValue N0, SDValue N1) {
 490   MVT VT = N0.getValueType();
 491   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 492     if (isa<ConstantSDNode>(N1)) {
 493       // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 494       SDValue OpNode =
 495         DAG.FoldConstantArithmetic(Opc, VT,
 496                                    cast<ConstantSDNode>(N0.getOperand(1)),
 497                                    cast<ConstantSDNode>(N1));
 498       return DAG.getNode(Opc, DL, VT, N0.getOperand(0), OpNode);
 499     } else if (N0.hasOneUse()) {
 500       // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 501       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 502                                    N0.getOperand(0), N1);
 503       AddToWorkList(OpNode.getNode());
 504       return DAG.getNode(Opc, DL, VT, OpNode, N0.getOperand(1));
 505     }
 506   }
 507
 508   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 509     if (isa<ConstantSDNode>(N0)) {
 510       // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 511       SDValue OpNode =
 512         DAG.FoldConstantArithmetic(Opc, VT,
 513                                    cast<ConstantSDNode>(N1.getOperand(1)),
 514                                    cast<ConstantSDNode>(N0));
 515       return DAG.getNode(Opc, DL, VT, N1.getOperand(0), OpNode);
 516     } else if (N1.hasOneUse()) {
 517       // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 518       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 519                                    N1.getOperand(0), N0);
 520       AddToWorkList(OpNode.getNode());
 521       return DAG.getNode(Opc, DL, VT, OpNode, N1.getOperand(1));
 522     }
 523   }
 524
 525   return SDValue();
 526 }
 527
 528 SDValue DAGCombiner::CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 529                                bool AddTo) {
 530   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 531   ++NodesCombined;
 532   DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 533   DOUT << "\nWith: "; DEBUG(To[0].getNode()->dump(&DAG));
 534   DOUT << " and " << NumTo-1 << " other values\n";
 535   DEBUG(for (unsigned i = 0, e = NumTo; i != e; ++i)
 536           assert(N->getValueType(i) == To[i].getValueType() &&
 537                  "Cannot combine value to value of different type!"));
 538   WorkListRemover DeadNodes(*this);
 539   DAG.ReplaceAllUsesWith(N, To, &DeadNodes);
 540
 541   if (AddTo) {
 542     // Push the new nodes and any users onto the worklist
 543     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 544       AddToWorkList(To[i].getNode());
 545       AddUsersToWorkList(To[i].getNode());
 546     }
 547   }
 548
 549   // Finally, if the node is now dead, remove it from the graph.  The node
 550   // may not be dead if the replacement process recursively simplified to
 551   // something else needing this node.
 552   if (N->use_empty()) {
 553     // Nodes can be reintroduced into the worklist.  Make sure we do not
 554     // process a node that has been replaced.
 555     removeFromWorkList(N);
 556
 557     // Finally, since the node is now dead, remove it from the graph.
 558     DAG.DeleteNode(N);
 559   }
 560   return SDValue(N, 0);
 561 }
 562
 563 void
 564 DAGCombiner::CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &
 565                                                                           TLO) {
 566   // Replace all uses.  If any nodes become isomorphic to other nodes and
 567   // are deleted, make sure to remove them from our worklist.
 568   WorkListRemover DeadNodes(*this);
 569   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 570
 571   // Push the new node and any (possibly new) users onto the worklist.
 572   AddToWorkList(TLO.New.getNode());
 573   AddUsersToWorkList(TLO.New.getNode());
 574
 575   // Finally, if the node is now dead, remove it from the graph.  The node
 576   // may not be dead if the replacement process recursively simplified to
 577   // something else needing this node.
 578   if (TLO.Old.getNode()->use_empty()) {
 579     removeFromWorkList(TLO.Old.getNode());
 580
 581     // If the operands of this node are only used by the node, they will now
 582     // be dead.  Make sure to visit them first to delete dead nodes early.
 583     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands(); i != e; ++i)
 584       if (TLO.Old.getNode()->getOperand(i).getNode()->hasOneUse())
 585         AddToWorkList(TLO.Old.getNode()->getOperand(i).getNode());
 586
 587     DAG.DeleteNode(TLO.Old.getNode());
 588   }
 589 }
 590
 591 /// SimplifyDemandedBits - Check the specified integer node value to see if
 592 /// it can be simplified or if things it uses can be simplified by bit
 593 /// propagation.  If so, return true.
 594 bool DAGCombiner::SimplifyDemandedBits(SDValue Op, const APInt &Demanded) {
 595   TargetLowering::TargetLoweringOpt TLO(DAG);
 596   APInt KnownZero, KnownOne;
 597   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 598     return false;
 599
 600   // Revisit the node.
 601   AddToWorkList(Op.getNode());
 602
 603   // Replace the old value with the new one.
 604   ++NodesCombined;
 605   DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.getNode()->dump(&DAG));
 606   DOUT << "\nWith: "; DEBUG(TLO.New.getNode()->dump(&DAG));
 607   DOUT << '\n';
 608
 609   CommitTargetLoweringOpt(TLO);
 610   return true;
 611 }
 612
 613 //===----------------------------------------------------------------------===//
 614 //  Main DAG Combiner implementation
 615 //===----------------------------------------------------------------------===//
 616
 617 void DAGCombiner::Run(CombineLevel AtLevel) {
 618   // set the instance variables, so that the various visit routines may use it.
 619   Level = AtLevel;
 620   LegalOperations = Level >= NoIllegalOperations;
 621   LegalTypes = Level >= NoIllegalTypes;
 622
 623   // Add all the dag nodes to the worklist.
 624   WorkList.reserve(DAG.allnodes_size());
 625   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 626        E = DAG.allnodes_end(); I != E; ++I)
 627     WorkList.push_back(I);
 628
 629   // Create a dummy node (which is not added to allnodes), that adds a reference
 630   // to the root node, preventing it from being deleted, and tracking any
 631   // changes of the root.
 632   HandleSDNode Dummy(DAG.getRoot());
 633
 634   // The root of the dag may dangle to deleted nodes until the dag combiner is
 635   // done.  Set it to null to avoid confusion.
 636   DAG.setRoot(SDValue());
 637
 638   // while the worklist isn't empty, inspect the node on the end of it and
 639   // try and combine it.
 640   while (!WorkList.empty()) {
 641     SDNode *N = WorkList.back();
 642     WorkList.pop_back();
 643
 644     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 645     // N is deleted from the DAG, since they too may now be dead or may have a
 646     // reduced number of uses, allowing other xforms.
 647     if (N->use_empty() && N != &Dummy) {
 648       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 649         AddToWorkList(N->getOperand(i).getNode());
 650
 651       DAG.DeleteNode(N);
 652       continue;
 653     }
 654
 655     SDValue RV = combine(N);
 656
 657     if (RV.getNode() == 0)
 658       continue;
 659
 660     ++NodesCombined;
 661
 662     // If we get back the same node we passed in, rather than a new node or
 663     // zero, we know that the node must have defined multiple values and
 664     // CombineTo was used.  Since CombineTo takes care of the worklist
 665     // mechanics for us, we have no work to do in this case.
 666     if (RV.getNode() == N)
 667       continue;
 668
 669     assert(N->getOpcode() != ISD::DELETED_NODE &&
 670            RV.getNode()->getOpcode() != ISD::DELETED_NODE &&
 671            "Node was deleted but visit returned new node!");
 672
 673     DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 674     DOUT << "\nWith: "; DEBUG(RV.getNode()->dump(&DAG));
 675     DOUT << '\n';
 676     WorkListRemover DeadNodes(*this);
 677     if (N->getNumValues() == RV.getNode()->getNumValues())
 678       DAG.ReplaceAllUsesWith(N, RV.getNode(), &DeadNodes);
 679     else {
 680       assert(N->getValueType(0) == RV.getValueType() &&
 681              N->getNumValues() == 1 && "Type mismatch");
 682       SDValue OpV = RV;
 683       DAG.ReplaceAllUsesWith(N, &OpV, &DeadNodes);
 684     }
 685
 686     // Push the new node and any users onto the worklist
 687     AddToWorkList(RV.getNode());
 688     AddUsersToWorkList(RV.getNode());
 689
 690     // Add any uses of the old node to the worklist in case this node is the
 691     // last one that uses them.  They may become dead after this node is
 692     // deleted.
 693     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 694       AddToWorkList(N->getOperand(i).getNode());
 695
 696     // Finally, if the node is now dead, remove it from the graph.  The node
 697     // may not be dead if the replacement process recursively simplified to
 698     // something else needing this node.
 699     if (N->use_empty()) {
 700       // Nodes can be reintroduced into the worklist.  Make sure we do not
 701       // process a node that has been replaced.
 702       removeFromWorkList(N);
 703
 704       // Finally, since the node is now dead, remove it from the graph.
 705       DAG.DeleteNode(N);
 706     }
 707   }
 708
 709   // If the root changed (e.g. it was a dead load, update the root).
 710   DAG.setRoot(Dummy.getValue());
 711 }
 712
 713 SDValue DAGCombiner::visit(SDNode *N) {
 714   switch(N->getOpcode()) {
 715   default: break;
 716   case ISD::TokenFactor:        return visitTokenFactor(N);
 717   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
 718   case ISD::ADD:                return visitADD(N);
 719   case ISD::SUB:                return visitSUB(N);
 720   case ISD::ADDC:               return visitADDC(N);
 721   case ISD::ADDE:               return visitADDE(N);
 722   case ISD::MUL:                return visitMUL(N);
 723   case ISD::SDIV:               return visitSDIV(N);
 724   case ISD::UDIV:               return visitUDIV(N);
 725   case ISD::SREM:               return visitSREM(N);
 726   case ISD::UREM:               return visitUREM(N);
 727   case ISD::MULHU:              return visitMULHU(N);
 728   case ISD::MULHS:              return visitMULHS(N);
 729   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 730   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 731   case ISD::SDIVREM:            return visitSDIVREM(N);
 732   case ISD::UDIVREM:            return visitUDIVREM(N);
 733   case ISD::AND:                return visitAND(N);
 734   case ISD::OR:                 return visitOR(N);
 735   case ISD::XOR:                return visitXOR(N);
 736   case ISD::SHL:                return visitSHL(N);
 737   case ISD::SRA:                return visitSRA(N);
 738   case ISD::SRL:                return visitSRL(N);
 739   case ISD::CTLZ:               return visitCTLZ(N);
 740   case ISD::CTTZ:               return visitCTTZ(N);
 741   case ISD::CTPOP:              return visitCTPOP(N);
 742   case ISD::SELECT:             return visitSELECT(N);
 743   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 744   case ISD::SETCC:              return visitSETCC(N);
 745   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 746   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 747   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 748   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 749   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 750   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 751   case ISD::BUILD_PAIR:         return visitBUILD_PAIR(N);
 752   case ISD::FADD:               return visitFADD(N);
 753   case ISD::FSUB:               return visitFSUB(N);
 754   case ISD::FMUL:               return visitFMUL(N);
 755   case ISD::FDIV:               return visitFDIV(N);
 756   case ISD::FREM:               return visitFREM(N);
 757   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 758   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 759   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 760   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 761   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 762   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 763   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 764   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 765   case ISD::FNEG:               return visitFNEG(N);
 766   case ISD::FABS:               return visitFABS(N);
 767   case ISD::BRCOND:             return visitBRCOND(N);
 768   case ISD::BR_CC:              return visitBR_CC(N);
 769   case ISD::LOAD:               return visitLOAD(N);
 770   case ISD::STORE:              return visitSTORE(N);
 771   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 772   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 773   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 774   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 775   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 776   }
 777   return SDValue();
 778 }
 779
 780 SDValue DAGCombiner::combine(SDNode *N) {
 781   SDValue RV = visit(N);
 782
 783   // If nothing happened, try a target-specific DAG combine.
 784   if (RV.getNode() == 0) {
 785     assert(N->getOpcode() != ISD::DELETED_NODE &&
 786            "Node was deleted but visit returned NULL!");
 787
 788     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 789         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 790
 791       // Expose the DAG combiner to the target combiner impls.
 792       TargetLowering::DAGCombinerInfo
 793         DagCombineInfo(DAG, Level == Unrestricted, false, this);
 794
 795       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 796     }
 797   }
 798
 799   // If N is a commutative binary node, try commuting it to enable more
 800   // sdisel CSE.
 801   if (RV.getNode() == 0 &&
 802       SelectionDAG::isCommutativeBinOp(N->getOpcode()) &&
 803       N->getNumValues() == 1) {
 804     SDValue N0 = N->getOperand(0);
 805     SDValue N1 = N->getOperand(1);
 806
 807     // Constant operands are canonicalized to RHS.
 808     if (isa<ConstantSDNode>(N0) || !isa<ConstantSDNode>(N1)) {
 809       SDValue Ops[] = { N1, N0 };
 810       SDNode *CSENode = DAG.getNodeIfExists(N->getOpcode(), N->getVTList(),
 811                                             Ops, 2);
 812       if (CSENode)
 813         return SDValue(CSENode, 0);
 814     }
 815   }
 816
 817   return RV;
 818 }
 819
 820 /// getInputChainForNode - Given a node, return its input chain if it has one,
 821 /// otherwise return a null sd operand.
 822 static SDValue getInputChainForNode(SDNode *N) {
 823   if (unsigned NumOps = N->getNumOperands()) {
 824     if (N->getOperand(0).getValueType() == MVT::Other)
 825       return N->getOperand(0);
 826     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 827       return N->getOperand(NumOps-1);
 828     for (unsigned i = 1; i < NumOps-1; ++i)
 829       if (N->getOperand(i).getValueType() == MVT::Other)
 830         return N->getOperand(i);
 831   }
 832   return SDValue();
 833 }
 834
 835 SDValue DAGCombiner::visitTokenFactor(SDNode *N) {
 836   // If N has two operands, where one has an input chain equal to the other,
 837   // the 'other' chain is redundant.
 838   if (N->getNumOperands() == 2) {
 839     if (getInputChainForNode(N->getOperand(0).getNode()) == N->getOperand(1))
 840       return N->getOperand(0);
 841     if (getInputChainForNode(N->getOperand(1).getNode()) == N->getOperand(0))
 842       return N->getOperand(1);
 843   }
 844
 845   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 846   SmallVector<SDValue, 8> Ops;    // Ops for replacing token factor.
 847   SmallPtrSet<SDNode*, 16> SeenOps;
 848   bool Changed = false;             // If we should replace this token factor.
 849
 850   // Start out with this token factor.
 851   TFs.push_back(N);
 852
 853   // Iterate through token factors.  The TFs grows when new token factors are
 854   // encountered.
 855   for (unsigned i = 0; i < TFs.size(); ++i) {
 856     SDNode *TF = TFs[i];
 857
 858     // Check each of the operands.
 859     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 860       SDValue Op = TF->getOperand(i);
 861
 862       switch (Op.getOpcode()) {
 863       case ISD::EntryToken:
 864         // Entry tokens don't need to be added to the list. They are
 865         // rededundant.
 866         Changed = true;
 867         break;
 868
 869       case ISD::TokenFactor:
 870         if ((CombinerAA || Op.hasOneUse()) &&
 871             std::find(TFs.begin(), TFs.end(), Op.getNode()) == TFs.end()) {
 872           // Queue up for processing.
 873           TFs.push_back(Op.getNode());
 874           // Clean up in case the token factor is removed.
 875           AddToWorkList(Op.getNode());
 876           Changed = true;
 877           break;
 878         }
 879         // Fall thru
 880
 881       default:
 882         // Only add if it isn't already in the list.
 883         if (SeenOps.insert(Op.getNode()))
 884           Ops.push_back(Op);
 885         else
 886           Changed = true;
 887         break;
 888       }
 889     }
 890   }
 891
 892   SDValue Result;
 893
 894   // If we've change things around then replace token factor.
 895   if (Changed) {
 896     if (Ops.empty()) {
 897       // The entry token is the only possible outcome.
 898       Result = DAG.getEntryNode();
 899     } else {
 900       // New and improved token factor.
 901       Result = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
 902                            MVT::Other, &Ops[0], Ops.size());
 903     }
 904
 905     // Don't add users to work list.
 906     return CombineTo(N, Result, false);
 907   }
 908
 909   return Result;
 910 }
 911
 912 /// MERGE_VALUES can always be eliminated.
 913 SDValue DAGCombiner::visitMERGE_VALUES(SDNode *N) {
 914   WorkListRemover DeadNodes(*this);
 915   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 916     DAG.ReplaceAllUsesOfValueWith(SDValue(N, i), N->getOperand(i),
 917                                   &DeadNodes);
 918   removeFromWorkList(N);
 919   DAG.DeleteNode(N);
 920   return SDValue(N, 0);   // Return N so it doesn't get rechecked!
 921 }
 922
 923 static
 924 SDValue combineShlAddConstant(DebugLoc DL, SDValue N0, SDValue N1,
 925                               SelectionDAG &DAG) {
 926   MVT VT = N0.getValueType();
 927   SDValue N00 = N0.getOperand(0);
 928   SDValue N01 = N0.getOperand(1);
 929   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 930
 931   if (N01C && N00.getOpcode() == ISD::ADD && N00.getNode()->hasOneUse() &&
 932       isa<ConstantSDNode>(N00.getOperand(1))) {
 933     // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 934     N0 = DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
 935                      DAG.getNode(ISD::SHL, N00.getDebugLoc(), VT,
 936                                  N00.getOperand(0), N01),
 937                      DAG.getNode(ISD::SHL, N01.getDebugLoc(), VT,
 938                                  N00.getOperand(1), N01));
 939     return DAG.getNode(ISD::ADD, DL, VT, N0, N1);
 940   }
 941
 942   return SDValue();
 943 }
 944
 945 static
 946 SDValue combineSelectAndUse(SDNode *N, SDValue Slct, SDValue OtherOp,
 947                             SelectionDAG &DAG, const TargetLowering &TLI,
 948                             bool LegalOperations) {
 949   MVT VT = N->getValueType(0);
 950   unsigned Opc = N->getOpcode();
 951   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 952   SDValue LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 953   SDValue RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 954   ISD::CondCode CC = ISD::SETCC_INVALID;
 955
 956   if (isSlctCC) {
 957     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 958   } else {
 959     SDValue CCOp = Slct.getOperand(0);
 960     if (CCOp.getOpcode() == ISD::SETCC)
 961       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 962   }
 963
 964   bool DoXform = false;
 965   bool InvCC = false;
 966   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 967           "Bad input!");
 968
 969   if (LHS.getOpcode() == ISD::Constant &&
 970       cast<ConstantSDNode>(LHS)->isNullValue()) {
 971     DoXform = true;
 972   } else if (CC != ISD::SETCC_INVALID &&
 973              RHS.getOpcode() == ISD::Constant &&
 974              cast<ConstantSDNode>(RHS)->isNullValue()) {
 975     std::swap(LHS, RHS);
 976     SDValue Op0 = Slct.getOperand(0);
 977     MVT OpVT = isSlctCC ? Op0.getValueType() :
 978                           Op0.getOperand(0).getValueType();
 979     bool isInt = OpVT.isInteger();
 980     CC = ISD::getSetCCInverse(CC, isInt);
 981
 982     if (LegalOperations && !TLI.isCondCodeLegal(CC, OpVT))
 983       return SDValue();         // Inverse operator isn't legal.
 984
 985     DoXform = true;
 986     InvCC = true;
 987   }
 988
 989   if (DoXform) {
 990     SDValue Result = DAG.getNode(Opc, RHS.getDebugLoc(), VT, OtherOp, RHS);
 991     if (isSlctCC)
 992       return DAG.getSelectCC(N->getDebugLoc(), OtherOp, Result,
 993                              Slct.getOperand(0), Slct.getOperand(1), CC);
 994     SDValue CCOp = Slct.getOperand(0);
 995     if (InvCC)
 996       CCOp = DAG.getSetCC(Slct.getDebugLoc(), CCOp.getValueType(),
 997                           CCOp.getOperand(0), CCOp.getOperand(1), CC);
 998     return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
 999                        CCOp, OtherOp, Result);
1000   }
1001   return SDValue();
1002 }
1003
1004 SDValue DAGCombiner::visitADD(SDNode *N) {
1005   SDValue N0 = N->getOperand(0);
1006   SDValue N1 = N->getOperand(1);
1007   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1008   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1009   MVT VT = N0.getValueType();
1010
1011   // fold vector ops
1012   if (VT.isVector()) {
1013     SDValue FoldedVOp = SimplifyVBinOp(N);
1014     if (FoldedVOp.getNode()) return FoldedVOp;
1015   }
1016
1017   // fold (add x, undef) -> undef
1018   if (N0.getOpcode() == ISD::UNDEF)
1019     return N0;
1020   if (N1.getOpcode() == ISD::UNDEF)
1021     return N1;
1022   // fold (add c1, c2) -> c1+c2
1023   if (N0C && N1C)
1024     return DAG.FoldConstantArithmetic(ISD::ADD, VT, N0C, N1C);
1025   // canonicalize constant to RHS
1026   if (N0C && !N1C)
1027     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0);
1028   // fold (add x, 0) -> x
1029   if (N1C && N1C->isNullValue())
1030     return N0;
1031   // fold (add Sym, c) -> Sym+c
1032   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1033     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA) && N1C &&
1034         GA->getOpcode() == ISD::GlobalAddress)
1035       return DAG.getGlobalAddress(GA->getGlobal(), VT,
1036                                   GA->getOffset() +
1037                                     (uint64_t)N1C->getSExtValue());
1038   // fold ((c1-A)+c2) -> (c1+c2)-A
1039   if (N1C && N0.getOpcode() == ISD::SUB)
1040     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
1041       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1042                          DAG.getConstant(N1C->getAPIntValue()+
1043                                          N0C->getAPIntValue(), VT),
1044                          N0.getOperand(1));
1045   // reassociate add
1046   SDValue RADD = ReassociateOps(ISD::ADD, N->getDebugLoc(), N0, N1);
1047   if (RADD.getNode() != 0)
1048     return RADD;
1049   // fold ((0-A) + B) -> B-A
1050   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
1051       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
1052     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1, N0.getOperand(1));
1053   // fold (A + (0-B)) -> A-B
1054   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
1055       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
1056     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1.getOperand(1));
1057   // fold (A+(B-A)) -> B
1058   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
1059     return N1.getOperand(0);
1060   // fold ((B-A)+A) -> B
1061   if (N0.getOpcode() == ISD::SUB && N1 == N0.getOperand(1))
1062     return N0.getOperand(0);
1063   // fold (A+(B-(A+C))) to (B-C)
1064   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1065       N0 == N1.getOperand(1).getOperand(0))
1066     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1067                        N1.getOperand(1).getOperand(1));
1068   // fold (A+(B-(C+A))) to (B-C)
1069   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1070       N0 == N1.getOperand(1).getOperand(1))
1071     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1072                        N1.getOperand(1).getOperand(0));
1073   // fold (A+((B-A)+or-C)) to (B+or-C)
1074   if ((N1.getOpcode() == ISD::SUB || N1.getOpcode() == ISD::ADD) &&
1075       N1.getOperand(0).getOpcode() == ISD::SUB &&
1076       N0 == N1.getOperand(0).getOperand(1))
1077     return DAG.getNode(N1.getOpcode(), N->getDebugLoc(), VT,
1078                        N1.getOperand(0).getOperand(0), N1.getOperand(1));
1079
1080   // fold (A-B)+(C-D) to (A+C)-(B+D) when A or C is constant
1081   if (N0.getOpcode() == ISD::SUB && N1.getOpcode() == ISD::SUB) {
1082     SDValue N00 = N0.getOperand(0);
1083     SDValue N01 = N0.getOperand(1);
1084     SDValue N10 = N1.getOperand(0);
1085     SDValue N11 = N1.getOperand(1);
1086
1087     if (isa<ConstantSDNode>(N00) || isa<ConstantSDNode>(N10))
1088       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1089                          DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT, N00, N10),
1090                          DAG.getNode(ISD::ADD, N1.getDebugLoc(), VT, N01, N11));
1091   }
1092
1093   if (!VT.isVector() && SimplifyDemandedBits(SDValue(N, 0)))
1094     return SDValue(N, 0);
1095
1096   // fold (a+b) -> (a|b) iff a and b share no bits.
1097   if (VT.isInteger() && !VT.isVector()) {
1098     APInt LHSZero, LHSOne;
1099     APInt RHSZero, RHSOne;
1100     APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
1101     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1102
1103     if (LHSZero.getBoolValue()) {
1104       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1105
1106       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1107       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1108       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1109           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1110         return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1);
1111     }
1112   }
1113
1114   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1115   if (N0.getOpcode() == ISD::SHL && N0.getNode()->hasOneUse()) {
1116     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N0, N1, DAG);
1117     if (Result.getNode()) return Result;
1118   }
1119   if (N1.getOpcode() == ISD::SHL && N1.getNode()->hasOneUse()) {
1120     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N1, N0, DAG);
1121     if (Result.getNode()) return Result;
1122   }
1123
1124   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
1125   if (N0.getOpcode() == ISD::SELECT && N0.getNode()->hasOneUse()) {
1126     SDValue Result = combineSelectAndUse(N, N0, N1, DAG, TLI, LegalOperations);
1127     if (Result.getNode()) return Result;
1128   }
1129   if (N1.getOpcode() == ISD::SELECT && N1.getNode()->hasOneUse()) {
1130     SDValue Result = combineSelectAndUse(N, N1, N0, DAG, TLI, LegalOperations);
1131     if (Result.getNode()) return Result;
1132   }
1133
1134   return SDValue();
1135 }
1136
1137 SDValue DAGCombiner::visitADDC(SDNode *N) {
1138   SDValue N0 = N->getOperand(0);
1139   SDValue N1 = N->getOperand(1);
1140   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1141   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1142   MVT VT = N0.getValueType();
1143
1144   // If the flag result is dead, turn this into an ADD.
1145   if (N->hasNUsesOfValue(0, 1))
1146     return CombineTo(N, DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0),
1147                      DAG.getNode(ISD::CARRY_FALSE,
1148                                  N->getDebugLoc(), MVT::Flag));
1149
1150   // canonicalize constant to RHS.
1151   if (N0C && !N1C)
1152     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1153
1154   // fold (addc x, 0) -> x + no carry out
1155   if (N1C && N1C->isNullValue())
1156     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE,
1157                                         N->getDebugLoc(), MVT::Flag));
1158
1159   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1160   APInt LHSZero, LHSOne;
1161   APInt RHSZero, RHSOne;
1162   APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
1163   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1164
1165   if (LHSZero.getBoolValue()) {
1166     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1167
1168     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1169     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1170     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1171         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1172       return CombineTo(N, DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1),
1173                        DAG.getNode(ISD::CARRY_FALSE,
1174                                    N->getDebugLoc(), MVT::Flag));
1175   }
1176
1177   return SDValue();
1178 }
1179
1180 SDValue DAGCombiner::visitADDE(SDNode *N) {
1181   SDValue N0 = N->getOperand(0);
1182   SDValue N1 = N->getOperand(1);
1183   SDValue CarryIn = N->getOperand(2);
1184   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1185   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1186
1187   // canonicalize constant to RHS
1188   if (N0C && !N1C)
1189     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(),
1190                        N1, N0, CarryIn);
1191
1192   // fold (adde x, y, false) -> (addc x, y)
1193   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1194     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1195
1196   return SDValue();
1197 }
1198
1199 SDValue DAGCombiner::visitSUB(SDNode *N) {
1200   SDValue N0 = N->getOperand(0);
1201   SDValue N1 = N->getOperand(1);
1202   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1203   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1204   MVT VT = N0.getValueType();
1205
1206   // fold vector ops
1207   if (VT.isVector()) {
1208     SDValue FoldedVOp = SimplifyVBinOp(N);
1209     if (FoldedVOp.getNode()) return FoldedVOp;
1210   }
1211
1212   // fold (sub x, x) -> 0
1213   if (N0 == N1)
1214     return DAG.getConstant(0, N->getValueType(0));
1215   // fold (sub c1, c2) -> c1-c2
1216   if (N0C && N1C)
1217     return DAG.FoldConstantArithmetic(ISD::SUB, VT, N0C, N1C);
1218   // fold (sub x, c) -> (add x, -c)
1219   if (N1C)
1220     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0,
1221                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1222   // fold (A+B)-A -> B
1223   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1224     return N0.getOperand(1);
1225   // fold (A+B)-B -> A
1226   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1227     return N0.getOperand(0);
1228   // fold ((A+(B+or-C))-B) -> A+or-C
1229   if (N0.getOpcode() == ISD::ADD &&
1230       (N0.getOperand(1).getOpcode() == ISD::SUB ||
1231        N0.getOperand(1).getOpcode() == ISD::ADD) &&
1232       N0.getOperand(1).getOperand(0) == N1)
1233     return DAG.getNode(N0.getOperand(1).getOpcode(), N->getDebugLoc(), VT,
1234                        N0.getOperand(0), N0.getOperand(1).getOperand(1));
1235   // fold ((A+(C+B))-B) -> A+C
1236   if (N0.getOpcode() == ISD::ADD &&
1237       N0.getOperand(1).getOpcode() == ISD::ADD &&
1238       N0.getOperand(1).getOperand(1) == N1)
1239     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1240                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1241   // fold ((A-(B-C))-C) -> A-B
1242   if (N0.getOpcode() == ISD::SUB &&
1243       N0.getOperand(1).getOpcode() == ISD::SUB &&
1244       N0.getOperand(1).getOperand(1) == N1)
1245     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1246                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1247   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1248   if (N1.getOpcode() == ISD::SELECT && N1.getNode()->hasOneUse()) {
1249     SDValue Result = combineSelectAndUse(N, N1, N0, DAG, TLI, LegalOperations);
1250     if (Result.getNode()) return Result;
1251   }
1252
1253   // If either operand of a sub is undef, the result is undef
1254   if (N0.getOpcode() == ISD::UNDEF)
1255     return N0;
1256   if (N1.getOpcode() == ISD::UNDEF)
1257     return N1;
1258
1259   // If the relocation model supports it, consider symbol offsets.
1260   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1261     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA)) {
1262       // fold (sub Sym, c) -> Sym-c
1263       if (N1C && GA->getOpcode() == ISD::GlobalAddress)
1264         return DAG.getGlobalAddress(GA->getGlobal(), VT,
1265                                     GA->getOffset() -
1266                                       (uint64_t)N1C->getSExtValue());
1267       // fold (sub Sym+c1, Sym+c2) -> c1-c2
1268       if (GlobalAddressSDNode *GB = dyn_cast<GlobalAddressSDNode>(N1))
1269         if (GA->getGlobal() == GB->getGlobal())
1270           return DAG.getConstant((uint64_t)GA->getOffset() - GB->getOffset(),
1271                                  VT);
1272     }
1273
1274   return SDValue();
1275 }
1276
1277 SDValue DAGCombiner::visitMUL(SDNode *N) {
1278   SDValue N0 = N->getOperand(0);
1279   SDValue N1 = N->getOperand(1);
1280   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1281   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1282   MVT VT = N0.getValueType();
1283
1284   // fold vector ops
1285   if (VT.isVector()) {
1286     SDValue FoldedVOp = SimplifyVBinOp(N);
1287     if (FoldedVOp.getNode()) return FoldedVOp;
1288   }
1289
1290   // fold (mul x, undef) -> 0
1291   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1292     return DAG.getConstant(0, VT);
1293   // fold (mul c1, c2) -> c1*c2
1294   if (N0C && N1C)
1295     return DAG.FoldConstantArithmetic(ISD::MUL, VT, N0C, N1C);
1296   // canonicalize constant to RHS
1297   if (N0C && !N1C)
1298     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT, N1, N0);
1299   // fold (mul x, 0) -> 0
1300   if (N1C && N1C->isNullValue())
1301     return N1;
1302   // fold (mul x, -1) -> 0-x
1303   if (N1C && N1C->isAllOnesValue())
1304     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1305                        DAG.getConstant(0, VT), N0);
1306   // fold (mul x, (1 << c)) -> x << c
1307   if (N1C && N1C->getAPIntValue().isPowerOf2())
1308     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1309                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1310                                        getShiftAmountTy()));
1311   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1312   if (N1C && isPowerOf2_64(-N1C->getSExtValue()))
1313     // FIXME: If the input is something that is easily negated (e.g. a
1314     // single-use add), we should put the negate there.
1315     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1316                        DAG.getConstant(0, VT),
1317                        DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1318                             DAG.getConstant(Log2_64(-N1C->getSExtValue()),
1319                                             getShiftAmountTy())));
1320   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1321   if (N1C && N0.getOpcode() == ISD::SHL &&
1322       isa<ConstantSDNode>(N0.getOperand(1))) {
1323     SDValue C3 = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1324                              N1, N0.getOperand(1));
1325     AddToWorkList(C3.getNode());
1326     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1327                        N0.getOperand(0), C3);
1328   }
1329
1330   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1331   // use.
1332   {
1333     SDValue Sh(0,0), Y(0,0);
1334     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1335     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1336         N0.getNode()->hasOneUse()) {
1337       Sh = N0; Y = N1;
1338     } else if (N1.getOpcode() == ISD::SHL &&
1339                isa<ConstantSDNode>(N1.getOperand(1)) &&
1340                N1.getNode()->hasOneUse()) {
1341       Sh = N1; Y = N0;
1342     }
1343
1344     if (Sh.getNode()) {
1345       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1346                                 Sh.getOperand(0), Y);
1347       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1348                          Mul, Sh.getOperand(1));
1349     }
1350   }
1351
1352   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1353   if (N1C && N0.getOpcode() == ISD::ADD && N0.getNode()->hasOneUse() &&
1354       isa<ConstantSDNode>(N0.getOperand(1)))
1355     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1356                        DAG.getNode(ISD::MUL, N0.getDebugLoc(), VT,
1357                                    N0.getOperand(0), N1),
1358                        DAG.getNode(ISD::MUL, N1.getDebugLoc(), VT,
1359                                    N0.getOperand(1), N1));
1360
1361   // reassociate mul
1362   SDValue RMUL = ReassociateOps(ISD::MUL, N->getDebugLoc(), N0, N1);
1363   if (RMUL.getNode() != 0)
1364     return RMUL;
1365
1366   return SDValue();
1367 }
1368
1369 SDValue DAGCombiner::visitSDIV(SDNode *N) {
1370   SDValue N0 = N->getOperand(0);
1371   SDValue N1 = N->getOperand(1);
1372   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1373   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1374   MVT VT = N->getValueType(0);
1375
1376   // fold vector ops
1377   if (VT.isVector()) {
1378     SDValue FoldedVOp = SimplifyVBinOp(N);
1379     if (FoldedVOp.getNode()) return FoldedVOp;
1380   }
1381
1382   // fold (sdiv c1, c2) -> c1/c2
1383   if (N0C && N1C && !N1C->isNullValue())
1384     return DAG.FoldConstantArithmetic(ISD::SDIV, VT, N0C, N1C);
1385   // fold (sdiv X, 1) -> X
1386   if (N1C && N1C->getSExtValue() == 1LL)
1387     return N0;
1388   // fold (sdiv X, -1) -> 0-X
1389   if (N1C && N1C->isAllOnesValue())
1390     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1391                        DAG.getConstant(0, VT), N0);
1392   // If we know the sign bits of both operands are zero, strength reduce to a
1393   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1394   if (!VT.isVector()) {
1395     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1396       return DAG.getNode(ISD::UDIV, N->getDebugLoc(), N1.getValueType(),
1397                          N0, N1);
1398   }
1399   // fold (sdiv X, pow2) -> simple ops after legalize
1400   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap() &&
1401       (isPowerOf2_64(N1C->getSExtValue()) ||
1402        isPowerOf2_64(-N1C->getSExtValue()))) {
1403     // If dividing by powers of two is cheap, then don't perform the following
1404     // fold.
1405     if (TLI.isPow2DivCheap())
1406       return SDValue();
1407
1408     int64_t pow2 = N1C->getSExtValue();
1409     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1410     unsigned lg2 = Log2_64(abs2);
1411
1412     // Splat the sign bit into the register
1413     SDValue SGN = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
1414                               DAG.getConstant(VT.getSizeInBits()-1,
1415                                               getShiftAmountTy()));
1416     AddToWorkList(SGN.getNode());
1417
1418     // Add (N0 < 0) ? abs2 - 1 : 0;
1419     SDValue SRL = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, SGN,
1420                               DAG.getConstant(VT.getSizeInBits() - lg2,
1421                                               getShiftAmountTy()));
1422     SDValue ADD = DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, SRL);
1423     AddToWorkList(SRL.getNode());
1424     AddToWorkList(ADD.getNode());    // Divide by pow2
1425     SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, ADD,
1426                               DAG.getConstant(lg2, getShiftAmountTy()));
1427
1428     // If we're dividing by a positive value, we're done.  Otherwise, we must
1429     // negate the result.
1430     if (pow2 > 0)
1431       return SRA;
1432
1433     AddToWorkList(SRA.getNode());
1434     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1435                        DAG.getConstant(0, VT), SRA);
1436   }
1437
1438   // if integer divide is expensive and we satisfy the requirements, emit an
1439   // alternate sequence.
1440   if (N1C && (N1C->getSExtValue() < -1 || N1C->getSExtValue() > 1) &&
1441       !TLI.isIntDivCheap()) {
1442     SDValue Op = BuildSDIV(N);
1443     if (Op.getNode()) return Op;
1444   }
1445
1446   // undef / X -> 0
1447   if (N0.getOpcode() == ISD::UNDEF)
1448     return DAG.getConstant(0, VT);
1449   // X / undef -> undef
1450   if (N1.getOpcode() == ISD::UNDEF)
1451     return N1;
1452
1453   return SDValue();
1454 }
1455
1456 SDValue DAGCombiner::visitUDIV(SDNode *N) {
1457   SDValue N0 = N->getOperand(0);
1458   SDValue N1 = N->getOperand(1);
1459   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1460   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1461   MVT VT = N->getValueType(0);
1462
1463   // fold vector ops
1464   if (VT.isVector()) {
1465     SDValue FoldedVOp = SimplifyVBinOp(N);
1466     if (FoldedVOp.getNode()) return FoldedVOp;
1467   }
1468
1469   // fold (udiv c1, c2) -> c1/c2
1470   if (N0C && N1C && !N1C->isNullValue())
1471     return DAG.FoldConstantArithmetic(ISD::UDIV, VT, N0C, N1C);
1472   // fold (udiv x, (1 << c)) -> x >>u c
1473   if (N1C && N1C->getAPIntValue().isPowerOf2())
1474     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
1475                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1476                                        getShiftAmountTy()));
1477   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1478   if (N1.getOpcode() == ISD::SHL) {
1479     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1480       if (SHC->getAPIntValue().isPowerOf2()) {
1481         MVT ADDVT = N1.getOperand(1).getValueType();
1482         SDValue Add = DAG.getNode(ISD::ADD, N->getDebugLoc(), ADDVT,
1483                                   N1.getOperand(1),
1484                                   DAG.getConstant(SHC->getAPIntValue()
1485                                                                   .logBase2(),
1486                                                   ADDVT));
1487         AddToWorkList(Add.getNode());
1488         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, Add);
1489       }
1490     }
1491   }
1492   // fold (udiv x, c) -> alternate
1493   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1494     SDValue Op = BuildUDIV(N);
1495     if (Op.getNode()) return Op;
1496   }
1497
1498   // undef / X -> 0
1499   if (N0.getOpcode() == ISD::UNDEF)
1500     return DAG.getConstant(0, VT);
1501   // X / undef -> undef
1502   if (N1.getOpcode() == ISD::UNDEF)
1503     return N1;
1504
1505   return SDValue();
1506 }
1507
1508 SDValue DAGCombiner::visitSREM(SDNode *N) {
1509   SDValue N0 = N->getOperand(0);
1510   SDValue N1 = N->getOperand(1);
1511   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1512   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1513   MVT VT = N->getValueType(0);
1514
1515   // fold (srem c1, c2) -> c1%c2
1516   if (N0C && N1C && !N1C->isNullValue())
1517     return DAG.FoldConstantArithmetic(ISD::SREM, VT, N0C, N1C);
1518   // If we know the sign bits of both operands are zero, strength reduce to a
1519   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1520   if (!VT.isVector()) {
1521     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1522       return DAG.getNode(ISD::UREM, N->getDebugLoc(), VT, N0, N1);
1523   }
1524
1525   // If X/C can be simplified by the division-by-constant logic, lower
1526   // X%C to the equivalent of X-X/C*C.
1527   if (N1C && !N1C->isNullValue()) {
1528     SDValue Div = DAG.getNode(ISD::SDIV, N->getDebugLoc(), VT, N0, N1);
1529     AddToWorkList(Div.getNode());
1530     SDValue OptimizedDiv = combine(Div.getNode());
1531     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1532       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1533                                 OptimizedDiv, N1);
1534       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1535       AddToWorkList(Mul.getNode());
1536       return Sub;
1537     }
1538   }
1539
1540   // undef % X -> 0
1541   if (N0.getOpcode() == ISD::UNDEF)
1542     return DAG.getConstant(0, VT);
1543   // X % undef -> undef
1544   if (N1.getOpcode() == ISD::UNDEF)
1545     return N1;
1546
1547   return SDValue();
1548 }
1549
1550 SDValue DAGCombiner::visitUREM(SDNode *N) {
1551   SDValue N0 = N->getOperand(0);
1552   SDValue N1 = N->getOperand(1);
1553   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1554   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1555   MVT VT = N->getValueType(0);
1556
1557   // fold (urem c1, c2) -> c1%c2
1558   if (N0C && N1C && !N1C->isNullValue())
1559     return DAG.FoldConstantArithmetic(ISD::UREM, VT, N0C, N1C);
1560   // fold (urem x, pow2) -> (and x, pow2-1)
1561   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
1562     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0,
1563                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
1564   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1565   if (N1.getOpcode() == ISD::SHL) {
1566     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1567       if (SHC->getAPIntValue().isPowerOf2()) {
1568         SDValue Add =
1569           DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1,
1570                  DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()),
1571                                  VT));
1572         AddToWorkList(Add.getNode());
1573         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, Add);
1574       }
1575     }
1576   }
1577
1578   // If X/C can be simplified by the division-by-constant logic, lower
1579   // X%C to the equivalent of X-X/C*C.
1580   if (N1C && !N1C->isNullValue()) {
1581     SDValue Div = DAG.getNode(ISD::UDIV, N->getDebugLoc(), VT, N0, N1);
1582     AddToWorkList(Div.getNode());
1583     SDValue OptimizedDiv = combine(Div.getNode());
1584     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1585       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1586                                 OptimizedDiv, N1);
1587       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1588       AddToWorkList(Mul.getNode());
1589       return Sub;
1590     }
1591   }
1592
1593   // undef % X -> 0
1594   if (N0.getOpcode() == ISD::UNDEF)
1595     return DAG.getConstant(0, VT);
1596   // X % undef -> undef
1597   if (N1.getOpcode() == ISD::UNDEF)
1598     return N1;
1599
1600   return SDValue();
1601 }
1602
1603 SDValue DAGCombiner::visitMULHS(SDNode *N) {
1604   SDValue N0 = N->getOperand(0);
1605   SDValue N1 = N->getOperand(1);
1606   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1607   MVT VT = N->getValueType(0);
1608
1609   // fold (mulhs x, 0) -> 0
1610   if (N1C && N1C->isNullValue())
1611     return N1;
1612   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1613   if (N1C && N1C->getAPIntValue() == 1)
1614     return DAG.getNode(ISD::SRA, N->getDebugLoc(), N0.getValueType(), N0,
1615                        DAG.getConstant(N0.getValueType().getSizeInBits() - 1,
1616                                        getShiftAmountTy()));
1617   // fold (mulhs x, undef) -> 0
1618   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1619     return DAG.getConstant(0, VT);
1620
1621   return SDValue();
1622 }
1623
1624 SDValue DAGCombiner::visitMULHU(SDNode *N) {
1625   SDValue N0 = N->getOperand(0);
1626   SDValue N1 = N->getOperand(1);
1627   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1628   MVT VT = N->getValueType(0);
1629
1630   // fold (mulhu x, 0) -> 0
1631   if (N1C && N1C->isNullValue())
1632     return N1;
1633   // fold (mulhu x, 1) -> 0
1634   if (N1C && N1C->getAPIntValue() == 1)
1635     return DAG.getConstant(0, N0.getValueType());
1636   // fold (mulhu x, undef) -> 0
1637   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1638     return DAG.getConstant(0, VT);
1639
1640   return SDValue();
1641 }
1642
1643 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1644 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1645 /// that are being performed. Return true if a simplification was made.
1646 ///
1647 SDValue DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
1648                                                 unsigned HiOp) {
1649   // If the high half is not needed, just compute the low half.
1650   bool HiExists = N->hasAnyUseOfValue(1);
1651   if (!HiExists &&
1652       (!LegalOperations ||
1653        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1654     SDValue Res = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1655                               N->op_begin(), N->getNumOperands());
1656     return CombineTo(N, Res, Res);
1657   }
1658
1659   // If the low half is not needed, just compute the high half.
1660   bool LoExists = N->hasAnyUseOfValue(0);
1661   if (!LoExists &&
1662       (!LegalOperations ||
1663        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1664     SDValue Res = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1665                               N->op_begin(), N->getNumOperands());
1666     return CombineTo(N, Res, Res);
1667   }
1668
1669   // If both halves are used, return as it is.
1670   if (LoExists && HiExists)
1671     return SDValue();
1672
1673   // If the two computed results can be simplified separately, separate them.
1674   if (LoExists) {
1675     SDValue Lo = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1676                              N->op_begin(), N->getNumOperands());
1677     AddToWorkList(Lo.getNode());
1678     SDValue LoOpt = combine(Lo.getNode());
1679     if (LoOpt.getNode() && LoOpt.getNode() != Lo.getNode() &&
1680         (!LegalOperations ||
1681          TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())))
1682       return CombineTo(N, LoOpt, LoOpt);
1683   }
1684
1685   if (HiExists) {
1686     SDValue Hi = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1687                              N->op_begin(), N->getNumOperands());
1688     AddToWorkList(Hi.getNode());
1689     SDValue HiOpt = combine(Hi.getNode());
1690     if (HiOpt.getNode() && HiOpt != Hi &&
1691         (!LegalOperations ||
1692          TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())))
1693       return CombineTo(N, HiOpt, HiOpt);
1694   }
1695
1696   return SDValue();
1697 }
1698
1699 SDValue DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1700   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
1701   if (Res.getNode()) return Res;
1702
1703   return SDValue();
1704 }
1705
1706 SDValue DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1707   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
1708   if (Res.getNode()) return Res;
1709
1710   return SDValue();
1711 }
1712
1713 SDValue DAGCombiner::visitSDIVREM(SDNode *N) {
1714   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
1715   if (Res.getNode()) return Res;
1716
1717   return SDValue();
1718 }
1719
1720 SDValue DAGCombiner::visitUDIVREM(SDNode *N) {
1721   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
1722   if (Res.getNode()) return Res;
1723
1724   return SDValue();
1725 }
1726
1727 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1728 /// two operands of the same opcode, try to simplify it.
1729 SDValue DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1730   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
1731   MVT VT = N0.getValueType();
1732   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1733
1734   // For each of OP in AND/OR/XOR:
1735   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1736   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1737   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1738   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1739   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1740        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1741       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1742     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
1743                                  N0.getOperand(0).getValueType(),
1744                                  N0.getOperand(0), N1.getOperand(0));
1745     AddToWorkList(ORNode.getNode());
1746     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, ORNode);
1747   }
1748
1749   // For each of OP in SHL/SRL/SRA/AND...
1750   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1751   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1752   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1753   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1754        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1755       N0.getOperand(1) == N1.getOperand(1)) {
1756     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
1757                                  N0.getOperand(0).getValueType(),
1758                                  N0.getOperand(0), N1.getOperand(0));
1759     AddToWorkList(ORNode.getNode());
1760     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
1761                        ORNode, N0.getOperand(1));
1762   }
1763
1764   return SDValue();
1765 }
1766
1767 SDValue DAGCombiner::visitAND(SDNode *N) {
1768   SDValue N0 = N->getOperand(0);
1769   SDValue N1 = N->getOperand(1);
1770   SDValue LL, LR, RL, RR, CC0, CC1;
1771   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1772   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1773   MVT VT = N1.getValueType();
1774   unsigned BitWidth = VT.getSizeInBits();
1775
1776   // fold vector ops
1777   if (VT.isVector()) {
1778     SDValue FoldedVOp = SimplifyVBinOp(N);
1779     if (FoldedVOp.getNode()) return FoldedVOp;
1780   }
1781
1782   // fold (and x, undef) -> 0
1783   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1784     return DAG.getConstant(0, VT);
1785   // fold (and c1, c2) -> c1&c2
1786   if (N0C && N1C)
1787     return DAG.FoldConstantArithmetic(ISD::AND, VT, N0C, N1C);
1788   // canonicalize constant to RHS
1789   if (N0C && !N1C)
1790     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N1, N0);
1791   // fold (and x, -1) -> x
1792   if (N1C && N1C->isAllOnesValue())
1793     return N0;
1794   // if (and x, c) is known to be zero, return 0
1795   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
1796                                    APInt::getAllOnesValue(BitWidth)))
1797     return DAG.getConstant(0, VT);
1798   // reassociate and
1799   SDValue RAND = ReassociateOps(ISD::AND, N->getDebugLoc(), N0, N1);
1800   if (RAND.getNode() != 0)
1801     return RAND;
1802   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1803   if (N1C && N0.getOpcode() == ISD::OR)
1804     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1805       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
1806         return N1;
1807   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1808   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1809     SDValue N0Op0 = N0.getOperand(0);
1810     APInt Mask = ~N1C->getAPIntValue();
1811     Mask.trunc(N0Op0.getValueSizeInBits());
1812     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
1813       SDValue Zext = DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(),
1814                                  N0.getValueType(), N0Op0);
1815
1816       // Replace uses of the AND with uses of the Zero extend node.
1817       CombineTo(N, Zext);
1818
1819       // We actually want to replace all uses of the any_extend with the
1820       // zero_extend, to avoid duplicating things.  This will later cause this
1821       // AND to be folded.
1822       CombineTo(N0.getNode(), Zext);
1823       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1824     }
1825   }
1826   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1827   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1828     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1829     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1830
1831     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1832         LL.getValueType().isInteger()) {
1833       // fold (and (seteq X, 0), (seteq Y, 0)) -> (seteq (or X, Y), 0)
1834       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
1835         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
1836                                      LR.getValueType(), LL, RL);
1837         AddToWorkList(ORNode.getNode());
1838         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
1839       }
1840       // fold (and (seteq X, -1), (seteq Y, -1)) -> (seteq (and X, Y), -1)
1841       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1842         SDValue ANDNode = DAG.getNode(ISD::AND, N0.getDebugLoc(),
1843                                       LR.getValueType(), LL, RL);
1844         AddToWorkList(ANDNode.getNode());
1845         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
1846       }
1847       // fold (and (setgt X,  -1), (setgt Y,  -1)) -> (setgt (or X, Y), -1)
1848       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1849         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
1850                                      LR.getValueType(), LL, RL);
1851         AddToWorkList(ORNode.getNode());
1852         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
1853       }
1854     }
1855     // canonicalize equivalent to ll == rl
1856     if (LL == RR && LR == RL) {
1857       Op1 = ISD::getSetCCSwappedOperands(Op1);
1858       std::swap(RL, RR);
1859     }
1860     if (LL == RL && LR == RR) {
1861       bool isInteger = LL.getValueType().isInteger();
1862       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1863       if (Result != ISD::SETCC_INVALID &&
1864           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
1865         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
1866                             LL, LR, Result);
1867     }
1868   }
1869
1870   // Simplify: (and (op x...), (op y...))  -> (op (and x, y))
1871   if (N0.getOpcode() == N1.getOpcode()) {
1872     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1873     if (Tmp.getNode()) return Tmp;
1874   }
1875
1876   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1877   // fold (and (sra)) -> (and (srl)) when possible.
1878   if (!VT.isVector() &&
1879       SimplifyDemandedBits(SDValue(N, 0)))
1880     return SDValue(N, 0);
1881   // fold (zext_inreg (extload x)) -> (zextload x)
1882   if (ISD::isEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode())) {
1883     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1884     MVT EVT = LN0->getMemoryVT();
1885     // If we zero all the possible extended bits, then we can turn this into
1886     // a zextload if we are running before legalize or the operation is legal.
1887     unsigned BitWidth = N1.getValueSizeInBits();
1888     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1889                                      BitWidth - EVT.getSizeInBits())) &&
1890         ((!LegalOperations && !LN0->isVolatile()) ||
1891          TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1892       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
1893                                        LN0->getChain(), LN0->getBasePtr(),
1894                                        LN0->getSrcValue(),
1895                                        LN0->getSrcValueOffset(), EVT,
1896                                        LN0->isVolatile(), LN0->getAlignment());
1897       AddToWorkList(N);
1898       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
1899       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1900     }
1901   }
1902   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1903   if (ISD::isSEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
1904       N0.hasOneUse()) {
1905     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1906     MVT EVT = LN0->getMemoryVT();
1907     // If we zero all the possible extended bits, then we can turn this into
1908     // a zextload if we are running before legalize or the operation is legal.
1909     unsigned BitWidth = N1.getValueSizeInBits();
1910     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1911                                      BitWidth - EVT.getSizeInBits())) &&
1912         ((!LegalOperations && !LN0->isVolatile()) ||
1913          TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1914       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
1915                                        LN0->getChain(),
1916                                        LN0->getBasePtr(), LN0->getSrcValue(),
1917                                        LN0->getSrcValueOffset(), EVT,
1918                                        LN0->isVolatile(), LN0->getAlignment());
1919       AddToWorkList(N);
1920       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
1921       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1922     }
1923   }
1924
1925   // fold (and (load x), 255) -> (zextload x, i8)
1926   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1927   if (N1C && N0.getOpcode() == ISD::LOAD) {
1928     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1929     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1930         LN0->isUnindexed() && N0.hasOneUse() &&
1931         // Do not change the width of a volatile load.
1932         !LN0->isVolatile()) {
1933       MVT EVT = MVT::Other;
1934       uint32_t ActiveBits = N1C->getAPIntValue().getActiveBits();
1935       if (ActiveBits > 0 && APIntOps::isMask(ActiveBits, N1C->getAPIntValue()))
1936         EVT = MVT::getIntegerVT(ActiveBits);
1937
1938       MVT LoadedVT = LN0->getMemoryVT();
1939
1940       // Do not generate loads of non-round integer types since these can
1941       // be expensive (and would be wrong if the type is not byte sized).
1942       if (EVT != MVT::Other && LoadedVT.bitsGT(EVT) && EVT.isRound() &&
1943           (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1944         MVT PtrType = N0.getOperand(1).getValueType();
1945
1946         // For big endian targets, we need to add an offset to the pointer to
1947         // load the correct bytes.  For little endian systems, we merely need to
1948         // read fewer bytes from the same pointer.
1949         unsigned LVTStoreBytes = LoadedVT.getStoreSizeInBits()/8;
1950         unsigned EVTStoreBytes = EVT.getStoreSizeInBits()/8;
1951         unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
1952         unsigned Alignment = LN0->getAlignment();
1953         SDValue NewPtr = LN0->getBasePtr();
1954
1955         if (TLI.isBigEndian()) {
1956           NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(), PtrType,
1957                                NewPtr, DAG.getConstant(PtrOff, PtrType));
1958           Alignment = MinAlign(Alignment, PtrOff);
1959         }
1960
1961         AddToWorkList(NewPtr.getNode());
1962         SDValue Load =
1963           DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), VT, LN0->getChain(),
1964                          NewPtr, LN0->getSrcValue(), LN0->getSrcValueOffset(),
1965                          EVT, LN0->isVolatile(), Alignment);
1966         AddToWorkList(N);
1967         CombineTo(N0.getNode(), Load, Load.getValue(1));
1968         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1969       }
1970     }
1971   }
1972
1973   return SDValue();
1974 }
1975
1976 SDValue DAGCombiner::visitOR(SDNode *N) {
1977   SDValue N0 = N->getOperand(0);
1978   SDValue N1 = N->getOperand(1);
1979   SDValue LL, LR, RL, RR, CC0, CC1;
1980   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1981   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1982   MVT VT = N1.getValueType();
1983
1984   // fold vector ops
1985   if (VT.isVector()) {
1986     SDValue FoldedVOp = SimplifyVBinOp(N);
1987     if (FoldedVOp.getNode()) return FoldedVOp;
1988   }
1989
1990   // fold (or x, undef) -> -1
1991   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1992     return DAG.getConstant(~0ULL, VT);
1993   // fold (or c1, c2) -> c1|c2
1994   if (N0C && N1C)
1995     return DAG.FoldConstantArithmetic(ISD::OR, VT, N0C, N1C);
1996   // canonicalize constant to RHS
1997   if (N0C && !N1C)
1998     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N1, N0);
1999   // fold (or x, 0) -> x
2000   if (N1C && N1C->isNullValue())
2001     return N0;
2002   // fold (or x, -1) -> -1
2003   if (N1C && N1C->isAllOnesValue())
2004     return N1;
2005   // fold (or x, c) -> c iff (x & ~c) == 0
2006   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
2007     return N1;
2008   // reassociate or
2009   SDValue ROR = ReassociateOps(ISD::OR, N->getDebugLoc(), N0, N1);
2010   if (ROR.getNode() != 0)
2011     return ROR;
2012   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
2013   if (N1C && N0.getOpcode() == ISD::AND && N0.getNode()->hasOneUse() &&
2014              isa<ConstantSDNode>(N0.getOperand(1))) {
2015     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
2016     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
2017                        DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2018                                    N0.getOperand(0), N1),
2019                        DAG.FoldConstantArithmetic(ISD::OR, VT, N1C, C1));
2020   }
2021   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
2022   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2023     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2024     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2025
2026     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2027         LL.getValueType().isInteger()) {
2028       // fold (or (setne X, 0), (setne Y, 0)) -> (setne (or X, Y), 0)
2029       // fold (or (setlt X, 0), (setlt Y, 0)) -> (setne (or X, Y), 0)
2030       if (cast<ConstantSDNode>(LR)->isNullValue() &&
2031           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
2032         SDValue ORNode = DAG.getNode(ISD::OR, LR.getDebugLoc(),
2033                                      LR.getValueType(), LL, RL);
2034         AddToWorkList(ORNode.getNode());
2035         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2036       }
2037       // fold (or (setne X, -1), (setne Y, -1)) -> (setne (and X, Y), -1)
2038       // fold (or (setgt X, -1), (setgt Y  -1)) -> (setgt (and X, Y), -1)
2039       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
2040           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
2041         SDValue ANDNode = DAG.getNode(ISD::AND, LR.getDebugLoc(),
2042                                       LR.getValueType(), LL, RL);
2043         AddToWorkList(ANDNode.getNode());
2044         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2045       }
2046     }
2047     // canonicalize equivalent to ll == rl
2048     if (LL == RR && LR == RL) {
2049       Op1 = ISD::getSetCCSwappedOperands(Op1);
2050       std::swap(RL, RR);
2051     }
2052     if (LL == RL && LR == RR) {
2053       bool isInteger = LL.getValueType().isInteger();
2054       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
2055       if (Result != ISD::SETCC_INVALID &&
2056           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2057         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2058                             LL, LR, Result);
2059     }
2060   }
2061
2062   // Simplify: (or (op x...), (op y...))  -> (op (or x, y))
2063   if (N0.getOpcode() == N1.getOpcode()) {
2064     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2065     if (Tmp.getNode()) return Tmp;
2066   }
2067
2068   // (or (and X, C1), (and Y, C2))  -> (and (or X, Y), C3) if possible.
2069   if (N0.getOpcode() == ISD::AND &&
2070       N1.getOpcode() == ISD::AND &&
2071       N0.getOperand(1).getOpcode() == ISD::Constant &&
2072       N1.getOperand(1).getOpcode() == ISD::Constant &&
2073       // Don't increase # computations.
2074       (N0.getNode()->hasOneUse() || N1.getNode()->hasOneUse())) {
2075     // We can only do this xform if we know that bits from X that are set in C2
2076     // but not in C1 are already zero.  Likewise for Y.
2077     const APInt &LHSMask =
2078       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
2079     const APInt &RHSMask =
2080       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
2081
2082     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
2083         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
2084       SDValue X = DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2085                               N0.getOperand(0), N1.getOperand(0));
2086       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, X,
2087                          DAG.getConstant(LHSMask | RHSMask, VT));
2088     }
2089   }
2090
2091   // See if this is some rotate idiom.
2092   if (SDNode *Rot = MatchRotate(N0, N1, N->getDebugLoc()))
2093     return SDValue(Rot, 0);
2094
2095   return SDValue();
2096 }
2097
2098 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
2099 static bool MatchRotateHalf(SDValue Op, SDValue &Shift, SDValue &Mask) {
2100   if (Op.getOpcode() == ISD::AND) {
2101     if (isa<ConstantSDNode>(Op.getOperand(1))) {
2102       Mask = Op.getOperand(1);
2103       Op = Op.getOperand(0);
2104     } else {
2105       return false;
2106     }
2107   }
2108
2109   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
2110     Shift = Op;
2111     return true;
2112   }
2113
2114   return false;
2115 }
2116
2117 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
2118 // idioms for rotate, and if the target supports rotation instructions, generate
2119 // a rot[lr].
2120 SDNode *DAGCombiner::MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL) {
2121   // Must be a legal type.  Expanded 'n promoted things won't work with rotates.
2122   MVT VT = LHS.getValueType();
2123   if (!TLI.isTypeLegal(VT)) return 0;
2124
2125   // The target must have at least one rotate flavor.
2126   bool HasROTL = TLI.isOperationLegalOrCustom(ISD::ROTL, VT);
2127   bool HasROTR = TLI.isOperationLegalOrCustom(ISD::ROTR, VT);
2128   if (!HasROTL && !HasROTR) return 0;
2129
2130   // Match "(X shl/srl V1) & V2" where V2 may not be present.
2131   SDValue LHSShift;   // The shift.
2132   SDValue LHSMask;    // AND value if any.
2133   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
2134     return 0; // Not part of a rotate.
2135
2136   SDValue RHSShift;   // The shift.
2137   SDValue RHSMask;    // AND value if any.
2138   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
2139     return 0; // Not part of a rotate.
2140
2141   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
2142     return 0;   // Not shifting the same value.
2143
2144   if (LHSShift.getOpcode() == RHSShift.getOpcode())
2145     return 0;   // Shifts must disagree.
2146
2147   // Canonicalize shl to left side in a shl/srl pair.
2148   if (RHSShift.getOpcode() == ISD::SHL) {
2149     std::swap(LHS, RHS);
2150     std::swap(LHSShift, RHSShift);
2151     std::swap(LHSMask , RHSMask );
2152   }
2153
2154   unsigned OpSizeInBits = VT.getSizeInBits();
2155   SDValue LHSShiftArg = LHSShift.getOperand(0);
2156   SDValue LHSShiftAmt = LHSShift.getOperand(1);
2157   SDValue RHSShiftAmt = RHSShift.getOperand(1);
2158
2159   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
2160   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
2161   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
2162       RHSShiftAmt.getOpcode() == ISD::Constant) {
2163     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getZExtValue();
2164     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getZExtValue();
2165     if ((LShVal + RShVal) != OpSizeInBits)
2166       return 0;
2167
2168     SDValue Rot;
2169     if (HasROTL)
2170       Rot = DAG.getNode(ISD::ROTL, DL, VT, LHSShiftArg, LHSShiftAmt);
2171     else
2172       Rot = DAG.getNode(ISD::ROTR, DL, VT, LHSShiftArg, RHSShiftAmt);
2173
2174     // If there is an AND of either shifted operand, apply it to the result.
2175     if (LHSMask.getNode() || RHSMask.getNode()) {
2176       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
2177
2178       if (LHSMask.getNode()) {
2179         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
2180         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
2181       }
2182       if (RHSMask.getNode()) {
2183         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
2184         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
2185       }
2186
2187       Rot = DAG.getNode(ISD::AND, DL, VT, Rot, DAG.getConstant(Mask, VT));
2188     }
2189
2190     return Rot.getNode();
2191   }
2192
2193   // If there is a mask here, and we have a variable shift, we can't be sure
2194   // that we're masking out the right stuff.
2195   if (LHSMask.getNode() || RHSMask.getNode())
2196     return 0;
2197
2198   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
2199   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
2200   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
2201       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
2202     if (ConstantSDNode *SUBC =
2203           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
2204       if (SUBC->getAPIntValue() == OpSizeInBits) {
2205         if (HasROTL)
2206           return DAG.getNode(ISD::ROTL, DL, VT,
2207                              LHSShiftArg, LHSShiftAmt).getNode();
2208         else
2209           return DAG.getNode(ISD::ROTR, DL, VT,
2210                              LHSShiftArg, RHSShiftAmt).getNode();
2211       }
2212     }
2213   }
2214
2215   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
2216   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
2217   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
2218       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
2219     if (ConstantSDNode *SUBC =
2220           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
2221       if (SUBC->getAPIntValue() == OpSizeInBits) {
2222         if (HasROTR)
2223           return DAG.getNode(ISD::ROTR, DL, VT,
2224                              LHSShiftArg, RHSShiftAmt).getNode();
2225         else
2226           return DAG.getNode(ISD::ROTL, DL, VT,
2227                              LHSShiftArg, LHSShiftAmt).getNode();
2228       }
2229     }
2230   }
2231
2232   // Look for sign/zext/any-extended or truncate cases:
2233   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2234        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2235        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2236        || LHSShiftAmt.getOpcode() == ISD::TRUNCATE) &&
2237       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2238        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2239        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2240        || RHSShiftAmt.getOpcode() == ISD::TRUNCATE)) {
2241     SDValue LExtOp0 = LHSShiftAmt.getOperand(0);
2242     SDValue RExtOp0 = RHSShiftAmt.getOperand(0);
2243     if (RExtOp0.getOpcode() == ISD::SUB &&
2244         RExtOp0.getOperand(1) == LExtOp0) {
2245       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2246       //   (rotl x, y)
2247       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2248       //   (rotr x, (sub 32, y))
2249       if (ConstantSDNode *SUBC =
2250             dyn_cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2251         if (SUBC->getAPIntValue() == OpSizeInBits) {
2252           return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
2253                              LHSShiftArg,
2254                              HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
2255         }
2256       }
2257     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2258                RExtOp0 == LExtOp0.getOperand(1)) {
2259       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2260       //   (rotr x, y)
2261       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2262       //   (rotl x, (sub 32, y))
2263       if (ConstantSDNode *SUBC =
2264             dyn_cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2265         if (SUBC->getAPIntValue() == OpSizeInBits) {
2266           return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT,
2267                              LHSShiftArg,
2268                              HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
2269         }
2270       }
2271     }
2272   }
2273
2274   return 0;
2275 }
2276
2277 SDValue DAGCombiner::visitXOR(SDNode *N) {
2278   SDValue N0 = N->getOperand(0);
2279   SDValue N1 = N->getOperand(1);
2280   SDValue LHS, RHS, CC;
2281   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2282   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2283   MVT VT = N0.getValueType();
2284
2285   // fold vector ops
2286   if (VT.isVector()) {
2287     SDValue FoldedVOp = SimplifyVBinOp(N);
2288     if (FoldedVOp.getNode()) return FoldedVOp;
2289   }
2290
2291   // fold (xor undef, undef) -> 0. This is a common idiom (misuse).
2292   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
2293     return DAG.getConstant(0, VT);
2294   // fold (xor x, undef) -> undef
2295   if (N0.getOpcode() == ISD::UNDEF)
2296     return N0;
2297   if (N1.getOpcode() == ISD::UNDEF)
2298     return N1;
2299   // fold (xor c1, c2) -> c1^c2
2300   if (N0C && N1C)
2301     return DAG.FoldConstantArithmetic(ISD::XOR, VT, N0C, N1C);
2302   // canonicalize constant to RHS
2303   if (N0C && !N1C)
2304     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
2305   // fold (xor x, 0) -> x
2306   if (N1C && N1C->isNullValue())
2307     return N0;
2308   // reassociate xor
2309   SDValue RXOR = ReassociateOps(ISD::XOR, N->getDebugLoc(), N0, N1);
2310   if (RXOR.getNode() != 0)
2311     return RXOR;
2312
2313   // fold !(x cc y) -> (x !cc y)
2314   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2315     bool isInt = LHS.getValueType().isInteger();
2316     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2317                                                isInt);
2318
2319     if (!LegalOperations || TLI.isCondCodeLegal(NotCC, LHS.getValueType())) {
2320       switch (N0.getOpcode()) {
2321       default:
2322         assert(0 && "Unhandled SetCC Equivalent!");
2323         abort();
2324       case ISD::SETCC:
2325         return DAG.getSetCC(N->getDebugLoc(), VT, LHS, RHS, NotCC);
2326       case ISD::SELECT_CC:
2327         return DAG.getSelectCC(N->getDebugLoc(), LHS, RHS, N0.getOperand(2),
2328                                N0.getOperand(3), NotCC);
2329       }
2330     }
2331   }
2332
2333   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2334   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2335       N0.getNode()->hasOneUse() &&
2336       isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2337     SDValue V = N0.getOperand(0);
2338     V = DAG.getNode(ISD::XOR, N0.getDebugLoc(), V.getValueType(), V,
2339                     DAG.getConstant(1, V.getValueType()));
2340     AddToWorkList(V.getNode());
2341     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, V);
2342   }
2343
2344   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are setcc
2345   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
2346       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2347     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2348     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2349       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2350       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2351       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2352       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2353       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2354     }
2355   }
2356   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are constants
2357   if (N1C && N1C->isAllOnesValue() &&
2358       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2359     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2360     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2361       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2362       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2363       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2364       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2365       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2366     }
2367   }
2368   // fold (xor (xor x, c1), c2) -> (xor x, (xor c1, c2))
2369   if (N1C && N0.getOpcode() == ISD::XOR) {
2370     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2371     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2372     if (N00C)
2373       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(1),
2374                          DAG.getConstant(N1C->getAPIntValue() ^
2375                                          N00C->getAPIntValue(), VT));
2376     if (N01C)
2377       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(0),
2378                          DAG.getConstant(N1C->getAPIntValue() ^
2379                                          N01C->getAPIntValue(), VT));
2380   }
2381   // fold (xor x, x) -> 0
2382   if (N0 == N1) {
2383     if (!VT.isVector()) {
2384       return DAG.getConstant(0, VT);
2385     } else if (!LegalOperations || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)){
2386       // Produce a vector of zeros.
2387       SDValue El = DAG.getConstant(0, VT.getVectorElementType());
2388       std::vector<SDValue> Ops(VT.getVectorNumElements(), El);
2389       return DAG.getBUILD_VECTOR(VT, N->getDebugLoc(), &Ops[0], Ops.size());
2390     }
2391   }
2392
2393   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2394   if (N0.getOpcode() == N1.getOpcode()) {
2395     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2396     if (Tmp.getNode()) return Tmp;
2397   }
2398
2399   // Simplify the expression using non-local knowledge.
2400   if (!VT.isVector() &&
2401       SimplifyDemandedBits(SDValue(N, 0)))
2402     return SDValue(N, 0);
2403
2404   return SDValue();
2405 }
2406
2407 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2408 /// the shift amount is a constant.
2409 SDValue DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2410   SDNode *LHS = N->getOperand(0).getNode();
2411   if (!LHS->hasOneUse()) return SDValue();
2412
2413   // We want to pull some binops through shifts, so that we have (and (shift))
2414   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2415   // thing happens with address calculations, so it's important to canonicalize
2416   // it.
2417   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2418
2419   switch (LHS->getOpcode()) {
2420   default: return SDValue();
2421   case ISD::OR:
2422   case ISD::XOR:
2423     HighBitSet = false; // We can only transform sra if the high bit is clear.
2424     break;
2425   case ISD::AND:
2426     HighBitSet = true;  // We can only transform sra if the high bit is set.
2427     break;
2428   case ISD::ADD:
2429     if (N->getOpcode() != ISD::SHL)
2430       return SDValue(); // only shl(add) not sr[al](add).
2431     HighBitSet = false; // We can only transform sra if the high bit is clear.
2432     break;
2433   }
2434
2435   // We require the RHS of the binop to be a constant as well.
2436   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2437   if (!BinOpCst) return SDValue();
2438
2439   // FIXME: disable this unless the input to the binop is a shift by a constant.
2440   // If it is not a shift, it pessimizes some common cases like:
2441   //
2442   //    void foo(int *X, int i) { X[i & 1235] = 1; }
2443   //    int bar(int *X, int i) { return X[i & 255]; }
2444   SDNode *BinOpLHSVal = LHS->getOperand(0).getNode();
2445   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
2446        BinOpLHSVal->getOpcode() != ISD::SRA &&
2447        BinOpLHSVal->getOpcode() != ISD::SRL) ||
2448       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
2449     return SDValue();
2450
2451   MVT VT = N->getValueType(0);
2452
2453   // If this is a signed shift right, and the high bit is modified by the
2454   // logical operation, do not perform the transformation. The highBitSet
2455   // boolean indicates the value of the high bit of the constant which would
2456   // cause it to be modified for this operation.
2457   if (N->getOpcode() == ISD::SRA) {
2458     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
2459     if (BinOpRHSSignSet != HighBitSet)
2460       return SDValue();
2461   }
2462
2463   // Fold the constants, shifting the binop RHS by the shift amount.
2464   SDValue NewRHS = DAG.getNode(N->getOpcode(), LHS->getOperand(1).getDebugLoc(),
2465                                N->getValueType(0),
2466                                LHS->getOperand(1), N->getOperand(1));
2467
2468   // Create the new shift.
2469   SDValue NewShift = DAG.getNode(N->getOpcode(), LHS->getOperand(0).getDebugLoc(),
2470                                  VT, LHS->getOperand(0), N->getOperand(1));
2471
2472   // Create the new binop.
2473   return DAG.getNode(LHS->getOpcode(), N->getDebugLoc(), VT, NewShift, NewRHS);
2474 }
2475
2476 SDValue DAGCombiner::visitSHL(SDNode *N) {
2477   SDValue N0 = N->getOperand(0);
2478   SDValue N1 = N->getOperand(1);
2479   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2480   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2481   MVT VT = N0.getValueType();
2482   unsigned OpSizeInBits = VT.getSizeInBits();
2483
2484   // fold (shl c1, c2) -> c1<<c2
2485   if (N0C && N1C)
2486     return DAG.FoldConstantArithmetic(ISD::SHL, VT, N0C, N1C);
2487   // fold (shl 0, x) -> 0
2488   if (N0C && N0C->isNullValue())
2489     return N0;
2490   // fold (shl x, c >= size(x)) -> undef
2491   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2492     return DAG.getUNDEF(VT);
2493   // fold (shl x, 0) -> x
2494   if (N1C && N1C->isNullValue())
2495     return N0;
2496   // if (shl x, c) is known to be zero, return 0
2497   if (DAG.MaskedValueIsZero(SDValue(N, 0),
2498                             APInt::getAllOnesValue(VT.getSizeInBits())))
2499     return DAG.getConstant(0, VT);
2500   // fold (shl x, (trunc (and y, c))) -> (shl x, (and (trunc y), (trunc c))).
2501   if (N1.getOpcode() == ISD::TRUNCATE &&
2502       N1.getOperand(0).getOpcode() == ISD::AND &&
2503       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2504     SDValue N101 = N1.getOperand(0).getOperand(1);
2505     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2506       MVT TruncVT = N1.getValueType();
2507       SDValue N100 = N1.getOperand(0).getOperand(0);
2508       APInt TruncC = N101C->getAPIntValue();
2509       TruncC.trunc(TruncVT.getSizeInBits());
2510       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
2511                          DAG.getNode(ISD::AND, N->getDebugLoc(), TruncVT,
2512                                      DAG.getNode(ISD::TRUNCATE,
2513                                                  N->getDebugLoc(),
2514                                                  TruncVT, N100),
2515                                      DAG.getConstant(TruncC, TruncVT)));
2516     }
2517   }
2518
2519   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2520     return SDValue(N, 0);
2521
2522   // fold (shl (shl x, c1), c2) -> 0 or (shl x, (add c1, c2))
2523   if (N1C && N0.getOpcode() == ISD::SHL &&
2524       N0.getOperand(1).getOpcode() == ISD::Constant) {
2525     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2526     uint64_t c2 = N1C->getZExtValue();
2527     if (c1 + c2 > OpSizeInBits)
2528       return DAG.getConstant(0, VT);
2529     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0.getOperand(0),
2530                        DAG.getConstant(c1 + c2, N1.getValueType()));
2531   }
2532   // fold (shl (srl x, c1), c2) -> (shl (and x, (shl -1, c1)), (sub c2, c1)) or
2533   //                               (srl (and x, (shl -1, c1)), (sub c1, c2))
2534   if (N1C && N0.getOpcode() == ISD::SRL &&
2535       N0.getOperand(1).getOpcode() == ISD::Constant) {
2536     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2537     uint64_t c2 = N1C->getZExtValue();
2538     SDValue Mask = DAG.getNode(ISD::AND, N0.getDebugLoc(), VT, N0.getOperand(0),
2539                                DAG.getConstant(~0ULL << c1, VT));
2540     if (c2 > c1)
2541       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, Mask,
2542                          DAG.getConstant(c2-c1, N1.getValueType()));
2543     else
2544       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, Mask,
2545                          DAG.getConstant(c1-c2, N1.getValueType()));
2546   }
2547   // fold (shl (sra x, c1), c1) -> (and x, (shl -1, c1))
2548   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2549     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
2550                        DAG.getConstant(~0ULL << N1C->getZExtValue(), VT));
2551
2552   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2553 }
2554
2555 SDValue DAGCombiner::visitSRA(SDNode *N) {
2556   SDValue N0 = N->getOperand(0);
2557   SDValue N1 = N->getOperand(1);
2558   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2559   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2560   MVT VT = N0.getValueType();
2561
2562   // fold (sra c1, c2) -> (sra c1, c2)
2563   if (N0C && N1C)
2564     return DAG.FoldConstantArithmetic(ISD::SRA, VT, N0C, N1C);
2565   // fold (sra 0, x) -> 0
2566   if (N0C && N0C->isNullValue())
2567     return N0;
2568   // fold (sra -1, x) -> -1
2569   if (N0C && N0C->isAllOnesValue())
2570     return N0;
2571   // fold (sra x, (setge c, size(x))) -> undef
2572   if (N1C && N1C->getZExtValue() >= VT.getSizeInBits())
2573     return DAG.getUNDEF(VT);
2574   // fold (sra x, 0) -> x
2575   if (N1C && N1C->isNullValue())
2576     return N0;
2577   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2578   // sext_inreg.
2579   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2580     unsigned LowBits = VT.getSizeInBits() - (unsigned)N1C->getZExtValue();
2581     MVT EVT = MVT::getIntegerVT(LowBits);
2582     if ((!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT)))
2583       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
2584                          N0.getOperand(0), DAG.getValueType(EVT));
2585   }
2586
2587   // fold (sra (sra x, c1), c2) -> (sra x, (add c1, c2))
2588   if (N1C && N0.getOpcode() == ISD::SRA) {
2589     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2590       unsigned Sum = N1C->getZExtValue() + C1->getZExtValue();
2591       if (Sum >= VT.getSizeInBits()) Sum = VT.getSizeInBits()-1;
2592       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0.getOperand(0),
2593                          DAG.getConstant(Sum, N1C->getValueType(0)));
2594     }
2595   }
2596
2597   // fold (sra (shl X, m), (sub result_size, n))
2598   // -> (sign_extend (trunc (shl X, (sub (sub result_size, n), m)))) for
2599   // result_size - n != m.
2600   // If truncate is free for the target sext(shl) is likely to result in better
2601   // code.
2602   if (N0.getOpcode() == ISD::SHL) {
2603     // Get the two constanst of the shifts, CN0 = m, CN = n.
2604     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2605     if (N01C && N1C) {
2606       // Determine what the truncate's result bitsize and type would be.
2607       unsigned VTValSize = VT.getSizeInBits();
2608       MVT TruncVT =
2609         MVT::getIntegerVT(VTValSize - N1C->getZExtValue());
2610       // Determine the residual right-shift amount.
2611       unsigned ShiftAmt = N1C->getZExtValue() - N01C->getZExtValue();
2612
2613       // If the shift is not a no-op (in which case this should be just a sign
2614       // extend already), the truncated to type is legal, sign_extend is legal
2615       // on that type, and the the truncate to that type is both legal and free,
2616       // perform the transform.
2617       if (ShiftAmt &&
2618           TLI.isOperationLegalOrCustom(ISD::SIGN_EXTEND, TruncVT) &&
2619           TLI.isOperationLegalOrCustom(ISD::TRUNCATE, VT) &&
2620           TLI.isTruncateFree(VT, TruncVT)) {
2621
2622           SDValue Amt = DAG.getConstant(ShiftAmt, getShiftAmountTy());
2623           SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT,
2624                                       N0.getOperand(0), Amt);
2625           SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), TruncVT,
2626                                       Shift);
2627           return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(),
2628                              N->getValueType(0), Trunc);
2629       }
2630     }
2631   }
2632
2633   // fold (sra x, (trunc (and y, c))) -> (sra x, (and (trunc y), (trunc c))).
2634   if (N1.getOpcode() == ISD::TRUNCATE &&
2635       N1.getOperand(0).getOpcode() == ISD::AND &&
2636       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2637     SDValue N101 = N1.getOperand(0).getOperand(1);
2638     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2639       MVT TruncVT = N1.getValueType();
2640       SDValue N100 = N1.getOperand(0).getOperand(0);
2641       APInt TruncC = N101C->getAPIntValue();
2642       TruncC.trunc(TruncVT.getSizeInBits());
2643       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
2644                          DAG.getNode(ISD::AND, N->getDebugLoc(),
2645                                      TruncVT,
2646                                      DAG.getNode(ISD::TRUNCATE,
2647                                                  N->getDebugLoc(),
2648                                                  TruncVT, N100),
2649                                      DAG.getConstant(TruncC, TruncVT)));
2650     }
2651   }
2652
2653   // Simplify, based on bits shifted out of the LHS.
2654   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2655     return SDValue(N, 0);
2656
2657
2658   // If the sign bit is known to be zero, switch this to a SRL.
2659   if (DAG.SignBitIsZero(N0))
2660     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, N1);
2661
2662   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2663 }
2664
2665 SDValue DAGCombiner::visitSRL(SDNode *N) {
2666   SDValue N0 = N->getOperand(0);
2667   SDValue N1 = N->getOperand(1);
2668   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2669   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2670   MVT VT = N0.getValueType();
2671   unsigned OpSizeInBits = VT.getSizeInBits();
2672
2673   // fold (srl c1, c2) -> c1 >>u c2
2674   if (N0C && N1C)
2675     return DAG.FoldConstantArithmetic(ISD::SRL, VT, N0C, N1C);
2676   // fold (srl 0, x) -> 0
2677   if (N0C && N0C->isNullValue())
2678     return N0;
2679   // fold (srl x, c >= size(x)) -> undef
2680   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2681     return DAG.getUNDEF(VT);
2682   // fold (srl x, 0) -> x
2683   if (N1C && N1C->isNullValue())
2684     return N0;
2685   // if (srl x, c) is known to be zero, return 0
2686   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
2687                                    APInt::getAllOnesValue(OpSizeInBits)))
2688     return DAG.getConstant(0, VT);
2689
2690   // fold (srl (srl x, c1), c2) -> 0 or (srl x, (add c1, c2))
2691   if (N1C && N0.getOpcode() == ISD::SRL &&
2692       N0.getOperand(1).getOpcode() == ISD::Constant) {
2693     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2694     uint64_t c2 = N1C->getZExtValue();
2695     if (c1 + c2 > OpSizeInBits)
2696       return DAG.getConstant(0, VT);
2697     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0),
2698                        DAG.getConstant(c1 + c2, N1.getValueType()));
2699   }
2700
2701   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2702   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2703     // Shifting in all undef bits?
2704     MVT SmallVT = N0.getOperand(0).getValueType();
2705     if (N1C->getZExtValue() >= SmallVT.getSizeInBits())
2706       return DAG.getUNDEF(VT);
2707
2708     SDValue SmallShift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), SmallVT,
2709                                      N0.getOperand(0), N1);
2710     AddToWorkList(SmallShift.getNode());
2711     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, SmallShift);
2712   }
2713
2714   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2715   // bit, which is unmodified by sra.
2716   if (N1C && N1C->getZExtValue() + 1 == VT.getSizeInBits()) {
2717     if (N0.getOpcode() == ISD::SRA)
2718       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0), N1);
2719   }
2720
2721   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2722   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2723       N1C->getAPIntValue() == Log2_32(VT.getSizeInBits())) {
2724     APInt KnownZero, KnownOne;
2725     APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
2726     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2727
2728     // If any of the input bits are KnownOne, then the input couldn't be all
2729     // zeros, thus the result of the srl will always be zero.
2730     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
2731
2732     // If all of the bits input the to ctlz node are known to be zero, then
2733     // the result of the ctlz is "32" and the result of the shift is one.
2734     APInt UnknownBits = ~KnownZero & Mask;
2735     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2736
2737     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2738     if ((UnknownBits & (UnknownBits - 1)) == 0) {
2739       // Okay, we know that only that the single bit specified by UnknownBits
2740       // could be set on input to the CTLZ node. If this bit is set, the SRL
2741       // will return 0, if it is clear, it returns 1. Change the CTLZ/SRL pair
2742       // to an SRL/XOR pair, which is likely to simplify more.
2743       unsigned ShAmt = UnknownBits.countTrailingZeros();
2744       SDValue Op = N0.getOperand(0);
2745
2746       if (ShAmt) {
2747         Op = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT, Op,
2748                          DAG.getConstant(ShAmt, getShiftAmountTy()));
2749         AddToWorkList(Op.getNode());
2750       }
2751
2752       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
2753                          Op, DAG.getConstant(1, VT));
2754     }
2755   }
2756
2757   // fold (srl x, (trunc (and y, c))) -> (srl x, (and (trunc y), (trunc c))).
2758   if (N1.getOpcode() == ISD::TRUNCATE &&
2759       N1.getOperand(0).getOpcode() == ISD::AND &&
2760       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2761     SDValue N101 = N1.getOperand(0).getOperand(1);
2762     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2763       MVT TruncVT = N1.getValueType();
2764       SDValue N100 = N1.getOperand(0).getOperand(0);
2765       APInt TruncC = N101C->getAPIntValue();
2766       TruncC.trunc(TruncVT.getSizeInBits());
2767       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
2768                          DAG.getNode(ISD::AND, N->getDebugLoc(),
2769                                      TruncVT,
2770                                      DAG.getNode(ISD::TRUNCATE,
2771                                                  N->getDebugLoc(),
2772                                                  TruncVT, N100),
2773                                      DAG.getConstant(TruncC, TruncVT)));
2774     }
2775   }
2776
2777   // fold operands of srl based on knowledge that the low bits are not
2778   // demanded.
2779   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2780     return SDValue(N, 0);
2781
2782   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2783 }
2784
2785 SDValue DAGCombiner::visitCTLZ(SDNode *N) {
2786   SDValue N0 = N->getOperand(0);
2787   MVT VT = N->getValueType(0);
2788
2789   // fold (ctlz c1) -> c2
2790   if (isa<ConstantSDNode>(N0))
2791     return DAG.getNode(ISD::CTLZ, N->getDebugLoc(), VT, N0);
2792   return SDValue();
2793 }
2794
2795 SDValue DAGCombiner::visitCTTZ(SDNode *N) {
2796   SDValue N0 = N->getOperand(0);
2797   MVT VT = N->getValueType(0);
2798
2799   // fold (cttz c1) -> c2
2800   if (isa<ConstantSDNode>(N0))
2801     return DAG.getNode(ISD::CTTZ, N->getDebugLoc(), VT, N0);
2802   return SDValue();
2803 }
2804
2805 SDValue DAGCombiner::visitCTPOP(SDNode *N) {
2806   SDValue N0 = N->getOperand(0);
2807   MVT VT = N->getValueType(0);
2808
2809   // fold (ctpop c1) -> c2
2810   if (isa<ConstantSDNode>(N0))
2811     return DAG.getNode(ISD::CTPOP, N->getDebugLoc(), VT, N0);
2812   return SDValue();
2813 }
2814
2815 SDValue DAGCombiner::visitSELECT(SDNode *N) {
2816   SDValue N0 = N->getOperand(0);
2817   SDValue N1 = N->getOperand(1);
2818   SDValue N2 = N->getOperand(2);
2819   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2820   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2821   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2822   MVT VT = N->getValueType(0);
2823   MVT VT0 = N0.getValueType();
2824
2825   // fold (select C, X, X) -> X
2826   if (N1 == N2)
2827     return N1;
2828   // fold (select true, X, Y) -> X
2829   if (N0C && !N0C->isNullValue())
2830     return N1;
2831   // fold (select false, X, Y) -> Y
2832   if (N0C && N0C->isNullValue())
2833     return N2;
2834   // fold (select C, 1, X) -> (or C, X)
2835   if (VT == MVT::i1 && N1C && N1C->getAPIntValue() == 1)
2836     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
2837   // fold (select C, 0, 1) -> (xor C, 1)
2838   if (VT.isInteger() &&
2839       (VT0 == MVT::i1 ||
2840        (VT0.isInteger() &&
2841         TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent)) &&
2842       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
2843     SDValue XORNode;
2844     if (VT == VT0)
2845       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT0,
2846                          N0, DAG.getConstant(1, VT0));
2847     XORNode = DAG.getNode(ISD::XOR, N0.getDebugLoc(), VT0,
2848                           N0, DAG.getConstant(1, VT0));
2849     AddToWorkList(XORNode.getNode());
2850     if (VT.bitsGT(VT0))
2851       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, XORNode);
2852     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, XORNode);
2853   }
2854   // fold (select C, 0, X) -> (and (not C), X)
2855   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
2856     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
2857     AddToWorkList(NOTNode.getNode());
2858     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, NOTNode, N2);
2859   }
2860   // fold (select C, X, 1) -> (or (not C), X)
2861   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
2862     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
2863     AddToWorkList(NOTNode.getNode());
2864     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, NOTNode, N1);
2865   }
2866   // fold (select C, X, 0) -> (and C, X)
2867   if (VT == MVT::i1 && N2C && N2C->isNullValue())
2868     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
2869   // fold (select X, X, Y) -> (or X, Y)
2870   // fold (select X, 1, Y) -> (or X, Y)
2871   if (VT == MVT::i1 && (N0 == N1 || (N1C && N1C->getAPIntValue() == 1)))
2872     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
2873   // fold (select X, Y, X) -> (and X, Y)
2874   // fold (select X, Y, 0) -> (and X, Y)
2875   if (VT == MVT::i1 && (N0 == N2 || (N2C && N2C->getAPIntValue() == 0)))
2876     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
2877
2878   // If we can fold this based on the true/false value, do so.
2879   if (SimplifySelectOps(N, N1, N2))
2880     return SDValue(N, 0);  // Don't revisit N.
2881
2882   // fold selects based on a setcc into other things, such as min/max/abs
2883   if (N0.getOpcode() == ISD::SETCC) {
2884     // FIXME:
2885     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2886     // having to say they don't support SELECT_CC on every type the DAG knows
2887     // about, since there is no way to mark an opcode illegal at all value types
2888     if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other))
2889       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT,
2890                          N0.getOperand(0), N0.getOperand(1),
2891                          N1, N2, N0.getOperand(2));
2892     else
2893       return SimplifySelect(N->getDebugLoc(), N0, N1, N2);
2894   }
2895
2896   return SDValue();
2897 }
2898
2899 SDValue DAGCombiner::visitSELECT_CC(SDNode *N) {
2900   SDValue N0 = N->getOperand(0);
2901   SDValue N1 = N->getOperand(1);
2902   SDValue N2 = N->getOperand(2);
2903   SDValue N3 = N->getOperand(3);
2904   SDValue N4 = N->getOperand(4);
2905   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2906
2907   // fold select_cc lhs, rhs, x, x, cc -> x
2908   if (N2 == N3)
2909     return N2;
2910
2911   // Determine if the condition we're dealing with is constant
2912   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
2913                               N0, N1, CC, N->getDebugLoc(), false);
2914   if (SCC.getNode()) AddToWorkList(SCC.getNode());
2915
2916   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode())) {
2917     if (!SCCC->isNullValue())
2918       return N2;    // cond always true -> true val
2919     else
2920       return N3;    // cond always false -> false val
2921   }
2922
2923   // Fold to a simpler select_cc
2924   if (SCC.getNode() && SCC.getOpcode() == ISD::SETCC)
2925     return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), N2.getValueType(),
2926                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2927                        SCC.getOperand(2));
2928
2929   // If we can fold this based on the true/false value, do so.
2930   if (SimplifySelectOps(N, N2, N3))
2931     return SDValue(N, 0);  // Don't revisit N.
2932
2933   // fold select_cc into other things, such as min/max/abs
2934   return SimplifySelectCC(N->getDebugLoc(), N0, N1, N2, N3, CC);
2935 }
2936
2937 SDValue DAGCombiner::visitSETCC(SDNode *N) {
2938   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2939                        cast<CondCodeSDNode>(N->getOperand(2))->get(),
2940                        N->getDebugLoc());
2941 }
2942
2943 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2944 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2945 // transformation. Returns true if extension are possible and the above
2946 // mentioned transformation is profitable.
2947 static bool ExtendUsesToFormExtLoad(SDNode *N, SDValue N0,
2948                                     unsigned ExtOpc,
2949                                     SmallVector<SDNode*, 4> &ExtendNodes,
2950                                     const TargetLowering &TLI) {
2951   bool HasCopyToRegUses = false;
2952   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2953   for (SDNode::use_iterator UI = N0.getNode()->use_begin(),
2954                             UE = N0.getNode()->use_end();
2955        UI != UE; ++UI) {
2956     SDNode *User = *UI;
2957     if (User == N)
2958       continue;
2959     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2960     if (User->getOpcode() == ISD::SETCC) {
2961       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2962       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2963         // Sign bits will be lost after a zext.
2964         return false;
2965       bool Add = false;
2966       for (unsigned i = 0; i != 2; ++i) {
2967         SDValue UseOp = User->getOperand(i);
2968         if (UseOp == N0)
2969           continue;
2970         if (!isa<ConstantSDNode>(UseOp))
2971           return false;
2972         Add = true;
2973       }
2974       if (Add)
2975         ExtendNodes.push_back(User);
2976     } else {
2977       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2978         SDValue UseOp = User->getOperand(i);
2979         if (UseOp == N0) {
2980           // If truncate from extended type to original load type is free
2981           // on this target, then it's ok to extend a CopyToReg.
2982           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2983             HasCopyToRegUses = true;
2984           else
2985             return false;
2986         }
2987       }
2988     }
2989   }
2990
2991   if (HasCopyToRegUses) {
2992     bool BothLiveOut = false;
2993     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2994          UI != UE; ++UI) {
2995       SDNode *User = *UI;
2996       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2997         SDValue UseOp = User->getOperand(i);
2998         if (UseOp.getNode() == N && UseOp.getResNo() == 0) {
2999           BothLiveOut = true;
3000           break;
3001         }
3002       }
3003     }
3004     if (BothLiveOut)
3005       // Both unextended and extended values are live out. There had better be
3006       // good a reason for the transformation.
3007       return ExtendNodes.size();
3008   }
3009   return true;
3010 }
3011
3012 SDValue DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
3013   SDValue N0 = N->getOperand(0);
3014   MVT VT = N->getValueType(0);
3015
3016   // fold (sext c1) -> c1
3017   if (isa<ConstantSDNode>(N0))
3018     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N0);
3019
3020   // fold (sext (sext x)) -> (sext x)
3021   // fold (sext (aext x)) -> (sext x)
3022   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3023     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT,
3024                        N0.getOperand(0));
3025
3026   if (N0.getOpcode() == ISD::TRUNCATE) {
3027     // fold (sext (truncate (load x))) -> (sext (smaller load x))
3028     // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
3029     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3030     if (NarrowLoad.getNode()) {
3031       if (NarrowLoad.getNode() != N0.getNode())
3032         CombineTo(N0.getNode(), NarrowLoad);
3033       return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, NarrowLoad);
3034     }
3035
3036     // See if the value being truncated is already sign extended.  If so, just
3037     // eliminate the trunc/sext pair.
3038     SDValue Op = N0.getOperand(0);
3039     unsigned OpBits   = Op.getValueType().getSizeInBits();
3040     unsigned MidBits  = N0.getValueType().getSizeInBits();
3041     unsigned DestBits = VT.getSizeInBits();
3042     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
3043
3044     if (OpBits == DestBits) {
3045       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
3046       // bits, it is already ready.
3047       if (NumSignBits > DestBits-MidBits)
3048         return Op;
3049     } else if (OpBits < DestBits) {
3050       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
3051       // bits, just sext from i32.
3052       if (NumSignBits > OpBits-MidBits)
3053         return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, Op);
3054     } else {
3055       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
3056       // bits, just truncate to i32.
3057       if (NumSignBits > OpBits-MidBits)
3058         return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3059     }
3060
3061     // fold (sext (truncate x)) -> (sextinreg x).
3062     if (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
3063                                                  N0.getValueType())) {
3064       if (Op.getValueType().bitsLT(VT))
3065         Op = DAG.getNode(ISD::ANY_EXTEND, N0.getDebugLoc(), VT, Op);
3066       else if (Op.getValueType().bitsGT(VT))
3067         Op = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), VT, Op);
3068       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, Op,
3069                          DAG.getValueType(N0.getValueType()));
3070     }
3071   }
3072
3073   // fold (sext (load x)) -> (sext (truncate (sextload x)))
3074   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3075       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3076        TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()))) {
3077     bool DoXform = true;
3078     SmallVector<SDNode*, 4> SetCCs;
3079     if (!N0.hasOneUse())
3080       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
3081     if (DoXform) {
3082       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3083       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(),
3084                                        VT, LN0->getChain(),
3085                                        LN0->getBasePtr(), LN0->getSrcValue(),
3086                                        LN0->getSrcValueOffset(),
3087                                        N0.getValueType(),
3088                                        LN0->isVolatile(), LN0->getAlignment());
3089       CombineTo(N, ExtLoad);
3090       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3091                                   N0.getValueType(), ExtLoad);
3092       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3093
3094       // Extend SetCC uses if necessary.
3095       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3096         SDNode *SetCC = SetCCs[i];
3097         SmallVector<SDValue, 4> Ops;
3098
3099         for (unsigned j = 0; j != 2; ++j) {
3100           SDValue SOp = SetCC->getOperand(j);
3101           if (SOp == Trunc)
3102             Ops.push_back(ExtLoad);
3103           else
3104             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(),
3105                                       VT, SOp));
3106         }
3107
3108         Ops.push_back(SetCC->getOperand(2));
3109         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3110                                      SetCC->getValueType(0),
3111                                      &Ops[0], Ops.size()));
3112       }
3113
3114       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3115     }
3116   }
3117
3118   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
3119   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
3120   if ((ISD::isSEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3121       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3122     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3123     MVT EVT = LN0->getMemoryVT();
3124     if ((!LegalOperations && !LN0->isVolatile()) ||
3125         TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT)) {
3126       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3127                                        LN0->getChain(),
3128                                        LN0->getBasePtr(), LN0->getSrcValue(),
3129                                        LN0->getSrcValueOffset(), EVT,
3130                                        LN0->isVolatile(), LN0->getAlignment());
3131       CombineTo(N, ExtLoad);
3132       CombineTo(N0.getNode(),
3133                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3134                             N0.getValueType(), ExtLoad),
3135                 ExtLoad.getValue(1));
3136       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3137     }
3138   }
3139
3140   // sext(setcc x, y, cc) -> (select_cc x, y, -1, 0, cc)
3141   if (N0.getOpcode() == ISD::SETCC) {
3142     SDValue SCC =
3143       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3144                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
3145                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3146     if (SCC.getNode()) return SCC;
3147   }
3148
3149   // fold (sext x) -> (zext x) if the sign bit is known zero.
3150   if ((!LegalOperations || TLI.isOperationLegal(ISD::ZERO_EXTEND, VT)) &&
3151       DAG.SignBitIsZero(N0))
3152     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3153
3154   return SDValue();
3155 }
3156
3157 SDValue DAGCombiner::visitZERO_EXTEND(SDNode *N) {
3158   SDValue N0 = N->getOperand(0);
3159   MVT VT = N->getValueType(0);
3160
3161   // fold (zext c1) -> c1
3162   if (isa<ConstantSDNode>(N0))
3163     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3164   // fold (zext (zext x)) -> (zext x)
3165   // fold (zext (aext x)) -> (zext x)
3166   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3167     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT,
3168                        N0.getOperand(0));
3169
3170   // fold (zext (truncate (load x))) -> (zext (smaller load x))
3171   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
3172   if (N0.getOpcode() == ISD::TRUNCATE) {
3173     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3174     if (NarrowLoad.getNode()) {
3175       if (NarrowLoad.getNode() != N0.getNode())
3176         CombineTo(N0.getNode(), NarrowLoad);
3177       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, NarrowLoad);
3178     }
3179   }
3180
3181   // fold (zext (truncate x)) -> (and x, mask)
3182   if (N0.getOpcode() == ISD::TRUNCATE &&
3183       (!LegalOperations || TLI.isOperationLegal(ISD::AND, VT))) {
3184     SDValue Op = N0.getOperand(0);
3185     if (Op.getValueType().bitsLT(VT)) {
3186       Op = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, Op);
3187     } else if (Op.getValueType().bitsGT(VT)) {
3188       Op = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3189     }
3190     return DAG.getZeroExtendInReg(Op, N->getDebugLoc(), N0.getValueType());
3191   }
3192
3193   // fold (zext (and (trunc x), cst)) -> (and x, cst).
3194   if (N0.getOpcode() == ISD::AND &&
3195       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3196       N0.getOperand(1).getOpcode() == ISD::Constant) {
3197     SDValue X = N0.getOperand(0).getOperand(0);
3198     if (X.getValueType().bitsLT(VT)) {
3199       X = DAG.getNode(ISD::ANY_EXTEND, X.getDebugLoc(), VT, X);
3200     } else if (X.getValueType().bitsGT(VT)) {
3201       X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
3202     }
3203     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3204     Mask.zext(VT.getSizeInBits());
3205     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3206                        X, DAG.getConstant(Mask, VT));
3207   }
3208
3209   // fold (zext (load x)) -> (zext (truncate (zextload x)))
3210   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3211       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3212        TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
3213     bool DoXform = true;
3214     SmallVector<SDNode*, 4> SetCCs;
3215     if (!N0.hasOneUse())
3216       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
3217     if (DoXform) {
3218       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3219       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
3220                                        LN0->getChain(),
3221                                        LN0->getBasePtr(), LN0->getSrcValue(),
3222                                        LN0->getSrcValueOffset(),
3223                                        N0.getValueType(),
3224                                        LN0->isVolatile(), LN0->getAlignment());
3225       CombineTo(N, ExtLoad);
3226       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3227                                   N0.getValueType(), ExtLoad);
3228       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3229
3230       // Extend SetCC uses if necessary.
3231       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3232         SDNode *SetCC = SetCCs[i];
3233         SmallVector<SDValue, 4> Ops;
3234
3235         for (unsigned j = 0; j != 2; ++j) {
3236           SDValue SOp = SetCC->getOperand(j);
3237           if (SOp == Trunc)
3238             Ops.push_back(ExtLoad);
3239           else
3240             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND,
3241                                       N->getDebugLoc(), VT, SOp));
3242         }
3243
3244         Ops.push_back(SetCC->getOperand(2));
3245         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3246                                      SetCC->getValueType(0),
3247                                      &Ops[0], Ops.size()));
3248       }
3249
3250       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3251     }
3252   }
3253
3254   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
3255   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
3256   if ((ISD::isZEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3257       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3258     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3259     MVT EVT = LN0->getMemoryVT();
3260     if ((!LegalOperations && !LN0->isVolatile()) ||
3261         TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT)) {
3262       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
3263                                        LN0->getChain(),
3264                                        LN0->getBasePtr(), LN0->getSrcValue(),
3265                                        LN0->getSrcValueOffset(), EVT,
3266                                        LN0->isVolatile(), LN0->getAlignment());
3267       CombineTo(N, ExtLoad);
3268       CombineTo(N0.getNode(),
3269                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), N0.getValueType(),
3270                             ExtLoad),
3271                 ExtLoad.getValue(1));
3272       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3273     }
3274   }
3275
3276   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3277   if (N0.getOpcode() == ISD::SETCC) {
3278     SDValue SCC =
3279       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3280                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3281                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3282     if (SCC.getNode()) return SCC;
3283   }
3284
3285   return SDValue();
3286 }
3287
3288 SDValue DAGCombiner::visitANY_EXTEND(SDNode *N) {
3289   SDValue N0 = N->getOperand(0);
3290   MVT VT = N->getValueType(0);
3291
3292   // fold (aext c1) -> c1
3293   if (isa<ConstantSDNode>(N0))
3294     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, N0);
3295   // fold (aext (aext x)) -> (aext x)
3296   // fold (aext (zext x)) -> (zext x)
3297   // fold (aext (sext x)) -> (sext x)
3298   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
3299       N0.getOpcode() == ISD::ZERO_EXTEND ||
3300       N0.getOpcode() == ISD::SIGN_EXTEND)
3301     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, N0.getOperand(0));
3302
3303   // fold (aext (truncate (load x))) -> (aext (smaller load x))
3304   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
3305   if (N0.getOpcode() == ISD::TRUNCATE) {
3306     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3307     if (NarrowLoad.getNode()) {
3308       if (NarrowLoad.getNode() != N0.getNode())
3309         CombineTo(N0.getNode(), NarrowLoad);
3310       return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, NarrowLoad);
3311     }
3312   }
3313
3314   // fold (aext (truncate x))
3315   if (N0.getOpcode() == ISD::TRUNCATE) {
3316     SDValue TruncOp = N0.getOperand(0);
3317     if (TruncOp.getValueType() == VT)
3318       return TruncOp; // x iff x size == zext size.
3319     if (TruncOp.getValueType().bitsGT(VT))
3320       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, TruncOp);
3321     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, TruncOp);
3322   }
3323
3324   // fold (aext (and (trunc x), cst)) -> (and x, cst).
3325   if (N0.getOpcode() == ISD::AND &&
3326       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3327       N0.getOperand(1).getOpcode() == ISD::Constant) {
3328     SDValue X = N0.getOperand(0).getOperand(0);
3329     if (X.getValueType().bitsLT(VT)) {
3330       X = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, X);
3331     } else if (X.getValueType().bitsGT(VT)) {
3332       X = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, X);
3333     }
3334     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3335     Mask.zext(VT.getSizeInBits());
3336     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3337                        X, DAG.getConstant(Mask, VT));
3338   }
3339
3340   // fold (aext (load x)) -> (aext (truncate (extload x)))
3341   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
3342       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3343        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
3344     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3345     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
3346                                      LN0->getChain(),
3347                                      LN0->getBasePtr(), LN0->getSrcValue(),
3348                                      LN0->getSrcValueOffset(),
3349                                      N0.getValueType(),
3350                                      LN0->isVolatile(), LN0->getAlignment());
3351     CombineTo(N, ExtLoad);
3352     // Redirect any chain users to the new load.
3353     DAG.ReplaceAllUsesOfValueWith(SDValue(LN0, 1),
3354                                   SDValue(ExtLoad.getNode(), 1));
3355     // If any node needs the original loaded value, recompute it.
3356     if (!LN0->use_empty())
3357       CombineTo(LN0, DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3358                                  N0.getValueType(), ExtLoad),
3359                 ExtLoad.getValue(1));
3360     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3361   }
3362
3363   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
3364   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
3365   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
3366   if (N0.getOpcode() == ISD::LOAD &&
3367       !ISD::isNON_EXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3368       N0.hasOneUse()) {
3369     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3370     MVT EVT = LN0->getMemoryVT();
3371     SDValue ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), N->getDebugLoc(),
3372                                      VT, LN0->getChain(), LN0->getBasePtr(),
3373                                      LN0->getSrcValue(),
3374                                      LN0->getSrcValueOffset(), EVT,
3375                                      LN0->isVolatile(), LN0->getAlignment());
3376     CombineTo(N, ExtLoad);
3377     CombineTo(N0.getNode(),
3378               DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3379                           N0.getValueType(), ExtLoad),
3380               ExtLoad.getValue(1));
3381     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3382   }
3383
3384   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3385   if (N0.getOpcode() == ISD::SETCC) {
3386     SDValue SCC =
3387       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3388                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3389                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3390     if (SCC.getNode())
3391       return SCC;
3392   }
3393
3394   return SDValue();
3395 }
3396
3397 /// GetDemandedBits - See if the specified operand can be simplified with the
3398 /// knowledge that only the bits specified by Mask are used.  If so, return the
3399 /// simpler operand, otherwise return a null SDValue.
3400 SDValue DAGCombiner::GetDemandedBits(SDValue V, const APInt &Mask) {
3401   switch (V.getOpcode()) {
3402   default: break;
3403   case ISD::OR:
3404   case ISD::XOR:
3405     // If the LHS or RHS don't contribute bits to the or, drop them.
3406     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
3407       return V.getOperand(1);
3408     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
3409       return V.getOperand(0);
3410     break;
3411   case ISD::SRL:
3412     // Only look at single-use SRLs.
3413     if (!V.getNode()->hasOneUse())
3414       break;
3415     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
3416       // See if we can recursively simplify the LHS.
3417       unsigned Amt = RHSC->getZExtValue();
3418
3419       // Watch out for shift count overflow though.
3420       if (Amt >= Mask.getBitWidth()) break;
3421       APInt NewMask = Mask << Amt;
3422       SDValue SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
3423       if (SimplifyLHS.getNode())
3424         return DAG.getNode(ISD::SRL, V.getDebugLoc(), V.getValueType(),
3425                            SimplifyLHS, V.getOperand(1));
3426     }
3427   }
3428   return SDValue();
3429 }
3430
3431 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
3432 /// bits and then truncated to a narrower type and where N is a multiple
3433 /// of number of bits of the narrower type, transform it to a narrower load
3434 /// from address + N / num of bits of new type. If the result is to be
3435 /// extended, also fold the extension to form a extending load.
3436 SDValue DAGCombiner::ReduceLoadWidth(SDNode *N) {
3437   unsigned Opc = N->getOpcode();
3438   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
3439   SDValue N0 = N->getOperand(0);
3440   MVT VT = N->getValueType(0);
3441   MVT EVT = VT;
3442
3443   // This transformation isn't valid for vector loads.
3444   if (VT.isVector())
3445     return SDValue();
3446
3447   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
3448   // extended to VT.
3449   if (Opc == ISD::SIGN_EXTEND_INREG) {
3450     ExtType = ISD::SEXTLOAD;
3451     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3452     if (LegalOperations && !TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))
3453       return SDValue();
3454   }
3455
3456   unsigned EVTBits = EVT.getSizeInBits();
3457   unsigned ShAmt = 0;
3458   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
3459     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3460       ShAmt = N01->getZExtValue();
3461       // Is the shift amount a multiple of size of VT?
3462       if ((ShAmt & (EVTBits-1)) == 0) {
3463         N0 = N0.getOperand(0);
3464         if (N0.getValueType().getSizeInBits() <= EVTBits)
3465           return SDValue();
3466       }
3467     }
3468   }
3469
3470   // Do not generate loads of non-round integer types since these can
3471   // be expensive (and would be wrong if the type is not byte sized).
3472   if (isa<LoadSDNode>(N0) && N0.hasOneUse() && EVT.isRound() &&
3473       cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits() > EVTBits &&
3474       // Do not change the width of a volatile load.
3475       !cast<LoadSDNode>(N0)->isVolatile()) {
3476     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3477     MVT PtrType = N0.getOperand(1).getValueType();
3478
3479     // For big endian targets, we need to adjust the offset to the pointer to
3480     // load the correct bytes.
3481     if (TLI.isBigEndian()) {
3482       unsigned LVTStoreBits = LN0->getMemoryVT().getStoreSizeInBits();
3483       unsigned EVTStoreBits = EVT.getStoreSizeInBits();
3484       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3485     }
3486
3487     uint64_t PtrOff =  ShAmt / 8;
3488     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3489     SDValue NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(),
3490                                  PtrType, LN0->getBasePtr(),
3491                                  DAG.getConstant(PtrOff, PtrType));
3492     AddToWorkList(NewPtr.getNode());
3493
3494     SDValue Load = (ExtType == ISD::NON_EXTLOAD)
3495       ? DAG.getLoad(VT, N0.getDebugLoc(), LN0->getChain(), NewPtr,
3496                     LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
3497                     LN0->isVolatile(), NewAlign)
3498       : DAG.getExtLoad(ExtType, N0.getDebugLoc(), VT, LN0->getChain(), NewPtr,
3499                        LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
3500                        EVT, LN0->isVolatile(), NewAlign);
3501
3502     // Replace the old load's chain with the new load's chain.
3503     WorkListRemover DeadNodes(*this);
3504     DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1),
3505                                   &DeadNodes);
3506
3507     // Return the new loaded value.
3508     return Load;
3509   }
3510
3511   return SDValue();
3512 }
3513
3514 SDValue DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3515   SDValue N0 = N->getOperand(0);
3516   SDValue N1 = N->getOperand(1);
3517   MVT VT = N->getValueType(0);
3518   MVT EVT = cast<VTSDNode>(N1)->getVT();
3519   unsigned VTBits = VT.getSizeInBits();
3520   unsigned EVTBits = EVT.getSizeInBits();
3521
3522   // fold (sext_in_reg c1) -> c1
3523   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3524     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, N0, N1);
3525
3526   // If the input is already sign extended, just drop the extension.
3527   if (DAG.ComputeNumSignBits(N0) >= VT.getSizeInBits()-EVTBits+1)
3528     return N0;
3529
3530   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3531   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3532       EVT.bitsLT(cast<VTSDNode>(N0.getOperand(1))->getVT())) {
3533     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
3534                        N0.getOperand(0), N1);
3535   }
3536
3537   // fold (sext_in_reg (sext x)) -> (sext x)
3538   // fold (sext_in_reg (aext x)) -> (sext x)
3539   // if x is small enough.
3540   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND) {
3541     SDValue N00 = N0.getOperand(0);
3542     if (N00.getValueType().getSizeInBits() < EVTBits)
3543       return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N00, N1);
3544   }
3545
3546   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3547   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
3548     return DAG.getZeroExtendInReg(N0, N->getDebugLoc(), EVT);
3549
3550   // fold operands of sext_in_reg based on knowledge that the top bits are not
3551   // demanded.
3552   if (SimplifyDemandedBits(SDValue(N, 0)))
3553     return SDValue(N, 0);
3554
3555   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3556   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3557   SDValue NarrowLoad = ReduceLoadWidth(N);
3558   if (NarrowLoad.getNode())
3559     return NarrowLoad;
3560
3561   // fold (sext_in_reg (srl X, 24), i8) -> (sra X, 24)
3562   // fold (sext_in_reg (srl X, 23), i8) -> (sra X, 23) iff possible.
3563   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3564   if (N0.getOpcode() == ISD::SRL) {
3565     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3566       if (ShAmt->getZExtValue()+EVTBits <= VT.getSizeInBits()) {
3567         // We can turn this into an SRA iff the input to the SRL is already sign
3568         // extended enough.
3569         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3570         if (VT.getSizeInBits()-(ShAmt->getZExtValue()+EVTBits) < InSignBits)
3571           return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT,
3572                              N0.getOperand(0), N0.getOperand(1));
3573       }
3574   }
3575
3576   // fold (sext_inreg (extload x)) -> (sextload x)
3577   if (ISD::isEXTLoad(N0.getNode()) &&
3578       ISD::isUNINDEXEDLoad(N0.getNode()) &&
3579       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3580       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3581        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
3582     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3583     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3584                                      LN0->getChain(),
3585                                      LN0->getBasePtr(), LN0->getSrcValue(),
3586                                      LN0->getSrcValueOffset(), EVT,
3587                                      LN0->isVolatile(), LN0->getAlignment());
3588     CombineTo(N, ExtLoad);
3589     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
3590     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3591   }
3592   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3593   if (ISD::isZEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3594       N0.hasOneUse() &&
3595       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3596       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3597        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
3598     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3599     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3600                                      LN0->getChain(),
3601                                      LN0->getBasePtr(), LN0->getSrcValue(),
3602                                      LN0->getSrcValueOffset(), EVT,
3603                                      LN0->isVolatile(), LN0->getAlignment());
3604     CombineTo(N, ExtLoad);
3605     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
3606     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3607   }
3608   return SDValue();
3609 }
3610
3611 SDValue DAGCombiner::visitTRUNCATE(SDNode *N) {
3612   SDValue N0 = N->getOperand(0);
3613   MVT VT = N->getValueType(0);
3614
3615   // noop truncate
3616   if (N0.getValueType() == N->getValueType(0))
3617     return N0;
3618   // fold (truncate c1) -> c1
3619   if (isa<ConstantSDNode>(N0))
3620     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0);
3621   // fold (truncate (truncate x)) -> (truncate x)
3622   if (N0.getOpcode() == ISD::TRUNCATE)
3623     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
3624   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3625   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3626       N0.getOpcode() == ISD::ANY_EXTEND) {
3627     if (N0.getOperand(0).getValueType().bitsLT(VT))
3628       // if the source is smaller than the dest, we still need an extend
3629       return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
3630                          N0.getOperand(0));
3631     else if (N0.getOperand(0).getValueType().bitsGT(VT))
3632       // if the source is larger than the dest, than we just need the truncate
3633       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
3634     else
3635       // if the source and dest are the same type, we can drop both the extend
3636       // and the truncate
3637       return N0.getOperand(0);
3638   }
3639
3640   // See if we can simplify the input to this truncate through knowledge that
3641   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3642   // -> trunc y
3643   SDValue Shorter =
3644     GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
3645                                              VT.getSizeInBits()));
3646   if (Shorter.getNode())
3647     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Shorter);
3648
3649   // fold (truncate (load x)) -> (smaller load x)
3650   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3651   return ReduceLoadWidth(N);
3652 }
3653
3654 static SDNode *getBuildPairElt(SDNode *N, unsigned i) {
3655   SDValue Elt = N->getOperand(i);
3656   if (Elt.getOpcode() != ISD::MERGE_VALUES)
3657     return Elt.getNode();
3658   return Elt.getOperand(Elt.getResNo()).getNode();
3659 }
3660
3661 /// CombineConsecutiveLoads - build_pair (load, load) -> load
3662 /// if load locations are consecutive.
3663 SDValue DAGCombiner::CombineConsecutiveLoads(SDNode *N, MVT VT) {
3664   assert(N->getOpcode() == ISD::BUILD_PAIR);
3665
3666   SDNode *LD1 = getBuildPairElt(N, 0);
3667   if (!ISD::isNON_EXTLoad(LD1) || !LD1->hasOneUse())
3668     return SDValue();
3669   MVT LD1VT = LD1->getValueType(0);
3670   SDNode *LD2 = getBuildPairElt(N, 1);
3671   const MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
3672
3673   if (ISD::isNON_EXTLoad(LD2) &&
3674       LD2->hasOneUse() &&
3675       // If both are volatile this would reduce the number of volatile loads.
3676       // If one is volatile it might be ok, but play conservative and bail out.
3677       !cast<LoadSDNode>(LD1)->isVolatile() &&
3678       !cast<LoadSDNode>(LD2)->isVolatile() &&
3679       TLI.isConsecutiveLoad(LD2, LD1, LD1VT.getSizeInBits()/8, 1, MFI)) {
3680     LoadSDNode *LD = cast<LoadSDNode>(LD1);
3681     unsigned Align = LD->getAlignment();
3682     unsigned NewAlign = TLI.getTargetData()->
3683       getABITypeAlignment(VT.getTypeForMVT());
3684
3685     if (NewAlign <= Align &&
3686         (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT)))
3687       return DAG.getLoad(VT, N->getDebugLoc(), LD->getChain(), LD->getBasePtr(),
3688                          LD->getSrcValue(), LD->getSrcValueOffset(),
3689                          false, Align);
3690   }
3691
3692   return SDValue();
3693 }
3694
3695 SDValue DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3696   SDValue N0 = N->getOperand(0);
3697   MVT VT = N->getValueType(0);
3698
3699   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3700   // Only do this before legalize, since afterward the target may be depending
3701   // on the bitconvert.
3702   // First check to see if this is all constant.
3703   if (!LegalTypes &&
3704       N0.getOpcode() == ISD::BUILD_VECTOR && N0.getNode()->hasOneUse() &&
3705       VT.isVector()) {
3706     bool isSimple = true;
3707     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3708       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3709           N0.getOperand(i).getOpcode() != ISD::Constant &&
3710           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3711         isSimple = false;
3712         break;
3713       }
3714
3715     MVT DestEltVT = N->getValueType(0).getVectorElementType();
3716     assert(!DestEltVT.isVector() &&
3717            "Element type of vector ValueType must not be vector!");
3718     if (isSimple)
3719       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.getNode(), DestEltVT);
3720   }
3721
3722   // If the input is a constant, let getNode fold it.
3723   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3724     SDValue Res = DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(), VT, N0);
3725     if (Res.getNode() != N) return Res;
3726   }
3727
3728   // (conv (conv x, t1), t2) -> (conv x, t2)
3729   if (N0.getOpcode() == ISD::BIT_CONVERT)
3730     return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(), VT,
3731                        N0.getOperand(0));
3732
3733   // fold (conv (load x)) -> (load (conv*)x)
3734   // If the resultant load doesn't need a higher alignment than the original!
3735   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
3736       // Do not change the width of a volatile load.
3737       !cast<LoadSDNode>(N0)->isVolatile() &&
3738       (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT))) {
3739     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3740     unsigned Align = TLI.getTargetData()->
3741       getABITypeAlignment(VT.getTypeForMVT());
3742     unsigned OrigAlign = LN0->getAlignment();
3743
3744     if (Align <= OrigAlign) {
3745       SDValue Load = DAG.getLoad(VT, N->getDebugLoc(), LN0->getChain(),
3746                                  LN0->getBasePtr(),
3747                                  LN0->getSrcValue(), LN0->getSrcValueOffset(),
3748                                  LN0->isVolatile(), OrigAlign);
3749       AddToWorkList(N);
3750       CombineTo(N0.getNode(),
3751                 DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
3752                             N0.getValueType(), Load),
3753                 Load.getValue(1));
3754       return Load;
3755     }
3756   }
3757
3758   // fold (bitconvert (fneg x)) -> (xor (bitconvert x), signbit)
3759   // fold (bitconvert (fabs x)) -> (and (bitconvert x), (not signbit))
3760   // This often reduces constant pool loads.
3761   if ((N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FABS) &&
3762       N0.getNode()->hasOneUse() && VT.isInteger() && !VT.isVector()) {
3763     SDValue NewConv = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(), VT,
3764                                   N0.getOperand(0));
3765     AddToWorkList(NewConv.getNode());
3766
3767     APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
3768     if (N0.getOpcode() == ISD::FNEG)
3769       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
3770                          NewConv, DAG.getConstant(SignBit, VT));
3771     assert(N0.getOpcode() == ISD::FABS);
3772     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3773                        NewConv, DAG.getConstant(~SignBit, VT));
3774   }
3775
3776   // fold (bitconvert (fcopysign cst, x)) ->
3777   //         (or (and (bitconvert x), sign), (and cst, (not sign)))
3778   // Note that we don't handle (copysign x, cst) because this can always be
3779   // folded to an fneg or fabs.
3780   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse() &&
3781       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
3782       VT.isInteger() && !VT.isVector()) {
3783     unsigned OrigXWidth = N0.getOperand(1).getValueType().getSizeInBits();
3784     MVT IntXVT = MVT::getIntegerVT(OrigXWidth);
3785     if (TLI.isTypeLegal(IntXVT) || !LegalTypes) {
3786       SDValue X = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
3787                               IntXVT, N0.getOperand(1));
3788       AddToWorkList(X.getNode());
3789
3790       // If X has a different width than the result/lhs, sext it or truncate it.
3791       unsigned VTWidth = VT.getSizeInBits();
3792       if (OrigXWidth < VTWidth) {
3793         X = DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, X);
3794         AddToWorkList(X.getNode());
3795       } else if (OrigXWidth > VTWidth) {
3796         // To get the sign bit in the right place, we have to shift it right
3797         // before truncating.
3798         X = DAG.getNode(ISD::SRL, X.getDebugLoc(),
3799                         X.getValueType(), X,
3800                         DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
3801         AddToWorkList(X.getNode());
3802         X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
3803         AddToWorkList(X.getNode());
3804       }
3805
3806       APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
3807       X = DAG.getNode(ISD::AND, X.getDebugLoc(), VT,
3808                       X, DAG.getConstant(SignBit, VT));
3809       AddToWorkList(X.getNode());
3810
3811       SDValue Cst = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
3812                                 VT, N0.getOperand(0));
3813       Cst = DAG.getNode(ISD::AND, Cst.getDebugLoc(), VT,
3814                         Cst, DAG.getConstant(~SignBit, VT));
3815       AddToWorkList(Cst.getNode());
3816
3817       return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, X, Cst);
3818     }
3819   }
3820
3821   // bitconvert(build_pair(ld, ld)) -> ld iff load locations are consecutive.
3822   if (N0.getOpcode() == ISD::BUILD_PAIR) {
3823     SDValue CombineLD = CombineConsecutiveLoads(N0.getNode(), VT);
3824     if (CombineLD.getNode())
3825       return CombineLD;
3826   }
3827
3828   return SDValue();
3829 }
3830
3831 SDValue DAGCombiner::visitBUILD_PAIR(SDNode *N) {
3832   MVT VT = N->getValueType(0);
3833   return CombineConsecutiveLoads(N, VT);
3834 }
3835
3836 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3837 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3838 /// destination element value type.
3839 SDValue DAGCombiner::
3840 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT DstEltVT) {
3841   MVT SrcEltVT = BV->getOperand(0).getValueType();
3842
3843   // If this is already the right type, we're done.
3844   if (SrcEltVT == DstEltVT) return SDValue(BV, 0);
3845
3846   unsigned SrcBitSize = SrcEltVT.getSizeInBits();
3847   unsigned DstBitSize = DstEltVT.getSizeInBits();
3848
3849   // If this is a conversion of N elements of one type to N elements of another
3850   // type, convert each element.  This handles FP<->INT cases.
3851   if (SrcBitSize == DstBitSize) {
3852     SmallVector<SDValue, 8> Ops;
3853     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3854       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, BV->getDebugLoc(),
3855                                 DstEltVT, BV->getOperand(i)));
3856       AddToWorkList(Ops.back().getNode());
3857     }
3858     MVT VT = MVT::getVectorVT(DstEltVT,
3859                               BV->getValueType(0).getVectorNumElements());
3860     return DAG.getBUILD_VECTOR(VT, BV->getDebugLoc(), &Ops[0], Ops.size());
3861   }
3862
3863   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3864   // handle annoying details of growing/shrinking FP values, we convert them to
3865   // int first.
3866   if (SrcEltVT.isFloatingPoint()) {
3867     // Convert the input float vector to a int vector where the elements are the
3868     // same sizes.
3869     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3870     MVT IntVT = MVT::getIntegerVT(SrcEltVT.getSizeInBits());
3871     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).getNode();
3872     SrcEltVT = IntVT;
3873   }
3874
3875   // Now we know the input is an integer vector.  If the output is a FP type,
3876   // convert to integer first, then to FP of the right size.
3877   if (DstEltVT.isFloatingPoint()) {
3878     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3879     MVT TmpVT = MVT::getIntegerVT(DstEltVT.getSizeInBits());
3880     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).getNode();
3881
3882     // Next, convert to FP elements of the same size.
3883     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3884   }
3885
3886   // Okay, we know the src/dst types are both integers of differing types.
3887   // Handling growing first.
3888   assert(SrcEltVT.isInteger() && DstEltVT.isInteger());
3889   if (SrcBitSize < DstBitSize) {
3890     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3891
3892     SmallVector<SDValue, 8> Ops;
3893     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3894          i += NumInputsPerOutput) {
3895       bool isLE = TLI.isLittleEndian();
3896       APInt NewBits = APInt(DstBitSize, 0);
3897       bool EltIsUndef = true;
3898       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3899         // Shift the previously computed bits over.
3900         NewBits <<= SrcBitSize;
3901         SDValue Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3902         if (Op.getOpcode() == ISD::UNDEF) continue;
3903         EltIsUndef = false;
3904
3905         NewBits |=
3906           APInt(cast<ConstantSDNode>(Op)->getAPIntValue()).zext(DstBitSize);
3907       }
3908
3909       if (EltIsUndef)
3910         Ops.push_back(DAG.getUNDEF(DstEltVT));
3911       else
3912         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3913     }
3914
3915     MVT VT = MVT::getVectorVT(DstEltVT, Ops.size());
3916     return DAG.getBUILD_VECTOR(VT, BV->getDebugLoc(), &Ops[0], Ops.size());
3917   }
3918
3919   // Finally, this must be the case where we are shrinking elements: each input
3920   // turns into multiple outputs.
3921   bool isS2V = ISD::isScalarToVector(BV);
3922   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3923   MVT VT = MVT::getVectorVT(DstEltVT, NumOutputsPerInput*BV->getNumOperands());
3924   SmallVector<SDValue, 8> Ops;
3925
3926   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3927     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3928       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3929         Ops.push_back(DAG.getUNDEF(DstEltVT));
3930       continue;
3931     }
3932
3933     APInt OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getAPIntValue();
3934
3935     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3936       APInt ThisVal = APInt(OpVal).trunc(DstBitSize);
3937       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3938       if (isS2V && i == 0 && j == 0 && APInt(ThisVal).zext(SrcBitSize) == OpVal)
3939         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
3940         return DAG.getNode(ISD::SCALAR_TO_VECTOR, BV->getDebugLoc(), VT,
3941                            Ops[0]);
3942       OpVal = OpVal.lshr(DstBitSize);
3943     }
3944
3945     // For big endian targets, swap the order of the pieces of each element.
3946     if (TLI.isBigEndian())
3947       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3948   }
3949
3950   return DAG.getBUILD_VECTOR(VT, BV->getDebugLoc(), &Ops[0], Ops.size());
3951 }
3952
3953 SDValue DAGCombiner::visitFADD(SDNode *N) {
3954   SDValue N0 = N->getOperand(0);
3955   SDValue N1 = N->getOperand(1);
3956   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3957   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3958   MVT VT = N->getValueType(0);
3959
3960   // fold vector ops
3961   if (VT.isVector()) {
3962     SDValue FoldedVOp = SimplifyVBinOp(N);
3963     if (FoldedVOp.getNode()) return FoldedVOp;
3964   }
3965
3966   // fold (fadd c1, c2) -> (fadd c1, c2)
3967   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3968     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N1);
3969   // canonicalize constant to RHS
3970   if (N0CFP && !N1CFP)
3971     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N1, N0);
3972   // fold (fadd A, 0) -> A
3973   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
3974     return N0;
3975   // fold (fadd A, (fneg B)) -> (fsub A, B)
3976   if (isNegatibleForFree(N1, LegalOperations) == 2)
3977     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0,
3978                        GetNegatedExpression(N1, DAG, LegalOperations));
3979   // fold (fadd (fneg A), B) -> (fsub B, A)
3980   if (isNegatibleForFree(N0, LegalOperations) == 2)
3981     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N1,
3982                        GetNegatedExpression(N0, DAG, LegalOperations));
3983
3984   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3985   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3986       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3987     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0.getOperand(0),
3988                        DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
3989                                    N0.getOperand(1), N1));
3990
3991   return SDValue();
3992 }
3993
3994 SDValue DAGCombiner::visitFSUB(SDNode *N) {
3995   SDValue N0 = N->getOperand(0);
3996   SDValue N1 = N->getOperand(1);
3997   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3998   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3999   MVT VT = N->getValueType(0);
4000
4001   // fold vector ops
4002   if (VT.isVector()) {
4003     SDValue FoldedVOp = SimplifyVBinOp(N);
4004     if (FoldedVOp.getNode()) return FoldedVOp;
4005   }
4006
4007   // fold (fsub c1, c2) -> c1-c2
4008   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4009     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0, N1);
4010   // fold (fsub A, 0) -> A
4011   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4012     return N0;
4013   // fold (fsub 0, B) -> -B
4014   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
4015     if (isNegatibleForFree(N1, LegalOperations))
4016       return GetNegatedExpression(N1, DAG, LegalOperations);
4017     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4018       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N1);
4019   }
4020   // fold (fsub A, (fneg B)) -> (fadd A, B)
4021   if (isNegatibleForFree(N1, LegalOperations))
4022     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0,
4023                        GetNegatedExpression(N1, DAG, LegalOperations));
4024
4025   return SDValue();
4026 }
4027
4028 SDValue DAGCombiner::visitFMUL(SDNode *N) {
4029   SDValue N0 = N->getOperand(0);
4030   SDValue N1 = N->getOperand(1);
4031   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4032   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4033   MVT VT = N->getValueType(0);
4034
4035   // fold vector ops
4036   if (VT.isVector()) {
4037     SDValue FoldedVOp = SimplifyVBinOp(N);
4038     if (FoldedVOp.getNode()) return FoldedVOp;
4039   }
4040
4041   // fold (fmul c1, c2) -> c1*c2
4042   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4043     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0, N1);
4044   // canonicalize constant to RHS
4045   if (N0CFP && !N1CFP)
4046     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N1, N0);
4047   // fold (fmul A, 0) -> 0
4048   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4049     return N1;
4050   // fold (fmul X, 2.0) -> (fadd X, X)
4051   if (N1CFP && N1CFP->isExactlyValue(+2.0))
4052     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N0);
4053   // fold (fmul X, (fneg 1.0)) -> (fneg X)
4054   if (N1CFP && N1CFP->isExactlyValue(-1.0))
4055     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4056       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N0);
4057
4058   // fold (fmul (fneg X), (fneg Y)) -> (fmul X, Y)
4059   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4060     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4061       // Both can be negated for free, check to see if at least one is cheaper
4062       // negated.
4063       if (LHSNeg == 2 || RHSNeg == 2)
4064         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
4065                            GetNegatedExpression(N0, DAG, LegalOperations),
4066                            GetNegatedExpression(N1, DAG, LegalOperations));
4067     }
4068   }
4069
4070   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
4071   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
4072       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
4073     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0.getOperand(0),
4074                        DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
4075                                    N0.getOperand(1), N1));
4076
4077   return SDValue();
4078 }
4079
4080 SDValue DAGCombiner::visitFDIV(SDNode *N) {
4081   SDValue N0 = N->getOperand(0);
4082   SDValue N1 = N->getOperand(1);
4083   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4084   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4085   MVT VT = N->getValueType(0);
4086
4087   // fold vector ops
4088   if (VT.isVector()) {
4089     SDValue FoldedVOp = SimplifyVBinOp(N);
4090     if (FoldedVOp.getNode()) return FoldedVOp;
4091   }
4092
4093   // fold (fdiv c1, c2) -> c1/c2
4094   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4095     return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT, N0, N1);
4096
4097
4098   // (fdiv (fneg X), (fneg Y)) -> (fdiv X, Y)
4099   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4100     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4101       // Both can be negated for free, check to see if at least one is cheaper
4102       // negated.
4103       if (LHSNeg == 2 || RHSNeg == 2)
4104         return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT,
4105                            GetNegatedExpression(N0, DAG, LegalOperations),
4106                            GetNegatedExpression(N1, DAG, LegalOperations));
4107     }
4108   }
4109
4110   return SDValue();
4111 }
4112
4113 SDValue DAGCombiner::visitFREM(SDNode *N) {
4114   SDValue N0 = N->getOperand(0);
4115   SDValue N1 = N->getOperand(1);
4116   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4117   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4118   MVT VT = N->getValueType(0);
4119
4120   // fold (frem c1, c2) -> fmod(c1,c2)
4121   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4122     return DAG.getNode(ISD::FREM, N->getDebugLoc(), VT, N0, N1);
4123
4124   return SDValue();
4125 }
4126
4127 SDValue DAGCombiner::visitFCOPYSIGN(SDNode *N) {
4128   SDValue N0 = N->getOperand(0);
4129   SDValue N1 = N->getOperand(1);
4130   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4131   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4132   MVT VT = N->getValueType(0);
4133
4134   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
4135     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT, N0, N1);
4136
4137   if (N1CFP) {
4138     const APFloat& V = N1CFP->getValueAPF();
4139     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
4140     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
4141     if (!V.isNegative()) {
4142       if (!LegalOperations || TLI.isOperationLegal(ISD::FABS, VT))
4143         return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4144     } else {
4145       if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4146         return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT,
4147                            DAG.getNode(ISD::FABS, N0.getDebugLoc(), VT, N0));
4148     }
4149   }
4150
4151   // copysign(fabs(x), y) -> copysign(x, y)
4152   // copysign(fneg(x), y) -> copysign(x, y)
4153   // copysign(copysign(x,z), y) -> copysign(x, y)
4154   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
4155       N0.getOpcode() == ISD::FCOPYSIGN)
4156     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4157                        N0.getOperand(0), N1);
4158
4159   // copysign(x, abs(y)) -> abs(x)
4160   if (N1.getOpcode() == ISD::FABS)
4161     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4162
4163   // copysign(x, copysign(y,z)) -> copysign(x, z)
4164   if (N1.getOpcode() == ISD::FCOPYSIGN)
4165     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4166                        N0, N1.getOperand(1));
4167
4168   // copysign(x, fp_extend(y)) -> copysign(x, y)
4169   // copysign(x, fp_round(y)) -> copysign(x, y)
4170   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
4171     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4172                        N0, N1.getOperand(0));
4173
4174   return SDValue();
4175 }
4176
4177 SDValue DAGCombiner::visitSINT_TO_FP(SDNode *N) {
4178   SDValue N0 = N->getOperand(0);
4179   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4180   MVT VT = N->getValueType(0);
4181   MVT OpVT = N0.getValueType();
4182
4183   // fold (sint_to_fp c1) -> c1fp
4184   if (N0C && OpVT != MVT::ppcf128)
4185     return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
4186
4187   // If the input is a legal type, and SINT_TO_FP is not legal on this target,
4188   // but UINT_TO_FP is legal on this target, try to convert.
4189   if (!TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT) &&
4190       TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT)) {
4191     // If the sign bit is known to be zero, we can change this to UINT_TO_FP.
4192     if (DAG.SignBitIsZero(N0))
4193       return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
4194   }
4195
4196   return SDValue();
4197 }
4198
4199 SDValue DAGCombiner::visitUINT_TO_FP(SDNode *N) {
4200   SDValue N0 = N->getOperand(0);
4201   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4202   MVT VT = N->getValueType(0);
4203   MVT OpVT = N0.getValueType();
4204
4205   // fold (uint_to_fp c1) -> c1fp
4206   if (N0C && OpVT != MVT::ppcf128)
4207     return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
4208
4209   // If the input is a legal type, and UINT_TO_FP is not legal on this target,
4210   // but SINT_TO_FP is legal on this target, try to convert.
4211   if (!TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT) &&
4212       TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT)) {
4213     // If the sign bit is known to be zero, we can change this to SINT_TO_FP.
4214     if (DAG.SignBitIsZero(N0))
4215       return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
4216   }
4217
4218   return SDValue();
4219 }
4220
4221 SDValue DAGCombiner::visitFP_TO_SINT(SDNode *N) {
4222   SDValue N0 = N->getOperand(0);
4223   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4224   MVT VT = N->getValueType(0);
4225
4226   // fold (fp_to_sint c1fp) -> c1
4227   if (N0CFP)
4228     return DAG.getNode(ISD::FP_TO_SINT, N->getDebugLoc(), VT, N0);
4229
4230   return SDValue();
4231 }
4232
4233 SDValue DAGCombiner::visitFP_TO_UINT(SDNode *N) {
4234   SDValue N0 = N->getOperand(0);
4235   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4236   MVT VT = N->getValueType(0);
4237
4238   // fold (fp_to_uint c1fp) -> c1
4239   if (N0CFP && VT != MVT::ppcf128)
4240     return DAG.getNode(ISD::FP_TO_UINT, N->getDebugLoc(), VT, N0);
4241
4242   return SDValue();
4243 }
4244
4245 SDValue DAGCombiner::visitFP_ROUND(SDNode *N) {
4246   SDValue N0 = N->getOperand(0);
4247   SDValue N1 = N->getOperand(1);
4248   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4249   MVT VT = N->getValueType(0);
4250
4251   // fold (fp_round c1fp) -> c1fp
4252   if (N0CFP && N0.getValueType() != MVT::ppcf128)
4253     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0, N1);
4254
4255   // fold (fp_round (fp_extend x)) -> x
4256   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
4257     return N0.getOperand(0);
4258
4259   // fold (fp_round (fp_round x)) -> (fp_round x)
4260   if (N0.getOpcode() == ISD::FP_ROUND) {
4261     // This is a value preserving truncation if both round's are.
4262     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
4263                    N0.getNode()->getConstantOperandVal(1) == 1;
4264     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0.getOperand(0),
4265                        DAG.getIntPtrConstant(IsTrunc));
4266   }
4267
4268   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
4269   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse()) {
4270     SDValue Tmp = DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(), VT,
4271                               N0.getOperand(0), N1);
4272     AddToWorkList(Tmp.getNode());
4273     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4274                        Tmp, N0.getOperand(1));
4275   }
4276
4277   return SDValue();
4278 }
4279
4280 SDValue DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
4281   SDValue N0 = N->getOperand(0);
4282   MVT VT = N->getValueType(0);
4283   MVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
4284   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4285
4286   // fold (fp_round_inreg c1fp) -> c1fp
4287   if (N0CFP && (TLI.isTypeLegal(EVT) || !LegalTypes)) {
4288     SDValue Round = DAG.getConstantFP(*N0CFP->getConstantFPValue(), EVT);
4289     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, Round);
4290   }
4291
4292   return SDValue();
4293 }
4294
4295 SDValue DAGCombiner::visitFP_EXTEND(SDNode *N) {
4296   SDValue N0 = N->getOperand(0);
4297   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4298   MVT VT = N->getValueType(0);
4299
4300   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
4301   if (N->hasOneUse() &&
4302       N->use_begin()->getOpcode() == ISD::FP_ROUND)
4303     return SDValue();
4304
4305   // fold (fp_extend c1fp) -> c1fp
4306   if (N0CFP && VT != MVT::ppcf128)
4307     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, N0);
4308
4309   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
4310   // value of X.
4311   if (N0.getOpcode() == ISD::FP_ROUND
4312       && N0.getNode()->getConstantOperandVal(1) == 1) {
4313     SDValue In = N0.getOperand(0);
4314     if (In.getValueType() == VT) return In;
4315     if (VT.bitsLT(In.getValueType()))
4316       return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT,
4317                          In, N0.getOperand(1));
4318     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, In);
4319   }
4320
4321   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
4322   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
4323       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4324        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
4325     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4326     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
4327                                      LN0->getChain(),
4328                                      LN0->getBasePtr(), LN0->getSrcValue(),
4329                                      LN0->getSrcValueOffset(),
4330                                      N0.getValueType(),
4331                                      LN0->isVolatile(), LN0->getAlignment());
4332     CombineTo(N, ExtLoad);
4333     CombineTo(N0.getNode(),
4334               DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(),
4335                           N0.getValueType(), ExtLoad, DAG.getIntPtrConstant(1)),
4336               ExtLoad.getValue(1));
4337     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4338   }
4339
4340   return SDValue();
4341 }
4342
4343 SDValue DAGCombiner::visitFNEG(SDNode *N) {
4344   SDValue N0 = N->getOperand(0);
4345
4346   if (isNegatibleForFree(N0, LegalOperations))
4347     return GetNegatedExpression(N0, DAG, LegalOperations);
4348
4349   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
4350   // constant pool values.
4351   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
4352       N0.getOperand(0).getValueType().isInteger() &&
4353       !N0.getOperand(0).getValueType().isVector()) {
4354     SDValue Int = N0.getOperand(0);
4355     MVT IntVT = Int.getValueType();
4356     if (IntVT.isInteger() && !IntVT.isVector()) {
4357       Int = DAG.getNode(ISD::XOR, N0.getDebugLoc(), IntVT, Int,
4358               DAG.getConstant(APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
4359       AddToWorkList(Int.getNode());
4360       return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(),
4361                          N->getValueType(0), Int);
4362     }
4363   }
4364
4365   return SDValue();
4366 }
4367
4368 SDValue DAGCombiner::visitFABS(SDNode *N) {
4369   SDValue N0 = N->getOperand(0);
4370   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4371   MVT VT = N->getValueType(0);
4372
4373   // fold (fabs c1) -> fabs(c1)
4374   if (N0CFP && VT != MVT::ppcf128)
4375     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4376   // fold (fabs (fabs x)) -> (fabs x)
4377   if (N0.getOpcode() == ISD::FABS)
4378     return N->getOperand(0);
4379   // fold (fabs (fneg x)) -> (fabs x)
4380   // fold (fabs (fcopysign x, y)) -> (fabs x)
4381   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
4382     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0.getOperand(0));
4383
4384   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
4385   // constant pool values.
4386   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
4387       N0.getOperand(0).getValueType().isInteger() &&
4388       !N0.getOperand(0).getValueType().isVector()) {
4389     SDValue Int = N0.getOperand(0);
4390     MVT IntVT = Int.getValueType();
4391     if (IntVT.isInteger() && !IntVT.isVector()) {
4392       Int = DAG.getNode(ISD::AND, N0.getDebugLoc(), IntVT, Int,
4393              DAG.getConstant(~APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
4394       AddToWorkList(Int.getNode());
4395       return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(),
4396                          N->getValueType(0), Int);
4397     }
4398   }
4399
4400   return SDValue();
4401 }
4402
4403 SDValue DAGCombiner::visitBRCOND(SDNode *N) {
4404   SDValue Chain = N->getOperand(0);
4405   SDValue N1 = N->getOperand(1);
4406   SDValue N2 = N->getOperand(2);
4407   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
4408
4409   // never taken branch, fold to chain
4410   if (N1C && N1C->isNullValue())
4411     return Chain;
4412   // unconditional branch
4413   if (N1C && N1C->getAPIntValue() == 1)
4414     return DAG.getNode(ISD::BR, N->getDebugLoc(), MVT::Other, Chain, N2);
4415   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
4416   // on the target.
4417   if (N1.getOpcode() == ISD::SETCC &&
4418       TLI.isOperationLegalOrCustom(ISD::BR_CC, MVT::Other)) {
4419     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
4420                        Chain, N1.getOperand(2),
4421                        N1.getOperand(0), N1.getOperand(1), N2);
4422   }
4423
4424   return SDValue();
4425 }
4426
4427 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
4428 //
4429 SDValue DAGCombiner::visitBR_CC(SDNode *N) {
4430   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
4431   SDValue CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
4432
4433   // Use SimplifySetCC to simplify SETCC's.
4434   SDValue Simp = SimplifySetCC(TLI.getSetCCResultType(CondLHS.getValueType()),
4435                                CondLHS, CondRHS, CC->get(), N->getDebugLoc(),
4436                                false);
4437   if (Simp.getNode()) AddToWorkList(Simp.getNode());
4438
4439   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.getNode());
4440
4441   // fold br_cc true, dest -> br dest (unconditional branch)
4442   if (SCCC && !SCCC->isNullValue())
4443     return DAG.getNode(ISD::BR, N->getDebugLoc(), MVT::Other,
4444                        N->getOperand(0), N->getOperand(4));
4445   // fold br_cc false, dest -> unconditional fall through
4446   if (SCCC && SCCC->isNullValue())
4447     return N->getOperand(0);
4448
4449   // fold to a simpler setcc
4450   if (Simp.getNode() && Simp.getOpcode() == ISD::SETCC)
4451     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
4452                        N->getOperand(0), Simp.getOperand(2),
4453                        Simp.getOperand(0), Simp.getOperand(1),
4454                        N->getOperand(4));
4455
4456   return SDValue();
4457 }
4458
4459 /// CombineToPreIndexedLoadStore - Try turning a load / store into a
4460 /// pre-indexed load / store when the base pointer is an add or subtract
4461 /// and it has other uses besides the load / store. After the
4462 /// transformation, the new indexed load / store has effectively folded
4463 /// the add / subtract in and all of its other uses are redirected to the
4464 /// new load / store.
4465 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
4466   if (!LegalOperations)
4467     return false;
4468
4469   bool isLoad = true;
4470   SDValue Ptr;
4471   MVT VT;
4472   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4473     if (LD->isIndexed())
4474       return false;
4475     VT = LD->getMemoryVT();
4476     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
4477         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
4478       return false;
4479     Ptr = LD->getBasePtr();
4480   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4481     if (ST->isIndexed())
4482       return false;
4483     VT = ST->getMemoryVT();
4484     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
4485         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
4486       return false;
4487     Ptr = ST->getBasePtr();
4488     isLoad = false;
4489   } else {
4490     return false;
4491   }
4492
4493   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
4494   // out.  There is no reason to make this a preinc/predec.
4495   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
4496       Ptr.getNode()->hasOneUse())
4497     return false;
4498
4499   // Ask the target to do addressing mode selection.
4500   SDValue BasePtr;
4501   SDValue Offset;
4502   ISD::MemIndexedMode AM = ISD::UNINDEXED;
4503   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
4504     return false;
4505   // Don't create a indexed load / store with zero offset.
4506   if (isa<ConstantSDNode>(Offset) &&
4507       cast<ConstantSDNode>(Offset)->isNullValue())
4508     return false;
4509
4510   // Try turning it into a pre-indexed load / store except when:
4511   // 1) The new base ptr is a frame index.
4512   // 2) If N is a store and the new base ptr is either the same as or is a
4513   //    predecessor of the value being stored.
4514   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
4515   //    that would create a cycle.
4516   // 4) All uses are load / store ops that use it as old base ptr.
4517
4518   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
4519   // (plus the implicit offset) to a register to preinc anyway.
4520   if (isa<FrameIndexSDNode>(BasePtr))
4521     return false;
4522
4523   // Check #2.
4524   if (!isLoad) {
4525     SDValue Val = cast<StoreSDNode>(N)->getValue();
4526     if (Val == BasePtr || BasePtr.getNode()->isPredecessorOf(Val.getNode()))
4527       return false;
4528   }
4529
4530   // Now check for #3 and #4.
4531   bool RealUse = false;
4532   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
4533          E = Ptr.getNode()->use_end(); I != E; ++I) {
4534     SDNode *Use = *I;
4535     if (Use == N)
4536       continue;
4537     if (Use->isPredecessorOf(N))
4538       return false;
4539
4540     if (!((Use->getOpcode() == ISD::LOAD &&
4541            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
4542           (Use->getOpcode() == ISD::STORE &&
4543            cast<StoreSDNode>(Use)->getBasePtr() == Ptr)))
4544       RealUse = true;
4545   }
4546
4547   if (!RealUse)
4548     return false;
4549
4550   SDValue Result;
4551   if (isLoad)
4552     Result = DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
4553                                 BasePtr, Offset, AM);
4554   else
4555     Result = DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
4556                                  BasePtr, Offset, AM);
4557   ++PreIndexedNodes;
4558   ++NodesCombined;
4559   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
4560   DOUT << "\nWith: "; DEBUG(Result.getNode()->dump(&DAG));
4561   DOUT << '\n';
4562   WorkListRemover DeadNodes(*this);
4563   if (isLoad) {
4564     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
4565                                   &DeadNodes);
4566     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
4567                                   &DeadNodes);
4568   } else {
4569     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
4570                                   &DeadNodes);
4571   }
4572
4573   // Finally, since the node is now dead, remove it from the graph.
4574   DAG.DeleteNode(N);
4575
4576   // Replace the uses of Ptr with uses of the updated base value.
4577   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
4578                                 &DeadNodes);
4579   removeFromWorkList(Ptr.getNode());
4580   DAG.DeleteNode(Ptr.getNode());
4581
4582   return true;
4583 }
4584
4585 /// CombineToPostIndexedLoadStore - Try to combine a load / store with a
4586 /// add / sub of the base pointer node into a post-indexed load / store.
4587 /// The transformation folded the add / subtract into the new indexed
4588 /// load / store effectively and all of its uses are redirected to the
4589 /// new load / store.
4590 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
4591   if (!LegalOperations)
4592     return false;
4593
4594   bool isLoad = true;
4595   SDValue Ptr;
4596   MVT VT;
4597   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4598     if (LD->isIndexed())
4599       return false;
4600     VT = LD->getMemoryVT();
4601     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
4602         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
4603       return false;
4604     Ptr = LD->getBasePtr();
4605   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4606     if (ST->isIndexed())
4607       return false;
4608     VT = ST->getMemoryVT();
4609     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
4610         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
4611       return false;
4612     Ptr = ST->getBasePtr();
4613     isLoad = false;
4614   } else {
4615     return false;
4616   }
4617
4618   if (Ptr.getNode()->hasOneUse())
4619     return false;
4620
4621   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
4622          E = Ptr.getNode()->use_end(); I != E; ++I) {
4623     SDNode *Op = *I;
4624     if (Op == N ||
4625         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
4626       continue;
4627
4628     SDValue BasePtr;
4629     SDValue Offset;
4630     ISD::MemIndexedMode AM = ISD::UNINDEXED;
4631     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
4632       if (Ptr == Offset)
4633         std::swap(BasePtr, Offset);
4634       if (Ptr != BasePtr)
4635         continue;
4636       // Don't create a indexed load / store with zero offset.
4637       if (isa<ConstantSDNode>(Offset) &&
4638           cast<ConstantSDNode>(Offset)->isNullValue())
4639         continue;
4640
4641       // Try turning it into a post-indexed load / store except when
4642       // 1) All uses are load / store ops that use it as base ptr.
4643       // 2) Op must be independent of N, i.e. Op is neither a predecessor
4644       //    nor a successor of N. Otherwise, if Op is folded that would
4645       //    create a cycle.
4646
4647       // Check for #1.
4648       bool TryNext = false;
4649       for (SDNode::use_iterator II = BasePtr.getNode()->use_begin(),
4650              EE = BasePtr.getNode()->use_end(); II != EE; ++II) {
4651         SDNode *Use = *II;
4652         if (Use == Ptr.getNode())
4653           continue;
4654
4655         // If all the uses are load / store addresses, then don't do the
4656         // transformation.
4657         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
4658           bool RealUse = false;
4659           for (SDNode::use_iterator III = Use->use_begin(),
4660                  EEE = Use->use_end(); III != EEE; ++III) {
4661             SDNode *UseUse = *III;
4662             if (!((UseUse->getOpcode() == ISD::LOAD &&
4663                    cast<LoadSDNode>(UseUse)->getBasePtr().getNode() == Use) ||
4664                   (UseUse->getOpcode() == ISD::STORE &&
4665                    cast<StoreSDNode>(UseUse)->getBasePtr().getNode() == Use)))
4666               RealUse = true;
4667           }
4668
4669           if (!RealUse) {
4670             TryNext = true;
4671             break;
4672           }
4673         }
4674       }
4675
4676       if (TryNext)
4677         continue;
4678
4679       // Check for #2
4680       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
4681         SDValue Result = isLoad
4682           ? DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
4683                                BasePtr, Offset, AM)
4684           : DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
4685                                 BasePtr, Offset, AM);
4686         ++PostIndexedNodes;
4687         ++NodesCombined;
4688         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
4689         DOUT << "\nWith: "; DEBUG(Result.getNode()->dump(&DAG));
4690         DOUT << '\n';
4691         WorkListRemover DeadNodes(*this);
4692         if (isLoad) {
4693           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
4694                                         &DeadNodes);
4695           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
4696                                         &DeadNodes);
4697         } else {
4698           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
4699                                         &DeadNodes);
4700         }
4701
4702         // Finally, since the node is now dead, remove it from the graph.
4703         DAG.DeleteNode(N);
4704
4705         // Replace the uses of Use with uses of the updated base value.
4706         DAG.ReplaceAllUsesOfValueWith(SDValue(Op, 0),
4707                                       Result.getValue(isLoad ? 1 : 0),
4708                                       &DeadNodes);
4709         removeFromWorkList(Op);
4710         DAG.DeleteNode(Op);
4711         return true;
4712       }
4713     }
4714   }
4715
4716   return false;
4717 }
4718
4719 /// InferAlignment - If we can infer some alignment information from this
4720 /// pointer, return it.
4721 static unsigned InferAlignment(SDValue Ptr, SelectionDAG &DAG) {
4722   // If this is a direct reference to a stack slot, use information about the
4723   // stack slot's alignment.
4724   int FrameIdx = 1 << 31;
4725   int64_t FrameOffset = 0;
4726   if (FrameIndexSDNode *FI = dyn_cast<FrameIndexSDNode>(Ptr)) {
4727     FrameIdx = FI->getIndex();
4728   } else if (Ptr.getOpcode() == ISD::ADD &&
4729              isa<ConstantSDNode>(Ptr.getOperand(1)) &&
4730              isa<FrameIndexSDNode>(Ptr.getOperand(0))) {
4731     FrameIdx = cast<FrameIndexSDNode>(Ptr.getOperand(0))->getIndex();
4732     FrameOffset = Ptr.getConstantOperandVal(1);
4733   }
4734
4735   if (FrameIdx != (1 << 31)) {
4736     // FIXME: Handle FI+CST.
4737     const MachineFrameInfo &MFI = *DAG.getMachineFunction().getFrameInfo();
4738     if (MFI.isFixedObjectIndex(FrameIdx)) {
4739       int64_t ObjectOffset = MFI.getObjectOffset(FrameIdx) + FrameOffset;
4740
4741       // The alignment of the frame index can be determined from its offset from
4742       // the incoming frame position.  If the frame object is at offset 32 and
4743       // the stack is guaranteed to be 16-byte aligned, then we know that the
4744       // object is 16-byte aligned.
4745       unsigned StackAlign = DAG.getTarget().getFrameInfo()->getStackAlignment();
4746       unsigned Align = MinAlign(ObjectOffset, StackAlign);
4747
4748       // Finally, the frame object itself may have a known alignment.  Factor
4749       // the alignment + offset into a new alignment.  For example, if we know
4750       // the  FI is 8 byte aligned, but the pointer is 4 off, we really have a
4751       // 4-byte alignment of the resultant pointer.  Likewise align 4 + 4-byte
4752       // offset = 4-byte alignment, align 4 + 1-byte offset = align 1, etc.
4753       unsigned FIInfoAlign = MinAlign(MFI.getObjectAlignment(FrameIdx),
4754                                       FrameOffset);
4755       return std::max(Align, FIInfoAlign);
4756     }
4757   }
4758
4759   return 0;
4760 }
4761
4762 SDValue DAGCombiner::visitLOAD(SDNode *N) {
4763   LoadSDNode *LD  = cast<LoadSDNode>(N);
4764   SDValue Chain = LD->getChain();
4765   SDValue Ptr   = LD->getBasePtr();
4766
4767   // Try to infer better alignment information than the load already has.
4768   if (!Fast && LD->isUnindexed()) {
4769     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4770       if (Align > LD->getAlignment())
4771         return DAG.getExtLoad(LD->getExtensionType(), N->getDebugLoc(),
4772                               LD->getValueType(0),
4773                               Chain, Ptr, LD->getSrcValue(),
4774                               LD->getSrcValueOffset(), LD->getMemoryVT(),
4775                               LD->isVolatile(), Align);
4776     }
4777   }
4778
4779   // If load is not volatile and there are no uses of the loaded value (and
4780   // the updated indexed value in case of indexed loads), change uses of the
4781   // chain value into uses of the chain input (i.e. delete the dead load).
4782   if (!LD->isVolatile()) {
4783     if (N->getValueType(1) == MVT::Other) {
4784       // Unindexed loads.
4785       if (N->hasNUsesOfValue(0, 0)) {
4786         // It's not safe to use the two value CombineTo variant here. e.g.
4787         // v1, chain2 = load chain1, loc
4788         // v2, chain3 = load chain2, loc
4789         // v3         = add v2, c
4790         // Now we replace use of chain2 with chain1.  This makes the second load
4791         // isomorphic to the one we are deleting, and thus makes this load live.
4792         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4793         DOUT << "\nWith chain: "; DEBUG(Chain.getNode()->dump(&DAG));
4794         DOUT << "\n";
4795         WorkListRemover DeadNodes(*this);
4796         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Chain, &DeadNodes);
4797
4798         if (N->use_empty()) {
4799           removeFromWorkList(N);
4800           DAG.DeleteNode(N);
4801         }
4802
4803         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4804       }
4805     } else {
4806       // Indexed loads.
4807       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
4808       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
4809         SDValue Undef = DAG.getUNDEF(N->getValueType(0));
4810         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4811         DOUT << "\nWith: "; DEBUG(Undef.getNode()->dump(&DAG));
4812         DOUT << " and 2 other values\n";
4813         WorkListRemover DeadNodes(*this);
4814         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Undef, &DeadNodes);
4815         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1),
4816                                       DAG.getUNDEF(N->getValueType(1)),
4817                                       &DeadNodes);
4818         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 2), Chain, &DeadNodes);
4819         removeFromWorkList(N);
4820         DAG.DeleteNode(N);
4821         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4822       }
4823     }
4824   }
4825
4826   // If this load is directly stored, replace the load value with the stored
4827   // value.
4828   // TODO: Handle store large -> read small portion.
4829   // TODO: Handle TRUNCSTORE/LOADEXT
4830   if (LD->getExtensionType() == ISD::NON_EXTLOAD &&
4831       !LD->isVolatile()) {
4832     if (ISD::isNON_TRUNCStore(Chain.getNode())) {
4833       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4834       if (PrevST->getBasePtr() == Ptr &&
4835           PrevST->getValue().getValueType() == N->getValueType(0))
4836       return CombineTo(N, Chain.getOperand(1), Chain);
4837     }
4838   }
4839
4840   if (CombinerAA) {
4841     // Walk up chain skipping non-aliasing memory nodes.
4842     SDValue BetterChain = FindBetterChain(N, Chain);
4843
4844     // If there is a better chain.
4845     if (Chain != BetterChain) {
4846       SDValue ReplLoad;
4847
4848       // Replace the chain to void dependency.
4849       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4850         ReplLoad = DAG.getLoad(N->getValueType(0), LD->getDebugLoc(),
4851                                BetterChain, Ptr,
4852                                LD->getSrcValue(), LD->getSrcValueOffset(),
4853                                LD->isVolatile(), LD->getAlignment());
4854       } else {
4855         ReplLoad = DAG.getExtLoad(LD->getExtensionType(), LD->getDebugLoc(),
4856                                   LD->getValueType(0),
4857                                   BetterChain, Ptr, LD->getSrcValue(),
4858                                   LD->getSrcValueOffset(),
4859                                   LD->getMemoryVT(),
4860                                   LD->isVolatile(),
4861                                   LD->getAlignment());
4862       }
4863
4864       // Create token factor to keep old chain connected.
4865       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
4866                                   MVT::Other, Chain, ReplLoad.getValue(1));
4867
4868       // Replace uses with load result and token factor. Don't add users
4869       // to work list.
4870       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4871     }
4872   }
4873
4874   // Try transforming N to an indexed load.
4875   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4876     return SDValue(N, 0);
4877
4878   return SDValue();
4879 }
4880
4881 SDValue DAGCombiner::visitSTORE(SDNode *N) {
4882   StoreSDNode *ST  = cast<StoreSDNode>(N);
4883   SDValue Chain = ST->getChain();
4884   SDValue Value = ST->getValue();
4885   SDValue Ptr   = ST->getBasePtr();
4886
4887   // Try to infer better alignment information than the store already has.
4888   if (!Fast && ST->isUnindexed()) {
4889     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4890       if (Align > ST->getAlignment())
4891         return DAG.getTruncStore(Chain, N->getDebugLoc(), Value,
4892                                  Ptr, ST->getSrcValue(),
4893                                  ST->getSrcValueOffset(), ST->getMemoryVT(),
4894                                  ST->isVolatile(), Align);
4895     }
4896   }
4897
4898   // If this is a store of a bit convert, store the input value if the
4899   // resultant store does not need a higher alignment than the original.
4900   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4901       ST->isUnindexed()) {
4902     unsigned OrigAlign = ST->getAlignment();
4903     MVT SVT = Value.getOperand(0).getValueType();
4904     unsigned Align = TLI.getTargetData()->
4905       getABITypeAlignment(SVT.getTypeForMVT());
4906     if (Align <= OrigAlign &&
4907         ((!LegalOperations && !ST->isVolatile()) ||
4908          TLI.isOperationLegalOrCustom(ISD::STORE, SVT)))
4909       return DAG.getStore(Chain, N->getDebugLoc(), Value.getOperand(0),
4910                           Ptr, ST->getSrcValue(),
4911                           ST->getSrcValueOffset(), ST->isVolatile(), OrigAlign);
4912   }
4913
4914   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4915   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4916     // NOTE: If the original store is volatile, this transform must not increase
4917     // the number of stores.  For example, on x86-32 an f64 can be stored in one
4918     // processor operation but an i64 (which is not legal) requires two.  So the
4919     // transform should not be done in this case.
4920     if (Value.getOpcode() != ISD::TargetConstantFP) {
4921       SDValue Tmp;
4922       switch (CFP->getValueType(0).getSimpleVT()) {
4923       default: assert(0 && "Unknown FP type");
4924       case MVT::f80:    // We don't do this for these yet.
4925       case MVT::f128:
4926       case MVT::ppcf128:
4927         break;
4928       case MVT::f32:
4929         if (((TLI.isTypeLegal(MVT::i32) || !LegalTypes) && !LegalOperations &&
4930              !ST->isVolatile()) ||
4931             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
4932           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4933                               bitcastToAPInt().getZExtValue(), MVT::i32);
4934           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
4935                               Ptr, ST->getSrcValue(),
4936                               ST->getSrcValueOffset(), ST->isVolatile(),
4937                               ST->getAlignment());
4938         }
4939         break;
4940       case MVT::f64:
4941         if (((TLI.isTypeLegal(MVT::i64) || !LegalTypes) && !LegalOperations &&
4942              !ST->isVolatile()) ||
4943             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i64)) {
4944           Tmp = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
4945                                 getZExtValue(), MVT::i64);
4946           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
4947                               Ptr, ST->getSrcValue(),
4948                               ST->getSrcValueOffset(), ST->isVolatile(),
4949                               ST->getAlignment());
4950         } else if (!ST->isVolatile() &&
4951                    TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
4952           // Many FP stores are not made apparent until after legalize, e.g. for
4953           // argument passing.  Since this is so common, custom legalize the
4954           // 64-bit integer store into two 32-bit stores.
4955           uint64_t Val = CFP->getValueAPF().bitcastToAPInt().getZExtValue();
4956           SDValue Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4957           SDValue Hi = DAG.getConstant(Val >> 32, MVT::i32);
4958           if (TLI.isBigEndian()) std::swap(Lo, Hi);
4959
4960           int SVOffset = ST->getSrcValueOffset();
4961           unsigned Alignment = ST->getAlignment();
4962           bool isVolatile = ST->isVolatile();
4963
4964           SDValue St0 = DAG.getStore(Chain, ST->getDebugLoc(), Lo,
4965                                      Ptr, ST->getSrcValue(),
4966                                      ST->getSrcValueOffset(),
4967                                      isVolatile, ST->getAlignment());
4968           Ptr = DAG.getNode(ISD::ADD, N->getDebugLoc(), Ptr.getValueType(), Ptr,
4969                             DAG.getConstant(4, Ptr.getValueType()));
4970           SVOffset += 4;
4971           Alignment = MinAlign(Alignment, 4U);
4972           SDValue St1 = DAG.getStore(Chain, ST->getDebugLoc(), Hi,
4973                                      Ptr, ST->getSrcValue(),
4974                                      SVOffset, isVolatile, Alignment);
4975           return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
4976                              St0, St1);
4977         }
4978
4979         break;
4980       }
4981     }
4982   }
4983
4984   if (CombinerAA) {
4985     // Walk up chain skipping non-aliasing memory nodes.
4986     SDValue BetterChain = FindBetterChain(N, Chain);
4987
4988     // If there is a better chain.
4989     if (Chain != BetterChain) {
4990       // Replace the chain to avoid dependency.
4991       SDValue ReplStore;
4992       if (ST->isTruncatingStore()) {
4993         ReplStore = DAG.getTruncStore(BetterChain, N->getDebugLoc(), Value, Ptr,
4994                                       ST->getSrcValue(),ST->getSrcValueOffset(),
4995                                       ST->getMemoryVT(),
4996                                       ST->isVolatile(), ST->getAlignment());
4997       } else {
4998         ReplStore = DAG.getStore(BetterChain, N->getDebugLoc(), Value, Ptr,
4999                                  ST->getSrcValue(), ST->getSrcValueOffset(),
5000                                  ST->isVolatile(), ST->getAlignment());
5001       }
5002
5003       // Create token to keep both nodes around.
5004       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
5005                                   MVT::Other, Chain, ReplStore);
5006
5007       // Don't add users to work list.
5008       return CombineTo(N, Token, false);
5009     }
5010   }
5011
5012   // Try transforming N to an indexed store.
5013   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
5014     return SDValue(N, 0);
5015
5016   // FIXME: is there such a thing as a truncating indexed store?
5017   if (ST->isTruncatingStore() && ST->isUnindexed() &&
5018       Value.getValueType().isInteger()) {
5019     // See if we can simplify the input to this truncstore with knowledge that
5020     // only the low bits are being used.  For example:
5021     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
5022     SDValue Shorter =
5023       GetDemandedBits(Value,
5024                       APInt::getLowBitsSet(Value.getValueSizeInBits(),
5025                                            ST->getMemoryVT().getSizeInBits()));
5026     AddToWorkList(Value.getNode());
5027     if (Shorter.getNode())
5028       return DAG.getTruncStore(Chain, N->getDebugLoc(), Shorter,
5029                                Ptr, ST->getSrcValue(),
5030                                ST->getSrcValueOffset(), ST->getMemoryVT(),
5031                                ST->isVolatile(), ST->getAlignment());
5032
5033     // Otherwise, see if we can simplify the operation with
5034     // SimplifyDemandedBits, which only works if the value has a single use.
5035     if (SimplifyDemandedBits(Value,
5036                              APInt::getLowBitsSet(
5037                                Value.getValueSizeInBits(),
5038                                ST->getMemoryVT().getSizeInBits())))
5039       return SDValue(N, 0);
5040   }
5041
5042   // If this is a load followed by a store to the same location, then the store
5043   // is dead/noop.
5044   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
5045     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
5046         ST->isUnindexed() && !ST->isVolatile() &&
5047         // There can't be any side effects between the load and store, such as
5048         // a call or store.
5049         Chain.reachesChainWithoutSideEffects(SDValue(Ld, 1))) {
5050       // The store is dead, remove it.
5051       return Chain;
5052     }
5053   }
5054
5055   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
5056   // truncating store.  We can do this even if this is already a truncstore.
5057   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
5058       && Value.getNode()->hasOneUse() && ST->isUnindexed() &&
5059       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
5060                             ST->getMemoryVT())) {
5061     return DAG.getTruncStore(Chain, N->getDebugLoc(), Value.getOperand(0),
5062                              Ptr, ST->getSrcValue(),
5063                              ST->getSrcValueOffset(), ST->getMemoryVT(),
5064                              ST->isVolatile(), ST->getAlignment());
5065   }
5066
5067   return SDValue();
5068 }
5069
5070 SDValue DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
5071   SDValue InVec = N->getOperand(0);
5072   SDValue InVal = N->getOperand(1);
5073   SDValue EltNo = N->getOperand(2);
5074
5075   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
5076   // vector with the inserted element.
5077   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
5078     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
5079     SmallVector<SDValue, 8> Ops(InVec.getNode()->op_begin(),
5080                                 InVec.getNode()->op_end());
5081     if (Elt < Ops.size())
5082       Ops[Elt] = InVal;
5083     return DAG.getBUILD_VECTOR(InVec.getValueType(), N->getDebugLoc(),
5084                                &Ops[0], Ops.size());
5085   }
5086
5087   return SDValue();
5088 }
5089
5090 SDValue DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
5091   // (vextract (scalar_to_vector val, 0) -> val
5092   SDValue InVec = N->getOperand(0);
5093
5094  if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR)
5095    return InVec.getOperand(0);
5096
5097   // Perform only after legalization to ensure build_vector / vector_shuffle
5098   // optimizations have already been done.
5099   if (!LegalOperations) return SDValue();
5100
5101   // (vextract (v4f32 load $addr), c) -> (f32 load $addr+c*size)
5102   // (vextract (v4f32 s2v (f32 load $addr)), c) -> (f32 load $addr+c*size)
5103   // (vextract (v4f32 shuffle (load $addr), <1,u,u,u>), 0) -> (f32 load $addr)
5104   SDValue EltNo = N->getOperand(1);
5105
5106   if (isa<ConstantSDNode>(EltNo)) {
5107     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
5108     bool NewLoad = false;
5109     bool BCNumEltsChanged = false;
5110     MVT VT = InVec.getValueType();
5111     MVT EVT = VT.getVectorElementType();
5112     MVT LVT = EVT;
5113
5114     if (InVec.getOpcode() == ISD::BIT_CONVERT) {
5115       MVT BCVT = InVec.getOperand(0).getValueType();
5116       if (!BCVT.isVector() || EVT.bitsGT(BCVT.getVectorElementType()))
5117         return SDValue();
5118       if (VT.getVectorNumElements() != BCVT.getVectorNumElements())
5119         BCNumEltsChanged = true;
5120       InVec = InVec.getOperand(0);
5121       EVT = BCVT.getVectorElementType();
5122       NewLoad = true;
5123     }
5124
5125     LoadSDNode *LN0 = NULL;
5126     if (ISD::isNormalLoad(InVec.getNode())) {
5127       LN0 = cast<LoadSDNode>(InVec);
5128     } else if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
5129                InVec.getOperand(0).getValueType() == EVT &&
5130                ISD::isNormalLoad(InVec.getOperand(0).getNode())) {
5131       LN0 = cast<LoadSDNode>(InVec.getOperand(0));
5132     } else if (InVec.getOpcode() == ISD::VECTOR_SHUFFLE) {
5133       // (vextract (vector_shuffle (load $addr), v2, <1, u, u, u>), 1)
5134       // =>
5135       // (load $addr+1*size)
5136
5137       // If the bit convert changed the number of elements, it is unsafe
5138       // to examine the mask.
5139       if (BCNumEltsChanged)
5140         return SDValue();
5141       unsigned Idx = cast<ConstantSDNode>(InVec.getOperand(2).
5142                                           getOperand(Elt))->getZExtValue();
5143       unsigned NumElems = InVec.getOperand(2).getNumOperands();
5144       InVec = (Idx < NumElems) ? InVec.getOperand(0) : InVec.getOperand(1);
5145       if (InVec.getOpcode() == ISD::BIT_CONVERT)
5146         InVec = InVec.getOperand(0);
5147       if (ISD::isNormalLoad(InVec.getNode())) {
5148         LN0 = cast<LoadSDNode>(InVec);
5149         Elt = (Idx < NumElems) ? Idx : Idx - NumElems;
5150       }
5151     }
5152
5153     if (!LN0 || !LN0->hasOneUse() || LN0->isVolatile())
5154       return SDValue();
5155
5156     unsigned Align = LN0->getAlignment();
5157     if (NewLoad) {
5158       // Check the resultant load doesn't need a higher alignment than the
5159       // original load.
5160       unsigned NewAlign =
5161         TLI.getTargetData()->getABITypeAlignment(LVT.getTypeForMVT());
5162
5163       if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, LVT))
5164         return SDValue();
5165
5166       Align = NewAlign;
5167     }
5168
5169     SDValue NewPtr = LN0->getBasePtr();
5170     if (Elt) {
5171       unsigned PtrOff = LVT.getSizeInBits() * Elt / 8;
5172       MVT PtrType = NewPtr.getValueType();
5173       if (TLI.isBigEndian())
5174         PtrOff = VT.getSizeInBits() / 8 - PtrOff;
5175       NewPtr = DAG.getNode(ISD::ADD, N->getDebugLoc(), PtrType, NewPtr,
5176                            DAG.getConstant(PtrOff, PtrType));
5177     }
5178
5179     return DAG.getLoad(LVT, N->getDebugLoc(), LN0->getChain(), NewPtr,
5180                        LN0->getSrcValue(), LN0->getSrcValueOffset(),
5181                        LN0->isVolatile(), Align);
5182   }
5183
5184   return SDValue();
5185 }
5186
5187 SDValue DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
5188   unsigned NumInScalars = N->getNumOperands();
5189   MVT VT = N->getValueType(0);
5190   unsigned NumElts = VT.getVectorNumElements();
5191   MVT EltType = VT.getVectorElementType();
5192
5193   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
5194   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
5195   // at most two distinct vectors, turn this into a shuffle node.
5196   SDValue VecIn1, VecIn2;
5197   for (unsigned i = 0; i != NumInScalars; ++i) {
5198     // Ignore undef inputs.
5199     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
5200
5201     // If this input is something other than a EXTRACT_VECTOR_ELT with a
5202     // constant index, bail out.
5203     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
5204         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
5205       VecIn1 = VecIn2 = SDValue(0, 0);
5206       break;
5207     }
5208
5209     // If the input vector type disagrees with the result of the build_vector,
5210     // we can't make a shuffle.
5211     SDValue ExtractedFromVec = N->getOperand(i).getOperand(0);
5212     if (ExtractedFromVec.getValueType() != VT) {
5213       VecIn1 = VecIn2 = SDValue(0, 0);
5214       break;
5215     }
5216
5217     // Otherwise, remember this.  We allow up to two distinct input vectors.
5218     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
5219       continue;
5220
5221     if (VecIn1.getNode() == 0) {
5222       VecIn1 = ExtractedFromVec;
5223     } else if (VecIn2.getNode() == 0) {
5224       VecIn2 = ExtractedFromVec;
5225     } else {
5226       // Too many inputs.
5227       VecIn1 = VecIn2 = SDValue(0, 0);
5228       break;
5229     }
5230   }
5231
5232   // If everything is good, we can make a shuffle operation.
5233   if (VecIn1.getNode()) {
5234     SmallVector<SDValue, 8> BuildVecIndices;
5235     for (unsigned i = 0; i != NumInScalars; ++i) {
5236       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
5237         BuildVecIndices.push_back(DAG.getUNDEF(TLI.getPointerTy()));
5238         continue;
5239       }
5240
5241       SDValue Extract = N->getOperand(i);
5242
5243       // If extracting from the first vector, just use the index directly.
5244       if (Extract.getOperand(0) == VecIn1) {
5245         BuildVecIndices.push_back(Extract.getOperand(1));
5246         continue;
5247       }
5248
5249       // Otherwise, use InIdx + VecSize
5250       unsigned Idx =
5251         cast<ConstantSDNode>(Extract.getOperand(1))->getZExtValue();
5252       BuildVecIndices.push_back(DAG.getIntPtrConstant(Idx+NumInScalars));
5253     }
5254
5255     // Add count and size info.
5256     MVT BuildVecVT = MVT::getVectorVT(TLI.getPointerTy(), NumElts);
5257     if (!TLI.isTypeLegal(BuildVecVT) && LegalTypes)
5258       return SDValue();
5259
5260     // Return the new VECTOR_SHUFFLE node.
5261     SDValue Ops[5];
5262     Ops[0] = VecIn1;
5263     if (VecIn2.getNode()) {
5264       Ops[1] = VecIn2;
5265     } else {
5266       // Use an undef build_vector as input for the second operand.
5267       std::vector<SDValue> UnOps(NumInScalars,
5268                                  DAG.getUNDEF(EltType));
5269       Ops[1] = DAG.getBUILD_VECTOR(VT, N->getDebugLoc(),
5270                                    &UnOps[0], UnOps.size());
5271       AddToWorkList(Ops[1].getNode());
5272     }
5273
5274     Ops[2] = DAG.getBUILD_VECTOR(BuildVecVT, N->getDebugLoc(),
5275                                 &BuildVecIndices[0], BuildVecIndices.size());
5276     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getDebugLoc(), VT, Ops, 3);
5277   }
5278
5279   return SDValue();
5280 }
5281
5282 SDValue DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
5283   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
5284   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
5285   // inputs come from at most two distinct vectors, turn this into a shuffle
5286   // node.
5287
5288   // If we only have one input vector, we don't need to do any concatenation.
5289   if (N->getNumOperands() == 1)
5290     return N->getOperand(0);
5291
5292   return SDValue();
5293 }
5294
5295 SDValue DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
5296   SDValue ShufMask = N->getOperand(2);
5297   unsigned NumElts = ShufMask.getNumOperands();
5298
5299   SDValue N0 = N->getOperand(0);
5300   SDValue N1 = N->getOperand(1);
5301
5302   assert(N0.getValueType().getVectorNumElements() == NumElts &&
5303         "Vector shuffle must be normalized in DAG");
5304
5305   // If the shuffle mask is an identity operation on the LHS, return the LHS.
5306   bool isIdentity = true;
5307   for (unsigned i = 0; i != NumElts; ++i) {
5308     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
5309         cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() != i) {
5310       isIdentity = false;
5311       break;
5312     }
5313   }
5314   if (isIdentity) return N->getOperand(0);
5315
5316   // If the shuffle mask is an identity operation on the RHS, return the RHS.
5317   isIdentity = true;
5318   for (unsigned i = 0; i != NumElts; ++i) {
5319     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
5320         cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() !=
5321           i+NumElts) {
5322       isIdentity = false;
5323       break;
5324     }
5325   }
5326   if (isIdentity) return N->getOperand(1);
5327
5328   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
5329   // needed at all.
5330   bool isUnary = true;
5331   bool isSplat = true;
5332   int VecNum = -1;
5333   unsigned BaseIdx = 0;
5334   for (unsigned i = 0; i != NumElts; ++i)
5335     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
5336       unsigned Idx=cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue();
5337       int V = (Idx < NumElts) ? 0 : 1;
5338       if (VecNum == -1) {
5339         VecNum = V;
5340         BaseIdx = Idx;
5341       } else {
5342         if (BaseIdx != Idx)
5343           isSplat = false;
5344         if (VecNum != V) {
5345           isUnary = false;
5346           break;
5347         }
5348       }
5349     }
5350
5351   // Normalize unary shuffle so the RHS is undef.
5352   if (isUnary && VecNum == 1)
5353     std::swap(N0, N1);
5354
5355   // If it is a splat, check if the argument vector is a build_vector with
5356   // all scalar elements the same.
5357   if (isSplat) {
5358     SDNode *V = N0.getNode();
5359
5360     // If this is a bit convert that changes the element type of the vector but
5361     // not the number of vector elements, look through it.  Be careful not to
5362     // look though conversions that change things like v4f32 to v2f64.
5363     if (V->getOpcode() == ISD::BIT_CONVERT) {
5364       SDValue ConvInput = V->getOperand(0);
5365       if (ConvInput.getValueType().isVector() &&
5366           ConvInput.getValueType().getVectorNumElements() == NumElts)
5367         V = ConvInput.getNode();
5368     }
5369
5370     if (V->getOpcode() == ISD::BUILD_VECTOR) {
5371       unsigned NumElems = V->getNumOperands();
5372       if (NumElems > BaseIdx) {
5373         SDValue Base;
5374         bool AllSame = true;
5375         for (unsigned i = 0; i != NumElems; ++i) {
5376           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
5377             Base = V->getOperand(i);
5378             break;
5379           }
5380         }
5381         // Splat of <u, u, u, u>, return <u, u, u, u>
5382         if (!Base.getNode())
5383           return N0;
5384         for (unsigned i = 0; i != NumElems; ++i) {
5385           if (V->getOperand(i) != Base) {
5386             AllSame = false;
5387             break;
5388           }
5389         }
5390         // Splat of <x, x, x, x>, return <x, x, x, x>
5391         if (AllSame)
5392           return N0;
5393       }
5394     }
5395   }
5396
5397   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
5398   // into an undef.
5399   if (isUnary || N0 == N1) {
5400     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
5401     // first operand.
5402     SmallVector<SDValue, 8> MappedOps;
5403
5404     for (unsigned i = 0; i != NumElts; ++i) {
5405       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
5406           cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() <
5407             NumElts) {
5408         MappedOps.push_back(ShufMask.getOperand(i));
5409       } else {
5410         unsigned NewIdx =
5411           cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() -
5412           NumElts;
5413         MappedOps.push_back(DAG.getConstant(NewIdx,
5414                                         ShufMask.getOperand(i).getValueType()));
5415       }
5416     }
5417
5418     ShufMask = DAG.getBUILD_VECTOR(ShufMask.getValueType(), N->getDebugLoc(),
5419                                    &MappedOps[0], MappedOps.size());
5420     AddToWorkList(ShufMask.getNode());
5421     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getDebugLoc(),
5422                        N->getValueType(0), N0,
5423                        DAG.getUNDEF(N->getValueType(0)),
5424                        ShufMask);
5425   }
5426
5427   return SDValue();
5428 }
5429
5430 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
5431 /// an AND to a vector_shuffle with the destination vector and a zero vector.
5432 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
5433 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
5434 SDValue DAGCombiner::XformToShuffleWithZero(SDNode *N) {
5435   SDValue LHS = N->getOperand(0);
5436   SDValue RHS = N->getOperand(1);
5437   if (N->getOpcode() == ISD::AND) {
5438     if (RHS.getOpcode() == ISD::BIT_CONVERT)
5439       RHS = RHS.getOperand(0);
5440     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
5441       std::vector<SDValue> IdxOps;
5442       unsigned NumOps = RHS.getNumOperands();
5443       unsigned NumElts = NumOps;
5444       for (unsigned i = 0; i != NumElts; ++i) {
5445         SDValue Elt = RHS.getOperand(i);
5446         if (!isa<ConstantSDNode>(Elt))
5447           return SDValue();
5448         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
5449           IdxOps.push_back(DAG.getIntPtrConstant(i));
5450         else if (cast<ConstantSDNode>(Elt)->isNullValue())
5451           IdxOps.push_back(DAG.getIntPtrConstant(NumElts));
5452         else
5453           return SDValue();
5454       }
5455
5456       // Let's see if the target supports this vector_shuffle.
5457       if (!TLI.isVectorClearMaskLegal(IdxOps, TLI.getPointerTy(), DAG))
5458         return SDValue();
5459
5460       // Return the new VECTOR_SHUFFLE node.
5461       MVT EVT = RHS.getValueType().getVectorElementType();
5462       MVT VT = MVT::getVectorVT(EVT, NumElts);
5463       MVT MaskVT = MVT::getVectorVT(TLI.getPointerTy(), NumElts);
5464       std::vector<SDValue> Ops;
5465       LHS = DAG.getNode(ISD::BIT_CONVERT, LHS.getDebugLoc(), VT, LHS);
5466       Ops.push_back(LHS);
5467       AddToWorkList(LHS.getNode());
5468       std::vector<SDValue> ZeroOps(NumElts, DAG.getConstant(0, EVT));
5469       Ops.push_back(DAG.getBUILD_VECTOR(VT, N->getDebugLoc(),
5470                                         &ZeroOps[0], ZeroOps.size()));
5471       Ops.push_back(DAG.getBUILD_VECTOR(MaskVT, N->getDebugLoc(),
5472                                         &IdxOps[0], IdxOps.size()));
5473       SDValue Result = DAG.getNode(ISD::VECTOR_SHUFFLE, N->getDebugLoc(),
5474                                    VT, &Ops[0], Ops.size());
5475
5476       if (VT != N->getValueType(0))
5477         Result = DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(),
5478                              N->getValueType(0), Result);
5479
5480       return Result;
5481     }
5482   }
5483
5484   return SDValue();
5485 }
5486
5487 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
5488 SDValue DAGCombiner::SimplifyVBinOp(SDNode *N) {
5489   // After legalize, the target may be depending on adds and other
5490   // binary ops to provide legal ways to construct constants or other
5491   // things. Simplifying them may result in a loss of legality.
5492   if (LegalOperations) return SDValue();
5493
5494   MVT VT = N->getValueType(0);
5495   assert(VT.isVector() && "SimplifyVBinOp only works on vectors!");
5496
5497   MVT EltType = VT.getVectorElementType();
5498   SDValue LHS = N->getOperand(0);
5499   SDValue RHS = N->getOperand(1);
5500   SDValue Shuffle = XformToShuffleWithZero(N);
5501   if (Shuffle.getNode()) return Shuffle;
5502
5503   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
5504   // this operation.
5505   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
5506       RHS.getOpcode() == ISD::BUILD_VECTOR) {
5507     SmallVector<SDValue, 8> Ops;
5508     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
5509       SDValue LHSOp = LHS.getOperand(i);
5510       SDValue RHSOp = RHS.getOperand(i);
5511       // If these two elements can't be folded, bail out.
5512       if ((LHSOp.getOpcode() != ISD::UNDEF &&
5513            LHSOp.getOpcode() != ISD::Constant &&
5514            LHSOp.getOpcode() != ISD::ConstantFP) ||
5515           (RHSOp.getOpcode() != ISD::UNDEF &&
5516            RHSOp.getOpcode() != ISD::Constant &&
5517            RHSOp.getOpcode() != ISD::ConstantFP))
5518         break;
5519
5520       // Can't fold divide by zero.
5521       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
5522           N->getOpcode() == ISD::FDIV) {
5523         if ((RHSOp.getOpcode() == ISD::Constant &&
5524              cast<ConstantSDNode>(RHSOp.getNode())->isNullValue()) ||
5525             (RHSOp.getOpcode() == ISD::ConstantFP &&
5526              cast<ConstantFPSDNode>(RHSOp.getNode())->getValueAPF().isZero()))
5527           break;
5528       }
5529
5530       Ops.push_back(DAG.getNode(N->getOpcode(), LHS.getDebugLoc(),
5531                                 EltType, LHSOp, RHSOp));
5532       AddToWorkList(Ops.back().getNode());
5533       assert((Ops.back().getOpcode() == ISD::UNDEF ||
5534               Ops.back().getOpcode() == ISD::Constant ||
5535               Ops.back().getOpcode() == ISD::ConstantFP) &&
5536              "Scalar binop didn't fold!");
5537     }
5538
5539     if (Ops.size() == LHS.getNumOperands()) {
5540       MVT VT = LHS.getValueType();
5541       return DAG.getBUILD_VECTOR(VT, N->getDebugLoc(), &Ops[0], Ops.size());
5542     }
5543   }
5544
5545   return SDValue();
5546 }
5547
5548 SDValue DAGCombiner::SimplifySelect(DebugLoc DL, SDValue N0,
5549                                     SDValue N1, SDValue N2){
5550   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
5551
5552   SDValue SCC = SimplifySelectCC(DL, N0.getOperand(0), N0.getOperand(1), N1, N2,
5553                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
5554
5555   // If we got a simplified select_cc node back from SimplifySelectCC, then
5556   // break it down into a new SETCC node, and a new SELECT node, and then return
5557   // the SELECT node, since we were called with a SELECT node.
5558   if (SCC.getNode()) {
5559     // Check to see if we got a select_cc back (to turn into setcc/select).
5560     // Otherwise, just return whatever node we got back, like fabs.
5561     if (SCC.getOpcode() == ISD::SELECT_CC) {
5562       SDValue SETCC = DAG.getNode(ISD::SETCC, N0.getDebugLoc(),
5563                                   N0.getValueType(),
5564                                   SCC.getOperand(0), SCC.getOperand(1),
5565                                   SCC.getOperand(4));
5566       AddToWorkList(SETCC.getNode());
5567       return DAG.getNode(ISD::SELECT, SCC.getDebugLoc(), SCC.getValueType(),
5568                          SCC.getOperand(2), SCC.getOperand(3), SETCC);
5569     }
5570
5571     return SCC;
5572   }
5573   return SDValue();
5574 }
5575
5576 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
5577 /// are the two values being selected between, see if we can simplify the
5578 /// select.  Callers of this should assume that TheSelect is deleted if this
5579 /// returns true.  As such, they should return the appropriate thing (e.g. the
5580 /// node) back to the top-level of the DAG combiner loop to avoid it being
5581 /// looked at.
5582 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDValue LHS,
5583                                     SDValue RHS) {
5584
5585   // If this is a select from two identical things, try to pull the operation
5586   // through the select.
5587   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
5588     // If this is a load and the token chain is identical, replace the select
5589     // of two loads with a load through a select of the address to load from.
5590     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
5591     // constants have been dropped into the constant pool.
5592     if (LHS.getOpcode() == ISD::LOAD &&
5593         // Do not let this transformation reduce the number of volatile loads.
5594         !cast<LoadSDNode>(LHS)->isVolatile() &&
5595         !cast<LoadSDNode>(RHS)->isVolatile() &&
5596         // Token chains must be identical.
5597         LHS.getOperand(0) == RHS.getOperand(0)) {
5598       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
5599       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
5600
5601       // If this is an EXTLOAD, the VT's must match.
5602       if (LLD->getMemoryVT() == RLD->getMemoryVT()) {
5603         // FIXME: this conflates two src values, discarding one.  This is not
5604         // the right thing to do, but nothing uses srcvalues now.  When they do,
5605         // turn SrcValue into a list of locations.
5606         SDValue Addr;
5607         if (TheSelect->getOpcode() == ISD::SELECT) {
5608           // Check that the condition doesn't reach either load.  If so, folding
5609           // this will induce a cycle into the DAG.
5610           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5611               !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode())) {
5612             Addr = DAG.getNode(ISD::SELECT, TheSelect->getDebugLoc(),
5613                                LLD->getBasePtr().getValueType(),
5614                                TheSelect->getOperand(0), LLD->getBasePtr(),
5615                                RLD->getBasePtr());
5616           }
5617         } else {
5618           // Check that the condition doesn't reach either load.  If so, folding
5619           // this will induce a cycle into the DAG.
5620           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5621               !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5622               !LLD->isPredecessorOf(TheSelect->getOperand(1).getNode()) &&
5623               !RLD->isPredecessorOf(TheSelect->getOperand(1).getNode())) {
5624             Addr = DAG.getNode(ISD::SELECT_CC, TheSelect->getDebugLoc(),
5625                                LLD->getBasePtr().getValueType(),
5626                                TheSelect->getOperand(0),
5627                                TheSelect->getOperand(1),
5628                                LLD->getBasePtr(), RLD->getBasePtr(),
5629                                TheSelect->getOperand(4));
5630           }
5631         }
5632
5633         if (Addr.getNode()) {
5634           SDValue Load;
5635           if (LLD->getExtensionType() == ISD::NON_EXTLOAD) {
5636             Load = DAG.getLoad(TheSelect->getValueType(0),
5637                                TheSelect->getDebugLoc(),
5638                                LLD->getChain(),
5639                                Addr,LLD->getSrcValue(),
5640                                LLD->getSrcValueOffset(),
5641                                LLD->isVolatile(),
5642                                LLD->getAlignment());
5643           } else {
5644             Load = DAG.getExtLoad(LLD->getExtensionType(),
5645                                   TheSelect->getDebugLoc(),
5646                                   TheSelect->getValueType(0),
5647                                   LLD->getChain(), Addr, LLD->getSrcValue(),
5648                                   LLD->getSrcValueOffset(),
5649                                   LLD->getMemoryVT(),
5650                                   LLD->isVolatile(),
5651                                   LLD->getAlignment());
5652           }
5653
5654           // Users of the select now use the result of the load.
5655           CombineTo(TheSelect, Load);
5656
5657           // Users of the old loads now use the new load's chain.  We know the
5658           // old-load value is dead now.
5659           CombineTo(LHS.getNode(), Load.getValue(0), Load.getValue(1));
5660           CombineTo(RHS.getNode(), Load.getValue(0), Load.getValue(1));
5661           return true;
5662         }
5663       }
5664     }
5665   }
5666
5667   return false;
5668 }
5669
5670 SDValue DAGCombiner::SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1,
5671                                       SDValue N2, SDValue N3,
5672                                       ISD::CondCode CC, bool NotExtCompare) {
5673   MVT VT = N2.getValueType();
5674   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
5675   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
5676   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.getNode());
5677
5678   // Determine if the condition we're dealing with is constant
5679   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
5680                               N0, N1, CC, DL, false);
5681   if (SCC.getNode()) AddToWorkList(SCC.getNode());
5682   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode());
5683
5684   // fold select_cc true, x, y -> x
5685   if (SCCC && !SCCC->isNullValue())
5686     return N2;
5687   // fold select_cc false, x, y -> y
5688   if (SCCC && SCCC->isNullValue())
5689     return N3;
5690
5691   // Check to see if we can simplify the select into an fabs node
5692   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
5693     // Allow either -0.0 or 0.0
5694     if (CFP->getValueAPF().isZero()) {
5695       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
5696       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
5697           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
5698           N2 == N3.getOperand(0))
5699         return DAG.getNode(ISD::FABS, DL, VT, N0);
5700
5701       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
5702       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
5703           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
5704           N2.getOperand(0) == N3)
5705         return DAG.getNode(ISD::FABS, DL, VT, N3);
5706     }
5707   }
5708
5709   // Check to see if we can perform the "gzip trick", transforming
5710   // (select_cc setlt X, 0, A, 0) -> (and (sra X, (sub size(X), 1), A)
5711   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
5712       N0.getValueType().isInteger() &&
5713       N2.getValueType().isInteger() &&
5714       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
5715        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
5716     MVT XType = N0.getValueType();
5717     MVT AType = N2.getValueType();
5718     if (XType.bitsGE(AType)) {
5719       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
5720       // single-bit constant.
5721       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
5722         unsigned ShCtV = N2C->getAPIntValue().logBase2();
5723         ShCtV = XType.getSizeInBits()-ShCtV-1;
5724         SDValue ShCt = DAG.getConstant(ShCtV, getShiftAmountTy());
5725         SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(),
5726                                     XType, N0, ShCt);
5727         AddToWorkList(Shift.getNode());
5728
5729         if (XType.bitsGT(AType)) {
5730           Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
5731           AddToWorkList(Shift.getNode());
5732         }
5733
5734         return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
5735       }
5736
5737       SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(),
5738                                   XType, N0,
5739                                   DAG.getConstant(XType.getSizeInBits()-1,
5740                                                   getShiftAmountTy()));
5741       AddToWorkList(Shift.getNode());
5742
5743       if (XType.bitsGT(AType)) {
5744         Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
5745         AddToWorkList(Shift.getNode());
5746       }
5747
5748       return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
5749     }
5750   }
5751
5752   // fold select C, 16, 0 -> shl C, 4
5753   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
5754       TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent) {
5755
5756     // If the caller doesn't want us to simplify this into a zext of a compare,
5757     // don't do it.
5758     if (NotExtCompare && N2C->getAPIntValue() == 1)
5759       return SDValue();
5760
5761     // Get a SetCC of the condition
5762     // FIXME: Should probably make sure that setcc is legal if we ever have a
5763     // target where it isn't.
5764     SDValue Temp, SCC;
5765     // cast from setcc result type to select result type
5766     if (LegalTypes) {
5767       SCC  = DAG.getSetCC(DL, TLI.getSetCCResultType(N0.getValueType()),
5768                           N0, N1, CC);
5769       if (N2.getValueType().bitsLT(SCC.getValueType()))
5770         Temp = DAG.getZeroExtendInReg(SCC, N2.getDebugLoc(), N2.getValueType());
5771       else
5772         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
5773                            N2.getValueType(), SCC);
5774     } else {
5775       SCC  = DAG.getSetCC(N0.getDebugLoc(), MVT::i1, N0, N1, CC);
5776       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
5777                          N2.getValueType(), SCC);
5778     }
5779
5780     AddToWorkList(SCC.getNode());
5781     AddToWorkList(Temp.getNode());
5782
5783     if (N2C->getAPIntValue() == 1)
5784       return Temp;
5785
5786     // shl setcc result by log2 n2c
5787     return DAG.getNode(ISD::SHL, DL, N2.getValueType(), Temp,
5788                        DAG.getConstant(N2C->getAPIntValue().logBase2(),
5789                                        getShiftAmountTy()));
5790   }
5791
5792   // Check to see if this is the equivalent of setcc
5793   // FIXME: Turn all of these into setcc if setcc if setcc is legal
5794   // otherwise, go ahead with the folds.
5795   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
5796     MVT XType = N0.getValueType();
5797     if (!LegalOperations ||
5798         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(XType))) {
5799       SDValue Res = DAG.getSetCC(DL, TLI.getSetCCResultType(XType), N0, N1, CC);
5800       if (Res.getValueType() != VT)
5801         Res = DAG.getNode(ISD::ZERO_EXTEND, DL, VT, Res);
5802       return Res;
5803     }
5804
5805     // fold (seteq X, 0) -> (srl (ctlz X, log2(size(X))))
5806     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
5807         (!LegalOperations ||
5808          TLI.isOperationLegal(ISD::CTLZ, XType))) {
5809       SDValue Ctlz = DAG.getNode(ISD::CTLZ, N0.getDebugLoc(), XType, N0);
5810       return DAG.getNode(ISD::SRL, DL, XType, Ctlz,
5811                          DAG.getConstant(Log2_32(XType.getSizeInBits()),
5812                                          getShiftAmountTy()));
5813     }
5814     // fold (setgt X, 0) -> (srl (and (-X, ~X), size(X)-1))
5815     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
5816       SDValue NegN0 = DAG.getNode(ISD::SUB, N0.getDebugLoc(),
5817                                   XType, DAG.getConstant(0, XType), N0);
5818       SDValue NotN0 = DAG.getNOT(N0.getDebugLoc(), N0, XType);
5819       return DAG.getNode(ISD::SRL, DL, XType,
5820                          DAG.getNode(ISD::AND, DL, XType, NegN0, NotN0),
5821                          DAG.getConstant(XType.getSizeInBits()-1,
5822                                          getShiftAmountTy()));
5823     }
5824     // fold (setgt X, -1) -> (xor (srl (X, size(X)-1), 1))
5825     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
5826       SDValue Sign = DAG.getNode(ISD::SRL, N0.getDebugLoc(), XType, N0,
5827                                  DAG.getConstant(XType.getSizeInBits()-1,
5828                                                  getShiftAmountTy()));
5829       return DAG.getNode(ISD::XOR, DL, XType, Sign, DAG.getConstant(1, XType));
5830     }
5831   }
5832
5833   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
5834   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5835   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
5836       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
5837       N2.getOperand(0) == N1 && N0.getValueType().isInteger()) {
5838     MVT XType = N0.getValueType();
5839     SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType, N0,
5840                                 DAG.getConstant(XType.getSizeInBits()-1,
5841                                                 getShiftAmountTy()));
5842     SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(), XType,
5843                               N0, Shift);
5844     AddToWorkList(Shift.getNode());
5845     AddToWorkList(Add.getNode());
5846     return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
5847   }
5848   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
5849   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5850   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
5851       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
5852     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
5853       MVT XType = N0.getValueType();
5854       if (SubC->isNullValue() && XType.isInteger()) {
5855         SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType,
5856                                     N0,
5857                                     DAG.getConstant(XType.getSizeInBits()-1,
5858                                                     getShiftAmountTy()));
5859         SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(),
5860                                   XType, N0, Shift);
5861         AddToWorkList(Shift.getNode());
5862         AddToWorkList(Add.getNode());
5863         return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
5864       }
5865     }
5866   }
5867
5868   return SDValue();
5869 }
5870
5871 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
5872 SDValue DAGCombiner::SimplifySetCC(MVT VT, SDValue N0,
5873                                    SDValue N1, ISD::CondCode Cond,
5874                                    DebugLoc DL, bool foldBooleans) {
5875   TargetLowering::DAGCombinerInfo
5876     DagCombineInfo(DAG, Level == Unrestricted, false, this);
5877   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo, DL);
5878 }
5879
5880 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
5881 /// return a DAG expression to select that will generate the same value by
5882 /// multiplying by a magic number.  See:
5883 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5884 SDValue DAGCombiner::BuildSDIV(SDNode *N) {
5885   std::vector<SDNode*> Built;
5886   SDValue S = TLI.BuildSDIV(N, DAG, &Built);
5887
5888   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5889        ii != ee; ++ii)
5890     AddToWorkList(*ii);
5891   return S;
5892 }
5893
5894 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
5895 /// return a DAG expression to select that will generate the same value by
5896 /// multiplying by a magic number.  See:
5897 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5898 SDValue DAGCombiner::BuildUDIV(SDNode *N) {
5899   std::vector<SDNode*> Built;
5900   SDValue S = TLI.BuildUDIV(N, DAG, &Built);
5901
5902   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5903        ii != ee; ++ii)
5904     AddToWorkList(*ii);
5905   return S;
5906 }
5907
5908 /// FindBaseOffset - Return true if base is known not to alias with anything
5909 /// but itself.  Provides base object and offset as results.
5910 static bool FindBaseOffset(SDValue Ptr, SDValue &Base, int64_t &Offset) {
5911   // Assume it is a primitive operation.
5912   Base = Ptr; Offset = 0;
5913
5914   // If it's an adding a simple constant then integrate the offset.
5915   if (Base.getOpcode() == ISD::ADD) {
5916     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
5917       Base = Base.getOperand(0);
5918       Offset += C->getZExtValue();
5919     }
5920   }
5921
5922   // If it's any of the following then it can't alias with anything but itself.
5923   return isa<FrameIndexSDNode>(Base) ||
5924          isa<ConstantPoolSDNode>(Base) ||
5925          isa<GlobalAddressSDNode>(Base);
5926 }
5927
5928 /// isAlias - Return true if there is any possibility that the two addresses
5929 /// overlap.
5930 bool DAGCombiner::isAlias(SDValue Ptr1, int64_t Size1,
5931                           const Value *SrcValue1, int SrcValueOffset1,
5932                           SDValue Ptr2, int64_t Size2,
5933                           const Value *SrcValue2, int SrcValueOffset2) const {
5934   // If they are the same then they must be aliases.
5935   if (Ptr1 == Ptr2) return true;
5936
5937   // Gather base node and offset information.
5938   SDValue Base1, Base2;
5939   int64_t Offset1, Offset2;
5940   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
5941   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
5942
5943   // If they have a same base address then...
5944   if (Base1 == Base2)
5945     // Check to see if the addresses overlap.
5946     return !((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
5947
5948   // If we know both bases then they can't alias.
5949   if (KnownBase1 && KnownBase2) return false;
5950
5951   if (CombinerGlobalAA) {
5952     // Use alias analysis information.
5953     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
5954     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
5955     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
5956     AliasAnalysis::AliasResult AAResult =
5957                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
5958     if (AAResult == AliasAnalysis::NoAlias)
5959       return false;
5960   }
5961
5962   // Otherwise we have to assume they alias.
5963   return true;
5964 }
5965
5966 /// FindAliasInfo - Extracts the relevant alias information from the memory
5967 /// node.  Returns true if the operand was a load.
5968 bool DAGCombiner::FindAliasInfo(SDNode *N,
5969                         SDValue &Ptr, int64_t &Size,
5970                         const Value *&SrcValue, int &SrcValueOffset) const {
5971   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
5972     Ptr = LD->getBasePtr();
5973     Size = LD->getMemoryVT().getSizeInBits() >> 3;
5974     SrcValue = LD->getSrcValue();
5975     SrcValueOffset = LD->getSrcValueOffset();
5976     return true;
5977   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5978     Ptr = ST->getBasePtr();
5979     Size = ST->getMemoryVT().getSizeInBits() >> 3;
5980     SrcValue = ST->getSrcValue();
5981     SrcValueOffset = ST->getSrcValueOffset();
5982   } else {
5983     assert(0 && "FindAliasInfo expected a memory operand");
5984   }
5985
5986   return false;
5987 }
5988
5989 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5990 /// looking for aliasing nodes and adding them to the Aliases vector.
5991 void DAGCombiner::GatherAllAliases(SDNode *N, SDValue OriginalChain,
5992                                    SmallVector<SDValue, 8> &Aliases) {
5993   SmallVector<SDValue, 8> Chains;     // List of chains to visit.
5994   std::set<SDNode *> Visited;           // Visited node set.
5995
5996   // Get alias information for node.
5997   SDValue Ptr;
5998   int64_t Size;
5999   const Value *SrcValue;
6000   int SrcValueOffset;
6001   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
6002
6003   // Starting off.
6004   Chains.push_back(OriginalChain);
6005
6006   // Look at each chain and determine if it is an alias.  If so, add it to the
6007   // aliases list.  If not, then continue up the chain looking for the next
6008   // candidate.
6009   while (!Chains.empty()) {
6010     SDValue Chain = Chains.back();
6011     Chains.pop_back();
6012
6013      // Don't bother if we've been before.
6014     if (Visited.find(Chain.getNode()) != Visited.end()) continue;
6015     Visited.insert(Chain.getNode());
6016
6017     switch (Chain.getOpcode()) {
6018     case ISD::EntryToken:
6019       // Entry token is ideal chain operand, but handled in FindBetterChain.
6020       break;
6021
6022     case ISD::LOAD:
6023     case ISD::STORE: {
6024       // Get alias information for Chain.
6025       SDValue OpPtr;
6026       int64_t OpSize;
6027       const Value *OpSrcValue;
6028       int OpSrcValueOffset;
6029       bool IsOpLoad = FindAliasInfo(Chain.getNode(), OpPtr, OpSize,
6030                                     OpSrcValue, OpSrcValueOffset);
6031
6032       // If chain is alias then stop here.
6033       if (!(IsLoad && IsOpLoad) &&
6034           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
6035                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
6036         Aliases.push_back(Chain);
6037       } else {
6038         // Look further up the chain.
6039         Chains.push_back(Chain.getOperand(0));
6040         // Clean up old chain.
6041         AddToWorkList(Chain.getNode());
6042       }
6043       break;
6044     }
6045
6046     case ISD::TokenFactor:
6047       // We have to check each of the operands of the token factor, so we queue
6048       // then up.  Adding the  operands to the queue (stack) in reverse order
6049       // maintains the original order and increases the likelihood that getNode
6050       // will find a matching token factor (CSE.)
6051       for (unsigned n = Chain.getNumOperands(); n;)
6052         Chains.push_back(Chain.getOperand(--n));
6053       // Eliminate the token factor if we can.
6054       AddToWorkList(Chain.getNode());
6055       break;
6056
6057     default:
6058       // For all other instructions we will just have to take what we can get.
6059       Aliases.push_back(Chain);
6060       break;
6061     }
6062   }
6063 }
6064
6065 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
6066 /// for a better chain (aliasing node.)
6067 SDValue DAGCombiner::FindBetterChain(SDNode *N, SDValue OldChain) {
6068   SmallVector<SDValue, 8> Aliases;  // Ops for replacing token factor.
6069
6070   // Accumulate all the aliases to this node.
6071   GatherAllAliases(N, OldChain, Aliases);
6072
6073   if (Aliases.size() == 0) {
6074     // If no operands then chain to entry token.
6075     return DAG.getEntryNode();
6076   } else if (Aliases.size() == 1) {
6077     // If a single operand then chain to it.  We don't need to revisit it.
6078     return Aliases[0];
6079   }
6080
6081   // Construct a custom tailored token factor.
6082   SDValue NewChain = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
6083                                  &Aliases[0], Aliases.size());
6084
6085   // Make sure the old chain gets cleaned up.
6086   if (NewChain != OldChain) AddToWorkList(OldChain.getNode());
6087
6088   return NewChain;
6089 }
6090
6091 // SelectionDAG::Combine - This is the entry point for the file.
6092 //
6093 void SelectionDAG::Combine(CombineLevel Level, AliasAnalysis &AA, bool Fast) {
6094   /// run - This is the main entry point to this class.
6095   ///
6096   DAGCombiner(*this, AA, Fast).Run(Level);
6097 }