lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "dagcombine"
  16 #include "llvm/CodeGen/SelectionDAG.h"
  17 #include "llvm/Analysis/AliasAnalysis.h"
  18 #include "llvm/Target/TargetData.h"
  19 #include "llvm/Target/TargetLowering.h"
  20 #include "llvm/Target/TargetMachine.h"
  21 #include "llvm/Target/TargetOptions.h"
  22 #include "llvm/ADT/SmallPtrSet.h"
  23 #include "llvm/ADT/Statistic.h"
  24 #include "llvm/Support/Compiler.h"
  25 #include "llvm/Support/CommandLine.h"
  26 #include "llvm/Support/Debug.h"
  27 #include "llvm/Support/MathExtras.h"
  28 #include <algorithm>
  29 using namespace llvm;
  30
  31 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  32 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  33 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  34
  35 namespace {
  36 #ifndef NDEBUG
  37   static cl::opt<bool>
  38     ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  39                     cl::desc("Pop up a window to show dags before the first "
  40                              "dag combine pass"));
  41   static cl::opt<bool>
  42     ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  43                     cl::desc("Pop up a window to show dags before the second "
  44                              "dag combine pass"));
  45 #else
  46   static const bool ViewDAGCombine1 = false;
  47   static const bool ViewDAGCombine2 = false;
  48 #endif
  49
  50   static cl::opt<bool>
  51     CombinerAA("combiner-alias-analysis", cl::Hidden,
  52                cl::desc("Turn on alias analysis during testing"));
  53
  54   static cl::opt<bool>
  55     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  56                cl::desc("Include global information in alias analysis"));
  57
  58 //------------------------------ DAGCombiner ---------------------------------//
  59
  60   class VISIBILITY_HIDDEN DAGCombiner {
  61     SelectionDAG &DAG;
  62     TargetLowering &TLI;
  63     bool AfterLegalize;
  64
  65     // Worklist of all of the nodes that need to be simplified.
  66     std::vector<SDNode*> WorkList;
  67
  68     // AA - Used for DAG load/store alias analysis.
  69     AliasAnalysis &AA;
  70
  71     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  72     /// the instruction to the work lists because they might get more simplified
  73     /// now.
  74     ///
  75     void AddUsersToWorkList(SDNode *N) {
  76       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  77            UI != UE; ++UI)
  78         AddToWorkList(*UI);
  79     }
  80
  81     /// removeFromWorkList - remove all instances of N from the worklist.
  82     ///
  83     void removeFromWorkList(SDNode *N) {
  84       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  85                      WorkList.end());
  86     }
  87
  88     /// visit - call the node-specific routine that knows how to fold each
  89     /// particular type of node.
  90     SDOperand visit(SDNode *N);
  91
  92   public:
  93     /// AddToWorkList - Add to the work list making sure it's instance is at the
  94     /// the back (next to be processed.)
  95     void AddToWorkList(SDNode *N) {
  96       removeFromWorkList(N);
  97       WorkList.push_back(N);
  98     }
  99
 100     SDOperand CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 101                         bool AddTo = true) {
 102       assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 103       ++NodesCombined;
 104       DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 105       DOUT << "\nWith: "; DEBUG(To[0].Val->dump(&DAG));
 106       DOUT << " and " << NumTo-1 << " other values\n";
 107       std::vector<SDNode*> NowDead;
 108       DAG.ReplaceAllUsesWith(N, To, &NowDead);
 109
 110       if (AddTo) {
 111         // Push the new nodes and any users onto the worklist
 112         for (unsigned i = 0, e = NumTo; i != e; ++i) {
 113           AddToWorkList(To[i].Val);
 114           AddUsersToWorkList(To[i].Val);
 115         }
 116       }
 117
 118       // Nodes can be reintroduced into the worklist.  Make sure we do not
 119       // process a node that has been replaced.
 120       removeFromWorkList(N);
 121       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 122         removeFromWorkList(NowDead[i]);
 123
 124       // Finally, since the node is now dead, remove it from the graph.
 125       DAG.DeleteNode(N);
 126       return SDOperand(N, 0);
 127     }
 128
 129     SDOperand CombineTo(SDNode *N, SDOperand Res, bool AddTo = true) {
 130       return CombineTo(N, &Res, 1, AddTo);
 131     }
 132
 133     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1,
 134                         bool AddTo = true) {
 135       SDOperand To[] = { Res0, Res1 };
 136       return CombineTo(N, To, 2, AddTo);
 137     }
 138   private:
 139
 140     /// SimplifyDemandedBits - Check the specified integer node value to see if
 141     /// it can be simplified or if things it uses can be simplified by bit
 142     /// propagation.  If so, return true.
 143     bool SimplifyDemandedBits(SDOperand Op, uint64_t Demanded = ~0ULL) {
 144       TargetLowering::TargetLoweringOpt TLO(DAG);
 145       uint64_t KnownZero, KnownOne;
 146       Demanded &= MVT::getIntVTBitMask(Op.getValueType());
 147       if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 148         return false;
 149
 150       // Revisit the node.
 151       AddToWorkList(Op.Val);
 152
 153       // Replace the old value with the new one.
 154       ++NodesCombined;
 155       DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.Val->dump(&DAG));
 156       DOUT << "\nWith: "; DEBUG(TLO.New.Val->dump(&DAG));
 157       DOUT << '\n';
 158
 159       std::vector<SDNode*> NowDead;
 160       DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &NowDead);
 161
 162       // Push the new node and any (possibly new) users onto the worklist.
 163       AddToWorkList(TLO.New.Val);
 164       AddUsersToWorkList(TLO.New.Val);
 165
 166       // Nodes can end up on the worklist more than once.  Make sure we do
 167       // not process a node that has been replaced.
 168       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 169         removeFromWorkList(NowDead[i]);
 170
 171       // Finally, if the node is now dead, remove it from the graph.  The node
 172       // may not be dead if the replacement process recursively simplified to
 173       // something else needing this node.
 174       if (TLO.Old.Val->use_empty()) {
 175         removeFromWorkList(TLO.Old.Val);
 176
 177         // If the operands of this node are only used by the node, they will now
 178         // be dead.  Make sure to visit them first to delete dead nodes early.
 179         for (unsigned i = 0, e = TLO.Old.Val->getNumOperands(); i != e; ++i)
 180           if (TLO.Old.Val->getOperand(i).Val->hasOneUse())
 181             AddToWorkList(TLO.Old.Val->getOperand(i).Val);
 182
 183         DAG.DeleteNode(TLO.Old.Val);
 184       }
 185       return true;
 186     }
 187
 188     bool CombineToPreIndexedLoadStore(SDNode *N);
 189     bool CombineToPostIndexedLoadStore(SDNode *N);
 190
 191
 192     /// combine - call the node-specific routine that knows how to fold each
 193     /// particular type of node. If that doesn't do anything, try the
 194     /// target-specific DAG combines.
 195     SDOperand combine(SDNode *N);
 196
 197     // Visitation implementation - Implement dag node combining for different
 198     // node types.  The semantics are as follows:
 199     // Return Value:
 200     //   SDOperand.Val == 0   - No change was made
 201     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 202     //   otherwise            - N should be replaced by the returned Operand.
 203     //
 204     SDOperand visitTokenFactor(SDNode *N);
 205     SDOperand visitADD(SDNode *N);
 206     SDOperand visitSUB(SDNode *N);
 207     SDOperand visitADDC(SDNode *N);
 208     SDOperand visitADDE(SDNode *N);
 209     SDOperand visitMUL(SDNode *N);
 210     SDOperand visitSDIV(SDNode *N);
 211     SDOperand visitUDIV(SDNode *N);
 212     SDOperand visitSREM(SDNode *N);
 213     SDOperand visitUREM(SDNode *N);
 214     SDOperand visitMULHU(SDNode *N);
 215     SDOperand visitMULHS(SDNode *N);
 216     SDOperand visitSMUL_LOHI(SDNode *N);
 217     SDOperand visitUMUL_LOHI(SDNode *N);
 218     SDOperand visitSDIVREM(SDNode *N);
 219     SDOperand visitUDIVREM(SDNode *N);
 220     SDOperand visitAND(SDNode *N);
 221     SDOperand visitOR(SDNode *N);
 222     SDOperand visitXOR(SDNode *N);
 223     SDOperand SimplifyVBinOp(SDNode *N);
 224     SDOperand visitSHL(SDNode *N);
 225     SDOperand visitSRA(SDNode *N);
 226     SDOperand visitSRL(SDNode *N);
 227     SDOperand visitCTLZ(SDNode *N);
 228     SDOperand visitCTTZ(SDNode *N);
 229     SDOperand visitCTPOP(SDNode *N);
 230     SDOperand visitSELECT(SDNode *N);
 231     SDOperand visitSELECT_CC(SDNode *N);
 232     SDOperand visitSETCC(SDNode *N);
 233     SDOperand visitSIGN_EXTEND(SDNode *N);
 234     SDOperand visitZERO_EXTEND(SDNode *N);
 235     SDOperand visitANY_EXTEND(SDNode *N);
 236     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 237     SDOperand visitTRUNCATE(SDNode *N);
 238     SDOperand visitBIT_CONVERT(SDNode *N);
 239     SDOperand visitFADD(SDNode *N);
 240     SDOperand visitFSUB(SDNode *N);
 241     SDOperand visitFMUL(SDNode *N);
 242     SDOperand visitFDIV(SDNode *N);
 243     SDOperand visitFREM(SDNode *N);
 244     SDOperand visitFCOPYSIGN(SDNode *N);
 245     SDOperand visitSINT_TO_FP(SDNode *N);
 246     SDOperand visitUINT_TO_FP(SDNode *N);
 247     SDOperand visitFP_TO_SINT(SDNode *N);
 248     SDOperand visitFP_TO_UINT(SDNode *N);
 249     SDOperand visitFP_ROUND(SDNode *N);
 250     SDOperand visitFP_ROUND_INREG(SDNode *N);
 251     SDOperand visitFP_EXTEND(SDNode *N);
 252     SDOperand visitFNEG(SDNode *N);
 253     SDOperand visitFABS(SDNode *N);
 254     SDOperand visitBRCOND(SDNode *N);
 255     SDOperand visitBR_CC(SDNode *N);
 256     SDOperand visitLOAD(SDNode *N);
 257     SDOperand visitSTORE(SDNode *N);
 258     SDOperand visitINSERT_VECTOR_ELT(SDNode *N);
 259     SDOperand visitEXTRACT_VECTOR_ELT(SDNode *N);
 260     SDOperand visitBUILD_VECTOR(SDNode *N);
 261     SDOperand visitCONCAT_VECTORS(SDNode *N);
 262     SDOperand visitVECTOR_SHUFFLE(SDNode *N);
 263
 264     SDOperand XformToShuffleWithZero(SDNode *N);
 265     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 266
 267     SDOperand visitShiftByConstant(SDNode *N, unsigned Amt);
 268
 269     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 270     SDOperand SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 271     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 272     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 273                                SDOperand N3, ISD::CondCode CC,
 274                                bool NotExtCompare = false);
 275     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 276                             ISD::CondCode Cond, bool foldBooleans = true);
 277     bool SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp, unsigned HiOp);
 278     SDOperand ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT::ValueType);
 279     SDOperand BuildSDIV(SDNode *N);
 280     SDOperand BuildUDIV(SDNode *N);
 281     SDNode *MatchRotate(SDOperand LHS, SDOperand RHS);
 282     SDOperand ReduceLoadWidth(SDNode *N);
 283
 284     SDOperand GetDemandedBits(SDOperand V, uint64_t Mask);
 285
 286     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 287     /// looking for aliasing nodes and adding them to the Aliases vector.
 288     void GatherAllAliases(SDNode *N, SDOperand OriginalChain,
 289                           SmallVector<SDOperand, 8> &Aliases);
 290
 291     /// isAlias - Return true if there is any possibility that the two addresses
 292     /// overlap.
 293     bool isAlias(SDOperand Ptr1, int64_t Size1,
 294                  const Value *SrcValue1, int SrcValueOffset1,
 295                  SDOperand Ptr2, int64_t Size2,
 296                  const Value *SrcValue2, int SrcValueOffset2);
 297
 298     /// FindAliasInfo - Extracts the relevant alias information from the memory
 299     /// node.  Returns true if the operand was a load.
 300     bool FindAliasInfo(SDNode *N,
 301                        SDOperand &Ptr, int64_t &Size,
 302                        const Value *&SrcValue, int &SrcValueOffset);
 303
 304     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 305     /// looking for a better chain (aliasing node.)
 306     SDOperand FindBetterChain(SDNode *N, SDOperand Chain);
 307
 308 public:
 309     DAGCombiner(SelectionDAG &D, AliasAnalysis &A)
 310       : DAG(D),
 311         TLI(D.getTargetLoweringInfo()),
 312         AfterLegalize(false),
 313         AA(A) {}
 314
 315     /// Run - runs the dag combiner on all nodes in the work list
 316     void Run(bool RunningAfterLegalize);
 317   };
 318 }
 319
 320 //===----------------------------------------------------------------------===//
 321 //  TargetLowering::DAGCombinerInfo implementation
 322 //===----------------------------------------------------------------------===//
 323
 324 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 325   ((DAGCombiner*)DC)->AddToWorkList(N);
 326 }
 327
 328 SDOperand TargetLowering::DAGCombinerInfo::
 329 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 330   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 331 }
 332
 333 SDOperand TargetLowering::DAGCombinerInfo::
 334 CombineTo(SDNode *N, SDOperand Res) {
 335   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 336 }
 337
 338
 339 SDOperand TargetLowering::DAGCombinerInfo::
 340 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 341   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 342 }
 343
 344
 345 //===----------------------------------------------------------------------===//
 346 // Helper Functions
 347 //===----------------------------------------------------------------------===//
 348
 349 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 350 /// specified expression for the same cost as the expression itself, or 2 if we
 351 /// can compute the negated form more cheaply than the expression itself.
 352 static char isNegatibleForFree(SDOperand Op, unsigned Depth = 0) {
 353   // No compile time optimizations on this type.
 354   if (Op.getValueType() == MVT::ppcf128)
 355     return 0;
 356
 357   // fneg is removable even if it has multiple uses.
 358   if (Op.getOpcode() == ISD::FNEG) return 2;
 359
 360   // Don't allow anything with multiple uses.
 361   if (!Op.hasOneUse()) return 0;
 362
 363   // Don't recurse exponentially.
 364   if (Depth > 6) return 0;
 365
 366   switch (Op.getOpcode()) {
 367   default: return false;
 368   case ISD::ConstantFP:
 369     return 1;
 370   case ISD::FADD:
 371     // FIXME: determine better conditions for this xform.
 372     if (!UnsafeFPMath) return 0;
 373
 374     // -(A+B) -> -A - B
 375     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 376       return V;
 377     // -(A+B) -> -B - A
 378     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 379   case ISD::FSUB:
 380     // We can't turn -(A-B) into B-A when we honor signed zeros.
 381     if (!UnsafeFPMath) return 0;
 382
 383     // -(A-B) -> B-A
 384     return 1;
 385
 386   case ISD::FMUL:
 387   case ISD::FDIV:
 388     if (HonorSignDependentRoundingFPMath()) return 0;
 389
 390     // -(X*Y) -> (-X * Y) or (X*-Y)
 391     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 392       return V;
 393
 394     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 395
 396   case ISD::FP_EXTEND:
 397   case ISD::FP_ROUND:
 398   case ISD::FSIN:
 399     return isNegatibleForFree(Op.getOperand(0), Depth+1);
 400   }
 401 }
 402
 403 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 404 /// returns the newly negated expression.
 405 static SDOperand GetNegatedExpression(SDOperand Op, SelectionDAG &DAG,
 406                                       unsigned Depth = 0) {
 407   // fneg is removable even if it has multiple uses.
 408   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 409
 410   // Don't allow anything with multiple uses.
 411   assert(Op.hasOneUse() && "Unknown reuse!");
 412
 413   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 414   switch (Op.getOpcode()) {
 415   default: assert(0 && "Unknown code");
 416   case ISD::ConstantFP: {
 417     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 418     V.changeSign();
 419     return DAG.getConstantFP(V, Op.getValueType());
 420   }
 421   case ISD::FADD:
 422     // FIXME: determine better conditions for this xform.
 423     assert(UnsafeFPMath);
 424
 425     // -(A+B) -> -A - B
 426     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 427       return DAG.getNode(ISD::FSUB, Op.getValueType(),
 428                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 429                          Op.getOperand(1));
 430     // -(A+B) -> -B - A
 431     return DAG.getNode(ISD::FSUB, Op.getValueType(),
 432                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1),
 433                        Op.getOperand(0));
 434   case ISD::FSUB:
 435     // We can't turn -(A-B) into B-A when we honor signed zeros.
 436     assert(UnsafeFPMath);
 437
 438     // -(0-B) -> B
 439     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 440       if (N0CFP->getValueAPF().isZero())
 441         return Op.getOperand(1);
 442
 443     // -(A-B) -> B-A
 444     return DAG.getNode(ISD::FSUB, Op.getValueType(), Op.getOperand(1),
 445                        Op.getOperand(0));
 446
 447   case ISD::FMUL:
 448   case ISD::FDIV:
 449     assert(!HonorSignDependentRoundingFPMath());
 450
 451     // -(X*Y) -> -X * Y
 452     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 453       return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 454                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 455                          Op.getOperand(1));
 456
 457     // -(X*Y) -> X * -Y
 458     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 459                        Op.getOperand(0),
 460                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1));
 461
 462   case ISD::FP_EXTEND:
 463   case ISD::FP_ROUND:
 464   case ISD::FSIN:
 465     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 466                        GetNegatedExpression(Op.getOperand(0), DAG, Depth+1));
 467   }
 468 }
 469
 470
 471 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 472 // that selects between the values 1 and 0, making it equivalent to a setcc.
 473 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 474 // nodes based on the type of node we are checking.  This simplifies life a
 475 // bit for the callers.
 476 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 477                               SDOperand &CC) {
 478   if (N.getOpcode() == ISD::SETCC) {
 479     LHS = N.getOperand(0);
 480     RHS = N.getOperand(1);
 481     CC  = N.getOperand(2);
 482     return true;
 483   }
 484   if (N.getOpcode() == ISD::SELECT_CC &&
 485       N.getOperand(2).getOpcode() == ISD::Constant &&
 486       N.getOperand(3).getOpcode() == ISD::Constant &&
 487       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 488       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 489     LHS = N.getOperand(0);
 490     RHS = N.getOperand(1);
 491     CC  = N.getOperand(4);
 492     return true;
 493   }
 494   return false;
 495 }
 496
 497 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 498 // one use.  If this is true, it allows the users to invert the operation for
 499 // free when it is profitable to do so.
 500 static bool isOneUseSetCC(SDOperand N) {
 501   SDOperand N0, N1, N2;
 502   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 503     return true;
 504   return false;
 505 }
 506
 507 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 508   MVT::ValueType VT = N0.getValueType();
 509   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 510   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 511   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 512     if (isa<ConstantSDNode>(N1)) {
 513       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 514       AddToWorkList(OpNode.Val);
 515       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 516     } else if (N0.hasOneUse()) {
 517       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 518       AddToWorkList(OpNode.Val);
 519       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 520     }
 521   }
 522   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 523   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 524   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 525     if (isa<ConstantSDNode>(N0)) {
 526       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 527       AddToWorkList(OpNode.Val);
 528       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 529     } else if (N1.hasOneUse()) {
 530       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 531       AddToWorkList(OpNode.Val);
 532       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 533     }
 534   }
 535   return SDOperand();
 536 }
 537
 538 //===----------------------------------------------------------------------===//
 539 //  Main DAG Combiner implementation
 540 //===----------------------------------------------------------------------===//
 541
 542 void DAGCombiner::Run(bool RunningAfterLegalize) {
 543   // set the instance variable, so that the various visit routines may use it.
 544   AfterLegalize = RunningAfterLegalize;
 545
 546   // Add all the dag nodes to the worklist.
 547   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 548        E = DAG.allnodes_end(); I != E; ++I)
 549     WorkList.push_back(I);
 550
 551   // Create a dummy node (which is not added to allnodes), that adds a reference
 552   // to the root node, preventing it from being deleted, and tracking any
 553   // changes of the root.
 554   HandleSDNode Dummy(DAG.getRoot());
 555
 556   // The root of the dag may dangle to deleted nodes until the dag combiner is
 557   // done.  Set it to null to avoid confusion.
 558   DAG.setRoot(SDOperand());
 559
 560   // while the worklist isn't empty, inspect the node on the end of it and
 561   // try and combine it.
 562   while (!WorkList.empty()) {
 563     SDNode *N = WorkList.back();
 564     WorkList.pop_back();
 565
 566     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 567     // N is deleted from the DAG, since they too may now be dead or may have a
 568     // reduced number of uses, allowing other xforms.
 569     if (N->use_empty() && N != &Dummy) {
 570       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 571         AddToWorkList(N->getOperand(i).Val);
 572
 573       DAG.DeleteNode(N);
 574       continue;
 575     }
 576
 577     SDOperand RV = combine(N);
 578
 579     if (RV.Val) {
 580       ++NodesCombined;
 581       // If we get back the same node we passed in, rather than a new node or
 582       // zero, we know that the node must have defined multiple values and
 583       // CombineTo was used.  Since CombineTo takes care of the worklist
 584       // mechanics for us, we have no work to do in this case.
 585       if (RV.Val != N) {
 586         assert(N->getOpcode() != ISD::DELETED_NODE &&
 587                RV.Val->getOpcode() != ISD::DELETED_NODE &&
 588                "Node was deleted but visit returned new node!");
 589
 590         DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 591         DOUT << "\nWith: "; DEBUG(RV.Val->dump(&DAG));
 592         DOUT << '\n';
 593         std::vector<SDNode*> NowDead;
 594         if (N->getNumValues() == RV.Val->getNumValues())
 595           DAG.ReplaceAllUsesWith(N, RV.Val, &NowDead);
 596         else {
 597           assert(N->getValueType(0) == RV.getValueType() && "Type mismatch");
 598           SDOperand OpV = RV;
 599           DAG.ReplaceAllUsesWith(N, &OpV, &NowDead);
 600         }
 601
 602         // Push the new node and any users onto the worklist
 603         AddToWorkList(RV.Val);
 604         AddUsersToWorkList(RV.Val);
 605
 606         // Nodes can be reintroduced into the worklist.  Make sure we do not
 607         // process a node that has been replaced.
 608         removeFromWorkList(N);
 609         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 610           removeFromWorkList(NowDead[i]);
 611
 612         // Finally, since the node is now dead, remove it from the graph.
 613         DAG.DeleteNode(N);
 614       }
 615     }
 616   }
 617
 618   // If the root changed (e.g. it was a dead load, update the root).
 619   DAG.setRoot(Dummy.getValue());
 620 }
 621
 622 SDOperand DAGCombiner::visit(SDNode *N) {
 623   switch(N->getOpcode()) {
 624   default: break;
 625   case ISD::TokenFactor:        return visitTokenFactor(N);
 626   case ISD::ADD:                return visitADD(N);
 627   case ISD::SUB:                return visitSUB(N);
 628   case ISD::ADDC:               return visitADDC(N);
 629   case ISD::ADDE:               return visitADDE(N);
 630   case ISD::MUL:                return visitMUL(N);
 631   case ISD::SDIV:               return visitSDIV(N);
 632   case ISD::UDIV:               return visitUDIV(N);
 633   case ISD::SREM:               return visitSREM(N);
 634   case ISD::UREM:               return visitUREM(N);
 635   case ISD::MULHU:              return visitMULHU(N);
 636   case ISD::MULHS:              return visitMULHS(N);
 637   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 638   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 639   case ISD::SDIVREM:            return visitSDIVREM(N);
 640   case ISD::UDIVREM:            return visitUDIVREM(N);
 641   case ISD::AND:                return visitAND(N);
 642   case ISD::OR:                 return visitOR(N);
 643   case ISD::XOR:                return visitXOR(N);
 644   case ISD::SHL:                return visitSHL(N);
 645   case ISD::SRA:                return visitSRA(N);
 646   case ISD::SRL:                return visitSRL(N);
 647   case ISD::CTLZ:               return visitCTLZ(N);
 648   case ISD::CTTZ:               return visitCTTZ(N);
 649   case ISD::CTPOP:              return visitCTPOP(N);
 650   case ISD::SELECT:             return visitSELECT(N);
 651   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 652   case ISD::SETCC:              return visitSETCC(N);
 653   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 654   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 655   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 656   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 657   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 658   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 659   case ISD::FADD:               return visitFADD(N);
 660   case ISD::FSUB:               return visitFSUB(N);
 661   case ISD::FMUL:               return visitFMUL(N);
 662   case ISD::FDIV:               return visitFDIV(N);
 663   case ISD::FREM:               return visitFREM(N);
 664   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 665   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 666   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 667   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 668   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 669   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 670   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 671   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 672   case ISD::FNEG:               return visitFNEG(N);
 673   case ISD::FABS:               return visitFABS(N);
 674   case ISD::BRCOND:             return visitBRCOND(N);
 675   case ISD::BR_CC:              return visitBR_CC(N);
 676   case ISD::LOAD:               return visitLOAD(N);
 677   case ISD::STORE:              return visitSTORE(N);
 678   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 679   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 680   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 681   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 682   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 683   }
 684   return SDOperand();
 685 }
 686
 687 SDOperand DAGCombiner::combine(SDNode *N) {
 688
 689   SDOperand RV = visit(N);
 690
 691   // If nothing happened, try a target-specific DAG combine.
 692   if (RV.Val == 0) {
 693     assert(N->getOpcode() != ISD::DELETED_NODE &&
 694            "Node was deleted but visit returned NULL!");
 695
 696     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 697         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 698
 699       // Expose the DAG combiner to the target combiner impls.
 700       TargetLowering::DAGCombinerInfo
 701         DagCombineInfo(DAG, !AfterLegalize, false, this);
 702
 703       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 704     }
 705   }
 706
 707   return RV;
 708 }
 709
 710 /// getInputChainForNode - Given a node, return its input chain if it has one,
 711 /// otherwise return a null sd operand.
 712 static SDOperand getInputChainForNode(SDNode *N) {
 713   if (unsigned NumOps = N->getNumOperands()) {
 714     if (N->getOperand(0).getValueType() == MVT::Other)
 715       return N->getOperand(0);
 716     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 717       return N->getOperand(NumOps-1);
 718     for (unsigned i = 1; i < NumOps-1; ++i)
 719       if (N->getOperand(i).getValueType() == MVT::Other)
 720         return N->getOperand(i);
 721   }
 722   return SDOperand(0, 0);
 723 }
 724
 725 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 726   // If N has two operands, where one has an input chain equal to the other,
 727   // the 'other' chain is redundant.
 728   if (N->getNumOperands() == 2) {
 729     if (getInputChainForNode(N->getOperand(0).Val) == N->getOperand(1))
 730       return N->getOperand(0);
 731     if (getInputChainForNode(N->getOperand(1).Val) == N->getOperand(0))
 732       return N->getOperand(1);
 733   }
 734
 735   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 736   SmallVector<SDOperand, 8> Ops;    // Ops for replacing token factor.
 737   SmallPtrSet<SDNode*, 16> SeenOps;
 738   bool Changed = false;             // If we should replace this token factor.
 739
 740   // Start out with this token factor.
 741   TFs.push_back(N);
 742
 743   // Iterate through token factors.  The TFs grows when new token factors are
 744   // encountered.
 745   for (unsigned i = 0; i < TFs.size(); ++i) {
 746     SDNode *TF = TFs[i];
 747
 748     // Check each of the operands.
 749     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 750       SDOperand Op = TF->getOperand(i);
 751
 752       switch (Op.getOpcode()) {
 753       case ISD::EntryToken:
 754         // Entry tokens don't need to be added to the list. They are
 755         // rededundant.
 756         Changed = true;
 757         break;
 758
 759       case ISD::TokenFactor:
 760         if ((CombinerAA || Op.hasOneUse()) &&
 761             std::find(TFs.begin(), TFs.end(), Op.Val) == TFs.end()) {
 762           // Queue up for processing.
 763           TFs.push_back(Op.Val);
 764           // Clean up in case the token factor is removed.
 765           AddToWorkList(Op.Val);
 766           Changed = true;
 767           break;
 768         }
 769         // Fall thru
 770
 771       default:
 772         // Only add if it isn't already in the list.
 773         if (SeenOps.insert(Op.Val))
 774           Ops.push_back(Op);
 775         else
 776           Changed = true;
 777         break;
 778       }
 779     }
 780   }
 781
 782   SDOperand Result;
 783
 784   // If we've change things around then replace token factor.
 785   if (Changed) {
 786     if (Ops.size() == 0) {
 787       // The entry token is the only possible outcome.
 788       Result = DAG.getEntryNode();
 789     } else {
 790       // New and improved token factor.
 791       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 792     }
 793
 794     // Don't add users to work list.
 795     return CombineTo(N, Result, false);
 796   }
 797
 798   return Result;
 799 }
 800
 801 static
 802 SDOperand combineShlAddConstant(SDOperand N0, SDOperand N1, SelectionDAG &DAG) {
 803   MVT::ValueType VT = N0.getValueType();
 804   SDOperand N00 = N0.getOperand(0);
 805   SDOperand N01 = N0.getOperand(1);
 806   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 807   if (N01C && N00.getOpcode() == ISD::ADD && N00.Val->hasOneUse() &&
 808       isa<ConstantSDNode>(N00.getOperand(1))) {
 809     N0 = DAG.getNode(ISD::ADD, VT,
 810                      DAG.getNode(ISD::SHL, VT, N00.getOperand(0), N01),
 811                      DAG.getNode(ISD::SHL, VT, N00.getOperand(1), N01));
 812     return DAG.getNode(ISD::ADD, VT, N0, N1);
 813   }
 814   return SDOperand();
 815 }
 816
 817 static
 818 SDOperand combineSelectAndUse(SDNode *N, SDOperand Slct, SDOperand OtherOp,
 819                               SelectionDAG &DAG) {
 820   MVT::ValueType VT = N->getValueType(0);
 821   unsigned Opc = N->getOpcode();
 822   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 823   SDOperand LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 824   SDOperand RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 825   ISD::CondCode CC = ISD::SETCC_INVALID;
 826   if (isSlctCC)
 827     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 828   else {
 829     SDOperand CCOp = Slct.getOperand(0);
 830     if (CCOp.getOpcode() == ISD::SETCC)
 831       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 832   }
 833
 834   bool DoXform = false;
 835   bool InvCC = false;
 836   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 837           "Bad input!");
 838   if (LHS.getOpcode() == ISD::Constant &&
 839       cast<ConstantSDNode>(LHS)->isNullValue())
 840     DoXform = true;
 841   else if (CC != ISD::SETCC_INVALID &&
 842            RHS.getOpcode() == ISD::Constant &&
 843            cast<ConstantSDNode>(RHS)->isNullValue()) {
 844     std::swap(LHS, RHS);
 845     bool isInt = MVT::isInteger(isSlctCC ? Slct.getOperand(0).getValueType()
 846                                 : Slct.getOperand(0).getOperand(0).getValueType());
 847     CC = ISD::getSetCCInverse(CC, isInt);
 848     DoXform = true;
 849     InvCC = true;
 850   }
 851
 852   if (DoXform) {
 853     SDOperand Result = DAG.getNode(Opc, VT, OtherOp, RHS);
 854     if (isSlctCC)
 855       return DAG.getSelectCC(OtherOp, Result,
 856                              Slct.getOperand(0), Slct.getOperand(1), CC);
 857     SDOperand CCOp = Slct.getOperand(0);
 858     if (InvCC)
 859       CCOp = DAG.getSetCC(CCOp.getValueType(), CCOp.getOperand(0),
 860                           CCOp.getOperand(1), CC);
 861     return DAG.getNode(ISD::SELECT, VT, CCOp, OtherOp, Result);
 862   }
 863   return SDOperand();
 864 }
 865
 866 SDOperand DAGCombiner::visitADD(SDNode *N) {
 867   SDOperand N0 = N->getOperand(0);
 868   SDOperand N1 = N->getOperand(1);
 869   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 870   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 871   MVT::ValueType VT = N0.getValueType();
 872
 873   // fold vector ops
 874   if (MVT::isVector(VT)) {
 875     SDOperand FoldedVOp = SimplifyVBinOp(N);
 876     if (FoldedVOp.Val) return FoldedVOp;
 877   }
 878
 879   // fold (add x, undef) -> undef
 880   if (N0.getOpcode() == ISD::UNDEF)
 881     return N0;
 882   if (N1.getOpcode() == ISD::UNDEF)
 883     return N1;
 884   // fold (add c1, c2) -> c1+c2
 885   if (N0C && N1C)
 886     return DAG.getNode(ISD::ADD, VT, N0, N1);
 887   // canonicalize constant to RHS
 888   if (N0C && !N1C)
 889     return DAG.getNode(ISD::ADD, VT, N1, N0);
 890   // fold (add x, 0) -> x
 891   if (N1C && N1C->isNullValue())
 892     return N0;
 893   // fold ((c1-A)+c2) -> (c1+c2)-A
 894   if (N1C && N0.getOpcode() == ISD::SUB)
 895     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 896       return DAG.getNode(ISD::SUB, VT,
 897                          DAG.getConstant(N1C->getValue()+N0C->getValue(), VT),
 898                          N0.getOperand(1));
 899   // reassociate add
 900   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 901   if (RADD.Val != 0)
 902     return RADD;
 903   // fold ((0-A) + B) -> B-A
 904   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 905       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 906     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 907   // fold (A + (0-B)) -> A-B
 908   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 909       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 910     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 911   // fold (A+(B-A)) -> B
 912   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 913     return N1.getOperand(0);
 914
 915   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 916     return SDOperand(N, 0);
 917
 918   // fold (a+b) -> (a|b) iff a and b share no bits.
 919   if (MVT::isInteger(VT) && !MVT::isVector(VT)) {
 920     uint64_t LHSZero, LHSOne;
 921     uint64_t RHSZero, RHSOne;
 922     uint64_t Mask = MVT::getIntVTBitMask(VT);
 923     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 924     if (LHSZero) {
 925       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 926
 927       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 928       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 929       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 930           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 931         return DAG.getNode(ISD::OR, VT, N0, N1);
 932     }
 933   }
 934
 935   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 936   if (N0.getOpcode() == ISD::SHL && N0.Val->hasOneUse()) {
 937     SDOperand Result = combineShlAddConstant(N0, N1, DAG);
 938     if (Result.Val) return Result;
 939   }
 940   if (N1.getOpcode() == ISD::SHL && N1.Val->hasOneUse()) {
 941     SDOperand Result = combineShlAddConstant(N1, N0, DAG);
 942     if (Result.Val) return Result;
 943   }
 944
 945   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
 946   if (N0.getOpcode() == ISD::SELECT && N0.Val->hasOneUse()) {
 947     SDOperand Result = combineSelectAndUse(N, N0, N1, DAG);
 948     if (Result.Val) return Result;
 949   }
 950   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
 951     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
 952     if (Result.Val) return Result;
 953   }
 954
 955   return SDOperand();
 956 }
 957
 958 SDOperand DAGCombiner::visitADDC(SDNode *N) {
 959   SDOperand N0 = N->getOperand(0);
 960   SDOperand N1 = N->getOperand(1);
 961   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 962   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 963   MVT::ValueType VT = N0.getValueType();
 964
 965   // If the flag result is dead, turn this into an ADD.
 966   if (N->hasNUsesOfValue(0, 1))
 967     return CombineTo(N, DAG.getNode(ISD::ADD, VT, N1, N0),
 968                      DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 969
 970   // canonicalize constant to RHS.
 971   if (N0C && !N1C) {
 972     SDOperand Ops[] = { N1, N0 };
 973     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
 974   }
 975
 976   // fold (addc x, 0) -> x + no carry out
 977   if (N1C && N1C->isNullValue())
 978     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 979
 980   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
 981   uint64_t LHSZero, LHSOne;
 982   uint64_t RHSZero, RHSOne;
 983   uint64_t Mask = MVT::getIntVTBitMask(VT);
 984   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 985   if (LHSZero) {
 986     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 987
 988     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 989     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 990     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 991         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 992       return CombineTo(N, DAG.getNode(ISD::OR, VT, N0, N1),
 993                        DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 994   }
 995
 996   return SDOperand();
 997 }
 998
 999 SDOperand DAGCombiner::visitADDE(SDNode *N) {
1000   SDOperand N0 = N->getOperand(0);
1001   SDOperand N1 = N->getOperand(1);
1002   SDOperand CarryIn = N->getOperand(2);
1003   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1004   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1005   //MVT::ValueType VT = N0.getValueType();
1006
1007   // canonicalize constant to RHS
1008   if (N0C && !N1C) {
1009     SDOperand Ops[] = { N1, N0, CarryIn };
1010     return DAG.getNode(ISD::ADDE, N->getVTList(), Ops, 3);
1011   }
1012
1013   // fold (adde x, y, false) -> (addc x, y)
1014   if (CarryIn.getOpcode() == ISD::CARRY_FALSE) {
1015     SDOperand Ops[] = { N1, N0 };
1016     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
1017   }
1018
1019   return SDOperand();
1020 }
1021
1022
1023
1024 SDOperand DAGCombiner::visitSUB(SDNode *N) {
1025   SDOperand N0 = N->getOperand(0);
1026   SDOperand N1 = N->getOperand(1);
1027   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1028   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1029   MVT::ValueType VT = N0.getValueType();
1030
1031   // fold vector ops
1032   if (MVT::isVector(VT)) {
1033     SDOperand FoldedVOp = SimplifyVBinOp(N);
1034     if (FoldedVOp.Val) return FoldedVOp;
1035   }
1036
1037   // fold (sub x, x) -> 0
1038   if (N0 == N1)
1039     return DAG.getConstant(0, N->getValueType(0));
1040   // fold (sub c1, c2) -> c1-c2
1041   if (N0C && N1C)
1042     return DAG.getNode(ISD::SUB, VT, N0, N1);
1043   // fold (sub x, c) -> (add x, -c)
1044   if (N1C)
1045     return DAG.getNode(ISD::ADD, VT, N0, DAG.getConstant(-N1C->getValue(), VT));
1046   // fold (A+B)-A -> B
1047   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1048     return N0.getOperand(1);
1049   // fold (A+B)-B -> A
1050   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1051     return N0.getOperand(0);
1052   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1053   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
1054     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
1055     if (Result.Val) return Result;
1056   }
1057   // If either operand of a sub is undef, the result is undef
1058   if (N0.getOpcode() == ISD::UNDEF)
1059     return N0;
1060   if (N1.getOpcode() == ISD::UNDEF)
1061     return N1;
1062
1063   return SDOperand();
1064 }
1065
1066 SDOperand DAGCombiner::visitMUL(SDNode *N) {
1067   SDOperand N0 = N->getOperand(0);
1068   SDOperand N1 = N->getOperand(1);
1069   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1070   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1071   MVT::ValueType VT = N0.getValueType();
1072
1073   // fold vector ops
1074   if (MVT::isVector(VT)) {
1075     SDOperand FoldedVOp = SimplifyVBinOp(N);
1076     if (FoldedVOp.Val) return FoldedVOp;
1077   }
1078
1079   // fold (mul x, undef) -> 0
1080   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1081     return DAG.getConstant(0, VT);
1082   // fold (mul c1, c2) -> c1*c2
1083   if (N0C && N1C)
1084     return DAG.getNode(ISD::MUL, VT, N0, N1);
1085   // canonicalize constant to RHS
1086   if (N0C && !N1C)
1087     return DAG.getNode(ISD::MUL, VT, N1, N0);
1088   // fold (mul x, 0) -> 0
1089   if (N1C && N1C->isNullValue())
1090     return N1;
1091   // fold (mul x, -1) -> 0-x
1092   if (N1C && N1C->isAllOnesValue())
1093     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1094   // fold (mul x, (1 << c)) -> x << c
1095   if (N1C && isPowerOf2_64(N1C->getValue()))
1096     return DAG.getNode(ISD::SHL, VT, N0,
1097                        DAG.getConstant(Log2_64(N1C->getValue()),
1098                                        TLI.getShiftAmountTy()));
1099   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1100   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
1101     // FIXME: If the input is something that is easily negated (e.g. a
1102     // single-use add), we should put the negate there.
1103     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
1104                        DAG.getNode(ISD::SHL, VT, N0,
1105                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
1106                                             TLI.getShiftAmountTy())));
1107   }
1108
1109   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1110   if (N1C && N0.getOpcode() == ISD::SHL &&
1111       isa<ConstantSDNode>(N0.getOperand(1))) {
1112     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
1113     AddToWorkList(C3.Val);
1114     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
1115   }
1116
1117   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1118   // use.
1119   {
1120     SDOperand Sh(0,0), Y(0,0);
1121     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1122     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1123         N0.Val->hasOneUse()) {
1124       Sh = N0; Y = N1;
1125     } else if (N1.getOpcode() == ISD::SHL &&
1126                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
1127       Sh = N1; Y = N0;
1128     }
1129     if (Sh.Val) {
1130       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
1131       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
1132     }
1133   }
1134   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1135   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
1136       isa<ConstantSDNode>(N0.getOperand(1))) {
1137     return DAG.getNode(ISD::ADD, VT,
1138                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
1139                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
1140   }
1141
1142   // reassociate mul
1143   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
1144   if (RMUL.Val != 0)
1145     return RMUL;
1146
1147   return SDOperand();
1148 }
1149
1150 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
1151   SDOperand N0 = N->getOperand(0);
1152   SDOperand N1 = N->getOperand(1);
1153   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1154   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1155   MVT::ValueType VT = N->getValueType(0);
1156
1157   // fold vector ops
1158   if (MVT::isVector(VT)) {
1159     SDOperand FoldedVOp = SimplifyVBinOp(N);
1160     if (FoldedVOp.Val) return FoldedVOp;
1161   }
1162
1163   // fold (sdiv c1, c2) -> c1/c2
1164   if (N0C && N1C && !N1C->isNullValue())
1165     return DAG.getNode(ISD::SDIV, VT, N0, N1);
1166   // fold (sdiv X, 1) -> X
1167   if (N1C && N1C->getSignExtended() == 1LL)
1168     return N0;
1169   // fold (sdiv X, -1) -> 0-X
1170   if (N1C && N1C->isAllOnesValue())
1171     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1172   // If we know the sign bits of both operands are zero, strength reduce to a
1173   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1174   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1175   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1176       DAG.MaskedValueIsZero(N0, SignBit))
1177     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
1178   // fold (sdiv X, pow2) -> simple ops after legalize
1179   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
1180       (isPowerOf2_64(N1C->getSignExtended()) ||
1181        isPowerOf2_64(-N1C->getSignExtended()))) {
1182     // If dividing by powers of two is cheap, then don't perform the following
1183     // fold.
1184     if (TLI.isPow2DivCheap())
1185       return SDOperand();
1186     int64_t pow2 = N1C->getSignExtended();
1187     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1188     unsigned lg2 = Log2_64(abs2);
1189     // Splat the sign bit into the register
1190     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
1191                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
1192                                                 TLI.getShiftAmountTy()));
1193     AddToWorkList(SGN.Val);
1194     // Add (N0 < 0) ? abs2 - 1 : 0;
1195     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
1196                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
1197                                                 TLI.getShiftAmountTy()));
1198     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
1199     AddToWorkList(SRL.Val);
1200     AddToWorkList(ADD.Val);    // Divide by pow2
1201     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
1202                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1203     // If we're dividing by a positive value, we're done.  Otherwise, we must
1204     // negate the result.
1205     if (pow2 > 0)
1206       return SRA;
1207     AddToWorkList(SRA.Val);
1208     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
1209   }
1210   // if integer divide is expensive and we satisfy the requirements, emit an
1211   // alternate sequence.
1212   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
1213       !TLI.isIntDivCheap()) {
1214     SDOperand Op = BuildSDIV(N);
1215     if (Op.Val) return Op;
1216   }
1217
1218   // undef / X -> 0
1219   if (N0.getOpcode() == ISD::UNDEF)
1220     return DAG.getConstant(0, VT);
1221   // X / undef -> undef
1222   if (N1.getOpcode() == ISD::UNDEF)
1223     return N1;
1224
1225   return SDOperand();
1226 }
1227
1228 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
1229   SDOperand N0 = N->getOperand(0);
1230   SDOperand N1 = N->getOperand(1);
1231   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1232   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1233   MVT::ValueType VT = N->getValueType(0);
1234
1235   // fold vector ops
1236   if (MVT::isVector(VT)) {
1237     SDOperand FoldedVOp = SimplifyVBinOp(N);
1238     if (FoldedVOp.Val) return FoldedVOp;
1239   }
1240
1241   // fold (udiv c1, c2) -> c1/c2
1242   if (N0C && N1C && !N1C->isNullValue())
1243     return DAG.getNode(ISD::UDIV, VT, N0, N1);
1244   // fold (udiv x, (1 << c)) -> x >>u c
1245   if (N1C && isPowerOf2_64(N1C->getValue()))
1246     return DAG.getNode(ISD::SRL, VT, N0,
1247                        DAG.getConstant(Log2_64(N1C->getValue()),
1248                                        TLI.getShiftAmountTy()));
1249   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1250   if (N1.getOpcode() == ISD::SHL) {
1251     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1252       if (isPowerOf2_64(SHC->getValue())) {
1253         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
1254         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
1255                                     DAG.getConstant(Log2_64(SHC->getValue()),
1256                                                     ADDVT));
1257         AddToWorkList(Add.Val);
1258         return DAG.getNode(ISD::SRL, VT, N0, Add);
1259       }
1260     }
1261   }
1262   // fold (udiv x, c) -> alternate
1263   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
1264     SDOperand Op = BuildUDIV(N);
1265     if (Op.Val) return Op;
1266   }
1267
1268   // undef / X -> 0
1269   if (N0.getOpcode() == ISD::UNDEF)
1270     return DAG.getConstant(0, VT);
1271   // X / undef -> undef
1272   if (N1.getOpcode() == ISD::UNDEF)
1273     return N1;
1274
1275   return SDOperand();
1276 }
1277
1278 SDOperand DAGCombiner::visitSREM(SDNode *N) {
1279   SDOperand N0 = N->getOperand(0);
1280   SDOperand N1 = N->getOperand(1);
1281   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1282   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1283   MVT::ValueType VT = N->getValueType(0);
1284
1285   // fold (srem c1, c2) -> c1%c2
1286   if (N0C && N1C && !N1C->isNullValue())
1287     return DAG.getNode(ISD::SREM, VT, N0, N1);
1288   // If we know the sign bits of both operands are zero, strength reduce to a
1289   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1290   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1291   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1292       DAG.MaskedValueIsZero(N0, SignBit))
1293     return DAG.getNode(ISD::UREM, VT, N0, N1);
1294
1295   // If X/C can be simplified by the division-by-constant logic, lower
1296   // X%C to the equivalent of X-X/C*C.
1297   if (N1C && !N1C->isNullValue()) {
1298     SDOperand Div = DAG.getNode(ISD::SDIV, VT, N0, N1);
1299     SDOperand OptimizedDiv = combine(Div.Val);
1300     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1301       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1302       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1303       AddToWorkList(Mul.Val);
1304       return Sub;
1305     }
1306   }
1307
1308   // undef % X -> 0
1309   if (N0.getOpcode() == ISD::UNDEF)
1310     return DAG.getConstant(0, VT);
1311   // X % undef -> undef
1312   if (N1.getOpcode() == ISD::UNDEF)
1313     return N1;
1314
1315   return SDOperand();
1316 }
1317
1318 SDOperand DAGCombiner::visitUREM(SDNode *N) {
1319   SDOperand N0 = N->getOperand(0);
1320   SDOperand N1 = N->getOperand(1);
1321   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1322   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1323   MVT::ValueType VT = N->getValueType(0);
1324
1325   // fold (urem c1, c2) -> c1%c2
1326   if (N0C && N1C && !N1C->isNullValue())
1327     return DAG.getNode(ISD::UREM, VT, N0, N1);
1328   // fold (urem x, pow2) -> (and x, pow2-1)
1329   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
1330     return DAG.getNode(ISD::AND, VT, N0, DAG.getConstant(N1C->getValue()-1,VT));
1331   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1332   if (N1.getOpcode() == ISD::SHL) {
1333     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1334       if (isPowerOf2_64(SHC->getValue())) {
1335         SDOperand Add = DAG.getNode(ISD::ADD, VT, N1,DAG.getConstant(~0ULL,VT));
1336         AddToWorkList(Add.Val);
1337         return DAG.getNode(ISD::AND, VT, N0, Add);
1338       }
1339     }
1340   }
1341
1342   // If X/C can be simplified by the division-by-constant logic, lower
1343   // X%C to the equivalent of X-X/C*C.
1344   if (N1C && !N1C->isNullValue()) {
1345     SDOperand Div = DAG.getNode(ISD::UDIV, VT, N0, N1);
1346     SDOperand OptimizedDiv = combine(Div.Val);
1347     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1348       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1349       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1350       AddToWorkList(Mul.Val);
1351       return Sub;
1352     }
1353   }
1354
1355   // undef % X -> 0
1356   if (N0.getOpcode() == ISD::UNDEF)
1357     return DAG.getConstant(0, VT);
1358   // X % undef -> undef
1359   if (N1.getOpcode() == ISD::UNDEF)
1360     return N1;
1361
1362   return SDOperand();
1363 }
1364
1365 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
1366   SDOperand N0 = N->getOperand(0);
1367   SDOperand N1 = N->getOperand(1);
1368   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1369   MVT::ValueType VT = N->getValueType(0);
1370
1371   // fold (mulhs x, 0) -> 0
1372   if (N1C && N1C->isNullValue())
1373     return N1;
1374   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1375   if (N1C && N1C->getValue() == 1)
1376     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
1377                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
1378                                        TLI.getShiftAmountTy()));
1379   // fold (mulhs x, undef) -> 0
1380   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1381     return DAG.getConstant(0, VT);
1382
1383   return SDOperand();
1384 }
1385
1386 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
1387   SDOperand N0 = N->getOperand(0);
1388   SDOperand N1 = N->getOperand(1);
1389   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1390   MVT::ValueType VT = N->getValueType(0);
1391
1392   // fold (mulhu x, 0) -> 0
1393   if (N1C && N1C->isNullValue())
1394     return N1;
1395   // fold (mulhu x, 1) -> 0
1396   if (N1C && N1C->getValue() == 1)
1397     return DAG.getConstant(0, N0.getValueType());
1398   // fold (mulhu x, undef) -> 0
1399   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1400     return DAG.getConstant(0, VT);
1401
1402   return SDOperand();
1403 }
1404
1405 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1406 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1407 /// that are being performed. Return true if a simplification was made.
1408 ///
1409 bool DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N,
1410                                              unsigned LoOp, unsigned HiOp) {
1411   // If the high half is not needed, just compute the low half.
1412   bool HiExists = N->hasAnyUseOfValue(1);
1413   if (!HiExists &&
1414       (!AfterLegalize ||
1415        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1416     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0),
1417                                   DAG.getNode(LoOp, N->getValueType(0),
1418                                               N->op_begin(),
1419                                               N->getNumOperands()));
1420     return true;
1421   }
1422
1423   // If the low half is not needed, just compute the high half.
1424   bool LoExists = N->hasAnyUseOfValue(0);
1425   if (!LoExists &&
1426       (!AfterLegalize ||
1427        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1428     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1),
1429                                   DAG.getNode(HiOp, N->getValueType(1),
1430                                               N->op_begin(),
1431                                               N->getNumOperands()));
1432     return true;
1433   }
1434
1435   // If both halves are used, return as it is.
1436   if (LoExists && HiExists)
1437     return false;
1438
1439   // If the two computed results can be simplified separately, separate them.
1440   bool RetVal = false;
1441   if (LoExists) {
1442     SDOperand Lo = DAG.getNode(LoOp, N->getValueType(0),
1443                                N->op_begin(), N->getNumOperands());
1444     SDOperand LoOpt = combine(Lo.Val);
1445     if (LoOpt.Val && LoOpt != Lo &&
1446         TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())) {
1447       RetVal = true;
1448       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), LoOpt);
1449     }
1450   }
1451
1452   if (HiExists) {
1453     SDOperand Hi = DAG.getNode(HiOp, N->getValueType(1),
1454                                N->op_begin(), N->getNumOperands());
1455     SDOperand HiOpt = combine(Hi.Val);
1456     if (HiOpt.Val && HiOpt != Hi &&
1457         TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())) {
1458       RetVal = true;
1459       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), HiOpt);
1460     }
1461   }
1462
1463   return RetVal;
1464 }
1465
1466 SDOperand DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1467
1468   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS))
1469     return SDOperand();
1470
1471   return SDOperand();
1472 }
1473
1474 SDOperand DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1475
1476   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU))
1477     return SDOperand();
1478
1479   return SDOperand();
1480 }
1481
1482 SDOperand DAGCombiner::visitSDIVREM(SDNode *N) {
1483
1484   if (SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM))
1485     return SDOperand();
1486
1487   return SDOperand();
1488 }
1489
1490 SDOperand DAGCombiner::visitUDIVREM(SDNode *N) {
1491
1492   if (SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM))
1493     return SDOperand();
1494
1495   return SDOperand();
1496 }
1497
1498 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1499 /// two operands of the same opcode, try to simplify it.
1500 SDOperand DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1501   SDOperand N0 = N->getOperand(0), N1 = N->getOperand(1);
1502   MVT::ValueType VT = N0.getValueType();
1503   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1504
1505   // For each of OP in AND/OR/XOR:
1506   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1507   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1508   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1509   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1510   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1511        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1512       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1513     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1514                                    N0.getOperand(0).getValueType(),
1515                                    N0.getOperand(0), N1.getOperand(0));
1516     AddToWorkList(ORNode.Val);
1517     return DAG.getNode(N0.getOpcode(), VT, ORNode);
1518   }
1519
1520   // For each of OP in SHL/SRL/SRA/AND...
1521   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1522   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1523   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1524   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1525        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1526       N0.getOperand(1) == N1.getOperand(1)) {
1527     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1528                                    N0.getOperand(0).getValueType(),
1529                                    N0.getOperand(0), N1.getOperand(0));
1530     AddToWorkList(ORNode.Val);
1531     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1532   }
1533
1534   return SDOperand();
1535 }
1536
1537 SDOperand DAGCombiner::visitAND(SDNode *N) {
1538   SDOperand N0 = N->getOperand(0);
1539   SDOperand N1 = N->getOperand(1);
1540   SDOperand LL, LR, RL, RR, CC0, CC1;
1541   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1542   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1543   MVT::ValueType VT = N1.getValueType();
1544
1545   // fold vector ops
1546   if (MVT::isVector(VT)) {
1547     SDOperand FoldedVOp = SimplifyVBinOp(N);
1548     if (FoldedVOp.Val) return FoldedVOp;
1549   }
1550
1551   // fold (and x, undef) -> 0
1552   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1553     return DAG.getConstant(0, VT);
1554   // fold (and c1, c2) -> c1&c2
1555   if (N0C && N1C)
1556     return DAG.getNode(ISD::AND, VT, N0, N1);
1557   // canonicalize constant to RHS
1558   if (N0C && !N1C)
1559     return DAG.getNode(ISD::AND, VT, N1, N0);
1560   // fold (and x, -1) -> x
1561   if (N1C && N1C->isAllOnesValue())
1562     return N0;
1563   // if (and x, c) is known to be zero, return 0
1564   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1565     return DAG.getConstant(0, VT);
1566   // reassociate and
1567   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1568   if (RAND.Val != 0)
1569     return RAND;
1570   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1571   if (N1C && N0.getOpcode() == ISD::OR)
1572     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1573       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
1574         return N1;
1575   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1576   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1577     unsigned InMask = MVT::getIntVTBitMask(N0.getOperand(0).getValueType());
1578     if (DAG.MaskedValueIsZero(N0.getOperand(0),
1579                               ~N1C->getValue() & InMask)) {
1580       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1581                                    N0.getOperand(0));
1582
1583       // Replace uses of the AND with uses of the Zero extend node.
1584       CombineTo(N, Zext);
1585
1586       // We actually want to replace all uses of the any_extend with the
1587       // zero_extend, to avoid duplicating things.  This will later cause this
1588       // AND to be folded.
1589       CombineTo(N0.Val, Zext);
1590       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1591     }
1592   }
1593   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1594   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1595     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1596     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1597
1598     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1599         MVT::isInteger(LL.getValueType())) {
1600       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1601       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
1602         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1603         AddToWorkList(ORNode.Val);
1604         return DAG.getSetCC(VT, ORNode, LR, Op1);
1605       }
1606       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1607       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1608         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1609         AddToWorkList(ANDNode.Val);
1610         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1611       }
1612       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1613       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1614         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1615         AddToWorkList(ORNode.Val);
1616         return DAG.getSetCC(VT, ORNode, LR, Op1);
1617       }
1618     }
1619     // canonicalize equivalent to ll == rl
1620     if (LL == RR && LR == RL) {
1621       Op1 = ISD::getSetCCSwappedOperands(Op1);
1622       std::swap(RL, RR);
1623     }
1624     if (LL == RL && LR == RR) {
1625       bool isInteger = MVT::isInteger(LL.getValueType());
1626       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1627       if (Result != ISD::SETCC_INVALID)
1628         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1629     }
1630   }
1631
1632   // Simplify: and (op x...), (op y...)  -> (op (and x, y))
1633   if (N0.getOpcode() == N1.getOpcode()) {
1634     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1635     if (Tmp.Val) return Tmp;
1636   }
1637
1638   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1639   // fold (and (sra)) -> (and (srl)) when possible.
1640   if (!MVT::isVector(VT) &&
1641       SimplifyDemandedBits(SDOperand(N, 0)))
1642     return SDOperand(N, 0);
1643   // fold (zext_inreg (extload x)) -> (zextload x)
1644   if (ISD::isEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val)) {
1645     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1646     MVT::ValueType EVT = LN0->getLoadedVT();
1647     // If we zero all the possible extended bits, then we can turn this into
1648     // a zextload if we are running before legalize or the operation is legal.
1649     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1650         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1651       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1652                                          LN0->getBasePtr(), LN0->getSrcValue(),
1653                                          LN0->getSrcValueOffset(), EVT,
1654                                          LN0->isVolatile(),
1655                                          LN0->getAlignment());
1656       AddToWorkList(N);
1657       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1658       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1659     }
1660   }
1661   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1662   if (ISD::isSEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
1663       N0.hasOneUse()) {
1664     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1665     MVT::ValueType EVT = LN0->getLoadedVT();
1666     // If we zero all the possible extended bits, then we can turn this into
1667     // a zextload if we are running before legalize or the operation is legal.
1668     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1669         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1670       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1671                                          LN0->getBasePtr(), LN0->getSrcValue(),
1672                                          LN0->getSrcValueOffset(), EVT,
1673                                          LN0->isVolatile(),
1674                                          LN0->getAlignment());
1675       AddToWorkList(N);
1676       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1677       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1678     }
1679   }
1680
1681   // fold (and (load x), 255) -> (zextload x, i8)
1682   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1683   if (N1C && N0.getOpcode() == ISD::LOAD) {
1684     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1685     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1686         LN0->getAddressingMode() == ISD::UNINDEXED &&
1687         N0.hasOneUse()) {
1688       MVT::ValueType EVT, LoadedVT;
1689       if (N1C->getValue() == 255)
1690         EVT = MVT::i8;
1691       else if (N1C->getValue() == 65535)
1692         EVT = MVT::i16;
1693       else if (N1C->getValue() == ~0U)
1694         EVT = MVT::i32;
1695       else
1696         EVT = MVT::Other;
1697
1698       LoadedVT = LN0->getLoadedVT();
1699       if (EVT != MVT::Other && LoadedVT > EVT &&
1700           (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1701         MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1702         // For big endian targets, we need to add an offset to the pointer to
1703         // load the correct bytes.  For little endian systems, we merely need to
1704         // read fewer bytes from the same pointer.
1705         unsigned LVTStoreBytes = MVT::getStoreSizeInBits(LoadedVT)/8;
1706         unsigned EVTStoreBytes = MVT::getStoreSizeInBits(EVT)/8;
1707         unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
1708         unsigned Alignment = LN0->getAlignment();
1709         SDOperand NewPtr = LN0->getBasePtr();
1710         if (!TLI.isLittleEndian()) {
1711           NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1712                                DAG.getConstant(PtrOff, PtrType));
1713           Alignment = MinAlign(Alignment, PtrOff);
1714         }
1715         AddToWorkList(NewPtr.Val);
1716         SDOperand Load =
1717           DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(), NewPtr,
1718                          LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
1719                          LN0->isVolatile(), Alignment);
1720         AddToWorkList(N);
1721         CombineTo(N0.Val, Load, Load.getValue(1));
1722         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1723       }
1724     }
1725   }
1726
1727   return SDOperand();
1728 }
1729
1730 SDOperand DAGCombiner::visitOR(SDNode *N) {
1731   SDOperand N0 = N->getOperand(0);
1732   SDOperand N1 = N->getOperand(1);
1733   SDOperand LL, LR, RL, RR, CC0, CC1;
1734   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1735   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1736   MVT::ValueType VT = N1.getValueType();
1737   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1738
1739   // fold vector ops
1740   if (MVT::isVector(VT)) {
1741     SDOperand FoldedVOp = SimplifyVBinOp(N);
1742     if (FoldedVOp.Val) return FoldedVOp;
1743   }
1744
1745   // fold (or x, undef) -> -1
1746   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1747     return DAG.getConstant(~0ULL, VT);
1748   // fold (or c1, c2) -> c1|c2
1749   if (N0C && N1C)
1750     return DAG.getNode(ISD::OR, VT, N0, N1);
1751   // canonicalize constant to RHS
1752   if (N0C && !N1C)
1753     return DAG.getNode(ISD::OR, VT, N1, N0);
1754   // fold (or x, 0) -> x
1755   if (N1C && N1C->isNullValue())
1756     return N0;
1757   // fold (or x, -1) -> -1
1758   if (N1C && N1C->isAllOnesValue())
1759     return N1;
1760   // fold (or x, c) -> c iff (x & ~c) == 0
1761   if (N1C &&
1762       DAG.MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits))))
1763     return N1;
1764   // reassociate or
1765   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1766   if (ROR.Val != 0)
1767     return ROR;
1768   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1769   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1770              isa<ConstantSDNode>(N0.getOperand(1))) {
1771     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1772     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1773                                                  N1),
1774                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1775   }
1776   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1777   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1778     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1779     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1780
1781     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1782         MVT::isInteger(LL.getValueType())) {
1783       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1784       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1785       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1786           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1787         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1788         AddToWorkList(ORNode.Val);
1789         return DAG.getSetCC(VT, ORNode, LR, Op1);
1790       }
1791       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1792       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1793       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1794           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1795         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1796         AddToWorkList(ANDNode.Val);
1797         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1798       }
1799     }
1800     // canonicalize equivalent to ll == rl
1801     if (LL == RR && LR == RL) {
1802       Op1 = ISD::getSetCCSwappedOperands(Op1);
1803       std::swap(RL, RR);
1804     }
1805     if (LL == RL && LR == RR) {
1806       bool isInteger = MVT::isInteger(LL.getValueType());
1807       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1808       if (Result != ISD::SETCC_INVALID)
1809         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1810     }
1811   }
1812
1813   // Simplify: or (op x...), (op y...)  -> (op (or x, y))
1814   if (N0.getOpcode() == N1.getOpcode()) {
1815     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1816     if (Tmp.Val) return Tmp;
1817   }
1818
1819   // (X & C1) | (Y & C2)  -> (X|Y) & C3  if possible.
1820   if (N0.getOpcode() == ISD::AND &&
1821       N1.getOpcode() == ISD::AND &&
1822       N0.getOperand(1).getOpcode() == ISD::Constant &&
1823       N1.getOperand(1).getOpcode() == ISD::Constant &&
1824       // Don't increase # computations.
1825       (N0.Val->hasOneUse() || N1.Val->hasOneUse())) {
1826     // We can only do this xform if we know that bits from X that are set in C2
1827     // but not in C1 are already zero.  Likewise for Y.
1828     uint64_t LHSMask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1829     uint64_t RHSMask = cast<ConstantSDNode>(N1.getOperand(1))->getValue();
1830
1831     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
1832         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
1833       SDOperand X =DAG.getNode(ISD::OR, VT, N0.getOperand(0), N1.getOperand(0));
1834       return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(LHSMask|RHSMask, VT));
1835     }
1836   }
1837
1838
1839   // See if this is some rotate idiom.
1840   if (SDNode *Rot = MatchRotate(N0, N1))
1841     return SDOperand(Rot, 0);
1842
1843   return SDOperand();
1844 }
1845
1846
1847 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
1848 static bool MatchRotateHalf(SDOperand Op, SDOperand &Shift, SDOperand &Mask) {
1849   if (Op.getOpcode() == ISD::AND) {
1850     if (isa<ConstantSDNode>(Op.getOperand(1))) {
1851       Mask = Op.getOperand(1);
1852       Op = Op.getOperand(0);
1853     } else {
1854       return false;
1855     }
1856   }
1857
1858   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
1859     Shift = Op;
1860     return true;
1861   }
1862   return false;
1863 }
1864
1865
1866 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
1867 // idioms for rotate, and if the target supports rotation instructions, generate
1868 // a rot[lr].
1869 SDNode *DAGCombiner::MatchRotate(SDOperand LHS, SDOperand RHS) {
1870   // Must be a legal type.  Expanded an promoted things won't work with rotates.
1871   MVT::ValueType VT = LHS.getValueType();
1872   if (!TLI.isTypeLegal(VT)) return 0;
1873
1874   // The target must have at least one rotate flavor.
1875   bool HasROTL = TLI.isOperationLegal(ISD::ROTL, VT);
1876   bool HasROTR = TLI.isOperationLegal(ISD::ROTR, VT);
1877   if (!HasROTL && !HasROTR) return 0;
1878
1879   // Match "(X shl/srl V1) & V2" where V2 may not be present.
1880   SDOperand LHSShift;   // The shift.
1881   SDOperand LHSMask;    // AND value if any.
1882   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
1883     return 0; // Not part of a rotate.
1884
1885   SDOperand RHSShift;   // The shift.
1886   SDOperand RHSMask;    // AND value if any.
1887   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
1888     return 0; // Not part of a rotate.
1889
1890   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
1891     return 0;   // Not shifting the same value.
1892
1893   if (LHSShift.getOpcode() == RHSShift.getOpcode())
1894     return 0;   // Shifts must disagree.
1895
1896   // Canonicalize shl to left side in a shl/srl pair.
1897   if (RHSShift.getOpcode() == ISD::SHL) {
1898     std::swap(LHS, RHS);
1899     std::swap(LHSShift, RHSShift);
1900     std::swap(LHSMask , RHSMask );
1901   }
1902
1903   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1904   SDOperand LHSShiftArg = LHSShift.getOperand(0);
1905   SDOperand LHSShiftAmt = LHSShift.getOperand(1);
1906   SDOperand RHSShiftAmt = RHSShift.getOperand(1);
1907
1908   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1909   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
1910   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
1911       RHSShiftAmt.getOpcode() == ISD::Constant) {
1912     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getValue();
1913     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getValue();
1914     if ((LShVal + RShVal) != OpSizeInBits)
1915       return 0;
1916
1917     SDOperand Rot;
1918     if (HasROTL)
1919       Rot = DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt);
1920     else
1921       Rot = DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt);
1922
1923     // If there is an AND of either shifted operand, apply it to the result.
1924     if (LHSMask.Val || RHSMask.Val) {
1925       uint64_t Mask = MVT::getIntVTBitMask(VT);
1926
1927       if (LHSMask.Val) {
1928         uint64_t RHSBits = (1ULL << LShVal)-1;
1929         Mask &= cast<ConstantSDNode>(LHSMask)->getValue() | RHSBits;
1930       }
1931       if (RHSMask.Val) {
1932         uint64_t LHSBits = ~((1ULL << (OpSizeInBits-RShVal))-1);
1933         Mask &= cast<ConstantSDNode>(RHSMask)->getValue() | LHSBits;
1934       }
1935
1936       Rot = DAG.getNode(ISD::AND, VT, Rot, DAG.getConstant(Mask, VT));
1937     }
1938
1939     return Rot.Val;
1940   }
1941
1942   // If there is a mask here, and we have a variable shift, we can't be sure
1943   // that we're masking out the right stuff.
1944   if (LHSMask.Val || RHSMask.Val)
1945     return 0;
1946
1947   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
1948   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
1949   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
1950       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
1951     if (ConstantSDNode *SUBC =
1952           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
1953       if (SUBC->getValue() == OpSizeInBits)
1954         if (HasROTL)
1955           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1956         else
1957           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1958     }
1959   }
1960
1961   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
1962   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
1963   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
1964       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
1965     if (ConstantSDNode *SUBC =
1966           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
1967       if (SUBC->getValue() == OpSizeInBits)
1968         if (HasROTL)
1969           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1970         else
1971           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1972     }
1973   }
1974
1975   // Look for sign/zext/any-extended cases:
1976   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1977        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1978        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND) &&
1979       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1980        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1981        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND)) {
1982     SDOperand LExtOp0 = LHSShiftAmt.getOperand(0);
1983     SDOperand RExtOp0 = RHSShiftAmt.getOperand(0);
1984     if (RExtOp0.getOpcode() == ISD::SUB &&
1985         RExtOp0.getOperand(1) == LExtOp0) {
1986       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1987       //   (rotr x, y)
1988       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1989       //   (rotl x, (sub 32, y))
1990       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
1991         if (SUBC->getValue() == OpSizeInBits) {
1992           if (HasROTL)
1993             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1994           else
1995             return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1996         }
1997       }
1998     } else if (LExtOp0.getOpcode() == ISD::SUB &&
1999                RExtOp0 == LExtOp0.getOperand(1)) {
2000       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2001       //   (rotl x, y)
2002       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2003       //   (rotr x, (sub 32, y))
2004       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2005         if (SUBC->getValue() == OpSizeInBits) {
2006           if (HasROTL)
2007             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, RHSShiftAmt).Val;
2008           else
2009             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2010         }
2011       }
2012     }
2013   }
2014
2015   return 0;
2016 }
2017
2018
2019 SDOperand DAGCombiner::visitXOR(SDNode *N) {
2020   SDOperand N0 = N->getOperand(0);
2021   SDOperand N1 = N->getOperand(1);
2022   SDOperand LHS, RHS, CC;
2023   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2024   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2025   MVT::ValueType VT = N0.getValueType();
2026
2027   // fold vector ops
2028   if (MVT::isVector(VT)) {
2029     SDOperand FoldedVOp = SimplifyVBinOp(N);
2030     if (FoldedVOp.Val) return FoldedVOp;
2031   }
2032
2033   // fold (xor x, undef) -> undef
2034   if (N0.getOpcode() == ISD::UNDEF)
2035     return N0;
2036   if (N1.getOpcode() == ISD::UNDEF)
2037     return N1;
2038   // fold (xor c1, c2) -> c1^c2
2039   if (N0C && N1C)
2040     return DAG.getNode(ISD::XOR, VT, N0, N1);
2041   // canonicalize constant to RHS
2042   if (N0C && !N1C)
2043     return DAG.getNode(ISD::XOR, VT, N1, N0);
2044   // fold (xor x, 0) -> x
2045   if (N1C && N1C->isNullValue())
2046     return N0;
2047   // reassociate xor
2048   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
2049   if (RXOR.Val != 0)
2050     return RXOR;
2051   // fold !(x cc y) -> (x !cc y)
2052   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2053     bool isInt = MVT::isInteger(LHS.getValueType());
2054     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2055                                                isInt);
2056     if (N0.getOpcode() == ISD::SETCC)
2057       return DAG.getSetCC(VT, LHS, RHS, NotCC);
2058     if (N0.getOpcode() == ISD::SELECT_CC)
2059       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
2060     assert(0 && "Unhandled SetCC Equivalent!");
2061     abort();
2062   }
2063   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2064   if (N1C && N1C->getValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2065       N0.Val->hasOneUse() && isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2066     SDOperand V = N0.getOperand(0);
2067     V = DAG.getNode(ISD::XOR, V.getValueType(), V,
2068                     DAG.getConstant(1, V.getValueType()));
2069     AddToWorkList(V.Val);
2070     return DAG.getNode(ISD::ZERO_EXTEND, VT, V);
2071   }
2072
2073   // fold !(x or y) -> (!x and !y) iff x or y are setcc
2074   if (N1C && N1C->getValue() == 1 && VT == MVT::i1 &&
2075       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2076     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2077     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2078       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2079       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2080       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2081       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2082       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2083     }
2084   }
2085   // fold !(x or y) -> (!x and !y) iff x or y are constants
2086   if (N1C && N1C->isAllOnesValue() &&
2087       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2088     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2089     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2090       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2091       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2092       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2093       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2094       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2095     }
2096   }
2097   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
2098   if (N1C && N0.getOpcode() == ISD::XOR) {
2099     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2100     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2101     if (N00C)
2102       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
2103                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
2104     if (N01C)
2105       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
2106                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
2107   }
2108   // fold (xor x, x) -> 0
2109   if (N0 == N1) {
2110     if (!MVT::isVector(VT)) {
2111       return DAG.getConstant(0, VT);
2112     } else if (!AfterLegalize || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
2113       // Produce a vector of zeros.
2114       SDOperand El = DAG.getConstant(0, MVT::getVectorElementType(VT));
2115       std::vector<SDOperand> Ops(MVT::getVectorNumElements(VT), El);
2116       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
2117     }
2118   }
2119
2120   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2121   if (N0.getOpcode() == N1.getOpcode()) {
2122     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2123     if (Tmp.Val) return Tmp;
2124   }
2125
2126   // Simplify the expression using non-local knowledge.
2127   if (!MVT::isVector(VT) &&
2128       SimplifyDemandedBits(SDOperand(N, 0)))
2129     return SDOperand(N, 0);
2130
2131   return SDOperand();
2132 }
2133
2134 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2135 /// the shift amount is a constant.
2136 SDOperand DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2137   // FIXME: disable this for now.  This pessimizes some common cases like:
2138   //
2139   //void foo(int *X, int i) { X[i & 1235] = 1; }
2140   //int bar(int *X, int i) { return X[i & 255]; }
2141   return SDOperand();
2142
2143   SDNode *LHS = N->getOperand(0).Val;
2144   if (!LHS->hasOneUse()) return SDOperand();
2145
2146   // We want to pull some binops through shifts, so that we have (and (shift))
2147   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2148   // thing happens with address calculations, so it's important to canonicalize
2149   // it.
2150   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2151
2152   switch (LHS->getOpcode()) {
2153   default: return SDOperand();
2154   case ISD::OR:
2155   case ISD::XOR:
2156     HighBitSet = false; // We can only transform sra if the high bit is clear.
2157     break;
2158   case ISD::AND:
2159     HighBitSet = true;  // We can only transform sra if the high bit is set.
2160     break;
2161   case ISD::ADD:
2162     if (N->getOpcode() != ISD::SHL)
2163       return SDOperand(); // only shl(add) not sr[al](add).
2164     HighBitSet = false; // We can only transform sra if the high bit is clear.
2165     break;
2166   }
2167
2168   // We require the RHS of the binop to be a constant as well.
2169   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2170   if (!BinOpCst) return SDOperand();
2171
2172   MVT::ValueType VT = N->getValueType(0);
2173
2174   // If this is a signed shift right, and the high bit is modified
2175   // by the logical operation, do not perform the transformation.
2176   // The highBitSet boolean indicates the value of the high bit of
2177   // the constant which would cause it to be modified for this
2178   // operation.
2179   if (N->getOpcode() == ISD::SRA) {
2180     uint64_t BinOpRHSSign = BinOpCst->getValue() >> MVT::getSizeInBits(VT)-1;
2181     if ((bool)BinOpRHSSign != HighBitSet)
2182       return SDOperand();
2183   }
2184
2185   // Fold the constants, shifting the binop RHS by the shift amount.
2186   SDOperand NewRHS = DAG.getNode(N->getOpcode(), N->getValueType(0),
2187                                  LHS->getOperand(1), N->getOperand(1));
2188
2189   // Create the new shift.
2190   SDOperand NewShift = DAG.getNode(N->getOpcode(), VT, LHS->getOperand(0),
2191                                    N->getOperand(1));
2192
2193   // Create the new binop.
2194   return DAG.getNode(LHS->getOpcode(), VT, NewShift, NewRHS);
2195 }
2196
2197
2198 SDOperand DAGCombiner::visitSHL(SDNode *N) {
2199   SDOperand N0 = N->getOperand(0);
2200   SDOperand N1 = N->getOperand(1);
2201   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2202   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2203   MVT::ValueType VT = N0.getValueType();
2204   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2205
2206   // fold (shl c1, c2) -> c1<<c2
2207   if (N0C && N1C)
2208     return DAG.getNode(ISD::SHL, VT, N0, N1);
2209   // fold (shl 0, x) -> 0
2210   if (N0C && N0C->isNullValue())
2211     return N0;
2212   // fold (shl x, c >= size(x)) -> undef
2213   if (N1C && N1C->getValue() >= OpSizeInBits)
2214     return DAG.getNode(ISD::UNDEF, VT);
2215   // fold (shl x, 0) -> x
2216   if (N1C && N1C->isNullValue())
2217     return N0;
2218   // if (shl x, c) is known to be zero, return 0
2219   if (DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
2220     return DAG.getConstant(0, VT);
2221   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2222     return SDOperand(N, 0);
2223   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
2224   if (N1C && N0.getOpcode() == ISD::SHL &&
2225       N0.getOperand(1).getOpcode() == ISD::Constant) {
2226     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2227     uint64_t c2 = N1C->getValue();
2228     if (c1 + c2 > OpSizeInBits)
2229       return DAG.getConstant(0, VT);
2230     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
2231                        DAG.getConstant(c1 + c2, N1.getValueType()));
2232   }
2233   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
2234   //                               (srl (and x, -1 << c1), c1-c2)
2235   if (N1C && N0.getOpcode() == ISD::SRL &&
2236       N0.getOperand(1).getOpcode() == ISD::Constant) {
2237     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2238     uint64_t c2 = N1C->getValue();
2239     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2240                                  DAG.getConstant(~0ULL << c1, VT));
2241     if (c2 > c1)
2242       return DAG.getNode(ISD::SHL, VT, Mask,
2243                          DAG.getConstant(c2-c1, N1.getValueType()));
2244     else
2245       return DAG.getNode(ISD::SRL, VT, Mask,
2246                          DAG.getConstant(c1-c2, N1.getValueType()));
2247   }
2248   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
2249   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2250     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2251                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
2252
2253   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2254 }
2255
2256 SDOperand DAGCombiner::visitSRA(SDNode *N) {
2257   SDOperand N0 = N->getOperand(0);
2258   SDOperand N1 = N->getOperand(1);
2259   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2260   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2261   MVT::ValueType VT = N0.getValueType();
2262
2263   // fold (sra c1, c2) -> c1>>c2
2264   if (N0C && N1C)
2265     return DAG.getNode(ISD::SRA, VT, N0, N1);
2266   // fold (sra 0, x) -> 0
2267   if (N0C && N0C->isNullValue())
2268     return N0;
2269   // fold (sra -1, x) -> -1
2270   if (N0C && N0C->isAllOnesValue())
2271     return N0;
2272   // fold (sra x, c >= size(x)) -> undef
2273   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
2274     return DAG.getNode(ISD::UNDEF, VT);
2275   // fold (sra x, 0) -> x
2276   if (N1C && N1C->isNullValue())
2277     return N0;
2278   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2279   // sext_inreg.
2280   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2281     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
2282     MVT::ValueType EVT;
2283     switch (LowBits) {
2284     default: EVT = MVT::Other; break;
2285     case  1: EVT = MVT::i1;    break;
2286     case  8: EVT = MVT::i8;    break;
2287     case 16: EVT = MVT::i16;   break;
2288     case 32: EVT = MVT::i32;   break;
2289     }
2290     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
2291       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
2292                          DAG.getValueType(EVT));
2293   }
2294
2295   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
2296   if (N1C && N0.getOpcode() == ISD::SRA) {
2297     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2298       unsigned Sum = N1C->getValue() + C1->getValue();
2299       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
2300       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
2301                          DAG.getConstant(Sum, N1C->getValueType(0)));
2302     }
2303   }
2304
2305   // Simplify, based on bits shifted out of the LHS.
2306   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2307     return SDOperand(N, 0);
2308
2309
2310   // If the sign bit is known to be zero, switch this to a SRL.
2311   if (DAG.MaskedValueIsZero(N0, MVT::getIntVTSignBit(VT)))
2312     return DAG.getNode(ISD::SRL, VT, N0, N1);
2313
2314   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2315 }
2316
2317 SDOperand DAGCombiner::visitSRL(SDNode *N) {
2318   SDOperand N0 = N->getOperand(0);
2319   SDOperand N1 = N->getOperand(1);
2320   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2321   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2322   MVT::ValueType VT = N0.getValueType();
2323   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2324
2325   // fold (srl c1, c2) -> c1 >>u c2
2326   if (N0C && N1C)
2327     return DAG.getNode(ISD::SRL, VT, N0, N1);
2328   // fold (srl 0, x) -> 0
2329   if (N0C && N0C->isNullValue())
2330     return N0;
2331   // fold (srl x, c >= size(x)) -> undef
2332   if (N1C && N1C->getValue() >= OpSizeInBits)
2333     return DAG.getNode(ISD::UNDEF, VT);
2334   // fold (srl x, 0) -> x
2335   if (N1C && N1C->isNullValue())
2336     return N0;
2337   // if (srl x, c) is known to be zero, return 0
2338   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits)))
2339     return DAG.getConstant(0, VT);
2340
2341   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
2342   if (N1C && N0.getOpcode() == ISD::SRL &&
2343       N0.getOperand(1).getOpcode() == ISD::Constant) {
2344     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2345     uint64_t c2 = N1C->getValue();
2346     if (c1 + c2 > OpSizeInBits)
2347       return DAG.getConstant(0, VT);
2348     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
2349                        DAG.getConstant(c1 + c2, N1.getValueType()));
2350   }
2351
2352   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2353   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2354     // Shifting in all undef bits?
2355     MVT::ValueType SmallVT = N0.getOperand(0).getValueType();
2356     if (N1C->getValue() >= MVT::getSizeInBits(SmallVT))
2357       return DAG.getNode(ISD::UNDEF, VT);
2358
2359     SDOperand SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
2360     AddToWorkList(SmallShift.Val);
2361     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
2362   }
2363
2364   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2365   // bit, which is unmodified by sra.
2366   if (N1C && N1C->getValue()+1 == MVT::getSizeInBits(VT)) {
2367     if (N0.getOpcode() == ISD::SRA)
2368       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
2369   }
2370
2371   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2372   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2373       N1C->getValue() == Log2_32(MVT::getSizeInBits(VT))) {
2374     uint64_t KnownZero, KnownOne, Mask = MVT::getIntVTBitMask(VT);
2375     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2376
2377     // If any of the input bits are KnownOne, then the input couldn't be all
2378     // zeros, thus the result of the srl will always be zero.
2379     if (KnownOne) return DAG.getConstant(0, VT);
2380
2381     // If all of the bits input the to ctlz node are known to be zero, then
2382     // the result of the ctlz is "32" and the result of the shift is one.
2383     uint64_t UnknownBits = ~KnownZero & Mask;
2384     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2385
2386     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2387     if ((UnknownBits & (UnknownBits-1)) == 0) {
2388       // Okay, we know that only that the single bit specified by UnknownBits
2389       // could be set on input to the CTLZ node.  If this bit is set, the SRL
2390       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
2391       // to an SRL,XOR pair, which is likely to simplify more.
2392       unsigned ShAmt = CountTrailingZeros_64(UnknownBits);
2393       SDOperand Op = N0.getOperand(0);
2394       if (ShAmt) {
2395         Op = DAG.getNode(ISD::SRL, VT, Op,
2396                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2397         AddToWorkList(Op.Val);
2398       }
2399       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
2400     }
2401   }
2402
2403   // fold operands of srl based on knowledge that the low bits are not
2404   // demanded.
2405   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2406     return SDOperand(N, 0);
2407
2408   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2409 }
2410
2411 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
2412   SDOperand N0 = N->getOperand(0);
2413   MVT::ValueType VT = N->getValueType(0);
2414
2415   // fold (ctlz c1) -> c2
2416   if (isa<ConstantSDNode>(N0))
2417     return DAG.getNode(ISD::CTLZ, VT, N0);
2418   return SDOperand();
2419 }
2420
2421 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
2422   SDOperand N0 = N->getOperand(0);
2423   MVT::ValueType VT = N->getValueType(0);
2424
2425   // fold (cttz c1) -> c2
2426   if (isa<ConstantSDNode>(N0))
2427     return DAG.getNode(ISD::CTTZ, VT, N0);
2428   return SDOperand();
2429 }
2430
2431 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
2432   SDOperand N0 = N->getOperand(0);
2433   MVT::ValueType VT = N->getValueType(0);
2434
2435   // fold (ctpop c1) -> c2
2436   if (isa<ConstantSDNode>(N0))
2437     return DAG.getNode(ISD::CTPOP, VT, N0);
2438   return SDOperand();
2439 }
2440
2441 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
2442   SDOperand N0 = N->getOperand(0);
2443   SDOperand N1 = N->getOperand(1);
2444   SDOperand N2 = N->getOperand(2);
2445   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2446   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2447   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2448   MVT::ValueType VT = N->getValueType(0);
2449   MVT::ValueType VT0 = N0.getValueType();
2450
2451
2452   // Some targets have SETCC types bigger than 1 bit, but do not set all the
2453   // bits to 1; identified by getSetCCResultContents.  Watch out for these.
2454
2455   // fold select C, X, X -> X
2456   if (N1 == N2)
2457     return N1;
2458   // fold select true, X, Y -> X
2459   if (N0C && !N0C->isNullValue())
2460     return N1;
2461   // fold select false, X, Y -> Y
2462   if (N0C && N0C->isNullValue())
2463     return N2;
2464   // fold select C, 1, X -> C | X
2465   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
2466     return DAG.getNode(ISD::OR, VT, N0, N2);
2467   // fold select C, 0, 1 -> ~C
2468   if (MVT::isInteger(VT) && MVT::isInteger(VT0) &&
2469       N1C && N2C && N1C->isNullValue() && N2C->getValue() == 1) {
2470     SDOperand XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2471     if (VT == VT0)
2472       return XORNode;
2473     AddToWorkList(XORNode.Val);
2474     if (MVT::getSizeInBits(VT) > MVT::getSizeInBits(VT0))
2475       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2476     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2477   }
2478   // fold select C, 0, X -> ~C & X
2479   if (VT == VT0 && N1C && N1C->isNullValue() &&
2480       (N0.Val->getOpcode()!=ISD::SETCC || VT==MVT::i1 ||
2481        TLI.getSetCCResultContents()==
2482           TargetLowering::ZeroOrNegativeOneSetCCResult)) {
2483     SDOperand XORNode;
2484     XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(~0UL, VT));
2485     AddToWorkList(XORNode.Val);
2486     return DAG.getNode(ISD::AND, VT, XORNode, N2);
2487   }
2488   // fold select C, X, 1 -> ~C | X
2489   if (VT == VT0 && N2C && N2C->getValue() == 1 &&
2490       (N0.Val->getOpcode()!=ISD::SETCC || VT==MVT::i1 ||
2491        TLI.getSetCCResultContents()==
2492           TargetLowering::ZeroOrNegativeOneSetCCResult)) {
2493     SDOperand XORNode;
2494     XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(~0UL, VT));
2495     AddToWorkList(XORNode.Val);
2496     return DAG.getNode(ISD::OR, VT, XORNode, N1);
2497   }
2498   // fold select C, X, 0 -> C & X
2499   // FIXME: this should check for C type == X type, not i1?
2500   if (MVT::i1 == VT && N2C && N2C->isNullValue())
2501     return DAG.getNode(ISD::AND, VT, N0, N1);
2502   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2503   if (MVT::i1 == VT && N0 == N1)
2504     return DAG.getNode(ISD::OR, VT, N0, N2);
2505   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2506   if (MVT::i1 == VT && N0 == N2)
2507     return DAG.getNode(ISD::AND, VT, N0, N1);
2508
2509   // If we can fold this based on the true/false value, do so.
2510   if (SimplifySelectOps(N, N1, N2))
2511     return SDOperand(N, 0);  // Don't revisit N.
2512
2513   // fold selects based on a setcc into other things, such as min/max/abs
2514   if (N0.getOpcode() == ISD::SETCC)
2515     // FIXME:
2516     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2517     // having to say they don't support SELECT_CC on every type the DAG knows
2518     // about, since there is no way to mark an opcode illegal at all value types
2519     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
2520       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2521                          N1, N2, N0.getOperand(2));
2522     else
2523       return SimplifySelect(N0, N1, N2);
2524   return SDOperand();
2525 }
2526
2527 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
2528   SDOperand N0 = N->getOperand(0);
2529   SDOperand N1 = N->getOperand(1);
2530   SDOperand N2 = N->getOperand(2);
2531   SDOperand N3 = N->getOperand(3);
2532   SDOperand N4 = N->getOperand(4);
2533   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2534
2535   // fold select_cc lhs, rhs, x, x, cc -> x
2536   if (N2 == N3)
2537     return N2;
2538
2539   // Determine if the condition we're dealing with is constant
2540   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
2541   if (SCC.Val) AddToWorkList(SCC.Val);
2542
2543   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val)) {
2544     if (SCCC->getValue())
2545       return N2;    // cond always true -> true val
2546     else
2547       return N3;    // cond always false -> false val
2548   }
2549
2550   // Fold to a simpler select_cc
2551   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
2552     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2553                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2554                        SCC.getOperand(2));
2555
2556   // If we can fold this based on the true/false value, do so.
2557   if (SimplifySelectOps(N, N2, N3))
2558     return SDOperand(N, 0);  // Don't revisit N.
2559
2560   // fold select_cc into other things, such as min/max/abs
2561   return SimplifySelectCC(N0, N1, N2, N3, CC);
2562 }
2563
2564 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
2565   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2566                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2567 }
2568
2569 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2570 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2571 // transformation. Returns true if extension are possible and the above
2572 // mentioned transformation is profitable.
2573 static bool ExtendUsesToFormExtLoad(SDNode *N, SDOperand N0,
2574                                     unsigned ExtOpc,
2575                                     SmallVector<SDNode*, 4> &ExtendNodes,
2576                                     TargetLowering &TLI) {
2577   bool HasCopyToRegUses = false;
2578   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2579   for (SDNode::use_iterator UI = N0.Val->use_begin(), UE = N0.Val->use_end();
2580        UI != UE; ++UI) {
2581     SDNode *User = *UI;
2582     if (User == N)
2583       continue;
2584     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2585     if (User->getOpcode() == ISD::SETCC) {
2586       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2587       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2588         // Sign bits will be lost after a zext.
2589         return false;
2590       bool Add = false;
2591       for (unsigned i = 0; i != 2; ++i) {
2592         SDOperand UseOp = User->getOperand(i);
2593         if (UseOp == N0)
2594           continue;
2595         if (!isa<ConstantSDNode>(UseOp))
2596           return false;
2597         Add = true;
2598       }
2599       if (Add)
2600         ExtendNodes.push_back(User);
2601     } else {
2602       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2603         SDOperand UseOp = User->getOperand(i);
2604         if (UseOp == N0) {
2605           // If truncate from extended type to original load type is free
2606           // on this target, then it's ok to extend a CopyToReg.
2607           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2608             HasCopyToRegUses = true;
2609           else
2610             return false;
2611         }
2612       }
2613     }
2614   }
2615
2616   if (HasCopyToRegUses) {
2617     bool BothLiveOut = false;
2618     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2619          UI != UE; ++UI) {
2620       SDNode *User = *UI;
2621       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2622         SDOperand UseOp = User->getOperand(i);
2623         if (UseOp.Val == N && UseOp.ResNo == 0) {
2624           BothLiveOut = true;
2625           break;
2626         }
2627       }
2628     }
2629     if (BothLiveOut)
2630       // Both unextended and extended values are live out. There had better be
2631       // good a reason for the transformation.
2632       return ExtendNodes.size();
2633   }
2634   return true;
2635 }
2636
2637 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2638   SDOperand N0 = N->getOperand(0);
2639   MVT::ValueType VT = N->getValueType(0);
2640
2641   // fold (sext c1) -> c1
2642   if (isa<ConstantSDNode>(N0))
2643     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2644
2645   // fold (sext (sext x)) -> (sext x)
2646   // fold (sext (aext x)) -> (sext x)
2647   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2648     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
2649
2650   // fold (sext (truncate (load x))) -> (sext (smaller load x))
2651   // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
2652   if (N0.getOpcode() == ISD::TRUNCATE) {
2653     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2654     if (NarrowLoad.Val) {
2655       if (NarrowLoad.Val != N0.Val)
2656         CombineTo(N0.Val, NarrowLoad);
2657       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
2658     }
2659   }
2660
2661   // See if the value being truncated is already sign extended.  If so, just
2662   // eliminate the trunc/sext pair.
2663   if (N0.getOpcode() == ISD::TRUNCATE) {
2664     SDOperand Op = N0.getOperand(0);
2665     unsigned OpBits   = MVT::getSizeInBits(Op.getValueType());
2666     unsigned MidBits  = MVT::getSizeInBits(N0.getValueType());
2667     unsigned DestBits = MVT::getSizeInBits(VT);
2668     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
2669
2670     if (OpBits == DestBits) {
2671       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
2672       // bits, it is already ready.
2673       if (NumSignBits > DestBits-MidBits)
2674         return Op;
2675     } else if (OpBits < DestBits) {
2676       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
2677       // bits, just sext from i32.
2678       if (NumSignBits > OpBits-MidBits)
2679         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
2680     } else {
2681       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
2682       // bits, just truncate to i32.
2683       if (NumSignBits > OpBits-MidBits)
2684         return DAG.getNode(ISD::TRUNCATE, VT, Op);
2685     }
2686
2687     // fold (sext (truncate x)) -> (sextinreg x).
2688     if (!AfterLegalize || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
2689                                                N0.getValueType())) {
2690       if (Op.getValueType() < VT)
2691         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2692       else if (Op.getValueType() > VT)
2693         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2694       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
2695                          DAG.getValueType(N0.getValueType()));
2696     }
2697   }
2698
2699   // fold (sext (load x)) -> (sext (truncate (sextload x)))
2700   if (ISD::isNON_EXTLoad(N0.Val) &&
2701       (!AfterLegalize||TLI.isLoadXLegal(ISD::SEXTLOAD, N0.getValueType()))){
2702     bool DoXform = true;
2703     SmallVector<SDNode*, 4> SetCCs;
2704     if (!N0.hasOneUse())
2705       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
2706     if (DoXform) {
2707       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2708       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2709                                          LN0->getBasePtr(), LN0->getSrcValue(),
2710                                          LN0->getSrcValueOffset(),
2711                                          N0.getValueType(),
2712                                          LN0->isVolatile(),
2713                                          LN0->getAlignment());
2714       CombineTo(N, ExtLoad);
2715       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2716       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2717       // Extend SetCC uses if necessary.
2718       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2719         SDNode *SetCC = SetCCs[i];
2720         SmallVector<SDOperand, 4> Ops;
2721         for (unsigned j = 0; j != 2; ++j) {
2722           SDOperand SOp = SetCC->getOperand(j);
2723           if (SOp == Trunc)
2724             Ops.push_back(ExtLoad);
2725           else
2726             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, VT, SOp));
2727           }
2728         Ops.push_back(SetCC->getOperand(2));
2729         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2730                                      &Ops[0], Ops.size()));
2731       }
2732       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2733     }
2734   }
2735
2736   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
2737   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
2738   if ((ISD::isSEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2739       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2740     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2741     MVT::ValueType EVT = LN0->getLoadedVT();
2742     if (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT)) {
2743       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2744                                          LN0->getBasePtr(), LN0->getSrcValue(),
2745                                          LN0->getSrcValueOffset(), EVT,
2746                                          LN0->isVolatile(),
2747                                          LN0->getAlignment());
2748       CombineTo(N, ExtLoad);
2749       CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2750                 ExtLoad.getValue(1));
2751       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2752     }
2753   }
2754
2755   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
2756   if (N0.getOpcode() == ISD::SETCC) {
2757     SDOperand SCC =
2758       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2759                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
2760                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2761     if (SCC.Val) return SCC;
2762   }
2763
2764   return SDOperand();
2765 }
2766
2767 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
2768   SDOperand N0 = N->getOperand(0);
2769   MVT::ValueType VT = N->getValueType(0);
2770
2771   // fold (zext c1) -> c1
2772   if (isa<ConstantSDNode>(N0))
2773     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2774   // fold (zext (zext x)) -> (zext x)
2775   // fold (zext (aext x)) -> (zext x)
2776   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2777     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
2778
2779   // fold (zext (truncate (load x))) -> (zext (smaller load x))
2780   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
2781   if (N0.getOpcode() == ISD::TRUNCATE) {
2782     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2783     if (NarrowLoad.Val) {
2784       if (NarrowLoad.Val != N0.Val)
2785         CombineTo(N0.Val, NarrowLoad);
2786       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
2787     }
2788   }
2789
2790   // fold (zext (truncate x)) -> (and x, mask)
2791   if (N0.getOpcode() == ISD::TRUNCATE &&
2792       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, VT))) {
2793     SDOperand Op = N0.getOperand(0);
2794     if (Op.getValueType() < VT) {
2795       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2796     } else if (Op.getValueType() > VT) {
2797       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2798     }
2799     return DAG.getZeroExtendInReg(Op, N0.getValueType());
2800   }
2801
2802   // fold (zext (and (trunc x), cst)) -> (and x, cst).
2803   if (N0.getOpcode() == ISD::AND &&
2804       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2805       N0.getOperand(1).getOpcode() == ISD::Constant) {
2806     SDOperand X = N0.getOperand(0).getOperand(0);
2807     if (X.getValueType() < VT) {
2808       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2809     } else if (X.getValueType() > VT) {
2810       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2811     }
2812     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2813     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2814   }
2815
2816   // fold (zext (load x)) -> (zext (truncate (zextload x)))
2817   if (ISD::isNON_EXTLoad(N0.Val) &&
2818       (!AfterLegalize||TLI.isLoadXLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
2819     bool DoXform = true;
2820     SmallVector<SDNode*, 4> SetCCs;
2821     if (!N0.hasOneUse())
2822       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
2823     if (DoXform) {
2824       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2825       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2826                                          LN0->getBasePtr(), LN0->getSrcValue(),
2827                                          LN0->getSrcValueOffset(),
2828                                          N0.getValueType(),
2829                                          LN0->isVolatile(),
2830                                          LN0->getAlignment());
2831       CombineTo(N, ExtLoad);
2832       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2833       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2834       // Extend SetCC uses if necessary.
2835       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2836         SDNode *SetCC = SetCCs[i];
2837         SmallVector<SDOperand, 4> Ops;
2838         for (unsigned j = 0; j != 2; ++j) {
2839           SDOperand SOp = SetCC->getOperand(j);
2840           if (SOp == Trunc)
2841             Ops.push_back(ExtLoad);
2842           else
2843             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND, VT, SOp));
2844           }
2845         Ops.push_back(SetCC->getOperand(2));
2846         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2847                                      &Ops[0], Ops.size()));
2848       }
2849       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2850     }
2851   }
2852
2853   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
2854   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
2855   if ((ISD::isZEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2856       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2857     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2858     MVT::ValueType EVT = LN0->getLoadedVT();
2859     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2860                                        LN0->getBasePtr(), LN0->getSrcValue(),
2861                                        LN0->getSrcValueOffset(), EVT,
2862                                        LN0->isVolatile(),
2863                                        LN0->getAlignment());
2864     CombineTo(N, ExtLoad);
2865     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2866               ExtLoad.getValue(1));
2867     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2868   }
2869
2870   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2871   if (N0.getOpcode() == ISD::SETCC) {
2872     SDOperand SCC =
2873       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2874                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2875                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2876     if (SCC.Val) return SCC;
2877   }
2878
2879   return SDOperand();
2880 }
2881
2882 SDOperand DAGCombiner::visitANY_EXTEND(SDNode *N) {
2883   SDOperand N0 = N->getOperand(0);
2884   MVT::ValueType VT = N->getValueType(0);
2885
2886   // fold (aext c1) -> c1
2887   if (isa<ConstantSDNode>(N0))
2888     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
2889   // fold (aext (aext x)) -> (aext x)
2890   // fold (aext (zext x)) -> (zext x)
2891   // fold (aext (sext x)) -> (sext x)
2892   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
2893       N0.getOpcode() == ISD::ZERO_EXTEND ||
2894       N0.getOpcode() == ISD::SIGN_EXTEND)
2895     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2896
2897   // fold (aext (truncate (load x))) -> (aext (smaller load x))
2898   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
2899   if (N0.getOpcode() == ISD::TRUNCATE) {
2900     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2901     if (NarrowLoad.Val) {
2902       if (NarrowLoad.Val != N0.Val)
2903         CombineTo(N0.Val, NarrowLoad);
2904       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
2905     }
2906   }
2907
2908   // fold (aext (truncate x))
2909   if (N0.getOpcode() == ISD::TRUNCATE) {
2910     SDOperand TruncOp = N0.getOperand(0);
2911     if (TruncOp.getValueType() == VT)
2912       return TruncOp; // x iff x size == zext size.
2913     if (TruncOp.getValueType() > VT)
2914       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
2915     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
2916   }
2917
2918   // fold (aext (and (trunc x), cst)) -> (and x, cst).
2919   if (N0.getOpcode() == ISD::AND &&
2920       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2921       N0.getOperand(1).getOpcode() == ISD::Constant) {
2922     SDOperand X = N0.getOperand(0).getOperand(0);
2923     if (X.getValueType() < VT) {
2924       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2925     } else if (X.getValueType() > VT) {
2926       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2927     }
2928     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2929     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2930   }
2931
2932   // fold (aext (load x)) -> (aext (truncate (extload x)))
2933   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2934       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
2935     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2936     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
2937                                        LN0->getBasePtr(), LN0->getSrcValue(),
2938                                        LN0->getSrcValueOffset(),
2939                                        N0.getValueType(),
2940                                        LN0->isVolatile(),
2941                                        LN0->getAlignment());
2942     CombineTo(N, ExtLoad);
2943     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2944               ExtLoad.getValue(1));
2945     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2946   }
2947
2948   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
2949   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
2950   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
2951   if (N0.getOpcode() == ISD::LOAD &&
2952       !ISD::isNON_EXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2953       N0.hasOneUse()) {
2954     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2955     MVT::ValueType EVT = LN0->getLoadedVT();
2956     SDOperand ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
2957                                        LN0->getChain(), LN0->getBasePtr(),
2958                                        LN0->getSrcValue(),
2959                                        LN0->getSrcValueOffset(), EVT,
2960                                        LN0->isVolatile(),
2961                                        LN0->getAlignment());
2962     CombineTo(N, ExtLoad);
2963     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2964               ExtLoad.getValue(1));
2965     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2966   }
2967
2968   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2969   if (N0.getOpcode() == ISD::SETCC) {
2970     SDOperand SCC =
2971       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2972                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2973                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2974     if (SCC.Val)
2975       return SCC;
2976   }
2977
2978   return SDOperand();
2979 }
2980
2981 /// GetDemandedBits - See if the specified operand can be simplified with the
2982 /// knowledge that only the bits specified by Mask are used.  If so, return the
2983 /// simpler operand, otherwise return a null SDOperand.
2984 SDOperand DAGCombiner::GetDemandedBits(SDOperand V, uint64_t Mask) {
2985   switch (V.getOpcode()) {
2986   default: break;
2987   case ISD::OR:
2988   case ISD::XOR:
2989     // If the LHS or RHS don't contribute bits to the or, drop them.
2990     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
2991       return V.getOperand(1);
2992     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
2993       return V.getOperand(0);
2994     break;
2995   case ISD::SRL:
2996     // Only look at single-use SRLs.
2997     if (!V.Val->hasOneUse())
2998       break;
2999     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
3000       // See if we can recursively simplify the LHS.
3001       unsigned Amt = RHSC->getValue();
3002       Mask = (Mask << Amt) & MVT::getIntVTBitMask(V.getValueType());
3003       SDOperand SimplifyLHS = GetDemandedBits(V.getOperand(0), Mask);
3004       if (SimplifyLHS.Val) {
3005         return DAG.getNode(ISD::SRL, V.getValueType(),
3006                            SimplifyLHS, V.getOperand(1));
3007       }
3008     }
3009   }
3010   return SDOperand();
3011 }
3012
3013 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
3014 /// bits and then truncated to a narrower type and where N is a multiple
3015 /// of number of bits of the narrower type, transform it to a narrower load
3016 /// from address + N / num of bits of new type. If the result is to be
3017 /// extended, also fold the extension to form a extending load.
3018 SDOperand DAGCombiner::ReduceLoadWidth(SDNode *N) {
3019   unsigned Opc = N->getOpcode();
3020   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
3021   SDOperand N0 = N->getOperand(0);
3022   MVT::ValueType VT = N->getValueType(0);
3023   MVT::ValueType EVT = N->getValueType(0);
3024
3025   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
3026   // extended to VT.
3027   if (Opc == ISD::SIGN_EXTEND_INREG) {
3028     ExtType = ISD::SEXTLOAD;
3029     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3030     if (AfterLegalize && !TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))
3031       return SDOperand();
3032   }
3033
3034   unsigned EVTBits = MVT::getSizeInBits(EVT);
3035   unsigned ShAmt = 0;
3036   bool CombineSRL =  false;
3037   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
3038     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3039       ShAmt = N01->getValue();
3040       // Is the shift amount a multiple of size of VT?
3041       if ((ShAmt & (EVTBits-1)) == 0) {
3042         N0 = N0.getOperand(0);
3043         if (MVT::getSizeInBits(N0.getValueType()) <= EVTBits)
3044           return SDOperand();
3045         CombineSRL = true;
3046       }
3047     }
3048   }
3049
3050   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3051       // Do not allow folding to i1 here.  i1 is implicitly stored in memory in
3052       // zero extended form: by shrinking the load, we lose track of the fact
3053       // that it is already zero extended.
3054       // FIXME: This should be reevaluated.
3055       VT != MVT::i1) {
3056     assert(MVT::getSizeInBits(N0.getValueType()) > EVTBits &&
3057            "Cannot truncate to larger type!");
3058     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3059     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
3060     // For big endian targets, we need to adjust the offset to the pointer to
3061     // load the correct bytes.
3062     if (!TLI.isLittleEndian()) {
3063       unsigned LVTStoreBits = MVT::getStoreSizeInBits(N0.getValueType());
3064       unsigned EVTStoreBits = MVT::getStoreSizeInBits(EVT);
3065       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3066     }
3067     uint64_t PtrOff =  ShAmt / 8;
3068     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3069     SDOperand NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
3070                                    DAG.getConstant(PtrOff, PtrType));
3071     AddToWorkList(NewPtr.Val);
3072     SDOperand Load = (ExtType == ISD::NON_EXTLOAD)
3073       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
3074                     LN0->getSrcValue(), LN0->getSrcValueOffset(),
3075                     LN0->isVolatile(), NewAlign)
3076       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
3077                        LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
3078                        LN0->isVolatile(), NewAlign);
3079     AddToWorkList(N);
3080     if (CombineSRL) {
3081       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1));
3082       CombineTo(N->getOperand(0).Val, Load);
3083     } else
3084       CombineTo(N0.Val, Load, Load.getValue(1));
3085     if (ShAmt) {
3086       if (Opc == ISD::SIGN_EXTEND_INREG)
3087         return DAG.getNode(Opc, VT, Load, N->getOperand(1));
3088       else
3089         return DAG.getNode(Opc, VT, Load);
3090     }
3091     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3092   }
3093
3094   return SDOperand();
3095 }
3096
3097
3098 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3099   SDOperand N0 = N->getOperand(0);
3100   SDOperand N1 = N->getOperand(1);
3101   MVT::ValueType VT = N->getValueType(0);
3102   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
3103   unsigned EVTBits = MVT::getSizeInBits(EVT);
3104
3105   // fold (sext_in_reg c1) -> c1
3106   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3107     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
3108
3109   // If the input is already sign extended, just drop the extension.
3110   if (DAG.ComputeNumSignBits(N0) >= MVT::getSizeInBits(VT)-EVTBits+1)
3111     return N0;
3112
3113   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3114   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3115       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
3116     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
3117   }
3118
3119   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3120   if (DAG.MaskedValueIsZero(N0, 1ULL << (EVTBits-1)))
3121     return DAG.getZeroExtendInReg(N0, EVT);
3122
3123   // fold operands of sext_in_reg based on knowledge that the top bits are not
3124   // demanded.
3125   if (SimplifyDemandedBits(SDOperand(N, 0)))
3126     return SDOperand(N, 0);
3127
3128   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3129   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3130   SDOperand NarrowLoad = ReduceLoadWidth(N);
3131   if (NarrowLoad.Val)
3132     return NarrowLoad;
3133
3134   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
3135   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
3136   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3137   if (N0.getOpcode() == ISD::SRL) {
3138     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3139       if (ShAmt->getValue()+EVTBits <= MVT::getSizeInBits(VT)) {
3140         // We can turn this into an SRA iff the input to the SRL is already sign
3141         // extended enough.
3142         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3143         if (MVT::getSizeInBits(VT)-(ShAmt->getValue()+EVTBits) < InSignBits)
3144           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
3145       }
3146   }
3147
3148   // fold (sext_inreg (extload x)) -> (sextload x)
3149   if (ISD::isEXTLoad(N0.Val) &&
3150       ISD::isUNINDEXEDLoad(N0.Val) &&
3151       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3152       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3153     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3154     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3155                                        LN0->getBasePtr(), LN0->getSrcValue(),
3156                                        LN0->getSrcValueOffset(), EVT,
3157                                        LN0->isVolatile(),
3158                                        LN0->getAlignment());
3159     CombineTo(N, ExtLoad);
3160     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3161     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3162   }
3163   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3164   if (ISD::isZEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
3165       N0.hasOneUse() &&
3166       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3167       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3168     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3169     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3170                                        LN0->getBasePtr(), LN0->getSrcValue(),
3171                                        LN0->getSrcValueOffset(), EVT,
3172                                        LN0->isVolatile(),
3173                                        LN0->getAlignment());
3174     CombineTo(N, ExtLoad);
3175     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3176     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3177   }
3178   return SDOperand();
3179 }
3180
3181 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
3182   SDOperand N0 = N->getOperand(0);
3183   MVT::ValueType VT = N->getValueType(0);
3184
3185   // noop truncate
3186   if (N0.getValueType() == N->getValueType(0))
3187     return N0;
3188   // fold (truncate c1) -> c1
3189   if (isa<ConstantSDNode>(N0))
3190     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3191   // fold (truncate (truncate x)) -> (truncate x)
3192   if (N0.getOpcode() == ISD::TRUNCATE)
3193     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3194   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3195   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3196       N0.getOpcode() == ISD::ANY_EXTEND) {
3197     if (N0.getOperand(0).getValueType() < VT)
3198       // if the source is smaller than the dest, we still need an extend
3199       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3200     else if (N0.getOperand(0).getValueType() > VT)
3201       // if the source is larger than the dest, than we just need the truncate
3202       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3203     else
3204       // if the source and dest are the same type, we can drop both the extend
3205       // and the truncate
3206       return N0.getOperand(0);
3207   }
3208
3209   // See if we can simplify the input to this truncate through knowledge that
3210   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3211   // -> trunc y
3212   SDOperand Shorter = GetDemandedBits(N0, MVT::getIntVTBitMask(VT));
3213   if (Shorter.Val)
3214     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3215
3216   // fold (truncate (load x)) -> (smaller load x)
3217   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3218   return ReduceLoadWidth(N);
3219 }
3220
3221 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3222   SDOperand N0 = N->getOperand(0);
3223   MVT::ValueType VT = N->getValueType(0);
3224
3225   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3226   // Only do this before legalize, since afterward the target may be depending
3227   // on the bitconvert.
3228   // First check to see if this is all constant.
3229   if (!AfterLegalize &&
3230       N0.getOpcode() == ISD::BUILD_VECTOR && N0.Val->hasOneUse() &&
3231       MVT::isVector(VT)) {
3232     bool isSimple = true;
3233     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3234       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3235           N0.getOperand(i).getOpcode() != ISD::Constant &&
3236           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3237         isSimple = false;
3238         break;
3239       }
3240
3241     MVT::ValueType DestEltVT = MVT::getVectorElementType(N->getValueType(0));
3242     assert(!MVT::isVector(DestEltVT) &&
3243            "Element type of vector ValueType must not be vector!");
3244     if (isSimple) {
3245       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.Val, DestEltVT);
3246     }
3247   }
3248
3249   // If the input is a constant, let getNode() fold it.
3250   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3251     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3252     if (Res.Val != N) return Res;
3253   }
3254
3255   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3256     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3257
3258   // fold (conv (load x)) -> (load (conv*)x)
3259   // If the resultant load doesn't need a higher alignment than the original!
3260   if (ISD::isNormalLoad(N0.Val) && N0.hasOneUse() &&
3261       TLI.isOperationLegal(ISD::LOAD, VT)) {
3262     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3263     unsigned Align = TLI.getTargetMachine().getTargetData()->
3264       getABITypeAlignment(MVT::getTypeForValueType(VT));
3265     unsigned OrigAlign = LN0->getAlignment();
3266     if (Align <= OrigAlign) {
3267       SDOperand Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3268                                    LN0->getSrcValue(), LN0->getSrcValueOffset(),
3269                                    LN0->isVolatile(), Align);
3270       AddToWorkList(N);
3271       CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3272                 Load.getValue(1));
3273       return Load;
3274     }
3275   }
3276
3277   return SDOperand();
3278 }
3279
3280 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3281 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3282 /// destination element value type.
3283 SDOperand DAGCombiner::
3284 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT::ValueType DstEltVT) {
3285   MVT::ValueType SrcEltVT = BV->getOperand(0).getValueType();
3286
3287   // If this is already the right type, we're done.
3288   if (SrcEltVT == DstEltVT) return SDOperand(BV, 0);
3289
3290   unsigned SrcBitSize = MVT::getSizeInBits(SrcEltVT);
3291   unsigned DstBitSize = MVT::getSizeInBits(DstEltVT);
3292
3293   // If this is a conversion of N elements of one type to N elements of another
3294   // type, convert each element.  This handles FP<->INT cases.
3295   if (SrcBitSize == DstBitSize) {
3296     SmallVector<SDOperand, 8> Ops;
3297     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3298       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3299       AddToWorkList(Ops.back().Val);
3300     }
3301     MVT::ValueType VT =
3302       MVT::getVectorType(DstEltVT,
3303                          MVT::getVectorNumElements(BV->getValueType(0)));
3304     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3305   }
3306
3307   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3308   // handle annoying details of growing/shrinking FP values, we convert them to
3309   // int first.
3310   if (MVT::isFloatingPoint(SrcEltVT)) {
3311     // Convert the input float vector to a int vector where the elements are the
3312     // same sizes.
3313     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3314     MVT::ValueType IntVT = SrcEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3315     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).Val;
3316     SrcEltVT = IntVT;
3317   }
3318
3319   // Now we know the input is an integer vector.  If the output is a FP type,
3320   // convert to integer first, then to FP of the right size.
3321   if (MVT::isFloatingPoint(DstEltVT)) {
3322     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3323     MVT::ValueType TmpVT = DstEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3324     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).Val;
3325
3326     // Next, convert to FP elements of the same size.
3327     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3328   }
3329
3330   // Okay, we know the src/dst types are both integers of differing types.
3331   // Handling growing first.
3332   assert(MVT::isInteger(SrcEltVT) && MVT::isInteger(DstEltVT));
3333   if (SrcBitSize < DstBitSize) {
3334     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3335
3336     SmallVector<SDOperand, 8> Ops;
3337     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3338          i += NumInputsPerOutput) {
3339       bool isLE = TLI.isLittleEndian();
3340       uint64_t NewBits = 0;
3341       bool EltIsUndef = true;
3342       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3343         // Shift the previously computed bits over.
3344         NewBits <<= SrcBitSize;
3345         SDOperand Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3346         if (Op.getOpcode() == ISD::UNDEF) continue;
3347         EltIsUndef = false;
3348
3349         NewBits |= cast<ConstantSDNode>(Op)->getValue();
3350       }
3351
3352       if (EltIsUndef)
3353         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3354       else
3355         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3356     }
3357
3358     MVT::ValueType VT = MVT::getVectorType(DstEltVT,
3359                                            Ops.size());
3360     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3361   }
3362
3363   // Finally, this must be the case where we are shrinking elements: each input
3364   // turns into multiple outputs.
3365   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3366   SmallVector<SDOperand, 8> Ops;
3367   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3368     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3369       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3370         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3371       continue;
3372     }
3373     uint64_t OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getValue();
3374
3375     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3376       unsigned ThisVal = OpVal & ((1ULL << DstBitSize)-1);
3377       OpVal >>= DstBitSize;
3378       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3379     }
3380
3381     // For big endian targets, swap the order of the pieces of each element.
3382     if (!TLI.isLittleEndian())
3383       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3384   }
3385   MVT::ValueType VT = MVT::getVectorType(DstEltVT, Ops.size());
3386   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3387 }
3388
3389
3390
3391 SDOperand DAGCombiner::visitFADD(SDNode *N) {
3392   SDOperand N0 = N->getOperand(0);
3393   SDOperand N1 = N->getOperand(1);
3394   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3395   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3396   MVT::ValueType VT = N->getValueType(0);
3397
3398   // fold vector ops
3399   if (MVT::isVector(VT)) {
3400     SDOperand FoldedVOp = SimplifyVBinOp(N);
3401     if (FoldedVOp.Val) return FoldedVOp;
3402   }
3403
3404   // fold (fadd c1, c2) -> c1+c2
3405   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3406     return DAG.getNode(ISD::FADD, VT, N0, N1);
3407   // canonicalize constant to RHS
3408   if (N0CFP && !N1CFP)
3409     return DAG.getNode(ISD::FADD, VT, N1, N0);
3410   // fold (A + (-B)) -> A-B
3411   if (isNegatibleForFree(N1) == 2)
3412     return DAG.getNode(ISD::FSUB, VT, N0, GetNegatedExpression(N1, DAG));
3413   // fold ((-A) + B) -> B-A
3414   if (isNegatibleForFree(N0) == 2)
3415     return DAG.getNode(ISD::FSUB, VT, N1, GetNegatedExpression(N0, DAG));
3416
3417   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3418   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3419       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3420     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3421                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3422
3423   return SDOperand();
3424 }
3425
3426 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
3427   SDOperand N0 = N->getOperand(0);
3428   SDOperand N1 = N->getOperand(1);
3429   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3430   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3431   MVT::ValueType VT = N->getValueType(0);
3432
3433   // fold vector ops
3434   if (MVT::isVector(VT)) {
3435     SDOperand FoldedVOp = SimplifyVBinOp(N);
3436     if (FoldedVOp.Val) return FoldedVOp;
3437   }
3438
3439   // fold (fsub c1, c2) -> c1-c2
3440   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3441     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3442   // fold (0-B) -> -B
3443   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3444     if (isNegatibleForFree(N1))
3445       return GetNegatedExpression(N1, DAG);
3446     return DAG.getNode(ISD::FNEG, VT, N1);
3447   }
3448   // fold (A-(-B)) -> A+B
3449   if (isNegatibleForFree(N1))
3450     return DAG.getNode(ISD::FADD, VT, N0, GetNegatedExpression(N1, DAG));
3451
3452   return SDOperand();
3453 }
3454
3455 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
3456   SDOperand N0 = N->getOperand(0);
3457   SDOperand N1 = N->getOperand(1);
3458   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3459   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3460   MVT::ValueType VT = N->getValueType(0);
3461
3462   // fold vector ops
3463   if (MVT::isVector(VT)) {
3464     SDOperand FoldedVOp = SimplifyVBinOp(N);
3465     if (FoldedVOp.Val) return FoldedVOp;
3466   }
3467
3468   // fold (fmul c1, c2) -> c1*c2
3469   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3470     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3471   // canonicalize constant to RHS
3472   if (N0CFP && !N1CFP)
3473     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3474   // fold (fmul X, 2.0) -> (fadd X, X)
3475   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3476     return DAG.getNode(ISD::FADD, VT, N0, N0);
3477   // fold (fmul X, -1.0) -> (fneg X)
3478   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3479     return DAG.getNode(ISD::FNEG, VT, N0);
3480
3481   // -X * -Y -> X*Y
3482   if (char LHSNeg = isNegatibleForFree(N0)) {
3483     if (char RHSNeg = isNegatibleForFree(N1)) {
3484       // Both can be negated for free, check to see if at least one is cheaper
3485       // negated.
3486       if (LHSNeg == 2 || RHSNeg == 2)
3487         return DAG.getNode(ISD::FMUL, VT, GetNegatedExpression(N0, DAG),
3488                            GetNegatedExpression(N1, DAG));
3489     }
3490   }
3491
3492   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3493   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3494       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3495     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
3496                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
3497
3498   return SDOperand();
3499 }
3500
3501 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
3502   SDOperand N0 = N->getOperand(0);
3503   SDOperand N1 = N->getOperand(1);
3504   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3505   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3506   MVT::ValueType VT = N->getValueType(0);
3507
3508   // fold vector ops
3509   if (MVT::isVector(VT)) {
3510     SDOperand FoldedVOp = SimplifyVBinOp(N);
3511     if (FoldedVOp.Val) return FoldedVOp;
3512   }
3513
3514   // fold (fdiv c1, c2) -> c1/c2
3515   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3516     return DAG.getNode(ISD::FDIV, VT, N0, N1);
3517
3518
3519   // -X / -Y -> X*Y
3520   if (char LHSNeg = isNegatibleForFree(N0)) {
3521     if (char RHSNeg = isNegatibleForFree(N1)) {
3522       // Both can be negated for free, check to see if at least one is cheaper
3523       // negated.
3524       if (LHSNeg == 2 || RHSNeg == 2)
3525         return DAG.getNode(ISD::FDIV, VT, GetNegatedExpression(N0, DAG),
3526                            GetNegatedExpression(N1, DAG));
3527     }
3528   }
3529
3530   return SDOperand();
3531 }
3532
3533 SDOperand DAGCombiner::visitFREM(SDNode *N) {
3534   SDOperand N0 = N->getOperand(0);
3535   SDOperand N1 = N->getOperand(1);
3536   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3537   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3538   MVT::ValueType VT = N->getValueType(0);
3539
3540   // fold (frem c1, c2) -> fmod(c1,c2)
3541   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3542     return DAG.getNode(ISD::FREM, VT, N0, N1);
3543
3544   return SDOperand();
3545 }
3546
3547 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
3548   SDOperand N0 = N->getOperand(0);
3549   SDOperand N1 = N->getOperand(1);
3550   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3551   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3552   MVT::ValueType VT = N->getValueType(0);
3553
3554   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
3555     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
3556
3557   if (N1CFP) {
3558     const APFloat& V = N1CFP->getValueAPF();
3559     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
3560     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
3561     if (!V.isNegative())
3562       return DAG.getNode(ISD::FABS, VT, N0);
3563     else
3564       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
3565   }
3566
3567   // copysign(fabs(x), y) -> copysign(x, y)
3568   // copysign(fneg(x), y) -> copysign(x, y)
3569   // copysign(copysign(x,z), y) -> copysign(x, y)
3570   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
3571       N0.getOpcode() == ISD::FCOPYSIGN)
3572     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
3573
3574   // copysign(x, abs(y)) -> abs(x)
3575   if (N1.getOpcode() == ISD::FABS)
3576     return DAG.getNode(ISD::FABS, VT, N0);
3577
3578   // copysign(x, copysign(y,z)) -> copysign(x, z)
3579   if (N1.getOpcode() == ISD::FCOPYSIGN)
3580     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
3581
3582   // copysign(x, fp_extend(y)) -> copysign(x, y)
3583   // copysign(x, fp_round(y)) -> copysign(x, y)
3584   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
3585     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
3586
3587   return SDOperand();
3588 }
3589
3590
3591
3592 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
3593   SDOperand N0 = N->getOperand(0);
3594   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3595   MVT::ValueType VT = N->getValueType(0);
3596
3597   // fold (sint_to_fp c1) -> c1fp
3598   if (N0C && N0.getValueType() != MVT::ppcf128)
3599     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
3600   return SDOperand();
3601 }
3602
3603 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
3604   SDOperand N0 = N->getOperand(0);
3605   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3606   MVT::ValueType VT = N->getValueType(0);
3607
3608   // fold (uint_to_fp c1) -> c1fp
3609   if (N0C && N0.getValueType() != MVT::ppcf128)
3610     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
3611   return SDOperand();
3612 }
3613
3614 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
3615   SDOperand N0 = N->getOperand(0);
3616   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3617   MVT::ValueType VT = N->getValueType(0);
3618
3619   // fold (fp_to_sint c1fp) -> c1
3620   if (N0CFP)
3621     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
3622   return SDOperand();
3623 }
3624
3625 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
3626   SDOperand N0 = N->getOperand(0);
3627   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3628   MVT::ValueType VT = N->getValueType(0);
3629
3630   // fold (fp_to_uint c1fp) -> c1
3631   if (N0CFP && VT != MVT::ppcf128)
3632     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
3633   return SDOperand();
3634 }
3635
3636 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
3637   SDOperand N0 = N->getOperand(0);
3638   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3639   MVT::ValueType VT = N->getValueType(0);
3640
3641   // fold (fp_round c1fp) -> c1fp
3642   if (N0CFP && N0.getValueType() != MVT::ppcf128)
3643     return DAG.getNode(ISD::FP_ROUND, VT, N0);
3644
3645   // fold (fp_round (fp_extend x)) -> x
3646   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
3647     return N0.getOperand(0);
3648
3649   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
3650   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse()) {
3651     SDOperand Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0));
3652     AddToWorkList(Tmp.Val);
3653     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
3654   }
3655
3656   return SDOperand();
3657 }
3658
3659 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
3660   SDOperand N0 = N->getOperand(0);
3661   MVT::ValueType VT = N->getValueType(0);
3662   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3663   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3664
3665   // fold (fp_round_inreg c1fp) -> c1fp
3666   if (N0CFP) {
3667     SDOperand Round = DAG.getConstantFP(N0CFP->getValueAPF(), EVT);
3668     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
3669   }
3670   return SDOperand();
3671 }
3672
3673 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
3674   SDOperand N0 = N->getOperand(0);
3675   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3676   MVT::ValueType VT = N->getValueType(0);
3677
3678   // fold (fp_extend c1fp) -> c1fp
3679   if (N0CFP && VT != MVT::ppcf128)
3680     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
3681
3682   // fold (fpext (load x)) -> (fpext (fpround (extload x)))
3683   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3684       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
3685     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3686     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3687                                        LN0->getBasePtr(), LN0->getSrcValue(),
3688                                        LN0->getSrcValueOffset(),
3689                                        N0.getValueType(),
3690                                        LN0->isVolatile(),
3691                                        LN0->getAlignment());
3692     CombineTo(N, ExtLoad);
3693     CombineTo(N0.Val, DAG.getNode(ISD::FP_ROUND, N0.getValueType(), ExtLoad),
3694               ExtLoad.getValue(1));
3695     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3696   }
3697
3698
3699   return SDOperand();
3700 }
3701
3702 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
3703   SDOperand N0 = N->getOperand(0);
3704
3705   if (isNegatibleForFree(N0))
3706     return GetNegatedExpression(N0, DAG);
3707
3708   return SDOperand();
3709 }
3710
3711 SDOperand DAGCombiner::visitFABS(SDNode *N) {
3712   SDOperand N0 = N->getOperand(0);
3713   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3714   MVT::ValueType VT = N->getValueType(0);
3715
3716   // fold (fabs c1) -> fabs(c1)
3717   if (N0CFP && VT != MVT::ppcf128)
3718     return DAG.getNode(ISD::FABS, VT, N0);
3719   // fold (fabs (fabs x)) -> (fabs x)
3720   if (N0.getOpcode() == ISD::FABS)
3721     return N->getOperand(0);
3722   // fold (fabs (fneg x)) -> (fabs x)
3723   // fold (fabs (fcopysign x, y)) -> (fabs x)
3724   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
3725     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
3726
3727   return SDOperand();
3728 }
3729
3730 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
3731   SDOperand Chain = N->getOperand(0);
3732   SDOperand N1 = N->getOperand(1);
3733   SDOperand N2 = N->getOperand(2);
3734   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3735
3736   // never taken branch, fold to chain
3737   if (N1C && N1C->isNullValue())
3738     return Chain;
3739   // unconditional branch
3740   if (N1C && N1C->getValue() == 1)
3741     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
3742   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
3743   // on the target.
3744   if (N1.getOpcode() == ISD::SETCC &&
3745       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
3746     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
3747                        N1.getOperand(0), N1.getOperand(1), N2);
3748   }
3749   return SDOperand();
3750 }
3751
3752 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
3753 //
3754 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
3755   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
3756   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
3757
3758   // Use SimplifySetCC  to simplify SETCC's.
3759   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
3760   if (Simp.Val) AddToWorkList(Simp.Val);
3761
3762   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
3763
3764   // fold br_cc true, dest -> br dest (unconditional branch)
3765   if (SCCC && SCCC->getValue())
3766     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
3767                        N->getOperand(4));
3768   // fold br_cc false, dest -> unconditional fall through
3769   if (SCCC && SCCC->isNullValue())
3770     return N->getOperand(0);
3771
3772   // fold to a simpler setcc
3773   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
3774     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
3775                        Simp.getOperand(2), Simp.getOperand(0),
3776                        Simp.getOperand(1), N->getOperand(4));
3777   return SDOperand();
3778 }
3779
3780
3781 /// CombineToPreIndexedLoadStore - Try turning a load / store and a
3782 /// pre-indexed load / store when the base pointer is a add or subtract
3783 /// and it has other uses besides the load / store. After the
3784 /// transformation, the new indexed load / store has effectively folded
3785 /// the add / subtract in and all of its other uses are redirected to the
3786 /// new load / store.
3787 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
3788   if (!AfterLegalize)
3789     return false;
3790
3791   bool isLoad = true;
3792   SDOperand Ptr;
3793   MVT::ValueType VT;
3794   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3795     if (LD->getAddressingMode() != ISD::UNINDEXED)
3796       return false;
3797     VT = LD->getLoadedVT();
3798     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
3799         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
3800       return false;
3801     Ptr = LD->getBasePtr();
3802   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3803     if (ST->getAddressingMode() != ISD::UNINDEXED)
3804       return false;
3805     VT = ST->getStoredVT();
3806     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
3807         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
3808       return false;
3809     Ptr = ST->getBasePtr();
3810     isLoad = false;
3811   } else
3812     return false;
3813
3814   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
3815   // out.  There is no reason to make this a preinc/predec.
3816   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
3817       Ptr.Val->hasOneUse())
3818     return false;
3819
3820   // Ask the target to do addressing mode selection.
3821   SDOperand BasePtr;
3822   SDOperand Offset;
3823   ISD::MemIndexedMode AM = ISD::UNINDEXED;
3824   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
3825     return false;
3826   // Don't create a indexed load / store with zero offset.
3827   if (isa<ConstantSDNode>(Offset) &&
3828       cast<ConstantSDNode>(Offset)->getValue() == 0)
3829     return false;
3830
3831   // Try turning it into a pre-indexed load / store except when:
3832   // 1) The new base ptr is a frame index.
3833   // 2) If N is a store and the new base ptr is either the same as or is a
3834   //    predecessor of the value being stored.
3835   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
3836   //    that would create a cycle.
3837   // 4) All uses are load / store ops that use it as old base ptr.
3838
3839   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
3840   // (plus the implicit offset) to a register to preinc anyway.
3841   if (isa<FrameIndexSDNode>(BasePtr))
3842     return false;
3843
3844   // Check #2.
3845   if (!isLoad) {
3846     SDOperand Val = cast<StoreSDNode>(N)->getValue();
3847     if (Val == BasePtr || BasePtr.Val->isPredecessor(Val.Val))
3848       return false;
3849   }
3850
3851   // Now check for #3 and #4.
3852   bool RealUse = false;
3853   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3854          E = Ptr.Val->use_end(); I != E; ++I) {
3855     SDNode *Use = *I;
3856     if (Use == N)
3857       continue;
3858     if (Use->isPredecessor(N))
3859       return false;
3860
3861     if (!((Use->getOpcode() == ISD::LOAD &&
3862            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
3863           (Use->getOpcode() == ISD::STORE) &&
3864           cast<StoreSDNode>(Use)->getBasePtr() == Ptr))
3865       RealUse = true;
3866   }
3867   if (!RealUse)
3868     return false;
3869
3870   SDOperand Result;
3871   if (isLoad)
3872     Result = DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM);
3873   else
3874     Result = DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3875   ++PreIndexedNodes;
3876   ++NodesCombined;
3877   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
3878   DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3879   DOUT << '\n';
3880   std::vector<SDNode*> NowDead;
3881   if (isLoad) {
3882     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3883                                   &NowDead);
3884     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3885                                   &NowDead);
3886   } else {
3887     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3888                                   &NowDead);
3889   }
3890
3891   // Nodes can end up on the worklist more than once.  Make sure we do
3892   // not process a node that has been replaced.
3893   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3894     removeFromWorkList(NowDead[i]);
3895   // Finally, since the node is now dead, remove it from the graph.
3896   DAG.DeleteNode(N);
3897
3898   // Replace the uses of Ptr with uses of the updated base value.
3899   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
3900                                 &NowDead);
3901   removeFromWorkList(Ptr.Val);
3902   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3903     removeFromWorkList(NowDead[i]);
3904   DAG.DeleteNode(Ptr.Val);
3905
3906   return true;
3907 }
3908
3909 /// CombineToPostIndexedLoadStore - Try combine a load / store with a
3910 /// add / sub of the base pointer node into a post-indexed load / store.
3911 /// The transformation folded the add / subtract into the new indexed
3912 /// load / store effectively and all of its uses are redirected to the
3913 /// new load / store.
3914 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
3915   if (!AfterLegalize)
3916     return false;
3917
3918   bool isLoad = true;
3919   SDOperand Ptr;
3920   MVT::ValueType VT;
3921   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3922     if (LD->getAddressingMode() != ISD::UNINDEXED)
3923       return false;
3924     VT = LD->getLoadedVT();
3925     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
3926         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
3927       return false;
3928     Ptr = LD->getBasePtr();
3929   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3930     if (ST->getAddressingMode() != ISD::UNINDEXED)
3931       return false;
3932     VT = ST->getStoredVT();
3933     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
3934         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
3935       return false;
3936     Ptr = ST->getBasePtr();
3937     isLoad = false;
3938   } else
3939     return false;
3940
3941   if (Ptr.Val->hasOneUse())
3942     return false;
3943
3944   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3945          E = Ptr.Val->use_end(); I != E; ++I) {
3946     SDNode *Op = *I;
3947     if (Op == N ||
3948         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
3949       continue;
3950
3951     SDOperand BasePtr;
3952     SDOperand Offset;
3953     ISD::MemIndexedMode AM = ISD::UNINDEXED;
3954     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
3955       if (Ptr == Offset)
3956         std::swap(BasePtr, Offset);
3957       if (Ptr != BasePtr)
3958         continue;
3959       // Don't create a indexed load / store with zero offset.
3960       if (isa<ConstantSDNode>(Offset) &&
3961           cast<ConstantSDNode>(Offset)->getValue() == 0)
3962         continue;
3963
3964       // Try turning it into a post-indexed load / store except when
3965       // 1) All uses are load / store ops that use it as base ptr.
3966       // 2) Op must be independent of N, i.e. Op is neither a predecessor
3967       //    nor a successor of N. Otherwise, if Op is folded that would
3968       //    create a cycle.
3969
3970       // Check for #1.
3971       bool TryNext = false;
3972       for (SDNode::use_iterator II = BasePtr.Val->use_begin(),
3973              EE = BasePtr.Val->use_end(); II != EE; ++II) {
3974         SDNode *Use = *II;
3975         if (Use == Ptr.Val)
3976           continue;
3977
3978         // If all the uses are load / store addresses, then don't do the
3979         // transformation.
3980         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
3981           bool RealUse = false;
3982           for (SDNode::use_iterator III = Use->use_begin(),
3983                  EEE = Use->use_end(); III != EEE; ++III) {
3984             SDNode *UseUse = *III;
3985             if (!((UseUse->getOpcode() == ISD::LOAD &&
3986                    cast<LoadSDNode>(UseUse)->getBasePtr().Val == Use) ||
3987                   (UseUse->getOpcode() == ISD::STORE) &&
3988                   cast<StoreSDNode>(UseUse)->getBasePtr().Val == Use))
3989               RealUse = true;
3990           }
3991
3992           if (!RealUse) {
3993             TryNext = true;
3994             break;
3995           }
3996         }
3997       }
3998       if (TryNext)
3999         continue;
4000
4001       // Check for #2
4002       if (!Op->isPredecessor(N) && !N->isPredecessor(Op)) {
4003         SDOperand Result = isLoad
4004           ? DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM)
4005           : DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
4006         ++PostIndexedNodes;
4007         ++NodesCombined;
4008         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
4009         DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
4010         DOUT << '\n';
4011         std::vector<SDNode*> NowDead;
4012         if (isLoad) {
4013           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
4014                                         &NowDead);
4015           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
4016                                         &NowDead);
4017         } else {
4018           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
4019                                         &NowDead);
4020         }
4021
4022         // Nodes can end up on the worklist more than once.  Make sure we do
4023         // not process a node that has been replaced.
4024         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
4025           removeFromWorkList(NowDead[i]);
4026         // Finally, since the node is now dead, remove it from the graph.
4027         DAG.DeleteNode(N);
4028
4029         // Replace the uses of Use with uses of the updated base value.
4030         DAG.ReplaceAllUsesOfValueWith(SDOperand(Op, 0),
4031                                       Result.getValue(isLoad ? 1 : 0),
4032                                       &NowDead);
4033         removeFromWorkList(Op);
4034         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
4035           removeFromWorkList(NowDead[i]);
4036         DAG.DeleteNode(Op);
4037
4038         return true;
4039       }
4040     }
4041   }
4042   return false;
4043 }
4044
4045
4046 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
4047   LoadSDNode *LD  = cast<LoadSDNode>(N);
4048   SDOperand Chain = LD->getChain();
4049   SDOperand Ptr   = LD->getBasePtr();
4050
4051   // If load is not volatile and there are no uses of the loaded value (and
4052   // the updated indexed value in case of indexed loads), change uses of the
4053   // chain value into uses of the chain input (i.e. delete the dead load).
4054   if (!LD->isVolatile()) {
4055     if (N->getValueType(1) == MVT::Other) {
4056       // Unindexed loads.
4057       if (N->hasNUsesOfValue(0, 0))
4058         return CombineTo(N, DAG.getNode(ISD::UNDEF, N->getValueType(0)), Chain);
4059     } else {
4060       // Indexed loads.
4061       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
4062       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
4063         SDOperand Undef0 = DAG.getNode(ISD::UNDEF, N->getValueType(0));
4064         SDOperand Undef1 = DAG.getNode(ISD::UNDEF, N->getValueType(1));
4065         SDOperand To[] = { Undef0, Undef1, Chain };
4066         return CombineTo(N, To, 3);
4067       }
4068     }
4069   }
4070
4071   // If this load is directly stored, replace the load value with the stored
4072   // value.
4073   // TODO: Handle store large -> read small portion.
4074   // TODO: Handle TRUNCSTORE/LOADEXT
4075   if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4076     if (ISD::isNON_TRUNCStore(Chain.Val)) {
4077       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4078       if (PrevST->getBasePtr() == Ptr &&
4079           PrevST->getValue().getValueType() == N->getValueType(0))
4080       return CombineTo(N, Chain.getOperand(1), Chain);
4081     }
4082   }
4083
4084   if (CombinerAA) {
4085     // Walk up chain skipping non-aliasing memory nodes.
4086     SDOperand BetterChain = FindBetterChain(N, Chain);
4087
4088     // If there is a better chain.
4089     if (Chain != BetterChain) {
4090       SDOperand ReplLoad;
4091
4092       // Replace the chain to void dependency.
4093       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4094         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
4095                                LD->getSrcValue(), LD->getSrcValueOffset(),
4096                                LD->isVolatile(), LD->getAlignment());
4097       } else {
4098         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
4099                                   LD->getValueType(0),
4100                                   BetterChain, Ptr, LD->getSrcValue(),
4101                                   LD->getSrcValueOffset(),
4102                                   LD->getLoadedVT(),
4103                                   LD->isVolatile(),
4104                                   LD->getAlignment());
4105       }
4106
4107       // Create token factor to keep old chain connected.
4108       SDOperand Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
4109                                     Chain, ReplLoad.getValue(1));
4110
4111       // Replace uses with load result and token factor. Don't add users
4112       // to work list.
4113       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4114     }
4115   }
4116
4117   // Try transforming N to an indexed load.
4118   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4119     return SDOperand(N, 0);
4120
4121   return SDOperand();
4122 }
4123
4124 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
4125   StoreSDNode *ST  = cast<StoreSDNode>(N);
4126   SDOperand Chain = ST->getChain();
4127   SDOperand Value = ST->getValue();
4128   SDOperand Ptr   = ST->getBasePtr();
4129
4130   // If this is a store of a bit convert, store the input value if the
4131   // resultant store does not need a higher alignment than the original.
4132   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4133       ST->getAddressingMode() == ISD::UNINDEXED) {
4134     unsigned Align = ST->getAlignment();
4135     MVT::ValueType SVT = Value.getOperand(0).getValueType();
4136     unsigned OrigAlign = TLI.getTargetMachine().getTargetData()->
4137       getABITypeAlignment(MVT::getTypeForValueType(SVT));
4138     if (Align <= OrigAlign && TLI.isOperationLegal(ISD::STORE, SVT))
4139       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4140                           ST->getSrcValueOffset(), ST->isVolatile(), Align);
4141   }
4142
4143   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4144   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4145     if (Value.getOpcode() != ISD::TargetConstantFP) {
4146       SDOperand Tmp;
4147       switch (CFP->getValueType(0)) {
4148       default: assert(0 && "Unknown FP type");
4149       case MVT::f80:    // We don't do this for these yet.
4150       case MVT::f128:
4151       case MVT::ppcf128:
4152         break;
4153       case MVT::f32:
4154         if (!AfterLegalize || TLI.isTypeLegal(MVT::i32)) {
4155           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4156                               convertToAPInt().getZExtValue(), MVT::i32);
4157           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4158                               ST->getSrcValueOffset(), ST->isVolatile(),
4159                               ST->getAlignment());
4160         }
4161         break;
4162       case MVT::f64:
4163         if (!AfterLegalize || TLI.isTypeLegal(MVT::i64)) {
4164           Tmp = DAG.getConstant(CFP->getValueAPF().convertToAPInt().
4165                                   getZExtValue(), MVT::i64);
4166           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4167                               ST->getSrcValueOffset(), ST->isVolatile(),
4168                               ST->getAlignment());
4169         } else if (TLI.isTypeLegal(MVT::i32)) {
4170           // Many FP stores are not made apparent until after legalize, e.g. for
4171           // argument passing.  Since this is so common, custom legalize the
4172           // 64-bit integer store into two 32-bit stores.
4173           uint64_t Val = CFP->getValueAPF().convertToAPInt().getZExtValue();
4174           SDOperand Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4175           SDOperand Hi = DAG.getConstant(Val >> 32, MVT::i32);
4176           if (!TLI.isLittleEndian()) std::swap(Lo, Hi);
4177
4178           int SVOffset = ST->getSrcValueOffset();
4179           unsigned Alignment = ST->getAlignment();
4180           bool isVolatile = ST->isVolatile();
4181
4182           SDOperand St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
4183                                        ST->getSrcValueOffset(),
4184                                        isVolatile, ST->getAlignment());
4185           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4186                             DAG.getConstant(4, Ptr.getValueType()));
4187           SVOffset += 4;
4188           Alignment = MinAlign(Alignment, 4U);
4189           SDOperand St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4190                                        SVOffset, isVolatile, Alignment);
4191           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4192         }
4193         break;
4194       }
4195     }
4196   }
4197
4198   if (CombinerAA) {
4199     // Walk up chain skipping non-aliasing memory nodes.
4200     SDOperand BetterChain = FindBetterChain(N, Chain);
4201
4202     // If there is a better chain.
4203     if (Chain != BetterChain) {
4204       // Replace the chain to avoid dependency.
4205       SDOperand ReplStore;
4206       if (ST->isTruncatingStore()) {
4207         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4208           ST->getSrcValue(), ST->getSrcValueOffset(), ST->getStoredVT(),
4209           ST->isVolatile(), ST->getAlignment());
4210       } else {
4211         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4212           ST->getSrcValue(), ST->getSrcValueOffset(),
4213           ST->isVolatile(), ST->getAlignment());
4214       }
4215
4216       // Create token to keep both nodes around.
4217       SDOperand Token =
4218         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4219
4220       // Don't add users to work list.
4221       return CombineTo(N, Token, false);
4222     }
4223   }
4224
4225   // Try transforming N to an indexed store.
4226   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4227     return SDOperand(N, 0);
4228
4229   // FIXME: is there such a think as a truncating indexed store?
4230   if (ST->isTruncatingStore() && ST->getAddressingMode() == ISD::UNINDEXED &&
4231       MVT::isInteger(Value.getValueType())) {
4232     // See if we can simplify the input to this truncstore with knowledge that
4233     // only the low bits are being used.  For example:
4234     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4235     SDOperand Shorter =
4236       GetDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT()));
4237     AddToWorkList(Value.Val);
4238     if (Shorter.Val)
4239       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4240                                ST->getSrcValueOffset(), ST->getStoredVT(),
4241                                ST->isVolatile(), ST->getAlignment());
4242
4243     // Otherwise, see if we can simplify the operation with
4244     // SimplifyDemandedBits, which only works if the value has a single use.
4245     if (SimplifyDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT())))
4246       return SDOperand(N, 0);
4247   }
4248
4249   return SDOperand();
4250 }
4251
4252 SDOperand DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4253   SDOperand InVec = N->getOperand(0);
4254   SDOperand InVal = N->getOperand(1);
4255   SDOperand EltNo = N->getOperand(2);
4256
4257   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4258   // vector with the inserted element.
4259   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4260     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4261     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
4262     if (Elt < Ops.size())
4263       Ops[Elt] = InVal;
4264     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4265                        &Ops[0], Ops.size());
4266   }
4267
4268   return SDOperand();
4269 }
4270
4271 SDOperand DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4272   SDOperand InVec = N->getOperand(0);
4273   SDOperand EltNo = N->getOperand(1);
4274
4275   // (vextract (v4f32 s2v (f32 load $addr)), 0) -> (f32 load $addr)
4276   // (vextract (v4i32 bc (v4f32 s2v (f32 load $addr))), 0) -> (i32 load $addr)
4277   if (isa<ConstantSDNode>(EltNo)) {
4278     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4279     bool NewLoad = false;
4280     if (Elt == 0) {
4281       MVT::ValueType VT = InVec.getValueType();
4282       MVT::ValueType EVT = MVT::getVectorElementType(VT);
4283       MVT::ValueType LVT = EVT;
4284       unsigned NumElts = MVT::getVectorNumElements(VT);
4285       if (InVec.getOpcode() == ISD::BIT_CONVERT) {
4286         MVT::ValueType BCVT = InVec.getOperand(0).getValueType();
4287         if (!MVT::isVector(BCVT) ||
4288             NumElts != MVT::getVectorNumElements(BCVT))
4289           return SDOperand();
4290         InVec = InVec.getOperand(0);
4291         EVT = MVT::getVectorElementType(BCVT);
4292         NewLoad = true;
4293       }
4294       if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
4295           InVec.getOperand(0).getValueType() == EVT &&
4296           ISD::isNormalLoad(InVec.getOperand(0).Val) &&
4297           InVec.getOperand(0).hasOneUse()) {
4298         LoadSDNode *LN0 = cast<LoadSDNode>(InVec.getOperand(0));
4299         unsigned Align = LN0->getAlignment();
4300         if (NewLoad) {
4301           // Check the resultant load doesn't need a higher alignment than the
4302           // original load.
4303           unsigned NewAlign = TLI.getTargetMachine().getTargetData()->
4304             getABITypeAlignment(MVT::getTypeForValueType(LVT));
4305           if (!TLI.isOperationLegal(ISD::LOAD, LVT) || NewAlign > Align)
4306             return SDOperand();
4307           Align = NewAlign;
4308         }
4309
4310         return DAG.getLoad(LVT, LN0->getChain(), LN0->getBasePtr(),
4311                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
4312                            LN0->isVolatile(), Align);
4313       }
4314     }
4315   }
4316   return SDOperand();
4317 }
4318
4319
4320 SDOperand DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
4321   unsigned NumInScalars = N->getNumOperands();
4322   MVT::ValueType VT = N->getValueType(0);
4323   unsigned NumElts = MVT::getVectorNumElements(VT);
4324   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4325
4326   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
4327   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
4328   // at most two distinct vectors, turn this into a shuffle node.
4329   SDOperand VecIn1, VecIn2;
4330   for (unsigned i = 0; i != NumInScalars; ++i) {
4331     // Ignore undef inputs.
4332     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
4333
4334     // If this input is something other than a EXTRACT_VECTOR_ELT with a
4335     // constant index, bail out.
4336     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
4337         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
4338       VecIn1 = VecIn2 = SDOperand(0, 0);
4339       break;
4340     }
4341
4342     // If the input vector type disagrees with the result of the build_vector,
4343     // we can't make a shuffle.
4344     SDOperand ExtractedFromVec = N->getOperand(i).getOperand(0);
4345     if (ExtractedFromVec.getValueType() != VT) {
4346       VecIn1 = VecIn2 = SDOperand(0, 0);
4347       break;
4348     }
4349
4350     // Otherwise, remember this.  We allow up to two distinct input vectors.
4351     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
4352       continue;
4353
4354     if (VecIn1.Val == 0) {
4355       VecIn1 = ExtractedFromVec;
4356     } else if (VecIn2.Val == 0) {
4357       VecIn2 = ExtractedFromVec;
4358     } else {
4359       // Too many inputs.
4360       VecIn1 = VecIn2 = SDOperand(0, 0);
4361       break;
4362     }
4363   }
4364
4365   // If everything is good, we can make a shuffle operation.
4366   if (VecIn1.Val) {
4367     SmallVector<SDOperand, 8> BuildVecIndices;
4368     for (unsigned i = 0; i != NumInScalars; ++i) {
4369       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
4370         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
4371         continue;
4372       }
4373
4374       SDOperand Extract = N->getOperand(i);
4375
4376       // If extracting from the first vector, just use the index directly.
4377       if (Extract.getOperand(0) == VecIn1) {
4378         BuildVecIndices.push_back(Extract.getOperand(1));
4379         continue;
4380       }
4381
4382       // Otherwise, use InIdx + VecSize
4383       unsigned Idx = cast<ConstantSDNode>(Extract.getOperand(1))->getValue();
4384       BuildVecIndices.push_back(DAG.getConstant(Idx+NumInScalars,
4385                                                 TLI.getPointerTy()));
4386     }
4387
4388     // Add count and size info.
4389     MVT::ValueType BuildVecVT =
4390       MVT::getVectorType(TLI.getPointerTy(), NumElts);
4391
4392     // Return the new VECTOR_SHUFFLE node.
4393     SDOperand Ops[5];
4394     Ops[0] = VecIn1;
4395     if (VecIn2.Val) {
4396       Ops[1] = VecIn2;
4397     } else {
4398       // Use an undef build_vector as input for the second operand.
4399       std::vector<SDOperand> UnOps(NumInScalars,
4400                                    DAG.getNode(ISD::UNDEF,
4401                                                EltType));
4402       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
4403                            &UnOps[0], UnOps.size());
4404       AddToWorkList(Ops[1].Val);
4405     }
4406     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
4407                          &BuildVecIndices[0], BuildVecIndices.size());
4408     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
4409   }
4410
4411   return SDOperand();
4412 }
4413
4414 SDOperand DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
4415   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
4416   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
4417   // inputs come from at most two distinct vectors, turn this into a shuffle
4418   // node.
4419
4420   // If we only have one input vector, we don't need to do any concatenation.
4421   if (N->getNumOperands() == 1) {
4422     return N->getOperand(0);
4423   }
4424
4425   return SDOperand();
4426 }
4427
4428 SDOperand DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
4429   SDOperand ShufMask = N->getOperand(2);
4430   unsigned NumElts = ShufMask.getNumOperands();
4431
4432   // If the shuffle mask is an identity operation on the LHS, return the LHS.
4433   bool isIdentity = true;
4434   for (unsigned i = 0; i != NumElts; ++i) {
4435     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4436         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
4437       isIdentity = false;
4438       break;
4439     }
4440   }
4441   if (isIdentity) return N->getOperand(0);
4442
4443   // If the shuffle mask is an identity operation on the RHS, return the RHS.
4444   isIdentity = true;
4445   for (unsigned i = 0; i != NumElts; ++i) {
4446     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4447         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
4448       isIdentity = false;
4449       break;
4450     }
4451   }
4452   if (isIdentity) return N->getOperand(1);
4453
4454   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
4455   // needed at all.
4456   bool isUnary = true;
4457   bool isSplat = true;
4458   int VecNum = -1;
4459   unsigned BaseIdx = 0;
4460   for (unsigned i = 0; i != NumElts; ++i)
4461     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
4462       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
4463       int V = (Idx < NumElts) ? 0 : 1;
4464       if (VecNum == -1) {
4465         VecNum = V;
4466         BaseIdx = Idx;
4467       } else {
4468         if (BaseIdx != Idx)
4469           isSplat = false;
4470         if (VecNum != V) {
4471           isUnary = false;
4472           break;
4473         }
4474       }
4475     }
4476
4477   SDOperand N0 = N->getOperand(0);
4478   SDOperand N1 = N->getOperand(1);
4479   // Normalize unary shuffle so the RHS is undef.
4480   if (isUnary && VecNum == 1)
4481     std::swap(N0, N1);
4482
4483   // If it is a splat, check if the argument vector is a build_vector with
4484   // all scalar elements the same.
4485   if (isSplat) {
4486     SDNode *V = N0.Val;
4487
4488     // If this is a bit convert that changes the element type of the vector but
4489     // not the number of vector elements, look through it.  Be careful not to
4490     // look though conversions that change things like v4f32 to v2f64.
4491     if (V->getOpcode() == ISD::BIT_CONVERT) {
4492       SDOperand ConvInput = V->getOperand(0);
4493       if (MVT::getVectorNumElements(ConvInput.getValueType()) == NumElts)
4494         V = ConvInput.Val;
4495     }
4496
4497     if (V->getOpcode() == ISD::BUILD_VECTOR) {
4498       unsigned NumElems = V->getNumOperands();
4499       if (NumElems > BaseIdx) {
4500         SDOperand Base;
4501         bool AllSame = true;
4502         for (unsigned i = 0; i != NumElems; ++i) {
4503           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
4504             Base = V->getOperand(i);
4505             break;
4506           }
4507         }
4508         // Splat of <u, u, u, u>, return <u, u, u, u>
4509         if (!Base.Val)
4510           return N0;
4511         for (unsigned i = 0; i != NumElems; ++i) {
4512           if (V->getOperand(i) != Base) {
4513             AllSame = false;
4514             break;
4515           }
4516         }
4517         // Splat of <x, x, x, x>, return <x, x, x, x>
4518         if (AllSame)
4519           return N0;
4520       }
4521     }
4522   }
4523
4524   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
4525   // into an undef.
4526   if (isUnary || N0 == N1) {
4527     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
4528     // first operand.
4529     SmallVector<SDOperand, 8> MappedOps;
4530     for (unsigned i = 0; i != NumElts; ++i) {
4531       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
4532           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
4533         MappedOps.push_back(ShufMask.getOperand(i));
4534       } else {
4535         unsigned NewIdx =
4536           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
4537         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
4538       }
4539     }
4540     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
4541                            &MappedOps[0], MappedOps.size());
4542     AddToWorkList(ShufMask.Val);
4543     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
4544                        N0,
4545                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
4546                        ShufMask);
4547   }
4548
4549   return SDOperand();
4550 }
4551
4552 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
4553 /// an AND to a vector_shuffle with the destination vector and a zero vector.
4554 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
4555 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
4556 SDOperand DAGCombiner::XformToShuffleWithZero(SDNode *N) {
4557   SDOperand LHS = N->getOperand(0);
4558   SDOperand RHS = N->getOperand(1);
4559   if (N->getOpcode() == ISD::AND) {
4560     if (RHS.getOpcode() == ISD::BIT_CONVERT)
4561       RHS = RHS.getOperand(0);
4562     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
4563       std::vector<SDOperand> IdxOps;
4564       unsigned NumOps = RHS.getNumOperands();
4565       unsigned NumElts = NumOps;
4566       MVT::ValueType EVT = MVT::getVectorElementType(RHS.getValueType());
4567       for (unsigned i = 0; i != NumElts; ++i) {
4568         SDOperand Elt = RHS.getOperand(i);
4569         if (!isa<ConstantSDNode>(Elt))
4570           return SDOperand();
4571         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
4572           IdxOps.push_back(DAG.getConstant(i, EVT));
4573         else if (cast<ConstantSDNode>(Elt)->isNullValue())
4574           IdxOps.push_back(DAG.getConstant(NumElts, EVT));
4575         else
4576           return SDOperand();
4577       }
4578
4579       // Let's see if the target supports this vector_shuffle.
4580       if (!TLI.isVectorClearMaskLegal(IdxOps, EVT, DAG))
4581         return SDOperand();
4582
4583       // Return the new VECTOR_SHUFFLE node.
4584       MVT::ValueType VT = MVT::getVectorType(EVT, NumElts);
4585       std::vector<SDOperand> Ops;
4586       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
4587       Ops.push_back(LHS);
4588       AddToWorkList(LHS.Val);
4589       std::vector<SDOperand> ZeroOps(NumElts, DAG.getConstant(0, EVT));
4590       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4591                                 &ZeroOps[0], ZeroOps.size()));
4592       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4593                                 &IdxOps[0], IdxOps.size()));
4594       SDOperand Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
4595                                      &Ops[0], Ops.size());
4596       if (VT != LHS.getValueType()) {
4597         Result = DAG.getNode(ISD::BIT_CONVERT, LHS.getValueType(), Result);
4598       }
4599       return Result;
4600     }
4601   }
4602   return SDOperand();
4603 }
4604
4605 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
4606 SDOperand DAGCombiner::SimplifyVBinOp(SDNode *N) {
4607   // After legalize, the target may be depending on adds and other
4608   // binary ops to provide legal ways to construct constants or other
4609   // things. Simplifying them may result in a loss of legality.
4610   if (AfterLegalize) return SDOperand();
4611
4612   MVT::ValueType VT = N->getValueType(0);
4613   assert(MVT::isVector(VT) && "SimplifyVBinOp only works on vectors!");
4614
4615   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4616   SDOperand LHS = N->getOperand(0);
4617   SDOperand RHS = N->getOperand(1);
4618   SDOperand Shuffle = XformToShuffleWithZero(N);
4619   if (Shuffle.Val) return Shuffle;
4620
4621   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
4622   // this operation.
4623   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
4624       RHS.getOpcode() == ISD::BUILD_VECTOR) {
4625     SmallVector<SDOperand, 8> Ops;
4626     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
4627       SDOperand LHSOp = LHS.getOperand(i);
4628       SDOperand RHSOp = RHS.getOperand(i);
4629       // If these two elements can't be folded, bail out.
4630       if ((LHSOp.getOpcode() != ISD::UNDEF &&
4631            LHSOp.getOpcode() != ISD::Constant &&
4632            LHSOp.getOpcode() != ISD::ConstantFP) ||
4633           (RHSOp.getOpcode() != ISD::UNDEF &&
4634            RHSOp.getOpcode() != ISD::Constant &&
4635            RHSOp.getOpcode() != ISD::ConstantFP))
4636         break;
4637       // Can't fold divide by zero.
4638       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
4639           N->getOpcode() == ISD::FDIV) {
4640         if ((RHSOp.getOpcode() == ISD::Constant &&
4641              cast<ConstantSDNode>(RHSOp.Val)->isNullValue()) ||
4642             (RHSOp.getOpcode() == ISD::ConstantFP &&
4643              cast<ConstantFPSDNode>(RHSOp.Val)->getValueAPF().isZero()))
4644           break;
4645       }
4646       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
4647       AddToWorkList(Ops.back().Val);
4648       assert((Ops.back().getOpcode() == ISD::UNDEF ||
4649               Ops.back().getOpcode() == ISD::Constant ||
4650               Ops.back().getOpcode() == ISD::ConstantFP) &&
4651              "Scalar binop didn't fold!");
4652     }
4653
4654     if (Ops.size() == LHS.getNumOperands()) {
4655       MVT::ValueType VT = LHS.getValueType();
4656       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
4657     }
4658   }
4659
4660   return SDOperand();
4661 }
4662
4663 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
4664   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
4665
4666   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
4667                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
4668   // If we got a simplified select_cc node back from SimplifySelectCC, then
4669   // break it down into a new SETCC node, and a new SELECT node, and then return
4670   // the SELECT node, since we were called with a SELECT node.
4671   if (SCC.Val) {
4672     // Check to see if we got a select_cc back (to turn into setcc/select).
4673     // Otherwise, just return whatever node we got back, like fabs.
4674     if (SCC.getOpcode() == ISD::SELECT_CC) {
4675       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
4676                                     SCC.getOperand(0), SCC.getOperand(1),
4677                                     SCC.getOperand(4));
4678       AddToWorkList(SETCC.Val);
4679       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
4680                          SCC.getOperand(3), SETCC);
4681     }
4682     return SCC;
4683   }
4684   return SDOperand();
4685 }
4686
4687 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
4688 /// are the two values being selected between, see if we can simplify the
4689 /// select.  Callers of this should assume that TheSelect is deleted if this
4690 /// returns true.  As such, they should return the appropriate thing (e.g. the
4691 /// node) back to the top-level of the DAG combiner loop to avoid it being
4692 /// looked at.
4693 ///
4694 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
4695                                     SDOperand RHS) {
4696
4697   // If this is a select from two identical things, try to pull the operation
4698   // through the select.
4699   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
4700     // If this is a load and the token chain is identical, replace the select
4701     // of two loads with a load through a select of the address to load from.
4702     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
4703     // constants have been dropped into the constant pool.
4704     if (LHS.getOpcode() == ISD::LOAD &&
4705         // Token chains must be identical.
4706         LHS.getOperand(0) == RHS.getOperand(0)) {
4707       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
4708       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
4709
4710       // If this is an EXTLOAD, the VT's must match.
4711       if (LLD->getLoadedVT() == RLD->getLoadedVT()) {
4712         // FIXME: this conflates two src values, discarding one.  This is not
4713         // the right thing to do, but nothing uses srcvalues now.  When they do,
4714         // turn SrcValue into a list of locations.
4715         SDOperand Addr;
4716         if (TheSelect->getOpcode() == ISD::SELECT) {
4717           // Check that the condition doesn't reach either load.  If so, folding
4718           // this will induce a cycle into the DAG.
4719           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4720               !RLD->isPredecessor(TheSelect->getOperand(0).Val)) {
4721             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
4722                                TheSelect->getOperand(0), LLD->getBasePtr(),
4723                                RLD->getBasePtr());
4724           }
4725         } else {
4726           // Check that the condition doesn't reach either load.  If so, folding
4727           // this will induce a cycle into the DAG.
4728           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4729               !RLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4730               !LLD->isPredecessor(TheSelect->getOperand(1).Val) &&
4731               !RLD->isPredecessor(TheSelect->getOperand(1).Val)) {
4732             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
4733                              TheSelect->getOperand(0),
4734                              TheSelect->getOperand(1),
4735                              LLD->getBasePtr(), RLD->getBasePtr(),
4736                              TheSelect->getOperand(4));
4737           }
4738         }
4739
4740         if (Addr.Val) {
4741           SDOperand Load;
4742           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
4743             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
4744                                Addr,LLD->getSrcValue(),
4745                                LLD->getSrcValueOffset(),
4746                                LLD->isVolatile(),
4747                                LLD->getAlignment());
4748           else {
4749             Load = DAG.getExtLoad(LLD->getExtensionType(),
4750                                   TheSelect->getValueType(0),
4751                                   LLD->getChain(), Addr, LLD->getSrcValue(),
4752                                   LLD->getSrcValueOffset(),
4753                                   LLD->getLoadedVT(),
4754                                   LLD->isVolatile(),
4755                                   LLD->getAlignment());
4756           }
4757           // Users of the select now use the result of the load.
4758           CombineTo(TheSelect, Load);
4759
4760           // Users of the old loads now use the new load's chain.  We know the
4761           // old-load value is dead now.
4762           CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
4763           CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
4764           return true;
4765         }
4766       }
4767     }
4768   }
4769
4770   return false;
4771 }
4772
4773 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
4774                                         SDOperand N2, SDOperand N3,
4775                                         ISD::CondCode CC, bool NotExtCompare) {
4776
4777   MVT::ValueType VT = N2.getValueType();
4778   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
4779   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
4780   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
4781
4782   // Determine if the condition we're dealing with is constant
4783   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
4784   if (SCC.Val) AddToWorkList(SCC.Val);
4785   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
4786
4787   // fold select_cc true, x, y -> x
4788   if (SCCC && SCCC->getValue())
4789     return N2;
4790   // fold select_cc false, x, y -> y
4791   if (SCCC && SCCC->getValue() == 0)
4792     return N3;
4793
4794   // Check to see if we can simplify the select into an fabs node
4795   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
4796     // Allow either -0.0 or 0.0
4797     if (CFP->getValueAPF().isZero()) {
4798       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
4799       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
4800           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
4801           N2 == N3.getOperand(0))
4802         return DAG.getNode(ISD::FABS, VT, N0);
4803
4804       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
4805       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
4806           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
4807           N2.getOperand(0) == N3)
4808         return DAG.getNode(ISD::FABS, VT, N3);
4809     }
4810   }
4811
4812   // Check to see if we can perform the "gzip trick", transforming
4813   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
4814   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
4815       MVT::isInteger(N0.getValueType()) &&
4816       MVT::isInteger(N2.getValueType()) &&
4817       (N1C->isNullValue() ||                    // (a < 0) ? b : 0
4818        (N1C->getValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
4819     MVT::ValueType XType = N0.getValueType();
4820     MVT::ValueType AType = N2.getValueType();
4821     if (XType >= AType) {
4822       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
4823       // single-bit constant.
4824       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
4825         unsigned ShCtV = Log2_64(N2C->getValue());
4826         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
4827         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
4828         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
4829         AddToWorkList(Shift.Val);
4830         if (XType > AType) {
4831           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4832           AddToWorkList(Shift.Val);
4833         }
4834         return DAG.getNode(ISD::AND, AType, Shift, N2);
4835       }
4836       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4837                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4838                                                     TLI.getShiftAmountTy()));
4839       AddToWorkList(Shift.Val);
4840       if (XType > AType) {
4841         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4842         AddToWorkList(Shift.Val);
4843       }
4844       return DAG.getNode(ISD::AND, AType, Shift, N2);
4845     }
4846   }
4847
4848   // fold select C, 16, 0 -> shl C, 4
4849   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
4850       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
4851
4852     // If the caller doesn't want us to simplify this into a zext of a compare,
4853     // don't do it.
4854     if (NotExtCompare && N2C->getValue() == 1)
4855       return SDOperand();
4856
4857     // Get a SetCC of the condition
4858     // FIXME: Should probably make sure that setcc is legal if we ever have a
4859     // target where it isn't.
4860     SDOperand Temp, SCC;
4861     // cast from setcc result type to select result type
4862     if (AfterLegalize) {
4863       SCC  = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4864       if (N2.getValueType() < SCC.getValueType())
4865         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
4866       else
4867         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4868     } else {
4869       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
4870       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4871     }
4872     AddToWorkList(SCC.Val);
4873     AddToWorkList(Temp.Val);
4874
4875     if (N2C->getValue() == 1)
4876       return Temp;
4877     // shl setcc result by log2 n2c
4878     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
4879                        DAG.getConstant(Log2_64(N2C->getValue()),
4880                                        TLI.getShiftAmountTy()));
4881   }
4882
4883   // Check to see if this is the equivalent of setcc
4884   // FIXME: Turn all of these into setcc if setcc if setcc is legal
4885   // otherwise, go ahead with the folds.
4886   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
4887     MVT::ValueType XType = N0.getValueType();
4888     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
4889       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4890       if (Res.getValueType() != VT)
4891         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
4892       return Res;
4893     }
4894
4895     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
4896     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
4897         TLI.isOperationLegal(ISD::CTLZ, XType)) {
4898       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
4899       return DAG.getNode(ISD::SRL, XType, Ctlz,
4900                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
4901                                          TLI.getShiftAmountTy()));
4902     }
4903     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
4904     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
4905       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
4906                                     N0);
4907       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
4908                                     DAG.getConstant(~0ULL, XType));
4909       return DAG.getNode(ISD::SRL, XType,
4910                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
4911                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
4912                                          TLI.getShiftAmountTy()));
4913     }
4914     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
4915     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
4916       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
4917                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
4918                                                    TLI.getShiftAmountTy()));
4919       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
4920     }
4921   }
4922
4923   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
4924   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4925   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
4926       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
4927       N2.getOperand(0) == N1 && MVT::isInteger(N0.getValueType())) {
4928     MVT::ValueType XType = N0.getValueType();
4929     SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4930                                   DAG.getConstant(MVT::getSizeInBits(XType)-1,
4931                                                   TLI.getShiftAmountTy()));
4932     SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4933     AddToWorkList(Shift.Val);
4934     AddToWorkList(Add.Val);
4935     return DAG.getNode(ISD::XOR, XType, Add, Shift);
4936   }
4937   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
4938   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4939   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
4940       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
4941     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
4942       MVT::ValueType XType = N0.getValueType();
4943       if (SubC->isNullValue() && MVT::isInteger(XType)) {
4944         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4945                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4946                                                       TLI.getShiftAmountTy()));
4947         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4948         AddToWorkList(Shift.Val);
4949         AddToWorkList(Add.Val);
4950         return DAG.getNode(ISD::XOR, XType, Add, Shift);
4951       }
4952     }
4953   }
4954
4955   return SDOperand();
4956 }
4957
4958 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
4959 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
4960                                      SDOperand N1, ISD::CondCode Cond,
4961                                      bool foldBooleans) {
4962   TargetLowering::DAGCombinerInfo
4963     DagCombineInfo(DAG, !AfterLegalize, false, this);
4964   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
4965 }
4966
4967 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
4968 /// return a DAG expression to select that will generate the same value by
4969 /// multiplying by a magic number.  See:
4970 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4971 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
4972   std::vector<SDNode*> Built;
4973   SDOperand S = TLI.BuildSDIV(N, DAG, &Built);
4974
4975   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4976        ii != ee; ++ii)
4977     AddToWorkList(*ii);
4978   return S;
4979 }
4980
4981 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
4982 /// return a DAG expression to select that will generate the same value by
4983 /// multiplying by a magic number.  See:
4984 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4985 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
4986   std::vector<SDNode*> Built;
4987   SDOperand S = TLI.BuildUDIV(N, DAG, &Built);
4988
4989   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4990        ii != ee; ++ii)
4991     AddToWorkList(*ii);
4992   return S;
4993 }
4994
4995 /// FindBaseOffset - Return true if base is known not to alias with anything
4996 /// but itself.  Provides base object and offset as results.
4997 static bool FindBaseOffset(SDOperand Ptr, SDOperand &Base, int64_t &Offset) {
4998   // Assume it is a primitive operation.
4999   Base = Ptr; Offset = 0;
5000
5001   // If it's an adding a simple constant then integrate the offset.
5002   if (Base.getOpcode() == ISD::ADD) {
5003     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
5004       Base = Base.getOperand(0);
5005       Offset += C->getValue();
5006     }
5007   }
5008
5009   // If it's any of the following then it can't alias with anything but itself.
5010   return isa<FrameIndexSDNode>(Base) ||
5011          isa<ConstantPoolSDNode>(Base) ||
5012          isa<GlobalAddressSDNode>(Base);
5013 }
5014
5015 /// isAlias - Return true if there is any possibility that the two addresses
5016 /// overlap.
5017 bool DAGCombiner::isAlias(SDOperand Ptr1, int64_t Size1,
5018                           const Value *SrcValue1, int SrcValueOffset1,
5019                           SDOperand Ptr2, int64_t Size2,
5020                           const Value *SrcValue2, int SrcValueOffset2)
5021 {
5022   // If they are the same then they must be aliases.
5023   if (Ptr1 == Ptr2) return true;
5024
5025   // Gather base node and offset information.
5026   SDOperand Base1, Base2;
5027   int64_t Offset1, Offset2;
5028   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
5029   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
5030
5031   // If they have a same base address then...
5032   if (Base1 == Base2) {
5033     // Check to see if the addresses overlap.
5034     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
5035   }
5036
5037   // If we know both bases then they can't alias.
5038   if (KnownBase1 && KnownBase2) return false;
5039
5040   if (CombinerGlobalAA) {
5041     // Use alias analysis information.
5042     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
5043     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
5044     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
5045     AliasAnalysis::AliasResult AAResult =
5046                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
5047     if (AAResult == AliasAnalysis::NoAlias)
5048       return false;
5049   }
5050
5051   // Otherwise we have to assume they alias.
5052   return true;
5053 }
5054
5055 /// FindAliasInfo - Extracts the relevant alias information from the memory
5056 /// node.  Returns true if the operand was a load.
5057 bool DAGCombiner::FindAliasInfo(SDNode *N,
5058                         SDOperand &Ptr, int64_t &Size,
5059                         const Value *&SrcValue, int &SrcValueOffset) {
5060   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
5061     Ptr = LD->getBasePtr();
5062     Size = MVT::getSizeInBits(LD->getLoadedVT()) >> 3;
5063     SrcValue = LD->getSrcValue();
5064     SrcValueOffset = LD->getSrcValueOffset();
5065     return true;
5066   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5067     Ptr = ST->getBasePtr();
5068     Size = MVT::getSizeInBits(ST->getStoredVT()) >> 3;
5069     SrcValue = ST->getSrcValue();
5070     SrcValueOffset = ST->getSrcValueOffset();
5071   } else {
5072     assert(0 && "FindAliasInfo expected a memory operand");
5073   }
5074
5075   return false;
5076 }
5077
5078 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5079 /// looking for aliasing nodes and adding them to the Aliases vector.
5080 void DAGCombiner::GatherAllAliases(SDNode *N, SDOperand OriginalChain,
5081                                    SmallVector<SDOperand, 8> &Aliases) {
5082   SmallVector<SDOperand, 8> Chains;     // List of chains to visit.
5083   std::set<SDNode *> Visited;           // Visited node set.
5084
5085   // Get alias information for node.
5086   SDOperand Ptr;
5087   int64_t Size;
5088   const Value *SrcValue;
5089   int SrcValueOffset;
5090   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
5091
5092   // Starting off.
5093   Chains.push_back(OriginalChain);
5094
5095   // Look at each chain and determine if it is an alias.  If so, add it to the
5096   // aliases list.  If not, then continue up the chain looking for the next
5097   // candidate.
5098   while (!Chains.empty()) {
5099     SDOperand Chain = Chains.back();
5100     Chains.pop_back();
5101
5102      // Don't bother if we've been before.
5103     if (Visited.find(Chain.Val) != Visited.end()) continue;
5104     Visited.insert(Chain.Val);
5105
5106     switch (Chain.getOpcode()) {
5107     case ISD::EntryToken:
5108       // Entry token is ideal chain operand, but handled in FindBetterChain.
5109       break;
5110
5111     case ISD::LOAD:
5112     case ISD::STORE: {
5113       // Get alias information for Chain.
5114       SDOperand OpPtr;
5115       int64_t OpSize;
5116       const Value *OpSrcValue;
5117       int OpSrcValueOffset;
5118       bool IsOpLoad = FindAliasInfo(Chain.Val, OpPtr, OpSize,
5119                                     OpSrcValue, OpSrcValueOffset);
5120
5121       // If chain is alias then stop here.
5122       if (!(IsLoad && IsOpLoad) &&
5123           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
5124                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
5125         Aliases.push_back(Chain);
5126       } else {
5127         // Look further up the chain.
5128         Chains.push_back(Chain.getOperand(0));
5129         // Clean up old chain.
5130         AddToWorkList(Chain.Val);
5131       }
5132       break;
5133     }
5134
5135     case ISD::TokenFactor:
5136       // We have to check each of the operands of the token factor, so we queue
5137       // then up.  Adding the  operands to the queue (stack) in reverse order
5138       // maintains the original order and increases the likelihood that getNode
5139       // will find a matching token factor (CSE.)
5140       for (unsigned n = Chain.getNumOperands(); n;)
5141         Chains.push_back(Chain.getOperand(--n));
5142       // Eliminate the token factor if we can.
5143       AddToWorkList(Chain.Val);
5144       break;
5145
5146     default:
5147       // For all other instructions we will just have to take what we can get.
5148       Aliases.push_back(Chain);
5149       break;
5150     }
5151   }
5152 }
5153
5154 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
5155 /// for a better chain (aliasing node.)
5156 SDOperand DAGCombiner::FindBetterChain(SDNode *N, SDOperand OldChain) {
5157   SmallVector<SDOperand, 8> Aliases;  // Ops for replacing token factor.
5158
5159   // Accumulate all the aliases to this node.
5160   GatherAllAliases(N, OldChain, Aliases);
5161
5162   if (Aliases.size() == 0) {
5163     // If no operands then chain to entry token.
5164     return DAG.getEntryNode();
5165   } else if (Aliases.size() == 1) {
5166     // If a single operand then chain to it.  We don't need to revisit it.
5167     return Aliases[0];
5168   }
5169
5170   // Construct a custom tailored token factor.
5171   SDOperand NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
5172                                    &Aliases[0], Aliases.size());
5173
5174   // Make sure the old chain gets cleaned up.
5175   if (NewChain != OldChain) AddToWorkList(OldChain.Val);
5176
5177   return NewChain;
5178 }
5179
5180 // SelectionDAG::Combine - This is the entry point for the file.
5181 //
5182 void SelectionDAG::Combine(bool RunningAfterLegalize, AliasAnalysis &AA) {
5183   if (!RunningAfterLegalize && ViewDAGCombine1)
5184     viewGraph();
5185   if (RunningAfterLegalize && ViewDAGCombine2)
5186     viewGraph();
5187   /// run - This is the main entry point to this class.
5188   ///
5189   DAGCombiner(*this, AA).Run(RunningAfterLegalize);
5190 }