lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // This pass is not a substitute for the LLVM IR instcombine pass. This pass is
  14 // primarily intended to handle simplification opportunities that are implicit
  15 // in the LLVM IR and exposed by the various codegen lowering phases.
  16 //
  17 //===----------------------------------------------------------------------===//
  18
  19 #define DEBUG_TYPE "dagcombine"
  20 #include "llvm/CodeGen/SelectionDAG.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/LLVMContext.h"
  23 #include "llvm/CodeGen/MachineFunction.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/PseudoSourceValue.h"
  26 #include "llvm/Analysis/AliasAnalysis.h"
  27 #include "llvm/Target/TargetData.h"
  28 #include "llvm/Target/TargetLowering.h"
  29 #include "llvm/Target/TargetMachine.h"
  30 #include "llvm/Target/TargetOptions.h"
  31 #include "llvm/ADT/SmallPtrSet.h"
  32 #include "llvm/ADT/Statistic.h"
  33 #include "llvm/Support/CommandLine.h"
  34 #include "llvm/Support/Debug.h"
  35 #include "llvm/Support/ErrorHandling.h"
  36 #include "llvm/Support/MathExtras.h"
  37 #include "llvm/Support/raw_ostream.h"
  38 #include <algorithm>
  39 using namespace llvm;
  40
  41 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  42 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  43 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  44 STATISTIC(OpsNarrowed     , "Number of load/op/store narrowed");
  45 STATISTIC(LdStFP2Int      , "Number of fp load/store pairs transformed to int");
  46
  47 namespace {
  48   static cl::opt<bool>
  49     CombinerAA("combiner-alias-analysis", cl::Hidden,
  50                cl::desc("Turn on alias analysis during testing"));
  51
  52   static cl::opt<bool>
  53     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  54                cl::desc("Include global information in alias analysis"));
  55
  56 //------------------------------ DAGCombiner ---------------------------------//
  57
  58   class DAGCombiner {
  59     SelectionDAG &DAG;
  60     const TargetLowering &TLI;
  61     CombineLevel Level;
  62     CodeGenOpt::Level OptLevel;
  63     bool LegalOperations;
  64     bool LegalTypes;
  65
  66     // Worklist of all of the nodes that need to be simplified.
  67     std::vector<SDNode*> WorkList;
  68
  69     // AA - Used for DAG load/store alias analysis.
  70     AliasAnalysis &AA;
  71
  72     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  73     /// the instruction to the work lists because they might get more simplified
  74     /// now.
  75     ///
  76     void AddUsersToWorkList(SDNode *N) {
  77       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  78            UI != UE; ++UI)
  79         AddToWorkList(*UI);
  80     }
  81
  82     /// visit - call the node-specific routine that knows how to fold each
  83     /// particular type of node.
  84     SDValue visit(SDNode *N);
  85
  86   public:
  87     /// AddToWorkList - Add to the work list making sure it's instance is at the
  88     /// the back (next to be processed.)
  89     void AddToWorkList(SDNode *N) {
  90       removeFromWorkList(N);
  91       WorkList.push_back(N);
  92     }
  93
  94     /// removeFromWorkList - remove all instances of N from the worklist.
  95     ///
  96     void removeFromWorkList(SDNode *N) {
  97       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  98                      WorkList.end());
  99     }
 100
 101     SDValue CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 102                       bool AddTo = true);
 103
 104     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true) {
 105       return CombineTo(N, &Res, 1, AddTo);
 106     }
 107
 108     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1,
 109                       bool AddTo = true) {
 110       SDValue To[] = { Res0, Res1 };
 111       return CombineTo(N, To, 2, AddTo);
 112     }
 113
 114     void CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO);
 115
 116   private:
 117
 118     /// SimplifyDemandedBits - Check the specified integer node value to see if
 119     /// it can be simplified or if things it uses can be simplified by bit
 120     /// propagation.  If so, return true.
 121     bool SimplifyDemandedBits(SDValue Op) {
 122       unsigned BitWidth = Op.getValueType().getScalarType().getSizeInBits();
 123       APInt Demanded = APInt::getAllOnesValue(BitWidth);
 124       return SimplifyDemandedBits(Op, Demanded);
 125     }
 126
 127     bool SimplifyDemandedBits(SDValue Op, const APInt &Demanded);
 128
 129     bool CombineToPreIndexedLoadStore(SDNode *N);
 130     bool CombineToPostIndexedLoadStore(SDNode *N);
 131
 132     void ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad);
 133     SDValue PromoteOperand(SDValue Op, EVT PVT, bool &Replace);
 134     SDValue SExtPromoteOperand(SDValue Op, EVT PVT);
 135     SDValue ZExtPromoteOperand(SDValue Op, EVT PVT);
 136     SDValue PromoteIntBinOp(SDValue Op);
 137     SDValue PromoteIntShiftOp(SDValue Op);
 138     SDValue PromoteExtend(SDValue Op);
 139     bool PromoteLoad(SDValue Op);
 140
 141     /// combine - call the node-specific routine that knows how to fold each
 142     /// particular type of node. If that doesn't do anything, try the
 143     /// target-specific DAG combines.
 144     SDValue combine(SDNode *N);
 145
 146     // Visitation implementation - Implement dag node combining for different
 147     // node types.  The semantics are as follows:
 148     // Return Value:
 149     //   SDValue.getNode() == 0 - No change was made
 150     //   SDValue.getNode() == N - N was replaced, is dead and has been handled.
 151     //   otherwise              - N should be replaced by the returned Operand.
 152     //
 153     SDValue visitTokenFactor(SDNode *N);
 154     SDValue visitMERGE_VALUES(SDNode *N);
 155     SDValue visitADD(SDNode *N);
 156     SDValue visitSUB(SDNode *N);
 157     SDValue visitADDC(SDNode *N);
 158     SDValue visitADDE(SDNode *N);
 159     SDValue visitMUL(SDNode *N);
 160     SDValue visitSDIV(SDNode *N);
 161     SDValue visitUDIV(SDNode *N);
 162     SDValue visitSREM(SDNode *N);
 163     SDValue visitUREM(SDNode *N);
 164     SDValue visitMULHU(SDNode *N);
 165     SDValue visitMULHS(SDNode *N);
 166     SDValue visitSMUL_LOHI(SDNode *N);
 167     SDValue visitUMUL_LOHI(SDNode *N);
 168     SDValue visitSMULO(SDNode *N);
 169     SDValue visitUMULO(SDNode *N);
 170     SDValue visitSDIVREM(SDNode *N);
 171     SDValue visitUDIVREM(SDNode *N);
 172     SDValue visitAND(SDNode *N);
 173     SDValue visitOR(SDNode *N);
 174     SDValue visitXOR(SDNode *N);
 175     SDValue SimplifyVBinOp(SDNode *N);
 176     SDValue visitSHL(SDNode *N);
 177     SDValue visitSRA(SDNode *N);
 178     SDValue visitSRL(SDNode *N);
 179     SDValue visitCTLZ(SDNode *N);
 180     SDValue visitCTTZ(SDNode *N);
 181     SDValue visitCTPOP(SDNode *N);
 182     SDValue visitSELECT(SDNode *N);
 183     SDValue visitSELECT_CC(SDNode *N);
 184     SDValue visitSETCC(SDNode *N);
 185     SDValue visitSIGN_EXTEND(SDNode *N);
 186     SDValue visitZERO_EXTEND(SDNode *N);
 187     SDValue visitANY_EXTEND(SDNode *N);
 188     SDValue visitSIGN_EXTEND_INREG(SDNode *N);
 189     SDValue visitTRUNCATE(SDNode *N);
 190     SDValue visitBITCAST(SDNode *N);
 191     SDValue visitBUILD_PAIR(SDNode *N);
 192     SDValue visitFADD(SDNode *N);
 193     SDValue visitFSUB(SDNode *N);
 194     SDValue visitFMUL(SDNode *N);
 195     SDValue visitFDIV(SDNode *N);
 196     SDValue visitFREM(SDNode *N);
 197     SDValue visitFCOPYSIGN(SDNode *N);
 198     SDValue visitSINT_TO_FP(SDNode *N);
 199     SDValue visitUINT_TO_FP(SDNode *N);
 200     SDValue visitFP_TO_SINT(SDNode *N);
 201     SDValue visitFP_TO_UINT(SDNode *N);
 202     SDValue visitFP_ROUND(SDNode *N);
 203     SDValue visitFP_ROUND_INREG(SDNode *N);
 204     SDValue visitFP_EXTEND(SDNode *N);
 205     SDValue visitFNEG(SDNode *N);
 206     SDValue visitFABS(SDNode *N);
 207     SDValue visitBRCOND(SDNode *N);
 208     SDValue visitBR_CC(SDNode *N);
 209     SDValue visitLOAD(SDNode *N);
 210     SDValue visitSTORE(SDNode *N);
 211     SDValue visitINSERT_VECTOR_ELT(SDNode *N);
 212     SDValue visitEXTRACT_VECTOR_ELT(SDNode *N);
 213     SDValue visitBUILD_VECTOR(SDNode *N);
 214     SDValue visitCONCAT_VECTORS(SDNode *N);
 215     SDValue visitVECTOR_SHUFFLE(SDNode *N);
 216     SDValue visitMEMBARRIER(SDNode *N);
 217
 218     SDValue XformToShuffleWithZero(SDNode *N);
 219     SDValue ReassociateOps(unsigned Opc, DebugLoc DL, SDValue LHS, SDValue RHS);
 220
 221     SDValue visitShiftByConstant(SDNode *N, unsigned Amt);
 222
 223     bool SimplifySelectOps(SDNode *SELECT, SDValue LHS, SDValue RHS);
 224     SDValue SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 225     SDValue SimplifySelect(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2);
 226     SDValue SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2,
 227                              SDValue N3, ISD::CondCode CC,
 228                              bool NotExtCompare = false);
 229     SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
 230                           DebugLoc DL, bool foldBooleans = true);
 231     SDValue SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 232                                          unsigned HiOp);
 233     SDValue CombineConsecutiveLoads(SDNode *N, EVT VT);
 234     SDValue ConstantFoldBITCASTofBUILD_VECTOR(SDNode *, EVT);
 235     SDValue BuildSDIV(SDNode *N);
 236     SDValue BuildUDIV(SDNode *N);
 237     SDNode *MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL);
 238     SDValue ReduceLoadWidth(SDNode *N);
 239     SDValue ReduceLoadOpStoreWidth(SDNode *N);
 240     SDValue TransformFPLoadStorePair(SDNode *N);
 241
 242     SDValue GetDemandedBits(SDValue V, const APInt &Mask);
 243
 244     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 245     /// looking for aliasing nodes and adding them to the Aliases vector.
 246     void GatherAllAliases(SDNode *N, SDValue OriginalChain,
 247                           SmallVector<SDValue, 8> &Aliases);
 248
 249     /// isAlias - Return true if there is any possibility that the two addresses
 250     /// overlap.
 251     bool isAlias(SDValue Ptr1, int64_t Size1,
 252                  const Value *SrcValue1, int SrcValueOffset1,
 253                  unsigned SrcValueAlign1,
 254                  const MDNode *TBAAInfo1,
 255                  SDValue Ptr2, int64_t Size2,
 256                  const Value *SrcValue2, int SrcValueOffset2,
 257                  unsigned SrcValueAlign2,
 258                  const MDNode *TBAAInfo2) const;
 259
 260     /// FindAliasInfo - Extracts the relevant alias information from the memory
 261     /// node.  Returns true if the operand was a load.
 262     bool FindAliasInfo(SDNode *N,
 263                        SDValue &Ptr, int64_t &Size,
 264                        const Value *&SrcValue, int &SrcValueOffset,
 265                        unsigned &SrcValueAlignment,
 266                        const MDNode *&TBAAInfo) const;
 267
 268     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 269     /// looking for a better chain (aliasing node.)
 270     SDValue FindBetterChain(SDNode *N, SDValue Chain);
 271
 272   public:
 273     DAGCombiner(SelectionDAG &D, AliasAnalysis &A, CodeGenOpt::Level OL)
 274       : DAG(D), TLI(D.getTargetLoweringInfo()), Level(Unrestricted),
 275         OptLevel(OL), LegalOperations(false), LegalTypes(false), AA(A) {}
 276
 277     /// Run - runs the dag combiner on all nodes in the work list
 278     void Run(CombineLevel AtLevel);
 279
 280     SelectionDAG &getDAG() const { return DAG; }
 281
 282     /// getShiftAmountTy - Returns a type large enough to hold any valid
 283     /// shift amount - before type legalization these can be huge.
 284     EVT getShiftAmountTy(EVT LHSTy) {
 285       return LegalTypes ? TLI.getShiftAmountTy(LHSTy) : TLI.getPointerTy();
 286     }
 287
 288     /// isTypeLegal - This method returns true if we are running before type
 289     /// legalization or if the specified VT is legal.
 290     bool isTypeLegal(const EVT &VT) {
 291       if (!LegalTypes) return true;
 292       return TLI.isTypeLegal(VT);
 293     }
 294   };
 295 }
 296
 297
 298 namespace {
 299 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 300 /// nodes from the worklist.
 301 class WorkListRemover : public SelectionDAG::DAGUpdateListener {
 302   DAGCombiner &DC;
 303 public:
 304   explicit WorkListRemover(DAGCombiner &dc) : DC(dc) {}
 305
 306   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 307     DC.removeFromWorkList(N);
 308   }
 309
 310   virtual void NodeUpdated(SDNode *N) {
 311     // Ignore updates.
 312   }
 313 };
 314 }
 315
 316 //===----------------------------------------------------------------------===//
 317 //  TargetLowering::DAGCombinerInfo implementation
 318 //===----------------------------------------------------------------------===//
 319
 320 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 321   ((DAGCombiner*)DC)->AddToWorkList(N);
 322 }
 323
 324 void TargetLowering::DAGCombinerInfo::RemoveFromWorklist(SDNode *N) {
 325   ((DAGCombiner*)DC)->removeFromWorkList(N);
 326 }
 327
 328 SDValue TargetLowering::DAGCombinerInfo::
 329 CombineTo(SDNode *N, const std::vector<SDValue> &To, bool AddTo) {
 330   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size(), AddTo);
 331 }
 332
 333 SDValue TargetLowering::DAGCombinerInfo::
 334 CombineTo(SDNode *N, SDValue Res, bool AddTo) {
 335   return ((DAGCombiner*)DC)->CombineTo(N, Res, AddTo);
 336 }
 337
 338
 339 SDValue TargetLowering::DAGCombinerInfo::
 340 CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo) {
 341   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1, AddTo);
 342 }
 343
 344 void TargetLowering::DAGCombinerInfo::
 345 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 346   return ((DAGCombiner*)DC)->CommitTargetLoweringOpt(TLO);
 347 }
 348
 349 //===----------------------------------------------------------------------===//
 350 // Helper Functions
 351 //===----------------------------------------------------------------------===//
 352
 353 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 354 /// specified expression for the same cost as the expression itself, or 2 if we
 355 /// can compute the negated form more cheaply than the expression itself.
 356 static char isNegatibleForFree(SDValue Op, bool LegalOperations,
 357                                unsigned Depth = 0) {
 358   // No compile time optimizations on this type.
 359   if (Op.getValueType() == MVT::ppcf128)
 360     return 0;
 361
 362   // fneg is removable even if it has multiple uses.
 363   if (Op.getOpcode() == ISD::FNEG) return 2;
 364
 365   // Don't allow anything with multiple uses.
 366   if (!Op.hasOneUse()) return 0;
 367
 368   // Don't recurse exponentially.
 369   if (Depth > 6) return 0;
 370
 371   switch (Op.getOpcode()) {
 372   default: return false;
 373   case ISD::ConstantFP:
 374     // Don't invert constant FP values after legalize.  The negated constant
 375     // isn't necessarily legal.
 376     return LegalOperations ? 0 : 1;
 377   case ISD::FADD:
 378     // FIXME: determine better conditions for this xform.
 379     if (!UnsafeFPMath) return 0;
 380
 381     // fold (fsub (fadd A, B)) -> (fsub (fneg A), B)
 382     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 383       return V;
 384     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 385     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 386   case ISD::FSUB:
 387     // We can't turn -(A-B) into B-A when we honor signed zeros.
 388     if (!UnsafeFPMath) return 0;
 389
 390     // fold (fneg (fsub A, B)) -> (fsub B, A)
 391     return 1;
 392
 393   case ISD::FMUL:
 394   case ISD::FDIV:
 395     if (HonorSignDependentRoundingFPMath()) return 0;
 396
 397     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y) or (fmul X, (fneg Y))
 398     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 399       return V;
 400
 401     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 402
 403   case ISD::FP_EXTEND:
 404   case ISD::FP_ROUND:
 405   case ISD::FSIN:
 406     return isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1);
 407   }
 408 }
 409
 410 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 411 /// returns the newly negated expression.
 412 static SDValue GetNegatedExpression(SDValue Op, SelectionDAG &DAG,
 413                                     bool LegalOperations, unsigned Depth = 0) {
 414   // fneg is removable even if it has multiple uses.
 415   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 416
 417   // Don't allow anything with multiple uses.
 418   assert(Op.hasOneUse() && "Unknown reuse!");
 419
 420   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 421   switch (Op.getOpcode()) {
 422   default: llvm_unreachable("Unknown code");
 423   case ISD::ConstantFP: {
 424     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 425     V.changeSign();
 426     return DAG.getConstantFP(V, Op.getValueType());
 427   }
 428   case ISD::FADD:
 429     // FIXME: determine better conditions for this xform.
 430     assert(UnsafeFPMath);
 431
 432     // fold (fneg (fadd A, B)) -> (fsub (fneg A), B)
 433     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 434       return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 435                          GetNegatedExpression(Op.getOperand(0), DAG,
 436                                               LegalOperations, Depth+1),
 437                          Op.getOperand(1));
 438     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 439     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 440                        GetNegatedExpression(Op.getOperand(1), DAG,
 441                                             LegalOperations, Depth+1),
 442                        Op.getOperand(0));
 443   case ISD::FSUB:
 444     // We can't turn -(A-B) into B-A when we honor signed zeros.
 445     assert(UnsafeFPMath);
 446
 447     // fold (fneg (fsub 0, B)) -> B
 448     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 449       if (N0CFP->getValueAPF().isZero())
 450         return Op.getOperand(1);
 451
 452     // fold (fneg (fsub A, B)) -> (fsub B, A)
 453     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 454                        Op.getOperand(1), Op.getOperand(0));
 455
 456   case ISD::FMUL:
 457   case ISD::FDIV:
 458     assert(!HonorSignDependentRoundingFPMath());
 459
 460     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y)
 461     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 462       return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 463                          GetNegatedExpression(Op.getOperand(0), DAG,
 464                                               LegalOperations, Depth+1),
 465                          Op.getOperand(1));
 466
 467     // fold (fneg (fmul X, Y)) -> (fmul X, (fneg Y))
 468     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 469                        Op.getOperand(0),
 470                        GetNegatedExpression(Op.getOperand(1), DAG,
 471                                             LegalOperations, Depth+1));
 472
 473   case ISD::FP_EXTEND:
 474   case ISD::FSIN:
 475     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 476                        GetNegatedExpression(Op.getOperand(0), DAG,
 477                                             LegalOperations, Depth+1));
 478   case ISD::FP_ROUND:
 479       return DAG.getNode(ISD::FP_ROUND, Op.getDebugLoc(), Op.getValueType(),
 480                          GetNegatedExpression(Op.getOperand(0), DAG,
 481                                               LegalOperations, Depth+1),
 482                          Op.getOperand(1));
 483   }
 484 }
 485
 486
 487 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 488 // that selects between the values 1 and 0, making it equivalent to a setcc.
 489 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 490 // nodes based on the type of node we are checking.  This simplifies life a
 491 // bit for the callers.
 492 static bool isSetCCEquivalent(SDValue N, SDValue &LHS, SDValue &RHS,
 493                               SDValue &CC) {
 494   if (N.getOpcode() == ISD::SETCC) {
 495     LHS = N.getOperand(0);
 496     RHS = N.getOperand(1);
 497     CC  = N.getOperand(2);
 498     return true;
 499   }
 500   if (N.getOpcode() == ISD::SELECT_CC &&
 501       N.getOperand(2).getOpcode() == ISD::Constant &&
 502       N.getOperand(3).getOpcode() == ISD::Constant &&
 503       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 504       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 505     LHS = N.getOperand(0);
 506     RHS = N.getOperand(1);
 507     CC  = N.getOperand(4);
 508     return true;
 509   }
 510   return false;
 511 }
 512
 513 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 514 // one use.  If this is true, it allows the users to invert the operation for
 515 // free when it is profitable to do so.
 516 static bool isOneUseSetCC(SDValue N) {
 517   SDValue N0, N1, N2;
 518   if (isSetCCEquivalent(N, N0, N1, N2) && N.getNode()->hasOneUse())
 519     return true;
 520   return false;
 521 }
 522
 523 SDValue DAGCombiner::ReassociateOps(unsigned Opc, DebugLoc DL,
 524                                     SDValue N0, SDValue N1) {
 525   EVT VT = N0.getValueType();
 526   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 527     if (isa<ConstantSDNode>(N1)) {
 528       // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 529       SDValue OpNode =
 530         DAG.FoldConstantArithmetic(Opc, VT,
 531                                    cast<ConstantSDNode>(N0.getOperand(1)),
 532                                    cast<ConstantSDNode>(N1));
 533       return DAG.getNode(Opc, DL, VT, N0.getOperand(0), OpNode);
 534     }
 535     if (N0.hasOneUse()) {
 536       // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 537       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 538                                    N0.getOperand(0), N1);
 539       AddToWorkList(OpNode.getNode());
 540       return DAG.getNode(Opc, DL, VT, OpNode, N0.getOperand(1));
 541     }
 542   }
 543
 544   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 545     if (isa<ConstantSDNode>(N0)) {
 546       // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 547       SDValue OpNode =
 548         DAG.FoldConstantArithmetic(Opc, VT,
 549                                    cast<ConstantSDNode>(N1.getOperand(1)),
 550                                    cast<ConstantSDNode>(N0));
 551       return DAG.getNode(Opc, DL, VT, N1.getOperand(0), OpNode);
 552     }
 553     if (N1.hasOneUse()) {
 554       // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 555       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 556                                    N1.getOperand(0), N0);
 557       AddToWorkList(OpNode.getNode());
 558       return DAG.getNode(Opc, DL, VT, OpNode, N1.getOperand(1));
 559     }
 560   }
 561
 562   return SDValue();
 563 }
 564
 565 SDValue DAGCombiner::CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 566                                bool AddTo) {
 567   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 568   ++NodesCombined;
 569   DEBUG(dbgs() << "\nReplacing.1 ";
 570         N->dump(&DAG);
 571         dbgs() << "\nWith: ";
 572         To[0].getNode()->dump(&DAG);
 573         dbgs() << " and " << NumTo-1 << " other values\n";
 574         for (unsigned i = 0, e = NumTo; i != e; ++i)
 575           assert((!To[i].getNode() ||
 576                   N->getValueType(i) == To[i].getValueType()) &&
 577                  "Cannot combine value to value of different type!"));
 578   WorkListRemover DeadNodes(*this);
 579   DAG.ReplaceAllUsesWith(N, To, &DeadNodes);
 580
 581   if (AddTo) {
 582     // Push the new nodes and any users onto the worklist
 583     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 584       if (To[i].getNode()) {
 585         AddToWorkList(To[i].getNode());
 586         AddUsersToWorkList(To[i].getNode());
 587       }
 588     }
 589   }
 590
 591   // Finally, if the node is now dead, remove it from the graph.  The node
 592   // may not be dead if the replacement process recursively simplified to
 593   // something else needing this node.
 594   if (N->use_empty()) {
 595     // Nodes can be reintroduced into the worklist.  Make sure we do not
 596     // process a node that has been replaced.
 597     removeFromWorkList(N);
 598
 599     // Finally, since the node is now dead, remove it from the graph.
 600     DAG.DeleteNode(N);
 601   }
 602   return SDValue(N, 0);
 603 }
 604
 605 void DAGCombiner::
 606 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 607   // Replace all uses.  If any nodes become isomorphic to other nodes and
 608   // are deleted, make sure to remove them from our worklist.
 609   WorkListRemover DeadNodes(*this);
 610   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 611
 612   // Push the new node and any (possibly new) users onto the worklist.
 613   AddToWorkList(TLO.New.getNode());
 614   AddUsersToWorkList(TLO.New.getNode());
 615
 616   // Finally, if the node is now dead, remove it from the graph.  The node
 617   // may not be dead if the replacement process recursively simplified to
 618   // something else needing this node.
 619   if (TLO.Old.getNode()->use_empty()) {
 620     removeFromWorkList(TLO.Old.getNode());
 621
 622     // If the operands of this node are only used by the node, they will now
 623     // be dead.  Make sure to visit them first to delete dead nodes early.
 624     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands(); i != e; ++i)
 625       if (TLO.Old.getNode()->getOperand(i).getNode()->hasOneUse())
 626         AddToWorkList(TLO.Old.getNode()->getOperand(i).getNode());
 627
 628     DAG.DeleteNode(TLO.Old.getNode());
 629   }
 630 }
 631
 632 /// SimplifyDemandedBits - Check the specified integer node value to see if
 633 /// it can be simplified or if things it uses can be simplified by bit
 634 /// propagation.  If so, return true.
 635 bool DAGCombiner::SimplifyDemandedBits(SDValue Op, const APInt &Demanded) {
 636   TargetLowering::TargetLoweringOpt TLO(DAG, LegalTypes, LegalOperations);
 637   APInt KnownZero, KnownOne;
 638   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 639     return false;
 640
 641   // Revisit the node.
 642   AddToWorkList(Op.getNode());
 643
 644   // Replace the old value with the new one.
 645   ++NodesCombined;
 646   DEBUG(dbgs() << "\nReplacing.2 ";
 647         TLO.Old.getNode()->dump(&DAG);
 648         dbgs() << "\nWith: ";
 649         TLO.New.getNode()->dump(&DAG);
 650         dbgs() << '\n');
 651
 652   CommitTargetLoweringOpt(TLO);
 653   return true;
 654 }
 655
 656 void DAGCombiner::ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad) {
 657   DebugLoc dl = Load->getDebugLoc();
 658   EVT VT = Load->getValueType(0);
 659   SDValue Trunc = DAG.getNode(ISD::TRUNCATE, dl, VT, SDValue(ExtLoad, 0));
 660
 661   DEBUG(dbgs() << "\nReplacing.9 ";
 662         Load->dump(&DAG);
 663         dbgs() << "\nWith: ";
 664         Trunc.getNode()->dump(&DAG);
 665         dbgs() << '\n');
 666   WorkListRemover DeadNodes(*this);
 667   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 0), Trunc, &DeadNodes);
 668   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 1), SDValue(ExtLoad, 1),
 669                                 &DeadNodes);
 670   removeFromWorkList(Load);
 671   DAG.DeleteNode(Load);
 672   AddToWorkList(Trunc.getNode());
 673 }
 674
 675 SDValue DAGCombiner::PromoteOperand(SDValue Op, EVT PVT, bool &Replace) {
 676   Replace = false;
 677   DebugLoc dl = Op.getDebugLoc();
 678   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(Op)) {
 679     EVT MemVT = LD->getMemoryVT();
 680     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 681       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD
 682                                                   : ISD::EXTLOAD)
 683       : LD->getExtensionType();
 684     Replace = true;
 685     return DAG.getExtLoad(ExtType, dl, PVT,
 686                           LD->getChain(), LD->getBasePtr(),
 687                           LD->getPointerInfo(),
 688                           MemVT, LD->isVolatile(),
 689                           LD->isNonTemporal(), LD->getAlignment());
 690   }
 691
 692   unsigned Opc = Op.getOpcode();
 693   switch (Opc) {
 694   default: break;
 695   case ISD::AssertSext:
 696     return DAG.getNode(ISD::AssertSext, dl, PVT,
 697                        SExtPromoteOperand(Op.getOperand(0), PVT),
 698                        Op.getOperand(1));
 699   case ISD::AssertZext:
 700     return DAG.getNode(ISD::AssertZext, dl, PVT,
 701                        ZExtPromoteOperand(Op.getOperand(0), PVT),
 702                        Op.getOperand(1));
 703   case ISD::Constant: {
 704     unsigned ExtOpc =
 705       Op.getValueType().isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 706     return DAG.getNode(ExtOpc, dl, PVT, Op);
 707   }
 708   }
 709
 710   if (!TLI.isOperationLegal(ISD::ANY_EXTEND, PVT))
 711     return SDValue();
 712   return DAG.getNode(ISD::ANY_EXTEND, dl, PVT, Op);
 713 }
 714
 715 SDValue DAGCombiner::SExtPromoteOperand(SDValue Op, EVT PVT) {
 716   if (!TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, PVT))
 717     return SDValue();
 718   EVT OldVT = Op.getValueType();
 719   DebugLoc dl = Op.getDebugLoc();
 720   bool Replace = false;
 721   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 722   if (NewOp.getNode() == 0)
 723     return SDValue();
 724   AddToWorkList(NewOp.getNode());
 725
 726   if (Replace)
 727     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 728   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NewOp.getValueType(), NewOp,
 729                      DAG.getValueType(OldVT));
 730 }
 731
 732 SDValue DAGCombiner::ZExtPromoteOperand(SDValue Op, EVT PVT) {
 733   EVT OldVT = Op.getValueType();
 734   DebugLoc dl = Op.getDebugLoc();
 735   bool Replace = false;
 736   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 737   if (NewOp.getNode() == 0)
 738     return SDValue();
 739   AddToWorkList(NewOp.getNode());
 740
 741   if (Replace)
 742     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 743   return DAG.getZeroExtendInReg(NewOp, dl, OldVT);
 744 }
 745
 746 /// PromoteIntBinOp - Promote the specified integer binary operation if the
 747 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 748 /// promote i16 operations to i32 since i16 instructions are longer.
 749 SDValue DAGCombiner::PromoteIntBinOp(SDValue Op) {
 750   if (!LegalOperations)
 751     return SDValue();
 752
 753   EVT VT = Op.getValueType();
 754   if (VT.isVector() || !VT.isInteger())
 755     return SDValue();
 756
 757   // If operation type is 'undesirable', e.g. i16 on x86, consider
 758   // promoting it.
 759   unsigned Opc = Op.getOpcode();
 760   if (TLI.isTypeDesirableForOp(Opc, VT))
 761     return SDValue();
 762
 763   EVT PVT = VT;
 764   // Consult target whether it is a good idea to promote this operation and
 765   // what's the right type to promote it to.
 766   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 767     assert(PVT != VT && "Don't know what type to promote to!");
 768
 769     bool Replace0 = false;
 770     SDValue N0 = Op.getOperand(0);
 771     SDValue NN0 = PromoteOperand(N0, PVT, Replace0);
 772     if (NN0.getNode() == 0)
 773       return SDValue();
 774
 775     bool Replace1 = false;
 776     SDValue N1 = Op.getOperand(1);
 777     SDValue NN1;
 778     if (N0 == N1)
 779       NN1 = NN0;
 780     else {
 781       NN1 = PromoteOperand(N1, PVT, Replace1);
 782       if (NN1.getNode() == 0)
 783         return SDValue();
 784     }
 785
 786     AddToWorkList(NN0.getNode());
 787     if (NN1.getNode())
 788       AddToWorkList(NN1.getNode());
 789
 790     if (Replace0)
 791       ReplaceLoadWithPromotedLoad(N0.getNode(), NN0.getNode());
 792     if (Replace1)
 793       ReplaceLoadWithPromotedLoad(N1.getNode(), NN1.getNode());
 794
 795     DEBUG(dbgs() << "\nPromoting ";
 796           Op.getNode()->dump(&DAG));
 797     DebugLoc dl = Op.getDebugLoc();
 798     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 799                        DAG.getNode(Opc, dl, PVT, NN0, NN1));
 800   }
 801   return SDValue();
 802 }
 803
 804 /// PromoteIntShiftOp - Promote the specified integer shift operation if the
 805 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 806 /// promote i16 operations to i32 since i16 instructions are longer.
 807 SDValue DAGCombiner::PromoteIntShiftOp(SDValue Op) {
 808   if (!LegalOperations)
 809     return SDValue();
 810
 811   EVT VT = Op.getValueType();
 812   if (VT.isVector() || !VT.isInteger())
 813     return SDValue();
 814
 815   // If operation type is 'undesirable', e.g. i16 on x86, consider
 816   // promoting it.
 817   unsigned Opc = Op.getOpcode();
 818   if (TLI.isTypeDesirableForOp(Opc, VT))
 819     return SDValue();
 820
 821   EVT PVT = VT;
 822   // Consult target whether it is a good idea to promote this operation and
 823   // what's the right type to promote it to.
 824   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 825     assert(PVT != VT && "Don't know what type to promote to!");
 826
 827     bool Replace = false;
 828     SDValue N0 = Op.getOperand(0);
 829     if (Opc == ISD::SRA)
 830       N0 = SExtPromoteOperand(Op.getOperand(0), PVT);
 831     else if (Opc == ISD::SRL)
 832       N0 = ZExtPromoteOperand(Op.getOperand(0), PVT);
 833     else
 834       N0 = PromoteOperand(N0, PVT, Replace);
 835     if (N0.getNode() == 0)
 836       return SDValue();
 837
 838     AddToWorkList(N0.getNode());
 839     if (Replace)
 840       ReplaceLoadWithPromotedLoad(Op.getOperand(0).getNode(), N0.getNode());
 841
 842     DEBUG(dbgs() << "\nPromoting ";
 843           Op.getNode()->dump(&DAG));
 844     DebugLoc dl = Op.getDebugLoc();
 845     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 846                        DAG.getNode(Opc, dl, PVT, N0, Op.getOperand(1)));
 847   }
 848   return SDValue();
 849 }
 850
 851 SDValue DAGCombiner::PromoteExtend(SDValue Op) {
 852   if (!LegalOperations)
 853     return SDValue();
 854
 855   EVT VT = Op.getValueType();
 856   if (VT.isVector() || !VT.isInteger())
 857     return SDValue();
 858
 859   // If operation type is 'undesirable', e.g. i16 on x86, consider
 860   // promoting it.
 861   unsigned Opc = Op.getOpcode();
 862   if (TLI.isTypeDesirableForOp(Opc, VT))
 863     return SDValue();
 864
 865   EVT PVT = VT;
 866   // Consult target whether it is a good idea to promote this operation and
 867   // what's the right type to promote it to.
 868   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 869     assert(PVT != VT && "Don't know what type to promote to!");
 870     // fold (aext (aext x)) -> (aext x)
 871     // fold (aext (zext x)) -> (zext x)
 872     // fold (aext (sext x)) -> (sext x)
 873     DEBUG(dbgs() << "\nPromoting ";
 874           Op.getNode()->dump(&DAG));
 875     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), VT, Op.getOperand(0));
 876   }
 877   return SDValue();
 878 }
 879
 880 bool DAGCombiner::PromoteLoad(SDValue Op) {
 881   if (!LegalOperations)
 882     return false;
 883
 884   EVT VT = Op.getValueType();
 885   if (VT.isVector() || !VT.isInteger())
 886     return false;
 887
 888   // If operation type is 'undesirable', e.g. i16 on x86, consider
 889   // promoting it.
 890   unsigned Opc = Op.getOpcode();
 891   if (TLI.isTypeDesirableForOp(Opc, VT))
 892     return false;
 893
 894   EVT PVT = VT;
 895   // Consult target whether it is a good idea to promote this operation and
 896   // what's the right type to promote it to.
 897   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 898     assert(PVT != VT && "Don't know what type to promote to!");
 899
 900     DebugLoc dl = Op.getDebugLoc();
 901     SDNode *N = Op.getNode();
 902     LoadSDNode *LD = cast<LoadSDNode>(N);
 903     EVT MemVT = LD->getMemoryVT();
 904     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 905       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD
 906                                                   : ISD::EXTLOAD)
 907       : LD->getExtensionType();
 908     SDValue NewLD = DAG.getExtLoad(ExtType, dl, PVT,
 909                                    LD->getChain(), LD->getBasePtr(),
 910                                    LD->getPointerInfo(),
 911                                    MemVT, LD->isVolatile(),
 912                                    LD->isNonTemporal(), LD->getAlignment());
 913     SDValue Result = DAG.getNode(ISD::TRUNCATE, dl, VT, NewLD);
 914
 915     DEBUG(dbgs() << "\nPromoting ";
 916           N->dump(&DAG);
 917           dbgs() << "\nTo: ";
 918           Result.getNode()->dump(&DAG);
 919           dbgs() << '\n');
 920     WorkListRemover DeadNodes(*this);
 921     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result, &DeadNodes);
 922     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), NewLD.getValue(1), &DeadNodes);
 923     removeFromWorkList(N);
 924     DAG.DeleteNode(N);
 925     AddToWorkList(Result.getNode());
 926     return true;
 927   }
 928   return false;
 929 }
 930
 931
 932 //===----------------------------------------------------------------------===//
 933 //  Main DAG Combiner implementation
 934 //===----------------------------------------------------------------------===//
 935
 936 void DAGCombiner::Run(CombineLevel AtLevel) {
 937   // set the instance variables, so that the various visit routines may use it.
 938   Level = AtLevel;
 939   LegalOperations = Level >= NoIllegalOperations;
 940   LegalTypes = Level >= NoIllegalTypes;
 941
 942   // Add all the dag nodes to the worklist.
 943   WorkList.reserve(DAG.allnodes_size());
 944   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 945        E = DAG.allnodes_end(); I != E; ++I)
 946     WorkList.push_back(I);
 947
 948   // Create a dummy node (which is not added to allnodes), that adds a reference
 949   // to the root node, preventing it from being deleted, and tracking any
 950   // changes of the root.
 951   HandleSDNode Dummy(DAG.getRoot());
 952
 953   // The root of the dag may dangle to deleted nodes until the dag combiner is
 954   // done.  Set it to null to avoid confusion.
 955   DAG.setRoot(SDValue());
 956
 957   // while the worklist isn't empty, inspect the node on the end of it and
 958   // try and combine it.
 959   while (!WorkList.empty()) {
 960     SDNode *N = WorkList.back();
 961     WorkList.pop_back();
 962
 963     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 964     // N is deleted from the DAG, since they too may now be dead or may have a
 965     // reduced number of uses, allowing other xforms.
 966     if (N->use_empty() && N != &Dummy) {
 967       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 968         AddToWorkList(N->getOperand(i).getNode());
 969
 970       DAG.DeleteNode(N);
 971       continue;
 972     }
 973
 974     SDValue RV = combine(N);
 975
 976     if (RV.getNode() == 0)
 977       continue;
 978
 979     ++NodesCombined;
 980
 981     // If we get back the same node we passed in, rather than a new node or
 982     // zero, we know that the node must have defined multiple values and
 983     // CombineTo was used.  Since CombineTo takes care of the worklist
 984     // mechanics for us, we have no work to do in this case.
 985     if (RV.getNode() == N)
 986       continue;
 987
 988     assert(N->getOpcode() != ISD::DELETED_NODE &&
 989            RV.getNode()->getOpcode() != ISD::DELETED_NODE &&
 990            "Node was deleted but visit returned new node!");
 991
 992     DEBUG(dbgs() << "\nReplacing.3 ";
 993           N->dump(&DAG);
 994           dbgs() << "\nWith: ";
 995           RV.getNode()->dump(&DAG);
 996           dbgs() << '\n');
 997
 998     // Transfer debug value.
 999     DAG.TransferDbgValues(SDValue(N, 0), RV);
1000     WorkListRemover DeadNodes(*this);
1001     if (N->getNumValues() == RV.getNode()->getNumValues())
1002       DAG.ReplaceAllUsesWith(N, RV.getNode(), &DeadNodes);
1003     else {
1004       assert(N->getValueType(0) == RV.getValueType() &&
1005              N->getNumValues() == 1 && "Type mismatch");
1006       SDValue OpV = RV;
1007       DAG.ReplaceAllUsesWith(N, &OpV, &DeadNodes);
1008     }
1009
1010     // Push the new node and any users onto the worklist
1011     AddToWorkList(RV.getNode());
1012     AddUsersToWorkList(RV.getNode());
1013
1014     // Add any uses of the old node to the worklist in case this node is the
1015     // last one that uses them.  They may become dead after this node is
1016     // deleted.
1017     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1018       AddToWorkList(N->getOperand(i).getNode());
1019
1020     // Finally, if the node is now dead, remove it from the graph.  The node
1021     // may not be dead if the replacement process recursively simplified to
1022     // something else needing this node.
1023     if (N->use_empty()) {
1024       // Nodes can be reintroduced into the worklist.  Make sure we do not
1025       // process a node that has been replaced.
1026       removeFromWorkList(N);
1027
1028       // Finally, since the node is now dead, remove it from the graph.
1029       DAG.DeleteNode(N);
1030     }
1031   }
1032
1033   // If the root changed (e.g. it was a dead load, update the root).
1034   DAG.setRoot(Dummy.getValue());
1035 }
1036
1037 SDValue DAGCombiner::visit(SDNode *N) {
1038   switch (N->getOpcode()) {
1039   default: break;
1040   case ISD::TokenFactor:        return visitTokenFactor(N);
1041   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
1042   case ISD::ADD:                return visitADD(N);
1043   case ISD::SUB:                return visitSUB(N);
1044   case ISD::ADDC:               return visitADDC(N);
1045   case ISD::ADDE:               return visitADDE(N);
1046   case ISD::MUL:                return visitMUL(N);
1047   case ISD::SDIV:               return visitSDIV(N);
1048   case ISD::UDIV:               return visitUDIV(N);
1049   case ISD::SREM:               return visitSREM(N);
1050   case ISD::UREM:               return visitUREM(N);
1051   case ISD::MULHU:              return visitMULHU(N);
1052   case ISD::MULHS:              return visitMULHS(N);
1053   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
1054   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
1055   case ISD::SMULO:              return visitSMULO(N);
1056   case ISD::UMULO:              return visitUMULO(N);
1057   case ISD::SDIVREM:            return visitSDIVREM(N);
1058   case ISD::UDIVREM:            return visitUDIVREM(N);
1059   case ISD::AND:                return visitAND(N);
1060   case ISD::OR:                 return visitOR(N);
1061   case ISD::XOR:                return visitXOR(N);
1062   case ISD::SHL:                return visitSHL(N);
1063   case ISD::SRA:                return visitSRA(N);
1064   case ISD::SRL:                return visitSRL(N);
1065   case ISD::CTLZ:               return visitCTLZ(N);
1066   case ISD::CTTZ:               return visitCTTZ(N);
1067   case ISD::CTPOP:              return visitCTPOP(N);
1068   case ISD::SELECT:             return visitSELECT(N);
1069   case ISD::SELECT_CC:          return visitSELECT_CC(N);
1070   case ISD::SETCC:              return visitSETCC(N);
1071   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
1072   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
1073   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
1074   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
1075   case ISD::TRUNCATE:           return visitTRUNCATE(N);
1076   case ISD::BITCAST:            return visitBITCAST(N);
1077   case ISD::BUILD_PAIR:         return visitBUILD_PAIR(N);
1078   case ISD::FADD:               return visitFADD(N);
1079   case ISD::FSUB:               return visitFSUB(N);
1080   case ISD::FMUL:               return visitFMUL(N);
1081   case ISD::FDIV:               return visitFDIV(N);
1082   case ISD::FREM:               return visitFREM(N);
1083   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
1084   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
1085   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
1086   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
1087   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
1088   case ISD::FP_ROUND:           return visitFP_ROUND(N);
1089   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
1090   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
1091   case ISD::FNEG:               return visitFNEG(N);
1092   case ISD::FABS:               return visitFABS(N);
1093   case ISD::BRCOND:             return visitBRCOND(N);
1094   case ISD::BR_CC:              return visitBR_CC(N);
1095   case ISD::LOAD:               return visitLOAD(N);
1096   case ISD::STORE:              return visitSTORE(N);
1097   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
1098   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
1099   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
1100   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
1101   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
1102   case ISD::MEMBARRIER:         return visitMEMBARRIER(N);
1103   }
1104   return SDValue();
1105 }
1106
1107 SDValue DAGCombiner::combine(SDNode *N) {
1108   SDValue RV = visit(N);
1109
1110   // If nothing happened, try a target-specific DAG combine.
1111   if (RV.getNode() == 0) {
1112     assert(N->getOpcode() != ISD::DELETED_NODE &&
1113            "Node was deleted but visit returned NULL!");
1114
1115     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
1116         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
1117
1118       // Expose the DAG combiner to the target combiner impls.
1119       TargetLowering::DAGCombinerInfo
1120         DagCombineInfo(DAG, !LegalTypes, !LegalOperations, false, this);
1121
1122       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
1123     }
1124   }
1125
1126   // If nothing happened still, try promoting the operation.
1127   if (RV.getNode() == 0) {
1128     switch (N->getOpcode()) {
1129     default: break;
1130     case ISD::ADD:
1131     case ISD::SUB:
1132     case ISD::MUL:
1133     case ISD::AND:
1134     case ISD::OR:
1135     case ISD::XOR:
1136       RV = PromoteIntBinOp(SDValue(N, 0));
1137       break;
1138     case ISD::SHL:
1139     case ISD::SRA:
1140     case ISD::SRL:
1141       RV = PromoteIntShiftOp(SDValue(N, 0));
1142       break;
1143     case ISD::SIGN_EXTEND:
1144     case ISD::ZERO_EXTEND:
1145     case ISD::ANY_EXTEND:
1146       RV = PromoteExtend(SDValue(N, 0));
1147       break;
1148     case ISD::LOAD:
1149       if (PromoteLoad(SDValue(N, 0)))
1150         RV = SDValue(N, 0);
1151       break;
1152     }
1153   }
1154
1155   // If N is a commutative binary node, try commuting it to enable more
1156   // sdisel CSE.
1157   if (RV.getNode() == 0 &&
1158       SelectionDAG::isCommutativeBinOp(N->getOpcode()) &&
1159       N->getNumValues() == 1) {
1160     SDValue N0 = N->getOperand(0);
1161     SDValue N1 = N->getOperand(1);
1162
1163     // Constant operands are canonicalized to RHS.
1164     if (isa<ConstantSDNode>(N0) || !isa<ConstantSDNode>(N1)) {
1165       SDValue Ops[] = { N1, N0 };
1166       SDNode *CSENode = DAG.getNodeIfExists(N->getOpcode(), N->getVTList(),
1167                                             Ops, 2);
1168       if (CSENode)
1169         return SDValue(CSENode, 0);
1170     }
1171   }
1172
1173   return RV;
1174 }
1175
1176 /// getInputChainForNode - Given a node, return its input chain if it has one,
1177 /// otherwise return a null sd operand.
1178 static SDValue getInputChainForNode(SDNode *N) {
1179   if (unsigned NumOps = N->getNumOperands()) {
1180     if (N->getOperand(0).getValueType() == MVT::Other)
1181       return N->getOperand(0);
1182     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
1183       return N->getOperand(NumOps-1);
1184     for (unsigned i = 1; i < NumOps-1; ++i)
1185       if (N->getOperand(i).getValueType() == MVT::Other)
1186         return N->getOperand(i);
1187   }
1188   return SDValue();
1189 }
1190
1191 SDValue DAGCombiner::visitTokenFactor(SDNode *N) {
1192   // If N has two operands, where one has an input chain equal to the other,
1193   // the 'other' chain is redundant.
1194   if (N->getNumOperands() == 2) {
1195     if (getInputChainForNode(N->getOperand(0).getNode()) == N->getOperand(1))
1196       return N->getOperand(0);
1197     if (getInputChainForNode(N->getOperand(1).getNode()) == N->getOperand(0))
1198       return N->getOperand(1);
1199   }
1200
1201   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
1202   SmallVector<SDValue, 8> Ops;    // Ops for replacing token factor.
1203   SmallPtrSet<SDNode*, 16> SeenOps;
1204   bool Changed = false;             // If we should replace this token factor.
1205
1206   // Start out with this token factor.
1207   TFs.push_back(N);
1208
1209   // Iterate through token factors.  The TFs grows when new token factors are
1210   // encountered.
1211   for (unsigned i = 0; i < TFs.size(); ++i) {
1212     SDNode *TF = TFs[i];
1213
1214     // Check each of the operands.
1215     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
1216       SDValue Op = TF->getOperand(i);
1217
1218       switch (Op.getOpcode()) {
1219       case ISD::EntryToken:
1220         // Entry tokens don't need to be added to the list. They are
1221         // rededundant.
1222         Changed = true;
1223         break;
1224
1225       case ISD::TokenFactor:
1226         if (Op.hasOneUse() &&
1227             std::find(TFs.begin(), TFs.end(), Op.getNode()) == TFs.end()) {
1228           // Queue up for processing.
1229           TFs.push_back(Op.getNode());
1230           // Clean up in case the token factor is removed.
1231           AddToWorkList(Op.getNode());
1232           Changed = true;
1233           break;
1234         }
1235         // Fall thru
1236
1237       default:
1238         // Only add if it isn't already in the list.
1239         if (SeenOps.insert(Op.getNode()))
1240           Ops.push_back(Op);
1241         else
1242           Changed = true;
1243         break;
1244       }
1245     }
1246   }
1247
1248   SDValue Result;
1249
1250   // If we've change things around then replace token factor.
1251   if (Changed) {
1252     if (Ops.empty()) {
1253       // The entry token is the only possible outcome.
1254       Result = DAG.getEntryNode();
1255     } else {
1256       // New and improved token factor.
1257       Result = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
1258                            MVT::Other, &Ops[0], Ops.size());
1259     }
1260
1261     // Don't add users to work list.
1262     return CombineTo(N, Result, false);
1263   }
1264
1265   return Result;
1266 }
1267
1268 /// MERGE_VALUES can always be eliminated.
1269 SDValue DAGCombiner::visitMERGE_VALUES(SDNode *N) {
1270   WorkListRemover DeadNodes(*this);
1271   // Replacing results may cause a different MERGE_VALUES to suddenly
1272   // be CSE'd with N, and carry its uses with it. Iterate until no
1273   // uses remain, to ensure that the node can be safely deleted.
1274   do {
1275     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1276       DAG.ReplaceAllUsesOfValueWith(SDValue(N, i), N->getOperand(i),
1277                                     &DeadNodes);
1278   } while (!N->use_empty());
1279   removeFromWorkList(N);
1280   DAG.DeleteNode(N);
1281   return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1282 }
1283
1284 static
1285 SDValue combineShlAddConstant(DebugLoc DL, SDValue N0, SDValue N1,
1286                               SelectionDAG &DAG) {
1287   EVT VT = N0.getValueType();
1288   SDValue N00 = N0.getOperand(0);
1289   SDValue N01 = N0.getOperand(1);
1290   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
1291
1292   if (N01C && N00.getOpcode() == ISD::ADD && N00.getNode()->hasOneUse() &&
1293       isa<ConstantSDNode>(N00.getOperand(1))) {
1294     // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1295     N0 = DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
1296                      DAG.getNode(ISD::SHL, N00.getDebugLoc(), VT,
1297                                  N00.getOperand(0), N01),
1298                      DAG.getNode(ISD::SHL, N01.getDebugLoc(), VT,
1299                                  N00.getOperand(1), N01));
1300     return DAG.getNode(ISD::ADD, DL, VT, N0, N1);
1301   }
1302
1303   return SDValue();
1304 }
1305
1306 /// isCarryMaterialization - Returns true if V is an ADDE node that is known to
1307 /// return 0 or 1 depending on the carry flag.
1308 static bool isCarryMaterialization(SDValue V) {
1309   if (V.getOpcode() != ISD::ADDE)
1310     return false;
1311
1312   ConstantSDNode *C = dyn_cast<ConstantSDNode>(V.getOperand(0));
1313   return C && C->isNullValue() && V.getOperand(0) == V.getOperand(1);
1314 }
1315
1316 SDValue DAGCombiner::visitADD(SDNode *N) {
1317   SDValue N0 = N->getOperand(0);
1318   SDValue N1 = N->getOperand(1);
1319   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1320   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1321   EVT VT = N0.getValueType();
1322
1323   // fold vector ops
1324   if (VT.isVector()) {
1325     SDValue FoldedVOp = SimplifyVBinOp(N);
1326     if (FoldedVOp.getNode()) return FoldedVOp;
1327   }
1328
1329   // fold (add x, undef) -> undef
1330   if (N0.getOpcode() == ISD::UNDEF)
1331     return N0;
1332   if (N1.getOpcode() == ISD::UNDEF)
1333     return N1;
1334   // fold (add c1, c2) -> c1+c2
1335   if (N0C && N1C)
1336     return DAG.FoldConstantArithmetic(ISD::ADD, VT, N0C, N1C);
1337   // canonicalize constant to RHS
1338   if (N0C && !N1C)
1339     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0);
1340   // fold (add x, 0) -> x
1341   if (N1C && N1C->isNullValue())
1342     return N0;
1343   // fold (add Sym, c) -> Sym+c
1344   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1345     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA) && N1C &&
1346         GA->getOpcode() == ISD::GlobalAddress)
1347       return DAG.getGlobalAddress(GA->getGlobal(), N1C->getDebugLoc(), VT,
1348                                   GA->getOffset() +
1349                                     (uint64_t)N1C->getSExtValue());
1350   // fold ((c1-A)+c2) -> (c1+c2)-A
1351   if (N1C && N0.getOpcode() == ISD::SUB)
1352     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
1353       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1354                          DAG.getConstant(N1C->getAPIntValue()+
1355                                          N0C->getAPIntValue(), VT),
1356                          N0.getOperand(1));
1357   // reassociate add
1358   SDValue RADD = ReassociateOps(ISD::ADD, N->getDebugLoc(), N0, N1);
1359   if (RADD.getNode() != 0)
1360     return RADD;
1361   // fold ((0-A) + B) -> B-A
1362   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
1363       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
1364     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1, N0.getOperand(1));
1365   // fold (A + (0-B)) -> A-B
1366   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
1367       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
1368     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1.getOperand(1));
1369   // fold (A+(B-A)) -> B
1370   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
1371     return N1.getOperand(0);
1372   // fold ((B-A)+A) -> B
1373   if (N0.getOpcode() == ISD::SUB && N1 == N0.getOperand(1))
1374     return N0.getOperand(0);
1375   // fold (A+(B-(A+C))) to (B-C)
1376   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1377       N0 == N1.getOperand(1).getOperand(0))
1378     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1379                        N1.getOperand(1).getOperand(1));
1380   // fold (A+(B-(C+A))) to (B-C)
1381   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1382       N0 == N1.getOperand(1).getOperand(1))
1383     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1384                        N1.getOperand(1).getOperand(0));
1385   // fold (A+((B-A)+or-C)) to (B+or-C)
1386   if ((N1.getOpcode() == ISD::SUB || N1.getOpcode() == ISD::ADD) &&
1387       N1.getOperand(0).getOpcode() == ISD::SUB &&
1388       N0 == N1.getOperand(0).getOperand(1))
1389     return DAG.getNode(N1.getOpcode(), N->getDebugLoc(), VT,
1390                        N1.getOperand(0).getOperand(0), N1.getOperand(1));
1391
1392   // fold (A-B)+(C-D) to (A+C)-(B+D) when A or C is constant
1393   if (N0.getOpcode() == ISD::SUB && N1.getOpcode() == ISD::SUB) {
1394     SDValue N00 = N0.getOperand(0);
1395     SDValue N01 = N0.getOperand(1);
1396     SDValue N10 = N1.getOperand(0);
1397     SDValue N11 = N1.getOperand(1);
1398
1399     if (isa<ConstantSDNode>(N00) || isa<ConstantSDNode>(N10))
1400       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1401                          DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT, N00, N10),
1402                          DAG.getNode(ISD::ADD, N1.getDebugLoc(), VT, N01, N11));
1403   }
1404
1405   if (!VT.isVector() && SimplifyDemandedBits(SDValue(N, 0)))
1406     return SDValue(N, 0);
1407
1408   // fold (a+b) -> (a|b) iff a and b share no bits.
1409   if (VT.isInteger() && !VT.isVector()) {
1410     APInt LHSZero, LHSOne;
1411     APInt RHSZero, RHSOne;
1412     APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
1413     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1414
1415     if (LHSZero.getBoolValue()) {
1416       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1417
1418       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1419       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1420       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1421           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1422         return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1);
1423     }
1424   }
1425
1426   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1427   if (N0.getOpcode() == ISD::SHL && N0.getNode()->hasOneUse()) {
1428     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N0, N1, DAG);
1429     if (Result.getNode()) return Result;
1430   }
1431   if (N1.getOpcode() == ISD::SHL && N1.getNode()->hasOneUse()) {
1432     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N1, N0, DAG);
1433     if (Result.getNode()) return Result;
1434   }
1435
1436   // fold (add x, shl(0 - y, n)) -> sub(x, shl(y, n))
1437   if (N1.getOpcode() == ISD::SHL &&
1438       N1.getOperand(0).getOpcode() == ISD::SUB)
1439     if (ConstantSDNode *C =
1440           dyn_cast<ConstantSDNode>(N1.getOperand(0).getOperand(0)))
1441       if (C->getAPIntValue() == 0)
1442         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0,
1443                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1444                                        N1.getOperand(0).getOperand(1),
1445                                        N1.getOperand(1)));
1446   if (N0.getOpcode() == ISD::SHL &&
1447       N0.getOperand(0).getOpcode() == ISD::SUB)
1448     if (ConstantSDNode *C =
1449           dyn_cast<ConstantSDNode>(N0.getOperand(0).getOperand(0)))
1450       if (C->getAPIntValue() == 0)
1451         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1,
1452                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1453                                        N0.getOperand(0).getOperand(1),
1454                                        N0.getOperand(1)));
1455
1456   if (N1.getOpcode() == ISD::AND) {
1457     SDValue AndOp0 = N1.getOperand(0);
1458     ConstantSDNode *AndOp1 = dyn_cast<ConstantSDNode>(N1->getOperand(1));
1459     unsigned NumSignBits = DAG.ComputeNumSignBits(AndOp0);
1460     unsigned DestBits = VT.getScalarType().getSizeInBits();
1461
1462     // (add z, (and (sbbl x, x), 1)) -> (sub z, (sbbl x, x))
1463     // and similar xforms where the inner op is either ~0 or 0.
1464     if (NumSignBits == DestBits && AndOp1 && AndOp1->isOne()) {
1465       DebugLoc DL = N->getDebugLoc();
1466       return DAG.getNode(ISD::SUB, DL, VT, N->getOperand(0), AndOp0);
1467     }
1468   }
1469
1470   // add (sext i1), X -> sub X, (zext i1)
1471   if (N0.getOpcode() == ISD::SIGN_EXTEND &&
1472       N0.getOperand(0).getValueType() == MVT::i1 &&
1473       !TLI.isOperationLegal(ISD::SIGN_EXTEND, MVT::i1)) {
1474     DebugLoc DL = N->getDebugLoc();
1475     SDValue ZExt = DAG.getNode(ISD::ZERO_EXTEND, DL, VT, N0.getOperand(0));
1476     return DAG.getNode(ISD::SUB, DL, VT, N1, ZExt);
1477   }
1478
1479   // add (adde 0, 0, glue), X -> adde X, 0, glue
1480   if (N0->hasOneUse() && isCarryMaterialization(N0))
1481     return DAG.getNode(ISD::ADDE, N->getDebugLoc(),
1482                        DAG.getVTList(VT, MVT::Glue), N1, N0.getOperand(0),
1483                        N0.getOperand(2));
1484
1485   // add X, (adde 0, 0, glue) -> adde X, 0, glue
1486   if (N1->hasOneUse() && isCarryMaterialization(N1))
1487     return DAG.getNode(ISD::ADDE, N->getDebugLoc(),
1488                        DAG.getVTList(VT, MVT::Glue), N0, N1.getOperand(0),
1489                        N1.getOperand(2));
1490
1491   return SDValue();
1492 }
1493
1494 SDValue DAGCombiner::visitADDC(SDNode *N) {
1495   SDValue N0 = N->getOperand(0);
1496   SDValue N1 = N->getOperand(1);
1497   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1498   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1499   EVT VT = N0.getValueType();
1500
1501   // If the flag result is dead, turn this into an ADD.
1502   if (N->hasNUsesOfValue(0, 1))
1503     return CombineTo(N, DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0),
1504                      DAG.getNode(ISD::CARRY_FALSE,
1505                                  N->getDebugLoc(), MVT::Glue));
1506
1507   // canonicalize constant to RHS.
1508   if (N0C && !N1C)
1509     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1510
1511   // fold (addc x, 0) -> x + no carry out
1512   if (N1C && N1C->isNullValue())
1513     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE,
1514                                         N->getDebugLoc(), MVT::Glue));
1515
1516   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1517   APInt LHSZero, LHSOne;
1518   APInt RHSZero, RHSOne;
1519   APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
1520   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1521
1522   if (LHSZero.getBoolValue()) {
1523     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1524
1525     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1526     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1527     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1528         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1529       return CombineTo(N, DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1),
1530                        DAG.getNode(ISD::CARRY_FALSE,
1531                                    N->getDebugLoc(), MVT::Glue));
1532   }
1533
1534   // addc (adde 0, 0, glue), X -> adde X, 0, glue
1535   if (N0->hasOneUse() && isCarryMaterialization(N0))
1536     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(), N1,
1537                        DAG.getConstant(0, VT), N0.getOperand(2));
1538
1539   // addc X, (adde 0, 0, glue) -> adde X, 0, glue
1540   if (N1->hasOneUse() && isCarryMaterialization(N1))
1541     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(), N0,
1542                        DAG.getConstant(0, VT), N1.getOperand(2));
1543
1544   return SDValue();
1545 }
1546
1547 SDValue DAGCombiner::visitADDE(SDNode *N) {
1548   SDValue N0 = N->getOperand(0);
1549   SDValue N1 = N->getOperand(1);
1550   SDValue CarryIn = N->getOperand(2);
1551   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1552   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1553
1554   // If both operands are null we know that carry out will always be false.
1555   if (N0C && N0C->isNullValue() && N0 == N1)
1556     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), DAG.getNode(ISD::CARRY_FALSE,
1557                                                              N->getDebugLoc(),
1558                                                              MVT::Glue));
1559
1560   // canonicalize constant to RHS
1561   if (N0C && !N1C)
1562     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(),
1563                        N1, N0, CarryIn);
1564
1565   // fold (adde x, y, false) -> (addc x, y)
1566   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1567     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1568
1569   return SDValue();
1570 }
1571
1572 // Since it may not be valid to emit a fold to zero for vector initializers
1573 // check if we can before folding.
1574 static SDValue tryFoldToZero(DebugLoc DL, const TargetLowering &TLI, EVT VT,
1575                              SelectionDAG &DAG, bool LegalOperations) {
1576   if (!VT.isVector()) {
1577     return DAG.getConstant(0, VT);
1578   }
1579   if (!LegalOperations || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
1580     // Produce a vector of zeros.
1581     SDValue El = DAG.getConstant(0, VT.getVectorElementType());
1582     std::vector<SDValue> Ops(VT.getVectorNumElements(), El);
1583     return DAG.getNode(ISD::BUILD_VECTOR, DL, VT,
1584       &Ops[0], Ops.size());
1585   }
1586   return SDValue();
1587 }
1588
1589 SDValue DAGCombiner::visitSUB(SDNode *N) {
1590   SDValue N0 = N->getOperand(0);
1591   SDValue N1 = N->getOperand(1);
1592   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1593   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1594   EVT VT = N0.getValueType();
1595
1596   // fold vector ops
1597   if (VT.isVector()) {
1598     SDValue FoldedVOp = SimplifyVBinOp(N);
1599     if (FoldedVOp.getNode()) return FoldedVOp;
1600   }
1601
1602   // fold (sub x, x) -> 0
1603   // FIXME: Refactor this and xor and other similar operations together.
1604   if (N0 == N1)
1605     return tryFoldToZero(N->getDebugLoc(), TLI, VT, DAG, LegalOperations);
1606   // fold (sub c1, c2) -> c1-c2
1607   if (N0C && N1C)
1608     return DAG.FoldConstantArithmetic(ISD::SUB, VT, N0C, N1C);
1609   // fold (sub x, c) -> (add x, -c)
1610   if (N1C)
1611     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0,
1612                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1613   // Canonicalize (sub -1, x) -> ~x, i.e. (xor x, -1)
1614   if (N0C && N0C->isAllOnesValue())
1615     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
1616   // fold A-(A-B) -> B
1617   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(0))
1618     return N1.getOperand(1);
1619   // fold (A+B)-A -> B
1620   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1621     return N0.getOperand(1);
1622   // fold (A+B)-B -> A
1623   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1624     return N0.getOperand(0);
1625   // fold ((A+(B+or-C))-B) -> A+or-C
1626   if (N0.getOpcode() == ISD::ADD &&
1627       (N0.getOperand(1).getOpcode() == ISD::SUB ||
1628        N0.getOperand(1).getOpcode() == ISD::ADD) &&
1629       N0.getOperand(1).getOperand(0) == N1)
1630     return DAG.getNode(N0.getOperand(1).getOpcode(), N->getDebugLoc(), VT,
1631                        N0.getOperand(0), N0.getOperand(1).getOperand(1));
1632   // fold ((A+(C+B))-B) -> A+C
1633   if (N0.getOpcode() == ISD::ADD &&
1634       N0.getOperand(1).getOpcode() == ISD::ADD &&
1635       N0.getOperand(1).getOperand(1) == N1)
1636     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1637                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1638   // fold ((A-(B-C))-C) -> A-B
1639   if (N0.getOpcode() == ISD::SUB &&
1640       N0.getOperand(1).getOpcode() == ISD::SUB &&
1641       N0.getOperand(1).getOperand(1) == N1)
1642     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1643                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1644
1645   // If either operand of a sub is undef, the result is undef
1646   if (N0.getOpcode() == ISD::UNDEF)
1647     return N0;
1648   if (N1.getOpcode() == ISD::UNDEF)
1649     return N1;
1650
1651   // If the relocation model supports it, consider symbol offsets.
1652   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1653     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA)) {
1654       // fold (sub Sym, c) -> Sym-c
1655       if (N1C && GA->getOpcode() == ISD::GlobalAddress)
1656         return DAG.getGlobalAddress(GA->getGlobal(), N1C->getDebugLoc(), VT,
1657                                     GA->getOffset() -
1658                                       (uint64_t)N1C->getSExtValue());
1659       // fold (sub Sym+c1, Sym+c2) -> c1-c2
1660       if (GlobalAddressSDNode *GB = dyn_cast<GlobalAddressSDNode>(N1))
1661         if (GA->getGlobal() == GB->getGlobal())
1662           return DAG.getConstant((uint64_t)GA->getOffset() - GB->getOffset(),
1663                                  VT);
1664     }
1665
1666   return SDValue();
1667 }
1668
1669 SDValue DAGCombiner::visitMUL(SDNode *N) {
1670   SDValue N0 = N->getOperand(0);
1671   SDValue N1 = N->getOperand(1);
1672   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1673   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1674   EVT VT = N0.getValueType();
1675
1676   // fold vector ops
1677   if (VT.isVector()) {
1678     SDValue FoldedVOp = SimplifyVBinOp(N);
1679     if (FoldedVOp.getNode()) return FoldedVOp;
1680   }
1681
1682   // fold (mul x, undef) -> 0
1683   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1684     return DAG.getConstant(0, VT);
1685   // fold (mul c1, c2) -> c1*c2
1686   if (N0C && N1C)
1687     return DAG.FoldConstantArithmetic(ISD::MUL, VT, N0C, N1C);
1688   // canonicalize constant to RHS
1689   if (N0C && !N1C)
1690     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT, N1, N0);
1691   // fold (mul x, 0) -> 0
1692   if (N1C && N1C->isNullValue())
1693     return N1;
1694   // fold (mul x, -1) -> 0-x
1695   if (N1C && N1C->isAllOnesValue())
1696     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1697                        DAG.getConstant(0, VT), N0);
1698   // fold (mul x, (1 << c)) -> x << c
1699   if (N1C && N1C->getAPIntValue().isPowerOf2())
1700     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1701                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1702                                        getShiftAmountTy(N0.getValueType())));
1703   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1704   if (N1C && (-N1C->getAPIntValue()).isPowerOf2()) {
1705     unsigned Log2Val = (-N1C->getAPIntValue()).logBase2();
1706     // FIXME: If the input is something that is easily negated (e.g. a
1707     // single-use add), we should put the negate there.
1708     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1709                        DAG.getConstant(0, VT),
1710                        DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1711                             DAG.getConstant(Log2Val,
1712                                       getShiftAmountTy(N0.getValueType()))));
1713   }
1714   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1715   if (N1C && N0.getOpcode() == ISD::SHL &&
1716       isa<ConstantSDNode>(N0.getOperand(1))) {
1717     SDValue C3 = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1718                              N1, N0.getOperand(1));
1719     AddToWorkList(C3.getNode());
1720     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1721                        N0.getOperand(0), C3);
1722   }
1723
1724   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1725   // use.
1726   {
1727     SDValue Sh(0,0), Y(0,0);
1728     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1729     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1730         N0.getNode()->hasOneUse()) {
1731       Sh = N0; Y = N1;
1732     } else if (N1.getOpcode() == ISD::SHL &&
1733                isa<ConstantSDNode>(N1.getOperand(1)) &&
1734                N1.getNode()->hasOneUse()) {
1735       Sh = N1; Y = N0;
1736     }
1737
1738     if (Sh.getNode()) {
1739       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1740                                 Sh.getOperand(0), Y);
1741       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1742                          Mul, Sh.getOperand(1));
1743     }
1744   }
1745
1746   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1747   if (N1C && N0.getOpcode() == ISD::ADD && N0.getNode()->hasOneUse() &&
1748       isa<ConstantSDNode>(N0.getOperand(1)))
1749     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1750                        DAG.getNode(ISD::MUL, N0.getDebugLoc(), VT,
1751                                    N0.getOperand(0), N1),
1752                        DAG.getNode(ISD::MUL, N1.getDebugLoc(), VT,
1753                                    N0.getOperand(1), N1));
1754
1755   // reassociate mul
1756   SDValue RMUL = ReassociateOps(ISD::MUL, N->getDebugLoc(), N0, N1);
1757   if (RMUL.getNode() != 0)
1758     return RMUL;
1759
1760   return SDValue();
1761 }
1762
1763 SDValue DAGCombiner::visitSDIV(SDNode *N) {
1764   SDValue N0 = N->getOperand(0);
1765   SDValue N1 = N->getOperand(1);
1766   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1767   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1768   EVT VT = N->getValueType(0);
1769
1770   // fold vector ops
1771   if (VT.isVector()) {
1772     SDValue FoldedVOp = SimplifyVBinOp(N);
1773     if (FoldedVOp.getNode()) return FoldedVOp;
1774   }
1775
1776   // fold (sdiv c1, c2) -> c1/c2
1777   if (N0C && N1C && !N1C->isNullValue())
1778     return DAG.FoldConstantArithmetic(ISD::SDIV, VT, N0C, N1C);
1779   // fold (sdiv X, 1) -> X
1780   if (N1C && N1C->getSExtValue() == 1LL)
1781     return N0;
1782   // fold (sdiv X, -1) -> 0-X
1783   if (N1C && N1C->isAllOnesValue())
1784     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1785                        DAG.getConstant(0, VT), N0);
1786   // If we know the sign bits of both operands are zero, strength reduce to a
1787   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1788   if (!VT.isVector()) {
1789     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1790       return DAG.getNode(ISD::UDIV, N->getDebugLoc(), N1.getValueType(),
1791                          N0, N1);
1792   }
1793   // fold (sdiv X, pow2) -> simple ops after legalize
1794   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap() &&
1795       (isPowerOf2_64(N1C->getSExtValue()) ||
1796        isPowerOf2_64(-N1C->getSExtValue()))) {
1797     // If dividing by powers of two is cheap, then don't perform the following
1798     // fold.
1799     if (TLI.isPow2DivCheap())
1800       return SDValue();
1801
1802     int64_t pow2 = N1C->getSExtValue();
1803     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1804     unsigned lg2 = Log2_64(abs2);
1805
1806     // Splat the sign bit into the register
1807     SDValue SGN = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
1808                               DAG.getConstant(VT.getSizeInBits()-1,
1809                                        getShiftAmountTy(N0.getValueType())));
1810     AddToWorkList(SGN.getNode());
1811
1812     // Add (N0 < 0) ? abs2 - 1 : 0;
1813     SDValue SRL = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, SGN,
1814                               DAG.getConstant(VT.getSizeInBits() - lg2,
1815                                        getShiftAmountTy(SGN.getValueType())));
1816     SDValue ADD = DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, SRL);
1817     AddToWorkList(SRL.getNode());
1818     AddToWorkList(ADD.getNode());    // Divide by pow2
1819     SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, ADD,
1820                   DAG.getConstant(lg2, getShiftAmountTy(ADD.getValueType())));
1821
1822     // If we're dividing by a positive value, we're done.  Otherwise, we must
1823     // negate the result.
1824     if (pow2 > 0)
1825       return SRA;
1826
1827     AddToWorkList(SRA.getNode());
1828     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1829                        DAG.getConstant(0, VT), SRA);
1830   }
1831
1832   // if integer divide is expensive and we satisfy the requirements, emit an
1833   // alternate sequence.
1834   if (N1C && (N1C->getSExtValue() < -1 || N1C->getSExtValue() > 1) &&
1835       !TLI.isIntDivCheap()) {
1836     SDValue Op = BuildSDIV(N);
1837     if (Op.getNode()) return Op;
1838   }
1839
1840   // undef / X -> 0
1841   if (N0.getOpcode() == ISD::UNDEF)
1842     return DAG.getConstant(0, VT);
1843   // X / undef -> undef
1844   if (N1.getOpcode() == ISD::UNDEF)
1845     return N1;
1846
1847   return SDValue();
1848 }
1849
1850 SDValue DAGCombiner::visitUDIV(SDNode *N) {
1851   SDValue N0 = N->getOperand(0);
1852   SDValue N1 = N->getOperand(1);
1853   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1854   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1855   EVT VT = N->getValueType(0);
1856
1857   // fold vector ops
1858   if (VT.isVector()) {
1859     SDValue FoldedVOp = SimplifyVBinOp(N);
1860     if (FoldedVOp.getNode()) return FoldedVOp;
1861   }
1862
1863   // fold (udiv c1, c2) -> c1/c2
1864   if (N0C && N1C && !N1C->isNullValue())
1865     return DAG.FoldConstantArithmetic(ISD::UDIV, VT, N0C, N1C);
1866   // fold (udiv x, (1 << c)) -> x >>u c
1867   if (N1C && N1C->getAPIntValue().isPowerOf2())
1868     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
1869                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1870                                        getShiftAmountTy(N0.getValueType())));
1871   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1872   if (N1.getOpcode() == ISD::SHL) {
1873     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1874       if (SHC->getAPIntValue().isPowerOf2()) {
1875         EVT ADDVT = N1.getOperand(1).getValueType();
1876         SDValue Add = DAG.getNode(ISD::ADD, N->getDebugLoc(), ADDVT,
1877                                   N1.getOperand(1),
1878                                   DAG.getConstant(SHC->getAPIntValue()
1879                                                                   .logBase2(),
1880                                                   ADDVT));
1881         AddToWorkList(Add.getNode());
1882         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, Add);
1883       }
1884     }
1885   }
1886   // fold (udiv x, c) -> alternate
1887   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1888     SDValue Op = BuildUDIV(N);
1889     if (Op.getNode()) return Op;
1890   }
1891
1892   // undef / X -> 0
1893   if (N0.getOpcode() == ISD::UNDEF)
1894     return DAG.getConstant(0, VT);
1895   // X / undef -> undef
1896   if (N1.getOpcode() == ISD::UNDEF)
1897     return N1;
1898
1899   return SDValue();
1900 }
1901
1902 SDValue DAGCombiner::visitSREM(SDNode *N) {
1903   SDValue N0 = N->getOperand(0);
1904   SDValue N1 = N->getOperand(1);
1905   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1906   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1907   EVT VT = N->getValueType(0);
1908
1909   // fold (srem c1, c2) -> c1%c2
1910   if (N0C && N1C && !N1C->isNullValue())
1911     return DAG.FoldConstantArithmetic(ISD::SREM, VT, N0C, N1C);
1912   // If we know the sign bits of both operands are zero, strength reduce to a
1913   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1914   if (!VT.isVector()) {
1915     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1916       return DAG.getNode(ISD::UREM, N->getDebugLoc(), VT, N0, N1);
1917   }
1918
1919   // If X/C can be simplified by the division-by-constant logic, lower
1920   // X%C to the equivalent of X-X/C*C.
1921   if (N1C && !N1C->isNullValue()) {
1922     SDValue Div = DAG.getNode(ISD::SDIV, N->getDebugLoc(), VT, N0, N1);
1923     AddToWorkList(Div.getNode());
1924     SDValue OptimizedDiv = combine(Div.getNode());
1925     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1926       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1927                                 OptimizedDiv, N1);
1928       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1929       AddToWorkList(Mul.getNode());
1930       return Sub;
1931     }
1932   }
1933
1934   // undef % X -> 0
1935   if (N0.getOpcode() == ISD::UNDEF)
1936     return DAG.getConstant(0, VT);
1937   // X % undef -> undef
1938   if (N1.getOpcode() == ISD::UNDEF)
1939     return N1;
1940
1941   return SDValue();
1942 }
1943
1944 SDValue DAGCombiner::visitUREM(SDNode *N) {
1945   SDValue N0 = N->getOperand(0);
1946   SDValue N1 = N->getOperand(1);
1947   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1948   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1949   EVT VT = N->getValueType(0);
1950
1951   // fold (urem c1, c2) -> c1%c2
1952   if (N0C && N1C && !N1C->isNullValue())
1953     return DAG.FoldConstantArithmetic(ISD::UREM, VT, N0C, N1C);
1954   // fold (urem x, pow2) -> (and x, pow2-1)
1955   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
1956     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0,
1957                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
1958   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1959   if (N1.getOpcode() == ISD::SHL) {
1960     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1961       if (SHC->getAPIntValue().isPowerOf2()) {
1962         SDValue Add =
1963           DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1,
1964                  DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()),
1965                                  VT));
1966         AddToWorkList(Add.getNode());
1967         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, Add);
1968       }
1969     }
1970   }
1971
1972   // If X/C can be simplified by the division-by-constant logic, lower
1973   // X%C to the equivalent of X-X/C*C.
1974   if (N1C && !N1C->isNullValue()) {
1975     SDValue Div = DAG.getNode(ISD::UDIV, N->getDebugLoc(), VT, N0, N1);
1976     AddToWorkList(Div.getNode());
1977     SDValue OptimizedDiv = combine(Div.getNode());
1978     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1979       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1980                                 OptimizedDiv, N1);
1981       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1982       AddToWorkList(Mul.getNode());
1983       return Sub;
1984     }
1985   }
1986
1987   // undef % X -> 0
1988   if (N0.getOpcode() == ISD::UNDEF)
1989     return DAG.getConstant(0, VT);
1990   // X % undef -> undef
1991   if (N1.getOpcode() == ISD::UNDEF)
1992     return N1;
1993
1994   return SDValue();
1995 }
1996
1997 SDValue DAGCombiner::visitMULHS(SDNode *N) {
1998   SDValue N0 = N->getOperand(0);
1999   SDValue N1 = N->getOperand(1);
2000   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2001   EVT VT = N->getValueType(0);
2002   DebugLoc DL = N->getDebugLoc();
2003
2004   // fold (mulhs x, 0) -> 0
2005   if (N1C && N1C->isNullValue())
2006     return N1;
2007   // fold (mulhs x, 1) -> (sra x, size(x)-1)
2008   if (N1C && N1C->getAPIntValue() == 1)
2009     return DAG.getNode(ISD::SRA, N->getDebugLoc(), N0.getValueType(), N0,
2010                        DAG.getConstant(N0.getValueType().getSizeInBits() - 1,
2011                                        getShiftAmountTy(N0.getValueType())));
2012   // fold (mulhs x, undef) -> 0
2013   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2014     return DAG.getConstant(0, VT);
2015
2016   // If the type twice as wide is legal, transform the mulhs to a wider multiply
2017   // plus a shift.
2018   if (VT.isSimple() && !VT.isVector()) {
2019     MVT Simple = VT.getSimpleVT();
2020     unsigned SimpleSize = Simple.getSizeInBits();
2021     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2022     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2023       N0 = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N0);
2024       N1 = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N1);
2025       N1 = DAG.getNode(ISD::MUL, DL, NewVT, N0, N1);
2026       N1 = DAG.getNode(ISD::SRL, DL, NewVT, N1,
2027             DAG.getConstant(SimpleSize, getShiftAmountTy(N1.getValueType())));
2028       return DAG.getNode(ISD::TRUNCATE, DL, VT, N1);
2029     }
2030   }
2031
2032   return SDValue();
2033 }
2034
2035 SDValue DAGCombiner::visitMULHU(SDNode *N) {
2036   SDValue N0 = N->getOperand(0);
2037   SDValue N1 = N->getOperand(1);
2038   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2039   EVT VT = N->getValueType(0);
2040   DebugLoc DL = N->getDebugLoc();
2041
2042   // fold (mulhu x, 0) -> 0
2043   if (N1C && N1C->isNullValue())
2044     return N1;
2045   // fold (mulhu x, 1) -> 0
2046   if (N1C && N1C->getAPIntValue() == 1)
2047     return DAG.getConstant(0, N0.getValueType());
2048   // fold (mulhu x, undef) -> 0
2049   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2050     return DAG.getConstant(0, VT);
2051
2052   // If the type twice as wide is legal, transform the mulhu to a wider multiply
2053   // plus a shift.
2054   if (VT.isSimple() && !VT.isVector()) {
2055     MVT Simple = VT.getSimpleVT();
2056     unsigned SimpleSize = Simple.getSizeInBits();
2057     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2058     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2059       N0 = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N0);
2060       N1 = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N1);
2061       N1 = DAG.getNode(ISD::MUL, DL, NewVT, N0, N1);
2062       N1 = DAG.getNode(ISD::SRL, DL, NewVT, N1,
2063             DAG.getConstant(SimpleSize, getShiftAmountTy(N1.getValueType())));
2064       return DAG.getNode(ISD::TRUNCATE, DL, VT, N1);
2065     }
2066   }
2067
2068   return SDValue();
2069 }
2070
2071 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
2072 /// compute two values. LoOp and HiOp give the opcodes for the two computations
2073 /// that are being performed. Return true if a simplification was made.
2074 ///
2075 SDValue DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
2076                                                 unsigned HiOp) {
2077   // If the high half is not needed, just compute the low half.
2078   bool HiExists = N->hasAnyUseOfValue(1);
2079   if (!HiExists &&
2080       (!LegalOperations ||
2081        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
2082     SDValue Res = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
2083                               N->op_begin(), N->getNumOperands());
2084     return CombineTo(N, Res, Res);
2085   }
2086
2087   // If the low half is not needed, just compute the high half.
2088   bool LoExists = N->hasAnyUseOfValue(0);
2089   if (!LoExists &&
2090       (!LegalOperations ||
2091        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
2092     SDValue Res = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
2093                               N->op_begin(), N->getNumOperands());
2094     return CombineTo(N, Res, Res);
2095   }
2096
2097   // If both halves are used, return as it is.
2098   if (LoExists && HiExists)
2099     return SDValue();
2100
2101   // If the two computed results can be simplified separately, separate them.
2102   if (LoExists) {
2103     SDValue Lo = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
2104                              N->op_begin(), N->getNumOperands());
2105     AddToWorkList(Lo.getNode());
2106     SDValue LoOpt = combine(Lo.getNode());
2107     if (LoOpt.getNode() && LoOpt.getNode() != Lo.getNode() &&
2108         (!LegalOperations ||
2109          TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())))
2110       return CombineTo(N, LoOpt, LoOpt);
2111   }
2112
2113   if (HiExists) {
2114     SDValue Hi = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
2115                              N->op_begin(), N->getNumOperands());
2116     AddToWorkList(Hi.getNode());
2117     SDValue HiOpt = combine(Hi.getNode());
2118     if (HiOpt.getNode() && HiOpt != Hi &&
2119         (!LegalOperations ||
2120          TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())))
2121       return CombineTo(N, HiOpt, HiOpt);
2122   }
2123
2124   return SDValue();
2125 }
2126
2127 SDValue DAGCombiner::visitSMUL_LOHI(SDNode *N) {
2128   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
2129   if (Res.getNode()) return Res;
2130
2131   EVT VT = N->getValueType(0);
2132   DebugLoc DL = N->getDebugLoc();
2133
2134   // If the type twice as wide is legal, transform the mulhu to a wider multiply
2135   // plus a shift.
2136   if (VT.isSimple() && !VT.isVector()) {
2137     MVT Simple = VT.getSimpleVT();
2138     unsigned SimpleSize = Simple.getSizeInBits();
2139     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2140     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2141       SDValue Lo = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N->getOperand(0));
2142       SDValue Hi = DAG.getNode(ISD::SIGN_EXTEND, DL, NewVT, N->getOperand(1));
2143       Lo = DAG.getNode(ISD::MUL, DL, NewVT, Lo, Hi);
2144       // Compute the high part as N1.
2145       Hi = DAG.getNode(ISD::SRL, DL, NewVT, Lo,
2146             DAG.getConstant(SimpleSize, getShiftAmountTy(Lo.getValueType())));
2147       Hi = DAG.getNode(ISD::TRUNCATE, DL, VT, Hi);
2148       // Compute the low part as N0.
2149       Lo = DAG.getNode(ISD::TRUNCATE, DL, VT, Lo);
2150       return CombineTo(N, Lo, Hi);
2151     }
2152   }
2153
2154   return SDValue();
2155 }
2156
2157 SDValue DAGCombiner::visitUMUL_LOHI(SDNode *N) {
2158   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
2159   if (Res.getNode()) return Res;
2160
2161   EVT VT = N->getValueType(0);
2162   DebugLoc DL = N->getDebugLoc();
2163
2164   // If the type twice as wide is legal, transform the mulhu to a wider multiply
2165   // plus a shift.
2166   if (VT.isSimple() && !VT.isVector()) {
2167     MVT Simple = VT.getSimpleVT();
2168     unsigned SimpleSize = Simple.getSizeInBits();
2169     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), SimpleSize*2);
2170     if (TLI.isOperationLegal(ISD::MUL, NewVT)) {
2171       SDValue Lo = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N->getOperand(0));
2172       SDValue Hi = DAG.getNode(ISD::ZERO_EXTEND, DL, NewVT, N->getOperand(1));
2173       Lo = DAG.getNode(ISD::MUL, DL, NewVT, Lo, Hi);
2174       // Compute the high part as N1.
2175       Hi = DAG.getNode(ISD::SRL, DL, NewVT, Lo,
2176             DAG.getConstant(SimpleSize, getShiftAmountTy(Lo.getValueType())));
2177       Hi = DAG.getNode(ISD::TRUNCATE, DL, VT, Hi);
2178       // Compute the low part as N0.
2179       Lo = DAG.getNode(ISD::TRUNCATE, DL, VT, Lo);
2180       return CombineTo(N, Lo, Hi);
2181     }
2182   }
2183
2184   return SDValue();
2185 }
2186
2187 SDValue DAGCombiner::visitSMULO(SDNode *N) {
2188   // (smulo x, 2) -> (saddo x, x)
2189   if (ConstantSDNode *C2 = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2190     if (C2->getAPIntValue() == 2)
2191       return DAG.getNode(ISD::SADDO, N->getDebugLoc(), N->getVTList(),
2192                          N->getOperand(0), N->getOperand(0));
2193
2194   return SDValue();
2195 }
2196
2197 SDValue DAGCombiner::visitUMULO(SDNode *N) {
2198   // (umulo x, 2) -> (uaddo x, x)
2199   if (ConstantSDNode *C2 = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2200     if (C2->getAPIntValue() == 2)
2201       return DAG.getNode(ISD::UADDO, N->getDebugLoc(), N->getVTList(),
2202                          N->getOperand(0), N->getOperand(0));
2203
2204   return SDValue();
2205 }
2206
2207 SDValue DAGCombiner::visitSDIVREM(SDNode *N) {
2208   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
2209   if (Res.getNode()) return Res;
2210
2211   return SDValue();
2212 }
2213
2214 SDValue DAGCombiner::visitUDIVREM(SDNode *N) {
2215   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
2216   if (Res.getNode()) return Res;
2217
2218   return SDValue();
2219 }
2220
2221 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
2222 /// two operands of the same opcode, try to simplify it.
2223 SDValue DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
2224   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
2225   EVT VT = N0.getValueType();
2226   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
2227
2228   // Bail early if none of these transforms apply.
2229   if (N0.getNode()->getNumOperands() == 0) return SDValue();
2230
2231   // For each of OP in AND/OR/XOR:
2232   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
2233   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
2234   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
2235   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y)) (if trunc isn't free)
2236   //
2237   // do not sink logical op inside of a vector extend, since it may combine
2238   // into a vsetcc.
2239   EVT Op0VT = N0.getOperand(0).getValueType();
2240   if ((N0.getOpcode() == ISD::ZERO_EXTEND ||
2241        N0.getOpcode() == ISD::SIGN_EXTEND ||
2242        // Avoid infinite looping with PromoteIntBinOp.
2243        (N0.getOpcode() == ISD::ANY_EXTEND &&
2244         (!LegalTypes || TLI.isTypeDesirableForOp(N->getOpcode(), Op0VT))) ||
2245        (N0.getOpcode() == ISD::TRUNCATE &&
2246         (!TLI.isZExtFree(VT, Op0VT) ||
2247          !TLI.isTruncateFree(Op0VT, VT)) &&
2248         TLI.isTypeLegal(Op0VT))) &&
2249       !VT.isVector() &&
2250       Op0VT == N1.getOperand(0).getValueType() &&
2251       (!LegalOperations || TLI.isOperationLegal(N->getOpcode(), Op0VT))) {
2252     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2253                                  N0.getOperand(0).getValueType(),
2254                                  N0.getOperand(0), N1.getOperand(0));
2255     AddToWorkList(ORNode.getNode());
2256     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, ORNode);
2257   }
2258
2259   // For each of OP in SHL/SRL/SRA/AND...
2260   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
2261   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
2262   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
2263   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
2264        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
2265       N0.getOperand(1) == N1.getOperand(1)) {
2266     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2267                                  N0.getOperand(0).getValueType(),
2268                                  N0.getOperand(0), N1.getOperand(0));
2269     AddToWorkList(ORNode.getNode());
2270     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
2271                        ORNode, N0.getOperand(1));
2272   }
2273
2274   return SDValue();
2275 }
2276
2277 SDValue DAGCombiner::visitAND(SDNode *N) {
2278   SDValue N0 = N->getOperand(0);
2279   SDValue N1 = N->getOperand(1);
2280   SDValue LL, LR, RL, RR, CC0, CC1;
2281   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2282   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2283   EVT VT = N1.getValueType();
2284   unsigned BitWidth = VT.getScalarType().getSizeInBits();
2285
2286   // fold vector ops
2287   if (VT.isVector()) {
2288     SDValue FoldedVOp = SimplifyVBinOp(N);
2289     if (FoldedVOp.getNode()) return FoldedVOp;
2290   }
2291
2292   // fold (and x, undef) -> 0
2293   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2294     return DAG.getConstant(0, VT);
2295   // fold (and c1, c2) -> c1&c2
2296   if (N0C && N1C)
2297     return DAG.FoldConstantArithmetic(ISD::AND, VT, N0C, N1C);
2298   // canonicalize constant to RHS
2299   if (N0C && !N1C)
2300     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N1, N0);
2301   // fold (and x, -1) -> x
2302   if (N1C && N1C->isAllOnesValue())
2303     return N0;
2304   // if (and x, c) is known to be zero, return 0
2305   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
2306                                    APInt::getAllOnesValue(BitWidth)))
2307     return DAG.getConstant(0, VT);
2308   // reassociate and
2309   SDValue RAND = ReassociateOps(ISD::AND, N->getDebugLoc(), N0, N1);
2310   if (RAND.getNode() != 0)
2311     return RAND;
2312   // fold (and (or x, C), D) -> D if (C & D) == D
2313   if (N1C && N0.getOpcode() == ISD::OR)
2314     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
2315       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
2316         return N1;
2317   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
2318   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2319     SDValue N0Op0 = N0.getOperand(0);
2320     APInt Mask = ~N1C->getAPIntValue();
2321     Mask = Mask.trunc(N0Op0.getValueSizeInBits());
2322     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
2323       SDValue Zext = DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(),
2324                                  N0.getValueType(), N0Op0);
2325
2326       // Replace uses of the AND with uses of the Zero extend node.
2327       CombineTo(N, Zext);
2328
2329       // We actually want to replace all uses of the any_extend with the
2330       // zero_extend, to avoid duplicating things.  This will later cause this
2331       // AND to be folded.
2332       CombineTo(N0.getNode(), Zext);
2333       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2334     }
2335   }
2336   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
2337   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2338     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2339     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2340
2341     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2342         LL.getValueType().isInteger()) {
2343       // fold (and (seteq X, 0), (seteq Y, 0)) -> (seteq (or X, Y), 0)
2344       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
2345         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2346                                      LR.getValueType(), LL, RL);
2347         AddToWorkList(ORNode.getNode());
2348         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2349       }
2350       // fold (and (seteq X, -1), (seteq Y, -1)) -> (seteq (and X, Y), -1)
2351       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
2352         SDValue ANDNode = DAG.getNode(ISD::AND, N0.getDebugLoc(),
2353                                       LR.getValueType(), LL, RL);
2354         AddToWorkList(ANDNode.getNode());
2355         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2356       }
2357       // fold (and (setgt X,  -1), (setgt Y,  -1)) -> (setgt (or X, Y), -1)
2358       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
2359         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2360                                      LR.getValueType(), LL, RL);
2361         AddToWorkList(ORNode.getNode());
2362         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2363       }
2364     }
2365     // canonicalize equivalent to ll == rl
2366     if (LL == RR && LR == RL) {
2367       Op1 = ISD::getSetCCSwappedOperands(Op1);
2368       std::swap(RL, RR);
2369     }
2370     if (LL == RL && LR == RR) {
2371       bool isInteger = LL.getValueType().isInteger();
2372       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
2373       if (Result != ISD::SETCC_INVALID &&
2374           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2375         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2376                             LL, LR, Result);
2377     }
2378   }
2379
2380   // Simplify: (and (op x...), (op y...))  -> (op (and x, y))
2381   if (N0.getOpcode() == N1.getOpcode()) {
2382     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2383     if (Tmp.getNode()) return Tmp;
2384   }
2385
2386   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
2387   // fold (and (sra)) -> (and (srl)) when possible.
2388   if (!VT.isVector() &&
2389       SimplifyDemandedBits(SDValue(N, 0)))
2390     return SDValue(N, 0);
2391
2392   // fold (zext_inreg (extload x)) -> (zextload x)
2393   if (ISD::isEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode())) {
2394     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2395     EVT MemVT = LN0->getMemoryVT();
2396     // If we zero all the possible extended bits, then we can turn this into
2397     // a zextload if we are running before legalize or the operation is legal.
2398     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2399     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2400                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2401         ((!LegalOperations && !LN0->isVolatile()) ||
2402          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2403       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2404                                        LN0->getChain(), LN0->getBasePtr(),
2405                                        LN0->getPointerInfo(), MemVT,
2406                                        LN0->isVolatile(), LN0->isNonTemporal(),
2407                                        LN0->getAlignment());
2408       AddToWorkList(N);
2409       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2410       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2411     }
2412   }
2413   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
2414   if (ISD::isSEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
2415       N0.hasOneUse()) {
2416     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2417     EVT MemVT = LN0->getMemoryVT();
2418     // If we zero all the possible extended bits, then we can turn this into
2419     // a zextload if we are running before legalize or the operation is legal.
2420     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2421     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2422                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2423         ((!LegalOperations && !LN0->isVolatile()) ||
2424          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2425       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2426                                        LN0->getChain(),
2427                                        LN0->getBasePtr(), LN0->getPointerInfo(),
2428                                        MemVT,
2429                                        LN0->isVolatile(), LN0->isNonTemporal(),
2430                                        LN0->getAlignment());
2431       AddToWorkList(N);
2432       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2433       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2434     }
2435   }
2436
2437   // fold (and (load x), 255) -> (zextload x, i8)
2438   // fold (and (extload x, i16), 255) -> (zextload x, i8)
2439   // fold (and (any_ext (extload x, i16)), 255) -> (zextload x, i8)
2440   if (N1C && (N0.getOpcode() == ISD::LOAD ||
2441               (N0.getOpcode() == ISD::ANY_EXTEND &&
2442                N0.getOperand(0).getOpcode() == ISD::LOAD))) {
2443     bool HasAnyExt = N0.getOpcode() == ISD::ANY_EXTEND;
2444     LoadSDNode *LN0 = HasAnyExt
2445       ? cast<LoadSDNode>(N0.getOperand(0))
2446       : cast<LoadSDNode>(N0);
2447     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
2448         LN0->isUnindexed() && N0.hasOneUse() && LN0->hasOneUse()) {
2449       uint32_t ActiveBits = N1C->getAPIntValue().getActiveBits();
2450       if (ActiveBits > 0 && APIntOps::isMask(ActiveBits, N1C->getAPIntValue())){
2451         EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), ActiveBits);
2452         EVT LoadedVT = LN0->getMemoryVT();
2453
2454         if (ExtVT == LoadedVT &&
2455             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2456           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2457
2458           SDValue NewLoad =
2459             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2460                            LN0->getChain(), LN0->getBasePtr(),
2461                            LN0->getPointerInfo(),
2462                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2463                            LN0->getAlignment());
2464           AddToWorkList(N);
2465           CombineTo(LN0, NewLoad, NewLoad.getValue(1));
2466           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2467         }
2468
2469         // Do not change the width of a volatile load.
2470         // Do not generate loads of non-round integer types since these can
2471         // be expensive (and would be wrong if the type is not byte sized).
2472         if (!LN0->isVolatile() && LoadedVT.bitsGT(ExtVT) && ExtVT.isRound() &&
2473             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2474           EVT PtrType = LN0->getOperand(1).getValueType();
2475
2476           unsigned Alignment = LN0->getAlignment();
2477           SDValue NewPtr = LN0->getBasePtr();
2478
2479           // For big endian targets, we need to add an offset to the pointer
2480           // to load the correct bytes.  For little endian systems, we merely
2481           // need to read fewer bytes from the same pointer.
2482           if (TLI.isBigEndian()) {
2483             unsigned LVTStoreBytes = LoadedVT.getStoreSize();
2484             unsigned EVTStoreBytes = ExtVT.getStoreSize();
2485             unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
2486             NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(), PtrType,
2487                                  NewPtr, DAG.getConstant(PtrOff, PtrType));
2488             Alignment = MinAlign(Alignment, PtrOff);
2489           }
2490
2491           AddToWorkList(NewPtr.getNode());
2492
2493           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2494           SDValue Load =
2495             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2496                            LN0->getChain(), NewPtr,
2497                            LN0->getPointerInfo(),
2498                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2499                            Alignment);
2500           AddToWorkList(N);
2501           CombineTo(LN0, Load, Load.getValue(1));
2502           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2503         }
2504       }
2505     }
2506   }
2507
2508   return SDValue();
2509 }
2510
2511 SDValue DAGCombiner::visitOR(SDNode *N) {
2512   SDValue N0 = N->getOperand(0);
2513   SDValue N1 = N->getOperand(1);
2514   SDValue LL, LR, RL, RR, CC0, CC1;
2515   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2516   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2517   EVT VT = N1.getValueType();
2518
2519   // fold vector ops
2520   if (VT.isVector()) {
2521     SDValue FoldedVOp = SimplifyVBinOp(N);
2522     if (FoldedVOp.getNode()) return FoldedVOp;
2523   }
2524
2525   // fold (or x, undef) -> -1
2526   if (!LegalOperations &&
2527       (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)) {
2528     EVT EltVT = VT.isVector() ? VT.getVectorElementType() : VT;
2529     return DAG.getConstant(APInt::getAllOnesValue(EltVT.getSizeInBits()), VT);
2530   }
2531   // fold (or c1, c2) -> c1|c2
2532   if (N0C && N1C)
2533     return DAG.FoldConstantArithmetic(ISD::OR, VT, N0C, N1C);
2534   // canonicalize constant to RHS
2535   if (N0C && !N1C)
2536     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N1, N0);
2537   // fold (or x, 0) -> x
2538   if (N1C && N1C->isNullValue())
2539     return N0;
2540   // fold (or x, -1) -> -1
2541   if (N1C && N1C->isAllOnesValue())
2542     return N1;
2543   // fold (or x, c) -> c iff (x & ~c) == 0
2544   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
2545     return N1;
2546   // reassociate or
2547   SDValue ROR = ReassociateOps(ISD::OR, N->getDebugLoc(), N0, N1);
2548   if (ROR.getNode() != 0)
2549     return ROR;
2550   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
2551   // iff (c1 & c2) == 0.
2552   if (N1C && N0.getOpcode() == ISD::AND && N0.getNode()->hasOneUse() &&
2553              isa<ConstantSDNode>(N0.getOperand(1))) {
2554     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
2555     if ((C1->getAPIntValue() & N1C->getAPIntValue()) != 0)
2556       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
2557                          DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2558                                      N0.getOperand(0), N1),
2559                          DAG.FoldConstantArithmetic(ISD::OR, VT, N1C, C1));
2560   }
2561   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
2562   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2563     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2564     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2565
2566     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2567         LL.getValueType().isInteger()) {
2568       // fold (or (setne X, 0), (setne Y, 0)) -> (setne (or X, Y), 0)
2569       // fold (or (setlt X, 0), (setlt Y, 0)) -> (setne (or X, Y), 0)
2570       if (cast<ConstantSDNode>(LR)->isNullValue() &&
2571           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
2572         SDValue ORNode = DAG.getNode(ISD::OR, LR.getDebugLoc(),
2573                                      LR.getValueType(), LL, RL);
2574         AddToWorkList(ORNode.getNode());
2575         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2576       }
2577       // fold (or (setne X, -1), (setne Y, -1)) -> (setne (and X, Y), -1)
2578       // fold (or (setgt X, -1), (setgt Y  -1)) -> (setgt (and X, Y), -1)
2579       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
2580           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
2581         SDValue ANDNode = DAG.getNode(ISD::AND, LR.getDebugLoc(),
2582                                       LR.getValueType(), LL, RL);
2583         AddToWorkList(ANDNode.getNode());
2584         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2585       }
2586     }
2587     // canonicalize equivalent to ll == rl
2588     if (LL == RR && LR == RL) {
2589       Op1 = ISD::getSetCCSwappedOperands(Op1);
2590       std::swap(RL, RR);
2591     }
2592     if (LL == RL && LR == RR) {
2593       bool isInteger = LL.getValueType().isInteger();
2594       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
2595       if (Result != ISD::SETCC_INVALID &&
2596           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2597         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2598                             LL, LR, Result);
2599     }
2600   }
2601
2602   // Simplify: (or (op x...), (op y...))  -> (op (or x, y))
2603   if (N0.getOpcode() == N1.getOpcode()) {
2604     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2605     if (Tmp.getNode()) return Tmp;
2606   }
2607
2608   // (or (and X, C1), (and Y, C2))  -> (and (or X, Y), C3) if possible.
2609   if (N0.getOpcode() == ISD::AND &&
2610       N1.getOpcode() == ISD::AND &&
2611       N0.getOperand(1).getOpcode() == ISD::Constant &&
2612       N1.getOperand(1).getOpcode() == ISD::Constant &&
2613       // Don't increase # computations.
2614       (N0.getNode()->hasOneUse() || N1.getNode()->hasOneUse())) {
2615     // We can only do this xform if we know that bits from X that are set in C2
2616     // but not in C1 are already zero.  Likewise for Y.
2617     const APInt &LHSMask =
2618       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
2619     const APInt &RHSMask =
2620       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
2621
2622     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
2623         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
2624       SDValue X = DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2625                               N0.getOperand(0), N1.getOperand(0));
2626       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, X,
2627                          DAG.getConstant(LHSMask | RHSMask, VT));
2628     }
2629   }
2630
2631   // See if this is some rotate idiom.
2632   if (SDNode *Rot = MatchRotate(N0, N1, N->getDebugLoc()))
2633     return SDValue(Rot, 0);
2634
2635   // Simplify the operands using demanded-bits information.
2636   if (!VT.isVector() &&
2637       SimplifyDemandedBits(SDValue(N, 0)))
2638     return SDValue(N, 0);
2639
2640   return SDValue();
2641 }
2642
2643 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
2644 static bool MatchRotateHalf(SDValue Op, SDValue &Shift, SDValue &Mask) {
2645   if (Op.getOpcode() == ISD::AND) {
2646     if (isa<ConstantSDNode>(Op.getOperand(1))) {
2647       Mask = Op.getOperand(1);
2648       Op = Op.getOperand(0);
2649     } else {
2650       return false;
2651     }
2652   }
2653
2654   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
2655     Shift = Op;
2656     return true;
2657   }
2658
2659   return false;
2660 }
2661
2662 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
2663 // idioms for rotate, and if the target supports rotation instructions, generate
2664 // a rot[lr].
2665 SDNode *DAGCombiner::MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL) {
2666   // Must be a legal type.  Expanded 'n promoted things won't work with rotates.
2667   EVT VT = LHS.getValueType();
2668   if (!TLI.isTypeLegal(VT)) return 0;
2669
2670   // The target must have at least one rotate flavor.
2671   bool HasROTL = TLI.isOperationLegalOrCustom(ISD::ROTL, VT);
2672   bool HasROTR = TLI.isOperationLegalOrCustom(ISD::ROTR, VT);
2673   if (!HasROTL && !HasROTR) return 0;
2674
2675   // Match "(X shl/srl V1) & V2" where V2 may not be present.
2676   SDValue LHSShift;   // The shift.
2677   SDValue LHSMask;    // AND value if any.
2678   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
2679     return 0; // Not part of a rotate.
2680
2681   SDValue RHSShift;   // The shift.
2682   SDValue RHSMask;    // AND value if any.
2683   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
2684     return 0; // Not part of a rotate.
2685
2686   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
2687     return 0;   // Not shifting the same value.
2688
2689   if (LHSShift.getOpcode() == RHSShift.getOpcode())
2690     return 0;   // Shifts must disagree.
2691
2692   // Canonicalize shl to left side in a shl/srl pair.
2693   if (RHSShift.getOpcode() == ISD::SHL) {
2694     std::swap(LHS, RHS);
2695     std::swap(LHSShift, RHSShift);
2696     std::swap(LHSMask , RHSMask );
2697   }
2698
2699   unsigned OpSizeInBits = VT.getSizeInBits();
2700   SDValue LHSShiftArg = LHSShift.getOperand(0);
2701   SDValue LHSShiftAmt = LHSShift.getOperand(1);
2702   SDValue RHSShiftAmt = RHSShift.getOperand(1);
2703
2704   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
2705   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
2706   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
2707       RHSShiftAmt.getOpcode() == ISD::Constant) {
2708     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getZExtValue();
2709     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getZExtValue();
2710     if ((LShVal + RShVal) != OpSizeInBits)
2711       return 0;
2712
2713     SDValue Rot;
2714     if (HasROTL)
2715       Rot = DAG.getNode(ISD::ROTL, DL, VT, LHSShiftArg, LHSShiftAmt);
2716     else
2717       Rot = DAG.getNode(ISD::ROTR, DL, VT, LHSShiftArg, RHSShiftAmt);
2718
2719     // If there is an AND of either shifted operand, apply it to the result.
2720     if (LHSMask.getNode() || RHSMask.getNode()) {
2721       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
2722
2723       if (LHSMask.getNode()) {
2724         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
2725         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
2726       }
2727       if (RHSMask.getNode()) {
2728         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
2729         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
2730       }
2731
2732       Rot = DAG.getNode(ISD::AND, DL, VT, Rot, DAG.getConstant(Mask, VT));
2733     }
2734
2735     return Rot.getNode();
2736   }
2737
2738   // If there is a mask here, and we have a variable shift, we can't be sure
2739   // that we're masking out the right stuff.
2740   if (LHSMask.getNode() || RHSMask.getNode())
2741     return 0;
2742
2743   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
2744   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
2745   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
2746       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
2747     if (ConstantSDNode *SUBC =
2748           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
2749       if (SUBC->getAPIntValue() == OpSizeInBits) {
2750         if (HasROTL)
2751           return DAG.getNode(ISD::ROTL, DL, VT,
2752                              LHSShiftArg, LHSShiftAmt).getNode();
2753         else
2754           return DAG.getNode(ISD::ROTR, DL, VT,
2755                              LHSShiftArg, RHSShiftAmt).getNode();
2756       }
2757     }
2758   }
2759
2760   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
2761   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
2762   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
2763       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
2764     if (ConstantSDNode *SUBC =
2765           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
2766       if (SUBC->getAPIntValue() == OpSizeInBits) {
2767         if (HasROTR)
2768           return DAG.getNode(ISD::ROTR, DL, VT,
2769                              LHSShiftArg, RHSShiftAmt).getNode();
2770         else
2771           return DAG.getNode(ISD::ROTL, DL, VT,
2772                              LHSShiftArg, LHSShiftAmt).getNode();
2773       }
2774     }
2775   }
2776
2777   // Look for sign/zext/any-extended or truncate cases:
2778   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2779        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2780        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2781        || LHSShiftAmt.getOpcode() == ISD::TRUNCATE) &&
2782       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2783        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2784        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2785        || RHSShiftAmt.getOpcode() == ISD::TRUNCATE)) {
2786     SDValue LExtOp0 = LHSShiftAmt.getOperand(0);
2787     SDValue RExtOp0 = RHSShiftAmt.getOperand(0);
2788     if (RExtOp0.getOpcode() == ISD::SUB &&
2789         RExtOp0.getOperand(1) == LExtOp0) {
2790       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2791       //   (rotl x, y)
2792       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2793       //   (rotr x, (sub 32, y))
2794       if (ConstantSDNode *SUBC =
2795             dyn_cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2796         if (SUBC->getAPIntValue() == OpSizeInBits) {
2797           return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
2798                              LHSShiftArg,
2799                              HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
2800         }
2801       }
2802     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2803                RExtOp0 == LExtOp0.getOperand(1)) {
2804       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2805       //   (rotr x, y)
2806       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2807       //   (rotl x, (sub 32, y))
2808       if (ConstantSDNode *SUBC =
2809             dyn_cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2810         if (SUBC->getAPIntValue() == OpSizeInBits) {
2811           return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT,
2812                              LHSShiftArg,
2813                              HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
2814         }
2815       }
2816     }
2817   }
2818
2819   return 0;
2820 }
2821
2822 SDValue DAGCombiner::visitXOR(SDNode *N) {
2823   SDValue N0 = N->getOperand(0);
2824   SDValue N1 = N->getOperand(1);
2825   SDValue LHS, RHS, CC;
2826   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2827   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2828   EVT VT = N0.getValueType();
2829
2830   // fold vector ops
2831   if (VT.isVector()) {
2832     SDValue FoldedVOp = SimplifyVBinOp(N);
2833     if (FoldedVOp.getNode()) return FoldedVOp;
2834   }
2835
2836   // fold (xor undef, undef) -> 0. This is a common idiom (misuse).
2837   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
2838     return DAG.getConstant(0, VT);
2839   // fold (xor x, undef) -> undef
2840   if (N0.getOpcode() == ISD::UNDEF)
2841     return N0;
2842   if (N1.getOpcode() == ISD::UNDEF)
2843     return N1;
2844   // fold (xor c1, c2) -> c1^c2
2845   if (N0C && N1C)
2846     return DAG.FoldConstantArithmetic(ISD::XOR, VT, N0C, N1C);
2847   // canonicalize constant to RHS
2848   if (N0C && !N1C)
2849     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
2850   // fold (xor x, 0) -> x
2851   if (N1C && N1C->isNullValue())
2852     return N0;
2853   // reassociate xor
2854   SDValue RXOR = ReassociateOps(ISD::XOR, N->getDebugLoc(), N0, N1);
2855   if (RXOR.getNode() != 0)
2856     return RXOR;
2857
2858   // fold !(x cc y) -> (x !cc y)
2859   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2860     bool isInt = LHS.getValueType().isInteger();
2861     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2862                                                isInt);
2863
2864     if (!LegalOperations || TLI.isCondCodeLegal(NotCC, LHS.getValueType())) {
2865       switch (N0.getOpcode()) {
2866       default:
2867         llvm_unreachable("Unhandled SetCC Equivalent!");
2868       case ISD::SETCC:
2869         return DAG.getSetCC(N->getDebugLoc(), VT, LHS, RHS, NotCC);
2870       case ISD::SELECT_CC:
2871         return DAG.getSelectCC(N->getDebugLoc(), LHS, RHS, N0.getOperand(2),
2872                                N0.getOperand(3), NotCC);
2873       }
2874     }
2875   }
2876
2877   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2878   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2879       N0.getNode()->hasOneUse() &&
2880       isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2881     SDValue V = N0.getOperand(0);
2882     V = DAG.getNode(ISD::XOR, N0.getDebugLoc(), V.getValueType(), V,
2883                     DAG.getConstant(1, V.getValueType()));
2884     AddToWorkList(V.getNode());
2885     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, V);
2886   }
2887
2888   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are setcc
2889   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
2890       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2891     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2892     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2893       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2894       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2895       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2896       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2897       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2898     }
2899   }
2900   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are constants
2901   if (N1C && N1C->isAllOnesValue() &&
2902       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2903     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2904     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2905       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2906       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2907       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2908       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2909       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2910     }
2911   }
2912   // fold (xor (xor x, c1), c2) -> (xor x, (xor c1, c2))
2913   if (N1C && N0.getOpcode() == ISD::XOR) {
2914     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2915     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2916     if (N00C)
2917       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(1),
2918                          DAG.getConstant(N1C->getAPIntValue() ^
2919                                          N00C->getAPIntValue(), VT));
2920     if (N01C)
2921       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(0),
2922                          DAG.getConstant(N1C->getAPIntValue() ^
2923                                          N01C->getAPIntValue(), VT));
2924   }
2925   // fold (xor x, x) -> 0
2926   if (N0 == N1)
2927     return tryFoldToZero(N->getDebugLoc(), TLI, VT, DAG, LegalOperations);
2928
2929   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2930   if (N0.getOpcode() == N1.getOpcode()) {
2931     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2932     if (Tmp.getNode()) return Tmp;
2933   }
2934
2935   // Simplify the expression using non-local knowledge.
2936   if (!VT.isVector() &&
2937       SimplifyDemandedBits(SDValue(N, 0)))
2938     return SDValue(N, 0);
2939
2940   return SDValue();
2941 }
2942
2943 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2944 /// the shift amount is a constant.
2945 SDValue DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2946   SDNode *LHS = N->getOperand(0).getNode();
2947   if (!LHS->hasOneUse()) return SDValue();
2948
2949   // We want to pull some binops through shifts, so that we have (and (shift))
2950   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2951   // thing happens with address calculations, so it's important to canonicalize
2952   // it.
2953   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2954
2955   switch (LHS->getOpcode()) {
2956   default: return SDValue();
2957   case ISD::OR:
2958   case ISD::XOR:
2959     HighBitSet = false; // We can only transform sra if the high bit is clear.
2960     break;
2961   case ISD::AND:
2962     HighBitSet = true;  // We can only transform sra if the high bit is set.
2963     break;
2964   case ISD::ADD:
2965     if (N->getOpcode() != ISD::SHL)
2966       return SDValue(); // only shl(add) not sr[al](add).
2967     HighBitSet = false; // We can only transform sra if the high bit is clear.
2968     break;
2969   }
2970
2971   // We require the RHS of the binop to be a constant as well.
2972   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2973   if (!BinOpCst) return SDValue();
2974
2975   // FIXME: disable this unless the input to the binop is a shift by a constant.
2976   // If it is not a shift, it pessimizes some common cases like:
2977   //
2978   //    void foo(int *X, int i) { X[i & 1235] = 1; }
2979   //    int bar(int *X, int i) { return X[i & 255]; }
2980   SDNode *BinOpLHSVal = LHS->getOperand(0).getNode();
2981   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
2982        BinOpLHSVal->getOpcode() != ISD::SRA &&
2983        BinOpLHSVal->getOpcode() != ISD::SRL) ||
2984       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
2985     return SDValue();
2986
2987   EVT VT = N->getValueType(0);
2988
2989   // If this is a signed shift right, and the high bit is modified by the
2990   // logical operation, do not perform the transformation. The highBitSet
2991   // boolean indicates the value of the high bit of the constant which would
2992   // cause it to be modified for this operation.
2993   if (N->getOpcode() == ISD::SRA) {
2994     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
2995     if (BinOpRHSSignSet != HighBitSet)
2996       return SDValue();
2997   }
2998
2999   // Fold the constants, shifting the binop RHS by the shift amount.
3000   SDValue NewRHS = DAG.getNode(N->getOpcode(), LHS->getOperand(1).getDebugLoc(),
3001                                N->getValueType(0),
3002                                LHS->getOperand(1), N->getOperand(1));
3003
3004   // Create the new shift.
3005   SDValue NewShift = DAG.getNode(N->getOpcode(),
3006                                  LHS->getOperand(0).getDebugLoc(),
3007                                  VT, LHS->getOperand(0), N->getOperand(1));
3008
3009   // Create the new binop.
3010   return DAG.getNode(LHS->getOpcode(), N->getDebugLoc(), VT, NewShift, NewRHS);
3011 }
3012
3013 SDValue DAGCombiner::visitSHL(SDNode *N) {
3014   SDValue N0 = N->getOperand(0);
3015   SDValue N1 = N->getOperand(1);
3016   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3017   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3018   EVT VT = N0.getValueType();
3019   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3020
3021   // fold (shl c1, c2) -> c1<<c2
3022   if (N0C && N1C)
3023     return DAG.FoldConstantArithmetic(ISD::SHL, VT, N0C, N1C);
3024   // fold (shl 0, x) -> 0
3025   if (N0C && N0C->isNullValue())
3026     return N0;
3027   // fold (shl x, c >= size(x)) -> undef
3028   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3029     return DAG.getUNDEF(VT);
3030   // fold (shl x, 0) -> x
3031   if (N1C && N1C->isNullValue())
3032     return N0;
3033   // if (shl x, c) is known to be zero, return 0
3034   if (DAG.MaskedValueIsZero(SDValue(N, 0),
3035                             APInt::getAllOnesValue(OpSizeInBits)))
3036     return DAG.getConstant(0, VT);
3037   // fold (shl x, (trunc (and y, c))) -> (shl x, (and (trunc y), (trunc c))).
3038   if (N1.getOpcode() == ISD::TRUNCATE &&
3039       N1.getOperand(0).getOpcode() == ISD::AND &&
3040       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3041     SDValue N101 = N1.getOperand(0).getOperand(1);
3042     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3043       EVT TruncVT = N1.getValueType();
3044       SDValue N100 = N1.getOperand(0).getOperand(0);
3045       APInt TruncC = N101C->getAPIntValue();
3046       TruncC = TruncC.trunc(TruncVT.getSizeInBits());
3047       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
3048                          DAG.getNode(ISD::AND, N->getDebugLoc(), TruncVT,
3049                                      DAG.getNode(ISD::TRUNCATE,
3050                                                  N->getDebugLoc(),
3051                                                  TruncVT, N100),
3052                                      DAG.getConstant(TruncC, TruncVT)));
3053     }
3054   }
3055
3056   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3057     return SDValue(N, 0);
3058
3059   // fold (shl (shl x, c1), c2) -> 0 or (shl x, (add c1, c2))
3060   if (N1C && N0.getOpcode() == ISD::SHL &&
3061       N0.getOperand(1).getOpcode() == ISD::Constant) {
3062     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3063     uint64_t c2 = N1C->getZExtValue();
3064     if (c1 + c2 >= OpSizeInBits)
3065       return DAG.getConstant(0, VT);
3066     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0.getOperand(0),
3067                        DAG.getConstant(c1 + c2, N1.getValueType()));
3068   }
3069
3070   // fold (shl (ext (shl x, c1)), c2) -> (ext (shl x, (add c1, c2)))
3071   // For this to be valid, the second form must not preserve any of the bits
3072   // that are shifted out by the inner shift in the first form.  This means
3073   // the outer shift size must be >= the number of bits added by the ext.
3074   // As a corollary, we don't care what kind of ext it is.
3075   if (N1C && (N0.getOpcode() == ISD::ZERO_EXTEND ||
3076               N0.getOpcode() == ISD::ANY_EXTEND ||
3077               N0.getOpcode() == ISD::SIGN_EXTEND) &&
3078       N0.getOperand(0).getOpcode() == ISD::SHL &&
3079       isa<ConstantSDNode>(N0.getOperand(0)->getOperand(1))) {
3080     uint64_t c1 =
3081       cast<ConstantSDNode>(N0.getOperand(0)->getOperand(1))->getZExtValue();
3082     uint64_t c2 = N1C->getZExtValue();
3083     EVT InnerShiftVT = N0.getOperand(0).getValueType();
3084     uint64_t InnerShiftSize = InnerShiftVT.getScalarType().getSizeInBits();
3085     if (c2 >= OpSizeInBits - InnerShiftSize) {
3086       if (c1 + c2 >= OpSizeInBits)
3087         return DAG.getConstant(0, VT);
3088       return DAG.getNode(ISD::SHL, N0->getDebugLoc(), VT,
3089                          DAG.getNode(N0.getOpcode(), N0->getDebugLoc(), VT,
3090                                      N0.getOperand(0)->getOperand(0)),
3091                          DAG.getConstant(c1 + c2, N1.getValueType()));
3092     }
3093   }
3094
3095   // fold (shl (srl x, c1), c2) -> (shl (and x, (shl -1, c1)), (sub c2, c1)) or
3096   //                               (srl (and x, (shl -1, c1)), (sub c1, c2))
3097   if (N1C && N0.getOpcode() == ISD::SRL &&
3098       N0.getOperand(1).getOpcode() == ISD::Constant) {
3099     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3100     if (c1 < VT.getSizeInBits()) {
3101       uint64_t c2 = N1C->getZExtValue();
3102       SDValue HiBitsMask =
3103         DAG.getConstant(APInt::getHighBitsSet(VT.getSizeInBits(),
3104                                               VT.getSizeInBits() - c1),
3105                         VT);
3106       SDValue Mask = DAG.getNode(ISD::AND, N0.getDebugLoc(), VT,
3107                                  N0.getOperand(0),
3108                                  HiBitsMask);
3109       if (c2 > c1)
3110         return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, Mask,
3111                            DAG.getConstant(c2-c1, N1.getValueType()));
3112       else
3113         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, Mask,
3114                            DAG.getConstant(c1-c2, N1.getValueType()));
3115     }
3116   }
3117   // fold (shl (sra x, c1), c1) -> (and x, (shl -1, c1))
3118   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1)) {
3119     SDValue HiBitsMask =
3120       DAG.getConstant(APInt::getHighBitsSet(VT.getSizeInBits(),
3121                                             VT.getSizeInBits() -
3122                                               N1C->getZExtValue()),
3123                       VT);
3124     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
3125                        HiBitsMask);
3126   }
3127
3128   if (N1C) {
3129     SDValue NewSHL = visitShiftByConstant(N, N1C->getZExtValue());
3130     if (NewSHL.getNode())
3131       return NewSHL;
3132   }
3133
3134   return SDValue();
3135 }
3136
3137 SDValue DAGCombiner::visitSRA(SDNode *N) {
3138   SDValue N0 = N->getOperand(0);
3139   SDValue N1 = N->getOperand(1);
3140   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3141   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3142   EVT VT = N0.getValueType();
3143   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3144
3145   // fold (sra c1, c2) -> (sra c1, c2)
3146   if (N0C && N1C)
3147     return DAG.FoldConstantArithmetic(ISD::SRA, VT, N0C, N1C);
3148   // fold (sra 0, x) -> 0
3149   if (N0C && N0C->isNullValue())
3150     return N0;
3151   // fold (sra -1, x) -> -1
3152   if (N0C && N0C->isAllOnesValue())
3153     return N0;
3154   // fold (sra x, (setge c, size(x))) -> undef
3155   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3156     return DAG.getUNDEF(VT);
3157   // fold (sra x, 0) -> x
3158   if (N1C && N1C->isNullValue())
3159     return N0;
3160   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
3161   // sext_inreg.
3162   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
3163     unsigned LowBits = OpSizeInBits - (unsigned)N1C->getZExtValue();
3164     EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), LowBits);
3165     if (VT.isVector())
3166       ExtVT = EVT::getVectorVT(*DAG.getContext(),
3167                                ExtVT, VT.getVectorNumElements());
3168     if ((!LegalOperations ||
3169          TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, ExtVT)))
3170       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
3171                          N0.getOperand(0), DAG.getValueType(ExtVT));
3172   }
3173
3174   // fold (sra (sra x, c1), c2) -> (sra x, (add c1, c2))
3175   if (N1C && N0.getOpcode() == ISD::SRA) {
3176     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3177       unsigned Sum = N1C->getZExtValue() + C1->getZExtValue();
3178       if (Sum >= OpSizeInBits) Sum = OpSizeInBits-1;
3179       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0.getOperand(0),
3180                          DAG.getConstant(Sum, N1C->getValueType(0)));
3181     }
3182   }
3183
3184   // fold (sra (shl X, m), (sub result_size, n))
3185   // -> (sign_extend (trunc (shl X, (sub (sub result_size, n), m)))) for
3186   // result_size - n != m.
3187   // If truncate is free for the target sext(shl) is likely to result in better
3188   // code.
3189   if (N0.getOpcode() == ISD::SHL) {
3190     // Get the two constanst of the shifts, CN0 = m, CN = n.
3191     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
3192     if (N01C && N1C) {
3193       // Determine what the truncate's result bitsize and type would be.
3194       EVT TruncVT =
3195         EVT::getIntegerVT(*DAG.getContext(),
3196                           OpSizeInBits - N1C->getZExtValue());
3197       // Determine the residual right-shift amount.
3198       signed ShiftAmt = N1C->getZExtValue() - N01C->getZExtValue();
3199
3200       // If the shift is not a no-op (in which case this should be just a sign
3201       // extend already), the truncated to type is legal, sign_extend is legal
3202       // on that type, and the truncate to that type is both legal and free,
3203       // perform the transform.
3204       if ((ShiftAmt > 0) &&
3205           TLI.isOperationLegalOrCustom(ISD::SIGN_EXTEND, TruncVT) &&
3206           TLI.isOperationLegalOrCustom(ISD::TRUNCATE, VT) &&
3207           TLI.isTruncateFree(VT, TruncVT)) {
3208
3209           SDValue Amt = DAG.getConstant(ShiftAmt,
3210               getShiftAmountTy(N0.getOperand(0).getValueType()));
3211           SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT,
3212                                       N0.getOperand(0), Amt);
3213           SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), TruncVT,
3214                                       Shift);
3215           return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(),
3216                              N->getValueType(0), Trunc);
3217       }
3218     }
3219   }
3220
3221   // fold (sra x, (trunc (and y, c))) -> (sra x, (and (trunc y), (trunc c))).
3222   if (N1.getOpcode() == ISD::TRUNCATE &&
3223       N1.getOperand(0).getOpcode() == ISD::AND &&
3224       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3225     SDValue N101 = N1.getOperand(0).getOperand(1);
3226     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3227       EVT TruncVT = N1.getValueType();
3228       SDValue N100 = N1.getOperand(0).getOperand(0);
3229       APInt TruncC = N101C->getAPIntValue();
3230       TruncC = TruncC.trunc(TruncVT.getScalarType().getSizeInBits());
3231       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
3232                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3233                                      TruncVT,
3234                                      DAG.getNode(ISD::TRUNCATE,
3235                                                  N->getDebugLoc(),
3236                                                  TruncVT, N100),
3237                                      DAG.getConstant(TruncC, TruncVT)));
3238     }
3239   }
3240
3241   // fold (sra (trunc (sr x, c1)), c2) -> (trunc (sra x, c1+c2))
3242   //      if c1 is equal to the number of bits the trunc removes
3243   if (N0.getOpcode() == ISD::TRUNCATE &&
3244       (N0.getOperand(0).getOpcode() == ISD::SRL ||
3245        N0.getOperand(0).getOpcode() == ISD::SRA) &&
3246       N0.getOperand(0).hasOneUse() &&
3247       N0.getOperand(0).getOperand(1).hasOneUse() &&
3248       N1C && isa<ConstantSDNode>(N0.getOperand(0).getOperand(1))) {
3249     EVT LargeVT = N0.getOperand(0).getValueType();
3250     ConstantSDNode *LargeShiftAmt =
3251       cast<ConstantSDNode>(N0.getOperand(0).getOperand(1));
3252
3253     if (LargeVT.getScalarType().getSizeInBits() - OpSizeInBits ==
3254         LargeShiftAmt->getZExtValue()) {
3255       SDValue Amt =
3256         DAG.getConstant(LargeShiftAmt->getZExtValue() + N1C->getZExtValue(),
3257               getShiftAmountTy(N0.getOperand(0).getOperand(0).getValueType()));
3258       SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), LargeVT,
3259                                 N0.getOperand(0).getOperand(0), Amt);
3260       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, SRA);
3261     }
3262   }
3263
3264   // Simplify, based on bits shifted out of the LHS.
3265   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3266     return SDValue(N, 0);
3267
3268
3269   // If the sign bit is known to be zero, switch this to a SRL.
3270   if (DAG.SignBitIsZero(N0))
3271     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, N1);
3272
3273   if (N1C) {
3274     SDValue NewSRA = visitShiftByConstant(N, N1C->getZExtValue());
3275     if (NewSRA.getNode())
3276       return NewSRA;
3277   }
3278
3279   return SDValue();
3280 }
3281
3282 SDValue DAGCombiner::visitSRL(SDNode *N) {
3283   SDValue N0 = N->getOperand(0);
3284   SDValue N1 = N->getOperand(1);
3285   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3286   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3287   EVT VT = N0.getValueType();
3288   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3289
3290   // fold (srl c1, c2) -> c1 >>u c2
3291   if (N0C && N1C)
3292     return DAG.FoldConstantArithmetic(ISD::SRL, VT, N0C, N1C);
3293   // fold (srl 0, x) -> 0
3294   if (N0C && N0C->isNullValue())
3295     return N0;
3296   // fold (srl x, c >= size(x)) -> undef
3297   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3298     return DAG.getUNDEF(VT);
3299   // fold (srl x, 0) -> x
3300   if (N1C && N1C->isNullValue())
3301     return N0;
3302   // if (srl x, c) is known to be zero, return 0
3303   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
3304                                    APInt::getAllOnesValue(OpSizeInBits)))
3305     return DAG.getConstant(0, VT);
3306
3307   // fold (srl (srl x, c1), c2) -> 0 or (srl x, (add c1, c2))
3308   if (N1C && N0.getOpcode() == ISD::SRL &&
3309       N0.getOperand(1).getOpcode() == ISD::Constant) {
3310     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3311     uint64_t c2 = N1C->getZExtValue();
3312     if (c1 + c2 >= OpSizeInBits)
3313       return DAG.getConstant(0, VT);
3314     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0),
3315                        DAG.getConstant(c1 + c2, N1.getValueType()));
3316   }
3317
3318   // fold (srl (trunc (srl x, c1)), c2) -> 0 or (trunc (srl x, (add c1, c2)))
3319   if (N1C && N0.getOpcode() == ISD::TRUNCATE &&
3320       N0.getOperand(0).getOpcode() == ISD::SRL &&
3321       isa<ConstantSDNode>(N0.getOperand(0)->getOperand(1))) {
3322     uint64_t c1 =
3323       cast<ConstantSDNode>(N0.getOperand(0)->getOperand(1))->getZExtValue();
3324     uint64_t c2 = N1C->getZExtValue();
3325     EVT InnerShiftVT = N0.getOperand(0).getValueType();
3326     EVT ShiftCountVT = N0.getOperand(0)->getOperand(1).getValueType();
3327     uint64_t InnerShiftSize = InnerShiftVT.getScalarType().getSizeInBits();
3328     // This is only valid if the OpSizeInBits + c1 = size of inner shift.
3329     if (c1 + OpSizeInBits == InnerShiftSize) {
3330       if (c1 + c2 >= InnerShiftSize)
3331         return DAG.getConstant(0, VT);
3332       return DAG.getNode(ISD::TRUNCATE, N0->getDebugLoc(), VT,
3333                          DAG.getNode(ISD::SRL, N0->getDebugLoc(), InnerShiftVT,
3334                                      N0.getOperand(0)->getOperand(0),
3335                                      DAG.getConstant(c1 + c2, ShiftCountVT)));
3336     }
3337   }
3338
3339   // fold (srl (shl x, c), c) -> (and x, cst2)
3340   if (N1C && N0.getOpcode() == ISD::SHL && N0.getOperand(1) == N1 &&
3341       N0.getValueSizeInBits() <= 64) {
3342     uint64_t ShAmt = N1C->getZExtValue()+64-N0.getValueSizeInBits();
3343     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
3344                        DAG.getConstant(~0ULL >> ShAmt, VT));
3345   }
3346
3347
3348   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
3349   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
3350     // Shifting in all undef bits?
3351     EVT SmallVT = N0.getOperand(0).getValueType();
3352     if (N1C->getZExtValue() >= SmallVT.getSizeInBits())
3353       return DAG.getUNDEF(VT);
3354
3355     if (!LegalTypes || TLI.isTypeDesirableForOp(ISD::SRL, SmallVT)) {
3356       uint64_t ShiftAmt = N1C->getZExtValue();
3357       SDValue SmallShift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), SmallVT,
3358                                        N0.getOperand(0),
3359                           DAG.getConstant(ShiftAmt, getShiftAmountTy(SmallVT)));
3360       AddToWorkList(SmallShift.getNode());
3361       return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, SmallShift);
3362     }
3363   }
3364
3365   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
3366   // bit, which is unmodified by sra.
3367   if (N1C && N1C->getZExtValue() + 1 == VT.getSizeInBits()) {
3368     if (N0.getOpcode() == ISD::SRA)
3369       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0), N1);
3370   }
3371
3372   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
3373   if (N1C && N0.getOpcode() == ISD::CTLZ &&
3374       N1C->getAPIntValue() == Log2_32(VT.getSizeInBits())) {
3375     APInt KnownZero, KnownOne;
3376     APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
3377     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
3378
3379     // If any of the input bits are KnownOne, then the input couldn't be all
3380     // zeros, thus the result of the srl will always be zero.
3381     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
3382
3383     // If all of the bits input the to ctlz node are known to be zero, then
3384     // the result of the ctlz is "32" and the result of the shift is one.
3385     APInt UnknownBits = ~KnownZero & Mask;
3386     if (UnknownBits == 0) return DAG.getConstant(1, VT);
3387
3388     // Otherwise, check to see if there is exactly one bit input to the ctlz.
3389     if ((UnknownBits & (UnknownBits - 1)) == 0) {
3390       // Okay, we know that only that the single bit specified by UnknownBits
3391       // could be set on input to the CTLZ node. If this bit is set, the SRL
3392       // will return 0, if it is clear, it returns 1. Change the CTLZ/SRL pair
3393       // to an SRL/XOR pair, which is likely to simplify more.
3394       unsigned ShAmt = UnknownBits.countTrailingZeros();
3395       SDValue Op = N0.getOperand(0);
3396
3397       if (ShAmt) {
3398         Op = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT, Op,
3399                   DAG.getConstant(ShAmt, getShiftAmountTy(Op.getValueType())));
3400         AddToWorkList(Op.getNode());
3401       }
3402
3403       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
3404                          Op, DAG.getConstant(1, VT));
3405     }
3406   }
3407
3408   // fold (srl x, (trunc (and y, c))) -> (srl x, (and (trunc y), (trunc c))).
3409   if (N1.getOpcode() == ISD::TRUNCATE &&
3410       N1.getOperand(0).getOpcode() == ISD::AND &&
3411       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3412     SDValue N101 = N1.getOperand(0).getOperand(1);
3413     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3414       EVT TruncVT = N1.getValueType();
3415       SDValue N100 = N1.getOperand(0).getOperand(0);
3416       APInt TruncC = N101C->getAPIntValue();
3417       TruncC = TruncC.trunc(TruncVT.getSizeInBits());
3418       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
3419                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3420                                      TruncVT,
3421                                      DAG.getNode(ISD::TRUNCATE,
3422                                                  N->getDebugLoc(),
3423                                                  TruncVT, N100),
3424                                      DAG.getConstant(TruncC, TruncVT)));
3425     }
3426   }
3427
3428   // fold operands of srl based on knowledge that the low bits are not
3429   // demanded.
3430   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3431     return SDValue(N, 0);
3432
3433   if (N1C) {
3434     SDValue NewSRL = visitShiftByConstant(N, N1C->getZExtValue());
3435     if (NewSRL.getNode())
3436       return NewSRL;
3437   }
3438
3439   // Attempt to convert a srl of a load into a narrower zero-extending load.
3440   SDValue NarrowLoad = ReduceLoadWidth(N);
3441   if (NarrowLoad.getNode())
3442     return NarrowLoad;
3443
3444   // Here is a common situation. We want to optimize:
3445   //
3446   //   %a = ...
3447   //   %b = and i32 %a, 2
3448   //   %c = srl i32 %b, 1
3449   //   brcond i32 %c ...
3450   //
3451   // into
3452   //
3453   //   %a = ...
3454   //   %b = and %a, 2
3455   //   %c = setcc eq %b, 0
3456   //   brcond %c ...
3457   //
3458   // However when after the source operand of SRL is optimized into AND, the SRL
3459   // itself may not be optimized further. Look for it and add the BRCOND into
3460   // the worklist.
3461   if (N->hasOneUse()) {
3462     SDNode *Use = *N->use_begin();
3463     if (Use->getOpcode() == ISD::BRCOND)
3464       AddToWorkList(Use);
3465     else if (Use->getOpcode() == ISD::TRUNCATE && Use->hasOneUse()) {
3466       // Also look pass the truncate.
3467       Use = *Use->use_begin();
3468       if (Use->getOpcode() == ISD::BRCOND)
3469         AddToWorkList(Use);
3470     }
3471   }
3472
3473   return SDValue();
3474 }
3475
3476 SDValue DAGCombiner::visitCTLZ(SDNode *N) {
3477   SDValue N0 = N->getOperand(0);
3478   EVT VT = N->getValueType(0);
3479
3480   // fold (ctlz c1) -> c2
3481   if (isa<ConstantSDNode>(N0))
3482     return DAG.getNode(ISD::CTLZ, N->getDebugLoc(), VT, N0);
3483   return SDValue();
3484 }
3485
3486 SDValue DAGCombiner::visitCTTZ(SDNode *N) {
3487   SDValue N0 = N->getOperand(0);
3488   EVT VT = N->getValueType(0);
3489
3490   // fold (cttz c1) -> c2
3491   if (isa<ConstantSDNode>(N0))
3492     return DAG.getNode(ISD::CTTZ, N->getDebugLoc(), VT, N0);
3493   return SDValue();
3494 }
3495
3496 SDValue DAGCombiner::visitCTPOP(SDNode *N) {
3497   SDValue N0 = N->getOperand(0);
3498   EVT VT = N->getValueType(0);
3499
3500   // fold (ctpop c1) -> c2
3501   if (isa<ConstantSDNode>(N0))
3502     return DAG.getNode(ISD::CTPOP, N->getDebugLoc(), VT, N0);
3503   return SDValue();
3504 }
3505
3506 SDValue DAGCombiner::visitSELECT(SDNode *N) {
3507   SDValue N0 = N->getOperand(0);
3508   SDValue N1 = N->getOperand(1);
3509   SDValue N2 = N->getOperand(2);
3510   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3511   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3512   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
3513   EVT VT = N->getValueType(0);
3514   EVT VT0 = N0.getValueType();
3515
3516   // fold (select C, X, X) -> X
3517   if (N1 == N2)
3518     return N1;
3519   // fold (select true, X, Y) -> X
3520   if (N0C && !N0C->isNullValue())
3521     return N1;
3522   // fold (select false, X, Y) -> Y
3523   if (N0C && N0C->isNullValue())
3524     return N2;
3525   // fold (select C, 1, X) -> (or C, X)
3526   if (VT == MVT::i1 && N1C && N1C->getAPIntValue() == 1)
3527     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
3528   // fold (select C, 0, 1) -> (xor C, 1)
3529   if (VT.isInteger() &&
3530       (VT0 == MVT::i1 ||
3531        (VT0.isInteger() &&
3532         TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent)) &&
3533       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
3534     SDValue XORNode;
3535     if (VT == VT0)
3536       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT0,
3537                          N0, DAG.getConstant(1, VT0));
3538     XORNode = DAG.getNode(ISD::XOR, N0.getDebugLoc(), VT0,
3539                           N0, DAG.getConstant(1, VT0));
3540     AddToWorkList(XORNode.getNode());
3541     if (VT.bitsGT(VT0))
3542       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, XORNode);
3543     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, XORNode);
3544   }
3545   // fold (select C, 0, X) -> (and (not C), X)
3546   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
3547     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
3548     AddToWorkList(NOTNode.getNode());
3549     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, NOTNode, N2);
3550   }
3551   // fold (select C, X, 1) -> (or (not C), X)
3552   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
3553     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
3554     AddToWorkList(NOTNode.getNode());
3555     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, NOTNode, N1);
3556   }
3557   // fold (select C, X, 0) -> (and C, X)
3558   if (VT == MVT::i1 && N2C && N2C->isNullValue())
3559     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
3560   // fold (select X, X, Y) -> (or X, Y)
3561   // fold (select X, 1, Y) -> (or X, Y)
3562   if (VT == MVT::i1 && (N0 == N1 || (N1C && N1C->getAPIntValue() == 1)))
3563     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
3564   // fold (select X, Y, X) -> (and X, Y)
3565   // fold (select X, Y, 0) -> (and X, Y)
3566   if (VT == MVT::i1 && (N0 == N2 || (N2C && N2C->getAPIntValue() == 0)))
3567     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
3568
3569   // If we can fold this based on the true/false value, do so.
3570   if (SimplifySelectOps(N, N1, N2))
3571     return SDValue(N, 0);  // Don't revisit N.
3572
3573   // fold selects based on a setcc into other things, such as min/max/abs
3574   if (N0.getOpcode() == ISD::SETCC) {
3575     // FIXME:
3576     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
3577     // having to say they don't support SELECT_CC on every type the DAG knows
3578     // about, since there is no way to mark an opcode illegal at all value types
3579     if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other) &&
3580         TLI.isOperationLegalOrCustom(ISD::SELECT_CC, VT))
3581       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT,
3582                          N0.getOperand(0), N0.getOperand(1),
3583                          N1, N2, N0.getOperand(2));
3584     return SimplifySelect(N->getDebugLoc(), N0, N1, N2);
3585   }
3586
3587   return SDValue();
3588 }
3589
3590 SDValue DAGCombiner::visitSELECT_CC(SDNode *N) {
3591   SDValue N0 = N->getOperand(0);
3592   SDValue N1 = N->getOperand(1);
3593   SDValue N2 = N->getOperand(2);
3594   SDValue N3 = N->getOperand(3);
3595   SDValue N4 = N->getOperand(4);
3596   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
3597
3598   // fold select_cc lhs, rhs, x, x, cc -> x
3599   if (N2 == N3)
3600     return N2;
3601
3602   // Determine if the condition we're dealing with is constant
3603   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
3604                               N0, N1, CC, N->getDebugLoc(), false);
3605   if (SCC.getNode()) AddToWorkList(SCC.getNode());
3606
3607   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode())) {
3608     if (!SCCC->isNullValue())
3609       return N2;    // cond always true -> true val
3610     else
3611       return N3;    // cond always false -> false val
3612   }
3613
3614   // Fold to a simpler select_cc
3615   if (SCC.getNode() && SCC.getOpcode() == ISD::SETCC)
3616     return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), N2.getValueType(),
3617                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
3618                        SCC.getOperand(2));
3619
3620   // If we can fold this based on the true/false value, do so.
3621   if (SimplifySelectOps(N, N2, N3))
3622     return SDValue(N, 0);  // Don't revisit N.
3623
3624   // fold select_cc into other things, such as min/max/abs
3625   return SimplifySelectCC(N->getDebugLoc(), N0, N1, N2, N3, CC);
3626 }
3627
3628 SDValue DAGCombiner::visitSETCC(SDNode *N) {
3629   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
3630                        cast<CondCodeSDNode>(N->getOperand(2))->get(),
3631                        N->getDebugLoc());
3632 }
3633
3634 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
3635 // "fold ({s|z|a}ext (load x)) -> ({s|z|a}ext (truncate ({s|z|a}extload x)))"
3636 // transformation. Returns true if extension are possible and the above
3637 // mentioned transformation is profitable.
3638 static bool ExtendUsesToFormExtLoad(SDNode *N, SDValue N0,
3639                                     unsigned ExtOpc,
3640                                     SmallVector<SDNode*, 4> &ExtendNodes,
3641                                     const TargetLowering &TLI) {
3642   bool HasCopyToRegUses = false;
3643   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
3644   for (SDNode::use_iterator UI = N0.getNode()->use_begin(),
3645                             UE = N0.getNode()->use_end();
3646        UI != UE; ++UI) {
3647     SDNode *User = *UI;
3648     if (User == N)
3649       continue;
3650     if (UI.getUse().getResNo() != N0.getResNo())
3651       continue;
3652     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
3653     if (ExtOpc != ISD::ANY_EXTEND && User->getOpcode() == ISD::SETCC) {
3654       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
3655       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
3656         // Sign bits will be lost after a zext.
3657         return false;
3658       bool Add = false;
3659       for (unsigned i = 0; i != 2; ++i) {
3660         SDValue UseOp = User->getOperand(i);
3661         if (UseOp == N0)
3662           continue;
3663         if (!isa<ConstantSDNode>(UseOp))
3664           return false;
3665         Add = true;
3666       }
3667       if (Add)
3668         ExtendNodes.push_back(User);
3669       continue;
3670     }
3671     // If truncates aren't free and there are users we can't
3672     // extend, it isn't worthwhile.
3673     if (!isTruncFree)
3674       return false;
3675     // Remember if this value is live-out.
3676     if (User->getOpcode() == ISD::CopyToReg)
3677       HasCopyToRegUses = true;
3678   }
3679
3680   if (HasCopyToRegUses) {
3681     bool BothLiveOut = false;
3682     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
3683          UI != UE; ++UI) {
3684       SDUse &Use = UI.getUse();
3685       if (Use.getResNo() == 0 && Use.getUser()->getOpcode() == ISD::CopyToReg) {
3686         BothLiveOut = true;
3687         break;
3688       }
3689     }
3690     if (BothLiveOut)
3691       // Both unextended and extended values are live out. There had better be
3692       // a good reason for the transformation.
3693       return ExtendNodes.size();
3694   }
3695   return true;
3696 }
3697
3698 SDValue DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
3699   SDValue N0 = N->getOperand(0);
3700   EVT VT = N->getValueType(0);
3701
3702   // fold (sext c1) -> c1
3703   if (isa<ConstantSDNode>(N0))
3704     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N0);
3705
3706   // fold (sext (sext x)) -> (sext x)
3707   // fold (sext (aext x)) -> (sext x)
3708   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3709     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT,
3710                        N0.getOperand(0));
3711
3712   if (N0.getOpcode() == ISD::TRUNCATE) {
3713     // fold (sext (truncate (load x))) -> (sext (smaller load x))
3714     // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
3715     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3716     if (NarrowLoad.getNode()) {
3717       SDNode* oye = N0.getNode()->getOperand(0).getNode();
3718       if (NarrowLoad.getNode() != N0.getNode()) {
3719         CombineTo(N0.getNode(), NarrowLoad);
3720         // CombineTo deleted the truncate, if needed, but not what's under it.
3721         AddToWorkList(oye);
3722       }
3723       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3724     }
3725
3726     // See if the value being truncated is already sign extended.  If so, just
3727     // eliminate the trunc/sext pair.
3728     SDValue Op = N0.getOperand(0);
3729     unsigned OpBits   = Op.getValueType().getScalarType().getSizeInBits();
3730     unsigned MidBits  = N0.getValueType().getScalarType().getSizeInBits();
3731     unsigned DestBits = VT.getScalarType().getSizeInBits();
3732     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
3733
3734     if (OpBits == DestBits) {
3735       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
3736       // bits, it is already ready.
3737       if (NumSignBits > DestBits-MidBits)
3738         return Op;
3739     } else if (OpBits < DestBits) {
3740       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
3741       // bits, just sext from i32.
3742       if (NumSignBits > OpBits-MidBits)
3743         return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, Op);
3744     } else {
3745       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
3746       // bits, just truncate to i32.
3747       if (NumSignBits > OpBits-MidBits)
3748         return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3749     }
3750
3751     // fold (sext (truncate x)) -> (sextinreg x).
3752     if (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
3753                                                  N0.getValueType())) {
3754       if (OpBits < DestBits)
3755         Op = DAG.getNode(ISD::ANY_EXTEND, N0.getDebugLoc(), VT, Op);
3756       else if (OpBits > DestBits)
3757         Op = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), VT, Op);
3758       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, Op,
3759                          DAG.getValueType(N0.getValueType()));
3760     }
3761   }
3762
3763   // fold (sext (load x)) -> (sext (truncate (sextload x)))
3764   // None of the supported targets knows how to perform load and sign extend
3765   // on vectors in one instruction.  We only perform this transformation on
3766   // scalars.
3767   if (ISD::isNON_EXTLoad(N0.getNode()) && !VT.isVector() &&
3768       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3769        TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()))) {
3770     bool DoXform = true;
3771     SmallVector<SDNode*, 4> SetCCs;
3772     if (!N0.hasOneUse())
3773       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
3774     if (DoXform) {
3775       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3776       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3777                                        LN0->getChain(),
3778                                        LN0->getBasePtr(), LN0->getPointerInfo(),
3779                                        N0.getValueType(),
3780                                        LN0->isVolatile(), LN0->isNonTemporal(),
3781                                        LN0->getAlignment());
3782       CombineTo(N, ExtLoad);
3783       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3784                                   N0.getValueType(), ExtLoad);
3785       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3786
3787       // Extend SetCC uses if necessary.
3788       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3789         SDNode *SetCC = SetCCs[i];
3790         SmallVector<SDValue, 4> Ops;
3791
3792         for (unsigned j = 0; j != 2; ++j) {
3793           SDValue SOp = SetCC->getOperand(j);
3794           if (SOp == Trunc)
3795             Ops.push_back(ExtLoad);
3796           else
3797             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND,
3798                                       N->getDebugLoc(), VT, SOp));
3799         }
3800
3801         Ops.push_back(SetCC->getOperand(2));
3802         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3803                                      SetCC->getValueType(0),
3804                                      &Ops[0], Ops.size()));
3805       }
3806
3807       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3808     }
3809   }
3810
3811   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
3812   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
3813   if ((ISD::isSEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3814       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3815     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3816     EVT MemVT = LN0->getMemoryVT();
3817     if ((!LegalOperations && !LN0->isVolatile()) ||
3818         TLI.isLoadExtLegal(ISD::SEXTLOAD, MemVT)) {
3819       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3820                                        LN0->getChain(),
3821                                        LN0->getBasePtr(), LN0->getPointerInfo(),
3822                                        MemVT,
3823                                        LN0->isVolatile(), LN0->isNonTemporal(),
3824                                        LN0->getAlignment());
3825       CombineTo(N, ExtLoad);
3826       CombineTo(N0.getNode(),
3827                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3828                             N0.getValueType(), ExtLoad),
3829                 ExtLoad.getValue(1));
3830       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3831     }
3832   }
3833
3834   if (N0.getOpcode() == ISD::SETCC) {
3835     // sext(setcc) -> sext_in_reg(vsetcc) for vectors.
3836     // Only do this before legalize for now.
3837     if (VT.isVector() && !LegalOperations) {
3838       EVT N0VT = N0.getOperand(0).getValueType();
3839         // We know that the # elements of the results is the same as the
3840         // # elements of the compare (and the # elements of the compare result
3841         // for that matter).  Check to see that they are the same size.  If so,
3842         // we know that the element size of the sext'd result matches the
3843         // element size of the compare operands.
3844       if (VT.getSizeInBits() == N0VT.getSizeInBits())
3845         return DAG.getVSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
3846                              N0.getOperand(1),
3847                              cast<CondCodeSDNode>(N0.getOperand(2))->get());
3848       // If the desired elements are smaller or larger than the source
3849       // elements we can use a matching integer vector type and then
3850       // truncate/sign extend
3851       else {
3852         EVT MatchingElementType =
3853           EVT::getIntegerVT(*DAG.getContext(),
3854                             N0VT.getScalarType().getSizeInBits());
3855         EVT MatchingVectorType =
3856           EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
3857                            N0VT.getVectorNumElements());
3858         SDValue VsetCC =
3859           DAG.getVSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
3860                         N0.getOperand(1),
3861                         cast<CondCodeSDNode>(N0.getOperand(2))->get());
3862         return DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT);
3863       }
3864     }
3865
3866     // sext(setcc x, y, cc) -> (select_cc x, y, -1, 0, cc)
3867     unsigned ElementWidth = VT.getScalarType().getSizeInBits();
3868     SDValue NegOne =
3869       DAG.getConstant(APInt::getAllOnesValue(ElementWidth), VT);
3870     SDValue SCC =
3871       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3872                        NegOne, DAG.getConstant(0, VT),
3873                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3874     if (SCC.getNode()) return SCC;
3875     if (!LegalOperations ||
3876         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(VT)))
3877       return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
3878                          DAG.getSetCC(N->getDebugLoc(),
3879                                       TLI.getSetCCResultType(VT),
3880                                       N0.getOperand(0), N0.getOperand(1),
3881                                  cast<CondCodeSDNode>(N0.getOperand(2))->get()),
3882                          NegOne, DAG.getConstant(0, VT));
3883   }
3884
3885   // fold (sext x) -> (zext x) if the sign bit is known zero.
3886   if ((!LegalOperations || TLI.isOperationLegal(ISD::ZERO_EXTEND, VT)) &&
3887       DAG.SignBitIsZero(N0))
3888     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3889
3890   return SDValue();
3891 }
3892
3893 SDValue DAGCombiner::visitZERO_EXTEND(SDNode *N) {
3894   SDValue N0 = N->getOperand(0);
3895   EVT VT = N->getValueType(0);
3896
3897   // fold (zext c1) -> c1
3898   if (isa<ConstantSDNode>(N0))
3899     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3900   // fold (zext (zext x)) -> (zext x)
3901   // fold (zext (aext x)) -> (zext x)
3902   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3903     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT,
3904                        N0.getOperand(0));
3905
3906   // fold (zext (truncate (load x))) -> (zext (smaller load x))
3907   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
3908   if (N0.getOpcode() == ISD::TRUNCATE) {
3909     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3910     if (NarrowLoad.getNode()) {
3911       SDNode* oye = N0.getNode()->getOperand(0).getNode();
3912       if (NarrowLoad.getNode() != N0.getNode()) {
3913         CombineTo(N0.getNode(), NarrowLoad);
3914         // CombineTo deleted the truncate, if needed, but not what's under it.
3915         AddToWorkList(oye);
3916       }
3917       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3918     }
3919   }
3920
3921   // fold (zext (truncate x)) -> (and x, mask)
3922   if (N0.getOpcode() == ISD::TRUNCATE &&
3923       (!LegalOperations || TLI.isOperationLegal(ISD::AND, VT))) {
3924
3925     // fold (zext (truncate (load x))) -> (zext (smaller load x))
3926     // fold (zext (truncate (srl (load x), c))) -> (zext (smaller load (x+c/n)))
3927     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3928     if (NarrowLoad.getNode()) {
3929       SDNode* oye = N0.getNode()->getOperand(0).getNode();
3930       if (NarrowLoad.getNode() != N0.getNode()) {
3931         CombineTo(N0.getNode(), NarrowLoad);
3932         // CombineTo deleted the truncate, if needed, but not what's under it.
3933         AddToWorkList(oye);
3934       }
3935       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3936     }
3937
3938     SDValue Op = N0.getOperand(0);
3939     if (Op.getValueType().bitsLT(VT)) {
3940       Op = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, Op);
3941     } else if (Op.getValueType().bitsGT(VT)) {
3942       Op = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3943     }
3944     return DAG.getZeroExtendInReg(Op, N->getDebugLoc(),
3945                                   N0.getValueType().getScalarType());
3946   }
3947
3948   // Fold (zext (and (trunc x), cst)) -> (and x, cst),
3949   // if either of the casts is not free.
3950   if (N0.getOpcode() == ISD::AND &&
3951       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3952       N0.getOperand(1).getOpcode() == ISD::Constant &&
3953       (!TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
3954                            N0.getValueType()) ||
3955        !TLI.isZExtFree(N0.getValueType(), VT))) {
3956     SDValue X = N0.getOperand(0).getOperand(0);
3957     if (X.getValueType().bitsLT(VT)) {
3958       X = DAG.getNode(ISD::ANY_EXTEND, X.getDebugLoc(), VT, X);
3959     } else if (X.getValueType().bitsGT(VT)) {
3960       X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
3961     }
3962     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3963     Mask = Mask.zext(VT.getSizeInBits());
3964     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3965                        X, DAG.getConstant(Mask, VT));
3966   }
3967
3968   // fold (zext (load x)) -> (zext (truncate (zextload x)))
3969   // None of the supported targets knows how to perform load and vector_zext
3970   // on vectors in one instruction.  We only perform this transformation on
3971   // scalars.
3972   if (ISD::isNON_EXTLoad(N0.getNode()) && !VT.isVector() &&
3973       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3974        TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
3975     bool DoXform = true;
3976     SmallVector<SDNode*, 4> SetCCs;
3977     if (!N0.hasOneUse())
3978       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
3979     if (DoXform) {
3980       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3981       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
3982                                        LN0->getChain(),
3983                                        LN0->getBasePtr(), LN0->getPointerInfo(),
3984                                        N0.getValueType(),
3985                                        LN0->isVolatile(), LN0->isNonTemporal(),
3986                                        LN0->getAlignment());
3987       CombineTo(N, ExtLoad);
3988       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3989                                   N0.getValueType(), ExtLoad);
3990       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3991
3992       // Extend SetCC uses if necessary.
3993       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3994         SDNode *SetCC = SetCCs[i];
3995         SmallVector<SDValue, 4> Ops;
3996
3997         for (unsigned j = 0; j != 2; ++j) {
3998           SDValue SOp = SetCC->getOperand(j);
3999           if (SOp == Trunc)
4000             Ops.push_back(ExtLoad);
4001           else
4002             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND,
4003                                       N->getDebugLoc(), VT, SOp));
4004         }
4005
4006         Ops.push_back(SetCC->getOperand(2));
4007         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
4008                                      SetCC->getValueType(0),
4009                                      &Ops[0], Ops.size()));
4010       }
4011
4012       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4013     }
4014   }
4015
4016   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
4017   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
4018   if ((ISD::isZEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
4019       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
4020     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4021     EVT MemVT = LN0->getMemoryVT();
4022     if ((!LegalOperations && !LN0->isVolatile()) ||
4023         TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT)) {
4024       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
4025                                        LN0->getChain(),
4026                                        LN0->getBasePtr(), LN0->getPointerInfo(),
4027                                        MemVT,
4028                                        LN0->isVolatile(), LN0->isNonTemporal(),
4029                                        LN0->getAlignment());
4030       CombineTo(N, ExtLoad);
4031       CombineTo(N0.getNode(),
4032                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), N0.getValueType(),
4033                             ExtLoad),
4034                 ExtLoad.getValue(1));
4035       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4036     }
4037   }
4038
4039   if (N0.getOpcode() == ISD::SETCC) {
4040     if (!LegalOperations && VT.isVector()) {
4041       // zext(setcc) -> (and (vsetcc), (1, 1, ...) for vectors.
4042       // Only do this before legalize for now.
4043       EVT N0VT = N0.getOperand(0).getValueType();
4044       EVT EltVT = VT.getVectorElementType();
4045       SmallVector<SDValue,8> OneOps(VT.getVectorNumElements(),
4046                                     DAG.getConstant(1, EltVT));
4047       if (VT.getSizeInBits() == N0VT.getSizeInBits())
4048         // We know that the # elements of the results is the same as the
4049         // # elements of the compare (and the # elements of the compare result
4050         // for that matter).  Check to see that they are the same size.  If so,
4051         // we know that the element size of the sext'd result matches the
4052         // element size of the compare operands.
4053         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4054                            DAG.getVSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
4055                                          N0.getOperand(1),
4056                                  cast<CondCodeSDNode>(N0.getOperand(2))->get()),
4057                            DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
4058                                        &OneOps[0], OneOps.size()));
4059
4060       // If the desired elements are smaller or larger than the source
4061       // elements we can use a matching integer vector type and then
4062       // truncate/sign extend
4063       EVT MatchingElementType =
4064         EVT::getIntegerVT(*DAG.getContext(),
4065                           N0VT.getScalarType().getSizeInBits());
4066       EVT MatchingVectorType =
4067         EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
4068                          N0VT.getVectorNumElements());
4069       SDValue VsetCC =
4070         DAG.getVSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
4071                       N0.getOperand(1),
4072                       cast<CondCodeSDNode>(N0.getOperand(2))->get());
4073       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4074                          DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT),
4075                          DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
4076                                      &OneOps[0], OneOps.size()));
4077     }
4078
4079     // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
4080     SDValue SCC =
4081       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
4082                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
4083                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
4084     if (SCC.getNode()) return SCC;
4085   }
4086
4087   // (zext (shl (zext x), cst)) -> (shl (zext x), cst)
4088   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL) &&
4089       isa<ConstantSDNode>(N0.getOperand(1)) &&
4090       N0.getOperand(0).getOpcode() == ISD::ZERO_EXTEND &&
4091       N0.hasOneUse()) {
4092     SDValue ShAmt = N0.getOperand(1);
4093     unsigned ShAmtVal = cast<ConstantSDNode>(ShAmt)->getZExtValue();
4094     if (N0.getOpcode() == ISD::SHL) {
4095       SDValue InnerZExt = N0.getOperand(0);
4096       // If the original shl may be shifting out bits, do not perform this
4097       // transformation.
4098       unsigned KnownZeroBits = InnerZExt.getValueType().getSizeInBits() -
4099         InnerZExt.getOperand(0).getValueType().getSizeInBits();
4100       if (ShAmtVal > KnownZeroBits)
4101         return SDValue();
4102     }
4103
4104     DebugLoc DL = N->getDebugLoc();
4105
4106     // Ensure that the shift amount is wide enough for the shifted value.
4107     if (VT.getSizeInBits() >= 256)
4108       ShAmt = DAG.getNode(ISD::ZERO_EXTEND, DL, MVT::i32, ShAmt);
4109
4110     return DAG.getNode(N0.getOpcode(), DL, VT,
4111                        DAG.getNode(ISD::ZERO_EXTEND, DL, VT, N0.getOperand(0)),
4112                        ShAmt);
4113   }
4114
4115   return SDValue();
4116 }
4117
4118 SDValue DAGCombiner::visitANY_EXTEND(SDNode *N) {
4119   SDValue N0 = N->getOperand(0);
4120   EVT VT = N->getValueType(0);
4121
4122   // fold (aext c1) -> c1
4123   if (isa<ConstantSDNode>(N0))
4124     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, N0);
4125   // fold (aext (aext x)) -> (aext x)
4126   // fold (aext (zext x)) -> (zext x)
4127   // fold (aext (sext x)) -> (sext x)
4128   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
4129       N0.getOpcode() == ISD::ZERO_EXTEND ||
4130       N0.getOpcode() == ISD::SIGN_EXTEND)
4131     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, N0.getOperand(0));
4132
4133   // fold (aext (truncate (load x))) -> (aext (smaller load x))
4134   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
4135   if (N0.getOpcode() == ISD::TRUNCATE) {
4136     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
4137     if (NarrowLoad.getNode()) {
4138       SDNode* oye = N0.getNode()->getOperand(0).getNode();
4139       if (NarrowLoad.getNode() != N0.getNode()) {
4140         CombineTo(N0.getNode(), NarrowLoad);
4141         // CombineTo deleted the truncate, if needed, but not what's under it.
4142         AddToWorkList(oye);
4143       }
4144       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4145     }
4146   }
4147
4148   // fold (aext (truncate x))
4149   if (N0.getOpcode() == ISD::TRUNCATE) {
4150     SDValue TruncOp = N0.getOperand(0);
4151     if (TruncOp.getValueType() == VT)
4152       return TruncOp; // x iff x size == zext size.
4153     if (TruncOp.getValueType().bitsGT(VT))
4154       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, TruncOp);
4155     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, TruncOp);
4156   }
4157
4158   // Fold (aext (and (trunc x), cst)) -> (and x, cst)
4159   // if the trunc is not free.
4160   if (N0.getOpcode() == ISD::AND &&
4161       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
4162       N0.getOperand(1).getOpcode() == ISD::Constant &&
4163       !TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
4164                           N0.getValueType())) {
4165     SDValue X = N0.getOperand(0).getOperand(0);
4166     if (X.getValueType().bitsLT(VT)) {
4167       X = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, X);
4168     } else if (X.getValueType().bitsGT(VT)) {
4169       X = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, X);
4170     }
4171     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
4172     Mask = Mask.zext(VT.getSizeInBits());
4173     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4174                        X, DAG.getConstant(Mask, VT));
4175   }
4176
4177   // fold (aext (load x)) -> (aext (truncate (extload x)))
4178   // None of the supported targets knows how to perform load and any_ext
4179   // on vectors in one instruction.  We only perform this transformation on
4180   // scalars.
4181   if (ISD::isNON_EXTLoad(N0.getNode()) && !VT.isVector() &&
4182       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4183        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
4184     bool DoXform = true;
4185     SmallVector<SDNode*, 4> SetCCs;
4186     if (!N0.hasOneUse())
4187       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ANY_EXTEND, SetCCs, TLI);
4188     if (DoXform) {
4189       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4190       SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
4191                                        LN0->getChain(),
4192                                        LN0->getBasePtr(), LN0->getPointerInfo(),
4193                                        N0.getValueType(),
4194                                        LN0->isVolatile(), LN0->isNonTemporal(),
4195                                        LN0->getAlignment());
4196       CombineTo(N, ExtLoad);
4197       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
4198                                   N0.getValueType(), ExtLoad);
4199       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
4200
4201       // Extend SetCC uses if necessary.
4202       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
4203         SDNode *SetCC = SetCCs[i];
4204         SmallVector<SDValue, 4> Ops;
4205
4206         for (unsigned j = 0; j != 2; ++j) {
4207           SDValue SOp = SetCC->getOperand(j);
4208           if (SOp == Trunc)
4209             Ops.push_back(ExtLoad);
4210           else
4211             Ops.push_back(DAG.getNode(ISD::ANY_EXTEND,
4212                                       N->getDebugLoc(), VT, SOp));
4213         }
4214
4215         Ops.push_back(SetCC->getOperand(2));
4216         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
4217                                      SetCC->getValueType(0),
4218                                      &Ops[0], Ops.size()));
4219       }
4220
4221       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4222     }
4223   }
4224
4225   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
4226   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
4227   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
4228   if (N0.getOpcode() == ISD::LOAD &&
4229       !ISD::isNON_EXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
4230       N0.hasOneUse()) {
4231     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4232     EVT MemVT = LN0->getMemoryVT();
4233     SDValue ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), N->getDebugLoc(),
4234                                      VT, LN0->getChain(), LN0->getBasePtr(),
4235                                      LN0->getPointerInfo(), MemVT,
4236                                      LN0->isVolatile(), LN0->isNonTemporal(),
4237                                      LN0->getAlignment());
4238     CombineTo(N, ExtLoad);
4239     CombineTo(N0.getNode(),
4240               DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
4241                           N0.getValueType(), ExtLoad),
4242               ExtLoad.getValue(1));
4243     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4244   }
4245
4246   if (N0.getOpcode() == ISD::SETCC) {
4247     // aext(setcc) -> sext_in_reg(vsetcc) for vectors.
4248     // Only do this before legalize for now.
4249     if (VT.isVector() && !LegalOperations) {
4250       EVT N0VT = N0.getOperand(0).getValueType();
4251         // We know that the # elements of the results is the same as the
4252         // # elements of the compare (and the # elements of the compare result
4253         // for that matter).  Check to see that they are the same size.  If so,
4254         // we know that the element size of the sext'd result matches the
4255         // element size of the compare operands.
4256       if (VT.getSizeInBits() == N0VT.getSizeInBits())
4257         return DAG.getVSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
4258                              N0.getOperand(1),
4259                              cast<CondCodeSDNode>(N0.getOperand(2))->get());
4260       // If the desired elements are smaller or larger than the source
4261       // elements we can use a matching integer vector type and then
4262       // truncate/sign extend
4263       else {
4264         EVT MatchingElementType =
4265           EVT::getIntegerVT(*DAG.getContext(),
4266                             N0VT.getScalarType().getSizeInBits());
4267         EVT MatchingVectorType =
4268           EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
4269                            N0VT.getVectorNumElements());
4270         SDValue VsetCC =
4271           DAG.getVSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
4272                         N0.getOperand(1),
4273                         cast<CondCodeSDNode>(N0.getOperand(2))->get());
4274         return DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(), VT);
4275       }
4276     }
4277
4278     // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
4279     SDValue SCC =
4280       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
4281                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
4282                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
4283     if (SCC.getNode())
4284       return SCC;
4285   }
4286
4287   return SDValue();
4288 }
4289
4290 /// GetDemandedBits - See if the specified operand can be simplified with the
4291 /// knowledge that only the bits specified by Mask are used.  If so, return the
4292 /// simpler operand, otherwise return a null SDValue.
4293 SDValue DAGCombiner::GetDemandedBits(SDValue V, const APInt &Mask) {
4294   switch (V.getOpcode()) {
4295   default: break;
4296   case ISD::OR:
4297   case ISD::XOR:
4298     // If the LHS or RHS don't contribute bits to the or, drop them.
4299     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
4300       return V.getOperand(1);
4301     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
4302       return V.getOperand(0);
4303     break;
4304   case ISD::SRL:
4305     // Only look at single-use SRLs.
4306     if (!V.getNode()->hasOneUse())
4307       break;
4308     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
4309       // See if we can recursively simplify the LHS.
4310       unsigned Amt = RHSC->getZExtValue();
4311
4312       // Watch out for shift count overflow though.
4313       if (Amt >= Mask.getBitWidth()) break;
4314       APInt NewMask = Mask << Amt;
4315       SDValue SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
4316       if (SimplifyLHS.getNode())
4317         return DAG.getNode(ISD::SRL, V.getDebugLoc(), V.getValueType(),
4318                            SimplifyLHS, V.getOperand(1));
4319     }
4320   }
4321   return SDValue();
4322 }
4323
4324 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
4325 /// bits and then truncated to a narrower type and where N is a multiple
4326 /// of number of bits of the narrower type, transform it to a narrower load
4327 /// from address + N / num of bits of new type. If the result is to be
4328 /// extended, also fold the extension to form a extending load.
4329 SDValue DAGCombiner::ReduceLoadWidth(SDNode *N) {
4330   unsigned Opc = N->getOpcode();
4331
4332   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
4333   SDValue N0 = N->getOperand(0);
4334   EVT VT = N->getValueType(0);
4335   EVT ExtVT = VT;
4336
4337   // This transformation isn't valid for vector loads.
4338   if (VT.isVector())
4339     return SDValue();
4340
4341   // Special case: SIGN_EXTEND_INREG is basically truncating to ExtVT then
4342   // extended to VT.
4343   if (Opc == ISD::SIGN_EXTEND_INREG) {
4344     ExtType = ISD::SEXTLOAD;
4345     ExtVT = cast<VTSDNode>(N->getOperand(1))->getVT();
4346   } else if (Opc == ISD::SRL) {
4347     // Another special-case: SRL is basically zero-extending a narrower value.
4348     ExtType = ISD::ZEXTLOAD;
4349     N0 = SDValue(N, 0);
4350     ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1));
4351     if (!N01) return SDValue();
4352     ExtVT = EVT::getIntegerVT(*DAG.getContext(),
4353                               VT.getSizeInBits() - N01->getZExtValue());
4354   }
4355   if (LegalOperations && !TLI.isLoadExtLegal(ExtType, ExtVT))
4356     return SDValue();
4357
4358   unsigned EVTBits = ExtVT.getSizeInBits();
4359
4360   // Do not generate loads of non-round integer types since these can
4361   // be expensive (and would be wrong if the type is not byte sized).
4362   if (!ExtVT.isRound())
4363     return SDValue();
4364
4365   unsigned ShAmt = 0;
4366   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
4367     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
4368       ShAmt = N01->getZExtValue();
4369       // Is the shift amount a multiple of size of VT?
4370       if ((ShAmt & (EVTBits-1)) == 0) {
4371         N0 = N0.getOperand(0);
4372         // Is the load width a multiple of size of VT?
4373         if ((N0.getValueType().getSizeInBits() & (EVTBits-1)) != 0)
4374           return SDValue();
4375       }
4376
4377       // At this point, we must have a load or else we can't do the transform.
4378       if (!isa<LoadSDNode>(N0)) return SDValue();
4379
4380       // If the shift amount is larger than the input type then we're not
4381       // accessing any of the loaded bytes.  If the load was a zextload/extload
4382       // then the result of the shift+trunc is zero/undef (handled elsewhere).
4383       // If the load was a sextload then the result is a splat of the sign bit
4384       // of the extended byte.  This is not worth optimizing for.
4385       if (ShAmt >= cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits())
4386         return SDValue();
4387     }
4388   }
4389
4390   // If the load is shifted left (and the result isn't shifted back right),
4391   // we can fold the truncate through the shift.
4392   unsigned ShLeftAmt = 0;
4393   if (ShAmt == 0 && N0.getOpcode() == ISD::SHL && N0.hasOneUse() &&
4394       ExtVT == VT && TLI.isNarrowingProfitable(N0.getValueType(), VT)) {
4395     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
4396       ShLeftAmt = N01->getZExtValue();
4397       N0 = N0.getOperand(0);
4398     }
4399   }
4400
4401   // If we haven't found a load, we can't narrow it.  Don't transform one with
4402   // multiple uses, this would require adding a new load.
4403   if (!isa<LoadSDNode>(N0) || !N0.hasOneUse() ||
4404       // Don't change the width of a volatile load.
4405       cast<LoadSDNode>(N0)->isVolatile())
4406     return SDValue();
4407
4408   // Verify that we are actually reducing a load width here.
4409   if (cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits() < EVTBits)
4410     return SDValue();
4411
4412   LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4413   EVT PtrType = N0.getOperand(1).getValueType();
4414
4415   // For big endian targets, we need to adjust the offset to the pointer to
4416   // load the correct bytes.
4417   if (TLI.isBigEndian()) {
4418     unsigned LVTStoreBits = LN0->getMemoryVT().getStoreSizeInBits();
4419     unsigned EVTStoreBits = ExtVT.getStoreSizeInBits();
4420     ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
4421   }
4422
4423   uint64_t PtrOff = ShAmt / 8;
4424   unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
4425   SDValue NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(),
4426                                PtrType, LN0->getBasePtr(),
4427                                DAG.getConstant(PtrOff, PtrType));
4428   AddToWorkList(NewPtr.getNode());
4429
4430   SDValue Load;
4431   if (ExtType == ISD::NON_EXTLOAD)
4432     Load =  DAG.getLoad(VT, N0.getDebugLoc(), LN0->getChain(), NewPtr,
4433                         LN0->getPointerInfo().getWithOffset(PtrOff),
4434                         LN0->isVolatile(), LN0->isNonTemporal(), NewAlign);
4435   else
4436     Load = DAG.getExtLoad(ExtType, N0.getDebugLoc(), VT, LN0->getChain(),NewPtr,
4437                           LN0->getPointerInfo().getWithOffset(PtrOff),
4438                           ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
4439                           NewAlign);
4440
4441   // Replace the old load's chain with the new load's chain.
4442   WorkListRemover DeadNodes(*this);
4443   DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1),
4444                                 &DeadNodes);
4445
4446   // Shift the result left, if we've swallowed a left shift.
4447   SDValue Result = Load;
4448   if (ShLeftAmt != 0) {
4449     EVT ShImmTy = getShiftAmountTy(Result.getValueType());
4450     if (!isUIntN(ShImmTy.getSizeInBits(), ShLeftAmt))
4451       ShImmTy = VT;
4452     Result = DAG.getNode(ISD::SHL, N0.getDebugLoc(), VT,
4453                          Result, DAG.getConstant(ShLeftAmt, ShImmTy));
4454   }
4455
4456   // Return the new loaded value.
4457   return Result;
4458 }
4459
4460 SDValue DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
4461   SDValue N0 = N->getOperand(0);
4462   SDValue N1 = N->getOperand(1);
4463   EVT VT = N->getValueType(0);
4464   EVT EVT = cast<VTSDNode>(N1)->getVT();
4465   unsigned VTBits = VT.getScalarType().getSizeInBits();
4466   unsigned EVTBits = EVT.getScalarType().getSizeInBits();
4467
4468   // fold (sext_in_reg c1) -> c1
4469   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
4470     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, N0, N1);
4471
4472   // If the input is already sign extended, just drop the extension.
4473   if (DAG.ComputeNumSignBits(N0) >= VTBits-EVTBits+1)
4474     return N0;
4475
4476   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
4477   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
4478       EVT.bitsLT(cast<VTSDNode>(N0.getOperand(1))->getVT())) {
4479     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
4480                        N0.getOperand(0), N1);
4481   }
4482
4483   // fold (sext_in_reg (sext x)) -> (sext x)
4484   // fold (sext_in_reg (aext x)) -> (sext x)
4485   // if x is small enough.
4486   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND) {
4487     SDValue N00 = N0.getOperand(0);
4488     if (N00.getValueType().getScalarType().getSizeInBits() <= EVTBits &&
4489         (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND, VT)))
4490       return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N00, N1);
4491   }
4492
4493   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
4494   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
4495     return DAG.getZeroExtendInReg(N0, N->getDebugLoc(), EVT);
4496
4497   // fold operands of sext_in_reg based on knowledge that the top bits are not
4498   // demanded.
4499   if (SimplifyDemandedBits(SDValue(N, 0)))
4500     return SDValue(N, 0);
4501
4502   // fold (sext_in_reg (load x)) -> (smaller sextload x)
4503   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
4504   SDValue NarrowLoad = ReduceLoadWidth(N);
4505   if (NarrowLoad.getNode())
4506     return NarrowLoad;
4507
4508   // fold (sext_in_reg (srl X, 24), i8) -> (sra X, 24)
4509   // fold (sext_in_reg (srl X, 23), i8) -> (sra X, 23) iff possible.
4510   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
4511   if (N0.getOpcode() == ISD::SRL) {
4512     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
4513       if (ShAmt->getZExtValue()+EVTBits <= VTBits) {
4514         // We can turn this into an SRA iff the input to the SRL is already sign
4515         // extended enough.
4516         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
4517         if (VTBits-(ShAmt->getZExtValue()+EVTBits) < InSignBits)
4518           return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT,
4519                              N0.getOperand(0), N0.getOperand(1));
4520       }
4521   }
4522
4523   // fold (sext_inreg (extload x)) -> (sextload x)
4524   if (ISD::isEXTLoad(N0.getNode()) &&
4525       ISD::isUNINDEXEDLoad(N0.getNode()) &&
4526       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
4527       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4528        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
4529     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4530     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4531                                      LN0->getChain(),
4532                                      LN0->getBasePtr(), LN0->getPointerInfo(),
4533                                      EVT,
4534                                      LN0->isVolatile(), LN0->isNonTemporal(),
4535                                      LN0->getAlignment());
4536     CombineTo(N, ExtLoad);
4537     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
4538     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4539   }
4540   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
4541   if (ISD::isZEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
4542       N0.hasOneUse() &&
4543       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
4544       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4545        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
4546     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4547     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4548                                      LN0->getChain(),
4549                                      LN0->getBasePtr(), LN0->getPointerInfo(),
4550                                      EVT,
4551                                      LN0->isVolatile(), LN0->isNonTemporal(),
4552                                      LN0->getAlignment());
4553     CombineTo(N, ExtLoad);
4554     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
4555     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4556   }
4557   return SDValue();
4558 }
4559
4560 SDValue DAGCombiner::visitTRUNCATE(SDNode *N) {
4561   SDValue N0 = N->getOperand(0);
4562   EVT VT = N->getValueType(0);
4563
4564   // noop truncate
4565   if (N0.getValueType() == N->getValueType(0))
4566     return N0;
4567   // fold (truncate c1) -> c1
4568   if (isa<ConstantSDNode>(N0))
4569     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0);
4570   // fold (truncate (truncate x)) -> (truncate x)
4571   if (N0.getOpcode() == ISD::TRUNCATE)
4572     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
4573   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
4574   if (N0.getOpcode() == ISD::ZERO_EXTEND ||
4575       N0.getOpcode() == ISD::SIGN_EXTEND ||
4576       N0.getOpcode() == ISD::ANY_EXTEND) {
4577     if (N0.getOperand(0).getValueType().bitsLT(VT))
4578       // if the source is smaller than the dest, we still need an extend
4579       return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
4580                          N0.getOperand(0));
4581     else if (N0.getOperand(0).getValueType().bitsGT(VT))
4582       // if the source is larger than the dest, than we just need the truncate
4583       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
4584     else
4585       // if the source and dest are the same type, we can drop both the extend
4586       // and the truncate.
4587       return N0.getOperand(0);
4588   }
4589
4590   // See if we can simplify the input to this truncate through knowledge that
4591   // only the low bits are being used.
4592   // For example "trunc (or (shl x, 8), y)" // -> trunc y
4593   // Currently we only perform this optimization on scalars because vectors
4594   // may have different active low bits.
4595   if (!VT.isVector()) {
4596     SDValue Shorter =
4597       GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
4598                                                VT.getSizeInBits()));
4599     if (Shorter.getNode())
4600       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Shorter);
4601   }
4602   // fold (truncate (load x)) -> (smaller load x)
4603   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
4604   if (!LegalTypes || TLI.isTypeDesirableForOp(N0.getOpcode(), VT)) {
4605     SDValue Reduced = ReduceLoadWidth(N);
4606     if (Reduced.getNode())
4607       return Reduced;
4608   }
4609
4610   // Simplify the operands using demanded-bits information.
4611   if (!VT.isVector() &&
4612       SimplifyDemandedBits(SDValue(N, 0)))
4613     return SDValue(N, 0);
4614
4615   return SDValue();
4616 }
4617
4618 static SDNode *getBuildPairElt(SDNode *N, unsigned i) {
4619   SDValue Elt = N->getOperand(i);
4620   if (Elt.getOpcode() != ISD::MERGE_VALUES)
4621     return Elt.getNode();
4622   return Elt.getOperand(Elt.getResNo()).getNode();
4623 }
4624
4625 /// CombineConsecutiveLoads - build_pair (load, load) -> load
4626 /// if load locations are consecutive.
4627 SDValue DAGCombiner::CombineConsecutiveLoads(SDNode *N, EVT VT) {
4628   assert(N->getOpcode() == ISD::BUILD_PAIR);
4629
4630   LoadSDNode *LD1 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 0));
4631   LoadSDNode *LD2 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 1));
4632   if (!LD1 || !LD2 || !ISD::isNON_EXTLoad(LD1) || !LD1->hasOneUse() ||
4633       LD1->getPointerInfo().getAddrSpace() !=
4634          LD2->getPointerInfo().getAddrSpace())
4635     return SDValue();
4636   EVT LD1VT = LD1->getValueType(0);
4637
4638   if (ISD::isNON_EXTLoad(LD2) &&
4639       LD2->hasOneUse() &&
4640       // If both are volatile this would reduce the number of volatile loads.
4641       // If one is volatile it might be ok, but play conservative and bail out.
4642       !LD1->isVolatile() &&
4643       !LD2->isVolatile() &&
4644       DAG.isConsecutiveLoad(LD2, LD1, LD1VT.getSizeInBits()/8, 1)) {
4645     unsigned Align = LD1->getAlignment();
4646     unsigned NewAlign = TLI.getTargetData()->
4647       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
4648
4649     if (NewAlign <= Align &&
4650         (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT)))
4651       return DAG.getLoad(VT, N->getDebugLoc(), LD1->getChain(),
4652                          LD1->getBasePtr(), LD1->getPointerInfo(),
4653                          false, false, Align);
4654   }
4655
4656   return SDValue();
4657 }
4658
4659 SDValue DAGCombiner::visitBITCAST(SDNode *N) {
4660   SDValue N0 = N->getOperand(0);
4661   EVT VT = N->getValueType(0);
4662
4663   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
4664   // Only do this before legalize, since afterward the target may be depending
4665   // on the bitconvert.
4666   // First check to see if this is all constant.
4667   if (!LegalTypes &&
4668       N0.getOpcode() == ISD::BUILD_VECTOR && N0.getNode()->hasOneUse() &&
4669       VT.isVector()) {
4670     bool isSimple = true;
4671     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
4672       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
4673           N0.getOperand(i).getOpcode() != ISD::Constant &&
4674           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
4675         isSimple = false;
4676         break;
4677       }
4678
4679     EVT DestEltVT = N->getValueType(0).getVectorElementType();
4680     assert(!DestEltVT.isVector() &&
4681            "Element type of vector ValueType must not be vector!");
4682     if (isSimple)
4683       return ConstantFoldBITCASTofBUILD_VECTOR(N0.getNode(), DestEltVT);
4684   }
4685
4686   // If the input is a constant, let getNode fold it.
4687   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
4688     SDValue Res = DAG.getNode(ISD::BITCAST, N->getDebugLoc(), VT, N0);
4689     if (Res.getNode() != N) {
4690       if (!LegalOperations ||
4691           TLI.isOperationLegal(Res.getNode()->getOpcode(), VT))
4692         return Res;
4693
4694       // Folding it resulted in an illegal node, and it's too late to
4695       // do that. Clean up the old node and forego the transformation.
4696       // Ideally this won't happen very often, because instcombine
4697       // and the earlier dagcombine runs (where illegal nodes are
4698       // permitted) should have folded most of them already.
4699       DAG.DeleteNode(Res.getNode());
4700     }
4701   }
4702
4703   // (conv (conv x, t1), t2) -> (conv x, t2)
4704   if (N0.getOpcode() == ISD::BITCAST)
4705     return DAG.getNode(ISD::BITCAST, N->getDebugLoc(), VT,
4706                        N0.getOperand(0));
4707
4708   // fold (conv (load x)) -> (load (conv*)x)
4709   // If the resultant load doesn't need a higher alignment than the original!
4710   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
4711       // Do not change the width of a volatile load.
4712       !cast<LoadSDNode>(N0)->isVolatile() &&
4713       (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT))) {
4714     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4715     unsigned Align = TLI.getTargetData()->
4716       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
4717     unsigned OrigAlign = LN0->getAlignment();
4718
4719     if (Align <= OrigAlign) {
4720       SDValue Load = DAG.getLoad(VT, N->getDebugLoc(), LN0->getChain(),
4721                                  LN0->getBasePtr(), LN0->getPointerInfo(),
4722                                  LN0->isVolatile(), LN0->isNonTemporal(),
4723                                  OrigAlign);
4724       AddToWorkList(N);
4725       CombineTo(N0.getNode(),
4726                 DAG.getNode(ISD::BITCAST, N0.getDebugLoc(),
4727                             N0.getValueType(), Load),
4728                 Load.getValue(1));
4729       return Load;
4730     }
4731   }
4732
4733   // fold (bitconvert (fneg x)) -> (xor (bitconvert x), signbit)
4734   // fold (bitconvert (fabs x)) -> (and (bitconvert x), (not signbit))
4735   // This often reduces constant pool loads.
4736   if ((N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FABS) &&
4737       N0.getNode()->hasOneUse() && VT.isInteger() && !VT.isVector()) {
4738     SDValue NewConv = DAG.getNode(ISD::BITCAST, N0.getDebugLoc(), VT,
4739                                   N0.getOperand(0));
4740     AddToWorkList(NewConv.getNode());
4741
4742     APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
4743     if (N0.getOpcode() == ISD::FNEG)
4744       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
4745                          NewConv, DAG.getConstant(SignBit, VT));
4746     assert(N0.getOpcode() == ISD::FABS);
4747     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4748                        NewConv, DAG.getConstant(~SignBit, VT));
4749   }
4750
4751   // fold (bitconvert (fcopysign cst, x)) ->
4752   //         (or (and (bitconvert x), sign), (and cst, (not sign)))
4753   // Note that we don't handle (copysign x, cst) because this can always be
4754   // folded to an fneg or fabs.
4755   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse() &&
4756       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
4757       VT.isInteger() && !VT.isVector()) {
4758     unsigned OrigXWidth = N0.getOperand(1).getValueType().getSizeInBits();
4759     EVT IntXVT = EVT::getIntegerVT(*DAG.getContext(), OrigXWidth);
4760     if (isTypeLegal(IntXVT)) {
4761       SDValue X = DAG.getNode(ISD::BITCAST, N0.getDebugLoc(),
4762                               IntXVT, N0.getOperand(1));
4763       AddToWorkList(X.getNode());
4764
4765       // If X has a different width than the result/lhs, sext it or truncate it.
4766       unsigned VTWidth = VT.getSizeInBits();
4767       if (OrigXWidth < VTWidth) {
4768         X = DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, X);
4769         AddToWorkList(X.getNode());
4770       } else if (OrigXWidth > VTWidth) {
4771         // To get the sign bit in the right place, we have to shift it right
4772         // before truncating.
4773         X = DAG.getNode(ISD::SRL, X.getDebugLoc(),
4774                         X.getValueType(), X,
4775                         DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
4776         AddToWorkList(X.getNode());
4777         X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
4778         AddToWorkList(X.getNode());
4779       }
4780
4781       APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
4782       X = DAG.getNode(ISD::AND, X.getDebugLoc(), VT,
4783                       X, DAG.getConstant(SignBit, VT));
4784       AddToWorkList(X.getNode());
4785
4786       SDValue Cst = DAG.getNode(ISD::BITCAST, N0.getDebugLoc(),
4787                                 VT, N0.getOperand(0));
4788       Cst = DAG.getNode(ISD::AND, Cst.getDebugLoc(), VT,
4789                         Cst, DAG.getConstant(~SignBit, VT));
4790       AddToWorkList(Cst.getNode());
4791
4792       return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, X, Cst);
4793     }
4794   }
4795
4796   // bitconvert(build_pair(ld, ld)) -> ld iff load locations are consecutive.
4797   if (N0.getOpcode() == ISD::BUILD_PAIR) {
4798     SDValue CombineLD = CombineConsecutiveLoads(N0.getNode(), VT);
4799     if (CombineLD.getNode())
4800       return CombineLD;
4801   }
4802
4803   return SDValue();
4804 }
4805
4806 SDValue DAGCombiner::visitBUILD_PAIR(SDNode *N) {
4807   EVT VT = N->getValueType(0);
4808   return CombineConsecutiveLoads(N, VT);
4809 }
4810
4811 /// ConstantFoldBITCASTofBUILD_VECTOR - We know that BV is a build_vector
4812 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
4813 /// destination element value type.
4814 SDValue DAGCombiner::
4815 ConstantFoldBITCASTofBUILD_VECTOR(SDNode *BV, EVT DstEltVT) {
4816   EVT SrcEltVT = BV->getValueType(0).getVectorElementType();
4817
4818   // If this is already the right type, we're done.
4819   if (SrcEltVT == DstEltVT) return SDValue(BV, 0);
4820
4821   unsigned SrcBitSize = SrcEltVT.getSizeInBits();
4822   unsigned DstBitSize = DstEltVT.getSizeInBits();
4823
4824   // If this is a conversion of N elements of one type to N elements of another
4825   // type, convert each element.  This handles FP<->INT cases.
4826   if (SrcBitSize == DstBitSize) {
4827     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
4828                               BV->getValueType(0).getVectorNumElements());
4829
4830     // Due to the FP element handling below calling this routine recursively,
4831     // we can end up with a scalar-to-vector node here.
4832     if (BV->getOpcode() == ISD::SCALAR_TO_VECTOR)
4833       return DAG.getNode(ISD::SCALAR_TO_VECTOR, BV->getDebugLoc(), VT,
4834                          DAG.getNode(ISD::BITCAST, BV->getDebugLoc(),
4835                                      DstEltVT, BV->getOperand(0)));
4836
4837     SmallVector<SDValue, 8> Ops;
4838     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
4839       SDValue Op = BV->getOperand(i);
4840       // If the vector element type is not legal, the BUILD_VECTOR operands
4841       // are promoted and implicitly truncated.  Make that explicit here.
4842       if (Op.getValueType() != SrcEltVT)
4843         Op = DAG.getNode(ISD::TRUNCATE, BV->getDebugLoc(), SrcEltVT, Op);
4844       Ops.push_back(DAG.getNode(ISD::BITCAST, BV->getDebugLoc(),
4845                                 DstEltVT, Op));
4846       AddToWorkList(Ops.back().getNode());
4847     }
4848     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4849                        &Ops[0], Ops.size());
4850   }
4851
4852   // Otherwise, we're growing or shrinking the elements.  To avoid having to
4853   // handle annoying details of growing/shrinking FP values, we convert them to
4854   // int first.
4855   if (SrcEltVT.isFloatingPoint()) {
4856     // Convert the input float vector to a int vector where the elements are the
4857     // same sizes.
4858     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
4859     EVT IntVT = EVT::getIntegerVT(*DAG.getContext(), SrcEltVT.getSizeInBits());
4860     BV = ConstantFoldBITCASTofBUILD_VECTOR(BV, IntVT).getNode();
4861     SrcEltVT = IntVT;
4862   }
4863
4864   // Now we know the input is an integer vector.  If the output is a FP type,
4865   // convert to integer first, then to FP of the right size.
4866   if (DstEltVT.isFloatingPoint()) {
4867     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
4868     EVT TmpVT = EVT::getIntegerVT(*DAG.getContext(), DstEltVT.getSizeInBits());
4869     SDNode *Tmp = ConstantFoldBITCASTofBUILD_VECTOR(BV, TmpVT).getNode();
4870
4871     // Next, convert to FP elements of the same size.
4872     return ConstantFoldBITCASTofBUILD_VECTOR(Tmp, DstEltVT);
4873   }
4874
4875   // Okay, we know the src/dst types are both integers of differing types.
4876   // Handling growing first.
4877   assert(SrcEltVT.isInteger() && DstEltVT.isInteger());
4878   if (SrcBitSize < DstBitSize) {
4879     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
4880
4881     SmallVector<SDValue, 8> Ops;
4882     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
4883          i += NumInputsPerOutput) {
4884       bool isLE = TLI.isLittleEndian();
4885       APInt NewBits = APInt(DstBitSize, 0);
4886       bool EltIsUndef = true;
4887       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
4888         // Shift the previously computed bits over.
4889         NewBits <<= SrcBitSize;
4890         SDValue Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
4891         if (Op.getOpcode() == ISD::UNDEF) continue;
4892         EltIsUndef = false;
4893
4894         NewBits |= cast<ConstantSDNode>(Op)->getAPIntValue().
4895                    zextOrTrunc(SrcBitSize).zext(DstBitSize);
4896       }
4897
4898       if (EltIsUndef)
4899         Ops.push_back(DAG.getUNDEF(DstEltVT));
4900       else
4901         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
4902     }
4903
4904     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT, Ops.size());
4905     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4906                        &Ops[0], Ops.size());
4907   }
4908
4909   // Finally, this must be the case where we are shrinking elements: each input
4910   // turns into multiple outputs.
4911   bool isS2V = ISD::isScalarToVector(BV);
4912   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
4913   EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
4914                             NumOutputsPerInput*BV->getNumOperands());
4915   SmallVector<SDValue, 8> Ops;
4916
4917   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
4918     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
4919       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
4920         Ops.push_back(DAG.getUNDEF(DstEltVT));
4921       continue;
4922     }
4923
4924     APInt OpVal = cast<ConstantSDNode>(BV->getOperand(i))->
4925                   getAPIntValue().zextOrTrunc(SrcBitSize);
4926
4927     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
4928       APInt ThisVal = OpVal.trunc(DstBitSize);
4929       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
4930       if (isS2V && i == 0 && j == 0 && ThisVal.zext(SrcBitSize) == OpVal)
4931         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
4932         return DAG.getNode(ISD::SCALAR_TO_VECTOR, BV->getDebugLoc(), VT,
4933                            Ops[0]);
4934       OpVal = OpVal.lshr(DstBitSize);
4935     }
4936
4937     // For big endian targets, swap the order of the pieces of each element.
4938     if (TLI.isBigEndian())
4939       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
4940   }
4941
4942   return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4943                      &Ops[0], Ops.size());
4944 }
4945
4946 SDValue DAGCombiner::visitFADD(SDNode *N) {
4947   SDValue N0 = N->getOperand(0);
4948   SDValue N1 = N->getOperand(1);
4949   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4950   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4951   EVT VT = N->getValueType(0);
4952
4953   // fold vector ops
4954   if (VT.isVector()) {
4955     SDValue FoldedVOp = SimplifyVBinOp(N);
4956     if (FoldedVOp.getNode()) return FoldedVOp;
4957   }
4958
4959   // fold (fadd c1, c2) -> (fadd c1, c2)
4960   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4961     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N1);
4962   // canonicalize constant to RHS
4963   if (N0CFP && !N1CFP)
4964     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N1, N0);
4965   // fold (fadd A, 0) -> A
4966   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4967     return N0;
4968   // fold (fadd A, (fneg B)) -> (fsub A, B)
4969   if (isNegatibleForFree(N1, LegalOperations) == 2)
4970     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0,
4971                        GetNegatedExpression(N1, DAG, LegalOperations));
4972   // fold (fadd (fneg A), B) -> (fsub B, A)
4973   if (isNegatibleForFree(N0, LegalOperations) == 2)
4974     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N1,
4975                        GetNegatedExpression(N0, DAG, LegalOperations));
4976
4977   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
4978   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
4979       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
4980     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0.getOperand(0),
4981                        DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
4982                                    N0.getOperand(1), N1));
4983
4984   return SDValue();
4985 }
4986
4987 SDValue DAGCombiner::visitFSUB(SDNode *N) {
4988   SDValue N0 = N->getOperand(0);
4989   SDValue N1 = N->getOperand(1);
4990   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4991   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4992   EVT VT = N->getValueType(0);
4993
4994   // fold vector ops
4995   if (VT.isVector()) {
4996     SDValue FoldedVOp = SimplifyVBinOp(N);
4997     if (FoldedVOp.getNode()) return FoldedVOp;
4998   }
4999
5000   // fold (fsub c1, c2) -> c1-c2
5001   if (N0CFP && N1CFP && VT != MVT::ppcf128)
5002     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0, N1);
5003   // fold (fsub A, 0) -> A
5004   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
5005     return N0;
5006   // fold (fsub 0, B) -> -B
5007   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
5008     if (isNegatibleForFree(N1, LegalOperations))
5009       return GetNegatedExpression(N1, DAG, LegalOperations);
5010     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
5011       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N1);
5012   }
5013   // fold (fsub A, (fneg B)) -> (fadd A, B)
5014   if (isNegatibleForFree(N1, LegalOperations))
5015     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0,
5016                        GetNegatedExpression(N1, DAG, LegalOperations));
5017
5018   return SDValue();
5019 }
5020
5021 SDValue DAGCombiner::visitFMUL(SDNode *N) {
5022   SDValue N0 = N->getOperand(0);
5023   SDValue N1 = N->getOperand(1);
5024   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5025   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
5026   EVT VT = N->getValueType(0);
5027
5028   // fold vector ops
5029   if (VT.isVector()) {
5030     SDValue FoldedVOp = SimplifyVBinOp(N);
5031     if (FoldedVOp.getNode()) return FoldedVOp;
5032   }
5033
5034   // fold (fmul c1, c2) -> c1*c2
5035   if (N0CFP && N1CFP && VT != MVT::ppcf128)
5036     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0, N1);
5037   // canonicalize constant to RHS
5038   if (N0CFP && !N1CFP)
5039     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N1, N0);
5040   // fold (fmul A, 0) -> 0
5041   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
5042     return N1;
5043   // fold (fmul A, 0) -> 0, vector edition.
5044   if (UnsafeFPMath && ISD::isBuildVectorAllZeros(N1.getNode()))
5045     return N1;
5046   // fold (fmul X, 2.0) -> (fadd X, X)
5047   if (N1CFP && N1CFP->isExactlyValue(+2.0))
5048     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N0);
5049   // fold (fmul X, -1.0) -> (fneg X)
5050   if (N1CFP && N1CFP->isExactlyValue(-1.0))
5051     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
5052       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N0);
5053
5054   // fold (fmul (fneg X), (fneg Y)) -> (fmul X, Y)
5055   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
5056     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
5057       // Both can be negated for free, check to see if at least one is cheaper
5058       // negated.
5059       if (LHSNeg == 2 || RHSNeg == 2)
5060         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5061                            GetNegatedExpression(N0, DAG, LegalOperations),
5062                            GetNegatedExpression(N1, DAG, LegalOperations));
5063     }
5064   }
5065
5066   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
5067   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
5068       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
5069     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0.getOperand(0),
5070                        DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
5071                                    N0.getOperand(1), N1));
5072
5073   return SDValue();
5074 }
5075
5076 SDValue DAGCombiner::visitFDIV(SDNode *N) {
5077   SDValue N0 = N->getOperand(0);
5078   SDValue N1 = N->getOperand(1);
5079   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5080   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
5081   EVT VT = N->getValueType(0);
5082
5083   // fold vector ops
5084   if (VT.isVector()) {
5085     SDValue FoldedVOp = SimplifyVBinOp(N);
5086     if (FoldedVOp.getNode()) return FoldedVOp;
5087   }
5088
5089   // fold (fdiv c1, c2) -> c1/c2
5090   if (N0CFP && N1CFP && VT != MVT::ppcf128)
5091     return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT, N0, N1);
5092
5093
5094   // (fdiv (fneg X), (fneg Y)) -> (fdiv X, Y)
5095   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
5096     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
5097       // Both can be negated for free, check to see if at least one is cheaper
5098       // negated.
5099       if (LHSNeg == 2 || RHSNeg == 2)
5100         return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT,
5101                            GetNegatedExpression(N0, DAG, LegalOperations),
5102                            GetNegatedExpression(N1, DAG, LegalOperations));
5103     }
5104   }
5105
5106   return SDValue();
5107 }
5108
5109 SDValue DAGCombiner::visitFREM(SDNode *N) {
5110   SDValue N0 = N->getOperand(0);
5111   SDValue N1 = N->getOperand(1);
5112   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5113   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
5114   EVT VT = N->getValueType(0);
5115
5116   // fold (frem c1, c2) -> fmod(c1,c2)
5117   if (N0CFP && N1CFP && VT != MVT::ppcf128)
5118     return DAG.getNode(ISD::FREM, N->getDebugLoc(), VT, N0, N1);
5119
5120   return SDValue();
5121 }
5122
5123 SDValue DAGCombiner::visitFCOPYSIGN(SDNode *N) {
5124   SDValue N0 = N->getOperand(0);
5125   SDValue N1 = N->getOperand(1);
5126   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5127   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
5128   EVT VT = N->getValueType(0);
5129
5130   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
5131     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT, N0, N1);
5132
5133   if (N1CFP) {
5134     const APFloat& V = N1CFP->getValueAPF();
5135     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
5136     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
5137     if (!V.isNegative()) {
5138       if (!LegalOperations || TLI.isOperationLegal(ISD::FABS, VT))
5139         return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
5140     } else {
5141       if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
5142         return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT,
5143                            DAG.getNode(ISD::FABS, N0.getDebugLoc(), VT, N0));
5144     }
5145   }
5146
5147   // copysign(fabs(x), y) -> copysign(x, y)
5148   // copysign(fneg(x), y) -> copysign(x, y)
5149   // copysign(copysign(x,z), y) -> copysign(x, y)
5150   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
5151       N0.getOpcode() == ISD::FCOPYSIGN)
5152     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
5153                        N0.getOperand(0), N1);
5154
5155   // copysign(x, abs(y)) -> abs(x)
5156   if (N1.getOpcode() == ISD::FABS)
5157     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
5158
5159   // copysign(x, copysign(y,z)) -> copysign(x, z)
5160   if (N1.getOpcode() == ISD::FCOPYSIGN)
5161     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
5162                        N0, N1.getOperand(1));
5163
5164   // copysign(x, fp_extend(y)) -> copysign(x, y)
5165   // copysign(x, fp_round(y)) -> copysign(x, y)
5166   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
5167     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
5168                        N0, N1.getOperand(0));
5169
5170   return SDValue();
5171 }
5172
5173 SDValue DAGCombiner::visitSINT_TO_FP(SDNode *N) {
5174   SDValue N0 = N->getOperand(0);
5175   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
5176   EVT VT = N->getValueType(0);
5177   EVT OpVT = N0.getValueType();
5178
5179   // fold (sint_to_fp c1) -> c1fp
5180   if (N0C && OpVT != MVT::ppcf128 &&
5181       // ...but only if the target supports immediate floating-point values
5182       (Level == llvm::Unrestricted || TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT)))
5183     return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
5184
5185   // If the input is a legal type, and SINT_TO_FP is not legal on this target,
5186   // but UINT_TO_FP is legal on this target, try to convert.
5187   if (!TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT) &&
5188       TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT)) {
5189     // If the sign bit is known to be zero, we can change this to UINT_TO_FP.
5190     if (DAG.SignBitIsZero(N0))
5191       return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
5192   }
5193
5194   return SDValue();
5195 }
5196
5197 SDValue DAGCombiner::visitUINT_TO_FP(SDNode *N) {
5198   SDValue N0 = N->getOperand(0);
5199   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
5200   EVT VT = N->getValueType(0);
5201   EVT OpVT = N0.getValueType();
5202
5203   // fold (uint_to_fp c1) -> c1fp
5204   if (N0C && OpVT != MVT::ppcf128 &&
5205       // ...but only if the target supports immediate floating-point values
5206       (Level == llvm::Unrestricted || TLI.isOperationLegalOrCustom(llvm::ISD::ConstantFP, VT)))
5207     return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
5208
5209   // If the input is a legal type, and UINT_TO_FP is not legal on this target,
5210   // but SINT_TO_FP is legal on this target, try to convert.
5211   if (!TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT) &&
5212       TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT)) {
5213     // If the sign bit is known to be zero, we can change this to SINT_TO_FP.
5214     if (DAG.SignBitIsZero(N0))
5215       return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
5216   }
5217
5218   return SDValue();
5219 }
5220
5221 SDValue DAGCombiner::visitFP_TO_SINT(SDNode *N) {
5222   SDValue N0 = N->getOperand(0);
5223   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5224   EVT VT = N->getValueType(0);
5225
5226   // fold (fp_to_sint c1fp) -> c1
5227   if (N0CFP)
5228     return DAG.getNode(ISD::FP_TO_SINT, N->getDebugLoc(), VT, N0);
5229
5230   return SDValue();
5231 }
5232
5233 SDValue DAGCombiner::visitFP_TO_UINT(SDNode *N) {
5234   SDValue N0 = N->getOperand(0);
5235   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5236   EVT VT = N->getValueType(0);
5237
5238   // fold (fp_to_uint c1fp) -> c1
5239   if (N0CFP && VT != MVT::ppcf128)
5240     return DAG.getNode(ISD::FP_TO_UINT, N->getDebugLoc(), VT, N0);
5241
5242   return SDValue();
5243 }
5244
5245 SDValue DAGCombiner::visitFP_ROUND(SDNode *N) {
5246   SDValue N0 = N->getOperand(0);
5247   SDValue N1 = N->getOperand(1);
5248   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5249   EVT VT = N->getValueType(0);
5250
5251   // fold (fp_round c1fp) -> c1fp
5252   if (N0CFP && N0.getValueType() != MVT::ppcf128)
5253     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0, N1);
5254
5255   // fold (fp_round (fp_extend x)) -> x
5256   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
5257     return N0.getOperand(0);
5258
5259   // fold (fp_round (fp_round x)) -> (fp_round x)
5260   if (N0.getOpcode() == ISD::FP_ROUND) {
5261     // This is a value preserving truncation if both round's are.
5262     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
5263                    N0.getNode()->getConstantOperandVal(1) == 1;
5264     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0.getOperand(0),
5265                        DAG.getIntPtrConstant(IsTrunc));
5266   }
5267
5268   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
5269   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse()) {
5270     SDValue Tmp = DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(), VT,
5271                               N0.getOperand(0), N1);
5272     AddToWorkList(Tmp.getNode());
5273     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
5274                        Tmp, N0.getOperand(1));
5275   }
5276
5277   return SDValue();
5278 }
5279
5280 SDValue DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
5281   SDValue N0 = N->getOperand(0);
5282   EVT VT = N->getValueType(0);
5283   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
5284   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5285
5286   // fold (fp_round_inreg c1fp) -> c1fp
5287   if (N0CFP && isTypeLegal(EVT)) {
5288     SDValue Round = DAG.getConstantFP(*N0CFP->getConstantFPValue(), EVT);
5289     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, Round);
5290   }
5291
5292   return SDValue();
5293 }
5294
5295 SDValue DAGCombiner::visitFP_EXTEND(SDNode *N) {
5296   SDValue N0 = N->getOperand(0);
5297   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5298   EVT VT = N->getValueType(0);
5299
5300   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
5301   if (N->hasOneUse() &&
5302       N->use_begin()->getOpcode() == ISD::FP_ROUND)
5303     return SDValue();
5304
5305   // fold (fp_extend c1fp) -> c1fp
5306   if (N0CFP && VT != MVT::ppcf128)
5307     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, N0);
5308
5309   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
5310   // value of X.
5311   if (N0.getOpcode() == ISD::FP_ROUND
5312       && N0.getNode()->getConstantOperandVal(1) == 1) {
5313     SDValue In = N0.getOperand(0);
5314     if (In.getValueType() == VT) return In;
5315     if (VT.bitsLT(In.getValueType()))
5316       return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT,
5317                          In, N0.getOperand(1));
5318     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, In);
5319   }
5320
5321   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
5322   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
5323       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
5324        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
5325     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
5326     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
5327                                      LN0->getChain(),
5328                                      LN0->getBasePtr(), LN0->getPointerInfo(),
5329                                      N0.getValueType(),
5330                                      LN0->isVolatile(), LN0->isNonTemporal(),
5331                                      LN0->getAlignment());
5332     CombineTo(N, ExtLoad);
5333     CombineTo(N0.getNode(),
5334               DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(),
5335                           N0.getValueType(), ExtLoad, DAG.getIntPtrConstant(1)),
5336               ExtLoad.getValue(1));
5337     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5338   }
5339
5340   return SDValue();
5341 }
5342
5343 SDValue DAGCombiner::visitFNEG(SDNode *N) {
5344   SDValue N0 = N->getOperand(0);
5345   EVT VT = N->getValueType(0);
5346
5347   if (isNegatibleForFree(N0, LegalOperations))
5348     return GetNegatedExpression(N0, DAG, LegalOperations);
5349
5350   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
5351   // constant pool values.
5352   if (N0.getOpcode() == ISD::BITCAST &&
5353       !VT.isVector() &&
5354       N0.getNode()->hasOneUse() &&
5355       N0.getOperand(0).getValueType().isInteger()) {
5356     SDValue Int = N0.getOperand(0);
5357     EVT IntVT = Int.getValueType();
5358     if (IntVT.isInteger() && !IntVT.isVector()) {
5359       Int = DAG.getNode(ISD::XOR, N0.getDebugLoc(), IntVT, Int,
5360               DAG.getConstant(APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
5361       AddToWorkList(Int.getNode());
5362       return DAG.getNode(ISD::BITCAST, N->getDebugLoc(),
5363                          VT, Int);
5364     }
5365   }
5366
5367   return SDValue();
5368 }
5369
5370 SDValue DAGCombiner::visitFABS(SDNode *N) {
5371   SDValue N0 = N->getOperand(0);
5372   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
5373   EVT VT = N->getValueType(0);
5374
5375   // fold (fabs c1) -> fabs(c1)
5376   if (N0CFP && VT != MVT::ppcf128)
5377     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
5378   // fold (fabs (fabs x)) -> (fabs x)
5379   if (N0.getOpcode() == ISD::FABS)
5380     return N->getOperand(0);
5381   // fold (fabs (fneg x)) -> (fabs x)
5382   // fold (fabs (fcopysign x, y)) -> (fabs x)
5383   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
5384     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0.getOperand(0));
5385
5386   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
5387   // constant pool values.
5388   if (N0.getOpcode() == ISD::BITCAST && N0.getNode()->hasOneUse() &&
5389       N0.getOperand(0).getValueType().isInteger() &&
5390       !N0.getOperand(0).getValueType().isVector()) {
5391     SDValue Int = N0.getOperand(0);
5392     EVT IntVT = Int.getValueType();
5393     if (IntVT.isInteger() && !IntVT.isVector()) {
5394       Int = DAG.getNode(ISD::AND, N0.getDebugLoc(), IntVT, Int,
5395              DAG.getConstant(~APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
5396       AddToWorkList(Int.getNode());
5397       return DAG.getNode(ISD::BITCAST, N->getDebugLoc(),
5398                          N->getValueType(0), Int);
5399     }
5400   }
5401
5402   return SDValue();
5403 }
5404
5405 SDValue DAGCombiner::visitBRCOND(SDNode *N) {
5406   SDValue Chain = N->getOperand(0);
5407   SDValue N1 = N->getOperand(1);
5408   SDValue N2 = N->getOperand(2);
5409
5410   // If N is a constant we could fold this into a fallthrough or unconditional
5411   // branch. However that doesn't happen very often in normal code, because
5412   // Instcombine/SimplifyCFG should have handled the available opportunities.
5413   // If we did this folding here, it would be necessary to update the
5414   // MachineBasicBlock CFG, which is awkward.
5415
5416   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
5417   // on the target.
5418   if (N1.getOpcode() == ISD::SETCC &&
5419       TLI.isOperationLegalOrCustom(ISD::BR_CC, MVT::Other)) {
5420     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
5421                        Chain, N1.getOperand(2),
5422                        N1.getOperand(0), N1.getOperand(1), N2);
5423   }
5424
5425   if ((N1.hasOneUse() && N1.getOpcode() == ISD::SRL) ||
5426       ((N1.getOpcode() == ISD::TRUNCATE && N1.hasOneUse()) &&
5427        (N1.getOperand(0).hasOneUse() &&
5428         N1.getOperand(0).getOpcode() == ISD::SRL))) {
5429     SDNode *Trunc = 0;
5430     if (N1.getOpcode() == ISD::TRUNCATE) {
5431       // Look pass the truncate.
5432       Trunc = N1.getNode();
5433       N1 = N1.getOperand(0);
5434     }
5435
5436     // Match this pattern so that we can generate simpler code:
5437     //
5438     //   %a = ...
5439     //   %b = and i32 %a, 2
5440     //   %c = srl i32 %b, 1
5441     //   brcond i32 %c ...
5442     //
5443     // into
5444     //
5445     //   %a = ...
5446     //   %b = and i32 %a, 2
5447     //   %c = setcc eq %b, 0
5448     //   brcond %c ...
5449     //
5450     // This applies only when the AND constant value has one bit set and the
5451     // SRL constant is equal to the log2 of the AND constant. The back-end is
5452     // smart enough to convert the result into a TEST/JMP sequence.
5453     SDValue Op0 = N1.getOperand(0);
5454     SDValue Op1 = N1.getOperand(1);
5455
5456     if (Op0.getOpcode() == ISD::AND &&
5457         Op1.getOpcode() == ISD::Constant) {
5458       SDValue AndOp1 = Op0.getOperand(1);
5459
5460       if (AndOp1.getOpcode() == ISD::Constant) {
5461         const APInt &AndConst = cast<ConstantSDNode>(AndOp1)->getAPIntValue();
5462
5463         if (AndConst.isPowerOf2() &&
5464             cast<ConstantSDNode>(Op1)->getAPIntValue()==AndConst.logBase2()) {
5465           SDValue SetCC =
5466             DAG.getSetCC(N->getDebugLoc(),
5467                          TLI.getSetCCResultType(Op0.getValueType()),
5468                          Op0, DAG.getConstant(0, Op0.getValueType()),
5469                          ISD::SETNE);
5470
5471           SDValue NewBRCond = DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5472                                           MVT::Other, Chain, SetCC, N2);
5473           // Don't add the new BRCond into the worklist or else SimplifySelectCC
5474           // will convert it back to (X & C1) >> C2.
5475           CombineTo(N, NewBRCond, false);
5476           // Truncate is dead.
5477           if (Trunc) {
5478             removeFromWorkList(Trunc);
5479             DAG.DeleteNode(Trunc);
5480           }
5481           // Replace the uses of SRL with SETCC
5482           WorkListRemover DeadNodes(*this);
5483           DAG.ReplaceAllUsesOfValueWith(N1, SetCC, &DeadNodes);
5484           removeFromWorkList(N1.getNode());
5485           DAG.DeleteNode(N1.getNode());
5486           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5487         }
5488       }
5489     }
5490
5491     if (Trunc)
5492       // Restore N1 if the above transformation doesn't match.
5493       N1 = N->getOperand(1);
5494   }
5495
5496   // Transform br(xor(x, y)) -> br(x != y)
5497   // Transform br(xor(xor(x,y), 1)) -> br (x == y)
5498   if (N1.hasOneUse() && N1.getOpcode() == ISD::XOR) {
5499     SDNode *TheXor = N1.getNode();
5500     SDValue Op0 = TheXor->getOperand(0);
5501     SDValue Op1 = TheXor->getOperand(1);
5502     if (Op0.getOpcode() == Op1.getOpcode()) {
5503       // Avoid missing important xor optimizations.
5504       SDValue Tmp = visitXOR(TheXor);
5505       if (Tmp.getNode() && Tmp.getNode() != TheXor) {
5506         DEBUG(dbgs() << "\nReplacing.8 ";
5507               TheXor->dump(&DAG);
5508               dbgs() << "\nWith: ";
5509               Tmp.getNode()->dump(&DAG);
5510               dbgs() << '\n');
5511         WorkListRemover DeadNodes(*this);
5512         DAG.ReplaceAllUsesOfValueWith(N1, Tmp, &DeadNodes);
5513         removeFromWorkList(TheXor);
5514         DAG.DeleteNode(TheXor);
5515         return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5516                            MVT::Other, Chain, Tmp, N2);
5517       }
5518     }
5519
5520     if (Op0.getOpcode() != ISD::SETCC && Op1.getOpcode() != ISD::SETCC) {
5521       bool Equal = false;
5522       if (ConstantSDNode *RHSCI = dyn_cast<ConstantSDNode>(Op0))
5523         if (RHSCI->getAPIntValue() == 1 && Op0.hasOneUse() &&
5524             Op0.getOpcode() == ISD::XOR) {
5525           TheXor = Op0.getNode();
5526           Equal = true;
5527         }
5528
5529       EVT SetCCVT = N1.getValueType();
5530       if (LegalTypes)
5531         SetCCVT = TLI.getSetCCResultType(SetCCVT);
5532       SDValue SetCC = DAG.getSetCC(TheXor->getDebugLoc(),
5533                                    SetCCVT,
5534                                    Op0, Op1,
5535                                    Equal ? ISD::SETEQ : ISD::SETNE);
5536       // Replace the uses of XOR with SETCC
5537       WorkListRemover DeadNodes(*this);
5538       DAG.ReplaceAllUsesOfValueWith(N1, SetCC, &DeadNodes);
5539       removeFromWorkList(N1.getNode());
5540       DAG.DeleteNode(N1.getNode());
5541       return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5542                          MVT::Other, Chain, SetCC, N2);
5543     }
5544   }
5545
5546   return SDValue();
5547 }
5548
5549 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
5550 //
5551 SDValue DAGCombiner::visitBR_CC(SDNode *N) {
5552   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
5553   SDValue CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
5554
5555   // If N is a constant we could fold this into a fallthrough or unconditional
5556   // branch. However that doesn't happen very often in normal code, because
5557   // Instcombine/SimplifyCFG should have handled the available opportunities.
5558   // If we did this folding here, it would be necessary to update the
5559   // MachineBasicBlock CFG, which is awkward.
5560
5561   // Use SimplifySetCC to simplify SETCC's.
5562   SDValue Simp = SimplifySetCC(TLI.getSetCCResultType(CondLHS.getValueType()),
5563                                CondLHS, CondRHS, CC->get(), N->getDebugLoc(),
5564                                false);
5565   if (Simp.getNode()) AddToWorkList(Simp.getNode());
5566
5567   // fold to a simpler setcc
5568   if (Simp.getNode() && Simp.getOpcode() == ISD::SETCC)
5569     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
5570                        N->getOperand(0), Simp.getOperand(2),
5571                        Simp.getOperand(0), Simp.getOperand(1),
5572                        N->getOperand(4));
5573
5574   return SDValue();
5575 }
5576
5577 /// CombineToPreIndexedLoadStore - Try turning a load / store into a
5578 /// pre-indexed load / store when the base pointer is an add or subtract
5579 /// and it has other uses besides the load / store. After the
5580 /// transformation, the new indexed load / store has effectively folded
5581 /// the add / subtract in and all of its other uses are redirected to the
5582 /// new load / store.
5583 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
5584   if (!LegalOperations)
5585     return false;
5586
5587   bool isLoad = true;
5588   SDValue Ptr;
5589   EVT VT;
5590   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
5591     if (LD->isIndexed())
5592       return false;
5593     VT = LD->getMemoryVT();
5594     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
5595         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
5596       return false;
5597     Ptr = LD->getBasePtr();
5598   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
5599     if (ST->isIndexed())
5600       return false;
5601     VT = ST->getMemoryVT();
5602     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
5603         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
5604       return false;
5605     Ptr = ST->getBasePtr();
5606     isLoad = false;
5607   } else {
5608     return false;
5609   }
5610
5611   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
5612   // out.  There is no reason to make this a preinc/predec.
5613   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
5614       Ptr.getNode()->hasOneUse())
5615     return false;
5616
5617   // Ask the target to do addressing mode selection.
5618   SDValue BasePtr;
5619   SDValue Offset;
5620   ISD::MemIndexedMode AM = ISD::UNINDEXED;
5621   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
5622     return false;
5623   // Don't create a indexed load / store with zero offset.
5624   if (isa<ConstantSDNode>(Offset) &&
5625       cast<ConstantSDNode>(Offset)->isNullValue())
5626     return false;
5627
5628   // Try turning it into a pre-indexed load / store except when:
5629   // 1) The new base ptr is a frame index.
5630   // 2) If N is a store and the new base ptr is either the same as or is a
5631   //    predecessor of the value being stored.
5632   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
5633   //    that would create a cycle.
5634   // 4) All uses are load / store ops that use it as old base ptr.
5635
5636   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
5637   // (plus the implicit offset) to a register to preinc anyway.
5638   if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
5639     return false;
5640
5641   // Check #2.
5642   if (!isLoad) {
5643     SDValue Val = cast<StoreSDNode>(N)->getValue();
5644     if (Val == BasePtr || BasePtr.getNode()->isPredecessorOf(Val.getNode()))
5645       return false;
5646   }
5647
5648   // Now check for #3 and #4.
5649   bool RealUse = false;
5650   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
5651          E = Ptr.getNode()->use_end(); I != E; ++I) {
5652     SDNode *Use = *I;
5653     if (Use == N)
5654       continue;
5655     if (Use->isPredecessorOf(N))
5656       return false;
5657
5658     if (!((Use->getOpcode() == ISD::LOAD &&
5659            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
5660           (Use->getOpcode() == ISD::STORE &&
5661            cast<StoreSDNode>(Use)->getBasePtr() == Ptr)))
5662       RealUse = true;
5663   }
5664
5665   if (!RealUse)
5666     return false;
5667
5668   SDValue Result;
5669   if (isLoad)
5670     Result = DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
5671                                 BasePtr, Offset, AM);
5672   else
5673     Result = DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
5674                                  BasePtr, Offset, AM);
5675   ++PreIndexedNodes;
5676   ++NodesCombined;
5677   DEBUG(dbgs() << "\nReplacing.4 ";
5678         N->dump(&DAG);
5679         dbgs() << "\nWith: ";
5680         Result.getNode()->dump(&DAG);
5681         dbgs() << '\n');
5682   WorkListRemover DeadNodes(*this);
5683   if (isLoad) {
5684     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
5685                                   &DeadNodes);
5686     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
5687                                   &DeadNodes);
5688   } else {
5689     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
5690                                   &DeadNodes);
5691   }
5692
5693   // Finally, since the node is now dead, remove it from the graph.
5694   DAG.DeleteNode(N);
5695
5696   // Replace the uses of Ptr with uses of the updated base value.
5697   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
5698                                 &DeadNodes);
5699   removeFromWorkList(Ptr.getNode());
5700   DAG.DeleteNode(Ptr.getNode());
5701
5702   return true;
5703 }
5704
5705 /// CombineToPostIndexedLoadStore - Try to combine a load / store with a
5706 /// add / sub of the base pointer node into a post-indexed load / store.
5707 /// The transformation folded the add / subtract into the new indexed
5708 /// load / store effectively and all of its uses are redirected to the
5709 /// new load / store.
5710 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
5711   if (!LegalOperations)
5712     return false;
5713
5714   bool isLoad = true;
5715   SDValue Ptr;
5716   EVT VT;
5717   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
5718     if (LD->isIndexed())
5719       return false;
5720     VT = LD->getMemoryVT();
5721     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
5722         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
5723       return false;
5724     Ptr = LD->getBasePtr();
5725   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
5726     if (ST->isIndexed())
5727       return false;
5728     VT = ST->getMemoryVT();
5729     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
5730         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
5731       return false;
5732     Ptr = ST->getBasePtr();
5733     isLoad = false;
5734   } else {
5735     return false;
5736   }
5737
5738   if (Ptr.getNode()->hasOneUse())
5739     return false;
5740
5741   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
5742          E = Ptr.getNode()->use_end(); I != E; ++I) {
5743     SDNode *Op = *I;
5744     if (Op == N ||
5745         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
5746       continue;
5747
5748     SDValue BasePtr;
5749     SDValue Offset;
5750     ISD::MemIndexedMode AM = ISD::UNINDEXED;
5751     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
5752       // Don't create a indexed load / store with zero offset.
5753       if (isa<ConstantSDNode>(Offset) &&
5754           cast<ConstantSDNode>(Offset)->isNullValue())
5755         continue;
5756
5757       // Try turning it into a post-indexed load / store except when
5758       // 1) All uses are load / store ops that use it as base ptr.
5759       // 2) Op must be independent of N, i.e. Op is neither a predecessor
5760       //    nor a successor of N. Otherwise, if Op is folded that would
5761       //    create a cycle.
5762
5763       if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
5764         continue;
5765
5766       // Check for #1.
5767       bool TryNext = false;
5768       for (SDNode::use_iterator II = BasePtr.getNode()->use_begin(),
5769              EE = BasePtr.getNode()->use_end(); II != EE; ++II) {
5770         SDNode *Use = *II;
5771         if (Use == Ptr.getNode())
5772           continue;
5773
5774         // If all the uses are load / store addresses, then don't do the
5775         // transformation.
5776         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
5777           bool RealUse = false;
5778           for (SDNode::use_iterator III = Use->use_begin(),
5779                  EEE = Use->use_end(); III != EEE; ++III) {
5780             SDNode *UseUse = *III;
5781             if (!((UseUse->getOpcode() == ISD::LOAD &&
5782                    cast<LoadSDNode>(UseUse)->getBasePtr().getNode() == Use) ||
5783                   (UseUse->getOpcode() == ISD::STORE &&
5784                    cast<StoreSDNode>(UseUse)->getBasePtr().getNode() == Use)))
5785               RealUse = true;
5786           }
5787
5788           if (!RealUse) {
5789             TryNext = true;
5790             break;
5791           }
5792         }
5793       }
5794
5795       if (TryNext)
5796         continue;
5797
5798       // Check for #2
5799       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
5800         SDValue Result = isLoad
5801           ? DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
5802                                BasePtr, Offset, AM)
5803           : DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
5804                                 BasePtr, Offset, AM);
5805         ++PostIndexedNodes;
5806         ++NodesCombined;
5807         DEBUG(dbgs() << "\nReplacing.5 ";
5808               N->dump(&DAG);
5809               dbgs() << "\nWith: ";
5810               Result.getNode()->dump(&DAG);
5811               dbgs() << '\n');
5812         WorkListRemover DeadNodes(*this);
5813         if (isLoad) {
5814           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
5815                                         &DeadNodes);
5816           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
5817                                         &DeadNodes);
5818         } else {
5819           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
5820                                         &DeadNodes);
5821         }
5822
5823         // Finally, since the node is now dead, remove it from the graph.
5824         DAG.DeleteNode(N);
5825
5826         // Replace the uses of Use with uses of the updated base value.
5827         DAG.ReplaceAllUsesOfValueWith(SDValue(Op, 0),
5828                                       Result.getValue(isLoad ? 1 : 0),
5829                                       &DeadNodes);
5830         removeFromWorkList(Op);
5831         DAG.DeleteNode(Op);
5832         return true;
5833       }
5834     }
5835   }
5836
5837   return false;
5838 }
5839
5840 SDValue DAGCombiner::visitLOAD(SDNode *N) {
5841   LoadSDNode *LD  = cast<LoadSDNode>(N);
5842   SDValue Chain = LD->getChain();
5843   SDValue Ptr   = LD->getBasePtr();
5844
5845   // If load is not volatile and there are no uses of the loaded value (and
5846   // the updated indexed value in case of indexed loads), change uses of the
5847   // chain value into uses of the chain input (i.e. delete the dead load).
5848   if (!LD->isVolatile()) {
5849     if (N->getValueType(1) == MVT::Other) {
5850       // Unindexed loads.
5851       if (N->hasNUsesOfValue(0, 0)) {
5852         // It's not safe to use the two value CombineTo variant here. e.g.
5853         // v1, chain2 = load chain1, loc
5854         // v2, chain3 = load chain2, loc
5855         // v3         = add v2, c
5856         // Now we replace use of chain2 with chain1.  This makes the second load
5857         // isomorphic to the one we are deleting, and thus makes this load live.
5858         DEBUG(dbgs() << "\nReplacing.6 ";
5859               N->dump(&DAG);
5860               dbgs() << "\nWith chain: ";
5861               Chain.getNode()->dump(&DAG);
5862               dbgs() << "\n");
5863         WorkListRemover DeadNodes(*this);
5864         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Chain, &DeadNodes);
5865
5866         if (N->use_empty()) {
5867           removeFromWorkList(N);
5868           DAG.DeleteNode(N);
5869         }
5870
5871         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5872       }
5873     } else {
5874       // Indexed loads.
5875       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
5876       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
5877         SDValue Undef = DAG.getUNDEF(N->getValueType(0));
5878         DEBUG(dbgs() << "\nReplacing.7 ";
5879               N->dump(&DAG);
5880               dbgs() << "\nWith: ";
5881               Undef.getNode()->dump(&DAG);
5882               dbgs() << " and 2 other values\n");
5883         WorkListRemover DeadNodes(*this);
5884         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Undef, &DeadNodes);
5885         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1),
5886                                       DAG.getUNDEF(N->getValueType(1)),
5887                                       &DeadNodes);
5888         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 2), Chain, &DeadNodes);
5889         removeFromWorkList(N);
5890         DAG.DeleteNode(N);
5891         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5892       }
5893     }
5894   }
5895
5896   // If this load is directly stored, replace the load value with the stored
5897   // value.
5898   // TODO: Handle store large -> read small portion.
5899   // TODO: Handle TRUNCSTORE/LOADEXT
5900   if (ISD::isNormalLoad(N) && !LD->isVolatile()) {
5901     if (ISD::isNON_TRUNCStore(Chain.getNode())) {
5902       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
5903       if (PrevST->getBasePtr() == Ptr &&
5904           PrevST->getValue().getValueType() == N->getValueType(0))
5905       return CombineTo(N, Chain.getOperand(1), Chain);
5906     }
5907   }
5908
5909   // Try to infer better alignment information than the load already has.
5910   if (OptLevel != CodeGenOpt::None && LD->isUnindexed()) {
5911     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
5912       if (Align > LD->getAlignment())
5913         return DAG.getExtLoad(LD->getExtensionType(), N->getDebugLoc(),
5914                               LD->getValueType(0),
5915                               Chain, Ptr, LD->getPointerInfo(),
5916                               LD->getMemoryVT(),
5917                               LD->isVolatile(), LD->isNonTemporal(), Align);
5918     }
5919   }
5920
5921   if (CombinerAA) {
5922     // Walk up chain skipping non-aliasing memory nodes.
5923     SDValue BetterChain = FindBetterChain(N, Chain);
5924
5925     // If there is a better chain.
5926     if (Chain != BetterChain) {
5927       SDValue ReplLoad;
5928
5929       // Replace the chain to void dependency.
5930       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
5931         ReplLoad = DAG.getLoad(N->getValueType(0), LD->getDebugLoc(),
5932                                BetterChain, Ptr, LD->getPointerInfo(),
5933                                LD->isVolatile(), LD->isNonTemporal(),
5934                                LD->getAlignment());
5935       } else {
5936         ReplLoad = DAG.getExtLoad(LD->getExtensionType(), LD->getDebugLoc(),
5937                                   LD->getValueType(0),
5938                                   BetterChain, Ptr, LD->getPointerInfo(),
5939                                   LD->getMemoryVT(),
5940                                   LD->isVolatile(),
5941                                   LD->isNonTemporal(),
5942                                   LD->getAlignment());
5943       }
5944
5945       // Create token factor to keep old chain connected.
5946       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
5947                                   MVT::Other, Chain, ReplLoad.getValue(1));
5948
5949       // Make sure the new and old chains are cleaned up.
5950       AddToWorkList(Token.getNode());
5951
5952       // Replace uses with load result and token factor. Don't add users
5953       // to work list.
5954       return CombineTo(N, ReplLoad.getValue(0), Token, false);
5955     }
5956   }
5957
5958   // Try transforming N to an indexed load.
5959   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
5960     return SDValue(N, 0);
5961
5962   return SDValue();
5963 }
5964
5965 /// CheckForMaskedLoad - Check to see if V is (and load (ptr), imm), where the
5966 /// load is having specific bytes cleared out.  If so, return the byte size
5967 /// being masked out and the shift amount.
5968 static std::pair<unsigned, unsigned>
5969 CheckForMaskedLoad(SDValue V, SDValue Ptr, SDValue Chain) {
5970   std::pair<unsigned, unsigned> Result(0, 0);
5971
5972   // Check for the structure we're looking for.
5973   if (V->getOpcode() != ISD::AND ||
5974       !isa<ConstantSDNode>(V->getOperand(1)) ||
5975       !ISD::isNormalLoad(V->getOperand(0).getNode()))
5976     return Result;
5977
5978   // Check the chain and pointer.
5979   LoadSDNode *LD = cast<LoadSDNode>(V->getOperand(0));
5980   if (LD->getBasePtr() != Ptr) return Result;  // Not from same pointer.
5981
5982   // The store should be chained directly to the load or be an operand of a
5983   // tokenfactor.
5984   if (LD == Chain.getNode())
5985     ; // ok.
5986   else if (Chain->getOpcode() != ISD::TokenFactor)
5987     return Result; // Fail.
5988   else {
5989     bool isOk = false;
5990     for (unsigned i = 0, e = Chain->getNumOperands(); i != e; ++i)
5991       if (Chain->getOperand(i).getNode() == LD) {
5992         isOk = true;
5993         break;
5994       }
5995     if (!isOk) return Result;
5996   }
5997
5998   // This only handles simple types.
5999   if (V.getValueType() != MVT::i16 &&
6000       V.getValueType() != MVT::i32 &&
6001       V.getValueType() != MVT::i64)
6002     return Result;
6003
6004   // Check the constant mask.  Invert it so that the bits being masked out are
6005   // 0 and the bits being kept are 1.  Use getSExtValue so that leading bits
6006   // follow the sign bit for uniformity.
6007   uint64_t NotMask = ~cast<ConstantSDNode>(V->getOperand(1))->getSExtValue();
6008   unsigned NotMaskLZ = CountLeadingZeros_64(NotMask);
6009   if (NotMaskLZ & 7) return Result;  // Must be multiple of a byte.
6010   unsigned NotMaskTZ = CountTrailingZeros_64(NotMask);
6011   if (NotMaskTZ & 7) return Result;  // Must be multiple of a byte.
6012   if (NotMaskLZ == 64) return Result;  // All zero mask.
6013
6014   // See if we have a continuous run of bits.  If so, we have 0*1+0*
6015   if (CountTrailingOnes_64(NotMask >> NotMaskTZ)+NotMaskTZ+NotMaskLZ != 64)
6016     return Result;
6017
6018   // Adjust NotMaskLZ down to be from the actual size of the int instead of i64.
6019   if (V.getValueType() != MVT::i64 && NotMaskLZ)
6020     NotMaskLZ -= 64-V.getValueSizeInBits();
6021
6022   unsigned MaskedBytes = (V.getValueSizeInBits()-NotMaskLZ-NotMaskTZ)/8;
6023   switch (MaskedBytes) {
6024   case 1:
6025   case 2:
6026   case 4: break;
6027   default: return Result; // All one mask, or 5-byte mask.
6028   }
6029
6030   // Verify that the first bit starts at a multiple of mask so that the access
6031   // is aligned the same as the access width.
6032   if (NotMaskTZ && NotMaskTZ/8 % MaskedBytes) return Result;
6033
6034   Result.first = MaskedBytes;
6035   Result.second = NotMaskTZ/8;
6036   return Result;
6037 }
6038
6039
6040 /// ShrinkLoadReplaceStoreWithStore - Check to see if IVal is something that
6041 /// provides a value as specified by MaskInfo.  If so, replace the specified
6042 /// store with a narrower store of truncated IVal.
6043 static SDNode *
6044 ShrinkLoadReplaceStoreWithStore(const std::pair<unsigned, unsigned> &MaskInfo,
6045                                 SDValue IVal, StoreSDNode *St,
6046                                 DAGCombiner *DC) {
6047   unsigned NumBytes = MaskInfo.first;
6048   unsigned ByteShift = MaskInfo.second;
6049   SelectionDAG &DAG = DC->getDAG();
6050
6051   // Check to see if IVal is all zeros in the part being masked in by the 'or'
6052   // that uses this.  If not, this is not a replacement.
6053   APInt Mask = ~APInt::getBitsSet(IVal.getValueSizeInBits(),
6054                                   ByteShift*8, (ByteShift+NumBytes)*8);
6055   if (!DAG.MaskedValueIsZero(IVal, Mask)) return 0;
6056
6057   // Check that it is legal on the target to do this.  It is legal if the new
6058   // VT we're shrinking to (i8/i16/i32) is legal or we're still before type
6059   // legalization.
6060   MVT VT = MVT::getIntegerVT(NumBytes*8);
6061   if (!DC->isTypeLegal(VT))
6062     return 0;
6063
6064   // Okay, we can do this!  Replace the 'St' store with a store of IVal that is
6065   // shifted by ByteShift and truncated down to NumBytes.
6066   if (ByteShift)
6067     IVal = DAG.getNode(ISD::SRL, IVal->getDebugLoc(), IVal.getValueType(), IVal,
6068                        DAG.getConstant(ByteShift*8,
6069                                     DC->getShiftAmountTy(IVal.getValueType())));
6070
6071   // Figure out the offset for the store and the alignment of the access.
6072   unsigned StOffset;
6073   unsigned NewAlign = St->getAlignment();
6074
6075   if (DAG.getTargetLoweringInfo().isLittleEndian())
6076     StOffset = ByteShift;
6077   else
6078     StOffset = IVal.getValueType().getStoreSize() - ByteShift - NumBytes;
6079
6080   SDValue Ptr = St->getBasePtr();
6081   if (StOffset) {
6082     Ptr = DAG.getNode(ISD::ADD, IVal->getDebugLoc(), Ptr.getValueType(),
6083                       Ptr, DAG.getConstant(StOffset, Ptr.getValueType()));
6084     NewAlign = MinAlign(NewAlign, StOffset);
6085   }
6086
6087   // Truncate down to the new size.
6088   IVal = DAG.getNode(ISD::TRUNCATE, IVal->getDebugLoc(), VT, IVal);
6089
6090   ++OpsNarrowed;
6091   return DAG.getStore(St->getChain(), St->getDebugLoc(), IVal, Ptr,
6092                       St->getPointerInfo().getWithOffset(StOffset),
6093                       false, false, NewAlign).getNode();
6094 }
6095
6096
6097 /// ReduceLoadOpStoreWidth - Look for sequence of load / op / store where op is
6098 /// one of 'or', 'xor', and 'and' of immediates. If 'op' is only touching some
6099 /// of the loaded bits, try narrowing the load and store if it would end up
6100 /// being a win for performance or code size.
6101 SDValue DAGCombiner::ReduceLoadOpStoreWidth(SDNode *N) {
6102   StoreSDNode *ST  = cast<StoreSDNode>(N);
6103   if (ST->isVolatile())
6104     return SDValue();
6105
6106   SDValue Chain = ST->getChain();
6107   SDValue Value = ST->getValue();
6108   SDValue Ptr   = ST->getBasePtr();
6109   EVT VT = Value.getValueType();
6110
6111   if (ST->isTruncatingStore() || VT.isVector() || !Value.hasOneUse())
6112     return SDValue();
6113
6114   unsigned Opc = Value.getOpcode();
6115
6116   // If this is "store (or X, Y), P" and X is "(and (load P), cst)", where cst
6117   // is a byte mask indicating a consecutive number of bytes, check to see if
6118   // Y is known to provide just those bytes.  If so, we try to replace the
6119   // load + replace + store sequence with a single (narrower) store, which makes
6120   // the load dead.
6121   if (Opc == ISD::OR) {
6122     std::pair<unsigned, unsigned> MaskedLoad;
6123     MaskedLoad = CheckForMaskedLoad(Value.getOperand(0), Ptr, Chain);
6124     if (MaskedLoad.first)
6125       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
6126                                                   Value.getOperand(1), ST,this))
6127         return SDValue(NewST, 0);
6128
6129     // Or is commutative, so try swapping X and Y.
6130     MaskedLoad = CheckForMaskedLoad(Value.getOperand(1), Ptr, Chain);
6131     if (MaskedLoad.first)
6132       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
6133                                                   Value.getOperand(0), ST,this))
6134         return SDValue(NewST, 0);
6135   }
6136
6137   if ((Opc != ISD::OR && Opc != ISD::XOR && Opc != ISD::AND) ||
6138       Value.getOperand(1).getOpcode() != ISD::Constant)
6139     return SDValue();
6140
6141   SDValue N0 = Value.getOperand(0);
6142   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
6143       Chain == SDValue(N0.getNode(), 1)) {
6144     LoadSDNode *LD = cast<LoadSDNode>(N0);
6145     if (LD->getBasePtr() != Ptr ||
6146         LD->getPointerInfo().getAddrSpace() !=
6147         ST->getPointerInfo().getAddrSpace())
6148       return SDValue();
6149
6150     // Find the type to narrow it the load / op / store to.
6151     SDValue N1 = Value.getOperand(1);
6152     unsigned BitWidth = N1.getValueSizeInBits();
6153     APInt Imm = cast<ConstantSDNode>(N1)->getAPIntValue();
6154     if (Opc == ISD::AND)
6155       Imm ^= APInt::getAllOnesValue(BitWidth);
6156     if (Imm == 0 || Imm.isAllOnesValue())
6157       return SDValue();
6158     unsigned ShAmt = Imm.countTrailingZeros();
6159     unsigned MSB = BitWidth - Imm.countLeadingZeros() - 1;
6160     unsigned NewBW = NextPowerOf2(MSB - ShAmt);
6161     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
6162     while (NewBW < BitWidth &&
6163            !(TLI.isOperationLegalOrCustom(Opc, NewVT) &&
6164              TLI.isNarrowingProfitable(VT, NewVT))) {
6165       NewBW = NextPowerOf2(NewBW);
6166       NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
6167     }
6168     if (NewBW >= BitWidth)
6169       return SDValue();
6170
6171     // If the lsb changed does not start at the type bitwidth boundary,
6172     // start at the previous one.
6173     if (ShAmt % NewBW)
6174       ShAmt = (((ShAmt + NewBW - 1) / NewBW) * NewBW) - NewBW;
6175     APInt Mask = APInt::getBitsSet(BitWidth, ShAmt, ShAmt + NewBW);
6176     if ((Imm & Mask) == Imm) {
6177       APInt NewImm = (Imm & Mask).lshr(ShAmt).trunc(NewBW);
6178       if (Opc == ISD::AND)
6179         NewImm ^= APInt::getAllOnesValue(NewBW);
6180       uint64_t PtrOff = ShAmt / 8;
6181       // For big endian targets, we need to adjust the offset to the pointer to
6182       // load the correct bytes.
6183       if (TLI.isBigEndian())
6184         PtrOff = (BitWidth + 7 - NewBW) / 8 - PtrOff;
6185
6186       unsigned NewAlign = MinAlign(LD->getAlignment(), PtrOff);
6187       const Type *NewVTTy = NewVT.getTypeForEVT(*DAG.getContext());
6188       if (NewAlign < TLI.getTargetData()->getABITypeAlignment(NewVTTy))
6189         return SDValue();
6190
6191       SDValue NewPtr = DAG.getNode(ISD::ADD, LD->getDebugLoc(),
6192                                    Ptr.getValueType(), Ptr,
6193                                    DAG.getConstant(PtrOff, Ptr.getValueType()));
6194       SDValue NewLD = DAG.getLoad(NewVT, N0.getDebugLoc(),
6195                                   LD->getChain(), NewPtr,
6196                                   LD->getPointerInfo().getWithOffset(PtrOff),
6197                                   LD->isVolatile(), LD->isNonTemporal(),
6198                                   NewAlign);
6199       SDValue NewVal = DAG.getNode(Opc, Value.getDebugLoc(), NewVT, NewLD,
6200                                    DAG.getConstant(NewImm, NewVT));
6201       SDValue NewST = DAG.getStore(Chain, N->getDebugLoc(),
6202                                    NewVal, NewPtr,
6203                                    ST->getPointerInfo().getWithOffset(PtrOff),
6204                                    false, false, NewAlign);
6205
6206       AddToWorkList(NewPtr.getNode());
6207       AddToWorkList(NewLD.getNode());
6208       AddToWorkList(NewVal.getNode());
6209       WorkListRemover DeadNodes(*this);
6210       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), NewLD.getValue(1),
6211                                     &DeadNodes);
6212       ++OpsNarrowed;
6213       return NewST;
6214     }
6215   }
6216
6217   return SDValue();
6218 }
6219
6220 /// TransformFPLoadStorePair - For a given floating point load / store pair,
6221 /// if the load value isn't used by any other operations, then consider
6222 /// transforming the pair to integer load / store operations if the target
6223 /// deems the transformation profitable.
6224 SDValue DAGCombiner::TransformFPLoadStorePair(SDNode *N) {
6225   StoreSDNode *ST  = cast<StoreSDNode>(N);
6226   SDValue Chain = ST->getChain();
6227   SDValue Value = ST->getValue();
6228   if (ISD::isNormalStore(ST) && ISD::isNormalLoad(Value.getNode()) &&
6229       Value.hasOneUse() &&
6230       Chain == SDValue(Value.getNode(), 1)) {
6231     LoadSDNode *LD = cast<LoadSDNode>(Value);
6232     EVT VT = LD->getMemoryVT();
6233     if (!VT.isFloatingPoint() ||
6234         VT != ST->getMemoryVT() ||
6235         LD->isNonTemporal() ||
6236         ST->isNonTemporal() ||
6237         LD->getPointerInfo().getAddrSpace() != 0 ||
6238         ST->getPointerInfo().getAddrSpace() != 0)
6239       return SDValue();
6240
6241     EVT IntVT = EVT::getIntegerVT(*DAG.getContext(), VT.getSizeInBits());
6242     if (!TLI.isOperationLegal(ISD::LOAD, IntVT) ||
6243         !TLI.isOperationLegal(ISD::STORE, IntVT) ||
6244         !TLI.isDesirableToTransformToIntegerOp(ISD::LOAD, VT) ||
6245         !TLI.isDesirableToTransformToIntegerOp(ISD::STORE, VT))
6246       return SDValue();
6247
6248     unsigned LDAlign = LD->getAlignment();
6249     unsigned STAlign = ST->getAlignment();
6250     const Type *IntVTTy = IntVT.getTypeForEVT(*DAG.getContext());
6251     unsigned ABIAlign = TLI.getTargetData()->getABITypeAlignment(IntVTTy);
6252     if (LDAlign < ABIAlign || STAlign < ABIAlign)
6253       return SDValue();
6254
6255     SDValue NewLD = DAG.getLoad(IntVT, Value.getDebugLoc(),
6256                                 LD->getChain(), LD->getBasePtr(),
6257                                 LD->getPointerInfo(),
6258                                 false, false, LDAlign);
6259
6260     SDValue NewST = DAG.getStore(NewLD.getValue(1), N->getDebugLoc(),
6261                                  NewLD, ST->getBasePtr(),
6262                                  ST->getPointerInfo(),
6263                                  false, false, STAlign);
6264
6265     AddToWorkList(NewLD.getNode());
6266     AddToWorkList(NewST.getNode());
6267     WorkListRemover DeadNodes(*this);
6268     DAG.ReplaceAllUsesOfValueWith(Value.getValue(1), NewLD.getValue(1),
6269                                   &DeadNodes);
6270     ++LdStFP2Int;
6271     return NewST;
6272   }
6273
6274   return SDValue();
6275 }
6276
6277 SDValue DAGCombiner::visitSTORE(SDNode *N) {
6278   StoreSDNode *ST  = cast<StoreSDNode>(N);
6279   SDValue Chain = ST->getChain();
6280   SDValue Value = ST->getValue();
6281   SDValue Ptr   = ST->getBasePtr();
6282
6283   // If this is a store of a bit convert, store the input value if the
6284   // resultant store does not need a higher alignment than the original.
6285   if (Value.getOpcode() == ISD::BITCAST && !ST->isTruncatingStore() &&
6286       ST->isUnindexed()) {
6287     unsigned OrigAlign = ST->getAlignment();
6288     EVT SVT = Value.getOperand(0).getValueType();
6289     unsigned Align = TLI.getTargetData()->
6290       getABITypeAlignment(SVT.getTypeForEVT(*DAG.getContext()));
6291     if (Align <= OrigAlign &&
6292         ((!LegalOperations && !ST->isVolatile()) ||
6293          TLI.isOperationLegalOrCustom(ISD::STORE, SVT)))
6294       return DAG.getStore(Chain, N->getDebugLoc(), Value.getOperand(0),
6295                           Ptr, ST->getPointerInfo(), ST->isVolatile(),
6296                           ST->isNonTemporal(), OrigAlign);
6297   }
6298
6299   // Turn 'store undef, Ptr' -> nothing.
6300   if (Value.getOpcode() == ISD::UNDEF && ST->isUnindexed())
6301     return Chain;
6302
6303   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
6304   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
6305     // NOTE: If the original store is volatile, this transform must not increase
6306     // the number of stores.  For example, on x86-32 an f64 can be stored in one
6307     // processor operation but an i64 (which is not legal) requires two.  So the
6308     // transform should not be done in this case.
6309     if (Value.getOpcode() != ISD::TargetConstantFP) {
6310       SDValue Tmp;
6311       switch (CFP->getValueType(0).getSimpleVT().SimpleTy) {
6312       default: llvm_unreachable("Unknown FP type");
6313       case MVT::f80:    // We don't do this for these yet.
6314       case MVT::f128:
6315       case MVT::ppcf128:
6316         break;
6317       case MVT::f32:
6318         if ((isTypeLegal(MVT::i32) && !LegalOperations && !ST->isVolatile()) ||
6319             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
6320           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
6321                               bitcastToAPInt().getZExtValue(), MVT::i32);
6322           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
6323                               Ptr, ST->getPointerInfo(), ST->isVolatile(),
6324                               ST->isNonTemporal(), ST->getAlignment());
6325         }
6326         break;
6327       case MVT::f64:
6328         if ((TLI.isTypeLegal(MVT::i64) && !LegalOperations &&
6329              !ST->isVolatile()) ||
6330             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i64)) {
6331           Tmp = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
6332                                 getZExtValue(), MVT::i64);
6333           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
6334                               Ptr, ST->getPointerInfo(), ST->isVolatile(),
6335                               ST->isNonTemporal(), ST->getAlignment());
6336         }
6337
6338         if (!ST->isVolatile() &&
6339             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
6340           // Many FP stores are not made apparent until after legalize, e.g. for
6341           // argument passing.  Since this is so common, custom legalize the
6342           // 64-bit integer store into two 32-bit stores.
6343           uint64_t Val = CFP->getValueAPF().bitcastToAPInt().getZExtValue();
6344           SDValue Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
6345           SDValue Hi = DAG.getConstant(Val >> 32, MVT::i32);
6346           if (TLI.isBigEndian()) std::swap(Lo, Hi);
6347
6348           unsigned Alignment = ST->getAlignment();
6349           bool isVolatile = ST->isVolatile();
6350           bool isNonTemporal = ST->isNonTemporal();
6351
6352           SDValue St0 = DAG.getStore(Chain, ST->getDebugLoc(), Lo,
6353                                      Ptr, ST->getPointerInfo(),
6354                                      isVolatile, isNonTemporal,
6355                                      ST->getAlignment());
6356           Ptr = DAG.getNode(ISD::ADD, N->getDebugLoc(), Ptr.getValueType(), Ptr,
6357                             DAG.getConstant(4, Ptr.getValueType()));
6358           Alignment = MinAlign(Alignment, 4U);
6359           SDValue St1 = DAG.getStore(Chain, ST->getDebugLoc(), Hi,
6360                                      Ptr, ST->getPointerInfo().getWithOffset(4),
6361                                      isVolatile, isNonTemporal,
6362                                      Alignment);
6363           return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
6364                              St0, St1);
6365         }
6366
6367         break;
6368       }
6369     }
6370   }
6371
6372   // Try to infer better alignment information than the store already has.
6373   if (OptLevel != CodeGenOpt::None && ST->isUnindexed()) {
6374     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
6375       if (Align > ST->getAlignment())
6376         return DAG.getTruncStore(Chain, N->getDebugLoc(), Value,
6377                                  Ptr, ST->getPointerInfo(), ST->getMemoryVT(),
6378                                  ST->isVolatile(), ST->isNonTemporal(), Align);
6379     }
6380   }
6381
6382   // Try transforming a pair floating point load / store ops to integer
6383   // load / store ops.
6384   SDValue NewST = TransformFPLoadStorePair(N);
6385   if (NewST.getNode())
6386     return NewST;
6387
6388   if (CombinerAA) {
6389     // Walk up chain skipping non-aliasing memory nodes.
6390     SDValue BetterChain = FindBetterChain(N, Chain);
6391
6392     // If there is a better chain.
6393     if (Chain != BetterChain) {
6394       SDValue ReplStore;
6395
6396       // Replace the chain to avoid dependency.
6397       if (ST->isTruncatingStore()) {
6398         ReplStore = DAG.getTruncStore(BetterChain, N->getDebugLoc(), Value, Ptr,
6399                                       ST->getPointerInfo(),
6400                                       ST->getMemoryVT(), ST->isVolatile(),
6401                                       ST->isNonTemporal(), ST->getAlignment());
6402       } else {
6403         ReplStore = DAG.getStore(BetterChain, N->getDebugLoc(), Value, Ptr,
6404                                  ST->getPointerInfo(),
6405                                  ST->isVolatile(), ST->isNonTemporal(),
6406                                  ST->getAlignment());
6407       }
6408
6409       // Create token to keep both nodes around.
6410       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
6411                                   MVT::Other, Chain, ReplStore);
6412
6413       // Make sure the new and old chains are cleaned up.
6414       AddToWorkList(Token.getNode());
6415
6416       // Don't add users to work list.
6417       return CombineTo(N, Token, false);
6418     }
6419   }
6420
6421   // Try transforming N to an indexed store.
6422   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
6423     return SDValue(N, 0);
6424
6425   // FIXME: is there such a thing as a truncating indexed store?
6426   if (ST->isTruncatingStore() && ST->isUnindexed() &&
6427       Value.getValueType().isInteger()) {
6428     // See if we can simplify the input to this truncstore with knowledge that
6429     // only the low bits are being used.  For example:
6430     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
6431     SDValue Shorter =
6432       GetDemandedBits(Value,
6433                       APInt::getLowBitsSet(Value.getValueSizeInBits(),
6434                                            ST->getMemoryVT().getSizeInBits()));
6435     AddToWorkList(Value.getNode());
6436     if (Shorter.getNode())
6437       return DAG.getTruncStore(Chain, N->getDebugLoc(), Shorter,
6438                                Ptr, ST->getPointerInfo(), ST->getMemoryVT(),
6439                                ST->isVolatile(), ST->isNonTemporal(),
6440                                ST->getAlignment());
6441
6442     // Otherwise, see if we can simplify the operation with
6443     // SimplifyDemandedBits, which only works if the value has a single use.
6444     if (SimplifyDemandedBits(Value,
6445                         APInt::getLowBitsSet(
6446                           Value.getValueType().getScalarType().getSizeInBits(),
6447                           ST->getMemoryVT().getScalarType().getSizeInBits())))
6448       return SDValue(N, 0);
6449   }
6450
6451   // If this is a load followed by a store to the same location, then the store
6452   // is dead/noop.
6453   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
6454     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
6455         ST->isUnindexed() && !ST->isVolatile() &&
6456         // There can't be any side effects between the load and store, such as
6457         // a call or store.
6458         Chain.reachesChainWithoutSideEffects(SDValue(Ld, 1))) {
6459       // The store is dead, remove it.
6460       return Chain;
6461     }
6462   }
6463
6464   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
6465   // truncating store.  We can do this even if this is already a truncstore.
6466   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
6467       && Value.getNode()->hasOneUse() && ST->isUnindexed() &&
6468       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
6469                             ST->getMemoryVT())) {
6470     return DAG.getTruncStore(Chain, N->getDebugLoc(), Value.getOperand(0),
6471                              Ptr, ST->getPointerInfo(), ST->getMemoryVT(),
6472                              ST->isVolatile(), ST->isNonTemporal(),
6473                              ST->getAlignment());
6474   }
6475
6476   return ReduceLoadOpStoreWidth(N);
6477 }
6478
6479 SDValue DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
6480   SDValue InVec = N->getOperand(0);
6481   SDValue InVal = N->getOperand(1);
6482   SDValue EltNo = N->getOperand(2);
6483
6484   // If the inserted element is an UNDEF, just use the input vector.
6485   if (InVal.getOpcode() == ISD::UNDEF)
6486     return InVec;
6487
6488   EVT VT = InVec.getValueType();
6489
6490   // If we can't generate a legal BUILD_VECTOR, exit
6491   if (LegalOperations && !TLI.isOperationLegal(ISD::BUILD_VECTOR, VT))
6492     return SDValue();
6493
6494   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
6495   // vector with the inserted element.
6496   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
6497     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
6498     SmallVector<SDValue, 8> Ops(InVec.getNode()->op_begin(),
6499                                 InVec.getNode()->op_end());
6500     if (Elt < Ops.size())
6501       Ops[Elt] = InVal;
6502     return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6503                        VT, &Ops[0], Ops.size());
6504   }
6505   // If the invec is an UNDEF and if EltNo is a constant, create a new
6506   // BUILD_VECTOR with undef elements and the inserted element.
6507   if (InVec.getOpcode() == ISD::UNDEF &&
6508       isa<ConstantSDNode>(EltNo)) {
6509     EVT EltVT = VT.getVectorElementType();
6510     unsigned NElts = VT.getVectorNumElements();
6511     SmallVector<SDValue, 8> Ops(NElts, DAG.getUNDEF(EltVT));
6512
6513     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
6514     if (Elt < Ops.size())
6515       Ops[Elt] = InVal;
6516     return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6517                        VT, &Ops[0], Ops.size());
6518   }
6519   return SDValue();
6520 }
6521
6522 SDValue DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
6523   // (vextract (scalar_to_vector val, 0) -> val
6524   SDValue InVec = N->getOperand(0);
6525
6526   if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR) {
6527     // Check if the result type doesn't match the inserted element type. A
6528     // SCALAR_TO_VECTOR may truncate the inserted element and the
6529     // EXTRACT_VECTOR_ELT may widen the extracted vector.
6530     SDValue InOp = InVec.getOperand(0);
6531     EVT NVT = N->getValueType(0);
6532     if (InOp.getValueType() != NVT) {
6533       assert(InOp.getValueType().isInteger() && NVT.isInteger());
6534       return DAG.getSExtOrTrunc(InOp, InVec.getDebugLoc(), NVT);
6535     }
6536     return InOp;
6537   }
6538
6539   // Perform only after legalization to ensure build_vector / vector_shuffle
6540   // optimizations have already been done.
6541   if (!LegalOperations) return SDValue();
6542
6543   // (vextract (v4f32 load $addr), c) -> (f32 load $addr+c*size)
6544   // (vextract (v4f32 s2v (f32 load $addr)), c) -> (f32 load $addr+c*size)
6545   // (vextract (v4f32 shuffle (load $addr), <1,u,u,u>), 0) -> (f32 load $addr)
6546   SDValue EltNo = N->getOperand(1);
6547
6548   if (isa<ConstantSDNode>(EltNo)) {
6549     int Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
6550     bool NewLoad = false;
6551     bool BCNumEltsChanged = false;
6552     EVT VT = InVec.getValueType();
6553     EVT ExtVT = VT.getVectorElementType();
6554     EVT LVT = ExtVT;
6555
6556     if (InVec.getOpcode() == ISD::BITCAST) {
6557       EVT BCVT = InVec.getOperand(0).getValueType();
6558       if (!BCVT.isVector() || ExtVT.bitsGT(BCVT.getVectorElementType()))
6559         return SDValue();
6560       if (VT.getVectorNumElements() != BCVT.getVectorNumElements())
6561         BCNumEltsChanged = true;
6562       InVec = InVec.getOperand(0);
6563       ExtVT = BCVT.getVectorElementType();
6564       NewLoad = true;
6565     }
6566
6567     LoadSDNode *LN0 = NULL;
6568     const ShuffleVectorSDNode *SVN = NULL;
6569     if (ISD::isNormalLoad(InVec.getNode())) {
6570       LN0 = cast<LoadSDNode>(InVec);
6571     } else if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
6572                InVec.getOperand(0).getValueType() == ExtVT &&
6573                ISD::isNormalLoad(InVec.getOperand(0).getNode())) {
6574       LN0 = cast<LoadSDNode>(InVec.getOperand(0));
6575     } else if ((SVN = dyn_cast<ShuffleVectorSDNode>(InVec))) {
6576       // (vextract (vector_shuffle (load $addr), v2, <1, u, u, u>), 1)
6577       // =>
6578       // (load $addr+1*size)
6579
6580       // If the bit convert changed the number of elements, it is unsafe
6581       // to examine the mask.
6582       if (BCNumEltsChanged)
6583         return SDValue();
6584
6585       // Select the input vector, guarding against out of range extract vector.
6586       unsigned NumElems = VT.getVectorNumElements();
6587       int Idx = (Elt > (int)NumElems) ? -1 : SVN->getMaskElt(Elt);
6588       InVec = (Idx < (int)NumElems) ? InVec.getOperand(0) : InVec.getOperand(1);
6589
6590       if (InVec.getOpcode() == ISD::BITCAST)
6591         InVec = InVec.getOperand(0);
6592       if (ISD::isNormalLoad(InVec.getNode())) {
6593         LN0 = cast<LoadSDNode>(InVec);
6594         Elt = (Idx < (int)NumElems) ? Idx : Idx - (int)NumElems;
6595       }
6596     }
6597
6598     if (!LN0 || !LN0->hasNUsesOfValue(1,0) || LN0->isVolatile())
6599       return SDValue();
6600
6601     // If Idx was -1 above, Elt is going to be -1, so just return undef.
6602     if (Elt == -1)
6603       return DAG.getUNDEF(LN0->getBasePtr().getValueType());
6604
6605     unsigned Align = LN0->getAlignment();
6606     if (NewLoad) {
6607       // Check the resultant load doesn't need a higher alignment than the
6608       // original load.
6609       unsigned NewAlign =
6610         TLI.getTargetData()
6611             ->getABITypeAlignment(LVT.getTypeForEVT(*DAG.getContext()));
6612
6613       if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, LVT))
6614         return SDValue();
6615
6616       Align = NewAlign;
6617     }
6618
6619     SDValue NewPtr = LN0->getBasePtr();
6620     unsigned PtrOff = 0;
6621
6622     if (Elt) {
6623       PtrOff = LVT.getSizeInBits() * Elt / 8;
6624       EVT PtrType = NewPtr.getValueType();
6625       if (TLI.isBigEndian())
6626         PtrOff = VT.getSizeInBits() / 8 - PtrOff;
6627       NewPtr = DAG.getNode(ISD::ADD, N->getDebugLoc(), PtrType, NewPtr,
6628                            DAG.getConstant(PtrOff, PtrType));
6629     }
6630
6631     return DAG.getLoad(LVT, N->getDebugLoc(), LN0->getChain(), NewPtr,
6632                        LN0->getPointerInfo().getWithOffset(PtrOff),
6633                        LN0->isVolatile(), LN0->isNonTemporal(), Align);
6634   }
6635
6636   return SDValue();
6637 }
6638
6639 SDValue DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
6640   unsigned NumInScalars = N->getNumOperands();
6641   EVT VT = N->getValueType(0);
6642
6643   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
6644   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
6645   // at most two distinct vectors, turn this into a shuffle node.
6646   SDValue VecIn1, VecIn2;
6647   for (unsigned i = 0; i != NumInScalars; ++i) {
6648     // Ignore undef inputs.
6649     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
6650
6651     // If this input is something other than a EXTRACT_VECTOR_ELT with a
6652     // constant index, bail out.
6653     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
6654         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
6655       VecIn1 = VecIn2 = SDValue(0, 0);
6656       break;
6657     }
6658
6659     // If the input vector type disagrees with the result of the build_vector,
6660     // we can't make a shuffle.
6661     SDValue ExtractedFromVec = N->getOperand(i).getOperand(0);
6662     if (ExtractedFromVec.getValueType() != VT) {
6663       VecIn1 = VecIn2 = SDValue(0, 0);
6664       break;
6665     }
6666
6667     // Otherwise, remember this.  We allow up to two distinct input vectors.
6668     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
6669       continue;
6670
6671     if (VecIn1.getNode() == 0) {
6672       VecIn1 = ExtractedFromVec;
6673     } else if (VecIn2.getNode() == 0) {
6674       VecIn2 = ExtractedFromVec;
6675     } else {
6676       // Too many inputs.
6677       VecIn1 = VecIn2 = SDValue(0, 0);
6678       break;
6679     }
6680   }
6681
6682   // If everything is good, we can make a shuffle operation.
6683   if (VecIn1.getNode()) {
6684     SmallVector<int, 8> Mask;
6685     for (unsigned i = 0; i != NumInScalars; ++i) {
6686       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
6687         Mask.push_back(-1);
6688         continue;
6689       }
6690
6691       // If extracting from the first vector, just use the index directly.
6692       SDValue Extract = N->getOperand(i);
6693       SDValue ExtVal = Extract.getOperand(1);
6694       if (Extract.getOperand(0) == VecIn1) {
6695         unsigned ExtIndex = cast<ConstantSDNode>(ExtVal)->getZExtValue();
6696         if (ExtIndex > VT.getVectorNumElements())
6697           return SDValue();
6698
6699         Mask.push_back(ExtIndex);
6700         continue;
6701       }
6702
6703       // Otherwise, use InIdx + VecSize
6704       unsigned Idx = cast<ConstantSDNode>(ExtVal)->getZExtValue();
6705       Mask.push_back(Idx+NumInScalars);
6706     }
6707
6708     // Add count and size info.
6709     if (!isTypeLegal(VT))
6710       return SDValue();
6711
6712     // Return the new VECTOR_SHUFFLE node.
6713     SDValue Ops[2];
6714     Ops[0] = VecIn1;
6715     Ops[1] = VecIn2.getNode() ? VecIn2 : DAG.getUNDEF(VT);
6716     return DAG.getVectorShuffle(VT, N->getDebugLoc(), Ops[0], Ops[1], &Mask[0]);
6717   }
6718
6719   return SDValue();
6720 }
6721
6722 SDValue DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
6723   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
6724   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
6725   // inputs come from at most two distinct vectors, turn this into a shuffle
6726   // node.
6727
6728   // If we only have one input vector, we don't need to do any concatenation.
6729   if (N->getNumOperands() == 1)
6730     return N->getOperand(0);
6731
6732   return SDValue();
6733 }
6734
6735 SDValue DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
6736   EVT VT = N->getValueType(0);
6737   unsigned NumElts = VT.getVectorNumElements();
6738
6739   SDValue N0 = N->getOperand(0);
6740
6741   assert(N0.getValueType().getVectorNumElements() == NumElts &&
6742         "Vector shuffle must be normalized in DAG");
6743
6744   // FIXME: implement canonicalizations from DAG.getVectorShuffle()
6745
6746   // If it is a splat, check if the argument vector is another splat or a
6747   // build_vector with all scalar elements the same.
6748   ShuffleVectorSDNode *SVN = cast<ShuffleVectorSDNode>(N);
6749   if (SVN->isSplat() && SVN->getSplatIndex() < (int)NumElts) {
6750     SDNode *V = N0.getNode();
6751
6752     // If this is a bit convert that changes the element type of the vector but
6753     // not the number of vector elements, look through it.  Be careful not to
6754     // look though conversions that change things like v4f32 to v2f64.
6755     if (V->getOpcode() == ISD::BITCAST) {
6756       SDValue ConvInput = V->getOperand(0);
6757       if (ConvInput.getValueType().isVector() &&
6758           ConvInput.getValueType().getVectorNumElements() == NumElts)
6759         V = ConvInput.getNode();
6760     }
6761
6762     if (V->getOpcode() == ISD::BUILD_VECTOR) {
6763       assert(V->getNumOperands() == NumElts &&
6764              "BUILD_VECTOR has wrong number of operands");
6765       SDValue Base;
6766       bool AllSame = true;
6767       for (unsigned i = 0; i != NumElts; ++i) {
6768         if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
6769           Base = V->getOperand(i);
6770           break;
6771         }
6772       }
6773       // Splat of <u, u, u, u>, return <u, u, u, u>
6774       if (!Base.getNode())
6775         return N0;
6776       for (unsigned i = 0; i != NumElts; ++i) {
6777         if (V->getOperand(i) != Base) {
6778           AllSame = false;
6779           break;
6780         }
6781       }
6782       // Splat of <x, x, x, x>, return <x, x, x, x>
6783       if (AllSame)
6784         return N0;
6785     }
6786   }
6787   return SDValue();
6788 }
6789
6790 SDValue DAGCombiner::visitMEMBARRIER(SDNode* N) {
6791   if (!TLI.getShouldFoldAtomicFences())
6792     return SDValue();
6793
6794   SDValue atomic = N->getOperand(0);
6795   switch (atomic.getOpcode()) {
6796     case ISD::ATOMIC_CMP_SWAP:
6797     case ISD::ATOMIC_SWAP:
6798     case ISD::ATOMIC_LOAD_ADD:
6799     case ISD::ATOMIC_LOAD_SUB:
6800     case ISD::ATOMIC_LOAD_AND:
6801     case ISD::ATOMIC_LOAD_OR:
6802     case ISD::ATOMIC_LOAD_XOR:
6803     case ISD::ATOMIC_LOAD_NAND:
6804     case ISD::ATOMIC_LOAD_MIN:
6805     case ISD::ATOMIC_LOAD_MAX:
6806     case ISD::ATOMIC_LOAD_UMIN:
6807     case ISD::ATOMIC_LOAD_UMAX:
6808       break;
6809     default:
6810       return SDValue();
6811   }
6812
6813   SDValue fence = atomic.getOperand(0);
6814   if (fence.getOpcode() != ISD::MEMBARRIER)
6815     return SDValue();
6816
6817   switch (atomic.getOpcode()) {
6818     case ISD::ATOMIC_CMP_SWAP:
6819       return SDValue(DAG.UpdateNodeOperands(atomic.getNode(),
6820                                     fence.getOperand(0),
6821                                     atomic.getOperand(1), atomic.getOperand(2),
6822                                     atomic.getOperand(3)), atomic.getResNo());
6823     case ISD::ATOMIC_SWAP:
6824     case ISD::ATOMIC_LOAD_ADD:
6825     case ISD::ATOMIC_LOAD_SUB:
6826     case ISD::ATOMIC_LOAD_AND:
6827     case ISD::ATOMIC_LOAD_OR:
6828     case ISD::ATOMIC_LOAD_XOR:
6829     case ISD::ATOMIC_LOAD_NAND:
6830     case ISD::ATOMIC_LOAD_MIN:
6831     case ISD::ATOMIC_LOAD_MAX:
6832     case ISD::ATOMIC_LOAD_UMIN:
6833     case ISD::ATOMIC_LOAD_UMAX:
6834       return SDValue(DAG.UpdateNodeOperands(atomic.getNode(),
6835                                     fence.getOperand(0),
6836                                     atomic.getOperand(1), atomic.getOperand(2)),
6837                      atomic.getResNo());
6838     default:
6839       return SDValue();
6840   }
6841 }
6842
6843 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
6844 /// an AND to a vector_shuffle with the destination vector and a zero vector.
6845 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
6846 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
6847 SDValue DAGCombiner::XformToShuffleWithZero(SDNode *N) {
6848   EVT VT = N->getValueType(0);
6849   DebugLoc dl = N->getDebugLoc();
6850   SDValue LHS = N->getOperand(0);
6851   SDValue RHS = N->getOperand(1);
6852   if (N->getOpcode() == ISD::AND) {
6853     if (RHS.getOpcode() == ISD::BITCAST)
6854       RHS = RHS.getOperand(0);
6855     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
6856       SmallVector<int, 8> Indices;
6857       unsigned NumElts = RHS.getNumOperands();
6858       for (unsigned i = 0; i != NumElts; ++i) {
6859         SDValue Elt = RHS.getOperand(i);
6860         if (!isa<ConstantSDNode>(Elt))
6861           return SDValue();
6862         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
6863           Indices.push_back(i);
6864         else if (cast<ConstantSDNode>(Elt)->isNullValue())
6865           Indices.push_back(NumElts);
6866         else
6867           return SDValue();
6868       }
6869
6870       // Let's see if the target supports this vector_shuffle.
6871       EVT RVT = RHS.getValueType();
6872       if (!TLI.isVectorClearMaskLegal(Indices, RVT))
6873         return SDValue();
6874
6875       // Return the new VECTOR_SHUFFLE node.
6876       EVT EltVT = RVT.getVectorElementType();
6877       SmallVector<SDValue,8> ZeroOps(RVT.getVectorNumElements(),
6878                                      DAG.getConstant(0, EltVT));
6879       SDValue Zero = DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6880                                  RVT, &ZeroOps[0], ZeroOps.size());
6881       LHS = DAG.getNode(ISD::BITCAST, dl, RVT, LHS);
6882       SDValue Shuf = DAG.getVectorShuffle(RVT, dl, LHS, Zero, &Indices[0]);
6883       return DAG.getNode(ISD::BITCAST, dl, VT, Shuf);
6884     }
6885   }
6886
6887   return SDValue();
6888 }
6889
6890 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
6891 SDValue DAGCombiner::SimplifyVBinOp(SDNode *N) {
6892   // After legalize, the target may be depending on adds and other
6893   // binary ops to provide legal ways to construct constants or other
6894   // things. Simplifying them may result in a loss of legality.
6895   if (LegalOperations) return SDValue();
6896
6897   assert(N->getValueType(0).isVector() &&
6898          "SimplifyVBinOp only works on vectors!");
6899
6900   SDValue LHS = N->getOperand(0);
6901   SDValue RHS = N->getOperand(1);
6902   SDValue Shuffle = XformToShuffleWithZero(N);
6903   if (Shuffle.getNode()) return Shuffle;
6904
6905   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
6906   // this operation.
6907   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
6908       RHS.getOpcode() == ISD::BUILD_VECTOR) {
6909     SmallVector<SDValue, 8> Ops;
6910     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
6911       SDValue LHSOp = LHS.getOperand(i);
6912       SDValue RHSOp = RHS.getOperand(i);
6913       // If these two elements can't be folded, bail out.
6914       if ((LHSOp.getOpcode() != ISD::UNDEF &&
6915            LHSOp.getOpcode() != ISD::Constant &&
6916            LHSOp.getOpcode() != ISD::ConstantFP) ||
6917           (RHSOp.getOpcode() != ISD::UNDEF &&
6918            RHSOp.getOpcode() != ISD::Constant &&
6919            RHSOp.getOpcode() != ISD::ConstantFP))
6920         break;
6921
6922       // Can't fold divide by zero.
6923       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
6924           N->getOpcode() == ISD::FDIV) {
6925         if ((RHSOp.getOpcode() == ISD::Constant &&
6926              cast<ConstantSDNode>(RHSOp.getNode())->isNullValue()) ||
6927             (RHSOp.getOpcode() == ISD::ConstantFP &&
6928              cast<ConstantFPSDNode>(RHSOp.getNode())->getValueAPF().isZero()))
6929           break;
6930       }
6931
6932       EVT VT = LHSOp.getValueType();
6933       assert(RHSOp.getValueType() == VT &&
6934              "SimplifyVBinOp with different BUILD_VECTOR element types");
6935       SDValue FoldOp = DAG.getNode(N->getOpcode(), LHS.getDebugLoc(), VT,
6936                                    LHSOp, RHSOp);
6937       if (FoldOp.getOpcode() != ISD::UNDEF &&
6938           FoldOp.getOpcode() != ISD::Constant &&
6939           FoldOp.getOpcode() != ISD::ConstantFP)
6940         break;
6941       Ops.push_back(FoldOp);
6942       AddToWorkList(FoldOp.getNode());
6943     }
6944
6945     if (Ops.size() == LHS.getNumOperands())
6946       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6947                          LHS.getValueType(), &Ops[0], Ops.size());
6948   }
6949
6950   return SDValue();
6951 }
6952
6953 SDValue DAGCombiner::SimplifySelect(DebugLoc DL, SDValue N0,
6954                                     SDValue N1, SDValue N2){
6955   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
6956
6957   SDValue SCC = SimplifySelectCC(DL, N0.getOperand(0), N0.getOperand(1), N1, N2,
6958                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
6959
6960   // If we got a simplified select_cc node back from SimplifySelectCC, then
6961   // break it down into a new SETCC node, and a new SELECT node, and then return
6962   // the SELECT node, since we were called with a SELECT node.
6963   if (SCC.getNode()) {
6964     // Check to see if we got a select_cc back (to turn into setcc/select).
6965     // Otherwise, just return whatever node we got back, like fabs.
6966     if (SCC.getOpcode() == ISD::SELECT_CC) {
6967       SDValue SETCC = DAG.getNode(ISD::SETCC, N0.getDebugLoc(),
6968                                   N0.getValueType(),
6969                                   SCC.getOperand(0), SCC.getOperand(1),
6970                                   SCC.getOperand(4));
6971       AddToWorkList(SETCC.getNode());
6972       return DAG.getNode(ISD::SELECT, SCC.getDebugLoc(), SCC.getValueType(),
6973                          SCC.getOperand(2), SCC.getOperand(3), SETCC);
6974     }
6975
6976     return SCC;
6977   }
6978   return SDValue();
6979 }
6980
6981 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
6982 /// are the two values being selected between, see if we can simplify the
6983 /// select.  Callers of this should assume that TheSelect is deleted if this
6984 /// returns true.  As such, they should return the appropriate thing (e.g. the
6985 /// node) back to the top-level of the DAG combiner loop to avoid it being
6986 /// looked at.
6987 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDValue LHS,
6988                                     SDValue RHS) {
6989
6990   // Cannot simplify select with vector condition
6991   if (TheSelect->getOperand(0).getValueType().isVector()) return false;
6992
6993   // If this is a select from two identical things, try to pull the operation
6994   // through the select.
6995   if (LHS.getOpcode() != RHS.getOpcode() ||
6996       !LHS.hasOneUse() || !RHS.hasOneUse())
6997     return false;
6998
6999   // If this is a load and the token chain is identical, replace the select
7000   // of two loads with a load through a select of the address to load from.
7001   // This triggers in things like "select bool X, 10.0, 123.0" after the FP
7002   // constants have been dropped into the constant pool.
7003   if (LHS.getOpcode() == ISD::LOAD) {
7004     LoadSDNode *LLD = cast<LoadSDNode>(LHS);
7005     LoadSDNode *RLD = cast<LoadSDNode>(RHS);
7006
7007     // Token chains must be identical.
7008     if (LHS.getOperand(0) != RHS.getOperand(0) ||
7009         // Do not let this transformation reduce the number of volatile loads.
7010         LLD->isVolatile() || RLD->isVolatile() ||
7011         // If this is an EXTLOAD, the VT's must match.
7012         LLD->getMemoryVT() != RLD->getMemoryVT() ||
7013         // If this is an EXTLOAD, the kind of extension must match.
7014         (LLD->getExtensionType() != RLD->getExtensionType() &&
7015          // The only exception is if one of the extensions is anyext.
7016          LLD->getExtensionType() != ISD::EXTLOAD &&
7017          RLD->getExtensionType() != ISD::EXTLOAD) ||
7018         // FIXME: this discards src value information.  This is
7019         // over-conservative. It would be beneficial to be able to remember
7020         // both potential memory locations.  Since we are discarding
7021         // src value info, don't do the transformation if the memory
7022         // locations are not in the default address space.
7023         LLD->getPointerInfo().getAddrSpace() != 0 ||
7024         RLD->getPointerInfo().getAddrSpace() != 0)
7025       return false;
7026
7027     // Check that the select condition doesn't reach either load.  If so,
7028     // folding this will induce a cycle into the DAG.  If not, this is safe to
7029     // xform, so create a select of the addresses.
7030     SDValue Addr;
7031     if (TheSelect->getOpcode() == ISD::SELECT) {
7032       SDNode *CondNode = TheSelect->getOperand(0).getNode();
7033       if ((LLD->hasAnyUseOfValue(1) && LLD->isPredecessorOf(CondNode)) ||
7034           (RLD->hasAnyUseOfValue(1) && RLD->isPredecessorOf(CondNode)))
7035         return false;
7036       Addr = DAG.getNode(ISD::SELECT, TheSelect->getDebugLoc(),
7037                          LLD->getBasePtr().getValueType(),
7038                          TheSelect->getOperand(0), LLD->getBasePtr(),
7039                          RLD->getBasePtr());
7040     } else {  // Otherwise SELECT_CC
7041       SDNode *CondLHS = TheSelect->getOperand(0).getNode();
7042       SDNode *CondRHS = TheSelect->getOperand(1).getNode();
7043
7044       if ((LLD->hasAnyUseOfValue(1) &&
7045            (LLD->isPredecessorOf(CondLHS) || LLD->isPredecessorOf(CondRHS))) ||
7046           (LLD->hasAnyUseOfValue(1) &&
7047            (LLD->isPredecessorOf(CondLHS) || LLD->isPredecessorOf(CondRHS))))
7048         return false;
7049
7050       Addr = DAG.getNode(ISD::SELECT_CC, TheSelect->getDebugLoc(),
7051                          LLD->getBasePtr().getValueType(),
7052                          TheSelect->getOperand(0),
7053                          TheSelect->getOperand(1),
7054                          LLD->getBasePtr(), RLD->getBasePtr(),
7055                          TheSelect->getOperand(4));
7056     }
7057
7058     SDValue Load;
7059     if (LLD->getExtensionType() == ISD::NON_EXTLOAD) {
7060       Load = DAG.getLoad(TheSelect->getValueType(0),
7061                          TheSelect->getDebugLoc(),
7062                          // FIXME: Discards pointer info.
7063                          LLD->getChain(), Addr, MachinePointerInfo(),
7064                          LLD->isVolatile(), LLD->isNonTemporal(),
7065                          LLD->getAlignment());
7066     } else {
7067       Load = DAG.getExtLoad(LLD->getExtensionType() == ISD::EXTLOAD ?
7068                             RLD->getExtensionType() : LLD->getExtensionType(),
7069                             TheSelect->getDebugLoc(),
7070                             TheSelect->getValueType(0),
7071                             // FIXME: Discards pointer info.
7072                             LLD->getChain(), Addr, MachinePointerInfo(),
7073                             LLD->getMemoryVT(), LLD->isVolatile(),
7074                             LLD->isNonTemporal(), LLD->getAlignment());
7075     }
7076
7077     // Users of the select now use the result of the load.
7078     CombineTo(TheSelect, Load);
7079
7080     // Users of the old loads now use the new load's chain.  We know the
7081     // old-load value is dead now.
7082     CombineTo(LHS.getNode(), Load.getValue(0), Load.getValue(1));
7083     CombineTo(RHS.getNode(), Load.getValue(0), Load.getValue(1));
7084     return true;
7085   }
7086
7087   return false;
7088 }
7089
7090 /// SimplifySelectCC - Simplify an expression of the form (N0 cond N1) ? N2 : N3
7091 /// where 'cond' is the comparison specified by CC.
7092 SDValue DAGCombiner::SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1,
7093                                       SDValue N2, SDValue N3,
7094                                       ISD::CondCode CC, bool NotExtCompare) {
7095   // (x ? y : y) -> y.
7096   if (N2 == N3) return N2;
7097
7098   EVT VT = N2.getValueType();
7099   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
7100   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
7101   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.getNode());
7102
7103   // Determine if the condition we're dealing with is constant
7104   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
7105                               N0, N1, CC, DL, false);
7106   if (SCC.getNode()) AddToWorkList(SCC.getNode());
7107   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode());
7108
7109   // fold select_cc true, x, y -> x
7110   if (SCCC && !SCCC->isNullValue())
7111     return N2;
7112   // fold select_cc false, x, y -> y
7113   if (SCCC && SCCC->isNullValue())
7114     return N3;
7115
7116   // Check to see if we can simplify the select into an fabs node
7117   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
7118     // Allow either -0.0 or 0.0
7119     if (CFP->getValueAPF().isZero()) {
7120       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
7121       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
7122           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
7123           N2 == N3.getOperand(0))
7124         return DAG.getNode(ISD::FABS, DL, VT, N0);
7125
7126       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
7127       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
7128           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
7129           N2.getOperand(0) == N3)
7130         return DAG.getNode(ISD::FABS, DL, VT, N3);
7131     }
7132   }
7133
7134   // Turn "(a cond b) ? 1.0f : 2.0f" into "load (tmp + ((a cond b) ? 0 : 4)"
7135   // where "tmp" is a constant pool entry containing an array with 1.0 and 2.0
7136   // in it.  This is a win when the constant is not otherwise available because
7137   // it replaces two constant pool loads with one.  We only do this if the FP
7138   // type is known to be legal, because if it isn't, then we are before legalize
7139   // types an we want the other legalization to happen first (e.g. to avoid
7140   // messing with soft float) and if the ConstantFP is not legal, because if
7141   // it is legal, we may not need to store the FP constant in a constant pool.
7142   if (ConstantFPSDNode *TV = dyn_cast<ConstantFPSDNode>(N2))
7143     if (ConstantFPSDNode *FV = dyn_cast<ConstantFPSDNode>(N3)) {
7144       if (TLI.isTypeLegal(N2.getValueType()) &&
7145           (TLI.getOperationAction(ISD::ConstantFP, N2.getValueType()) !=
7146            TargetLowering::Legal) &&
7147           // If both constants have multiple uses, then we won't need to do an
7148           // extra load, they are likely around in registers for other users.
7149           (TV->hasOneUse() || FV->hasOneUse())) {
7150         Constant *Elts[] = {
7151           const_cast<ConstantFP*>(FV->getConstantFPValue()),
7152           const_cast<ConstantFP*>(TV->getConstantFPValue())
7153         };
7154         const Type *FPTy = Elts[0]->getType();
7155         const TargetData &TD = *TLI.getTargetData();
7156
7157         // Create a ConstantArray of the two constants.
7158         Constant *CA = ConstantArray::get(ArrayType::get(FPTy, 2), Elts, 2);
7159         SDValue CPIdx = DAG.getConstantPool(CA, TLI.getPointerTy(),
7160                                             TD.getPrefTypeAlignment(FPTy));
7161         unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
7162
7163         // Get the offsets to the 0 and 1 element of the array so that we can
7164         // select between them.
7165         SDValue Zero = DAG.getIntPtrConstant(0);
7166         unsigned EltSize = (unsigned)TD.getTypeAllocSize(Elts[0]->getType());
7167         SDValue One = DAG.getIntPtrConstant(EltSize);
7168
7169         SDValue Cond = DAG.getSetCC(DL,
7170                                     TLI.getSetCCResultType(N0.getValueType()),
7171                                     N0, N1, CC);
7172         SDValue CstOffset = DAG.getNode(ISD::SELECT, DL, Zero.getValueType(),
7173                                         Cond, One, Zero);
7174         CPIdx = DAG.getNode(ISD::ADD, DL, TLI.getPointerTy(), CPIdx,
7175                             CstOffset);
7176         return DAG.getLoad(TV->getValueType(0), DL, DAG.getEntryNode(), CPIdx,
7177                            MachinePointerInfo::getConstantPool(), false,
7178                            false, Alignment);
7179
7180       }
7181     }
7182
7183   // Check to see if we can perform the "gzip trick", transforming
7184   // (select_cc setlt X, 0, A, 0) -> (and (sra X, (sub size(X), 1), A)
7185   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
7186       N0.getValueType().isInteger() &&
7187       N2.getValueType().isInteger() &&
7188       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
7189        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
7190     EVT XType = N0.getValueType();
7191     EVT AType = N2.getValueType();
7192     if (XType.bitsGE(AType)) {
7193       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
7194       // single-bit constant.
7195       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
7196         unsigned ShCtV = N2C->getAPIntValue().logBase2();
7197         ShCtV = XType.getSizeInBits()-ShCtV-1;
7198         SDValue ShCt = DAG.getConstant(ShCtV,
7199                                        getShiftAmountTy(N0.getValueType()));
7200         SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(),
7201                                     XType, N0, ShCt);
7202         AddToWorkList(Shift.getNode());
7203
7204         if (XType.bitsGT(AType)) {
7205           Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
7206           AddToWorkList(Shift.getNode());
7207         }
7208
7209         return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
7210       }
7211
7212       SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(),
7213                                   XType, N0,
7214                                   DAG.getConstant(XType.getSizeInBits()-1,
7215                                          getShiftAmountTy(N0.getValueType())));
7216       AddToWorkList(Shift.getNode());
7217
7218       if (XType.bitsGT(AType)) {
7219         Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
7220         AddToWorkList(Shift.getNode());
7221       }
7222
7223       return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
7224     }
7225   }
7226
7227   // fold (select_cc seteq (and x, y), 0, 0, A) -> (and (shr (shl x)) A)
7228   // where y is has a single bit set.
7229   // A plaintext description would be, we can turn the SELECT_CC into an AND
7230   // when the condition can be materialized as an all-ones register.  Any
7231   // single bit-test can be materialized as an all-ones register with
7232   // shift-left and shift-right-arith.
7233   if (CC == ISD::SETEQ && N0->getOpcode() == ISD::AND &&
7234       N0->getValueType(0) == VT &&
7235       N1C && N1C->isNullValue() &&
7236       N2C && N2C->isNullValue()) {
7237     SDValue AndLHS = N0->getOperand(0);
7238     ConstantSDNode *ConstAndRHS = dyn_cast<ConstantSDNode>(N0->getOperand(1));
7239     if (ConstAndRHS && ConstAndRHS->getAPIntValue().countPopulation() == 1) {
7240       // Shift the tested bit over the sign bit.
7241       APInt AndMask = ConstAndRHS->getAPIntValue();
7242       SDValue ShlAmt =
7243         DAG.getConstant(AndMask.countLeadingZeros(),
7244                         getShiftAmountTy(AndLHS.getValueType()));
7245       SDValue Shl = DAG.getNode(ISD::SHL, N0.getDebugLoc(), VT, AndLHS, ShlAmt);
7246
7247       // Now arithmetic right shift it all the way over, so the result is either
7248       // all-ones, or zero.
7249       SDValue ShrAmt =
7250         DAG.getConstant(AndMask.getBitWidth()-1,
7251                         getShiftAmountTy(Shl.getValueType()));
7252       SDValue Shr = DAG.getNode(ISD::SRA, N0.getDebugLoc(), VT, Shl, ShrAmt);
7253
7254       return DAG.getNode(ISD::AND, DL, VT, Shr, N3);
7255     }
7256   }
7257
7258   // fold select C, 16, 0 -> shl C, 4
7259   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
7260       TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent) {
7261
7262     // If the caller doesn't want us to simplify this into a zext of a compare,
7263     // don't do it.
7264     if (NotExtCompare && N2C->getAPIntValue() == 1)
7265       return SDValue();
7266
7267     // Get a SetCC of the condition
7268     // FIXME: Should probably make sure that setcc is legal if we ever have a
7269     // target where it isn't.
7270     SDValue Temp, SCC;
7271     // cast from setcc result type to select result type
7272     if (LegalTypes) {
7273       SCC  = DAG.getSetCC(DL, TLI.getSetCCResultType(N0.getValueType()),
7274                           N0, N1, CC);
7275       if (N2.getValueType().bitsLT(SCC.getValueType()))
7276         Temp = DAG.getZeroExtendInReg(SCC, N2.getDebugLoc(), N2.getValueType());
7277       else
7278         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
7279                            N2.getValueType(), SCC);
7280     } else {
7281       SCC  = DAG.getSetCC(N0.getDebugLoc(), MVT::i1, N0, N1, CC);
7282       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
7283                          N2.getValueType(), SCC);
7284     }
7285
7286     AddToWorkList(SCC.getNode());
7287     AddToWorkList(Temp.getNode());
7288
7289     if (N2C->getAPIntValue() == 1)
7290       return Temp;
7291
7292     // shl setcc result by log2 n2c
7293     return DAG.getNode(ISD::SHL, DL, N2.getValueType(), Temp,
7294                        DAG.getConstant(N2C->getAPIntValue().logBase2(),
7295                                        getShiftAmountTy(Temp.getValueType())));
7296   }
7297
7298   // Check to see if this is the equivalent of setcc
7299   // FIXME: Turn all of these into setcc if setcc if setcc is legal
7300   // otherwise, go ahead with the folds.
7301   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
7302     EVT XType = N0.getValueType();
7303     if (!LegalOperations ||
7304         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(XType))) {
7305       SDValue Res = DAG.getSetCC(DL, TLI.getSetCCResultType(XType), N0, N1, CC);
7306       if (Res.getValueType() != VT)
7307         Res = DAG.getNode(ISD::ZERO_EXTEND, DL, VT, Res);
7308       return Res;
7309     }
7310
7311     // fold (seteq X, 0) -> (srl (ctlz X, log2(size(X))))
7312     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
7313         (!LegalOperations ||
7314          TLI.isOperationLegal(ISD::CTLZ, XType))) {
7315       SDValue Ctlz = DAG.getNode(ISD::CTLZ, N0.getDebugLoc(), XType, N0);
7316       return DAG.getNode(ISD::SRL, DL, XType, Ctlz,
7317                          DAG.getConstant(Log2_32(XType.getSizeInBits()),
7318                                        getShiftAmountTy(Ctlz.getValueType())));
7319     }
7320     // fold (setgt X, 0) -> (srl (and (-X, ~X), size(X)-1))
7321     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
7322       SDValue NegN0 = DAG.getNode(ISD::SUB, N0.getDebugLoc(),
7323                                   XType, DAG.getConstant(0, XType), N0);
7324       SDValue NotN0 = DAG.getNOT(N0.getDebugLoc(), N0, XType);
7325       return DAG.getNode(ISD::SRL, DL, XType,
7326                          DAG.getNode(ISD::AND, DL, XType, NegN0, NotN0),
7327                          DAG.getConstant(XType.getSizeInBits()-1,
7328                                          getShiftAmountTy(XType)));
7329     }
7330     // fold (setgt X, -1) -> (xor (srl (X, size(X)-1), 1))
7331     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
7332       SDValue Sign = DAG.getNode(ISD::SRL, N0.getDebugLoc(), XType, N0,
7333                                  DAG.getConstant(XType.getSizeInBits()-1,
7334                                          getShiftAmountTy(N0.getValueType())));
7335       return DAG.getNode(ISD::XOR, DL, XType, Sign, DAG.getConstant(1, XType));
7336     }
7337   }
7338
7339   // Check to see if this is an integer abs.
7340   // select_cc setg[te] X,  0,  X, -X ->
7341   // select_cc setgt    X, -1,  X, -X ->
7342   // select_cc setl[te] X,  0, -X,  X ->
7343   // select_cc setlt    X,  1, -X,  X ->
7344   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
7345   if (N1C) {
7346     ConstantSDNode *SubC = NULL;
7347     if (((N1C->isNullValue() && (CC == ISD::SETGT || CC == ISD::SETGE)) ||
7348          (N1C->isAllOnesValue() && CC == ISD::SETGT)) &&
7349         N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1))
7350       SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0));
7351     else if (((N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE)) ||
7352               (N1C->isOne() && CC == ISD::SETLT)) &&
7353              N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1))
7354       SubC = dyn_cast<ConstantSDNode>(N2.getOperand(0));
7355
7356     EVT XType = N0.getValueType();
7357     if (SubC && SubC->isNullValue() && XType.isInteger()) {
7358       SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType,
7359                                   N0,
7360                                   DAG.getConstant(XType.getSizeInBits()-1,
7361                                          getShiftAmountTy(N0.getValueType())));
7362       SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(),
7363                                 XType, N0, Shift);
7364       AddToWorkList(Shift.getNode());
7365       AddToWorkList(Add.getNode());
7366       return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
7367     }
7368   }
7369
7370   return SDValue();
7371 }
7372
7373 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
7374 SDValue DAGCombiner::SimplifySetCC(EVT VT, SDValue N0,
7375                                    SDValue N1, ISD::CondCode Cond,
7376                                    DebugLoc DL, bool foldBooleans) {
7377   TargetLowering::DAGCombinerInfo
7378     DagCombineInfo(DAG, !LegalTypes, !LegalOperations, false, this);
7379   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo, DL);
7380 }
7381
7382 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
7383 /// return a DAG expression to select that will generate the same value by
7384 /// multiplying by a magic number.  See:
7385 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
7386 SDValue DAGCombiner::BuildSDIV(SDNode *N) {
7387   std::vector<SDNode*> Built;
7388   SDValue S = TLI.BuildSDIV(N, DAG, &Built);
7389
7390   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
7391        ii != ee; ++ii)
7392     AddToWorkList(*ii);
7393   return S;
7394 }
7395
7396 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
7397 /// return a DAG expression to select that will generate the same value by
7398 /// multiplying by a magic number.  See:
7399 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
7400 SDValue DAGCombiner::BuildUDIV(SDNode *N) {
7401   std::vector<SDNode*> Built;
7402   SDValue S = TLI.BuildUDIV(N, DAG, &Built);
7403
7404   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
7405        ii != ee; ++ii)
7406     AddToWorkList(*ii);
7407   return S;
7408 }
7409
7410 /// FindBaseOffset - Return true if base is a frame index, which is known not
7411 // to alias with anything but itself.  Provides base object and offset as
7412 // results.
7413 static bool FindBaseOffset(SDValue Ptr, SDValue &Base, int64_t &Offset,
7414                            const GlobalValue *&GV, void *&CV) {
7415   // Assume it is a primitive operation.
7416   Base = Ptr; Offset = 0; GV = 0; CV = 0;
7417
7418   // If it's an adding a simple constant then integrate the offset.
7419   if (Base.getOpcode() == ISD::ADD) {
7420     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
7421       Base = Base.getOperand(0);
7422       Offset += C->getZExtValue();
7423     }
7424   }
7425
7426   // Return the underlying GlobalValue, and update the Offset.  Return false
7427   // for GlobalAddressSDNode since the same GlobalAddress may be represented
7428   // by multiple nodes with different offsets.
7429   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Base)) {
7430     GV = G->getGlobal();
7431     Offset += G->getOffset();
7432     return false;
7433   }
7434
7435   // Return the underlying Constant value, and update the Offset.  Return false
7436   // for ConstantSDNodes since the same constant pool entry may be represented
7437   // by multiple nodes with different offsets.
7438   if (ConstantPoolSDNode *C = dyn_cast<ConstantPoolSDNode>(Base)) {
7439     CV = C->isMachineConstantPoolEntry() ? (void *)C->getMachineCPVal()
7440                                          : (void *)C->getConstVal();
7441     Offset += C->getOffset();
7442     return false;
7443   }
7444   // If it's any of the following then it can't alias with anything but itself.
7445   return isa<FrameIndexSDNode>(Base);
7446 }
7447
7448 /// isAlias - Return true if there is any possibility that the two addresses
7449 /// overlap.
7450 bool DAGCombiner::isAlias(SDValue Ptr1, int64_t Size1,
7451                           const Value *SrcValue1, int SrcValueOffset1,
7452                           unsigned SrcValueAlign1,
7453                           const MDNode *TBAAInfo1,
7454                           SDValue Ptr2, int64_t Size2,
7455                           const Value *SrcValue2, int SrcValueOffset2,
7456                           unsigned SrcValueAlign2,
7457                           const MDNode *TBAAInfo2) const {
7458   // If they are the same then they must be aliases.
7459   if (Ptr1 == Ptr2) return true;
7460
7461   // Gather base node and offset information.
7462   SDValue Base1, Base2;
7463   int64_t Offset1, Offset2;
7464   const GlobalValue *GV1, *GV2;
7465   void *CV1, *CV2;
7466   bool isFrameIndex1 = FindBaseOffset(Ptr1, Base1, Offset1, GV1, CV1);
7467   bool isFrameIndex2 = FindBaseOffset(Ptr2, Base2, Offset2, GV2, CV2);
7468
7469   // If they have a same base address then check to see if they overlap.
7470   if (Base1 == Base2 || (GV1 && (GV1 == GV2)) || (CV1 && (CV1 == CV2)))
7471     return !((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
7472
7473   // It is possible for different frame indices to alias each other, mostly
7474   // when tail call optimization reuses return address slots for arguments.
7475   // To catch this case, look up the actual index of frame indices to compute
7476   // the real alias relationship.
7477   if (isFrameIndex1 && isFrameIndex2) {
7478     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
7479     Offset1 += MFI->getObjectOffset(cast<FrameIndexSDNode>(Base1)->getIndex());
7480     Offset2 += MFI->getObjectOffset(cast<FrameIndexSDNode>(Base2)->getIndex());
7481     return !((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
7482   }
7483
7484   // Otherwise, if we know what the bases are, and they aren't identical, then
7485   // we know they cannot alias.
7486   if ((isFrameIndex1 || CV1 || GV1) && (isFrameIndex2 || CV2 || GV2))
7487     return false;
7488
7489   // If we know required SrcValue1 and SrcValue2 have relatively large alignment
7490   // compared to the size and offset of the access, we may be able to prove they
7491   // do not alias.  This check is conservative for now to catch cases created by
7492   // splitting vector types.
7493   if ((SrcValueAlign1 == SrcValueAlign2) &&
7494       (SrcValueOffset1 != SrcValueOffset2) &&
7495       (Size1 == Size2) && (SrcValueAlign1 > Size1)) {
7496     int64_t OffAlign1 = SrcValueOffset1 % SrcValueAlign1;
7497     int64_t OffAlign2 = SrcValueOffset2 % SrcValueAlign1;
7498
7499     // There is no overlap between these relatively aligned accesses of similar
7500     // size, return no alias.
7501     if ((OffAlign1 + Size1) <= OffAlign2 || (OffAlign2 + Size2) <= OffAlign1)
7502       return false;
7503   }
7504
7505   if (CombinerGlobalAA) {
7506     // Use alias analysis information.
7507     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
7508     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
7509     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
7510     AliasAnalysis::AliasResult AAResult =
7511       AA.alias(AliasAnalysis::Location(SrcValue1, Overlap1, TBAAInfo1),
7512                AliasAnalysis::Location(SrcValue2, Overlap2, TBAAInfo2));
7513     if (AAResult == AliasAnalysis::NoAlias)
7514       return false;
7515   }
7516
7517   // Otherwise we have to assume they alias.
7518   return true;
7519 }
7520
7521 /// FindAliasInfo - Extracts the relevant alias information from the memory
7522 /// node.  Returns true if the operand was a load.
7523 bool DAGCombiner::FindAliasInfo(SDNode *N,
7524                         SDValue &Ptr, int64_t &Size,
7525                         const Value *&SrcValue,
7526                         int &SrcValueOffset,
7527                         unsigned &SrcValueAlign,
7528                         const MDNode *&TBAAInfo) const {
7529   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
7530     Ptr = LD->getBasePtr();
7531     Size = LD->getMemoryVT().getSizeInBits() >> 3;
7532     SrcValue = LD->getSrcValue();
7533     SrcValueOffset = LD->getSrcValueOffset();
7534     SrcValueAlign = LD->getOriginalAlignment();
7535     TBAAInfo = LD->getTBAAInfo();
7536     return true;
7537   }
7538   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
7539     Ptr = ST->getBasePtr();
7540     Size = ST->getMemoryVT().getSizeInBits() >> 3;
7541     SrcValue = ST->getSrcValue();
7542     SrcValueOffset = ST->getSrcValueOffset();
7543     SrcValueAlign = ST->getOriginalAlignment();
7544     TBAAInfo = ST->getTBAAInfo();
7545     return false;
7546   }
7547   llvm_unreachable("FindAliasInfo expected a memory operand");
7548 }
7549
7550 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
7551 /// looking for aliasing nodes and adding them to the Aliases vector.
7552 void DAGCombiner::GatherAllAliases(SDNode *N, SDValue OriginalChain,
7553                                    SmallVector<SDValue, 8> &Aliases) {
7554   SmallVector<SDValue, 8> Chains;     // List of chains to visit.
7555   SmallPtrSet<SDNode *, 16> Visited;  // Visited node set.
7556
7557   // Get alias information for node.
7558   SDValue Ptr;
7559   int64_t Size;
7560   const Value *SrcValue;
7561   int SrcValueOffset;
7562   unsigned SrcValueAlign;
7563   const MDNode *SrcTBAAInfo;
7564   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset,
7565                               SrcValueAlign, SrcTBAAInfo);
7566
7567   // Starting off.
7568   Chains.push_back(OriginalChain);
7569   unsigned Depth = 0;
7570
7571   // Look at each chain and determine if it is an alias.  If so, add it to the
7572   // aliases list.  If not, then continue up the chain looking for the next
7573   // candidate.
7574   while (!Chains.empty()) {
7575     SDValue Chain = Chains.back();
7576     Chains.pop_back();
7577
7578     // For TokenFactor nodes, look at each operand and only continue up the
7579     // chain until we find two aliases.  If we've seen two aliases, assume we'll
7580     // find more and revert to original chain since the xform is unlikely to be
7581     // profitable.
7582     //
7583     // FIXME: The depth check could be made to return the last non-aliasing
7584     // chain we found before we hit a tokenfactor rather than the original
7585     // chain.
7586     if (Depth > 6 || Aliases.size() == 2) {
7587       Aliases.clear();
7588       Aliases.push_back(OriginalChain);
7589       break;
7590     }
7591
7592     // Don't bother if we've been before.
7593     if (!Visited.insert(Chain.getNode()))
7594       continue;
7595
7596     switch (Chain.getOpcode()) {
7597     case ISD::EntryToken:
7598       // Entry token is ideal chain operand, but handled in FindBetterChain.
7599       break;
7600
7601     case ISD::LOAD:
7602     case ISD::STORE: {
7603       // Get alias information for Chain.
7604       SDValue OpPtr;
7605       int64_t OpSize;
7606       const Value *OpSrcValue;
7607       int OpSrcValueOffset;
7608       unsigned OpSrcValueAlign;
7609       const MDNode *OpSrcTBAAInfo;
7610       bool IsOpLoad = FindAliasInfo(Chain.getNode(), OpPtr, OpSize,
7611                                     OpSrcValue, OpSrcValueOffset,
7612                                     OpSrcValueAlign,
7613                                     OpSrcTBAAInfo);
7614
7615       // If chain is alias then stop here.
7616       if (!(IsLoad && IsOpLoad) &&
7617           isAlias(Ptr, Size, SrcValue, SrcValueOffset, SrcValueAlign,
7618                   SrcTBAAInfo,
7619                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset,
7620                   OpSrcValueAlign, OpSrcTBAAInfo)) {
7621         Aliases.push_back(Chain);
7622       } else {
7623         // Look further up the chain.
7624         Chains.push_back(Chain.getOperand(0));
7625         ++Depth;
7626       }
7627       break;
7628     }
7629
7630     case ISD::TokenFactor:
7631       // We have to check each of the operands of the token factor for "small"
7632       // token factors, so we queue them up.  Adding the operands to the queue
7633       // (stack) in reverse order maintains the original order and increases the
7634       // likelihood that getNode will find a matching token factor (CSE.)
7635       if (Chain.getNumOperands() > 16) {
7636         Aliases.push_back(Chain);
7637         break;
7638       }
7639       for (unsigned n = Chain.getNumOperands(); n;)
7640         Chains.push_back(Chain.getOperand(--n));
7641       ++Depth;
7642       break;
7643
7644     default:
7645       // For all other instructions we will just have to take what we can get.
7646       Aliases.push_back(Chain);
7647       break;
7648     }
7649   }
7650 }
7651
7652 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
7653 /// for a better chain (aliasing node.)
7654 SDValue DAGCombiner::FindBetterChain(SDNode *N, SDValue OldChain) {
7655   SmallVector<SDValue, 8> Aliases;  // Ops for replacing token factor.
7656
7657   // Accumulate all the aliases to this node.
7658   GatherAllAliases(N, OldChain, Aliases);
7659
7660   // If no operands then chain to entry token.
7661   if (Aliases.size() == 0)
7662     return DAG.getEntryNode();
7663
7664   // If a single operand then chain to it.  We don't need to revisit it.
7665   if (Aliases.size() == 1)
7666     return Aliases[0];
7667
7668   // Construct a custom tailored token factor.
7669   return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
7670                      &Aliases[0], Aliases.size());
7671 }
7672
7673 // SelectionDAG::Combine - This is the entry point for the file.
7674 //
7675 void SelectionDAG::Combine(CombineLevel Level, AliasAnalysis &AA,
7676                            CodeGenOpt::Level OptLevel) {
7677   /// run - This is the main entry point to this class.
7678   ///
7679   DAGCombiner(*this, AA, OptLevel).Run(Level);
7680 }