lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 // This pass is not a substitute for the LLVM IR instcombine pass. This pass is
  14 // primarily intended to handle simplification opportunities that are implicit
  15 // in the LLVM IR and exposed by the various codegen lowering phases.
  16 //
  17 //===----------------------------------------------------------------------===//
  18
  19 #define DEBUG_TYPE "dagcombine"
  20 #include "llvm/CodeGen/SelectionDAG.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/LLVMContext.h"
  23 #include "llvm/CodeGen/MachineFunction.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/PseudoSourceValue.h"
  26 #include "llvm/Analysis/AliasAnalysis.h"
  27 #include "llvm/Target/TargetData.h"
  28 #include "llvm/Target/TargetFrameInfo.h"
  29 #include "llvm/Target/TargetLowering.h"
  30 #include "llvm/Target/TargetMachine.h"
  31 #include "llvm/Target/TargetOptions.h"
  32 #include "llvm/ADT/SmallPtrSet.h"
  33 #include "llvm/ADT/Statistic.h"
  34 #include "llvm/Support/CommandLine.h"
  35 #include "llvm/Support/Debug.h"
  36 #include "llvm/Support/ErrorHandling.h"
  37 #include "llvm/Support/MathExtras.h"
  38 #include "llvm/Support/raw_ostream.h"
  39 #include <algorithm>
  40 using namespace llvm;
  41
  42 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  43 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  44 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  45 STATISTIC(OpsNarrowed     , "Number of load/op/store narrowed");
  46
  47 namespace {
  48   static cl::opt<bool>
  49     CombinerAA("combiner-alias-analysis", cl::Hidden,
  50                cl::desc("Turn on alias analysis during testing"));
  51
  52   static cl::opt<bool>
  53     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  54                cl::desc("Include global information in alias analysis"));
  55
  56 //------------------------------ DAGCombiner ---------------------------------//
  57
  58   class DAGCombiner {
  59     SelectionDAG &DAG;
  60     const TargetLowering &TLI;
  61     CombineLevel Level;
  62     CodeGenOpt::Level OptLevel;
  63     bool LegalOperations;
  64     bool LegalTypes;
  65
  66     // Worklist of all of the nodes that need to be simplified.
  67     std::vector<SDNode*> WorkList;
  68
  69     // AA - Used for DAG load/store alias analysis.
  70     AliasAnalysis &AA;
  71
  72     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  73     /// the instruction to the work lists because they might get more simplified
  74     /// now.
  75     ///
  76     void AddUsersToWorkList(SDNode *N) {
  77       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  78            UI != UE; ++UI)
  79         AddToWorkList(*UI);
  80     }
  81
  82     /// visit - call the node-specific routine that knows how to fold each
  83     /// particular type of node.
  84     SDValue visit(SDNode *N);
  85
  86   public:
  87     /// AddToWorkList - Add to the work list making sure it's instance is at the
  88     /// the back (next to be processed.)
  89     void AddToWorkList(SDNode *N) {
  90       removeFromWorkList(N);
  91       WorkList.push_back(N);
  92     }
  93
  94     /// removeFromWorkList - remove all instances of N from the worklist.
  95     ///
  96     void removeFromWorkList(SDNode *N) {
  97       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  98                      WorkList.end());
  99     }
 100
 101     SDValue CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 102                       bool AddTo = true);
 103
 104     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true) {
 105       return CombineTo(N, &Res, 1, AddTo);
 106     }
 107
 108     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1,
 109                       bool AddTo = true) {
 110       SDValue To[] = { Res0, Res1 };
 111       return CombineTo(N, To, 2, AddTo);
 112     }
 113
 114     void CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO);
 115
 116   private:
 117
 118     /// SimplifyDemandedBits - Check the specified integer node value to see if
 119     /// it can be simplified or if things it uses can be simplified by bit
 120     /// propagation.  If so, return true.
 121     bool SimplifyDemandedBits(SDValue Op) {
 122       unsigned BitWidth = Op.getValueType().getScalarType().getSizeInBits();
 123       APInt Demanded = APInt::getAllOnesValue(BitWidth);
 124       return SimplifyDemandedBits(Op, Demanded);
 125     }
 126
 127     bool SimplifyDemandedBits(SDValue Op, const APInt &Demanded);
 128
 129     bool CombineToPreIndexedLoadStore(SDNode *N);
 130     bool CombineToPostIndexedLoadStore(SDNode *N);
 131
 132     void ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad);
 133     SDValue PromoteOperand(SDValue Op, EVT PVT, bool &Replace);
 134     SDValue SExtPromoteOperand(SDValue Op, EVT PVT);
 135     SDValue ZExtPromoteOperand(SDValue Op, EVT PVT);
 136     SDValue PromoteIntBinOp(SDValue Op);
 137     SDValue PromoteIntShiftOp(SDValue Op);
 138     SDValue PromoteExtend(SDValue Op);
 139     bool PromoteLoad(SDValue Op);
 140
 141     /// combine - call the node-specific routine that knows how to fold each
 142     /// particular type of node. If that doesn't do anything, try the
 143     /// target-specific DAG combines.
 144     SDValue combine(SDNode *N);
 145
 146     // Visitation implementation - Implement dag node combining for different
 147     // node types.  The semantics are as follows:
 148     // Return Value:
 149     //   SDValue.getNode() == 0 - No change was made
 150     //   SDValue.getNode() == N - N was replaced, is dead and has been handled.
 151     //   otherwise              - N should be replaced by the returned Operand.
 152     //
 153     SDValue visitTokenFactor(SDNode *N);
 154     SDValue visitMERGE_VALUES(SDNode *N);
 155     SDValue visitADD(SDNode *N);
 156     SDValue visitSUB(SDNode *N);
 157     SDValue visitADDC(SDNode *N);
 158     SDValue visitADDE(SDNode *N);
 159     SDValue visitMUL(SDNode *N);
 160     SDValue visitSDIV(SDNode *N);
 161     SDValue visitUDIV(SDNode *N);
 162     SDValue visitSREM(SDNode *N);
 163     SDValue visitUREM(SDNode *N);
 164     SDValue visitMULHU(SDNode *N);
 165     SDValue visitMULHS(SDNode *N);
 166     SDValue visitSMUL_LOHI(SDNode *N);
 167     SDValue visitUMUL_LOHI(SDNode *N);
 168     SDValue visitSDIVREM(SDNode *N);
 169     SDValue visitUDIVREM(SDNode *N);
 170     SDValue visitAND(SDNode *N);
 171     SDValue visitOR(SDNode *N);
 172     SDValue visitXOR(SDNode *N);
 173     SDValue SimplifyVBinOp(SDNode *N);
 174     SDValue visitSHL(SDNode *N);
 175     SDValue visitSRA(SDNode *N);
 176     SDValue visitSRL(SDNode *N);
 177     SDValue visitCTLZ(SDNode *N);
 178     SDValue visitCTTZ(SDNode *N);
 179     SDValue visitCTPOP(SDNode *N);
 180     SDValue visitSELECT(SDNode *N);
 181     SDValue visitSELECT_CC(SDNode *N);
 182     SDValue visitSETCC(SDNode *N);
 183     SDValue visitSIGN_EXTEND(SDNode *N);
 184     SDValue visitZERO_EXTEND(SDNode *N);
 185     SDValue visitANY_EXTEND(SDNode *N);
 186     SDValue visitSIGN_EXTEND_INREG(SDNode *N);
 187     SDValue visitTRUNCATE(SDNode *N);
 188     SDValue visitBIT_CONVERT(SDNode *N);
 189     SDValue visitBUILD_PAIR(SDNode *N);
 190     SDValue visitFADD(SDNode *N);
 191     SDValue visitFSUB(SDNode *N);
 192     SDValue visitFMUL(SDNode *N);
 193     SDValue visitFDIV(SDNode *N);
 194     SDValue visitFREM(SDNode *N);
 195     SDValue visitFCOPYSIGN(SDNode *N);
 196     SDValue visitSINT_TO_FP(SDNode *N);
 197     SDValue visitUINT_TO_FP(SDNode *N);
 198     SDValue visitFP_TO_SINT(SDNode *N);
 199     SDValue visitFP_TO_UINT(SDNode *N);
 200     SDValue visitFP_ROUND(SDNode *N);
 201     SDValue visitFP_ROUND_INREG(SDNode *N);
 202     SDValue visitFP_EXTEND(SDNode *N);
 203     SDValue visitFNEG(SDNode *N);
 204     SDValue visitFABS(SDNode *N);
 205     SDValue visitBRCOND(SDNode *N);
 206     SDValue visitBR_CC(SDNode *N);
 207     SDValue visitLOAD(SDNode *N);
 208     SDValue visitSTORE(SDNode *N);
 209     SDValue visitINSERT_VECTOR_ELT(SDNode *N);
 210     SDValue visitEXTRACT_VECTOR_ELT(SDNode *N);
 211     SDValue visitBUILD_VECTOR(SDNode *N);
 212     SDValue visitCONCAT_VECTORS(SDNode *N);
 213     SDValue visitVECTOR_SHUFFLE(SDNode *N);
 214
 215     SDValue XformToShuffleWithZero(SDNode *N);
 216     SDValue ReassociateOps(unsigned Opc, DebugLoc DL, SDValue LHS, SDValue RHS);
 217
 218     SDValue visitShiftByConstant(SDNode *N, unsigned Amt);
 219
 220     bool SimplifySelectOps(SDNode *SELECT, SDValue LHS, SDValue RHS);
 221     SDValue SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 222     SDValue SimplifySelect(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2);
 223     SDValue SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1, SDValue N2,
 224                              SDValue N3, ISD::CondCode CC,
 225                              bool NotExtCompare = false);
 226     SDValue SimplifySetCC(EVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
 227                           DebugLoc DL, bool foldBooleans = true);
 228     SDValue SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 229                                          unsigned HiOp);
 230     SDValue CombineConsecutiveLoads(SDNode *N, EVT VT);
 231     SDValue ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, EVT);
 232     SDValue BuildSDIV(SDNode *N);
 233     SDValue BuildUDIV(SDNode *N);
 234     SDNode *MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL);
 235     SDValue ReduceLoadWidth(SDNode *N);
 236     SDValue ReduceLoadOpStoreWidth(SDNode *N);
 237
 238     SDValue GetDemandedBits(SDValue V, const APInt &Mask);
 239
 240     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 241     /// looking for aliasing nodes and adding them to the Aliases vector.
 242     void GatherAllAliases(SDNode *N, SDValue OriginalChain,
 243                           SmallVector<SDValue, 8> &Aliases);
 244
 245     /// isAlias - Return true if there is any possibility that the two addresses
 246     /// overlap.
 247     bool isAlias(SDValue Ptr1, int64_t Size1,
 248                  const Value *SrcValue1, int SrcValueOffset1,
 249                  unsigned SrcValueAlign1,
 250                  SDValue Ptr2, int64_t Size2,
 251                  const Value *SrcValue2, int SrcValueOffset2,
 252                  unsigned SrcValueAlign2) const;
 253
 254     /// FindAliasInfo - Extracts the relevant alias information from the memory
 255     /// node.  Returns true if the operand was a load.
 256     bool FindAliasInfo(SDNode *N,
 257                        SDValue &Ptr, int64_t &Size,
 258                        const Value *&SrcValue, int &SrcValueOffset,
 259                        unsigned &SrcValueAlignment) const;
 260
 261     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 262     /// looking for a better chain (aliasing node.)
 263     SDValue FindBetterChain(SDNode *N, SDValue Chain);
 264
 265   public:
 266     DAGCombiner(SelectionDAG &D, AliasAnalysis &A, CodeGenOpt::Level OL)
 267       : DAG(D), TLI(D.getTargetLoweringInfo()), Level(Unrestricted),
 268         OptLevel(OL), LegalOperations(false), LegalTypes(false), AA(A) {}
 269
 270     /// Run - runs the dag combiner on all nodes in the work list
 271     void Run(CombineLevel AtLevel);
 272
 273     SelectionDAG &getDAG() const { return DAG; }
 274
 275     /// getShiftAmountTy - Returns a type large enough to hold any valid
 276     /// shift amount - before type legalization these can be huge.
 277     EVT getShiftAmountTy() {
 278       return LegalTypes ? TLI.getShiftAmountTy() : TLI.getPointerTy();
 279     }
 280
 281     /// isTypeLegal - This method returns true if we are running before type
 282     /// legalization or if the specified VT is legal.
 283     bool isTypeLegal(const EVT &VT) {
 284       if (!LegalTypes) return true;
 285       return TLI.isTypeLegal(VT);
 286     }
 287   };
 288 }
 289
 290
 291 namespace {
 292 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 293 /// nodes from the worklist.
 294 class WorkListRemover : public SelectionDAG::DAGUpdateListener {
 295   DAGCombiner &DC;
 296 public:
 297   explicit WorkListRemover(DAGCombiner &dc) : DC(dc) {}
 298
 299   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 300     DC.removeFromWorkList(N);
 301   }
 302
 303   virtual void NodeUpdated(SDNode *N) {
 304     // Ignore updates.
 305   }
 306 };
 307 }
 308
 309 //===----------------------------------------------------------------------===//
 310 //  TargetLowering::DAGCombinerInfo implementation
 311 //===----------------------------------------------------------------------===//
 312
 313 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 314   ((DAGCombiner*)DC)->AddToWorkList(N);
 315 }
 316
 317 SDValue TargetLowering::DAGCombinerInfo::
 318 CombineTo(SDNode *N, const std::vector<SDValue> &To, bool AddTo) {
 319   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size(), AddTo);
 320 }
 321
 322 SDValue TargetLowering::DAGCombinerInfo::
 323 CombineTo(SDNode *N, SDValue Res, bool AddTo) {
 324   return ((DAGCombiner*)DC)->CombineTo(N, Res, AddTo);
 325 }
 326
 327
 328 SDValue TargetLowering::DAGCombinerInfo::
 329 CombineTo(SDNode *N, SDValue Res0, SDValue Res1, bool AddTo) {
 330   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1, AddTo);
 331 }
 332
 333 void TargetLowering::DAGCombinerInfo::
 334 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 335   return ((DAGCombiner*)DC)->CommitTargetLoweringOpt(TLO);
 336 }
 337
 338 //===----------------------------------------------------------------------===//
 339 // Helper Functions
 340 //===----------------------------------------------------------------------===//
 341
 342 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 343 /// specified expression for the same cost as the expression itself, or 2 if we
 344 /// can compute the negated form more cheaply than the expression itself.
 345 static char isNegatibleForFree(SDValue Op, bool LegalOperations,
 346                                unsigned Depth = 0) {
 347   // No compile time optimizations on this type.
 348   if (Op.getValueType() == MVT::ppcf128)
 349     return 0;
 350
 351   // fneg is removable even if it has multiple uses.
 352   if (Op.getOpcode() == ISD::FNEG) return 2;
 353
 354   // Don't allow anything with multiple uses.
 355   if (!Op.hasOneUse()) return 0;
 356
 357   // Don't recurse exponentially.
 358   if (Depth > 6) return 0;
 359
 360   switch (Op.getOpcode()) {
 361   default: return false;
 362   case ISD::ConstantFP:
 363     // Don't invert constant FP values after legalize.  The negated constant
 364     // isn't necessarily legal.
 365     return LegalOperations ? 0 : 1;
 366   case ISD::FADD:
 367     // FIXME: determine better conditions for this xform.
 368     if (!UnsafeFPMath) return 0;
 369
 370     // fold (fsub (fadd A, B)) -> (fsub (fneg A), B)
 371     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 372       return V;
 373     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 374     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 375   case ISD::FSUB:
 376     // We can't turn -(A-B) into B-A when we honor signed zeros.
 377     if (!UnsafeFPMath) return 0;
 378
 379     // fold (fneg (fsub A, B)) -> (fsub B, A)
 380     return 1;
 381
 382   case ISD::FMUL:
 383   case ISD::FDIV:
 384     if (HonorSignDependentRoundingFPMath()) return 0;
 385
 386     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y) or (fmul X, (fneg Y))
 387     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 388       return V;
 389
 390     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 391
 392   case ISD::FP_EXTEND:
 393   case ISD::FP_ROUND:
 394   case ISD::FSIN:
 395     return isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1);
 396   }
 397 }
 398
 399 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 400 /// returns the newly negated expression.
 401 static SDValue GetNegatedExpression(SDValue Op, SelectionDAG &DAG,
 402                                     bool LegalOperations, unsigned Depth = 0) {
 403   // fneg is removable even if it has multiple uses.
 404   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 405
 406   // Don't allow anything with multiple uses.
 407   assert(Op.hasOneUse() && "Unknown reuse!");
 408
 409   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 410   switch (Op.getOpcode()) {
 411   default: llvm_unreachable("Unknown code");
 412   case ISD::ConstantFP: {
 413     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 414     V.changeSign();
 415     return DAG.getConstantFP(V, Op.getValueType());
 416   }
 417   case ISD::FADD:
 418     // FIXME: determine better conditions for this xform.
 419     assert(UnsafeFPMath);
 420
 421     // fold (fneg (fadd A, B)) -> (fsub (fneg A), B)
 422     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 423       return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 424                          GetNegatedExpression(Op.getOperand(0), DAG,
 425                                               LegalOperations, Depth+1),
 426                          Op.getOperand(1));
 427     // fold (fneg (fadd A, B)) -> (fsub (fneg B), A)
 428     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 429                        GetNegatedExpression(Op.getOperand(1), DAG,
 430                                             LegalOperations, Depth+1),
 431                        Op.getOperand(0));
 432   case ISD::FSUB:
 433     // We can't turn -(A-B) into B-A when we honor signed zeros.
 434     assert(UnsafeFPMath);
 435
 436     // fold (fneg (fsub 0, B)) -> B
 437     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 438       if (N0CFP->getValueAPF().isZero())
 439         return Op.getOperand(1);
 440
 441     // fold (fneg (fsub A, B)) -> (fsub B, A)
 442     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 443                        Op.getOperand(1), Op.getOperand(0));
 444
 445   case ISD::FMUL:
 446   case ISD::FDIV:
 447     assert(!HonorSignDependentRoundingFPMath());
 448
 449     // fold (fneg (fmul X, Y)) -> (fmul (fneg X), Y)
 450     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 451       return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 452                          GetNegatedExpression(Op.getOperand(0), DAG,
 453                                               LegalOperations, Depth+1),
 454                          Op.getOperand(1));
 455
 456     // fold (fneg (fmul X, Y)) -> (fmul X, (fneg Y))
 457     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 458                        Op.getOperand(0),
 459                        GetNegatedExpression(Op.getOperand(1), DAG,
 460                                             LegalOperations, Depth+1));
 461
 462   case ISD::FP_EXTEND:
 463   case ISD::FSIN:
 464     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 465                        GetNegatedExpression(Op.getOperand(0), DAG,
 466                                             LegalOperations, Depth+1));
 467   case ISD::FP_ROUND:
 468       return DAG.getNode(ISD::FP_ROUND, Op.getDebugLoc(), Op.getValueType(),
 469                          GetNegatedExpression(Op.getOperand(0), DAG,
 470                                               LegalOperations, Depth+1),
 471                          Op.getOperand(1));
 472   }
 473 }
 474
 475
 476 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 477 // that selects between the values 1 and 0, making it equivalent to a setcc.
 478 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 479 // nodes based on the type of node we are checking.  This simplifies life a
 480 // bit for the callers.
 481 static bool isSetCCEquivalent(SDValue N, SDValue &LHS, SDValue &RHS,
 482                               SDValue &CC) {
 483   if (N.getOpcode() == ISD::SETCC) {
 484     LHS = N.getOperand(0);
 485     RHS = N.getOperand(1);
 486     CC  = N.getOperand(2);
 487     return true;
 488   }
 489   if (N.getOpcode() == ISD::SELECT_CC &&
 490       N.getOperand(2).getOpcode() == ISD::Constant &&
 491       N.getOperand(3).getOpcode() == ISD::Constant &&
 492       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 493       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 494     LHS = N.getOperand(0);
 495     RHS = N.getOperand(1);
 496     CC  = N.getOperand(4);
 497     return true;
 498   }
 499   return false;
 500 }
 501
 502 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 503 // one use.  If this is true, it allows the users to invert the operation for
 504 // free when it is profitable to do so.
 505 static bool isOneUseSetCC(SDValue N) {
 506   SDValue N0, N1, N2;
 507   if (isSetCCEquivalent(N, N0, N1, N2) && N.getNode()->hasOneUse())
 508     return true;
 509   return false;
 510 }
 511
 512 SDValue DAGCombiner::ReassociateOps(unsigned Opc, DebugLoc DL,
 513                                     SDValue N0, SDValue N1) {
 514   EVT VT = N0.getValueType();
 515   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 516     if (isa<ConstantSDNode>(N1)) {
 517       // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 518       SDValue OpNode =
 519         DAG.FoldConstantArithmetic(Opc, VT,
 520                                    cast<ConstantSDNode>(N0.getOperand(1)),
 521                                    cast<ConstantSDNode>(N1));
 522       return DAG.getNode(Opc, DL, VT, N0.getOperand(0), OpNode);
 523     } else if (N0.hasOneUse()) {
 524       // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 525       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 526                                    N0.getOperand(0), N1);
 527       AddToWorkList(OpNode.getNode());
 528       return DAG.getNode(Opc, DL, VT, OpNode, N0.getOperand(1));
 529     }
 530   }
 531
 532   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 533     if (isa<ConstantSDNode>(N0)) {
 534       // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 535       SDValue OpNode =
 536         DAG.FoldConstantArithmetic(Opc, VT,
 537                                    cast<ConstantSDNode>(N1.getOperand(1)),
 538                                    cast<ConstantSDNode>(N0));
 539       return DAG.getNode(Opc, DL, VT, N1.getOperand(0), OpNode);
 540     } else if (N1.hasOneUse()) {
 541       // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 542       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 543                                    N1.getOperand(0), N0);
 544       AddToWorkList(OpNode.getNode());
 545       return DAG.getNode(Opc, DL, VT, OpNode, N1.getOperand(1));
 546     }
 547   }
 548
 549   return SDValue();
 550 }
 551
 552 SDValue DAGCombiner::CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 553                                bool AddTo) {
 554   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 555   ++NodesCombined;
 556   DEBUG(dbgs() << "\nReplacing.1 ";
 557         N->dump(&DAG);
 558         dbgs() << "\nWith: ";
 559         To[0].getNode()->dump(&DAG);
 560         dbgs() << " and " << NumTo-1 << " other values\n";
 561         for (unsigned i = 0, e = NumTo; i != e; ++i)
 562           assert((!To[i].getNode() ||
 563                   N->getValueType(i) == To[i].getValueType()) &&
 564                  "Cannot combine value to value of different type!"));
 565   WorkListRemover DeadNodes(*this);
 566   DAG.ReplaceAllUsesWith(N, To, &DeadNodes);
 567
 568   if (AddTo) {
 569     // Push the new nodes and any users onto the worklist
 570     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 571       if (To[i].getNode()) {
 572         AddToWorkList(To[i].getNode());
 573         AddUsersToWorkList(To[i].getNode());
 574       }
 575     }
 576   }
 577
 578   // Finally, if the node is now dead, remove it from the graph.  The node
 579   // may not be dead if the replacement process recursively simplified to
 580   // something else needing this node.
 581   if (N->use_empty()) {
 582     // Nodes can be reintroduced into the worklist.  Make sure we do not
 583     // process a node that has been replaced.
 584     removeFromWorkList(N);
 585
 586     // Finally, since the node is now dead, remove it from the graph.
 587     DAG.DeleteNode(N);
 588   }
 589   return SDValue(N, 0);
 590 }
 591
 592 void DAGCombiner::
 593 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 594   // Replace all uses.  If any nodes become isomorphic to other nodes and
 595   // are deleted, make sure to remove them from our worklist.
 596   WorkListRemover DeadNodes(*this);
 597   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 598
 599   // Push the new node and any (possibly new) users onto the worklist.
 600   AddToWorkList(TLO.New.getNode());
 601   AddUsersToWorkList(TLO.New.getNode());
 602
 603   // Finally, if the node is now dead, remove it from the graph.  The node
 604   // may not be dead if the replacement process recursively simplified to
 605   // something else needing this node.
 606   if (TLO.Old.getNode()->use_empty()) {
 607     removeFromWorkList(TLO.Old.getNode());
 608
 609     // If the operands of this node are only used by the node, they will now
 610     // be dead.  Make sure to visit them first to delete dead nodes early.
 611     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands(); i != e; ++i)
 612       if (TLO.Old.getNode()->getOperand(i).getNode()->hasOneUse())
 613         AddToWorkList(TLO.Old.getNode()->getOperand(i).getNode());
 614
 615     DAG.DeleteNode(TLO.Old.getNode());
 616   }
 617 }
 618
 619 /// SimplifyDemandedBits - Check the specified integer node value to see if
 620 /// it can be simplified or if things it uses can be simplified by bit
 621 /// propagation.  If so, return true.
 622 bool DAGCombiner::SimplifyDemandedBits(SDValue Op, const APInt &Demanded) {
 623   TargetLowering::TargetLoweringOpt TLO(DAG, LegalTypes, LegalOperations);
 624   APInt KnownZero, KnownOne;
 625   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 626     return false;
 627
 628   // Revisit the node.
 629   AddToWorkList(Op.getNode());
 630
 631   // Replace the old value with the new one.
 632   ++NodesCombined;
 633   DEBUG(dbgs() << "\nReplacing.2 ";
 634         TLO.Old.getNode()->dump(&DAG);
 635         dbgs() << "\nWith: ";
 636         TLO.New.getNode()->dump(&DAG);
 637         dbgs() << '\n');
 638
 639   CommitTargetLoweringOpt(TLO);
 640   return true;
 641 }
 642
 643 void DAGCombiner::ReplaceLoadWithPromotedLoad(SDNode *Load, SDNode *ExtLoad) {
 644   DebugLoc dl = Load->getDebugLoc();
 645   EVT VT = Load->getValueType(0);
 646   SDValue Trunc = DAG.getNode(ISD::TRUNCATE, dl, VT, SDValue(ExtLoad, 0));
 647
 648   DEBUG(dbgs() << "\nReplacing.9 ";
 649         Load->dump(&DAG);
 650         dbgs() << "\nWith: ";
 651         Trunc.getNode()->dump(&DAG);
 652         dbgs() << '\n');
 653   WorkListRemover DeadNodes(*this);
 654   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 0), Trunc, &DeadNodes);
 655   DAG.ReplaceAllUsesOfValueWith(SDValue(Load, 1), SDValue(ExtLoad, 1),
 656                                 &DeadNodes);
 657   removeFromWorkList(Load);
 658   DAG.DeleteNode(Load);
 659   AddToWorkList(Trunc.getNode());
 660 }
 661
 662 SDValue DAGCombiner::PromoteOperand(SDValue Op, EVT PVT, bool &Replace) {
 663   Replace = false;
 664   DebugLoc dl = Op.getDebugLoc();
 665   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(Op)) {
 666     EVT MemVT = LD->getMemoryVT();
 667     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 668       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD : ISD::EXTLOAD)
 669       : LD->getExtensionType();
 670     Replace = true;
 671     return DAG.getExtLoad(ExtType, dl, PVT,
 672                           LD->getChain(), LD->getBasePtr(),
 673                           LD->getSrcValue(), LD->getSrcValueOffset(),
 674                           MemVT, LD->isVolatile(),
 675                           LD->isNonTemporal(), LD->getAlignment());
 676   }
 677
 678   unsigned Opc = Op.getOpcode();
 679   switch (Opc) {
 680   default: break;
 681   case ISD::AssertSext:
 682     return DAG.getNode(ISD::AssertSext, dl, PVT,
 683                        SExtPromoteOperand(Op.getOperand(0), PVT),
 684                        Op.getOperand(1));
 685   case ISD::AssertZext:
 686     return DAG.getNode(ISD::AssertZext, dl, PVT,
 687                        ZExtPromoteOperand(Op.getOperand(0), PVT),
 688                        Op.getOperand(1));
 689   case ISD::Constant: {
 690     unsigned ExtOpc =
 691       Op.getValueType().isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 692     return DAG.getNode(ExtOpc, dl, PVT, Op);
 693   }
 694   }
 695
 696   if (!TLI.isOperationLegal(ISD::ANY_EXTEND, PVT))
 697     return SDValue();
 698   return DAG.getNode(ISD::ANY_EXTEND, dl, PVT, Op);
 699 }
 700
 701 SDValue DAGCombiner::SExtPromoteOperand(SDValue Op, EVT PVT) {
 702   if (!TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, PVT))
 703     return SDValue();
 704   EVT OldVT = Op.getValueType();
 705   DebugLoc dl = Op.getDebugLoc();
 706   bool Replace = false;
 707   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 708   if (NewOp.getNode() == 0)
 709     return SDValue();
 710   AddToWorkList(NewOp.getNode());
 711
 712   if (Replace)
 713     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 714   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NewOp.getValueType(), NewOp,
 715                      DAG.getValueType(OldVT));
 716 }
 717
 718 SDValue DAGCombiner::ZExtPromoteOperand(SDValue Op, EVT PVT) {
 719   EVT OldVT = Op.getValueType();
 720   DebugLoc dl = Op.getDebugLoc();
 721   bool Replace = false;
 722   SDValue NewOp = PromoteOperand(Op, PVT, Replace);
 723   if (NewOp.getNode() == 0)
 724     return SDValue();
 725   AddToWorkList(NewOp.getNode());
 726
 727   if (Replace)
 728     ReplaceLoadWithPromotedLoad(Op.getNode(), NewOp.getNode());
 729   return DAG.getZeroExtendInReg(NewOp, dl, OldVT);
 730 }
 731
 732 /// PromoteIntBinOp - Promote the specified integer binary operation if the
 733 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 734 /// promote i16 operations to i32 since i16 instructions are longer.
 735 SDValue DAGCombiner::PromoteIntBinOp(SDValue Op) {
 736   if (!LegalOperations)
 737     return SDValue();
 738
 739   EVT VT = Op.getValueType();
 740   if (VT.isVector() || !VT.isInteger())
 741     return SDValue();
 742
 743   // If operation type is 'undesirable', e.g. i16 on x86, consider
 744   // promoting it.
 745   unsigned Opc = Op.getOpcode();
 746   if (TLI.isTypeDesirableForOp(Opc, VT))
 747     return SDValue();
 748
 749   EVT PVT = VT;
 750   // Consult target whether it is a good idea to promote this operation and
 751   // what's the right type to promote it to.
 752   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 753     assert(PVT != VT && "Don't know what type to promote to!");
 754
 755     bool Replace0 = false;
 756     SDValue N0 = Op.getOperand(0);
 757     SDValue NN0 = PromoteOperand(N0, PVT, Replace0);
 758     if (NN0.getNode() == 0)
 759       return SDValue();
 760
 761     bool Replace1 = false;
 762     SDValue N1 = Op.getOperand(1);
 763     SDValue NN1;
 764     if (N0 == N1)
 765       NN1 = NN0;
 766     else {
 767       NN1 = PromoteOperand(N1, PVT, Replace1);
 768       if (NN1.getNode() == 0)
 769         return SDValue();
 770     }
 771
 772     AddToWorkList(NN0.getNode());
 773     if (NN1.getNode())
 774       AddToWorkList(NN1.getNode());
 775
 776     if (Replace0)
 777       ReplaceLoadWithPromotedLoad(N0.getNode(), NN0.getNode());
 778     if (Replace1)
 779       ReplaceLoadWithPromotedLoad(N1.getNode(), NN1.getNode());
 780
 781     DEBUG(dbgs() << "\nPromoting ";
 782           Op.getNode()->dump(&DAG));
 783     DebugLoc dl = Op.getDebugLoc();
 784     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 785                        DAG.getNode(Opc, dl, PVT, NN0, NN1));
 786   }
 787   return SDValue();
 788 }
 789
 790 /// PromoteIntShiftOp - Promote the specified integer shift operation if the
 791 /// target indicates it is beneficial. e.g. On x86, it's usually better to
 792 /// promote i16 operations to i32 since i16 instructions are longer.
 793 SDValue DAGCombiner::PromoteIntShiftOp(SDValue Op) {
 794   if (!LegalOperations)
 795     return SDValue();
 796
 797   EVT VT = Op.getValueType();
 798   if (VT.isVector() || !VT.isInteger())
 799     return SDValue();
 800
 801   // If operation type is 'undesirable', e.g. i16 on x86, consider
 802   // promoting it.
 803   unsigned Opc = Op.getOpcode();
 804   if (TLI.isTypeDesirableForOp(Opc, VT))
 805     return SDValue();
 806
 807   EVT PVT = VT;
 808   // Consult target whether it is a good idea to promote this operation and
 809   // what's the right type to promote it to.
 810   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 811     assert(PVT != VT && "Don't know what type to promote to!");
 812
 813     bool Replace = false;
 814     SDValue N0 = Op.getOperand(0);
 815     if (Opc == ISD::SRA)
 816       N0 = SExtPromoteOperand(Op.getOperand(0), PVT);
 817     else if (Opc == ISD::SRL)
 818       N0 = ZExtPromoteOperand(Op.getOperand(0), PVT);
 819     else
 820       N0 = PromoteOperand(N0, PVT, Replace);
 821     if (N0.getNode() == 0)
 822       return SDValue();
 823
 824     AddToWorkList(N0.getNode());
 825     if (Replace)
 826       ReplaceLoadWithPromotedLoad(Op.getOperand(0).getNode(), N0.getNode());
 827
 828     DEBUG(dbgs() << "\nPromoting ";
 829           Op.getNode()->dump(&DAG));
 830     DebugLoc dl = Op.getDebugLoc();
 831     return DAG.getNode(ISD::TRUNCATE, dl, VT,
 832                        DAG.getNode(Opc, dl, PVT, N0, Op.getOperand(1)));
 833   }
 834   return SDValue();
 835 }
 836
 837 SDValue DAGCombiner::PromoteExtend(SDValue Op) {
 838   if (!LegalOperations)
 839     return SDValue();
 840
 841   EVT VT = Op.getValueType();
 842   if (VT.isVector() || !VT.isInteger())
 843     return SDValue();
 844
 845   // If operation type is 'undesirable', e.g. i16 on x86, consider
 846   // promoting it.
 847   unsigned Opc = Op.getOpcode();
 848   if (TLI.isTypeDesirableForOp(Opc, VT))
 849     return SDValue();
 850
 851   EVT PVT = VT;
 852   // Consult target whether it is a good idea to promote this operation and
 853   // what's the right type to promote it to.
 854   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 855     assert(PVT != VT && "Don't know what type to promote to!");
 856     // fold (aext (aext x)) -> (aext x)
 857     // fold (aext (zext x)) -> (zext x)
 858     // fold (aext (sext x)) -> (sext x)
 859     DEBUG(dbgs() << "\nPromoting ";
 860           Op.getNode()->dump(&DAG));
 861     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), VT, Op.getOperand(0));
 862   }
 863   return SDValue();
 864 }
 865
 866 bool DAGCombiner::PromoteLoad(SDValue Op) {
 867   if (!LegalOperations)
 868     return false;
 869
 870   EVT VT = Op.getValueType();
 871   if (VT.isVector() || !VT.isInteger())
 872     return false;
 873
 874   // If operation type is 'undesirable', e.g. i16 on x86, consider
 875   // promoting it.
 876   unsigned Opc = Op.getOpcode();
 877   if (TLI.isTypeDesirableForOp(Opc, VT))
 878     return false;
 879
 880   EVT PVT = VT;
 881   // Consult target whether it is a good idea to promote this operation and
 882   // what's the right type to promote it to.
 883   if (TLI.IsDesirableToPromoteOp(Op, PVT)) {
 884     assert(PVT != VT && "Don't know what type to promote to!");
 885
 886     DebugLoc dl = Op.getDebugLoc();
 887     SDNode *N = Op.getNode();
 888     LoadSDNode *LD = cast<LoadSDNode>(N);
 889     EVT MemVT = LD->getMemoryVT();
 890     ISD::LoadExtType ExtType = ISD::isNON_EXTLoad(LD)
 891       ? (TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT) ? ISD::ZEXTLOAD : ISD::EXTLOAD)
 892       : LD->getExtensionType();
 893     SDValue NewLD = DAG.getExtLoad(ExtType, dl, PVT,
 894                                    LD->getChain(), LD->getBasePtr(),
 895                                    LD->getSrcValue(), LD->getSrcValueOffset(),
 896                                    MemVT, LD->isVolatile(),
 897                                    LD->isNonTemporal(), LD->getAlignment());
 898     SDValue Result = DAG.getNode(ISD::TRUNCATE, dl, VT, NewLD);
 899
 900     DEBUG(dbgs() << "\nPromoting ";
 901           N->dump(&DAG);
 902           dbgs() << "\nTo: ";
 903           Result.getNode()->dump(&DAG);
 904           dbgs() << '\n');
 905     WorkListRemover DeadNodes(*this);
 906     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result, &DeadNodes);
 907     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), NewLD.getValue(1), &DeadNodes);
 908     removeFromWorkList(N);
 909     DAG.DeleteNode(N);
 910     AddToWorkList(Result.getNode());
 911     return true;
 912   }
 913   return false;
 914 }
 915
 916
 917 //===----------------------------------------------------------------------===//
 918 //  Main DAG Combiner implementation
 919 //===----------------------------------------------------------------------===//
 920
 921 void DAGCombiner::Run(CombineLevel AtLevel) {
 922   // set the instance variables, so that the various visit routines may use it.
 923   Level = AtLevel;
 924   LegalOperations = Level >= NoIllegalOperations;
 925   LegalTypes = Level >= NoIllegalTypes;
 926
 927   // Add all the dag nodes to the worklist.
 928   WorkList.reserve(DAG.allnodes_size());
 929   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 930        E = DAG.allnodes_end(); I != E; ++I)
 931     WorkList.push_back(I);
 932
 933   // Create a dummy node (which is not added to allnodes), that adds a reference
 934   // to the root node, preventing it from being deleted, and tracking any
 935   // changes of the root.
 936   HandleSDNode Dummy(DAG.getRoot());
 937
 938   // The root of the dag may dangle to deleted nodes until the dag combiner is
 939   // done.  Set it to null to avoid confusion.
 940   DAG.setRoot(SDValue());
 941
 942   // while the worklist isn't empty, inspect the node on the end of it and
 943   // try and combine it.
 944   while (!WorkList.empty()) {
 945     SDNode *N = WorkList.back();
 946     WorkList.pop_back();
 947
 948     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 949     // N is deleted from the DAG, since they too may now be dead or may have a
 950     // reduced number of uses, allowing other xforms.
 951     if (N->use_empty() && N != &Dummy) {
 952       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 953         AddToWorkList(N->getOperand(i).getNode());
 954
 955       DAG.DeleteNode(N);
 956       continue;
 957     }
 958
 959     SDValue RV = combine(N);
 960
 961     if (RV.getNode() == 0)
 962       continue;
 963
 964     ++NodesCombined;
 965
 966     // If we get back the same node we passed in, rather than a new node or
 967     // zero, we know that the node must have defined multiple values and
 968     // CombineTo was used.  Since CombineTo takes care of the worklist
 969     // mechanics for us, we have no work to do in this case.
 970     if (RV.getNode() == N)
 971       continue;
 972
 973     assert(N->getOpcode() != ISD::DELETED_NODE &&
 974            RV.getNode()->getOpcode() != ISD::DELETED_NODE &&
 975            "Node was deleted but visit returned new node!");
 976
 977     DEBUG(dbgs() << "\nReplacing.3 ";
 978           N->dump(&DAG);
 979           dbgs() << "\nWith: ";
 980           RV.getNode()->dump(&DAG);
 981           dbgs() << '\n');
 982     WorkListRemover DeadNodes(*this);
 983     if (N->getNumValues() == RV.getNode()->getNumValues())
 984       DAG.ReplaceAllUsesWith(N, RV.getNode(), &DeadNodes);
 985     else {
 986       assert(N->getValueType(0) == RV.getValueType() &&
 987              N->getNumValues() == 1 && "Type mismatch");
 988       SDValue OpV = RV;
 989       DAG.ReplaceAllUsesWith(N, &OpV, &DeadNodes);
 990     }
 991
 992     // Push the new node and any users onto the worklist
 993     AddToWorkList(RV.getNode());
 994     AddUsersToWorkList(RV.getNode());
 995
 996     // Add any uses of the old node to the worklist in case this node is the
 997     // last one that uses them.  They may become dead after this node is
 998     // deleted.
 999     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1000       AddToWorkList(N->getOperand(i).getNode());
1001
1002     // Finally, if the node is now dead, remove it from the graph.  The node
1003     // may not be dead if the replacement process recursively simplified to
1004     // something else needing this node.
1005     if (N->use_empty()) {
1006       // Nodes can be reintroduced into the worklist.  Make sure we do not
1007       // process a node that has been replaced.
1008       removeFromWorkList(N);
1009
1010       // Finally, since the node is now dead, remove it from the graph.
1011       DAG.DeleteNode(N);
1012     }
1013   }
1014
1015   // If the root changed (e.g. it was a dead load, update the root).
1016   DAG.setRoot(Dummy.getValue());
1017 }
1018
1019 SDValue DAGCombiner::visit(SDNode *N) {
1020   switch (N->getOpcode()) {
1021   default: break;
1022   case ISD::TokenFactor:        return visitTokenFactor(N);
1023   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
1024   case ISD::ADD:                return visitADD(N);
1025   case ISD::SUB:                return visitSUB(N);
1026   case ISD::ADDC:               return visitADDC(N);
1027   case ISD::ADDE:               return visitADDE(N);
1028   case ISD::MUL:                return visitMUL(N);
1029   case ISD::SDIV:               return visitSDIV(N);
1030   case ISD::UDIV:               return visitUDIV(N);
1031   case ISD::SREM:               return visitSREM(N);
1032   case ISD::UREM:               return visitUREM(N);
1033   case ISD::MULHU:              return visitMULHU(N);
1034   case ISD::MULHS:              return visitMULHS(N);
1035   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
1036   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
1037   case ISD::SDIVREM:            return visitSDIVREM(N);
1038   case ISD::UDIVREM:            return visitUDIVREM(N);
1039   case ISD::AND:                return visitAND(N);
1040   case ISD::OR:                 return visitOR(N);
1041   case ISD::XOR:                return visitXOR(N);
1042   case ISD::SHL:                return visitSHL(N);
1043   case ISD::SRA:                return visitSRA(N);
1044   case ISD::SRL:                return visitSRL(N);
1045   case ISD::CTLZ:               return visitCTLZ(N);
1046   case ISD::CTTZ:               return visitCTTZ(N);
1047   case ISD::CTPOP:              return visitCTPOP(N);
1048   case ISD::SELECT:             return visitSELECT(N);
1049   case ISD::SELECT_CC:          return visitSELECT_CC(N);
1050   case ISD::SETCC:              return visitSETCC(N);
1051   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
1052   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
1053   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
1054   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
1055   case ISD::TRUNCATE:           return visitTRUNCATE(N);
1056   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
1057   case ISD::BUILD_PAIR:         return visitBUILD_PAIR(N);
1058   case ISD::FADD:               return visitFADD(N);
1059   case ISD::FSUB:               return visitFSUB(N);
1060   case ISD::FMUL:               return visitFMUL(N);
1061   case ISD::FDIV:               return visitFDIV(N);
1062   case ISD::FREM:               return visitFREM(N);
1063   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
1064   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
1065   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
1066   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
1067   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
1068   case ISD::FP_ROUND:           return visitFP_ROUND(N);
1069   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
1070   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
1071   case ISD::FNEG:               return visitFNEG(N);
1072   case ISD::FABS:               return visitFABS(N);
1073   case ISD::BRCOND:             return visitBRCOND(N);
1074   case ISD::BR_CC:              return visitBR_CC(N);
1075   case ISD::LOAD:               return visitLOAD(N);
1076   case ISD::STORE:              return visitSTORE(N);
1077   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
1078   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
1079   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
1080   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
1081   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
1082   }
1083   return SDValue();
1084 }
1085
1086 SDValue DAGCombiner::combine(SDNode *N) {
1087   SDValue RV = visit(N);
1088
1089   // If nothing happened, try a target-specific DAG combine.
1090   if (RV.getNode() == 0) {
1091     assert(N->getOpcode() != ISD::DELETED_NODE &&
1092            "Node was deleted but visit returned NULL!");
1093
1094     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
1095         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
1096
1097       // Expose the DAG combiner to the target combiner impls.
1098       TargetLowering::DAGCombinerInfo
1099         DagCombineInfo(DAG, !LegalTypes, !LegalOperations, false, this);
1100
1101       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
1102     }
1103   }
1104
1105   // If nothing happened still, try promoting the operation.
1106   if (RV.getNode() == 0) {
1107     switch (N->getOpcode()) {
1108     default: break;
1109     case ISD::ADD:
1110     case ISD::SUB:
1111     case ISD::MUL:
1112     case ISD::AND:
1113     case ISD::OR:
1114     case ISD::XOR:
1115       RV = PromoteIntBinOp(SDValue(N, 0));
1116       break;
1117     case ISD::SHL:
1118     case ISD::SRA:
1119     case ISD::SRL:
1120       RV = PromoteIntShiftOp(SDValue(N, 0));
1121       break;
1122     case ISD::SIGN_EXTEND:
1123     case ISD::ZERO_EXTEND:
1124     case ISD::ANY_EXTEND:
1125       RV = PromoteExtend(SDValue(N, 0));
1126       break;
1127     case ISD::LOAD:
1128       if (PromoteLoad(SDValue(N, 0)))
1129         RV = SDValue(N, 0);
1130       break;
1131     }
1132   }
1133
1134   // If N is a commutative binary node, try commuting it to enable more
1135   // sdisel CSE.
1136   if (RV.getNode() == 0 &&
1137       SelectionDAG::isCommutativeBinOp(N->getOpcode()) &&
1138       N->getNumValues() == 1) {
1139     SDValue N0 = N->getOperand(0);
1140     SDValue N1 = N->getOperand(1);
1141
1142     // Constant operands are canonicalized to RHS.
1143     if (isa<ConstantSDNode>(N0) || !isa<ConstantSDNode>(N1)) {
1144       SDValue Ops[] = { N1, N0 };
1145       SDNode *CSENode = DAG.getNodeIfExists(N->getOpcode(), N->getVTList(),
1146                                             Ops, 2);
1147       if (CSENode)
1148         return SDValue(CSENode, 0);
1149     }
1150   }
1151
1152   return RV;
1153 }
1154
1155 /// getInputChainForNode - Given a node, return its input chain if it has one,
1156 /// otherwise return a null sd operand.
1157 static SDValue getInputChainForNode(SDNode *N) {
1158   if (unsigned NumOps = N->getNumOperands()) {
1159     if (N->getOperand(0).getValueType() == MVT::Other)
1160       return N->getOperand(0);
1161     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
1162       return N->getOperand(NumOps-1);
1163     for (unsigned i = 1; i < NumOps-1; ++i)
1164       if (N->getOperand(i).getValueType() == MVT::Other)
1165         return N->getOperand(i);
1166   }
1167   return SDValue();
1168 }
1169
1170 SDValue DAGCombiner::visitTokenFactor(SDNode *N) {
1171   // If N has two operands, where one has an input chain equal to the other,
1172   // the 'other' chain is redundant.
1173   if (N->getNumOperands() == 2) {
1174     if (getInputChainForNode(N->getOperand(0).getNode()) == N->getOperand(1))
1175       return N->getOperand(0);
1176     if (getInputChainForNode(N->getOperand(1).getNode()) == N->getOperand(0))
1177       return N->getOperand(1);
1178   }
1179
1180   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
1181   SmallVector<SDValue, 8> Ops;    // Ops for replacing token factor.
1182   SmallPtrSet<SDNode*, 16> SeenOps;
1183   bool Changed = false;             // If we should replace this token factor.
1184
1185   // Start out with this token factor.
1186   TFs.push_back(N);
1187
1188   // Iterate through token factors.  The TFs grows when new token factors are
1189   // encountered.
1190   for (unsigned i = 0; i < TFs.size(); ++i) {
1191     SDNode *TF = TFs[i];
1192
1193     // Check each of the operands.
1194     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
1195       SDValue Op = TF->getOperand(i);
1196
1197       switch (Op.getOpcode()) {
1198       case ISD::EntryToken:
1199         // Entry tokens don't need to be added to the list. They are
1200         // rededundant.
1201         Changed = true;
1202         break;
1203
1204       case ISD::TokenFactor:
1205         if (Op.hasOneUse() &&
1206             std::find(TFs.begin(), TFs.end(), Op.getNode()) == TFs.end()) {
1207           // Queue up for processing.
1208           TFs.push_back(Op.getNode());
1209           // Clean up in case the token factor is removed.
1210           AddToWorkList(Op.getNode());
1211           Changed = true;
1212           break;
1213         }
1214         // Fall thru
1215
1216       default:
1217         // Only add if it isn't already in the list.
1218         if (SeenOps.insert(Op.getNode()))
1219           Ops.push_back(Op);
1220         else
1221           Changed = true;
1222         break;
1223       }
1224     }
1225   }
1226
1227   SDValue Result;
1228
1229   // If we've change things around then replace token factor.
1230   if (Changed) {
1231     if (Ops.empty()) {
1232       // The entry token is the only possible outcome.
1233       Result = DAG.getEntryNode();
1234     } else {
1235       // New and improved token factor.
1236       Result = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
1237                            MVT::Other, &Ops[0], Ops.size());
1238     }
1239
1240     // Don't add users to work list.
1241     return CombineTo(N, Result, false);
1242   }
1243
1244   return Result;
1245 }
1246
1247 /// MERGE_VALUES can always be eliminated.
1248 SDValue DAGCombiner::visitMERGE_VALUES(SDNode *N) {
1249   WorkListRemover DeadNodes(*this);
1250   // Replacing results may cause a different MERGE_VALUES to suddenly
1251   // be CSE'd with N, and carry its uses with it. Iterate until no
1252   // uses remain, to ensure that the node can be safely deleted.
1253   do {
1254     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
1255       DAG.ReplaceAllUsesOfValueWith(SDValue(N, i), N->getOperand(i),
1256                                     &DeadNodes);
1257   } while (!N->use_empty());
1258   removeFromWorkList(N);
1259   DAG.DeleteNode(N);
1260   return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1261 }
1262
1263 static
1264 SDValue combineShlAddConstant(DebugLoc DL, SDValue N0, SDValue N1,
1265                               SelectionDAG &DAG) {
1266   EVT VT = N0.getValueType();
1267   SDValue N00 = N0.getOperand(0);
1268   SDValue N01 = N0.getOperand(1);
1269   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
1270
1271   if (N01C && N00.getOpcode() == ISD::ADD && N00.getNode()->hasOneUse() &&
1272       isa<ConstantSDNode>(N00.getOperand(1))) {
1273     // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1274     N0 = DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
1275                      DAG.getNode(ISD::SHL, N00.getDebugLoc(), VT,
1276                                  N00.getOperand(0), N01),
1277                      DAG.getNode(ISD::SHL, N01.getDebugLoc(), VT,
1278                                  N00.getOperand(1), N01));
1279     return DAG.getNode(ISD::ADD, DL, VT, N0, N1);
1280   }
1281
1282   return SDValue();
1283 }
1284
1285 SDValue DAGCombiner::visitADD(SDNode *N) {
1286   SDValue N0 = N->getOperand(0);
1287   SDValue N1 = N->getOperand(1);
1288   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1289   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1290   EVT VT = N0.getValueType();
1291
1292   // fold vector ops
1293   if (VT.isVector()) {
1294     SDValue FoldedVOp = SimplifyVBinOp(N);
1295     if (FoldedVOp.getNode()) return FoldedVOp;
1296   }
1297
1298   // fold (add x, undef) -> undef
1299   if (N0.getOpcode() == ISD::UNDEF)
1300     return N0;
1301   if (N1.getOpcode() == ISD::UNDEF)
1302     return N1;
1303   // fold (add c1, c2) -> c1+c2
1304   if (N0C && N1C)
1305     return DAG.FoldConstantArithmetic(ISD::ADD, VT, N0C, N1C);
1306   // canonicalize constant to RHS
1307   if (N0C && !N1C)
1308     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0);
1309   // fold (add x, 0) -> x
1310   if (N1C && N1C->isNullValue())
1311     return N0;
1312   // fold (add Sym, c) -> Sym+c
1313   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1314     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA) && N1C &&
1315         GA->getOpcode() == ISD::GlobalAddress)
1316       return DAG.getGlobalAddress(GA->getGlobal(), VT,
1317                                   GA->getOffset() +
1318                                     (uint64_t)N1C->getSExtValue());
1319   // fold ((c1-A)+c2) -> (c1+c2)-A
1320   if (N1C && N0.getOpcode() == ISD::SUB)
1321     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
1322       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1323                          DAG.getConstant(N1C->getAPIntValue()+
1324                                          N0C->getAPIntValue(), VT),
1325                          N0.getOperand(1));
1326   // reassociate add
1327   SDValue RADD = ReassociateOps(ISD::ADD, N->getDebugLoc(), N0, N1);
1328   if (RADD.getNode() != 0)
1329     return RADD;
1330   // fold ((0-A) + B) -> B-A
1331   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
1332       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
1333     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1, N0.getOperand(1));
1334   // fold (A + (0-B)) -> A-B
1335   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
1336       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
1337     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1.getOperand(1));
1338   // fold (A+(B-A)) -> B
1339   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
1340     return N1.getOperand(0);
1341   // fold ((B-A)+A) -> B
1342   if (N0.getOpcode() == ISD::SUB && N1 == N0.getOperand(1))
1343     return N0.getOperand(0);
1344   // fold (A+(B-(A+C))) to (B-C)
1345   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1346       N0 == N1.getOperand(1).getOperand(0))
1347     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1348                        N1.getOperand(1).getOperand(1));
1349   // fold (A+(B-(C+A))) to (B-C)
1350   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1351       N0 == N1.getOperand(1).getOperand(1))
1352     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1353                        N1.getOperand(1).getOperand(0));
1354   // fold (A+((B-A)+or-C)) to (B+or-C)
1355   if ((N1.getOpcode() == ISD::SUB || N1.getOpcode() == ISD::ADD) &&
1356       N1.getOperand(0).getOpcode() == ISD::SUB &&
1357       N0 == N1.getOperand(0).getOperand(1))
1358     return DAG.getNode(N1.getOpcode(), N->getDebugLoc(), VT,
1359                        N1.getOperand(0).getOperand(0), N1.getOperand(1));
1360
1361   // fold (A-B)+(C-D) to (A+C)-(B+D) when A or C is constant
1362   if (N0.getOpcode() == ISD::SUB && N1.getOpcode() == ISD::SUB) {
1363     SDValue N00 = N0.getOperand(0);
1364     SDValue N01 = N0.getOperand(1);
1365     SDValue N10 = N1.getOperand(0);
1366     SDValue N11 = N1.getOperand(1);
1367
1368     if (isa<ConstantSDNode>(N00) || isa<ConstantSDNode>(N10))
1369       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1370                          DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT, N00, N10),
1371                          DAG.getNode(ISD::ADD, N1.getDebugLoc(), VT, N01, N11));
1372   }
1373
1374   if (!VT.isVector() && SimplifyDemandedBits(SDValue(N, 0)))
1375     return SDValue(N, 0);
1376
1377   // fold (a+b) -> (a|b) iff a and b share no bits.
1378   if (VT.isInteger() && !VT.isVector()) {
1379     APInt LHSZero, LHSOne;
1380     APInt RHSZero, RHSOne;
1381     APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
1382     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1383
1384     if (LHSZero.getBoolValue()) {
1385       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1386
1387       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1388       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1389       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1390           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1391         return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1);
1392     }
1393   }
1394
1395   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1396   if (N0.getOpcode() == ISD::SHL && N0.getNode()->hasOneUse()) {
1397     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N0, N1, DAG);
1398     if (Result.getNode()) return Result;
1399   }
1400   if (N1.getOpcode() == ISD::SHL && N1.getNode()->hasOneUse()) {
1401     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N1, N0, DAG);
1402     if (Result.getNode()) return Result;
1403   }
1404
1405   // fold (add x, shl(0 - y, n)) -> sub(x, shl(y, n))
1406   if (N1.getOpcode() == ISD::SHL &&
1407       N1.getOperand(0).getOpcode() == ISD::SUB)
1408     if (ConstantSDNode *C =
1409           dyn_cast<ConstantSDNode>(N1.getOperand(0).getOperand(0)))
1410       if (C->getAPIntValue() == 0)
1411         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0,
1412                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1413                                        N1.getOperand(0).getOperand(1),
1414                                        N1.getOperand(1)));
1415   if (N0.getOpcode() == ISD::SHL &&
1416       N0.getOperand(0).getOpcode() == ISD::SUB)
1417     if (ConstantSDNode *C =
1418           dyn_cast<ConstantSDNode>(N0.getOperand(0).getOperand(0)))
1419       if (C->getAPIntValue() == 0)
1420         return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1,
1421                            DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1422                                        N0.getOperand(0).getOperand(1),
1423                                        N0.getOperand(1)));
1424
1425   return SDValue();
1426 }
1427
1428 SDValue DAGCombiner::visitADDC(SDNode *N) {
1429   SDValue N0 = N->getOperand(0);
1430   SDValue N1 = N->getOperand(1);
1431   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1432   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1433   EVT VT = N0.getValueType();
1434
1435   // If the flag result is dead, turn this into an ADD.
1436   if (N->hasNUsesOfValue(0, 1))
1437     return CombineTo(N, DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0),
1438                      DAG.getNode(ISD::CARRY_FALSE,
1439                                  N->getDebugLoc(), MVT::Flag));
1440
1441   // canonicalize constant to RHS.
1442   if (N0C && !N1C)
1443     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1444
1445   // fold (addc x, 0) -> x + no carry out
1446   if (N1C && N1C->isNullValue())
1447     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE,
1448                                         N->getDebugLoc(), MVT::Flag));
1449
1450   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1451   APInt LHSZero, LHSOne;
1452   APInt RHSZero, RHSOne;
1453   APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
1454   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1455
1456   if (LHSZero.getBoolValue()) {
1457     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1458
1459     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1460     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1461     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1462         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1463       return CombineTo(N, DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1),
1464                        DAG.getNode(ISD::CARRY_FALSE,
1465                                    N->getDebugLoc(), MVT::Flag));
1466   }
1467
1468   return SDValue();
1469 }
1470
1471 SDValue DAGCombiner::visitADDE(SDNode *N) {
1472   SDValue N0 = N->getOperand(0);
1473   SDValue N1 = N->getOperand(1);
1474   SDValue CarryIn = N->getOperand(2);
1475   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1476   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1477
1478   // canonicalize constant to RHS
1479   if (N0C && !N1C)
1480     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(),
1481                        N1, N0, CarryIn);
1482
1483   // fold (adde x, y, false) -> (addc x, y)
1484   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1485     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1486
1487   return SDValue();
1488 }
1489
1490 SDValue DAGCombiner::visitSUB(SDNode *N) {
1491   SDValue N0 = N->getOperand(0);
1492   SDValue N1 = N->getOperand(1);
1493   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1494   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1495   EVT VT = N0.getValueType();
1496
1497   // fold vector ops
1498   if (VT.isVector()) {
1499     SDValue FoldedVOp = SimplifyVBinOp(N);
1500     if (FoldedVOp.getNode()) return FoldedVOp;
1501   }
1502
1503   // fold (sub x, x) -> 0
1504   if (N0 == N1)
1505     return DAG.getConstant(0, N->getValueType(0));
1506   // fold (sub c1, c2) -> c1-c2
1507   if (N0C && N1C)
1508     return DAG.FoldConstantArithmetic(ISD::SUB, VT, N0C, N1C);
1509   // fold (sub x, c) -> (add x, -c)
1510   if (N1C)
1511     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0,
1512                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1513   // Canonicalize (sub -1, x) -> ~x, i.e. (xor x, -1)
1514   if (N0C && N0C->isAllOnesValue())
1515     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
1516   // fold (A+B)-A -> B
1517   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1518     return N0.getOperand(1);
1519   // fold (A+B)-B -> A
1520   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1521     return N0.getOperand(0);
1522   // fold ((A+(B+or-C))-B) -> A+or-C
1523   if (N0.getOpcode() == ISD::ADD &&
1524       (N0.getOperand(1).getOpcode() == ISD::SUB ||
1525        N0.getOperand(1).getOpcode() == ISD::ADD) &&
1526       N0.getOperand(1).getOperand(0) == N1)
1527     return DAG.getNode(N0.getOperand(1).getOpcode(), N->getDebugLoc(), VT,
1528                        N0.getOperand(0), N0.getOperand(1).getOperand(1));
1529   // fold ((A+(C+B))-B) -> A+C
1530   if (N0.getOpcode() == ISD::ADD &&
1531       N0.getOperand(1).getOpcode() == ISD::ADD &&
1532       N0.getOperand(1).getOperand(1) == N1)
1533     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1534                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1535   // fold ((A-(B-C))-C) -> A-B
1536   if (N0.getOpcode() == ISD::SUB &&
1537       N0.getOperand(1).getOpcode() == ISD::SUB &&
1538       N0.getOperand(1).getOperand(1) == N1)
1539     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1540                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1541
1542   // If either operand of a sub is undef, the result is undef
1543   if (N0.getOpcode() == ISD::UNDEF)
1544     return N0;
1545   if (N1.getOpcode() == ISD::UNDEF)
1546     return N1;
1547
1548   // If the relocation model supports it, consider symbol offsets.
1549   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1550     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA)) {
1551       // fold (sub Sym, c) -> Sym-c
1552       if (N1C && GA->getOpcode() == ISD::GlobalAddress)
1553         return DAG.getGlobalAddress(GA->getGlobal(), VT,
1554                                     GA->getOffset() -
1555                                       (uint64_t)N1C->getSExtValue());
1556       // fold (sub Sym+c1, Sym+c2) -> c1-c2
1557       if (GlobalAddressSDNode *GB = dyn_cast<GlobalAddressSDNode>(N1))
1558         if (GA->getGlobal() == GB->getGlobal())
1559           return DAG.getConstant((uint64_t)GA->getOffset() - GB->getOffset(),
1560                                  VT);
1561     }
1562
1563   return SDValue();
1564 }
1565
1566 SDValue DAGCombiner::visitMUL(SDNode *N) {
1567   SDValue N0 = N->getOperand(0);
1568   SDValue N1 = N->getOperand(1);
1569   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1570   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1571   EVT VT = N0.getValueType();
1572
1573   // fold vector ops
1574   if (VT.isVector()) {
1575     SDValue FoldedVOp = SimplifyVBinOp(N);
1576     if (FoldedVOp.getNode()) return FoldedVOp;
1577   }
1578
1579   // fold (mul x, undef) -> 0
1580   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1581     return DAG.getConstant(0, VT);
1582   // fold (mul c1, c2) -> c1*c2
1583   if (N0C && N1C)
1584     return DAG.FoldConstantArithmetic(ISD::MUL, VT, N0C, N1C);
1585   // canonicalize constant to RHS
1586   if (N0C && !N1C)
1587     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT, N1, N0);
1588   // fold (mul x, 0) -> 0
1589   if (N1C && N1C->isNullValue())
1590     return N1;
1591   // fold (mul x, -1) -> 0-x
1592   if (N1C && N1C->isAllOnesValue())
1593     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1594                        DAG.getConstant(0, VT), N0);
1595   // fold (mul x, (1 << c)) -> x << c
1596   if (N1C && N1C->getAPIntValue().isPowerOf2())
1597     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1598                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1599                                        getShiftAmountTy()));
1600   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1601   if (N1C && (-N1C->getAPIntValue()).isPowerOf2()) {
1602     unsigned Log2Val = (-N1C->getAPIntValue()).logBase2();
1603     // FIXME: If the input is something that is easily negated (e.g. a
1604     // single-use add), we should put the negate there.
1605     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1606                        DAG.getConstant(0, VT),
1607                        DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1608                             DAG.getConstant(Log2Val, getShiftAmountTy())));
1609   }
1610   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1611   if (N1C && N0.getOpcode() == ISD::SHL &&
1612       isa<ConstantSDNode>(N0.getOperand(1))) {
1613     SDValue C3 = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1614                              N1, N0.getOperand(1));
1615     AddToWorkList(C3.getNode());
1616     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1617                        N0.getOperand(0), C3);
1618   }
1619
1620   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1621   // use.
1622   {
1623     SDValue Sh(0,0), Y(0,0);
1624     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1625     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1626         N0.getNode()->hasOneUse()) {
1627       Sh = N0; Y = N1;
1628     } else if (N1.getOpcode() == ISD::SHL &&
1629                isa<ConstantSDNode>(N1.getOperand(1)) &&
1630                N1.getNode()->hasOneUse()) {
1631       Sh = N1; Y = N0;
1632     }
1633
1634     if (Sh.getNode()) {
1635       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1636                                 Sh.getOperand(0), Y);
1637       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1638                          Mul, Sh.getOperand(1));
1639     }
1640   }
1641
1642   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1643   if (N1C && N0.getOpcode() == ISD::ADD && N0.getNode()->hasOneUse() &&
1644       isa<ConstantSDNode>(N0.getOperand(1)))
1645     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1646                        DAG.getNode(ISD::MUL, N0.getDebugLoc(), VT,
1647                                    N0.getOperand(0), N1),
1648                        DAG.getNode(ISD::MUL, N1.getDebugLoc(), VT,
1649                                    N0.getOperand(1), N1));
1650
1651   // reassociate mul
1652   SDValue RMUL = ReassociateOps(ISD::MUL, N->getDebugLoc(), N0, N1);
1653   if (RMUL.getNode() != 0)
1654     return RMUL;
1655
1656   return SDValue();
1657 }
1658
1659 SDValue DAGCombiner::visitSDIV(SDNode *N) {
1660   SDValue N0 = N->getOperand(0);
1661   SDValue N1 = N->getOperand(1);
1662   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1663   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1664   EVT VT = N->getValueType(0);
1665
1666   // fold vector ops
1667   if (VT.isVector()) {
1668     SDValue FoldedVOp = SimplifyVBinOp(N);
1669     if (FoldedVOp.getNode()) return FoldedVOp;
1670   }
1671
1672   // fold (sdiv c1, c2) -> c1/c2
1673   if (N0C && N1C && !N1C->isNullValue())
1674     return DAG.FoldConstantArithmetic(ISD::SDIV, VT, N0C, N1C);
1675   // fold (sdiv X, 1) -> X
1676   if (N1C && N1C->getSExtValue() == 1LL)
1677     return N0;
1678   // fold (sdiv X, -1) -> 0-X
1679   if (N1C && N1C->isAllOnesValue())
1680     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1681                        DAG.getConstant(0, VT), N0);
1682   // If we know the sign bits of both operands are zero, strength reduce to a
1683   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1684   if (!VT.isVector()) {
1685     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1686       return DAG.getNode(ISD::UDIV, N->getDebugLoc(), N1.getValueType(),
1687                          N0, N1);
1688   }
1689   // fold (sdiv X, pow2) -> simple ops after legalize
1690   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap() &&
1691       (isPowerOf2_64(N1C->getSExtValue()) ||
1692        isPowerOf2_64(-N1C->getSExtValue()))) {
1693     // If dividing by powers of two is cheap, then don't perform the following
1694     // fold.
1695     if (TLI.isPow2DivCheap())
1696       return SDValue();
1697
1698     int64_t pow2 = N1C->getSExtValue();
1699     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1700     unsigned lg2 = Log2_64(abs2);
1701
1702     // Splat the sign bit into the register
1703     SDValue SGN = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
1704                               DAG.getConstant(VT.getSizeInBits()-1,
1705                                               getShiftAmountTy()));
1706     AddToWorkList(SGN.getNode());
1707
1708     // Add (N0 < 0) ? abs2 - 1 : 0;
1709     SDValue SRL = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, SGN,
1710                               DAG.getConstant(VT.getSizeInBits() - lg2,
1711                                               getShiftAmountTy()));
1712     SDValue ADD = DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, SRL);
1713     AddToWorkList(SRL.getNode());
1714     AddToWorkList(ADD.getNode());    // Divide by pow2
1715     SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, ADD,
1716                               DAG.getConstant(lg2, getShiftAmountTy()));
1717
1718     // If we're dividing by a positive value, we're done.  Otherwise, we must
1719     // negate the result.
1720     if (pow2 > 0)
1721       return SRA;
1722
1723     AddToWorkList(SRA.getNode());
1724     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1725                        DAG.getConstant(0, VT), SRA);
1726   }
1727
1728   // if integer divide is expensive and we satisfy the requirements, emit an
1729   // alternate sequence.
1730   if (N1C && (N1C->getSExtValue() < -1 || N1C->getSExtValue() > 1) &&
1731       !TLI.isIntDivCheap()) {
1732     SDValue Op = BuildSDIV(N);
1733     if (Op.getNode()) return Op;
1734   }
1735
1736   // undef / X -> 0
1737   if (N0.getOpcode() == ISD::UNDEF)
1738     return DAG.getConstant(0, VT);
1739   // X / undef -> undef
1740   if (N1.getOpcode() == ISD::UNDEF)
1741     return N1;
1742
1743   return SDValue();
1744 }
1745
1746 SDValue DAGCombiner::visitUDIV(SDNode *N) {
1747   SDValue N0 = N->getOperand(0);
1748   SDValue N1 = N->getOperand(1);
1749   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1750   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1751   EVT VT = N->getValueType(0);
1752
1753   // fold vector ops
1754   if (VT.isVector()) {
1755     SDValue FoldedVOp = SimplifyVBinOp(N);
1756     if (FoldedVOp.getNode()) return FoldedVOp;
1757   }
1758
1759   // fold (udiv c1, c2) -> c1/c2
1760   if (N0C && N1C && !N1C->isNullValue())
1761     return DAG.FoldConstantArithmetic(ISD::UDIV, VT, N0C, N1C);
1762   // fold (udiv x, (1 << c)) -> x >>u c
1763   if (N1C && N1C->getAPIntValue().isPowerOf2())
1764     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
1765                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1766                                        getShiftAmountTy()));
1767   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1768   if (N1.getOpcode() == ISD::SHL) {
1769     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1770       if (SHC->getAPIntValue().isPowerOf2()) {
1771         EVT ADDVT = N1.getOperand(1).getValueType();
1772         SDValue Add = DAG.getNode(ISD::ADD, N->getDebugLoc(), ADDVT,
1773                                   N1.getOperand(1),
1774                                   DAG.getConstant(SHC->getAPIntValue()
1775                                                                   .logBase2(),
1776                                                   ADDVT));
1777         AddToWorkList(Add.getNode());
1778         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, Add);
1779       }
1780     }
1781   }
1782   // fold (udiv x, c) -> alternate
1783   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1784     SDValue Op = BuildUDIV(N);
1785     if (Op.getNode()) return Op;
1786   }
1787
1788   // undef / X -> 0
1789   if (N0.getOpcode() == ISD::UNDEF)
1790     return DAG.getConstant(0, VT);
1791   // X / undef -> undef
1792   if (N1.getOpcode() == ISD::UNDEF)
1793     return N1;
1794
1795   return SDValue();
1796 }
1797
1798 SDValue DAGCombiner::visitSREM(SDNode *N) {
1799   SDValue N0 = N->getOperand(0);
1800   SDValue N1 = N->getOperand(1);
1801   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1802   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1803   EVT VT = N->getValueType(0);
1804
1805   // fold (srem c1, c2) -> c1%c2
1806   if (N0C && N1C && !N1C->isNullValue())
1807     return DAG.FoldConstantArithmetic(ISD::SREM, VT, N0C, N1C);
1808   // If we know the sign bits of both operands are zero, strength reduce to a
1809   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1810   if (!VT.isVector()) {
1811     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1812       return DAG.getNode(ISD::UREM, N->getDebugLoc(), VT, N0, N1);
1813   }
1814
1815   // If X/C can be simplified by the division-by-constant logic, lower
1816   // X%C to the equivalent of X-X/C*C.
1817   if (N1C && !N1C->isNullValue()) {
1818     SDValue Div = DAG.getNode(ISD::SDIV, N->getDebugLoc(), VT, N0, N1);
1819     AddToWorkList(Div.getNode());
1820     SDValue OptimizedDiv = combine(Div.getNode());
1821     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1822       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1823                                 OptimizedDiv, N1);
1824       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1825       AddToWorkList(Mul.getNode());
1826       return Sub;
1827     }
1828   }
1829
1830   // undef % X -> 0
1831   if (N0.getOpcode() == ISD::UNDEF)
1832     return DAG.getConstant(0, VT);
1833   // X % undef -> undef
1834   if (N1.getOpcode() == ISD::UNDEF)
1835     return N1;
1836
1837   return SDValue();
1838 }
1839
1840 SDValue DAGCombiner::visitUREM(SDNode *N) {
1841   SDValue N0 = N->getOperand(0);
1842   SDValue N1 = N->getOperand(1);
1843   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1844   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1845   EVT VT = N->getValueType(0);
1846
1847   // fold (urem c1, c2) -> c1%c2
1848   if (N0C && N1C && !N1C->isNullValue())
1849     return DAG.FoldConstantArithmetic(ISD::UREM, VT, N0C, N1C);
1850   // fold (urem x, pow2) -> (and x, pow2-1)
1851   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
1852     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0,
1853                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
1854   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1855   if (N1.getOpcode() == ISD::SHL) {
1856     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1857       if (SHC->getAPIntValue().isPowerOf2()) {
1858         SDValue Add =
1859           DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1,
1860                  DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()),
1861                                  VT));
1862         AddToWorkList(Add.getNode());
1863         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, Add);
1864       }
1865     }
1866   }
1867
1868   // If X/C can be simplified by the division-by-constant logic, lower
1869   // X%C to the equivalent of X-X/C*C.
1870   if (N1C && !N1C->isNullValue()) {
1871     SDValue Div = DAG.getNode(ISD::UDIV, N->getDebugLoc(), VT, N0, N1);
1872     AddToWorkList(Div.getNode());
1873     SDValue OptimizedDiv = combine(Div.getNode());
1874     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1875       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1876                                 OptimizedDiv, N1);
1877       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1878       AddToWorkList(Mul.getNode());
1879       return Sub;
1880     }
1881   }
1882
1883   // undef % X -> 0
1884   if (N0.getOpcode() == ISD::UNDEF)
1885     return DAG.getConstant(0, VT);
1886   // X % undef -> undef
1887   if (N1.getOpcode() == ISD::UNDEF)
1888     return N1;
1889
1890   return SDValue();
1891 }
1892
1893 SDValue DAGCombiner::visitMULHS(SDNode *N) {
1894   SDValue N0 = N->getOperand(0);
1895   SDValue N1 = N->getOperand(1);
1896   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1897   EVT VT = N->getValueType(0);
1898
1899   // fold (mulhs x, 0) -> 0
1900   if (N1C && N1C->isNullValue())
1901     return N1;
1902   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1903   if (N1C && N1C->getAPIntValue() == 1)
1904     return DAG.getNode(ISD::SRA, N->getDebugLoc(), N0.getValueType(), N0,
1905                        DAG.getConstant(N0.getValueType().getSizeInBits() - 1,
1906                                        getShiftAmountTy()));
1907   // fold (mulhs x, undef) -> 0
1908   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1909     return DAG.getConstant(0, VT);
1910
1911   return SDValue();
1912 }
1913
1914 SDValue DAGCombiner::visitMULHU(SDNode *N) {
1915   SDValue N0 = N->getOperand(0);
1916   SDValue N1 = N->getOperand(1);
1917   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1918   EVT VT = N->getValueType(0);
1919
1920   // fold (mulhu x, 0) -> 0
1921   if (N1C && N1C->isNullValue())
1922     return N1;
1923   // fold (mulhu x, 1) -> 0
1924   if (N1C && N1C->getAPIntValue() == 1)
1925     return DAG.getConstant(0, N0.getValueType());
1926   // fold (mulhu x, undef) -> 0
1927   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1928     return DAG.getConstant(0, VT);
1929
1930   return SDValue();
1931 }
1932
1933 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1934 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1935 /// that are being performed. Return true if a simplification was made.
1936 ///
1937 SDValue DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
1938                                                 unsigned HiOp) {
1939   // If the high half is not needed, just compute the low half.
1940   bool HiExists = N->hasAnyUseOfValue(1);
1941   if (!HiExists &&
1942       (!LegalOperations ||
1943        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1944     SDValue Res = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1945                               N->op_begin(), N->getNumOperands());
1946     return CombineTo(N, Res, Res);
1947   }
1948
1949   // If the low half is not needed, just compute the high half.
1950   bool LoExists = N->hasAnyUseOfValue(0);
1951   if (!LoExists &&
1952       (!LegalOperations ||
1953        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1954     SDValue Res = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1955                               N->op_begin(), N->getNumOperands());
1956     return CombineTo(N, Res, Res);
1957   }
1958
1959   // If both halves are used, return as it is.
1960   if (LoExists && HiExists)
1961     return SDValue();
1962
1963   // If the two computed results can be simplified separately, separate them.
1964   if (LoExists) {
1965     SDValue Lo = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1966                              N->op_begin(), N->getNumOperands());
1967     AddToWorkList(Lo.getNode());
1968     SDValue LoOpt = combine(Lo.getNode());
1969     if (LoOpt.getNode() && LoOpt.getNode() != Lo.getNode() &&
1970         (!LegalOperations ||
1971          TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())))
1972       return CombineTo(N, LoOpt, LoOpt);
1973   }
1974
1975   if (HiExists) {
1976     SDValue Hi = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1977                              N->op_begin(), N->getNumOperands());
1978     AddToWorkList(Hi.getNode());
1979     SDValue HiOpt = combine(Hi.getNode());
1980     if (HiOpt.getNode() && HiOpt != Hi &&
1981         (!LegalOperations ||
1982          TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())))
1983       return CombineTo(N, HiOpt, HiOpt);
1984   }
1985
1986   return SDValue();
1987 }
1988
1989 SDValue DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1990   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
1991   if (Res.getNode()) return Res;
1992
1993   return SDValue();
1994 }
1995
1996 SDValue DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1997   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
1998   if (Res.getNode()) return Res;
1999
2000   return SDValue();
2001 }
2002
2003 SDValue DAGCombiner::visitSDIVREM(SDNode *N) {
2004   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
2005   if (Res.getNode()) return Res;
2006
2007   return SDValue();
2008 }
2009
2010 SDValue DAGCombiner::visitUDIVREM(SDNode *N) {
2011   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
2012   if (Res.getNode()) return Res;
2013
2014   return SDValue();
2015 }
2016
2017 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
2018 /// two operands of the same opcode, try to simplify it.
2019 SDValue DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
2020   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
2021   EVT VT = N0.getValueType();
2022   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
2023
2024   // Bail early if none of these transforms apply.
2025   if (N0.getNode()->getNumOperands() == 0) return SDValue();
2026
2027   // For each of OP in AND/OR/XOR:
2028   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
2029   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
2030   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
2031   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
2032   //
2033   // do not sink logical op inside of a vector extend, since it may combine
2034   // into a vsetcc.
2035   EVT Op0VT = N0.getOperand(0).getValueType();
2036   if ((N0.getOpcode() == ISD::ZERO_EXTEND ||
2037        N0.getOpcode() == ISD::SIGN_EXTEND ||
2038        // Avoid infinite looping with PromoteIntBinOp.
2039        (N0.getOpcode() == ISD::ANY_EXTEND &&
2040         (!LegalTypes || TLI.isTypeDesirableForOp(N->getOpcode(), Op0VT))) ||
2041        (N0.getOpcode() == ISD::TRUNCATE && TLI.isTypeLegal(Op0VT))) &&
2042       !VT.isVector() &&
2043       Op0VT == N1.getOperand(0).getValueType() &&
2044       (!LegalOperations || TLI.isOperationLegal(N->getOpcode(), Op0VT))) {
2045     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2046                                  N0.getOperand(0).getValueType(),
2047                                  N0.getOperand(0), N1.getOperand(0));
2048     AddToWorkList(ORNode.getNode());
2049     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, ORNode);
2050   }
2051
2052   // For each of OP in SHL/SRL/SRA/AND...
2053   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
2054   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
2055   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
2056   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
2057        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
2058       N0.getOperand(1) == N1.getOperand(1)) {
2059     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
2060                                  N0.getOperand(0).getValueType(),
2061                                  N0.getOperand(0), N1.getOperand(0));
2062     AddToWorkList(ORNode.getNode());
2063     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
2064                        ORNode, N0.getOperand(1));
2065   }
2066
2067   return SDValue();
2068 }
2069
2070 SDValue DAGCombiner::visitAND(SDNode *N) {
2071   SDValue N0 = N->getOperand(0);
2072   SDValue N1 = N->getOperand(1);
2073   SDValue LL, LR, RL, RR, CC0, CC1;
2074   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2075   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2076   EVT VT = N1.getValueType();
2077   unsigned BitWidth = VT.getScalarType().getSizeInBits();
2078
2079   // fold vector ops
2080   if (VT.isVector()) {
2081     SDValue FoldedVOp = SimplifyVBinOp(N);
2082     if (FoldedVOp.getNode()) return FoldedVOp;
2083   }
2084
2085   // fold (and x, undef) -> 0
2086   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
2087     return DAG.getConstant(0, VT);
2088   // fold (and c1, c2) -> c1&c2
2089   if (N0C && N1C)
2090     return DAG.FoldConstantArithmetic(ISD::AND, VT, N0C, N1C);
2091   // canonicalize constant to RHS
2092   if (N0C && !N1C)
2093     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N1, N0);
2094   // fold (and x, -1) -> x
2095   if (N1C && N1C->isAllOnesValue())
2096     return N0;
2097   // if (and x, c) is known to be zero, return 0
2098   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
2099                                    APInt::getAllOnesValue(BitWidth)))
2100     return DAG.getConstant(0, VT);
2101   // reassociate and
2102   SDValue RAND = ReassociateOps(ISD::AND, N->getDebugLoc(), N0, N1);
2103   if (RAND.getNode() != 0)
2104     return RAND;
2105   // fold (and (or x, C), D) -> D if (C & D) == D
2106   if (N1C && N0.getOpcode() == ISD::OR)
2107     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
2108       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
2109         return N1;
2110   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
2111   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2112     SDValue N0Op0 = N0.getOperand(0);
2113     APInt Mask = ~N1C->getAPIntValue();
2114     Mask.trunc(N0Op0.getValueSizeInBits());
2115     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
2116       SDValue Zext = DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(),
2117                                  N0.getValueType(), N0Op0);
2118
2119       // Replace uses of the AND with uses of the Zero extend node.
2120       CombineTo(N, Zext);
2121
2122       // We actually want to replace all uses of the any_extend with the
2123       // zero_extend, to avoid duplicating things.  This will later cause this
2124       // AND to be folded.
2125       CombineTo(N0.getNode(), Zext);
2126       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2127     }
2128   }
2129   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
2130   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2131     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2132     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2133
2134     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2135         LL.getValueType().isInteger()) {
2136       // fold (and (seteq X, 0), (seteq Y, 0)) -> (seteq (or X, Y), 0)
2137       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
2138         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2139                                      LR.getValueType(), LL, RL);
2140         AddToWorkList(ORNode.getNode());
2141         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2142       }
2143       // fold (and (seteq X, -1), (seteq Y, -1)) -> (seteq (and X, Y), -1)
2144       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
2145         SDValue ANDNode = DAG.getNode(ISD::AND, N0.getDebugLoc(),
2146                                       LR.getValueType(), LL, RL);
2147         AddToWorkList(ANDNode.getNode());
2148         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2149       }
2150       // fold (and (setgt X,  -1), (setgt Y,  -1)) -> (setgt (or X, Y), -1)
2151       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
2152         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
2153                                      LR.getValueType(), LL, RL);
2154         AddToWorkList(ORNode.getNode());
2155         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2156       }
2157     }
2158     // canonicalize equivalent to ll == rl
2159     if (LL == RR && LR == RL) {
2160       Op1 = ISD::getSetCCSwappedOperands(Op1);
2161       std::swap(RL, RR);
2162     }
2163     if (LL == RL && LR == RR) {
2164       bool isInteger = LL.getValueType().isInteger();
2165       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
2166       if (Result != ISD::SETCC_INVALID &&
2167           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2168         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2169                             LL, LR, Result);
2170     }
2171   }
2172
2173   // Simplify: (and (op x...), (op y...))  -> (op (and x, y))
2174   if (N0.getOpcode() == N1.getOpcode()) {
2175     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2176     if (Tmp.getNode()) return Tmp;
2177   }
2178
2179   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
2180   // fold (and (sra)) -> (and (srl)) when possible.
2181   if (!VT.isVector() &&
2182       SimplifyDemandedBits(SDValue(N, 0)))
2183     return SDValue(N, 0);
2184
2185   // fold (zext_inreg (extload x)) -> (zextload x)
2186   if (ISD::isEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode())) {
2187     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2188     EVT MemVT = LN0->getMemoryVT();
2189     // If we zero all the possible extended bits, then we can turn this into
2190     // a zextload if we are running before legalize or the operation is legal.
2191     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2192     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2193                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2194         ((!LegalOperations && !LN0->isVolatile()) ||
2195          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2196       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2197                                        LN0->getChain(), LN0->getBasePtr(),
2198                                        LN0->getSrcValue(),
2199                                        LN0->getSrcValueOffset(), MemVT,
2200                                        LN0->isVolatile(), LN0->isNonTemporal(),
2201                                        LN0->getAlignment());
2202       AddToWorkList(N);
2203       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2204       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2205     }
2206   }
2207   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
2208   if (ISD::isSEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
2209       N0.hasOneUse()) {
2210     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2211     EVT MemVT = LN0->getMemoryVT();
2212     // If we zero all the possible extended bits, then we can turn this into
2213     // a zextload if we are running before legalize or the operation is legal.
2214     unsigned BitWidth = N1.getValueType().getScalarType().getSizeInBits();
2215     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
2216                            BitWidth - MemVT.getScalarType().getSizeInBits())) &&
2217         ((!LegalOperations && !LN0->isVolatile()) ||
2218          TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT))) {
2219       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
2220                                        LN0->getChain(),
2221                                        LN0->getBasePtr(), LN0->getSrcValue(),
2222                                        LN0->getSrcValueOffset(), MemVT,
2223                                        LN0->isVolatile(), LN0->isNonTemporal(),
2224                                        LN0->getAlignment());
2225       AddToWorkList(N);
2226       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
2227       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2228     }
2229   }
2230
2231   // fold (and (load x), 255) -> (zextload x, i8)
2232   // fold (and (extload x, i16), 255) -> (zextload x, i8)
2233   // fold (and (any_ext (extload x, i16)), 255) -> (zextload x, i8)
2234   if (N1C && (N0.getOpcode() == ISD::LOAD ||
2235               (N0.getOpcode() == ISD::ANY_EXTEND &&
2236                N0.getOperand(0).getOpcode() == ISD::LOAD))) {
2237     bool HasAnyExt = N0.getOpcode() == ISD::ANY_EXTEND;
2238     LoadSDNode *LN0 = HasAnyExt
2239       ? cast<LoadSDNode>(N0.getOperand(0))
2240       : cast<LoadSDNode>(N0);
2241     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
2242         LN0->isUnindexed() && N0.hasOneUse() && LN0->hasOneUse()) {
2243       uint32_t ActiveBits = N1C->getAPIntValue().getActiveBits();
2244       if (ActiveBits > 0 && APIntOps::isMask(ActiveBits, N1C->getAPIntValue())){
2245         EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), ActiveBits);
2246         EVT LoadedVT = LN0->getMemoryVT();
2247
2248         if (ExtVT == LoadedVT &&
2249             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2250           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2251
2252           SDValue NewLoad =
2253             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2254                            LN0->getChain(), LN0->getBasePtr(),
2255                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
2256                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2257                            LN0->getAlignment());
2258           AddToWorkList(N);
2259           CombineTo(LN0, NewLoad, NewLoad.getValue(1));
2260           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2261         }
2262
2263         // Do not change the width of a volatile load.
2264         // Do not generate loads of non-round integer types since these can
2265         // be expensive (and would be wrong if the type is not byte sized).
2266         if (!LN0->isVolatile() && LoadedVT.bitsGT(ExtVT) && ExtVT.isRound() &&
2267             (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, ExtVT))) {
2268           EVT PtrType = LN0->getOperand(1).getValueType();
2269
2270           unsigned Alignment = LN0->getAlignment();
2271           SDValue NewPtr = LN0->getBasePtr();
2272
2273           // For big endian targets, we need to add an offset to the pointer
2274           // to load the correct bytes.  For little endian systems, we merely
2275           // need to read fewer bytes from the same pointer.
2276           if (TLI.isBigEndian()) {
2277             unsigned LVTStoreBytes = LoadedVT.getStoreSize();
2278             unsigned EVTStoreBytes = ExtVT.getStoreSize();
2279             unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
2280             NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(), PtrType,
2281                                  NewPtr, DAG.getConstant(PtrOff, PtrType));
2282             Alignment = MinAlign(Alignment, PtrOff);
2283           }
2284
2285           AddToWorkList(NewPtr.getNode());
2286
2287           EVT LoadResultTy = HasAnyExt ? LN0->getValueType(0) : VT;
2288           SDValue Load =
2289             DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), LoadResultTy,
2290                            LN0->getChain(), NewPtr,
2291                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
2292                            ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
2293                            Alignment);
2294           AddToWorkList(N);
2295           CombineTo(LN0, Load, Load.getValue(1));
2296           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
2297         }
2298       }
2299     }
2300   }
2301
2302   return SDValue();
2303 }
2304
2305 SDValue DAGCombiner::visitOR(SDNode *N) {
2306   SDValue N0 = N->getOperand(0);
2307   SDValue N1 = N->getOperand(1);
2308   SDValue LL, LR, RL, RR, CC0, CC1;
2309   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2310   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2311   EVT VT = N1.getValueType();
2312
2313   // fold vector ops
2314   if (VT.isVector()) {
2315     SDValue FoldedVOp = SimplifyVBinOp(N);
2316     if (FoldedVOp.getNode()) return FoldedVOp;
2317   }
2318
2319   // fold (or x, undef) -> -1
2320   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF) {
2321     EVT EltVT = VT.isVector() ? VT.getVectorElementType() : VT;
2322     return DAG.getConstant(APInt::getAllOnesValue(EltVT.getSizeInBits()), VT);
2323   }
2324   // fold (or c1, c2) -> c1|c2
2325   if (N0C && N1C)
2326     return DAG.FoldConstantArithmetic(ISD::OR, VT, N0C, N1C);
2327   // canonicalize constant to RHS
2328   if (N0C && !N1C)
2329     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N1, N0);
2330   // fold (or x, 0) -> x
2331   if (N1C && N1C->isNullValue())
2332     return N0;
2333   // fold (or x, -1) -> -1
2334   if (N1C && N1C->isAllOnesValue())
2335     return N1;
2336   // fold (or x, c) -> c iff (x & ~c) == 0
2337   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
2338     return N1;
2339   // reassociate or
2340   SDValue ROR = ReassociateOps(ISD::OR, N->getDebugLoc(), N0, N1);
2341   if (ROR.getNode() != 0)
2342     return ROR;
2343   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
2344   // iff (c1 & c2) == 0.
2345   if (N1C && N0.getOpcode() == ISD::AND && N0.getNode()->hasOneUse() &&
2346              isa<ConstantSDNode>(N0.getOperand(1))) {
2347     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
2348     if ((C1->getAPIntValue() & N1C->getAPIntValue()) != 0)
2349       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
2350                          DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2351                                      N0.getOperand(0), N1),
2352                          DAG.FoldConstantArithmetic(ISD::OR, VT, N1C, C1));
2353   }
2354   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
2355   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2356     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2357     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2358
2359     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2360         LL.getValueType().isInteger()) {
2361       // fold (or (setne X, 0), (setne Y, 0)) -> (setne (or X, Y), 0)
2362       // fold (or (setlt X, 0), (setlt Y, 0)) -> (setne (or X, Y), 0)
2363       if (cast<ConstantSDNode>(LR)->isNullValue() &&
2364           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
2365         SDValue ORNode = DAG.getNode(ISD::OR, LR.getDebugLoc(),
2366                                      LR.getValueType(), LL, RL);
2367         AddToWorkList(ORNode.getNode());
2368         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2369       }
2370       // fold (or (setne X, -1), (setne Y, -1)) -> (setne (and X, Y), -1)
2371       // fold (or (setgt X, -1), (setgt Y  -1)) -> (setgt (and X, Y), -1)
2372       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
2373           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
2374         SDValue ANDNode = DAG.getNode(ISD::AND, LR.getDebugLoc(),
2375                                       LR.getValueType(), LL, RL);
2376         AddToWorkList(ANDNode.getNode());
2377         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2378       }
2379     }
2380     // canonicalize equivalent to ll == rl
2381     if (LL == RR && LR == RL) {
2382       Op1 = ISD::getSetCCSwappedOperands(Op1);
2383       std::swap(RL, RR);
2384     }
2385     if (LL == RL && LR == RR) {
2386       bool isInteger = LL.getValueType().isInteger();
2387       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
2388       if (Result != ISD::SETCC_INVALID &&
2389           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2390         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2391                             LL, LR, Result);
2392     }
2393   }
2394
2395   // Simplify: (or (op x...), (op y...))  -> (op (or x, y))
2396   if (N0.getOpcode() == N1.getOpcode()) {
2397     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2398     if (Tmp.getNode()) return Tmp;
2399   }
2400
2401   // (or (and X, C1), (and Y, C2))  -> (and (or X, Y), C3) if possible.
2402   if (N0.getOpcode() == ISD::AND &&
2403       N1.getOpcode() == ISD::AND &&
2404       N0.getOperand(1).getOpcode() == ISD::Constant &&
2405       N1.getOperand(1).getOpcode() == ISD::Constant &&
2406       // Don't increase # computations.
2407       (N0.getNode()->hasOneUse() || N1.getNode()->hasOneUse())) {
2408     // We can only do this xform if we know that bits from X that are set in C2
2409     // but not in C1 are already zero.  Likewise for Y.
2410     const APInt &LHSMask =
2411       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
2412     const APInt &RHSMask =
2413       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
2414
2415     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
2416         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
2417       SDValue X = DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2418                               N0.getOperand(0), N1.getOperand(0));
2419       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, X,
2420                          DAG.getConstant(LHSMask | RHSMask, VT));
2421     }
2422   }
2423
2424   // See if this is some rotate idiom.
2425   if (SDNode *Rot = MatchRotate(N0, N1, N->getDebugLoc()))
2426     return SDValue(Rot, 0);
2427
2428   return SDValue();
2429 }
2430
2431 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
2432 static bool MatchRotateHalf(SDValue Op, SDValue &Shift, SDValue &Mask) {
2433   if (Op.getOpcode() == ISD::AND) {
2434     if (isa<ConstantSDNode>(Op.getOperand(1))) {
2435       Mask = Op.getOperand(1);
2436       Op = Op.getOperand(0);
2437     } else {
2438       return false;
2439     }
2440   }
2441
2442   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
2443     Shift = Op;
2444     return true;
2445   }
2446
2447   return false;
2448 }
2449
2450 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
2451 // idioms for rotate, and if the target supports rotation instructions, generate
2452 // a rot[lr].
2453 SDNode *DAGCombiner::MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL) {
2454   // Must be a legal type.  Expanded 'n promoted things won't work with rotates.
2455   EVT VT = LHS.getValueType();
2456   if (!TLI.isTypeLegal(VT)) return 0;
2457
2458   // The target must have at least one rotate flavor.
2459   bool HasROTL = TLI.isOperationLegalOrCustom(ISD::ROTL, VT);
2460   bool HasROTR = TLI.isOperationLegalOrCustom(ISD::ROTR, VT);
2461   if (!HasROTL && !HasROTR) return 0;
2462
2463   // Match "(X shl/srl V1) & V2" where V2 may not be present.
2464   SDValue LHSShift;   // The shift.
2465   SDValue LHSMask;    // AND value if any.
2466   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
2467     return 0; // Not part of a rotate.
2468
2469   SDValue RHSShift;   // The shift.
2470   SDValue RHSMask;    // AND value if any.
2471   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
2472     return 0; // Not part of a rotate.
2473
2474   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
2475     return 0;   // Not shifting the same value.
2476
2477   if (LHSShift.getOpcode() == RHSShift.getOpcode())
2478     return 0;   // Shifts must disagree.
2479
2480   // Canonicalize shl to left side in a shl/srl pair.
2481   if (RHSShift.getOpcode() == ISD::SHL) {
2482     std::swap(LHS, RHS);
2483     std::swap(LHSShift, RHSShift);
2484     std::swap(LHSMask , RHSMask );
2485   }
2486
2487   unsigned OpSizeInBits = VT.getSizeInBits();
2488   SDValue LHSShiftArg = LHSShift.getOperand(0);
2489   SDValue LHSShiftAmt = LHSShift.getOperand(1);
2490   SDValue RHSShiftAmt = RHSShift.getOperand(1);
2491
2492   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
2493   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
2494   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
2495       RHSShiftAmt.getOpcode() == ISD::Constant) {
2496     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getZExtValue();
2497     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getZExtValue();
2498     if ((LShVal + RShVal) != OpSizeInBits)
2499       return 0;
2500
2501     SDValue Rot;
2502     if (HasROTL)
2503       Rot = DAG.getNode(ISD::ROTL, DL, VT, LHSShiftArg, LHSShiftAmt);
2504     else
2505       Rot = DAG.getNode(ISD::ROTR, DL, VT, LHSShiftArg, RHSShiftAmt);
2506
2507     // If there is an AND of either shifted operand, apply it to the result.
2508     if (LHSMask.getNode() || RHSMask.getNode()) {
2509       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
2510
2511       if (LHSMask.getNode()) {
2512         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
2513         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
2514       }
2515       if (RHSMask.getNode()) {
2516         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
2517         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
2518       }
2519
2520       Rot = DAG.getNode(ISD::AND, DL, VT, Rot, DAG.getConstant(Mask, VT));
2521     }
2522
2523     return Rot.getNode();
2524   }
2525
2526   // If there is a mask here, and we have a variable shift, we can't be sure
2527   // that we're masking out the right stuff.
2528   if (LHSMask.getNode() || RHSMask.getNode())
2529     return 0;
2530
2531   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
2532   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
2533   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
2534       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
2535     if (ConstantSDNode *SUBC =
2536           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
2537       if (SUBC->getAPIntValue() == OpSizeInBits) {
2538         if (HasROTL)
2539           return DAG.getNode(ISD::ROTL, DL, VT,
2540                              LHSShiftArg, LHSShiftAmt).getNode();
2541         else
2542           return DAG.getNode(ISD::ROTR, DL, VT,
2543                              LHSShiftArg, RHSShiftAmt).getNode();
2544       }
2545     }
2546   }
2547
2548   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
2549   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
2550   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
2551       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
2552     if (ConstantSDNode *SUBC =
2553           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
2554       if (SUBC->getAPIntValue() == OpSizeInBits) {
2555         if (HasROTR)
2556           return DAG.getNode(ISD::ROTR, DL, VT,
2557                              LHSShiftArg, RHSShiftAmt).getNode();
2558         else
2559           return DAG.getNode(ISD::ROTL, DL, VT,
2560                              LHSShiftArg, LHSShiftAmt).getNode();
2561       }
2562     }
2563   }
2564
2565   // Look for sign/zext/any-extended or truncate cases:
2566   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2567        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2568        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2569        || LHSShiftAmt.getOpcode() == ISD::TRUNCATE) &&
2570       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2571        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2572        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2573        || RHSShiftAmt.getOpcode() == ISD::TRUNCATE)) {
2574     SDValue LExtOp0 = LHSShiftAmt.getOperand(0);
2575     SDValue RExtOp0 = RHSShiftAmt.getOperand(0);
2576     if (RExtOp0.getOpcode() == ISD::SUB &&
2577         RExtOp0.getOperand(1) == LExtOp0) {
2578       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2579       //   (rotl x, y)
2580       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2581       //   (rotr x, (sub 32, y))
2582       if (ConstantSDNode *SUBC =
2583             dyn_cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2584         if (SUBC->getAPIntValue() == OpSizeInBits) {
2585           return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
2586                              LHSShiftArg,
2587                              HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
2588         }
2589       }
2590     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2591                RExtOp0 == LExtOp0.getOperand(1)) {
2592       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2593       //   (rotr x, y)
2594       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2595       //   (rotl x, (sub 32, y))
2596       if (ConstantSDNode *SUBC =
2597             dyn_cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2598         if (SUBC->getAPIntValue() == OpSizeInBits) {
2599           return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT,
2600                              LHSShiftArg,
2601                              HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
2602         }
2603       }
2604     }
2605   }
2606
2607   return 0;
2608 }
2609
2610 SDValue DAGCombiner::visitXOR(SDNode *N) {
2611   SDValue N0 = N->getOperand(0);
2612   SDValue N1 = N->getOperand(1);
2613   SDValue LHS, RHS, CC;
2614   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2615   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2616   EVT VT = N0.getValueType();
2617
2618   // fold vector ops
2619   if (VT.isVector()) {
2620     SDValue FoldedVOp = SimplifyVBinOp(N);
2621     if (FoldedVOp.getNode()) return FoldedVOp;
2622   }
2623
2624   // fold (xor undef, undef) -> 0. This is a common idiom (misuse).
2625   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
2626     return DAG.getConstant(0, VT);
2627   // fold (xor x, undef) -> undef
2628   if (N0.getOpcode() == ISD::UNDEF)
2629     return N0;
2630   if (N1.getOpcode() == ISD::UNDEF)
2631     return N1;
2632   // fold (xor c1, c2) -> c1^c2
2633   if (N0C && N1C)
2634     return DAG.FoldConstantArithmetic(ISD::XOR, VT, N0C, N1C);
2635   // canonicalize constant to RHS
2636   if (N0C && !N1C)
2637     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
2638   // fold (xor x, 0) -> x
2639   if (N1C && N1C->isNullValue())
2640     return N0;
2641   // reassociate xor
2642   SDValue RXOR = ReassociateOps(ISD::XOR, N->getDebugLoc(), N0, N1);
2643   if (RXOR.getNode() != 0)
2644     return RXOR;
2645
2646   // fold !(x cc y) -> (x !cc y)
2647   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2648     bool isInt = LHS.getValueType().isInteger();
2649     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2650                                                isInt);
2651
2652     if (!LegalOperations || TLI.isCondCodeLegal(NotCC, LHS.getValueType())) {
2653       switch (N0.getOpcode()) {
2654       default:
2655         llvm_unreachable("Unhandled SetCC Equivalent!");
2656       case ISD::SETCC:
2657         return DAG.getSetCC(N->getDebugLoc(), VT, LHS, RHS, NotCC);
2658       case ISD::SELECT_CC:
2659         return DAG.getSelectCC(N->getDebugLoc(), LHS, RHS, N0.getOperand(2),
2660                                N0.getOperand(3), NotCC);
2661       }
2662     }
2663   }
2664
2665   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2666   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2667       N0.getNode()->hasOneUse() &&
2668       isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2669     SDValue V = N0.getOperand(0);
2670     V = DAG.getNode(ISD::XOR, N0.getDebugLoc(), V.getValueType(), V,
2671                     DAG.getConstant(1, V.getValueType()));
2672     AddToWorkList(V.getNode());
2673     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, V);
2674   }
2675
2676   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are setcc
2677   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
2678       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2679     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2680     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2681       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2682       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2683       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2684       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2685       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2686     }
2687   }
2688   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are constants
2689   if (N1C && N1C->isAllOnesValue() &&
2690       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2691     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2692     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2693       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2694       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2695       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2696       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2697       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2698     }
2699   }
2700   // fold (xor (xor x, c1), c2) -> (xor x, (xor c1, c2))
2701   if (N1C && N0.getOpcode() == ISD::XOR) {
2702     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2703     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2704     if (N00C)
2705       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(1),
2706                          DAG.getConstant(N1C->getAPIntValue() ^
2707                                          N00C->getAPIntValue(), VT));
2708     if (N01C)
2709       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(0),
2710                          DAG.getConstant(N1C->getAPIntValue() ^
2711                                          N01C->getAPIntValue(), VT));
2712   }
2713   // fold (xor x, x) -> 0
2714   if (N0 == N1) {
2715     if (!VT.isVector()) {
2716       return DAG.getConstant(0, VT);
2717     } else if (!LegalOperations || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)){
2718       // Produce a vector of zeros.
2719       SDValue El = DAG.getConstant(0, VT.getVectorElementType());
2720       std::vector<SDValue> Ops(VT.getVectorNumElements(), El);
2721       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
2722                          &Ops[0], Ops.size());
2723     }
2724   }
2725
2726   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2727   if (N0.getOpcode() == N1.getOpcode()) {
2728     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2729     if (Tmp.getNode()) return Tmp;
2730   }
2731
2732   // Simplify the expression using non-local knowledge.
2733   if (!VT.isVector() &&
2734       SimplifyDemandedBits(SDValue(N, 0)))
2735     return SDValue(N, 0);
2736
2737   return SDValue();
2738 }
2739
2740 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2741 /// the shift amount is a constant.
2742 SDValue DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2743   SDNode *LHS = N->getOperand(0).getNode();
2744   if (!LHS->hasOneUse()) return SDValue();
2745
2746   // We want to pull some binops through shifts, so that we have (and (shift))
2747   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2748   // thing happens with address calculations, so it's important to canonicalize
2749   // it.
2750   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2751
2752   switch (LHS->getOpcode()) {
2753   default: return SDValue();
2754   case ISD::OR:
2755   case ISD::XOR:
2756     HighBitSet = false; // We can only transform sra if the high bit is clear.
2757     break;
2758   case ISD::AND:
2759     HighBitSet = true;  // We can only transform sra if the high bit is set.
2760     break;
2761   case ISD::ADD:
2762     if (N->getOpcode() != ISD::SHL)
2763       return SDValue(); // only shl(add) not sr[al](add).
2764     HighBitSet = false; // We can only transform sra if the high bit is clear.
2765     break;
2766   }
2767
2768   // We require the RHS of the binop to be a constant as well.
2769   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2770   if (!BinOpCst) return SDValue();
2771
2772   // FIXME: disable this unless the input to the binop is a shift by a constant.
2773   // If it is not a shift, it pessimizes some common cases like:
2774   //
2775   //    void foo(int *X, int i) { X[i & 1235] = 1; }
2776   //    int bar(int *X, int i) { return X[i & 255]; }
2777   SDNode *BinOpLHSVal = LHS->getOperand(0).getNode();
2778   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
2779        BinOpLHSVal->getOpcode() != ISD::SRA &&
2780        BinOpLHSVal->getOpcode() != ISD::SRL) ||
2781       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
2782     return SDValue();
2783
2784   EVT VT = N->getValueType(0);
2785
2786   // If this is a signed shift right, and the high bit is modified by the
2787   // logical operation, do not perform the transformation. The highBitSet
2788   // boolean indicates the value of the high bit of the constant which would
2789   // cause it to be modified for this operation.
2790   if (N->getOpcode() == ISD::SRA) {
2791     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
2792     if (BinOpRHSSignSet != HighBitSet)
2793       return SDValue();
2794   }
2795
2796   // Fold the constants, shifting the binop RHS by the shift amount.
2797   SDValue NewRHS = DAG.getNode(N->getOpcode(), LHS->getOperand(1).getDebugLoc(),
2798                                N->getValueType(0),
2799                                LHS->getOperand(1), N->getOperand(1));
2800
2801   // Create the new shift.
2802   SDValue NewShift = DAG.getNode(N->getOpcode(), LHS->getOperand(0).getDebugLoc(),
2803                                  VT, LHS->getOperand(0), N->getOperand(1));
2804
2805   // Create the new binop.
2806   return DAG.getNode(LHS->getOpcode(), N->getDebugLoc(), VT, NewShift, NewRHS);
2807 }
2808
2809 SDValue DAGCombiner::visitSHL(SDNode *N) {
2810   SDValue N0 = N->getOperand(0);
2811   SDValue N1 = N->getOperand(1);
2812   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2813   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2814   EVT VT = N0.getValueType();
2815   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
2816
2817   // fold (shl c1, c2) -> c1<<c2
2818   if (N0C && N1C)
2819     return DAG.FoldConstantArithmetic(ISD::SHL, VT, N0C, N1C);
2820   // fold (shl 0, x) -> 0
2821   if (N0C && N0C->isNullValue())
2822     return N0;
2823   // fold (shl x, c >= size(x)) -> undef
2824   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2825     return DAG.getUNDEF(VT);
2826   // fold (shl x, 0) -> x
2827   if (N1C && N1C->isNullValue())
2828     return N0;
2829   // if (shl x, c) is known to be zero, return 0
2830   if (DAG.MaskedValueIsZero(SDValue(N, 0),
2831                             APInt::getAllOnesValue(OpSizeInBits)))
2832     return DAG.getConstant(0, VT);
2833   // fold (shl x, (trunc (and y, c))) -> (shl x, (and (trunc y), (trunc c))).
2834   if (N1.getOpcode() == ISD::TRUNCATE &&
2835       N1.getOperand(0).getOpcode() == ISD::AND &&
2836       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2837     SDValue N101 = N1.getOperand(0).getOperand(1);
2838     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2839       EVT TruncVT = N1.getValueType();
2840       SDValue N100 = N1.getOperand(0).getOperand(0);
2841       APInt TruncC = N101C->getAPIntValue();
2842       TruncC.trunc(TruncVT.getSizeInBits());
2843       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
2844                          DAG.getNode(ISD::AND, N->getDebugLoc(), TruncVT,
2845                                      DAG.getNode(ISD::TRUNCATE,
2846                                                  N->getDebugLoc(),
2847                                                  TruncVT, N100),
2848                                      DAG.getConstant(TruncC, TruncVT)));
2849     }
2850   }
2851
2852   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2853     return SDValue(N, 0);
2854
2855   // fold (shl (shl x, c1), c2) -> 0 or (shl x, (add c1, c2))
2856   if (N1C && N0.getOpcode() == ISD::SHL &&
2857       N0.getOperand(1).getOpcode() == ISD::Constant) {
2858     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2859     uint64_t c2 = N1C->getZExtValue();
2860     if (c1 + c2 > OpSizeInBits)
2861       return DAG.getConstant(0, VT);
2862     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0.getOperand(0),
2863                        DAG.getConstant(c1 + c2, N1.getValueType()));
2864   }
2865   // fold (shl (srl x, c1), c2) -> (shl (and x, (shl -1, c1)), (sub c2, c1)) or
2866   //                               (srl (and x, (shl -1, c1)), (sub c1, c2))
2867   if (N1C && N0.getOpcode() == ISD::SRL &&
2868       N0.getOperand(1).getOpcode() == ISD::Constant) {
2869     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2870     if (c1 < VT.getSizeInBits()) {
2871       uint64_t c2 = N1C->getZExtValue();
2872       SDValue HiBitsMask =
2873         DAG.getConstant(APInt::getHighBitsSet(VT.getSizeInBits(),
2874                                               VT.getSizeInBits() - c1),
2875                         VT);
2876       SDValue Mask = DAG.getNode(ISD::AND, N0.getDebugLoc(), VT,
2877                                  N0.getOperand(0),
2878                                  HiBitsMask);
2879       if (c2 > c1)
2880         return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, Mask,
2881                            DAG.getConstant(c2-c1, N1.getValueType()));
2882       else
2883         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, Mask,
2884                            DAG.getConstant(c1-c2, N1.getValueType()));
2885     }
2886   }
2887   // fold (shl (sra x, c1), c1) -> (and x, (shl -1, c1))
2888   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1)) {
2889     SDValue HiBitsMask =
2890       DAG.getConstant(APInt::getHighBitsSet(VT.getSizeInBits(),
2891                                             VT.getSizeInBits() -
2892                                               N1C->getZExtValue()),
2893                       VT);
2894     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
2895                        HiBitsMask);
2896   }
2897
2898   if (N1C) {
2899     SDValue NewSHL = visitShiftByConstant(N, N1C->getZExtValue());
2900     if (NewSHL.getNode())
2901       return NewSHL;
2902   }
2903
2904   return SDValue();
2905 }
2906
2907 SDValue DAGCombiner::visitSRA(SDNode *N) {
2908   SDValue N0 = N->getOperand(0);
2909   SDValue N1 = N->getOperand(1);
2910   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2911   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2912   EVT VT = N0.getValueType();
2913   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
2914
2915   // fold (sra c1, c2) -> (sra c1, c2)
2916   if (N0C && N1C)
2917     return DAG.FoldConstantArithmetic(ISD::SRA, VT, N0C, N1C);
2918   // fold (sra 0, x) -> 0
2919   if (N0C && N0C->isNullValue())
2920     return N0;
2921   // fold (sra -1, x) -> -1
2922   if (N0C && N0C->isAllOnesValue())
2923     return N0;
2924   // fold (sra x, (setge c, size(x))) -> undef
2925   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2926     return DAG.getUNDEF(VT);
2927   // fold (sra x, 0) -> x
2928   if (N1C && N1C->isNullValue())
2929     return N0;
2930   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2931   // sext_inreg.
2932   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2933     unsigned LowBits = OpSizeInBits - (unsigned)N1C->getZExtValue();
2934     EVT ExtVT = EVT::getIntegerVT(*DAG.getContext(), LowBits);
2935     if (VT.isVector())
2936       ExtVT = EVT::getVectorVT(*DAG.getContext(),
2937                                ExtVT, VT.getVectorNumElements());
2938     if ((!LegalOperations ||
2939          TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, ExtVT)))
2940       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
2941                          N0.getOperand(0), DAG.getValueType(ExtVT));
2942   }
2943
2944   // fold (sra (sra x, c1), c2) -> (sra x, (add c1, c2))
2945   if (N1C && N0.getOpcode() == ISD::SRA) {
2946     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2947       unsigned Sum = N1C->getZExtValue() + C1->getZExtValue();
2948       if (Sum >= OpSizeInBits) Sum = OpSizeInBits-1;
2949       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0.getOperand(0),
2950                          DAG.getConstant(Sum, N1C->getValueType(0)));
2951     }
2952   }
2953
2954   // fold (sra (shl X, m), (sub result_size, n))
2955   // -> (sign_extend (trunc (shl X, (sub (sub result_size, n), m)))) for
2956   // result_size - n != m.
2957   // If truncate is free for the target sext(shl) is likely to result in better
2958   // code.
2959   if (N0.getOpcode() == ISD::SHL) {
2960     // Get the two constanst of the shifts, CN0 = m, CN = n.
2961     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2962     if (N01C && N1C) {
2963       // Determine what the truncate's result bitsize and type would be.
2964       EVT TruncVT =
2965         EVT::getIntegerVT(*DAG.getContext(), OpSizeInBits - N1C->getZExtValue());
2966       // Determine the residual right-shift amount.
2967       signed ShiftAmt = N1C->getZExtValue() - N01C->getZExtValue();
2968
2969       // If the shift is not a no-op (in which case this should be just a sign
2970       // extend already), the truncated to type is legal, sign_extend is legal
2971       // on that type, and the truncate to that type is both legal and free,
2972       // perform the transform.
2973       if ((ShiftAmt > 0) &&
2974           TLI.isOperationLegalOrCustom(ISD::SIGN_EXTEND, TruncVT) &&
2975           TLI.isOperationLegalOrCustom(ISD::TRUNCATE, VT) &&
2976           TLI.isTruncateFree(VT, TruncVT)) {
2977
2978           SDValue Amt = DAG.getConstant(ShiftAmt, getShiftAmountTy());
2979           SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT,
2980                                       N0.getOperand(0), Amt);
2981           SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), TruncVT,
2982                                       Shift);
2983           return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(),
2984                              N->getValueType(0), Trunc);
2985       }
2986     }
2987   }
2988
2989   // fold (sra x, (trunc (and y, c))) -> (sra x, (and (trunc y), (trunc c))).
2990   if (N1.getOpcode() == ISD::TRUNCATE &&
2991       N1.getOperand(0).getOpcode() == ISD::AND &&
2992       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2993     SDValue N101 = N1.getOperand(0).getOperand(1);
2994     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2995       EVT TruncVT = N1.getValueType();
2996       SDValue N100 = N1.getOperand(0).getOperand(0);
2997       APInt TruncC = N101C->getAPIntValue();
2998       TruncC.trunc(TruncVT.getScalarType().getSizeInBits());
2999       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
3000                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3001                                      TruncVT,
3002                                      DAG.getNode(ISD::TRUNCATE,
3003                                                  N->getDebugLoc(),
3004                                                  TruncVT, N100),
3005                                      DAG.getConstant(TruncC, TruncVT)));
3006     }
3007   }
3008
3009   // Simplify, based on bits shifted out of the LHS.
3010   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3011     return SDValue(N, 0);
3012
3013
3014   // If the sign bit is known to be zero, switch this to a SRL.
3015   if (DAG.SignBitIsZero(N0))
3016     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, N1);
3017
3018   if (N1C) {
3019     SDValue NewSRA = visitShiftByConstant(N, N1C->getZExtValue());
3020     if (NewSRA.getNode())
3021       return NewSRA;
3022   }
3023
3024   return SDValue();
3025 }
3026
3027 SDValue DAGCombiner::visitSRL(SDNode *N) {
3028   SDValue N0 = N->getOperand(0);
3029   SDValue N1 = N->getOperand(1);
3030   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3031   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3032   EVT VT = N0.getValueType();
3033   unsigned OpSizeInBits = VT.getScalarType().getSizeInBits();
3034
3035   // fold (srl c1, c2) -> c1 >>u c2
3036   if (N0C && N1C)
3037     return DAG.FoldConstantArithmetic(ISD::SRL, VT, N0C, N1C);
3038   // fold (srl 0, x) -> 0
3039   if (N0C && N0C->isNullValue())
3040     return N0;
3041   // fold (srl x, c >= size(x)) -> undef
3042   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
3043     return DAG.getUNDEF(VT);
3044   // fold (srl x, 0) -> x
3045   if (N1C && N1C->isNullValue())
3046     return N0;
3047   // if (srl x, c) is known to be zero, return 0
3048   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
3049                                    APInt::getAllOnesValue(OpSizeInBits)))
3050     return DAG.getConstant(0, VT);
3051
3052   // fold (srl (srl x, c1), c2) -> 0 or (srl x, (add c1, c2))
3053   if (N1C && N0.getOpcode() == ISD::SRL &&
3054       N0.getOperand(1).getOpcode() == ISD::Constant) {
3055     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3056     uint64_t c2 = N1C->getZExtValue();
3057     if (c1 + c2 > OpSizeInBits)
3058       return DAG.getConstant(0, VT);
3059     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0),
3060                        DAG.getConstant(c1 + c2, N1.getValueType()));
3061   }
3062
3063   // fold (srl (shl x, c), c) -> (and x, cst2)
3064   if (N1C && N0.getOpcode() == ISD::SHL && N0.getOperand(1) == N1 &&
3065       N0.getValueSizeInBits() <= 64) {
3066     uint64_t ShAmt = N1C->getZExtValue()+64-N0.getValueSizeInBits();
3067     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
3068                        DAG.getConstant(~0ULL >> ShAmt, VT));
3069   }
3070
3071
3072   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
3073   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
3074     // Shifting in all undef bits?
3075     EVT SmallVT = N0.getOperand(0).getValueType();
3076     if (N1C->getZExtValue() >= SmallVT.getSizeInBits())
3077       return DAG.getUNDEF(VT);
3078
3079     if (!LegalTypes || TLI.isTypeDesirableForOp(ISD::SRL, SmallVT)) {
3080       SDValue SmallShift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), SmallVT,
3081                                        N0.getOperand(0), N1);
3082       AddToWorkList(SmallShift.getNode());
3083       return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, SmallShift);
3084     }
3085   }
3086
3087   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
3088   // bit, which is unmodified by sra.
3089   if (N1C && N1C->getZExtValue() + 1 == VT.getSizeInBits()) {
3090     if (N0.getOpcode() == ISD::SRA)
3091       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0), N1);
3092   }
3093
3094   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
3095   if (N1C && N0.getOpcode() == ISD::CTLZ &&
3096       N1C->getAPIntValue() == Log2_32(VT.getSizeInBits())) {
3097     APInt KnownZero, KnownOne;
3098     APInt Mask = APInt::getAllOnesValue(VT.getScalarType().getSizeInBits());
3099     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
3100
3101     // If any of the input bits are KnownOne, then the input couldn't be all
3102     // zeros, thus the result of the srl will always be zero.
3103     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
3104
3105     // If all of the bits input the to ctlz node are known to be zero, then
3106     // the result of the ctlz is "32" and the result of the shift is one.
3107     APInt UnknownBits = ~KnownZero & Mask;
3108     if (UnknownBits == 0) return DAG.getConstant(1, VT);
3109
3110     // Otherwise, check to see if there is exactly one bit input to the ctlz.
3111     if ((UnknownBits & (UnknownBits - 1)) == 0) {
3112       // Okay, we know that only that the single bit specified by UnknownBits
3113       // could be set on input to the CTLZ node. If this bit is set, the SRL
3114       // will return 0, if it is clear, it returns 1. Change the CTLZ/SRL pair
3115       // to an SRL/XOR pair, which is likely to simplify more.
3116       unsigned ShAmt = UnknownBits.countTrailingZeros();
3117       SDValue Op = N0.getOperand(0);
3118
3119       if (ShAmt) {
3120         Op = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT, Op,
3121                          DAG.getConstant(ShAmt, getShiftAmountTy()));
3122         AddToWorkList(Op.getNode());
3123       }
3124
3125       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
3126                          Op, DAG.getConstant(1, VT));
3127     }
3128   }
3129
3130   // fold (srl x, (trunc (and y, c))) -> (srl x, (and (trunc y), (trunc c))).
3131   if (N1.getOpcode() == ISD::TRUNCATE &&
3132       N1.getOperand(0).getOpcode() == ISD::AND &&
3133       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
3134     SDValue N101 = N1.getOperand(0).getOperand(1);
3135     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
3136       EVT TruncVT = N1.getValueType();
3137       SDValue N100 = N1.getOperand(0).getOperand(0);
3138       APInt TruncC = N101C->getAPIntValue();
3139       TruncC.trunc(TruncVT.getSizeInBits());
3140       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
3141                          DAG.getNode(ISD::AND, N->getDebugLoc(),
3142                                      TruncVT,
3143                                      DAG.getNode(ISD::TRUNCATE,
3144                                                  N->getDebugLoc(),
3145                                                  TruncVT, N100),
3146                                      DAG.getConstant(TruncC, TruncVT)));
3147     }
3148   }
3149
3150   // fold operands of srl based on knowledge that the low bits are not
3151   // demanded.
3152   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
3153     return SDValue(N, 0);
3154
3155   if (N1C) {
3156     SDValue NewSRL = visitShiftByConstant(N, N1C->getZExtValue());
3157     if (NewSRL.getNode())
3158       return NewSRL;
3159   }
3160
3161   // Here is a common situation. We want to optimize:
3162   //
3163   //   %a = ...
3164   //   %b = and i32 %a, 2
3165   //   %c = srl i32 %b, 1
3166   //   brcond i32 %c ...
3167   //
3168   // into
3169   //
3170   //   %a = ...
3171   //   %b = and %a, 2
3172   //   %c = setcc eq %b, 0
3173   //   brcond %c ...
3174   //
3175   // However when after the source operand of SRL is optimized into AND, the SRL
3176   // itself may not be optimized further. Look for it and add the BRCOND into
3177   // the worklist.
3178   if (N->hasOneUse()) {
3179     SDNode *Use = *N->use_begin();
3180     if (Use->getOpcode() == ISD::BRCOND)
3181       AddToWorkList(Use);
3182     else if (Use->getOpcode() == ISD::TRUNCATE && Use->hasOneUse()) {
3183       // Also look pass the truncate.
3184       Use = *Use->use_begin();
3185       if (Use->getOpcode() == ISD::BRCOND)
3186         AddToWorkList(Use);
3187     }
3188   }
3189
3190   return SDValue();
3191 }
3192
3193 SDValue DAGCombiner::visitCTLZ(SDNode *N) {
3194   SDValue N0 = N->getOperand(0);
3195   EVT VT = N->getValueType(0);
3196
3197   // fold (ctlz c1) -> c2
3198   if (isa<ConstantSDNode>(N0))
3199     return DAG.getNode(ISD::CTLZ, N->getDebugLoc(), VT, N0);
3200   return SDValue();
3201 }
3202
3203 SDValue DAGCombiner::visitCTTZ(SDNode *N) {
3204   SDValue N0 = N->getOperand(0);
3205   EVT VT = N->getValueType(0);
3206
3207   // fold (cttz c1) -> c2
3208   if (isa<ConstantSDNode>(N0))
3209     return DAG.getNode(ISD::CTTZ, N->getDebugLoc(), VT, N0);
3210   return SDValue();
3211 }
3212
3213 SDValue DAGCombiner::visitCTPOP(SDNode *N) {
3214   SDValue N0 = N->getOperand(0);
3215   EVT VT = N->getValueType(0);
3216
3217   // fold (ctpop c1) -> c2
3218   if (isa<ConstantSDNode>(N0))
3219     return DAG.getNode(ISD::CTPOP, N->getDebugLoc(), VT, N0);
3220   return SDValue();
3221 }
3222
3223 SDValue DAGCombiner::visitSELECT(SDNode *N) {
3224   SDValue N0 = N->getOperand(0);
3225   SDValue N1 = N->getOperand(1);
3226   SDValue N2 = N->getOperand(2);
3227   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3228   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3229   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
3230   EVT VT = N->getValueType(0);
3231   EVT VT0 = N0.getValueType();
3232
3233   // fold (select C, X, X) -> X
3234   if (N1 == N2)
3235     return N1;
3236   // fold (select true, X, Y) -> X
3237   if (N0C && !N0C->isNullValue())
3238     return N1;
3239   // fold (select false, X, Y) -> Y
3240   if (N0C && N0C->isNullValue())
3241     return N2;
3242   // fold (select C, 1, X) -> (or C, X)
3243   if (VT == MVT::i1 && N1C && N1C->getAPIntValue() == 1)
3244     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
3245   // fold (select C, 0, 1) -> (xor C, 1)
3246   if (VT.isInteger() &&
3247       (VT0 == MVT::i1 ||
3248        (VT0.isInteger() &&
3249         TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent)) &&
3250       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
3251     SDValue XORNode;
3252     if (VT == VT0)
3253       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT0,
3254                          N0, DAG.getConstant(1, VT0));
3255     XORNode = DAG.getNode(ISD::XOR, N0.getDebugLoc(), VT0,
3256                           N0, DAG.getConstant(1, VT0));
3257     AddToWorkList(XORNode.getNode());
3258     if (VT.bitsGT(VT0))
3259       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, XORNode);
3260     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, XORNode);
3261   }
3262   // fold (select C, 0, X) -> (and (not C), X)
3263   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
3264     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
3265     AddToWorkList(NOTNode.getNode());
3266     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, NOTNode, N2);
3267   }
3268   // fold (select C, X, 1) -> (or (not C), X)
3269   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
3270     SDValue NOTNode = DAG.getNOT(N0.getDebugLoc(), N0, VT);
3271     AddToWorkList(NOTNode.getNode());
3272     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, NOTNode, N1);
3273   }
3274   // fold (select C, X, 0) -> (and C, X)
3275   if (VT == MVT::i1 && N2C && N2C->isNullValue())
3276     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
3277   // fold (select X, X, Y) -> (or X, Y)
3278   // fold (select X, 1, Y) -> (or X, Y)
3279   if (VT == MVT::i1 && (N0 == N1 || (N1C && N1C->getAPIntValue() == 1)))
3280     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N2);
3281   // fold (select X, Y, X) -> (and X, Y)
3282   // fold (select X, Y, 0) -> (and X, Y)
3283   if (VT == MVT::i1 && (N0 == N2 || (N2C && N2C->getAPIntValue() == 0)))
3284     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, N1);
3285
3286   // If we can fold this based on the true/false value, do so.
3287   if (SimplifySelectOps(N, N1, N2))
3288     return SDValue(N, 0);  // Don't revisit N.
3289
3290   // fold selects based on a setcc into other things, such as min/max/abs
3291   if (N0.getOpcode() == ISD::SETCC) {
3292     // FIXME:
3293     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
3294     // having to say they don't support SELECT_CC on every type the DAG knows
3295     // about, since there is no way to mark an opcode illegal at all value types
3296     if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other) &&
3297         TLI.isOperationLegalOrCustom(ISD::SELECT_CC, VT))
3298       return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), VT,
3299                          N0.getOperand(0), N0.getOperand(1),
3300                          N1, N2, N0.getOperand(2));
3301     return SimplifySelect(N->getDebugLoc(), N0, N1, N2);
3302   }
3303
3304   return SDValue();
3305 }
3306
3307 SDValue DAGCombiner::visitSELECT_CC(SDNode *N) {
3308   SDValue N0 = N->getOperand(0);
3309   SDValue N1 = N->getOperand(1);
3310   SDValue N2 = N->getOperand(2);
3311   SDValue N3 = N->getOperand(3);
3312   SDValue N4 = N->getOperand(4);
3313   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
3314
3315   // fold select_cc lhs, rhs, x, x, cc -> x
3316   if (N2 == N3)
3317     return N2;
3318
3319   // Determine if the condition we're dealing with is constant
3320   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
3321                               N0, N1, CC, N->getDebugLoc(), false);
3322   if (SCC.getNode()) AddToWorkList(SCC.getNode());
3323
3324   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode())) {
3325     if (!SCCC->isNullValue())
3326       return N2;    // cond always true -> true val
3327     else
3328       return N3;    // cond always false -> false val
3329   }
3330
3331   // Fold to a simpler select_cc
3332   if (SCC.getNode() && SCC.getOpcode() == ISD::SETCC)
3333     return DAG.getNode(ISD::SELECT_CC, N->getDebugLoc(), N2.getValueType(),
3334                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
3335                        SCC.getOperand(2));
3336
3337   // If we can fold this based on the true/false value, do so.
3338   if (SimplifySelectOps(N, N2, N3))
3339     return SDValue(N, 0);  // Don't revisit N.
3340
3341   // fold select_cc into other things, such as min/max/abs
3342   return SimplifySelectCC(N->getDebugLoc(), N0, N1, N2, N3, CC);
3343 }
3344
3345 SDValue DAGCombiner::visitSETCC(SDNode *N) {
3346   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
3347                        cast<CondCodeSDNode>(N->getOperand(2))->get(),
3348                        N->getDebugLoc());
3349 }
3350
3351 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
3352 // "fold ({s|z|a}ext (load x)) -> ({s|z|a}ext (truncate ({s|z|a}extload x)))"
3353 // transformation. Returns true if extension are possible and the above
3354 // mentioned transformation is profitable.
3355 static bool ExtendUsesToFormExtLoad(SDNode *N, SDValue N0,
3356                                     unsigned ExtOpc,
3357                                     SmallVector<SDNode*, 4> &ExtendNodes,
3358                                     const TargetLowering &TLI) {
3359   bool HasCopyToRegUses = false;
3360   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
3361   for (SDNode::use_iterator UI = N0.getNode()->use_begin(),
3362                             UE = N0.getNode()->use_end();
3363        UI != UE; ++UI) {
3364     SDNode *User = *UI;
3365     if (User == N)
3366       continue;
3367     if (UI.getUse().getResNo() != N0.getResNo())
3368       continue;
3369     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
3370     if (ExtOpc != ISD::ANY_EXTEND && User->getOpcode() == ISD::SETCC) {
3371       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
3372       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
3373         // Sign bits will be lost after a zext.
3374         return false;
3375       bool Add = false;
3376       for (unsigned i = 0; i != 2; ++i) {
3377         SDValue UseOp = User->getOperand(i);
3378         if (UseOp == N0)
3379           continue;
3380         if (!isa<ConstantSDNode>(UseOp))
3381           return false;
3382         Add = true;
3383       }
3384       if (Add)
3385         ExtendNodes.push_back(User);
3386       continue;
3387     }
3388     // If truncates aren't free and there are users we can't
3389     // extend, it isn't worthwhile.
3390     if (!isTruncFree)
3391       return false;
3392     // Remember if this value is live-out.
3393     if (User->getOpcode() == ISD::CopyToReg)
3394       HasCopyToRegUses = true;
3395   }
3396
3397   if (HasCopyToRegUses) {
3398     bool BothLiveOut = false;
3399     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
3400          UI != UE; ++UI) {
3401       SDUse &Use = UI.getUse();
3402       if (Use.getResNo() == 0 && Use.getUser()->getOpcode() == ISD::CopyToReg) {
3403         BothLiveOut = true;
3404         break;
3405       }
3406     }
3407     if (BothLiveOut)
3408       // Both unextended and extended values are live out. There had better be
3409       // good a reason for the transformation.
3410       return ExtendNodes.size();
3411   }
3412   return true;
3413 }
3414
3415 SDValue DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
3416   SDValue N0 = N->getOperand(0);
3417   EVT VT = N->getValueType(0);
3418
3419   // fold (sext c1) -> c1
3420   if (isa<ConstantSDNode>(N0))
3421     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N0);
3422
3423   // fold (sext (sext x)) -> (sext x)
3424   // fold (sext (aext x)) -> (sext x)
3425   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3426     return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT,
3427                        N0.getOperand(0));
3428
3429   if (N0.getOpcode() == ISD::TRUNCATE) {
3430     // fold (sext (truncate (load x))) -> (sext (smaller load x))
3431     // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
3432     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3433     if (NarrowLoad.getNode()) {
3434       if (NarrowLoad.getNode() != N0.getNode())
3435         CombineTo(N0.getNode(), NarrowLoad);
3436       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3437     }
3438
3439     // See if the value being truncated is already sign extended.  If so, just
3440     // eliminate the trunc/sext pair.
3441     SDValue Op = N0.getOperand(0);
3442     unsigned OpBits   = Op.getValueType().getScalarType().getSizeInBits();
3443     unsigned MidBits  = N0.getValueType().getScalarType().getSizeInBits();
3444     unsigned DestBits = VT.getScalarType().getSizeInBits();
3445     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
3446
3447     if (OpBits == DestBits) {
3448       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
3449       // bits, it is already ready.
3450       if (NumSignBits > DestBits-MidBits)
3451         return Op;
3452     } else if (OpBits < DestBits) {
3453       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
3454       // bits, just sext from i32.
3455       if (NumSignBits > OpBits-MidBits)
3456         return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, Op);
3457     } else {
3458       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
3459       // bits, just truncate to i32.
3460       if (NumSignBits > OpBits-MidBits)
3461         return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3462     }
3463
3464     // fold (sext (truncate x)) -> (sextinreg x).
3465     if (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
3466                                                  N0.getValueType())) {
3467       if (OpBits < DestBits)
3468         Op = DAG.getNode(ISD::ANY_EXTEND, N0.getDebugLoc(), VT, Op);
3469       else if (OpBits > DestBits)
3470         Op = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), VT, Op);
3471       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, Op,
3472                          DAG.getValueType(N0.getValueType()));
3473     }
3474   }
3475
3476   // fold (sext (load x)) -> (sext (truncate (sextload x)))
3477   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3478       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3479        TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()))) {
3480     bool DoXform = true;
3481     SmallVector<SDNode*, 4> SetCCs;
3482     if (!N0.hasOneUse())
3483       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
3484     if (DoXform) {
3485       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3486       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3487                                        LN0->getChain(),
3488                                        LN0->getBasePtr(), LN0->getSrcValue(),
3489                                        LN0->getSrcValueOffset(),
3490                                        N0.getValueType(),
3491                                        LN0->isVolatile(), LN0->isNonTemporal(),
3492                                        LN0->getAlignment());
3493       CombineTo(N, ExtLoad);
3494       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3495                                   N0.getValueType(), ExtLoad);
3496       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3497
3498       // Extend SetCC uses if necessary.
3499       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3500         SDNode *SetCC = SetCCs[i];
3501         SmallVector<SDValue, 4> Ops;
3502
3503         for (unsigned j = 0; j != 2; ++j) {
3504           SDValue SOp = SetCC->getOperand(j);
3505           if (SOp == Trunc)
3506             Ops.push_back(ExtLoad);
3507           else
3508             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND,
3509                                       N->getDebugLoc(), VT, SOp));
3510         }
3511
3512         Ops.push_back(SetCC->getOperand(2));
3513         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3514                                      SetCC->getValueType(0),
3515                                      &Ops[0], Ops.size()));
3516       }
3517
3518       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3519     }
3520   }
3521
3522   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
3523   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
3524   if ((ISD::isSEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3525       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3526     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3527     EVT MemVT = LN0->getMemoryVT();
3528     if ((!LegalOperations && !LN0->isVolatile()) ||
3529         TLI.isLoadExtLegal(ISD::SEXTLOAD, MemVT)) {
3530       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
3531                                        LN0->getChain(),
3532                                        LN0->getBasePtr(), LN0->getSrcValue(),
3533                                        LN0->getSrcValueOffset(), MemVT,
3534                                        LN0->isVolatile(), LN0->isNonTemporal(),
3535                                        LN0->getAlignment());
3536       CombineTo(N, ExtLoad);
3537       CombineTo(N0.getNode(),
3538                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3539                             N0.getValueType(), ExtLoad),
3540                 ExtLoad.getValue(1));
3541       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3542     }
3543   }
3544
3545   if (N0.getOpcode() == ISD::SETCC) {
3546     // sext(setcc) -> sext_in_reg(vsetcc) for vectors.
3547     // Only do this before legalize for now.
3548     if (VT.isVector() && !LegalOperations) {
3549       EVT N0VT = N0.getOperand(0).getValueType();
3550         // We know that the # elements of the results is the same as the
3551         // # elements of the compare (and the # elements of the compare result
3552         // for that matter).  Check to see that they are the same size.  If so,
3553         // we know that the element size of the sext'd result matches the
3554         // element size of the compare operands.
3555       if (VT.getSizeInBits() == N0VT.getSizeInBits())
3556         return DAG.getVSetCC(N->getDebugLoc(), VT, N0.getOperand(0),
3557                              N0.getOperand(1),
3558                              cast<CondCodeSDNode>(N0.getOperand(2))->get());
3559       // If the desired elements are smaller or larger than the source
3560       // elements we can use a matching integer vector type and then
3561       // truncate/sign extend
3562       else {
3563         EVT MatchingElementType =
3564           EVT::getIntegerVT(*DAG.getContext(),
3565                             N0VT.getScalarType().getSizeInBits());
3566         EVT MatchingVectorType =
3567           EVT::getVectorVT(*DAG.getContext(), MatchingElementType,
3568                            N0VT.getVectorNumElements());
3569         SDValue VsetCC =
3570           DAG.getVSetCC(N->getDebugLoc(), MatchingVectorType, N0.getOperand(0),
3571                         N0.getOperand(1),
3572                         cast<CondCodeSDNode>(N0.getOperand(2))->get());
3573         return  DAG.getSExtOrTrunc(VsetCC, N->getDebugLoc(),  VT);
3574       }
3575     }
3576
3577     // sext(setcc x, y, cc) -> (select_cc x, y, -1, 0, cc)
3578     unsigned ElementWidth = VT.getScalarType().getSizeInBits();
3579     SDValue NegOne =
3580       DAG.getConstant(APInt::getAllOnesValue(ElementWidth), VT);
3581     SDValue SCC =
3582       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3583                        NegOne, DAG.getConstant(0, VT),
3584                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3585     if (SCC.getNode()) return SCC;
3586     if (!LegalOperations ||
3587         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(VT)))
3588       return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
3589                          DAG.getSetCC(N->getDebugLoc(),
3590                                       TLI.getSetCCResultType(VT),
3591                                       N0.getOperand(0), N0.getOperand(1),
3592                                  cast<CondCodeSDNode>(N0.getOperand(2))->get()),
3593                          NegOne, DAG.getConstant(0, VT));
3594   }
3595
3596
3597
3598   // fold (sext x) -> (zext x) if the sign bit is known zero.
3599   if ((!LegalOperations || TLI.isOperationLegal(ISD::ZERO_EXTEND, VT)) &&
3600       DAG.SignBitIsZero(N0))
3601     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3602
3603   return SDValue();
3604 }
3605
3606 SDValue DAGCombiner::visitZERO_EXTEND(SDNode *N) {
3607   SDValue N0 = N->getOperand(0);
3608   EVT VT = N->getValueType(0);
3609
3610   // fold (zext c1) -> c1
3611   if (isa<ConstantSDNode>(N0))
3612     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, N0);
3613   // fold (zext (zext x)) -> (zext x)
3614   // fold (zext (aext x)) -> (zext x)
3615   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3616     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT,
3617                        N0.getOperand(0));
3618
3619   // fold (zext (truncate (load x))) -> (zext (smaller load x))
3620   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
3621   if (N0.getOpcode() == ISD::TRUNCATE) {
3622     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3623     if (NarrowLoad.getNode()) {
3624       if (NarrowLoad.getNode() != N0.getNode())
3625         CombineTo(N0.getNode(), NarrowLoad);
3626       return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, NarrowLoad);
3627     }
3628   }
3629
3630   // fold (zext (truncate x)) -> (and x, mask)
3631   if (N0.getOpcode() == ISD::TRUNCATE &&
3632       (!LegalOperations || TLI.isOperationLegal(ISD::AND, VT)) &&
3633       (!TLI.isTruncateFree(N0.getOperand(0).getValueType(),
3634                            N0.getValueType()) ||
3635        !TLI.isZExtFree(N0.getValueType(), VT))) {
3636     SDValue Op = N0.getOperand(0);
3637     if (Op.getValueType().bitsLT(VT)) {
3638       Op = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, Op);
3639     } else if (Op.getValueType().bitsGT(VT)) {
3640       Op = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Op);
3641     }
3642     return DAG.getZeroExtendInReg(Op, N->getDebugLoc(),
3643                                   N0.getValueType().getScalarType());
3644   }
3645
3646   // Fold (zext (and (trunc x), cst)) -> (and x, cst),
3647   // if either of the casts is not free.
3648   if (N0.getOpcode() == ISD::AND &&
3649       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3650       N0.getOperand(1).getOpcode() == ISD::Constant &&
3651       (!TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
3652                            N0.getValueType()) ||
3653        !TLI.isZExtFree(N0.getValueType(), VT))) {
3654     SDValue X = N0.getOperand(0).getOperand(0);
3655     if (X.getValueType().bitsLT(VT)) {
3656       X = DAG.getNode(ISD::ANY_EXTEND, X.getDebugLoc(), VT, X);
3657     } else if (X.getValueType().bitsGT(VT)) {
3658       X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
3659     }
3660     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3661     Mask.zext(VT.getSizeInBits());
3662     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3663                        X, DAG.getConstant(Mask, VT));
3664   }
3665
3666   // fold (zext (load x)) -> (zext (truncate (zextload x)))
3667   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3668       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3669        TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
3670     bool DoXform = true;
3671     SmallVector<SDNode*, 4> SetCCs;
3672     if (!N0.hasOneUse())
3673       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
3674     if (DoXform) {
3675       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3676       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
3677                                        LN0->getChain(),
3678                                        LN0->getBasePtr(), LN0->getSrcValue(),
3679                                        LN0->getSrcValueOffset(),
3680                                        N0.getValueType(),
3681                                        LN0->isVolatile(), LN0->isNonTemporal(),
3682                                        LN0->getAlignment());
3683       CombineTo(N, ExtLoad);
3684       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3685                                   N0.getValueType(), ExtLoad);
3686       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3687
3688       // Extend SetCC uses if necessary.
3689       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3690         SDNode *SetCC = SetCCs[i];
3691         SmallVector<SDValue, 4> Ops;
3692
3693         for (unsigned j = 0; j != 2; ++j) {
3694           SDValue SOp = SetCC->getOperand(j);
3695           if (SOp == Trunc)
3696             Ops.push_back(ExtLoad);
3697           else
3698             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND,
3699                                       N->getDebugLoc(), VT, SOp));
3700         }
3701
3702         Ops.push_back(SetCC->getOperand(2));
3703         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3704                                      SetCC->getValueType(0),
3705                                      &Ops[0], Ops.size()));
3706       }
3707
3708       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3709     }
3710   }
3711
3712   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
3713   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
3714   if ((ISD::isZEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3715       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3716     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3717     EVT MemVT = LN0->getMemoryVT();
3718     if ((!LegalOperations && !LN0->isVolatile()) ||
3719         TLI.isLoadExtLegal(ISD::ZEXTLOAD, MemVT)) {
3720       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N->getDebugLoc(), VT,
3721                                        LN0->getChain(),
3722                                        LN0->getBasePtr(), LN0->getSrcValue(),
3723                                        LN0->getSrcValueOffset(), MemVT,
3724                                        LN0->isVolatile(), LN0->isNonTemporal(),
3725                                        LN0->getAlignment());
3726       CombineTo(N, ExtLoad);
3727       CombineTo(N0.getNode(),
3728                 DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), N0.getValueType(),
3729                             ExtLoad),
3730                 ExtLoad.getValue(1));
3731       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3732     }
3733   }
3734
3735   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3736   if (N0.getOpcode() == ISD::SETCC) {
3737     SDValue SCC =
3738       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3739                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3740                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3741     if (SCC.getNode()) return SCC;
3742   }
3743
3744   // (zext (shl (zext x), cst)) -> (shl (zext x), cst)
3745   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL) &&
3746       isa<ConstantSDNode>(N0.getOperand(1)) &&
3747       N0.getOperand(0).getOpcode() == ISD::ZERO_EXTEND &&
3748       N0.hasOneUse()) {
3749     if (N0.getOpcode() == ISD::SHL) {
3750       // If the original shl may be shifting out bits, do not perform this
3751       // transformation.
3752       unsigned ShAmt = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
3753       unsigned KnownZeroBits = N0.getOperand(0).getValueType().getSizeInBits() -
3754         N0.getOperand(0).getOperand(0).getValueType().getSizeInBits();
3755       if (ShAmt > KnownZeroBits)
3756         return SDValue();
3757     }
3758     DebugLoc dl = N->getDebugLoc();
3759     return DAG.getNode(N0.getOpcode(), dl, VT,
3760                        DAG.getNode(ISD::ZERO_EXTEND, dl, VT, N0.getOperand(0)),
3761                        DAG.getNode(ISD::ZERO_EXTEND, dl,
3762                                    N0.getOperand(1).getValueType(),
3763                                    N0.getOperand(1)));
3764   }
3765
3766   return SDValue();
3767 }
3768
3769 SDValue DAGCombiner::visitANY_EXTEND(SDNode *N) {
3770   SDValue N0 = N->getOperand(0);
3771   EVT VT = N->getValueType(0);
3772
3773   // fold (aext c1) -> c1
3774   if (isa<ConstantSDNode>(N0))
3775     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, N0);
3776   // fold (aext (aext x)) -> (aext x)
3777   // fold (aext (zext x)) -> (zext x)
3778   // fold (aext (sext x)) -> (sext x)
3779   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
3780       N0.getOpcode() == ISD::ZERO_EXTEND ||
3781       N0.getOpcode() == ISD::SIGN_EXTEND)
3782     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, N0.getOperand(0));
3783
3784   // fold (aext (truncate (load x))) -> (aext (smaller load x))
3785   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
3786   if (N0.getOpcode() == ISD::TRUNCATE) {
3787     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3788     if (NarrowLoad.getNode()) {
3789       if (NarrowLoad.getNode() != N0.getNode())
3790         CombineTo(N0.getNode(), NarrowLoad);
3791       return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, NarrowLoad);
3792     }
3793   }
3794
3795   // fold (aext (truncate x))
3796   if (N0.getOpcode() == ISD::TRUNCATE) {
3797     SDValue TruncOp = N0.getOperand(0);
3798     if (TruncOp.getValueType() == VT)
3799       return TruncOp; // x iff x size == zext size.
3800     if (TruncOp.getValueType().bitsGT(VT))
3801       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, TruncOp);
3802     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, TruncOp);
3803   }
3804
3805   // Fold (aext (and (trunc x), cst)) -> (and x, cst)
3806   // if the trunc is not free.
3807   if (N0.getOpcode() == ISD::AND &&
3808       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3809       N0.getOperand(1).getOpcode() == ISD::Constant &&
3810       !TLI.isTruncateFree(N0.getOperand(0).getOperand(0).getValueType(),
3811                           N0.getValueType())) {
3812     SDValue X = N0.getOperand(0).getOperand(0);
3813     if (X.getValueType().bitsLT(VT)) {
3814       X = DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, X);
3815     } else if (X.getValueType().bitsGT(VT)) {
3816       X = DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, X);
3817     }
3818     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3819     Mask.zext(VT.getSizeInBits());
3820     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
3821                        X, DAG.getConstant(Mask, VT));
3822   }
3823
3824   // fold (aext (load x)) -> (aext (truncate (extload x)))
3825   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3826       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3827        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
3828     bool DoXform = true;
3829     SmallVector<SDNode*, 4> SetCCs;
3830     if (!N0.hasOneUse())
3831       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ANY_EXTEND, SetCCs, TLI);
3832     if (DoXform) {
3833       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3834       SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
3835                                        LN0->getChain(),
3836                                        LN0->getBasePtr(), LN0->getSrcValue(),
3837                                        LN0->getSrcValueOffset(),
3838                                        N0.getValueType(),
3839                                        LN0->isVolatile(), LN0->isNonTemporal(),
3840                                        LN0->getAlignment());
3841       CombineTo(N, ExtLoad);
3842       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3843                                   N0.getValueType(), ExtLoad);
3844       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3845
3846       // Extend SetCC uses if necessary.
3847       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3848         SDNode *SetCC = SetCCs[i];
3849         SmallVector<SDValue, 4> Ops;
3850
3851         for (unsigned j = 0; j != 2; ++j) {
3852           SDValue SOp = SetCC->getOperand(j);
3853           if (SOp == Trunc)
3854             Ops.push_back(ExtLoad);
3855           else
3856             Ops.push_back(DAG.getNode(ISD::ANY_EXTEND,
3857                                       N->getDebugLoc(), VT, SOp));
3858         }
3859
3860         Ops.push_back(SetCC->getOperand(2));
3861         CombineTo(SetCC, DAG.getNode(ISD::SETCC, N->getDebugLoc(),
3862                                      SetCC->getValueType(0),
3863                                      &Ops[0], Ops.size()));
3864       }
3865
3866       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3867     }
3868   }
3869
3870   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
3871   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
3872   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
3873   if (N0.getOpcode() == ISD::LOAD &&
3874       !ISD::isNON_EXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3875       N0.hasOneUse()) {
3876     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3877     EVT MemVT = LN0->getMemoryVT();
3878     SDValue ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), N->getDebugLoc(),
3879                                      VT, LN0->getChain(), LN0->getBasePtr(),
3880                                      LN0->getSrcValue(),
3881                                      LN0->getSrcValueOffset(), MemVT,
3882                                      LN0->isVolatile(), LN0->isNonTemporal(),
3883                                      LN0->getAlignment());
3884     CombineTo(N, ExtLoad);
3885     CombineTo(N0.getNode(),
3886               DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(),
3887                           N0.getValueType(), ExtLoad),
3888               ExtLoad.getValue(1));
3889     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3890   }
3891
3892   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3893   if (N0.getOpcode() == ISD::SETCC) {
3894     SDValue SCC =
3895       SimplifySelectCC(N->getDebugLoc(), N0.getOperand(0), N0.getOperand(1),
3896                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3897                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3898     if (SCC.getNode())
3899       return SCC;
3900   }
3901
3902   return SDValue();
3903 }
3904
3905 /// GetDemandedBits - See if the specified operand can be simplified with the
3906 /// knowledge that only the bits specified by Mask are used.  If so, return the
3907 /// simpler operand, otherwise return a null SDValue.
3908 SDValue DAGCombiner::GetDemandedBits(SDValue V, const APInt &Mask) {
3909   switch (V.getOpcode()) {
3910   default: break;
3911   case ISD::OR:
3912   case ISD::XOR:
3913     // If the LHS or RHS don't contribute bits to the or, drop them.
3914     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
3915       return V.getOperand(1);
3916     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
3917       return V.getOperand(0);
3918     break;
3919   case ISD::SRL:
3920     // Only look at single-use SRLs.
3921     if (!V.getNode()->hasOneUse())
3922       break;
3923     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
3924       // See if we can recursively simplify the LHS.
3925       unsigned Amt = RHSC->getZExtValue();
3926
3927       // Watch out for shift count overflow though.
3928       if (Amt >= Mask.getBitWidth()) break;
3929       APInt NewMask = Mask << Amt;
3930       SDValue SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
3931       if (SimplifyLHS.getNode())
3932         return DAG.getNode(ISD::SRL, V.getDebugLoc(), V.getValueType(),
3933                            SimplifyLHS, V.getOperand(1));
3934     }
3935   }
3936   return SDValue();
3937 }
3938
3939 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
3940 /// bits and then truncated to a narrower type and where N is a multiple
3941 /// of number of bits of the narrower type, transform it to a narrower load
3942 /// from address + N / num of bits of new type. If the result is to be
3943 /// extended, also fold the extension to form a extending load.
3944 SDValue DAGCombiner::ReduceLoadWidth(SDNode *N) {
3945   unsigned Opc = N->getOpcode();
3946   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
3947   SDValue N0 = N->getOperand(0);
3948   EVT VT = N->getValueType(0);
3949   EVT ExtVT = VT;
3950
3951   // This transformation isn't valid for vector loads.
3952   if (VT.isVector())
3953     return SDValue();
3954
3955   // Special case: SIGN_EXTEND_INREG is basically truncating to ExtVT then
3956   // extended to VT.
3957   if (Opc == ISD::SIGN_EXTEND_INREG) {
3958     ExtType = ISD::SEXTLOAD;
3959     ExtVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3960     if (LegalOperations && !TLI.isLoadExtLegal(ISD::SEXTLOAD, ExtVT))
3961       return SDValue();
3962   }
3963
3964   unsigned EVTBits = ExtVT.getSizeInBits();
3965   unsigned ShAmt = 0;
3966   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse() && ExtVT.isRound()) {
3967     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3968       ShAmt = N01->getZExtValue();
3969       // Is the shift amount a multiple of size of VT?
3970       if ((ShAmt & (EVTBits-1)) == 0) {
3971         N0 = N0.getOperand(0);
3972         // Is the load width a multiple of size of VT?
3973         if ((N0.getValueType().getSizeInBits() & (EVTBits-1)) != 0)
3974           return SDValue();
3975       }
3976     }
3977   }
3978
3979   // Do not generate loads of non-round integer types since these can
3980   // be expensive (and would be wrong if the type is not byte sized).
3981   if (isa<LoadSDNode>(N0) && N0.hasOneUse() && ExtVT.isRound() &&
3982       cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits() >= EVTBits &&
3983       // Do not change the width of a volatile load.
3984       !cast<LoadSDNode>(N0)->isVolatile()) {
3985     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3986     EVT PtrType = N0.getOperand(1).getValueType();
3987
3988     // For big endian targets, we need to adjust the offset to the pointer to
3989     // load the correct bytes.
3990     if (TLI.isBigEndian()) {
3991       unsigned LVTStoreBits = LN0->getMemoryVT().getStoreSizeInBits();
3992       unsigned EVTStoreBits = ExtVT.getStoreSizeInBits();
3993       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3994     }
3995
3996     uint64_t PtrOff =  ShAmt / 8;
3997     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3998     SDValue NewPtr = DAG.getNode(ISD::ADD, LN0->getDebugLoc(),
3999                                  PtrType, LN0->getBasePtr(),
4000                                  DAG.getConstant(PtrOff, PtrType));
4001     AddToWorkList(NewPtr.getNode());
4002
4003     SDValue Load = (ExtType == ISD::NON_EXTLOAD)
4004       ? DAG.getLoad(VT, N0.getDebugLoc(), LN0->getChain(), NewPtr,
4005                     LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
4006                     LN0->isVolatile(), LN0->isNonTemporal(), NewAlign)
4007       : DAG.getExtLoad(ExtType, N0.getDebugLoc(), VT, LN0->getChain(), NewPtr,
4008                        LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
4009                        ExtVT, LN0->isVolatile(), LN0->isNonTemporal(),
4010                        NewAlign);
4011
4012     // Replace the old load's chain with the new load's chain.
4013     WorkListRemover DeadNodes(*this);
4014     DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1),
4015                                   &DeadNodes);
4016
4017     // Return the new loaded value.
4018     return Load;
4019   }
4020
4021   return SDValue();
4022 }
4023
4024 SDValue DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
4025   SDValue N0 = N->getOperand(0);
4026   SDValue N1 = N->getOperand(1);
4027   EVT VT = N->getValueType(0);
4028   EVT EVT = cast<VTSDNode>(N1)->getVT();
4029   unsigned VTBits = VT.getScalarType().getSizeInBits();
4030   unsigned EVTBits = EVT.getScalarType().getSizeInBits();
4031
4032   // fold (sext_in_reg c1) -> c1
4033   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
4034     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT, N0, N1);
4035
4036   // If the input is already sign extended, just drop the extension.
4037   if (DAG.ComputeNumSignBits(N0) >= VTBits-EVTBits+1)
4038     return N0;
4039
4040   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
4041   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
4042       EVT.bitsLT(cast<VTSDNode>(N0.getOperand(1))->getVT())) {
4043     return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
4044                        N0.getOperand(0), N1);
4045   }
4046
4047   // fold (sext_in_reg (sext x)) -> (sext x)
4048   // fold (sext_in_reg (aext x)) -> (sext x)
4049   // if x is small enough.
4050   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND) {
4051     SDValue N00 = N0.getOperand(0);
4052     if (N00.getValueType().getScalarType().getSizeInBits() <= EVTBits &&
4053         (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND, VT)))
4054       return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, N00, N1);
4055   }
4056
4057   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
4058   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
4059     return DAG.getZeroExtendInReg(N0, N->getDebugLoc(), EVT);
4060
4061   // fold operands of sext_in_reg based on knowledge that the top bits are not
4062   // demanded.
4063   if (SimplifyDemandedBits(SDValue(N, 0)))
4064     return SDValue(N, 0);
4065
4066   // fold (sext_in_reg (load x)) -> (smaller sextload x)
4067   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
4068   SDValue NarrowLoad = ReduceLoadWidth(N);
4069   if (NarrowLoad.getNode())
4070     return NarrowLoad;
4071
4072   // fold (sext_in_reg (srl X, 24), i8) -> (sra X, 24)
4073   // fold (sext_in_reg (srl X, 23), i8) -> (sra X, 23) iff possible.
4074   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
4075   if (N0.getOpcode() == ISD::SRL) {
4076     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
4077       if (ShAmt->getZExtValue()+EVTBits <= VTBits) {
4078         // We can turn this into an SRA iff the input to the SRL is already sign
4079         // extended enough.
4080         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
4081         if (VTBits-(ShAmt->getZExtValue()+EVTBits) < InSignBits)
4082           return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT,
4083                              N0.getOperand(0), N0.getOperand(1));
4084       }
4085   }
4086
4087   // fold (sext_inreg (extload x)) -> (sextload x)
4088   if (ISD::isEXTLoad(N0.getNode()) &&
4089       ISD::isUNINDEXEDLoad(N0.getNode()) &&
4090       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
4091       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4092        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
4093     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4094     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4095                                      LN0->getChain(),
4096                                      LN0->getBasePtr(), LN0->getSrcValue(),
4097                                      LN0->getSrcValueOffset(), EVT,
4098                                      LN0->isVolatile(), LN0->isNonTemporal(),
4099                                      LN0->getAlignment());
4100     CombineTo(N, ExtLoad);
4101     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
4102     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4103   }
4104   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
4105   if (ISD::isZEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
4106       N0.hasOneUse() &&
4107       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
4108       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4109        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
4110     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4111     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, N->getDebugLoc(), VT,
4112                                      LN0->getChain(),
4113                                      LN0->getBasePtr(), LN0->getSrcValue(),
4114                                      LN0->getSrcValueOffset(), EVT,
4115                                      LN0->isVolatile(), LN0->isNonTemporal(),
4116                                      LN0->getAlignment());
4117     CombineTo(N, ExtLoad);
4118     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
4119     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4120   }
4121   return SDValue();
4122 }
4123
4124 SDValue DAGCombiner::visitTRUNCATE(SDNode *N) {
4125   SDValue N0 = N->getOperand(0);
4126   EVT VT = N->getValueType(0);
4127
4128   // noop truncate
4129   if (N0.getValueType() == N->getValueType(0))
4130     return N0;
4131   // fold (truncate c1) -> c1
4132   if (isa<ConstantSDNode>(N0))
4133     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0);
4134   // fold (truncate (truncate x)) -> (truncate x)
4135   if (N0.getOpcode() == ISD::TRUNCATE)
4136     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
4137   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
4138   if (N0.getOpcode() == ISD::ZERO_EXTEND ||
4139       N0.getOpcode() == ISD::SIGN_EXTEND ||
4140       N0.getOpcode() == ISD::ANY_EXTEND) {
4141     if (N0.getOperand(0).getValueType().bitsLT(VT))
4142       // if the source is smaller than the dest, we still need an extend
4143       return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
4144                          N0.getOperand(0));
4145     else if (N0.getOperand(0).getValueType().bitsGT(VT))
4146       // if the source is larger than the dest, than we just need the truncate
4147       return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, N0.getOperand(0));
4148     else
4149       // if the source and dest are the same type, we can drop both the extend
4150       // and the truncate.
4151       return N0.getOperand(0);
4152   }
4153
4154   // See if we can simplify the input to this truncate through knowledge that
4155   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
4156   // -> trunc y
4157   SDValue Shorter =
4158     GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
4159                                              VT.getSizeInBits()));
4160   if (Shorter.getNode())
4161     return DAG.getNode(ISD::TRUNCATE, N->getDebugLoc(), VT, Shorter);
4162
4163   // fold (truncate (load x)) -> (smaller load x)
4164   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
4165   if (!LegalTypes || TLI.isTypeDesirableForOp(N0.getOpcode(), VT))
4166     return ReduceLoadWidth(N);
4167   return SDValue();
4168 }
4169
4170 static SDNode *getBuildPairElt(SDNode *N, unsigned i) {
4171   SDValue Elt = N->getOperand(i);
4172   if (Elt.getOpcode() != ISD::MERGE_VALUES)
4173     return Elt.getNode();
4174   return Elt.getOperand(Elt.getResNo()).getNode();
4175 }
4176
4177 /// CombineConsecutiveLoads - build_pair (load, load) -> load
4178 /// if load locations are consecutive.
4179 SDValue DAGCombiner::CombineConsecutiveLoads(SDNode *N, EVT VT) {
4180   assert(N->getOpcode() == ISD::BUILD_PAIR);
4181
4182   LoadSDNode *LD1 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 0));
4183   LoadSDNode *LD2 = dyn_cast<LoadSDNode>(getBuildPairElt(N, 1));
4184   if (!LD1 || !LD2 || !ISD::isNON_EXTLoad(LD1) || !LD1->hasOneUse())
4185     return SDValue();
4186   EVT LD1VT = LD1->getValueType(0);
4187
4188   if (ISD::isNON_EXTLoad(LD2) &&
4189       LD2->hasOneUse() &&
4190       // If both are volatile this would reduce the number of volatile loads.
4191       // If one is volatile it might be ok, but play conservative and bail out.
4192       !LD1->isVolatile() &&
4193       !LD2->isVolatile() &&
4194       DAG.isConsecutiveLoad(LD2, LD1, LD1VT.getSizeInBits()/8, 1)) {
4195     unsigned Align = LD1->getAlignment();
4196     unsigned NewAlign = TLI.getTargetData()->
4197       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
4198
4199     if (NewAlign <= Align &&
4200         (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT)))
4201       return DAG.getLoad(VT, N->getDebugLoc(), LD1->getChain(),
4202                          LD1->getBasePtr(), LD1->getSrcValue(),
4203                          LD1->getSrcValueOffset(), false, false, Align);
4204   }
4205
4206   return SDValue();
4207 }
4208
4209 SDValue DAGCombiner::visitBIT_CONVERT(SDNode *N) {
4210   SDValue N0 = N->getOperand(0);
4211   EVT VT = N->getValueType(0);
4212
4213   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
4214   // Only do this before legalize, since afterward the target may be depending
4215   // on the bitconvert.
4216   // First check to see if this is all constant.
4217   if (!LegalTypes &&
4218       N0.getOpcode() == ISD::BUILD_VECTOR && N0.getNode()->hasOneUse() &&
4219       VT.isVector()) {
4220     bool isSimple = true;
4221     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
4222       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
4223           N0.getOperand(i).getOpcode() != ISD::Constant &&
4224           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
4225         isSimple = false;
4226         break;
4227       }
4228
4229     EVT DestEltVT = N->getValueType(0).getVectorElementType();
4230     assert(!DestEltVT.isVector() &&
4231            "Element type of vector ValueType must not be vector!");
4232     if (isSimple)
4233       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.getNode(), DestEltVT);
4234   }
4235
4236   // If the input is a constant, let getNode fold it.
4237   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
4238     SDValue Res = DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(), VT, N0);
4239     if (Res.getNode() != N) {
4240       if (!LegalOperations ||
4241           TLI.isOperationLegal(Res.getNode()->getOpcode(), VT))
4242         return Res;
4243
4244       // Folding it resulted in an illegal node, and it's too late to
4245       // do that. Clean up the old node and forego the transformation.
4246       // Ideally this won't happen very often, because instcombine
4247       // and the earlier dagcombine runs (where illegal nodes are
4248       // permitted) should have folded most of them already.
4249       DAG.DeleteNode(Res.getNode());
4250     }
4251   }
4252
4253   // (conv (conv x, t1), t2) -> (conv x, t2)
4254   if (N0.getOpcode() == ISD::BIT_CONVERT)
4255     return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(), VT,
4256                        N0.getOperand(0));
4257
4258   // fold (conv (load x)) -> (load (conv*)x)
4259   // If the resultant load doesn't need a higher alignment than the original!
4260   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
4261       // Do not change the width of a volatile load.
4262       !cast<LoadSDNode>(N0)->isVolatile() &&
4263       (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT))) {
4264     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4265     unsigned Align = TLI.getTargetData()->
4266       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
4267     unsigned OrigAlign = LN0->getAlignment();
4268
4269     if (Align <= OrigAlign) {
4270       SDValue Load = DAG.getLoad(VT, N->getDebugLoc(), LN0->getChain(),
4271                                  LN0->getBasePtr(),
4272                                  LN0->getSrcValue(), LN0->getSrcValueOffset(),
4273                                  LN0->isVolatile(), LN0->isNonTemporal(),
4274                                  OrigAlign);
4275       AddToWorkList(N);
4276       CombineTo(N0.getNode(),
4277                 DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
4278                             N0.getValueType(), Load),
4279                 Load.getValue(1));
4280       return Load;
4281     }
4282   }
4283
4284   // fold (bitconvert (fneg x)) -> (xor (bitconvert x), signbit)
4285   // fold (bitconvert (fabs x)) -> (and (bitconvert x), (not signbit))
4286   // This often reduces constant pool loads.
4287   if ((N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FABS) &&
4288       N0.getNode()->hasOneUse() && VT.isInteger() && !VT.isVector()) {
4289     SDValue NewConv = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(), VT,
4290                                   N0.getOperand(0));
4291     AddToWorkList(NewConv.getNode());
4292
4293     APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
4294     if (N0.getOpcode() == ISD::FNEG)
4295       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
4296                          NewConv, DAG.getConstant(SignBit, VT));
4297     assert(N0.getOpcode() == ISD::FABS);
4298     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
4299                        NewConv, DAG.getConstant(~SignBit, VT));
4300   }
4301
4302   // fold (bitconvert (fcopysign cst, x)) ->
4303   //         (or (and (bitconvert x), sign), (and cst, (not sign)))
4304   // Note that we don't handle (copysign x, cst) because this can always be
4305   // folded to an fneg or fabs.
4306   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse() &&
4307       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
4308       VT.isInteger() && !VT.isVector()) {
4309     unsigned OrigXWidth = N0.getOperand(1).getValueType().getSizeInBits();
4310     EVT IntXVT = EVT::getIntegerVT(*DAG.getContext(), OrigXWidth);
4311     if (isTypeLegal(IntXVT)) {
4312       SDValue X = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
4313                               IntXVT, N0.getOperand(1));
4314       AddToWorkList(X.getNode());
4315
4316       // If X has a different width than the result/lhs, sext it or truncate it.
4317       unsigned VTWidth = VT.getSizeInBits();
4318       if (OrigXWidth < VTWidth) {
4319         X = DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(), VT, X);
4320         AddToWorkList(X.getNode());
4321       } else if (OrigXWidth > VTWidth) {
4322         // To get the sign bit in the right place, we have to shift it right
4323         // before truncating.
4324         X = DAG.getNode(ISD::SRL, X.getDebugLoc(),
4325                         X.getValueType(), X,
4326                         DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
4327         AddToWorkList(X.getNode());
4328         X = DAG.getNode(ISD::TRUNCATE, X.getDebugLoc(), VT, X);
4329         AddToWorkList(X.getNode());
4330       }
4331
4332       APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
4333       X = DAG.getNode(ISD::AND, X.getDebugLoc(), VT,
4334                       X, DAG.getConstant(SignBit, VT));
4335       AddToWorkList(X.getNode());
4336
4337       SDValue Cst = DAG.getNode(ISD::BIT_CONVERT, N0.getDebugLoc(),
4338                                 VT, N0.getOperand(0));
4339       Cst = DAG.getNode(ISD::AND, Cst.getDebugLoc(), VT,
4340                         Cst, DAG.getConstant(~SignBit, VT));
4341       AddToWorkList(Cst.getNode());
4342
4343       return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, X, Cst);
4344     }
4345   }
4346
4347   // bitconvert(build_pair(ld, ld)) -> ld iff load locations are consecutive.
4348   if (N0.getOpcode() == ISD::BUILD_PAIR) {
4349     SDValue CombineLD = CombineConsecutiveLoads(N0.getNode(), VT);
4350     if (CombineLD.getNode())
4351       return CombineLD;
4352   }
4353
4354   return SDValue();
4355 }
4356
4357 SDValue DAGCombiner::visitBUILD_PAIR(SDNode *N) {
4358   EVT VT = N->getValueType(0);
4359   return CombineConsecutiveLoads(N, VT);
4360 }
4361
4362 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
4363 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
4364 /// destination element value type.
4365 SDValue DAGCombiner::
4366 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, EVT DstEltVT) {
4367   EVT SrcEltVT = BV->getValueType(0).getVectorElementType();
4368
4369   // If this is already the right type, we're done.
4370   if (SrcEltVT == DstEltVT) return SDValue(BV, 0);
4371
4372   unsigned SrcBitSize = SrcEltVT.getSizeInBits();
4373   unsigned DstBitSize = DstEltVT.getSizeInBits();
4374
4375   // If this is a conversion of N elements of one type to N elements of another
4376   // type, convert each element.  This handles FP<->INT cases.
4377   if (SrcBitSize == DstBitSize) {
4378     SmallVector<SDValue, 8> Ops;
4379     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
4380       SDValue Op = BV->getOperand(i);
4381       // If the vector element type is not legal, the BUILD_VECTOR operands
4382       // are promoted and implicitly truncated.  Make that explicit here.
4383       if (Op.getValueType() != SrcEltVT)
4384         Op = DAG.getNode(ISD::TRUNCATE, BV->getDebugLoc(), SrcEltVT, Op);
4385       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, BV->getDebugLoc(),
4386                                 DstEltVT, Op));
4387       AddToWorkList(Ops.back().getNode());
4388     }
4389     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
4390                               BV->getValueType(0).getVectorNumElements());
4391     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4392                        &Ops[0], Ops.size());
4393   }
4394
4395   // Otherwise, we're growing or shrinking the elements.  To avoid having to
4396   // handle annoying details of growing/shrinking FP values, we convert them to
4397   // int first.
4398   if (SrcEltVT.isFloatingPoint()) {
4399     // Convert the input float vector to a int vector where the elements are the
4400     // same sizes.
4401     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
4402     EVT IntVT = EVT::getIntegerVT(*DAG.getContext(), SrcEltVT.getSizeInBits());
4403     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).getNode();
4404     SrcEltVT = IntVT;
4405   }
4406
4407   // Now we know the input is an integer vector.  If the output is a FP type,
4408   // convert to integer first, then to FP of the right size.
4409   if (DstEltVT.isFloatingPoint()) {
4410     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
4411     EVT TmpVT = EVT::getIntegerVT(*DAG.getContext(), DstEltVT.getSizeInBits());
4412     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).getNode();
4413
4414     // Next, convert to FP elements of the same size.
4415     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
4416   }
4417
4418   // Okay, we know the src/dst types are both integers of differing types.
4419   // Handling growing first.
4420   assert(SrcEltVT.isInteger() && DstEltVT.isInteger());
4421   if (SrcBitSize < DstBitSize) {
4422     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
4423
4424     SmallVector<SDValue, 8> Ops;
4425     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
4426          i += NumInputsPerOutput) {
4427       bool isLE = TLI.isLittleEndian();
4428       APInt NewBits = APInt(DstBitSize, 0);
4429       bool EltIsUndef = true;
4430       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
4431         // Shift the previously computed bits over.
4432         NewBits <<= SrcBitSize;
4433         SDValue Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
4434         if (Op.getOpcode() == ISD::UNDEF) continue;
4435         EltIsUndef = false;
4436
4437         NewBits |= APInt(cast<ConstantSDNode>(Op)->getAPIntValue()).
4438                    zextOrTrunc(SrcBitSize).zext(DstBitSize);
4439       }
4440
4441       if (EltIsUndef)
4442         Ops.push_back(DAG.getUNDEF(DstEltVT));
4443       else
4444         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
4445     }
4446
4447     EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT, Ops.size());
4448     return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4449                        &Ops[0], Ops.size());
4450   }
4451
4452   // Finally, this must be the case where we are shrinking elements: each input
4453   // turns into multiple outputs.
4454   bool isS2V = ISD::isScalarToVector(BV);
4455   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
4456   EVT VT = EVT::getVectorVT(*DAG.getContext(), DstEltVT,
4457                             NumOutputsPerInput*BV->getNumOperands());
4458   SmallVector<SDValue, 8> Ops;
4459
4460   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
4461     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
4462       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
4463         Ops.push_back(DAG.getUNDEF(DstEltVT));
4464       continue;
4465     }
4466
4467     APInt OpVal = APInt(cast<ConstantSDNode>(BV->getOperand(i))->
4468                         getAPIntValue()).zextOrTrunc(SrcBitSize);
4469
4470     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
4471       APInt ThisVal = APInt(OpVal).trunc(DstBitSize);
4472       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
4473       if (isS2V && i == 0 && j == 0 && APInt(ThisVal).zext(SrcBitSize) == OpVal)
4474         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
4475         return DAG.getNode(ISD::SCALAR_TO_VECTOR, BV->getDebugLoc(), VT,
4476                            Ops[0]);
4477       OpVal = OpVal.lshr(DstBitSize);
4478     }
4479
4480     // For big endian targets, swap the order of the pieces of each element.
4481     if (TLI.isBigEndian())
4482       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
4483   }
4484
4485   return DAG.getNode(ISD::BUILD_VECTOR, BV->getDebugLoc(), VT,
4486                      &Ops[0], Ops.size());
4487 }
4488
4489 SDValue DAGCombiner::visitFADD(SDNode *N) {
4490   SDValue N0 = N->getOperand(0);
4491   SDValue N1 = N->getOperand(1);
4492   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4493   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4494   EVT VT = N->getValueType(0);
4495
4496   // fold vector ops
4497   if (VT.isVector()) {
4498     SDValue FoldedVOp = SimplifyVBinOp(N);
4499     if (FoldedVOp.getNode()) return FoldedVOp;
4500   }
4501
4502   // fold (fadd c1, c2) -> (fadd c1, c2)
4503   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4504     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N1);
4505   // canonicalize constant to RHS
4506   if (N0CFP && !N1CFP)
4507     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N1, N0);
4508   // fold (fadd A, 0) -> A
4509   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4510     return N0;
4511   // fold (fadd A, (fneg B)) -> (fsub A, B)
4512   if (isNegatibleForFree(N1, LegalOperations) == 2)
4513     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0,
4514                        GetNegatedExpression(N1, DAG, LegalOperations));
4515   // fold (fadd (fneg A), B) -> (fsub B, A)
4516   if (isNegatibleForFree(N0, LegalOperations) == 2)
4517     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N1,
4518                        GetNegatedExpression(N0, DAG, LegalOperations));
4519
4520   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
4521   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
4522       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
4523     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0.getOperand(0),
4524                        DAG.getNode(ISD::FADD, N->getDebugLoc(), VT,
4525                                    N0.getOperand(1), N1));
4526
4527   return SDValue();
4528 }
4529
4530 SDValue DAGCombiner::visitFSUB(SDNode *N) {
4531   SDValue N0 = N->getOperand(0);
4532   SDValue N1 = N->getOperand(1);
4533   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4534   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4535   EVT VT = N->getValueType(0);
4536
4537   // fold vector ops
4538   if (VT.isVector()) {
4539     SDValue FoldedVOp = SimplifyVBinOp(N);
4540     if (FoldedVOp.getNode()) return FoldedVOp;
4541   }
4542
4543   // fold (fsub c1, c2) -> c1-c2
4544   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4545     return DAG.getNode(ISD::FSUB, N->getDebugLoc(), VT, N0, N1);
4546   // fold (fsub A, 0) -> A
4547   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4548     return N0;
4549   // fold (fsub 0, B) -> -B
4550   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
4551     if (isNegatibleForFree(N1, LegalOperations))
4552       return GetNegatedExpression(N1, DAG, LegalOperations);
4553     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4554       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N1);
4555   }
4556   // fold (fsub A, (fneg B)) -> (fadd A, B)
4557   if (isNegatibleForFree(N1, LegalOperations))
4558     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0,
4559                        GetNegatedExpression(N1, DAG, LegalOperations));
4560
4561   return SDValue();
4562 }
4563
4564 SDValue DAGCombiner::visitFMUL(SDNode *N) {
4565   SDValue N0 = N->getOperand(0);
4566   SDValue N1 = N->getOperand(1);
4567   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4568   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4569   EVT VT = N->getValueType(0);
4570
4571   // fold vector ops
4572   if (VT.isVector()) {
4573     SDValue FoldedVOp = SimplifyVBinOp(N);
4574     if (FoldedVOp.getNode()) return FoldedVOp;
4575   }
4576
4577   // fold (fmul c1, c2) -> c1*c2
4578   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4579     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0, N1);
4580   // canonicalize constant to RHS
4581   if (N0CFP && !N1CFP)
4582     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N1, N0);
4583   // fold (fmul A, 0) -> 0
4584   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
4585     return N1;
4586   // fold (fmul A, 0) -> 0, vector edition.
4587   if (UnsafeFPMath && ISD::isBuildVectorAllZeros(N1.getNode()))
4588     return N1;
4589   // fold (fmul X, 2.0) -> (fadd X, X)
4590   if (N1CFP && N1CFP->isExactlyValue(+2.0))
4591     return DAG.getNode(ISD::FADD, N->getDebugLoc(), VT, N0, N0);
4592   // fold (fmul X, -1.0) -> (fneg X)
4593   if (N1CFP && N1CFP->isExactlyValue(-1.0))
4594     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4595       return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT, N0);
4596
4597   // fold (fmul (fneg X), (fneg Y)) -> (fmul X, Y)
4598   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4599     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4600       // Both can be negated for free, check to see if at least one is cheaper
4601       // negated.
4602       if (LHSNeg == 2 || RHSNeg == 2)
4603         return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
4604                            GetNegatedExpression(N0, DAG, LegalOperations),
4605                            GetNegatedExpression(N1, DAG, LegalOperations));
4606     }
4607   }
4608
4609   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
4610   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
4611       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
4612     return DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT, N0.getOperand(0),
4613                        DAG.getNode(ISD::FMUL, N->getDebugLoc(), VT,
4614                                    N0.getOperand(1), N1));
4615
4616   return SDValue();
4617 }
4618
4619 SDValue DAGCombiner::visitFDIV(SDNode *N) {
4620   SDValue N0 = N->getOperand(0);
4621   SDValue N1 = N->getOperand(1);
4622   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4623   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4624   EVT VT = N->getValueType(0);
4625
4626   // fold vector ops
4627   if (VT.isVector()) {
4628     SDValue FoldedVOp = SimplifyVBinOp(N);
4629     if (FoldedVOp.getNode()) return FoldedVOp;
4630   }
4631
4632   // fold (fdiv c1, c2) -> c1/c2
4633   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4634     return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT, N0, N1);
4635
4636
4637   // (fdiv (fneg X), (fneg Y)) -> (fdiv X, Y)
4638   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4639     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4640       // Both can be negated for free, check to see if at least one is cheaper
4641       // negated.
4642       if (LHSNeg == 2 || RHSNeg == 2)
4643         return DAG.getNode(ISD::FDIV, N->getDebugLoc(), VT,
4644                            GetNegatedExpression(N0, DAG, LegalOperations),
4645                            GetNegatedExpression(N1, DAG, LegalOperations));
4646     }
4647   }
4648
4649   return SDValue();
4650 }
4651
4652 SDValue DAGCombiner::visitFREM(SDNode *N) {
4653   SDValue N0 = N->getOperand(0);
4654   SDValue N1 = N->getOperand(1);
4655   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4656   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4657   EVT VT = N->getValueType(0);
4658
4659   // fold (frem c1, c2) -> fmod(c1,c2)
4660   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4661     return DAG.getNode(ISD::FREM, N->getDebugLoc(), VT, N0, N1);
4662
4663   return SDValue();
4664 }
4665
4666 SDValue DAGCombiner::visitFCOPYSIGN(SDNode *N) {
4667   SDValue N0 = N->getOperand(0);
4668   SDValue N1 = N->getOperand(1);
4669   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4670   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4671   EVT VT = N->getValueType(0);
4672
4673   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
4674     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT, N0, N1);
4675
4676   if (N1CFP) {
4677     const APFloat& V = N1CFP->getValueAPF();
4678     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
4679     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
4680     if (!V.isNegative()) {
4681       if (!LegalOperations || TLI.isOperationLegal(ISD::FABS, VT))
4682         return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4683     } else {
4684       if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4685         return DAG.getNode(ISD::FNEG, N->getDebugLoc(), VT,
4686                            DAG.getNode(ISD::FABS, N0.getDebugLoc(), VT, N0));
4687     }
4688   }
4689
4690   // copysign(fabs(x), y) -> copysign(x, y)
4691   // copysign(fneg(x), y) -> copysign(x, y)
4692   // copysign(copysign(x,z), y) -> copysign(x, y)
4693   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
4694       N0.getOpcode() == ISD::FCOPYSIGN)
4695     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4696                        N0.getOperand(0), N1);
4697
4698   // copysign(x, abs(y)) -> abs(x)
4699   if (N1.getOpcode() == ISD::FABS)
4700     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4701
4702   // copysign(x, copysign(y,z)) -> copysign(x, z)
4703   if (N1.getOpcode() == ISD::FCOPYSIGN)
4704     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4705                        N0, N1.getOperand(1));
4706
4707   // copysign(x, fp_extend(y)) -> copysign(x, y)
4708   // copysign(x, fp_round(y)) -> copysign(x, y)
4709   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
4710     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4711                        N0, N1.getOperand(0));
4712
4713   return SDValue();
4714 }
4715
4716 SDValue DAGCombiner::visitSINT_TO_FP(SDNode *N) {
4717   SDValue N0 = N->getOperand(0);
4718   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4719   EVT VT = N->getValueType(0);
4720   EVT OpVT = N0.getValueType();
4721
4722   // fold (sint_to_fp c1) -> c1fp
4723   if (N0C && OpVT != MVT::ppcf128)
4724     return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
4725
4726   // If the input is a legal type, and SINT_TO_FP is not legal on this target,
4727   // but UINT_TO_FP is legal on this target, try to convert.
4728   if (!TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT) &&
4729       TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT)) {
4730     // If the sign bit is known to be zero, we can change this to UINT_TO_FP.
4731     if (DAG.SignBitIsZero(N0))
4732       return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
4733   }
4734
4735   return SDValue();
4736 }
4737
4738 SDValue DAGCombiner::visitUINT_TO_FP(SDNode *N) {
4739   SDValue N0 = N->getOperand(0);
4740   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4741   EVT VT = N->getValueType(0);
4742   EVT OpVT = N0.getValueType();
4743
4744   // fold (uint_to_fp c1) -> c1fp
4745   if (N0C && OpVT != MVT::ppcf128)
4746     return DAG.getNode(ISD::UINT_TO_FP, N->getDebugLoc(), VT, N0);
4747
4748   // If the input is a legal type, and UINT_TO_FP is not legal on this target,
4749   // but SINT_TO_FP is legal on this target, try to convert.
4750   if (!TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT) &&
4751       TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT)) {
4752     // If the sign bit is known to be zero, we can change this to SINT_TO_FP.
4753     if (DAG.SignBitIsZero(N0))
4754       return DAG.getNode(ISD::SINT_TO_FP, N->getDebugLoc(), VT, N0);
4755   }
4756
4757   return SDValue();
4758 }
4759
4760 SDValue DAGCombiner::visitFP_TO_SINT(SDNode *N) {
4761   SDValue N0 = N->getOperand(0);
4762   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4763   EVT VT = N->getValueType(0);
4764
4765   // fold (fp_to_sint c1fp) -> c1
4766   if (N0CFP)
4767     return DAG.getNode(ISD::FP_TO_SINT, N->getDebugLoc(), VT, N0);
4768
4769   return SDValue();
4770 }
4771
4772 SDValue DAGCombiner::visitFP_TO_UINT(SDNode *N) {
4773   SDValue N0 = N->getOperand(0);
4774   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4775   EVT VT = N->getValueType(0);
4776
4777   // fold (fp_to_uint c1fp) -> c1
4778   if (N0CFP && VT != MVT::ppcf128)
4779     return DAG.getNode(ISD::FP_TO_UINT, N->getDebugLoc(), VT, N0);
4780
4781   return SDValue();
4782 }
4783
4784 SDValue DAGCombiner::visitFP_ROUND(SDNode *N) {
4785   SDValue N0 = N->getOperand(0);
4786   SDValue N1 = N->getOperand(1);
4787   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4788   EVT VT = N->getValueType(0);
4789
4790   // fold (fp_round c1fp) -> c1fp
4791   if (N0CFP && N0.getValueType() != MVT::ppcf128)
4792     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0, N1);
4793
4794   // fold (fp_round (fp_extend x)) -> x
4795   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
4796     return N0.getOperand(0);
4797
4798   // fold (fp_round (fp_round x)) -> (fp_round x)
4799   if (N0.getOpcode() == ISD::FP_ROUND) {
4800     // This is a value preserving truncation if both round's are.
4801     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
4802                    N0.getNode()->getConstantOperandVal(1) == 1;
4803     return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT, N0.getOperand(0),
4804                        DAG.getIntPtrConstant(IsTrunc));
4805   }
4806
4807   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
4808   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse()) {
4809     SDValue Tmp = DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(), VT,
4810                               N0.getOperand(0), N1);
4811     AddToWorkList(Tmp.getNode());
4812     return DAG.getNode(ISD::FCOPYSIGN, N->getDebugLoc(), VT,
4813                        Tmp, N0.getOperand(1));
4814   }
4815
4816   return SDValue();
4817 }
4818
4819 SDValue DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
4820   SDValue N0 = N->getOperand(0);
4821   EVT VT = N->getValueType(0);
4822   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
4823   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4824
4825   // fold (fp_round_inreg c1fp) -> c1fp
4826   if (N0CFP && isTypeLegal(EVT)) {
4827     SDValue Round = DAG.getConstantFP(*N0CFP->getConstantFPValue(), EVT);
4828     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, Round);
4829   }
4830
4831   return SDValue();
4832 }
4833
4834 SDValue DAGCombiner::visitFP_EXTEND(SDNode *N) {
4835   SDValue N0 = N->getOperand(0);
4836   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4837   EVT VT = N->getValueType(0);
4838
4839   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
4840   if (N->hasOneUse() &&
4841       N->use_begin()->getOpcode() == ISD::FP_ROUND)
4842     return SDValue();
4843
4844   // fold (fp_extend c1fp) -> c1fp
4845   if (N0CFP && VT != MVT::ppcf128)
4846     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, N0);
4847
4848   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
4849   // value of X.
4850   if (N0.getOpcode() == ISD::FP_ROUND
4851       && N0.getNode()->getConstantOperandVal(1) == 1) {
4852     SDValue In = N0.getOperand(0);
4853     if (In.getValueType() == VT) return In;
4854     if (VT.bitsLT(In.getValueType()))
4855       return DAG.getNode(ISD::FP_ROUND, N->getDebugLoc(), VT,
4856                          In, N0.getOperand(1));
4857     return DAG.getNode(ISD::FP_EXTEND, N->getDebugLoc(), VT, In);
4858   }
4859
4860   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
4861   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
4862       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4863        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
4864     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4865     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, N->getDebugLoc(), VT,
4866                                      LN0->getChain(),
4867                                      LN0->getBasePtr(), LN0->getSrcValue(),
4868                                      LN0->getSrcValueOffset(),
4869                                      N0.getValueType(),
4870                                      LN0->isVolatile(), LN0->isNonTemporal(),
4871                                      LN0->getAlignment());
4872     CombineTo(N, ExtLoad);
4873     CombineTo(N0.getNode(),
4874               DAG.getNode(ISD::FP_ROUND, N0.getDebugLoc(),
4875                           N0.getValueType(), ExtLoad, DAG.getIntPtrConstant(1)),
4876               ExtLoad.getValue(1));
4877     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4878   }
4879
4880   return SDValue();
4881 }
4882
4883 SDValue DAGCombiner::visitFNEG(SDNode *N) {
4884   SDValue N0 = N->getOperand(0);
4885   EVT VT = N->getValueType(0);
4886
4887   if (isNegatibleForFree(N0, LegalOperations))
4888     return GetNegatedExpression(N0, DAG, LegalOperations);
4889
4890   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
4891   // constant pool values.
4892   if (N0.getOpcode() == ISD::BIT_CONVERT &&
4893       !VT.isVector() &&
4894       N0.getNode()->hasOneUse() &&
4895       N0.getOperand(0).getValueType().isInteger()) {
4896     SDValue Int = N0.getOperand(0);
4897     EVT IntVT = Int.getValueType();
4898     if (IntVT.isInteger() && !IntVT.isVector()) {
4899       Int = DAG.getNode(ISD::XOR, N0.getDebugLoc(), IntVT, Int,
4900               DAG.getConstant(APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
4901       AddToWorkList(Int.getNode());
4902       return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(),
4903                          VT, Int);
4904     }
4905   }
4906
4907   return SDValue();
4908 }
4909
4910 SDValue DAGCombiner::visitFABS(SDNode *N) {
4911   SDValue N0 = N->getOperand(0);
4912   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4913   EVT VT = N->getValueType(0);
4914
4915   // fold (fabs c1) -> fabs(c1)
4916   if (N0CFP && VT != MVT::ppcf128)
4917     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0);
4918   // fold (fabs (fabs x)) -> (fabs x)
4919   if (N0.getOpcode() == ISD::FABS)
4920     return N->getOperand(0);
4921   // fold (fabs (fneg x)) -> (fabs x)
4922   // fold (fabs (fcopysign x, y)) -> (fabs x)
4923   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
4924     return DAG.getNode(ISD::FABS, N->getDebugLoc(), VT, N0.getOperand(0));
4925
4926   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
4927   // constant pool values.
4928   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
4929       N0.getOperand(0).getValueType().isInteger() &&
4930       !N0.getOperand(0).getValueType().isVector()) {
4931     SDValue Int = N0.getOperand(0);
4932     EVT IntVT = Int.getValueType();
4933     if (IntVT.isInteger() && !IntVT.isVector()) {
4934       Int = DAG.getNode(ISD::AND, N0.getDebugLoc(), IntVT, Int,
4935              DAG.getConstant(~APInt::getSignBit(IntVT.getSizeInBits()), IntVT));
4936       AddToWorkList(Int.getNode());
4937       return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(),
4938                          N->getValueType(0), Int);
4939     }
4940   }
4941
4942   return SDValue();
4943 }
4944
4945 SDValue DAGCombiner::visitBRCOND(SDNode *N) {
4946   SDValue Chain = N->getOperand(0);
4947   SDValue N1 = N->getOperand(1);
4948   SDValue N2 = N->getOperand(2);
4949
4950   // If N is a constant we could fold this into a fallthrough or unconditional
4951   // branch. However that doesn't happen very often in normal code, because
4952   // Instcombine/SimplifyCFG should have handled the available opportunities.
4953   // If we did this folding here, it would be necessary to update the
4954   // MachineBasicBlock CFG, which is awkward.
4955
4956   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
4957   // on the target.
4958   if (N1.getOpcode() == ISD::SETCC &&
4959       TLI.isOperationLegalOrCustom(ISD::BR_CC, MVT::Other)) {
4960     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
4961                        Chain, N1.getOperand(2),
4962                        N1.getOperand(0), N1.getOperand(1), N2);
4963   }
4964
4965   SDNode *Trunc = 0;
4966   if (N1.getOpcode() == ISD::TRUNCATE && N1.hasOneUse()) {
4967     // Look past truncate.
4968     Trunc = N1.getNode();
4969     N1 = N1.getOperand(0);
4970   }
4971
4972   if (N1.hasOneUse() && N1.getOpcode() == ISD::SRL) {
4973     // Match this pattern so that we can generate simpler code:
4974     //
4975     //   %a = ...
4976     //   %b = and i32 %a, 2
4977     //   %c = srl i32 %b, 1
4978     //   brcond i32 %c ...
4979     //
4980     // into
4981     //
4982     //   %a = ...
4983     //   %b = and i32 %a, 2
4984     //   %c = setcc eq %b, 0
4985     //   brcond %c ...
4986     //
4987     // This applies only when the AND constant value has one bit set and the
4988     // SRL constant is equal to the log2 of the AND constant. The back-end is
4989     // smart enough to convert the result into a TEST/JMP sequence.
4990     SDValue Op0 = N1.getOperand(0);
4991     SDValue Op1 = N1.getOperand(1);
4992
4993     if (Op0.getOpcode() == ISD::AND &&
4994         Op1.getOpcode() == ISD::Constant) {
4995       SDValue AndOp1 = Op0.getOperand(1);
4996
4997       if (AndOp1.getOpcode() == ISD::Constant) {
4998         const APInt &AndConst = cast<ConstantSDNode>(AndOp1)->getAPIntValue();
4999
5000         if (AndConst.isPowerOf2() &&
5001             cast<ConstantSDNode>(Op1)->getAPIntValue()==AndConst.logBase2()) {
5002           SDValue SetCC =
5003             DAG.getSetCC(N->getDebugLoc(),
5004                          TLI.getSetCCResultType(Op0.getValueType()),
5005                          Op0, DAG.getConstant(0, Op0.getValueType()),
5006                          ISD::SETNE);
5007
5008           SDValue NewBRCond = DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5009                                           MVT::Other, Chain, SetCC, N2);
5010           // Don't add the new BRCond into the worklist or else SimplifySelectCC
5011           // will convert it back to (X & C1) >> C2.
5012           CombineTo(N, NewBRCond, false);
5013           // Truncate is dead.
5014           if (Trunc) {
5015             removeFromWorkList(Trunc);
5016             DAG.DeleteNode(Trunc);
5017           }
5018           // Replace the uses of SRL with SETCC
5019           WorkListRemover DeadNodes(*this);
5020           DAG.ReplaceAllUsesOfValueWith(N1, SetCC, &DeadNodes);
5021           removeFromWorkList(N1.getNode());
5022           DAG.DeleteNode(N1.getNode());
5023           return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5024         }
5025       }
5026     }
5027   }
5028
5029   // Transform br(xor(x, y)) -> br(x != y)
5030   // Transform br(xor(xor(x,y), 1)) -> br (x == y)
5031   if (N1.hasOneUse() && N1.getOpcode() == ISD::XOR) {
5032     SDNode *TheXor = N1.getNode();
5033     SDValue Op0 = TheXor->getOperand(0);
5034     SDValue Op1 = TheXor->getOperand(1);
5035     if (Op0.getOpcode() == Op1.getOpcode()) {
5036       // Avoid missing important xor optimizations.
5037       SDValue Tmp = visitXOR(TheXor);
5038       if (Tmp.getNode() && Tmp.getNode() != TheXor) {
5039         DEBUG(dbgs() << "\nReplacing.8 ";
5040               TheXor->dump(&DAG);
5041               dbgs() << "\nWith: ";
5042               Tmp.getNode()->dump(&DAG);
5043               dbgs() << '\n');
5044         WorkListRemover DeadNodes(*this);
5045         DAG.ReplaceAllUsesOfValueWith(N1, Tmp, &DeadNodes);
5046         removeFromWorkList(TheXor);
5047         DAG.DeleteNode(TheXor);
5048         return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5049                            MVT::Other, Chain, Tmp, N2);
5050       }
5051     }
5052
5053     if (Op0.getOpcode() != ISD::SETCC && Op1.getOpcode() != ISD::SETCC) {
5054       bool Equal = false;
5055       if (ConstantSDNode *RHSCI = dyn_cast<ConstantSDNode>(Op0))
5056         if (RHSCI->getAPIntValue() == 1 && Op0.hasOneUse() &&
5057             Op0.getOpcode() == ISD::XOR) {
5058           TheXor = Op0.getNode();
5059           Equal = true;
5060         }
5061
5062       SDValue NodeToReplace = Trunc ? SDValue(Trunc, 0) : N1;
5063
5064       EVT SetCCVT = NodeToReplace.getValueType();
5065       if (LegalTypes)
5066         SetCCVT = TLI.getSetCCResultType(SetCCVT);
5067       SDValue SetCC = DAG.getSetCC(TheXor->getDebugLoc(),
5068                                    SetCCVT,
5069                                    Op0, Op1,
5070                                    Equal ? ISD::SETEQ : ISD::SETNE);
5071       // Replace the uses of XOR with SETCC
5072       WorkListRemover DeadNodes(*this);
5073       DAG.ReplaceAllUsesOfValueWith(NodeToReplace, SetCC, &DeadNodes);
5074       removeFromWorkList(NodeToReplace.getNode());
5075       DAG.DeleteNode(NodeToReplace.getNode());
5076       return DAG.getNode(ISD::BRCOND, N->getDebugLoc(),
5077                          MVT::Other, Chain, SetCC, N2);
5078     }
5079   }
5080
5081   return SDValue();
5082 }
5083
5084 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
5085 //
5086 SDValue DAGCombiner::visitBR_CC(SDNode *N) {
5087   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
5088   SDValue CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
5089
5090   // If N is a constant we could fold this into a fallthrough or unconditional
5091   // branch. However that doesn't happen very often in normal code, because
5092   // Instcombine/SimplifyCFG should have handled the available opportunities.
5093   // If we did this folding here, it would be necessary to update the
5094   // MachineBasicBlock CFG, which is awkward.
5095
5096   // Use SimplifySetCC to simplify SETCC's.
5097   SDValue Simp = SimplifySetCC(TLI.getSetCCResultType(CondLHS.getValueType()),
5098                                CondLHS, CondRHS, CC->get(), N->getDebugLoc(),
5099                                false);
5100   if (Simp.getNode()) AddToWorkList(Simp.getNode());
5101
5102   // fold to a simpler setcc
5103   if (Simp.getNode() && Simp.getOpcode() == ISD::SETCC)
5104     return DAG.getNode(ISD::BR_CC, N->getDebugLoc(), MVT::Other,
5105                        N->getOperand(0), Simp.getOperand(2),
5106                        Simp.getOperand(0), Simp.getOperand(1),
5107                        N->getOperand(4));
5108
5109   return SDValue();
5110 }
5111
5112 /// CombineToPreIndexedLoadStore - Try turning a load / store into a
5113 /// pre-indexed load / store when the base pointer is an add or subtract
5114 /// and it has other uses besides the load / store. After the
5115 /// transformation, the new indexed load / store has effectively folded
5116 /// the add / subtract in and all of its other uses are redirected to the
5117 /// new load / store.
5118 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
5119   if (!LegalOperations)
5120     return false;
5121
5122   bool isLoad = true;
5123   SDValue Ptr;
5124   EVT VT;
5125   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
5126     if (LD->isIndexed())
5127       return false;
5128     VT = LD->getMemoryVT();
5129     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
5130         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
5131       return false;
5132     Ptr = LD->getBasePtr();
5133   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
5134     if (ST->isIndexed())
5135       return false;
5136     VT = ST->getMemoryVT();
5137     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
5138         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
5139       return false;
5140     Ptr = ST->getBasePtr();
5141     isLoad = false;
5142   } else {
5143     return false;
5144   }
5145
5146   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
5147   // out.  There is no reason to make this a preinc/predec.
5148   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
5149       Ptr.getNode()->hasOneUse())
5150     return false;
5151
5152   // Ask the target to do addressing mode selection.
5153   SDValue BasePtr;
5154   SDValue Offset;
5155   ISD::MemIndexedMode AM = ISD::UNINDEXED;
5156   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
5157     return false;
5158   // Don't create a indexed load / store with zero offset.
5159   if (isa<ConstantSDNode>(Offset) &&
5160       cast<ConstantSDNode>(Offset)->isNullValue())
5161     return false;
5162
5163   // Try turning it into a pre-indexed load / store except when:
5164   // 1) The new base ptr is a frame index.
5165   // 2) If N is a store and the new base ptr is either the same as or is a
5166   //    predecessor of the value being stored.
5167   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
5168   //    that would create a cycle.
5169   // 4) All uses are load / store ops that use it as old base ptr.
5170
5171   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
5172   // (plus the implicit offset) to a register to preinc anyway.
5173   if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
5174     return false;
5175
5176   // Check #2.
5177   if (!isLoad) {
5178     SDValue Val = cast<StoreSDNode>(N)->getValue();
5179     if (Val == BasePtr || BasePtr.getNode()->isPredecessorOf(Val.getNode()))
5180       return false;
5181   }
5182
5183   // Now check for #3 and #4.
5184   bool RealUse = false;
5185   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
5186          E = Ptr.getNode()->use_end(); I != E; ++I) {
5187     SDNode *Use = *I;
5188     if (Use == N)
5189       continue;
5190     if (Use->isPredecessorOf(N))
5191       return false;
5192
5193     if (!((Use->getOpcode() == ISD::LOAD &&
5194            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
5195           (Use->getOpcode() == ISD::STORE &&
5196            cast<StoreSDNode>(Use)->getBasePtr() == Ptr)))
5197       RealUse = true;
5198   }
5199
5200   if (!RealUse)
5201     return false;
5202
5203   SDValue Result;
5204   if (isLoad)
5205     Result = DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
5206                                 BasePtr, Offset, AM);
5207   else
5208     Result = DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
5209                                  BasePtr, Offset, AM);
5210   ++PreIndexedNodes;
5211   ++NodesCombined;
5212   DEBUG(dbgs() << "\nReplacing.4 ";
5213         N->dump(&DAG);
5214         dbgs() << "\nWith: ";
5215         Result.getNode()->dump(&DAG);
5216         dbgs() << '\n');
5217   WorkListRemover DeadNodes(*this);
5218   if (isLoad) {
5219     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
5220                                   &DeadNodes);
5221     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
5222                                   &DeadNodes);
5223   } else {
5224     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
5225                                   &DeadNodes);
5226   }
5227
5228   // Finally, since the node is now dead, remove it from the graph.
5229   DAG.DeleteNode(N);
5230
5231   // Replace the uses of Ptr with uses of the updated base value.
5232   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
5233                                 &DeadNodes);
5234   removeFromWorkList(Ptr.getNode());
5235   DAG.DeleteNode(Ptr.getNode());
5236
5237   return true;
5238 }
5239
5240 /// CombineToPostIndexedLoadStore - Try to combine a load / store with a
5241 /// add / sub of the base pointer node into a post-indexed load / store.
5242 /// The transformation folded the add / subtract into the new indexed
5243 /// load / store effectively and all of its uses are redirected to the
5244 /// new load / store.
5245 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
5246   if (!LegalOperations)
5247     return false;
5248
5249   bool isLoad = true;
5250   SDValue Ptr;
5251   EVT VT;
5252   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
5253     if (LD->isIndexed())
5254       return false;
5255     VT = LD->getMemoryVT();
5256     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
5257         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
5258       return false;
5259     Ptr = LD->getBasePtr();
5260   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
5261     if (ST->isIndexed())
5262       return false;
5263     VT = ST->getMemoryVT();
5264     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
5265         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
5266       return false;
5267     Ptr = ST->getBasePtr();
5268     isLoad = false;
5269   } else {
5270     return false;
5271   }
5272
5273   if (Ptr.getNode()->hasOneUse())
5274     return false;
5275
5276   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
5277          E = Ptr.getNode()->use_end(); I != E; ++I) {
5278     SDNode *Op = *I;
5279     if (Op == N ||
5280         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
5281       continue;
5282
5283     SDValue BasePtr;
5284     SDValue Offset;
5285     ISD::MemIndexedMode AM = ISD::UNINDEXED;
5286     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
5287       if (Ptr == Offset && Op->getOpcode() == ISD::ADD)
5288         std::swap(BasePtr, Offset);
5289       if (Ptr != BasePtr)
5290         continue;
5291       // Don't create a indexed load / store with zero offset.
5292       if (isa<ConstantSDNode>(Offset) &&
5293           cast<ConstantSDNode>(Offset)->isNullValue())
5294         continue;
5295
5296       // Try turning it into a post-indexed load / store except when
5297       // 1) All uses are load / store ops that use it as base ptr.
5298       // 2) Op must be independent of N, i.e. Op is neither a predecessor
5299       //    nor a successor of N. Otherwise, if Op is folded that would
5300       //    create a cycle.
5301
5302       if (isa<FrameIndexSDNode>(BasePtr) || isa<RegisterSDNode>(BasePtr))
5303         continue;
5304
5305       // Check for #1.
5306       bool TryNext = false;
5307       for (SDNode::use_iterator II = BasePtr.getNode()->use_begin(),
5308              EE = BasePtr.getNode()->use_end(); II != EE; ++II) {
5309         SDNode *Use = *II;
5310         if (Use == Ptr.getNode())
5311           continue;
5312
5313         // If all the uses are load / store addresses, then don't do the
5314         // transformation.
5315         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
5316           bool RealUse = false;
5317           for (SDNode::use_iterator III = Use->use_begin(),
5318                  EEE = Use->use_end(); III != EEE; ++III) {
5319             SDNode *UseUse = *III;
5320             if (!((UseUse->getOpcode() == ISD::LOAD &&
5321                    cast<LoadSDNode>(UseUse)->getBasePtr().getNode() == Use) ||
5322                   (UseUse->getOpcode() == ISD::STORE &&
5323                    cast<StoreSDNode>(UseUse)->getBasePtr().getNode() == Use)))
5324               RealUse = true;
5325           }
5326
5327           if (!RealUse) {
5328             TryNext = true;
5329             break;
5330           }
5331         }
5332       }
5333
5334       if (TryNext)
5335         continue;
5336
5337       // Check for #2
5338       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
5339         SDValue Result = isLoad
5340           ? DAG.getIndexedLoad(SDValue(N,0), N->getDebugLoc(),
5341                                BasePtr, Offset, AM)
5342           : DAG.getIndexedStore(SDValue(N,0), N->getDebugLoc(),
5343                                 BasePtr, Offset, AM);
5344         ++PostIndexedNodes;
5345         ++NodesCombined;
5346         DEBUG(dbgs() << "\nReplacing.5 ";
5347               N->dump(&DAG);
5348               dbgs() << "\nWith: ";
5349               Result.getNode()->dump(&DAG);
5350               dbgs() << '\n');
5351         WorkListRemover DeadNodes(*this);
5352         if (isLoad) {
5353           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
5354                                         &DeadNodes);
5355           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
5356                                         &DeadNodes);
5357         } else {
5358           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
5359                                         &DeadNodes);
5360         }
5361
5362         // Finally, since the node is now dead, remove it from the graph.
5363         DAG.DeleteNode(N);
5364
5365         // Replace the uses of Use with uses of the updated base value.
5366         DAG.ReplaceAllUsesOfValueWith(SDValue(Op, 0),
5367                                       Result.getValue(isLoad ? 1 : 0),
5368                                       &DeadNodes);
5369         removeFromWorkList(Op);
5370         DAG.DeleteNode(Op);
5371         return true;
5372       }
5373     }
5374   }
5375
5376   return false;
5377 }
5378
5379 SDValue DAGCombiner::visitLOAD(SDNode *N) {
5380   LoadSDNode *LD  = cast<LoadSDNode>(N);
5381   SDValue Chain = LD->getChain();
5382   SDValue Ptr   = LD->getBasePtr();
5383
5384   // If load is not volatile and there are no uses of the loaded value (and
5385   // the updated indexed value in case of indexed loads), change uses of the
5386   // chain value into uses of the chain input (i.e. delete the dead load).
5387   if (!LD->isVolatile()) {
5388     if (N->getValueType(1) == MVT::Other) {
5389       // Unindexed loads.
5390       if (N->hasNUsesOfValue(0, 0)) {
5391         // It's not safe to use the two value CombineTo variant here. e.g.
5392         // v1, chain2 = load chain1, loc
5393         // v2, chain3 = load chain2, loc
5394         // v3         = add v2, c
5395         // Now we replace use of chain2 with chain1.  This makes the second load
5396         // isomorphic to the one we are deleting, and thus makes this load live.
5397         DEBUG(dbgs() << "\nReplacing.6 ";
5398               N->dump(&DAG);
5399               dbgs() << "\nWith chain: ";
5400               Chain.getNode()->dump(&DAG);
5401               dbgs() << "\n");
5402         WorkListRemover DeadNodes(*this);
5403         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Chain, &DeadNodes);
5404
5405         if (N->use_empty()) {
5406           removeFromWorkList(N);
5407           DAG.DeleteNode(N);
5408         }
5409
5410         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5411       }
5412     } else {
5413       // Indexed loads.
5414       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
5415       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
5416         SDValue Undef = DAG.getUNDEF(N->getValueType(0));
5417         DEBUG(dbgs() << "\nReplacing.7 ";
5418               N->dump(&DAG);
5419               dbgs() << "\nWith: ";
5420               Undef.getNode()->dump(&DAG);
5421               dbgs() << " and 2 other values\n");
5422         WorkListRemover DeadNodes(*this);
5423         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Undef, &DeadNodes);
5424         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1),
5425                                       DAG.getUNDEF(N->getValueType(1)),
5426                                       &DeadNodes);
5427         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 2), Chain, &DeadNodes);
5428         removeFromWorkList(N);
5429         DAG.DeleteNode(N);
5430         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
5431       }
5432     }
5433   }
5434
5435   // If this load is directly stored, replace the load value with the stored
5436   // value.
5437   // TODO: Handle store large -> read small portion.
5438   // TODO: Handle TRUNCSTORE/LOADEXT
5439   if (LD->getExtensionType() == ISD::NON_EXTLOAD &&
5440       !LD->isVolatile()) {
5441     if (ISD::isNON_TRUNCStore(Chain.getNode())) {
5442       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
5443       if (PrevST->getBasePtr() == Ptr &&
5444           PrevST->getValue().getValueType() == N->getValueType(0))
5445       return CombineTo(N, Chain.getOperand(1), Chain);
5446     }
5447   }
5448
5449   // Try to infer better alignment information than the load already has.
5450   if (OptLevel != CodeGenOpt::None && LD->isUnindexed()) {
5451     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
5452       if (Align > LD->getAlignment())
5453         return DAG.getExtLoad(LD->getExtensionType(), N->getDebugLoc(),
5454                               LD->getValueType(0),
5455                               Chain, Ptr, LD->getSrcValue(),
5456                               LD->getSrcValueOffset(), LD->getMemoryVT(),
5457                               LD->isVolatile(), LD->isNonTemporal(), Align);
5458     }
5459   }
5460
5461   if (CombinerAA) {
5462     // Walk up chain skipping non-aliasing memory nodes.
5463     SDValue BetterChain = FindBetterChain(N, Chain);
5464
5465     // If there is a better chain.
5466     if (Chain != BetterChain) {
5467       SDValue ReplLoad;
5468
5469       // Replace the chain to void dependency.
5470       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
5471         ReplLoad = DAG.getLoad(N->getValueType(0), LD->getDebugLoc(),
5472                                BetterChain, Ptr,
5473                                LD->getSrcValue(), LD->getSrcValueOffset(),
5474                                LD->isVolatile(), LD->isNonTemporal(),
5475                                LD->getAlignment());
5476       } else {
5477         ReplLoad = DAG.getExtLoad(LD->getExtensionType(), LD->getDebugLoc(),
5478                                   LD->getValueType(0),
5479                                   BetterChain, Ptr, LD->getSrcValue(),
5480                                   LD->getSrcValueOffset(),
5481                                   LD->getMemoryVT(),
5482                                   LD->isVolatile(),
5483                                   LD->isNonTemporal(),
5484                                   LD->getAlignment());
5485       }
5486
5487       // Create token factor to keep old chain connected.
5488       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
5489                                   MVT::Other, Chain, ReplLoad.getValue(1));
5490
5491       // Make sure the new and old chains are cleaned up.
5492       AddToWorkList(Token.getNode());
5493
5494       // Replace uses with load result and token factor. Don't add users
5495       // to work list.
5496       return CombineTo(N, ReplLoad.getValue(0), Token, false);
5497     }
5498   }
5499
5500   // Try transforming N to an indexed load.
5501   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
5502     return SDValue(N, 0);
5503
5504   return SDValue();
5505 }
5506
5507 /// CheckForMaskedLoad - Check to see if V is (and load (ptr), imm), where the
5508 /// load is having specific bytes cleared out.  If so, return the byte size
5509 /// being masked out and the shift amount.
5510 static std::pair<unsigned, unsigned>
5511 CheckForMaskedLoad(SDValue V, SDValue Ptr, SDValue Chain) {
5512   std::pair<unsigned, unsigned> Result(0, 0);
5513
5514   // Check for the structure we're looking for.
5515   if (V->getOpcode() != ISD::AND ||
5516       !isa<ConstantSDNode>(V->getOperand(1)) ||
5517       !ISD::isNormalLoad(V->getOperand(0).getNode()))
5518     return Result;
5519
5520   // Check the chain and pointer.
5521   LoadSDNode *LD = cast<LoadSDNode>(V->getOperand(0));
5522   if (LD->getBasePtr() != Ptr) return Result;  // Not from same pointer.
5523
5524   // The store should be chained directly to the load or be an operand of a
5525   // tokenfactor.
5526   if (LD == Chain.getNode())
5527     ; // ok.
5528   else if (Chain->getOpcode() != ISD::TokenFactor)
5529     return Result; // Fail.
5530   else {
5531     bool isOk = false;
5532     for (unsigned i = 0, e = Chain->getNumOperands(); i != e; ++i)
5533       if (Chain->getOperand(i).getNode() == LD) {
5534         isOk = true;
5535         break;
5536       }
5537     if (!isOk) return Result;
5538   }
5539
5540   // This only handles simple types.
5541   if (V.getValueType() != MVT::i16 &&
5542       V.getValueType() != MVT::i32 &&
5543       V.getValueType() != MVT::i64)
5544     return Result;
5545
5546   // Check the constant mask.  Invert it so that the bits being masked out are
5547   // 0 and the bits being kept are 1.  Use getSExtValue so that leading bits
5548   // follow the sign bit for uniformity.
5549   uint64_t NotMask = ~cast<ConstantSDNode>(V->getOperand(1))->getSExtValue();
5550   unsigned NotMaskLZ = CountLeadingZeros_64(NotMask);
5551   if (NotMaskLZ & 7) return Result;  // Must be multiple of a byte.
5552   unsigned NotMaskTZ = CountTrailingZeros_64(NotMask);
5553   if (NotMaskTZ & 7) return Result;  // Must be multiple of a byte.
5554   if (NotMaskLZ == 64) return Result;  // All zero mask.
5555
5556   // See if we have a continuous run of bits.  If so, we have 0*1+0*
5557   if (CountTrailingOnes_64(NotMask >> NotMaskTZ)+NotMaskTZ+NotMaskLZ != 64)
5558     return Result;
5559
5560   // Adjust NotMaskLZ down to be from the actual size of the int instead of i64.
5561   if (V.getValueType() != MVT::i64 && NotMaskLZ)
5562     NotMaskLZ -= 64-V.getValueSizeInBits();
5563
5564   unsigned MaskedBytes = (V.getValueSizeInBits()-NotMaskLZ-NotMaskTZ)/8;
5565   switch (MaskedBytes) {
5566   case 1:
5567   case 2:
5568   case 4: break;
5569   default: return Result; // All one mask, or 5-byte mask.
5570   }
5571
5572   // Verify that the first bit starts at a multiple of mask so that the access
5573   // is aligned the same as the access width.
5574   if (NotMaskTZ && NotMaskTZ/8 % MaskedBytes) return Result;
5575
5576   Result.first = MaskedBytes;
5577   Result.second = NotMaskTZ/8;
5578   return Result;
5579 }
5580
5581
5582 /// ShrinkLoadReplaceStoreWithStore - Check to see if IVal is something that
5583 /// provides a value as specified by MaskInfo.  If so, replace the specified
5584 /// store with a narrower store of truncated IVal.
5585 static SDNode *
5586 ShrinkLoadReplaceStoreWithStore(const std::pair<unsigned, unsigned> &MaskInfo,
5587                                 SDValue IVal, StoreSDNode *St,
5588                                 DAGCombiner *DC) {
5589   unsigned NumBytes = MaskInfo.first;
5590   unsigned ByteShift = MaskInfo.second;
5591   SelectionDAG &DAG = DC->getDAG();
5592
5593   // Check to see if IVal is all zeros in the part being masked in by the 'or'
5594   // that uses this.  If not, this is not a replacement.
5595   APInt Mask = ~APInt::getBitsSet(IVal.getValueSizeInBits(),
5596                                   ByteShift*8, (ByteShift+NumBytes)*8);
5597   if (!DAG.MaskedValueIsZero(IVal, Mask)) return 0;
5598
5599   // Check that it is legal on the target to do this.  It is legal if the new
5600   // VT we're shrinking to (i8/i16/i32) is legal or we're still before type
5601   // legalization.
5602   MVT VT = MVT::getIntegerVT(NumBytes*8);
5603   if (!DC->isTypeLegal(VT))
5604     return 0;
5605
5606   // Okay, we can do this!  Replace the 'St' store with a store of IVal that is
5607   // shifted by ByteShift and truncated down to NumBytes.
5608   if (ByteShift)
5609     IVal = DAG.getNode(ISD::SRL, IVal->getDebugLoc(), IVal.getValueType(), IVal,
5610                        DAG.getConstant(ByteShift*8, DC->getShiftAmountTy()));
5611
5612   // Figure out the offset for the store and the alignment of the access.
5613   unsigned StOffset;
5614   unsigned NewAlign = St->getAlignment();
5615
5616   if (DAG.getTargetLoweringInfo().isLittleEndian())
5617     StOffset = ByteShift;
5618   else
5619     StOffset = IVal.getValueType().getStoreSize() - ByteShift - NumBytes;
5620
5621   SDValue Ptr = St->getBasePtr();
5622   if (StOffset) {
5623     Ptr = DAG.getNode(ISD::ADD, IVal->getDebugLoc(), Ptr.getValueType(),
5624                       Ptr, DAG.getConstant(StOffset, Ptr.getValueType()));
5625     NewAlign = MinAlign(NewAlign, StOffset);
5626   }
5627
5628   // Truncate down to the new size.
5629   IVal = DAG.getNode(ISD::TRUNCATE, IVal->getDebugLoc(), VT, IVal);
5630
5631   ++OpsNarrowed;
5632   return DAG.getStore(St->getChain(), St->getDebugLoc(), IVal, Ptr,
5633                       St->getSrcValue(), St->getSrcValueOffset()+StOffset,
5634                       false, false, NewAlign).getNode();
5635 }
5636
5637
5638 /// ReduceLoadOpStoreWidth - Look for sequence of load / op / store where op is
5639 /// one of 'or', 'xor', and 'and' of immediates. If 'op' is only touching some
5640 /// of the loaded bits, try narrowing the load and store if it would end up
5641 /// being a win for performance or code size.
5642 SDValue DAGCombiner::ReduceLoadOpStoreWidth(SDNode *N) {
5643   StoreSDNode *ST  = cast<StoreSDNode>(N);
5644   if (ST->isVolatile())
5645     return SDValue();
5646
5647   SDValue Chain = ST->getChain();
5648   SDValue Value = ST->getValue();
5649   SDValue Ptr   = ST->getBasePtr();
5650   EVT VT = Value.getValueType();
5651
5652   if (ST->isTruncatingStore() || VT.isVector() || !Value.hasOneUse())
5653     return SDValue();
5654
5655   unsigned Opc = Value.getOpcode();
5656
5657   // If this is "store (or X, Y), P" and X is "(and (load P), cst)", where cst
5658   // is a byte mask indicating a consecutive number of bytes, check to see if
5659   // Y is known to provide just those bytes.  If so, we try to replace the
5660   // load + replace + store sequence with a single (narrower) store, which makes
5661   // the load dead.
5662   if (Opc == ISD::OR) {
5663     std::pair<unsigned, unsigned> MaskedLoad;
5664     MaskedLoad = CheckForMaskedLoad(Value.getOperand(0), Ptr, Chain);
5665     if (MaskedLoad.first)
5666       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
5667                                                   Value.getOperand(1), ST,this))
5668         return SDValue(NewST, 0);
5669
5670     // Or is commutative, so try swapping X and Y.
5671     MaskedLoad = CheckForMaskedLoad(Value.getOperand(1), Ptr, Chain);
5672     if (MaskedLoad.first)
5673       if (SDNode *NewST = ShrinkLoadReplaceStoreWithStore(MaskedLoad,
5674                                                   Value.getOperand(0), ST,this))
5675         return SDValue(NewST, 0);
5676   }
5677
5678   if ((Opc != ISD::OR && Opc != ISD::XOR && Opc != ISD::AND) ||
5679       Value.getOperand(1).getOpcode() != ISD::Constant)
5680     return SDValue();
5681
5682   SDValue N0 = Value.getOperand(0);
5683   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse()) {
5684     LoadSDNode *LD = cast<LoadSDNode>(N0);
5685     if (LD->getBasePtr() != Ptr)
5686       return SDValue();
5687
5688     // Find the type to narrow it the load / op / store to.
5689     SDValue N1 = Value.getOperand(1);
5690     unsigned BitWidth = N1.getValueSizeInBits();
5691     APInt Imm = cast<ConstantSDNode>(N1)->getAPIntValue();
5692     if (Opc == ISD::AND)
5693       Imm ^= APInt::getAllOnesValue(BitWidth);
5694     if (Imm == 0 || Imm.isAllOnesValue())
5695       return SDValue();
5696     unsigned ShAmt = Imm.countTrailingZeros();
5697     unsigned MSB = BitWidth - Imm.countLeadingZeros() - 1;
5698     unsigned NewBW = NextPowerOf2(MSB - ShAmt);
5699     EVT NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
5700     while (NewBW < BitWidth &&
5701            !(TLI.isOperationLegalOrCustom(Opc, NewVT) &&
5702              TLI.isNarrowingProfitable(VT, NewVT))) {
5703       NewBW = NextPowerOf2(NewBW);
5704       NewVT = EVT::getIntegerVT(*DAG.getContext(), NewBW);
5705     }
5706     if (NewBW >= BitWidth)
5707       return SDValue();
5708
5709     // If the lsb changed does not start at the type bitwidth boundary,
5710     // start at the previous one.
5711     if (ShAmt % NewBW)
5712       ShAmt = (((ShAmt + NewBW - 1) / NewBW) * NewBW) - NewBW;
5713     APInt Mask = APInt::getBitsSet(BitWidth, ShAmt, ShAmt + NewBW);
5714     if ((Imm & Mask) == Imm) {
5715       APInt NewImm = (Imm & Mask).lshr(ShAmt).trunc(NewBW);
5716       if (Opc == ISD::AND)
5717         NewImm ^= APInt::getAllOnesValue(NewBW);
5718       uint64_t PtrOff = ShAmt / 8;
5719       // For big endian targets, we need to adjust the offset to the pointer to
5720       // load the correct bytes.
5721       if (TLI.isBigEndian())
5722         PtrOff = (BitWidth + 7 - NewBW) / 8 - PtrOff;
5723
5724       unsigned NewAlign = MinAlign(LD->getAlignment(), PtrOff);
5725       const Type *NewVTTy = NewVT.getTypeForEVT(*DAG.getContext());
5726       if (NewAlign < TLI.getTargetData()->getABITypeAlignment(NewVTTy))
5727         return SDValue();
5728
5729       SDValue NewPtr = DAG.getNode(ISD::ADD, LD->getDebugLoc(),
5730                                    Ptr.getValueType(), Ptr,
5731                                    DAG.getConstant(PtrOff, Ptr.getValueType()));
5732       SDValue NewLD = DAG.getLoad(NewVT, N0.getDebugLoc(),
5733                                   LD->getChain(), NewPtr,
5734                                   LD->getSrcValue(), LD->getSrcValueOffset(),
5735                                   LD->isVolatile(), LD->isNonTemporal(),
5736                                   NewAlign);
5737       SDValue NewVal = DAG.getNode(Opc, Value.getDebugLoc(), NewVT, NewLD,
5738                                    DAG.getConstant(NewImm, NewVT));
5739       SDValue NewST = DAG.getStore(Chain, N->getDebugLoc(),
5740                                    NewVal, NewPtr,
5741                                    ST->getSrcValue(), ST->getSrcValueOffset(),
5742                                    false, false, NewAlign);
5743
5744       AddToWorkList(NewPtr.getNode());
5745       AddToWorkList(NewLD.getNode());
5746       AddToWorkList(NewVal.getNode());
5747       WorkListRemover DeadNodes(*this);
5748       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), NewLD.getValue(1),
5749                                     &DeadNodes);
5750       ++OpsNarrowed;
5751       return NewST;
5752     }
5753   }
5754
5755   return SDValue();
5756 }
5757
5758 SDValue DAGCombiner::visitSTORE(SDNode *N) {
5759   StoreSDNode *ST  = cast<StoreSDNode>(N);
5760   SDValue Chain = ST->getChain();
5761   SDValue Value = ST->getValue();
5762   SDValue Ptr   = ST->getBasePtr();
5763
5764   // If this is a store of a bit convert, store the input value if the
5765   // resultant store does not need a higher alignment than the original.
5766   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
5767       ST->isUnindexed()) {
5768     unsigned OrigAlign = ST->getAlignment();
5769     EVT SVT = Value.getOperand(0).getValueType();
5770     unsigned Align = TLI.getTargetData()->
5771       getABITypeAlignment(SVT.getTypeForEVT(*DAG.getContext()));
5772     if (Align <= OrigAlign &&
5773         ((!LegalOperations && !ST->isVolatile()) ||
5774          TLI.isOperationLegalOrCustom(ISD::STORE, SVT)))
5775       return DAG.getStore(Chain, N->getDebugLoc(), Value.getOperand(0),
5776                           Ptr, ST->getSrcValue(),
5777                           ST->getSrcValueOffset(), ST->isVolatile(),
5778                           ST->isNonTemporal(), OrigAlign);
5779   }
5780
5781   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
5782   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
5783     // NOTE: If the original store is volatile, this transform must not increase
5784     // the number of stores.  For example, on x86-32 an f64 can be stored in one
5785     // processor operation but an i64 (which is not legal) requires two.  So the
5786     // transform should not be done in this case.
5787     if (Value.getOpcode() != ISD::TargetConstantFP) {
5788       SDValue Tmp;
5789       switch (CFP->getValueType(0).getSimpleVT().SimpleTy) {
5790       default: llvm_unreachable("Unknown FP type");
5791       case MVT::f80:    // We don't do this for these yet.
5792       case MVT::f128:
5793       case MVT::ppcf128:
5794         break;
5795       case MVT::f32:
5796         if ((isTypeLegal(MVT::i32) && !LegalOperations && !ST->isVolatile()) ||
5797             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
5798           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
5799                               bitcastToAPInt().getZExtValue(), MVT::i32);
5800           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
5801                               Ptr, ST->getSrcValue(),
5802                               ST->getSrcValueOffset(), ST->isVolatile(),
5803                               ST->isNonTemporal(), ST->getAlignment());
5804         }
5805         break;
5806       case MVT::f64:
5807         if ((TLI.isTypeLegal(MVT::i64) && !LegalOperations &&
5808              !ST->isVolatile()) ||
5809             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i64)) {
5810           Tmp = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
5811                                 getZExtValue(), MVT::i64);
5812           return DAG.getStore(Chain, N->getDebugLoc(), Tmp,
5813                               Ptr, ST->getSrcValue(),
5814                               ST->getSrcValueOffset(), ST->isVolatile(),
5815                               ST->isNonTemporal(), ST->getAlignment());
5816         } else if (!ST->isVolatile() &&
5817                    TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
5818           // Many FP stores are not made apparent until after legalize, e.g. for
5819           // argument passing.  Since this is so common, custom legalize the
5820           // 64-bit integer store into two 32-bit stores.
5821           uint64_t Val = CFP->getValueAPF().bitcastToAPInt().getZExtValue();
5822           SDValue Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
5823           SDValue Hi = DAG.getConstant(Val >> 32, MVT::i32);
5824           if (TLI.isBigEndian()) std::swap(Lo, Hi);
5825
5826           int SVOffset = ST->getSrcValueOffset();
5827           unsigned Alignment = ST->getAlignment();
5828           bool isVolatile = ST->isVolatile();
5829           bool isNonTemporal = ST->isNonTemporal();
5830
5831           SDValue St0 = DAG.getStore(Chain, ST->getDebugLoc(), Lo,
5832                                      Ptr, ST->getSrcValue(),
5833                                      ST->getSrcValueOffset(),
5834                                      isVolatile, isNonTemporal,
5835                                      ST->getAlignment());
5836           Ptr = DAG.getNode(ISD::ADD, N->getDebugLoc(), Ptr.getValueType(), Ptr,
5837                             DAG.getConstant(4, Ptr.getValueType()));
5838           SVOffset += 4;
5839           Alignment = MinAlign(Alignment, 4U);
5840           SDValue St1 = DAG.getStore(Chain, ST->getDebugLoc(), Hi,
5841                                      Ptr, ST->getSrcValue(),
5842                                      SVOffset, isVolatile, isNonTemporal,
5843                                      Alignment);
5844           return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
5845                              St0, St1);
5846         }
5847
5848         break;
5849       }
5850     }
5851   }
5852
5853   // Try to infer better alignment information than the store already has.
5854   if (OptLevel != CodeGenOpt::None && ST->isUnindexed()) {
5855     if (unsigned Align = DAG.InferPtrAlignment(Ptr)) {
5856       if (Align > ST->getAlignment())
5857         return DAG.getTruncStore(Chain, N->getDebugLoc(), Value,
5858                                  Ptr, ST->getSrcValue(),
5859                                  ST->getSrcValueOffset(), ST->getMemoryVT(),
5860                                  ST->isVolatile(), ST->isNonTemporal(), Align);
5861     }
5862   }
5863
5864   if (CombinerAA) {
5865     // Walk up chain skipping non-aliasing memory nodes.
5866     SDValue BetterChain = FindBetterChain(N, Chain);
5867
5868     // If there is a better chain.
5869     if (Chain != BetterChain) {
5870       SDValue ReplStore;
5871
5872       // Replace the chain to avoid dependency.
5873       if (ST->isTruncatingStore()) {
5874         ReplStore = DAG.getTruncStore(BetterChain, N->getDebugLoc(), Value, Ptr,
5875                                       ST->getSrcValue(),ST->getSrcValueOffset(),
5876                                       ST->getMemoryVT(), ST->isVolatile(),
5877                                       ST->isNonTemporal(), ST->getAlignment());
5878       } else {
5879         ReplStore = DAG.getStore(BetterChain, N->getDebugLoc(), Value, Ptr,
5880                                  ST->getSrcValue(), ST->getSrcValueOffset(),
5881                                  ST->isVolatile(), ST->isNonTemporal(),
5882                                  ST->getAlignment());
5883       }
5884
5885       // Create token to keep both nodes around.
5886       SDValue Token = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
5887                                   MVT::Other, Chain, ReplStore);
5888
5889       // Make sure the new and old chains are cleaned up.
5890       AddToWorkList(Token.getNode());
5891
5892       // Don't add users to work list.
5893       return CombineTo(N, Token, false);
5894     }
5895   }
5896
5897   // Try transforming N to an indexed store.
5898   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
5899     return SDValue(N, 0);
5900
5901   // FIXME: is there such a thing as a truncating indexed store?
5902   if (ST->isTruncatingStore() && ST->isUnindexed() &&
5903       Value.getValueType().isInteger()) {
5904     // See if we can simplify the input to this truncstore with knowledge that
5905     // only the low bits are being used.  For example:
5906     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
5907     SDValue Shorter =
5908       GetDemandedBits(Value,
5909                       APInt::getLowBitsSet(Value.getValueSizeInBits(),
5910                                            ST->getMemoryVT().getSizeInBits()));
5911     AddToWorkList(Value.getNode());
5912     if (Shorter.getNode())
5913       return DAG.getTruncStore(Chain, N->getDebugLoc(), Shorter,
5914                                Ptr, ST->getSrcValue(),
5915                                ST->getSrcValueOffset(), ST->getMemoryVT(),
5916                                ST->isVolatile(), ST->isNonTemporal(),
5917                                ST->getAlignment());
5918
5919     // Otherwise, see if we can simplify the operation with
5920     // SimplifyDemandedBits, which only works if the value has a single use.
5921     if (SimplifyDemandedBits(Value,
5922                              APInt::getLowBitsSet(
5923                                Value.getValueType().getScalarType().getSizeInBits(),
5924                                ST->getMemoryVT().getScalarType().getSizeInBits())))
5925       return SDValue(N, 0);
5926   }
5927
5928   // If this is a load followed by a store to the same location, then the store
5929   // is dead/noop.
5930   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
5931     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
5932         ST->isUnindexed() && !ST->isVolatile() &&
5933         // There can't be any side effects between the load and store, such as
5934         // a call or store.
5935         Chain.reachesChainWithoutSideEffects(SDValue(Ld, 1))) {
5936       // The store is dead, remove it.
5937       return Chain;
5938     }
5939   }
5940
5941   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
5942   // truncating store.  We can do this even if this is already a truncstore.
5943   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
5944       && Value.getNode()->hasOneUse() && ST->isUnindexed() &&
5945       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
5946                             ST->getMemoryVT())) {
5947     return DAG.getTruncStore(Chain, N->getDebugLoc(), Value.getOperand(0),
5948                              Ptr, ST->getSrcValue(),
5949                              ST->getSrcValueOffset(), ST->getMemoryVT(),
5950                              ST->isVolatile(), ST->isNonTemporal(),
5951                              ST->getAlignment());
5952   }
5953
5954   return ReduceLoadOpStoreWidth(N);
5955 }
5956
5957 SDValue DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
5958   SDValue InVec = N->getOperand(0);
5959   SDValue InVal = N->getOperand(1);
5960   SDValue EltNo = N->getOperand(2);
5961
5962   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
5963   // vector with the inserted element.
5964   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
5965     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
5966     SmallVector<SDValue, 8> Ops(InVec.getNode()->op_begin(),
5967                                 InVec.getNode()->op_end());
5968     if (Elt < Ops.size())
5969       Ops[Elt] = InVal;
5970     return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
5971                        InVec.getValueType(), &Ops[0], Ops.size());
5972   }
5973   // If the invec is an UNDEF and if EltNo is a constant, create a new
5974   // BUILD_VECTOR with undef elements and the inserted element.
5975   if (!LegalOperations && InVec.getOpcode() == ISD::UNDEF &&
5976       isa<ConstantSDNode>(EltNo)) {
5977     EVT VT = InVec.getValueType();
5978     EVT EltVT = VT.getVectorElementType();
5979     unsigned NElts = VT.getVectorNumElements();
5980     SmallVector<SDValue, 8> Ops(NElts, DAG.getUNDEF(EltVT));
5981
5982     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
5983     if (Elt < Ops.size())
5984       Ops[Elt] = InVal;
5985     return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
5986                        InVec.getValueType(), &Ops[0], Ops.size());
5987   }
5988   return SDValue();
5989 }
5990
5991 SDValue DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
5992   // (vextract (scalar_to_vector val, 0) -> val
5993   SDValue InVec = N->getOperand(0);
5994
5995  if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR) {
5996    // Check if the result type doesn't match the inserted element type. A
5997    // SCALAR_TO_VECTOR may truncate the inserted element and the
5998    // EXTRACT_VECTOR_ELT may widen the extracted vector.
5999    EVT EltVT = InVec.getValueType().getVectorElementType();
6000    SDValue InOp = InVec.getOperand(0);
6001    EVT NVT = N->getValueType(0);
6002    if (InOp.getValueType() != NVT) {
6003      assert(InOp.getValueType().isInteger() && NVT.isInteger());
6004      return DAG.getSExtOrTrunc(InOp, InVec.getDebugLoc(), NVT);
6005    }
6006    return InOp;
6007  }
6008
6009   // Perform only after legalization to ensure build_vector / vector_shuffle
6010   // optimizations have already been done.
6011   if (!LegalOperations) return SDValue();
6012
6013   // (vextract (v4f32 load $addr), c) -> (f32 load $addr+c*size)
6014   // (vextract (v4f32 s2v (f32 load $addr)), c) -> (f32 load $addr+c*size)
6015   // (vextract (v4f32 shuffle (load $addr), <1,u,u,u>), 0) -> (f32 load $addr)
6016   SDValue EltNo = N->getOperand(1);
6017
6018   if (isa<ConstantSDNode>(EltNo)) {
6019     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
6020     bool NewLoad = false;
6021     bool BCNumEltsChanged = false;
6022     EVT VT = InVec.getValueType();
6023     EVT ExtVT = VT.getVectorElementType();
6024     EVT LVT = ExtVT;
6025
6026     if (InVec.getOpcode() == ISD::BIT_CONVERT) {
6027       EVT BCVT = InVec.getOperand(0).getValueType();
6028       if (!BCVT.isVector() || ExtVT.bitsGT(BCVT.getVectorElementType()))
6029         return SDValue();
6030       if (VT.getVectorNumElements() != BCVT.getVectorNumElements())
6031         BCNumEltsChanged = true;
6032       InVec = InVec.getOperand(0);
6033       ExtVT = BCVT.getVectorElementType();
6034       NewLoad = true;
6035     }
6036
6037     LoadSDNode *LN0 = NULL;
6038     const ShuffleVectorSDNode *SVN = NULL;
6039     if (ISD::isNormalLoad(InVec.getNode())) {
6040       LN0 = cast<LoadSDNode>(InVec);
6041     } else if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
6042                InVec.getOperand(0).getValueType() == ExtVT &&
6043                ISD::isNormalLoad(InVec.getOperand(0).getNode())) {
6044       LN0 = cast<LoadSDNode>(InVec.getOperand(0));
6045     } else if ((SVN = dyn_cast<ShuffleVectorSDNode>(InVec))) {
6046       // (vextract (vector_shuffle (load $addr), v2, <1, u, u, u>), 1)
6047       // =>
6048       // (load $addr+1*size)
6049
6050       // If the bit convert changed the number of elements, it is unsafe
6051       // to examine the mask.
6052       if (BCNumEltsChanged)
6053         return SDValue();
6054
6055       // Select the input vector, guarding against out of range extract vector.
6056       unsigned NumElems = VT.getVectorNumElements();
6057       int Idx = (Elt > NumElems) ? -1 : SVN->getMaskElt(Elt);
6058       InVec = (Idx < (int)NumElems) ? InVec.getOperand(0) : InVec.getOperand(1);
6059
6060       if (InVec.getOpcode() == ISD::BIT_CONVERT)
6061         InVec = InVec.getOperand(0);
6062       if (ISD::isNormalLoad(InVec.getNode())) {
6063         LN0 = cast<LoadSDNode>(InVec);
6064         Elt = (Idx < (int)NumElems) ? Idx : Idx - (int)NumElems;
6065       }
6066     }
6067
6068     if (!LN0 || !LN0->hasOneUse() || LN0->isVolatile())
6069       return SDValue();
6070
6071     unsigned Align = LN0->getAlignment();
6072     if (NewLoad) {
6073       // Check the resultant load doesn't need a higher alignment than the
6074       // original load.
6075       unsigned NewAlign =
6076         TLI.getTargetData()->getABITypeAlignment(LVT.getTypeForEVT(*DAG.getContext()));
6077
6078       if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, LVT))
6079         return SDValue();
6080
6081       Align = NewAlign;
6082     }
6083
6084     SDValue NewPtr = LN0->getBasePtr();
6085     if (Elt) {
6086       unsigned PtrOff = LVT.getSizeInBits() * Elt / 8;
6087       EVT PtrType = NewPtr.getValueType();
6088       if (TLI.isBigEndian())
6089         PtrOff = VT.getSizeInBits() / 8 - PtrOff;
6090       NewPtr = DAG.getNode(ISD::ADD, N->getDebugLoc(), PtrType, NewPtr,
6091                            DAG.getConstant(PtrOff, PtrType));
6092     }
6093
6094     return DAG.getLoad(LVT, N->getDebugLoc(), LN0->getChain(), NewPtr,
6095                        LN0->getSrcValue(), LN0->getSrcValueOffset(),
6096                        LN0->isVolatile(), LN0->isNonTemporal(), Align);
6097   }
6098
6099   return SDValue();
6100 }
6101
6102 SDValue DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
6103   unsigned NumInScalars = N->getNumOperands();
6104   EVT VT = N->getValueType(0);
6105
6106   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
6107   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
6108   // at most two distinct vectors, turn this into a shuffle node.
6109   SDValue VecIn1, VecIn2;
6110   for (unsigned i = 0; i != NumInScalars; ++i) {
6111     // Ignore undef inputs.
6112     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
6113
6114     // If this input is something other than a EXTRACT_VECTOR_ELT with a
6115     // constant index, bail out.
6116     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
6117         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
6118       VecIn1 = VecIn2 = SDValue(0, 0);
6119       break;
6120     }
6121
6122     // If the input vector type disagrees with the result of the build_vector,
6123     // we can't make a shuffle.
6124     SDValue ExtractedFromVec = N->getOperand(i).getOperand(0);
6125     if (ExtractedFromVec.getValueType() != VT) {
6126       VecIn1 = VecIn2 = SDValue(0, 0);
6127       break;
6128     }
6129
6130     // Otherwise, remember this.  We allow up to two distinct input vectors.
6131     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
6132       continue;
6133
6134     if (VecIn1.getNode() == 0) {
6135       VecIn1 = ExtractedFromVec;
6136     } else if (VecIn2.getNode() == 0) {
6137       VecIn2 = ExtractedFromVec;
6138     } else {
6139       // Too many inputs.
6140       VecIn1 = VecIn2 = SDValue(0, 0);
6141       break;
6142     }
6143   }
6144
6145   // If everything is good, we can make a shuffle operation.
6146   if (VecIn1.getNode()) {
6147     SmallVector<int, 8> Mask;
6148     for (unsigned i = 0; i != NumInScalars; ++i) {
6149       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
6150         Mask.push_back(-1);
6151         continue;
6152       }
6153
6154       // If extracting from the first vector, just use the index directly.
6155       SDValue Extract = N->getOperand(i);
6156       SDValue ExtVal = Extract.getOperand(1);
6157       if (Extract.getOperand(0) == VecIn1) {
6158         unsigned ExtIndex = cast<ConstantSDNode>(ExtVal)->getZExtValue();
6159         if (ExtIndex > VT.getVectorNumElements())
6160           return SDValue();
6161
6162         Mask.push_back(ExtIndex);
6163         continue;
6164       }
6165
6166       // Otherwise, use InIdx + VecSize
6167       unsigned Idx = cast<ConstantSDNode>(ExtVal)->getZExtValue();
6168       Mask.push_back(Idx+NumInScalars);
6169     }
6170
6171     // Add count and size info.
6172     if (!isTypeLegal(VT))
6173       return SDValue();
6174
6175     // Return the new VECTOR_SHUFFLE node.
6176     SDValue Ops[2];
6177     Ops[0] = VecIn1;
6178     Ops[1] = VecIn2.getNode() ? VecIn2 : DAG.getUNDEF(VT);
6179     return DAG.getVectorShuffle(VT, N->getDebugLoc(), Ops[0], Ops[1], &Mask[0]);
6180   }
6181
6182   return SDValue();
6183 }
6184
6185 SDValue DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
6186   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
6187   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
6188   // inputs come from at most two distinct vectors, turn this into a shuffle
6189   // node.
6190
6191   // If we only have one input vector, we don't need to do any concatenation.
6192   if (N->getNumOperands() == 1)
6193     return N->getOperand(0);
6194
6195   return SDValue();
6196 }
6197
6198 SDValue DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
6199   return SDValue();
6200
6201   EVT VT = N->getValueType(0);
6202   unsigned NumElts = VT.getVectorNumElements();
6203
6204   SDValue N0 = N->getOperand(0);
6205
6206   assert(N0.getValueType().getVectorNumElements() == NumElts &&
6207         "Vector shuffle must be normalized in DAG");
6208
6209   // FIXME: implement canonicalizations from DAG.getVectorShuffle()
6210
6211   // If it is a splat, check if the argument vector is a build_vector with
6212   // all scalar elements the same.
6213   if (cast<ShuffleVectorSDNode>(N)->isSplat()) {
6214     SDNode *V = N0.getNode();
6215
6216
6217     // If this is a bit convert that changes the element type of the vector but
6218     // not the number of vector elements, look through it.  Be careful not to
6219     // look though conversions that change things like v4f32 to v2f64.
6220     if (V->getOpcode() == ISD::BIT_CONVERT) {
6221       SDValue ConvInput = V->getOperand(0);
6222       if (ConvInput.getValueType().isVector() &&
6223           ConvInput.getValueType().getVectorNumElements() == NumElts)
6224         V = ConvInput.getNode();
6225     }
6226
6227     if (V->getOpcode() == ISD::BUILD_VECTOR) {
6228       unsigned NumElems = V->getNumOperands();
6229       unsigned BaseIdx = cast<ShuffleVectorSDNode>(N)->getSplatIndex();
6230       if (NumElems > BaseIdx) {
6231         SDValue Base;
6232         bool AllSame = true;
6233         for (unsigned i = 0; i != NumElems; ++i) {
6234           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
6235             Base = V->getOperand(i);
6236             break;
6237           }
6238         }
6239         // Splat of <u, u, u, u>, return <u, u, u, u>
6240         if (!Base.getNode())
6241           return N0;
6242         for (unsigned i = 0; i != NumElems; ++i) {
6243           if (V->getOperand(i) != Base) {
6244             AllSame = false;
6245             break;
6246           }
6247         }
6248         // Splat of <x, x, x, x>, return <x, x, x, x>
6249         if (AllSame)
6250           return N0;
6251       }
6252     }
6253   }
6254   return SDValue();
6255 }
6256
6257 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
6258 /// an AND to a vector_shuffle with the destination vector and a zero vector.
6259 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
6260 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
6261 SDValue DAGCombiner::XformToShuffleWithZero(SDNode *N) {
6262   EVT VT = N->getValueType(0);
6263   DebugLoc dl = N->getDebugLoc();
6264   SDValue LHS = N->getOperand(0);
6265   SDValue RHS = N->getOperand(1);
6266   if (N->getOpcode() == ISD::AND) {
6267     if (RHS.getOpcode() == ISD::BIT_CONVERT)
6268       RHS = RHS.getOperand(0);
6269     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
6270       SmallVector<int, 8> Indices;
6271       unsigned NumElts = RHS.getNumOperands();
6272       for (unsigned i = 0; i != NumElts; ++i) {
6273         SDValue Elt = RHS.getOperand(i);
6274         if (!isa<ConstantSDNode>(Elt))
6275           return SDValue();
6276         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
6277           Indices.push_back(i);
6278         else if (cast<ConstantSDNode>(Elt)->isNullValue())
6279           Indices.push_back(NumElts);
6280         else
6281           return SDValue();
6282       }
6283
6284       // Let's see if the target supports this vector_shuffle.
6285       EVT RVT = RHS.getValueType();
6286       if (!TLI.isVectorClearMaskLegal(Indices, RVT))
6287         return SDValue();
6288
6289       // Return the new VECTOR_SHUFFLE node.
6290       EVT EltVT = RVT.getVectorElementType();
6291       SmallVector<SDValue,8> ZeroOps(RVT.getVectorNumElements(),
6292                                      DAG.getConstant(0, EltVT));
6293       SDValue Zero = DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(),
6294                                  RVT, &ZeroOps[0], ZeroOps.size());
6295       LHS = DAG.getNode(ISD::BIT_CONVERT, dl, RVT, LHS);
6296       SDValue Shuf = DAG.getVectorShuffle(RVT, dl, LHS, Zero, &Indices[0]);
6297       return DAG.getNode(ISD::BIT_CONVERT, dl, VT, Shuf);
6298     }
6299   }
6300
6301   return SDValue();
6302 }
6303
6304 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
6305 SDValue DAGCombiner::SimplifyVBinOp(SDNode *N) {
6306   // After legalize, the target may be depending on adds and other
6307   // binary ops to provide legal ways to construct constants or other
6308   // things. Simplifying them may result in a loss of legality.
6309   if (LegalOperations) return SDValue();
6310
6311   EVT VT = N->getValueType(0);
6312   assert(VT.isVector() && "SimplifyVBinOp only works on vectors!");
6313
6314   EVT EltType = VT.getVectorElementType();
6315   SDValue LHS = N->getOperand(0);
6316   SDValue RHS = N->getOperand(1);
6317   SDValue Shuffle = XformToShuffleWithZero(N);
6318   if (Shuffle.getNode()) return Shuffle;
6319
6320   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
6321   // this operation.
6322   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
6323       RHS.getOpcode() == ISD::BUILD_VECTOR) {
6324     SmallVector<SDValue, 8> Ops;
6325     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
6326       SDValue LHSOp = LHS.getOperand(i);
6327       SDValue RHSOp = RHS.getOperand(i);
6328       // If these two elements can't be folded, bail out.
6329       if ((LHSOp.getOpcode() != ISD::UNDEF &&
6330            LHSOp.getOpcode() != ISD::Constant &&
6331            LHSOp.getOpcode() != ISD::ConstantFP) ||
6332           (RHSOp.getOpcode() != ISD::UNDEF &&
6333            RHSOp.getOpcode() != ISD::Constant &&
6334            RHSOp.getOpcode() != ISD::ConstantFP))
6335         break;
6336
6337       // Can't fold divide by zero.
6338       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
6339           N->getOpcode() == ISD::FDIV) {
6340         if ((RHSOp.getOpcode() == ISD::Constant &&
6341              cast<ConstantSDNode>(RHSOp.getNode())->isNullValue()) ||
6342             (RHSOp.getOpcode() == ISD::ConstantFP &&
6343              cast<ConstantFPSDNode>(RHSOp.getNode())->getValueAPF().isZero()))
6344           break;
6345       }
6346
6347       SDValue FoldOp = DAG.getNode(N->getOpcode(), LHS.getDebugLoc(), EltType,
6348                                    LHSOp, RHSOp);
6349       if (FoldOp.getOpcode() != ISD::UNDEF &&
6350           FoldOp.getOpcode() != ISD::Constant &&
6351           FoldOp.getOpcode() != ISD::ConstantFP)
6352         break;
6353       Ops.push_back(FoldOp);
6354       AddToWorkList(FoldOp.getNode());
6355     }
6356
6357     if (Ops.size() == LHS.getNumOperands()) {
6358       EVT VT = LHS.getValueType();
6359       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
6360                          &Ops[0], Ops.size());
6361     }
6362   }
6363
6364   return SDValue();
6365 }
6366
6367 SDValue DAGCombiner::SimplifySelect(DebugLoc DL, SDValue N0,
6368                                     SDValue N1, SDValue N2){
6369   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
6370
6371   SDValue SCC = SimplifySelectCC(DL, N0.getOperand(0), N0.getOperand(1), N1, N2,
6372                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
6373
6374   // If we got a simplified select_cc node back from SimplifySelectCC, then
6375   // break it down into a new SETCC node, and a new SELECT node, and then return
6376   // the SELECT node, since we were called with a SELECT node.
6377   if (SCC.getNode()) {
6378     // Check to see if we got a select_cc back (to turn into setcc/select).
6379     // Otherwise, just return whatever node we got back, like fabs.
6380     if (SCC.getOpcode() == ISD::SELECT_CC) {
6381       SDValue SETCC = DAG.getNode(ISD::SETCC, N0.getDebugLoc(),
6382                                   N0.getValueType(),
6383                                   SCC.getOperand(0), SCC.getOperand(1),
6384                                   SCC.getOperand(4));
6385       AddToWorkList(SETCC.getNode());
6386       return DAG.getNode(ISD::SELECT, SCC.getDebugLoc(), SCC.getValueType(),
6387                          SCC.getOperand(2), SCC.getOperand(3), SETCC);
6388     }
6389
6390     return SCC;
6391   }
6392   return SDValue();
6393 }
6394
6395 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
6396 /// are the two values being selected between, see if we can simplify the
6397 /// select.  Callers of this should assume that TheSelect is deleted if this
6398 /// returns true.  As such, they should return the appropriate thing (e.g. the
6399 /// node) back to the top-level of the DAG combiner loop to avoid it being
6400 /// looked at.
6401 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDValue LHS,
6402                                     SDValue RHS) {
6403
6404   // If this is a select from two identical things, try to pull the operation
6405   // through the select.
6406   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
6407     // If this is a load and the token chain is identical, replace the select
6408     // of two loads with a load through a select of the address to load from.
6409     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
6410     // constants have been dropped into the constant pool.
6411     if (LHS.getOpcode() == ISD::LOAD &&
6412         // Do not let this transformation reduce the number of volatile loads.
6413         !cast<LoadSDNode>(LHS)->isVolatile() &&
6414         !cast<LoadSDNode>(RHS)->isVolatile() &&
6415         // Token chains must be identical.
6416         LHS.getOperand(0) == RHS.getOperand(0)) {
6417       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
6418       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
6419
6420       // If this is an EXTLOAD, the VT's must match.
6421       if (LLD->getMemoryVT() == RLD->getMemoryVT()) {
6422         // FIXME: this discards src value information.  This is
6423         // over-conservative. It would be beneficial to be able to remember
6424         // both potential memory locations.  Since we are discarding
6425         // src value info, don't do the transformation if the memory
6426         // locations are not in the default address space.
6427         unsigned LLDAddrSpace = 0, RLDAddrSpace = 0;
6428         if (const Value *LLDVal = LLD->getMemOperand()->getValue()) {
6429           if (const PointerType *PT = dyn_cast<PointerType>(LLDVal->getType()))
6430             LLDAddrSpace = PT->getAddressSpace();
6431         }
6432         if (const Value *RLDVal = RLD->getMemOperand()->getValue()) {
6433           if (const PointerType *PT = dyn_cast<PointerType>(RLDVal->getType()))
6434             RLDAddrSpace = PT->getAddressSpace();
6435         }
6436         SDValue Addr;
6437         if (LLDAddrSpace == 0 && RLDAddrSpace == 0) {
6438           if (TheSelect->getOpcode() == ISD::SELECT) {
6439             // Check that the condition doesn't reach either load.  If so, folding
6440             // this will induce a cycle into the DAG.
6441             if ((!LLD->hasAnyUseOfValue(1) ||
6442                  !LLD->isPredecessorOf(TheSelect->getOperand(0).getNode())) &&
6443                 (!RLD->hasAnyUseOfValue(1) ||
6444                  !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode()))) {
6445               Addr = DAG.getNode(ISD::SELECT, TheSelect->getDebugLoc(),
6446                                  LLD->getBasePtr().getValueType(),
6447                                  TheSelect->getOperand(0), LLD->getBasePtr(),
6448                                  RLD->getBasePtr());
6449             }
6450           } else {
6451             // Check that the condition doesn't reach either load.  If so, folding
6452             // this will induce a cycle into the DAG.
6453             if ((!LLD->hasAnyUseOfValue(1) ||
6454                  (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
6455                   !LLD->isPredecessorOf(TheSelect->getOperand(1).getNode()))) &&
6456                 (!RLD->hasAnyUseOfValue(1) ||
6457                  (!RLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
6458                   !RLD->isPredecessorOf(TheSelect->getOperand(1).getNode())))) {
6459               Addr = DAG.getNode(ISD::SELECT_CC, TheSelect->getDebugLoc(),
6460                                  LLD->getBasePtr().getValueType(),
6461                                  TheSelect->getOperand(0),
6462                                  TheSelect->getOperand(1),
6463                                  LLD->getBasePtr(), RLD->getBasePtr(),
6464                                  TheSelect->getOperand(4));
6465             }
6466           }
6467         }
6468
6469         if (Addr.getNode()) {
6470           SDValue Load;
6471           if (LLD->getExtensionType() == ISD::NON_EXTLOAD) {
6472             Load = DAG.getLoad(TheSelect->getValueType(0),
6473                                TheSelect->getDebugLoc(),
6474                                LLD->getChain(),
6475                                Addr, 0, 0,
6476                                LLD->isVolatile(),
6477                                LLD->isNonTemporal(),
6478                                LLD->getAlignment());
6479           } else {
6480             Load = DAG.getExtLoad(LLD->getExtensionType(),
6481                                   TheSelect->getDebugLoc(),
6482                                   TheSelect->getValueType(0),
6483                                   LLD->getChain(), Addr, 0, 0,
6484                                   LLD->getMemoryVT(),
6485                                   LLD->isVolatile(),
6486                                   LLD->isNonTemporal(),
6487                                   LLD->getAlignment());
6488           }
6489
6490           // Users of the select now use the result of the load.
6491           CombineTo(TheSelect, Load);
6492
6493           // Users of the old loads now use the new load's chain.  We know the
6494           // old-load value is dead now.
6495           CombineTo(LHS.getNode(), Load.getValue(0), Load.getValue(1));
6496           CombineTo(RHS.getNode(), Load.getValue(0), Load.getValue(1));
6497           return true;
6498         }
6499       }
6500     }
6501   }
6502
6503   return false;
6504 }
6505
6506 /// SimplifySelectCC - Simplify an expression of the form (N0 cond N1) ? N2 : N3
6507 /// where 'cond' is the comparison specified by CC.
6508 SDValue DAGCombiner::SimplifySelectCC(DebugLoc DL, SDValue N0, SDValue N1,
6509                                       SDValue N2, SDValue N3,
6510                                       ISD::CondCode CC, bool NotExtCompare) {
6511   // (x ? y : y) -> y.
6512   if (N2 == N3) return N2;
6513
6514   EVT VT = N2.getValueType();
6515   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
6516   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
6517   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.getNode());
6518
6519   // Determine if the condition we're dealing with is constant
6520   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
6521                               N0, N1, CC, DL, false);
6522   if (SCC.getNode()) AddToWorkList(SCC.getNode());
6523   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode());
6524
6525   // fold select_cc true, x, y -> x
6526   if (SCCC && !SCCC->isNullValue())
6527     return N2;
6528   // fold select_cc false, x, y -> y
6529   if (SCCC && SCCC->isNullValue())
6530     return N3;
6531
6532   // Check to see if we can simplify the select into an fabs node
6533   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
6534     // Allow either -0.0 or 0.0
6535     if (CFP->getValueAPF().isZero()) {
6536       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
6537       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
6538           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
6539           N2 == N3.getOperand(0))
6540         return DAG.getNode(ISD::FABS, DL, VT, N0);
6541
6542       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
6543       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
6544           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
6545           N2.getOperand(0) == N3)
6546         return DAG.getNode(ISD::FABS, DL, VT, N3);
6547     }
6548   }
6549
6550   // Turn "(a cond b) ? 1.0f : 2.0f" into "load (tmp + ((a cond b) ? 0 : 4)"
6551   // where "tmp" is a constant pool entry containing an array with 1.0 and 2.0
6552   // in it.  This is a win when the constant is not otherwise available because
6553   // it replaces two constant pool loads with one.  We only do this if the FP
6554   // type is known to be legal, because if it isn't, then we are before legalize
6555   // types an we want the other legalization to happen first (e.g. to avoid
6556   // messing with soft float) and if the ConstantFP is not legal, because if
6557   // it is legal, we may not need to store the FP constant in a constant pool.
6558   if (ConstantFPSDNode *TV = dyn_cast<ConstantFPSDNode>(N2))
6559     if (ConstantFPSDNode *FV = dyn_cast<ConstantFPSDNode>(N3)) {
6560       if (TLI.isTypeLegal(N2.getValueType()) &&
6561           (TLI.getOperationAction(ISD::ConstantFP, N2.getValueType()) !=
6562            TargetLowering::Legal) &&
6563           // If both constants have multiple uses, then we won't need to do an
6564           // extra load, they are likely around in registers for other users.
6565           (TV->hasOneUse() || FV->hasOneUse())) {
6566         Constant *Elts[] = {
6567           const_cast<ConstantFP*>(FV->getConstantFPValue()),
6568           const_cast<ConstantFP*>(TV->getConstantFPValue())
6569         };
6570         const Type *FPTy = Elts[0]->getType();
6571         const TargetData &TD = *TLI.getTargetData();
6572
6573         // Create a ConstantArray of the two constants.
6574         Constant *CA = ConstantArray::get(ArrayType::get(FPTy, 2), Elts, 2);
6575         SDValue CPIdx = DAG.getConstantPool(CA, TLI.getPointerTy(),
6576                                             TD.getPrefTypeAlignment(FPTy));
6577         unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
6578
6579         // Get the offsets to the 0 and 1 element of the array so that we can
6580         // select between them.
6581         SDValue Zero = DAG.getIntPtrConstant(0);
6582         unsigned EltSize = (unsigned)TD.getTypeAllocSize(Elts[0]->getType());
6583         SDValue One = DAG.getIntPtrConstant(EltSize);
6584
6585         SDValue Cond = DAG.getSetCC(DL,
6586                                     TLI.getSetCCResultType(N0.getValueType()),
6587                                     N0, N1, CC);
6588         SDValue CstOffset = DAG.getNode(ISD::SELECT, DL, Zero.getValueType(),
6589                                         Cond, One, Zero);
6590         CPIdx = DAG.getNode(ISD::ADD, DL, TLI.getPointerTy(), CPIdx,
6591                             CstOffset);
6592         return DAG.getLoad(TV->getValueType(0), DL, DAG.getEntryNode(), CPIdx,
6593                            PseudoSourceValue::getConstantPool(), 0, false,
6594                            false, Alignment);
6595
6596       }
6597     }
6598
6599   // Check to see if we can perform the "gzip trick", transforming
6600   // (select_cc setlt X, 0, A, 0) -> (and (sra X, (sub size(X), 1), A)
6601   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
6602       N0.getValueType().isInteger() &&
6603       N2.getValueType().isInteger() &&
6604       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
6605        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
6606     EVT XType = N0.getValueType();
6607     EVT AType = N2.getValueType();
6608     if (XType.bitsGE(AType)) {
6609       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
6610       // single-bit constant.
6611       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
6612         unsigned ShCtV = N2C->getAPIntValue().logBase2();
6613         ShCtV = XType.getSizeInBits()-ShCtV-1;
6614         SDValue ShCt = DAG.getConstant(ShCtV, getShiftAmountTy());
6615         SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(),
6616                                     XType, N0, ShCt);
6617         AddToWorkList(Shift.getNode());
6618
6619         if (XType.bitsGT(AType)) {
6620           Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
6621           AddToWorkList(Shift.getNode());
6622         }
6623
6624         return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
6625       }
6626
6627       SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(),
6628                                   XType, N0,
6629                                   DAG.getConstant(XType.getSizeInBits()-1,
6630                                                   getShiftAmountTy()));
6631       AddToWorkList(Shift.getNode());
6632
6633       if (XType.bitsGT(AType)) {
6634         Shift = DAG.getNode(ISD::TRUNCATE, DL, AType, Shift);
6635         AddToWorkList(Shift.getNode());
6636       }
6637
6638       return DAG.getNode(ISD::AND, DL, AType, Shift, N2);
6639     }
6640   }
6641
6642   // fold select C, 16, 0 -> shl C, 4
6643   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
6644       TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent) {
6645
6646     // If the caller doesn't want us to simplify this into a zext of a compare,
6647     // don't do it.
6648     if (NotExtCompare && N2C->getAPIntValue() == 1)
6649       return SDValue();
6650
6651     // Get a SetCC of the condition
6652     // FIXME: Should probably make sure that setcc is legal if we ever have a
6653     // target where it isn't.
6654     SDValue Temp, SCC;
6655     // cast from setcc result type to select result type
6656     if (LegalTypes) {
6657       SCC  = DAG.getSetCC(DL, TLI.getSetCCResultType(N0.getValueType()),
6658                           N0, N1, CC);
6659       if (N2.getValueType().bitsLT(SCC.getValueType()))
6660         Temp = DAG.getZeroExtendInReg(SCC, N2.getDebugLoc(), N2.getValueType());
6661       else
6662         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
6663                            N2.getValueType(), SCC);
6664     } else {
6665       SCC  = DAG.getSetCC(N0.getDebugLoc(), MVT::i1, N0, N1, CC);
6666       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getDebugLoc(),
6667                          N2.getValueType(), SCC);
6668     }
6669
6670     AddToWorkList(SCC.getNode());
6671     AddToWorkList(Temp.getNode());
6672
6673     if (N2C->getAPIntValue() == 1)
6674       return Temp;
6675
6676     // shl setcc result by log2 n2c
6677     return DAG.getNode(ISD::SHL, DL, N2.getValueType(), Temp,
6678                        DAG.getConstant(N2C->getAPIntValue().logBase2(),
6679                                        getShiftAmountTy()));
6680   }
6681
6682   // Check to see if this is the equivalent of setcc
6683   // FIXME: Turn all of these into setcc if setcc if setcc is legal
6684   // otherwise, go ahead with the folds.
6685   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
6686     EVT XType = N0.getValueType();
6687     if (!LegalOperations ||
6688         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(XType))) {
6689       SDValue Res = DAG.getSetCC(DL, TLI.getSetCCResultType(XType), N0, N1, CC);
6690       if (Res.getValueType() != VT)
6691         Res = DAG.getNode(ISD::ZERO_EXTEND, DL, VT, Res);
6692       return Res;
6693     }
6694
6695     // fold (seteq X, 0) -> (srl (ctlz X, log2(size(X))))
6696     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
6697         (!LegalOperations ||
6698          TLI.isOperationLegal(ISD::CTLZ, XType))) {
6699       SDValue Ctlz = DAG.getNode(ISD::CTLZ, N0.getDebugLoc(), XType, N0);
6700       return DAG.getNode(ISD::SRL, DL, XType, Ctlz,
6701                          DAG.getConstant(Log2_32(XType.getSizeInBits()),
6702                                          getShiftAmountTy()));
6703     }
6704     // fold (setgt X, 0) -> (srl (and (-X, ~X), size(X)-1))
6705     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
6706       SDValue NegN0 = DAG.getNode(ISD::SUB, N0.getDebugLoc(),
6707                                   XType, DAG.getConstant(0, XType), N0);
6708       SDValue NotN0 = DAG.getNOT(N0.getDebugLoc(), N0, XType);
6709       return DAG.getNode(ISD::SRL, DL, XType,
6710                          DAG.getNode(ISD::AND, DL, XType, NegN0, NotN0),
6711                          DAG.getConstant(XType.getSizeInBits()-1,
6712                                          getShiftAmountTy()));
6713     }
6714     // fold (setgt X, -1) -> (xor (srl (X, size(X)-1), 1))
6715     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
6716       SDValue Sign = DAG.getNode(ISD::SRL, N0.getDebugLoc(), XType, N0,
6717                                  DAG.getConstant(XType.getSizeInBits()-1,
6718                                                  getShiftAmountTy()));
6719       return DAG.getNode(ISD::XOR, DL, XType, Sign, DAG.getConstant(1, XType));
6720     }
6721   }
6722
6723   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
6724   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
6725   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
6726       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
6727       N2.getOperand(0) == N1 && N0.getValueType().isInteger()) {
6728     EVT XType = N0.getValueType();
6729     SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType, N0,
6730                                 DAG.getConstant(XType.getSizeInBits()-1,
6731                                                 getShiftAmountTy()));
6732     SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(), XType,
6733                               N0, Shift);
6734     AddToWorkList(Shift.getNode());
6735     AddToWorkList(Add.getNode());
6736     return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
6737   }
6738   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
6739   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
6740   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
6741       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
6742     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
6743       EVT XType = N0.getValueType();
6744       if (SubC->isNullValue() && XType.isInteger()) {
6745         SDValue Shift = DAG.getNode(ISD::SRA, N0.getDebugLoc(), XType,
6746                                     N0,
6747                                     DAG.getConstant(XType.getSizeInBits()-1,
6748                                                     getShiftAmountTy()));
6749         SDValue Add = DAG.getNode(ISD::ADD, N0.getDebugLoc(),
6750                                   XType, N0, Shift);
6751         AddToWorkList(Shift.getNode());
6752         AddToWorkList(Add.getNode());
6753         return DAG.getNode(ISD::XOR, DL, XType, Add, Shift);
6754       }
6755     }
6756   }
6757
6758   return SDValue();
6759 }
6760
6761 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
6762 SDValue DAGCombiner::SimplifySetCC(EVT VT, SDValue N0,
6763                                    SDValue N1, ISD::CondCode Cond,
6764                                    DebugLoc DL, bool foldBooleans) {
6765   TargetLowering::DAGCombinerInfo
6766     DagCombineInfo(DAG, !LegalTypes, !LegalOperations, false, this);
6767   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo, DL);
6768 }
6769
6770 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
6771 /// return a DAG expression to select that will generate the same value by
6772 /// multiplying by a magic number.  See:
6773 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
6774 SDValue DAGCombiner::BuildSDIV(SDNode *N) {
6775   std::vector<SDNode*> Built;
6776   SDValue S = TLI.BuildSDIV(N, DAG, &Built);
6777
6778   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
6779        ii != ee; ++ii)
6780     AddToWorkList(*ii);
6781   return S;
6782 }
6783
6784 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
6785 /// return a DAG expression to select that will generate the same value by
6786 /// multiplying by a magic number.  See:
6787 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
6788 SDValue DAGCombiner::BuildUDIV(SDNode *N) {
6789   std::vector<SDNode*> Built;
6790   SDValue S = TLI.BuildUDIV(N, DAG, &Built);
6791
6792   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
6793        ii != ee; ++ii)
6794     AddToWorkList(*ii);
6795   return S;
6796 }
6797
6798 /// FindBaseOffset - Return true if base is a frame index, which is known not
6799 // to alias with anything but itself.  Provides base object and offset as results.
6800 static bool FindBaseOffset(SDValue Ptr, SDValue &Base, int64_t &Offset,
6801                            const GlobalValue *&GV, void *&CV) {
6802   // Assume it is a primitive operation.
6803   Base = Ptr; Offset = 0; GV = 0; CV = 0;
6804
6805   // If it's an adding a simple constant then integrate the offset.
6806   if (Base.getOpcode() == ISD::ADD) {
6807     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
6808       Base = Base.getOperand(0);
6809       Offset += C->getZExtValue();
6810     }
6811   }
6812
6813   // Return the underlying GlobalValue, and update the Offset.  Return false
6814   // for GlobalAddressSDNode since the same GlobalAddress may be represented
6815   // by multiple nodes with different offsets.
6816   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Base)) {
6817     GV = G->getGlobal();
6818     Offset += G->getOffset();
6819     return false;
6820   }
6821
6822   // Return the underlying Constant value, and update the Offset.  Return false
6823   // for ConstantSDNodes since the same constant pool entry may be represented
6824   // by multiple nodes with different offsets.
6825   if (ConstantPoolSDNode *C = dyn_cast<ConstantPoolSDNode>(Base)) {
6826     CV = C->isMachineConstantPoolEntry() ? (void *)C->getMachineCPVal()
6827                                          : (void *)C->getConstVal();
6828     Offset += C->getOffset();
6829     return false;
6830   }
6831   // If it's any of the following then it can't alias with anything but itself.
6832   return isa<FrameIndexSDNode>(Base);
6833 }
6834
6835 /// isAlias - Return true if there is any possibility that the two addresses
6836 /// overlap.
6837 bool DAGCombiner::isAlias(SDValue Ptr1, int64_t Size1,
6838                           const Value *SrcValue1, int SrcValueOffset1,
6839                           unsigned SrcValueAlign1,
6840                           SDValue Ptr2, int64_t Size2,
6841                           const Value *SrcValue2, int SrcValueOffset2,
6842                           unsigned SrcValueAlign2) const {
6843   // If they are the same then they must be aliases.
6844   if (Ptr1 == Ptr2) return true;
6845
6846   // Gather base node and offset information.
6847   SDValue Base1, Base2;
6848   int64_t Offset1, Offset2;
6849   const GlobalValue *GV1, *GV2;
6850   void *CV1, *CV2;
6851   bool isFrameIndex1 = FindBaseOffset(Ptr1, Base1, Offset1, GV1, CV1);
6852   bool isFrameIndex2 = FindBaseOffset(Ptr2, Base2, Offset2, GV2, CV2);
6853
6854   // If they have a same base address then check to see if they overlap.
6855   if (Base1 == Base2 || (GV1 && (GV1 == GV2)) || (CV1 && (CV1 == CV2)))
6856     return !((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
6857
6858   // If we know what the bases are, and they aren't identical, then we know they
6859   // cannot alias.
6860   if ((isFrameIndex1 || CV1 || GV1) && (isFrameIndex2 || CV2 || GV2))
6861     return false;
6862
6863   // If we know required SrcValue1 and SrcValue2 have relatively large alignment
6864   // compared to the size and offset of the access, we may be able to prove they
6865   // do not alias.  This check is conservative for now to catch cases created by
6866   // splitting vector types.
6867   if ((SrcValueAlign1 == SrcValueAlign2) &&
6868       (SrcValueOffset1 != SrcValueOffset2) &&
6869       (Size1 == Size2) && (SrcValueAlign1 > Size1)) {
6870     int64_t OffAlign1 = SrcValueOffset1 % SrcValueAlign1;
6871     int64_t OffAlign2 = SrcValueOffset2 % SrcValueAlign1;
6872
6873     // There is no overlap between these relatively aligned accesses of similar
6874     // size, return no alias.
6875     if ((OffAlign1 + Size1) <= OffAlign2 || (OffAlign2 + Size2) <= OffAlign1)
6876       return false;
6877   }
6878
6879   if (CombinerGlobalAA) {
6880     // Use alias analysis information.
6881     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
6882     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
6883     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
6884     AliasAnalysis::AliasResult AAResult =
6885                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
6886     if (AAResult == AliasAnalysis::NoAlias)
6887       return false;
6888   }
6889
6890   // Otherwise we have to assume they alias.
6891   return true;
6892 }
6893
6894 /// FindAliasInfo - Extracts the relevant alias information from the memory
6895 /// node.  Returns true if the operand was a load.
6896 bool DAGCombiner::FindAliasInfo(SDNode *N,
6897                         SDValue &Ptr, int64_t &Size,
6898                         const Value *&SrcValue,
6899                         int &SrcValueOffset,
6900                         unsigned &SrcValueAlign) const {
6901   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
6902     Ptr = LD->getBasePtr();
6903     Size = LD->getMemoryVT().getSizeInBits() >> 3;
6904     SrcValue = LD->getSrcValue();
6905     SrcValueOffset = LD->getSrcValueOffset();
6906     SrcValueAlign = LD->getOriginalAlignment();
6907     return true;
6908   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
6909     Ptr = ST->getBasePtr();
6910     Size = ST->getMemoryVT().getSizeInBits() >> 3;
6911     SrcValue = ST->getSrcValue();
6912     SrcValueOffset = ST->getSrcValueOffset();
6913     SrcValueAlign = ST->getOriginalAlignment();
6914   } else {
6915     llvm_unreachable("FindAliasInfo expected a memory operand");
6916   }
6917
6918   return false;
6919 }
6920
6921 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
6922 /// looking for aliasing nodes and adding them to the Aliases vector.
6923 void DAGCombiner::GatherAllAliases(SDNode *N, SDValue OriginalChain,
6924                                    SmallVector<SDValue, 8> &Aliases) {
6925   SmallVector<SDValue, 8> Chains;     // List of chains to visit.
6926   SmallPtrSet<SDNode *, 16> Visited;  // Visited node set.
6927
6928   // Get alias information for node.
6929   SDValue Ptr;
6930   int64_t Size;
6931   const Value *SrcValue;
6932   int SrcValueOffset;
6933   unsigned SrcValueAlign;
6934   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset,
6935                               SrcValueAlign);
6936
6937   // Starting off.
6938   Chains.push_back(OriginalChain);
6939   unsigned Depth = 0;
6940
6941   // Look at each chain and determine if it is an alias.  If so, add it to the
6942   // aliases list.  If not, then continue up the chain looking for the next
6943   // candidate.
6944   while (!Chains.empty()) {
6945     SDValue Chain = Chains.back();
6946     Chains.pop_back();
6947
6948     // For TokenFactor nodes, look at each operand and only continue up the
6949     // chain until we find two aliases.  If we've seen two aliases, assume we'll
6950     // find more and revert to original chain since the xform is unlikely to be
6951     // profitable.
6952     //
6953     // FIXME: The depth check could be made to return the last non-aliasing
6954     // chain we found before we hit a tokenfactor rather than the original
6955     // chain.
6956     if (Depth > 6 || Aliases.size() == 2) {
6957       Aliases.clear();
6958       Aliases.push_back(OriginalChain);
6959       break;
6960     }
6961
6962     // Don't bother if we've been before.
6963     if (!Visited.insert(Chain.getNode()))
6964       continue;
6965
6966     switch (Chain.getOpcode()) {
6967     case ISD::EntryToken:
6968       // Entry token is ideal chain operand, but handled in FindBetterChain.
6969       break;
6970
6971     case ISD::LOAD:
6972     case ISD::STORE: {
6973       // Get alias information for Chain.
6974       SDValue OpPtr;
6975       int64_t OpSize;
6976       const Value *OpSrcValue;
6977       int OpSrcValueOffset;
6978       unsigned OpSrcValueAlign;
6979       bool IsOpLoad = FindAliasInfo(Chain.getNode(), OpPtr, OpSize,
6980                                     OpSrcValue, OpSrcValueOffset,
6981                                     OpSrcValueAlign);
6982
6983       // If chain is alias then stop here.
6984       if (!(IsLoad && IsOpLoad) &&
6985           isAlias(Ptr, Size, SrcValue, SrcValueOffset, SrcValueAlign,
6986                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset,
6987                   OpSrcValueAlign)) {
6988         Aliases.push_back(Chain);
6989       } else {
6990         // Look further up the chain.
6991         Chains.push_back(Chain.getOperand(0));
6992         ++Depth;
6993       }
6994       break;
6995     }
6996
6997     case ISD::TokenFactor:
6998       // We have to check each of the operands of the token factor for "small"
6999       // token factors, so we queue them up.  Adding the operands to the queue
7000       // (stack) in reverse order maintains the original order and increases the
7001       // likelihood that getNode will find a matching token factor (CSE.)
7002       if (Chain.getNumOperands() > 16) {
7003         Aliases.push_back(Chain);
7004         break;
7005       }
7006       for (unsigned n = Chain.getNumOperands(); n;)
7007         Chains.push_back(Chain.getOperand(--n));
7008       ++Depth;
7009       break;
7010
7011     default:
7012       // For all other instructions we will just have to take what we can get.
7013       Aliases.push_back(Chain);
7014       break;
7015     }
7016   }
7017 }
7018
7019 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
7020 /// for a better chain (aliasing node.)
7021 SDValue DAGCombiner::FindBetterChain(SDNode *N, SDValue OldChain) {
7022   SmallVector<SDValue, 8> Aliases;  // Ops for replacing token factor.
7023
7024   // Accumulate all the aliases to this node.
7025   GatherAllAliases(N, OldChain, Aliases);
7026
7027   if (Aliases.size() == 0) {
7028     // If no operands then chain to entry token.
7029     return DAG.getEntryNode();
7030   } else if (Aliases.size() == 1) {
7031     // If a single operand then chain to it.  We don't need to revisit it.
7032     return Aliases[0];
7033   }
7034
7035   // Construct a custom tailored token factor.
7036   return DAG.getNode(ISD::TokenFactor, N->getDebugLoc(), MVT::Other,
7037                      &Aliases[0], Aliases.size());
7038 }
7039
7040 // SelectionDAG::Combine - This is the entry point for the file.
7041 //
7042 void SelectionDAG::Combine(CombineLevel Level, AliasAnalysis &AA,
7043                            CodeGenOpt::Level OptLevel) {
7044   /// run - This is the main entry point to this class.
7045   ///
7046   DAGCombiner(*this, AA, OptLevel).Run(Level);
7047 }