lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "dagcombine"
  16 #include "llvm/CodeGen/SelectionDAG.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Target/TargetData.h"
  21 #include "llvm/Target/TargetFrameInfo.h"
  22 #include "llvm/Target/TargetLowering.h"
  23 #include "llvm/Target/TargetMachine.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/SmallPtrSet.h"
  26 #include "llvm/ADT/Statistic.h"
  27 #include "llvm/Support/Compiler.h"
  28 #include "llvm/Support/CommandLine.h"
  29 #include "llvm/Support/Debug.h"
  30 #include "llvm/Support/MathExtras.h"
  31 #include <algorithm>
  32 #include <set>
  33 using namespace llvm;
  34
  35 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  36 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  37 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  38
  39 namespace {
  40   static cl::opt<bool>
  41     CombinerAA("combiner-alias-analysis", cl::Hidden,
  42                cl::desc("Turn on alias analysis during testing"));
  43
  44   static cl::opt<bool>
  45     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  46                cl::desc("Include global information in alias analysis"));
  47
  48 //------------------------------ DAGCombiner ---------------------------------//
  49
  50   class VISIBILITY_HIDDEN DAGCombiner {
  51     SelectionDAG &DAG;
  52     const TargetLowering &TLI;
  53     CombineLevel Level;
  54     bool LegalOperations;
  55     bool LegalTypes;
  56     bool Fast;
  57
  58     // Worklist of all of the nodes that need to be simplified.
  59     std::vector<SDNode*> WorkList;
  60
  61     // AA - Used for DAG load/store alias analysis.
  62     AliasAnalysis &AA;
  63
  64     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  65     /// the instruction to the work lists because they might get more simplified
  66     /// now.
  67     ///
  68     void AddUsersToWorkList(SDNode *N) {
  69       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  70            UI != UE; ++UI)
  71         AddToWorkList(*UI);
  72     }
  73
  74     /// visit - call the node-specific routine that knows how to fold each
  75     /// particular type of node.
  76     SDValue visit(SDNode *N);
  77
  78   public:
  79     /// AddToWorkList - Add to the work list making sure it's instance is at the
  80     /// the back (next to be processed.)
  81     void AddToWorkList(SDNode *N) {
  82       removeFromWorkList(N);
  83       WorkList.push_back(N);
  84     }
  85
  86     /// removeFromWorkList - remove all instances of N from the worklist.
  87     ///
  88     void removeFromWorkList(SDNode *N) {
  89       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  90                      WorkList.end());
  91     }
  92
  93     SDValue CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
  94                         bool AddTo = true);
  95
  96     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true) {
  97       return CombineTo(N, &Res, 1, AddTo);
  98     }
  99
 100     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1,
 101                         bool AddTo = true) {
 102       SDValue To[] = { Res0, Res1 };
 103       return CombineTo(N, To, 2, AddTo);
 104     }
 105
 106     void CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO);
 107
 108   private:
 109
 110     /// SimplifyDemandedBits - Check the specified integer node value to see if
 111     /// it can be simplified or if things it uses can be simplified by bit
 112     /// propagation.  If so, return true.
 113     bool SimplifyDemandedBits(SDValue Op) {
 114       APInt Demanded = APInt::getAllOnesValue(Op.getValueSizeInBits());
 115       return SimplifyDemandedBits(Op, Demanded);
 116     }
 117
 118     bool SimplifyDemandedBits(SDValue Op, const APInt &Demanded);
 119
 120     bool CombineToPreIndexedLoadStore(SDNode *N);
 121     bool CombineToPostIndexedLoadStore(SDNode *N);
 122
 123
 124     /// combine - call the node-specific routine that knows how to fold each
 125     /// particular type of node. If that doesn't do anything, try the
 126     /// target-specific DAG combines.
 127     SDValue combine(SDNode *N);
 128
 129     // Visitation implementation - Implement dag node combining for different
 130     // node types.  The semantics are as follows:
 131     // Return Value:
 132     //   SDValue.getNode() == 0 - No change was made
 133     //   SDValue.getNode() == N - N was replaced, is dead and has been handled.
 134     //   otherwise              - N should be replaced by the returned Operand.
 135     //
 136     SDValue visitTokenFactor(SDNode *N);
 137     SDValue visitMERGE_VALUES(SDNode *N);
 138     SDValue visitADD(SDNode *N);
 139     SDValue visitSUB(SDNode *N);
 140     SDValue visitADDC(SDNode *N);
 141     SDValue visitADDE(SDNode *N);
 142     SDValue visitMUL(SDNode *N);
 143     SDValue visitSDIV(SDNode *N);
 144     SDValue visitUDIV(SDNode *N);
 145     SDValue visitSREM(SDNode *N);
 146     SDValue visitUREM(SDNode *N);
 147     SDValue visitMULHU(SDNode *N);
 148     SDValue visitMULHS(SDNode *N);
 149     SDValue visitSMUL_LOHI(SDNode *N);
 150     SDValue visitUMUL_LOHI(SDNode *N);
 151     SDValue visitSDIVREM(SDNode *N);
 152     SDValue visitUDIVREM(SDNode *N);
 153     SDValue visitAND(SDNode *N);
 154     SDValue visitOR(SDNode *N);
 155     SDValue visitXOR(SDNode *N);
 156     SDValue SimplifyVBinOp(SDNode *N);
 157     SDValue visitSHL(SDNode *N);
 158     SDValue visitSRA(SDNode *N);
 159     SDValue visitSRL(SDNode *N);
 160     SDValue visitCTLZ(SDNode *N);
 161     SDValue visitCTTZ(SDNode *N);
 162     SDValue visitCTPOP(SDNode *N);
 163     SDValue visitSELECT(SDNode *N);
 164     SDValue visitSELECT_CC(SDNode *N);
 165     SDValue visitSETCC(SDNode *N);
 166     SDValue visitSIGN_EXTEND(SDNode *N);
 167     SDValue visitZERO_EXTEND(SDNode *N);
 168     SDValue visitANY_EXTEND(SDNode *N);
 169     SDValue visitSIGN_EXTEND_INREG(SDNode *N);
 170     SDValue visitTRUNCATE(SDNode *N);
 171     SDValue visitBIT_CONVERT(SDNode *N);
 172     SDValue visitBUILD_PAIR(SDNode *N);
 173     SDValue visitFADD(SDNode *N);
 174     SDValue visitFSUB(SDNode *N);
 175     SDValue visitFMUL(SDNode *N);
 176     SDValue visitFDIV(SDNode *N);
 177     SDValue visitFREM(SDNode *N);
 178     SDValue visitFCOPYSIGN(SDNode *N);
 179     SDValue visitSINT_TO_FP(SDNode *N);
 180     SDValue visitUINT_TO_FP(SDNode *N);
 181     SDValue visitFP_TO_SINT(SDNode *N);
 182     SDValue visitFP_TO_UINT(SDNode *N);
 183     SDValue visitFP_ROUND(SDNode *N);
 184     SDValue visitFP_ROUND_INREG(SDNode *N);
 185     SDValue visitFP_EXTEND(SDNode *N);
 186     SDValue visitFNEG(SDNode *N);
 187     SDValue visitFABS(SDNode *N);
 188     SDValue visitBRCOND(SDNode *N);
 189     SDValue visitBR_CC(SDNode *N);
 190     SDValue visitLOAD(SDNode *N);
 191     SDValue visitSTORE(SDNode *N);
 192     SDValue visitINSERT_VECTOR_ELT(SDNode *N);
 193     SDValue visitEXTRACT_VECTOR_ELT(SDNode *N);
 194     SDValue visitBUILD_VECTOR(SDNode *N);
 195     SDValue visitCONCAT_VECTORS(SDNode *N);
 196     SDValue visitVECTOR_SHUFFLE(SDNode *N);
 197
 198     SDValue XformToShuffleWithZero(SDNode *N);
 199     SDValue ReassociateOps(unsigned Opc, DebugLoc DL, SDValue LHS, SDValue RHS);
 200
 201     SDValue visitShiftByConstant(SDNode *N, unsigned Amt);
 202
 203     bool SimplifySelectOps(SDNode *SELECT, SDValue LHS, SDValue RHS);
 204     SDValue SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 205     SDValue SimplifySelect(SDValue N0, SDValue N1, SDValue N2);
 206     SDValue SimplifySelectCC(SDValue N0, SDValue N1, SDValue N2,
 207                                SDValue N3, ISD::CondCode CC,
 208                                bool NotExtCompare = false);
 209     SDValue SimplifySetCC(MVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
 210                           bool foldBooleans = true);
 211     SDValue SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 212                                          unsigned HiOp);
 213     SDValue CombineConsecutiveLoads(SDNode *N, MVT VT);
 214     SDValue ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT);
 215     SDValue BuildSDIV(SDNode *N);
 216     SDValue BuildUDIV(SDNode *N);
 217     SDNode *MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL);
 218     SDValue ReduceLoadWidth(SDNode *N);
 219
 220     SDValue GetDemandedBits(SDValue V, const APInt &Mask);
 221
 222     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 223     /// looking for aliasing nodes and adding them to the Aliases vector.
 224     void GatherAllAliases(SDNode *N, SDValue OriginalChain,
 225                           SmallVector<SDValue, 8> &Aliases);
 226
 227     /// isAlias - Return true if there is any possibility that the two addresses
 228     /// overlap.
 229     bool isAlias(SDValue Ptr1, int64_t Size1,
 230                  const Value *SrcValue1, int SrcValueOffset1,
 231                  SDValue Ptr2, int64_t Size2,
 232                  const Value *SrcValue2, int SrcValueOffset2);
 233
 234     /// FindAliasInfo - Extracts the relevant alias information from the memory
 235     /// node.  Returns true if the operand was a load.
 236     bool FindAliasInfo(SDNode *N,
 237                        SDValue &Ptr, int64_t &Size,
 238                        const Value *&SrcValue, int &SrcValueOffset);
 239
 240     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 241     /// looking for a better chain (aliasing node.)
 242     SDValue FindBetterChain(SDNode *N, SDValue Chain);
 243
 244 public:
 245     DAGCombiner(SelectionDAG &D, AliasAnalysis &A, bool fast)
 246       : DAG(D),
 247         TLI(D.getTargetLoweringInfo()),
 248         Level(Unrestricted),
 249         LegalOperations(false),
 250         LegalTypes(false),
 251         Fast(fast),
 252         AA(A) {}
 253
 254     /// Run - runs the dag combiner on all nodes in the work list
 255     void Run(CombineLevel AtLevel);
 256   };
 257 }
 258
 259
 260 namespace {
 261 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 262 /// nodes from the worklist.
 263 class VISIBILITY_HIDDEN WorkListRemover :
 264   public SelectionDAG::DAGUpdateListener {
 265   DAGCombiner &DC;
 266 public:
 267   explicit WorkListRemover(DAGCombiner &dc) : DC(dc) {}
 268
 269   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 270     DC.removeFromWorkList(N);
 271   }
 272
 273   virtual void NodeUpdated(SDNode *N) {
 274     // Ignore updates.
 275   }
 276 };
 277 }
 278
 279 //===----------------------------------------------------------------------===//
 280 //  TargetLowering::DAGCombinerInfo implementation
 281 //===----------------------------------------------------------------------===//
 282
 283 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 284   ((DAGCombiner*)DC)->AddToWorkList(N);
 285 }
 286
 287 SDValue TargetLowering::DAGCombinerInfo::
 288 CombineTo(SDNode *N, const std::vector<SDValue> &To) {
 289   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 290 }
 291
 292 SDValue TargetLowering::DAGCombinerInfo::
 293 CombineTo(SDNode *N, SDValue Res) {
 294   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 295 }
 296
 297
 298 SDValue TargetLowering::DAGCombinerInfo::
 299 CombineTo(SDNode *N, SDValue Res0, SDValue Res1) {
 300   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 301 }
 302
 303 void TargetLowering::DAGCombinerInfo::
 304 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 305   return ((DAGCombiner*)DC)->CommitTargetLoweringOpt(TLO);
 306 }
 307
 308 //===----------------------------------------------------------------------===//
 309 // Helper Functions
 310 //===----------------------------------------------------------------------===//
 311
 312 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 313 /// specified expression for the same cost as the expression itself, or 2 if we
 314 /// can compute the negated form more cheaply than the expression itself.
 315 static char isNegatibleForFree(SDValue Op, bool LegalOperations,
 316                                unsigned Depth = 0) {
 317   // No compile time optimizations on this type.
 318   if (Op.getValueType() == MVT::ppcf128)
 319     return 0;
 320
 321   // fneg is removable even if it has multiple uses.
 322   if (Op.getOpcode() == ISD::FNEG) return 2;
 323
 324   // Don't allow anything with multiple uses.
 325   if (!Op.hasOneUse()) return 0;
 326
 327   // Don't recurse exponentially.
 328   if (Depth > 6) return 0;
 329
 330   switch (Op.getOpcode()) {
 331   default: return false;
 332   case ISD::ConstantFP:
 333     // Don't invert constant FP values after legalize.  The negated constant
 334     // isn't necessarily legal.
 335     return LegalOperations ? 0 : 1;
 336   case ISD::FADD:
 337     // FIXME: determine better conditions for this xform.
 338     if (!UnsafeFPMath) return 0;
 339
 340     // -(A+B) -> -A - B
 341     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 342       return V;
 343     // -(A+B) -> -B - A
 344     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 345   case ISD::FSUB:
 346     // We can't turn -(A-B) into B-A when we honor signed zeros.
 347     if (!UnsafeFPMath) return 0;
 348
 349     // -(A-B) -> B-A
 350     return 1;
 351
 352   case ISD::FMUL:
 353   case ISD::FDIV:
 354     if (HonorSignDependentRoundingFPMath()) return 0;
 355
 356     // -(X*Y) -> (-X * Y) or (X*-Y)
 357     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 358       return V;
 359
 360     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 361
 362   case ISD::FP_EXTEND:
 363   case ISD::FP_ROUND:
 364   case ISD::FSIN:
 365     return isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1);
 366   }
 367 }
 368
 369 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 370 /// returns the newly negated expression.
 371 static SDValue GetNegatedExpression(SDValue Op, SelectionDAG &DAG,
 372                                     bool LegalOperations, unsigned Depth = 0) {
 373   // fneg is removable even if it has multiple uses.
 374   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 375
 376   // Don't allow anything with multiple uses.
 377   assert(Op.hasOneUse() && "Unknown reuse!");
 378
 379   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 380   switch (Op.getOpcode()) {
 381   default: assert(0 && "Unknown code");
 382   case ISD::ConstantFP: {
 383     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 384     V.changeSign();
 385     return DAG.getConstantFP(V, Op.getValueType());
 386   }
 387   case ISD::FADD:
 388     // FIXME: determine better conditions for this xform.
 389     assert(UnsafeFPMath);
 390
 391     // -(A+B) -> -A - B
 392     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 393       return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 394                          GetNegatedExpression(Op.getOperand(0), DAG,
 395                                               LegalOperations, Depth+1),
 396                          Op.getOperand(1));
 397     // -(A+B) -> -B - A
 398     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 399                        GetNegatedExpression(Op.getOperand(1), DAG,
 400                                             LegalOperations, Depth+1),
 401                        Op.getOperand(0));
 402   case ISD::FSUB:
 403     // We can't turn -(A-B) into B-A when we honor signed zeros.
 404     assert(UnsafeFPMath);
 405
 406     // -(0-B) -> B
 407     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 408       if (N0CFP->getValueAPF().isZero())
 409         return Op.getOperand(1);
 410
 411     // -(A-B) -> B-A
 412     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 413                        Op.getOperand(1), Op.getOperand(0));
 414
 415   case ISD::FMUL:
 416   case ISD::FDIV:
 417     assert(!HonorSignDependentRoundingFPMath());
 418
 419     // -(X*Y) -> -X * Y
 420     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 421       return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 422                          GetNegatedExpression(Op.getOperand(0), DAG,
 423                                               LegalOperations, Depth+1),
 424                          Op.getOperand(1));
 425
 426     // -(X*Y) -> X * -Y
 427     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 428                        Op.getOperand(0),
 429                        GetNegatedExpression(Op.getOperand(1), DAG,
 430                                             LegalOperations, Depth+1));
 431
 432   case ISD::FP_EXTEND:
 433   case ISD::FSIN:
 434     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 435                        GetNegatedExpression(Op.getOperand(0), DAG,
 436                                             LegalOperations, Depth+1));
 437   case ISD::FP_ROUND:
 438       return DAG.getNode(ISD::FP_ROUND, Op.getDebugLoc(), Op.getValueType(),
 439                          GetNegatedExpression(Op.getOperand(0), DAG,
 440                                               LegalOperations, Depth+1),
 441                          Op.getOperand(1));
 442   }
 443 }
 444
 445
 446 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 447 // that selects between the values 1 and 0, making it equivalent to a setcc.
 448 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 449 // nodes based on the type of node we are checking.  This simplifies life a
 450 // bit for the callers.
 451 static bool isSetCCEquivalent(SDValue N, SDValue &LHS, SDValue &RHS,
 452                               SDValue &CC) {
 453   if (N.getOpcode() == ISD::SETCC) {
 454     LHS = N.getOperand(0);
 455     RHS = N.getOperand(1);
 456     CC  = N.getOperand(2);
 457     return true;
 458   }
 459   if (N.getOpcode() == ISD::SELECT_CC &&
 460       N.getOperand(2).getOpcode() == ISD::Constant &&
 461       N.getOperand(3).getOpcode() == ISD::Constant &&
 462       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 463       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 464     LHS = N.getOperand(0);
 465     RHS = N.getOperand(1);
 466     CC  = N.getOperand(4);
 467     return true;
 468   }
 469   return false;
 470 }
 471
 472 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 473 // one use.  If this is true, it allows the users to invert the operation for
 474 // free when it is profitable to do so.
 475 static bool isOneUseSetCC(SDValue N) {
 476   SDValue N0, N1, N2;
 477   if (isSetCCEquivalent(N, N0, N1, N2) && N.getNode()->hasOneUse())
 478     return true;
 479   return false;
 480 }
 481
 482 SDValue DAGCombiner::ReassociateOps(unsigned Opc, DebugLoc DL,
 483                                     SDValue N0, SDValue N1) {
 484   MVT VT = N0.getValueType();
 485   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 486     if (isa<ConstantSDNode>(N1)) {
 487       // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 488       SDValue OpNode =
 489         DAG.FoldConstantArithmetic(Opc, VT,
 490                                    cast<ConstantSDNode>(N0.getOperand(1)),
 491                                    cast<ConstantSDNode>(N1));
 492       return DAG.getNode(Opc, DL, VT, N0.getOperand(0), OpNode);
 493     } else if (N0.hasOneUse()) {
 494       // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 495       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 496                                    N0.getOperand(0), N1);
 497       AddToWorkList(OpNode.getNode());
 498       return DAG.getNode(Opc, DL, VT, OpNode, N0.getOperand(1));
 499     }
 500   }
 501
 502   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 503     if (isa<ConstantSDNode>(N0)) {
 504       // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 505       SDValue OpNode =
 506         DAG.FoldConstantArithmetic(Opc, VT,
 507                                    cast<ConstantSDNode>(N1.getOperand(1)),
 508                                    cast<ConstantSDNode>(N0));
 509       return DAG.getNode(Opc, DL, VT, N1.getOperand(0), OpNode);
 510     } else if (N1.hasOneUse()) {
 511       // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 512       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 513                                    N1.getOperand(0), N0);
 514       AddToWorkList(OpNode.getNode());
 515       return DAG.getNode(Opc, DL, VT, OpNode, N1.getOperand(1));
 516     }
 517   }
 518
 519   return SDValue();
 520 }
 521
 522 SDValue DAGCombiner::CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 523                                bool AddTo) {
 524   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 525   ++NodesCombined;
 526   DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 527   DOUT << "\nWith: "; DEBUG(To[0].getNode()->dump(&DAG));
 528   DOUT << " and " << NumTo-1 << " other values\n";
 529   DEBUG(for (unsigned i = 0, e = NumTo; i != e; ++i)
 530           assert(N->getValueType(i) == To[i].getValueType() &&
 531                  "Cannot combine value to value of different type!"));
 532   WorkListRemover DeadNodes(*this);
 533   DAG.ReplaceAllUsesWith(N, To, &DeadNodes);
 534
 535   if (AddTo) {
 536     // Push the new nodes and any users onto the worklist
 537     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 538       AddToWorkList(To[i].getNode());
 539       AddUsersToWorkList(To[i].getNode());
 540     }
 541   }
 542
 543   // Finally, if the node is now dead, remove it from the graph.  The node
 544   // may not be dead if the replacement process recursively simplified to
 545   // something else needing this node.
 546   if (N->use_empty()) {
 547     // Nodes can be reintroduced into the worklist.  Make sure we do not
 548     // process a node that has been replaced.
 549     removeFromWorkList(N);
 550
 551     // Finally, since the node is now dead, remove it from the graph.
 552     DAG.DeleteNode(N);
 553   }
 554   return SDValue(N, 0);
 555 }
 556
 557 void
 558 DAGCombiner::CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &
 559                                                                           TLO) {
 560   // Replace all uses.  If any nodes become isomorphic to other nodes and
 561   // are deleted, make sure to remove them from our worklist.
 562   WorkListRemover DeadNodes(*this);
 563   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 564
 565   // Push the new node and any (possibly new) users onto the worklist.
 566   AddToWorkList(TLO.New.getNode());
 567   AddUsersToWorkList(TLO.New.getNode());
 568
 569   // Finally, if the node is now dead, remove it from the graph.  The node
 570   // may not be dead if the replacement process recursively simplified to
 571   // something else needing this node.
 572   if (TLO.Old.getNode()->use_empty()) {
 573     removeFromWorkList(TLO.Old.getNode());
 574
 575     // If the operands of this node are only used by the node, they will now
 576     // be dead.  Make sure to visit them first to delete dead nodes early.
 577     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands(); i != e; ++i)
 578       if (TLO.Old.getNode()->getOperand(i).getNode()->hasOneUse())
 579         AddToWorkList(TLO.Old.getNode()->getOperand(i).getNode());
 580
 581     DAG.DeleteNode(TLO.Old.getNode());
 582   }
 583 }
 584
 585 /// SimplifyDemandedBits - Check the specified integer node value to see if
 586 /// it can be simplified or if things it uses can be simplified by bit
 587 /// propagation.  If so, return true.
 588 bool DAGCombiner::SimplifyDemandedBits(SDValue Op, const APInt &Demanded) {
 589   TargetLowering::TargetLoweringOpt TLO(DAG);
 590   APInt KnownZero, KnownOne;
 591   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 592     return false;
 593
 594   // Revisit the node.
 595   AddToWorkList(Op.getNode());
 596
 597   // Replace the old value with the new one.
 598   ++NodesCombined;
 599   DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.getNode()->dump(&DAG));
 600   DOUT << "\nWith: "; DEBUG(TLO.New.getNode()->dump(&DAG));
 601   DOUT << '\n';
 602
 603   CommitTargetLoweringOpt(TLO);
 604   return true;
 605 }
 606
 607 //===----------------------------------------------------------------------===//
 608 //  Main DAG Combiner implementation
 609 //===----------------------------------------------------------------------===//
 610
 611 void DAGCombiner::Run(CombineLevel AtLevel) {
 612   // set the instance variables, so that the various visit routines may use it.
 613   Level = AtLevel;
 614   LegalOperations = Level >= NoIllegalOperations;
 615   LegalTypes = Level >= NoIllegalTypes;
 616
 617   // Add all the dag nodes to the worklist.
 618   WorkList.reserve(DAG.allnodes_size());
 619   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 620        E = DAG.allnodes_end(); I != E; ++I)
 621     WorkList.push_back(I);
 622
 623   // Create a dummy node (which is not added to allnodes), that adds a reference
 624   // to the root node, preventing it from being deleted, and tracking any
 625   // changes of the root.
 626   HandleSDNode Dummy(DAG.getRoot());
 627
 628   // The root of the dag may dangle to deleted nodes until the dag combiner is
 629   // done.  Set it to null to avoid confusion.
 630   DAG.setRoot(SDValue());
 631
 632   // while the worklist isn't empty, inspect the node on the end of it and
 633   // try and combine it.
 634   while (!WorkList.empty()) {
 635     SDNode *N = WorkList.back();
 636     WorkList.pop_back();
 637
 638     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 639     // N is deleted from the DAG, since they too may now be dead or may have a
 640     // reduced number of uses, allowing other xforms.
 641     if (N->use_empty() && N != &Dummy) {
 642       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 643         AddToWorkList(N->getOperand(i).getNode());
 644
 645       DAG.DeleteNode(N);
 646       continue;
 647     }
 648
 649     SDValue RV = combine(N);
 650
 651     if (RV.getNode() == 0)
 652       continue;
 653
 654     ++NodesCombined;
 655
 656     // If we get back the same node we passed in, rather than a new node or
 657     // zero, we know that the node must have defined multiple values and
 658     // CombineTo was used.  Since CombineTo takes care of the worklist
 659     // mechanics for us, we have no work to do in this case.
 660     if (RV.getNode() == N)
 661       continue;
 662
 663     assert(N->getOpcode() != ISD::DELETED_NODE &&
 664            RV.getNode()->getOpcode() != ISD::DELETED_NODE &&
 665            "Node was deleted but visit returned new node!");
 666
 667     DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 668     DOUT << "\nWith: "; DEBUG(RV.getNode()->dump(&DAG));
 669     DOUT << '\n';
 670     WorkListRemover DeadNodes(*this);
 671     if (N->getNumValues() == RV.getNode()->getNumValues())
 672       DAG.ReplaceAllUsesWith(N, RV.getNode(), &DeadNodes);
 673     else {
 674       assert(N->getValueType(0) == RV.getValueType() &&
 675              N->getNumValues() == 1 && "Type mismatch");
 676       SDValue OpV = RV;
 677       DAG.ReplaceAllUsesWith(N, &OpV, &DeadNodes);
 678     }
 679
 680     // Push the new node and any users onto the worklist
 681     AddToWorkList(RV.getNode());
 682     AddUsersToWorkList(RV.getNode());
 683
 684     // Add any uses of the old node to the worklist in case this node is the
 685     // last one that uses them.  They may become dead after this node is
 686     // deleted.
 687     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 688       AddToWorkList(N->getOperand(i).getNode());
 689
 690     // Finally, if the node is now dead, remove it from the graph.  The node
 691     // may not be dead if the replacement process recursively simplified to
 692     // something else needing this node.
 693     if (N->use_empty()) {
 694       // Nodes can be reintroduced into the worklist.  Make sure we do not
 695       // process a node that has been replaced.
 696       removeFromWorkList(N);
 697
 698       // Finally, since the node is now dead, remove it from the graph.
 699       DAG.DeleteNode(N);
 700     }
 701   }
 702
 703   // If the root changed (e.g. it was a dead load, update the root).
 704   DAG.setRoot(Dummy.getValue());
 705 }
 706
 707 SDValue DAGCombiner::visit(SDNode *N) {
 708   switch(N->getOpcode()) {
 709   default: break;
 710   case ISD::TokenFactor:        return visitTokenFactor(N);
 711   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
 712   case ISD::ADD:                return visitADD(N);
 713   case ISD::SUB:                return visitSUB(N);
 714   case ISD::ADDC:               return visitADDC(N);
 715   case ISD::ADDE:               return visitADDE(N);
 716   case ISD::MUL:                return visitMUL(N);
 717   case ISD::SDIV:               return visitSDIV(N);
 718   case ISD::UDIV:               return visitUDIV(N);
 719   case ISD::SREM:               return visitSREM(N);
 720   case ISD::UREM:               return visitUREM(N);
 721   case ISD::MULHU:              return visitMULHU(N);
 722   case ISD::MULHS:              return visitMULHS(N);
 723   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 724   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 725   case ISD::SDIVREM:            return visitSDIVREM(N);
 726   case ISD::UDIVREM:            return visitUDIVREM(N);
 727   case ISD::AND:                return visitAND(N);
 728   case ISD::OR:                 return visitOR(N);
 729   case ISD::XOR:                return visitXOR(N);
 730   case ISD::SHL:                return visitSHL(N);
 731   case ISD::SRA:                return visitSRA(N);
 732   case ISD::SRL:                return visitSRL(N);
 733   case ISD::CTLZ:               return visitCTLZ(N);
 734   case ISD::CTTZ:               return visitCTTZ(N);
 735   case ISD::CTPOP:              return visitCTPOP(N);
 736   case ISD::SELECT:             return visitSELECT(N);
 737   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 738   case ISD::SETCC:              return visitSETCC(N);
 739   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 740   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 741   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 742   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 743   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 744   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 745   case ISD::BUILD_PAIR:         return visitBUILD_PAIR(N);
 746   case ISD::FADD:               return visitFADD(N);
 747   case ISD::FSUB:               return visitFSUB(N);
 748   case ISD::FMUL:               return visitFMUL(N);
 749   case ISD::FDIV:               return visitFDIV(N);
 750   case ISD::FREM:               return visitFREM(N);
 751   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 752   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 753   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 754   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 755   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 756   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 757   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 758   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 759   case ISD::FNEG:               return visitFNEG(N);
 760   case ISD::FABS:               return visitFABS(N);
 761   case ISD::BRCOND:             return visitBRCOND(N);
 762   case ISD::BR_CC:              return visitBR_CC(N);
 763   case ISD::LOAD:               return visitLOAD(N);
 764   case ISD::STORE:              return visitSTORE(N);
 765   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 766   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 767   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 768   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 769   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 770   }
 771   return SDValue();
 772 }
 773
 774 SDValue DAGCombiner::combine(SDNode *N) {
 775   SDValue RV = visit(N);
 776
 777   // If nothing happened, try a target-specific DAG combine.
 778   if (RV.getNode() == 0) {
 779     assert(N->getOpcode() != ISD::DELETED_NODE &&
 780            "Node was deleted but visit returned NULL!");
 781
 782     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 783         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 784
 785       // Expose the DAG combiner to the target combiner impls.
 786       TargetLowering::DAGCombinerInfo
 787         DagCombineInfo(DAG, Level == Unrestricted, false, this);
 788
 789       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 790     }
 791   }
 792
 793   // If N is a commutative binary node, try commuting it to enable more
 794   // sdisel CSE.
 795   if (RV.getNode() == 0 &&
 796       SelectionDAG::isCommutativeBinOp(N->getOpcode()) &&
 797       N->getNumValues() == 1) {
 798     SDValue N0 = N->getOperand(0);
 799     SDValue N1 = N->getOperand(1);
 800
 801     // Constant operands are canonicalized to RHS.
 802     if (isa<ConstantSDNode>(N0) || !isa<ConstantSDNode>(N1)) {
 803       SDValue Ops[] = { N1, N0 };
 804       SDNode *CSENode = DAG.getNodeIfExists(N->getOpcode(), N->getVTList(),
 805                                             Ops, 2);
 806       if (CSENode)
 807         return SDValue(CSENode, 0);
 808     }
 809   }
 810
 811   return RV;
 812 }
 813
 814 /// getInputChainForNode - Given a node, return its input chain if it has one,
 815 /// otherwise return a null sd operand.
 816 static SDValue getInputChainForNode(SDNode *N) {
 817   if (unsigned NumOps = N->getNumOperands()) {
 818     if (N->getOperand(0).getValueType() == MVT::Other)
 819       return N->getOperand(0);
 820     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 821       return N->getOperand(NumOps-1);
 822     for (unsigned i = 1; i < NumOps-1; ++i)
 823       if (N->getOperand(i).getValueType() == MVT::Other)
 824         return N->getOperand(i);
 825   }
 826   return SDValue();
 827 }
 828
 829 SDValue DAGCombiner::visitTokenFactor(SDNode *N) {
 830   // If N has two operands, where one has an input chain equal to the other,
 831   // the 'other' chain is redundant.
 832   if (N->getNumOperands() == 2) {
 833     if (getInputChainForNode(N->getOperand(0).getNode()) == N->getOperand(1))
 834       return N->getOperand(0);
 835     if (getInputChainForNode(N->getOperand(1).getNode()) == N->getOperand(0))
 836       return N->getOperand(1);
 837   }
 838
 839   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 840   SmallVector<SDValue, 8> Ops;    // Ops for replacing token factor.
 841   SmallPtrSet<SDNode*, 16> SeenOps;
 842   bool Changed = false;             // If we should replace this token factor.
 843
 844   // Start out with this token factor.
 845   TFs.push_back(N);
 846
 847   // Iterate through token factors.  The TFs grows when new token factors are
 848   // encountered.
 849   for (unsigned i = 0; i < TFs.size(); ++i) {
 850     SDNode *TF = TFs[i];
 851
 852     // Check each of the operands.
 853     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 854       SDValue Op = TF->getOperand(i);
 855
 856       switch (Op.getOpcode()) {
 857       case ISD::EntryToken:
 858         // Entry tokens don't need to be added to the list. They are
 859         // rededundant.
 860         Changed = true;
 861         break;
 862
 863       case ISD::TokenFactor:
 864         if ((CombinerAA || Op.hasOneUse()) &&
 865             std::find(TFs.begin(), TFs.end(), Op.getNode()) == TFs.end()) {
 866           // Queue up for processing.
 867           TFs.push_back(Op.getNode());
 868           // Clean up in case the token factor is removed.
 869           AddToWorkList(Op.getNode());
 870           Changed = true;
 871           break;
 872         }
 873         // Fall thru
 874
 875       default:
 876         // Only add if it isn't already in the list.
 877         if (SeenOps.insert(Op.getNode()))
 878           Ops.push_back(Op);
 879         else
 880           Changed = true;
 881         break;
 882       }
 883     }
 884   }
 885
 886   SDValue Result;
 887
 888   // If we've change things around then replace token factor.
 889   if (Changed) {
 890     if (Ops.empty()) {
 891       // The entry token is the only possible outcome.
 892       Result = DAG.getEntryNode();
 893     } else {
 894       // New and improved token factor.
 895       Result = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
 896                            MVT::Other, &Ops[0], Ops.size());
 897     }
 898
 899     // Don't add users to work list.
 900     return CombineTo(N, Result, false);
 901   }
 902
 903   return Result;
 904 }
 905
 906 /// MERGE_VALUES can always be eliminated.
 907 SDValue DAGCombiner::visitMERGE_VALUES(SDNode *N) {
 908   WorkListRemover DeadNodes(*this);
 909   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 910     DAG.ReplaceAllUsesOfValueWith(SDValue(N, i), N->getOperand(i),
 911                                   &DeadNodes);
 912   removeFromWorkList(N);
 913   DAG.DeleteNode(N);
 914   return SDValue(N, 0);   // Return N so it doesn't get rechecked!
 915 }
 916
 917 static
 918 SDValue combineShlAddConstant(DebugLoc DL, SDValue N0, SDValue N1,
 919                               SelectionDAG &DAG) {
 920   MVT VT = N0.getValueType();
 921   SDValue N00 = N0.getOperand(0);
 922   SDValue N01 = N0.getOperand(1);
 923   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 924
 925   if (N01C && N00.getOpcode() == ISD::ADD && N00.getNode()->hasOneUse() &&
 926       isa<ConstantSDNode>(N00.getOperand(1))) {
 927     // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 928     N0 = DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
 929                      DAG.getNode(ISD::SHL, N00.getDebugLoc(), VT,
 930                                  N00.getOperand(0), N01),
 931                      DAG.getNode(ISD::SHL, N01.getDebugLoc(), VT,
 932                                  N00.getOperand(1), N01));
 933     return DAG.getNode(ISD::ADD, DL, VT, N0, N1);
 934   }
 935
 936   return SDValue();
 937 }
 938
 939 static
 940 SDValue combineSelectAndUse(SDNode *N, SDValue Slct, SDValue OtherOp,
 941                             SelectionDAG &DAG, const TargetLowering &TLI,
 942                             bool LegalOperations) {
 943   MVT VT = N->getValueType(0);
 944   unsigned Opc = N->getOpcode();
 945   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 946   SDValue LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 947   SDValue RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 948   ISD::CondCode CC = ISD::SETCC_INVALID;
 949
 950   if (isSlctCC) {
 951     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 952   } else {
 953     SDValue CCOp = Slct.getOperand(0);
 954     if (CCOp.getOpcode() == ISD::SETCC)
 955       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 956   }
 957
 958   bool DoXform = false;
 959   bool InvCC = false;
 960   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 961           "Bad input!");
 962
 963   if (LHS.getOpcode() == ISD::Constant &&
 964       cast<ConstantSDNode>(LHS)->isNullValue()) {
 965     DoXform = true;
 966   } else if (CC != ISD::SETCC_INVALID &&
 967              RHS.getOpcode() == ISD::Constant &&
 968              cast<ConstantSDNode>(RHS)->isNullValue()) {
 969     std::swap(LHS, RHS);
 970     SDValue Op0 = Slct.getOperand(0);
 971     MVT OpVT = isSlctCC ? Op0.getValueType() :
 972                           Op0.getOperand(0).getValueType();
 973     bool isInt = OpVT.isInteger();
 974     CC = ISD::getSetCCInverse(CC, isInt);
 975
 976     if (LegalOperations && !TLI.isCondCodeLegal(CC, OpVT))
 977       return SDValue();         // Inverse operator isn't legal.
 978
 979     DoXform = true;
 980     InvCC = true;
 981   }
 982
 983   if (DoXform) {
 984     SDValue Result = DAG.getNode(Opc, RHS.getDebugLoc(), VT, OtherOp, RHS);
 985     if (isSlctCC)
 986       return DAG.getSelectCC(N->getDebugLoc(), OtherOp, Result,
 987                              Slct.getOperand(0), Slct.getOperand(1), CC);
 988     SDValue CCOp = Slct.getOperand(0);
 989     if (InvCC)
 990       CCOp = DAG.getSetCC(Slct.getDebugLoc(), CCOp.getValueType(),
 991                           CCOp.getOperand(0), CCOp.getOperand(1), CC);
 992     return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
 993                        CCOp, OtherOp, Result);
 994   }
 995   return SDValue();
 996 }
 997
 998 SDValue DAGCombiner::visitADD(SDNode *N) {
 999   SDValue N0 = N->getOperand(0);
1000   SDValue N1 = N->getOperand(1);
1001   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1002   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1003   MVT VT = N0.getValueType();
1004
1005   // fold vector ops
1006   if (VT.isVector()) {
1007     SDValue FoldedVOp = SimplifyVBinOp(N);
1008     if (FoldedVOp.getNode()) return FoldedVOp;
1009   }
1010
1011   // fold (add x, undef) -> undef
1012   if (N0.getOpcode() == ISD::UNDEF)
1013     return N0;
1014   if (N1.getOpcode() == ISD::UNDEF)
1015     return N1;
1016   // fold (add c1, c2) -> c1+c2
1017   if (N0C && N1C)
1018     return DAG.FoldConstantArithmetic(ISD::ADD, VT, N0C, N1C);
1019   // canonicalize constant to RHS
1020   if (N0C && !N1C)
1021     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0);
1022   // fold (add x, 0) -> x
1023   if (N1C && N1C->isNullValue())
1024     return N0;
1025   // fold (add Sym, c) -> Sym+c
1026   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1027     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA) && N1C &&
1028         GA->getOpcode() == ISD::GlobalAddress)
1029       return DAG.getGlobalAddress(GA->getGlobal(), VT,
1030                                   GA->getOffset() +
1031                                     (uint64_t)N1C->getSExtValue());
1032   // fold ((c1-A)+c2) -> (c1+c2)-A
1033   if (N1C && N0.getOpcode() == ISD::SUB)
1034     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
1035       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1036                          DAG.getConstant(N1C->getAPIntValue()+
1037                                          N0C->getAPIntValue(), VT),
1038                          N0.getOperand(1));
1039   // reassociate add
1040   SDValue RADD = ReassociateOps(ISD::ADD, N->getDebugLoc(), N0, N1);
1041   if (RADD.getNode() != 0)
1042     return RADD;
1043   // fold ((0-A) + B) -> B-A
1044   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
1045       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
1046     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1, N0.getOperand(1));
1047   // fold (A + (0-B)) -> A-B
1048   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
1049       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
1050     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1.getOperand(1));
1051   // fold (A+(B-A)) -> B
1052   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
1053     return N1.getOperand(0);
1054   // fold ((B-A)+A) -> B
1055   if (N0.getOpcode() == ISD::SUB && N1 == N0.getOperand(1))
1056     return N0.getOperand(0);
1057   // fold (A+(B-(A+C))) to (B-C)
1058   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1059       N0 == N1.getOperand(1).getOperand(0))
1060     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1061                        N1.getOperand(1).getOperand(1));
1062   // fold (A+(B-(C+A))) to (B-C)
1063   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1064       N0 == N1.getOperand(1).getOperand(1))
1065     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1066                        N1.getOperand(1).getOperand(0));
1067   // fold (A+((B-A)+or-C)) to (B+or-C)
1068   if ((N1.getOpcode() == ISD::SUB || N1.getOpcode() == ISD::ADD) &&
1069       N1.getOperand(0).getOpcode() == ISD::SUB &&
1070       N0 == N1.getOperand(0).getOperand(1))
1071     return DAG.getNode(N1.getOpcode(), N->getDebugLoc(), VT,
1072                        N1.getOperand(0).getOperand(0), N1.getOperand(1));
1073
1074   // fold (A-B)+(C-D) to (A+C)-(B+D) when A or C is constant
1075   if (N0.getOpcode() == ISD::SUB && N1.getOpcode() == ISD::SUB) {
1076     SDValue N00 = N0.getOperand(0);
1077     SDValue N01 = N0.getOperand(1);
1078     SDValue N10 = N1.getOperand(0);
1079     SDValue N11 = N1.getOperand(1);
1080
1081     if (isa<ConstantSDNode>(N00) || isa<ConstantSDNode>(N10))
1082       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1083                          DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT, N00, N10),
1084                          DAG.getNode(ISD::ADD, N1.getDebugLoc(), VT, N01, N11));
1085   }
1086
1087   if (!VT.isVector() && SimplifyDemandedBits(SDValue(N, 0)))
1088     return SDValue(N, 0);
1089
1090   // fold (a+b) -> (a|b) iff a and b share no bits.
1091   if (VT.isInteger() && !VT.isVector()) {
1092     APInt LHSZero, LHSOne;
1093     APInt RHSZero, RHSOne;
1094     APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
1095     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1096
1097     if (LHSZero.getBoolValue()) {
1098       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1099
1100       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1101       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1102       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1103           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1104         return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1);
1105     }
1106   }
1107
1108   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1109   if (N0.getOpcode() == ISD::SHL && N0.getNode()->hasOneUse()) {
1110     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N0, N1, DAG);
1111     if (Result.getNode()) return Result;
1112   }
1113   if (N1.getOpcode() == ISD::SHL && N1.getNode()->hasOneUse()) {
1114     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N1, N0, DAG);
1115     if (Result.getNode()) return Result;
1116   }
1117
1118   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
1119   if (N0.getOpcode() == ISD::SELECT && N0.getNode()->hasOneUse()) {
1120     SDValue Result = combineSelectAndUse(N, N0, N1, DAG, TLI, LegalOperations);
1121     if (Result.getNode()) return Result;
1122   }
1123   if (N1.getOpcode() == ISD::SELECT && N1.getNode()->hasOneUse()) {
1124     SDValue Result = combineSelectAndUse(N, N1, N0, DAG, TLI, LegalOperations);
1125     if (Result.getNode()) return Result;
1126   }
1127
1128   return SDValue();
1129 }
1130
1131 SDValue DAGCombiner::visitADDC(SDNode *N) {
1132   SDValue N0 = N->getOperand(0);
1133   SDValue N1 = N->getOperand(1);
1134   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1135   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1136   MVT VT = N0.getValueType();
1137
1138   // If the flag result is dead, turn this into an ADD.
1139   if (N->hasNUsesOfValue(0, 1))
1140     return CombineTo(N, DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0),
1141                      DAG.getNode(ISD::CARRY_FALSE,
1142                                  N->getDebugLoc(), MVT::Flag));
1143
1144   // canonicalize constant to RHS.
1145   if (N0C && !N1C)
1146     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1147
1148   // fold (addc x, 0) -> x + no carry out
1149   if (N1C && N1C->isNullValue())
1150     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE,
1151                                         N->getDebugLoc(), MVT::Flag));
1152
1153   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1154   APInt LHSZero, LHSOne;
1155   APInt RHSZero, RHSOne;
1156   APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
1157   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1158
1159   if (LHSZero.getBoolValue()) {
1160     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1161
1162     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1163     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1164     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1165         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1166       return CombineTo(N, DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1),
1167                        DAG.getNode(ISD::CARRY_FALSE,
1168                                    N->getDebugLoc(), MVT::Flag));
1169   }
1170
1171   return SDValue();
1172 }
1173
1174 SDValue DAGCombiner::visitADDE(SDNode *N) {
1175   SDValue N0 = N->getOperand(0);
1176   SDValue N1 = N->getOperand(1);
1177   SDValue CarryIn = N->getOperand(2);
1178   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1179   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1180
1181   // canonicalize constant to RHS
1182   if (N0C && !N1C)
1183     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(),
1184                        N1, N0, CarryIn);
1185
1186   // fold (adde x, y, false) -> (addc x, y)
1187   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1188     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1189
1190   return SDValue();
1191 }
1192
1193 SDValue DAGCombiner::visitSUB(SDNode *N) {
1194   SDValue N0 = N->getOperand(0);
1195   SDValue N1 = N->getOperand(1);
1196   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1197   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1198   MVT VT = N0.getValueType();
1199
1200   // fold vector ops
1201   if (VT.isVector()) {
1202     SDValue FoldedVOp = SimplifyVBinOp(N);
1203     if (FoldedVOp.getNode()) return FoldedVOp;
1204   }
1205
1206   // fold (sub x, x) -> 0
1207   if (N0 == N1)
1208     return DAG.getConstant(0, N->getValueType(0));
1209   // fold (sub c1, c2) -> c1-c2
1210   if (N0C && N1C)
1211     return DAG.FoldConstantArithmetic(ISD::SUB, VT, N0C, N1C);
1212   // fold (sub x, c) -> (add x, -c)
1213   if (N1C)
1214     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0,
1215                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1216   // fold (A+B)-A -> B
1217   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1218     return N0.getOperand(1);
1219   // fold (A+B)-B -> A
1220   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1221     return N0.getOperand(0);
1222   // fold ((A+(B+or-C))-B) -> A+or-C
1223   if (N0.getOpcode() == ISD::ADD &&
1224       (N0.getOperand(1).getOpcode() == ISD::SUB ||
1225        N0.getOperand(1).getOpcode() == ISD::ADD) &&
1226       N0.getOperand(1).getOperand(0) == N1)
1227     return DAG.getNode(N0.getOperand(1).getOpcode(), N->getDebugLoc(), VT,
1228                        N0.getOperand(0), N0.getOperand(1).getOperand(1));
1229   // fold ((A+(C+B))-B) -> A+C
1230   if (N0.getOpcode() == ISD::ADD &&
1231       N0.getOperand(1).getOpcode() == ISD::ADD &&
1232       N0.getOperand(1).getOperand(1) == N1)
1233     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1234                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1235   // fold ((A-(B-C))-C) -> A-B
1236   if (N0.getOpcode() == ISD::SUB &&
1237       N0.getOperand(1).getOpcode() == ISD::SUB &&
1238       N0.getOperand(1).getOperand(1) == N1)
1239     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1240                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1241   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1242   if (N1.getOpcode() == ISD::SELECT && N1.getNode()->hasOneUse()) {
1243     SDValue Result = combineSelectAndUse(N, N1, N0, DAG, TLI, LegalOperations);
1244     if (Result.getNode()) return Result;
1245   }
1246
1247   // If either operand of a sub is undef, the result is undef
1248   if (N0.getOpcode() == ISD::UNDEF)
1249     return N0;
1250   if (N1.getOpcode() == ISD::UNDEF)
1251     return N1;
1252
1253   // If the relocation model supports it, consider symbol offsets.
1254   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1255     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA)) {
1256       // fold (sub Sym, c) -> Sym-c
1257       if (N1C && GA->getOpcode() == ISD::GlobalAddress)
1258         return DAG.getGlobalAddress(GA->getGlobal(), VT,
1259                                     GA->getOffset() -
1260                                       (uint64_t)N1C->getSExtValue());
1261       // fold (sub Sym+c1, Sym+c2) -> c1-c2
1262       if (GlobalAddressSDNode *GB = dyn_cast<GlobalAddressSDNode>(N1))
1263         if (GA->getGlobal() == GB->getGlobal())
1264           return DAG.getConstant((uint64_t)GA->getOffset() - GB->getOffset(),
1265                                  VT);
1266     }
1267
1268   return SDValue();
1269 }
1270
1271 SDValue DAGCombiner::visitMUL(SDNode *N) {
1272   SDValue N0 = N->getOperand(0);
1273   SDValue N1 = N->getOperand(1);
1274   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1275   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1276   MVT VT = N0.getValueType();
1277
1278   // fold vector ops
1279   if (VT.isVector()) {
1280     SDValue FoldedVOp = SimplifyVBinOp(N);
1281     if (FoldedVOp.getNode()) return FoldedVOp;
1282   }
1283
1284   // fold (mul x, undef) -> 0
1285   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1286     return DAG.getConstant(0, VT);
1287   // fold (mul c1, c2) -> c1*c2
1288   if (N0C && N1C)
1289     return DAG.FoldConstantArithmetic(ISD::MUL, VT, N0C, N1C);
1290   // canonicalize constant to RHS
1291   if (N0C && !N1C)
1292     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT, N1, N0);
1293   // fold (mul x, 0) -> 0
1294   if (N1C && N1C->isNullValue())
1295     return N1;
1296   // fold (mul x, -1) -> 0-x
1297   if (N1C && N1C->isAllOnesValue())
1298     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1299                        DAG.getConstant(0, VT), N0);
1300   // fold (mul x, (1 << c)) -> x << c
1301   if (N1C && N1C->getAPIntValue().isPowerOf2())
1302     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1303                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1304                                        TLI.getShiftAmountTy()));
1305   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1306   if (N1C && isPowerOf2_64(-N1C->getSExtValue()))
1307     // FIXME: If the input is something that is easily negated (e.g. a
1308     // single-use add), we should put the negate there.
1309     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1310                        DAG.getConstant(0, VT),
1311                        DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1312                             DAG.getConstant(Log2_64(-N1C->getSExtValue()),
1313                                             TLI.getShiftAmountTy())));
1314   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1315   if (N1C && N0.getOpcode() == ISD::SHL &&
1316       isa<ConstantSDNode>(N0.getOperand(1))) {
1317     SDValue C3 = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1318                              N1, N0.getOperand(1));
1319     AddToWorkList(C3.getNode());
1320     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1321                        N0.getOperand(0), C3);
1322   }
1323
1324   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1325   // use.
1326   {
1327     SDValue Sh(0,0), Y(0,0);
1328     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1329     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1330         N0.getNode()->hasOneUse()) {
1331       Sh = N0; Y = N1;
1332     } else if (N1.getOpcode() == ISD::SHL &&
1333                isa<ConstantSDNode>(N1.getOperand(1)) &&
1334                N1.getNode()->hasOneUse()) {
1335       Sh = N1; Y = N0;
1336     }
1337
1338     if (Sh.getNode()) {
1339       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1340                                 Sh.getOperand(0), Y);
1341       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1342                          Mul, Sh.getOperand(1));
1343     }
1344   }
1345
1346   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1347   if (N1C && N0.getOpcode() == ISD::ADD && N0.getNode()->hasOneUse() &&
1348       isa<ConstantSDNode>(N0.getOperand(1)))
1349     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1350                        DAG.getNode(ISD::MUL, N0.getDebugLoc(), VT,
1351                                    N0.getOperand(0), N1),
1352                        DAG.getNode(ISD::MUL, N1.getDebugLoc(), VT,
1353                                    N0.getOperand(1), N1));
1354
1355   // reassociate mul
1356   SDValue RMUL = ReassociateOps(ISD::MUL, N->getDebugLoc(), N0, N1);
1357   if (RMUL.getNode() != 0)
1358     return RMUL;
1359
1360   return SDValue();
1361 }
1362
1363 SDValue DAGCombiner::visitSDIV(SDNode *N) {
1364   SDValue N0 = N->getOperand(0);
1365   SDValue N1 = N->getOperand(1);
1366   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1367   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1368   MVT VT = N->getValueType(0);
1369
1370   // fold vector ops
1371   if (VT.isVector()) {
1372     SDValue FoldedVOp = SimplifyVBinOp(N);
1373     if (FoldedVOp.getNode()) return FoldedVOp;
1374   }
1375
1376   // fold (sdiv c1, c2) -> c1/c2
1377   if (N0C && N1C && !N1C->isNullValue())
1378     return DAG.FoldConstantArithmetic(ISD::SDIV, VT, N0C, N1C);
1379   // fold (sdiv X, 1) -> X
1380   if (N1C && N1C->getSExtValue() == 1LL)
1381     return N0;
1382   // fold (sdiv X, -1) -> 0-X
1383   if (N1C && N1C->isAllOnesValue())
1384     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1385                        DAG.getConstant(0, VT), N0);
1386   // If we know the sign bits of both operands are zero, strength reduce to a
1387   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1388   if (!VT.isVector()) {
1389     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1390       return DAG.getNode(ISD::UDIV, N->getDebugLoc(), N1.getValueType(),
1391                          N0, N1);
1392   }
1393   // fold (sdiv X, pow2) -> simple ops after legalize
1394   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap() &&
1395       (isPowerOf2_64(N1C->getSExtValue()) ||
1396        isPowerOf2_64(-N1C->getSExtValue()))) {
1397     // If dividing by powers of two is cheap, then don't perform the following
1398     // fold.
1399     if (TLI.isPow2DivCheap())
1400       return SDValue();
1401
1402     int64_t pow2 = N1C->getSExtValue();
1403     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1404     unsigned lg2 = Log2_64(abs2);
1405
1406     // Splat the sign bit into the register
1407     SDValue SGN = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
1408                               DAG.getConstant(VT.getSizeInBits()-1,
1409                                               TLI.getShiftAmountTy()));
1410     AddToWorkList(SGN.getNode());
1411
1412     // Add (N0 < 0) ? abs2 - 1 : 0;
1413     SDValue SRL = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, SGN,
1414                               DAG.getConstant(VT.getSizeInBits() - lg2,
1415                                               TLI.getShiftAmountTy()));
1416     SDValue ADD = DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, SRL);
1417     AddToWorkList(SRL.getNode());
1418     AddToWorkList(ADD.getNode());    // Divide by pow2
1419     SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, ADD,
1420                               DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1421
1422     // If we're dividing by a positive value, we're done.  Otherwise, we must
1423     // negate the result.
1424     if (pow2 > 0)
1425       return SRA;
1426
1427     AddToWorkList(SRA.getNode());
1428     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1429                        DAG.getConstant(0, VT), SRA);
1430   }
1431
1432   // if integer divide is expensive and we satisfy the requirements, emit an
1433   // alternate sequence.
1434   if (N1C && (N1C->getSExtValue() < -1 || N1C->getSExtValue() > 1) &&
1435       !TLI.isIntDivCheap()) {
1436     SDValue Op = BuildSDIV(N);
1437     if (Op.getNode()) return Op;
1438   }
1439
1440   // undef / X -> 0
1441   if (N0.getOpcode() == ISD::UNDEF)
1442     return DAG.getConstant(0, VT);
1443   // X / undef -> undef
1444   if (N1.getOpcode() == ISD::UNDEF)
1445     return N1;
1446
1447   return SDValue();
1448 }
1449
1450 SDValue DAGCombiner::visitUDIV(SDNode *N) {
1451   SDValue N0 = N->getOperand(0);
1452   SDValue N1 = N->getOperand(1);
1453   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1454   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1455   MVT VT = N->getValueType(0);
1456
1457   // fold vector ops
1458   if (VT.isVector()) {
1459     SDValue FoldedVOp = SimplifyVBinOp(N);
1460     if (FoldedVOp.getNode()) return FoldedVOp;
1461   }
1462
1463   // fold (udiv c1, c2) -> c1/c2
1464   if (N0C && N1C && !N1C->isNullValue())
1465     return DAG.FoldConstantArithmetic(ISD::UDIV, VT, N0C, N1C);
1466   // fold (udiv x, (1 << c)) -> x >>u c
1467   if (N1C && N1C->getAPIntValue().isPowerOf2())
1468     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
1469                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1470                                        TLI.getShiftAmountTy()));
1471   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1472   if (N1.getOpcode() == ISD::SHL) {
1473     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1474       if (SHC->getAPIntValue().isPowerOf2()) {
1475         MVT ADDVT = N1.getOperand(1).getValueType();
1476         SDValue Add = DAG.getNode(ISD::ADD, N->getDebugLoc(), ADDVT,
1477                                   N1.getOperand(1),
1478                                   DAG.getConstant(SHC->getAPIntValue()
1479                                                                   .logBase2(),
1480                                                   ADDVT));
1481         AddToWorkList(Add.getNode());
1482         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, Add);
1483       }
1484     }
1485   }
1486   // fold (udiv x, c) -> alternate
1487   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1488     SDValue Op = BuildUDIV(N);
1489     if (Op.getNode()) return Op;
1490   }
1491
1492   // undef / X -> 0
1493   if (N0.getOpcode() == ISD::UNDEF)
1494     return DAG.getConstant(0, VT);
1495   // X / undef -> undef
1496   if (N1.getOpcode() == ISD::UNDEF)
1497     return N1;
1498
1499   return SDValue();
1500 }
1501
1502 SDValue DAGCombiner::visitSREM(SDNode *N) {
1503   SDValue N0 = N->getOperand(0);
1504   SDValue N1 = N->getOperand(1);
1505   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1506   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1507   MVT VT = N->getValueType(0);
1508
1509   // fold (srem c1, c2) -> c1%c2
1510   if (N0C && N1C && !N1C->isNullValue())
1511     return DAG.FoldConstantArithmetic(ISD::SREM, VT, N0C, N1C);
1512   // If we know the sign bits of both operands are zero, strength reduce to a
1513   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1514   if (!VT.isVector()) {
1515     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1516       return DAG.getNode(ISD::UREM, N->getDebugLoc(), VT, N0, N1);
1517   }
1518
1519   // If X/C can be simplified by the division-by-constant logic, lower
1520   // X%C to the equivalent of X-X/C*C.
1521   if (N1C && !N1C->isNullValue()) {
1522     SDValue Div = DAG.getNode(ISD::SDIV, N->getDebugLoc(), VT, N0, N1);
1523     AddToWorkList(Div.getNode());
1524     SDValue OptimizedDiv = combine(Div.getNode());
1525     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1526       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1527                                 OptimizedDiv, N1);
1528       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1529       AddToWorkList(Mul.getNode());
1530       return Sub;
1531     }
1532   }
1533
1534   // undef % X -> 0
1535   if (N0.getOpcode() == ISD::UNDEF)
1536     return DAG.getConstant(0, VT);
1537   // X % undef -> undef
1538   if (N1.getOpcode() == ISD::UNDEF)
1539     return N1;
1540
1541   return SDValue();
1542 }
1543
1544 SDValue DAGCombiner::visitUREM(SDNode *N) {
1545   SDValue N0 = N->getOperand(0);
1546   SDValue N1 = N->getOperand(1);
1547   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1548   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1549   MVT VT = N->getValueType(0);
1550
1551   // fold (urem c1, c2) -> c1%c2
1552   if (N0C && N1C && !N1C->isNullValue())
1553     return DAG.FoldConstantArithmetic(ISD::UREM, VT, N0C, N1C);
1554   // fold (urem x, pow2) -> (and x, pow2-1)
1555   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
1556     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0,
1557                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
1558   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1559   if (N1.getOpcode() == ISD::SHL) {
1560     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1561       if (SHC->getAPIntValue().isPowerOf2()) {
1562         SDValue Add =
1563           DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1,
1564                  DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()),
1565                                  VT));
1566         AddToWorkList(Add.getNode());
1567         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, Add);
1568       }
1569     }
1570   }
1571
1572   // If X/C can be simplified by the division-by-constant logic, lower
1573   // X%C to the equivalent of X-X/C*C.
1574   if (N1C && !N1C->isNullValue()) {
1575     SDValue Div = DAG.getNode(ISD::UDIV, N->getDebugLoc(), VT, N0, N1);
1576     AddToWorkList(Div.getNode());
1577     SDValue OptimizedDiv = combine(Div.getNode());
1578     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1579       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1580                                 OptimizedDiv, N1);
1581       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1582       AddToWorkList(Mul.getNode());
1583       return Sub;
1584     }
1585   }
1586
1587   // undef % X -> 0
1588   if (N0.getOpcode() == ISD::UNDEF)
1589     return DAG.getConstant(0, VT);
1590   // X % undef -> undef
1591   if (N1.getOpcode() == ISD::UNDEF)
1592     return N1;
1593
1594   return SDValue();
1595 }
1596
1597 SDValue DAGCombiner::visitMULHS(SDNode *N) {
1598   SDValue N0 = N->getOperand(0);
1599   SDValue N1 = N->getOperand(1);
1600   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1601   MVT VT = N->getValueType(0);
1602
1603   // fold (mulhs x, 0) -> 0
1604   if (N1C && N1C->isNullValue())
1605     return N1;
1606   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1607   if (N1C && N1C->getAPIntValue() == 1)
1608     return DAG.getNode(ISD::SRA, N->getDebugLoc(), N0.getValueType(), N0,
1609                        DAG.getConstant(N0.getValueType().getSizeInBits() - 1,
1610                                        TLI.getShiftAmountTy()));
1611   // fold (mulhs x, undef) -> 0
1612   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1613     return DAG.getConstant(0, VT);
1614
1615   return SDValue();
1616 }
1617
1618 SDValue DAGCombiner::visitMULHU(SDNode *N) {
1619   SDValue N0 = N->getOperand(0);
1620   SDValue N1 = N->getOperand(1);
1621   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1622   MVT VT = N->getValueType(0);
1623
1624   // fold (mulhu x, 0) -> 0
1625   if (N1C && N1C->isNullValue())
1626     return N1;
1627   // fold (mulhu x, 1) -> 0
1628   if (N1C && N1C->getAPIntValue() == 1)
1629     return DAG.getConstant(0, N0.getValueType());
1630   // fold (mulhu x, undef) -> 0
1631   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1632     return DAG.getConstant(0, VT);
1633
1634   return SDValue();
1635 }
1636
1637 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1638 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1639 /// that are being performed. Return true if a simplification was made.
1640 ///
1641 SDValue DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
1642                                                 unsigned HiOp) {
1643   // If the high half is not needed, just compute the low half.
1644   bool HiExists = N->hasAnyUseOfValue(1);
1645   if (!HiExists &&
1646       (!LegalOperations ||
1647        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1648     SDValue Res = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1649                               N->op_begin(), N->getNumOperands());
1650     return CombineTo(N, Res, Res);
1651   }
1652
1653   // If the low half is not needed, just compute the high half.
1654   bool LoExists = N->hasAnyUseOfValue(0);
1655   if (!LoExists &&
1656       (!LegalOperations ||
1657        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1658     SDValue Res = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1659                               N->op_begin(), N->getNumOperands());
1660     return CombineTo(N, Res, Res);
1661   }
1662
1663   // If both halves are used, return as it is.
1664   if (LoExists && HiExists)
1665     return SDValue();
1666
1667   // If the two computed results can be simplified separately, separate them.
1668   if (LoExists) {
1669     SDValue Lo = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1670                              N->op_begin(), N->getNumOperands());
1671     AddToWorkList(Lo.getNode());
1672     SDValue LoOpt = combine(Lo.getNode());
1673     if (LoOpt.getNode() && LoOpt.getNode() != Lo.getNode() &&
1674         (!LegalOperations ||
1675          TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())))
1676       return CombineTo(N, LoOpt, LoOpt);
1677   }
1678
1679   if (HiExists) {
1680     SDValue Hi = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1681                              N->op_begin(), N->getNumOperands());
1682     AddToWorkList(Hi.getNode());
1683     SDValue HiOpt = combine(Hi.getNode());
1684     if (HiOpt.getNode() && HiOpt != Hi &&
1685         (!LegalOperations ||
1686          TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())))
1687       return CombineTo(N, HiOpt, HiOpt);
1688   }
1689
1690   return SDValue();
1691 }
1692
1693 SDValue DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1694   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
1695   if (Res.getNode()) return Res;
1696
1697   return SDValue();
1698 }
1699
1700 SDValue DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1701   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
1702   if (Res.getNode()) return Res;
1703
1704   return SDValue();
1705 }
1706
1707 SDValue DAGCombiner::visitSDIVREM(SDNode *N) {
1708   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
1709   if (Res.getNode()) return Res;
1710
1711   return SDValue();
1712 }
1713
1714 SDValue DAGCombiner::visitUDIVREM(SDNode *N) {
1715   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
1716   if (Res.getNode()) return Res;
1717
1718   return SDValue();
1719 }
1720
1721 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1722 /// two operands of the same opcode, try to simplify it.
1723 SDValue DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1724   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
1725   MVT VT = N0.getValueType();
1726   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1727
1728   // For each of OP in AND/OR/XOR:
1729   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1730   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1731   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1732   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1733   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1734        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1735       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1736     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
1737                                  N0.getOperand(0).getValueType(),
1738                                  N0.getOperand(0), N1.getOperand(0));
1739     AddToWorkList(ORNode.getNode());
1740     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, ORNode);
1741   }
1742
1743   // For each of OP in SHL/SRL/SRA/AND...
1744   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1745   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1746   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1747   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1748        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1749       N0.getOperand(1) == N1.getOperand(1)) {
1750     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
1751                                  N0.getOperand(0).getValueType(),
1752                                  N0.getOperand(0), N1.getOperand(0));
1753     AddToWorkList(ORNode.getNode());
1754     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
1755                        ORNode, N0.getOperand(1));
1756   }
1757
1758   return SDValue();
1759 }
1760
1761 SDValue DAGCombiner::visitAND(SDNode *N) {
1762   SDValue N0 = N->getOperand(0);
1763   SDValue N1 = N->getOperand(1);
1764   SDValue LL, LR, RL, RR, CC0, CC1;
1765   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1766   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1767   MVT VT = N1.getValueType();
1768   unsigned BitWidth = VT.getSizeInBits();
1769
1770   // fold vector ops
1771   if (VT.isVector()) {
1772     SDValue FoldedVOp = SimplifyVBinOp(N);
1773     if (FoldedVOp.getNode()) return FoldedVOp;
1774   }
1775
1776   // fold (and x, undef) -> 0
1777   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1778     return DAG.getConstant(0, VT);
1779   // fold (and c1, c2) -> c1&c2
1780   if (N0C && N1C)
1781     return DAG.FoldConstantArithmetic(ISD::AND, VT, N0C, N1C);
1782   // canonicalize constant to RHS
1783   if (N0C && !N1C)
1784     return DAG.getNode(ISD::AND, VT, N1, N0);
1785   // fold (and x, -1) -> x
1786   if (N1C && N1C->isAllOnesValue())
1787     return N0;
1788   // if (and x, c) is known to be zero, return 0
1789   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
1790                                    APInt::getAllOnesValue(BitWidth)))
1791     return DAG.getConstant(0, VT);
1792   // reassociate and
1793   SDValue RAND = ReassociateOps(ISD::AND, N->getDebugLoc(), N0, N1);
1794   if (RAND.getNode() != 0)
1795     return RAND;
1796   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1797   if (N1C && N0.getOpcode() == ISD::OR)
1798     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1799       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
1800         return N1;
1801   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1802   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1803     SDValue N0Op0 = N0.getOperand(0);
1804     APInt Mask = ~N1C->getAPIntValue();
1805     Mask.trunc(N0Op0.getValueSizeInBits());
1806     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
1807       SDValue Zext = DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(),
1808                                  N0.getValueType(), N0Op0);
1809
1810       // Replace uses of the AND with uses of the Zero extend node.
1811       CombineTo(N, Zext);
1812
1813       // We actually want to replace all uses of the any_extend with the
1814       // zero_extend, to avoid duplicating things.  This will later cause this
1815       // AND to be folded.
1816       CombineTo(N0.getNode(), Zext);
1817       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1818     }
1819   }
1820   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1821   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1822     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1823     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1824
1825     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1826         LL.getValueType().isInteger()) {
1827       // fold (and (seteq X, 0), (seteq Y, 0)) -> (seteq (or X, Y), 0)
1828       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
1829         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
1830                                      LR.getValueType(), LL, RL);
1831         AddToWorkList(ORNode.getNode());
1832         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
1833       }
1834       // fold (and (seteq X, -1), (seteq Y, -1)) -> (seteq (and X, Y), -1)
1835       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1836         SDValue ANDNode = DAG.getNode(ISD::AND, N0.getDebugLoc(),
1837                                       LR.getValueType(), LL, RL);
1838         AddToWorkList(ANDNode.getNode());
1839         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
1840       }
1841       // fold (and (setgt X,  -1), (setgt Y,  -1)) -> (setgt (or X, Y), -1)
1842       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1843         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
1844                                      LR.getValueType(), LL, RL);
1845         AddToWorkList(ORNode.getNode());
1846         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
1847       }
1848     }
1849     // canonicalize equivalent to ll == rl
1850     if (LL == RR && LR == RL) {
1851       Op1 = ISD::getSetCCSwappedOperands(Op1);
1852       std::swap(RL, RR);
1853     }
1854     if (LL == RL && LR == RR) {
1855       bool isInteger = LL.getValueType().isInteger();
1856       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1857       if (Result != ISD::SETCC_INVALID &&
1858           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
1859         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
1860                             LL, LR, Result);
1861     }
1862   }
1863
1864   // Simplify: (and (op x...), (op y...))  -> (op (and x, y))
1865   if (N0.getOpcode() == N1.getOpcode()) {
1866     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1867     if (Tmp.getNode()) return Tmp;
1868   }
1869
1870   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1871   // fold (and (sra)) -> (and (srl)) when possible.
1872   if (!VT.isVector() &&
1873       SimplifyDemandedBits(SDValue(N, 0)))
1874     return SDValue(N, 0);
1875   // fold (zext_inreg (extload x)) -> (zextload x)
1876   if (ISD::isEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode())) {
1877     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1878     MVT EVT = LN0->getMemoryVT();
1879     // If we zero all the possible extended bits, then we can turn this into
1880     // a zextload if we are running before legalize or the operation is legal.
1881     unsigned BitWidth = N1.getValueSizeInBits();
1882     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1883                                      BitWidth - EVT.getSizeInBits())) &&
1884         ((!LegalOperations && !LN0->isVolatile()) ||
1885          TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1886       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
1887                                        LN0->getChain(), LN0->getBasePtr(),
1888                                        LN0->getSrcValue(),
1889                                        LN0->getSrcValueOffset(), EVT,
1890                                        LN0->isVolatile(), LN0->getAlignment());
1891       AddToWorkList(N);
1892       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
1893       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1894     }
1895   }
1896   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1897   if (ISD::isSEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
1898       N0.hasOneUse()) {
1899     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1900     MVT EVT = LN0->getMemoryVT();
1901     // If we zero all the possible extended bits, then we can turn this into
1902     // a zextload if we are running before legalize or the operation is legal.
1903     unsigned BitWidth = N1.getValueSizeInBits();
1904     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1905                                      BitWidth - EVT.getSizeInBits())) &&
1906         ((!LegalOperations && !LN0->isVolatile()) ||
1907          TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1908       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
1909                                        LN0->getChain(),
1910                                        LN0->getBasePtr(), LN0->getSrcValue(),
1911                                        LN0->getSrcValueOffset(), EVT,
1912                                        LN0->isVolatile(), LN0->getAlignment());
1913       AddToWorkList(N);
1914       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
1915       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1916     }
1917   }
1918
1919   // fold (and (load x), 255) -> (zextload x, i8)
1920   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1921   if (N1C && N0.getOpcode() == ISD::LOAD) {
1922     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1923     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1924         LN0->isUnindexed() && N0.hasOneUse() &&
1925         // Do not change the width of a volatile load.
1926         !LN0->isVolatile()) {
1927       MVT EVT = MVT::Other;
1928       uint32_t ActiveBits = N1C->getAPIntValue().getActiveBits();
1929       if (ActiveBits > 0 && APIntOps::isMask(ActiveBits, N1C->getAPIntValue()))
1930         EVT = MVT::getIntegerVT(ActiveBits);
1931
1932       MVT LoadedVT = LN0->getMemoryVT();
1933
1934       // Do not generate loads of non-round integer types since these can
1935       // be expensive (and would be wrong if the type is not byte sized).
1936       if (EVT != MVT::Other && LoadedVT.bitsGT(EVT) && EVT.isRound() &&
1937           (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1938         MVT PtrType = N0.getOperand(1).getValueType();
1939
1940         // For big endian targets, we need to add an offset to the pointer to
1941         // load the correct bytes.  For little endian systems, we merely need to
1942         // read fewer bytes from the same pointer.
1943         unsigned LVTStoreBytes = LoadedVT.getStoreSizeInBits()/8;
1944         unsigned EVTStoreBytes = EVT.getStoreSizeInBits()/8;
1945         unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
1946         unsigned Alignment = LN0->getAlignment();
1947         SDValue NewPtr = LN0->getBasePtr();
1948
1949         if (TLI.isBigEndian()) {
1950           NewPtr = DAG.getNode(ISD::ADD, DebugLoc::getUnknownLoc(), PtrType,
1951                                NewPtr, DAG.getConstant(PtrOff, PtrType));
1952           Alignment = MinAlign(Alignment, PtrOff);
1953         }
1954
1955         AddToWorkList(NewPtr.getNode());
1956         SDValue Load =
1957           DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), VT, LN0->getChain(),
1958                          NewPtr, LN0->getSrcValue(), LN0->getSrcValueOffset(),
1959                          EVT, LN0->isVolatile(), Alignment);
1960         AddToWorkList(N);
1961         CombineTo(N0.getNode(), Load, Load.getValue(1));
1962         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1963       }
1964     }
1965   }
1966
1967   return SDValue();
1968 }
1969
1970 SDValue DAGCombiner::visitOR(SDNode *N) {
1971   SDValue N0 = N->getOperand(0);
1972   SDValue N1 = N->getOperand(1);
1973   SDValue LL, LR, RL, RR, CC0, CC1;
1974   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1975   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1976   MVT VT = N1.getValueType();
1977
1978   // fold vector ops
1979   if (VT.isVector()) {
1980     SDValue FoldedVOp = SimplifyVBinOp(N);
1981     if (FoldedVOp.getNode()) return FoldedVOp;
1982   }
1983
1984   // fold (or x, undef) -> -1
1985   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1986     return DAG.getConstant(~0ULL, VT);
1987   // fold (or c1, c2) -> c1|c2
1988   if (N0C && N1C)
1989     return DAG.FoldConstantArithmetic(ISD::OR, VT, N0C, N1C);
1990   // canonicalize constant to RHS
1991   if (N0C && !N1C)
1992     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N1, N0);
1993   // fold (or x, 0) -> x
1994   if (N1C && N1C->isNullValue())
1995     return N0;
1996   // fold (or x, -1) -> -1
1997   if (N1C && N1C->isAllOnesValue())
1998     return N1;
1999   // fold (or x, c) -> c iff (x & ~c) == 0
2000   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
2001     return N1;
2002   // reassociate or
2003   SDValue ROR = ReassociateOps(ISD::OR, N->getDebugLoc(), N0, N1);
2004   if (ROR.getNode() != 0)
2005     return ROR;
2006   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
2007   if (N1C && N0.getOpcode() == ISD::AND && N0.getNode()->hasOneUse() &&
2008              isa<ConstantSDNode>(N0.getOperand(1))) {
2009     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
2010     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
2011                        DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2012                                    N0.getOperand(0), N1),
2013                        DAG.FoldConstantArithmetic(ISD::OR, VT, N1C, C1));
2014   }
2015   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
2016   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2017     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2018     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2019
2020     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2021         LL.getValueType().isInteger()) {
2022       // fold (or (setne X, 0), (setne Y, 0)) -> (setne (or X, Y), 0)
2023       // fold (or (setlt X, 0), (setlt Y, 0)) -> (setne (or X, Y), 0)
2024       if (cast<ConstantSDNode>(LR)->isNullValue() &&
2025           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
2026         SDValue ORNode = DAG.getNode(ISD::OR, LR.getDebugLoc(),
2027                                      LR.getValueType(), LL, RL);
2028         AddToWorkList(ORNode.getNode());
2029         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2030       }
2031       // fold (or (setne X, -1), (setne Y, -1)) -> (setne (and X, Y), -1)
2032       // fold (or (setgt X, -1), (setgt Y  -1)) -> (setgt (and X, Y), -1)
2033       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
2034           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
2035         SDValue ANDNode = DAG.getNode(ISD::AND, LR.getDebugLoc(),
2036                                       LR.getValueType(), LL, RL);
2037         AddToWorkList(ANDNode.getNode());
2038         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2039       }
2040     }
2041     // canonicalize equivalent to ll == rl
2042     if (LL == RR && LR == RL) {
2043       Op1 = ISD::getSetCCSwappedOperands(Op1);
2044       std::swap(RL, RR);
2045     }
2046     if (LL == RL && LR == RR) {
2047       bool isInteger = LL.getValueType().isInteger();
2048       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
2049       if (Result != ISD::SETCC_INVALID &&
2050           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2051         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2052                             LL, LR, Result);
2053     }
2054   }
2055
2056   // Simplify: (or (op x...), (op y...))  -> (op (or x, y))
2057   if (N0.getOpcode() == N1.getOpcode()) {
2058     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2059     if (Tmp.getNode()) return Tmp;
2060   }
2061
2062   // (or (and X, C1), (and Y, C2))  -> (and (or X, Y), C3) if possible.
2063   if (N0.getOpcode() == ISD::AND &&
2064       N1.getOpcode() == ISD::AND &&
2065       N0.getOperand(1).getOpcode() == ISD::Constant &&
2066       N1.getOperand(1).getOpcode() == ISD::Constant &&
2067       // Don't increase # computations.
2068       (N0.getNode()->hasOneUse() || N1.getNode()->hasOneUse())) {
2069     // We can only do this xform if we know that bits from X that are set in C2
2070     // but not in C1 are already zero.  Likewise for Y.
2071     const APInt &LHSMask =
2072       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
2073     const APInt &RHSMask =
2074       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
2075
2076     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
2077         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
2078       SDValue X = DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2079                               N0.getOperand(0), N1.getOperand(0));
2080       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, X,
2081                          DAG.getConstant(LHSMask | RHSMask, VT));
2082     }
2083   }
2084
2085   // See if this is some rotate idiom.
2086   if (SDNode *Rot = MatchRotate(N0, N1, N->getDebugLoc()))
2087     return SDValue(Rot, 0);
2088
2089   return SDValue();
2090 }
2091
2092 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
2093 static bool MatchRotateHalf(SDValue Op, SDValue &Shift, SDValue &Mask) {
2094   if (Op.getOpcode() == ISD::AND) {
2095     if (isa<ConstantSDNode>(Op.getOperand(1))) {
2096       Mask = Op.getOperand(1);
2097       Op = Op.getOperand(0);
2098     } else {
2099       return false;
2100     }
2101   }
2102
2103   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
2104     Shift = Op;
2105     return true;
2106   }
2107
2108   return false;
2109 }
2110
2111 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
2112 // idioms for rotate, and if the target supports rotation instructions, generate
2113 // a rot[lr].
2114 SDNode *DAGCombiner::MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL) {
2115   // Must be a legal type.  Expanded 'n promoted things won't work with rotates.
2116   MVT VT = LHS.getValueType();
2117   if (!TLI.isTypeLegal(VT)) return 0;
2118
2119   // The target must have at least one rotate flavor.
2120   bool HasROTL = TLI.isOperationLegalOrCustom(ISD::ROTL, VT);
2121   bool HasROTR = TLI.isOperationLegalOrCustom(ISD::ROTR, VT);
2122   if (!HasROTL && !HasROTR) return 0;
2123
2124   // Match "(X shl/srl V1) & V2" where V2 may not be present.
2125   SDValue LHSShift;   // The shift.
2126   SDValue LHSMask;    // AND value if any.
2127   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
2128     return 0; // Not part of a rotate.
2129
2130   SDValue RHSShift;   // The shift.
2131   SDValue RHSMask;    // AND value if any.
2132   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
2133     return 0; // Not part of a rotate.
2134
2135   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
2136     return 0;   // Not shifting the same value.
2137
2138   if (LHSShift.getOpcode() == RHSShift.getOpcode())
2139     return 0;   // Shifts must disagree.
2140
2141   // Canonicalize shl to left side in a shl/srl pair.
2142   if (RHSShift.getOpcode() == ISD::SHL) {
2143     std::swap(LHS, RHS);
2144     std::swap(LHSShift, RHSShift);
2145     std::swap(LHSMask , RHSMask );
2146   }
2147
2148   unsigned OpSizeInBits = VT.getSizeInBits();
2149   SDValue LHSShiftArg = LHSShift.getOperand(0);
2150   SDValue LHSShiftAmt = LHSShift.getOperand(1);
2151   SDValue RHSShiftAmt = RHSShift.getOperand(1);
2152
2153   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
2154   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
2155   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
2156       RHSShiftAmt.getOpcode() == ISD::Constant) {
2157     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getZExtValue();
2158     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getZExtValue();
2159     if ((LShVal + RShVal) != OpSizeInBits)
2160       return 0;
2161
2162     SDValue Rot;
2163     if (HasROTL)
2164       Rot = DAG.getNode(ISD::ROTL, DL, VT, LHSShiftArg, LHSShiftAmt);
2165     else
2166       Rot = DAG.getNode(ISD::ROTR, DL, VT, LHSShiftArg, RHSShiftAmt);
2167
2168     // If there is an AND of either shifted operand, apply it to the result.
2169     if (LHSMask.getNode() || RHSMask.getNode()) {
2170       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
2171
2172       if (LHSMask.getNode()) {
2173         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
2174         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
2175       }
2176       if (RHSMask.getNode()) {
2177         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
2178         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
2179       }
2180
2181       Rot = DAG.getNode(ISD::AND, DL, VT, Rot, DAG.getConstant(Mask, VT));
2182     }
2183
2184     return Rot.getNode();
2185   }
2186
2187   // If there is a mask here, and we have a variable shift, we can't be sure
2188   // that we're masking out the right stuff.
2189   if (LHSMask.getNode() || RHSMask.getNode())
2190     return 0;
2191
2192   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
2193   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
2194   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
2195       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
2196     if (ConstantSDNode *SUBC =
2197           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
2198       if (SUBC->getAPIntValue() == OpSizeInBits) {
2199         if (HasROTL)
2200           return DAG.getNode(ISD::ROTL, DL, VT,
2201                              LHSShiftArg, LHSShiftAmt).getNode();
2202         else
2203           return DAG.getNode(ISD::ROTR, DL, VT,
2204                              LHSShiftArg, RHSShiftAmt).getNode();
2205       }
2206     }
2207   }
2208
2209   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
2210   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
2211   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
2212       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
2213     if (ConstantSDNode *SUBC =
2214           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
2215       if (SUBC->getAPIntValue() == OpSizeInBits) {
2216         if (HasROTR)
2217           return DAG.getNode(ISD::ROTR, DL, VT,
2218                              LHSShiftArg, RHSShiftAmt).getNode();
2219         else
2220           return DAG.getNode(ISD::ROTL, DL, VT,
2221                              LHSShiftArg, LHSShiftAmt).getNode();
2222       }
2223     }
2224   }
2225
2226   // Look for sign/zext/any-extended or truncate cases:
2227   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2228        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2229        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2230        || LHSShiftAmt.getOpcode() == ISD::TRUNCATE) &&
2231       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2232        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2233        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2234        || RHSShiftAmt.getOpcode() == ISD::TRUNCATE)) {
2235     SDValue LExtOp0 = LHSShiftAmt.getOperand(0);
2236     SDValue RExtOp0 = RHSShiftAmt.getOperand(0);
2237     if (RExtOp0.getOpcode() == ISD::SUB &&
2238         RExtOp0.getOperand(1) == LExtOp0) {
2239       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2240       //   (rotl x, y)
2241       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2242       //   (rotr x, (sub 32, y))
2243       if (ConstantSDNode *SUBC =
2244             dyn_cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2245         if (SUBC->getAPIntValue() == OpSizeInBits) {
2246           return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
2247                              LHSShiftArg,
2248                              HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
2249         }
2250       }
2251     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2252                RExtOp0 == LExtOp0.getOperand(1)) {
2253       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2254       //   (rotr x, y)
2255       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2256       //   (rotl x, (sub 32, y))
2257       if (ConstantSDNode *SUBC =
2258             dyn_cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2259         if (SUBC->getAPIntValue() == OpSizeInBits) {
2260           return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT,
2261                              LHSShiftArg,
2262                              HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
2263         }
2264       }
2265     }
2266   }
2267
2268   return 0;
2269 }
2270
2271 SDValue DAGCombiner::visitXOR(SDNode *N) {
2272   SDValue N0 = N->getOperand(0);
2273   SDValue N1 = N->getOperand(1);
2274   SDValue LHS, RHS, CC;
2275   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2276   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2277   MVT VT = N0.getValueType();
2278
2279   // fold vector ops
2280   if (VT.isVector()) {
2281     SDValue FoldedVOp = SimplifyVBinOp(N);
2282     if (FoldedVOp.getNode()) return FoldedVOp;
2283   }
2284
2285   // fold (xor undef, undef) -> 0. This is a common idiom (misuse).
2286   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
2287     return DAG.getConstant(0, VT);
2288   // fold (xor x, undef) -> undef
2289   if (N0.getOpcode() == ISD::UNDEF)
2290     return N0;
2291   if (N1.getOpcode() == ISD::UNDEF)
2292     return N1;
2293   // fold (xor c1, c2) -> c1^c2
2294   if (N0C && N1C)
2295     return DAG.FoldConstantArithmetic(ISD::XOR, VT, N0C, N1C);
2296   // canonicalize constant to RHS
2297   if (N0C && !N1C)
2298     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
2299   // fold (xor x, 0) -> x
2300   if (N1C && N1C->isNullValue())
2301     return N0;
2302   // reassociate xor
2303   SDValue RXOR = ReassociateOps(ISD::XOR, N->getDebugLoc(), N0, N1);
2304   if (RXOR.getNode() != 0)
2305     return RXOR;
2306
2307   // fold !(x cc y) -> (x !cc y)
2308   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2309     bool isInt = LHS.getValueType().isInteger();
2310     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2311                                                isInt);
2312
2313     if (!LegalOperations || TLI.isCondCodeLegal(NotCC, LHS.getValueType())) {
2314       switch (N0.getOpcode()) {
2315       default:
2316         assert(0 && "Unhandled SetCC Equivalent!");
2317         abort();
2318       case ISD::SETCC:
2319         return DAG.getSetCC(N->getDebugLoc(), VT, LHS, RHS, NotCC);
2320       case ISD::SELECT_CC:
2321         return DAG.getSelectCC(N->getDebugLoc(), LHS, RHS, N0.getOperand(2),
2322                                N0.getOperand(3), NotCC);
2323       }
2324     }
2325   }
2326
2327   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2328   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2329       N0.getNode()->hasOneUse() &&
2330       isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2331     SDValue V = N0.getOperand(0);
2332     V = DAG.getNode(ISD::XOR, N0.getDebugLoc(), V.getValueType(), V,
2333                     DAG.getConstant(1, V.getValueType()));
2334     AddToWorkList(V.getNode());
2335     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, V);
2336   }
2337
2338   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are setcc
2339   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
2340       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2341     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2342     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2343       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2344       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2345       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2346       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2347       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2348     }
2349   }
2350   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are constants
2351   if (N1C && N1C->isAllOnesValue() &&
2352       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2353     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2354     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2355       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2356       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2357       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2358       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2359       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2360     }
2361   }
2362   // fold (xor (xor x, c1), c2) -> (xor x, (xor c1, c2))
2363   if (N1C && N0.getOpcode() == ISD::XOR) {
2364     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2365     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2366     if (N00C)
2367       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(1),
2368                          DAG.getConstant(N1C->getAPIntValue() ^
2369                                          N00C->getAPIntValue(), VT));
2370     if (N01C)
2371       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(0),
2372                          DAG.getConstant(N1C->getAPIntValue() ^
2373                                          N01C->getAPIntValue(), VT));
2374   }
2375   // fold (xor x, x) -> 0
2376   if (N0 == N1) {
2377     if (!VT.isVector()) {
2378       return DAG.getConstant(0, VT);
2379     } else if (!LegalOperations || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)){
2380       // Produce a vector of zeros.
2381       SDValue El = DAG.getConstant(0, VT.getVectorElementType());
2382       std::vector<SDValue> Ops(VT.getVectorNumElements(), El);
2383       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
2384                          &Ops[0], Ops.size());
2385     }
2386   }
2387
2388   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2389   if (N0.getOpcode() == N1.getOpcode()) {
2390     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2391     if (Tmp.getNode()) return Tmp;
2392   }
2393
2394   // Simplify the expression using non-local knowledge.
2395   if (!VT.isVector() &&
2396       SimplifyDemandedBits(SDValue(N, 0)))
2397     return SDValue(N, 0);
2398
2399   return SDValue();
2400 }
2401
2402 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2403 /// the shift amount is a constant.
2404 SDValue DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2405   SDNode *LHS = N->getOperand(0).getNode();
2406   if (!LHS->hasOneUse()) return SDValue();
2407
2408   // We want to pull some binops through shifts, so that we have (and (shift))
2409   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2410   // thing happens with address calculations, so it's important to canonicalize
2411   // it.
2412   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2413
2414   switch (LHS->getOpcode()) {
2415   default: return SDValue();
2416   case ISD::OR:
2417   case ISD::XOR:
2418     HighBitSet = false; // We can only transform sra if the high bit is clear.
2419     break;
2420   case ISD::AND:
2421     HighBitSet = true;  // We can only transform sra if the high bit is set.
2422     break;
2423   case ISD::ADD:
2424     if (N->getOpcode() != ISD::SHL)
2425       return SDValue(); // only shl(add) not sr[al](add).
2426     HighBitSet = false; // We can only transform sra if the high bit is clear.
2427     break;
2428   }
2429
2430   // We require the RHS of the binop to be a constant as well.
2431   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2432   if (!BinOpCst) return SDValue();
2433
2434
2435   // FIXME: disable this for unless the input to the binop is a shift by a
2436   // constant.  If it is not a shift, it pessimizes some common cases like:
2437   //
2438   //void foo(int *X, int i) { X[i & 1235] = 1; }
2439   //int bar(int *X, int i) { return X[i & 255]; }
2440   SDNode *BinOpLHSVal = LHS->getOperand(0).getNode();
2441   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
2442        BinOpLHSVal->getOpcode() != ISD::SRA &&
2443        BinOpLHSVal->getOpcode() != ISD::SRL) ||
2444       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
2445     return SDValue();
2446
2447   MVT VT = N->getValueType(0);
2448
2449   // If this is a signed shift right, and the high bit is modified
2450   // by the logical operation, do not perform the transformation.
2451   // The highBitSet boolean indicates the value of the high bit of
2452   // the constant which would cause it to be modified for this
2453   // operation.
2454   if (N->getOpcode() == ISD::SRA) {
2455     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
2456     if (BinOpRHSSignSet != HighBitSet)
2457       return SDValue();
2458   }
2459
2460   // Fold the constants, shifting the binop RHS by the shift amount.
2461   SDValue NewRHS = DAG.getNode(N->getOpcode(), N->getValueType(0),
2462                                  LHS->getOperand(1), N->getOperand(1));
2463
2464   // Create the new shift.
2465   SDValue NewShift = DAG.getNode(N->getOpcode(), VT, LHS->getOperand(0),
2466                                    N->getOperand(1));
2467
2468   // Create the new binop.
2469   return DAG.getNode(LHS->getOpcode(), VT, NewShift, NewRHS);
2470 }
2471
2472
2473 SDValue DAGCombiner::visitSHL(SDNode *N) {
2474   SDValue N0 = N->getOperand(0);
2475   SDValue N1 = N->getOperand(1);
2476   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2477   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2478   MVT VT = N0.getValueType();
2479   unsigned OpSizeInBits = VT.getSizeInBits();
2480
2481   // fold (shl c1, c2) -> c1<<c2
2482   if (N0C && N1C)
2483     return DAG.FoldConstantArithmetic(ISD::SHL, VT, N0C, N1C);
2484   // fold (shl 0, x) -> 0
2485   if (N0C && N0C->isNullValue())
2486     return N0;
2487   // fold (shl x, c >= size(x)) -> undef
2488   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2489     return DAG.getNode(ISD::UNDEF, VT);
2490   // fold (shl x, 0) -> x
2491   if (N1C && N1C->isNullValue())
2492     return N0;
2493   // if (shl x, c) is known to be zero, return 0
2494   if (DAG.MaskedValueIsZero(SDValue(N, 0),
2495                             APInt::getAllOnesValue(VT.getSizeInBits())))
2496     return DAG.getConstant(0, VT);
2497   // fold (shl x, (trunc (and y, c))) -> (shl x, (and (trunc y), c))
2498   // iff (trunc c) == c
2499   if (N1.getOpcode() == ISD::TRUNCATE &&
2500       N1.getOperand(0).getOpcode() == ISD::AND &&
2501       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2502     SDValue N101 = N1.getOperand(0).getOperand(1);
2503     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2504       MVT TruncVT = N1.getValueType();
2505       SDValue N100 = N1.getOperand(0).getOperand(0);
2506       uint64_t TruncC = TruncVT.getIntegerVTBitMask() &
2507                         N101C->getZExtValue();
2508       return DAG.getNode(ISD::SHL, VT, N0,
2509                          DAG.getNode(ISD::AND, TruncVT,
2510                                      DAG.getNode(ISD::TRUNCATE, TruncVT, N100),
2511                                      DAG.getConstant(TruncC, TruncVT)));
2512     }
2513   }
2514
2515   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2516     return SDValue(N, 0);
2517   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
2518   if (N1C && N0.getOpcode() == ISD::SHL &&
2519       N0.getOperand(1).getOpcode() == ISD::Constant) {
2520     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2521     uint64_t c2 = N1C->getZExtValue();
2522     if (c1 + c2 > OpSizeInBits)
2523       return DAG.getConstant(0, VT);
2524     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
2525                        DAG.getConstant(c1 + c2, N1.getValueType()));
2526   }
2527   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
2528   //                               (srl (and x, -1 << c1), c1-c2)
2529   if (N1C && N0.getOpcode() == ISD::SRL &&
2530       N0.getOperand(1).getOpcode() == ISD::Constant) {
2531     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2532     uint64_t c2 = N1C->getZExtValue();
2533     SDValue Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2534                                  DAG.getConstant(~0ULL << c1, VT));
2535     if (c2 > c1)
2536       return DAG.getNode(ISD::SHL, VT, Mask,
2537                          DAG.getConstant(c2-c1, N1.getValueType()));
2538     else
2539       return DAG.getNode(ISD::SRL, VT, Mask,
2540                          DAG.getConstant(c1-c2, N1.getValueType()));
2541   }
2542   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
2543   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2544     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2545                        DAG.getConstant(~0ULL << N1C->getZExtValue(), VT));
2546
2547   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2548 }
2549
2550 SDValue DAGCombiner::visitSRA(SDNode *N) {
2551   SDValue N0 = N->getOperand(0);
2552   SDValue N1 = N->getOperand(1);
2553   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2554   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2555   MVT VT = N0.getValueType();
2556
2557   // fold (sra c1, c2) -> c1>>c2
2558   if (N0C && N1C)
2559     return DAG.FoldConstantArithmetic(ISD::SRA, VT, N0C, N1C);
2560   // fold (sra 0, x) -> 0
2561   if (N0C && N0C->isNullValue())
2562     return N0;
2563   // fold (sra -1, x) -> -1
2564   if (N0C && N0C->isAllOnesValue())
2565     return N0;
2566   // fold (sra x, c >= size(x)) -> undef
2567   if (N1C && N1C->getZExtValue() >= VT.getSizeInBits())
2568     return DAG.getNode(ISD::UNDEF, VT);
2569   // fold (sra x, 0) -> x
2570   if (N1C && N1C->isNullValue())
2571     return N0;
2572   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2573   // sext_inreg.
2574   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2575     unsigned LowBits = VT.getSizeInBits() - (unsigned)N1C->getZExtValue();
2576     MVT EVT = MVT::getIntegerVT(LowBits);
2577     if ((!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT)))
2578       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
2579                          DAG.getValueType(EVT));
2580   }
2581
2582   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
2583   if (N1C && N0.getOpcode() == ISD::SRA) {
2584     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2585       unsigned Sum = N1C->getZExtValue() + C1->getZExtValue();
2586       if (Sum >= VT.getSizeInBits()) Sum = VT.getSizeInBits()-1;
2587       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
2588                          DAG.getConstant(Sum, N1C->getValueType(0)));
2589     }
2590   }
2591
2592   // fold sra (shl X, m), result_size - n
2593   // -> (sign_extend (trunc (shl X, result_size - n - m))) for
2594   // result_size - n != m.
2595   // If truncate is free for the target sext(shl) is likely to result in better
2596   // code.
2597   if (N0.getOpcode() == ISD::SHL) {
2598     // Get the two constanst of the shifts, CN0 = m, CN = n.
2599     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2600     if (N01C && N1C) {
2601       // Determine what the truncate's result bitsize and type would be.
2602       unsigned VTValSize = VT.getSizeInBits();
2603       MVT TruncVT =
2604         MVT::getIntegerVT(VTValSize - N1C->getZExtValue());
2605       // Determine the residual right-shift amount.
2606       unsigned ShiftAmt = N1C->getZExtValue() - N01C->getZExtValue();
2607
2608       // If the shift is not a no-op (in which case this should be just a sign
2609       // extend already), the truncated to type is legal, sign_extend is legal
2610       // on that type, and the the truncate to that type is both legal and free,
2611       // perform the transform.
2612       if (ShiftAmt &&
2613           TLI.isOperationLegalOrCustom(ISD::SIGN_EXTEND, TruncVT) &&
2614           TLI.isOperationLegalOrCustom(ISD::TRUNCATE, VT) &&
2615           TLI.isTruncateFree(VT, TruncVT)) {
2616
2617           SDValue Amt = DAG.getConstant(ShiftAmt, TLI.getShiftAmountTy());
2618           SDValue Shift = DAG.getNode(ISD::SRL, VT, N0.getOperand(0), Amt);
2619           SDValue Trunc = DAG.getNode(ISD::TRUNCATE, TruncVT, Shift);
2620           return DAG.getNode(ISD::SIGN_EXTEND, N->getValueType(0), Trunc);
2621       }
2622     }
2623   }
2624
2625   // fold (sra x, (trunc (and y, c))) -> (sra x, (and (trunc y), c))
2626   // iff (trunc c) == c
2627   if (N1.getOpcode() == ISD::TRUNCATE &&
2628       N1.getOperand(0).getOpcode() == ISD::AND &&
2629       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2630     SDValue N101 = N1.getOperand(0).getOperand(1);
2631     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2632       MVT TruncVT = N1.getValueType();
2633       SDValue N100 = N1.getOperand(0).getOperand(0);
2634       uint64_t TruncC = TruncVT.getIntegerVTBitMask() &
2635                         N101C->getZExtValue();
2636       return DAG.getNode(ISD::SRA, VT, N0,
2637                          DAG.getNode(ISD::AND, TruncVT,
2638                                      DAG.getNode(ISD::TRUNCATE, TruncVT, N100),
2639                                      DAG.getConstant(TruncC, TruncVT)));
2640     }
2641   }
2642
2643   // Simplify, based on bits shifted out of the LHS.
2644   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2645     return SDValue(N, 0);
2646
2647
2648   // If the sign bit is known to be zero, switch this to a SRL.
2649   if (DAG.SignBitIsZero(N0))
2650     return DAG.getNode(ISD::SRL, VT, N0, N1);
2651
2652   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2653 }
2654
2655 SDValue DAGCombiner::visitSRL(SDNode *N) {
2656   SDValue N0 = N->getOperand(0);
2657   SDValue N1 = N->getOperand(1);
2658   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2659   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2660   MVT VT = N0.getValueType();
2661   unsigned OpSizeInBits = VT.getSizeInBits();
2662
2663   // fold (srl c1, c2) -> c1 >>u c2
2664   if (N0C && N1C)
2665     return DAG.FoldConstantArithmetic(ISD::SRL, VT, N0C, N1C);
2666   // fold (srl 0, x) -> 0
2667   if (N0C && N0C->isNullValue())
2668     return N0;
2669   // fold (srl x, c >= size(x)) -> undef
2670   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2671     return DAG.getNode(ISD::UNDEF, VT);
2672   // fold (srl x, 0) -> x
2673   if (N1C && N1C->isNullValue())
2674     return N0;
2675   // if (srl x, c) is known to be zero, return 0
2676   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
2677                                    APInt::getAllOnesValue(OpSizeInBits)))
2678     return DAG.getConstant(0, VT);
2679
2680   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
2681   if (N1C && N0.getOpcode() == ISD::SRL &&
2682       N0.getOperand(1).getOpcode() == ISD::Constant) {
2683     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2684     uint64_t c2 = N1C->getZExtValue();
2685     if (c1 + c2 > OpSizeInBits)
2686       return DAG.getConstant(0, VT);
2687     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
2688                        DAG.getConstant(c1 + c2, N1.getValueType()));
2689   }
2690
2691   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2692   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2693     // Shifting in all undef bits?
2694     MVT SmallVT = N0.getOperand(0).getValueType();
2695     if (N1C->getZExtValue() >= SmallVT.getSizeInBits())
2696       return DAG.getNode(ISD::UNDEF, VT);
2697
2698     SDValue SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
2699     AddToWorkList(SmallShift.getNode());
2700     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
2701   }
2702
2703   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2704   // bit, which is unmodified by sra.
2705   if (N1C && N1C->getZExtValue()+1 == VT.getSizeInBits()) {
2706     if (N0.getOpcode() == ISD::SRA)
2707       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
2708   }
2709
2710   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2711   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2712       N1C->getAPIntValue() == Log2_32(VT.getSizeInBits())) {
2713     APInt KnownZero, KnownOne;
2714     APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
2715     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2716
2717     // If any of the input bits are KnownOne, then the input couldn't be all
2718     // zeros, thus the result of the srl will always be zero.
2719     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
2720
2721     // If all of the bits input the to ctlz node are known to be zero, then
2722     // the result of the ctlz is "32" and the result of the shift is one.
2723     APInt UnknownBits = ~KnownZero & Mask;
2724     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2725
2726     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2727     if ((UnknownBits & (UnknownBits-1)) == 0) {
2728       // Okay, we know that only that the single bit specified by UnknownBits
2729       // could be set on input to the CTLZ node.  If this bit is set, the SRL
2730       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
2731       // to an SRL,XOR pair, which is likely to simplify more.
2732       unsigned ShAmt = UnknownBits.countTrailingZeros();
2733       SDValue Op = N0.getOperand(0);
2734       if (ShAmt) {
2735         Op = DAG.getNode(ISD::SRL, VT, Op,
2736                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2737         AddToWorkList(Op.getNode());
2738       }
2739       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
2740     }
2741   }
2742
2743   // fold (srl x, (trunc (and y, c))) -> (srl x, (and (trunc y), c))
2744   // iff (trunc c) == c
2745   if (N1.getOpcode() == ISD::TRUNCATE &&
2746       N1.getOperand(0).getOpcode() == ISD::AND &&
2747       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2748     SDValue N101 = N1.getOperand(0).getOperand(1);
2749     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2750       MVT TruncVT = N1.getValueType();
2751       SDValue N100 = N1.getOperand(0).getOperand(0);
2752       uint64_t TruncC = TruncVT.getIntegerVTBitMask() &
2753                         N101C->getZExtValue();
2754       return DAG.getNode(ISD::SRL, VT, N0,
2755                          DAG.getNode(ISD::AND, TruncVT,
2756                                      DAG.getNode(ISD::TRUNCATE, TruncVT, N100),
2757                                      DAG.getConstant(TruncC, TruncVT)));
2758     }
2759   }
2760
2761   // fold operands of srl based on knowledge that the low bits are not
2762   // demanded.
2763   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2764     return SDValue(N, 0);
2765
2766   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2767 }
2768
2769 SDValue DAGCombiner::visitCTLZ(SDNode *N) {
2770   SDValue N0 = N->getOperand(0);
2771   MVT VT = N->getValueType(0);
2772
2773   // fold (ctlz c1) -> c2
2774   if (isa<ConstantSDNode>(N0))
2775     return DAG.getNode(ISD::CTLZ, VT, N0);
2776   return SDValue();
2777 }
2778
2779 SDValue DAGCombiner::visitCTTZ(SDNode *N) {
2780   SDValue N0 = N->getOperand(0);
2781   MVT VT = N->getValueType(0);
2782
2783   // fold (cttz c1) -> c2
2784   if (isa<ConstantSDNode>(N0))
2785     return DAG.getNode(ISD::CTTZ, VT, N0);
2786   return SDValue();
2787 }
2788
2789 SDValue DAGCombiner::visitCTPOP(SDNode *N) {
2790   SDValue N0 = N->getOperand(0);
2791   MVT VT = N->getValueType(0);
2792
2793   // fold (ctpop c1) -> c2
2794   if (isa<ConstantSDNode>(N0))
2795     return DAG.getNode(ISD::CTPOP, VT, N0);
2796   return SDValue();
2797 }
2798
2799 SDValue DAGCombiner::visitSELECT(SDNode *N) {
2800   SDValue N0 = N->getOperand(0);
2801   SDValue N1 = N->getOperand(1);
2802   SDValue N2 = N->getOperand(2);
2803   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2804   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2805   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2806   MVT VT = N->getValueType(0);
2807   MVT VT0 = N0.getValueType();
2808
2809   // fold select C, X, X -> X
2810   if (N1 == N2)
2811     return N1;
2812   // fold select true, X, Y -> X
2813   if (N0C && !N0C->isNullValue())
2814     return N1;
2815   // fold select false, X, Y -> Y
2816   if (N0C && N0C->isNullValue())
2817     return N2;
2818   // fold select C, 1, X -> C | X
2819   if (VT == MVT::i1 && N1C && N1C->getAPIntValue() == 1)
2820     return DAG.getNode(ISD::OR, VT, N0, N2);
2821   // fold select C, 0, 1 -> C ^ 1
2822   if (VT.isInteger() &&
2823       (VT0 == MVT::i1 ||
2824        (VT0.isInteger() &&
2825         TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent)) &&
2826       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
2827     SDValue XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2828     if (VT == VT0)
2829       return XORNode;
2830     AddToWorkList(XORNode.getNode());
2831     if (VT.bitsGT(VT0))
2832       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2833     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2834   }
2835   // fold select C, 0, X -> ~C & X
2836   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
2837     SDValue NOTNode = DAG.getNOT(N0, VT);
2838     AddToWorkList(NOTNode.getNode());
2839     return DAG.getNode(ISD::AND, VT, NOTNode, N2);
2840   }
2841   // fold select C, X, 1 -> ~C | X
2842   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
2843     SDValue NOTNode = DAG.getNOT(N0, VT);
2844     AddToWorkList(NOTNode.getNode());
2845     return DAG.getNode(ISD::OR, VT, NOTNode, N1);
2846   }
2847   // fold select C, X, 0 -> C & X
2848   if (VT == MVT::i1 && N2C && N2C->isNullValue())
2849     return DAG.getNode(ISD::AND, VT, N0, N1);
2850   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2851   if (VT == MVT::i1 && N0 == N1)
2852     return DAG.getNode(ISD::OR, VT, N0, N2);
2853   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2854   if (VT == MVT::i1 && N0 == N2)
2855     return DAG.getNode(ISD::AND, VT, N0, N1);
2856
2857   // If we can fold this based on the true/false value, do so.
2858   if (SimplifySelectOps(N, N1, N2))
2859     return SDValue(N, 0);  // Don't revisit N.
2860
2861   // fold selects based on a setcc into other things, such as min/max/abs
2862   if (N0.getOpcode() == ISD::SETCC) {
2863     // FIXME:
2864     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2865     // having to say they don't support SELECT_CC on every type the DAG knows
2866     // about, since there is no way to mark an opcode illegal at all value types
2867     if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other))
2868       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2869                          N1, N2, N0.getOperand(2));
2870     else
2871       return SimplifySelect(N0, N1, N2);
2872   }
2873   return SDValue();
2874 }
2875
2876 SDValue DAGCombiner::visitSELECT_CC(SDNode *N) {
2877   SDValue N0 = N->getOperand(0);
2878   SDValue N1 = N->getOperand(1);
2879   SDValue N2 = N->getOperand(2);
2880   SDValue N3 = N->getOperand(3);
2881   SDValue N4 = N->getOperand(4);
2882   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2883
2884   // fold select_cc lhs, rhs, x, x, cc -> x
2885   if (N2 == N3)
2886     return N2;
2887
2888   // Determine if the condition we're dealing with is constant
2889   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
2890                               N0, N1, CC, false);
2891   if (SCC.getNode()) AddToWorkList(SCC.getNode());
2892
2893   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode())) {
2894     if (!SCCC->isNullValue())
2895       return N2;    // cond always true -> true val
2896     else
2897       return N3;    // cond always false -> false val
2898   }
2899
2900   // Fold to a simpler select_cc
2901   if (SCC.getNode() && SCC.getOpcode() == ISD::SETCC)
2902     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2903                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2904                        SCC.getOperand(2));
2905
2906   // If we can fold this based on the true/false value, do so.
2907   if (SimplifySelectOps(N, N2, N3))
2908     return SDValue(N, 0);  // Don't revisit N.
2909
2910   // fold select_cc into other things, such as min/max/abs
2911   return SimplifySelectCC(N0, N1, N2, N3, CC);
2912 }
2913
2914 SDValue DAGCombiner::visitSETCC(SDNode *N) {
2915   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2916                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2917 }
2918
2919 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2920 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2921 // transformation. Returns true if extension are possible and the above
2922 // mentioned transformation is profitable.
2923 static bool ExtendUsesToFormExtLoad(SDNode *N, SDValue N0,
2924                                     unsigned ExtOpc,
2925                                     SmallVector<SDNode*, 4> &ExtendNodes,
2926                                     const TargetLowering &TLI) {
2927   bool HasCopyToRegUses = false;
2928   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2929   for (SDNode::use_iterator UI = N0.getNode()->use_begin(),
2930                             UE = N0.getNode()->use_end();
2931        UI != UE; ++UI) {
2932     SDNode *User = *UI;
2933     if (User == N)
2934       continue;
2935     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2936     if (User->getOpcode() == ISD::SETCC) {
2937       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2938       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2939         // Sign bits will be lost after a zext.
2940         return false;
2941       bool Add = false;
2942       for (unsigned i = 0; i != 2; ++i) {
2943         SDValue UseOp = User->getOperand(i);
2944         if (UseOp == N0)
2945           continue;
2946         if (!isa<ConstantSDNode>(UseOp))
2947           return false;
2948         Add = true;
2949       }
2950       if (Add)
2951         ExtendNodes.push_back(User);
2952     } else {
2953       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2954         SDValue UseOp = User->getOperand(i);
2955         if (UseOp == N0) {
2956           // If truncate from extended type to original load type is free
2957           // on this target, then it's ok to extend a CopyToReg.
2958           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2959             HasCopyToRegUses = true;
2960           else
2961             return false;
2962         }
2963       }
2964     }
2965   }
2966
2967   if (HasCopyToRegUses) {
2968     bool BothLiveOut = false;
2969     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2970          UI != UE; ++UI) {
2971       SDNode *User = *UI;
2972       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2973         SDValue UseOp = User->getOperand(i);
2974         if (UseOp.getNode() == N && UseOp.getResNo() == 0) {
2975           BothLiveOut = true;
2976           break;
2977         }
2978       }
2979     }
2980     if (BothLiveOut)
2981       // Both unextended and extended values are live out. There had better be
2982       // good a reason for the transformation.
2983       return ExtendNodes.size();
2984   }
2985   return true;
2986 }
2987
2988 SDValue DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2989   SDValue N0 = N->getOperand(0);
2990   MVT VT = N->getValueType(0);
2991
2992   // fold (sext c1) -> c1
2993   if (isa<ConstantSDNode>(N0))
2994     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2995
2996   // fold (sext (sext x)) -> (sext x)
2997   // fold (sext (aext x)) -> (sext x)
2998   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2999     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
3000
3001   if (N0.getOpcode() == ISD::TRUNCATE) {
3002     // fold (sext (truncate (load x))) -> (sext (smaller load x))
3003     // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
3004     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3005     if (NarrowLoad.getNode()) {
3006       if (NarrowLoad.getNode() != N0.getNode())
3007         CombineTo(N0.getNode(), NarrowLoad);
3008       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
3009     }
3010
3011     // See if the value being truncated is already sign extended.  If so, just
3012     // eliminate the trunc/sext pair.
3013     SDValue Op = N0.getOperand(0);
3014     unsigned OpBits   = Op.getValueType().getSizeInBits();
3015     unsigned MidBits  = N0.getValueType().getSizeInBits();
3016     unsigned DestBits = VT.getSizeInBits();
3017     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
3018
3019     if (OpBits == DestBits) {
3020       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
3021       // bits, it is already ready.
3022       if (NumSignBits > DestBits-MidBits)
3023         return Op;
3024     } else if (OpBits < DestBits) {
3025       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
3026       // bits, just sext from i32.
3027       if (NumSignBits > OpBits-MidBits)
3028         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
3029     } else {
3030       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
3031       // bits, just truncate to i32.
3032       if (NumSignBits > OpBits-MidBits)
3033         return DAG.getNode(ISD::TRUNCATE, VT, Op);
3034     }
3035
3036     // fold (sext (truncate x)) -> (sextinreg x).
3037     if (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
3038                                                  N0.getValueType())) {
3039       if (Op.getValueType().bitsLT(VT))
3040         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
3041       else if (Op.getValueType().bitsGT(VT))
3042         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
3043       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
3044                          DAG.getValueType(N0.getValueType()));
3045     }
3046   }
3047
3048   // fold (sext (load x)) -> (sext (truncate (sextload x)))
3049   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3050       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3051        TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()))) {
3052     bool DoXform = true;
3053     SmallVector<SDNode*, 4> SetCCs;
3054     if (!N0.hasOneUse())
3055       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
3056     if (DoXform) {
3057       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3058       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3059                                        LN0->getBasePtr(), LN0->getSrcValue(),
3060                                        LN0->getSrcValueOffset(),
3061                                        N0.getValueType(),
3062                                        LN0->isVolatile(), LN0->getAlignment());
3063       CombineTo(N, ExtLoad);
3064       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
3065       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3066       // Extend SetCC uses if necessary.
3067       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3068         SDNode *SetCC = SetCCs[i];
3069         SmallVector<SDValue, 4> Ops;
3070         for (unsigned j = 0; j != 2; ++j) {
3071           SDValue SOp = SetCC->getOperand(j);
3072           if (SOp == Trunc)
3073             Ops.push_back(ExtLoad);
3074           else
3075             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, VT, SOp));
3076           }
3077         Ops.push_back(SetCC->getOperand(2));
3078         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
3079                                      &Ops[0], Ops.size()));
3080       }
3081       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3082     }
3083   }
3084
3085   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
3086   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
3087   if ((ISD::isSEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3088       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3089     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3090     MVT EVT = LN0->getMemoryVT();
3091     if ((!LegalOperations && !LN0->isVolatile()) ||
3092         TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT)) {
3093       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3094                                        LN0->getBasePtr(), LN0->getSrcValue(),
3095                                        LN0->getSrcValueOffset(), EVT,
3096                                        LN0->isVolatile(), LN0->getAlignment());
3097       CombineTo(N, ExtLoad);
3098       CombineTo(N0.getNode(),
3099                 DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3100                 ExtLoad.getValue(1));
3101       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3102     }
3103   }
3104
3105   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
3106   if (N0.getOpcode() == ISD::SETCC) {
3107     SDValue SCC =
3108       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
3109                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
3110                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3111     if (SCC.getNode()) return SCC;
3112   }
3113
3114   // fold (sext x) -> (zext x) if the sign bit is known zero.
3115   if ((!LegalOperations || TLI.isOperationLegal(ISD::ZERO_EXTEND, VT)) &&
3116       DAG.SignBitIsZero(N0))
3117     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
3118
3119   return SDValue();
3120 }
3121
3122 SDValue DAGCombiner::visitZERO_EXTEND(SDNode *N) {
3123   SDValue N0 = N->getOperand(0);
3124   MVT VT = N->getValueType(0);
3125
3126   // fold (zext c1) -> c1
3127   if (isa<ConstantSDNode>(N0))
3128     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
3129   // fold (zext (zext x)) -> (zext x)
3130   // fold (zext (aext x)) -> (zext x)
3131   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3132     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
3133
3134   // fold (zext (truncate (load x))) -> (zext (smaller load x))
3135   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
3136   if (N0.getOpcode() == ISD::TRUNCATE) {
3137     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3138     if (NarrowLoad.getNode()) {
3139       if (NarrowLoad.getNode() != N0.getNode())
3140         CombineTo(N0.getNode(), NarrowLoad);
3141       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
3142     }
3143   }
3144
3145   // fold (zext (truncate x)) -> (and x, mask)
3146   if (N0.getOpcode() == ISD::TRUNCATE &&
3147       (!LegalOperations || TLI.isOperationLegal(ISD::AND, VT))) {
3148     SDValue Op = N0.getOperand(0);
3149     if (Op.getValueType().bitsLT(VT)) {
3150       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
3151     } else if (Op.getValueType().bitsGT(VT)) {
3152       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
3153     }
3154     return DAG.getZeroExtendInReg(Op, N0.getValueType());
3155   }
3156
3157   // fold (zext (and (trunc x), cst)) -> (and x, cst).
3158   if (N0.getOpcode() == ISD::AND &&
3159       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3160       N0.getOperand(1).getOpcode() == ISD::Constant) {
3161     SDValue X = N0.getOperand(0).getOperand(0);
3162     if (X.getValueType().bitsLT(VT)) {
3163       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
3164     } else if (X.getValueType().bitsGT(VT)) {
3165       X = DAG.getNode(ISD::TRUNCATE, VT, X);
3166     }
3167     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3168     Mask.zext(VT.getSizeInBits());
3169     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
3170   }
3171
3172   // fold (zext (load x)) -> (zext (truncate (zextload x)))
3173   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3174       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3175        TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
3176     bool DoXform = true;
3177     SmallVector<SDNode*, 4> SetCCs;
3178     if (!N0.hasOneUse())
3179       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
3180     if (DoXform) {
3181       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3182       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
3183                                        LN0->getBasePtr(), LN0->getSrcValue(),
3184                                        LN0->getSrcValueOffset(),
3185                                        N0.getValueType(),
3186                                        LN0->isVolatile(), LN0->getAlignment());
3187       CombineTo(N, ExtLoad);
3188       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
3189       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3190       // Extend SetCC uses if necessary.
3191       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3192         SDNode *SetCC = SetCCs[i];
3193         SmallVector<SDValue, 4> Ops;
3194         for (unsigned j = 0; j != 2; ++j) {
3195           SDValue SOp = SetCC->getOperand(j);
3196           if (SOp == Trunc)
3197             Ops.push_back(ExtLoad);
3198           else
3199             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND, VT, SOp));
3200           }
3201         Ops.push_back(SetCC->getOperand(2));
3202         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
3203                                      &Ops[0], Ops.size()));
3204       }
3205       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3206     }
3207   }
3208
3209   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
3210   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
3211   if ((ISD::isZEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3212       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3213     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3214     MVT EVT = LN0->getMemoryVT();
3215     if ((!LegalOperations && !LN0->isVolatile()) ||
3216         TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT)) {
3217       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
3218                                        LN0->getBasePtr(), LN0->getSrcValue(),
3219                                        LN0->getSrcValueOffset(), EVT,
3220                                        LN0->isVolatile(), LN0->getAlignment());
3221       CombineTo(N, ExtLoad);
3222       CombineTo(N0.getNode(),
3223                 DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3224                 ExtLoad.getValue(1));
3225       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3226     }
3227   }
3228
3229   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3230   if (N0.getOpcode() == ISD::SETCC) {
3231     SDValue SCC =
3232       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
3233                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3234                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3235     if (SCC.getNode()) return SCC;
3236   }
3237
3238   return SDValue();
3239 }
3240
3241 SDValue DAGCombiner::visitANY_EXTEND(SDNode *N) {
3242   SDValue N0 = N->getOperand(0);
3243   MVT VT = N->getValueType(0);
3244
3245   // fold (aext c1) -> c1
3246   if (isa<ConstantSDNode>(N0))
3247     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
3248   // fold (aext (aext x)) -> (aext x)
3249   // fold (aext (zext x)) -> (zext x)
3250   // fold (aext (sext x)) -> (sext x)
3251   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
3252       N0.getOpcode() == ISD::ZERO_EXTEND ||
3253       N0.getOpcode() == ISD::SIGN_EXTEND)
3254     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3255
3256   // fold (aext (truncate (load x))) -> (aext (smaller load x))
3257   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
3258   if (N0.getOpcode() == ISD::TRUNCATE) {
3259     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3260     if (NarrowLoad.getNode()) {
3261       if (NarrowLoad.getNode() != N0.getNode())
3262         CombineTo(N0.getNode(), NarrowLoad);
3263       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
3264     }
3265   }
3266
3267   // fold (aext (truncate x))
3268   if (N0.getOpcode() == ISD::TRUNCATE) {
3269     SDValue TruncOp = N0.getOperand(0);
3270     if (TruncOp.getValueType() == VT)
3271       return TruncOp; // x iff x size == zext size.
3272     if (TruncOp.getValueType().bitsGT(VT))
3273       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
3274     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
3275   }
3276
3277   // fold (aext (and (trunc x), cst)) -> (and x, cst).
3278   if (N0.getOpcode() == ISD::AND &&
3279       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3280       N0.getOperand(1).getOpcode() == ISD::Constant) {
3281     SDValue X = N0.getOperand(0).getOperand(0);
3282     if (X.getValueType().bitsLT(VT)) {
3283       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
3284     } else if (X.getValueType().bitsGT(VT)) {
3285       X = DAG.getNode(ISD::TRUNCATE, VT, X);
3286     }
3287     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3288     Mask.zext(VT.getSizeInBits());
3289     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
3290   }
3291
3292   // fold (aext (load x)) -> (aext (truncate (extload x)))
3293   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
3294       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3295        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
3296     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3297     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3298                                      LN0->getBasePtr(), LN0->getSrcValue(),
3299                                      LN0->getSrcValueOffset(),
3300                                      N0.getValueType(),
3301                                      LN0->isVolatile(), LN0->getAlignment());
3302     CombineTo(N, ExtLoad);
3303     // Redirect any chain users to the new load.
3304     DAG.ReplaceAllUsesOfValueWith(SDValue(LN0, 1),
3305                                   SDValue(ExtLoad.getNode(), 1));
3306     // If any node needs the original loaded value, recompute it.
3307     if (!LN0->use_empty())
3308       CombineTo(LN0, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3309                 ExtLoad.getValue(1));
3310     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3311   }
3312
3313   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
3314   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
3315   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
3316   if (N0.getOpcode() == ISD::LOAD &&
3317       !ISD::isNON_EXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3318       N0.hasOneUse()) {
3319     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3320     MVT EVT = LN0->getMemoryVT();
3321     SDValue ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
3322                                      LN0->getChain(), LN0->getBasePtr(),
3323                                      LN0->getSrcValue(),
3324                                      LN0->getSrcValueOffset(), EVT,
3325                                      LN0->isVolatile(), LN0->getAlignment());
3326     CombineTo(N, ExtLoad);
3327     CombineTo(N0.getNode(),
3328               DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3329               ExtLoad.getValue(1));
3330     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3331   }
3332
3333   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3334   if (N0.getOpcode() == ISD::SETCC) {
3335     SDValue SCC =
3336       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
3337                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3338                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3339     if (SCC.getNode())
3340       return SCC;
3341   }
3342
3343   return SDValue();
3344 }
3345
3346 /// GetDemandedBits - See if the specified operand can be simplified with the
3347 /// knowledge that only the bits specified by Mask are used.  If so, return the
3348 /// simpler operand, otherwise return a null SDValue.
3349 SDValue DAGCombiner::GetDemandedBits(SDValue V, const APInt &Mask) {
3350   switch (V.getOpcode()) {
3351   default: break;
3352   case ISD::OR:
3353   case ISD::XOR:
3354     // If the LHS or RHS don't contribute bits to the or, drop them.
3355     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
3356       return V.getOperand(1);
3357     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
3358       return V.getOperand(0);
3359     break;
3360   case ISD::SRL:
3361     // Only look at single-use SRLs.
3362     if (!V.getNode()->hasOneUse())
3363       break;
3364     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
3365       // See if we can recursively simplify the LHS.
3366       unsigned Amt = RHSC->getZExtValue();
3367       // Watch out for shift count overflow though.
3368       if (Amt >= Mask.getBitWidth()) break;
3369       APInt NewMask = Mask << Amt;
3370       SDValue SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
3371       if (SimplifyLHS.getNode()) {
3372         return DAG.getNode(ISD::SRL, V.getValueType(),
3373                            SimplifyLHS, V.getOperand(1));
3374       }
3375     }
3376   }
3377   return SDValue();
3378 }
3379
3380 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
3381 /// bits and then truncated to a narrower type and where N is a multiple
3382 /// of number of bits of the narrower type, transform it to a narrower load
3383 /// from address + N / num of bits of new type. If the result is to be
3384 /// extended, also fold the extension to form a extending load.
3385 SDValue DAGCombiner::ReduceLoadWidth(SDNode *N) {
3386   unsigned Opc = N->getOpcode();
3387   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
3388   SDValue N0 = N->getOperand(0);
3389   MVT VT = N->getValueType(0);
3390   MVT EVT = VT;
3391
3392   // This transformation isn't valid for vector loads.
3393   if (VT.isVector())
3394     return SDValue();
3395
3396   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
3397   // extended to VT.
3398   if (Opc == ISD::SIGN_EXTEND_INREG) {
3399     ExtType = ISD::SEXTLOAD;
3400     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3401     if (LegalOperations && !TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))
3402       return SDValue();
3403   }
3404
3405   unsigned EVTBits = EVT.getSizeInBits();
3406   unsigned ShAmt = 0;
3407   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
3408     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3409       ShAmt = N01->getZExtValue();
3410       // Is the shift amount a multiple of size of VT?
3411       if ((ShAmt & (EVTBits-1)) == 0) {
3412         N0 = N0.getOperand(0);
3413         if (N0.getValueType().getSizeInBits() <= EVTBits)
3414           return SDValue();
3415       }
3416     }
3417   }
3418
3419   // Do not generate loads of non-round integer types since these can
3420   // be expensive (and would be wrong if the type is not byte sized).
3421   if (isa<LoadSDNode>(N0) && N0.hasOneUse() && EVT.isRound() &&
3422       cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits() > EVTBits &&
3423       // Do not change the width of a volatile load.
3424       !cast<LoadSDNode>(N0)->isVolatile()) {
3425     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3426     MVT PtrType = N0.getOperand(1).getValueType();
3427     // For big endian targets, we need to adjust the offset to the pointer to
3428     // load the correct bytes.
3429     if (TLI.isBigEndian()) {
3430       unsigned LVTStoreBits = LN0->getMemoryVT().getStoreSizeInBits();
3431       unsigned EVTStoreBits = EVT.getStoreSizeInBits();
3432       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3433     }
3434     uint64_t PtrOff =  ShAmt / 8;
3435     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3436     SDValue NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
3437                                  DAG.getConstant(PtrOff, PtrType));
3438     AddToWorkList(NewPtr.getNode());
3439     SDValue Load = (ExtType == ISD::NON_EXTLOAD)
3440       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
3441                     LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
3442                     LN0->isVolatile(), NewAlign)
3443       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
3444                        LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
3445                        EVT, LN0->isVolatile(), NewAlign);
3446     // Replace the old load's chain with the new load's chain.
3447     WorkListRemover DeadNodes(*this);
3448     DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1),
3449                                   &DeadNodes);
3450     // Return the new loaded value.
3451     return Load;
3452   }
3453
3454   return SDValue();
3455 }
3456
3457
3458 SDValue DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3459   SDValue N0 = N->getOperand(0);
3460   SDValue N1 = N->getOperand(1);
3461   MVT VT = N->getValueType(0);
3462   MVT EVT = cast<VTSDNode>(N1)->getVT();
3463   unsigned VTBits = VT.getSizeInBits();
3464   unsigned EVTBits = EVT.getSizeInBits();
3465
3466   // fold (sext_in_reg c1) -> c1
3467   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3468     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
3469
3470   // If the input is already sign extended, just drop the extension.
3471   if (DAG.ComputeNumSignBits(N0) >= VT.getSizeInBits()-EVTBits+1)
3472     return N0;
3473
3474   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3475   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3476       EVT.bitsLT(cast<VTSDNode>(N0.getOperand(1))->getVT())) {
3477     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
3478   }
3479
3480   // fold (sext_in_reg (sext x)) -> (sext x)
3481   // fold (sext_in_reg (aext x)) -> (sext x)
3482   // if x is small enough.
3483   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND) {
3484     SDValue N00 = N0.getOperand(0);
3485     if (N00.getValueType().getSizeInBits() < EVTBits)
3486       return DAG.getNode(ISD::SIGN_EXTEND, VT, N00, N1);
3487   }
3488
3489   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3490   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
3491     return DAG.getZeroExtendInReg(N0, EVT);
3492
3493   // fold operands of sext_in_reg based on knowledge that the top bits are not
3494   // demanded.
3495   if (SimplifyDemandedBits(SDValue(N, 0)))
3496     return SDValue(N, 0);
3497
3498   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3499   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3500   SDValue NarrowLoad = ReduceLoadWidth(N);
3501   if (NarrowLoad.getNode())
3502     return NarrowLoad;
3503
3504   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
3505   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
3506   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3507   if (N0.getOpcode() == ISD::SRL) {
3508     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3509       if (ShAmt->getZExtValue()+EVTBits <= VT.getSizeInBits()) {
3510         // We can turn this into an SRA iff the input to the SRL is already sign
3511         // extended enough.
3512         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3513         if (VT.getSizeInBits()-(ShAmt->getZExtValue()+EVTBits) < InSignBits)
3514           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
3515       }
3516   }
3517
3518   // fold (sext_inreg (extload x)) -> (sextload x)
3519   if (ISD::isEXTLoad(N0.getNode()) &&
3520       ISD::isUNINDEXEDLoad(N0.getNode()) &&
3521       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3522       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3523        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
3524     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3525     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3526                                      LN0->getBasePtr(), LN0->getSrcValue(),
3527                                      LN0->getSrcValueOffset(), EVT,
3528                                      LN0->isVolatile(), LN0->getAlignment());
3529     CombineTo(N, ExtLoad);
3530     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
3531     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3532   }
3533   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3534   if (ISD::isZEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3535       N0.hasOneUse() &&
3536       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3537       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3538        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
3539     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3540     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3541                                      LN0->getBasePtr(), LN0->getSrcValue(),
3542                                      LN0->getSrcValueOffset(), EVT,
3543                                      LN0->isVolatile(), LN0->getAlignment());
3544     CombineTo(N, ExtLoad);
3545     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
3546     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3547   }
3548   return SDValue();
3549 }
3550
3551 SDValue DAGCombiner::visitTRUNCATE(SDNode *N) {
3552   SDValue N0 = N->getOperand(0);
3553   MVT VT = N->getValueType(0);
3554
3555   // noop truncate
3556   if (N0.getValueType() == N->getValueType(0))
3557     return N0;
3558   // fold (truncate c1) -> c1
3559   if (isa<ConstantSDNode>(N0))
3560     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3561   // fold (truncate (truncate x)) -> (truncate x)
3562   if (N0.getOpcode() == ISD::TRUNCATE)
3563     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3564   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3565   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3566       N0.getOpcode() == ISD::ANY_EXTEND) {
3567     if (N0.getOperand(0).getValueType().bitsLT(VT))
3568       // if the source is smaller than the dest, we still need an extend
3569       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3570     else if (N0.getOperand(0).getValueType().bitsGT(VT))
3571       // if the source is larger than the dest, than we just need the truncate
3572       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3573     else
3574       // if the source and dest are the same type, we can drop both the extend
3575       // and the truncate
3576       return N0.getOperand(0);
3577   }
3578
3579   // See if we can simplify the input to this truncate through knowledge that
3580   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3581   // -> trunc y
3582   SDValue Shorter =
3583     GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
3584                                              VT.getSizeInBits()));
3585   if (Shorter.getNode())
3586     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3587
3588   // fold (truncate (load x)) -> (smaller load x)
3589   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3590   return ReduceLoadWidth(N);
3591 }
3592
3593 static SDNode *getBuildPairElt(SDNode *N, unsigned i) {
3594   SDValue Elt = N->getOperand(i);
3595   if (Elt.getOpcode() != ISD::MERGE_VALUES)
3596     return Elt.getNode();
3597   return Elt.getOperand(Elt.getResNo()).getNode();
3598 }
3599
3600 /// CombineConsecutiveLoads - build_pair (load, load) -> load
3601 /// if load locations are consecutive.
3602 SDValue DAGCombiner::CombineConsecutiveLoads(SDNode *N, MVT VT) {
3603   assert(N->getOpcode() == ISD::BUILD_PAIR);
3604
3605   SDNode *LD1 = getBuildPairElt(N, 0);
3606   if (!ISD::isNON_EXTLoad(LD1) || !LD1->hasOneUse())
3607     return SDValue();
3608   MVT LD1VT = LD1->getValueType(0);
3609   SDNode *LD2 = getBuildPairElt(N, 1);
3610   const MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
3611   if (ISD::isNON_EXTLoad(LD2) &&
3612       LD2->hasOneUse() &&
3613       // If both are volatile this would reduce the number of volatile loads.
3614       // If one is volatile it might be ok, but play conservative and bail out.
3615       !cast<LoadSDNode>(LD1)->isVolatile() &&
3616       !cast<LoadSDNode>(LD2)->isVolatile() &&
3617       TLI.isConsecutiveLoad(LD2, LD1, LD1VT.getSizeInBits()/8, 1, MFI)) {
3618     LoadSDNode *LD = cast<LoadSDNode>(LD1);
3619     unsigned Align = LD->getAlignment();
3620     unsigned NewAlign = TLI.getTargetData()->
3621       getABITypeAlignment(VT.getTypeForMVT());
3622     if (NewAlign <= Align &&
3623         (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT)))
3624       return DAG.getLoad(VT, LD->getChain(), LD->getBasePtr(),
3625                          LD->getSrcValue(), LD->getSrcValueOffset(),
3626                          false, Align);
3627   }
3628   return SDValue();
3629 }
3630
3631 SDValue DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3632   SDValue N0 = N->getOperand(0);
3633   MVT VT = N->getValueType(0);
3634
3635   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3636   // Only do this before legalize, since afterward the target may be depending
3637   // on the bitconvert.
3638   // First check to see if this is all constant.
3639   if (!LegalTypes &&
3640       N0.getOpcode() == ISD::BUILD_VECTOR && N0.getNode()->hasOneUse() &&
3641       VT.isVector()) {
3642     bool isSimple = true;
3643     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3644       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3645           N0.getOperand(i).getOpcode() != ISD::Constant &&
3646           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3647         isSimple = false;
3648         break;
3649       }
3650
3651     MVT DestEltVT = N->getValueType(0).getVectorElementType();
3652     assert(!DestEltVT.isVector() &&
3653            "Element type of vector ValueType must not be vector!");
3654     if (isSimple) {
3655       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.getNode(), DestEltVT);
3656     }
3657   }
3658
3659   // If the input is a constant, let getNode fold it.
3660   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3661     SDValue Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3662     if (Res.getNode() != N) return Res;
3663   }
3664
3665   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3666     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3667
3668   // fold (conv (load x)) -> (load (conv*)x)
3669   // If the resultant load doesn't need a higher alignment than the original!
3670   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
3671       // Do not change the width of a volatile load.
3672       !cast<LoadSDNode>(N0)->isVolatile() &&
3673       (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT))) {
3674     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3675     unsigned Align = TLI.getTargetData()->
3676       getABITypeAlignment(VT.getTypeForMVT());
3677     unsigned OrigAlign = LN0->getAlignment();
3678     if (Align <= OrigAlign) {
3679       SDValue Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3680                                  LN0->getSrcValue(), LN0->getSrcValueOffset(),
3681                                  LN0->isVolatile(), OrigAlign);
3682       AddToWorkList(N);
3683       CombineTo(N0.getNode(),
3684                 DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3685                 Load.getValue(1));
3686       return Load;
3687     }
3688   }
3689
3690   // Fold bitconvert(fneg(x)) -> xor(bitconvert(x), signbit)
3691   // Fold bitconvert(fabs(x)) -> and(bitconvert(x), ~signbit)
3692   // This often reduces constant pool loads.
3693   if ((N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FABS) &&
3694       N0.getNode()->hasOneUse() && VT.isInteger() && !VT.isVector()) {
3695     SDValue NewConv = DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3696     AddToWorkList(NewConv.getNode());
3697
3698     APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
3699     if (N0.getOpcode() == ISD::FNEG)
3700       return DAG.getNode(ISD::XOR, VT, NewConv, DAG.getConstant(SignBit, VT));
3701     assert(N0.getOpcode() == ISD::FABS);
3702     return DAG.getNode(ISD::AND, VT, NewConv, DAG.getConstant(~SignBit, VT));
3703   }
3704
3705   // Fold bitconvert(fcopysign(cst, x)) -> bitconvert(x)&sign | cst&~sign'
3706   // Note that we don't handle copysign(x,cst) because this can always be folded
3707   // to an fneg or fabs.
3708   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse() &&
3709       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
3710       VT.isInteger() && !VT.isVector()) {
3711     unsigned OrigXWidth = N0.getOperand(1).getValueType().getSizeInBits();
3712     MVT IntXVT = MVT::getIntegerVT(OrigXWidth);
3713     if (TLI.isTypeLegal(IntXVT) || !LegalTypes) {
3714       SDValue X = DAG.getNode(ISD::BIT_CONVERT, IntXVT, N0.getOperand(1));
3715       AddToWorkList(X.getNode());
3716
3717       // If X has a different width than the result/lhs, sext it or truncate it.
3718       unsigned VTWidth = VT.getSizeInBits();
3719       if (OrigXWidth < VTWidth) {
3720         X = DAG.getNode(ISD::SIGN_EXTEND, VT, X);
3721         AddToWorkList(X.getNode());
3722       } else if (OrigXWidth > VTWidth) {
3723         // To get the sign bit in the right place, we have to shift it right
3724         // before truncating.
3725         X = DAG.getNode(ISD::SRL, X.getValueType(), X,
3726                         DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
3727         AddToWorkList(X.getNode());
3728         X = DAG.getNode(ISD::TRUNCATE, VT, X);
3729         AddToWorkList(X.getNode());
3730       }
3731
3732       APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
3733       X = DAG.getNode(ISD::AND, VT, X, DAG.getConstant(SignBit, VT));
3734       AddToWorkList(X.getNode());
3735
3736       SDValue Cst = DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3737       Cst = DAG.getNode(ISD::AND, VT, Cst, DAG.getConstant(~SignBit, VT));
3738       AddToWorkList(Cst.getNode());
3739
3740       return DAG.getNode(ISD::OR, VT, X, Cst);
3741     }
3742   }
3743
3744   // bitconvert(build_pair(ld, ld)) -> ld iff load locations are consecutive.
3745   if (N0.getOpcode() == ISD::BUILD_PAIR) {
3746     SDValue CombineLD = CombineConsecutiveLoads(N0.getNode(), VT);
3747     if (CombineLD.getNode())
3748       return CombineLD;
3749   }
3750
3751   return SDValue();
3752 }
3753
3754 SDValue DAGCombiner::visitBUILD_PAIR(SDNode *N) {
3755   MVT VT = N->getValueType(0);
3756   return CombineConsecutiveLoads(N, VT);
3757 }
3758
3759 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3760 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3761 /// destination element value type.
3762 SDValue DAGCombiner::
3763 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT DstEltVT) {
3764   MVT SrcEltVT = BV->getOperand(0).getValueType();
3765
3766   // If this is already the right type, we're done.
3767   if (SrcEltVT == DstEltVT) return SDValue(BV, 0);
3768
3769   unsigned SrcBitSize = SrcEltVT.getSizeInBits();
3770   unsigned DstBitSize = DstEltVT.getSizeInBits();
3771
3772   // If this is a conversion of N elements of one type to N elements of another
3773   // type, convert each element.  This handles FP<->INT cases.
3774   if (SrcBitSize == DstBitSize) {
3775     SmallVector<SDValue, 8> Ops;
3776     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3777       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3778       AddToWorkList(Ops.back().getNode());
3779     }
3780     MVT VT = MVT::getVectorVT(DstEltVT,
3781                               BV->getValueType(0).getVectorNumElements());
3782     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3783   }
3784
3785   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3786   // handle annoying details of growing/shrinking FP values, we convert them to
3787   // int first.
3788   if (SrcEltVT.isFloatingPoint()) {
3789     // Convert the input float vector to a int vector where the elements are the
3790     // same sizes.
3791     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3792     MVT IntVT = MVT::getIntegerVT(SrcEltVT.getSizeInBits());
3793     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).getNode();
3794     SrcEltVT = IntVT;
3795   }
3796
3797   // Now we know the input is an integer vector.  If the output is a FP type,
3798   // convert to integer first, then to FP of the right size.
3799   if (DstEltVT.isFloatingPoint()) {
3800     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3801     MVT TmpVT = MVT::getIntegerVT(DstEltVT.getSizeInBits());
3802     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).getNode();
3803
3804     // Next, convert to FP elements of the same size.
3805     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3806   }
3807
3808   // Okay, we know the src/dst types are both integers of differing types.
3809   // Handling growing first.
3810   assert(SrcEltVT.isInteger() && DstEltVT.isInteger());
3811   if (SrcBitSize < DstBitSize) {
3812     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3813
3814     SmallVector<SDValue, 8> Ops;
3815     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3816          i += NumInputsPerOutput) {
3817       bool isLE = TLI.isLittleEndian();
3818       APInt NewBits = APInt(DstBitSize, 0);
3819       bool EltIsUndef = true;
3820       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3821         // Shift the previously computed bits over.
3822         NewBits <<= SrcBitSize;
3823         SDValue Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3824         if (Op.getOpcode() == ISD::UNDEF) continue;
3825         EltIsUndef = false;
3826
3827         NewBits |=
3828           APInt(cast<ConstantSDNode>(Op)->getAPIntValue()).zext(DstBitSize);
3829       }
3830
3831       if (EltIsUndef)
3832         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3833       else
3834         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3835     }
3836
3837     MVT VT = MVT::getVectorVT(DstEltVT, Ops.size());
3838     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3839   }
3840
3841   // Finally, this must be the case where we are shrinking elements: each input
3842   // turns into multiple outputs.
3843   bool isS2V = ISD::isScalarToVector(BV);
3844   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3845   MVT VT = MVT::getVectorVT(DstEltVT, NumOutputsPerInput*BV->getNumOperands());
3846   SmallVector<SDValue, 8> Ops;
3847   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3848     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3849       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3850         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3851       continue;
3852     }
3853     APInt OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getAPIntValue();
3854     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3855       APInt ThisVal = APInt(OpVal).trunc(DstBitSize);
3856       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3857       if (isS2V && i == 0 && j == 0 && APInt(ThisVal).zext(SrcBitSize) == OpVal)
3858         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
3859         return DAG.getNode(ISD::SCALAR_TO_VECTOR, VT, Ops[0]);
3860       OpVal = OpVal.lshr(DstBitSize);
3861     }
3862
3863     // For big endian targets, swap the order of the pieces of each element.
3864     if (TLI.isBigEndian())
3865       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3866   }
3867   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3868 }
3869
3870
3871
3872 SDValue DAGCombiner::visitFADD(SDNode *N) {
3873   SDValue N0 = N->getOperand(0);
3874   SDValue N1 = N->getOperand(1);
3875   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3876   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3877   MVT VT = N->getValueType(0);
3878
3879   // fold vector ops
3880   if (VT.isVector()) {
3881     SDValue FoldedVOp = SimplifyVBinOp(N);
3882     if (FoldedVOp.getNode()) return FoldedVOp;
3883   }
3884
3885   // fold (fadd c1, c2) -> c1+c2
3886   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3887     return DAG.getNode(ISD::FADD, VT, N0, N1);
3888   // canonicalize constant to RHS
3889   if (N0CFP && !N1CFP)
3890     return DAG.getNode(ISD::FADD, VT, N1, N0);
3891   // fold (A + 0) -> A
3892   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
3893     return N0;
3894   // fold (A + (-B)) -> A-B
3895   if (isNegatibleForFree(N1, LegalOperations) == 2)
3896     return DAG.getNode(ISD::FSUB, VT, N0,
3897                        GetNegatedExpression(N1, DAG, LegalOperations));
3898   // fold ((-A) + B) -> B-A
3899   if (isNegatibleForFree(N0, LegalOperations) == 2)
3900     return DAG.getNode(ISD::FSUB, VT, N1,
3901                        GetNegatedExpression(N0, DAG, LegalOperations));
3902
3903   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3904   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3905       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3906     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3907                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3908
3909   return SDValue();
3910 }
3911
3912 SDValue DAGCombiner::visitFSUB(SDNode *N) {
3913   SDValue N0 = N->getOperand(0);
3914   SDValue N1 = N->getOperand(1);
3915   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3916   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3917   MVT VT = N->getValueType(0);
3918
3919   // fold vector ops
3920   if (VT.isVector()) {
3921     SDValue FoldedVOp = SimplifyVBinOp(N);
3922     if (FoldedVOp.getNode()) return FoldedVOp;
3923   }
3924
3925   // fold (fsub c1, c2) -> c1-c2
3926   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3927     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3928   // fold (A-0) -> A
3929   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
3930     return N0;
3931   // fold (0-B) -> -B
3932   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3933     if (isNegatibleForFree(N1, LegalOperations))
3934       return GetNegatedExpression(N1, DAG, LegalOperations);
3935     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
3936       return DAG.getNode(ISD::FNEG, VT, N1);
3937   }
3938   // fold (A-(-B)) -> A+B
3939   if (isNegatibleForFree(N1, LegalOperations))
3940     return DAG.getNode(ISD::FADD, VT, N0,
3941                        GetNegatedExpression(N1, DAG, LegalOperations));
3942
3943   return SDValue();
3944 }
3945
3946 SDValue DAGCombiner::visitFMUL(SDNode *N) {
3947   SDValue N0 = N->getOperand(0);
3948   SDValue N1 = N->getOperand(1);
3949   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3950   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3951   MVT VT = N->getValueType(0);
3952
3953   // fold vector ops
3954   if (VT.isVector()) {
3955     SDValue FoldedVOp = SimplifyVBinOp(N);
3956     if (FoldedVOp.getNode()) return FoldedVOp;
3957   }
3958
3959   // fold (fmul c1, c2) -> c1*c2
3960   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3961     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3962   // canonicalize constant to RHS
3963   if (N0CFP && !N1CFP)
3964     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3965   // fold (A * 0) -> 0
3966   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
3967     return N1;
3968   // fold (fmul X, 2.0) -> (fadd X, X)
3969   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3970     return DAG.getNode(ISD::FADD, VT, N0, N0);
3971   // fold (fmul X, -1.0) -> (fneg X)
3972   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3973     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
3974       return DAG.getNode(ISD::FNEG, VT, N0);
3975
3976   // -X * -Y -> X*Y
3977   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
3978     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
3979       // Both can be negated for free, check to see if at least one is cheaper
3980       // negated.
3981       if (LHSNeg == 2 || RHSNeg == 2)
3982         return DAG.getNode(ISD::FMUL, VT,
3983                            GetNegatedExpression(N0, DAG, LegalOperations),
3984                            GetNegatedExpression(N1, DAG, LegalOperations));
3985     }
3986   }
3987
3988   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3989   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3990       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3991     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
3992                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
3993
3994   return SDValue();
3995 }
3996
3997 SDValue DAGCombiner::visitFDIV(SDNode *N) {
3998   SDValue N0 = N->getOperand(0);
3999   SDValue N1 = N->getOperand(1);
4000   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4001   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4002   MVT VT = N->getValueType(0);
4003
4004   // fold vector ops
4005   if (VT.isVector()) {
4006     SDValue FoldedVOp = SimplifyVBinOp(N);
4007     if (FoldedVOp.getNode()) return FoldedVOp;
4008   }
4009
4010   // fold (fdiv c1, c2) -> c1/c2
4011   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4012     return DAG.getNode(ISD::FDIV, VT, N0, N1);
4013
4014
4015   // -X / -Y -> X*Y
4016   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4017     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4018       // Both can be negated for free, check to see if at least one is cheaper
4019       // negated.
4020       if (LHSNeg == 2 || RHSNeg == 2)
4021         return DAG.getNode(ISD::FDIV, VT,
4022                            GetNegatedExpression(N0, DAG, LegalOperations),
4023                            GetNegatedExpression(N1, DAG, LegalOperations));
4024     }
4025   }
4026
4027   return SDValue();
4028 }
4029
4030 SDValue DAGCombiner::visitFREM(SDNode *N) {
4031   SDValue N0 = N->getOperand(0);
4032   SDValue N1 = N->getOperand(1);
4033   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4034   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4035   MVT VT = N->getValueType(0);
4036
4037   // fold (frem c1, c2) -> fmod(c1,c2)
4038   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4039     return DAG.getNode(ISD::FREM, VT, N0, N1);
4040
4041   return SDValue();
4042 }
4043
4044 SDValue DAGCombiner::visitFCOPYSIGN(SDNode *N) {
4045   SDValue N0 = N->getOperand(0);
4046   SDValue N1 = N->getOperand(1);
4047   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4048   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4049   MVT VT = N->getValueType(0);
4050
4051   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
4052     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
4053
4054   if (N1CFP) {
4055     const APFloat& V = N1CFP->getValueAPF();
4056     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
4057     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
4058     if (!V.isNegative()) {
4059       if (!LegalOperations || TLI.isOperationLegal(ISD::FABS, VT))
4060         return DAG.getNode(ISD::FABS, VT, N0);
4061     } else {
4062       if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4063         return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
4064     }
4065   }
4066
4067   // copysign(fabs(x), y) -> copysign(x, y)
4068   // copysign(fneg(x), y) -> copysign(x, y)
4069   // copysign(copysign(x,z), y) -> copysign(x, y)
4070   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
4071       N0.getOpcode() == ISD::FCOPYSIGN)
4072     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
4073
4074   // copysign(x, abs(y)) -> abs(x)
4075   if (N1.getOpcode() == ISD::FABS)
4076     return DAG.getNode(ISD::FABS, VT, N0);
4077
4078   // copysign(x, copysign(y,z)) -> copysign(x, z)
4079   if (N1.getOpcode() == ISD::FCOPYSIGN)
4080     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
4081
4082   // copysign(x, fp_extend(y)) -> copysign(x, y)
4083   // copysign(x, fp_round(y)) -> copysign(x, y)
4084   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
4085     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
4086
4087   return SDValue();
4088 }
4089
4090
4091
4092 SDValue DAGCombiner::visitSINT_TO_FP(SDNode *N) {
4093   SDValue N0 = N->getOperand(0);
4094   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4095   MVT VT = N->getValueType(0);
4096   MVT OpVT = N0.getValueType();
4097
4098   // fold (sint_to_fp c1) -> c1fp
4099   if (N0C && OpVT != MVT::ppcf128)
4100     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
4101
4102   // If the input is a legal type, and SINT_TO_FP is not legal on this target,
4103   // but UINT_TO_FP is legal on this target, try to convert.
4104   if (!TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT) &&
4105       TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT)) {
4106     // If the sign bit is known to be zero, we can change this to UINT_TO_FP.
4107     if (DAG.SignBitIsZero(N0))
4108       return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
4109   }
4110
4111
4112   return SDValue();
4113 }
4114
4115 SDValue DAGCombiner::visitUINT_TO_FP(SDNode *N) {
4116   SDValue N0 = N->getOperand(0);
4117   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4118   MVT VT = N->getValueType(0);
4119   MVT OpVT = N0.getValueType();
4120
4121   // fold (uint_to_fp c1) -> c1fp
4122   if (N0C && OpVT != MVT::ppcf128)
4123     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
4124
4125   // If the input is a legal type, and UINT_TO_FP is not legal on this target,
4126   // but SINT_TO_FP is legal on this target, try to convert.
4127   if (!TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT) &&
4128       TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT)) {
4129     // If the sign bit is known to be zero, we can change this to SINT_TO_FP.
4130     if (DAG.SignBitIsZero(N0))
4131       return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
4132   }
4133
4134   return SDValue();
4135 }
4136
4137 SDValue DAGCombiner::visitFP_TO_SINT(SDNode *N) {
4138   SDValue N0 = N->getOperand(0);
4139   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4140   MVT VT = N->getValueType(0);
4141
4142   // fold (fp_to_sint c1fp) -> c1
4143   if (N0CFP)
4144     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
4145   return SDValue();
4146 }
4147
4148 SDValue DAGCombiner::visitFP_TO_UINT(SDNode *N) {
4149   SDValue N0 = N->getOperand(0);
4150   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4151   MVT VT = N->getValueType(0);
4152
4153   // fold (fp_to_uint c1fp) -> c1
4154   if (N0CFP && VT != MVT::ppcf128)
4155     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
4156   return SDValue();
4157 }
4158
4159 SDValue DAGCombiner::visitFP_ROUND(SDNode *N) {
4160   SDValue N0 = N->getOperand(0);
4161   SDValue N1 = N->getOperand(1);
4162   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4163   MVT VT = N->getValueType(0);
4164
4165   // fold (fp_round c1fp) -> c1fp
4166   if (N0CFP && N0.getValueType() != MVT::ppcf128)
4167     return DAG.getNode(ISD::FP_ROUND, VT, N0, N1);
4168
4169   // fold (fp_round (fp_extend x)) -> x
4170   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
4171     return N0.getOperand(0);
4172
4173   // fold (fp_round (fp_round x)) -> (fp_round x)
4174   if (N0.getOpcode() == ISD::FP_ROUND) {
4175     // This is a value preserving truncation if both round's are.
4176     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
4177                    N0.getNode()->getConstantOperandVal(1) == 1;
4178     return DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0),
4179                        DAG.getIntPtrConstant(IsTrunc));
4180   }
4181
4182   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
4183   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse()) {
4184     SDValue Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0), N1);
4185     AddToWorkList(Tmp.getNode());
4186     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
4187   }
4188
4189   return SDValue();
4190 }
4191
4192 SDValue DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
4193   SDValue N0 = N->getOperand(0);
4194   MVT VT = N->getValueType(0);
4195   MVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
4196   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4197
4198   // fold (fp_round_inreg c1fp) -> c1fp
4199   if (N0CFP && (TLI.isTypeLegal(EVT) || !LegalTypes)) {
4200     SDValue Round = DAG.getConstantFP(*N0CFP->getConstantFPValue(), EVT);
4201     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
4202   }
4203   return SDValue();
4204 }
4205
4206 SDValue DAGCombiner::visitFP_EXTEND(SDNode *N) {
4207   SDValue N0 = N->getOperand(0);
4208   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4209   MVT VT = N->getValueType(0);
4210
4211   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
4212   if (N->hasOneUse() &&
4213       N->use_begin()->getOpcode() == ISD::FP_ROUND)
4214     return SDValue();
4215
4216   // fold (fp_extend c1fp) -> c1fp
4217   if (N0CFP && VT != MVT::ppcf128)
4218     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
4219
4220   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
4221   // value of X.
4222   if (N0.getOpcode() == ISD::FP_ROUND
4223       && N0.getNode()->getConstantOperandVal(1) == 1) {
4224     SDValue In = N0.getOperand(0);
4225     if (In.getValueType() == VT) return In;
4226     if (VT.bitsLT(In.getValueType()))
4227       return DAG.getNode(ISD::FP_ROUND, VT, In, N0.getOperand(1));
4228     return DAG.getNode(ISD::FP_EXTEND, VT, In);
4229   }
4230
4231   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
4232   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
4233       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4234        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
4235     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4236     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
4237                                      LN0->getBasePtr(), LN0->getSrcValue(),
4238                                      LN0->getSrcValueOffset(),
4239                                      N0.getValueType(),
4240                                      LN0->isVolatile(), LN0->getAlignment());
4241     CombineTo(N, ExtLoad);
4242     CombineTo(N0.getNode(), DAG.getNode(ISD::FP_ROUND, N0.getValueType(),
4243                                         ExtLoad, DAG.getIntPtrConstant(1)),
4244               ExtLoad.getValue(1));
4245     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4246   }
4247
4248   return SDValue();
4249 }
4250
4251 SDValue DAGCombiner::visitFNEG(SDNode *N) {
4252   SDValue N0 = N->getOperand(0);
4253
4254   if (isNegatibleForFree(N0, LegalOperations))
4255     return GetNegatedExpression(N0, DAG, LegalOperations);
4256
4257   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
4258   // constant pool values.
4259   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
4260       N0.getOperand(0).getValueType().isInteger() &&
4261       !N0.getOperand(0).getValueType().isVector()) {
4262     SDValue Int = N0.getOperand(0);
4263     MVT IntVT = Int.getValueType();
4264     if (IntVT.isInteger() && !IntVT.isVector()) {
4265       Int = DAG.getNode(ISD::XOR, IntVT, Int,
4266                         DAG.getConstant(IntVT.getIntegerVTSignBit(), IntVT));
4267       AddToWorkList(Int.getNode());
4268       return DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Int);
4269     }
4270   }
4271
4272   return SDValue();
4273 }
4274
4275 SDValue DAGCombiner::visitFABS(SDNode *N) {
4276   SDValue N0 = N->getOperand(0);
4277   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4278   MVT VT = N->getValueType(0);
4279
4280   // fold (fabs c1) -> fabs(c1)
4281   if (N0CFP && VT != MVT::ppcf128)
4282     return DAG.getNode(ISD::FABS, VT, N0);
4283   // fold (fabs (fabs x)) -> (fabs x)
4284   if (N0.getOpcode() == ISD::FABS)
4285     return N->getOperand(0);
4286   // fold (fabs (fneg x)) -> (fabs x)
4287   // fold (fabs (fcopysign x, y)) -> (fabs x)
4288   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
4289     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
4290
4291   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
4292   // constant pool values.
4293   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
4294       N0.getOperand(0).getValueType().isInteger() &&
4295       !N0.getOperand(0).getValueType().isVector()) {
4296     SDValue Int = N0.getOperand(0);
4297     MVT IntVT = Int.getValueType();
4298     if (IntVT.isInteger() && !IntVT.isVector()) {
4299       Int = DAG.getNode(ISD::AND, IntVT, Int,
4300                         DAG.getConstant(~IntVT.getIntegerVTSignBit(), IntVT));
4301       AddToWorkList(Int.getNode());
4302       return DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Int);
4303     }
4304   }
4305
4306   return SDValue();
4307 }
4308
4309 SDValue DAGCombiner::visitBRCOND(SDNode *N) {
4310   SDValue Chain = N->getOperand(0);
4311   SDValue N1 = N->getOperand(1);
4312   SDValue N2 = N->getOperand(2);
4313   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
4314
4315   // never taken branch, fold to chain
4316   if (N1C && N1C->isNullValue())
4317     return Chain;
4318   // unconditional branch
4319   if (N1C && N1C->getAPIntValue() == 1)
4320     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
4321   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
4322   // on the target.
4323   if (N1.getOpcode() == ISD::SETCC &&
4324       TLI.isOperationLegalOrCustom(ISD::BR_CC, MVT::Other)) {
4325     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
4326                        N1.getOperand(0), N1.getOperand(1), N2);
4327   }
4328   return SDValue();
4329 }
4330
4331 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
4332 //
4333 SDValue DAGCombiner::visitBR_CC(SDNode *N) {
4334   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
4335   SDValue CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
4336
4337   // Use SimplifySetCC to simplify SETCC's.
4338   SDValue Simp = SimplifySetCC(TLI.getSetCCResultType(CondLHS.getValueType()),
4339                                CondLHS, CondRHS, CC->get(), false);
4340   if (Simp.getNode()) AddToWorkList(Simp.getNode());
4341
4342   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.getNode());
4343
4344   // fold br_cc true, dest -> br dest (unconditional branch)
4345   if (SCCC && !SCCC->isNullValue())
4346     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
4347                        N->getOperand(4));
4348   // fold br_cc false, dest -> unconditional fall through
4349   if (SCCC && SCCC->isNullValue())
4350     return N->getOperand(0);
4351
4352   // fold to a simpler setcc
4353   if (Simp.getNode() && Simp.getOpcode() == ISD::SETCC)
4354     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
4355                        Simp.getOperand(2), Simp.getOperand(0),
4356                        Simp.getOperand(1), N->getOperand(4));
4357   return SDValue();
4358 }
4359
4360
4361 /// CombineToPreIndexedLoadStore - Try turning a load / store into a
4362 /// pre-indexed load / store when the base pointer is an add or subtract
4363 /// and it has other uses besides the load / store. After the
4364 /// transformation, the new indexed load / store has effectively folded
4365 /// the add / subtract in and all of its other uses are redirected to the
4366 /// new load / store.
4367 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
4368   if (!LegalOperations)
4369     return false;
4370
4371   bool isLoad = true;
4372   SDValue Ptr;
4373   MVT VT;
4374   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4375     if (LD->isIndexed())
4376       return false;
4377     VT = LD->getMemoryVT();
4378     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
4379         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
4380       return false;
4381     Ptr = LD->getBasePtr();
4382   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4383     if (ST->isIndexed())
4384       return false;
4385     VT = ST->getMemoryVT();
4386     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
4387         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
4388       return false;
4389     Ptr = ST->getBasePtr();
4390     isLoad = false;
4391   } else
4392     return false;
4393
4394   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
4395   // out.  There is no reason to make this a preinc/predec.
4396   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
4397       Ptr.getNode()->hasOneUse())
4398     return false;
4399
4400   // Ask the target to do addressing mode selection.
4401   SDValue BasePtr;
4402   SDValue Offset;
4403   ISD::MemIndexedMode AM = ISD::UNINDEXED;
4404   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
4405     return false;
4406   // Don't create a indexed load / store with zero offset.
4407   if (isa<ConstantSDNode>(Offset) &&
4408       cast<ConstantSDNode>(Offset)->isNullValue())
4409     return false;
4410
4411   // Try turning it into a pre-indexed load / store except when:
4412   // 1) The new base ptr is a frame index.
4413   // 2) If N is a store and the new base ptr is either the same as or is a
4414   //    predecessor of the value being stored.
4415   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
4416   //    that would create a cycle.
4417   // 4) All uses are load / store ops that use it as old base ptr.
4418
4419   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
4420   // (plus the implicit offset) to a register to preinc anyway.
4421   if (isa<FrameIndexSDNode>(BasePtr))
4422     return false;
4423
4424   // Check #2.
4425   if (!isLoad) {
4426     SDValue Val = cast<StoreSDNode>(N)->getValue();
4427     if (Val == BasePtr || BasePtr.getNode()->isPredecessorOf(Val.getNode()))
4428       return false;
4429   }
4430
4431   // Now check for #3 and #4.
4432   bool RealUse = false;
4433   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
4434          E = Ptr.getNode()->use_end(); I != E; ++I) {
4435     SDNode *Use = *I;
4436     if (Use == N)
4437       continue;
4438     if (Use->isPredecessorOf(N))
4439       return false;
4440
4441     if (!((Use->getOpcode() == ISD::LOAD &&
4442            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
4443           (Use->getOpcode() == ISD::STORE &&
4444            cast<StoreSDNode>(Use)->getBasePtr() == Ptr)))
4445       RealUse = true;
4446   }
4447   if (!RealUse)
4448     return false;
4449
4450   SDValue Result;
4451   if (isLoad)
4452     Result = DAG.getIndexedLoad(SDValue(N,0), BasePtr, Offset, AM);
4453   else
4454     Result = DAG.getIndexedStore(SDValue(N,0), BasePtr, Offset, AM);
4455   ++PreIndexedNodes;
4456   ++NodesCombined;
4457   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
4458   DOUT << "\nWith: "; DEBUG(Result.getNode()->dump(&DAG));
4459   DOUT << '\n';
4460   WorkListRemover DeadNodes(*this);
4461   if (isLoad) {
4462     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
4463                                   &DeadNodes);
4464     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
4465                                   &DeadNodes);
4466   } else {
4467     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
4468                                   &DeadNodes);
4469   }
4470
4471   // Finally, since the node is now dead, remove it from the graph.
4472   DAG.DeleteNode(N);
4473
4474   // Replace the uses of Ptr with uses of the updated base value.
4475   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
4476                                 &DeadNodes);
4477   removeFromWorkList(Ptr.getNode());
4478   DAG.DeleteNode(Ptr.getNode());
4479
4480   return true;
4481 }
4482
4483 /// CombineToPostIndexedLoadStore - Try to combine a load / store with a
4484 /// add / sub of the base pointer node into a post-indexed load / store.
4485 /// The transformation folded the add / subtract into the new indexed
4486 /// load / store effectively and all of its uses are redirected to the
4487 /// new load / store.
4488 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
4489   if (!LegalOperations)
4490     return false;
4491
4492   bool isLoad = true;
4493   SDValue Ptr;
4494   MVT VT;
4495   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4496     if (LD->isIndexed())
4497       return false;
4498     VT = LD->getMemoryVT();
4499     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
4500         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
4501       return false;
4502     Ptr = LD->getBasePtr();
4503   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4504     if (ST->isIndexed())
4505       return false;
4506     VT = ST->getMemoryVT();
4507     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
4508         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
4509       return false;
4510     Ptr = ST->getBasePtr();
4511     isLoad = false;
4512   } else
4513     return false;
4514
4515   if (Ptr.getNode()->hasOneUse())
4516     return false;
4517
4518   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
4519          E = Ptr.getNode()->use_end(); I != E; ++I) {
4520     SDNode *Op = *I;
4521     if (Op == N ||
4522         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
4523       continue;
4524
4525     SDValue BasePtr;
4526     SDValue Offset;
4527     ISD::MemIndexedMode AM = ISD::UNINDEXED;
4528     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
4529       if (Ptr == Offset)
4530         std::swap(BasePtr, Offset);
4531       if (Ptr != BasePtr)
4532         continue;
4533       // Don't create a indexed load / store with zero offset.
4534       if (isa<ConstantSDNode>(Offset) &&
4535           cast<ConstantSDNode>(Offset)->isNullValue())
4536         continue;
4537
4538       // Try turning it into a post-indexed load / store except when
4539       // 1) All uses are load / store ops that use it as base ptr.
4540       // 2) Op must be independent of N, i.e. Op is neither a predecessor
4541       //    nor a successor of N. Otherwise, if Op is folded that would
4542       //    create a cycle.
4543
4544       // Check for #1.
4545       bool TryNext = false;
4546       for (SDNode::use_iterator II = BasePtr.getNode()->use_begin(),
4547              EE = BasePtr.getNode()->use_end(); II != EE; ++II) {
4548         SDNode *Use = *II;
4549         if (Use == Ptr.getNode())
4550           continue;
4551
4552         // If all the uses are load / store addresses, then don't do the
4553         // transformation.
4554         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
4555           bool RealUse = false;
4556           for (SDNode::use_iterator III = Use->use_begin(),
4557                  EEE = Use->use_end(); III != EEE; ++III) {
4558             SDNode *UseUse = *III;
4559             if (!((UseUse->getOpcode() == ISD::LOAD &&
4560                    cast<LoadSDNode>(UseUse)->getBasePtr().getNode() == Use) ||
4561                   (UseUse->getOpcode() == ISD::STORE &&
4562                    cast<StoreSDNode>(UseUse)->getBasePtr().getNode() == Use)))
4563               RealUse = true;
4564           }
4565
4566           if (!RealUse) {
4567             TryNext = true;
4568             break;
4569           }
4570         }
4571       }
4572       if (TryNext)
4573         continue;
4574
4575       // Check for #2
4576       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
4577         SDValue Result = isLoad
4578           ? DAG.getIndexedLoad(SDValue(N,0), BasePtr, Offset, AM)
4579           : DAG.getIndexedStore(SDValue(N,0), BasePtr, Offset, AM);
4580         ++PostIndexedNodes;
4581         ++NodesCombined;
4582         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
4583         DOUT << "\nWith: "; DEBUG(Result.getNode()->dump(&DAG));
4584         DOUT << '\n';
4585         WorkListRemover DeadNodes(*this);
4586         if (isLoad) {
4587           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
4588                                         &DeadNodes);
4589           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
4590                                         &DeadNodes);
4591         } else {
4592           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
4593                                         &DeadNodes);
4594         }
4595
4596         // Finally, since the node is now dead, remove it from the graph.
4597         DAG.DeleteNode(N);
4598
4599         // Replace the uses of Use with uses of the updated base value.
4600         DAG.ReplaceAllUsesOfValueWith(SDValue(Op, 0),
4601                                       Result.getValue(isLoad ? 1 : 0),
4602                                       &DeadNodes);
4603         removeFromWorkList(Op);
4604         DAG.DeleteNode(Op);
4605         return true;
4606       }
4607     }
4608   }
4609   return false;
4610 }
4611
4612 /// InferAlignment - If we can infer some alignment information from this
4613 /// pointer, return it.
4614 static unsigned InferAlignment(SDValue Ptr, SelectionDAG &DAG) {
4615   // If this is a direct reference to a stack slot, use information about the
4616   // stack slot's alignment.
4617   int FrameIdx = 1 << 31;
4618   int64_t FrameOffset = 0;
4619   if (FrameIndexSDNode *FI = dyn_cast<FrameIndexSDNode>(Ptr)) {
4620     FrameIdx = FI->getIndex();
4621   } else if (Ptr.getOpcode() == ISD::ADD &&
4622              isa<ConstantSDNode>(Ptr.getOperand(1)) &&
4623              isa<FrameIndexSDNode>(Ptr.getOperand(0))) {
4624     FrameIdx = cast<FrameIndexSDNode>(Ptr.getOperand(0))->getIndex();
4625     FrameOffset = Ptr.getConstantOperandVal(1);
4626   }
4627
4628   if (FrameIdx != (1 << 31)) {
4629     // FIXME: Handle FI+CST.
4630     const MachineFrameInfo &MFI = *DAG.getMachineFunction().getFrameInfo();
4631     if (MFI.isFixedObjectIndex(FrameIdx)) {
4632       int64_t ObjectOffset = MFI.getObjectOffset(FrameIdx) + FrameOffset;
4633
4634       // The alignment of the frame index can be determined from its offset from
4635       // the incoming frame position.  If the frame object is at offset 32 and
4636       // the stack is guaranteed to be 16-byte aligned, then we know that the
4637       // object is 16-byte aligned.
4638       unsigned StackAlign = DAG.getTarget().getFrameInfo()->getStackAlignment();
4639       unsigned Align = MinAlign(ObjectOffset, StackAlign);
4640
4641       // Finally, the frame object itself may have a known alignment.  Factor
4642       // the alignment + offset into a new alignment.  For example, if we know
4643       // the  FI is 8 byte aligned, but the pointer is 4 off, we really have a
4644       // 4-byte alignment of the resultant pointer.  Likewise align 4 + 4-byte
4645       // offset = 4-byte alignment, align 4 + 1-byte offset = align 1, etc.
4646       unsigned FIInfoAlign = MinAlign(MFI.getObjectAlignment(FrameIdx),
4647                                       FrameOffset);
4648       return std::max(Align, FIInfoAlign);
4649     }
4650   }
4651
4652   return 0;
4653 }
4654
4655 SDValue DAGCombiner::visitLOAD(SDNode *N) {
4656   LoadSDNode *LD  = cast<LoadSDNode>(N);
4657   SDValue Chain = LD->getChain();
4658   SDValue Ptr   = LD->getBasePtr();
4659
4660   // Try to infer better alignment information than the load already has.
4661   if (!Fast && LD->isUnindexed()) {
4662     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4663       if (Align > LD->getAlignment())
4664         return DAG.getExtLoad(LD->getExtensionType(), LD->getValueType(0),
4665                               Chain, Ptr, LD->getSrcValue(),
4666                               LD->getSrcValueOffset(), LD->getMemoryVT(),
4667                               LD->isVolatile(), Align);
4668     }
4669   }
4670
4671
4672   // If load is not volatile and there are no uses of the loaded value (and
4673   // the updated indexed value in case of indexed loads), change uses of the
4674   // chain value into uses of the chain input (i.e. delete the dead load).
4675   if (!LD->isVolatile()) {
4676     if (N->getValueType(1) == MVT::Other) {
4677       // Unindexed loads.
4678       if (N->hasNUsesOfValue(0, 0)) {
4679         // It's not safe to use the two value CombineTo variant here. e.g.
4680         // v1, chain2 = load chain1, loc
4681         // v2, chain3 = load chain2, loc
4682         // v3         = add v2, c
4683         // Now we replace use of chain2 with chain1.  This makes the second load
4684         // isomorphic to the one we are deleting, and thus makes this load live.
4685         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4686         DOUT << "\nWith chain: "; DEBUG(Chain.getNode()->dump(&DAG));
4687         DOUT << "\n";
4688         WorkListRemover DeadNodes(*this);
4689         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Chain, &DeadNodes);
4690         if (N->use_empty()) {
4691           removeFromWorkList(N);
4692           DAG.DeleteNode(N);
4693         }
4694         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4695       }
4696     } else {
4697       // Indexed loads.
4698       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
4699       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
4700         SDValue Undef = DAG.getNode(ISD::UNDEF, N->getValueType(0));
4701         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4702         DOUT << "\nWith: "; DEBUG(Undef.getNode()->dump(&DAG));
4703         DOUT << " and 2 other values\n";
4704         WorkListRemover DeadNodes(*this);
4705         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Undef, &DeadNodes);
4706         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1),
4707                                     DAG.getNode(ISD::UNDEF, N->getValueType(1)),
4708                                       &DeadNodes);
4709         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 2), Chain, &DeadNodes);
4710         removeFromWorkList(N);
4711         DAG.DeleteNode(N);
4712         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4713       }
4714     }
4715   }
4716
4717   // If this load is directly stored, replace the load value with the stored
4718   // value.
4719   // TODO: Handle store large -> read small portion.
4720   // TODO: Handle TRUNCSTORE/LOADEXT
4721   if (LD->getExtensionType() == ISD::NON_EXTLOAD &&
4722       !LD->isVolatile()) {
4723     if (ISD::isNON_TRUNCStore(Chain.getNode())) {
4724       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4725       if (PrevST->getBasePtr() == Ptr &&
4726           PrevST->getValue().getValueType() == N->getValueType(0))
4727       return CombineTo(N, Chain.getOperand(1), Chain);
4728     }
4729   }
4730
4731   if (CombinerAA) {
4732     // Walk up chain skipping non-aliasing memory nodes.
4733     SDValue BetterChain = FindBetterChain(N, Chain);
4734
4735     // If there is a better chain.
4736     if (Chain != BetterChain) {
4737       SDValue ReplLoad;
4738
4739       // Replace the chain to void dependency.
4740       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4741         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
4742                                LD->getSrcValue(), LD->getSrcValueOffset(),
4743                                LD->isVolatile(), LD->getAlignment());
4744       } else {
4745         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
4746                                   LD->getValueType(0),
4747                                   BetterChain, Ptr, LD->getSrcValue(),
4748                                   LD->getSrcValueOffset(),
4749                                   LD->getMemoryVT(),
4750                                   LD->isVolatile(),
4751                                   LD->getAlignment());
4752       }
4753
4754       // Create token factor to keep old chain connected.
4755       SDValue Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
4756                                     Chain, ReplLoad.getValue(1));
4757
4758       // Replace uses with load result and token factor. Don't add users
4759       // to work list.
4760       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4761     }
4762   }
4763
4764   // Try transforming N to an indexed load.
4765   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4766     return SDValue(N, 0);
4767
4768   return SDValue();
4769 }
4770
4771
4772 SDValue DAGCombiner::visitSTORE(SDNode *N) {
4773   StoreSDNode *ST  = cast<StoreSDNode>(N);
4774   SDValue Chain = ST->getChain();
4775   SDValue Value = ST->getValue();
4776   SDValue Ptr   = ST->getBasePtr();
4777
4778   // Try to infer better alignment information than the store already has.
4779   if (!Fast && ST->isUnindexed()) {
4780     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4781       if (Align > ST->getAlignment())
4782         return DAG.getTruncStore(Chain, Value, Ptr, ST->getSrcValue(),
4783                                  ST->getSrcValueOffset(), ST->getMemoryVT(),
4784                                  ST->isVolatile(), Align);
4785     }
4786   }
4787
4788   // If this is a store of a bit convert, store the input value if the
4789   // resultant store does not need a higher alignment than the original.
4790   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4791       ST->isUnindexed()) {
4792     unsigned Align = ST->getAlignment();
4793     MVT SVT = Value.getOperand(0).getValueType();
4794     unsigned OrigAlign = TLI.getTargetData()->
4795       getABITypeAlignment(SVT.getTypeForMVT());
4796     if (Align <= OrigAlign &&
4797         ((!LegalOperations && !ST->isVolatile()) ||
4798          TLI.isOperationLegalOrCustom(ISD::STORE, SVT)))
4799       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4800                           ST->getSrcValueOffset(), ST->isVolatile(), OrigAlign);
4801   }
4802
4803   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4804   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4805     // NOTE: If the original store is volatile, this transform must not increase
4806     // the number of stores.  For example, on x86-32 an f64 can be stored in one
4807     // processor operation but an i64 (which is not legal) requires two.  So the
4808     // transform should not be done in this case.
4809     if (Value.getOpcode() != ISD::TargetConstantFP) {
4810       SDValue Tmp;
4811       switch (CFP->getValueType(0).getSimpleVT()) {
4812       default: assert(0 && "Unknown FP type");
4813       case MVT::f80:    // We don't do this for these yet.
4814       case MVT::f128:
4815       case MVT::ppcf128:
4816         break;
4817       case MVT::f32:
4818         if (((TLI.isTypeLegal(MVT::i32) || !LegalTypes) && !LegalOperations &&
4819              !ST->isVolatile()) ||
4820             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
4821           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4822                               bitcastToAPInt().getZExtValue(), MVT::i32);
4823           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4824                               ST->getSrcValueOffset(), ST->isVolatile(),
4825                               ST->getAlignment());
4826         }
4827         break;
4828       case MVT::f64:
4829         if (((TLI.isTypeLegal(MVT::i64) || !LegalTypes) && !LegalOperations &&
4830              !ST->isVolatile()) ||
4831             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i64)) {
4832           Tmp = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
4833                                   getZExtValue(), MVT::i64);
4834           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4835                               ST->getSrcValueOffset(), ST->isVolatile(),
4836                               ST->getAlignment());
4837         } else if (!ST->isVolatile() &&
4838                    TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
4839           // Many FP stores are not made apparent until after legalize, e.g. for
4840           // argument passing.  Since this is so common, custom legalize the
4841           // 64-bit integer store into two 32-bit stores.
4842           uint64_t Val = CFP->getValueAPF().bitcastToAPInt().getZExtValue();
4843           SDValue Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4844           SDValue Hi = DAG.getConstant(Val >> 32, MVT::i32);
4845           if (TLI.isBigEndian()) std::swap(Lo, Hi);
4846
4847           int SVOffset = ST->getSrcValueOffset();
4848           unsigned Alignment = ST->getAlignment();
4849           bool isVolatile = ST->isVolatile();
4850
4851           SDValue St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
4852                                        ST->getSrcValueOffset(),
4853                                        isVolatile, ST->getAlignment());
4854           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4855                             DAG.getConstant(4, Ptr.getValueType()));
4856           SVOffset += 4;
4857           Alignment = MinAlign(Alignment, 4U);
4858           SDValue St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4859                                        SVOffset, isVolatile, Alignment);
4860           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4861         }
4862         break;
4863       }
4864     }
4865   }
4866
4867   if (CombinerAA) {
4868     // Walk up chain skipping non-aliasing memory nodes.
4869     SDValue BetterChain = FindBetterChain(N, Chain);
4870
4871     // If there is a better chain.
4872     if (Chain != BetterChain) {
4873       // Replace the chain to avoid dependency.
4874       SDValue ReplStore;
4875       if (ST->isTruncatingStore()) {
4876         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4877                                       ST->getSrcValue(),ST->getSrcValueOffset(),
4878                                       ST->getMemoryVT(),
4879                                       ST->isVolatile(), ST->getAlignment());
4880       } else {
4881         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4882                                  ST->getSrcValue(), ST->getSrcValueOffset(),
4883                                  ST->isVolatile(), ST->getAlignment());
4884       }
4885
4886       // Create token to keep both nodes around.
4887       SDValue Token =
4888         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4889
4890       // Don't add users to work list.
4891       return CombineTo(N, Token, false);
4892     }
4893   }
4894
4895   // Try transforming N to an indexed store.
4896   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4897     return SDValue(N, 0);
4898
4899   // FIXME: is there such a thing as a truncating indexed store?
4900   if (ST->isTruncatingStore() && ST->isUnindexed() &&
4901       Value.getValueType().isInteger()) {
4902     // See if we can simplify the input to this truncstore with knowledge that
4903     // only the low bits are being used.  For example:
4904     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4905     SDValue Shorter =
4906       GetDemandedBits(Value,
4907                  APInt::getLowBitsSet(Value.getValueSizeInBits(),
4908                                       ST->getMemoryVT().getSizeInBits()));
4909     AddToWorkList(Value.getNode());
4910     if (Shorter.getNode())
4911       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4912                                ST->getSrcValueOffset(), ST->getMemoryVT(),
4913                                ST->isVolatile(), ST->getAlignment());
4914
4915     // Otherwise, see if we can simplify the operation with
4916     // SimplifyDemandedBits, which only works if the value has a single use.
4917     if (SimplifyDemandedBits(Value,
4918                              APInt::getLowBitsSet(
4919                                Value.getValueSizeInBits(),
4920                                ST->getMemoryVT().getSizeInBits())))
4921       return SDValue(N, 0);
4922   }
4923
4924   // If this is a load followed by a store to the same location, then the store
4925   // is dead/noop.
4926   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
4927     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
4928         ST->isUnindexed() && !ST->isVolatile() &&
4929         // There can't be any side effects between the load and store, such as
4930         // a call or store.
4931         Chain.reachesChainWithoutSideEffects(SDValue(Ld, 1))) {
4932       // The store is dead, remove it.
4933       return Chain;
4934     }
4935   }
4936
4937   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
4938   // truncating store.  We can do this even if this is already a truncstore.
4939   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
4940       && Value.getNode()->hasOneUse() && ST->isUnindexed() &&
4941       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
4942                             ST->getMemoryVT())) {
4943     return DAG.getTruncStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4944                              ST->getSrcValueOffset(), ST->getMemoryVT(),
4945                              ST->isVolatile(), ST->getAlignment());
4946   }
4947
4948   return SDValue();
4949 }
4950
4951 SDValue DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4952   SDValue InVec = N->getOperand(0);
4953   SDValue InVal = N->getOperand(1);
4954   SDValue EltNo = N->getOperand(2);
4955
4956   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4957   // vector with the inserted element.
4958   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4959     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
4960     SmallVector<SDValue, 8> Ops(InVec.getNode()->op_begin(),
4961                                 InVec.getNode()->op_end());
4962     if (Elt < Ops.size())
4963       Ops[Elt] = InVal;
4964     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4965                        &Ops[0], Ops.size());
4966   }
4967
4968   return SDValue();
4969 }
4970
4971 SDValue DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4972   // (vextract (scalar_to_vector val, 0) -> val
4973   SDValue InVec = N->getOperand(0);
4974
4975  if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR)
4976    return InVec.getOperand(0);
4977
4978   // Perform only after legalization to ensure build_vector / vector_shuffle
4979   // optimizations have already been done.
4980   if (!LegalOperations) return SDValue();
4981
4982   // (vextract (v4f32 load $addr), c) -> (f32 load $addr+c*size)
4983   // (vextract (v4f32 s2v (f32 load $addr)), c) -> (f32 load $addr+c*size)
4984   // (vextract (v4f32 shuffle (load $addr), <1,u,u,u>), 0) -> (f32 load $addr)
4985   SDValue EltNo = N->getOperand(1);
4986
4987   if (isa<ConstantSDNode>(EltNo)) {
4988     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
4989     bool NewLoad = false;
4990     bool BCNumEltsChanged = false;
4991     MVT VT = InVec.getValueType();
4992     MVT EVT = VT.getVectorElementType();
4993     MVT LVT = EVT;
4994     if (InVec.getOpcode() == ISD::BIT_CONVERT) {
4995       MVT BCVT = InVec.getOperand(0).getValueType();
4996       if (!BCVT.isVector() || EVT.bitsGT(BCVT.getVectorElementType()))
4997         return SDValue();
4998       if (VT.getVectorNumElements() != BCVT.getVectorNumElements())
4999         BCNumEltsChanged = true;
5000       InVec = InVec.getOperand(0);
5001       EVT = BCVT.getVectorElementType();
5002       NewLoad = true;
5003     }
5004
5005     LoadSDNode *LN0 = NULL;
5006     if (ISD::isNormalLoad(InVec.getNode()))
5007       LN0 = cast<LoadSDNode>(InVec);
5008     else if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
5009              InVec.getOperand(0).getValueType() == EVT &&
5010              ISD::isNormalLoad(InVec.getOperand(0).getNode())) {
5011       LN0 = cast<LoadSDNode>(InVec.getOperand(0));
5012     } else if (InVec.getOpcode() == ISD::VECTOR_SHUFFLE) {
5013       // (vextract (vector_shuffle (load $addr), v2, <1, u, u, u>), 1)
5014       // =>
5015       // (load $addr+1*size)
5016
5017       // If the bit convert changed the number of elements, it is unsafe
5018       // to examine the mask.
5019       if (BCNumEltsChanged)
5020         return SDValue();
5021       unsigned Idx = cast<ConstantSDNode>(InVec.getOperand(2).
5022                                           getOperand(Elt))->getZExtValue();
5023       unsigned NumElems = InVec.getOperand(2).getNumOperands();
5024       InVec = (Idx < NumElems) ? InVec.getOperand(0) : InVec.getOperand(1);
5025       if (InVec.getOpcode() == ISD::BIT_CONVERT)
5026         InVec = InVec.getOperand(0);
5027       if (ISD::isNormalLoad(InVec.getNode())) {
5028         LN0 = cast<LoadSDNode>(InVec);
5029         Elt = (Idx < NumElems) ? Idx : Idx - NumElems;
5030       }
5031     }
5032     if (!LN0 || !LN0->hasOneUse() || LN0->isVolatile())
5033       return SDValue();
5034
5035     unsigned Align = LN0->getAlignment();
5036     if (NewLoad) {
5037       // Check the resultant load doesn't need a higher alignment than the
5038       // original load.
5039       unsigned NewAlign = TLI.getTargetData()->
5040         getABITypeAlignment(LVT.getTypeForMVT());
5041       if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, LVT))
5042         return SDValue();
5043       Align = NewAlign;
5044     }
5045
5046     SDValue NewPtr = LN0->getBasePtr();
5047     if (Elt) {
5048       unsigned PtrOff = LVT.getSizeInBits() * Elt / 8;
5049       MVT PtrType = NewPtr.getValueType();
5050       if (TLI.isBigEndian())
5051         PtrOff = VT.getSizeInBits() / 8 - PtrOff;
5052       NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
5053                            DAG.getConstant(PtrOff, PtrType));
5054     }
5055     return DAG.getLoad(LVT, LN0->getChain(), NewPtr,
5056                        LN0->getSrcValue(), LN0->getSrcValueOffset(),
5057                        LN0->isVolatile(), Align);
5058   }
5059   return SDValue();
5060 }
5061
5062
5063 SDValue DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
5064   unsigned NumInScalars = N->getNumOperands();
5065   MVT VT = N->getValueType(0);
5066   unsigned NumElts = VT.getVectorNumElements();
5067   MVT EltType = VT.getVectorElementType();
5068
5069   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
5070   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
5071   // at most two distinct vectors, turn this into a shuffle node.
5072   SDValue VecIn1, VecIn2;
5073   for (unsigned i = 0; i != NumInScalars; ++i) {
5074     // Ignore undef inputs.
5075     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
5076
5077     // If this input is something other than a EXTRACT_VECTOR_ELT with a
5078     // constant index, bail out.
5079     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
5080         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
5081       VecIn1 = VecIn2 = SDValue(0, 0);
5082       break;
5083     }
5084
5085     // If the input vector type disagrees with the result of the build_vector,
5086     // we can't make a shuffle.
5087     SDValue ExtractedFromVec = N->getOperand(i).getOperand(0);
5088     if (ExtractedFromVec.getValueType() != VT) {
5089       VecIn1 = VecIn2 = SDValue(0, 0);
5090       break;
5091     }
5092
5093     // Otherwise, remember this.  We allow up to two distinct input vectors.
5094     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
5095       continue;
5096
5097     if (VecIn1.getNode() == 0) {
5098       VecIn1 = ExtractedFromVec;
5099     } else if (VecIn2.getNode() == 0) {
5100       VecIn2 = ExtractedFromVec;
5101     } else {
5102       // Too many inputs.
5103       VecIn1 = VecIn2 = SDValue(0, 0);
5104       break;
5105     }
5106   }
5107
5108   // If everything is good, we can make a shuffle operation.
5109   if (VecIn1.getNode()) {
5110     SmallVector<SDValue, 8> BuildVecIndices;
5111     for (unsigned i = 0; i != NumInScalars; ++i) {
5112       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
5113         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
5114         continue;
5115       }
5116
5117       SDValue Extract = N->getOperand(i);
5118
5119       // If extracting from the first vector, just use the index directly.
5120       if (Extract.getOperand(0) == VecIn1) {
5121         BuildVecIndices.push_back(Extract.getOperand(1));
5122         continue;
5123       }
5124
5125       // Otherwise, use InIdx + VecSize
5126       unsigned Idx =
5127         cast<ConstantSDNode>(Extract.getOperand(1))->getZExtValue();
5128       BuildVecIndices.push_back(DAG.getIntPtrConstant(Idx+NumInScalars));
5129     }
5130
5131     // Add count and size info.
5132     MVT BuildVecVT = MVT::getVectorVT(TLI.getPointerTy(), NumElts);
5133     if (!TLI.isTypeLegal(BuildVecVT) && LegalTypes)
5134       return SDValue();
5135
5136     // Return the new VECTOR_SHUFFLE node.
5137     SDValue Ops[5];
5138     Ops[0] = VecIn1;
5139     if (VecIn2.getNode()) {
5140       Ops[1] = VecIn2;
5141     } else {
5142       // Use an undef build_vector as input for the second operand.
5143       std::vector<SDValue> UnOps(NumInScalars,
5144                                    DAG.getNode(ISD::UNDEF,
5145                                                EltType));
5146       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
5147                            &UnOps[0], UnOps.size());
5148       AddToWorkList(Ops[1].getNode());
5149     }
5150     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
5151                          &BuildVecIndices[0], BuildVecIndices.size());
5152     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
5153   }
5154
5155   return SDValue();
5156 }
5157
5158 SDValue DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
5159   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
5160   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
5161   // inputs come from at most two distinct vectors, turn this into a shuffle
5162   // node.
5163
5164   // If we only have one input vector, we don't need to do any concatenation.
5165   if (N->getNumOperands() == 1) {
5166     return N->getOperand(0);
5167   }
5168
5169   return SDValue();
5170 }
5171
5172 SDValue DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
5173   SDValue ShufMask = N->getOperand(2);
5174   unsigned NumElts = ShufMask.getNumOperands();
5175
5176   SDValue N0 = N->getOperand(0);
5177   SDValue N1 = N->getOperand(1);
5178
5179   assert(N0.getValueType().getVectorNumElements() == NumElts &&
5180         "Vector shuffle must be normalized in DAG");
5181
5182   // If the shuffle mask is an identity operation on the LHS, return the LHS.
5183   bool isIdentity = true;
5184   for (unsigned i = 0; i != NumElts; ++i) {
5185     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
5186         cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() != i) {
5187       isIdentity = false;
5188       break;
5189     }
5190   }
5191   if (isIdentity) return N->getOperand(0);
5192
5193   // If the shuffle mask is an identity operation on the RHS, return the RHS.
5194   isIdentity = true;
5195   for (unsigned i = 0; i != NumElts; ++i) {
5196     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
5197         cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() !=
5198           i+NumElts) {
5199       isIdentity = false;
5200       break;
5201     }
5202   }
5203   if (isIdentity) return N->getOperand(1);
5204
5205   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
5206   // needed at all.
5207   bool isUnary = true;
5208   bool isSplat = true;
5209   int VecNum = -1;
5210   unsigned BaseIdx = 0;
5211   for (unsigned i = 0; i != NumElts; ++i)
5212     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
5213       unsigned Idx=cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue();
5214       int V = (Idx < NumElts) ? 0 : 1;
5215       if (VecNum == -1) {
5216         VecNum = V;
5217         BaseIdx = Idx;
5218       } else {
5219         if (BaseIdx != Idx)
5220           isSplat = false;
5221         if (VecNum != V) {
5222           isUnary = false;
5223           break;
5224         }
5225       }
5226     }
5227
5228   // Normalize unary shuffle so the RHS is undef.
5229   if (isUnary && VecNum == 1)
5230     std::swap(N0, N1);
5231
5232   // If it is a splat, check if the argument vector is a build_vector with
5233   // all scalar elements the same.
5234   if (isSplat) {
5235     SDNode *V = N0.getNode();
5236
5237     // If this is a bit convert that changes the element type of the vector but
5238     // not the number of vector elements, look through it.  Be careful not to
5239     // look though conversions that change things like v4f32 to v2f64.
5240     if (V->getOpcode() == ISD::BIT_CONVERT) {
5241       SDValue ConvInput = V->getOperand(0);
5242       if (ConvInput.getValueType().isVector() &&
5243           ConvInput.getValueType().getVectorNumElements() == NumElts)
5244         V = ConvInput.getNode();
5245     }
5246
5247     if (V->getOpcode() == ISD::BUILD_VECTOR) {
5248       unsigned NumElems = V->getNumOperands();
5249       if (NumElems > BaseIdx) {
5250         SDValue Base;
5251         bool AllSame = true;
5252         for (unsigned i = 0; i != NumElems; ++i) {
5253           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
5254             Base = V->getOperand(i);
5255             break;
5256           }
5257         }
5258         // Splat of <u, u, u, u>, return <u, u, u, u>
5259         if (!Base.getNode())
5260           return N0;
5261         for (unsigned i = 0; i != NumElems; ++i) {
5262           if (V->getOperand(i) != Base) {
5263             AllSame = false;
5264             break;
5265           }
5266         }
5267         // Splat of <x, x, x, x>, return <x, x, x, x>
5268         if (AllSame)
5269           return N0;
5270       }
5271     }
5272   }
5273
5274   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
5275   // into an undef.
5276   if (isUnary || N0 == N1) {
5277     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
5278     // first operand.
5279     SmallVector<SDValue, 8> MappedOps;
5280     for (unsigned i = 0; i != NumElts; ++i) {
5281       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
5282           cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() <
5283             NumElts) {
5284         MappedOps.push_back(ShufMask.getOperand(i));
5285       } else {
5286         unsigned NewIdx =
5287           cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() -
5288           NumElts;
5289         MappedOps.push_back(DAG.getConstant(NewIdx,
5290                                         ShufMask.getOperand(i).getValueType()));
5291       }
5292     }
5293     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
5294                            &MappedOps[0], MappedOps.size());
5295     AddToWorkList(ShufMask.getNode());
5296     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
5297                        N0,
5298                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
5299                        ShufMask);
5300   }
5301
5302   return SDValue();
5303 }
5304
5305 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
5306 /// an AND to a vector_shuffle with the destination vector and a zero vector.
5307 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
5308 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
5309 SDValue DAGCombiner::XformToShuffleWithZero(SDNode *N) {
5310   SDValue LHS = N->getOperand(0);
5311   SDValue RHS = N->getOperand(1);
5312   if (N->getOpcode() == ISD::AND) {
5313     if (RHS.getOpcode() == ISD::BIT_CONVERT)
5314       RHS = RHS.getOperand(0);
5315     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
5316       std::vector<SDValue> IdxOps;
5317       unsigned NumOps = RHS.getNumOperands();
5318       unsigned NumElts = NumOps;
5319       for (unsigned i = 0; i != NumElts; ++i) {
5320         SDValue Elt = RHS.getOperand(i);
5321         if (!isa<ConstantSDNode>(Elt))
5322           return SDValue();
5323         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
5324           IdxOps.push_back(DAG.getIntPtrConstant(i));
5325         else if (cast<ConstantSDNode>(Elt)->isNullValue())
5326           IdxOps.push_back(DAG.getIntPtrConstant(NumElts));
5327         else
5328           return SDValue();
5329       }
5330
5331       // Let's see if the target supports this vector_shuffle.
5332       if (!TLI.isVectorClearMaskLegal(IdxOps, TLI.getPointerTy(), DAG))
5333         return SDValue();
5334
5335       // Return the new VECTOR_SHUFFLE node.
5336       MVT EVT = RHS.getValueType().getVectorElementType();
5337       MVT VT = MVT::getVectorVT(EVT, NumElts);
5338       MVT MaskVT = MVT::getVectorVT(TLI.getPointerTy(), NumElts);
5339       std::vector<SDValue> Ops;
5340       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
5341       Ops.push_back(LHS);
5342       AddToWorkList(LHS.getNode());
5343       std::vector<SDValue> ZeroOps(NumElts, DAG.getConstant(0, EVT));
5344       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
5345                                 &ZeroOps[0], ZeroOps.size()));
5346       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, MaskVT,
5347                                 &IdxOps[0], IdxOps.size()));
5348       SDValue Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
5349                                      &Ops[0], Ops.size());
5350       if (VT != N->getValueType(0))
5351         Result = DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Result);
5352       return Result;
5353     }
5354   }
5355   return SDValue();
5356 }
5357
5358 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
5359 SDValue DAGCombiner::SimplifyVBinOp(SDNode *N) {
5360   // After legalize, the target may be depending on adds and other
5361   // binary ops to provide legal ways to construct constants or other
5362   // things. Simplifying them may result in a loss of legality.
5363   if (LegalOperations) return SDValue();
5364
5365   MVT VT = N->getValueType(0);
5366   assert(VT.isVector() && "SimplifyVBinOp only works on vectors!");
5367
5368   MVT EltType = VT.getVectorElementType();
5369   SDValue LHS = N->getOperand(0);
5370   SDValue RHS = N->getOperand(1);
5371   SDValue Shuffle = XformToShuffleWithZero(N);
5372   if (Shuffle.getNode()) return Shuffle;
5373
5374   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
5375   // this operation.
5376   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
5377       RHS.getOpcode() == ISD::BUILD_VECTOR) {
5378     SmallVector<SDValue, 8> Ops;
5379     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
5380       SDValue LHSOp = LHS.getOperand(i);
5381       SDValue RHSOp = RHS.getOperand(i);
5382       // If these two elements can't be folded, bail out.
5383       if ((LHSOp.getOpcode() != ISD::UNDEF &&
5384            LHSOp.getOpcode() != ISD::Constant &&
5385            LHSOp.getOpcode() != ISD::ConstantFP) ||
5386           (RHSOp.getOpcode() != ISD::UNDEF &&
5387            RHSOp.getOpcode() != ISD::Constant &&
5388            RHSOp.getOpcode() != ISD::ConstantFP))
5389         break;
5390       // Can't fold divide by zero.
5391       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
5392           N->getOpcode() == ISD::FDIV) {
5393         if ((RHSOp.getOpcode() == ISD::Constant &&
5394              cast<ConstantSDNode>(RHSOp.getNode())->isNullValue()) ||
5395             (RHSOp.getOpcode() == ISD::ConstantFP &&
5396              cast<ConstantFPSDNode>(RHSOp.getNode())->getValueAPF().isZero()))
5397           break;
5398       }
5399       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
5400       AddToWorkList(Ops.back().getNode());
5401       assert((Ops.back().getOpcode() == ISD::UNDEF ||
5402               Ops.back().getOpcode() == ISD::Constant ||
5403               Ops.back().getOpcode() == ISD::ConstantFP) &&
5404              "Scalar binop didn't fold!");
5405     }
5406
5407     if (Ops.size() == LHS.getNumOperands()) {
5408       MVT VT = LHS.getValueType();
5409       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
5410     }
5411   }
5412
5413   return SDValue();
5414 }
5415
5416 SDValue DAGCombiner::SimplifySelect(SDValue N0, SDValue N1, SDValue N2){
5417   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
5418
5419   SDValue SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
5420                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
5421   // If we got a simplified select_cc node back from SimplifySelectCC, then
5422   // break it down into a new SETCC node, and a new SELECT node, and then return
5423   // the SELECT node, since we were called with a SELECT node.
5424   if (SCC.getNode()) {
5425     // Check to see if we got a select_cc back (to turn into setcc/select).
5426     // Otherwise, just return whatever node we got back, like fabs.
5427     if (SCC.getOpcode() == ISD::SELECT_CC) {
5428       SDValue SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
5429                                     SCC.getOperand(0), SCC.getOperand(1),
5430                                     SCC.getOperand(4));
5431       AddToWorkList(SETCC.getNode());
5432       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
5433                          SCC.getOperand(3), SETCC);
5434     }
5435     return SCC;
5436   }
5437   return SDValue();
5438 }
5439
5440 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
5441 /// are the two values being selected between, see if we can simplify the
5442 /// select.  Callers of this should assume that TheSelect is deleted if this
5443 /// returns true.  As such, they should return the appropriate thing (e.g. the
5444 /// node) back to the top-level of the DAG combiner loop to avoid it being
5445 /// looked at.
5446 ///
5447 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDValue LHS,
5448                                     SDValue RHS) {
5449
5450   // If this is a select from two identical things, try to pull the operation
5451   // through the select.
5452   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
5453     // If this is a load and the token chain is identical, replace the select
5454     // of two loads with a load through a select of the address to load from.
5455     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
5456     // constants have been dropped into the constant pool.
5457     if (LHS.getOpcode() == ISD::LOAD &&
5458         // Do not let this transformation reduce the number of volatile loads.
5459         !cast<LoadSDNode>(LHS)->isVolatile() &&
5460         !cast<LoadSDNode>(RHS)->isVolatile() &&
5461         // Token chains must be identical.
5462         LHS.getOperand(0) == RHS.getOperand(0)) {
5463       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
5464       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
5465
5466       // If this is an EXTLOAD, the VT's must match.
5467       if (LLD->getMemoryVT() == RLD->getMemoryVT()) {
5468         // FIXME: this conflates two src values, discarding one.  This is not
5469         // the right thing to do, but nothing uses srcvalues now.  When they do,
5470         // turn SrcValue into a list of locations.
5471         SDValue Addr;
5472         if (TheSelect->getOpcode() == ISD::SELECT) {
5473           // Check that the condition doesn't reach either load.  If so, folding
5474           // this will induce a cycle into the DAG.
5475           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5476               !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode())) {
5477             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
5478                                TheSelect->getOperand(0), LLD->getBasePtr(),
5479                                RLD->getBasePtr());
5480           }
5481         } else {
5482           // Check that the condition doesn't reach either load.  If so, folding
5483           // this will induce a cycle into the DAG.
5484           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5485               !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5486               !LLD->isPredecessorOf(TheSelect->getOperand(1).getNode()) &&
5487               !RLD->isPredecessorOf(TheSelect->getOperand(1).getNode())) {
5488             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
5489                              TheSelect->getOperand(0),
5490                              TheSelect->getOperand(1),
5491                              LLD->getBasePtr(), RLD->getBasePtr(),
5492                              TheSelect->getOperand(4));
5493           }
5494         }
5495
5496         if (Addr.getNode()) {
5497           SDValue Load;
5498           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
5499             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
5500                                Addr,LLD->getSrcValue(),
5501                                LLD->getSrcValueOffset(),
5502                                LLD->isVolatile(),
5503                                LLD->getAlignment());
5504           else {
5505             Load = DAG.getExtLoad(LLD->getExtensionType(),
5506                                   TheSelect->getValueType(0),
5507                                   LLD->getChain(), Addr, LLD->getSrcValue(),
5508                                   LLD->getSrcValueOffset(),
5509                                   LLD->getMemoryVT(),
5510                                   LLD->isVolatile(),
5511                                   LLD->getAlignment());
5512           }
5513           // Users of the select now use the result of the load.
5514           CombineTo(TheSelect, Load);
5515
5516           // Users of the old loads now use the new load's chain.  We know the
5517           // old-load value is dead now.
5518           CombineTo(LHS.getNode(), Load.getValue(0), Load.getValue(1));
5519           CombineTo(RHS.getNode(), Load.getValue(0), Load.getValue(1));
5520           return true;
5521         }
5522       }
5523     }
5524   }
5525
5526   return false;
5527 }
5528
5529 SDValue DAGCombiner::SimplifySelectCC(SDValue N0, SDValue N1,
5530                                       SDValue N2, SDValue N3,
5531                                       ISD::CondCode CC, bool NotExtCompare) {
5532
5533   MVT VT = N2.getValueType();
5534   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
5535   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
5536   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.getNode());
5537
5538   // Determine if the condition we're dealing with is constant
5539   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
5540                               N0, N1, CC, false);
5541   if (SCC.getNode()) AddToWorkList(SCC.getNode());
5542   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode());
5543
5544   // fold select_cc true, x, y -> x
5545   if (SCCC && !SCCC->isNullValue())
5546     return N2;
5547   // fold select_cc false, x, y -> y
5548   if (SCCC && SCCC->isNullValue())
5549     return N3;
5550
5551   // Check to see if we can simplify the select into an fabs node
5552   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
5553     // Allow either -0.0 or 0.0
5554     if (CFP->getValueAPF().isZero()) {
5555       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
5556       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
5557           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
5558           N2 == N3.getOperand(0))
5559         return DAG.getNode(ISD::FABS, VT, N0);
5560
5561       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
5562       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
5563           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
5564           N2.getOperand(0) == N3)
5565         return DAG.getNode(ISD::FABS, VT, N3);
5566     }
5567   }
5568
5569   // Check to see if we can perform the "gzip trick", transforming
5570   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
5571   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
5572       N0.getValueType().isInteger() &&
5573       N2.getValueType().isInteger() &&
5574       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
5575        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
5576     MVT XType = N0.getValueType();
5577     MVT AType = N2.getValueType();
5578     if (XType.bitsGE(AType)) {
5579       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
5580       // single-bit constant.
5581       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
5582         unsigned ShCtV = N2C->getAPIntValue().logBase2();
5583         ShCtV = XType.getSizeInBits()-ShCtV-1;
5584         SDValue ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
5585         SDValue Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
5586         AddToWorkList(Shift.getNode());
5587         if (XType.bitsGT(AType)) {
5588           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
5589           AddToWorkList(Shift.getNode());
5590         }
5591         return DAG.getNode(ISD::AND, AType, Shift, N2);
5592       }
5593       SDValue Shift = DAG.getNode(ISD::SRA, XType, N0,
5594                                     DAG.getConstant(XType.getSizeInBits()-1,
5595                                                     TLI.getShiftAmountTy()));
5596       AddToWorkList(Shift.getNode());
5597       if (XType.bitsGT(AType)) {
5598         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
5599         AddToWorkList(Shift.getNode());
5600       }
5601       return DAG.getNode(ISD::AND, AType, Shift, N2);
5602     }
5603   }
5604
5605   // fold select C, 16, 0 -> shl C, 4
5606   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
5607       TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent) {
5608
5609     // If the caller doesn't want us to simplify this into a zext of a compare,
5610     // don't do it.
5611     if (NotExtCompare && N2C->getAPIntValue() == 1)
5612       return SDValue();
5613
5614     // Get a SetCC of the condition
5615     // FIXME: Should probably make sure that setcc is legal if we ever have a
5616     // target where it isn't.
5617     SDValue Temp, SCC;
5618     // cast from setcc result type to select result type
5619     if (LegalTypes) {
5620       SCC  = DAG.getSetCC(TLI.getSetCCResultType(N0.getValueType()),
5621                           N0, N1, CC);
5622       if (N2.getValueType().bitsLT(SCC.getValueType()))
5623         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
5624       else
5625         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
5626     } else {
5627       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
5628       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
5629     }
5630     AddToWorkList(SCC.getNode());
5631     AddToWorkList(Temp.getNode());
5632
5633     if (N2C->getAPIntValue() == 1)
5634       return Temp;
5635     // shl setcc result by log2 n2c
5636     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
5637                        DAG.getConstant(N2C->getAPIntValue().logBase2(),
5638                                        TLI.getShiftAmountTy()));
5639   }
5640
5641   // Check to see if this is the equivalent of setcc
5642   // FIXME: Turn all of these into setcc if setcc if setcc is legal
5643   // otherwise, go ahead with the folds.
5644   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
5645     MVT XType = N0.getValueType();
5646     if (!LegalOperations ||
5647         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(XType))) {
5648       SDValue Res = DAG.getSetCC(TLI.getSetCCResultType(XType), N0, N1, CC);
5649       if (Res.getValueType() != VT)
5650         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
5651       return Res;
5652     }
5653
5654     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
5655     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
5656         (!LegalOperations ||
5657          TLI.isOperationLegal(ISD::CTLZ, XType))) {
5658       SDValue Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
5659       return DAG.getNode(ISD::SRL, XType, Ctlz,
5660                          DAG.getConstant(Log2_32(XType.getSizeInBits()),
5661                                          TLI.getShiftAmountTy()));
5662     }
5663     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
5664     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
5665       SDValue NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
5666                                     N0);
5667       SDValue NotN0 = DAG.getNOT(N0, XType);
5668       return DAG.getNode(ISD::SRL, XType,
5669                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
5670                          DAG.getConstant(XType.getSizeInBits()-1,
5671                                          TLI.getShiftAmountTy()));
5672     }
5673     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
5674     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
5675       SDValue Sign = DAG.getNode(ISD::SRL, XType, N0,
5676                                    DAG.getConstant(XType.getSizeInBits()-1,
5677                                                    TLI.getShiftAmountTy()));
5678       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
5679     }
5680   }
5681
5682   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
5683   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5684   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
5685       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
5686       N2.getOperand(0) == N1 && N0.getValueType().isInteger()) {
5687     MVT XType = N0.getValueType();
5688     SDValue Shift = DAG.getNode(ISD::SRA, XType, N0,
5689                                   DAG.getConstant(XType.getSizeInBits()-1,
5690                                                   TLI.getShiftAmountTy()));
5691     SDValue Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
5692     AddToWorkList(Shift.getNode());
5693     AddToWorkList(Add.getNode());
5694     return DAG.getNode(ISD::XOR, XType, Add, Shift);
5695   }
5696   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
5697   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5698   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
5699       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
5700     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
5701       MVT XType = N0.getValueType();
5702       if (SubC->isNullValue() && XType.isInteger()) {
5703         SDValue Shift = DAG.getNode(ISD::SRA, XType, N0,
5704                                       DAG.getConstant(XType.getSizeInBits()-1,
5705                                                       TLI.getShiftAmountTy()));
5706         SDValue Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
5707         AddToWorkList(Shift.getNode());
5708         AddToWorkList(Add.getNode());
5709         return DAG.getNode(ISD::XOR, XType, Add, Shift);
5710       }
5711     }
5712   }
5713
5714   return SDValue();
5715 }
5716
5717 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
5718 SDValue DAGCombiner::SimplifySetCC(MVT VT, SDValue N0,
5719                                    SDValue N1, ISD::CondCode Cond,
5720                                    bool foldBooleans) {
5721   TargetLowering::DAGCombinerInfo
5722     DagCombineInfo(DAG, Level == Unrestricted, false, this);
5723   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
5724 }
5725
5726 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
5727 /// return a DAG expression to select that will generate the same value by
5728 /// multiplying by a magic number.  See:
5729 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5730 SDValue DAGCombiner::BuildSDIV(SDNode *N) {
5731   std::vector<SDNode*> Built;
5732   SDValue S = TLI.BuildSDIV(N, DAG, &Built);
5733
5734   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5735        ii != ee; ++ii)
5736     AddToWorkList(*ii);
5737   return S;
5738 }
5739
5740 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
5741 /// return a DAG expression to select that will generate the same value by
5742 /// multiplying by a magic number.  See:
5743 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5744 SDValue DAGCombiner::BuildUDIV(SDNode *N) {
5745   std::vector<SDNode*> Built;
5746   SDValue S = TLI.BuildUDIV(N, DAG, &Built);
5747
5748   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5749        ii != ee; ++ii)
5750     AddToWorkList(*ii);
5751   return S;
5752 }
5753
5754 /// FindBaseOffset - Return true if base is known not to alias with anything
5755 /// but itself.  Provides base object and offset as results.
5756 static bool FindBaseOffset(SDValue Ptr, SDValue &Base, int64_t &Offset) {
5757   // Assume it is a primitive operation.
5758   Base = Ptr; Offset = 0;
5759
5760   // If it's an adding a simple constant then integrate the offset.
5761   if (Base.getOpcode() == ISD::ADD) {
5762     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
5763       Base = Base.getOperand(0);
5764       Offset += C->getZExtValue();
5765     }
5766   }
5767
5768   // If it's any of the following then it can't alias with anything but itself.
5769   return isa<FrameIndexSDNode>(Base) ||
5770          isa<ConstantPoolSDNode>(Base) ||
5771          isa<GlobalAddressSDNode>(Base);
5772 }
5773
5774 /// isAlias - Return true if there is any possibility that the two addresses
5775 /// overlap.
5776 bool DAGCombiner::isAlias(SDValue Ptr1, int64_t Size1,
5777                           const Value *SrcValue1, int SrcValueOffset1,
5778                           SDValue Ptr2, int64_t Size2,
5779                           const Value *SrcValue2, int SrcValueOffset2)
5780 {
5781   // If they are the same then they must be aliases.
5782   if (Ptr1 == Ptr2) return true;
5783
5784   // Gather base node and offset information.
5785   SDValue Base1, Base2;
5786   int64_t Offset1, Offset2;
5787   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
5788   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
5789
5790   // If they have a same base address then...
5791   if (Base1 == Base2) {
5792     // Check to see if the addresses overlap.
5793     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
5794   }
5795
5796   // If we know both bases then they can't alias.
5797   if (KnownBase1 && KnownBase2) return false;
5798
5799   if (CombinerGlobalAA) {
5800     // Use alias analysis information.
5801     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
5802     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
5803     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
5804     AliasAnalysis::AliasResult AAResult =
5805                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
5806     if (AAResult == AliasAnalysis::NoAlias)
5807       return false;
5808   }
5809
5810   // Otherwise we have to assume they alias.
5811   return true;
5812 }
5813
5814 /// FindAliasInfo - Extracts the relevant alias information from the memory
5815 /// node.  Returns true if the operand was a load.
5816 bool DAGCombiner::FindAliasInfo(SDNode *N,
5817                         SDValue &Ptr, int64_t &Size,
5818                         const Value *&SrcValue, int &SrcValueOffset) {
5819   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
5820     Ptr = LD->getBasePtr();
5821     Size = LD->getMemoryVT().getSizeInBits() >> 3;
5822     SrcValue = LD->getSrcValue();
5823     SrcValueOffset = LD->getSrcValueOffset();
5824     return true;
5825   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5826     Ptr = ST->getBasePtr();
5827     Size = ST->getMemoryVT().getSizeInBits() >> 3;
5828     SrcValue = ST->getSrcValue();
5829     SrcValueOffset = ST->getSrcValueOffset();
5830   } else {
5831     assert(0 && "FindAliasInfo expected a memory operand");
5832   }
5833
5834   return false;
5835 }
5836
5837 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5838 /// looking for aliasing nodes and adding them to the Aliases vector.
5839 void DAGCombiner::GatherAllAliases(SDNode *N, SDValue OriginalChain,
5840                                    SmallVector<SDValue, 8> &Aliases) {
5841   SmallVector<SDValue, 8> Chains;     // List of chains to visit.
5842   std::set<SDNode *> Visited;           // Visited node set.
5843
5844   // Get alias information for node.
5845   SDValue Ptr;
5846   int64_t Size;
5847   const Value *SrcValue;
5848   int SrcValueOffset;
5849   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
5850
5851   // Starting off.
5852   Chains.push_back(OriginalChain);
5853
5854   // Look at each chain and determine if it is an alias.  If so, add it to the
5855   // aliases list.  If not, then continue up the chain looking for the next
5856   // candidate.
5857   while (!Chains.empty()) {
5858     SDValue Chain = Chains.back();
5859     Chains.pop_back();
5860
5861      // Don't bother if we've been before.
5862     if (Visited.find(Chain.getNode()) != Visited.end()) continue;
5863     Visited.insert(Chain.getNode());
5864
5865     switch (Chain.getOpcode()) {
5866     case ISD::EntryToken:
5867       // Entry token is ideal chain operand, but handled in FindBetterChain.
5868       break;
5869
5870     case ISD::LOAD:
5871     case ISD::STORE: {
5872       // Get alias information for Chain.
5873       SDValue OpPtr;
5874       int64_t OpSize;
5875       const Value *OpSrcValue;
5876       int OpSrcValueOffset;
5877       bool IsOpLoad = FindAliasInfo(Chain.getNode(), OpPtr, OpSize,
5878                                     OpSrcValue, OpSrcValueOffset);
5879
5880       // If chain is alias then stop here.
5881       if (!(IsLoad && IsOpLoad) &&
5882           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
5883                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
5884         Aliases.push_back(Chain);
5885       } else {
5886         // Look further up the chain.
5887         Chains.push_back(Chain.getOperand(0));
5888         // Clean up old chain.
5889         AddToWorkList(Chain.getNode());
5890       }
5891       break;
5892     }
5893
5894     case ISD::TokenFactor:
5895       // We have to check each of the operands of the token factor, so we queue
5896       // then up.  Adding the  operands to the queue (stack) in reverse order
5897       // maintains the original order and increases the likelihood that getNode
5898       // will find a matching token factor (CSE.)
5899       for (unsigned n = Chain.getNumOperands(); n;)
5900         Chains.push_back(Chain.getOperand(--n));
5901       // Eliminate the token factor if we can.
5902       AddToWorkList(Chain.getNode());
5903       break;
5904
5905     default:
5906       // For all other instructions we will just have to take what we can get.
5907       Aliases.push_back(Chain);
5908       break;
5909     }
5910   }
5911 }
5912
5913 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
5914 /// for a better chain (aliasing node.)
5915 SDValue DAGCombiner::FindBetterChain(SDNode *N, SDValue OldChain) {
5916   SmallVector<SDValue, 8> Aliases;  // Ops for replacing token factor.
5917
5918   // Accumulate all the aliases to this node.
5919   GatherAllAliases(N, OldChain, Aliases);
5920
5921   if (Aliases.size() == 0) {
5922     // If no operands then chain to entry token.
5923     return DAG.getEntryNode();
5924   } else if (Aliases.size() == 1) {
5925     // If a single operand then chain to it.  We don't need to revisit it.
5926     return Aliases[0];
5927   }
5928
5929   // Construct a custom tailored token factor.
5930   SDValue NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
5931                                    &Aliases[0], Aliases.size());
5932
5933   // Make sure the old chain gets cleaned up.
5934   if (NewChain != OldChain) AddToWorkList(OldChain.getNode());
5935
5936   return NewChain;
5937 }
5938
5939 // SelectionDAG::Combine - This is the entry point for the file.
5940 //
5941 void SelectionDAG::Combine(CombineLevel Level, AliasAnalysis &AA, bool Fast) {
5942   /// run - This is the main entry point to this class.
5943   ///
5944   DAGCombiner(*this, AA, Fast).Run(Level);
5945 }