lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "dagcombine"
  16 #include "llvm/CodeGen/SelectionDAG.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/Analysis/AliasAnalysis.h"
  20 #include "llvm/Target/TargetData.h"
  21 #include "llvm/Target/TargetFrameInfo.h"
  22 #include "llvm/Target/TargetLowering.h"
  23 #include "llvm/Target/TargetMachine.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/SmallPtrSet.h"
  26 #include "llvm/ADT/Statistic.h"
  27 #include "llvm/Support/Compiler.h"
  28 #include "llvm/Support/CommandLine.h"
  29 #include "llvm/Support/Debug.h"
  30 #include "llvm/Support/MathExtras.h"
  31 #include <algorithm>
  32 #include <set>
  33 using namespace llvm;
  34
  35 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  36 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  37 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  38
  39 namespace {
  40   static cl::opt<bool>
  41     CombinerAA("combiner-alias-analysis", cl::Hidden,
  42                cl::desc("Turn on alias analysis during testing"));
  43
  44   static cl::opt<bool>
  45     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  46                cl::desc("Include global information in alias analysis"));
  47
  48 //------------------------------ DAGCombiner ---------------------------------//
  49
  50   class VISIBILITY_HIDDEN DAGCombiner {
  51     SelectionDAG &DAG;
  52     const TargetLowering &TLI;
  53     CombineLevel Level;
  54     bool LegalOperations;
  55     bool LegalTypes;
  56     bool Fast;
  57
  58     // Worklist of all of the nodes that need to be simplified.
  59     std::vector<SDNode*> WorkList;
  60
  61     // AA - Used for DAG load/store alias analysis.
  62     AliasAnalysis &AA;
  63
  64     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  65     /// the instruction to the work lists because they might get more simplified
  66     /// now.
  67     ///
  68     void AddUsersToWorkList(SDNode *N) {
  69       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  70            UI != UE; ++UI)
  71         AddToWorkList(*UI);
  72     }
  73
  74     /// visit - call the node-specific routine that knows how to fold each
  75     /// particular type of node.
  76     SDValue visit(SDNode *N);
  77
  78   public:
  79     /// AddToWorkList - Add to the work list making sure it's instance is at the
  80     /// the back (next to be processed.)
  81     void AddToWorkList(SDNode *N) {
  82       removeFromWorkList(N);
  83       WorkList.push_back(N);
  84     }
  85
  86     /// removeFromWorkList - remove all instances of N from the worklist.
  87     ///
  88     void removeFromWorkList(SDNode *N) {
  89       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  90                      WorkList.end());
  91     }
  92
  93     SDValue CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
  94                         bool AddTo = true);
  95
  96     SDValue CombineTo(SDNode *N, SDValue Res, bool AddTo = true) {
  97       return CombineTo(N, &Res, 1, AddTo);
  98     }
  99
 100     SDValue CombineTo(SDNode *N, SDValue Res0, SDValue Res1,
 101                         bool AddTo = true) {
 102       SDValue To[] = { Res0, Res1 };
 103       return CombineTo(N, To, 2, AddTo);
 104     }
 105
 106     void CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO);
 107
 108   private:
 109
 110     /// SimplifyDemandedBits - Check the specified integer node value to see if
 111     /// it can be simplified or if things it uses can be simplified by bit
 112     /// propagation.  If so, return true.
 113     bool SimplifyDemandedBits(SDValue Op) {
 114       APInt Demanded = APInt::getAllOnesValue(Op.getValueSizeInBits());
 115       return SimplifyDemandedBits(Op, Demanded);
 116     }
 117
 118     bool SimplifyDemandedBits(SDValue Op, const APInt &Demanded);
 119
 120     bool CombineToPreIndexedLoadStore(SDNode *N);
 121     bool CombineToPostIndexedLoadStore(SDNode *N);
 122
 123
 124     /// combine - call the node-specific routine that knows how to fold each
 125     /// particular type of node. If that doesn't do anything, try the
 126     /// target-specific DAG combines.
 127     SDValue combine(SDNode *N);
 128
 129     // Visitation implementation - Implement dag node combining for different
 130     // node types.  The semantics are as follows:
 131     // Return Value:
 132     //   SDValue.getNode() == 0 - No change was made
 133     //   SDValue.getNode() == N - N was replaced, is dead and has been handled.
 134     //   otherwise              - N should be replaced by the returned Operand.
 135     //
 136     SDValue visitTokenFactor(SDNode *N);
 137     SDValue visitMERGE_VALUES(SDNode *N);
 138     SDValue visitADD(SDNode *N);
 139     SDValue visitSUB(SDNode *N);
 140     SDValue visitADDC(SDNode *N);
 141     SDValue visitADDE(SDNode *N);
 142     SDValue visitMUL(SDNode *N);
 143     SDValue visitSDIV(SDNode *N);
 144     SDValue visitUDIV(SDNode *N);
 145     SDValue visitSREM(SDNode *N);
 146     SDValue visitUREM(SDNode *N);
 147     SDValue visitMULHU(SDNode *N);
 148     SDValue visitMULHS(SDNode *N);
 149     SDValue visitSMUL_LOHI(SDNode *N);
 150     SDValue visitUMUL_LOHI(SDNode *N);
 151     SDValue visitSDIVREM(SDNode *N);
 152     SDValue visitUDIVREM(SDNode *N);
 153     SDValue visitAND(SDNode *N);
 154     SDValue visitOR(SDNode *N);
 155     SDValue visitXOR(SDNode *N);
 156     SDValue SimplifyVBinOp(SDNode *N);
 157     SDValue visitSHL(SDNode *N);
 158     SDValue visitSRA(SDNode *N);
 159     SDValue visitSRL(SDNode *N);
 160     SDValue visitCTLZ(SDNode *N);
 161     SDValue visitCTTZ(SDNode *N);
 162     SDValue visitCTPOP(SDNode *N);
 163     SDValue visitSELECT(SDNode *N);
 164     SDValue visitSELECT_CC(SDNode *N);
 165     SDValue visitSETCC(SDNode *N);
 166     SDValue visitSIGN_EXTEND(SDNode *N);
 167     SDValue visitZERO_EXTEND(SDNode *N);
 168     SDValue visitANY_EXTEND(SDNode *N);
 169     SDValue visitSIGN_EXTEND_INREG(SDNode *N);
 170     SDValue visitTRUNCATE(SDNode *N);
 171     SDValue visitBIT_CONVERT(SDNode *N);
 172     SDValue visitBUILD_PAIR(SDNode *N);
 173     SDValue visitFADD(SDNode *N);
 174     SDValue visitFSUB(SDNode *N);
 175     SDValue visitFMUL(SDNode *N);
 176     SDValue visitFDIV(SDNode *N);
 177     SDValue visitFREM(SDNode *N);
 178     SDValue visitFCOPYSIGN(SDNode *N);
 179     SDValue visitSINT_TO_FP(SDNode *N);
 180     SDValue visitUINT_TO_FP(SDNode *N);
 181     SDValue visitFP_TO_SINT(SDNode *N);
 182     SDValue visitFP_TO_UINT(SDNode *N);
 183     SDValue visitFP_ROUND(SDNode *N);
 184     SDValue visitFP_ROUND_INREG(SDNode *N);
 185     SDValue visitFP_EXTEND(SDNode *N);
 186     SDValue visitFNEG(SDNode *N);
 187     SDValue visitFABS(SDNode *N);
 188     SDValue visitBRCOND(SDNode *N);
 189     SDValue visitBR_CC(SDNode *N);
 190     SDValue visitLOAD(SDNode *N);
 191     SDValue visitSTORE(SDNode *N);
 192     SDValue visitINSERT_VECTOR_ELT(SDNode *N);
 193     SDValue visitEXTRACT_VECTOR_ELT(SDNode *N);
 194     SDValue visitBUILD_VECTOR(SDNode *N);
 195     SDValue visitCONCAT_VECTORS(SDNode *N);
 196     SDValue visitVECTOR_SHUFFLE(SDNode *N);
 197
 198     SDValue XformToShuffleWithZero(SDNode *N);
 199     SDValue ReassociateOps(unsigned Opc, DebugLoc DL, SDValue LHS, SDValue RHS);
 200
 201     SDValue visitShiftByConstant(SDNode *N, unsigned Amt);
 202
 203     bool SimplifySelectOps(SDNode *SELECT, SDValue LHS, SDValue RHS);
 204     SDValue SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 205     SDValue SimplifySelect(SDValue N0, SDValue N1, SDValue N2);
 206     SDValue SimplifySelectCC(SDValue N0, SDValue N1, SDValue N2,
 207                                SDValue N3, ISD::CondCode CC,
 208                                bool NotExtCompare = false);
 209     SDValue SimplifySetCC(MVT VT, SDValue N0, SDValue N1, ISD::CondCode Cond,
 210                           bool foldBooleans = true);
 211     SDValue SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
 212                                          unsigned HiOp);
 213     SDValue CombineConsecutiveLoads(SDNode *N, MVT VT);
 214     SDValue ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT);
 215     SDValue BuildSDIV(SDNode *N);
 216     SDValue BuildUDIV(SDNode *N);
 217     SDNode *MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL);
 218     SDValue ReduceLoadWidth(SDNode *N);
 219
 220     SDValue GetDemandedBits(SDValue V, const APInt &Mask);
 221
 222     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 223     /// looking for aliasing nodes and adding them to the Aliases vector.
 224     void GatherAllAliases(SDNode *N, SDValue OriginalChain,
 225                           SmallVector<SDValue, 8> &Aliases);
 226
 227     /// isAlias - Return true if there is any possibility that the two addresses
 228     /// overlap.
 229     bool isAlias(SDValue Ptr1, int64_t Size1,
 230                  const Value *SrcValue1, int SrcValueOffset1,
 231                  SDValue Ptr2, int64_t Size2,
 232                  const Value *SrcValue2, int SrcValueOffset2);
 233
 234     /// FindAliasInfo - Extracts the relevant alias information from the memory
 235     /// node.  Returns true if the operand was a load.
 236     bool FindAliasInfo(SDNode *N,
 237                        SDValue &Ptr, int64_t &Size,
 238                        const Value *&SrcValue, int &SrcValueOffset);
 239
 240     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 241     /// looking for a better chain (aliasing node.)
 242     SDValue FindBetterChain(SDNode *N, SDValue Chain);
 243
 244 public:
 245     DAGCombiner(SelectionDAG &D, AliasAnalysis &A, bool fast)
 246       : DAG(D),
 247         TLI(D.getTargetLoweringInfo()),
 248         Level(Unrestricted),
 249         LegalOperations(false),
 250         LegalTypes(false),
 251         Fast(fast),
 252         AA(A) {}
 253
 254     /// Run - runs the dag combiner on all nodes in the work list
 255     void Run(CombineLevel AtLevel);
 256   };
 257 }
 258
 259
 260 namespace {
 261 /// WorkListRemover - This class is a DAGUpdateListener that removes any deleted
 262 /// nodes from the worklist.
 263 class VISIBILITY_HIDDEN WorkListRemover :
 264   public SelectionDAG::DAGUpdateListener {
 265   DAGCombiner &DC;
 266 public:
 267   explicit WorkListRemover(DAGCombiner &dc) : DC(dc) {}
 268
 269   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 270     DC.removeFromWorkList(N);
 271   }
 272
 273   virtual void NodeUpdated(SDNode *N) {
 274     // Ignore updates.
 275   }
 276 };
 277 }
 278
 279 //===----------------------------------------------------------------------===//
 280 //  TargetLowering::DAGCombinerInfo implementation
 281 //===----------------------------------------------------------------------===//
 282
 283 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 284   ((DAGCombiner*)DC)->AddToWorkList(N);
 285 }
 286
 287 SDValue TargetLowering::DAGCombinerInfo::
 288 CombineTo(SDNode *N, const std::vector<SDValue> &To) {
 289   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 290 }
 291
 292 SDValue TargetLowering::DAGCombinerInfo::
 293 CombineTo(SDNode *N, SDValue Res) {
 294   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 295 }
 296
 297
 298 SDValue TargetLowering::DAGCombinerInfo::
 299 CombineTo(SDNode *N, SDValue Res0, SDValue Res1) {
 300   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 301 }
 302
 303 void TargetLowering::DAGCombinerInfo::
 304 CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &TLO) {
 305   return ((DAGCombiner*)DC)->CommitTargetLoweringOpt(TLO);
 306 }
 307
 308 //===----------------------------------------------------------------------===//
 309 // Helper Functions
 310 //===----------------------------------------------------------------------===//
 311
 312 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 313 /// specified expression for the same cost as the expression itself, or 2 if we
 314 /// can compute the negated form more cheaply than the expression itself.
 315 static char isNegatibleForFree(SDValue Op, bool LegalOperations,
 316                                unsigned Depth = 0) {
 317   // No compile time optimizations on this type.
 318   if (Op.getValueType() == MVT::ppcf128)
 319     return 0;
 320
 321   // fneg is removable even if it has multiple uses.
 322   if (Op.getOpcode() == ISD::FNEG) return 2;
 323
 324   // Don't allow anything with multiple uses.
 325   if (!Op.hasOneUse()) return 0;
 326
 327   // Don't recurse exponentially.
 328   if (Depth > 6) return 0;
 329
 330   switch (Op.getOpcode()) {
 331   default: return false;
 332   case ISD::ConstantFP:
 333     // Don't invert constant FP values after legalize.  The negated constant
 334     // isn't necessarily legal.
 335     return LegalOperations ? 0 : 1;
 336   case ISD::FADD:
 337     // FIXME: determine better conditions for this xform.
 338     if (!UnsafeFPMath) return 0;
 339
 340     // -(A+B) -> -A - B
 341     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 342       return V;
 343     // -(A+B) -> -B - A
 344     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 345   case ISD::FSUB:
 346     // We can't turn -(A-B) into B-A when we honor signed zeros.
 347     if (!UnsafeFPMath) return 0;
 348
 349     // -(A-B) -> B-A
 350     return 1;
 351
 352   case ISD::FMUL:
 353   case ISD::FDIV:
 354     if (HonorSignDependentRoundingFPMath()) return 0;
 355
 356     // -(X*Y) -> (-X * Y) or (X*-Y)
 357     if (char V = isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 358       return V;
 359
 360     return isNegatibleForFree(Op.getOperand(1), LegalOperations, Depth+1);
 361
 362   case ISD::FP_EXTEND:
 363   case ISD::FP_ROUND:
 364   case ISD::FSIN:
 365     return isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1);
 366   }
 367 }
 368
 369 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 370 /// returns the newly negated expression.
 371 static SDValue GetNegatedExpression(SDValue Op, SelectionDAG &DAG,
 372                                     bool LegalOperations, unsigned Depth = 0) {
 373   // fneg is removable even if it has multiple uses.
 374   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 375
 376   // Don't allow anything with multiple uses.
 377   assert(Op.hasOneUse() && "Unknown reuse!");
 378
 379   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 380   switch (Op.getOpcode()) {
 381   default: assert(0 && "Unknown code");
 382   case ISD::ConstantFP: {
 383     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 384     V.changeSign();
 385     return DAG.getConstantFP(V, Op.getValueType());
 386   }
 387   case ISD::FADD:
 388     // FIXME: determine better conditions for this xform.
 389     assert(UnsafeFPMath);
 390
 391     // -(A+B) -> -A - B
 392     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 393       return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 394                          GetNegatedExpression(Op.getOperand(0), DAG,
 395                                               LegalOperations, Depth+1),
 396                          Op.getOperand(1));
 397     // -(A+B) -> -B - A
 398     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 399                        GetNegatedExpression(Op.getOperand(1), DAG,
 400                                             LegalOperations, Depth+1),
 401                        Op.getOperand(0));
 402   case ISD::FSUB:
 403     // We can't turn -(A-B) into B-A when we honor signed zeros.
 404     assert(UnsafeFPMath);
 405
 406     // -(0-B) -> B
 407     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 408       if (N0CFP->getValueAPF().isZero())
 409         return Op.getOperand(1);
 410
 411     // -(A-B) -> B-A
 412     return DAG.getNode(ISD::FSUB, Op.getDebugLoc(), Op.getValueType(),
 413                        Op.getOperand(1), Op.getOperand(0));
 414
 415   case ISD::FMUL:
 416   case ISD::FDIV:
 417     assert(!HonorSignDependentRoundingFPMath());
 418
 419     // -(X*Y) -> -X * Y
 420     if (isNegatibleForFree(Op.getOperand(0), LegalOperations, Depth+1))
 421       return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 422                          GetNegatedExpression(Op.getOperand(0), DAG,
 423                                               LegalOperations, Depth+1),
 424                          Op.getOperand(1));
 425
 426     // -(X*Y) -> X * -Y
 427     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 428                        Op.getOperand(0),
 429                        GetNegatedExpression(Op.getOperand(1), DAG,
 430                                             LegalOperations, Depth+1));
 431
 432   case ISD::FP_EXTEND:
 433   case ISD::FSIN:
 434     return DAG.getNode(Op.getOpcode(), Op.getDebugLoc(), Op.getValueType(),
 435                        GetNegatedExpression(Op.getOperand(0), DAG,
 436                                             LegalOperations, Depth+1));
 437   case ISD::FP_ROUND:
 438       return DAG.getNode(ISD::FP_ROUND, Op.getDebugLoc(), Op.getValueType(),
 439                          GetNegatedExpression(Op.getOperand(0), DAG,
 440                                               LegalOperations, Depth+1),
 441                          Op.getOperand(1));
 442   }
 443 }
 444
 445
 446 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 447 // that selects between the values 1 and 0, making it equivalent to a setcc.
 448 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 449 // nodes based on the type of node we are checking.  This simplifies life a
 450 // bit for the callers.
 451 static bool isSetCCEquivalent(SDValue N, SDValue &LHS, SDValue &RHS,
 452                               SDValue &CC) {
 453   if (N.getOpcode() == ISD::SETCC) {
 454     LHS = N.getOperand(0);
 455     RHS = N.getOperand(1);
 456     CC  = N.getOperand(2);
 457     return true;
 458   }
 459   if (N.getOpcode() == ISD::SELECT_CC &&
 460       N.getOperand(2).getOpcode() == ISD::Constant &&
 461       N.getOperand(3).getOpcode() == ISD::Constant &&
 462       cast<ConstantSDNode>(N.getOperand(2))->getAPIntValue() == 1 &&
 463       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 464     LHS = N.getOperand(0);
 465     RHS = N.getOperand(1);
 466     CC  = N.getOperand(4);
 467     return true;
 468   }
 469   return false;
 470 }
 471
 472 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 473 // one use.  If this is true, it allows the users to invert the operation for
 474 // free when it is profitable to do so.
 475 static bool isOneUseSetCC(SDValue N) {
 476   SDValue N0, N1, N2;
 477   if (isSetCCEquivalent(N, N0, N1, N2) && N.getNode()->hasOneUse())
 478     return true;
 479   return false;
 480 }
 481
 482 SDValue DAGCombiner::ReassociateOps(unsigned Opc, DebugLoc DL,
 483                                     SDValue N0, SDValue N1) {
 484   MVT VT = N0.getValueType();
 485   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 486     if (isa<ConstantSDNode>(N1)) {
 487       // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 488       SDValue OpNode =
 489         DAG.FoldConstantArithmetic(Opc, VT,
 490                                    cast<ConstantSDNode>(N0.getOperand(1)),
 491                                    cast<ConstantSDNode>(N1));
 492       return DAG.getNode(Opc, DL, VT, N0.getOperand(0), OpNode);
 493     } else if (N0.hasOneUse()) {
 494       // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 495       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 496                                    N0.getOperand(0), N1);
 497       AddToWorkList(OpNode.getNode());
 498       return DAG.getNode(Opc, DL, VT, OpNode, N0.getOperand(1));
 499     }
 500   }
 501
 502   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 503     if (isa<ConstantSDNode>(N0)) {
 504       // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 505       SDValue OpNode =
 506         DAG.FoldConstantArithmetic(Opc, VT,
 507                                    cast<ConstantSDNode>(N1.getOperand(1)),
 508                                    cast<ConstantSDNode>(N0));
 509       return DAG.getNode(Opc, DL, VT, N1.getOperand(0), OpNode);
 510     } else if (N1.hasOneUse()) {
 511       // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 512       SDValue OpNode = DAG.getNode(Opc, N0.getDebugLoc(), VT,
 513                                    N1.getOperand(0), N0);
 514       AddToWorkList(OpNode.getNode());
 515       return DAG.getNode(Opc, DL, VT, OpNode, N1.getOperand(1));
 516     }
 517   }
 518
 519   return SDValue();
 520 }
 521
 522 SDValue DAGCombiner::CombineTo(SDNode *N, const SDValue *To, unsigned NumTo,
 523                                bool AddTo) {
 524   assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 525   ++NodesCombined;
 526   DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 527   DOUT << "\nWith: "; DEBUG(To[0].getNode()->dump(&DAG));
 528   DOUT << " and " << NumTo-1 << " other values\n";
 529   DEBUG(for (unsigned i = 0, e = NumTo; i != e; ++i)
 530           assert(N->getValueType(i) == To[i].getValueType() &&
 531                  "Cannot combine value to value of different type!"));
 532   WorkListRemover DeadNodes(*this);
 533   DAG.ReplaceAllUsesWith(N, To, &DeadNodes);
 534
 535   if (AddTo) {
 536     // Push the new nodes and any users onto the worklist
 537     for (unsigned i = 0, e = NumTo; i != e; ++i) {
 538       AddToWorkList(To[i].getNode());
 539       AddUsersToWorkList(To[i].getNode());
 540     }
 541   }
 542
 543   // Finally, if the node is now dead, remove it from the graph.  The node
 544   // may not be dead if the replacement process recursively simplified to
 545   // something else needing this node.
 546   if (N->use_empty()) {
 547     // Nodes can be reintroduced into the worklist.  Make sure we do not
 548     // process a node that has been replaced.
 549     removeFromWorkList(N);
 550
 551     // Finally, since the node is now dead, remove it from the graph.
 552     DAG.DeleteNode(N);
 553   }
 554   return SDValue(N, 0);
 555 }
 556
 557 void
 558 DAGCombiner::CommitTargetLoweringOpt(const TargetLowering::TargetLoweringOpt &
 559                                                                           TLO) {
 560   // Replace all uses.  If any nodes become isomorphic to other nodes and
 561   // are deleted, make sure to remove them from our worklist.
 562   WorkListRemover DeadNodes(*this);
 563   DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &DeadNodes);
 564
 565   // Push the new node and any (possibly new) users onto the worklist.
 566   AddToWorkList(TLO.New.getNode());
 567   AddUsersToWorkList(TLO.New.getNode());
 568
 569   // Finally, if the node is now dead, remove it from the graph.  The node
 570   // may not be dead if the replacement process recursively simplified to
 571   // something else needing this node.
 572   if (TLO.Old.getNode()->use_empty()) {
 573     removeFromWorkList(TLO.Old.getNode());
 574
 575     // If the operands of this node are only used by the node, they will now
 576     // be dead.  Make sure to visit them first to delete dead nodes early.
 577     for (unsigned i = 0, e = TLO.Old.getNode()->getNumOperands(); i != e; ++i)
 578       if (TLO.Old.getNode()->getOperand(i).getNode()->hasOneUse())
 579         AddToWorkList(TLO.Old.getNode()->getOperand(i).getNode());
 580
 581     DAG.DeleteNode(TLO.Old.getNode());
 582   }
 583 }
 584
 585 /// SimplifyDemandedBits - Check the specified integer node value to see if
 586 /// it can be simplified or if things it uses can be simplified by bit
 587 /// propagation.  If so, return true.
 588 bool DAGCombiner::SimplifyDemandedBits(SDValue Op, const APInt &Demanded) {
 589   TargetLowering::TargetLoweringOpt TLO(DAG);
 590   APInt KnownZero, KnownOne;
 591   if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 592     return false;
 593
 594   // Revisit the node.
 595   AddToWorkList(Op.getNode());
 596
 597   // Replace the old value with the new one.
 598   ++NodesCombined;
 599   DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.getNode()->dump(&DAG));
 600   DOUT << "\nWith: "; DEBUG(TLO.New.getNode()->dump(&DAG));
 601   DOUT << '\n';
 602
 603   CommitTargetLoweringOpt(TLO);
 604   return true;
 605 }
 606
 607 //===----------------------------------------------------------------------===//
 608 //  Main DAG Combiner implementation
 609 //===----------------------------------------------------------------------===//
 610
 611 void DAGCombiner::Run(CombineLevel AtLevel) {
 612   // set the instance variables, so that the various visit routines may use it.
 613   Level = AtLevel;
 614   LegalOperations = Level >= NoIllegalOperations;
 615   LegalTypes = Level >= NoIllegalTypes;
 616
 617   // Add all the dag nodes to the worklist.
 618   WorkList.reserve(DAG.allnodes_size());
 619   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 620        E = DAG.allnodes_end(); I != E; ++I)
 621     WorkList.push_back(I);
 622
 623   // Create a dummy node (which is not added to allnodes), that adds a reference
 624   // to the root node, preventing it from being deleted, and tracking any
 625   // changes of the root.
 626   HandleSDNode Dummy(DAG.getRoot());
 627
 628   // The root of the dag may dangle to deleted nodes until the dag combiner is
 629   // done.  Set it to null to avoid confusion.
 630   DAG.setRoot(SDValue());
 631
 632   // while the worklist isn't empty, inspect the node on the end of it and
 633   // try and combine it.
 634   while (!WorkList.empty()) {
 635     SDNode *N = WorkList.back();
 636     WorkList.pop_back();
 637
 638     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 639     // N is deleted from the DAG, since they too may now be dead or may have a
 640     // reduced number of uses, allowing other xforms.
 641     if (N->use_empty() && N != &Dummy) {
 642       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 643         AddToWorkList(N->getOperand(i).getNode());
 644
 645       DAG.DeleteNode(N);
 646       continue;
 647     }
 648
 649     SDValue RV = combine(N);
 650
 651     if (RV.getNode() == 0)
 652       continue;
 653
 654     ++NodesCombined;
 655
 656     // If we get back the same node we passed in, rather than a new node or
 657     // zero, we know that the node must have defined multiple values and
 658     // CombineTo was used.  Since CombineTo takes care of the worklist
 659     // mechanics for us, we have no work to do in this case.
 660     if (RV.getNode() == N)
 661       continue;
 662
 663     assert(N->getOpcode() != ISD::DELETED_NODE &&
 664            RV.getNode()->getOpcode() != ISD::DELETED_NODE &&
 665            "Node was deleted but visit returned new node!");
 666
 667     DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 668     DOUT << "\nWith: "; DEBUG(RV.getNode()->dump(&DAG));
 669     DOUT << '\n';
 670     WorkListRemover DeadNodes(*this);
 671     if (N->getNumValues() == RV.getNode()->getNumValues())
 672       DAG.ReplaceAllUsesWith(N, RV.getNode(), &DeadNodes);
 673     else {
 674       assert(N->getValueType(0) == RV.getValueType() &&
 675              N->getNumValues() == 1 && "Type mismatch");
 676       SDValue OpV = RV;
 677       DAG.ReplaceAllUsesWith(N, &OpV, &DeadNodes);
 678     }
 679
 680     // Push the new node and any users onto the worklist
 681     AddToWorkList(RV.getNode());
 682     AddUsersToWorkList(RV.getNode());
 683
 684     // Add any uses of the old node to the worklist in case this node is the
 685     // last one that uses them.  They may become dead after this node is
 686     // deleted.
 687     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 688       AddToWorkList(N->getOperand(i).getNode());
 689
 690     // Finally, if the node is now dead, remove it from the graph.  The node
 691     // may not be dead if the replacement process recursively simplified to
 692     // something else needing this node.
 693     if (N->use_empty()) {
 694       // Nodes can be reintroduced into the worklist.  Make sure we do not
 695       // process a node that has been replaced.
 696       removeFromWorkList(N);
 697
 698       // Finally, since the node is now dead, remove it from the graph.
 699       DAG.DeleteNode(N);
 700     }
 701   }
 702
 703   // If the root changed (e.g. it was a dead load, update the root).
 704   DAG.setRoot(Dummy.getValue());
 705 }
 706
 707 SDValue DAGCombiner::visit(SDNode *N) {
 708   switch(N->getOpcode()) {
 709   default: break;
 710   case ISD::TokenFactor:        return visitTokenFactor(N);
 711   case ISD::MERGE_VALUES:       return visitMERGE_VALUES(N);
 712   case ISD::ADD:                return visitADD(N);
 713   case ISD::SUB:                return visitSUB(N);
 714   case ISD::ADDC:               return visitADDC(N);
 715   case ISD::ADDE:               return visitADDE(N);
 716   case ISD::MUL:                return visitMUL(N);
 717   case ISD::SDIV:               return visitSDIV(N);
 718   case ISD::UDIV:               return visitUDIV(N);
 719   case ISD::SREM:               return visitSREM(N);
 720   case ISD::UREM:               return visitUREM(N);
 721   case ISD::MULHU:              return visitMULHU(N);
 722   case ISD::MULHS:              return visitMULHS(N);
 723   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 724   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 725   case ISD::SDIVREM:            return visitSDIVREM(N);
 726   case ISD::UDIVREM:            return visitUDIVREM(N);
 727   case ISD::AND:                return visitAND(N);
 728   case ISD::OR:                 return visitOR(N);
 729   case ISD::XOR:                return visitXOR(N);
 730   case ISD::SHL:                return visitSHL(N);
 731   case ISD::SRA:                return visitSRA(N);
 732   case ISD::SRL:                return visitSRL(N);
 733   case ISD::CTLZ:               return visitCTLZ(N);
 734   case ISD::CTTZ:               return visitCTTZ(N);
 735   case ISD::CTPOP:              return visitCTPOP(N);
 736   case ISD::SELECT:             return visitSELECT(N);
 737   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 738   case ISD::SETCC:              return visitSETCC(N);
 739   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 740   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 741   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 742   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 743   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 744   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 745   case ISD::BUILD_PAIR:         return visitBUILD_PAIR(N);
 746   case ISD::FADD:               return visitFADD(N);
 747   case ISD::FSUB:               return visitFSUB(N);
 748   case ISD::FMUL:               return visitFMUL(N);
 749   case ISD::FDIV:               return visitFDIV(N);
 750   case ISD::FREM:               return visitFREM(N);
 751   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 752   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 753   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 754   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 755   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 756   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 757   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 758   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 759   case ISD::FNEG:               return visitFNEG(N);
 760   case ISD::FABS:               return visitFABS(N);
 761   case ISD::BRCOND:             return visitBRCOND(N);
 762   case ISD::BR_CC:              return visitBR_CC(N);
 763   case ISD::LOAD:               return visitLOAD(N);
 764   case ISD::STORE:              return visitSTORE(N);
 765   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 766   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 767   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 768   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 769   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 770   }
 771   return SDValue();
 772 }
 773
 774 SDValue DAGCombiner::combine(SDNode *N) {
 775   SDValue RV = visit(N);
 776
 777   // If nothing happened, try a target-specific DAG combine.
 778   if (RV.getNode() == 0) {
 779     assert(N->getOpcode() != ISD::DELETED_NODE &&
 780            "Node was deleted but visit returned NULL!");
 781
 782     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 783         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 784
 785       // Expose the DAG combiner to the target combiner impls.
 786       TargetLowering::DAGCombinerInfo
 787         DagCombineInfo(DAG, Level == Unrestricted, false, this);
 788
 789       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 790     }
 791   }
 792
 793   // If N is a commutative binary node, try commuting it to enable more
 794   // sdisel CSE.
 795   if (RV.getNode() == 0 &&
 796       SelectionDAG::isCommutativeBinOp(N->getOpcode()) &&
 797       N->getNumValues() == 1) {
 798     SDValue N0 = N->getOperand(0);
 799     SDValue N1 = N->getOperand(1);
 800
 801     // Constant operands are canonicalized to RHS.
 802     if (isa<ConstantSDNode>(N0) || !isa<ConstantSDNode>(N1)) {
 803       SDValue Ops[] = { N1, N0 };
 804       SDNode *CSENode = DAG.getNodeIfExists(N->getOpcode(), N->getVTList(),
 805                                             Ops, 2);
 806       if (CSENode)
 807         return SDValue(CSENode, 0);
 808     }
 809   }
 810
 811   return RV;
 812 }
 813
 814 /// getInputChainForNode - Given a node, return its input chain if it has one,
 815 /// otherwise return a null sd operand.
 816 static SDValue getInputChainForNode(SDNode *N) {
 817   if (unsigned NumOps = N->getNumOperands()) {
 818     if (N->getOperand(0).getValueType() == MVT::Other)
 819       return N->getOperand(0);
 820     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 821       return N->getOperand(NumOps-1);
 822     for (unsigned i = 1; i < NumOps-1; ++i)
 823       if (N->getOperand(i).getValueType() == MVT::Other)
 824         return N->getOperand(i);
 825   }
 826   return SDValue();
 827 }
 828
 829 SDValue DAGCombiner::visitTokenFactor(SDNode *N) {
 830   // If N has two operands, where one has an input chain equal to the other,
 831   // the 'other' chain is redundant.
 832   if (N->getNumOperands() == 2) {
 833     if (getInputChainForNode(N->getOperand(0).getNode()) == N->getOperand(1))
 834       return N->getOperand(0);
 835     if (getInputChainForNode(N->getOperand(1).getNode()) == N->getOperand(0))
 836       return N->getOperand(1);
 837   }
 838
 839   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 840   SmallVector<SDValue, 8> Ops;    // Ops for replacing token factor.
 841   SmallPtrSet<SDNode*, 16> SeenOps;
 842   bool Changed = false;             // If we should replace this token factor.
 843
 844   // Start out with this token factor.
 845   TFs.push_back(N);
 846
 847   // Iterate through token factors.  The TFs grows when new token factors are
 848   // encountered.
 849   for (unsigned i = 0; i < TFs.size(); ++i) {
 850     SDNode *TF = TFs[i];
 851
 852     // Check each of the operands.
 853     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 854       SDValue Op = TF->getOperand(i);
 855
 856       switch (Op.getOpcode()) {
 857       case ISD::EntryToken:
 858         // Entry tokens don't need to be added to the list. They are
 859         // rededundant.
 860         Changed = true;
 861         break;
 862
 863       case ISD::TokenFactor:
 864         if ((CombinerAA || Op.hasOneUse()) &&
 865             std::find(TFs.begin(), TFs.end(), Op.getNode()) == TFs.end()) {
 866           // Queue up for processing.
 867           TFs.push_back(Op.getNode());
 868           // Clean up in case the token factor is removed.
 869           AddToWorkList(Op.getNode());
 870           Changed = true;
 871           break;
 872         }
 873         // Fall thru
 874
 875       default:
 876         // Only add if it isn't already in the list.
 877         if (SeenOps.insert(Op.getNode()))
 878           Ops.push_back(Op);
 879         else
 880           Changed = true;
 881         break;
 882       }
 883     }
 884   }
 885
 886   SDValue Result;
 887
 888   // If we've change things around then replace token factor.
 889   if (Changed) {
 890     if (Ops.empty()) {
 891       // The entry token is the only possible outcome.
 892       Result = DAG.getEntryNode();
 893     } else {
 894       // New and improved token factor.
 895       Result = DAG.getNode(ISD::TokenFactor, N->getDebugLoc(),
 896                            MVT::Other, &Ops[0], Ops.size());
 897     }
 898
 899     // Don't add users to work list.
 900     return CombineTo(N, Result, false);
 901   }
 902
 903   return Result;
 904 }
 905
 906 /// MERGE_VALUES can always be eliminated.
 907 SDValue DAGCombiner::visitMERGE_VALUES(SDNode *N) {
 908   WorkListRemover DeadNodes(*this);
 909   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 910     DAG.ReplaceAllUsesOfValueWith(SDValue(N, i), N->getOperand(i),
 911                                   &DeadNodes);
 912   removeFromWorkList(N);
 913   DAG.DeleteNode(N);
 914   return SDValue(N, 0);   // Return N so it doesn't get rechecked!
 915 }
 916
 917 static
 918 SDValue combineShlAddConstant(DebugLoc DL, SDValue N0, SDValue N1,
 919                               SelectionDAG &DAG) {
 920   MVT VT = N0.getValueType();
 921   SDValue N00 = N0.getOperand(0);
 922   SDValue N01 = N0.getOperand(1);
 923   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 924
 925   if (N01C && N00.getOpcode() == ISD::ADD && N00.getNode()->hasOneUse() &&
 926       isa<ConstantSDNode>(N00.getOperand(1))) {
 927     // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 928     N0 = DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT,
 929                      DAG.getNode(ISD::SHL, N00.getDebugLoc(), VT,
 930                                  N00.getOperand(0), N01),
 931                      DAG.getNode(ISD::SHL, N01.getDebugLoc(), VT,
 932                                  N00.getOperand(1), N01));
 933     return DAG.getNode(ISD::ADD, DL, VT, N0, N1);
 934   }
 935
 936   return SDValue();
 937 }
 938
 939 static
 940 SDValue combineSelectAndUse(SDNode *N, SDValue Slct, SDValue OtherOp,
 941                             SelectionDAG &DAG, const TargetLowering &TLI,
 942                             bool LegalOperations) {
 943   MVT VT = N->getValueType(0);
 944   unsigned Opc = N->getOpcode();
 945   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 946   SDValue LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 947   SDValue RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 948   ISD::CondCode CC = ISD::SETCC_INVALID;
 949
 950   if (isSlctCC) {
 951     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 952   } else {
 953     SDValue CCOp = Slct.getOperand(0);
 954     if (CCOp.getOpcode() == ISD::SETCC)
 955       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 956   }
 957
 958   bool DoXform = false;
 959   bool InvCC = false;
 960   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 961           "Bad input!");
 962
 963   if (LHS.getOpcode() == ISD::Constant &&
 964       cast<ConstantSDNode>(LHS)->isNullValue()) {
 965     DoXform = true;
 966   } else if (CC != ISD::SETCC_INVALID &&
 967              RHS.getOpcode() == ISD::Constant &&
 968              cast<ConstantSDNode>(RHS)->isNullValue()) {
 969     std::swap(LHS, RHS);
 970     SDValue Op0 = Slct.getOperand(0);
 971     MVT OpVT = isSlctCC ? Op0.getValueType() :
 972                           Op0.getOperand(0).getValueType();
 973     bool isInt = OpVT.isInteger();
 974     CC = ISD::getSetCCInverse(CC, isInt);
 975
 976     if (LegalOperations && !TLI.isCondCodeLegal(CC, OpVT))
 977       return SDValue();         // Inverse operator isn't legal.
 978
 979     DoXform = true;
 980     InvCC = true;
 981   }
 982
 983   if (DoXform) {
 984     SDValue Result = DAG.getNode(Opc, RHS.getDebugLoc(), VT, OtherOp, RHS);
 985     if (isSlctCC)
 986       return DAG.getSelectCC(N->getDebugLoc(), OtherOp, Result,
 987                              Slct.getOperand(0), Slct.getOperand(1), CC);
 988     SDValue CCOp = Slct.getOperand(0);
 989     if (InvCC)
 990       CCOp = DAG.getSetCC(Slct.getDebugLoc(), CCOp.getValueType(),
 991                           CCOp.getOperand(0), CCOp.getOperand(1), CC);
 992     return DAG.getNode(ISD::SELECT, N->getDebugLoc(), VT,
 993                        CCOp, OtherOp, Result);
 994   }
 995   return SDValue();
 996 }
 997
 998 SDValue DAGCombiner::visitADD(SDNode *N) {
 999   SDValue N0 = N->getOperand(0);
1000   SDValue N1 = N->getOperand(1);
1001   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1002   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1003   MVT VT = N0.getValueType();
1004
1005   // fold vector ops
1006   if (VT.isVector()) {
1007     SDValue FoldedVOp = SimplifyVBinOp(N);
1008     if (FoldedVOp.getNode()) return FoldedVOp;
1009   }
1010
1011   // fold (add x, undef) -> undef
1012   if (N0.getOpcode() == ISD::UNDEF)
1013     return N0;
1014   if (N1.getOpcode() == ISD::UNDEF)
1015     return N1;
1016   // fold (add c1, c2) -> c1+c2
1017   if (N0C && N1C)
1018     return DAG.FoldConstantArithmetic(ISD::ADD, VT, N0C, N1C);
1019   // canonicalize constant to RHS
1020   if (N0C && !N1C)
1021     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0);
1022   // fold (add x, 0) -> x
1023   if (N1C && N1C->isNullValue())
1024     return N0;
1025   // fold (add Sym, c) -> Sym+c
1026   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1027     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA) && N1C &&
1028         GA->getOpcode() == ISD::GlobalAddress)
1029       return DAG.getGlobalAddress(GA->getGlobal(), VT,
1030                                   GA->getOffset() +
1031                                     (uint64_t)N1C->getSExtValue());
1032   // fold ((c1-A)+c2) -> (c1+c2)-A
1033   if (N1C && N0.getOpcode() == ISD::SUB)
1034     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
1035       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1036                          DAG.getConstant(N1C->getAPIntValue()+
1037                                          N0C->getAPIntValue(), VT),
1038                          N0.getOperand(1));
1039   // reassociate add
1040   SDValue RADD = ReassociateOps(ISD::ADD, N->getDebugLoc(), N0, N1);
1041   if (RADD.getNode() != 0)
1042     return RADD;
1043   // fold ((0-A) + B) -> B-A
1044   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
1045       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
1046     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1, N0.getOperand(1));
1047   // fold (A + (0-B)) -> A-B
1048   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
1049       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
1050     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, N1.getOperand(1));
1051   // fold (A+(B-A)) -> B
1052   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
1053     return N1.getOperand(0);
1054   // fold ((B-A)+A) -> B
1055   if (N0.getOpcode() == ISD::SUB && N1 == N0.getOperand(1))
1056     return N0.getOperand(0);
1057   // fold (A+(B-(A+C))) to (B-C)
1058   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1059       N0 == N1.getOperand(1).getOperand(0))
1060     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1061                        N1.getOperand(1).getOperand(1));
1062   // fold (A+(B-(C+A))) to (B-C)
1063   if (N1.getOpcode() == ISD::SUB && N1.getOperand(1).getOpcode() == ISD::ADD &&
1064       N0 == N1.getOperand(1).getOperand(1))
1065     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N1.getOperand(0),
1066                        N1.getOperand(1).getOperand(0));
1067   // fold (A+((B-A)+or-C)) to (B+or-C)
1068   if ((N1.getOpcode() == ISD::SUB || N1.getOpcode() == ISD::ADD) &&
1069       N1.getOperand(0).getOpcode() == ISD::SUB &&
1070       N0 == N1.getOperand(0).getOperand(1))
1071     return DAG.getNode(N1.getOpcode(), N->getDebugLoc(), VT,
1072                        N1.getOperand(0).getOperand(0), N1.getOperand(1));
1073
1074   // fold (A-B)+(C-D) to (A+C)-(B+D) when A or C is constant
1075   if (N0.getOpcode() == ISD::SUB && N1.getOpcode() == ISD::SUB) {
1076     SDValue N00 = N0.getOperand(0);
1077     SDValue N01 = N0.getOperand(1);
1078     SDValue N10 = N1.getOperand(0);
1079     SDValue N11 = N1.getOperand(1);
1080
1081     if (isa<ConstantSDNode>(N00) || isa<ConstantSDNode>(N10))
1082       return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1083                          DAG.getNode(ISD::ADD, N0.getDebugLoc(), VT, N00, N10),
1084                          DAG.getNode(ISD::ADD, N1.getDebugLoc(), VT, N01, N11));
1085   }
1086
1087   if (!VT.isVector() && SimplifyDemandedBits(SDValue(N, 0)))
1088     return SDValue(N, 0);
1089
1090   // fold (a+b) -> (a|b) iff a and b share no bits.
1091   if (VT.isInteger() && !VT.isVector()) {
1092     APInt LHSZero, LHSOne;
1093     APInt RHSZero, RHSOne;
1094     APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
1095     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1096
1097     if (LHSZero.getBoolValue()) {
1098       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1099
1100       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1101       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1102       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1103           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1104         return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1);
1105     }
1106   }
1107
1108   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
1109   if (N0.getOpcode() == ISD::SHL && N0.getNode()->hasOneUse()) {
1110     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N0, N1, DAG);
1111     if (Result.getNode()) return Result;
1112   }
1113   if (N1.getOpcode() == ISD::SHL && N1.getNode()->hasOneUse()) {
1114     SDValue Result = combineShlAddConstant(N->getDebugLoc(), N1, N0, DAG);
1115     if (Result.getNode()) return Result;
1116   }
1117
1118   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
1119   if (N0.getOpcode() == ISD::SELECT && N0.getNode()->hasOneUse()) {
1120     SDValue Result = combineSelectAndUse(N, N0, N1, DAG, TLI, LegalOperations);
1121     if (Result.getNode()) return Result;
1122   }
1123   if (N1.getOpcode() == ISD::SELECT && N1.getNode()->hasOneUse()) {
1124     SDValue Result = combineSelectAndUse(N, N1, N0, DAG, TLI, LegalOperations);
1125     if (Result.getNode()) return Result;
1126   }
1127
1128   return SDValue();
1129 }
1130
1131 SDValue DAGCombiner::visitADDC(SDNode *N) {
1132   SDValue N0 = N->getOperand(0);
1133   SDValue N1 = N->getOperand(1);
1134   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1135   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1136   MVT VT = N0.getValueType();
1137
1138   // If the flag result is dead, turn this into an ADD.
1139   if (N->hasNUsesOfValue(0, 1))
1140     return CombineTo(N, DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1, N0),
1141                      DAG.getNode(ISD::CARRY_FALSE,
1142                                  N->getDebugLoc(), MVT::Flag));
1143
1144   // canonicalize constant to RHS.
1145   if (N0C && !N1C)
1146     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1147
1148   // fold (addc x, 0) -> x + no carry out
1149   if (N1C && N1C->isNullValue())
1150     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE,
1151                                         N->getDebugLoc(), MVT::Flag));
1152
1153   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
1154   APInt LHSZero, LHSOne;
1155   APInt RHSZero, RHSOne;
1156   APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
1157   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
1158
1159   if (LHSZero.getBoolValue()) {
1160     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
1161
1162     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
1163     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
1164     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
1165         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
1166       return CombineTo(N, DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N0, N1),
1167                        DAG.getNode(ISD::CARRY_FALSE,
1168                                    N->getDebugLoc(), MVT::Flag));
1169   }
1170
1171   return SDValue();
1172 }
1173
1174 SDValue DAGCombiner::visitADDE(SDNode *N) {
1175   SDValue N0 = N->getOperand(0);
1176   SDValue N1 = N->getOperand(1);
1177   SDValue CarryIn = N->getOperand(2);
1178   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1179   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1180
1181   // canonicalize constant to RHS
1182   if (N0C && !N1C)
1183     return DAG.getNode(ISD::ADDE, N->getDebugLoc(), N->getVTList(),
1184                        N1, N0, CarryIn);
1185
1186   // fold (adde x, y, false) -> (addc x, y)
1187   if (CarryIn.getOpcode() == ISD::CARRY_FALSE)
1188     return DAG.getNode(ISD::ADDC, N->getDebugLoc(), N->getVTList(), N1, N0);
1189
1190   return SDValue();
1191 }
1192
1193 SDValue DAGCombiner::visitSUB(SDNode *N) {
1194   SDValue N0 = N->getOperand(0);
1195   SDValue N1 = N->getOperand(1);
1196   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1197   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1198   MVT VT = N0.getValueType();
1199
1200   // fold vector ops
1201   if (VT.isVector()) {
1202     SDValue FoldedVOp = SimplifyVBinOp(N);
1203     if (FoldedVOp.getNode()) return FoldedVOp;
1204   }
1205
1206   // fold (sub x, x) -> 0
1207   if (N0 == N1)
1208     return DAG.getConstant(0, N->getValueType(0));
1209   // fold (sub c1, c2) -> c1-c2
1210   if (N0C && N1C)
1211     return DAG.FoldConstantArithmetic(ISD::SUB, VT, N0C, N1C);
1212   // fold (sub x, c) -> (add x, -c)
1213   if (N1C)
1214     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0,
1215                        DAG.getConstant(-N1C->getAPIntValue(), VT));
1216   // fold (A+B)-A -> B
1217   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1218     return N0.getOperand(1);
1219   // fold (A+B)-B -> A
1220   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1221     return N0.getOperand(0);
1222   // fold ((A+(B+or-C))-B) -> A+or-C
1223   if (N0.getOpcode() == ISD::ADD &&
1224       (N0.getOperand(1).getOpcode() == ISD::SUB ||
1225        N0.getOperand(1).getOpcode() == ISD::ADD) &&
1226       N0.getOperand(1).getOperand(0) == N1)
1227     return DAG.getNode(N0.getOperand(1).getOpcode(), N->getDebugLoc(), VT,
1228                        N0.getOperand(0), N0.getOperand(1).getOperand(1));
1229   // fold ((A+(C+B))-B) -> A+C
1230   if (N0.getOpcode() == ISD::ADD &&
1231       N0.getOperand(1).getOpcode() == ISD::ADD &&
1232       N0.getOperand(1).getOperand(1) == N1)
1233     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1234                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1235   // fold ((A-(B-C))-C) -> A-B
1236   if (N0.getOpcode() == ISD::SUB &&
1237       N0.getOperand(1).getOpcode() == ISD::SUB &&
1238       N0.getOperand(1).getOperand(1) == N1)
1239     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1240                        N0.getOperand(0), N0.getOperand(1).getOperand(0));
1241   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1242   if (N1.getOpcode() == ISD::SELECT && N1.getNode()->hasOneUse()) {
1243     SDValue Result = combineSelectAndUse(N, N1, N0, DAG, TLI, LegalOperations);
1244     if (Result.getNode()) return Result;
1245   }
1246
1247   // If either operand of a sub is undef, the result is undef
1248   if (N0.getOpcode() == ISD::UNDEF)
1249     return N0;
1250   if (N1.getOpcode() == ISD::UNDEF)
1251     return N1;
1252
1253   // If the relocation model supports it, consider symbol offsets.
1254   if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(N0))
1255     if (!LegalOperations && TLI.isOffsetFoldingLegal(GA)) {
1256       // fold (sub Sym, c) -> Sym-c
1257       if (N1C && GA->getOpcode() == ISD::GlobalAddress)
1258         return DAG.getGlobalAddress(GA->getGlobal(), VT,
1259                                     GA->getOffset() -
1260                                       (uint64_t)N1C->getSExtValue());
1261       // fold (sub Sym+c1, Sym+c2) -> c1-c2
1262       if (GlobalAddressSDNode *GB = dyn_cast<GlobalAddressSDNode>(N1))
1263         if (GA->getGlobal() == GB->getGlobal())
1264           return DAG.getConstant((uint64_t)GA->getOffset() - GB->getOffset(),
1265                                  VT);
1266     }
1267
1268   return SDValue();
1269 }
1270
1271 SDValue DAGCombiner::visitMUL(SDNode *N) {
1272   SDValue N0 = N->getOperand(0);
1273   SDValue N1 = N->getOperand(1);
1274   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1275   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1276   MVT VT = N0.getValueType();
1277
1278   // fold vector ops
1279   if (VT.isVector()) {
1280     SDValue FoldedVOp = SimplifyVBinOp(N);
1281     if (FoldedVOp.getNode()) return FoldedVOp;
1282   }
1283
1284   // fold (mul x, undef) -> 0
1285   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1286     return DAG.getConstant(0, VT);
1287   // fold (mul c1, c2) -> c1*c2
1288   if (N0C && N1C)
1289     return DAG.FoldConstantArithmetic(ISD::MUL, VT, N0C, N1C);
1290   // canonicalize constant to RHS
1291   if (N0C && !N1C)
1292     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT, N1, N0);
1293   // fold (mul x, 0) -> 0
1294   if (N1C && N1C->isNullValue())
1295     return N1;
1296   // fold (mul x, -1) -> 0-x
1297   if (N1C && N1C->isAllOnesValue())
1298     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1299                        DAG.getConstant(0, VT), N0);
1300   // fold (mul x, (1 << c)) -> x << c
1301   if (N1C && N1C->getAPIntValue().isPowerOf2())
1302     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1303                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1304                                        TLI.getShiftAmountTy()));
1305   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1306   if (N1C && isPowerOf2_64(-N1C->getSExtValue()))
1307     // FIXME: If the input is something that is easily negated (e.g. a
1308     // single-use add), we should put the negate there.
1309     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1310                        DAG.getConstant(0, VT),
1311                        DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
1312                             DAG.getConstant(Log2_64(-N1C->getSExtValue()),
1313                                             TLI.getShiftAmountTy())));
1314   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1315   if (N1C && N0.getOpcode() == ISD::SHL &&
1316       isa<ConstantSDNode>(N0.getOperand(1))) {
1317     SDValue C3 = DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1318                              N1, N0.getOperand(1));
1319     AddToWorkList(C3.getNode());
1320     return DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1321                        N0.getOperand(0), C3);
1322   }
1323
1324   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1325   // use.
1326   {
1327     SDValue Sh(0,0), Y(0,0);
1328     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1329     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1330         N0.getNode()->hasOneUse()) {
1331       Sh = N0; Y = N1;
1332     } else if (N1.getOpcode() == ISD::SHL &&
1333                isa<ConstantSDNode>(N1.getOperand(1)) &&
1334                N1.getNode()->hasOneUse()) {
1335       Sh = N1; Y = N0;
1336     }
1337
1338     if (Sh.getNode()) {
1339       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1340                                 Sh.getOperand(0), Y);
1341       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT,
1342                          Mul, Sh.getOperand(1));
1343     }
1344   }
1345
1346   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1347   if (N1C && N0.getOpcode() == ISD::ADD && N0.getNode()->hasOneUse() &&
1348       isa<ConstantSDNode>(N0.getOperand(1)))
1349     return DAG.getNode(ISD::ADD, N->getDebugLoc(), VT,
1350                        DAG.getNode(ISD::MUL, N0.getDebugLoc(), VT,
1351                                    N0.getOperand(0), N1),
1352                        DAG.getNode(ISD::MUL, N1.getDebugLoc(), VT,
1353                                    N0.getOperand(1), N1));
1354
1355   // reassociate mul
1356   SDValue RMUL = ReassociateOps(ISD::MUL, N->getDebugLoc(), N0, N1);
1357   if (RMUL.getNode() != 0)
1358     return RMUL;
1359
1360   return SDValue();
1361 }
1362
1363 SDValue DAGCombiner::visitSDIV(SDNode *N) {
1364   SDValue N0 = N->getOperand(0);
1365   SDValue N1 = N->getOperand(1);
1366   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1367   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1368   MVT VT = N->getValueType(0);
1369
1370   // fold vector ops
1371   if (VT.isVector()) {
1372     SDValue FoldedVOp = SimplifyVBinOp(N);
1373     if (FoldedVOp.getNode()) return FoldedVOp;
1374   }
1375
1376   // fold (sdiv c1, c2) -> c1/c2
1377   if (N0C && N1C && !N1C->isNullValue())
1378     return DAG.FoldConstantArithmetic(ISD::SDIV, VT, N0C, N1C);
1379   // fold (sdiv X, 1) -> X
1380   if (N1C && N1C->getSExtValue() == 1LL)
1381     return N0;
1382   // fold (sdiv X, -1) -> 0-X
1383   if (N1C && N1C->isAllOnesValue())
1384     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1385                        DAG.getConstant(0, VT), N0);
1386   // If we know the sign bits of both operands are zero, strength reduce to a
1387   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1388   if (!VT.isVector()) {
1389     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1390       return DAG.getNode(ISD::UDIV, N->getDebugLoc(), N1.getValueType(),
1391                          N0, N1);
1392   }
1393   // fold (sdiv X, pow2) -> simple ops after legalize
1394   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap() &&
1395       (isPowerOf2_64(N1C->getSExtValue()) ||
1396        isPowerOf2_64(-N1C->getSExtValue()))) {
1397     // If dividing by powers of two is cheap, then don't perform the following
1398     // fold.
1399     if (TLI.isPow2DivCheap())
1400       return SDValue();
1401
1402     int64_t pow2 = N1C->getSExtValue();
1403     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1404     unsigned lg2 = Log2_64(abs2);
1405
1406     // Splat the sign bit into the register
1407     SDValue SGN = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
1408                               DAG.getConstant(VT.getSizeInBits()-1,
1409                                               TLI.getShiftAmountTy()));
1410     AddToWorkList(SGN.getNode());
1411
1412     // Add (N0 < 0) ? abs2 - 1 : 0;
1413     SDValue SRL = DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, SGN,
1414                               DAG.getConstant(VT.getSizeInBits() - lg2,
1415                                               TLI.getShiftAmountTy()));
1416     SDValue ADD = DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N0, SRL);
1417     AddToWorkList(SRL.getNode());
1418     AddToWorkList(ADD.getNode());    // Divide by pow2
1419     SDValue SRA = DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, ADD,
1420                               DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1421
1422     // If we're dividing by a positive value, we're done.  Otherwise, we must
1423     // negate the result.
1424     if (pow2 > 0)
1425       return SRA;
1426
1427     AddToWorkList(SRA.getNode());
1428     return DAG.getNode(ISD::SUB, N->getDebugLoc(), VT,
1429                        DAG.getConstant(0, VT), SRA);
1430   }
1431
1432   // if integer divide is expensive and we satisfy the requirements, emit an
1433   // alternate sequence.
1434   if (N1C && (N1C->getSExtValue() < -1 || N1C->getSExtValue() > 1) &&
1435       !TLI.isIntDivCheap()) {
1436     SDValue Op = BuildSDIV(N);
1437     if (Op.getNode()) return Op;
1438   }
1439
1440   // undef / X -> 0
1441   if (N0.getOpcode() == ISD::UNDEF)
1442     return DAG.getConstant(0, VT);
1443   // X / undef -> undef
1444   if (N1.getOpcode() == ISD::UNDEF)
1445     return N1;
1446
1447   return SDValue();
1448 }
1449
1450 SDValue DAGCombiner::visitUDIV(SDNode *N) {
1451   SDValue N0 = N->getOperand(0);
1452   SDValue N1 = N->getOperand(1);
1453   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getNode());
1454   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
1455   MVT VT = N->getValueType(0);
1456
1457   // fold vector ops
1458   if (VT.isVector()) {
1459     SDValue FoldedVOp = SimplifyVBinOp(N);
1460     if (FoldedVOp.getNode()) return FoldedVOp;
1461   }
1462
1463   // fold (udiv c1, c2) -> c1/c2
1464   if (N0C && N1C && !N1C->isNullValue())
1465     return DAG.FoldConstantArithmetic(ISD::UDIV, VT, N0C, N1C);
1466   // fold (udiv x, (1 << c)) -> x >>u c
1467   if (N1C && N1C->getAPIntValue().isPowerOf2())
1468     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
1469                        DAG.getConstant(N1C->getAPIntValue().logBase2(),
1470                                        TLI.getShiftAmountTy()));
1471   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1472   if (N1.getOpcode() == ISD::SHL) {
1473     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1474       if (SHC->getAPIntValue().isPowerOf2()) {
1475         MVT ADDVT = N1.getOperand(1).getValueType();
1476         SDValue Add = DAG.getNode(ISD::ADD, N->getDebugLoc(), ADDVT,
1477                                   N1.getOperand(1),
1478                                   DAG.getConstant(SHC->getAPIntValue()
1479                                                                   .logBase2(),
1480                                                   ADDVT));
1481         AddToWorkList(Add.getNode());
1482         return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, Add);
1483       }
1484     }
1485   }
1486   // fold (udiv x, c) -> alternate
1487   if (N1C && !N1C->isNullValue() && !TLI.isIntDivCheap()) {
1488     SDValue Op = BuildUDIV(N);
1489     if (Op.getNode()) return Op;
1490   }
1491
1492   // undef / X -> 0
1493   if (N0.getOpcode() == ISD::UNDEF)
1494     return DAG.getConstant(0, VT);
1495   // X / undef -> undef
1496   if (N1.getOpcode() == ISD::UNDEF)
1497     return N1;
1498
1499   return SDValue();
1500 }
1501
1502 SDValue DAGCombiner::visitSREM(SDNode *N) {
1503   SDValue N0 = N->getOperand(0);
1504   SDValue N1 = N->getOperand(1);
1505   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1506   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1507   MVT VT = N->getValueType(0);
1508
1509   // fold (srem c1, c2) -> c1%c2
1510   if (N0C && N1C && !N1C->isNullValue())
1511     return DAG.FoldConstantArithmetic(ISD::SREM, VT, N0C, N1C);
1512   // If we know the sign bits of both operands are zero, strength reduce to a
1513   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1514   if (!VT.isVector()) {
1515     if (DAG.SignBitIsZero(N1) && DAG.SignBitIsZero(N0))
1516       return DAG.getNode(ISD::UREM, N->getDebugLoc(), VT, N0, N1);
1517   }
1518
1519   // If X/C can be simplified by the division-by-constant logic, lower
1520   // X%C to the equivalent of X-X/C*C.
1521   if (N1C && !N1C->isNullValue()) {
1522     SDValue Div = DAG.getNode(ISD::SDIV, N->getDebugLoc(), VT, N0, N1);
1523     AddToWorkList(Div.getNode());
1524     SDValue OptimizedDiv = combine(Div.getNode());
1525     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1526       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1527                                 OptimizedDiv, N1);
1528       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1529       AddToWorkList(Mul.getNode());
1530       return Sub;
1531     }
1532   }
1533
1534   // undef % X -> 0
1535   if (N0.getOpcode() == ISD::UNDEF)
1536     return DAG.getConstant(0, VT);
1537   // X % undef -> undef
1538   if (N1.getOpcode() == ISD::UNDEF)
1539     return N1;
1540
1541   return SDValue();
1542 }
1543
1544 SDValue DAGCombiner::visitUREM(SDNode *N) {
1545   SDValue N0 = N->getOperand(0);
1546   SDValue N1 = N->getOperand(1);
1547   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1548   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1549   MVT VT = N->getValueType(0);
1550
1551   // fold (urem c1, c2) -> c1%c2
1552   if (N0C && N1C && !N1C->isNullValue())
1553     return DAG.FoldConstantArithmetic(ISD::UREM, VT, N0C, N1C);
1554   // fold (urem x, pow2) -> (and x, pow2-1)
1555   if (N1C && !N1C->isNullValue() && N1C->getAPIntValue().isPowerOf2())
1556     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0,
1557                        DAG.getConstant(N1C->getAPIntValue()-1,VT));
1558   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1559   if (N1.getOpcode() == ISD::SHL) {
1560     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1561       if (SHC->getAPIntValue().isPowerOf2()) {
1562         SDValue Add =
1563           DAG.getNode(ISD::ADD, N->getDebugLoc(), VT, N1,
1564                  DAG.getConstant(APInt::getAllOnesValue(VT.getSizeInBits()),
1565                                  VT));
1566         AddToWorkList(Add.getNode());
1567         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0, Add);
1568       }
1569     }
1570   }
1571
1572   // If X/C can be simplified by the division-by-constant logic, lower
1573   // X%C to the equivalent of X-X/C*C.
1574   if (N1C && !N1C->isNullValue()) {
1575     SDValue Div = DAG.getNode(ISD::UDIV, N->getDebugLoc(), VT, N0, N1);
1576     AddToWorkList(Div.getNode());
1577     SDValue OptimizedDiv = combine(Div.getNode());
1578     if (OptimizedDiv.getNode() && OptimizedDiv.getNode() != Div.getNode()) {
1579       SDValue Mul = DAG.getNode(ISD::MUL, N->getDebugLoc(), VT,
1580                                 OptimizedDiv, N1);
1581       SDValue Sub = DAG.getNode(ISD::SUB, N->getDebugLoc(), VT, N0, Mul);
1582       AddToWorkList(Mul.getNode());
1583       return Sub;
1584     }
1585   }
1586
1587   // undef % X -> 0
1588   if (N0.getOpcode() == ISD::UNDEF)
1589     return DAG.getConstant(0, VT);
1590   // X % undef -> undef
1591   if (N1.getOpcode() == ISD::UNDEF)
1592     return N1;
1593
1594   return SDValue();
1595 }
1596
1597 SDValue DAGCombiner::visitMULHS(SDNode *N) {
1598   SDValue N0 = N->getOperand(0);
1599   SDValue N1 = N->getOperand(1);
1600   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1601   MVT VT = N->getValueType(0);
1602
1603   // fold (mulhs x, 0) -> 0
1604   if (N1C && N1C->isNullValue())
1605     return N1;
1606   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1607   if (N1C && N1C->getAPIntValue() == 1)
1608     return DAG.getNode(ISD::SRA, N->getDebugLoc(), N0.getValueType(), N0,
1609                        DAG.getConstant(N0.getValueType().getSizeInBits() - 1,
1610                                        TLI.getShiftAmountTy()));
1611   // fold (mulhs x, undef) -> 0
1612   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1613     return DAG.getConstant(0, VT);
1614
1615   return SDValue();
1616 }
1617
1618 SDValue DAGCombiner::visitMULHU(SDNode *N) {
1619   SDValue N0 = N->getOperand(0);
1620   SDValue N1 = N->getOperand(1);
1621   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1622   MVT VT = N->getValueType(0);
1623
1624   // fold (mulhu x, 0) -> 0
1625   if (N1C && N1C->isNullValue())
1626     return N1;
1627   // fold (mulhu x, 1) -> 0
1628   if (N1C && N1C->getAPIntValue() == 1)
1629     return DAG.getConstant(0, N0.getValueType());
1630   // fold (mulhu x, undef) -> 0
1631   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1632     return DAG.getConstant(0, VT);
1633
1634   return SDValue();
1635 }
1636
1637 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1638 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1639 /// that are being performed. Return true if a simplification was made.
1640 ///
1641 SDValue DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp,
1642                                                 unsigned HiOp) {
1643   // If the high half is not needed, just compute the low half.
1644   bool HiExists = N->hasAnyUseOfValue(1);
1645   if (!HiExists &&
1646       (!LegalOperations ||
1647        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1648     SDValue Res = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1649                               N->op_begin(), N->getNumOperands());
1650     return CombineTo(N, Res, Res);
1651   }
1652
1653   // If the low half is not needed, just compute the high half.
1654   bool LoExists = N->hasAnyUseOfValue(0);
1655   if (!LoExists &&
1656       (!LegalOperations ||
1657        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1658     SDValue Res = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1659                               N->op_begin(), N->getNumOperands());
1660     return CombineTo(N, Res, Res);
1661   }
1662
1663   // If both halves are used, return as it is.
1664   if (LoExists && HiExists)
1665     return SDValue();
1666
1667   // If the two computed results can be simplified separately, separate them.
1668   if (LoExists) {
1669     SDValue Lo = DAG.getNode(LoOp, N->getDebugLoc(), N->getValueType(0),
1670                              N->op_begin(), N->getNumOperands());
1671     AddToWorkList(Lo.getNode());
1672     SDValue LoOpt = combine(Lo.getNode());
1673     if (LoOpt.getNode() && LoOpt.getNode() != Lo.getNode() &&
1674         (!LegalOperations ||
1675          TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())))
1676       return CombineTo(N, LoOpt, LoOpt);
1677   }
1678
1679   if (HiExists) {
1680     SDValue Hi = DAG.getNode(HiOp, N->getDebugLoc(), N->getValueType(1),
1681                              N->op_begin(), N->getNumOperands());
1682     AddToWorkList(Hi.getNode());
1683     SDValue HiOpt = combine(Hi.getNode());
1684     if (HiOpt.getNode() && HiOpt != Hi &&
1685         (!LegalOperations ||
1686          TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())))
1687       return CombineTo(N, HiOpt, HiOpt);
1688   }
1689
1690   return SDValue();
1691 }
1692
1693 SDValue DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1694   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS);
1695   if (Res.getNode()) return Res;
1696
1697   return SDValue();
1698 }
1699
1700 SDValue DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1701   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU);
1702   if (Res.getNode()) return Res;
1703
1704   return SDValue();
1705 }
1706
1707 SDValue DAGCombiner::visitSDIVREM(SDNode *N) {
1708   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM);
1709   if (Res.getNode()) return Res;
1710
1711   return SDValue();
1712 }
1713
1714 SDValue DAGCombiner::visitUDIVREM(SDNode *N) {
1715   SDValue Res = SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM);
1716   if (Res.getNode()) return Res;
1717
1718   return SDValue();
1719 }
1720
1721 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1722 /// two operands of the same opcode, try to simplify it.
1723 SDValue DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1724   SDValue N0 = N->getOperand(0), N1 = N->getOperand(1);
1725   MVT VT = N0.getValueType();
1726   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1727
1728   // For each of OP in AND/OR/XOR:
1729   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1730   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1731   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1732   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1733   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1734        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1735       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1736     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
1737                                  N0.getOperand(0).getValueType(),
1738                                  N0.getOperand(0), N1.getOperand(0));
1739     AddToWorkList(ORNode.getNode());
1740     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT, ORNode);
1741   }
1742
1743   // For each of OP in SHL/SRL/SRA/AND...
1744   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1745   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1746   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1747   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1748        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1749       N0.getOperand(1) == N1.getOperand(1)) {
1750     SDValue ORNode = DAG.getNode(N->getOpcode(), N0.getDebugLoc(),
1751                                  N0.getOperand(0).getValueType(),
1752                                  N0.getOperand(0), N1.getOperand(0));
1753     AddToWorkList(ORNode.getNode());
1754     return DAG.getNode(N0.getOpcode(), N->getDebugLoc(), VT,
1755                        ORNode, N0.getOperand(1));
1756   }
1757
1758   return SDValue();
1759 }
1760
1761 SDValue DAGCombiner::visitAND(SDNode *N) {
1762   SDValue N0 = N->getOperand(0);
1763   SDValue N1 = N->getOperand(1);
1764   SDValue LL, LR, RL, RR, CC0, CC1;
1765   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1766   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1767   MVT VT = N1.getValueType();
1768   unsigned BitWidth = VT.getSizeInBits();
1769
1770   // fold vector ops
1771   if (VT.isVector()) {
1772     SDValue FoldedVOp = SimplifyVBinOp(N);
1773     if (FoldedVOp.getNode()) return FoldedVOp;
1774   }
1775
1776   // fold (and x, undef) -> 0
1777   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1778     return DAG.getConstant(0, VT);
1779   // fold (and c1, c2) -> c1&c2
1780   if (N0C && N1C)
1781     return DAG.FoldConstantArithmetic(ISD::AND, VT, N0C, N1C);
1782   // canonicalize constant to RHS
1783   if (N0C && !N1C)
1784     return DAG.getNode(ISD::AND, VT, N1, N0);
1785   // fold (and x, -1) -> x
1786   if (N1C && N1C->isAllOnesValue())
1787     return N0;
1788   // if (and x, c) is known to be zero, return 0
1789   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
1790                                    APInt::getAllOnesValue(BitWidth)))
1791     return DAG.getConstant(0, VT);
1792   // reassociate and
1793   SDValue RAND = ReassociateOps(ISD::AND, N->getDebugLoc(), N0, N1);
1794   if (RAND.getNode() != 0)
1795     return RAND;
1796   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1797   if (N1C && N0.getOpcode() == ISD::OR)
1798     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1799       if ((ORI->getAPIntValue() & N1C->getAPIntValue()) == N1C->getAPIntValue())
1800         return N1;
1801   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1802   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1803     SDValue N0Op0 = N0.getOperand(0);
1804     APInt Mask = ~N1C->getAPIntValue();
1805     Mask.trunc(N0Op0.getValueSizeInBits());
1806     if (DAG.MaskedValueIsZero(N0Op0, Mask)) {
1807       SDValue Zext = DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(),
1808                                  N0.getValueType(), N0Op0);
1809
1810       // Replace uses of the AND with uses of the Zero extend node.
1811       CombineTo(N, Zext);
1812
1813       // We actually want to replace all uses of the any_extend with the
1814       // zero_extend, to avoid duplicating things.  This will later cause this
1815       // AND to be folded.
1816       CombineTo(N0.getNode(), Zext);
1817       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1818     }
1819   }
1820   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1821   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1822     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1823     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1824
1825     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1826         LL.getValueType().isInteger()) {
1827       // fold (and (seteq X, 0), (seteq Y, 0)) -> (seteq (or X, Y), 0)
1828       if (cast<ConstantSDNode>(LR)->isNullValue() && Op1 == ISD::SETEQ) {
1829         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
1830                                      LR.getValueType(), LL, RL);
1831         AddToWorkList(ORNode.getNode());
1832         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
1833       }
1834       // fold (and (seteq X, -1), (seteq Y, -1)) -> (seteq (and X, Y), -1)
1835       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1836         SDValue ANDNode = DAG.getNode(ISD::AND, N0.getDebugLoc(),
1837                                       LR.getValueType(), LL, RL);
1838         AddToWorkList(ANDNode.getNode());
1839         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
1840       }
1841       // fold (and (setgt X,  -1), (setgt Y,  -1)) -> (setgt (or X, Y), -1)
1842       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1843         SDValue ORNode = DAG.getNode(ISD::OR, N0.getDebugLoc(),
1844                                      LR.getValueType(), LL, RL);
1845         AddToWorkList(ORNode.getNode());
1846         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
1847       }
1848     }
1849     // canonicalize equivalent to ll == rl
1850     if (LL == RR && LR == RL) {
1851       Op1 = ISD::getSetCCSwappedOperands(Op1);
1852       std::swap(RL, RR);
1853     }
1854     if (LL == RL && LR == RR) {
1855       bool isInteger = LL.getValueType().isInteger();
1856       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1857       if (Result != ISD::SETCC_INVALID &&
1858           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
1859         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
1860                             LL, LR, Result);
1861     }
1862   }
1863
1864   // Simplify: (and (op x...), (op y...))  -> (op (and x, y))
1865   if (N0.getOpcode() == N1.getOpcode()) {
1866     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1867     if (Tmp.getNode()) return Tmp;
1868   }
1869
1870   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1871   // fold (and (sra)) -> (and (srl)) when possible.
1872   if (!VT.isVector() &&
1873       SimplifyDemandedBits(SDValue(N, 0)))
1874     return SDValue(N, 0);
1875   // fold (zext_inreg (extload x)) -> (zextload x)
1876   if (ISD::isEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode())) {
1877     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1878     MVT EVT = LN0->getMemoryVT();
1879     // If we zero all the possible extended bits, then we can turn this into
1880     // a zextload if we are running before legalize or the operation is legal.
1881     unsigned BitWidth = N1.getValueSizeInBits();
1882     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1883                                      BitWidth - EVT.getSizeInBits())) &&
1884         ((!LegalOperations && !LN0->isVolatile()) ||
1885          TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1886       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
1887                                        LN0->getChain(), LN0->getBasePtr(),
1888                                        LN0->getSrcValue(),
1889                                        LN0->getSrcValueOffset(), EVT,
1890                                        LN0->isVolatile(), LN0->getAlignment());
1891       AddToWorkList(N);
1892       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
1893       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1894     }
1895   }
1896   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1897   if (ISD::isSEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
1898       N0.hasOneUse()) {
1899     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1900     MVT EVT = LN0->getMemoryVT();
1901     // If we zero all the possible extended bits, then we can turn this into
1902     // a zextload if we are running before legalize or the operation is legal.
1903     unsigned BitWidth = N1.getValueSizeInBits();
1904     if (DAG.MaskedValueIsZero(N1, APInt::getHighBitsSet(BitWidth,
1905                                      BitWidth - EVT.getSizeInBits())) &&
1906         ((!LegalOperations && !LN0->isVolatile()) ||
1907          TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1908       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, N0.getDebugLoc(), VT,
1909                                        LN0->getChain(),
1910                                        LN0->getBasePtr(), LN0->getSrcValue(),
1911                                        LN0->getSrcValueOffset(), EVT,
1912                                        LN0->isVolatile(), LN0->getAlignment());
1913       AddToWorkList(N);
1914       CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
1915       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1916     }
1917   }
1918
1919   // fold (and (load x), 255) -> (zextload x, i8)
1920   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1921   if (N1C && N0.getOpcode() == ISD::LOAD) {
1922     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1923     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1924         LN0->isUnindexed() && N0.hasOneUse() &&
1925         // Do not change the width of a volatile load.
1926         !LN0->isVolatile()) {
1927       MVT EVT = MVT::Other;
1928       uint32_t ActiveBits = N1C->getAPIntValue().getActiveBits();
1929       if (ActiveBits > 0 && APIntOps::isMask(ActiveBits, N1C->getAPIntValue()))
1930         EVT = MVT::getIntegerVT(ActiveBits);
1931
1932       MVT LoadedVT = LN0->getMemoryVT();
1933
1934       // Do not generate loads of non-round integer types since these can
1935       // be expensive (and would be wrong if the type is not byte sized).
1936       if (EVT != MVT::Other && LoadedVT.bitsGT(EVT) && EVT.isRound() &&
1937           (!LegalOperations || TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT))) {
1938         MVT PtrType = N0.getOperand(1).getValueType();
1939
1940         // For big endian targets, we need to add an offset to the pointer to
1941         // load the correct bytes.  For little endian systems, we merely need to
1942         // read fewer bytes from the same pointer.
1943         unsigned LVTStoreBytes = LoadedVT.getStoreSizeInBits()/8;
1944         unsigned EVTStoreBytes = EVT.getStoreSizeInBits()/8;
1945         unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
1946         unsigned Alignment = LN0->getAlignment();
1947         SDValue NewPtr = LN0->getBasePtr();
1948
1949         if (TLI.isBigEndian()) {
1950           NewPtr = DAG.getNode(ISD::ADD, DebugLoc::getUnknownLoc(), PtrType,
1951                                NewPtr, DAG.getConstant(PtrOff, PtrType));
1952           Alignment = MinAlign(Alignment, PtrOff);
1953         }
1954
1955         AddToWorkList(NewPtr.getNode());
1956         SDValue Load =
1957           DAG.getExtLoad(ISD::ZEXTLOAD, LN0->getDebugLoc(), VT, LN0->getChain(),
1958                          NewPtr, LN0->getSrcValue(), LN0->getSrcValueOffset(),
1959                          EVT, LN0->isVolatile(), Alignment);
1960         AddToWorkList(N);
1961         CombineTo(N0.getNode(), Load, Load.getValue(1));
1962         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
1963       }
1964     }
1965   }
1966
1967   return SDValue();
1968 }
1969
1970 SDValue DAGCombiner::visitOR(SDNode *N) {
1971   SDValue N0 = N->getOperand(0);
1972   SDValue N1 = N->getOperand(1);
1973   SDValue LL, LR, RL, RR, CC0, CC1;
1974   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1975   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1976   MVT VT = N1.getValueType();
1977
1978   // fold vector ops
1979   if (VT.isVector()) {
1980     SDValue FoldedVOp = SimplifyVBinOp(N);
1981     if (FoldedVOp.getNode()) return FoldedVOp;
1982   }
1983
1984   // fold (or x, undef) -> -1
1985   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1986     return DAG.getConstant(~0ULL, VT);
1987   // fold (or c1, c2) -> c1|c2
1988   if (N0C && N1C)
1989     return DAG.FoldConstantArithmetic(ISD::OR, VT, N0C, N1C);
1990   // canonicalize constant to RHS
1991   if (N0C && !N1C)
1992     return DAG.getNode(ISD::OR, N->getDebugLoc(), VT, N1, N0);
1993   // fold (or x, 0) -> x
1994   if (N1C && N1C->isNullValue())
1995     return N0;
1996   // fold (or x, -1) -> -1
1997   if (N1C && N1C->isAllOnesValue())
1998     return N1;
1999   // fold (or x, c) -> c iff (x & ~c) == 0
2000   if (N1C && DAG.MaskedValueIsZero(N0, ~N1C->getAPIntValue()))
2001     return N1;
2002   // reassociate or
2003   SDValue ROR = ReassociateOps(ISD::OR, N->getDebugLoc(), N0, N1);
2004   if (ROR.getNode() != 0)
2005     return ROR;
2006   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
2007   if (N1C && N0.getOpcode() == ISD::AND && N0.getNode()->hasOneUse() &&
2008              isa<ConstantSDNode>(N0.getOperand(1))) {
2009     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
2010     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
2011                        DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2012                                    N0.getOperand(0), N1),
2013                        DAG.FoldConstantArithmetic(ISD::OR, VT, N1C, C1));
2014   }
2015   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
2016   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
2017     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
2018     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
2019
2020     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
2021         LL.getValueType().isInteger()) {
2022       // fold (or (setne X, 0), (setne Y, 0)) -> (setne (or X, Y), 0)
2023       // fold (or (setlt X, 0), (setlt Y, 0)) -> (setne (or X, Y), 0)
2024       if (cast<ConstantSDNode>(LR)->isNullValue() &&
2025           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
2026         SDValue ORNode = DAG.getNode(ISD::OR, LR.getDebugLoc(),
2027                                      LR.getValueType(), LL, RL);
2028         AddToWorkList(ORNode.getNode());
2029         return DAG.getSetCC(N->getDebugLoc(), VT, ORNode, LR, Op1);
2030       }
2031       // fold (or (setne X, -1), (setne Y, -1)) -> (setne (and X, Y), -1)
2032       // fold (or (setgt X, -1), (setgt Y  -1)) -> (setgt (and X, Y), -1)
2033       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
2034           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
2035         SDValue ANDNode = DAG.getNode(ISD::AND, LR.getDebugLoc(),
2036                                       LR.getValueType(), LL, RL);
2037         AddToWorkList(ANDNode.getNode());
2038         return DAG.getSetCC(N->getDebugLoc(), VT, ANDNode, LR, Op1);
2039       }
2040     }
2041     // canonicalize equivalent to ll == rl
2042     if (LL == RR && LR == RL) {
2043       Op1 = ISD::getSetCCSwappedOperands(Op1);
2044       std::swap(RL, RR);
2045     }
2046     if (LL == RL && LR == RR) {
2047       bool isInteger = LL.getValueType().isInteger();
2048       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
2049       if (Result != ISD::SETCC_INVALID &&
2050           (!LegalOperations || TLI.isCondCodeLegal(Result, LL.getValueType())))
2051         return DAG.getSetCC(N->getDebugLoc(), N0.getValueType(),
2052                             LL, LR, Result);
2053     }
2054   }
2055
2056   // Simplify: (or (op x...), (op y...))  -> (op (or x, y))
2057   if (N0.getOpcode() == N1.getOpcode()) {
2058     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2059     if (Tmp.getNode()) return Tmp;
2060   }
2061
2062   // (or (and X, C1), (and Y, C2))  -> (and (or X, Y), C3) if possible.
2063   if (N0.getOpcode() == ISD::AND &&
2064       N1.getOpcode() == ISD::AND &&
2065       N0.getOperand(1).getOpcode() == ISD::Constant &&
2066       N1.getOperand(1).getOpcode() == ISD::Constant &&
2067       // Don't increase # computations.
2068       (N0.getNode()->hasOneUse() || N1.getNode()->hasOneUse())) {
2069     // We can only do this xform if we know that bits from X that are set in C2
2070     // but not in C1 are already zero.  Likewise for Y.
2071     const APInt &LHSMask =
2072       cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
2073     const APInt &RHSMask =
2074       cast<ConstantSDNode>(N1.getOperand(1))->getAPIntValue();
2075
2076     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
2077         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
2078       SDValue X = DAG.getNode(ISD::OR, N0.getDebugLoc(), VT,
2079                               N0.getOperand(0), N1.getOperand(0));
2080       return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, X,
2081                          DAG.getConstant(LHSMask | RHSMask, VT));
2082     }
2083   }
2084
2085   // See if this is some rotate idiom.
2086   if (SDNode *Rot = MatchRotate(N0, N1, N->getDebugLoc()))
2087     return SDValue(Rot, 0);
2088
2089   return SDValue();
2090 }
2091
2092 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
2093 static bool MatchRotateHalf(SDValue Op, SDValue &Shift, SDValue &Mask) {
2094   if (Op.getOpcode() == ISD::AND) {
2095     if (isa<ConstantSDNode>(Op.getOperand(1))) {
2096       Mask = Op.getOperand(1);
2097       Op = Op.getOperand(0);
2098     } else {
2099       return false;
2100     }
2101   }
2102
2103   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
2104     Shift = Op;
2105     return true;
2106   }
2107
2108   return false;
2109 }
2110
2111 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
2112 // idioms for rotate, and if the target supports rotation instructions, generate
2113 // a rot[lr].
2114 SDNode *DAGCombiner::MatchRotate(SDValue LHS, SDValue RHS, DebugLoc DL) {
2115   // Must be a legal type.  Expanded 'n promoted things won't work with rotates.
2116   MVT VT = LHS.getValueType();
2117   if (!TLI.isTypeLegal(VT)) return 0;
2118
2119   // The target must have at least one rotate flavor.
2120   bool HasROTL = TLI.isOperationLegalOrCustom(ISD::ROTL, VT);
2121   bool HasROTR = TLI.isOperationLegalOrCustom(ISD::ROTR, VT);
2122   if (!HasROTL && !HasROTR) return 0;
2123
2124   // Match "(X shl/srl V1) & V2" where V2 may not be present.
2125   SDValue LHSShift;   // The shift.
2126   SDValue LHSMask;    // AND value if any.
2127   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
2128     return 0; // Not part of a rotate.
2129
2130   SDValue RHSShift;   // The shift.
2131   SDValue RHSMask;    // AND value if any.
2132   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
2133     return 0; // Not part of a rotate.
2134
2135   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
2136     return 0;   // Not shifting the same value.
2137
2138   if (LHSShift.getOpcode() == RHSShift.getOpcode())
2139     return 0;   // Shifts must disagree.
2140
2141   // Canonicalize shl to left side in a shl/srl pair.
2142   if (RHSShift.getOpcode() == ISD::SHL) {
2143     std::swap(LHS, RHS);
2144     std::swap(LHSShift, RHSShift);
2145     std::swap(LHSMask , RHSMask );
2146   }
2147
2148   unsigned OpSizeInBits = VT.getSizeInBits();
2149   SDValue LHSShiftArg = LHSShift.getOperand(0);
2150   SDValue LHSShiftAmt = LHSShift.getOperand(1);
2151   SDValue RHSShiftAmt = RHSShift.getOperand(1);
2152
2153   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
2154   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
2155   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
2156       RHSShiftAmt.getOpcode() == ISD::Constant) {
2157     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getZExtValue();
2158     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getZExtValue();
2159     if ((LShVal + RShVal) != OpSizeInBits)
2160       return 0;
2161
2162     SDValue Rot;
2163     if (HasROTL)
2164       Rot = DAG.getNode(ISD::ROTL, DL, VT, LHSShiftArg, LHSShiftAmt);
2165     else
2166       Rot = DAG.getNode(ISD::ROTR, DL, VT, LHSShiftArg, RHSShiftAmt);
2167
2168     // If there is an AND of either shifted operand, apply it to the result.
2169     if (LHSMask.getNode() || RHSMask.getNode()) {
2170       APInt Mask = APInt::getAllOnesValue(OpSizeInBits);
2171
2172       if (LHSMask.getNode()) {
2173         APInt RHSBits = APInt::getLowBitsSet(OpSizeInBits, LShVal);
2174         Mask &= cast<ConstantSDNode>(LHSMask)->getAPIntValue() | RHSBits;
2175       }
2176       if (RHSMask.getNode()) {
2177         APInt LHSBits = APInt::getHighBitsSet(OpSizeInBits, RShVal);
2178         Mask &= cast<ConstantSDNode>(RHSMask)->getAPIntValue() | LHSBits;
2179       }
2180
2181       Rot = DAG.getNode(ISD::AND, DL, VT, Rot, DAG.getConstant(Mask, VT));
2182     }
2183
2184     return Rot.getNode();
2185   }
2186
2187   // If there is a mask here, and we have a variable shift, we can't be sure
2188   // that we're masking out the right stuff.
2189   if (LHSMask.getNode() || RHSMask.getNode())
2190     return 0;
2191
2192   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
2193   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
2194   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
2195       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
2196     if (ConstantSDNode *SUBC =
2197           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
2198       if (SUBC->getAPIntValue() == OpSizeInBits) {
2199         if (HasROTL)
2200           return DAG.getNode(ISD::ROTL, DL, VT,
2201                              LHSShiftArg, LHSShiftAmt).getNode();
2202         else
2203           return DAG.getNode(ISD::ROTR, DL, VT,
2204                              LHSShiftArg, RHSShiftAmt).getNode();
2205       }
2206     }
2207   }
2208
2209   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
2210   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
2211   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
2212       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
2213     if (ConstantSDNode *SUBC =
2214           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
2215       if (SUBC->getAPIntValue() == OpSizeInBits) {
2216         if (HasROTR)
2217           return DAG.getNode(ISD::ROTR, DL, VT,
2218                              LHSShiftArg, RHSShiftAmt).getNode();
2219         else
2220           return DAG.getNode(ISD::ROTL, DL, VT,
2221                              LHSShiftArg, LHSShiftAmt).getNode();
2222       }
2223     }
2224   }
2225
2226   // Look for sign/zext/any-extended or truncate cases:
2227   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2228        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2229        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2230        || LHSShiftAmt.getOpcode() == ISD::TRUNCATE) &&
2231       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
2232        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
2233        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND
2234        || RHSShiftAmt.getOpcode() == ISD::TRUNCATE)) {
2235     SDValue LExtOp0 = LHSShiftAmt.getOperand(0);
2236     SDValue RExtOp0 = RHSShiftAmt.getOperand(0);
2237     if (RExtOp0.getOpcode() == ISD::SUB &&
2238         RExtOp0.getOperand(1) == LExtOp0) {
2239       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2240       //   (rotl x, y)
2241       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
2242       //   (rotr x, (sub 32, y))
2243       if (ConstantSDNode *SUBC =
2244             dyn_cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
2245         if (SUBC->getAPIntValue() == OpSizeInBits) {
2246           return DAG.getNode(HasROTL ? ISD::ROTL : ISD::ROTR, DL, VT,
2247                              LHSShiftArg,
2248                              HasROTL ? LHSShiftAmt : RHSShiftAmt).getNode();
2249         }
2250       }
2251     } else if (LExtOp0.getOpcode() == ISD::SUB &&
2252                RExtOp0 == LExtOp0.getOperand(1)) {
2253       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2254       //   (rotr x, y)
2255       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext y))) ->
2256       //   (rotl x, (sub 32, y))
2257       if (ConstantSDNode *SUBC =
2258             dyn_cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2259         if (SUBC->getAPIntValue() == OpSizeInBits) {
2260           return DAG.getNode(HasROTR ? ISD::ROTR : ISD::ROTL, DL, VT,
2261                              LHSShiftArg,
2262                              HasROTR ? RHSShiftAmt : LHSShiftAmt).getNode();
2263         }
2264       }
2265     }
2266   }
2267
2268   return 0;
2269 }
2270
2271 SDValue DAGCombiner::visitXOR(SDNode *N) {
2272   SDValue N0 = N->getOperand(0);
2273   SDValue N1 = N->getOperand(1);
2274   SDValue LHS, RHS, CC;
2275   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2276   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2277   MVT VT = N0.getValueType();
2278
2279   // fold vector ops
2280   if (VT.isVector()) {
2281     SDValue FoldedVOp = SimplifyVBinOp(N);
2282     if (FoldedVOp.getNode()) return FoldedVOp;
2283   }
2284
2285   // fold (xor undef, undef) -> 0. This is a common idiom (misuse).
2286   if (N0.getOpcode() == ISD::UNDEF && N1.getOpcode() == ISD::UNDEF)
2287     return DAG.getConstant(0, VT);
2288   // fold (xor x, undef) -> undef
2289   if (N0.getOpcode() == ISD::UNDEF)
2290     return N0;
2291   if (N1.getOpcode() == ISD::UNDEF)
2292     return N1;
2293   // fold (xor c1, c2) -> c1^c2
2294   if (N0C && N1C)
2295     return DAG.FoldConstantArithmetic(ISD::XOR, VT, N0C, N1C);
2296   // canonicalize constant to RHS
2297   if (N0C && !N1C)
2298     return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N1, N0);
2299   // fold (xor x, 0) -> x
2300   if (N1C && N1C->isNullValue())
2301     return N0;
2302   // reassociate xor
2303   SDValue RXOR = ReassociateOps(ISD::XOR, N->getDebugLoc(), N0, N1);
2304   if (RXOR.getNode() != 0)
2305     return RXOR;
2306
2307   // fold !(x cc y) -> (x !cc y)
2308   if (N1C && N1C->getAPIntValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2309     bool isInt = LHS.getValueType().isInteger();
2310     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2311                                                isInt);
2312
2313     if (!LegalOperations || TLI.isCondCodeLegal(NotCC, LHS.getValueType())) {
2314       switch (N0.getOpcode()) {
2315       default:
2316         assert(0 && "Unhandled SetCC Equivalent!");
2317         abort();
2318       case ISD::SETCC:
2319         return DAG.getSetCC(N->getDebugLoc(), VT, LHS, RHS, NotCC);
2320       case ISD::SELECT_CC:
2321         return DAG.getSelectCC(N->getDebugLoc(), LHS, RHS, N0.getOperand(2),
2322                                N0.getOperand(3), NotCC);
2323       }
2324     }
2325   }
2326
2327   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2328   if (N1C && N1C->getAPIntValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2329       N0.getNode()->hasOneUse() &&
2330       isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2331     SDValue V = N0.getOperand(0);
2332     V = DAG.getNode(ISD::XOR, N0.getDebugLoc(), V.getValueType(), V,
2333                     DAG.getConstant(1, V.getValueType()));
2334     AddToWorkList(V.getNode());
2335     return DAG.getNode(ISD::ZERO_EXTEND, N->getDebugLoc(), VT, V);
2336   }
2337
2338   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are setcc
2339   if (N1C && N1C->getAPIntValue() == 1 && VT == MVT::i1 &&
2340       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2341     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2342     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2343       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2344       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2345       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2346       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2347       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2348     }
2349   }
2350   // fold (not (or x, y)) -> (and (not x), (not y)) iff x or y are constants
2351   if (N1C && N1C->isAllOnesValue() &&
2352       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2353     SDValue LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2354     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2355       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2356       LHS = DAG.getNode(ISD::XOR, LHS.getDebugLoc(), VT, LHS, N1); // LHS = ~LHS
2357       RHS = DAG.getNode(ISD::XOR, RHS.getDebugLoc(), VT, RHS, N1); // RHS = ~RHS
2358       AddToWorkList(LHS.getNode()); AddToWorkList(RHS.getNode());
2359       return DAG.getNode(NewOpcode, N->getDebugLoc(), VT, LHS, RHS);
2360     }
2361   }
2362   // fold (xor (xor x, c1), c2) -> (xor x, (xor c1, c2))
2363   if (N1C && N0.getOpcode() == ISD::XOR) {
2364     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2365     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2366     if (N00C)
2367       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(1),
2368                          DAG.getConstant(N1C->getAPIntValue() ^
2369                                          N00C->getAPIntValue(), VT));
2370     if (N01C)
2371       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT, N0.getOperand(0),
2372                          DAG.getConstant(N1C->getAPIntValue() ^
2373                                          N01C->getAPIntValue(), VT));
2374   }
2375   // fold (xor x, x) -> 0
2376   if (N0 == N1) {
2377     if (!VT.isVector()) {
2378       return DAG.getConstant(0, VT);
2379     } else if (!LegalOperations || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)){
2380       // Produce a vector of zeros.
2381       SDValue El = DAG.getConstant(0, VT.getVectorElementType());
2382       std::vector<SDValue> Ops(VT.getVectorNumElements(), El);
2383       return DAG.getNode(ISD::BUILD_VECTOR, N->getDebugLoc(), VT,
2384                          &Ops[0], Ops.size());
2385     }
2386   }
2387
2388   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2389   if (N0.getOpcode() == N1.getOpcode()) {
2390     SDValue Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2391     if (Tmp.getNode()) return Tmp;
2392   }
2393
2394   // Simplify the expression using non-local knowledge.
2395   if (!VT.isVector() &&
2396       SimplifyDemandedBits(SDValue(N, 0)))
2397     return SDValue(N, 0);
2398
2399   return SDValue();
2400 }
2401
2402 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2403 /// the shift amount is a constant.
2404 SDValue DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2405   SDNode *LHS = N->getOperand(0).getNode();
2406   if (!LHS->hasOneUse()) return SDValue();
2407
2408   // We want to pull some binops through shifts, so that we have (and (shift))
2409   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2410   // thing happens with address calculations, so it's important to canonicalize
2411   // it.
2412   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2413
2414   switch (LHS->getOpcode()) {
2415   default: return SDValue();
2416   case ISD::OR:
2417   case ISD::XOR:
2418     HighBitSet = false; // We can only transform sra if the high bit is clear.
2419     break;
2420   case ISD::AND:
2421     HighBitSet = true;  // We can only transform sra if the high bit is set.
2422     break;
2423   case ISD::ADD:
2424     if (N->getOpcode() != ISD::SHL)
2425       return SDValue(); // only shl(add) not sr[al](add).
2426     HighBitSet = false; // We can only transform sra if the high bit is clear.
2427     break;
2428   }
2429
2430   // We require the RHS of the binop to be a constant as well.
2431   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2432   if (!BinOpCst) return SDValue();
2433
2434   // FIXME: disable this unless the input to the binop is a shift by a constant.
2435   // If it is not a shift, it pessimizes some common cases like:
2436   //
2437   //    void foo(int *X, int i) { X[i & 1235] = 1; }
2438   //    int bar(int *X, int i) { return X[i & 255]; }
2439   SDNode *BinOpLHSVal = LHS->getOperand(0).getNode();
2440   if ((BinOpLHSVal->getOpcode() != ISD::SHL &&
2441        BinOpLHSVal->getOpcode() != ISD::SRA &&
2442        BinOpLHSVal->getOpcode() != ISD::SRL) ||
2443       !isa<ConstantSDNode>(BinOpLHSVal->getOperand(1)))
2444     return SDValue();
2445
2446   MVT VT = N->getValueType(0);
2447
2448   // If this is a signed shift right, and the high bit is modified by the
2449   // logical operation, do not perform the transformation. The highBitSet
2450   // boolean indicates the value of the high bit of the constant which would
2451   // cause it to be modified for this operation.
2452   if (N->getOpcode() == ISD::SRA) {
2453     bool BinOpRHSSignSet = BinOpCst->getAPIntValue().isNegative();
2454     if (BinOpRHSSignSet != HighBitSet)
2455       return SDValue();
2456   }
2457
2458   // Fold the constants, shifting the binop RHS by the shift amount.
2459   SDValue NewRHS = DAG.getNode(N->getOpcode(), LHS->getOperand(1).getDebugLoc(),
2460                                N->getValueType(0),
2461                                LHS->getOperand(1), N->getOperand(1));
2462
2463   // Create the new shift.
2464   SDValue NewShift = DAG.getNode(N->getOpcode(), LHS->getOperand(0).getDebugLoc(),
2465                                  VT, LHS->getOperand(0), N->getOperand(1));
2466
2467   // Create the new binop.
2468   return DAG.getNode(LHS->getOpcode(), N->getDebugLoc(), VT, NewShift, NewRHS);
2469 }
2470
2471 SDValue DAGCombiner::visitSHL(SDNode *N) {
2472   SDValue N0 = N->getOperand(0);
2473   SDValue N1 = N->getOperand(1);
2474   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2475   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2476   MVT VT = N0.getValueType();
2477   unsigned OpSizeInBits = VT.getSizeInBits();
2478
2479   // fold (shl c1, c2) -> c1<<c2
2480   if (N0C && N1C)
2481     return DAG.FoldConstantArithmetic(ISD::SHL, VT, N0C, N1C);
2482   // fold (shl 0, x) -> 0
2483   if (N0C && N0C->isNullValue())
2484     return N0;
2485   // fold (shl x, c >= size(x)) -> undef
2486   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2487     return DAG.getNode(ISD::UNDEF, N->getDebugLoc(), VT);
2488   // fold (shl x, 0) -> x
2489   if (N1C && N1C->isNullValue())
2490     return N0;
2491   // if (shl x, c) is known to be zero, return 0
2492   if (DAG.MaskedValueIsZero(SDValue(N, 0),
2493                             APInt::getAllOnesValue(VT.getSizeInBits())))
2494     return DAG.getConstant(0, VT);
2495   // fold (shl x, (trunc (and y, c))) -> (shl x, (and (trunc y), c))
2496   // iff (trunc c) == c
2497   if (N1.getOpcode() == ISD::TRUNCATE &&
2498       N1.getOperand(0).getOpcode() == ISD::AND &&
2499       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2500     SDValue N101 = N1.getOperand(0).getOperand(1);
2501     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2502       MVT TruncVT = N1.getValueType();
2503       SDValue N100 = N1.getOperand(0).getOperand(0);
2504       uint64_t TruncC = TruncVT.getIntegerVTBitMask() &
2505                         N101C->getZExtValue();
2506       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0,
2507                          DAG.getNode(ISD::AND, TruncVT,
2508                                      DAG.getNode(ISD::TRUNCATE, TruncVT, N100),
2509                                      DAG.getConstant(TruncC, TruncVT)));
2510     }
2511   }
2512
2513   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2514     return SDValue(N, 0);
2515
2516   // fold (shl (shl x, c1), c2) -> 0 or (shl x, (add c1, c2))
2517   if (N1C && N0.getOpcode() == ISD::SHL &&
2518       N0.getOperand(1).getOpcode() == ISD::Constant) {
2519     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2520     uint64_t c2 = N1C->getZExtValue();
2521     if (c1 + c2 > OpSizeInBits)
2522       return DAG.getConstant(0, VT);
2523     return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, N0.getOperand(0),
2524                        DAG.getConstant(c1 + c2, N1.getValueType()));
2525   }
2526   // fold (shl (srl x, c1), c2) -> (shl (and x, (shl -1, c1)), (sub c2, c1)) or
2527   //                               (srl (and x, (shl -1, c1)), (sub c1, c2))
2528   if (N1C && N0.getOpcode() == ISD::SRL &&
2529       N0.getOperand(1).getOpcode() == ISD::Constant) {
2530     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2531     uint64_t c2 = N1C->getZExtValue();
2532     SDValue Mask = DAG.getNode(ISD::AND, N0.getDebugLoc(), VT, N0.getOperand(0),
2533                                DAG.getConstant(~0ULL << c1, VT));
2534     if (c2 > c1)
2535       return DAG.getNode(ISD::SHL, N->getDebugLoc(), VT, Mask,
2536                          DAG.getConstant(c2-c1, N1.getValueType()));
2537     else
2538       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, Mask,
2539                          DAG.getConstant(c1-c2, N1.getValueType()));
2540   }
2541   // fold (shl (sra x, c1), c1) -> (and x, (shl -1, c1))
2542   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2543     return DAG.getNode(ISD::AND, N->getDebugLoc(), VT, N0.getOperand(0),
2544                        DAG.getConstant(~0ULL << N1C->getZExtValue(), VT));
2545
2546   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2547 }
2548
2549 SDValue DAGCombiner::visitSRA(SDNode *N) {
2550   SDValue N0 = N->getOperand(0);
2551   SDValue N1 = N->getOperand(1);
2552   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2553   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2554   MVT VT = N0.getValueType();
2555
2556   // fold (sra c1, c2) -> (sra c1, c2)
2557   if (N0C && N1C)
2558     return DAG.FoldConstantArithmetic(ISD::SRA, VT, N0C, N1C);
2559   // fold (sra 0, x) -> 0
2560   if (N0C && N0C->isNullValue())
2561     return N0;
2562   // fold (sra -1, x) -> -1
2563   if (N0C && N0C->isAllOnesValue())
2564     return N0;
2565   // fold (sra x, (setge c, size(x))) -> undef
2566   if (N1C && N1C->getZExtValue() >= VT.getSizeInBits())
2567     return DAG.getNode(ISD::UNDEF, N->getDebugLoc(), VT);
2568   // fold (sra x, 0) -> x
2569   if (N1C && N1C->isNullValue())
2570     return N0;
2571   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2572   // sext_inreg.
2573   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2574     unsigned LowBits = VT.getSizeInBits() - (unsigned)N1C->getZExtValue();
2575     MVT EVT = MVT::getIntegerVT(LowBits);
2576     if ((!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT)))
2577       return DAG.getNode(ISD::SIGN_EXTEND_INREG, N->getDebugLoc(), VT,
2578                          N0.getOperand(0), DAG.getValueType(EVT));
2579   }
2580
2581   // fold (sra (sra x, c1), c2) -> (sra x, (add c1, c2))
2582   if (N1C && N0.getOpcode() == ISD::SRA) {
2583     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2584       unsigned Sum = N1C->getZExtValue() + C1->getZExtValue();
2585       if (Sum >= VT.getSizeInBits()) Sum = VT.getSizeInBits()-1;
2586       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0.getOperand(0),
2587                          DAG.getConstant(Sum, N1C->getValueType(0)));
2588     }
2589   }
2590
2591   // fold (sra (shl X, m), (sub result_size, n))
2592   // -> (sign_extend (trunc (shl X, (sub (sub result_size, n), m)))) for
2593   // result_size - n != m.
2594   // If truncate is free for the target sext(shl) is likely to result in better
2595   // code.
2596   if (N0.getOpcode() == ISD::SHL) {
2597     // Get the two constanst of the shifts, CN0 = m, CN = n.
2598     const ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2599     if (N01C && N1C) {
2600       // Determine what the truncate's result bitsize and type would be.
2601       unsigned VTValSize = VT.getSizeInBits();
2602       MVT TruncVT =
2603         MVT::getIntegerVT(VTValSize - N1C->getZExtValue());
2604       // Determine the residual right-shift amount.
2605       unsigned ShiftAmt = N1C->getZExtValue() - N01C->getZExtValue();
2606
2607       // If the shift is not a no-op (in which case this should be just a sign
2608       // extend already), the truncated to type is legal, sign_extend is legal
2609       // on that type, and the the truncate to that type is both legal and free,
2610       // perform the transform.
2611       if (ShiftAmt &&
2612           TLI.isOperationLegalOrCustom(ISD::SIGN_EXTEND, TruncVT) &&
2613           TLI.isOperationLegalOrCustom(ISD::TRUNCATE, VT) &&
2614           TLI.isTruncateFree(VT, TruncVT)) {
2615
2616           SDValue Amt = DAG.getConstant(ShiftAmt, TLI.getShiftAmountTy());
2617           SDValue Shift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT,
2618                                       N0.getOperand(0), Amt);
2619           SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getDebugLoc(), TruncVT,
2620                                       Shift);
2621           return DAG.getNode(ISD::SIGN_EXTEND, N->getDebugLoc(),
2622                              N->getValueType(0), Trunc);
2623       }
2624     }
2625   }
2626
2627   // fold (sra x, (trunc (and y, c))) -> (sra x, (and (trunc y), c))
2628   // iff (trunc c) == c
2629   if (N1.getOpcode() == ISD::TRUNCATE &&
2630       N1.getOperand(0).getOpcode() == ISD::AND &&
2631       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2632     SDValue N101 = N1.getOperand(0).getOperand(1);
2633     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2634       MVT TruncVT = N1.getValueType();
2635       SDValue N100 = N1.getOperand(0).getOperand(0);
2636       uint64_t TruncC = TruncVT.getIntegerVTBitMask() &
2637                         N101C->getZExtValue();
2638       return DAG.getNode(ISD::SRA, N->getDebugLoc(), VT, N0,
2639                          DAG.getNode(ISD::AND, DebugLoc::getUnknownLoc(),
2640                                      TruncVT,
2641                                      DAG.getNode(ISD::TRUNCATE, TruncVT, N100),
2642                                      DAG.getConstant(TruncC, TruncVT)));
2643     }
2644   }
2645
2646   // Simplify, based on bits shifted out of the LHS.
2647   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2648     return SDValue(N, 0);
2649
2650
2651   // If the sign bit is known to be zero, switch this to a SRL.
2652   if (DAG.SignBitIsZero(N0))
2653     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0, N1);
2654
2655   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2656 }
2657
2658 SDValue DAGCombiner::visitSRL(SDNode *N) {
2659   SDValue N0 = N->getOperand(0);
2660   SDValue N1 = N->getOperand(1);
2661   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2662   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2663   MVT VT = N0.getValueType();
2664   unsigned OpSizeInBits = VT.getSizeInBits();
2665
2666   // fold (srl c1, c2) -> c1 >>u c2
2667   if (N0C && N1C)
2668     return DAG.FoldConstantArithmetic(ISD::SRL, VT, N0C, N1C);
2669   // fold (srl 0, x) -> 0
2670   if (N0C && N0C->isNullValue())
2671     return N0;
2672   // fold (srl x, c >= size(x)) -> undef
2673   if (N1C && N1C->getZExtValue() >= OpSizeInBits)
2674     return DAG.getNode(ISD::UNDEF, N->getDebugLoc(), VT);
2675   // fold (srl x, 0) -> x
2676   if (N1C && N1C->isNullValue())
2677     return N0;
2678   // if (srl x, c) is known to be zero, return 0
2679   if (N1C && DAG.MaskedValueIsZero(SDValue(N, 0),
2680                                    APInt::getAllOnesValue(OpSizeInBits)))
2681     return DAG.getConstant(0, VT);
2682
2683   // fold (srl (srl x, c1), c2) -> 0 or (srl x, (add c1, c2))
2684   if (N1C && N0.getOpcode() == ISD::SRL &&
2685       N0.getOperand(1).getOpcode() == ISD::Constant) {
2686     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getZExtValue();
2687     uint64_t c2 = N1C->getZExtValue();
2688     if (c1 + c2 > OpSizeInBits)
2689       return DAG.getConstant(0, VT);
2690     return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0),
2691                        DAG.getConstant(c1 + c2, N1.getValueType()));
2692   }
2693
2694   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2695   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2696     // Shifting in all undef bits?
2697     MVT SmallVT = N0.getOperand(0).getValueType();
2698     if (N1C->getZExtValue() >= SmallVT.getSizeInBits())
2699       return DAG.getNode(ISD::UNDEF, N->getDebugLoc(), VT);
2700
2701     SDValue SmallShift = DAG.getNode(ISD::SRL, N0.getDebugLoc(), SmallVT,
2702                                      N0.getOperand(0), N1);
2703     AddToWorkList(SmallShift.getNode());
2704     return DAG.getNode(ISD::ANY_EXTEND, N->getDebugLoc(), VT, SmallShift);
2705   }
2706
2707   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2708   // bit, which is unmodified by sra.
2709   if (N1C && N1C->getZExtValue() + 1 == VT.getSizeInBits()) {
2710     if (N0.getOpcode() == ISD::SRA)
2711       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0.getOperand(0), N1);
2712   }
2713
2714   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2715   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2716       N1C->getAPIntValue() == Log2_32(VT.getSizeInBits())) {
2717     APInt KnownZero, KnownOne;
2718     APInt Mask = APInt::getAllOnesValue(VT.getSizeInBits());
2719     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2720
2721     // If any of the input bits are KnownOne, then the input couldn't be all
2722     // zeros, thus the result of the srl will always be zero.
2723     if (KnownOne.getBoolValue()) return DAG.getConstant(0, VT);
2724
2725     // If all of the bits input the to ctlz node are known to be zero, then
2726     // the result of the ctlz is "32" and the result of the shift is one.
2727     APInt UnknownBits = ~KnownZero & Mask;
2728     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2729
2730     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2731     if ((UnknownBits & (UnknownBits - 1)) == 0) {
2732       // Okay, we know that only that the single bit specified by UnknownBits
2733       // could be set on input to the CTLZ node. If this bit is set, the SRL
2734       // will return 0, if it is clear, it returns 1. Change the CTLZ/SRL pair
2735       // to an SRL/XOR pair, which is likely to simplify more.
2736       unsigned ShAmt = UnknownBits.countTrailingZeros();
2737       SDValue Op = N0.getOperand(0);
2738
2739       if (ShAmt) {
2740         Op = DAG.getNode(ISD::SRL, N0.getDebugLoc(), VT, Op,
2741                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2742         AddToWorkList(Op.getNode());
2743       }
2744
2745       return DAG.getNode(ISD::XOR, N->getDebugLoc(), VT,
2746                          Op, DAG.getConstant(1, VT));
2747     }
2748   }
2749
2750   // fold (srl x, (trunc (and y, c))) -> (srl x, (and (trunc y), c))
2751   // iff (trunc c) == c
2752   if (N1.getOpcode() == ISD::TRUNCATE &&
2753       N1.getOperand(0).getOpcode() == ISD::AND &&
2754       N1.hasOneUse() && N1.getOperand(0).hasOneUse()) {
2755     SDValue N101 = N1.getOperand(0).getOperand(1);
2756     if (ConstantSDNode *N101C = dyn_cast<ConstantSDNode>(N101)) {
2757       MVT TruncVT = N1.getValueType();
2758       SDValue N100 = N1.getOperand(0).getOperand(0);
2759       uint64_t TruncC = TruncVT.getIntegerVTBitMask() &
2760                         N101C->getZExtValue();
2761       return DAG.getNode(ISD::SRL, N->getDebugLoc(), VT, N0,
2762                          DAG.getNode(ISD::AND, DebugLoc::getUnknownLoc(),
2763                                      TruncVT,
2764                                      DAG.getNode(ISD::TRUNCATE, TruncVT, N100),
2765                                      DAG.getConstant(TruncC, TruncVT)));
2766     }
2767   }
2768
2769   // fold operands of srl based on knowledge that the low bits are not
2770   // demanded.
2771   if (N1C && SimplifyDemandedBits(SDValue(N, 0)))
2772     return SDValue(N, 0);
2773
2774   return N1C ? visitShiftByConstant(N, N1C->getZExtValue()) : SDValue();
2775 }
2776
2777 SDValue DAGCombiner::visitCTLZ(SDNode *N) {
2778   SDValue N0 = N->getOperand(0);
2779   MVT VT = N->getValueType(0);
2780
2781   // fold (ctlz c1) -> c2
2782   if (isa<ConstantSDNode>(N0))
2783     return DAG.getNode(ISD::CTLZ, VT, N0);
2784   return SDValue();
2785 }
2786
2787 SDValue DAGCombiner::visitCTTZ(SDNode *N) {
2788   SDValue N0 = N->getOperand(0);
2789   MVT VT = N->getValueType(0);
2790
2791   // fold (cttz c1) -> c2
2792   if (isa<ConstantSDNode>(N0))
2793     return DAG.getNode(ISD::CTTZ, VT, N0);
2794   return SDValue();
2795 }
2796
2797 SDValue DAGCombiner::visitCTPOP(SDNode *N) {
2798   SDValue N0 = N->getOperand(0);
2799   MVT VT = N->getValueType(0);
2800
2801   // fold (ctpop c1) -> c2
2802   if (isa<ConstantSDNode>(N0))
2803     return DAG.getNode(ISD::CTPOP, VT, N0);
2804   return SDValue();
2805 }
2806
2807 SDValue DAGCombiner::visitSELECT(SDNode *N) {
2808   SDValue N0 = N->getOperand(0);
2809   SDValue N1 = N->getOperand(1);
2810   SDValue N2 = N->getOperand(2);
2811   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2812   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2813   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2814   MVT VT = N->getValueType(0);
2815   MVT VT0 = N0.getValueType();
2816
2817   // fold select C, X, X -> X
2818   if (N1 == N2)
2819     return N1;
2820   // fold select true, X, Y -> X
2821   if (N0C && !N0C->isNullValue())
2822     return N1;
2823   // fold select false, X, Y -> Y
2824   if (N0C && N0C->isNullValue())
2825     return N2;
2826   // fold select C, 1, X -> C | X
2827   if (VT == MVT::i1 && N1C && N1C->getAPIntValue() == 1)
2828     return DAG.getNode(ISD::OR, VT, N0, N2);
2829   // fold select C, 0, 1 -> C ^ 1
2830   if (VT.isInteger() &&
2831       (VT0 == MVT::i1 ||
2832        (VT0.isInteger() &&
2833         TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent)) &&
2834       N1C && N2C && N1C->isNullValue() && N2C->getAPIntValue() == 1) {
2835     SDValue XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2836     if (VT == VT0)
2837       return XORNode;
2838     AddToWorkList(XORNode.getNode());
2839     if (VT.bitsGT(VT0))
2840       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2841     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2842   }
2843   // fold select C, 0, X -> ~C & X
2844   if (VT == VT0 && VT == MVT::i1 && N1C && N1C->isNullValue()) {
2845     SDValue NOTNode = DAG.getNOT(N0, VT);
2846     AddToWorkList(NOTNode.getNode());
2847     return DAG.getNode(ISD::AND, VT, NOTNode, N2);
2848   }
2849   // fold select C, X, 1 -> ~C | X
2850   if (VT == VT0 && VT == MVT::i1 && N2C && N2C->getAPIntValue() == 1) {
2851     SDValue NOTNode = DAG.getNOT(N0, VT);
2852     AddToWorkList(NOTNode.getNode());
2853     return DAG.getNode(ISD::OR, VT, NOTNode, N1);
2854   }
2855   // fold select C, X, 0 -> C & X
2856   if (VT == MVT::i1 && N2C && N2C->isNullValue())
2857     return DAG.getNode(ISD::AND, VT, N0, N1);
2858   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2859   if (VT == MVT::i1 && N0 == N1)
2860     return DAG.getNode(ISD::OR, VT, N0, N2);
2861   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2862   if (VT == MVT::i1 && N0 == N2)
2863     return DAG.getNode(ISD::AND, VT, N0, N1);
2864
2865   // If we can fold this based on the true/false value, do so.
2866   if (SimplifySelectOps(N, N1, N2))
2867     return SDValue(N, 0);  // Don't revisit N.
2868
2869   // fold selects based on a setcc into other things, such as min/max/abs
2870   if (N0.getOpcode() == ISD::SETCC) {
2871     // FIXME:
2872     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2873     // having to say they don't support SELECT_CC on every type the DAG knows
2874     // about, since there is no way to mark an opcode illegal at all value types
2875     if (TLI.isOperationLegalOrCustom(ISD::SELECT_CC, MVT::Other))
2876       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2877                          N1, N2, N0.getOperand(2));
2878     else
2879       return SimplifySelect(N0, N1, N2);
2880   }
2881   return SDValue();
2882 }
2883
2884 SDValue DAGCombiner::visitSELECT_CC(SDNode *N) {
2885   SDValue N0 = N->getOperand(0);
2886   SDValue N1 = N->getOperand(1);
2887   SDValue N2 = N->getOperand(2);
2888   SDValue N3 = N->getOperand(3);
2889   SDValue N4 = N->getOperand(4);
2890   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2891
2892   // fold select_cc lhs, rhs, x, x, cc -> x
2893   if (N2 == N3)
2894     return N2;
2895
2896   // Determine if the condition we're dealing with is constant
2897   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
2898                               N0, N1, CC, false);
2899   if (SCC.getNode()) AddToWorkList(SCC.getNode());
2900
2901   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode())) {
2902     if (!SCCC->isNullValue())
2903       return N2;    // cond always true -> true val
2904     else
2905       return N3;    // cond always false -> false val
2906   }
2907
2908   // Fold to a simpler select_cc
2909   if (SCC.getNode() && SCC.getOpcode() == ISD::SETCC)
2910     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2911                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2912                        SCC.getOperand(2));
2913
2914   // If we can fold this based on the true/false value, do so.
2915   if (SimplifySelectOps(N, N2, N3))
2916     return SDValue(N, 0);  // Don't revisit N.
2917
2918   // fold select_cc into other things, such as min/max/abs
2919   return SimplifySelectCC(N0, N1, N2, N3, CC);
2920 }
2921
2922 SDValue DAGCombiner::visitSETCC(SDNode *N) {
2923   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2924                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2925 }
2926
2927 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2928 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2929 // transformation. Returns true if extension are possible and the above
2930 // mentioned transformation is profitable.
2931 static bool ExtendUsesToFormExtLoad(SDNode *N, SDValue N0,
2932                                     unsigned ExtOpc,
2933                                     SmallVector<SDNode*, 4> &ExtendNodes,
2934                                     const TargetLowering &TLI) {
2935   bool HasCopyToRegUses = false;
2936   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2937   for (SDNode::use_iterator UI = N0.getNode()->use_begin(),
2938                             UE = N0.getNode()->use_end();
2939        UI != UE; ++UI) {
2940     SDNode *User = *UI;
2941     if (User == N)
2942       continue;
2943     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2944     if (User->getOpcode() == ISD::SETCC) {
2945       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2946       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2947         // Sign bits will be lost after a zext.
2948         return false;
2949       bool Add = false;
2950       for (unsigned i = 0; i != 2; ++i) {
2951         SDValue UseOp = User->getOperand(i);
2952         if (UseOp == N0)
2953           continue;
2954         if (!isa<ConstantSDNode>(UseOp))
2955           return false;
2956         Add = true;
2957       }
2958       if (Add)
2959         ExtendNodes.push_back(User);
2960     } else {
2961       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2962         SDValue UseOp = User->getOperand(i);
2963         if (UseOp == N0) {
2964           // If truncate from extended type to original load type is free
2965           // on this target, then it's ok to extend a CopyToReg.
2966           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2967             HasCopyToRegUses = true;
2968           else
2969             return false;
2970         }
2971       }
2972     }
2973   }
2974
2975   if (HasCopyToRegUses) {
2976     bool BothLiveOut = false;
2977     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2978          UI != UE; ++UI) {
2979       SDNode *User = *UI;
2980       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2981         SDValue UseOp = User->getOperand(i);
2982         if (UseOp.getNode() == N && UseOp.getResNo() == 0) {
2983           BothLiveOut = true;
2984           break;
2985         }
2986       }
2987     }
2988     if (BothLiveOut)
2989       // Both unextended and extended values are live out. There had better be
2990       // good a reason for the transformation.
2991       return ExtendNodes.size();
2992   }
2993   return true;
2994 }
2995
2996 SDValue DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2997   SDValue N0 = N->getOperand(0);
2998   MVT VT = N->getValueType(0);
2999
3000   // fold (sext c1) -> c1
3001   if (isa<ConstantSDNode>(N0))
3002     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
3003
3004   // fold (sext (sext x)) -> (sext x)
3005   // fold (sext (aext x)) -> (sext x)
3006   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3007     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
3008
3009   if (N0.getOpcode() == ISD::TRUNCATE) {
3010     // fold (sext (truncate (load x))) -> (sext (smaller load x))
3011     // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
3012     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3013     if (NarrowLoad.getNode()) {
3014       if (NarrowLoad.getNode() != N0.getNode())
3015         CombineTo(N0.getNode(), NarrowLoad);
3016       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
3017     }
3018
3019     // See if the value being truncated is already sign extended.  If so, just
3020     // eliminate the trunc/sext pair.
3021     SDValue Op = N0.getOperand(0);
3022     unsigned OpBits   = Op.getValueType().getSizeInBits();
3023     unsigned MidBits  = N0.getValueType().getSizeInBits();
3024     unsigned DestBits = VT.getSizeInBits();
3025     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
3026
3027     if (OpBits == DestBits) {
3028       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
3029       // bits, it is already ready.
3030       if (NumSignBits > DestBits-MidBits)
3031         return Op;
3032     } else if (OpBits < DestBits) {
3033       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
3034       // bits, just sext from i32.
3035       if (NumSignBits > OpBits-MidBits)
3036         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
3037     } else {
3038       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
3039       // bits, just truncate to i32.
3040       if (NumSignBits > OpBits-MidBits)
3041         return DAG.getNode(ISD::TRUNCATE, VT, Op);
3042     }
3043
3044     // fold (sext (truncate x)) -> (sextinreg x).
3045     if (!LegalOperations || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
3046                                                  N0.getValueType())) {
3047       if (Op.getValueType().bitsLT(VT))
3048         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
3049       else if (Op.getValueType().bitsGT(VT))
3050         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
3051       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
3052                          DAG.getValueType(N0.getValueType()));
3053     }
3054   }
3055
3056   // fold (sext (load x)) -> (sext (truncate (sextload x)))
3057   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3058       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3059        TLI.isLoadExtLegal(ISD::SEXTLOAD, N0.getValueType()))) {
3060     bool DoXform = true;
3061     SmallVector<SDNode*, 4> SetCCs;
3062     if (!N0.hasOneUse())
3063       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
3064     if (DoXform) {
3065       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3066       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3067                                        LN0->getBasePtr(), LN0->getSrcValue(),
3068                                        LN0->getSrcValueOffset(),
3069                                        N0.getValueType(),
3070                                        LN0->isVolatile(), LN0->getAlignment());
3071       CombineTo(N, ExtLoad);
3072       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
3073       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3074       // Extend SetCC uses if necessary.
3075       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3076         SDNode *SetCC = SetCCs[i];
3077         SmallVector<SDValue, 4> Ops;
3078         for (unsigned j = 0; j != 2; ++j) {
3079           SDValue SOp = SetCC->getOperand(j);
3080           if (SOp == Trunc)
3081             Ops.push_back(ExtLoad);
3082           else
3083             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, VT, SOp));
3084           }
3085         Ops.push_back(SetCC->getOperand(2));
3086         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
3087                                      &Ops[0], Ops.size()));
3088       }
3089       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3090     }
3091   }
3092
3093   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
3094   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
3095   if ((ISD::isSEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3096       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3097     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3098     MVT EVT = LN0->getMemoryVT();
3099     if ((!LegalOperations && !LN0->isVolatile()) ||
3100         TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT)) {
3101       SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3102                                        LN0->getBasePtr(), LN0->getSrcValue(),
3103                                        LN0->getSrcValueOffset(), EVT,
3104                                        LN0->isVolatile(), LN0->getAlignment());
3105       CombineTo(N, ExtLoad);
3106       CombineTo(N0.getNode(),
3107                 DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3108                 ExtLoad.getValue(1));
3109       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3110     }
3111   }
3112
3113   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
3114   if (N0.getOpcode() == ISD::SETCC) {
3115     SDValue SCC =
3116       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
3117                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
3118                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3119     if (SCC.getNode()) return SCC;
3120   }
3121
3122   // fold (sext x) -> (zext x) if the sign bit is known zero.
3123   if ((!LegalOperations || TLI.isOperationLegal(ISD::ZERO_EXTEND, VT)) &&
3124       DAG.SignBitIsZero(N0))
3125     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
3126
3127   return SDValue();
3128 }
3129
3130 SDValue DAGCombiner::visitZERO_EXTEND(SDNode *N) {
3131   SDValue N0 = N->getOperand(0);
3132   MVT VT = N->getValueType(0);
3133
3134   // fold (zext c1) -> c1
3135   if (isa<ConstantSDNode>(N0))
3136     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
3137   // fold (zext (zext x)) -> (zext x)
3138   // fold (zext (aext x)) -> (zext x)
3139   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
3140     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
3141
3142   // fold (zext (truncate (load x))) -> (zext (smaller load x))
3143   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
3144   if (N0.getOpcode() == ISD::TRUNCATE) {
3145     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3146     if (NarrowLoad.getNode()) {
3147       if (NarrowLoad.getNode() != N0.getNode())
3148         CombineTo(N0.getNode(), NarrowLoad);
3149       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
3150     }
3151   }
3152
3153   // fold (zext (truncate x)) -> (and x, mask)
3154   if (N0.getOpcode() == ISD::TRUNCATE &&
3155       (!LegalOperations || TLI.isOperationLegal(ISD::AND, VT))) {
3156     SDValue Op = N0.getOperand(0);
3157     if (Op.getValueType().bitsLT(VT)) {
3158       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
3159     } else if (Op.getValueType().bitsGT(VT)) {
3160       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
3161     }
3162     return DAG.getZeroExtendInReg(Op, N0.getValueType());
3163   }
3164
3165   // fold (zext (and (trunc x), cst)) -> (and x, cst).
3166   if (N0.getOpcode() == ISD::AND &&
3167       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3168       N0.getOperand(1).getOpcode() == ISD::Constant) {
3169     SDValue X = N0.getOperand(0).getOperand(0);
3170     if (X.getValueType().bitsLT(VT)) {
3171       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
3172     } else if (X.getValueType().bitsGT(VT)) {
3173       X = DAG.getNode(ISD::TRUNCATE, VT, X);
3174     }
3175     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3176     Mask.zext(VT.getSizeInBits());
3177     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
3178   }
3179
3180   // fold (zext (load x)) -> (zext (truncate (zextload x)))
3181   if (ISD::isNON_EXTLoad(N0.getNode()) &&
3182       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3183        TLI.isLoadExtLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
3184     bool DoXform = true;
3185     SmallVector<SDNode*, 4> SetCCs;
3186     if (!N0.hasOneUse())
3187       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
3188     if (DoXform) {
3189       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3190       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
3191                                        LN0->getBasePtr(), LN0->getSrcValue(),
3192                                        LN0->getSrcValueOffset(),
3193                                        N0.getValueType(),
3194                                        LN0->isVolatile(), LN0->getAlignment());
3195       CombineTo(N, ExtLoad);
3196       SDValue Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
3197       CombineTo(N0.getNode(), Trunc, ExtLoad.getValue(1));
3198       // Extend SetCC uses if necessary.
3199       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
3200         SDNode *SetCC = SetCCs[i];
3201         SmallVector<SDValue, 4> Ops;
3202         for (unsigned j = 0; j != 2; ++j) {
3203           SDValue SOp = SetCC->getOperand(j);
3204           if (SOp == Trunc)
3205             Ops.push_back(ExtLoad);
3206           else
3207             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND, VT, SOp));
3208           }
3209         Ops.push_back(SetCC->getOperand(2));
3210         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
3211                                      &Ops[0], Ops.size()));
3212       }
3213       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3214     }
3215   }
3216
3217   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
3218   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
3219   if ((ISD::isZEXTLoad(N0.getNode()) || ISD::isEXTLoad(N0.getNode())) &&
3220       ISD::isUNINDEXEDLoad(N0.getNode()) && N0.hasOneUse()) {
3221     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3222     MVT EVT = LN0->getMemoryVT();
3223     if ((!LegalOperations && !LN0->isVolatile()) ||
3224         TLI.isLoadExtLegal(ISD::ZEXTLOAD, EVT)) {
3225       SDValue ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
3226                                        LN0->getBasePtr(), LN0->getSrcValue(),
3227                                        LN0->getSrcValueOffset(), EVT,
3228                                        LN0->isVolatile(), LN0->getAlignment());
3229       CombineTo(N, ExtLoad);
3230       CombineTo(N0.getNode(),
3231                 DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3232                 ExtLoad.getValue(1));
3233       return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3234     }
3235   }
3236
3237   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3238   if (N0.getOpcode() == ISD::SETCC) {
3239     SDValue SCC =
3240       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
3241                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3242                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3243     if (SCC.getNode()) return SCC;
3244   }
3245
3246   return SDValue();
3247 }
3248
3249 SDValue DAGCombiner::visitANY_EXTEND(SDNode *N) {
3250   SDValue N0 = N->getOperand(0);
3251   MVT VT = N->getValueType(0);
3252
3253   // fold (aext c1) -> c1
3254   if (isa<ConstantSDNode>(N0))
3255     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
3256   // fold (aext (aext x)) -> (aext x)
3257   // fold (aext (zext x)) -> (zext x)
3258   // fold (aext (sext x)) -> (sext x)
3259   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
3260       N0.getOpcode() == ISD::ZERO_EXTEND ||
3261       N0.getOpcode() == ISD::SIGN_EXTEND)
3262     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3263
3264   // fold (aext (truncate (load x))) -> (aext (smaller load x))
3265   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
3266   if (N0.getOpcode() == ISD::TRUNCATE) {
3267     SDValue NarrowLoad = ReduceLoadWidth(N0.getNode());
3268     if (NarrowLoad.getNode()) {
3269       if (NarrowLoad.getNode() != N0.getNode())
3270         CombineTo(N0.getNode(), NarrowLoad);
3271       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
3272     }
3273   }
3274
3275   // fold (aext (truncate x))
3276   if (N0.getOpcode() == ISD::TRUNCATE) {
3277     SDValue TruncOp = N0.getOperand(0);
3278     if (TruncOp.getValueType() == VT)
3279       return TruncOp; // x iff x size == zext size.
3280     if (TruncOp.getValueType().bitsGT(VT))
3281       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
3282     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
3283   }
3284
3285   // fold (aext (and (trunc x), cst)) -> (and x, cst).
3286   if (N0.getOpcode() == ISD::AND &&
3287       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
3288       N0.getOperand(1).getOpcode() == ISD::Constant) {
3289     SDValue X = N0.getOperand(0).getOperand(0);
3290     if (X.getValueType().bitsLT(VT)) {
3291       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
3292     } else if (X.getValueType().bitsGT(VT)) {
3293       X = DAG.getNode(ISD::TRUNCATE, VT, X);
3294     }
3295     APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
3296     Mask.zext(VT.getSizeInBits());
3297     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
3298   }
3299
3300   // fold (aext (load x)) -> (aext (truncate (extload x)))
3301   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
3302       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3303        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
3304     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3305     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3306                                      LN0->getBasePtr(), LN0->getSrcValue(),
3307                                      LN0->getSrcValueOffset(),
3308                                      N0.getValueType(),
3309                                      LN0->isVolatile(), LN0->getAlignment());
3310     CombineTo(N, ExtLoad);
3311     // Redirect any chain users to the new load.
3312     DAG.ReplaceAllUsesOfValueWith(SDValue(LN0, 1),
3313                                   SDValue(ExtLoad.getNode(), 1));
3314     // If any node needs the original loaded value, recompute it.
3315     if (!LN0->use_empty())
3316       CombineTo(LN0, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3317                 ExtLoad.getValue(1));
3318     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3319   }
3320
3321   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
3322   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
3323   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
3324   if (N0.getOpcode() == ISD::LOAD &&
3325       !ISD::isNON_EXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3326       N0.hasOneUse()) {
3327     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3328     MVT EVT = LN0->getMemoryVT();
3329     SDValue ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
3330                                      LN0->getChain(), LN0->getBasePtr(),
3331                                      LN0->getSrcValue(),
3332                                      LN0->getSrcValueOffset(), EVT,
3333                                      LN0->isVolatile(), LN0->getAlignment());
3334     CombineTo(N, ExtLoad);
3335     CombineTo(N0.getNode(),
3336               DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
3337               ExtLoad.getValue(1));
3338     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3339   }
3340
3341   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
3342   if (N0.getOpcode() == ISD::SETCC) {
3343     SDValue SCC =
3344       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
3345                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
3346                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
3347     if (SCC.getNode())
3348       return SCC;
3349   }
3350
3351   return SDValue();
3352 }
3353
3354 /// GetDemandedBits - See if the specified operand can be simplified with the
3355 /// knowledge that only the bits specified by Mask are used.  If so, return the
3356 /// simpler operand, otherwise return a null SDValue.
3357 SDValue DAGCombiner::GetDemandedBits(SDValue V, const APInt &Mask) {
3358   switch (V.getOpcode()) {
3359   default: break;
3360   case ISD::OR:
3361   case ISD::XOR:
3362     // If the LHS or RHS don't contribute bits to the or, drop them.
3363     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
3364       return V.getOperand(1);
3365     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
3366       return V.getOperand(0);
3367     break;
3368   case ISD::SRL:
3369     // Only look at single-use SRLs.
3370     if (!V.getNode()->hasOneUse())
3371       break;
3372     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
3373       // See if we can recursively simplify the LHS.
3374       unsigned Amt = RHSC->getZExtValue();
3375       // Watch out for shift count overflow though.
3376       if (Amt >= Mask.getBitWidth()) break;
3377       APInt NewMask = Mask << Amt;
3378       SDValue SimplifyLHS = GetDemandedBits(V.getOperand(0), NewMask);
3379       if (SimplifyLHS.getNode()) {
3380         return DAG.getNode(ISD::SRL, V.getValueType(),
3381                            SimplifyLHS, V.getOperand(1));
3382       }
3383     }
3384   }
3385   return SDValue();
3386 }
3387
3388 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
3389 /// bits and then truncated to a narrower type and where N is a multiple
3390 /// of number of bits of the narrower type, transform it to a narrower load
3391 /// from address + N / num of bits of new type. If the result is to be
3392 /// extended, also fold the extension to form a extending load.
3393 SDValue DAGCombiner::ReduceLoadWidth(SDNode *N) {
3394   unsigned Opc = N->getOpcode();
3395   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
3396   SDValue N0 = N->getOperand(0);
3397   MVT VT = N->getValueType(0);
3398   MVT EVT = VT;
3399
3400   // This transformation isn't valid for vector loads.
3401   if (VT.isVector())
3402     return SDValue();
3403
3404   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
3405   // extended to VT.
3406   if (Opc == ISD::SIGN_EXTEND_INREG) {
3407     ExtType = ISD::SEXTLOAD;
3408     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3409     if (LegalOperations && !TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))
3410       return SDValue();
3411   }
3412
3413   unsigned EVTBits = EVT.getSizeInBits();
3414   unsigned ShAmt = 0;
3415   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
3416     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3417       ShAmt = N01->getZExtValue();
3418       // Is the shift amount a multiple of size of VT?
3419       if ((ShAmt & (EVTBits-1)) == 0) {
3420         N0 = N0.getOperand(0);
3421         if (N0.getValueType().getSizeInBits() <= EVTBits)
3422           return SDValue();
3423       }
3424     }
3425   }
3426
3427   // Do not generate loads of non-round integer types since these can
3428   // be expensive (and would be wrong if the type is not byte sized).
3429   if (isa<LoadSDNode>(N0) && N0.hasOneUse() && EVT.isRound() &&
3430       cast<LoadSDNode>(N0)->getMemoryVT().getSizeInBits() > EVTBits &&
3431       // Do not change the width of a volatile load.
3432       !cast<LoadSDNode>(N0)->isVolatile()) {
3433     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3434     MVT PtrType = N0.getOperand(1).getValueType();
3435     // For big endian targets, we need to adjust the offset to the pointer to
3436     // load the correct bytes.
3437     if (TLI.isBigEndian()) {
3438       unsigned LVTStoreBits = LN0->getMemoryVT().getStoreSizeInBits();
3439       unsigned EVTStoreBits = EVT.getStoreSizeInBits();
3440       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3441     }
3442     uint64_t PtrOff =  ShAmt / 8;
3443     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3444     SDValue NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
3445                                  DAG.getConstant(PtrOff, PtrType));
3446     AddToWorkList(NewPtr.getNode());
3447     SDValue Load = (ExtType == ISD::NON_EXTLOAD)
3448       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
3449                     LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
3450                     LN0->isVolatile(), NewAlign)
3451       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
3452                        LN0->getSrcValue(), LN0->getSrcValueOffset() + PtrOff,
3453                        EVT, LN0->isVolatile(), NewAlign);
3454     // Replace the old load's chain with the new load's chain.
3455     WorkListRemover DeadNodes(*this);
3456     DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1),
3457                                   &DeadNodes);
3458     // Return the new loaded value.
3459     return Load;
3460   }
3461
3462   return SDValue();
3463 }
3464
3465
3466 SDValue DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3467   SDValue N0 = N->getOperand(0);
3468   SDValue N1 = N->getOperand(1);
3469   MVT VT = N->getValueType(0);
3470   MVT EVT = cast<VTSDNode>(N1)->getVT();
3471   unsigned VTBits = VT.getSizeInBits();
3472   unsigned EVTBits = EVT.getSizeInBits();
3473
3474   // fold (sext_in_reg c1) -> c1
3475   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3476     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
3477
3478   // If the input is already sign extended, just drop the extension.
3479   if (DAG.ComputeNumSignBits(N0) >= VT.getSizeInBits()-EVTBits+1)
3480     return N0;
3481
3482   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3483   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3484       EVT.bitsLT(cast<VTSDNode>(N0.getOperand(1))->getVT())) {
3485     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
3486   }
3487
3488   // fold (sext_in_reg (sext x)) -> (sext x)
3489   // fold (sext_in_reg (aext x)) -> (sext x)
3490   // if x is small enough.
3491   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND) {
3492     SDValue N00 = N0.getOperand(0);
3493     if (N00.getValueType().getSizeInBits() < EVTBits)
3494       return DAG.getNode(ISD::SIGN_EXTEND, VT, N00, N1);
3495   }
3496
3497   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3498   if (DAG.MaskedValueIsZero(N0, APInt::getBitsSet(VTBits, EVTBits-1, EVTBits)))
3499     return DAG.getZeroExtendInReg(N0, EVT);
3500
3501   // fold operands of sext_in_reg based on knowledge that the top bits are not
3502   // demanded.
3503   if (SimplifyDemandedBits(SDValue(N, 0)))
3504     return SDValue(N, 0);
3505
3506   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3507   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3508   SDValue NarrowLoad = ReduceLoadWidth(N);
3509   if (NarrowLoad.getNode())
3510     return NarrowLoad;
3511
3512   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
3513   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
3514   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3515   if (N0.getOpcode() == ISD::SRL) {
3516     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3517       if (ShAmt->getZExtValue()+EVTBits <= VT.getSizeInBits()) {
3518         // We can turn this into an SRA iff the input to the SRL is already sign
3519         // extended enough.
3520         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3521         if (VT.getSizeInBits()-(ShAmt->getZExtValue()+EVTBits) < InSignBits)
3522           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
3523       }
3524   }
3525
3526   // fold (sext_inreg (extload x)) -> (sextload x)
3527   if (ISD::isEXTLoad(N0.getNode()) &&
3528       ISD::isUNINDEXEDLoad(N0.getNode()) &&
3529       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3530       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3531        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
3532     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3533     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3534                                      LN0->getBasePtr(), LN0->getSrcValue(),
3535                                      LN0->getSrcValueOffset(), EVT,
3536                                      LN0->isVolatile(), LN0->getAlignment());
3537     CombineTo(N, ExtLoad);
3538     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
3539     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3540   }
3541   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3542   if (ISD::isZEXTLoad(N0.getNode()) && ISD::isUNINDEXEDLoad(N0.getNode()) &&
3543       N0.hasOneUse() &&
3544       EVT == cast<LoadSDNode>(N0)->getMemoryVT() &&
3545       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
3546        TLI.isLoadExtLegal(ISD::SEXTLOAD, EVT))) {
3547     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3548     SDValue ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3549                                      LN0->getBasePtr(), LN0->getSrcValue(),
3550                                      LN0->getSrcValueOffset(), EVT,
3551                                      LN0->isVolatile(), LN0->getAlignment());
3552     CombineTo(N, ExtLoad);
3553     CombineTo(N0.getNode(), ExtLoad, ExtLoad.getValue(1));
3554     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
3555   }
3556   return SDValue();
3557 }
3558
3559 SDValue DAGCombiner::visitTRUNCATE(SDNode *N) {
3560   SDValue N0 = N->getOperand(0);
3561   MVT VT = N->getValueType(0);
3562
3563   // noop truncate
3564   if (N0.getValueType() == N->getValueType(0))
3565     return N0;
3566   // fold (truncate c1) -> c1
3567   if (isa<ConstantSDNode>(N0))
3568     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3569   // fold (truncate (truncate x)) -> (truncate x)
3570   if (N0.getOpcode() == ISD::TRUNCATE)
3571     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3572   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3573   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3574       N0.getOpcode() == ISD::ANY_EXTEND) {
3575     if (N0.getOperand(0).getValueType().bitsLT(VT))
3576       // if the source is smaller than the dest, we still need an extend
3577       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3578     else if (N0.getOperand(0).getValueType().bitsGT(VT))
3579       // if the source is larger than the dest, than we just need the truncate
3580       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3581     else
3582       // if the source and dest are the same type, we can drop both the extend
3583       // and the truncate
3584       return N0.getOperand(0);
3585   }
3586
3587   // See if we can simplify the input to this truncate through knowledge that
3588   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3589   // -> trunc y
3590   SDValue Shorter =
3591     GetDemandedBits(N0, APInt::getLowBitsSet(N0.getValueSizeInBits(),
3592                                              VT.getSizeInBits()));
3593   if (Shorter.getNode())
3594     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3595
3596   // fold (truncate (load x)) -> (smaller load x)
3597   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3598   return ReduceLoadWidth(N);
3599 }
3600
3601 static SDNode *getBuildPairElt(SDNode *N, unsigned i) {
3602   SDValue Elt = N->getOperand(i);
3603   if (Elt.getOpcode() != ISD::MERGE_VALUES)
3604     return Elt.getNode();
3605   return Elt.getOperand(Elt.getResNo()).getNode();
3606 }
3607
3608 /// CombineConsecutiveLoads - build_pair (load, load) -> load
3609 /// if load locations are consecutive.
3610 SDValue DAGCombiner::CombineConsecutiveLoads(SDNode *N, MVT VT) {
3611   assert(N->getOpcode() == ISD::BUILD_PAIR);
3612
3613   SDNode *LD1 = getBuildPairElt(N, 0);
3614   if (!ISD::isNON_EXTLoad(LD1) || !LD1->hasOneUse())
3615     return SDValue();
3616   MVT LD1VT = LD1->getValueType(0);
3617   SDNode *LD2 = getBuildPairElt(N, 1);
3618   const MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
3619   if (ISD::isNON_EXTLoad(LD2) &&
3620       LD2->hasOneUse() &&
3621       // If both are volatile this would reduce the number of volatile loads.
3622       // If one is volatile it might be ok, but play conservative and bail out.
3623       !cast<LoadSDNode>(LD1)->isVolatile() &&
3624       !cast<LoadSDNode>(LD2)->isVolatile() &&
3625       TLI.isConsecutiveLoad(LD2, LD1, LD1VT.getSizeInBits()/8, 1, MFI)) {
3626     LoadSDNode *LD = cast<LoadSDNode>(LD1);
3627     unsigned Align = LD->getAlignment();
3628     unsigned NewAlign = TLI.getTargetData()->
3629       getABITypeAlignment(VT.getTypeForMVT());
3630     if (NewAlign <= Align &&
3631         (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT)))
3632       return DAG.getLoad(VT, LD->getChain(), LD->getBasePtr(),
3633                          LD->getSrcValue(), LD->getSrcValueOffset(),
3634                          false, Align);
3635   }
3636   return SDValue();
3637 }
3638
3639 SDValue DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3640   SDValue N0 = N->getOperand(0);
3641   MVT VT = N->getValueType(0);
3642
3643   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3644   // Only do this before legalize, since afterward the target may be depending
3645   // on the bitconvert.
3646   // First check to see if this is all constant.
3647   if (!LegalTypes &&
3648       N0.getOpcode() == ISD::BUILD_VECTOR && N0.getNode()->hasOneUse() &&
3649       VT.isVector()) {
3650     bool isSimple = true;
3651     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3652       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3653           N0.getOperand(i).getOpcode() != ISD::Constant &&
3654           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3655         isSimple = false;
3656         break;
3657       }
3658
3659     MVT DestEltVT = N->getValueType(0).getVectorElementType();
3660     assert(!DestEltVT.isVector() &&
3661            "Element type of vector ValueType must not be vector!");
3662     if (isSimple) {
3663       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.getNode(), DestEltVT);
3664     }
3665   }
3666
3667   // If the input is a constant, let getNode fold it.
3668   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3669     SDValue Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3670     if (Res.getNode() != N) return Res;
3671   }
3672
3673   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3674     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3675
3676   // fold (conv (load x)) -> (load (conv*)x)
3677   // If the resultant load doesn't need a higher alignment than the original!
3678   if (ISD::isNormalLoad(N0.getNode()) && N0.hasOneUse() &&
3679       // Do not change the width of a volatile load.
3680       !cast<LoadSDNode>(N0)->isVolatile() &&
3681       (!LegalOperations || TLI.isOperationLegal(ISD::LOAD, VT))) {
3682     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3683     unsigned Align = TLI.getTargetData()->
3684       getABITypeAlignment(VT.getTypeForMVT());
3685     unsigned OrigAlign = LN0->getAlignment();
3686     if (Align <= OrigAlign) {
3687       SDValue Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3688                                  LN0->getSrcValue(), LN0->getSrcValueOffset(),
3689                                  LN0->isVolatile(), OrigAlign);
3690       AddToWorkList(N);
3691       CombineTo(N0.getNode(),
3692                 DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3693                 Load.getValue(1));
3694       return Load;
3695     }
3696   }
3697
3698   // Fold bitconvert(fneg(x)) -> xor(bitconvert(x), signbit)
3699   // Fold bitconvert(fabs(x)) -> and(bitconvert(x), ~signbit)
3700   // This often reduces constant pool loads.
3701   if ((N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FABS) &&
3702       N0.getNode()->hasOneUse() && VT.isInteger() && !VT.isVector()) {
3703     SDValue NewConv = DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3704     AddToWorkList(NewConv.getNode());
3705
3706     APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
3707     if (N0.getOpcode() == ISD::FNEG)
3708       return DAG.getNode(ISD::XOR, VT, NewConv, DAG.getConstant(SignBit, VT));
3709     assert(N0.getOpcode() == ISD::FABS);
3710     return DAG.getNode(ISD::AND, VT, NewConv, DAG.getConstant(~SignBit, VT));
3711   }
3712
3713   // Fold bitconvert(fcopysign(cst, x)) -> bitconvert(x)&sign | cst&~sign'
3714   // Note that we don't handle copysign(x,cst) because this can always be folded
3715   // to an fneg or fabs.
3716   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse() &&
3717       isa<ConstantFPSDNode>(N0.getOperand(0)) &&
3718       VT.isInteger() && !VT.isVector()) {
3719     unsigned OrigXWidth = N0.getOperand(1).getValueType().getSizeInBits();
3720     MVT IntXVT = MVT::getIntegerVT(OrigXWidth);
3721     if (TLI.isTypeLegal(IntXVT) || !LegalTypes) {
3722       SDValue X = DAG.getNode(ISD::BIT_CONVERT, IntXVT, N0.getOperand(1));
3723       AddToWorkList(X.getNode());
3724
3725       // If X has a different width than the result/lhs, sext it or truncate it.
3726       unsigned VTWidth = VT.getSizeInBits();
3727       if (OrigXWidth < VTWidth) {
3728         X = DAG.getNode(ISD::SIGN_EXTEND, VT, X);
3729         AddToWorkList(X.getNode());
3730       } else if (OrigXWidth > VTWidth) {
3731         // To get the sign bit in the right place, we have to shift it right
3732         // before truncating.
3733         X = DAG.getNode(ISD::SRL, X.getValueType(), X,
3734                         DAG.getConstant(OrigXWidth-VTWidth, X.getValueType()));
3735         AddToWorkList(X.getNode());
3736         X = DAG.getNode(ISD::TRUNCATE, VT, X);
3737         AddToWorkList(X.getNode());
3738       }
3739
3740       APInt SignBit = APInt::getSignBit(VT.getSizeInBits());
3741       X = DAG.getNode(ISD::AND, VT, X, DAG.getConstant(SignBit, VT));
3742       AddToWorkList(X.getNode());
3743
3744       SDValue Cst = DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3745       Cst = DAG.getNode(ISD::AND, VT, Cst, DAG.getConstant(~SignBit, VT));
3746       AddToWorkList(Cst.getNode());
3747
3748       return DAG.getNode(ISD::OR, VT, X, Cst);
3749     }
3750   }
3751
3752   // bitconvert(build_pair(ld, ld)) -> ld iff load locations are consecutive.
3753   if (N0.getOpcode() == ISD::BUILD_PAIR) {
3754     SDValue CombineLD = CombineConsecutiveLoads(N0.getNode(), VT);
3755     if (CombineLD.getNode())
3756       return CombineLD;
3757   }
3758
3759   return SDValue();
3760 }
3761
3762 SDValue DAGCombiner::visitBUILD_PAIR(SDNode *N) {
3763   MVT VT = N->getValueType(0);
3764   return CombineConsecutiveLoads(N, VT);
3765 }
3766
3767 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3768 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3769 /// destination element value type.
3770 SDValue DAGCombiner::
3771 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT DstEltVT) {
3772   MVT SrcEltVT = BV->getOperand(0).getValueType();
3773
3774   // If this is already the right type, we're done.
3775   if (SrcEltVT == DstEltVT) return SDValue(BV, 0);
3776
3777   unsigned SrcBitSize = SrcEltVT.getSizeInBits();
3778   unsigned DstBitSize = DstEltVT.getSizeInBits();
3779
3780   // If this is a conversion of N elements of one type to N elements of another
3781   // type, convert each element.  This handles FP<->INT cases.
3782   if (SrcBitSize == DstBitSize) {
3783     SmallVector<SDValue, 8> Ops;
3784     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3785       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3786       AddToWorkList(Ops.back().getNode());
3787     }
3788     MVT VT = MVT::getVectorVT(DstEltVT,
3789                               BV->getValueType(0).getVectorNumElements());
3790     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3791   }
3792
3793   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3794   // handle annoying details of growing/shrinking FP values, we convert them to
3795   // int first.
3796   if (SrcEltVT.isFloatingPoint()) {
3797     // Convert the input float vector to a int vector where the elements are the
3798     // same sizes.
3799     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3800     MVT IntVT = MVT::getIntegerVT(SrcEltVT.getSizeInBits());
3801     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).getNode();
3802     SrcEltVT = IntVT;
3803   }
3804
3805   // Now we know the input is an integer vector.  If the output is a FP type,
3806   // convert to integer first, then to FP of the right size.
3807   if (DstEltVT.isFloatingPoint()) {
3808     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3809     MVT TmpVT = MVT::getIntegerVT(DstEltVT.getSizeInBits());
3810     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).getNode();
3811
3812     // Next, convert to FP elements of the same size.
3813     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3814   }
3815
3816   // Okay, we know the src/dst types are both integers of differing types.
3817   // Handling growing first.
3818   assert(SrcEltVT.isInteger() && DstEltVT.isInteger());
3819   if (SrcBitSize < DstBitSize) {
3820     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3821
3822     SmallVector<SDValue, 8> Ops;
3823     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3824          i += NumInputsPerOutput) {
3825       bool isLE = TLI.isLittleEndian();
3826       APInt NewBits = APInt(DstBitSize, 0);
3827       bool EltIsUndef = true;
3828       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3829         // Shift the previously computed bits over.
3830         NewBits <<= SrcBitSize;
3831         SDValue Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3832         if (Op.getOpcode() == ISD::UNDEF) continue;
3833         EltIsUndef = false;
3834
3835         NewBits |=
3836           APInt(cast<ConstantSDNode>(Op)->getAPIntValue()).zext(DstBitSize);
3837       }
3838
3839       if (EltIsUndef)
3840         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3841       else
3842         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3843     }
3844
3845     MVT VT = MVT::getVectorVT(DstEltVT, Ops.size());
3846     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3847   }
3848
3849   // Finally, this must be the case where we are shrinking elements: each input
3850   // turns into multiple outputs.
3851   bool isS2V = ISD::isScalarToVector(BV);
3852   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3853   MVT VT = MVT::getVectorVT(DstEltVT, NumOutputsPerInput*BV->getNumOperands());
3854   SmallVector<SDValue, 8> Ops;
3855   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3856     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3857       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3858         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3859       continue;
3860     }
3861     APInt OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getAPIntValue();
3862     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3863       APInt ThisVal = APInt(OpVal).trunc(DstBitSize);
3864       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3865       if (isS2V && i == 0 && j == 0 && APInt(ThisVal).zext(SrcBitSize) == OpVal)
3866         // Simply turn this into a SCALAR_TO_VECTOR of the new type.
3867         return DAG.getNode(ISD::SCALAR_TO_VECTOR, VT, Ops[0]);
3868       OpVal = OpVal.lshr(DstBitSize);
3869     }
3870
3871     // For big endian targets, swap the order of the pieces of each element.
3872     if (TLI.isBigEndian())
3873       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3874   }
3875   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3876 }
3877
3878
3879
3880 SDValue DAGCombiner::visitFADD(SDNode *N) {
3881   SDValue N0 = N->getOperand(0);
3882   SDValue N1 = N->getOperand(1);
3883   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3884   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3885   MVT VT = N->getValueType(0);
3886
3887   // fold vector ops
3888   if (VT.isVector()) {
3889     SDValue FoldedVOp = SimplifyVBinOp(N);
3890     if (FoldedVOp.getNode()) return FoldedVOp;
3891   }
3892
3893   // fold (fadd c1, c2) -> c1+c2
3894   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3895     return DAG.getNode(ISD::FADD, VT, N0, N1);
3896   // canonicalize constant to RHS
3897   if (N0CFP && !N1CFP)
3898     return DAG.getNode(ISD::FADD, VT, N1, N0);
3899   // fold (A + 0) -> A
3900   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
3901     return N0;
3902   // fold (A + (-B)) -> A-B
3903   if (isNegatibleForFree(N1, LegalOperations) == 2)
3904     return DAG.getNode(ISD::FSUB, VT, N0,
3905                        GetNegatedExpression(N1, DAG, LegalOperations));
3906   // fold ((-A) + B) -> B-A
3907   if (isNegatibleForFree(N0, LegalOperations) == 2)
3908     return DAG.getNode(ISD::FSUB, VT, N1,
3909                        GetNegatedExpression(N0, DAG, LegalOperations));
3910
3911   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3912   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3913       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3914     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3915                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3916
3917   return SDValue();
3918 }
3919
3920 SDValue DAGCombiner::visitFSUB(SDNode *N) {
3921   SDValue N0 = N->getOperand(0);
3922   SDValue N1 = N->getOperand(1);
3923   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3924   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3925   MVT VT = N->getValueType(0);
3926
3927   // fold vector ops
3928   if (VT.isVector()) {
3929     SDValue FoldedVOp = SimplifyVBinOp(N);
3930     if (FoldedVOp.getNode()) return FoldedVOp;
3931   }
3932
3933   // fold (fsub c1, c2) -> c1-c2
3934   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3935     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3936   // fold (A-0) -> A
3937   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
3938     return N0;
3939   // fold (0-B) -> -B
3940   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3941     if (isNegatibleForFree(N1, LegalOperations))
3942       return GetNegatedExpression(N1, DAG, LegalOperations);
3943     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
3944       return DAG.getNode(ISD::FNEG, VT, N1);
3945   }
3946   // fold (A-(-B)) -> A+B
3947   if (isNegatibleForFree(N1, LegalOperations))
3948     return DAG.getNode(ISD::FADD, VT, N0,
3949                        GetNegatedExpression(N1, DAG, LegalOperations));
3950
3951   return SDValue();
3952 }
3953
3954 SDValue DAGCombiner::visitFMUL(SDNode *N) {
3955   SDValue N0 = N->getOperand(0);
3956   SDValue N1 = N->getOperand(1);
3957   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3958   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3959   MVT VT = N->getValueType(0);
3960
3961   // fold vector ops
3962   if (VT.isVector()) {
3963     SDValue FoldedVOp = SimplifyVBinOp(N);
3964     if (FoldedVOp.getNode()) return FoldedVOp;
3965   }
3966
3967   // fold (fmul c1, c2) -> c1*c2
3968   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3969     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3970   // canonicalize constant to RHS
3971   if (N0CFP && !N1CFP)
3972     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3973   // fold (A * 0) -> 0
3974   if (UnsafeFPMath && N1CFP && N1CFP->getValueAPF().isZero())
3975     return N1;
3976   // fold (fmul X, 2.0) -> (fadd X, X)
3977   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3978     return DAG.getNode(ISD::FADD, VT, N0, N0);
3979   // fold (fmul X, -1.0) -> (fneg X)
3980   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3981     if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
3982       return DAG.getNode(ISD::FNEG, VT, N0);
3983
3984   // -X * -Y -> X*Y
3985   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
3986     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
3987       // Both can be negated for free, check to see if at least one is cheaper
3988       // negated.
3989       if (LHSNeg == 2 || RHSNeg == 2)
3990         return DAG.getNode(ISD::FMUL, VT,
3991                            GetNegatedExpression(N0, DAG, LegalOperations),
3992                            GetNegatedExpression(N1, DAG, LegalOperations));
3993     }
3994   }
3995
3996   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3997   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3998       N0.getNode()->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3999     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
4000                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
4001
4002   return SDValue();
4003 }
4004
4005 SDValue DAGCombiner::visitFDIV(SDNode *N) {
4006   SDValue N0 = N->getOperand(0);
4007   SDValue N1 = N->getOperand(1);
4008   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4009   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4010   MVT VT = N->getValueType(0);
4011
4012   // fold vector ops
4013   if (VT.isVector()) {
4014     SDValue FoldedVOp = SimplifyVBinOp(N);
4015     if (FoldedVOp.getNode()) return FoldedVOp;
4016   }
4017
4018   // fold (fdiv c1, c2) -> c1/c2
4019   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4020     return DAG.getNode(ISD::FDIV, VT, N0, N1);
4021
4022
4023   // -X / -Y -> X*Y
4024   if (char LHSNeg = isNegatibleForFree(N0, LegalOperations)) {
4025     if (char RHSNeg = isNegatibleForFree(N1, LegalOperations)) {
4026       // Both can be negated for free, check to see if at least one is cheaper
4027       // negated.
4028       if (LHSNeg == 2 || RHSNeg == 2)
4029         return DAG.getNode(ISD::FDIV, VT,
4030                            GetNegatedExpression(N0, DAG, LegalOperations),
4031                            GetNegatedExpression(N1, DAG, LegalOperations));
4032     }
4033   }
4034
4035   return SDValue();
4036 }
4037
4038 SDValue DAGCombiner::visitFREM(SDNode *N) {
4039   SDValue N0 = N->getOperand(0);
4040   SDValue N1 = N->getOperand(1);
4041   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4042   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4043   MVT VT = N->getValueType(0);
4044
4045   // fold (frem c1, c2) -> fmod(c1,c2)
4046   if (N0CFP && N1CFP && VT != MVT::ppcf128)
4047     return DAG.getNode(ISD::FREM, VT, N0, N1);
4048
4049   return SDValue();
4050 }
4051
4052 SDValue DAGCombiner::visitFCOPYSIGN(SDNode *N) {
4053   SDValue N0 = N->getOperand(0);
4054   SDValue N1 = N->getOperand(1);
4055   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4056   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
4057   MVT VT = N->getValueType(0);
4058
4059   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
4060     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
4061
4062   if (N1CFP) {
4063     const APFloat& V = N1CFP->getValueAPF();
4064     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
4065     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
4066     if (!V.isNegative()) {
4067       if (!LegalOperations || TLI.isOperationLegal(ISD::FABS, VT))
4068         return DAG.getNode(ISD::FABS, VT, N0);
4069     } else {
4070       if (!LegalOperations || TLI.isOperationLegal(ISD::FNEG, VT))
4071         return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
4072     }
4073   }
4074
4075   // copysign(fabs(x), y) -> copysign(x, y)
4076   // copysign(fneg(x), y) -> copysign(x, y)
4077   // copysign(copysign(x,z), y) -> copysign(x, y)
4078   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
4079       N0.getOpcode() == ISD::FCOPYSIGN)
4080     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
4081
4082   // copysign(x, abs(y)) -> abs(x)
4083   if (N1.getOpcode() == ISD::FABS)
4084     return DAG.getNode(ISD::FABS, VT, N0);
4085
4086   // copysign(x, copysign(y,z)) -> copysign(x, z)
4087   if (N1.getOpcode() == ISD::FCOPYSIGN)
4088     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
4089
4090   // copysign(x, fp_extend(y)) -> copysign(x, y)
4091   // copysign(x, fp_round(y)) -> copysign(x, y)
4092   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
4093     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
4094
4095   return SDValue();
4096 }
4097
4098
4099
4100 SDValue DAGCombiner::visitSINT_TO_FP(SDNode *N) {
4101   SDValue N0 = N->getOperand(0);
4102   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4103   MVT VT = N->getValueType(0);
4104   MVT OpVT = N0.getValueType();
4105
4106   // fold (sint_to_fp c1) -> c1fp
4107   if (N0C && OpVT != MVT::ppcf128)
4108     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
4109
4110   // If the input is a legal type, and SINT_TO_FP is not legal on this target,
4111   // but UINT_TO_FP is legal on this target, try to convert.
4112   if (!TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT) &&
4113       TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT)) {
4114     // If the sign bit is known to be zero, we can change this to UINT_TO_FP.
4115     if (DAG.SignBitIsZero(N0))
4116       return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
4117   }
4118
4119
4120   return SDValue();
4121 }
4122
4123 SDValue DAGCombiner::visitUINT_TO_FP(SDNode *N) {
4124   SDValue N0 = N->getOperand(0);
4125   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
4126   MVT VT = N->getValueType(0);
4127   MVT OpVT = N0.getValueType();
4128
4129   // fold (uint_to_fp c1) -> c1fp
4130   if (N0C && OpVT != MVT::ppcf128)
4131     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
4132
4133   // If the input is a legal type, and UINT_TO_FP is not legal on this target,
4134   // but SINT_TO_FP is legal on this target, try to convert.
4135   if (!TLI.isOperationLegalOrCustom(ISD::UINT_TO_FP, OpVT) &&
4136       TLI.isOperationLegalOrCustom(ISD::SINT_TO_FP, OpVT)) {
4137     // If the sign bit is known to be zero, we can change this to SINT_TO_FP.
4138     if (DAG.SignBitIsZero(N0))
4139       return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
4140   }
4141
4142   return SDValue();
4143 }
4144
4145 SDValue DAGCombiner::visitFP_TO_SINT(SDNode *N) {
4146   SDValue N0 = N->getOperand(0);
4147   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4148   MVT VT = N->getValueType(0);
4149
4150   // fold (fp_to_sint c1fp) -> c1
4151   if (N0CFP)
4152     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
4153   return SDValue();
4154 }
4155
4156 SDValue DAGCombiner::visitFP_TO_UINT(SDNode *N) {
4157   SDValue N0 = N->getOperand(0);
4158   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4159   MVT VT = N->getValueType(0);
4160
4161   // fold (fp_to_uint c1fp) -> c1
4162   if (N0CFP && VT != MVT::ppcf128)
4163     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
4164   return SDValue();
4165 }
4166
4167 SDValue DAGCombiner::visitFP_ROUND(SDNode *N) {
4168   SDValue N0 = N->getOperand(0);
4169   SDValue N1 = N->getOperand(1);
4170   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4171   MVT VT = N->getValueType(0);
4172
4173   // fold (fp_round c1fp) -> c1fp
4174   if (N0CFP && N0.getValueType() != MVT::ppcf128)
4175     return DAG.getNode(ISD::FP_ROUND, VT, N0, N1);
4176
4177   // fold (fp_round (fp_extend x)) -> x
4178   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
4179     return N0.getOperand(0);
4180
4181   // fold (fp_round (fp_round x)) -> (fp_round x)
4182   if (N0.getOpcode() == ISD::FP_ROUND) {
4183     // This is a value preserving truncation if both round's are.
4184     bool IsTrunc = N->getConstantOperandVal(1) == 1 &&
4185                    N0.getNode()->getConstantOperandVal(1) == 1;
4186     return DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0),
4187                        DAG.getIntPtrConstant(IsTrunc));
4188   }
4189
4190   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
4191   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.getNode()->hasOneUse()) {
4192     SDValue Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0), N1);
4193     AddToWorkList(Tmp.getNode());
4194     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
4195   }
4196
4197   return SDValue();
4198 }
4199
4200 SDValue DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
4201   SDValue N0 = N->getOperand(0);
4202   MVT VT = N->getValueType(0);
4203   MVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
4204   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4205
4206   // fold (fp_round_inreg c1fp) -> c1fp
4207   if (N0CFP && (TLI.isTypeLegal(EVT) || !LegalTypes)) {
4208     SDValue Round = DAG.getConstantFP(*N0CFP->getConstantFPValue(), EVT);
4209     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
4210   }
4211   return SDValue();
4212 }
4213
4214 SDValue DAGCombiner::visitFP_EXTEND(SDNode *N) {
4215   SDValue N0 = N->getOperand(0);
4216   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4217   MVT VT = N->getValueType(0);
4218
4219   // If this is fp_round(fpextend), don't fold it, allow ourselves to be folded.
4220   if (N->hasOneUse() &&
4221       N->use_begin()->getOpcode() == ISD::FP_ROUND)
4222     return SDValue();
4223
4224   // fold (fp_extend c1fp) -> c1fp
4225   if (N0CFP && VT != MVT::ppcf128)
4226     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
4227
4228   // Turn fp_extend(fp_round(X, 1)) -> x since the fp_round doesn't affect the
4229   // value of X.
4230   if (N0.getOpcode() == ISD::FP_ROUND
4231       && N0.getNode()->getConstantOperandVal(1) == 1) {
4232     SDValue In = N0.getOperand(0);
4233     if (In.getValueType() == VT) return In;
4234     if (VT.bitsLT(In.getValueType()))
4235       return DAG.getNode(ISD::FP_ROUND, VT, In, N0.getOperand(1));
4236     return DAG.getNode(ISD::FP_EXTEND, VT, In);
4237   }
4238
4239   // fold (fpext (load x)) -> (fpext (fptrunc (extload x)))
4240   if (ISD::isNON_EXTLoad(N0.getNode()) && N0.hasOneUse() &&
4241       ((!LegalOperations && !cast<LoadSDNode>(N0)->isVolatile()) ||
4242        TLI.isLoadExtLegal(ISD::EXTLOAD, N0.getValueType()))) {
4243     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
4244     SDValue ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
4245                                      LN0->getBasePtr(), LN0->getSrcValue(),
4246                                      LN0->getSrcValueOffset(),
4247                                      N0.getValueType(),
4248                                      LN0->isVolatile(), LN0->getAlignment());
4249     CombineTo(N, ExtLoad);
4250     CombineTo(N0.getNode(), DAG.getNode(ISD::FP_ROUND, N0.getValueType(),
4251                                         ExtLoad, DAG.getIntPtrConstant(1)),
4252               ExtLoad.getValue(1));
4253     return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4254   }
4255
4256   return SDValue();
4257 }
4258
4259 SDValue DAGCombiner::visitFNEG(SDNode *N) {
4260   SDValue N0 = N->getOperand(0);
4261
4262   if (isNegatibleForFree(N0, LegalOperations))
4263     return GetNegatedExpression(N0, DAG, LegalOperations);
4264
4265   // Transform fneg(bitconvert(x)) -> bitconvert(x^sign) to avoid loading
4266   // constant pool values.
4267   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
4268       N0.getOperand(0).getValueType().isInteger() &&
4269       !N0.getOperand(0).getValueType().isVector()) {
4270     SDValue Int = N0.getOperand(0);
4271     MVT IntVT = Int.getValueType();
4272     if (IntVT.isInteger() && !IntVT.isVector()) {
4273       Int = DAG.getNode(ISD::XOR, IntVT, Int,
4274                         DAG.getConstant(IntVT.getIntegerVTSignBit(), IntVT));
4275       AddToWorkList(Int.getNode());
4276       return DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Int);
4277     }
4278   }
4279
4280   return SDValue();
4281 }
4282
4283 SDValue DAGCombiner::visitFABS(SDNode *N) {
4284   SDValue N0 = N->getOperand(0);
4285   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
4286   MVT VT = N->getValueType(0);
4287
4288   // fold (fabs c1) -> fabs(c1)
4289   if (N0CFP && VT != MVT::ppcf128)
4290     return DAG.getNode(ISD::FABS, VT, N0);
4291   // fold (fabs (fabs x)) -> (fabs x)
4292   if (N0.getOpcode() == ISD::FABS)
4293     return N->getOperand(0);
4294   // fold (fabs (fneg x)) -> (fabs x)
4295   // fold (fabs (fcopysign x, y)) -> (fabs x)
4296   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
4297     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
4298
4299   // Transform fabs(bitconvert(x)) -> bitconvert(x&~sign) to avoid loading
4300   // constant pool values.
4301   if (N0.getOpcode() == ISD::BIT_CONVERT && N0.getNode()->hasOneUse() &&
4302       N0.getOperand(0).getValueType().isInteger() &&
4303       !N0.getOperand(0).getValueType().isVector()) {
4304     SDValue Int = N0.getOperand(0);
4305     MVT IntVT = Int.getValueType();
4306     if (IntVT.isInteger() && !IntVT.isVector()) {
4307       Int = DAG.getNode(ISD::AND, IntVT, Int,
4308                         DAG.getConstant(~IntVT.getIntegerVTSignBit(), IntVT));
4309       AddToWorkList(Int.getNode());
4310       return DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Int);
4311     }
4312   }
4313
4314   return SDValue();
4315 }
4316
4317 SDValue DAGCombiner::visitBRCOND(SDNode *N) {
4318   SDValue Chain = N->getOperand(0);
4319   SDValue N1 = N->getOperand(1);
4320   SDValue N2 = N->getOperand(2);
4321   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
4322
4323   // never taken branch, fold to chain
4324   if (N1C && N1C->isNullValue())
4325     return Chain;
4326   // unconditional branch
4327   if (N1C && N1C->getAPIntValue() == 1)
4328     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
4329   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
4330   // on the target.
4331   if (N1.getOpcode() == ISD::SETCC &&
4332       TLI.isOperationLegalOrCustom(ISD::BR_CC, MVT::Other)) {
4333     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
4334                        N1.getOperand(0), N1.getOperand(1), N2);
4335   }
4336   return SDValue();
4337 }
4338
4339 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
4340 //
4341 SDValue DAGCombiner::visitBR_CC(SDNode *N) {
4342   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
4343   SDValue CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
4344
4345   // Use SimplifySetCC to simplify SETCC's.
4346   SDValue Simp = SimplifySetCC(TLI.getSetCCResultType(CondLHS.getValueType()),
4347                                CondLHS, CondRHS, CC->get(), false);
4348   if (Simp.getNode()) AddToWorkList(Simp.getNode());
4349
4350   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.getNode());
4351
4352   // fold br_cc true, dest -> br dest (unconditional branch)
4353   if (SCCC && !SCCC->isNullValue())
4354     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
4355                        N->getOperand(4));
4356   // fold br_cc false, dest -> unconditional fall through
4357   if (SCCC && SCCC->isNullValue())
4358     return N->getOperand(0);
4359
4360   // fold to a simpler setcc
4361   if (Simp.getNode() && Simp.getOpcode() == ISD::SETCC)
4362     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
4363                        Simp.getOperand(2), Simp.getOperand(0),
4364                        Simp.getOperand(1), N->getOperand(4));
4365   return SDValue();
4366 }
4367
4368
4369 /// CombineToPreIndexedLoadStore - Try turning a load / store into a
4370 /// pre-indexed load / store when the base pointer is an add or subtract
4371 /// and it has other uses besides the load / store. After the
4372 /// transformation, the new indexed load / store has effectively folded
4373 /// the add / subtract in and all of its other uses are redirected to the
4374 /// new load / store.
4375 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
4376   if (!LegalOperations)
4377     return false;
4378
4379   bool isLoad = true;
4380   SDValue Ptr;
4381   MVT VT;
4382   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4383     if (LD->isIndexed())
4384       return false;
4385     VT = LD->getMemoryVT();
4386     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
4387         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
4388       return false;
4389     Ptr = LD->getBasePtr();
4390   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4391     if (ST->isIndexed())
4392       return false;
4393     VT = ST->getMemoryVT();
4394     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
4395         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
4396       return false;
4397     Ptr = ST->getBasePtr();
4398     isLoad = false;
4399   } else
4400     return false;
4401
4402   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
4403   // out.  There is no reason to make this a preinc/predec.
4404   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
4405       Ptr.getNode()->hasOneUse())
4406     return false;
4407
4408   // Ask the target to do addressing mode selection.
4409   SDValue BasePtr;
4410   SDValue Offset;
4411   ISD::MemIndexedMode AM = ISD::UNINDEXED;
4412   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
4413     return false;
4414   // Don't create a indexed load / store with zero offset.
4415   if (isa<ConstantSDNode>(Offset) &&
4416       cast<ConstantSDNode>(Offset)->isNullValue())
4417     return false;
4418
4419   // Try turning it into a pre-indexed load / store except when:
4420   // 1) The new base ptr is a frame index.
4421   // 2) If N is a store and the new base ptr is either the same as or is a
4422   //    predecessor of the value being stored.
4423   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
4424   //    that would create a cycle.
4425   // 4) All uses are load / store ops that use it as old base ptr.
4426
4427   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
4428   // (plus the implicit offset) to a register to preinc anyway.
4429   if (isa<FrameIndexSDNode>(BasePtr))
4430     return false;
4431
4432   // Check #2.
4433   if (!isLoad) {
4434     SDValue Val = cast<StoreSDNode>(N)->getValue();
4435     if (Val == BasePtr || BasePtr.getNode()->isPredecessorOf(Val.getNode()))
4436       return false;
4437   }
4438
4439   // Now check for #3 and #4.
4440   bool RealUse = false;
4441   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
4442          E = Ptr.getNode()->use_end(); I != E; ++I) {
4443     SDNode *Use = *I;
4444     if (Use == N)
4445       continue;
4446     if (Use->isPredecessorOf(N))
4447       return false;
4448
4449     if (!((Use->getOpcode() == ISD::LOAD &&
4450            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
4451           (Use->getOpcode() == ISD::STORE &&
4452            cast<StoreSDNode>(Use)->getBasePtr() == Ptr)))
4453       RealUse = true;
4454   }
4455   if (!RealUse)
4456     return false;
4457
4458   SDValue Result;
4459   if (isLoad)
4460     Result = DAG.getIndexedLoad(SDValue(N,0), BasePtr, Offset, AM);
4461   else
4462     Result = DAG.getIndexedStore(SDValue(N,0), BasePtr, Offset, AM);
4463   ++PreIndexedNodes;
4464   ++NodesCombined;
4465   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
4466   DOUT << "\nWith: "; DEBUG(Result.getNode()->dump(&DAG));
4467   DOUT << '\n';
4468   WorkListRemover DeadNodes(*this);
4469   if (isLoad) {
4470     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
4471                                   &DeadNodes);
4472     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
4473                                   &DeadNodes);
4474   } else {
4475     DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
4476                                   &DeadNodes);
4477   }
4478
4479   // Finally, since the node is now dead, remove it from the graph.
4480   DAG.DeleteNode(N);
4481
4482   // Replace the uses of Ptr with uses of the updated base value.
4483   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
4484                                 &DeadNodes);
4485   removeFromWorkList(Ptr.getNode());
4486   DAG.DeleteNode(Ptr.getNode());
4487
4488   return true;
4489 }
4490
4491 /// CombineToPostIndexedLoadStore - Try to combine a load / store with a
4492 /// add / sub of the base pointer node into a post-indexed load / store.
4493 /// The transformation folded the add / subtract into the new indexed
4494 /// load / store effectively and all of its uses are redirected to the
4495 /// new load / store.
4496 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
4497   if (!LegalOperations)
4498     return false;
4499
4500   bool isLoad = true;
4501   SDValue Ptr;
4502   MVT VT;
4503   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
4504     if (LD->isIndexed())
4505       return false;
4506     VT = LD->getMemoryVT();
4507     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
4508         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
4509       return false;
4510     Ptr = LD->getBasePtr();
4511   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
4512     if (ST->isIndexed())
4513       return false;
4514     VT = ST->getMemoryVT();
4515     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
4516         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
4517       return false;
4518     Ptr = ST->getBasePtr();
4519     isLoad = false;
4520   } else
4521     return false;
4522
4523   if (Ptr.getNode()->hasOneUse())
4524     return false;
4525
4526   for (SDNode::use_iterator I = Ptr.getNode()->use_begin(),
4527          E = Ptr.getNode()->use_end(); I != E; ++I) {
4528     SDNode *Op = *I;
4529     if (Op == N ||
4530         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
4531       continue;
4532
4533     SDValue BasePtr;
4534     SDValue Offset;
4535     ISD::MemIndexedMode AM = ISD::UNINDEXED;
4536     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
4537       if (Ptr == Offset)
4538         std::swap(BasePtr, Offset);
4539       if (Ptr != BasePtr)
4540         continue;
4541       // Don't create a indexed load / store with zero offset.
4542       if (isa<ConstantSDNode>(Offset) &&
4543           cast<ConstantSDNode>(Offset)->isNullValue())
4544         continue;
4545
4546       // Try turning it into a post-indexed load / store except when
4547       // 1) All uses are load / store ops that use it as base ptr.
4548       // 2) Op must be independent of N, i.e. Op is neither a predecessor
4549       //    nor a successor of N. Otherwise, if Op is folded that would
4550       //    create a cycle.
4551
4552       // Check for #1.
4553       bool TryNext = false;
4554       for (SDNode::use_iterator II = BasePtr.getNode()->use_begin(),
4555              EE = BasePtr.getNode()->use_end(); II != EE; ++II) {
4556         SDNode *Use = *II;
4557         if (Use == Ptr.getNode())
4558           continue;
4559
4560         // If all the uses are load / store addresses, then don't do the
4561         // transformation.
4562         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
4563           bool RealUse = false;
4564           for (SDNode::use_iterator III = Use->use_begin(),
4565                  EEE = Use->use_end(); III != EEE; ++III) {
4566             SDNode *UseUse = *III;
4567             if (!((UseUse->getOpcode() == ISD::LOAD &&
4568                    cast<LoadSDNode>(UseUse)->getBasePtr().getNode() == Use) ||
4569                   (UseUse->getOpcode() == ISD::STORE &&
4570                    cast<StoreSDNode>(UseUse)->getBasePtr().getNode() == Use)))
4571               RealUse = true;
4572           }
4573
4574           if (!RealUse) {
4575             TryNext = true;
4576             break;
4577           }
4578         }
4579       }
4580       if (TryNext)
4581         continue;
4582
4583       // Check for #2
4584       if (!Op->isPredecessorOf(N) && !N->isPredecessorOf(Op)) {
4585         SDValue Result = isLoad
4586           ? DAG.getIndexedLoad(SDValue(N,0), BasePtr, Offset, AM)
4587           : DAG.getIndexedStore(SDValue(N,0), BasePtr, Offset, AM);
4588         ++PostIndexedNodes;
4589         ++NodesCombined;
4590         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
4591         DOUT << "\nWith: "; DEBUG(Result.getNode()->dump(&DAG));
4592         DOUT << '\n';
4593         WorkListRemover DeadNodes(*this);
4594         if (isLoad) {
4595           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(0),
4596                                         &DeadNodes);
4597           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Result.getValue(2),
4598                                         &DeadNodes);
4599         } else {
4600           DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Result.getValue(1),
4601                                         &DeadNodes);
4602         }
4603
4604         // Finally, since the node is now dead, remove it from the graph.
4605         DAG.DeleteNode(N);
4606
4607         // Replace the uses of Use with uses of the updated base value.
4608         DAG.ReplaceAllUsesOfValueWith(SDValue(Op, 0),
4609                                       Result.getValue(isLoad ? 1 : 0),
4610                                       &DeadNodes);
4611         removeFromWorkList(Op);
4612         DAG.DeleteNode(Op);
4613         return true;
4614       }
4615     }
4616   }
4617   return false;
4618 }
4619
4620 /// InferAlignment - If we can infer some alignment information from this
4621 /// pointer, return it.
4622 static unsigned InferAlignment(SDValue Ptr, SelectionDAG &DAG) {
4623   // If this is a direct reference to a stack slot, use information about the
4624   // stack slot's alignment.
4625   int FrameIdx = 1 << 31;
4626   int64_t FrameOffset = 0;
4627   if (FrameIndexSDNode *FI = dyn_cast<FrameIndexSDNode>(Ptr)) {
4628     FrameIdx = FI->getIndex();
4629   } else if (Ptr.getOpcode() == ISD::ADD &&
4630              isa<ConstantSDNode>(Ptr.getOperand(1)) &&
4631              isa<FrameIndexSDNode>(Ptr.getOperand(0))) {
4632     FrameIdx = cast<FrameIndexSDNode>(Ptr.getOperand(0))->getIndex();
4633     FrameOffset = Ptr.getConstantOperandVal(1);
4634   }
4635
4636   if (FrameIdx != (1 << 31)) {
4637     // FIXME: Handle FI+CST.
4638     const MachineFrameInfo &MFI = *DAG.getMachineFunction().getFrameInfo();
4639     if (MFI.isFixedObjectIndex(FrameIdx)) {
4640       int64_t ObjectOffset = MFI.getObjectOffset(FrameIdx) + FrameOffset;
4641
4642       // The alignment of the frame index can be determined from its offset from
4643       // the incoming frame position.  If the frame object is at offset 32 and
4644       // the stack is guaranteed to be 16-byte aligned, then we know that the
4645       // object is 16-byte aligned.
4646       unsigned StackAlign = DAG.getTarget().getFrameInfo()->getStackAlignment();
4647       unsigned Align = MinAlign(ObjectOffset, StackAlign);
4648
4649       // Finally, the frame object itself may have a known alignment.  Factor
4650       // the alignment + offset into a new alignment.  For example, if we know
4651       // the  FI is 8 byte aligned, but the pointer is 4 off, we really have a
4652       // 4-byte alignment of the resultant pointer.  Likewise align 4 + 4-byte
4653       // offset = 4-byte alignment, align 4 + 1-byte offset = align 1, etc.
4654       unsigned FIInfoAlign = MinAlign(MFI.getObjectAlignment(FrameIdx),
4655                                       FrameOffset);
4656       return std::max(Align, FIInfoAlign);
4657     }
4658   }
4659
4660   return 0;
4661 }
4662
4663 SDValue DAGCombiner::visitLOAD(SDNode *N) {
4664   LoadSDNode *LD  = cast<LoadSDNode>(N);
4665   SDValue Chain = LD->getChain();
4666   SDValue Ptr   = LD->getBasePtr();
4667
4668   // Try to infer better alignment information than the load already has.
4669   if (!Fast && LD->isUnindexed()) {
4670     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4671       if (Align > LD->getAlignment())
4672         return DAG.getExtLoad(LD->getExtensionType(), LD->getValueType(0),
4673                               Chain, Ptr, LD->getSrcValue(),
4674                               LD->getSrcValueOffset(), LD->getMemoryVT(),
4675                               LD->isVolatile(), Align);
4676     }
4677   }
4678
4679
4680   // If load is not volatile and there are no uses of the loaded value (and
4681   // the updated indexed value in case of indexed loads), change uses of the
4682   // chain value into uses of the chain input (i.e. delete the dead load).
4683   if (!LD->isVolatile()) {
4684     if (N->getValueType(1) == MVT::Other) {
4685       // Unindexed loads.
4686       if (N->hasNUsesOfValue(0, 0)) {
4687         // It's not safe to use the two value CombineTo variant here. e.g.
4688         // v1, chain2 = load chain1, loc
4689         // v2, chain3 = load chain2, loc
4690         // v3         = add v2, c
4691         // Now we replace use of chain2 with chain1.  This makes the second load
4692         // isomorphic to the one we are deleting, and thus makes this load live.
4693         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4694         DOUT << "\nWith chain: "; DEBUG(Chain.getNode()->dump(&DAG));
4695         DOUT << "\n";
4696         WorkListRemover DeadNodes(*this);
4697         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), Chain, &DeadNodes);
4698         if (N->use_empty()) {
4699           removeFromWorkList(N);
4700           DAG.DeleteNode(N);
4701         }
4702         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4703       }
4704     } else {
4705       // Indexed loads.
4706       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
4707       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
4708         SDValue Undef = DAG.getNode(ISD::UNDEF, N->getValueType(0));
4709         DOUT << "\nReplacing.6 "; DEBUG(N->dump(&DAG));
4710         DOUT << "\nWith: "; DEBUG(Undef.getNode()->dump(&DAG));
4711         DOUT << " and 2 other values\n";
4712         WorkListRemover DeadNodes(*this);
4713         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 0), Undef, &DeadNodes);
4714         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1),
4715                                     DAG.getNode(ISD::UNDEF, N->getValueType(1)),
4716                                       &DeadNodes);
4717         DAG.ReplaceAllUsesOfValueWith(SDValue(N, 2), Chain, &DeadNodes);
4718         removeFromWorkList(N);
4719         DAG.DeleteNode(N);
4720         return SDValue(N, 0);   // Return N so it doesn't get rechecked!
4721       }
4722     }
4723   }
4724
4725   // If this load is directly stored, replace the load value with the stored
4726   // value.
4727   // TODO: Handle store large -> read small portion.
4728   // TODO: Handle TRUNCSTORE/LOADEXT
4729   if (LD->getExtensionType() == ISD::NON_EXTLOAD &&
4730       !LD->isVolatile()) {
4731     if (ISD::isNON_TRUNCStore(Chain.getNode())) {
4732       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4733       if (PrevST->getBasePtr() == Ptr &&
4734           PrevST->getValue().getValueType() == N->getValueType(0))
4735       return CombineTo(N, Chain.getOperand(1), Chain);
4736     }
4737   }
4738
4739   if (CombinerAA) {
4740     // Walk up chain skipping non-aliasing memory nodes.
4741     SDValue BetterChain = FindBetterChain(N, Chain);
4742
4743     // If there is a better chain.
4744     if (Chain != BetterChain) {
4745       SDValue ReplLoad;
4746
4747       // Replace the chain to void dependency.
4748       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4749         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
4750                                LD->getSrcValue(), LD->getSrcValueOffset(),
4751                                LD->isVolatile(), LD->getAlignment());
4752       } else {
4753         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
4754                                   LD->getValueType(0),
4755                                   BetterChain, Ptr, LD->getSrcValue(),
4756                                   LD->getSrcValueOffset(),
4757                                   LD->getMemoryVT(),
4758                                   LD->isVolatile(),
4759                                   LD->getAlignment());
4760       }
4761
4762       // Create token factor to keep old chain connected.
4763       SDValue Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
4764                                     Chain, ReplLoad.getValue(1));
4765
4766       // Replace uses with load result and token factor. Don't add users
4767       // to work list.
4768       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4769     }
4770   }
4771
4772   // Try transforming N to an indexed load.
4773   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4774     return SDValue(N, 0);
4775
4776   return SDValue();
4777 }
4778
4779
4780 SDValue DAGCombiner::visitSTORE(SDNode *N) {
4781   StoreSDNode *ST  = cast<StoreSDNode>(N);
4782   SDValue Chain = ST->getChain();
4783   SDValue Value = ST->getValue();
4784   SDValue Ptr   = ST->getBasePtr();
4785
4786   // Try to infer better alignment information than the store already has.
4787   if (!Fast && ST->isUnindexed()) {
4788     if (unsigned Align = InferAlignment(Ptr, DAG)) {
4789       if (Align > ST->getAlignment())
4790         return DAG.getTruncStore(Chain, Value, Ptr, ST->getSrcValue(),
4791                                  ST->getSrcValueOffset(), ST->getMemoryVT(),
4792                                  ST->isVolatile(), Align);
4793     }
4794   }
4795
4796   // If this is a store of a bit convert, store the input value if the
4797   // resultant store does not need a higher alignment than the original.
4798   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4799       ST->isUnindexed()) {
4800     unsigned Align = ST->getAlignment();
4801     MVT SVT = Value.getOperand(0).getValueType();
4802     unsigned OrigAlign = TLI.getTargetData()->
4803       getABITypeAlignment(SVT.getTypeForMVT());
4804     if (Align <= OrigAlign &&
4805         ((!LegalOperations && !ST->isVolatile()) ||
4806          TLI.isOperationLegalOrCustom(ISD::STORE, SVT)))
4807       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4808                           ST->getSrcValueOffset(), ST->isVolatile(), OrigAlign);
4809   }
4810
4811   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4812   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4813     // NOTE: If the original store is volatile, this transform must not increase
4814     // the number of stores.  For example, on x86-32 an f64 can be stored in one
4815     // processor operation but an i64 (which is not legal) requires two.  So the
4816     // transform should not be done in this case.
4817     if (Value.getOpcode() != ISD::TargetConstantFP) {
4818       SDValue Tmp;
4819       switch (CFP->getValueType(0).getSimpleVT()) {
4820       default: assert(0 && "Unknown FP type");
4821       case MVT::f80:    // We don't do this for these yet.
4822       case MVT::f128:
4823       case MVT::ppcf128:
4824         break;
4825       case MVT::f32:
4826         if (((TLI.isTypeLegal(MVT::i32) || !LegalTypes) && !LegalOperations &&
4827              !ST->isVolatile()) ||
4828             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
4829           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4830                               bitcastToAPInt().getZExtValue(), MVT::i32);
4831           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4832                               ST->getSrcValueOffset(), ST->isVolatile(),
4833                               ST->getAlignment());
4834         }
4835         break;
4836       case MVT::f64:
4837         if (((TLI.isTypeLegal(MVT::i64) || !LegalTypes) && !LegalOperations &&
4838              !ST->isVolatile()) ||
4839             TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i64)) {
4840           Tmp = DAG.getConstant(CFP->getValueAPF().bitcastToAPInt().
4841                                   getZExtValue(), MVT::i64);
4842           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4843                               ST->getSrcValueOffset(), ST->isVolatile(),
4844                               ST->getAlignment());
4845         } else if (!ST->isVolatile() &&
4846                    TLI.isOperationLegalOrCustom(ISD::STORE, MVT::i32)) {
4847           // Many FP stores are not made apparent until after legalize, e.g. for
4848           // argument passing.  Since this is so common, custom legalize the
4849           // 64-bit integer store into two 32-bit stores.
4850           uint64_t Val = CFP->getValueAPF().bitcastToAPInt().getZExtValue();
4851           SDValue Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4852           SDValue Hi = DAG.getConstant(Val >> 32, MVT::i32);
4853           if (TLI.isBigEndian()) std::swap(Lo, Hi);
4854
4855           int SVOffset = ST->getSrcValueOffset();
4856           unsigned Alignment = ST->getAlignment();
4857           bool isVolatile = ST->isVolatile();
4858
4859           SDValue St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
4860                                        ST->getSrcValueOffset(),
4861                                        isVolatile, ST->getAlignment());
4862           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4863                             DAG.getConstant(4, Ptr.getValueType()));
4864           SVOffset += 4;
4865           Alignment = MinAlign(Alignment, 4U);
4866           SDValue St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4867                                        SVOffset, isVolatile, Alignment);
4868           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4869         }
4870         break;
4871       }
4872     }
4873   }
4874
4875   if (CombinerAA) {
4876     // Walk up chain skipping non-aliasing memory nodes.
4877     SDValue BetterChain = FindBetterChain(N, Chain);
4878
4879     // If there is a better chain.
4880     if (Chain != BetterChain) {
4881       // Replace the chain to avoid dependency.
4882       SDValue ReplStore;
4883       if (ST->isTruncatingStore()) {
4884         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4885                                       ST->getSrcValue(),ST->getSrcValueOffset(),
4886                                       ST->getMemoryVT(),
4887                                       ST->isVolatile(), ST->getAlignment());
4888       } else {
4889         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4890                                  ST->getSrcValue(), ST->getSrcValueOffset(),
4891                                  ST->isVolatile(), ST->getAlignment());
4892       }
4893
4894       // Create token to keep both nodes around.
4895       SDValue Token =
4896         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4897
4898       // Don't add users to work list.
4899       return CombineTo(N, Token, false);
4900     }
4901   }
4902
4903   // Try transforming N to an indexed store.
4904   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4905     return SDValue(N, 0);
4906
4907   // FIXME: is there such a thing as a truncating indexed store?
4908   if (ST->isTruncatingStore() && ST->isUnindexed() &&
4909       Value.getValueType().isInteger()) {
4910     // See if we can simplify the input to this truncstore with knowledge that
4911     // only the low bits are being used.  For example:
4912     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4913     SDValue Shorter =
4914       GetDemandedBits(Value,
4915                  APInt::getLowBitsSet(Value.getValueSizeInBits(),
4916                                       ST->getMemoryVT().getSizeInBits()));
4917     AddToWorkList(Value.getNode());
4918     if (Shorter.getNode())
4919       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4920                                ST->getSrcValueOffset(), ST->getMemoryVT(),
4921                                ST->isVolatile(), ST->getAlignment());
4922
4923     // Otherwise, see if we can simplify the operation with
4924     // SimplifyDemandedBits, which only works if the value has a single use.
4925     if (SimplifyDemandedBits(Value,
4926                              APInt::getLowBitsSet(
4927                                Value.getValueSizeInBits(),
4928                                ST->getMemoryVT().getSizeInBits())))
4929       return SDValue(N, 0);
4930   }
4931
4932   // If this is a load followed by a store to the same location, then the store
4933   // is dead/noop.
4934   if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Value)) {
4935     if (Ld->getBasePtr() == Ptr && ST->getMemoryVT() == Ld->getMemoryVT() &&
4936         ST->isUnindexed() && !ST->isVolatile() &&
4937         // There can't be any side effects between the load and store, such as
4938         // a call or store.
4939         Chain.reachesChainWithoutSideEffects(SDValue(Ld, 1))) {
4940       // The store is dead, remove it.
4941       return Chain;
4942     }
4943   }
4944
4945   // If this is an FP_ROUND or TRUNC followed by a store, fold this into a
4946   // truncating store.  We can do this even if this is already a truncstore.
4947   if ((Value.getOpcode() == ISD::FP_ROUND || Value.getOpcode() == ISD::TRUNCATE)
4948       && Value.getNode()->hasOneUse() && ST->isUnindexed() &&
4949       TLI.isTruncStoreLegal(Value.getOperand(0).getValueType(),
4950                             ST->getMemoryVT())) {
4951     return DAG.getTruncStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4952                              ST->getSrcValueOffset(), ST->getMemoryVT(),
4953                              ST->isVolatile(), ST->getAlignment());
4954   }
4955
4956   return SDValue();
4957 }
4958
4959 SDValue DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4960   SDValue InVec = N->getOperand(0);
4961   SDValue InVal = N->getOperand(1);
4962   SDValue EltNo = N->getOperand(2);
4963
4964   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4965   // vector with the inserted element.
4966   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4967     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
4968     SmallVector<SDValue, 8> Ops(InVec.getNode()->op_begin(),
4969                                 InVec.getNode()->op_end());
4970     if (Elt < Ops.size())
4971       Ops[Elt] = InVal;
4972     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4973                        &Ops[0], Ops.size());
4974   }
4975
4976   return SDValue();
4977 }
4978
4979 SDValue DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4980   // (vextract (scalar_to_vector val, 0) -> val
4981   SDValue InVec = N->getOperand(0);
4982
4983  if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR)
4984    return InVec.getOperand(0);
4985
4986   // Perform only after legalization to ensure build_vector / vector_shuffle
4987   // optimizations have already been done.
4988   if (!LegalOperations) return SDValue();
4989
4990   // (vextract (v4f32 load $addr), c) -> (f32 load $addr+c*size)
4991   // (vextract (v4f32 s2v (f32 load $addr)), c) -> (f32 load $addr+c*size)
4992   // (vextract (v4f32 shuffle (load $addr), <1,u,u,u>), 0) -> (f32 load $addr)
4993   SDValue EltNo = N->getOperand(1);
4994
4995   if (isa<ConstantSDNode>(EltNo)) {
4996     unsigned Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
4997     bool NewLoad = false;
4998     bool BCNumEltsChanged = false;
4999     MVT VT = InVec.getValueType();
5000     MVT EVT = VT.getVectorElementType();
5001     MVT LVT = EVT;
5002     if (InVec.getOpcode() == ISD::BIT_CONVERT) {
5003       MVT BCVT = InVec.getOperand(0).getValueType();
5004       if (!BCVT.isVector() || EVT.bitsGT(BCVT.getVectorElementType()))
5005         return SDValue();
5006       if (VT.getVectorNumElements() != BCVT.getVectorNumElements())
5007         BCNumEltsChanged = true;
5008       InVec = InVec.getOperand(0);
5009       EVT = BCVT.getVectorElementType();
5010       NewLoad = true;
5011     }
5012
5013     LoadSDNode *LN0 = NULL;
5014     if (ISD::isNormalLoad(InVec.getNode()))
5015       LN0 = cast<LoadSDNode>(InVec);
5016     else if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
5017              InVec.getOperand(0).getValueType() == EVT &&
5018              ISD::isNormalLoad(InVec.getOperand(0).getNode())) {
5019       LN0 = cast<LoadSDNode>(InVec.getOperand(0));
5020     } else if (InVec.getOpcode() == ISD::VECTOR_SHUFFLE) {
5021       // (vextract (vector_shuffle (load $addr), v2, <1, u, u, u>), 1)
5022       // =>
5023       // (load $addr+1*size)
5024
5025       // If the bit convert changed the number of elements, it is unsafe
5026       // to examine the mask.
5027       if (BCNumEltsChanged)
5028         return SDValue();
5029       unsigned Idx = cast<ConstantSDNode>(InVec.getOperand(2).
5030                                           getOperand(Elt))->getZExtValue();
5031       unsigned NumElems = InVec.getOperand(2).getNumOperands();
5032       InVec = (Idx < NumElems) ? InVec.getOperand(0) : InVec.getOperand(1);
5033       if (InVec.getOpcode() == ISD::BIT_CONVERT)
5034         InVec = InVec.getOperand(0);
5035       if (ISD::isNormalLoad(InVec.getNode())) {
5036         LN0 = cast<LoadSDNode>(InVec);
5037         Elt = (Idx < NumElems) ? Idx : Idx - NumElems;
5038       }
5039     }
5040     if (!LN0 || !LN0->hasOneUse() || LN0->isVolatile())
5041       return SDValue();
5042
5043     unsigned Align = LN0->getAlignment();
5044     if (NewLoad) {
5045       // Check the resultant load doesn't need a higher alignment than the
5046       // original load.
5047       unsigned NewAlign = TLI.getTargetData()->
5048         getABITypeAlignment(LVT.getTypeForMVT());
5049       if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, LVT))
5050         return SDValue();
5051       Align = NewAlign;
5052     }
5053
5054     SDValue NewPtr = LN0->getBasePtr();
5055     if (Elt) {
5056       unsigned PtrOff = LVT.getSizeInBits() * Elt / 8;
5057       MVT PtrType = NewPtr.getValueType();
5058       if (TLI.isBigEndian())
5059         PtrOff = VT.getSizeInBits() / 8 - PtrOff;
5060       NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
5061                            DAG.getConstant(PtrOff, PtrType));
5062     }
5063     return DAG.getLoad(LVT, LN0->getChain(), NewPtr,
5064                        LN0->getSrcValue(), LN0->getSrcValueOffset(),
5065                        LN0->isVolatile(), Align);
5066   }
5067   return SDValue();
5068 }
5069
5070
5071 SDValue DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
5072   unsigned NumInScalars = N->getNumOperands();
5073   MVT VT = N->getValueType(0);
5074   unsigned NumElts = VT.getVectorNumElements();
5075   MVT EltType = VT.getVectorElementType();
5076
5077   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
5078   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
5079   // at most two distinct vectors, turn this into a shuffle node.
5080   SDValue VecIn1, VecIn2;
5081   for (unsigned i = 0; i != NumInScalars; ++i) {
5082     // Ignore undef inputs.
5083     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
5084
5085     // If this input is something other than a EXTRACT_VECTOR_ELT with a
5086     // constant index, bail out.
5087     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
5088         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
5089       VecIn1 = VecIn2 = SDValue(0, 0);
5090       break;
5091     }
5092
5093     // If the input vector type disagrees with the result of the build_vector,
5094     // we can't make a shuffle.
5095     SDValue ExtractedFromVec = N->getOperand(i).getOperand(0);
5096     if (ExtractedFromVec.getValueType() != VT) {
5097       VecIn1 = VecIn2 = SDValue(0, 0);
5098       break;
5099     }
5100
5101     // Otherwise, remember this.  We allow up to two distinct input vectors.
5102     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
5103       continue;
5104
5105     if (VecIn1.getNode() == 0) {
5106       VecIn1 = ExtractedFromVec;
5107     } else if (VecIn2.getNode() == 0) {
5108       VecIn2 = ExtractedFromVec;
5109     } else {
5110       // Too many inputs.
5111       VecIn1 = VecIn2 = SDValue(0, 0);
5112       break;
5113     }
5114   }
5115
5116   // If everything is good, we can make a shuffle operation.
5117   if (VecIn1.getNode()) {
5118     SmallVector<SDValue, 8> BuildVecIndices;
5119     for (unsigned i = 0; i != NumInScalars; ++i) {
5120       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
5121         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
5122         continue;
5123       }
5124
5125       SDValue Extract = N->getOperand(i);
5126
5127       // If extracting from the first vector, just use the index directly.
5128       if (Extract.getOperand(0) == VecIn1) {
5129         BuildVecIndices.push_back(Extract.getOperand(1));
5130         continue;
5131       }
5132
5133       // Otherwise, use InIdx + VecSize
5134       unsigned Idx =
5135         cast<ConstantSDNode>(Extract.getOperand(1))->getZExtValue();
5136       BuildVecIndices.push_back(DAG.getIntPtrConstant(Idx+NumInScalars));
5137     }
5138
5139     // Add count and size info.
5140     MVT BuildVecVT = MVT::getVectorVT(TLI.getPointerTy(), NumElts);
5141     if (!TLI.isTypeLegal(BuildVecVT) && LegalTypes)
5142       return SDValue();
5143
5144     // Return the new VECTOR_SHUFFLE node.
5145     SDValue Ops[5];
5146     Ops[0] = VecIn1;
5147     if (VecIn2.getNode()) {
5148       Ops[1] = VecIn2;
5149     } else {
5150       // Use an undef build_vector as input for the second operand.
5151       std::vector<SDValue> UnOps(NumInScalars,
5152                                    DAG.getNode(ISD::UNDEF,
5153                                                EltType));
5154       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
5155                            &UnOps[0], UnOps.size());
5156       AddToWorkList(Ops[1].getNode());
5157     }
5158     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
5159                          &BuildVecIndices[0], BuildVecIndices.size());
5160     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
5161   }
5162
5163   return SDValue();
5164 }
5165
5166 SDValue DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
5167   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
5168   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
5169   // inputs come from at most two distinct vectors, turn this into a shuffle
5170   // node.
5171
5172   // If we only have one input vector, we don't need to do any concatenation.
5173   if (N->getNumOperands() == 1) {
5174     return N->getOperand(0);
5175   }
5176
5177   return SDValue();
5178 }
5179
5180 SDValue DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
5181   SDValue ShufMask = N->getOperand(2);
5182   unsigned NumElts = ShufMask.getNumOperands();
5183
5184   SDValue N0 = N->getOperand(0);
5185   SDValue N1 = N->getOperand(1);
5186
5187   assert(N0.getValueType().getVectorNumElements() == NumElts &&
5188         "Vector shuffle must be normalized in DAG");
5189
5190   // If the shuffle mask is an identity operation on the LHS, return the LHS.
5191   bool isIdentity = true;
5192   for (unsigned i = 0; i != NumElts; ++i) {
5193     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
5194         cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() != i) {
5195       isIdentity = false;
5196       break;
5197     }
5198   }
5199   if (isIdentity) return N->getOperand(0);
5200
5201   // If the shuffle mask is an identity operation on the RHS, return the RHS.
5202   isIdentity = true;
5203   for (unsigned i = 0; i != NumElts; ++i) {
5204     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
5205         cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() !=
5206           i+NumElts) {
5207       isIdentity = false;
5208       break;
5209     }
5210   }
5211   if (isIdentity) return N->getOperand(1);
5212
5213   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
5214   // needed at all.
5215   bool isUnary = true;
5216   bool isSplat = true;
5217   int VecNum = -1;
5218   unsigned BaseIdx = 0;
5219   for (unsigned i = 0; i != NumElts; ++i)
5220     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
5221       unsigned Idx=cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue();
5222       int V = (Idx < NumElts) ? 0 : 1;
5223       if (VecNum == -1) {
5224         VecNum = V;
5225         BaseIdx = Idx;
5226       } else {
5227         if (BaseIdx != Idx)
5228           isSplat = false;
5229         if (VecNum != V) {
5230           isUnary = false;
5231           break;
5232         }
5233       }
5234     }
5235
5236   // Normalize unary shuffle so the RHS is undef.
5237   if (isUnary && VecNum == 1)
5238     std::swap(N0, N1);
5239
5240   // If it is a splat, check if the argument vector is a build_vector with
5241   // all scalar elements the same.
5242   if (isSplat) {
5243     SDNode *V = N0.getNode();
5244
5245     // If this is a bit convert that changes the element type of the vector but
5246     // not the number of vector elements, look through it.  Be careful not to
5247     // look though conversions that change things like v4f32 to v2f64.
5248     if (V->getOpcode() == ISD::BIT_CONVERT) {
5249       SDValue ConvInput = V->getOperand(0);
5250       if (ConvInput.getValueType().isVector() &&
5251           ConvInput.getValueType().getVectorNumElements() == NumElts)
5252         V = ConvInput.getNode();
5253     }
5254
5255     if (V->getOpcode() == ISD::BUILD_VECTOR) {
5256       unsigned NumElems = V->getNumOperands();
5257       if (NumElems > BaseIdx) {
5258         SDValue Base;
5259         bool AllSame = true;
5260         for (unsigned i = 0; i != NumElems; ++i) {
5261           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
5262             Base = V->getOperand(i);
5263             break;
5264           }
5265         }
5266         // Splat of <u, u, u, u>, return <u, u, u, u>
5267         if (!Base.getNode())
5268           return N0;
5269         for (unsigned i = 0; i != NumElems; ++i) {
5270           if (V->getOperand(i) != Base) {
5271             AllSame = false;
5272             break;
5273           }
5274         }
5275         // Splat of <x, x, x, x>, return <x, x, x, x>
5276         if (AllSame)
5277           return N0;
5278       }
5279     }
5280   }
5281
5282   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
5283   // into an undef.
5284   if (isUnary || N0 == N1) {
5285     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
5286     // first operand.
5287     SmallVector<SDValue, 8> MappedOps;
5288     for (unsigned i = 0; i != NumElts; ++i) {
5289       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
5290           cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() <
5291             NumElts) {
5292         MappedOps.push_back(ShufMask.getOperand(i));
5293       } else {
5294         unsigned NewIdx =
5295           cast<ConstantSDNode>(ShufMask.getOperand(i))->getZExtValue() -
5296           NumElts;
5297         MappedOps.push_back(DAG.getConstant(NewIdx,
5298                                         ShufMask.getOperand(i).getValueType()));
5299       }
5300     }
5301     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
5302                            &MappedOps[0], MappedOps.size());
5303     AddToWorkList(ShufMask.getNode());
5304     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
5305                        N0,
5306                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
5307                        ShufMask);
5308   }
5309
5310   return SDValue();
5311 }
5312
5313 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
5314 /// an AND to a vector_shuffle with the destination vector and a zero vector.
5315 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
5316 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
5317 SDValue DAGCombiner::XformToShuffleWithZero(SDNode *N) {
5318   SDValue LHS = N->getOperand(0);
5319   SDValue RHS = N->getOperand(1);
5320   if (N->getOpcode() == ISD::AND) {
5321     if (RHS.getOpcode() == ISD::BIT_CONVERT)
5322       RHS = RHS.getOperand(0);
5323     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
5324       std::vector<SDValue> IdxOps;
5325       unsigned NumOps = RHS.getNumOperands();
5326       unsigned NumElts = NumOps;
5327       for (unsigned i = 0; i != NumElts; ++i) {
5328         SDValue Elt = RHS.getOperand(i);
5329         if (!isa<ConstantSDNode>(Elt))
5330           return SDValue();
5331         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
5332           IdxOps.push_back(DAG.getIntPtrConstant(i));
5333         else if (cast<ConstantSDNode>(Elt)->isNullValue())
5334           IdxOps.push_back(DAG.getIntPtrConstant(NumElts));
5335         else
5336           return SDValue();
5337       }
5338
5339       // Let's see if the target supports this vector_shuffle.
5340       if (!TLI.isVectorClearMaskLegal(IdxOps, TLI.getPointerTy(), DAG))
5341         return SDValue();
5342
5343       // Return the new VECTOR_SHUFFLE node.
5344       MVT EVT = RHS.getValueType().getVectorElementType();
5345       MVT VT = MVT::getVectorVT(EVT, NumElts);
5346       MVT MaskVT = MVT::getVectorVT(TLI.getPointerTy(), NumElts);
5347       std::vector<SDValue> Ops;
5348       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
5349       Ops.push_back(LHS);
5350       AddToWorkList(LHS.getNode());
5351       std::vector<SDValue> ZeroOps(NumElts, DAG.getConstant(0, EVT));
5352       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
5353                                 &ZeroOps[0], ZeroOps.size()));
5354       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, MaskVT,
5355                                 &IdxOps[0], IdxOps.size()));
5356       SDValue Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
5357                                      &Ops[0], Ops.size());
5358       if (VT != N->getValueType(0))
5359         Result = DAG.getNode(ISD::BIT_CONVERT, N->getValueType(0), Result);
5360       return Result;
5361     }
5362   }
5363   return SDValue();
5364 }
5365
5366 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
5367 SDValue DAGCombiner::SimplifyVBinOp(SDNode *N) {
5368   // After legalize, the target may be depending on adds and other
5369   // binary ops to provide legal ways to construct constants or other
5370   // things. Simplifying them may result in a loss of legality.
5371   if (LegalOperations) return SDValue();
5372
5373   MVT VT = N->getValueType(0);
5374   assert(VT.isVector() && "SimplifyVBinOp only works on vectors!");
5375
5376   MVT EltType = VT.getVectorElementType();
5377   SDValue LHS = N->getOperand(0);
5378   SDValue RHS = N->getOperand(1);
5379   SDValue Shuffle = XformToShuffleWithZero(N);
5380   if (Shuffle.getNode()) return Shuffle;
5381
5382   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
5383   // this operation.
5384   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
5385       RHS.getOpcode() == ISD::BUILD_VECTOR) {
5386     SmallVector<SDValue, 8> Ops;
5387     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
5388       SDValue LHSOp = LHS.getOperand(i);
5389       SDValue RHSOp = RHS.getOperand(i);
5390       // If these two elements can't be folded, bail out.
5391       if ((LHSOp.getOpcode() != ISD::UNDEF &&
5392            LHSOp.getOpcode() != ISD::Constant &&
5393            LHSOp.getOpcode() != ISD::ConstantFP) ||
5394           (RHSOp.getOpcode() != ISD::UNDEF &&
5395            RHSOp.getOpcode() != ISD::Constant &&
5396            RHSOp.getOpcode() != ISD::ConstantFP))
5397         break;
5398       // Can't fold divide by zero.
5399       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
5400           N->getOpcode() == ISD::FDIV) {
5401         if ((RHSOp.getOpcode() == ISD::Constant &&
5402              cast<ConstantSDNode>(RHSOp.getNode())->isNullValue()) ||
5403             (RHSOp.getOpcode() == ISD::ConstantFP &&
5404              cast<ConstantFPSDNode>(RHSOp.getNode())->getValueAPF().isZero()))
5405           break;
5406       }
5407       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
5408       AddToWorkList(Ops.back().getNode());
5409       assert((Ops.back().getOpcode() == ISD::UNDEF ||
5410               Ops.back().getOpcode() == ISD::Constant ||
5411               Ops.back().getOpcode() == ISD::ConstantFP) &&
5412              "Scalar binop didn't fold!");
5413     }
5414
5415     if (Ops.size() == LHS.getNumOperands()) {
5416       MVT VT = LHS.getValueType();
5417       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
5418     }
5419   }
5420
5421   return SDValue();
5422 }
5423
5424 SDValue DAGCombiner::SimplifySelect(SDValue N0, SDValue N1, SDValue N2){
5425   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
5426
5427   SDValue SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
5428                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
5429   // If we got a simplified select_cc node back from SimplifySelectCC, then
5430   // break it down into a new SETCC node, and a new SELECT node, and then return
5431   // the SELECT node, since we were called with a SELECT node.
5432   if (SCC.getNode()) {
5433     // Check to see if we got a select_cc back (to turn into setcc/select).
5434     // Otherwise, just return whatever node we got back, like fabs.
5435     if (SCC.getOpcode() == ISD::SELECT_CC) {
5436       SDValue SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
5437                                     SCC.getOperand(0), SCC.getOperand(1),
5438                                     SCC.getOperand(4));
5439       AddToWorkList(SETCC.getNode());
5440       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
5441                          SCC.getOperand(3), SETCC);
5442     }
5443     return SCC;
5444   }
5445   return SDValue();
5446 }
5447
5448 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
5449 /// are the two values being selected between, see if we can simplify the
5450 /// select.  Callers of this should assume that TheSelect is deleted if this
5451 /// returns true.  As such, they should return the appropriate thing (e.g. the
5452 /// node) back to the top-level of the DAG combiner loop to avoid it being
5453 /// looked at.
5454 ///
5455 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDValue LHS,
5456                                     SDValue RHS) {
5457
5458   // If this is a select from two identical things, try to pull the operation
5459   // through the select.
5460   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
5461     // If this is a load and the token chain is identical, replace the select
5462     // of two loads with a load through a select of the address to load from.
5463     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
5464     // constants have been dropped into the constant pool.
5465     if (LHS.getOpcode() == ISD::LOAD &&
5466         // Do not let this transformation reduce the number of volatile loads.
5467         !cast<LoadSDNode>(LHS)->isVolatile() &&
5468         !cast<LoadSDNode>(RHS)->isVolatile() &&
5469         // Token chains must be identical.
5470         LHS.getOperand(0) == RHS.getOperand(0)) {
5471       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
5472       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
5473
5474       // If this is an EXTLOAD, the VT's must match.
5475       if (LLD->getMemoryVT() == RLD->getMemoryVT()) {
5476         // FIXME: this conflates two src values, discarding one.  This is not
5477         // the right thing to do, but nothing uses srcvalues now.  When they do,
5478         // turn SrcValue into a list of locations.
5479         SDValue Addr;
5480         if (TheSelect->getOpcode() == ISD::SELECT) {
5481           // Check that the condition doesn't reach either load.  If so, folding
5482           // this will induce a cycle into the DAG.
5483           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5484               !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode())) {
5485             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
5486                                TheSelect->getOperand(0), LLD->getBasePtr(),
5487                                RLD->getBasePtr());
5488           }
5489         } else {
5490           // Check that the condition doesn't reach either load.  If so, folding
5491           // this will induce a cycle into the DAG.
5492           if (!LLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5493               !RLD->isPredecessorOf(TheSelect->getOperand(0).getNode()) &&
5494               !LLD->isPredecessorOf(TheSelect->getOperand(1).getNode()) &&
5495               !RLD->isPredecessorOf(TheSelect->getOperand(1).getNode())) {
5496             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
5497                              TheSelect->getOperand(0),
5498                              TheSelect->getOperand(1),
5499                              LLD->getBasePtr(), RLD->getBasePtr(),
5500                              TheSelect->getOperand(4));
5501           }
5502         }
5503
5504         if (Addr.getNode()) {
5505           SDValue Load;
5506           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
5507             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
5508                                Addr,LLD->getSrcValue(),
5509                                LLD->getSrcValueOffset(),
5510                                LLD->isVolatile(),
5511                                LLD->getAlignment());
5512           else {
5513             Load = DAG.getExtLoad(LLD->getExtensionType(),
5514                                   TheSelect->getValueType(0),
5515                                   LLD->getChain(), Addr, LLD->getSrcValue(),
5516                                   LLD->getSrcValueOffset(),
5517                                   LLD->getMemoryVT(),
5518                                   LLD->isVolatile(),
5519                                   LLD->getAlignment());
5520           }
5521           // Users of the select now use the result of the load.
5522           CombineTo(TheSelect, Load);
5523
5524           // Users of the old loads now use the new load's chain.  We know the
5525           // old-load value is dead now.
5526           CombineTo(LHS.getNode(), Load.getValue(0), Load.getValue(1));
5527           CombineTo(RHS.getNode(), Load.getValue(0), Load.getValue(1));
5528           return true;
5529         }
5530       }
5531     }
5532   }
5533
5534   return false;
5535 }
5536
5537 SDValue DAGCombiner::SimplifySelectCC(SDValue N0, SDValue N1,
5538                                       SDValue N2, SDValue N3,
5539                                       ISD::CondCode CC, bool NotExtCompare) {
5540
5541   MVT VT = N2.getValueType();
5542   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.getNode());
5543   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.getNode());
5544   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.getNode());
5545
5546   // Determine if the condition we're dealing with is constant
5547   SDValue SCC = SimplifySetCC(TLI.getSetCCResultType(N0.getValueType()),
5548                               N0, N1, CC, false);
5549   if (SCC.getNode()) AddToWorkList(SCC.getNode());
5550   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.getNode());
5551
5552   // fold select_cc true, x, y -> x
5553   if (SCCC && !SCCC->isNullValue())
5554     return N2;
5555   // fold select_cc false, x, y -> y
5556   if (SCCC && SCCC->isNullValue())
5557     return N3;
5558
5559   // Check to see if we can simplify the select into an fabs node
5560   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
5561     // Allow either -0.0 or 0.0
5562     if (CFP->getValueAPF().isZero()) {
5563       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
5564       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
5565           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
5566           N2 == N3.getOperand(0))
5567         return DAG.getNode(ISD::FABS, VT, N0);
5568
5569       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
5570       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
5571           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
5572           N2.getOperand(0) == N3)
5573         return DAG.getNode(ISD::FABS, VT, N3);
5574     }
5575   }
5576
5577   // Check to see if we can perform the "gzip trick", transforming
5578   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
5579   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
5580       N0.getValueType().isInteger() &&
5581       N2.getValueType().isInteger() &&
5582       (N1C->isNullValue() ||                         // (a < 0) ? b : 0
5583        (N1C->getAPIntValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
5584     MVT XType = N0.getValueType();
5585     MVT AType = N2.getValueType();
5586     if (XType.bitsGE(AType)) {
5587       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
5588       // single-bit constant.
5589       if (N2C && ((N2C->getAPIntValue() & (N2C->getAPIntValue()-1)) == 0)) {
5590         unsigned ShCtV = N2C->getAPIntValue().logBase2();
5591         ShCtV = XType.getSizeInBits()-ShCtV-1;
5592         SDValue ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
5593         SDValue Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
5594         AddToWorkList(Shift.getNode());
5595         if (XType.bitsGT(AType)) {
5596           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
5597           AddToWorkList(Shift.getNode());
5598         }
5599         return DAG.getNode(ISD::AND, AType, Shift, N2);
5600       }
5601       SDValue Shift = DAG.getNode(ISD::SRA, XType, N0,
5602                                     DAG.getConstant(XType.getSizeInBits()-1,
5603                                                     TLI.getShiftAmountTy()));
5604       AddToWorkList(Shift.getNode());
5605       if (XType.bitsGT(AType)) {
5606         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
5607         AddToWorkList(Shift.getNode());
5608       }
5609       return DAG.getNode(ISD::AND, AType, Shift, N2);
5610     }
5611   }
5612
5613   // fold select C, 16, 0 -> shl C, 4
5614   if (N2C && N3C && N3C->isNullValue() && N2C->getAPIntValue().isPowerOf2() &&
5615       TLI.getBooleanContents() == TargetLowering::ZeroOrOneBooleanContent) {
5616
5617     // If the caller doesn't want us to simplify this into a zext of a compare,
5618     // don't do it.
5619     if (NotExtCompare && N2C->getAPIntValue() == 1)
5620       return SDValue();
5621
5622     // Get a SetCC of the condition
5623     // FIXME: Should probably make sure that setcc is legal if we ever have a
5624     // target where it isn't.
5625     SDValue Temp, SCC;
5626     // cast from setcc result type to select result type
5627     if (LegalTypes) {
5628       SCC  = DAG.getSetCC(TLI.getSetCCResultType(N0.getValueType()),
5629                           N0, N1, CC);
5630       if (N2.getValueType().bitsLT(SCC.getValueType()))
5631         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
5632       else
5633         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
5634     } else {
5635       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
5636       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
5637     }
5638     AddToWorkList(SCC.getNode());
5639     AddToWorkList(Temp.getNode());
5640
5641     if (N2C->getAPIntValue() == 1)
5642       return Temp;
5643     // shl setcc result by log2 n2c
5644     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
5645                        DAG.getConstant(N2C->getAPIntValue().logBase2(),
5646                                        TLI.getShiftAmountTy()));
5647   }
5648
5649   // Check to see if this is the equivalent of setcc
5650   // FIXME: Turn all of these into setcc if setcc if setcc is legal
5651   // otherwise, go ahead with the folds.
5652   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getAPIntValue() == 1ULL)) {
5653     MVT XType = N0.getValueType();
5654     if (!LegalOperations ||
5655         TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultType(XType))) {
5656       SDValue Res = DAG.getSetCC(TLI.getSetCCResultType(XType), N0, N1, CC);
5657       if (Res.getValueType() != VT)
5658         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
5659       return Res;
5660     }
5661
5662     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
5663     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
5664         (!LegalOperations ||
5665          TLI.isOperationLegal(ISD::CTLZ, XType))) {
5666       SDValue Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
5667       return DAG.getNode(ISD::SRL, XType, Ctlz,
5668                          DAG.getConstant(Log2_32(XType.getSizeInBits()),
5669                                          TLI.getShiftAmountTy()));
5670     }
5671     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
5672     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
5673       SDValue NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
5674                                     N0);
5675       SDValue NotN0 = DAG.getNOT(N0, XType);
5676       return DAG.getNode(ISD::SRL, XType,
5677                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
5678                          DAG.getConstant(XType.getSizeInBits()-1,
5679                                          TLI.getShiftAmountTy()));
5680     }
5681     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
5682     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
5683       SDValue Sign = DAG.getNode(ISD::SRL, XType, N0,
5684                                    DAG.getConstant(XType.getSizeInBits()-1,
5685                                                    TLI.getShiftAmountTy()));
5686       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
5687     }
5688   }
5689
5690   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
5691   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5692   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
5693       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
5694       N2.getOperand(0) == N1 && N0.getValueType().isInteger()) {
5695     MVT XType = N0.getValueType();
5696     SDValue Shift = DAG.getNode(ISD::SRA, XType, N0,
5697                                   DAG.getConstant(XType.getSizeInBits()-1,
5698                                                   TLI.getShiftAmountTy()));
5699     SDValue Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
5700     AddToWorkList(Shift.getNode());
5701     AddToWorkList(Add.getNode());
5702     return DAG.getNode(ISD::XOR, XType, Add, Shift);
5703   }
5704   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
5705   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
5706   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
5707       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
5708     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
5709       MVT XType = N0.getValueType();
5710       if (SubC->isNullValue() && XType.isInteger()) {
5711         SDValue Shift = DAG.getNode(ISD::SRA, XType, N0,
5712                                       DAG.getConstant(XType.getSizeInBits()-1,
5713                                                       TLI.getShiftAmountTy()));
5714         SDValue Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
5715         AddToWorkList(Shift.getNode());
5716         AddToWorkList(Add.getNode());
5717         return DAG.getNode(ISD::XOR, XType, Add, Shift);
5718       }
5719     }
5720   }
5721
5722   return SDValue();
5723 }
5724
5725 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
5726 SDValue DAGCombiner::SimplifySetCC(MVT VT, SDValue N0,
5727                                    SDValue N1, ISD::CondCode Cond,
5728                                    bool foldBooleans) {
5729   TargetLowering::DAGCombinerInfo
5730     DagCombineInfo(DAG, Level == Unrestricted, false, this);
5731   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
5732 }
5733
5734 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
5735 /// return a DAG expression to select that will generate the same value by
5736 /// multiplying by a magic number.  See:
5737 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5738 SDValue DAGCombiner::BuildSDIV(SDNode *N) {
5739   std::vector<SDNode*> Built;
5740   SDValue S = TLI.BuildSDIV(N, DAG, &Built);
5741
5742   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5743        ii != ee; ++ii)
5744     AddToWorkList(*ii);
5745   return S;
5746 }
5747
5748 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
5749 /// return a DAG expression to select that will generate the same value by
5750 /// multiplying by a magic number.  See:
5751 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
5752 SDValue DAGCombiner::BuildUDIV(SDNode *N) {
5753   std::vector<SDNode*> Built;
5754   SDValue S = TLI.BuildUDIV(N, DAG, &Built);
5755
5756   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
5757        ii != ee; ++ii)
5758     AddToWorkList(*ii);
5759   return S;
5760 }
5761
5762 /// FindBaseOffset - Return true if base is known not to alias with anything
5763 /// but itself.  Provides base object and offset as results.
5764 static bool FindBaseOffset(SDValue Ptr, SDValue &Base, int64_t &Offset) {
5765   // Assume it is a primitive operation.
5766   Base = Ptr; Offset = 0;
5767
5768   // If it's an adding a simple constant then integrate the offset.
5769   if (Base.getOpcode() == ISD::ADD) {
5770     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
5771       Base = Base.getOperand(0);
5772       Offset += C->getZExtValue();
5773     }
5774   }
5775
5776   // If it's any of the following then it can't alias with anything but itself.
5777   return isa<FrameIndexSDNode>(Base) ||
5778          isa<ConstantPoolSDNode>(Base) ||
5779          isa<GlobalAddressSDNode>(Base);
5780 }
5781
5782 /// isAlias - Return true if there is any possibility that the two addresses
5783 /// overlap.
5784 bool DAGCombiner::isAlias(SDValue Ptr1, int64_t Size1,
5785                           const Value *SrcValue1, int SrcValueOffset1,
5786                           SDValue Ptr2, int64_t Size2,
5787                           const Value *SrcValue2, int SrcValueOffset2)
5788 {
5789   // If they are the same then they must be aliases.
5790   if (Ptr1 == Ptr2) return true;
5791
5792   // Gather base node and offset information.
5793   SDValue Base1, Base2;
5794   int64_t Offset1, Offset2;
5795   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
5796   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
5797
5798   // If they have a same base address then...
5799   if (Base1 == Base2) {
5800     // Check to see if the addresses overlap.
5801     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
5802   }
5803
5804   // If we know both bases then they can't alias.
5805   if (KnownBase1 && KnownBase2) return false;
5806
5807   if (CombinerGlobalAA) {
5808     // Use alias analysis information.
5809     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
5810     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
5811     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
5812     AliasAnalysis::AliasResult AAResult =
5813                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
5814     if (AAResult == AliasAnalysis::NoAlias)
5815       return false;
5816   }
5817
5818   // Otherwise we have to assume they alias.
5819   return true;
5820 }
5821
5822 /// FindAliasInfo - Extracts the relevant alias information from the memory
5823 /// node.  Returns true if the operand was a load.
5824 bool DAGCombiner::FindAliasInfo(SDNode *N,
5825                         SDValue &Ptr, int64_t &Size,
5826                         const Value *&SrcValue, int &SrcValueOffset) {
5827   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
5828     Ptr = LD->getBasePtr();
5829     Size = LD->getMemoryVT().getSizeInBits() >> 3;
5830     SrcValue = LD->getSrcValue();
5831     SrcValueOffset = LD->getSrcValueOffset();
5832     return true;
5833   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5834     Ptr = ST->getBasePtr();
5835     Size = ST->getMemoryVT().getSizeInBits() >> 3;
5836     SrcValue = ST->getSrcValue();
5837     SrcValueOffset = ST->getSrcValueOffset();
5838   } else {
5839     assert(0 && "FindAliasInfo expected a memory operand");
5840   }
5841
5842   return false;
5843 }
5844
5845 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5846 /// looking for aliasing nodes and adding them to the Aliases vector.
5847 void DAGCombiner::GatherAllAliases(SDNode *N, SDValue OriginalChain,
5848                                    SmallVector<SDValue, 8> &Aliases) {
5849   SmallVector<SDValue, 8> Chains;     // List of chains to visit.
5850   std::set<SDNode *> Visited;           // Visited node set.
5851
5852   // Get alias information for node.
5853   SDValue Ptr;
5854   int64_t Size;
5855   const Value *SrcValue;
5856   int SrcValueOffset;
5857   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
5858
5859   // Starting off.
5860   Chains.push_back(OriginalChain);
5861
5862   // Look at each chain and determine if it is an alias.  If so, add it to the
5863   // aliases list.  If not, then continue up the chain looking for the next
5864   // candidate.
5865   while (!Chains.empty()) {
5866     SDValue Chain = Chains.back();
5867     Chains.pop_back();
5868
5869      // Don't bother if we've been before.
5870     if (Visited.find(Chain.getNode()) != Visited.end()) continue;
5871     Visited.insert(Chain.getNode());
5872
5873     switch (Chain.getOpcode()) {
5874     case ISD::EntryToken:
5875       // Entry token is ideal chain operand, but handled in FindBetterChain.
5876       break;
5877
5878     case ISD::LOAD:
5879     case ISD::STORE: {
5880       // Get alias information for Chain.
5881       SDValue OpPtr;
5882       int64_t OpSize;
5883       const Value *OpSrcValue;
5884       int OpSrcValueOffset;
5885       bool IsOpLoad = FindAliasInfo(Chain.getNode(), OpPtr, OpSize,
5886                                     OpSrcValue, OpSrcValueOffset);
5887
5888       // If chain is alias then stop here.
5889       if (!(IsLoad && IsOpLoad) &&
5890           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
5891                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
5892         Aliases.push_back(Chain);
5893       } else {
5894         // Look further up the chain.
5895         Chains.push_back(Chain.getOperand(0));
5896         // Clean up old chain.
5897         AddToWorkList(Chain.getNode());
5898       }
5899       break;
5900     }
5901
5902     case ISD::TokenFactor:
5903       // We have to check each of the operands of the token factor, so we queue
5904       // then up.  Adding the  operands to the queue (stack) in reverse order
5905       // maintains the original order and increases the likelihood that getNode
5906       // will find a matching token factor (CSE.)
5907       for (unsigned n = Chain.getNumOperands(); n;)
5908         Chains.push_back(Chain.getOperand(--n));
5909       // Eliminate the token factor if we can.
5910       AddToWorkList(Chain.getNode());
5911       break;
5912
5913     default:
5914       // For all other instructions we will just have to take what we can get.
5915       Aliases.push_back(Chain);
5916       break;
5917     }
5918   }
5919 }
5920
5921 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
5922 /// for a better chain (aliasing node.)
5923 SDValue DAGCombiner::FindBetterChain(SDNode *N, SDValue OldChain) {
5924   SmallVector<SDValue, 8> Aliases;  // Ops for replacing token factor.
5925
5926   // Accumulate all the aliases to this node.
5927   GatherAllAliases(N, OldChain, Aliases);
5928
5929   if (Aliases.size() == 0) {
5930     // If no operands then chain to entry token.
5931     return DAG.getEntryNode();
5932   } else if (Aliases.size() == 1) {
5933     // If a single operand then chain to it.  We don't need to revisit it.
5934     return Aliases[0];
5935   }
5936
5937   // Construct a custom tailored token factor.
5938   SDValue NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
5939                                    &Aliases[0], Aliases.size());
5940
5941   // Make sure the old chain gets cleaned up.
5942   if (NewChain != OldChain) AddToWorkList(OldChain.getNode());
5943
5944   return NewChain;
5945 }
5946
5947 // SelectionDAG::Combine - This is the entry point for the file.
5948 //
5949 void SelectionDAG::Combine(CombineLevel Level, AliasAnalysis &AA, bool Fast) {
5950   /// run - This is the main entry point to this class.
5951   ///
5952   DAGCombiner(*this, AA, Fast).Run(Level);
5953 }