lib/CodeGen/SelectionDAG/FastISel.cpp

   1 //===-- FastISel.cpp - Implementation of the FastISel class ---------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the implementation of the FastISel class.
  11 //
  12 // "Fast" instruction selection is designed to emit very poor code quickly.
  13 // Also, it is not designed to be able to do much lowering, so most illegal
  14 // types (e.g. i64 on 32-bit targets) and operations are not supported.  It is
  15 // also not intended to be able to do much optimization, except in a few cases
  16 // where doing optimizations reduces overall compile time.  For example, folding
  17 // constants into immediate fields is often done, because it's cheap and it
  18 // reduces the number of instructions later phases have to examine.
  19 //
  20 // "Fast" instruction selection is able to fail gracefully and transfer
  21 // control to the SelectionDAG selector for operations that it doesn't
  22 // support.  In many cases, this allows us to avoid duplicating a lot of
  23 // the complicated lowering logic that SelectionDAG currently has.
  24 //
  25 // The intended use for "fast" instruction selection is "-O0" mode
  26 // compilation, where the quality of the generated code is irrelevant when
  27 // weighed against the speed at which the code can be generated.  Also,
  28 // at -O0, the LLVM optimizers are not running, and this makes the
  29 // compile time of codegen a much higher portion of the overall compile
  30 // time.  Despite its limitations, "fast" instruction selection is able to
  31 // handle enough code on its own to provide noticeable overall speedups
  32 // in -O0 compiles.
  33 //
  34 // Basic operations are supported in a target-independent way, by reading
  35 // the same instruction descriptions that the SelectionDAG selector reads,
  36 // and identifying simple arithmetic operations that can be directly selected
  37 // from simple operators.  More complicated operations currently require
  38 // target-specific code.
  39 //
  40 //===----------------------------------------------------------------------===//
  41
  42 #include "llvm/CodeGen/Analysis.h"
  43 #include "llvm/CodeGen/FastISel.h"
  44 #include "llvm/ADT/Optional.h"
  45 #include "llvm/ADT/Statistic.h"
  46 #include "llvm/Analysis/BranchProbabilityInfo.h"
  47 #include "llvm/Analysis/Loads.h"
  48 #include "llvm/CodeGen/Analysis.h"
  49 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  50 #include "llvm/CodeGen/MachineFrameInfo.h"
  51 #include "llvm/CodeGen/MachineInstrBuilder.h"
  52 #include "llvm/CodeGen/MachineModuleInfo.h"
  53 #include "llvm/CodeGen/MachineRegisterInfo.h"
  54 #include "llvm/CodeGen/StackMaps.h"
  55 #include "llvm/IR/DataLayout.h"
  56 #include "llvm/IR/DebugInfo.h"
  57 #include "llvm/IR/Function.h"
  58 #include "llvm/IR/GlobalVariable.h"
  59 #include "llvm/IR/Instructions.h"
  60 #include "llvm/IR/IntrinsicInst.h"
  61 #include "llvm/IR/Operator.h"
  62 #include "llvm/Support/Debug.h"
  63 #include "llvm/Support/ErrorHandling.h"
  64 #include "llvm/Target/TargetInstrInfo.h"
  65 #include "llvm/Target/TargetLibraryInfo.h"
  66 #include "llvm/Target/TargetLowering.h"
  67 #include "llvm/Target/TargetMachine.h"
  68 #include "llvm/Target/TargetSubtargetInfo.h"
  69 using namespace llvm;
  70
  71 #define DEBUG_TYPE "isel"
  72
  73 STATISTIC(NumFastIselSuccessIndependent, "Number of insts selected by "
  74                                          "target-independent selector");
  75 STATISTIC(NumFastIselSuccessTarget, "Number of insts selected by "
  76                                     "target-specific selector");
  77 STATISTIC(NumFastIselDead, "Number of dead insts removed on failure");
  78
  79 void FastISel::ArgListEntry::setAttributes(ImmutableCallSite *CS,
  80                                            unsigned AttrIdx) {
  81   IsSExt = CS->paramHasAttr(AttrIdx, Attribute::SExt);
  82   IsZExt = CS->paramHasAttr(AttrIdx, Attribute::ZExt);
  83   IsInReg = CS->paramHasAttr(AttrIdx, Attribute::InReg);
  84   IsSRet = CS->paramHasAttr(AttrIdx, Attribute::StructRet);
  85   IsNest = CS->paramHasAttr(AttrIdx, Attribute::Nest);
  86   IsByVal = CS->paramHasAttr(AttrIdx, Attribute::ByVal);
  87   IsInAlloca = CS->paramHasAttr(AttrIdx, Attribute::InAlloca);
  88   IsReturned = CS->paramHasAttr(AttrIdx, Attribute::Returned);
  89   Alignment = CS->getParamAlignment(AttrIdx);
  90 }
  91
  92 /// Set the current block to which generated machine instructions will be
  93 /// appended, and clear the local CSE map.
  94 void FastISel::startNewBlock() {
  95   LocalValueMap.clear();
  96
  97   // Instructions are appended to FuncInfo.MBB. If the basic block already
  98   // contains labels or copies, use the last instruction as the last local
  99   // value.
 100   EmitStartPt = nullptr;
 101   if (!FuncInfo.MBB->empty())
 102     EmitStartPt = &FuncInfo.MBB->back();
 103   LastLocalValue = EmitStartPt;
 104 }
 105
 106 bool FastISel::lowerArguments() {
 107   if (!FuncInfo.CanLowerReturn)
 108     // Fallback to SDISel argument lowering code to deal with sret pointer
 109     // parameter.
 110     return false;
 111
 112   if (!fastLowerArguments())
 113     return false;
 114
 115   // Enter arguments into ValueMap for uses in non-entry BBs.
 116   for (Function::const_arg_iterator I = FuncInfo.Fn->arg_begin(),
 117                                     E = FuncInfo.Fn->arg_end();
 118        I != E; ++I) {
 119     DenseMap<const Value *, unsigned>::iterator VI = LocalValueMap.find(I);
 120     assert(VI != LocalValueMap.end() && "Missed an argument?");
 121     FuncInfo.ValueMap[I] = VI->second;
 122   }
 123   return true;
 124 }
 125
 126 void FastISel::flushLocalValueMap() {
 127   LocalValueMap.clear();
 128   LastLocalValue = EmitStartPt;
 129   recomputeInsertPt();
 130   SavedInsertPt = FuncInfo.InsertPt;
 131 }
 132
 133 bool FastISel::hasTrivialKill(const Value *V) {
 134   // Don't consider constants or arguments to have trivial kills.
 135   const Instruction *I = dyn_cast<Instruction>(V);
 136   if (!I)
 137     return false;
 138
 139   // No-op casts are trivially coalesced by fast-isel.
 140   if (const auto *Cast = dyn_cast<CastInst>(I))
 141     if (Cast->isNoopCast(DL.getIntPtrType(Cast->getContext())) &&
 142         !hasTrivialKill(Cast->getOperand(0)))
 143       return false;
 144
 145   // Even the value might have only one use in the LLVM IR, it is possible that
 146   // FastISel might fold the use into another instruction and now there is more
 147   // than one use at the Machine Instruction level.
 148   unsigned Reg = lookUpRegForValue(V);
 149   if (Reg && !MRI.use_empty(Reg))
 150     return false;
 151
 152   // GEPs with all zero indices are trivially coalesced by fast-isel.
 153   if (const auto *GEP = dyn_cast<GetElementPtrInst>(I))
 154     if (GEP->hasAllZeroIndices() && !hasTrivialKill(GEP->getOperand(0)))
 155       return false;
 156
 157   // Only instructions with a single use in the same basic block are considered
 158   // to have trivial kills.
 159   return I->hasOneUse() &&
 160          !(I->getOpcode() == Instruction::BitCast ||
 161            I->getOpcode() == Instruction::PtrToInt ||
 162            I->getOpcode() == Instruction::IntToPtr) &&
 163          cast<Instruction>(*I->user_begin())->getParent() == I->getParent();
 164 }
 165
 166 unsigned FastISel::getRegForValue(const Value *V) {
 167   EVT RealVT = TLI.getValueType(V->getType(), /*AllowUnknown=*/true);
 168   // Don't handle non-simple values in FastISel.
 169   if (!RealVT.isSimple())
 170     return 0;
 171
 172   // Ignore illegal types. We must do this before looking up the value
 173   // in ValueMap because Arguments are given virtual registers regardless
 174   // of whether FastISel can handle them.
 175   MVT VT = RealVT.getSimpleVT();
 176   if (!TLI.isTypeLegal(VT)) {
 177     // Handle integer promotions, though, because they're common and easy.
 178     if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
 179       VT = TLI.getTypeToTransformTo(V->getContext(), VT).getSimpleVT();
 180     else
 181       return 0;
 182   }
 183
 184   // Look up the value to see if we already have a register for it.
 185   unsigned Reg = lookUpRegForValue(V);
 186   if (Reg)
 187     return Reg;
 188
 189   // In bottom-up mode, just create the virtual register which will be used
 190   // to hold the value. It will be materialized later.
 191   if (isa<Instruction>(V) &&
 192       (!isa<AllocaInst>(V) ||
 193        !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(V))))
 194     return FuncInfo.InitializeRegForValue(V);
 195
 196   SavePoint SaveInsertPt = enterLocalValueArea();
 197
 198   // Materialize the value in a register. Emit any instructions in the
 199   // local value area.
 200   Reg = materializeRegForValue(V, VT);
 201
 202   leaveLocalValueArea(SaveInsertPt);
 203
 204   return Reg;
 205 }
 206
 207 unsigned FastISel::materializeConstant(const Value *V, MVT VT) {
 208   unsigned Reg = 0;
 209   if (const auto *CI = dyn_cast<ConstantInt>(V)) {
 210     if (CI->getValue().getActiveBits() <= 64)
 211       Reg = fastEmit_i(VT, VT, ISD::Constant, CI->getZExtValue());
 212   } else if (isa<AllocaInst>(V))
 213     Reg = fastMaterializeAlloca(cast<AllocaInst>(V));
 214   else if (isa<ConstantPointerNull>(V))
 215     // Translate this as an integer zero so that it can be
 216     // local-CSE'd with actual integer zeros.
 217     Reg = getRegForValue(
 218         Constant::getNullValue(DL.getIntPtrType(V->getContext())));
 219   else if (const auto *CF = dyn_cast<ConstantFP>(V)) {
 220     if (CF->isNullValue())
 221       Reg = fastMaterializeFloatZero(CF);
 222     else
 223       // Try to emit the constant directly.
 224       Reg = fastEmit_f(VT, VT, ISD::ConstantFP, CF);
 225
 226     if (!Reg) {
 227       // Try to emit the constant by using an integer constant with a cast.
 228       const APFloat &Flt = CF->getValueAPF();
 229       EVT IntVT = TLI.getPointerTy();
 230
 231       uint64_t x[2];
 232       uint32_t IntBitWidth = IntVT.getSizeInBits();
 233       bool isExact;
 234       (void)Flt.convertToInteger(x, IntBitWidth, /*isSigned=*/true,
 235                                  APFloat::rmTowardZero, &isExact);
 236       if (isExact) {
 237         APInt IntVal(IntBitWidth, x);
 238
 239         unsigned IntegerReg =
 240             getRegForValue(ConstantInt::get(V->getContext(), IntVal));
 241         if (IntegerReg != 0)
 242           Reg = fastEmit_r(IntVT.getSimpleVT(), VT, ISD::SINT_TO_FP, IntegerReg,
 243                            /*Kill=*/false);
 244       }
 245     }
 246   } else if (const auto *Op = dyn_cast<Operator>(V)) {
 247     if (!selectOperator(Op, Op->getOpcode()))
 248       if (!isa<Instruction>(Op) ||
 249           !fastSelectInstruction(cast<Instruction>(Op)))
 250         return 0;
 251     Reg = lookUpRegForValue(Op);
 252   } else if (isa<UndefValue>(V)) {
 253     Reg = createResultReg(TLI.getRegClassFor(VT));
 254     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
 255             TII.get(TargetOpcode::IMPLICIT_DEF), Reg);
 256   }
 257   return Reg;
 258 }
 259
 260 /// Helper for getRegForValue. This function is called when the value isn't
 261 /// already available in a register and must be materialized with new
 262 /// instructions.
 263 unsigned FastISel::materializeRegForValue(const Value *V, MVT VT) {
 264   unsigned Reg = 0;
 265   // Give the target-specific code a try first.
 266   if (isa<Constant>(V))
 267     Reg = fastMaterializeConstant(cast<Constant>(V));
 268
 269   // If target-specific code couldn't or didn't want to handle the value, then
 270   // give target-independent code a try.
 271   if (!Reg)
 272     Reg = materializeConstant(V, VT);
 273
 274   // Don't cache constant materializations in the general ValueMap.
 275   // To do so would require tracking what uses they dominate.
 276   if (Reg) {
 277     LocalValueMap[V] = Reg;
 278     LastLocalValue = MRI.getVRegDef(Reg);
 279   }
 280   return Reg;
 281 }
 282
 283 unsigned FastISel::lookUpRegForValue(const Value *V) {
 284   // Look up the value to see if we already have a register for it. We
 285   // cache values defined by Instructions across blocks, and other values
 286   // only locally. This is because Instructions already have the SSA
 287   // def-dominates-use requirement enforced.
 288   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(V);
 289   if (I != FuncInfo.ValueMap.end())
 290     return I->second;
 291   return LocalValueMap[V];
 292 }
 293
 294 void FastISel::updateValueMap(const Value *I, unsigned Reg, unsigned NumRegs) {
 295   if (!isa<Instruction>(I)) {
 296     LocalValueMap[I] = Reg;
 297     return;
 298   }
 299
 300   unsigned &AssignedReg = FuncInfo.ValueMap[I];
 301   if (AssignedReg == 0)
 302     // Use the new register.
 303     AssignedReg = Reg;
 304   else if (Reg != AssignedReg) {
 305     // Arrange for uses of AssignedReg to be replaced by uses of Reg.
 306     for (unsigned i = 0; i < NumRegs; i++)
 307       FuncInfo.RegFixups[AssignedReg + i] = Reg + i;
 308
 309     AssignedReg = Reg;
 310   }
 311 }
 312
 313 std::pair<unsigned, bool> FastISel::getRegForGEPIndex(const Value *Idx) {
 314   unsigned IdxN = getRegForValue(Idx);
 315   if (IdxN == 0)
 316     // Unhandled operand. Halt "fast" selection and bail.
 317     return std::pair<unsigned, bool>(0, false);
 318
 319   bool IdxNIsKill = hasTrivialKill(Idx);
 320
 321   // If the index is smaller or larger than intptr_t, truncate or extend it.
 322   MVT PtrVT = TLI.getPointerTy();
 323   EVT IdxVT = EVT::getEVT(Idx->getType(), /*HandleUnknown=*/false);
 324   if (IdxVT.bitsLT(PtrVT)) {
 325     IdxN = fastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::SIGN_EXTEND, IdxN,
 326                       IdxNIsKill);
 327     IdxNIsKill = true;
 328   } else if (IdxVT.bitsGT(PtrVT)) {
 329     IdxN =
 330         fastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::TRUNCATE, IdxN, IdxNIsKill);
 331     IdxNIsKill = true;
 332   }
 333   return std::pair<unsigned, bool>(IdxN, IdxNIsKill);
 334 }
 335
 336 void FastISel::recomputeInsertPt() {
 337   if (getLastLocalValue()) {
 338     FuncInfo.InsertPt = getLastLocalValue();
 339     FuncInfo.MBB = FuncInfo.InsertPt->getParent();
 340     ++FuncInfo.InsertPt;
 341   } else
 342     FuncInfo.InsertPt = FuncInfo.MBB->getFirstNonPHI();
 343
 344   // Now skip past any EH_LABELs, which must remain at the beginning.
 345   while (FuncInfo.InsertPt != FuncInfo.MBB->end() &&
 346          FuncInfo.InsertPt->getOpcode() == TargetOpcode::EH_LABEL)
 347     ++FuncInfo.InsertPt;
 348 }
 349
 350 void FastISel::removeDeadCode(MachineBasicBlock::iterator I,
 351                               MachineBasicBlock::iterator E) {
 352   assert(I && E && std::distance(I, E) > 0 && "Invalid iterator!");
 353   while (I != E) {
 354     MachineInstr *Dead = &*I;
 355     ++I;
 356     Dead->eraseFromParent();
 357     ++NumFastIselDead;
 358   }
 359   recomputeInsertPt();
 360 }
 361
 362 FastISel::SavePoint FastISel::enterLocalValueArea() {
 363   MachineBasicBlock::iterator OldInsertPt = FuncInfo.InsertPt;
 364   DebugLoc OldDL = DbgLoc;
 365   recomputeInsertPt();
 366   DbgLoc = DebugLoc();
 367   SavePoint SP = {OldInsertPt, OldDL};
 368   return SP;
 369 }
 370
 371 void FastISel::leaveLocalValueArea(SavePoint OldInsertPt) {
 372   if (FuncInfo.InsertPt != FuncInfo.MBB->begin())
 373     LastLocalValue = std::prev(FuncInfo.InsertPt);
 374
 375   // Restore the previous insert position.
 376   FuncInfo.InsertPt = OldInsertPt.InsertPt;
 377   DbgLoc = OldInsertPt.DL;
 378 }
 379
 380 bool FastISel::selectBinaryOp(const User *I, unsigned ISDOpcode) {
 381   EVT VT = EVT::getEVT(I->getType(), /*HandleUnknown=*/true);
 382   if (VT == MVT::Other || !VT.isSimple())
 383     // Unhandled type. Halt "fast" selection and bail.
 384     return false;
 385
 386   // We only handle legal types. For example, on x86-32 the instruction
 387   // selector contains all of the 64-bit instructions from x86-64,
 388   // under the assumption that i64 won't be used if the target doesn't
 389   // support it.
 390   if (!TLI.isTypeLegal(VT)) {
 391     // MVT::i1 is special. Allow AND, OR, or XOR because they
 392     // don't require additional zeroing, which makes them easy.
 393     if (VT == MVT::i1 && (ISDOpcode == ISD::AND || ISDOpcode == ISD::OR ||
 394                           ISDOpcode == ISD::XOR))
 395       VT = TLI.getTypeToTransformTo(I->getContext(), VT);
 396     else
 397       return false;
 398   }
 399
 400   // Check if the first operand is a constant, and handle it as "ri".  At -O0,
 401   // we don't have anything that canonicalizes operand order.
 402   if (const auto *CI = dyn_cast<ConstantInt>(I->getOperand(0)))
 403     if (isa<Instruction>(I) && cast<Instruction>(I)->isCommutative()) {
 404       unsigned Op1 = getRegForValue(I->getOperand(1));
 405       if (!Op1)
 406         return false;
 407       bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 408
 409       unsigned ResultReg =
 410           fastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op1, Op1IsKill,
 411                        CI->getZExtValue(), VT.getSimpleVT());
 412       if (!ResultReg)
 413         return false;
 414
 415       // We successfully emitted code for the given LLVM Instruction.
 416       updateValueMap(I, ResultReg);
 417       return true;
 418     }
 419
 420   unsigned Op0 = getRegForValue(I->getOperand(0));
 421   if (!Op0) // Unhandled operand. Halt "fast" selection and bail.
 422     return false;
 423   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
 424
 425   // Check if the second operand is a constant and handle it appropriately.
 426   if (const auto *CI = dyn_cast<ConstantInt>(I->getOperand(1))) {
 427     uint64_t Imm = CI->getZExtValue();
 428
 429     // Transform "sdiv exact X, 8" -> "sra X, 3".
 430     if (ISDOpcode == ISD::SDIV && isa<BinaryOperator>(I) &&
 431         cast<BinaryOperator>(I)->isExact() && isPowerOf2_64(Imm)) {
 432       Imm = Log2_64(Imm);
 433       ISDOpcode = ISD::SRA;
 434     }
 435
 436     // Transform "urem x, pow2" -> "and x, pow2-1".
 437     if (ISDOpcode == ISD::UREM && isa<BinaryOperator>(I) &&
 438         isPowerOf2_64(Imm)) {
 439       --Imm;
 440       ISDOpcode = ISD::AND;
 441     }
 442
 443     unsigned ResultReg = fastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op0,
 444                                       Op0IsKill, Imm, VT.getSimpleVT());
 445     if (!ResultReg)
 446       return false;
 447
 448     // We successfully emitted code for the given LLVM Instruction.
 449     updateValueMap(I, ResultReg);
 450     return true;
 451   }
 452
 453   // Check if the second operand is a constant float.
 454   if (const auto *CF = dyn_cast<ConstantFP>(I->getOperand(1))) {
 455     unsigned ResultReg = fastEmit_rf(VT.getSimpleVT(), VT.getSimpleVT(),
 456                                      ISDOpcode, Op0, Op0IsKill, CF);
 457     if (ResultReg) {
 458       // We successfully emitted code for the given LLVM Instruction.
 459       updateValueMap(I, ResultReg);
 460       return true;
 461     }
 462   }
 463
 464   unsigned Op1 = getRegForValue(I->getOperand(1));
 465   if (!Op1) // Unhandled operand. Halt "fast" selection and bail.
 466     return false;
 467   bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 468
 469   // Now we have both operands in registers. Emit the instruction.
 470   unsigned ResultReg = fastEmit_rr(VT.getSimpleVT(), VT.getSimpleVT(),
 471                                    ISDOpcode, Op0, Op0IsKill, Op1, Op1IsKill);
 472   if (!ResultReg)
 473     // Target-specific code wasn't able to find a machine opcode for
 474     // the given ISD opcode and type. Halt "fast" selection and bail.
 475     return false;
 476
 477   // We successfully emitted code for the given LLVM Instruction.
 478   updateValueMap(I, ResultReg);
 479   return true;
 480 }
 481
 482 bool FastISel::selectGetElementPtr(const User *I) {
 483   unsigned N = getRegForValue(I->getOperand(0));
 484   if (!N) // Unhandled operand. Halt "fast" selection and bail.
 485     return false;
 486   bool NIsKill = hasTrivialKill(I->getOperand(0));
 487
 488   // Keep a running tab of the total offset to coalesce multiple N = N + Offset
 489   // into a single N = N + TotalOffset.
 490   uint64_t TotalOffs = 0;
 491   // FIXME: What's a good SWAG number for MaxOffs?
 492   uint64_t MaxOffs = 2048;
 493   Type *Ty = I->getOperand(0)->getType();
 494   MVT VT = TLI.getPointerTy();
 495   for (GetElementPtrInst::const_op_iterator OI = I->op_begin() + 1,
 496                                             E = I->op_end();
 497        OI != E; ++OI) {
 498     const Value *Idx = *OI;
 499     if (auto *StTy = dyn_cast<StructType>(Ty)) {
 500       unsigned Field = cast<ConstantInt>(Idx)->getZExtValue();
 501       if (Field) {
 502         // N = N + Offset
 503         TotalOffs += DL.getStructLayout(StTy)->getElementOffset(Field);
 504         if (TotalOffs >= MaxOffs) {
 505           N = fastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 506           if (!N) // Unhandled operand. Halt "fast" selection and bail.
 507             return false;
 508           NIsKill = true;
 509           TotalOffs = 0;
 510         }
 511       }
 512       Ty = StTy->getElementType(Field);
 513     } else {
 514       Ty = cast<SequentialType>(Ty)->getElementType();
 515
 516       // If this is a constant subscript, handle it quickly.
 517       if (const auto *CI = dyn_cast<ConstantInt>(Idx)) {
 518         if (CI->isZero())
 519           continue;
 520         // N = N + Offset
 521         TotalOffs +=
 522             DL.getTypeAllocSize(Ty) * cast<ConstantInt>(CI)->getSExtValue();
 523         if (TotalOffs >= MaxOffs) {
 524           N = fastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 525           if (!N) // Unhandled operand. Halt "fast" selection and bail.
 526             return false;
 527           NIsKill = true;
 528           TotalOffs = 0;
 529         }
 530         continue;
 531       }
 532       if (TotalOffs) {
 533         N = fastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 534         if (!N) // Unhandled operand. Halt "fast" selection and bail.
 535           return false;
 536         NIsKill = true;
 537         TotalOffs = 0;
 538       }
 539
 540       // N = N + Idx * ElementSize;
 541       uint64_t ElementSize = DL.getTypeAllocSize(Ty);
 542       std::pair<unsigned, bool> Pair = getRegForGEPIndex(Idx);
 543       unsigned IdxN = Pair.first;
 544       bool IdxNIsKill = Pair.second;
 545       if (!IdxN) // Unhandled operand. Halt "fast" selection and bail.
 546         return false;
 547
 548       if (ElementSize != 1) {
 549         IdxN = fastEmit_ri_(VT, ISD::MUL, IdxN, IdxNIsKill, ElementSize, VT);
 550         if (!IdxN) // Unhandled operand. Halt "fast" selection and bail.
 551           return false;
 552         IdxNIsKill = true;
 553       }
 554       N = fastEmit_rr(VT, VT, ISD::ADD, N, NIsKill, IdxN, IdxNIsKill);
 555       if (!N) // Unhandled operand. Halt "fast" selection and bail.
 556         return false;
 557     }
 558   }
 559   if (TotalOffs) {
 560     N = fastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 561     if (!N) // Unhandled operand. Halt "fast" selection and bail.
 562       return false;
 563   }
 564
 565   // We successfully emitted code for the given LLVM Instruction.
 566   updateValueMap(I, N);
 567   return true;
 568 }
 569
 570 bool FastISel::addStackMapLiveVars(SmallVectorImpl<MachineOperand> &Ops,
 571                                    const CallInst *CI, unsigned StartIdx) {
 572   for (unsigned i = StartIdx, e = CI->getNumArgOperands(); i != e; ++i) {
 573     Value *Val = CI->getArgOperand(i);
 574     // Check for constants and encode them with a StackMaps::ConstantOp prefix.
 575     if (const auto *C = dyn_cast<ConstantInt>(Val)) {
 576       Ops.push_back(MachineOperand::CreateImm(StackMaps::ConstantOp));
 577       Ops.push_back(MachineOperand::CreateImm(C->getSExtValue()));
 578     } else if (isa<ConstantPointerNull>(Val)) {
 579       Ops.push_back(MachineOperand::CreateImm(StackMaps::ConstantOp));
 580       Ops.push_back(MachineOperand::CreateImm(0));
 581     } else if (auto *AI = dyn_cast<AllocaInst>(Val)) {
 582       // Values coming from a stack location also require a sepcial encoding,
 583       // but that is added later on by the target specific frame index
 584       // elimination implementation.
 585       auto SI = FuncInfo.StaticAllocaMap.find(AI);
 586       if (SI != FuncInfo.StaticAllocaMap.end())
 587         Ops.push_back(MachineOperand::CreateFI(SI->second));
 588       else
 589         return false;
 590     } else {
 591       unsigned Reg = getRegForValue(Val);
 592       if (!Reg)
 593         return false;
 594       Ops.push_back(MachineOperand::CreateReg(Reg, /*IsDef=*/false));
 595     }
 596   }
 597   return true;
 598 }
 599
 600 bool FastISel::selectStackmap(const CallInst *I) {
 601   // void @llvm.experimental.stackmap(i64 <id>, i32 <numShadowBytes>,
 602   //                                  [live variables...])
 603   assert(I->getCalledFunction()->getReturnType()->isVoidTy() &&
 604          "Stackmap cannot return a value.");
 605
 606   // The stackmap intrinsic only records the live variables (the arguments
 607   // passed to it) and emits NOPS (if requested). Unlike the patchpoint
 608   // intrinsic, this won't be lowered to a function call. This means we don't
 609   // have to worry about calling conventions and target-specific lowering code.
 610   // Instead we perform the call lowering right here.
 611   //
 612   // CALLSEQ_START(0)
 613   // STACKMAP(id, nbytes, ...)
 614   // CALLSEQ_END(0, 0)
 615   //
 616   SmallVector<MachineOperand, 32> Ops;
 617
 618   // Add the <id> and <numBytes> constants.
 619   assert(isa<ConstantInt>(I->getOperand(PatchPointOpers::IDPos)) &&
 620          "Expected a constant integer.");
 621   const auto *ID = cast<ConstantInt>(I->getOperand(PatchPointOpers::IDPos));
 622   Ops.push_back(MachineOperand::CreateImm(ID->getZExtValue()));
 623
 624   assert(isa<ConstantInt>(I->getOperand(PatchPointOpers::NBytesPos)) &&
 625          "Expected a constant integer.");
 626   const auto *NumBytes =
 627       cast<ConstantInt>(I->getOperand(PatchPointOpers::NBytesPos));
 628   Ops.push_back(MachineOperand::CreateImm(NumBytes->getZExtValue()));
 629
 630   // Push live variables for the stack map (skipping the first two arguments
 631   // <id> and <numBytes>).
 632   if (!addStackMapLiveVars(Ops, I, 2))
 633     return false;
 634
 635   // We are not adding any register mask info here, because the stackmap doesn't
 636   // clobber anything.
 637
 638   // Add scratch registers as implicit def and early clobber.
 639   CallingConv::ID CC = I->getCallingConv();
 640   const MCPhysReg *ScratchRegs = TLI.getScratchRegisters(CC);
 641   for (unsigned i = 0; ScratchRegs[i]; ++i)
 642     Ops.push_back(MachineOperand::CreateReg(
 643         ScratchRegs[i], /*IsDef=*/true, /*IsImp=*/true, /*IsKill=*/false,
 644         /*IsDead=*/false, /*IsUndef=*/false, /*IsEarlyClobber=*/true));
 645
 646   // Issue CALLSEQ_START
 647   unsigned AdjStackDown = TII.getCallFrameSetupOpcode();
 648   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(AdjStackDown))
 649       .addImm(0);
 650
 651   // Issue STACKMAP.
 652   MachineInstrBuilder MIB = BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
 653                                     TII.get(TargetOpcode::STACKMAP));
 654   for (auto const &MO : Ops)
 655     MIB.addOperand(MO);
 656
 657   // Issue CALLSEQ_END
 658   unsigned AdjStackUp = TII.getCallFrameDestroyOpcode();
 659   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(AdjStackUp))
 660       .addImm(0)
 661       .addImm(0);
 662
 663   // Inform the Frame Information that we have a stackmap in this function.
 664   FuncInfo.MF->getFrameInfo()->setHasStackMap();
 665
 666   return true;
 667 }
 668
 669 /// \brief Lower an argument list according to the target calling convention.
 670 ///
 671 /// This is a helper for lowering intrinsics that follow a target calling
 672 /// convention or require stack pointer adjustment. Only a subset of the
 673 /// intrinsic's operands need to participate in the calling convention.
 674 bool FastISel::lowerCallOperands(const CallInst *CI, unsigned ArgIdx,
 675                                  unsigned NumArgs, const Value *Callee,
 676                                  bool ForceRetVoidTy, CallLoweringInfo &CLI) {
 677   ArgListTy Args;
 678   Args.reserve(NumArgs);
 679
 680   // Populate the argument list.
 681   // Attributes for args start at offset 1, after the return attribute.
 682   ImmutableCallSite CS(CI);
 683   for (unsigned ArgI = ArgIdx, ArgE = ArgIdx + NumArgs, AttrI = ArgIdx + 1;
 684        ArgI != ArgE; ++ArgI) {
 685     Value *V = CI->getOperand(ArgI);
 686
 687     assert(!V->getType()->isEmptyTy() && "Empty type passed to intrinsic.");
 688
 689     ArgListEntry Entry;
 690     Entry.Val = V;
 691     Entry.Ty = V->getType();
 692     Entry.setAttributes(&CS, AttrI);
 693     Args.push_back(Entry);
 694   }
 695
 696   Type *RetTy = ForceRetVoidTy ? Type::getVoidTy(CI->getType()->getContext())
 697                                : CI->getType();
 698   CLI.setCallee(CI->getCallingConv(), RetTy, Callee, std::move(Args), NumArgs);
 699
 700   return lowerCallTo(CLI);
 701 }
 702
 703 bool FastISel::selectPatchpoint(const CallInst *I) {
 704   // void|i64 @llvm.experimental.patchpoint.void|i64(i64 <id>,
 705   //                                                 i32 <numBytes>,
 706   //                                                 i8* <target>,
 707   //                                                 i32 <numArgs>,
 708   //                                                 [Args...],
 709   //                                                 [live variables...])
 710   CallingConv::ID CC = I->getCallingConv();
 711   bool IsAnyRegCC = CC == CallingConv::AnyReg;
 712   bool HasDef = !I->getType()->isVoidTy();
 713   Value *Callee = I->getOperand(PatchPointOpers::TargetPos);
 714
 715   // Get the real number of arguments participating in the call <numArgs>
 716   assert(isa<ConstantInt>(I->getOperand(PatchPointOpers::NArgPos)) &&
 717          "Expected a constant integer.");
 718   const auto *NumArgsVal =
 719       cast<ConstantInt>(I->getOperand(PatchPointOpers::NArgPos));
 720   unsigned NumArgs = NumArgsVal->getZExtValue();
 721
 722   // Skip the four meta args: <id>, <numNopBytes>, <target>, <numArgs>
 723   // This includes all meta-operands up to but not including CC.
 724   unsigned NumMetaOpers = PatchPointOpers::CCPos;
 725   assert(I->getNumArgOperands() >= NumMetaOpers + NumArgs &&
 726          "Not enough arguments provided to the patchpoint intrinsic");
 727
 728   // For AnyRegCC the arguments are lowered later on manually.
 729   unsigned NumCallArgs = IsAnyRegCC ? 0 : NumArgs;
 730   CallLoweringInfo CLI;
 731   if (!lowerCallOperands(I, NumMetaOpers, NumCallArgs, Callee, IsAnyRegCC, CLI))
 732     return false;
 733
 734   assert(CLI.Call && "No call instruction specified.");
 735
 736   SmallVector<MachineOperand, 32> Ops;
 737
 738   // Add an explicit result reg if we use the anyreg calling convention.
 739   if (IsAnyRegCC && HasDef) {
 740     assert(CLI.NumResultRegs == 0 && "Unexpected result register.");
 741     CLI.ResultReg = createResultReg(TLI.getRegClassFor(MVT::i64));
 742     CLI.NumResultRegs = 1;
 743     Ops.push_back(MachineOperand::CreateReg(CLI.ResultReg, /*IsDef=*/true));
 744   }
 745
 746   // Add the <id> and <numBytes> constants.
 747   assert(isa<ConstantInt>(I->getOperand(PatchPointOpers::IDPos)) &&
 748          "Expected a constant integer.");
 749   const auto *ID = cast<ConstantInt>(I->getOperand(PatchPointOpers::IDPos));
 750   Ops.push_back(MachineOperand::CreateImm(ID->getZExtValue()));
 751
 752   assert(isa<ConstantInt>(I->getOperand(PatchPointOpers::NBytesPos)) &&
 753          "Expected a constant integer.");
 754   const auto *NumBytes =
 755       cast<ConstantInt>(I->getOperand(PatchPointOpers::NBytesPos));
 756   Ops.push_back(MachineOperand::CreateImm(NumBytes->getZExtValue()));
 757
 758   // Assume that the callee is a constant address or null pointer.
 759   // FIXME: handle function symbols in the future.
 760   uint64_t CalleeAddr;
 761   if (const auto *C = dyn_cast<IntToPtrInst>(Callee))
 762     CalleeAddr = cast<ConstantInt>(C->getOperand(0))->getZExtValue();
 763   else if (const auto *C = dyn_cast<ConstantExpr>(Callee)) {
 764     if (C->getOpcode() == Instruction::IntToPtr)
 765       CalleeAddr = cast<ConstantInt>(C->getOperand(0))->getZExtValue();
 766     else
 767       llvm_unreachable("Unsupported ConstantExpr.");
 768   } else if (isa<ConstantPointerNull>(Callee))
 769     CalleeAddr = 0;
 770   else
 771     llvm_unreachable("Unsupported callee address.");
 772
 773   Ops.push_back(MachineOperand::CreateImm(CalleeAddr));
 774
 775   // Adjust <numArgs> to account for any arguments that have been passed on
 776   // the stack instead.
 777   unsigned NumCallRegArgs = IsAnyRegCC ? NumArgs : CLI.OutRegs.size();
 778   Ops.push_back(MachineOperand::CreateImm(NumCallRegArgs));
 779
 780   // Add the calling convention
 781   Ops.push_back(MachineOperand::CreateImm((unsigned)CC));
 782
 783   // Add the arguments we omitted previously. The register allocator should
 784   // place these in any free register.
 785   if (IsAnyRegCC) {
 786     for (unsigned i = NumMetaOpers, e = NumMetaOpers + NumArgs; i != e; ++i) {
 787       unsigned Reg = getRegForValue(I->getArgOperand(i));
 788       if (!Reg)
 789         return false;
 790       Ops.push_back(MachineOperand::CreateReg(Reg, /*IsDef=*/false));
 791     }
 792   }
 793
 794   // Push the arguments from the call instruction.
 795   for (auto Reg : CLI.OutRegs)
 796     Ops.push_back(MachineOperand::CreateReg(Reg, /*IsDef=*/false));
 797
 798   // Push live variables for the stack map.
 799   if (!addStackMapLiveVars(Ops, I, NumMetaOpers + NumArgs))
 800     return false;
 801
 802   // Push the register mask info.
 803   Ops.push_back(MachineOperand::CreateRegMask(TRI.getCallPreservedMask(CC)));
 804
 805   // Add scratch registers as implicit def and early clobber.
 806   const MCPhysReg *ScratchRegs = TLI.getScratchRegisters(CC);
 807   for (unsigned i = 0; ScratchRegs[i]; ++i)
 808     Ops.push_back(MachineOperand::CreateReg(
 809         ScratchRegs[i], /*IsDef=*/true, /*IsImp=*/true, /*IsKill=*/false,
 810         /*IsDead=*/false, /*IsUndef=*/false, /*IsEarlyClobber=*/true));
 811
 812   // Add implicit defs (return values).
 813   for (auto Reg : CLI.InRegs)
 814     Ops.push_back(MachineOperand::CreateReg(Reg, /*IsDef=*/true,
 815                                             /*IsImpl=*/true));
 816
 817   // Insert the patchpoint instruction before the call generated by the target.
 818   MachineInstrBuilder MIB = BuildMI(*FuncInfo.MBB, CLI.Call, DbgLoc,
 819                                     TII.get(TargetOpcode::PATCHPOINT));
 820
 821   for (auto &MO : Ops)
 822     MIB.addOperand(MO);
 823
 824   MIB->setPhysRegsDeadExcept(CLI.InRegs, TRI);
 825
 826   // Delete the original call instruction.
 827   CLI.Call->eraseFromParent();
 828
 829   // Inform the Frame Information that we have a patchpoint in this function.
 830   FuncInfo.MF->getFrameInfo()->setHasPatchPoint();
 831
 832   if (CLI.NumResultRegs)
 833     updateValueMap(I, CLI.ResultReg, CLI.NumResultRegs);
 834   return true;
 835 }
 836
 837 /// Returns an AttributeSet representing the attributes applied to the return
 838 /// value of the given call.
 839 static AttributeSet getReturnAttrs(FastISel::CallLoweringInfo &CLI) {
 840   SmallVector<Attribute::AttrKind, 2> Attrs;
 841   if (CLI.RetSExt)
 842     Attrs.push_back(Attribute::SExt);
 843   if (CLI.RetZExt)
 844     Attrs.push_back(Attribute::ZExt);
 845   if (CLI.IsInReg)
 846     Attrs.push_back(Attribute::InReg);
 847
 848   return AttributeSet::get(CLI.RetTy->getContext(), AttributeSet::ReturnIndex,
 849                            Attrs);
 850 }
 851
 852 bool FastISel::lowerCallTo(const CallInst *CI, const char *SymName,
 853                            unsigned NumArgs) {
 854   ImmutableCallSite CS(CI);
 855
 856   PointerType *PT = cast<PointerType>(CS.getCalledValue()->getType());
 857   FunctionType *FTy = cast<FunctionType>(PT->getElementType());
 858   Type *RetTy = FTy->getReturnType();
 859
 860   ArgListTy Args;
 861   Args.reserve(NumArgs);
 862
 863   // Populate the argument list.
 864   // Attributes for args start at offset 1, after the return attribute.
 865   for (unsigned ArgI = 0; ArgI != NumArgs; ++ArgI) {
 866     Value *V = CI->getOperand(ArgI);
 867
 868     assert(!V->getType()->isEmptyTy() && "Empty type passed to intrinsic.");
 869
 870     ArgListEntry Entry;
 871     Entry.Val = V;
 872     Entry.Ty = V->getType();
 873     Entry.setAttributes(&CS, ArgI + 1);
 874     Args.push_back(Entry);
 875   }
 876
 877   CallLoweringInfo CLI;
 878   CLI.setCallee(RetTy, FTy, SymName, std::move(Args), CS, NumArgs);
 879
 880   return lowerCallTo(CLI);
 881 }
 882
 883 bool FastISel::lowerCallTo(CallLoweringInfo &CLI) {
 884   // Handle the incoming return values from the call.
 885   CLI.clearIns();
 886   SmallVector<EVT, 4> RetTys;
 887   ComputeValueVTs(TLI, CLI.RetTy, RetTys);
 888
 889   SmallVector<ISD::OutputArg, 4> Outs;
 890   GetReturnInfo(CLI.RetTy, getReturnAttrs(CLI), Outs, TLI);
 891
 892   bool CanLowerReturn = TLI.CanLowerReturn(
 893       CLI.CallConv, *FuncInfo.MF, CLI.IsVarArg, Outs, CLI.RetTy->getContext());
 894
 895   // FIXME: sret demotion isn't supported yet - bail out.
 896   if (!CanLowerReturn)
 897     return false;
 898
 899   for (unsigned I = 0, E = RetTys.size(); I != E; ++I) {
 900     EVT VT = RetTys[I];
 901     MVT RegisterVT = TLI.getRegisterType(CLI.RetTy->getContext(), VT);
 902     unsigned NumRegs = TLI.getNumRegisters(CLI.RetTy->getContext(), VT);
 903     for (unsigned i = 0; i != NumRegs; ++i) {
 904       ISD::InputArg MyFlags;
 905       MyFlags.VT = RegisterVT;
 906       MyFlags.ArgVT = VT;
 907       MyFlags.Used = CLI.IsReturnValueUsed;
 908       if (CLI.RetSExt)
 909         MyFlags.Flags.setSExt();
 910       if (CLI.RetZExt)
 911         MyFlags.Flags.setZExt();
 912       if (CLI.IsInReg)
 913         MyFlags.Flags.setInReg();
 914       CLI.Ins.push_back(MyFlags);
 915     }
 916   }
 917
 918   // Handle all of the outgoing arguments.
 919   CLI.clearOuts();
 920   for (auto &Arg : CLI.getArgs()) {
 921     Type *FinalType = Arg.Ty;
 922     if (Arg.IsByVal)
 923       FinalType = cast<PointerType>(Arg.Ty)->getElementType();
 924     bool NeedsRegBlock = TLI.functionArgumentNeedsConsecutiveRegisters(
 925         FinalType, CLI.CallConv, CLI.IsVarArg);
 926
 927     ISD::ArgFlagsTy Flags;
 928     if (Arg.IsZExt)
 929       Flags.setZExt();
 930     if (Arg.IsSExt)
 931       Flags.setSExt();
 932     if (Arg.IsInReg)
 933       Flags.setInReg();
 934     if (Arg.IsSRet)
 935       Flags.setSRet();
 936     if (Arg.IsByVal)
 937       Flags.setByVal();
 938     if (Arg.IsInAlloca) {
 939       Flags.setInAlloca();
 940       // Set the byval flag for CCAssignFn callbacks that don't know about
 941       // inalloca. This way we can know how many bytes we should've allocated
 942       // and how many bytes a callee cleanup function will pop.  If we port
 943       // inalloca to more targets, we'll have to add custom inalloca handling in
 944       // the various CC lowering callbacks.
 945       Flags.setByVal();
 946     }
 947     if (Arg.IsByVal || Arg.IsInAlloca) {
 948       PointerType *Ty = cast<PointerType>(Arg.Ty);
 949       Type *ElementTy = Ty->getElementType();
 950       unsigned FrameSize = DL.getTypeAllocSize(ElementTy);
 951       // For ByVal, alignment should come from FE. BE will guess if this info is
 952       // not there, but there are cases it cannot get right.
 953       unsigned FrameAlign = Arg.Alignment;
 954       if (!FrameAlign)
 955         FrameAlign = TLI.getByValTypeAlignment(ElementTy);
 956       Flags.setByValSize(FrameSize);
 957       Flags.setByValAlign(FrameAlign);
 958     }
 959     if (Arg.IsNest)
 960       Flags.setNest();
 961     if (NeedsRegBlock)
 962       Flags.setInConsecutiveRegs();
 963     unsigned OriginalAlignment = DL.getABITypeAlignment(Arg.Ty);
 964     Flags.setOrigAlign(OriginalAlignment);
 965
 966     CLI.OutVals.push_back(Arg.Val);
 967     CLI.OutFlags.push_back(Flags);
 968   }
 969
 970   if (!fastLowerCall(CLI))
 971     return false;
 972
 973   // Set all unused physreg defs as dead.
 974   assert(CLI.Call && "No call instruction specified.");
 975   CLI.Call->setPhysRegsDeadExcept(CLI.InRegs, TRI);
 976
 977   if (CLI.NumResultRegs && CLI.CS)
 978     updateValueMap(CLI.CS->getInstruction(), CLI.ResultReg, CLI.NumResultRegs);
 979
 980   return true;
 981 }
 982
 983 bool FastISel::lowerCall(const CallInst *CI) {
 984   ImmutableCallSite CS(CI);
 985
 986   PointerType *PT = cast<PointerType>(CS.getCalledValue()->getType());
 987   FunctionType *FuncTy = cast<FunctionType>(PT->getElementType());
 988   Type *RetTy = FuncTy->getReturnType();
 989
 990   ArgListTy Args;
 991   ArgListEntry Entry;
 992   Args.reserve(CS.arg_size());
 993
 994   for (ImmutableCallSite::arg_iterator i = CS.arg_begin(), e = CS.arg_end();
 995        i != e; ++i) {
 996     Value *V = *i;
 997
 998     // Skip empty types
 999     if (V->getType()->isEmptyTy())
1000       continue;
1001
1002     Entry.Val = V;
1003     Entry.Ty = V->getType();
1004
1005     // Skip the first return-type Attribute to get to params.
1006     Entry.setAttributes(&CS, i - CS.arg_begin() + 1);
1007     Args.push_back(Entry);
1008   }
1009
1010   // Check if target-independent constraints permit a tail call here.
1011   // Target-dependent constraints are checked within fastLowerCall.
1012   bool IsTailCall = CI->isTailCall();
1013   if (IsTailCall && !isInTailCallPosition(CS, TM))
1014     IsTailCall = false;
1015
1016   CallLoweringInfo CLI;
1017   CLI.setCallee(RetTy, FuncTy, CI->getCalledValue(), std::move(Args), CS)
1018       .setTailCall(IsTailCall);
1019
1020   return lowerCallTo(CLI);
1021 }
1022
1023 bool FastISel::selectCall(const User *I) {
1024   const CallInst *Call = cast<CallInst>(I);
1025
1026   // Handle simple inline asms.
1027   if (const InlineAsm *IA = dyn_cast<InlineAsm>(Call->getCalledValue())) {
1028     // If the inline asm has side effects, then make sure that no local value
1029     // lives across by flushing the local value map.
1030     if (IA->hasSideEffects())
1031       flushLocalValueMap();
1032
1033     // Don't attempt to handle constraints.
1034     if (!IA->getConstraintString().empty())
1035       return false;
1036
1037     unsigned ExtraInfo = 0;
1038     if (IA->hasSideEffects())
1039       ExtraInfo |= InlineAsm::Extra_HasSideEffects;
1040     if (IA->isAlignStack())
1041       ExtraInfo |= InlineAsm::Extra_IsAlignStack;
1042
1043     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1044             TII.get(TargetOpcode::INLINEASM))
1045         .addExternalSymbol(IA->getAsmString().c_str())
1046         .addImm(ExtraInfo);
1047     return true;
1048   }
1049
1050   MachineModuleInfo &MMI = FuncInfo.MF->getMMI();
1051   ComputeUsesVAFloatArgument(*Call, &MMI);
1052
1053   // Handle intrinsic function calls.
1054   if (const auto *II = dyn_cast<IntrinsicInst>(Call))
1055     return selectIntrinsicCall(II);
1056
1057   // Usually, it does not make sense to initialize a value,
1058   // make an unrelated function call and use the value, because
1059   // it tends to be spilled on the stack. So, we move the pointer
1060   // to the last local value to the beginning of the block, so that
1061   // all the values which have already been materialized,
1062   // appear after the call. It also makes sense to skip intrinsics
1063   // since they tend to be inlined.
1064   flushLocalValueMap();
1065
1066   return lowerCall(Call);
1067 }
1068
1069 bool FastISel::selectIntrinsicCall(const IntrinsicInst *II) {
1070   switch (II->getIntrinsicID()) {
1071   default:
1072     break;
1073   // At -O0 we don't care about the lifetime intrinsics.
1074   case Intrinsic::lifetime_start:
1075   case Intrinsic::lifetime_end:
1076   // The donothing intrinsic does, well, nothing.
1077   case Intrinsic::donothing:
1078     return true;
1079   case Intrinsic::dbg_declare: {
1080     const DbgDeclareInst *DI = cast<DbgDeclareInst>(II);
1081     DIVariable DIVar(DI->getVariable());
1082     assert((!DIVar || DIVar.isVariable()) &&
1083            "Variable in DbgDeclareInst should be either null or a DIVariable.");
1084     if (!DIVar || !FuncInfo.MF->getMMI().hasDebugInfo()) {
1085       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
1086       return true;
1087     }
1088
1089     const Value *Address = DI->getAddress();
1090     if (!Address || isa<UndefValue>(Address)) {
1091       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
1092       return true;
1093     }
1094
1095     unsigned Offset = 0;
1096     Optional<MachineOperand> Op;
1097     if (const auto *Arg = dyn_cast<Argument>(Address))
1098       // Some arguments' frame index is recorded during argument lowering.
1099       Offset = FuncInfo.getArgumentFrameIndex(Arg);
1100     if (Offset)
1101       Op = MachineOperand::CreateFI(Offset);
1102     if (!Op)
1103       if (unsigned Reg = lookUpRegForValue(Address))
1104         Op = MachineOperand::CreateReg(Reg, false);
1105
1106     // If we have a VLA that has a "use" in a metadata node that's then used
1107     // here but it has no other uses, then we have a problem. E.g.,
1108     //
1109     //   int foo (const int *x) {
1110     //     char a[*x];
1111     //     return 0;
1112     //   }
1113     //
1114     // If we assign 'a' a vreg and fast isel later on has to use the selection
1115     // DAG isel, it will want to copy the value to the vreg. However, there are
1116     // no uses, which goes counter to what selection DAG isel expects.
1117     if (!Op && !Address->use_empty() && isa<Instruction>(Address) &&
1118         (!isa<AllocaInst>(Address) ||
1119          !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(Address))))
1120       Op = MachineOperand::CreateReg(FuncInfo.InitializeRegForValue(Address),
1121                                      false);
1122
1123     if (Op) {
1124       if (Op->isReg()) {
1125         Op->setIsDebug(true);
1126         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1127                 TII.get(TargetOpcode::DBG_VALUE), false, Op->getReg(), 0,
1128                 DI->getVariable());
1129       } else
1130         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1131                 TII.get(TargetOpcode::DBG_VALUE))
1132             .addOperand(*Op)
1133             .addImm(0)
1134             .addMetadata(DI->getVariable());
1135     } else {
1136       // We can't yet handle anything else here because it would require
1137       // generating code, thus altering codegen because of debug info.
1138       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
1139     }
1140     return true;
1141   }
1142   case Intrinsic::dbg_value: {
1143     // This form of DBG_VALUE is target-independent.
1144     const DbgValueInst *DI = cast<DbgValueInst>(II);
1145     const MCInstrDesc &II = TII.get(TargetOpcode::DBG_VALUE);
1146     const Value *V = DI->getValue();
1147     if (!V) {
1148       // Currently the optimizer can produce this; insert an undef to
1149       // help debugging.  Probably the optimizer should not do this.
1150       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1151           .addReg(0U)
1152           .addImm(DI->getOffset())
1153           .addMetadata(DI->getVariable());
1154     } else if (const auto *CI = dyn_cast<ConstantInt>(V)) {
1155       if (CI->getBitWidth() > 64)
1156         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1157             .addCImm(CI)
1158             .addImm(DI->getOffset())
1159             .addMetadata(DI->getVariable());
1160       else
1161         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1162             .addImm(CI->getZExtValue())
1163             .addImm(DI->getOffset())
1164             .addMetadata(DI->getVariable());
1165     } else if (const auto *CF = dyn_cast<ConstantFP>(V)) {
1166       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1167           .addFPImm(CF)
1168           .addImm(DI->getOffset())
1169           .addMetadata(DI->getVariable());
1170     } else if (unsigned Reg = lookUpRegForValue(V)) {
1171       // FIXME: This does not handle register-indirect values at offset 0.
1172       bool IsIndirect = DI->getOffset() != 0;
1173       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, IsIndirect, Reg,
1174               DI->getOffset(), DI->getVariable());
1175     } else {
1176       // We can't yet handle anything else here because it would require
1177       // generating code, thus altering codegen because of debug info.
1178       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
1179     }
1180     return true;
1181   }
1182   case Intrinsic::objectsize: {
1183     ConstantInt *CI = cast<ConstantInt>(II->getArgOperand(1));
1184     unsigned long long Res = CI->isZero() ? -1ULL : 0;
1185     Constant *ResCI = ConstantInt::get(II->getType(), Res);
1186     unsigned ResultReg = getRegForValue(ResCI);
1187     if (!ResultReg)
1188       return false;
1189     updateValueMap(II, ResultReg);
1190     return true;
1191   }
1192   case Intrinsic::expect: {
1193     unsigned ResultReg = getRegForValue(II->getArgOperand(0));
1194     if (!ResultReg)
1195       return false;
1196     updateValueMap(II, ResultReg);
1197     return true;
1198   }
1199   case Intrinsic::experimental_stackmap:
1200     return selectStackmap(II);
1201   case Intrinsic::experimental_patchpoint_void:
1202   case Intrinsic::experimental_patchpoint_i64:
1203     return selectPatchpoint(II);
1204   }
1205
1206   return fastLowerIntrinsicCall(II);
1207 }
1208
1209 bool FastISel::selectCast(const User *I, unsigned Opcode) {
1210   EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
1211   EVT DstVT = TLI.getValueType(I->getType());
1212
1213   if (SrcVT == MVT::Other || !SrcVT.isSimple() || DstVT == MVT::Other ||
1214       !DstVT.isSimple())
1215     // Unhandled type. Halt "fast" selection and bail.
1216     return false;
1217
1218   // Check if the destination type is legal.
1219   if (!TLI.isTypeLegal(DstVT))
1220     return false;
1221
1222   // Check if the source operand is legal.
1223   if (!TLI.isTypeLegal(SrcVT))
1224     return false;
1225
1226   unsigned InputReg = getRegForValue(I->getOperand(0));
1227   if (!InputReg)
1228     // Unhandled operand.  Halt "fast" selection and bail.
1229     return false;
1230
1231   bool InputRegIsKill = hasTrivialKill(I->getOperand(0));
1232
1233   unsigned ResultReg = fastEmit_r(SrcVT.getSimpleVT(), DstVT.getSimpleVT(),
1234                                   Opcode, InputReg, InputRegIsKill);
1235   if (!ResultReg)
1236     return false;
1237
1238   updateValueMap(I, ResultReg);
1239   return true;
1240 }
1241
1242 bool FastISel::selectBitCast(const User *I) {
1243   // If the bitcast doesn't change the type, just use the operand value.
1244   if (I->getType() == I->getOperand(0)->getType()) {
1245     unsigned Reg = getRegForValue(I->getOperand(0));
1246     if (!Reg)
1247       return false;
1248     updateValueMap(I, Reg);
1249     return true;
1250   }
1251
1252   // Bitcasts of other values become reg-reg copies or BITCAST operators.
1253   EVT SrcEVT = TLI.getValueType(I->getOperand(0)->getType());
1254   EVT DstEVT = TLI.getValueType(I->getType());
1255   if (SrcEVT == MVT::Other || DstEVT == MVT::Other ||
1256       !TLI.isTypeLegal(SrcEVT) || !TLI.isTypeLegal(DstEVT))
1257     // Unhandled type. Halt "fast" selection and bail.
1258     return false;
1259
1260   MVT SrcVT = SrcEVT.getSimpleVT();
1261   MVT DstVT = DstEVT.getSimpleVT();
1262   unsigned Op0 = getRegForValue(I->getOperand(0));
1263   if (!Op0) // Unhandled operand. Halt "fast" selection and bail.
1264     return false;
1265   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
1266
1267   // First, try to perform the bitcast by inserting a reg-reg copy.
1268   unsigned ResultReg = 0;
1269   if (SrcVT == DstVT) {
1270     const TargetRegisterClass *SrcClass = TLI.getRegClassFor(SrcVT);
1271     const TargetRegisterClass *DstClass = TLI.getRegClassFor(DstVT);
1272     // Don't attempt a cross-class copy. It will likely fail.
1273     if (SrcClass == DstClass) {
1274       ResultReg = createResultReg(DstClass);
1275       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1276               TII.get(TargetOpcode::COPY), ResultReg).addReg(Op0);
1277     }
1278   }
1279
1280   // If the reg-reg copy failed, select a BITCAST opcode.
1281   if (!ResultReg)
1282     ResultReg = fastEmit_r(SrcVT, DstVT, ISD::BITCAST, Op0, Op0IsKill);
1283
1284   if (!ResultReg)
1285     return false;
1286
1287   updateValueMap(I, ResultReg);
1288   return true;
1289 }
1290
1291 bool FastISel::selectInstruction(const Instruction *I) {
1292   // Just before the terminator instruction, insert instructions to
1293   // feed PHI nodes in successor blocks.
1294   if (isa<TerminatorInst>(I))
1295     if (!handlePHINodesInSuccessorBlocks(I->getParent()))
1296       return false;
1297
1298   DbgLoc = I->getDebugLoc();
1299
1300   SavedInsertPt = FuncInfo.InsertPt;
1301
1302   if (const auto *Call = dyn_cast<CallInst>(I)) {
1303     const Function *F = Call->getCalledFunction();
1304     LibFunc::Func Func;
1305
1306     // As a special case, don't handle calls to builtin library functions that
1307     // may be translated directly to target instructions.
1308     if (F && !F->hasLocalLinkage() && F->hasName() &&
1309         LibInfo->getLibFunc(F->getName(), Func) &&
1310         LibInfo->hasOptimizedCodeGen(Func))
1311       return false;
1312
1313     // Don't handle Intrinsic::trap if a trap funciton is specified.
1314     if (F && F->getIntrinsicID() == Intrinsic::trap &&
1315         !TM.Options.getTrapFunctionName().empty())
1316       return false;
1317   }
1318
1319   // First, try doing target-independent selection.
1320   if (!SkipTargetIndependentISel) {
1321     if (selectOperator(I, I->getOpcode())) {
1322       ++NumFastIselSuccessIndependent;
1323       DbgLoc = DebugLoc();
1324       return true;
1325     }
1326     // Remove dead code.
1327     recomputeInsertPt();
1328     if (SavedInsertPt != FuncInfo.InsertPt)
1329       removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
1330     SavedInsertPt = FuncInfo.InsertPt;
1331   }
1332   // Next, try calling the target to attempt to handle the instruction.
1333   if (fastSelectInstruction(I)) {
1334     ++NumFastIselSuccessTarget;
1335     DbgLoc = DebugLoc();
1336     return true;
1337   }
1338   // Remove dead code.
1339   recomputeInsertPt();
1340   if (SavedInsertPt != FuncInfo.InsertPt)
1341     removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
1342
1343   DbgLoc = DebugLoc();
1344   // Undo phi node updates, because they will be added again by SelectionDAG.
1345   if (isa<TerminatorInst>(I))
1346     FuncInfo.PHINodesToUpdate.resize(FuncInfo.OrigNumPHINodesToUpdate);
1347   return false;
1348 }
1349
1350 /// Emit an unconditional branch to the given block, unless it is the immediate
1351 /// (fall-through) successor, and update the CFG.
1352 void FastISel::fastEmitBranch(MachineBasicBlock *MSucc, DebugLoc DbgLoc) {
1353   if (FuncInfo.MBB->getBasicBlock()->size() > 1 &&
1354       FuncInfo.MBB->isLayoutSuccessor(MSucc)) {
1355     // For more accurate line information if this is the only instruction
1356     // in the block then emit it, otherwise we have the unconditional
1357     // fall-through case, which needs no instructions.
1358   } else {
1359     // The unconditional branch case.
1360     TII.InsertBranch(*FuncInfo.MBB, MSucc, nullptr,
1361                      SmallVector<MachineOperand, 0>(), DbgLoc);
1362   }
1363   uint32_t BranchWeight = 0;
1364   if (FuncInfo.BPI)
1365     BranchWeight = FuncInfo.BPI->getEdgeWeight(FuncInfo.MBB->getBasicBlock(),
1366                                                MSucc->getBasicBlock());
1367   FuncInfo.MBB->addSuccessor(MSucc, BranchWeight);
1368 }
1369
1370 /// Emit an FNeg operation.
1371 bool FastISel::selectFNeg(const User *I) {
1372   unsigned OpReg = getRegForValue(BinaryOperator::getFNegArgument(I));
1373   if (!OpReg)
1374     return false;
1375   bool OpRegIsKill = hasTrivialKill(I);
1376
1377   // If the target has ISD::FNEG, use it.
1378   EVT VT = TLI.getValueType(I->getType());
1379   unsigned ResultReg = fastEmit_r(VT.getSimpleVT(), VT.getSimpleVT(), ISD::FNEG,
1380                                   OpReg, OpRegIsKill);
1381   if (ResultReg) {
1382     updateValueMap(I, ResultReg);
1383     return true;
1384   }
1385
1386   // Bitcast the value to integer, twiddle the sign bit with xor,
1387   // and then bitcast it back to floating-point.
1388   if (VT.getSizeInBits() > 64)
1389     return false;
1390   EVT IntVT = EVT::getIntegerVT(I->getContext(), VT.getSizeInBits());
1391   if (!TLI.isTypeLegal(IntVT))
1392     return false;
1393
1394   unsigned IntReg = fastEmit_r(VT.getSimpleVT(), IntVT.getSimpleVT(),
1395                                ISD::BITCAST, OpReg, OpRegIsKill);
1396   if (!IntReg)
1397     return false;
1398
1399   unsigned IntResultReg = fastEmit_ri_(
1400       IntVT.getSimpleVT(), ISD::XOR, IntReg, /*IsKill=*/true,
1401       UINT64_C(1) << (VT.getSizeInBits() - 1), IntVT.getSimpleVT());
1402   if (!IntResultReg)
1403     return false;
1404
1405   ResultReg = fastEmit_r(IntVT.getSimpleVT(), VT.getSimpleVT(), ISD::BITCAST,
1406                          IntResultReg, /*IsKill=*/true);
1407   if (!ResultReg)
1408     return false;
1409
1410   updateValueMap(I, ResultReg);
1411   return true;
1412 }
1413
1414 bool FastISel::selectExtractValue(const User *U) {
1415   const ExtractValueInst *EVI = dyn_cast<ExtractValueInst>(U);
1416   if (!EVI)
1417     return false;
1418
1419   // Make sure we only try to handle extracts with a legal result.  But also
1420   // allow i1 because it's easy.
1421   EVT RealVT = TLI.getValueType(EVI->getType(), /*AllowUnknown=*/true);
1422   if (!RealVT.isSimple())
1423     return false;
1424   MVT VT = RealVT.getSimpleVT();
1425   if (!TLI.isTypeLegal(VT) && VT != MVT::i1)
1426     return false;
1427
1428   const Value *Op0 = EVI->getOperand(0);
1429   Type *AggTy = Op0->getType();
1430
1431   // Get the base result register.
1432   unsigned ResultReg;
1433   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(Op0);
1434   if (I != FuncInfo.ValueMap.end())
1435     ResultReg = I->second;
1436   else if (isa<Instruction>(Op0))
1437     ResultReg = FuncInfo.InitializeRegForValue(Op0);
1438   else
1439     return false; // fast-isel can't handle aggregate constants at the moment
1440
1441   // Get the actual result register, which is an offset from the base register.
1442   unsigned VTIndex = ComputeLinearIndex(AggTy, EVI->getIndices());
1443
1444   SmallVector<EVT, 4> AggValueVTs;
1445   ComputeValueVTs(TLI, AggTy, AggValueVTs);
1446
1447   for (unsigned i = 0; i < VTIndex; i++)
1448     ResultReg += TLI.getNumRegisters(FuncInfo.Fn->getContext(), AggValueVTs[i]);
1449
1450   updateValueMap(EVI, ResultReg);
1451   return true;
1452 }
1453
1454 bool FastISel::selectOperator(const User *I, unsigned Opcode) {
1455   switch (Opcode) {
1456   case Instruction::Add:
1457     return selectBinaryOp(I, ISD::ADD);
1458   case Instruction::FAdd:
1459     return selectBinaryOp(I, ISD::FADD);
1460   case Instruction::Sub:
1461     return selectBinaryOp(I, ISD::SUB);
1462   case Instruction::FSub:
1463     // FNeg is currently represented in LLVM IR as a special case of FSub.
1464     if (BinaryOperator::isFNeg(I))
1465       return selectFNeg(I);
1466     return selectBinaryOp(I, ISD::FSUB);
1467   case Instruction::Mul:
1468     return selectBinaryOp(I, ISD::MUL);
1469   case Instruction::FMul:
1470     return selectBinaryOp(I, ISD::FMUL);
1471   case Instruction::SDiv:
1472     return selectBinaryOp(I, ISD::SDIV);
1473   case Instruction::UDiv:
1474     return selectBinaryOp(I, ISD::UDIV);
1475   case Instruction::FDiv:
1476     return selectBinaryOp(I, ISD::FDIV);
1477   case Instruction::SRem:
1478     return selectBinaryOp(I, ISD::SREM);
1479   case Instruction::URem:
1480     return selectBinaryOp(I, ISD::UREM);
1481   case Instruction::FRem:
1482     return selectBinaryOp(I, ISD::FREM);
1483   case Instruction::Shl:
1484     return selectBinaryOp(I, ISD::SHL);
1485   case Instruction::LShr:
1486     return selectBinaryOp(I, ISD::SRL);
1487   case Instruction::AShr:
1488     return selectBinaryOp(I, ISD::SRA);
1489   case Instruction::And:
1490     return selectBinaryOp(I, ISD::AND);
1491   case Instruction::Or:
1492     return selectBinaryOp(I, ISD::OR);
1493   case Instruction::Xor:
1494     return selectBinaryOp(I, ISD::XOR);
1495
1496   case Instruction::GetElementPtr:
1497     return selectGetElementPtr(I);
1498
1499   case Instruction::Br: {
1500     const BranchInst *BI = cast<BranchInst>(I);
1501
1502     if (BI->isUnconditional()) {
1503       const BasicBlock *LLVMSucc = BI->getSuccessor(0);
1504       MachineBasicBlock *MSucc = FuncInfo.MBBMap[LLVMSucc];
1505       fastEmitBranch(MSucc, BI->getDebugLoc());
1506       return true;
1507     }
1508
1509     // Conditional branches are not handed yet.
1510     // Halt "fast" selection and bail.
1511     return false;
1512   }
1513
1514   case Instruction::Unreachable:
1515     if (TM.Options.TrapUnreachable)
1516       return fastEmit_(MVT::Other, MVT::Other, ISD::TRAP) != 0;
1517     else
1518       return true;
1519
1520   case Instruction::Alloca:
1521     // FunctionLowering has the static-sized case covered.
1522     if (FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(I)))
1523       return true;
1524
1525     // Dynamic-sized alloca is not handled yet.
1526     return false;
1527
1528   case Instruction::Call:
1529     return selectCall(I);
1530
1531   case Instruction::BitCast:
1532     return selectBitCast(I);
1533
1534   case Instruction::FPToSI:
1535     return selectCast(I, ISD::FP_TO_SINT);
1536   case Instruction::ZExt:
1537     return selectCast(I, ISD::ZERO_EXTEND);
1538   case Instruction::SExt:
1539     return selectCast(I, ISD::SIGN_EXTEND);
1540   case Instruction::Trunc:
1541     return selectCast(I, ISD::TRUNCATE);
1542   case Instruction::SIToFP:
1543     return selectCast(I, ISD::SINT_TO_FP);
1544
1545   case Instruction::IntToPtr: // Deliberate fall-through.
1546   case Instruction::PtrToInt: {
1547     EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
1548     EVT DstVT = TLI.getValueType(I->getType());
1549     if (DstVT.bitsGT(SrcVT))
1550       return selectCast(I, ISD::ZERO_EXTEND);
1551     if (DstVT.bitsLT(SrcVT))
1552       return selectCast(I, ISD::TRUNCATE);
1553     unsigned Reg = getRegForValue(I->getOperand(0));
1554     if (!Reg)
1555       return false;
1556     updateValueMap(I, Reg);
1557     return true;
1558   }
1559
1560   case Instruction::ExtractValue:
1561     return selectExtractValue(I);
1562
1563   case Instruction::PHI:
1564     llvm_unreachable("FastISel shouldn't visit PHI nodes!");
1565
1566   default:
1567     // Unhandled instruction. Halt "fast" selection and bail.
1568     return false;
1569   }
1570 }
1571
1572 FastISel::FastISel(FunctionLoweringInfo &FuncInfo,
1573                    const TargetLibraryInfo *LibInfo,
1574                    bool SkipTargetIndependentISel)
1575     : FuncInfo(FuncInfo), MF(FuncInfo.MF), MRI(FuncInfo.MF->getRegInfo()),
1576       MFI(*FuncInfo.MF->getFrameInfo()), MCP(*FuncInfo.MF->getConstantPool()),
1577       TM(FuncInfo.MF->getTarget()), DL(*TM.getSubtargetImpl()->getDataLayout()),
1578       TII(*TM.getSubtargetImpl()->getInstrInfo()),
1579       TLI(*TM.getSubtargetImpl()->getTargetLowering()),
1580       TRI(*TM.getSubtargetImpl()->getRegisterInfo()), LibInfo(LibInfo),
1581       SkipTargetIndependentISel(SkipTargetIndependentISel) {}
1582
1583 FastISel::~FastISel() {}
1584
1585 bool FastISel::fastLowerArguments() { return false; }
1586
1587 bool FastISel::fastLowerCall(CallLoweringInfo & /*CLI*/) { return false; }
1588
1589 bool FastISel::fastLowerIntrinsicCall(const IntrinsicInst * /*II*/) {
1590   return false;
1591 }
1592
1593 unsigned FastISel::fastEmit_(MVT, MVT, unsigned) { return 0; }
1594
1595 unsigned FastISel::fastEmit_r(MVT, MVT, unsigned, unsigned /*Op0*/,
1596                               bool /*Op0IsKill*/) {
1597   return 0;
1598 }
1599
1600 unsigned FastISel::fastEmit_rr(MVT, MVT, unsigned, unsigned /*Op0*/,
1601                                bool /*Op0IsKill*/, unsigned /*Op1*/,
1602                                bool /*Op1IsKill*/) {
1603   return 0;
1604 }
1605
1606 unsigned FastISel::fastEmit_i(MVT, MVT, unsigned, uint64_t /*Imm*/) {
1607   return 0;
1608 }
1609
1610 unsigned FastISel::fastEmit_f(MVT, MVT, unsigned,
1611                               const ConstantFP * /*FPImm*/) {
1612   return 0;
1613 }
1614
1615 unsigned FastISel::fastEmit_ri(MVT, MVT, unsigned, unsigned /*Op0*/,
1616                                bool /*Op0IsKill*/, uint64_t /*Imm*/) {
1617   return 0;
1618 }
1619
1620 unsigned FastISel::fastEmit_rf(MVT, MVT, unsigned, unsigned /*Op0*/,
1621                                bool /*Op0IsKill*/,
1622                                const ConstantFP * /*FPImm*/) {
1623   return 0;
1624 }
1625
1626 unsigned FastISel::fastEmit_rri(MVT, MVT, unsigned, unsigned /*Op0*/,
1627                                 bool /*Op0IsKill*/, unsigned /*Op1*/,
1628                                 bool /*Op1IsKill*/, uint64_t /*Imm*/) {
1629   return 0;
1630 }
1631
1632 /// This method is a wrapper of fastEmit_ri. It first tries to emit an
1633 /// instruction with an immediate operand using fastEmit_ri.
1634 /// If that fails, it materializes the immediate into a register and try
1635 /// fastEmit_rr instead.
1636 unsigned FastISel::fastEmit_ri_(MVT VT, unsigned Opcode, unsigned Op0,
1637                                 bool Op0IsKill, uint64_t Imm, MVT ImmType) {
1638   // If this is a multiply by a power of two, emit this as a shift left.
1639   if (Opcode == ISD::MUL && isPowerOf2_64(Imm)) {
1640     Opcode = ISD::SHL;
1641     Imm = Log2_64(Imm);
1642   } else if (Opcode == ISD::UDIV && isPowerOf2_64(Imm)) {
1643     // div x, 8 -> srl x, 3
1644     Opcode = ISD::SRL;
1645     Imm = Log2_64(Imm);
1646   }
1647
1648   // Horrible hack (to be removed), check to make sure shift amounts are
1649   // in-range.
1650   if ((Opcode == ISD::SHL || Opcode == ISD::SRA || Opcode == ISD::SRL) &&
1651       Imm >= VT.getSizeInBits())
1652     return 0;
1653
1654   // First check if immediate type is legal. If not, we can't use the ri form.
1655   unsigned ResultReg = fastEmit_ri(VT, VT, Opcode, Op0, Op0IsKill, Imm);
1656   if (ResultReg)
1657     return ResultReg;
1658   unsigned MaterialReg = fastEmit_i(ImmType, ImmType, ISD::Constant, Imm);
1659   if (!MaterialReg) {
1660     // This is a bit ugly/slow, but failing here means falling out of
1661     // fast-isel, which would be very slow.
1662     IntegerType *ITy =
1663         IntegerType::get(FuncInfo.Fn->getContext(), VT.getSizeInBits());
1664     MaterialReg = getRegForValue(ConstantInt::get(ITy, Imm));
1665     if (!MaterialReg)
1666       return 0;
1667   }
1668   return fastEmit_rr(VT, VT, Opcode, Op0, Op0IsKill, MaterialReg,
1669                      /*IsKill=*/true);
1670 }
1671
1672 unsigned FastISel::createResultReg(const TargetRegisterClass *RC) {
1673   return MRI.createVirtualRegister(RC);
1674 }
1675
1676 unsigned FastISel::constrainOperandRegClass(const MCInstrDesc &II, unsigned Op,
1677                                             unsigned OpNum) {
1678   if (TargetRegisterInfo::isVirtualRegister(Op)) {
1679     const TargetRegisterClass *RegClass =
1680         TII.getRegClass(II, OpNum, &TRI, *FuncInfo.MF);
1681     if (!MRI.constrainRegClass(Op, RegClass)) {
1682       // If it's not legal to COPY between the register classes, something
1683       // has gone very wrong before we got here.
1684       unsigned NewOp = createResultReg(RegClass);
1685       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1686               TII.get(TargetOpcode::COPY), NewOp).addReg(Op);
1687       return NewOp;
1688     }
1689   }
1690   return Op;
1691 }
1692
1693 unsigned FastISel::fastEmitInst_(unsigned MachineInstOpcode,
1694                                  const TargetRegisterClass *RC) {
1695   unsigned ResultReg = createResultReg(RC);
1696   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1697
1698   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg);
1699   return ResultReg;
1700 }
1701
1702 unsigned FastISel::fastEmitInst_r(unsigned MachineInstOpcode,
1703                                   const TargetRegisterClass *RC, unsigned Op0,
1704                                   bool Op0IsKill) {
1705   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1706
1707   unsigned ResultReg = createResultReg(RC);
1708   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1709
1710   if (II.getNumDefs() >= 1)
1711     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1712         .addReg(Op0, getKillRegState(Op0IsKill));
1713   else {
1714     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1715         .addReg(Op0, getKillRegState(Op0IsKill));
1716     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1717             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1718   }
1719
1720   return ResultReg;
1721 }
1722
1723 unsigned FastISel::fastEmitInst_rr(unsigned MachineInstOpcode,
1724                                    const TargetRegisterClass *RC, unsigned Op0,
1725                                    bool Op0IsKill, unsigned Op1,
1726                                    bool Op1IsKill) {
1727   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1728
1729   unsigned ResultReg = createResultReg(RC);
1730   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1731   Op1 = constrainOperandRegClass(II, Op1, II.getNumDefs() + 1);
1732
1733   if (II.getNumDefs() >= 1)
1734     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1735         .addReg(Op0, getKillRegState(Op0IsKill))
1736         .addReg(Op1, getKillRegState(Op1IsKill));
1737   else {
1738     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1739         .addReg(Op0, getKillRegState(Op0IsKill))
1740         .addReg(Op1, getKillRegState(Op1IsKill));
1741     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1742             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1743   }
1744   return ResultReg;
1745 }
1746
1747 unsigned FastISel::fastEmitInst_rrr(unsigned MachineInstOpcode,
1748                                     const TargetRegisterClass *RC, unsigned Op0,
1749                                     bool Op0IsKill, unsigned Op1,
1750                                     bool Op1IsKill, unsigned Op2,
1751                                     bool Op2IsKill) {
1752   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1753
1754   unsigned ResultReg = createResultReg(RC);
1755   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1756   Op1 = constrainOperandRegClass(II, Op1, II.getNumDefs() + 1);
1757   Op2 = constrainOperandRegClass(II, Op2, II.getNumDefs() + 2);
1758
1759   if (II.getNumDefs() >= 1)
1760     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1761         .addReg(Op0, getKillRegState(Op0IsKill))
1762         .addReg(Op1, getKillRegState(Op1IsKill))
1763         .addReg(Op2, getKillRegState(Op2IsKill));
1764   else {
1765     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1766         .addReg(Op0, getKillRegState(Op0IsKill))
1767         .addReg(Op1, getKillRegState(Op1IsKill))
1768         .addReg(Op2, getKillRegState(Op2IsKill));
1769     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1770             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1771   }
1772   return ResultReg;
1773 }
1774
1775 unsigned FastISel::fastEmitInst_ri(unsigned MachineInstOpcode,
1776                                    const TargetRegisterClass *RC, unsigned Op0,
1777                                    bool Op0IsKill, uint64_t Imm) {
1778   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1779
1780   unsigned ResultReg = createResultReg(RC);
1781   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1782
1783   if (II.getNumDefs() >= 1)
1784     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1785         .addReg(Op0, getKillRegState(Op0IsKill))
1786         .addImm(Imm);
1787   else {
1788     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1789         .addReg(Op0, getKillRegState(Op0IsKill))
1790         .addImm(Imm);
1791     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1792             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1793   }
1794   return ResultReg;
1795 }
1796
1797 unsigned FastISel::fastEmitInst_rii(unsigned MachineInstOpcode,
1798                                     const TargetRegisterClass *RC, unsigned Op0,
1799                                     bool Op0IsKill, uint64_t Imm1,
1800                                     uint64_t Imm2) {
1801   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1802
1803   unsigned ResultReg = createResultReg(RC);
1804   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1805
1806   if (II.getNumDefs() >= 1)
1807     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1808         .addReg(Op0, getKillRegState(Op0IsKill))
1809         .addImm(Imm1)
1810         .addImm(Imm2);
1811   else {
1812     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1813         .addReg(Op0, getKillRegState(Op0IsKill))
1814         .addImm(Imm1)
1815         .addImm(Imm2);
1816     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1817             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1818   }
1819   return ResultReg;
1820 }
1821
1822 unsigned FastISel::fastEmitInst_rf(unsigned MachineInstOpcode,
1823                                    const TargetRegisterClass *RC, unsigned Op0,
1824                                    bool Op0IsKill, const ConstantFP *FPImm) {
1825   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1826
1827   unsigned ResultReg = createResultReg(RC);
1828   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1829
1830   if (II.getNumDefs() >= 1)
1831     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1832         .addReg(Op0, getKillRegState(Op0IsKill))
1833         .addFPImm(FPImm);
1834   else {
1835     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1836         .addReg(Op0, getKillRegState(Op0IsKill))
1837         .addFPImm(FPImm);
1838     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1839             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1840   }
1841   return ResultReg;
1842 }
1843
1844 unsigned FastISel::fastEmitInst_rri(unsigned MachineInstOpcode,
1845                                     const TargetRegisterClass *RC, unsigned Op0,
1846                                     bool Op0IsKill, unsigned Op1,
1847                                     bool Op1IsKill, uint64_t Imm) {
1848   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1849
1850   unsigned ResultReg = createResultReg(RC);
1851   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1852   Op1 = constrainOperandRegClass(II, Op1, II.getNumDefs() + 1);
1853
1854   if (II.getNumDefs() >= 1)
1855     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1856         .addReg(Op0, getKillRegState(Op0IsKill))
1857         .addReg(Op1, getKillRegState(Op1IsKill))
1858         .addImm(Imm);
1859   else {
1860     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1861         .addReg(Op0, getKillRegState(Op0IsKill))
1862         .addReg(Op1, getKillRegState(Op1IsKill))
1863         .addImm(Imm);
1864     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1865             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1866   }
1867   return ResultReg;
1868 }
1869
1870 unsigned FastISel::fastEmitInst_rrii(unsigned MachineInstOpcode,
1871                                      const TargetRegisterClass *RC,
1872                                      unsigned Op0, bool Op0IsKill, unsigned Op1,
1873                                      bool Op1IsKill, uint64_t Imm1,
1874                                      uint64_t Imm2) {
1875   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1876
1877   unsigned ResultReg = createResultReg(RC);
1878   Op0 = constrainOperandRegClass(II, Op0, II.getNumDefs());
1879   Op1 = constrainOperandRegClass(II, Op1, II.getNumDefs() + 1);
1880
1881   if (II.getNumDefs() >= 1)
1882     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1883         .addReg(Op0, getKillRegState(Op0IsKill))
1884         .addReg(Op1, getKillRegState(Op1IsKill))
1885         .addImm(Imm1)
1886         .addImm(Imm2);
1887   else {
1888     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II)
1889         .addReg(Op0, getKillRegState(Op0IsKill))
1890         .addReg(Op1, getKillRegState(Op1IsKill))
1891         .addImm(Imm1)
1892         .addImm(Imm2);
1893     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1894             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1895   }
1896   return ResultReg;
1897 }
1898
1899 unsigned FastISel::fastEmitInst_i(unsigned MachineInstOpcode,
1900                                   const TargetRegisterClass *RC, uint64_t Imm) {
1901   unsigned ResultReg = createResultReg(RC);
1902   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1903
1904   if (II.getNumDefs() >= 1)
1905     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1906         .addImm(Imm);
1907   else {
1908     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II).addImm(Imm);
1909     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1910             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1911   }
1912   return ResultReg;
1913 }
1914
1915 unsigned FastISel::fastEmitInst_ii(unsigned MachineInstOpcode,
1916                                    const TargetRegisterClass *RC, uint64_t Imm1,
1917                                    uint64_t Imm2) {
1918   unsigned ResultReg = createResultReg(RC);
1919   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1920
1921   if (II.getNumDefs() >= 1)
1922     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II, ResultReg)
1923         .addImm(Imm1)
1924         .addImm(Imm2);
1925   else {
1926     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, II).addImm(Imm1)
1927         .addImm(Imm2);
1928     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc,
1929             TII.get(TargetOpcode::COPY), ResultReg).addReg(II.ImplicitDefs[0]);
1930   }
1931   return ResultReg;
1932 }
1933
1934 unsigned FastISel::fastEmitInst_extractsubreg(MVT RetVT, unsigned Op0,
1935                                               bool Op0IsKill, uint32_t Idx) {
1936   unsigned ResultReg = createResultReg(TLI.getRegClassFor(RetVT));
1937   assert(TargetRegisterInfo::isVirtualRegister(Op0) &&
1938          "Cannot yet extract from physregs");
1939   const TargetRegisterClass *RC = MRI.getRegClass(Op0);
1940   MRI.constrainRegClass(Op0, TRI.getSubClassWithSubReg(RC, Idx));
1941   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(TargetOpcode::COPY),
1942           ResultReg).addReg(Op0, getKillRegState(Op0IsKill), Idx);
1943   return ResultReg;
1944 }
1945
1946 /// Emit MachineInstrs to compute the value of Op with all but the least
1947 /// significant bit set to zero.
1948 unsigned FastISel::fastEmitZExtFromI1(MVT VT, unsigned Op0, bool Op0IsKill) {
1949   return fastEmit_ri(VT, VT, ISD::AND, Op0, Op0IsKill, 1);
1950 }
1951
1952 /// HandlePHINodesInSuccessorBlocks - Handle PHI nodes in successor blocks.
1953 /// Emit code to ensure constants are copied into registers when needed.
1954 /// Remember the virtual registers that need to be added to the Machine PHI
1955 /// nodes as input.  We cannot just directly add them, because expansion
1956 /// might result in multiple MBB's for one BB.  As such, the start of the
1957 /// BB might correspond to a different MBB than the end.
1958 bool FastISel::handlePHINodesInSuccessorBlocks(const BasicBlock *LLVMBB) {
1959   const TerminatorInst *TI = LLVMBB->getTerminator();
1960
1961   SmallPtrSet<MachineBasicBlock *, 4> SuccsHandled;
1962   FuncInfo.OrigNumPHINodesToUpdate = FuncInfo.PHINodesToUpdate.size();
1963
1964   // Check successor nodes' PHI nodes that expect a constant to be available
1965   // from this block.
1966   for (unsigned succ = 0, e = TI->getNumSuccessors(); succ != e; ++succ) {
1967     const BasicBlock *SuccBB = TI->getSuccessor(succ);
1968     if (!isa<PHINode>(SuccBB->begin()))
1969       continue;
1970     MachineBasicBlock *SuccMBB = FuncInfo.MBBMap[SuccBB];
1971
1972     // If this terminator has multiple identical successors (common for
1973     // switches), only handle each succ once.
1974     if (!SuccsHandled.insert(SuccMBB))
1975       continue;
1976
1977     MachineBasicBlock::iterator MBBI = SuccMBB->begin();
1978
1979     // At this point we know that there is a 1-1 correspondence between LLVM PHI
1980     // nodes and Machine PHI nodes, but the incoming operands have not been
1981     // emitted yet.
1982     for (BasicBlock::const_iterator I = SuccBB->begin();
1983          const auto *PN = dyn_cast<PHINode>(I); ++I) {
1984
1985       // Ignore dead phi's.
1986       if (PN->use_empty())
1987         continue;
1988
1989       // Only handle legal types. Two interesting things to note here. First,
1990       // by bailing out early, we may leave behind some dead instructions,
1991       // since SelectionDAG's HandlePHINodesInSuccessorBlocks will insert its
1992       // own moves. Second, this check is necessary because FastISel doesn't
1993       // use CreateRegs to create registers, so it always creates
1994       // exactly one register for each non-void instruction.
1995       EVT VT = TLI.getValueType(PN->getType(), /*AllowUnknown=*/true);
1996       if (VT == MVT::Other || !TLI.isTypeLegal(VT)) {
1997         // Handle integer promotions, though, because they're common and easy.
1998         if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
1999           VT = TLI.getTypeToTransformTo(LLVMBB->getContext(), VT);
2000         else {
2001           FuncInfo.PHINodesToUpdate.resize(FuncInfo.OrigNumPHINodesToUpdate);
2002           return false;
2003         }
2004       }
2005
2006       const Value *PHIOp = PN->getIncomingValueForBlock(LLVMBB);
2007
2008       // Set the DebugLoc for the copy. Prefer the location of the operand
2009       // if there is one; use the location of the PHI otherwise.
2010       DbgLoc = PN->getDebugLoc();
2011       if (const auto *Inst = dyn_cast<Instruction>(PHIOp))
2012         DbgLoc = Inst->getDebugLoc();
2013
2014       unsigned Reg = getRegForValue(PHIOp);
2015       if (!Reg) {
2016         FuncInfo.PHINodesToUpdate.resize(FuncInfo.OrigNumPHINodesToUpdate);
2017         return false;
2018       }
2019       FuncInfo.PHINodesToUpdate.push_back(std::make_pair(MBBI++, Reg));
2020       DbgLoc = DebugLoc();
2021     }
2022   }
2023
2024   return true;
2025 }
2026
2027 bool FastISel::tryToFoldLoad(const LoadInst *LI, const Instruction *FoldInst) {
2028   assert(LI->hasOneUse() &&
2029          "tryToFoldLoad expected a LoadInst with a single use");
2030   // We know that the load has a single use, but don't know what it is.  If it
2031   // isn't one of the folded instructions, then we can't succeed here.  Handle
2032   // this by scanning the single-use users of the load until we get to FoldInst.
2033   unsigned MaxUsers = 6; // Don't scan down huge single-use chains of instrs.
2034
2035   const Instruction *TheUser = LI->user_back();
2036   while (TheUser != FoldInst && // Scan up until we find FoldInst.
2037          // Stay in the right block.
2038          TheUser->getParent() == FoldInst->getParent() &&
2039          --MaxUsers) { // Don't scan too far.
2040     // If there are multiple or no uses of this instruction, then bail out.
2041     if (!TheUser->hasOneUse())
2042       return false;
2043
2044     TheUser = TheUser->user_back();
2045   }
2046
2047   // If we didn't find the fold instruction, then we failed to collapse the
2048   // sequence.
2049   if (TheUser != FoldInst)
2050     return false;
2051
2052   // Don't try to fold volatile loads.  Target has to deal with alignment
2053   // constraints.
2054   if (LI->isVolatile())
2055     return false;
2056
2057   // Figure out which vreg this is going into.  If there is no assigned vreg yet
2058   // then there actually was no reference to it.  Perhaps the load is referenced
2059   // by a dead instruction.
2060   unsigned LoadReg = getRegForValue(LI);
2061   if (!LoadReg)
2062     return false;
2063
2064   // We can't fold if this vreg has no uses or more than one use.  Multiple uses
2065   // may mean that the instruction got lowered to multiple MIs, or the use of
2066   // the loaded value ended up being multiple operands of the result.
2067   if (!MRI.hasOneUse(LoadReg))
2068     return false;
2069
2070   MachineRegisterInfo::reg_iterator RI = MRI.reg_begin(LoadReg);
2071   MachineInstr *User = RI->getParent();
2072
2073   // Set the insertion point properly.  Folding the load can cause generation of
2074   // other random instructions (like sign extends) for addressing modes; make
2075   // sure they get inserted in a logical place before the new instruction.
2076   FuncInfo.InsertPt = User;
2077   FuncInfo.MBB = User->getParent();
2078
2079   // Ask the target to try folding the load.
2080   return tryToFoldLoadIntoMI(User, RI.getOperandNo(), LI);
2081 }
2082
2083 bool FastISel::canFoldAddIntoGEP(const User *GEP, const Value *Add) {
2084   // Must be an add.
2085   if (!isa<AddOperator>(Add))
2086     return false;
2087   // Type size needs to match.
2088   if (DL.getTypeSizeInBits(GEP->getType()) !=
2089       DL.getTypeSizeInBits(Add->getType()))
2090     return false;
2091   // Must be in the same basic block.
2092   if (isa<Instruction>(Add) &&
2093       FuncInfo.MBBMap[cast<Instruction>(Add)->getParent()] != FuncInfo.MBB)
2094     return false;
2095   // Must have a constant operand.
2096   return isa<ConstantInt>(cast<AddOperator>(Add)->getOperand(1));
2097 }
2098
2099 MachineMemOperand *
2100 FastISel::createMachineMemOperandFor(const Instruction *I) const {
2101   const Value *Ptr;
2102   Type *ValTy;
2103   unsigned Alignment;
2104   unsigned Flags;
2105   bool IsVolatile;
2106
2107   if (const auto *LI = dyn_cast<LoadInst>(I)) {
2108     Alignment = LI->getAlignment();
2109     IsVolatile = LI->isVolatile();
2110     Flags = MachineMemOperand::MOLoad;
2111     Ptr = LI->getPointerOperand();
2112     ValTy = LI->getType();
2113   } else if (const auto *SI = dyn_cast<StoreInst>(I)) {
2114     Alignment = SI->getAlignment();
2115     IsVolatile = SI->isVolatile();
2116     Flags = MachineMemOperand::MOStore;
2117     Ptr = SI->getPointerOperand();
2118     ValTy = SI->getValueOperand()->getType();
2119   } else
2120     return nullptr;
2121
2122   bool IsNonTemporal = I->getMetadata("nontemporal") != nullptr;
2123   bool IsInvariant = I->getMetadata("invariant.load") != nullptr;
2124   const MDNode *Ranges = I->getMetadata(LLVMContext::MD_range);
2125
2126   AAMDNodes AAInfo;
2127   I->getAAMetadata(AAInfo);
2128
2129   if (Alignment == 0) // Ensure that codegen never sees alignment 0.
2130     Alignment = DL.getABITypeAlignment(ValTy);
2131
2132   unsigned Size =
2133       TM.getSubtargetImpl()->getDataLayout()->getTypeStoreSize(ValTy);
2134
2135   if (IsVolatile)
2136     Flags |= MachineMemOperand::MOVolatile;
2137   if (IsNonTemporal)
2138     Flags |= MachineMemOperand::MONonTemporal;
2139   if (IsInvariant)
2140     Flags |= MachineMemOperand::MOInvariant;
2141
2142   return FuncInfo.MF->getMachineMemOperand(MachinePointerInfo(Ptr), Flags, Size,
2143                                            Alignment, AAInfo, Ranges);
2144 }