Fix PR861
[oota-llvm.git] / lib / CodeGen / SelectionDAG / LegalizeDAG.cpp
1 //===-- LegalizeDAG.cpp - Implement SelectionDAG::Legalize ----------------===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file was developed by the LLVM research group and is distributed under
6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This file implements the SelectionDAG::Legalize method.
11 //
12 //===----------------------------------------------------------------------===//
13
14 #include "llvm/CodeGen/SelectionDAG.h"
15 #include "llvm/CodeGen/MachineFunction.h"
16 #include "llvm/CodeGen/MachineFrameInfo.h"
17 #include "llvm/Target/TargetLowering.h"
18 #include "llvm/Target/TargetData.h"
19 #include "llvm/Target/TargetOptions.h"
20 #include "llvm/CallingConv.h"
21 #include "llvm/Constants.h"
22 #include "llvm/Support/MathExtras.h"
23 #include "llvm/Support/CommandLine.h"
24 #include "llvm/Support/Visibility.h"
25 #include "llvm/ADT/SmallVector.h"
26 #include <iostream>
27 #include <map>
28 using namespace llvm;
29
30 #ifndef NDEBUG
31 static cl::opt<bool>
32 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
33                  cl::desc("Pop up a window to show dags before legalize"));
34 #else
35 static const bool ViewLegalizeDAGs = 0;
36 #endif
37
38 //===----------------------------------------------------------------------===//
39 /// SelectionDAGLegalize - This takes an arbitrary SelectionDAG as input and
40 /// hacks on it until the target machine can handle it.  This involves
41 /// eliminating value sizes the machine cannot handle (promoting small sizes to
42 /// large sizes or splitting up large values into small values) as well as
43 /// eliminating operations the machine cannot handle.
44 ///
45 /// This code also does a small amount of optimization and recognition of idioms
46 /// as part of its processing.  For example, if a target does not support a
47 /// 'setcc' instruction efficiently, but does support 'brcc' instruction, this
48 /// will attempt merge setcc and brc instructions into brcc's.
49 ///
50 namespace {
51 class VISIBILITY_HIDDEN SelectionDAGLegalize {
52   TargetLowering &TLI;
53   SelectionDAG &DAG;
54
55   // Libcall insertion helpers.
56   
57   /// LastCALLSEQ_END - This keeps track of the CALLSEQ_END node that has been
58   /// legalized.  We use this to ensure that calls are properly serialized
59   /// against each other, including inserted libcalls.
60   SDOperand LastCALLSEQ_END;
61   
62   /// IsLegalizingCall - This member is used *only* for purposes of providing
63   /// helpful assertions that a libcall isn't created while another call is 
64   /// being legalized (which could lead to non-serialized call sequences).
65   bool IsLegalizingCall;
66   
67   enum LegalizeAction {
68     Legal,      // The target natively supports this operation.
69     Promote,    // This operation should be executed in a larger type.
70     Expand      // Try to expand this to other ops, otherwise use a libcall.
71   };
72   
73   /// ValueTypeActions - This is a bitvector that contains two bits for each
74   /// value type, where the two bits correspond to the LegalizeAction enum.
75   /// This can be queried with "getTypeAction(VT)".
76   TargetLowering::ValueTypeActionImpl ValueTypeActions;
77
78   /// LegalizedNodes - For nodes that are of legal width, and that have more
79   /// than one use, this map indicates what regularized operand to use.  This
80   /// allows us to avoid legalizing the same thing more than once.
81   std::map<SDOperand, SDOperand> LegalizedNodes;
82
83   /// PromotedNodes - For nodes that are below legal width, and that have more
84   /// than one use, this map indicates what promoted value to use.  This allows
85   /// us to avoid promoting the same thing more than once.
86   std::map<SDOperand, SDOperand> PromotedNodes;
87
88   /// ExpandedNodes - For nodes that need to be expanded this map indicates
89   /// which which operands are the expanded version of the input.  This allows
90   /// us to avoid expanding the same node more than once.
91   std::map<SDOperand, std::pair<SDOperand, SDOperand> > ExpandedNodes;
92
93   /// SplitNodes - For vector nodes that need to be split, this map indicates
94   /// which which operands are the split version of the input.  This allows us
95   /// to avoid splitting the same node more than once.
96   std::map<SDOperand, std::pair<SDOperand, SDOperand> > SplitNodes;
97   
98   /// PackedNodes - For nodes that need to be packed from MVT::Vector types to
99   /// concrete packed types, this contains the mapping of ones we have already
100   /// processed to the result.
101   std::map<SDOperand, SDOperand> PackedNodes;
102   
103   void AddLegalizedOperand(SDOperand From, SDOperand To) {
104     LegalizedNodes.insert(std::make_pair(From, To));
105     // If someone requests legalization of the new node, return itself.
106     if (From != To)
107       LegalizedNodes.insert(std::make_pair(To, To));
108   }
109   void AddPromotedOperand(SDOperand From, SDOperand To) {
110     bool isNew = PromotedNodes.insert(std::make_pair(From, To)).second;
111     assert(isNew && "Got into the map somehow?");
112     // If someone requests legalization of the new node, return itself.
113     LegalizedNodes.insert(std::make_pair(To, To));
114   }
115
116 public:
117
118   SelectionDAGLegalize(SelectionDAG &DAG);
119
120   /// getTypeAction - Return how we should legalize values of this type, either
121   /// it is already legal or we need to expand it into multiple registers of
122   /// smaller integer type, or we need to promote it to a larger type.
123   LegalizeAction getTypeAction(MVT::ValueType VT) const {
124     return (LegalizeAction)ValueTypeActions.getTypeAction(VT);
125   }
126
127   /// isTypeLegal - Return true if this type is legal on this target.
128   ///
129   bool isTypeLegal(MVT::ValueType VT) const {
130     return getTypeAction(VT) == Legal;
131   }
132
133   void LegalizeDAG();
134
135 private:
136   /// HandleOp - Legalize, Promote, Expand or Pack the specified operand as
137   /// appropriate for its type.
138   void HandleOp(SDOperand Op);
139     
140   /// LegalizeOp - We know that the specified value has a legal type.
141   /// Recursively ensure that the operands have legal types, then return the
142   /// result.
143   SDOperand LegalizeOp(SDOperand O);
144   
145   /// PromoteOp - Given an operation that produces a value in an invalid type,
146   /// promote it to compute the value into a larger type.  The produced value
147   /// will have the correct bits for the low portion of the register, but no
148   /// guarantee is made about the top bits: it may be zero, sign-extended, or
149   /// garbage.
150   SDOperand PromoteOp(SDOperand O);
151
152   /// ExpandOp - Expand the specified SDOperand into its two component pieces
153   /// Lo&Hi.  Note that the Op MUST be an expanded type.  As a result of this,
154   /// the LegalizeNodes map is filled in for any results that are not expanded,
155   /// the ExpandedNodes map is filled in for any results that are expanded, and
156   /// the Lo/Hi values are returned.   This applies to integer types and Vector
157   /// types.
158   void ExpandOp(SDOperand O, SDOperand &Lo, SDOperand &Hi);
159
160   /// SplitVectorOp - Given an operand of MVT::Vector type, break it down into
161   /// two smaller values of MVT::Vector type.
162   void SplitVectorOp(SDOperand O, SDOperand &Lo, SDOperand &Hi);
163   
164   /// PackVectorOp - Given an operand of MVT::Vector type, convert it into the
165   /// equivalent operation that returns a packed value (e.g. MVT::V4F32).  When
166   /// this is called, we know that PackedVT is the right type for the result and
167   /// we know that this type is legal for the target.
168   SDOperand PackVectorOp(SDOperand O, MVT::ValueType PackedVT);
169   
170   /// isShuffleLegal - Return true if a vector shuffle is legal with the
171   /// specified mask and type.  Targets can specify exactly which masks they
172   /// support and the code generator is tasked with not creating illegal masks.
173   ///
174   /// Note that this will also return true for shuffles that are promoted to a
175   /// different type.
176   ///
177   /// If this is a legal shuffle, this method returns the (possibly promoted)
178   /// build_vector Mask.  If it's not a legal shuffle, it returns null.
179   SDNode *isShuffleLegal(MVT::ValueType VT, SDOperand Mask) const;
180   
181   bool LegalizeAllNodesNotLeadingTo(SDNode *N, SDNode *Dest,
182                                     std::set<SDNode*> &NodesLeadingTo);
183
184   void LegalizeSetCCOperands(SDOperand &LHS, SDOperand &RHS, SDOperand &CC);
185     
186   SDOperand CreateStackTemporary(MVT::ValueType VT);
187
188   SDOperand ExpandLibCall(const char *Name, SDNode *Node,
189                           SDOperand &Hi);
190   SDOperand ExpandIntToFP(bool isSigned, MVT::ValueType DestTy,
191                           SDOperand Source);
192
193   SDOperand ExpandBIT_CONVERT(MVT::ValueType DestVT, SDOperand SrcOp);
194   SDOperand ExpandBUILD_VECTOR(SDNode *Node);
195   SDOperand ExpandSCALAR_TO_VECTOR(SDNode *Node);
196   SDOperand ExpandLegalINT_TO_FP(bool isSigned,
197                                  SDOperand LegalOp,
198                                  MVT::ValueType DestVT);
199   SDOperand PromoteLegalINT_TO_FP(SDOperand LegalOp, MVT::ValueType DestVT,
200                                   bool isSigned);
201   SDOperand PromoteLegalFP_TO_INT(SDOperand LegalOp, MVT::ValueType DestVT,
202                                   bool isSigned);
203
204   SDOperand ExpandBSWAP(SDOperand Op);
205   SDOperand ExpandBitCount(unsigned Opc, SDOperand Op);
206   bool ExpandShift(unsigned Opc, SDOperand Op, SDOperand Amt,
207                    SDOperand &Lo, SDOperand &Hi);
208   void ExpandShiftParts(unsigned NodeOp, SDOperand Op, SDOperand Amt,
209                         SDOperand &Lo, SDOperand &Hi);
210
211   SDOperand LowerVEXTRACT_VECTOR_ELT(SDOperand Op);
212   SDOperand ExpandEXTRACT_VECTOR_ELT(SDOperand Op);
213   
214   SDOperand getIntPtrConstant(uint64_t Val) {
215     return DAG.getConstant(Val, TLI.getPointerTy());
216   }
217 };
218 }
219
220 /// isVectorShuffleLegal - Return true if a vector shuffle is legal with the
221 /// specified mask and type.  Targets can specify exactly which masks they
222 /// support and the code generator is tasked with not creating illegal masks.
223 ///
224 /// Note that this will also return true for shuffles that are promoted to a
225 /// different type.
226 SDNode *SelectionDAGLegalize::isShuffleLegal(MVT::ValueType VT, 
227                                              SDOperand Mask) const {
228   switch (TLI.getOperationAction(ISD::VECTOR_SHUFFLE, VT)) {
229   default: return 0;
230   case TargetLowering::Legal:
231   case TargetLowering::Custom:
232     break;
233   case TargetLowering::Promote: {
234     // If this is promoted to a different type, convert the shuffle mask and
235     // ask if it is legal in the promoted type!
236     MVT::ValueType NVT = TLI.getTypeToPromoteTo(ISD::VECTOR_SHUFFLE, VT);
237
238     // If we changed # elements, change the shuffle mask.
239     unsigned NumEltsGrowth =
240       MVT::getVectorNumElements(NVT) / MVT::getVectorNumElements(VT);
241     assert(NumEltsGrowth && "Cannot promote to vector type with fewer elts!");
242     if (NumEltsGrowth > 1) {
243       // Renumber the elements.
244       SmallVector<SDOperand, 8> Ops;
245       for (unsigned i = 0, e = Mask.getNumOperands(); i != e; ++i) {
246         SDOperand InOp = Mask.getOperand(i);
247         for (unsigned j = 0; j != NumEltsGrowth; ++j) {
248           if (InOp.getOpcode() == ISD::UNDEF)
249             Ops.push_back(DAG.getNode(ISD::UNDEF, MVT::i32));
250           else {
251             unsigned InEltNo = cast<ConstantSDNode>(InOp)->getValue();
252             Ops.push_back(DAG.getConstant(InEltNo*NumEltsGrowth+j, MVT::i32));
253           }
254         }
255       }
256       Mask = DAG.getNode(ISD::BUILD_VECTOR, NVT, &Ops[0], Ops.size());
257     }
258     VT = NVT;
259     break;
260   }
261   }
262   return TLI.isShuffleMaskLegal(Mask, VT) ? Mask.Val : 0;
263 }
264
265 /// getScalarizedOpcode - Return the scalar opcode that corresponds to the
266 /// specified vector opcode.
267 static unsigned getScalarizedOpcode(unsigned VecOp, MVT::ValueType VT) {
268   switch (VecOp) {
269   default: assert(0 && "Don't know how to scalarize this opcode!");
270   case ISD::VADD:  return MVT::isInteger(VT) ? ISD::ADD : ISD::FADD;
271   case ISD::VSUB:  return MVT::isInteger(VT) ? ISD::SUB : ISD::FSUB;
272   case ISD::VMUL:  return MVT::isInteger(VT) ? ISD::MUL : ISD::FMUL;
273   case ISD::VSDIV: return MVT::isInteger(VT) ? ISD::SDIV: ISD::FDIV;
274   case ISD::VUDIV: return MVT::isInteger(VT) ? ISD::UDIV: ISD::FDIV;
275   case ISD::VAND:  return MVT::isInteger(VT) ? ISD::AND : 0;
276   case ISD::VOR:   return MVT::isInteger(VT) ? ISD::OR  : 0;
277   case ISD::VXOR:  return MVT::isInteger(VT) ? ISD::XOR : 0;
278   }
279 }
280
281 SelectionDAGLegalize::SelectionDAGLegalize(SelectionDAG &dag)
282   : TLI(dag.getTargetLoweringInfo()), DAG(dag),
283     ValueTypeActions(TLI.getValueTypeActions()) {
284   assert(MVT::LAST_VALUETYPE <= 32 &&
285          "Too many value types for ValueTypeActions to hold!");
286 }
287
288 /// ComputeTopDownOrdering - Add the specified node to the Order list if it has
289 /// not been visited yet and if all of its operands have already been visited.
290 static void ComputeTopDownOrdering(SDNode *N, std::vector<SDNode*> &Order,
291                                    std::map<SDNode*, unsigned> &Visited) {
292   if (++Visited[N] != N->getNumOperands())
293     return;  // Haven't visited all operands yet
294   
295   Order.push_back(N);
296   
297   if (N->hasOneUse()) { // Tail recurse in common case.
298     ComputeTopDownOrdering(*N->use_begin(), Order, Visited);
299     return;
300   }
301   
302   // Now that we have N in, add anything that uses it if all of their operands
303   // are now done.
304   for (SDNode::use_iterator UI = N->use_begin(), E = N->use_end(); UI != E;++UI)
305     ComputeTopDownOrdering(*UI, Order, Visited);
306 }
307
308
309 void SelectionDAGLegalize::LegalizeDAG() {
310   LastCALLSEQ_END = DAG.getEntryNode();
311   IsLegalizingCall = false;
312   
313   // The legalize process is inherently a bottom-up recursive process (users
314   // legalize their uses before themselves).  Given infinite stack space, we
315   // could just start legalizing on the root and traverse the whole graph.  In
316   // practice however, this causes us to run out of stack space on large basic
317   // blocks.  To avoid this problem, compute an ordering of the nodes where each
318   // node is only legalized after all of its operands are legalized.
319   std::map<SDNode*, unsigned> Visited;
320   std::vector<SDNode*> Order;
321   
322   // Compute ordering from all of the leaves in the graphs, those (like the
323   // entry node) that have no operands.
324   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
325        E = DAG.allnodes_end(); I != E; ++I) {
326     if (I->getNumOperands() == 0) {
327       Visited[I] = 0 - 1U;
328       ComputeTopDownOrdering(I, Order, Visited);
329     }
330   }
331   
332   assert(Order.size() == Visited.size() &&
333          Order.size() == 
334             (unsigned)std::distance(DAG.allnodes_begin(), DAG.allnodes_end()) &&
335          "Error: DAG is cyclic!");
336   Visited.clear();
337   
338   for (unsigned i = 0, e = Order.size(); i != e; ++i)
339     HandleOp(SDOperand(Order[i], 0));
340
341   // Finally, it's possible the root changed.  Get the new root.
342   SDOperand OldRoot = DAG.getRoot();
343   assert(LegalizedNodes.count(OldRoot) && "Root didn't get legalized?");
344   DAG.setRoot(LegalizedNodes[OldRoot]);
345
346   ExpandedNodes.clear();
347   LegalizedNodes.clear();
348   PromotedNodes.clear();
349   SplitNodes.clear();
350   PackedNodes.clear();
351
352   // Remove dead nodes now.
353   DAG.RemoveDeadNodes();
354 }
355
356
357 /// FindCallEndFromCallStart - Given a chained node that is part of a call
358 /// sequence, find the CALLSEQ_END node that terminates the call sequence.
359 static SDNode *FindCallEndFromCallStart(SDNode *Node) {
360   if (Node->getOpcode() == ISD::CALLSEQ_END)
361     return Node;
362   if (Node->use_empty())
363     return 0;   // No CallSeqEnd
364   
365   // The chain is usually at the end.
366   SDOperand TheChain(Node, Node->getNumValues()-1);
367   if (TheChain.getValueType() != MVT::Other) {
368     // Sometimes it's at the beginning.
369     TheChain = SDOperand(Node, 0);
370     if (TheChain.getValueType() != MVT::Other) {
371       // Otherwise, hunt for it.
372       for (unsigned i = 1, e = Node->getNumValues(); i != e; ++i)
373         if (Node->getValueType(i) == MVT::Other) {
374           TheChain = SDOperand(Node, i);
375           break;
376         }
377           
378       // Otherwise, we walked into a node without a chain.  
379       if (TheChain.getValueType() != MVT::Other)
380         return 0;
381     }
382   }
383   
384   for (SDNode::use_iterator UI = Node->use_begin(),
385        E = Node->use_end(); UI != E; ++UI) {
386     
387     // Make sure to only follow users of our token chain.
388     SDNode *User = *UI;
389     for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i)
390       if (User->getOperand(i) == TheChain)
391         if (SDNode *Result = FindCallEndFromCallStart(User))
392           return Result;
393   }
394   return 0;
395 }
396
397 /// FindCallStartFromCallEnd - Given a chained node that is part of a call 
398 /// sequence, find the CALLSEQ_START node that initiates the call sequence.
399 static SDNode *FindCallStartFromCallEnd(SDNode *Node) {
400   assert(Node && "Didn't find callseq_start for a call??");
401   if (Node->getOpcode() == ISD::CALLSEQ_START) return Node;
402   
403   assert(Node->getOperand(0).getValueType() == MVT::Other &&
404          "Node doesn't have a token chain argument!");
405   return FindCallStartFromCallEnd(Node->getOperand(0).Val);
406 }
407
408 /// LegalizeAllNodesNotLeadingTo - Recursively walk the uses of N, looking to
409 /// see if any uses can reach Dest.  If no dest operands can get to dest, 
410 /// legalize them, legalize ourself, and return false, otherwise, return true.
411 ///
412 /// Keep track of the nodes we fine that actually do lead to Dest in
413 /// NodesLeadingTo.  This avoids retraversing them exponential number of times.
414 ///
415 bool SelectionDAGLegalize::LegalizeAllNodesNotLeadingTo(SDNode *N, SDNode *Dest,
416                                             std::set<SDNode*> &NodesLeadingTo) {
417   if (N == Dest) return true;  // N certainly leads to Dest :)
418   
419   // If we've already processed this node and it does lead to Dest, there is no
420   // need to reprocess it.
421   if (NodesLeadingTo.count(N)) return true;
422   
423   // If the first result of this node has been already legalized, then it cannot
424   // reach N.
425   switch (getTypeAction(N->getValueType(0))) {
426   case Legal: 
427     if (LegalizedNodes.count(SDOperand(N, 0))) return false;
428     break;
429   case Promote:
430     if (PromotedNodes.count(SDOperand(N, 0))) return false;
431     break;
432   case Expand:
433     if (ExpandedNodes.count(SDOperand(N, 0))) return false;
434     break;
435   }
436   
437   // Okay, this node has not already been legalized.  Check and legalize all
438   // operands.  If none lead to Dest, then we can legalize this node.
439   bool OperandsLeadToDest = false;
440   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
441     OperandsLeadToDest |=     // If an operand leads to Dest, so do we.
442       LegalizeAllNodesNotLeadingTo(N->getOperand(i).Val, Dest, NodesLeadingTo);
443
444   if (OperandsLeadToDest) {
445     NodesLeadingTo.insert(N);
446     return true;
447   }
448
449   // Okay, this node looks safe, legalize it and return false.
450   HandleOp(SDOperand(N, 0));
451   return false;
452 }
453
454 /// HandleOp - Legalize, Promote, Expand or Pack the specified operand as
455 /// appropriate for its type.
456 void SelectionDAGLegalize::HandleOp(SDOperand Op) {
457   switch (getTypeAction(Op.getValueType())) {
458   default: assert(0 && "Bad type action!");
459   case Legal:   LegalizeOp(Op); break;
460   case Promote: PromoteOp(Op);  break;
461   case Expand:
462     if (Op.getValueType() != MVT::Vector) {
463       SDOperand X, Y;
464       ExpandOp(Op, X, Y);
465     } else {
466       SDNode *N = Op.Val;
467       unsigned NumOps = N->getNumOperands();
468       unsigned NumElements =
469         cast<ConstantSDNode>(N->getOperand(NumOps-2))->getValue();
470       MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(NumOps-1))->getVT();
471       MVT::ValueType PackedVT = getVectorType(EVT, NumElements);
472       if (PackedVT != MVT::Other && TLI.isTypeLegal(PackedVT)) {
473         // In the common case, this is a legal vector type, convert it to the
474         // packed operation and type now.
475         PackVectorOp(Op, PackedVT);
476       } else if (NumElements == 1) {
477         // Otherwise, if this is a single element vector, convert it to a
478         // scalar operation.
479         PackVectorOp(Op, EVT);
480       } else {
481         // Otherwise, this is a multiple element vector that isn't supported.
482         // Split it in half and legalize both parts.
483         SDOperand X, Y;
484         SplitVectorOp(Op, X, Y);
485       }
486     }
487     break;
488   }
489 }
490
491
492 /// LegalizeOp - We know that the specified value has a legal type.
493 /// Recursively ensure that the operands have legal types, then return the
494 /// result.
495 SDOperand SelectionDAGLegalize::LegalizeOp(SDOperand Op) {
496   assert(isTypeLegal(Op.getValueType()) &&
497          "Caller should expand or promote operands that are not legal!");
498   SDNode *Node = Op.Val;
499
500   // If this operation defines any values that cannot be represented in a
501   // register on this target, make sure to expand or promote them.
502   if (Node->getNumValues() > 1) {
503     for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i)
504       if (getTypeAction(Node->getValueType(i)) != Legal) {
505         HandleOp(Op.getValue(i));
506         assert(LegalizedNodes.count(Op) &&
507                "Handling didn't add legal operands!");
508         return LegalizedNodes[Op];
509       }
510   }
511
512   // Note that LegalizeOp may be reentered even from single-use nodes, which
513   // means that we always must cache transformed nodes.
514   std::map<SDOperand, SDOperand>::iterator I = LegalizedNodes.find(Op);
515   if (I != LegalizedNodes.end()) return I->second;
516
517   SDOperand Tmp1, Tmp2, Tmp3, Tmp4;
518   SDOperand Result = Op;
519   bool isCustom = false;
520   
521   switch (Node->getOpcode()) {
522   case ISD::FrameIndex:
523   case ISD::EntryToken:
524   case ISD::Register:
525   case ISD::BasicBlock:
526   case ISD::TargetFrameIndex:
527   case ISD::TargetJumpTable:
528   case ISD::TargetConstant:
529   case ISD::TargetConstantFP:
530   case ISD::TargetConstantPool:
531   case ISD::TargetGlobalAddress:
532   case ISD::TargetExternalSymbol:
533   case ISD::VALUETYPE:
534   case ISD::SRCVALUE:
535   case ISD::STRING:
536   case ISD::CONDCODE:
537     // Primitives must all be legal.
538     assert(TLI.isOperationLegal(Node->getValueType(0), Node->getValueType(0)) &&
539            "This must be legal!");
540     break;
541   default:
542     if (Node->getOpcode() >= ISD::BUILTIN_OP_END) {
543       // If this is a target node, legalize it by legalizing the operands then
544       // passing it through.
545       SmallVector<SDOperand, 8> Ops;
546       for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i)
547         Ops.push_back(LegalizeOp(Node->getOperand(i)));
548
549       Result = DAG.UpdateNodeOperands(Result.getValue(0), &Ops[0], Ops.size());
550
551       for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i)
552         AddLegalizedOperand(Op.getValue(i), Result.getValue(i));
553       return Result.getValue(Op.ResNo);
554     }
555     // Otherwise this is an unhandled builtin node.  splat.
556 #ifndef NDEBUG
557     std::cerr << "NODE: "; Node->dump(); std::cerr << "\n";
558 #endif
559     assert(0 && "Do not know how to legalize this operator!");
560     abort();
561   case ISD::GlobalAddress:
562   case ISD::ExternalSymbol:
563   case ISD::ConstantPool:
564   case ISD::JumpTable: // Nothing to do.
565     switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))) {
566     default: assert(0 && "This action is not supported yet!");
567     case TargetLowering::Custom:
568       Tmp1 = TLI.LowerOperation(Op, DAG);
569       if (Tmp1.Val) Result = Tmp1;
570       // FALLTHROUGH if the target doesn't want to lower this op after all.
571     case TargetLowering::Legal:
572       break;
573     }
574     break;
575   case ISD::AssertSext:
576   case ISD::AssertZext:
577     Tmp1 = LegalizeOp(Node->getOperand(0));
578     Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1));
579     break;
580   case ISD::MERGE_VALUES:
581     // Legalize eliminates MERGE_VALUES nodes.
582     Result = Node->getOperand(Op.ResNo);
583     break;
584   case ISD::CopyFromReg:
585     Tmp1 = LegalizeOp(Node->getOperand(0));
586     Result = Op.getValue(0);
587     if (Node->getNumValues() == 2) {
588       Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1));
589     } else {
590       assert(Node->getNumValues() == 3 && "Invalid copyfromreg!");
591       if (Node->getNumOperands() == 3) {
592         Tmp2 = LegalizeOp(Node->getOperand(2));
593         Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1),Tmp2);
594       } else {
595         Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1));
596       }
597       AddLegalizedOperand(Op.getValue(2), Result.getValue(2));
598     }
599     // Since CopyFromReg produces two values, make sure to remember that we
600     // legalized both of them.
601     AddLegalizedOperand(Op.getValue(0), Result);
602     AddLegalizedOperand(Op.getValue(1), Result.getValue(1));
603     return Result.getValue(Op.ResNo);
604   case ISD::UNDEF: {
605     MVT::ValueType VT = Op.getValueType();
606     switch (TLI.getOperationAction(ISD::UNDEF, VT)) {
607     default: assert(0 && "This action is not supported yet!");
608     case TargetLowering::Expand:
609       if (MVT::isInteger(VT))
610         Result = DAG.getConstant(0, VT);
611       else if (MVT::isFloatingPoint(VT))
612         Result = DAG.getConstantFP(0, VT);
613       else
614         assert(0 && "Unknown value type!");
615       break;
616     case TargetLowering::Legal:
617       break;
618     }
619     break;
620   }
621     
622   case ISD::INTRINSIC_W_CHAIN:
623   case ISD::INTRINSIC_WO_CHAIN:
624   case ISD::INTRINSIC_VOID: {
625     SmallVector<SDOperand, 8> Ops;
626     for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i)
627       Ops.push_back(LegalizeOp(Node->getOperand(i)));
628     Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
629     
630     // Allow the target to custom lower its intrinsics if it wants to.
631     if (TLI.getOperationAction(Node->getOpcode(), MVT::Other) == 
632         TargetLowering::Custom) {
633       Tmp3 = TLI.LowerOperation(Result, DAG);
634       if (Tmp3.Val) Result = Tmp3;
635     }
636
637     if (Result.Val->getNumValues() == 1) break;
638
639     // Must have return value and chain result.
640     assert(Result.Val->getNumValues() == 2 &&
641            "Cannot return more than two values!");
642
643     // Since loads produce two values, make sure to remember that we 
644     // legalized both of them.
645     AddLegalizedOperand(SDOperand(Node, 0), Result.getValue(0));
646     AddLegalizedOperand(SDOperand(Node, 1), Result.getValue(1));
647     return Result.getValue(Op.ResNo);
648   }    
649
650   case ISD::LOCATION:
651     assert(Node->getNumOperands() == 5 && "Invalid LOCATION node!");
652     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the input chain.
653     
654     switch (TLI.getOperationAction(ISD::LOCATION, MVT::Other)) {
655     case TargetLowering::Promote:
656     default: assert(0 && "This action is not supported yet!");
657     case TargetLowering::Expand: {
658       MachineDebugInfo *DebugInfo = DAG.getMachineDebugInfo();
659       bool useDEBUG_LOC = TLI.isOperationLegal(ISD::DEBUG_LOC, MVT::Other);
660       bool useDEBUG_LABEL = TLI.isOperationLegal(ISD::DEBUG_LABEL, MVT::Other);
661       
662       if (DebugInfo && (useDEBUG_LOC || useDEBUG_LABEL)) {
663         const std::string &FName =
664           cast<StringSDNode>(Node->getOperand(3))->getValue();
665         const std::string &DirName = 
666           cast<StringSDNode>(Node->getOperand(4))->getValue();
667         unsigned SrcFile = DebugInfo->RecordSource(DirName, FName);
668
669         SmallVector<SDOperand, 8> Ops;
670         Ops.push_back(Tmp1);  // chain
671         SDOperand LineOp = Node->getOperand(1);
672         SDOperand ColOp = Node->getOperand(2);
673         
674         if (useDEBUG_LOC) {
675           Ops.push_back(LineOp);  // line #
676           Ops.push_back(ColOp);  // col #
677           Ops.push_back(DAG.getConstant(SrcFile, MVT::i32));  // source file id
678           Result = DAG.getNode(ISD::DEBUG_LOC, MVT::Other, &Ops[0], Ops.size());
679         } else {
680           unsigned Line = cast<ConstantSDNode>(LineOp)->getValue();
681           unsigned Col = cast<ConstantSDNode>(ColOp)->getValue();
682           unsigned ID = DebugInfo->RecordLabel(Line, Col, SrcFile);
683           Ops.push_back(DAG.getConstant(ID, MVT::i32));
684           Result = DAG.getNode(ISD::DEBUG_LABEL, MVT::Other,&Ops[0],Ops.size());
685         }
686       } else {
687         Result = Tmp1;  // chain
688       }
689       break;
690     }
691     case TargetLowering::Legal:
692       if (Tmp1 != Node->getOperand(0) ||
693           getTypeAction(Node->getOperand(1).getValueType()) == Promote) {
694         SmallVector<SDOperand, 8> Ops;
695         Ops.push_back(Tmp1);
696         if (getTypeAction(Node->getOperand(1).getValueType()) == Legal) {
697           Ops.push_back(Node->getOperand(1));  // line # must be legal.
698           Ops.push_back(Node->getOperand(2));  // col # must be legal.
699         } else {
700           // Otherwise promote them.
701           Ops.push_back(PromoteOp(Node->getOperand(1)));
702           Ops.push_back(PromoteOp(Node->getOperand(2)));
703         }
704         Ops.push_back(Node->getOperand(3));  // filename must be legal.
705         Ops.push_back(Node->getOperand(4));  // working dir # must be legal.
706         Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
707       }
708       break;
709     }
710     break;
711     
712   case ISD::DEBUG_LOC:
713     assert(Node->getNumOperands() == 4 && "Invalid DEBUG_LOC node!");
714     switch (TLI.getOperationAction(ISD::DEBUG_LOC, MVT::Other)) {
715     default: assert(0 && "This action is not supported yet!");
716     case TargetLowering::Legal:
717       Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
718       Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the line #.
719       Tmp3 = LegalizeOp(Node->getOperand(2));  // Legalize the col #.
720       Tmp4 = LegalizeOp(Node->getOperand(3));  // Legalize the source file id.
721       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3, Tmp4);
722       break;
723     }
724     break;    
725
726   case ISD::DEBUG_LABEL:
727     assert(Node->getNumOperands() == 2 && "Invalid DEBUG_LABEL node!");
728     switch (TLI.getOperationAction(ISD::DEBUG_LABEL, MVT::Other)) {
729     default: assert(0 && "This action is not supported yet!");
730     case TargetLowering::Legal:
731       Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
732       Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the label id.
733       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
734       break;
735     }
736     break;
737
738   case ISD::Constant:
739     // We know we don't need to expand constants here, constants only have one
740     // value and we check that it is fine above.
741
742     // FIXME: Maybe we should handle things like targets that don't support full
743     // 32-bit immediates?
744     break;
745   case ISD::ConstantFP: {
746     // Spill FP immediates to the constant pool if the target cannot directly
747     // codegen them.  Targets often have some immediate values that can be
748     // efficiently generated into an FP register without a load.  We explicitly
749     // leave these constants as ConstantFP nodes for the target to deal with.
750     ConstantFPSDNode *CFP = cast<ConstantFPSDNode>(Node);
751
752     // Check to see if this FP immediate is already legal.
753     bool isLegal = false;
754     for (TargetLowering::legal_fpimm_iterator I = TLI.legal_fpimm_begin(),
755            E = TLI.legal_fpimm_end(); I != E; ++I)
756       if (CFP->isExactlyValue(*I)) {
757         isLegal = true;
758         break;
759       }
760
761     // If this is a legal constant, turn it into a TargetConstantFP node.
762     if (isLegal) {
763       Result = DAG.getTargetConstantFP(CFP->getValue(), CFP->getValueType(0));
764       break;
765     }
766
767     switch (TLI.getOperationAction(ISD::ConstantFP, CFP->getValueType(0))) {
768     default: assert(0 && "This action is not supported yet!");
769     case TargetLowering::Custom:
770       Tmp3 = TLI.LowerOperation(Result, DAG);
771       if (Tmp3.Val) {
772         Result = Tmp3;
773         break;
774       }
775       // FALLTHROUGH
776     case TargetLowering::Expand:
777       // Otherwise we need to spill the constant to memory.
778       bool Extend = false;
779
780       // If a FP immediate is precise when represented as a float and if the
781       // target can do an extending load from float to double, we put it into
782       // the constant pool as a float, even if it's is statically typed as a
783       // double.
784       MVT::ValueType VT = CFP->getValueType(0);
785       bool isDouble = VT == MVT::f64;
786       ConstantFP *LLVMC = ConstantFP::get(isDouble ? Type::DoubleTy :
787                                              Type::FloatTy, CFP->getValue());
788       if (isDouble && CFP->isExactlyValue((float)CFP->getValue()) &&
789           // Only do this if the target has a native EXTLOAD instruction from
790           // f32.
791           TLI.isOperationLegal(ISD::EXTLOAD, MVT::f32)) {
792         LLVMC = cast<ConstantFP>(ConstantExpr::getCast(LLVMC, Type::FloatTy));
793         VT = MVT::f32;
794         Extend = true;
795       }
796
797       SDOperand CPIdx = DAG.getConstantPool(LLVMC, TLI.getPointerTy());
798       if (Extend) {
799         Result = DAG.getExtLoad(ISD::EXTLOAD, MVT::f64, DAG.getEntryNode(),
800                                 CPIdx, DAG.getSrcValue(NULL), MVT::f32);
801       } else {
802         Result = DAG.getLoad(VT, DAG.getEntryNode(), CPIdx,
803                              DAG.getSrcValue(NULL));
804       }
805     }
806     break;
807   }
808   case ISD::TokenFactor:
809     if (Node->getNumOperands() == 2) {
810       Tmp1 = LegalizeOp(Node->getOperand(0));
811       Tmp2 = LegalizeOp(Node->getOperand(1));
812       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
813     } else if (Node->getNumOperands() == 3) {
814       Tmp1 = LegalizeOp(Node->getOperand(0));
815       Tmp2 = LegalizeOp(Node->getOperand(1));
816       Tmp3 = LegalizeOp(Node->getOperand(2));
817       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
818     } else {
819       SmallVector<SDOperand, 8> Ops;
820       // Legalize the operands.
821       for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i)
822         Ops.push_back(LegalizeOp(Node->getOperand(i)));
823       Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
824     }
825     break;
826     
827   case ISD::FORMAL_ARGUMENTS:
828   case ISD::CALL:
829     // The only option for this is to custom lower it.
830     Tmp3 = TLI.LowerOperation(Result.getValue(0), DAG);
831     assert(Tmp3.Val && "Target didn't custom lower this node!");
832     assert(Tmp3.Val->getNumValues() == Result.Val->getNumValues() &&
833            "Lowering call/formal_arguments produced unexpected # results!");
834     
835     // Since CALL/FORMAL_ARGUMENTS nodes produce multiple values, make sure to
836     // remember that we legalized all of them, so it doesn't get relegalized.
837     for (unsigned i = 0, e = Tmp3.Val->getNumValues(); i != e; ++i) {
838       Tmp1 = LegalizeOp(Tmp3.getValue(i));
839       if (Op.ResNo == i)
840         Tmp2 = Tmp1;
841       AddLegalizedOperand(SDOperand(Node, i), Tmp1);
842     }
843     return Tmp2;
844         
845   case ISD::BUILD_VECTOR:
846     switch (TLI.getOperationAction(ISD::BUILD_VECTOR, Node->getValueType(0))) {
847     default: assert(0 && "This action is not supported yet!");
848     case TargetLowering::Custom:
849       Tmp3 = TLI.LowerOperation(Result, DAG);
850       if (Tmp3.Val) {
851         Result = Tmp3;
852         break;
853       }
854       // FALLTHROUGH
855     case TargetLowering::Expand:
856       Result = ExpandBUILD_VECTOR(Result.Val);
857       break;
858     }
859     break;
860   case ISD::INSERT_VECTOR_ELT:
861     Tmp1 = LegalizeOp(Node->getOperand(0));  // InVec
862     Tmp2 = LegalizeOp(Node->getOperand(1));  // InVal
863     Tmp3 = LegalizeOp(Node->getOperand(2));  // InEltNo
864     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
865     
866     switch (TLI.getOperationAction(ISD::INSERT_VECTOR_ELT,
867                                    Node->getValueType(0))) {
868     default: assert(0 && "This action is not supported yet!");
869     case TargetLowering::Legal:
870       break;
871     case TargetLowering::Custom:
872       Tmp3 = TLI.LowerOperation(Result, DAG);
873       if (Tmp3.Val) {
874         Result = Tmp3;
875         break;
876       }
877       // FALLTHROUGH
878     case TargetLowering::Expand: {
879       // If the insert index is a constant, codegen this as a scalar_to_vector,
880       // then a shuffle that inserts it into the right position in the vector.
881       if (ConstantSDNode *InsertPos = dyn_cast<ConstantSDNode>(Tmp3)) {
882         SDOperand ScVec = DAG.getNode(ISD::SCALAR_TO_VECTOR, 
883                                       Tmp1.getValueType(), Tmp2);
884         
885         unsigned NumElts = MVT::getVectorNumElements(Tmp1.getValueType());
886         MVT::ValueType ShufMaskVT = MVT::getIntVectorWithNumElements(NumElts);
887         MVT::ValueType ShufMaskEltVT = MVT::getVectorBaseType(ShufMaskVT);
888         
889         // We generate a shuffle of InVec and ScVec, so the shuffle mask should
890         // be 0,1,2,3,4,5... with the appropriate element replaced with elt 0 of
891         // the RHS.
892         SmallVector<SDOperand, 8> ShufOps;
893         for (unsigned i = 0; i != NumElts; ++i) {
894           if (i != InsertPos->getValue())
895             ShufOps.push_back(DAG.getConstant(i, ShufMaskEltVT));
896           else
897             ShufOps.push_back(DAG.getConstant(NumElts, ShufMaskEltVT));
898         }
899         SDOperand ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMaskVT,
900                                          &ShufOps[0], ShufOps.size());
901         
902         Result = DAG.getNode(ISD::VECTOR_SHUFFLE, Tmp1.getValueType(),
903                              Tmp1, ScVec, ShufMask);
904         Result = LegalizeOp(Result);
905         break;
906       }
907       
908       // If the target doesn't support this, we have to spill the input vector
909       // to a temporary stack slot, update the element, then reload it.  This is
910       // badness.  We could also load the value into a vector register (either
911       // with a "move to register" or "extload into register" instruction, then
912       // permute it into place, if the idx is a constant and if the idx is
913       // supported by the target.
914       MVT::ValueType VT    = Tmp1.getValueType();
915       MVT::ValueType EltVT = Tmp2.getValueType();
916       MVT::ValueType IdxVT = Tmp3.getValueType();
917       MVT::ValueType PtrVT = TLI.getPointerTy();
918       SDOperand StackPtr = CreateStackTemporary(VT);
919       // Store the vector.
920       SDOperand Ch = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
921                                  Tmp1, StackPtr, DAG.getSrcValue(NULL));
922
923       // Truncate or zero extend offset to target pointer type.
924       unsigned CastOpc = (IdxVT > PtrVT) ? ISD::TRUNCATE : ISD::ZERO_EXTEND;
925       Tmp3 = DAG.getNode(CastOpc, PtrVT, Tmp3);
926       // Add the offset to the index.
927       unsigned EltSize = MVT::getSizeInBits(EltVT)/8;
928       Tmp3 = DAG.getNode(ISD::MUL, IdxVT, Tmp3,DAG.getConstant(EltSize, IdxVT));
929       SDOperand StackPtr2 = DAG.getNode(ISD::ADD, IdxVT, Tmp3, StackPtr);
930       // Store the scalar value.
931       Ch = DAG.getNode(ISD::STORE, MVT::Other, Ch,
932                        Tmp2, StackPtr2, DAG.getSrcValue(NULL));
933       // Load the updated vector.
934       Result = DAG.getLoad(VT, Ch, StackPtr, DAG.getSrcValue(NULL));
935       break;
936     }
937     }
938     break;
939   case ISD::SCALAR_TO_VECTOR:
940     if (!TLI.isTypeLegal(Node->getOperand(0).getValueType())) {
941       Result = LegalizeOp(ExpandSCALAR_TO_VECTOR(Node));
942       break;
943     }
944     
945     Tmp1 = LegalizeOp(Node->getOperand(0));  // InVal
946     Result = DAG.UpdateNodeOperands(Result, Tmp1);
947     switch (TLI.getOperationAction(ISD::SCALAR_TO_VECTOR,
948                                    Node->getValueType(0))) {
949     default: assert(0 && "This action is not supported yet!");
950     case TargetLowering::Legal:
951       break;
952     case TargetLowering::Custom:
953       Tmp3 = TLI.LowerOperation(Result, DAG);
954       if (Tmp3.Val) {
955         Result = Tmp3;
956         break;
957       }
958       // FALLTHROUGH
959     case TargetLowering::Expand:
960       Result = LegalizeOp(ExpandSCALAR_TO_VECTOR(Node));
961       break;
962     }
963     break;
964   case ISD::VECTOR_SHUFFLE:
965     Tmp1 = LegalizeOp(Node->getOperand(0));   // Legalize the input vectors,
966     Tmp2 = LegalizeOp(Node->getOperand(1));   // but not the shuffle mask.
967     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
968
969     // Allow targets to custom lower the SHUFFLEs they support.
970     switch (TLI.getOperationAction(ISD::VECTOR_SHUFFLE,Result.getValueType())) {
971     default: assert(0 && "Unknown operation action!");
972     case TargetLowering::Legal:
973       assert(isShuffleLegal(Result.getValueType(), Node->getOperand(2)) &&
974              "vector shuffle should not be created if not legal!");
975       break;
976     case TargetLowering::Custom:
977       Tmp3 = TLI.LowerOperation(Result, DAG);
978       if (Tmp3.Val) {
979         Result = Tmp3;
980         break;
981       }
982       // FALLTHROUGH
983     case TargetLowering::Expand: {
984       MVT::ValueType VT = Node->getValueType(0);
985       MVT::ValueType EltVT = MVT::getVectorBaseType(VT);
986       MVT::ValueType PtrVT = TLI.getPointerTy();
987       SDOperand Mask = Node->getOperand(2);
988       unsigned NumElems = Mask.getNumOperands();
989       SmallVector<SDOperand,8> Ops;
990       for (unsigned i = 0; i != NumElems; ++i) {
991         SDOperand Arg = Mask.getOperand(i);
992         if (Arg.getOpcode() == ISD::UNDEF) {
993           Ops.push_back(DAG.getNode(ISD::UNDEF, EltVT));
994         } else {
995           assert(isa<ConstantSDNode>(Arg) && "Invalid VECTOR_SHUFFLE mask!");
996           unsigned Idx = cast<ConstantSDNode>(Arg)->getValue();
997           if (Idx < NumElems)
998             Ops.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, EltVT, Tmp1,
999                                       DAG.getConstant(Idx, PtrVT)));
1000           else
1001             Ops.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, EltVT, Tmp2,
1002                                       DAG.getConstant(Idx - NumElems, PtrVT)));
1003         }
1004       }
1005       Result = DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
1006       break;
1007     }
1008     case TargetLowering::Promote: {
1009       // Change base type to a different vector type.
1010       MVT::ValueType OVT = Node->getValueType(0);
1011       MVT::ValueType NVT = TLI.getTypeToPromoteTo(Node->getOpcode(), OVT);
1012
1013       // Cast the two input vectors.
1014       Tmp1 = DAG.getNode(ISD::BIT_CONVERT, NVT, Tmp1);
1015       Tmp2 = DAG.getNode(ISD::BIT_CONVERT, NVT, Tmp2);
1016       
1017       // Convert the shuffle mask to the right # elements.
1018       Tmp3 = SDOperand(isShuffleLegal(OVT, Node->getOperand(2)), 0);
1019       assert(Tmp3.Val && "Shuffle not legal?");
1020       Result = DAG.getNode(ISD::VECTOR_SHUFFLE, NVT, Tmp1, Tmp2, Tmp3);
1021       Result = DAG.getNode(ISD::BIT_CONVERT, OVT, Result);
1022       break;
1023     }
1024     }
1025     break;
1026   
1027   case ISD::EXTRACT_VECTOR_ELT:
1028     Tmp1 = LegalizeOp(Node->getOperand(0));
1029     Tmp2 = LegalizeOp(Node->getOperand(1));
1030     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
1031     
1032     switch (TLI.getOperationAction(ISD::EXTRACT_VECTOR_ELT,
1033                                    Tmp1.getValueType())) {
1034     default: assert(0 && "This action is not supported yet!");
1035     case TargetLowering::Legal:
1036       break;
1037     case TargetLowering::Custom:
1038       Tmp3 = TLI.LowerOperation(Result, DAG);
1039       if (Tmp3.Val) {
1040         Result = Tmp3;
1041         break;
1042       }
1043       // FALLTHROUGH
1044     case TargetLowering::Expand:
1045       Result = ExpandEXTRACT_VECTOR_ELT(Result);
1046       break;
1047     }
1048     break;
1049
1050   case ISD::VEXTRACT_VECTOR_ELT: 
1051     Result = LegalizeOp(LowerVEXTRACT_VECTOR_ELT(Op));
1052     break;
1053     
1054   case ISD::CALLSEQ_START: {
1055     SDNode *CallEnd = FindCallEndFromCallStart(Node);
1056     
1057     // Recursively Legalize all of the inputs of the call end that do not lead
1058     // to this call start.  This ensures that any libcalls that need be inserted
1059     // are inserted *before* the CALLSEQ_START.
1060     {std::set<SDNode*> NodesLeadingTo;
1061     for (unsigned i = 0, e = CallEnd->getNumOperands(); i != e; ++i)
1062       LegalizeAllNodesNotLeadingTo(CallEnd->getOperand(i).Val, Node,
1063                                    NodesLeadingTo);
1064     }
1065
1066     // Now that we legalized all of the inputs (which may have inserted
1067     // libcalls) create the new CALLSEQ_START node.
1068     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1069
1070     // Merge in the last call, to ensure that this call start after the last
1071     // call ended.
1072     if (LastCALLSEQ_END.getOpcode() != ISD::EntryToken) {
1073       Tmp1 = DAG.getNode(ISD::TokenFactor, MVT::Other, Tmp1, LastCALLSEQ_END);
1074       Tmp1 = LegalizeOp(Tmp1);
1075     }
1076       
1077     // Do not try to legalize the target-specific arguments (#1+).
1078     if (Tmp1 != Node->getOperand(0)) {
1079       SmallVector<SDOperand, 8> Ops(Node->op_begin(), Node->op_end());
1080       Ops[0] = Tmp1;
1081       Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
1082     }
1083     
1084     // Remember that the CALLSEQ_START is legalized.
1085     AddLegalizedOperand(Op.getValue(0), Result);
1086     if (Node->getNumValues() == 2)    // If this has a flag result, remember it.
1087       AddLegalizedOperand(Op.getValue(1), Result.getValue(1));
1088     
1089     // Now that the callseq_start and all of the non-call nodes above this call
1090     // sequence have been legalized, legalize the call itself.  During this 
1091     // process, no libcalls can/will be inserted, guaranteeing that no calls
1092     // can overlap.
1093     assert(!IsLegalizingCall && "Inconsistent sequentialization of calls!");
1094     SDOperand InCallSEQ = LastCALLSEQ_END;
1095     // Note that we are selecting this call!
1096     LastCALLSEQ_END = SDOperand(CallEnd, 0);
1097     IsLegalizingCall = true;
1098     
1099     // Legalize the call, starting from the CALLSEQ_END.
1100     LegalizeOp(LastCALLSEQ_END);
1101     assert(!IsLegalizingCall && "CALLSEQ_END should have cleared this!");
1102     return Result;
1103   }
1104   case ISD::CALLSEQ_END:
1105     // If the CALLSEQ_START node hasn't been legalized first, legalize it.  This
1106     // will cause this node to be legalized as well as handling libcalls right.
1107     if (LastCALLSEQ_END.Val != Node) {
1108       LegalizeOp(SDOperand(FindCallStartFromCallEnd(Node), 0));
1109       std::map<SDOperand, SDOperand>::iterator I = LegalizedNodes.find(Op);
1110       assert(I != LegalizedNodes.end() &&
1111              "Legalizing the call start should have legalized this node!");
1112       return I->second;
1113     }
1114     
1115     // Otherwise, the call start has been legalized and everything is going 
1116     // according to plan.  Just legalize ourselves normally here.
1117     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1118     // Do not try to legalize the target-specific arguments (#1+), except for
1119     // an optional flag input.
1120     if (Node->getOperand(Node->getNumOperands()-1).getValueType() != MVT::Flag){
1121       if (Tmp1 != Node->getOperand(0)) {
1122         SmallVector<SDOperand, 8> Ops(Node->op_begin(), Node->op_end());
1123         Ops[0] = Tmp1;
1124         Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
1125       }
1126     } else {
1127       Tmp2 = LegalizeOp(Node->getOperand(Node->getNumOperands()-1));
1128       if (Tmp1 != Node->getOperand(0) ||
1129           Tmp2 != Node->getOperand(Node->getNumOperands()-1)) {
1130         SmallVector<SDOperand, 8> Ops(Node->op_begin(), Node->op_end());
1131         Ops[0] = Tmp1;
1132         Ops.back() = Tmp2;
1133         Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
1134       }
1135     }
1136     assert(IsLegalizingCall && "Call sequence imbalance between start/end?");
1137     // This finishes up call legalization.
1138     IsLegalizingCall = false;
1139     
1140     // If the CALLSEQ_END node has a flag, remember that we legalized it.
1141     AddLegalizedOperand(SDOperand(Node, 0), Result.getValue(0));
1142     if (Node->getNumValues() == 2)
1143       AddLegalizedOperand(SDOperand(Node, 1), Result.getValue(1));
1144     return Result.getValue(Op.ResNo);
1145   case ISD::DYNAMIC_STACKALLOC: {
1146     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1147     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the size.
1148     Tmp3 = LegalizeOp(Node->getOperand(2));  // Legalize the alignment.
1149     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
1150
1151     Tmp1 = Result.getValue(0);
1152     Tmp2 = Result.getValue(1);
1153     switch (TLI.getOperationAction(Node->getOpcode(),
1154                                    Node->getValueType(0))) {
1155     default: assert(0 && "This action is not supported yet!");
1156     case TargetLowering::Expand: {
1157       unsigned SPReg = TLI.getStackPointerRegisterToSaveRestore();
1158       assert(SPReg && "Target cannot require DYNAMIC_STACKALLOC expansion and"
1159              " not tell us which reg is the stack pointer!");
1160       SDOperand Chain = Tmp1.getOperand(0);
1161       SDOperand Size  = Tmp2.getOperand(1);
1162       SDOperand SP = DAG.getCopyFromReg(Chain, SPReg, Node->getValueType(0));
1163       Tmp1 = DAG.getNode(ISD::SUB, Node->getValueType(0), SP, Size);    // Value
1164       Tmp2 = DAG.getCopyToReg(SP.getValue(1), SPReg, Tmp1);      // Output chain
1165       Tmp1 = LegalizeOp(Tmp1);
1166       Tmp2 = LegalizeOp(Tmp2);
1167       break;
1168     }
1169     case TargetLowering::Custom:
1170       Tmp3 = TLI.LowerOperation(Tmp1, DAG);
1171       if (Tmp3.Val) {
1172         Tmp1 = LegalizeOp(Tmp3);
1173         Tmp2 = LegalizeOp(Tmp3.getValue(1));
1174       }
1175       break;
1176     case TargetLowering::Legal:
1177       break;
1178     }
1179     // Since this op produce two values, make sure to remember that we
1180     // legalized both of them.
1181     AddLegalizedOperand(SDOperand(Node, 0), Tmp1);
1182     AddLegalizedOperand(SDOperand(Node, 1), Tmp2);
1183     return Op.ResNo ? Tmp2 : Tmp1;
1184   }
1185   case ISD::INLINEASM: {
1186     SmallVector<SDOperand, 8> Ops(Node->op_begin(), Node->op_end());
1187     bool Changed = false;
1188     // Legalize all of the operands of the inline asm, in case they are nodes
1189     // that need to be expanded or something.  Note we skip the asm string and
1190     // all of the TargetConstant flags.
1191     SDOperand Op = LegalizeOp(Ops[0]);
1192     Changed = Op != Ops[0];
1193     Ops[0] = Op;
1194
1195     bool HasInFlag = Ops.back().getValueType() == MVT::Flag;
1196     for (unsigned i = 2, e = Ops.size()-HasInFlag; i < e; ) {
1197       unsigned NumVals = cast<ConstantSDNode>(Ops[i])->getValue() >> 3;
1198       for (++i; NumVals; ++i, --NumVals) {
1199         SDOperand Op = LegalizeOp(Ops[i]);
1200         if (Op != Ops[i]) {
1201           Changed = true;
1202           Ops[i] = Op;
1203         }
1204       }
1205     }
1206
1207     if (HasInFlag) {
1208       Op = LegalizeOp(Ops.back());
1209       Changed |= Op != Ops.back();
1210       Ops.back() = Op;
1211     }
1212     
1213     if (Changed)
1214       Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
1215       
1216     // INLINE asm returns a chain and flag, make sure to add both to the map.
1217     AddLegalizedOperand(SDOperand(Node, 0), Result.getValue(0));
1218     AddLegalizedOperand(SDOperand(Node, 1), Result.getValue(1));
1219     return Result.getValue(Op.ResNo);
1220   }
1221   case ISD::BR:
1222     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1223     // Ensure that libcalls are emitted before a branch.
1224     Tmp1 = DAG.getNode(ISD::TokenFactor, MVT::Other, Tmp1, LastCALLSEQ_END);
1225     Tmp1 = LegalizeOp(Tmp1);
1226     LastCALLSEQ_END = DAG.getEntryNode();
1227     
1228     Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1));
1229     break;
1230   case ISD::BRIND:
1231     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1232     // Ensure that libcalls are emitted before a branch.
1233     Tmp1 = DAG.getNode(ISD::TokenFactor, MVT::Other, Tmp1, LastCALLSEQ_END);
1234     Tmp1 = LegalizeOp(Tmp1);
1235     LastCALLSEQ_END = DAG.getEntryNode();
1236     
1237     switch (getTypeAction(Node->getOperand(1).getValueType())) {
1238     default: assert(0 && "Indirect target must be legal type (pointer)!");
1239     case Legal:
1240       Tmp2 = LegalizeOp(Node->getOperand(1)); // Legalize the condition.
1241       break;
1242     }
1243     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
1244     break;
1245   case ISD::BRCOND:
1246     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1247     // Ensure that libcalls are emitted before a return.
1248     Tmp1 = DAG.getNode(ISD::TokenFactor, MVT::Other, Tmp1, LastCALLSEQ_END);
1249     Tmp1 = LegalizeOp(Tmp1);
1250     LastCALLSEQ_END = DAG.getEntryNode();
1251
1252     switch (getTypeAction(Node->getOperand(1).getValueType())) {
1253     case Expand: assert(0 && "It's impossible to expand bools");
1254     case Legal:
1255       Tmp2 = LegalizeOp(Node->getOperand(1)); // Legalize the condition.
1256       break;
1257     case Promote:
1258       Tmp2 = PromoteOp(Node->getOperand(1));  // Promote the condition.
1259       break;
1260     }
1261
1262     // Basic block destination (Op#2) is always legal.
1263     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
1264       
1265     switch (TLI.getOperationAction(ISD::BRCOND, MVT::Other)) {  
1266     default: assert(0 && "This action is not supported yet!");
1267     case TargetLowering::Legal: break;
1268     case TargetLowering::Custom:
1269       Tmp1 = TLI.LowerOperation(Result, DAG);
1270       if (Tmp1.Val) Result = Tmp1;
1271       break;
1272     case TargetLowering::Expand:
1273       // Expand brcond's setcc into its constituent parts and create a BR_CC
1274       // Node.
1275       if (Tmp2.getOpcode() == ISD::SETCC) {
1276         Result = DAG.getNode(ISD::BR_CC, MVT::Other, Tmp1, Tmp2.getOperand(2),
1277                              Tmp2.getOperand(0), Tmp2.getOperand(1),
1278                              Node->getOperand(2));
1279       } else {
1280         // Make sure the condition is either zero or one.  It may have been
1281         // promoted from something else.
1282         unsigned NumBits = MVT::getSizeInBits(Tmp2.getValueType());
1283         if (!TLI.MaskedValueIsZero(Tmp2, (~0ULL >> (64-NumBits))^1))
1284           Tmp2 = DAG.getZeroExtendInReg(Tmp2, MVT::i1);
1285         
1286         Result = DAG.getNode(ISD::BR_CC, MVT::Other, Tmp1, 
1287                              DAG.getCondCode(ISD::SETNE), Tmp2,
1288                              DAG.getConstant(0, Tmp2.getValueType()),
1289                              Node->getOperand(2));
1290       }
1291       break;
1292     }
1293     break;
1294   case ISD::BR_CC:
1295     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1296     // Ensure that libcalls are emitted before a branch.
1297     Tmp1 = DAG.getNode(ISD::TokenFactor, MVT::Other, Tmp1, LastCALLSEQ_END);
1298     Tmp1 = LegalizeOp(Tmp1);
1299     LastCALLSEQ_END = DAG.getEntryNode();
1300     
1301     Tmp2 = Node->getOperand(2);              // LHS 
1302     Tmp3 = Node->getOperand(3);              // RHS
1303     Tmp4 = Node->getOperand(1);              // CC
1304
1305     LegalizeSetCCOperands(Tmp2, Tmp3, Tmp4);
1306     
1307     // If we didn't get both a LHS and RHS back from LegalizeSetCCOperands,
1308     // the LHS is a legal SETCC itself.  In this case, we need to compare
1309     // the result against zero to select between true and false values.
1310     if (Tmp3.Val == 0) {
1311       Tmp3 = DAG.getConstant(0, Tmp2.getValueType());
1312       Tmp4 = DAG.getCondCode(ISD::SETNE);
1313     }
1314     
1315     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp4, Tmp2, Tmp3, 
1316                                     Node->getOperand(4));
1317       
1318     switch (TLI.getOperationAction(ISD::BR_CC, Tmp3.getValueType())) {
1319     default: assert(0 && "Unexpected action for BR_CC!");
1320     case TargetLowering::Legal: break;
1321     case TargetLowering::Custom:
1322       Tmp4 = TLI.LowerOperation(Result, DAG);
1323       if (Tmp4.Val) Result = Tmp4;
1324       break;
1325     }
1326     break;
1327   case ISD::LOAD: {
1328     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1329     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the pointer.
1330
1331     MVT::ValueType VT = Node->getValueType(0);
1332     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
1333     Tmp3 = Result.getValue(0);
1334     Tmp4 = Result.getValue(1);
1335     
1336     switch (TLI.getOperationAction(Node->getOpcode(), VT)) {
1337     default: assert(0 && "This action is not supported yet!");
1338     case TargetLowering::Legal: break;
1339     case TargetLowering::Custom:
1340       Tmp1 = TLI.LowerOperation(Tmp3, DAG);
1341       if (Tmp1.Val) {
1342         Tmp3 = LegalizeOp(Tmp1);
1343         Tmp4 = LegalizeOp(Tmp1.getValue(1));
1344       }
1345       break;
1346     case TargetLowering::Promote: {
1347       // Only promote a load of vector type to another.
1348       assert(MVT::isVector(VT) && "Cannot promote this load!");
1349       // Change base type to a different vector type.
1350       MVT::ValueType NVT = TLI.getTypeToPromoteTo(Node->getOpcode(), VT);
1351
1352       Tmp1 = DAG.getLoad(NVT, Tmp1, Tmp2, Node->getOperand(2));
1353       Tmp3 = LegalizeOp(DAG.getNode(ISD::BIT_CONVERT, VT, Tmp1));
1354       Tmp4 = LegalizeOp(Tmp1.getValue(1));
1355       break;
1356     }
1357     }
1358     // Since loads produce two values, make sure to remember that we 
1359     // legalized both of them.
1360     AddLegalizedOperand(SDOperand(Node, 0), Tmp3);
1361     AddLegalizedOperand(SDOperand(Node, 1), Tmp4);
1362     return Op.ResNo ? Tmp4 : Tmp3;
1363   }
1364   case ISD::EXTLOAD:
1365   case ISD::SEXTLOAD:
1366   case ISD::ZEXTLOAD: {
1367     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1368     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the pointer.
1369
1370     MVT::ValueType SrcVT = cast<VTSDNode>(Node->getOperand(3))->getVT();
1371     switch (TLI.getOperationAction(Node->getOpcode(), SrcVT)) {
1372     default: assert(0 && "This action is not supported yet!");
1373     case TargetLowering::Promote:
1374       assert(SrcVT == MVT::i1 && "Can only promote EXTLOAD from i1 -> i8!");
1375       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2),
1376                                       DAG.getValueType(MVT::i8));
1377       Tmp1 = Result.getValue(0);
1378       Tmp2 = Result.getValue(1);
1379       break;
1380     case TargetLowering::Custom:
1381       isCustom = true;
1382       // FALLTHROUGH
1383     case TargetLowering::Legal:
1384       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2),
1385                                       Node->getOperand(3));
1386       Tmp1 = Result.getValue(0);
1387       Tmp2 = Result.getValue(1);
1388       
1389       if (isCustom) {
1390         Tmp3 = TLI.LowerOperation(Tmp3, DAG);
1391         if (Tmp3.Val) {
1392           Tmp1 = LegalizeOp(Tmp3);
1393           Tmp2 = LegalizeOp(Tmp3.getValue(1));
1394         }
1395       }
1396       break;
1397     case TargetLowering::Expand:
1398       // f64 = EXTLOAD f32 should expand to LOAD, FP_EXTEND
1399       if (SrcVT == MVT::f32 && Node->getValueType(0) == MVT::f64) {
1400         SDOperand Load = DAG.getLoad(SrcVT, Tmp1, Tmp2, Node->getOperand(2));
1401         Result = DAG.getNode(ISD::FP_EXTEND, Node->getValueType(0), Load);
1402         Tmp1 = LegalizeOp(Result);  // Relegalize new nodes.
1403         Tmp2 = LegalizeOp(Load.getValue(1));
1404         break;
1405       }
1406       assert(Node->getOpcode() != ISD::EXTLOAD &&
1407              "EXTLOAD should always be supported!");
1408       // Turn the unsupported load into an EXTLOAD followed by an explicit
1409       // zero/sign extend inreg.
1410       Result = DAG.getExtLoad(ISD::EXTLOAD, Node->getValueType(0),
1411                               Tmp1, Tmp2, Node->getOperand(2), SrcVT);
1412       SDOperand ValRes;
1413       if (Node->getOpcode() == ISD::SEXTLOAD)
1414         ValRes = DAG.getNode(ISD::SIGN_EXTEND_INREG, Result.getValueType(),
1415                              Result, DAG.getValueType(SrcVT));
1416       else
1417         ValRes = DAG.getZeroExtendInReg(Result, SrcVT);
1418       Tmp1 = LegalizeOp(ValRes);  // Relegalize new nodes.
1419       Tmp2 = LegalizeOp(Result.getValue(1));  // Relegalize new nodes.
1420       break;
1421     }
1422     // Since loads produce two values, make sure to remember that we legalized
1423     // both of them.
1424     AddLegalizedOperand(SDOperand(Node, 0), Tmp1);
1425     AddLegalizedOperand(SDOperand(Node, 1), Tmp2);
1426     return Op.ResNo ? Tmp2 : Tmp1;
1427   }
1428   case ISD::EXTRACT_ELEMENT: {
1429     MVT::ValueType OpTy = Node->getOperand(0).getValueType();
1430     switch (getTypeAction(OpTy)) {
1431     default: assert(0 && "EXTRACT_ELEMENT action for type unimplemented!");
1432     case Legal:
1433       if (cast<ConstantSDNode>(Node->getOperand(1))->getValue()) {
1434         // 1 -> Hi
1435         Result = DAG.getNode(ISD::SRL, OpTy, Node->getOperand(0),
1436                              DAG.getConstant(MVT::getSizeInBits(OpTy)/2, 
1437                                              TLI.getShiftAmountTy()));
1438         Result = DAG.getNode(ISD::TRUNCATE, Node->getValueType(0), Result);
1439       } else {
1440         // 0 -> Lo
1441         Result = DAG.getNode(ISD::TRUNCATE, Node->getValueType(0), 
1442                              Node->getOperand(0));
1443       }
1444       break;
1445     case Expand:
1446       // Get both the low and high parts.
1447       ExpandOp(Node->getOperand(0), Tmp1, Tmp2);
1448       if (cast<ConstantSDNode>(Node->getOperand(1))->getValue())
1449         Result = Tmp2;  // 1 -> Hi
1450       else
1451         Result = Tmp1;  // 0 -> Lo
1452       break;
1453     }
1454     break;
1455   }
1456
1457   case ISD::CopyToReg:
1458     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1459
1460     assert(isTypeLegal(Node->getOperand(2).getValueType()) &&
1461            "Register type must be legal!");
1462     // Legalize the incoming value (must be a legal type).
1463     Tmp2 = LegalizeOp(Node->getOperand(2));
1464     if (Node->getNumValues() == 1) {
1465       Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1), Tmp2);
1466     } else {
1467       assert(Node->getNumValues() == 2 && "Unknown CopyToReg");
1468       if (Node->getNumOperands() == 4) {
1469         Tmp3 = LegalizeOp(Node->getOperand(3));
1470         Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1), Tmp2,
1471                                         Tmp3);
1472       } else {
1473         Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1),Tmp2);
1474       }
1475       
1476       // Since this produces two values, make sure to remember that we legalized
1477       // both of them.
1478       AddLegalizedOperand(SDOperand(Node, 0), Result.getValue(0));
1479       AddLegalizedOperand(SDOperand(Node, 1), Result.getValue(1));
1480       return Result;
1481     }
1482     break;
1483
1484   case ISD::RET:
1485     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1486
1487     // Ensure that libcalls are emitted before a return.
1488     Tmp1 = DAG.getNode(ISD::TokenFactor, MVT::Other, Tmp1, LastCALLSEQ_END);
1489     Tmp1 = LegalizeOp(Tmp1);
1490     LastCALLSEQ_END = DAG.getEntryNode();
1491       
1492     switch (Node->getNumOperands()) {
1493     case 3:  // ret val
1494       Tmp2 = Node->getOperand(1);
1495       Tmp3 = Node->getOperand(2);  // Signness
1496       switch (getTypeAction(Tmp2.getValueType())) {
1497       case Legal:
1498         Result = DAG.UpdateNodeOperands(Result, Tmp1, LegalizeOp(Tmp2), Tmp3);
1499         break;
1500       case Expand:
1501         if (Tmp2.getValueType() != MVT::Vector) {
1502           SDOperand Lo, Hi;
1503           ExpandOp(Tmp2, Lo, Hi);
1504           Result = DAG.getNode(ISD::RET, MVT::Other, Tmp1, Lo, Tmp3, Hi, Tmp3);
1505           Result = LegalizeOp(Result);
1506         } else {
1507           SDNode *InVal = Tmp2.Val;
1508           unsigned NumElems =
1509             cast<ConstantSDNode>(*(InVal->op_end()-2))->getValue();
1510           MVT::ValueType EVT = cast<VTSDNode>(*(InVal->op_end()-1))->getVT();
1511           
1512           // Figure out if there is a Packed type corresponding to this Vector
1513           // type.  If so, convert to the packed type.
1514           MVT::ValueType TVT = MVT::getVectorType(EVT, NumElems);
1515           if (TVT != MVT::Other && TLI.isTypeLegal(TVT)) {
1516             // Turn this into a return of the packed type.
1517             Tmp2 = PackVectorOp(Tmp2, TVT);
1518             Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
1519           } else if (NumElems == 1) {
1520             // Turn this into a return of the scalar type.
1521             Tmp2 = PackVectorOp(Tmp2, EVT);
1522             Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
1523             
1524             // FIXME: Returns of gcc generic vectors smaller than a legal type
1525             // should be returned in integer registers!
1526             
1527             // The scalarized value type may not be legal, e.g. it might require
1528             // promotion or expansion.  Relegalize the return.
1529             Result = LegalizeOp(Result);
1530           } else {
1531             // FIXME: Returns of gcc generic vectors larger than a legal vector
1532             // type should be returned by reference!
1533             SDOperand Lo, Hi;
1534             SplitVectorOp(Tmp2, Lo, Hi);
1535             Result = DAG.getNode(ISD::RET, MVT::Other, Tmp1, Lo, Tmp3, Hi, Tmp3);
1536             Result = LegalizeOp(Result);
1537           }
1538         }
1539         break;
1540       case Promote:
1541         Tmp2 = PromoteOp(Node->getOperand(1));
1542         Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
1543         Result = LegalizeOp(Result);
1544         break;
1545       }
1546       break;
1547     case 1:  // ret void
1548       Result = DAG.UpdateNodeOperands(Result, Tmp1);
1549       break;
1550     default: { // ret <values>
1551       SmallVector<SDOperand, 8> NewValues;
1552       NewValues.push_back(Tmp1);
1553       for (unsigned i = 1, e = Node->getNumOperands(); i < e; i += 2)
1554         switch (getTypeAction(Node->getOperand(i).getValueType())) {
1555         case Legal:
1556           NewValues.push_back(LegalizeOp(Node->getOperand(i)));
1557           NewValues.push_back(Node->getOperand(i+1));
1558           break;
1559         case Expand: {
1560           SDOperand Lo, Hi;
1561           assert(Node->getOperand(i).getValueType() != MVT::Vector &&
1562                  "FIXME: TODO: implement returning non-legal vector types!");
1563           ExpandOp(Node->getOperand(i), Lo, Hi);
1564           NewValues.push_back(Lo);
1565           NewValues.push_back(Node->getOperand(i+1));
1566           NewValues.push_back(Hi);
1567           NewValues.push_back(Node->getOperand(i+1));
1568           break;
1569         }
1570         case Promote:
1571           assert(0 && "Can't promote multiple return value yet!");
1572         }
1573           
1574       if (NewValues.size() == Node->getNumOperands())
1575         Result = DAG.UpdateNodeOperands(Result, &NewValues[0],NewValues.size());
1576       else
1577         Result = DAG.getNode(ISD::RET, MVT::Other,
1578                              &NewValues[0], NewValues.size());
1579       break;
1580     }
1581     }
1582
1583     if (Result.getOpcode() == ISD::RET) {
1584       switch (TLI.getOperationAction(Result.getOpcode(), MVT::Other)) {
1585       default: assert(0 && "This action is not supported yet!");
1586       case TargetLowering::Legal: break;
1587       case TargetLowering::Custom:
1588         Tmp1 = TLI.LowerOperation(Result, DAG);
1589         if (Tmp1.Val) Result = Tmp1;
1590         break;
1591       }
1592     }
1593     break;
1594   case ISD::STORE: {
1595     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1596     Tmp2 = LegalizeOp(Node->getOperand(2));  // Legalize the pointer.
1597
1598     // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
1599     // FIXME: We shouldn't do this for TargetConstantFP's.
1600     // FIXME: move this to the DAG Combiner!
1601     if (ConstantFPSDNode *CFP =dyn_cast<ConstantFPSDNode>(Node->getOperand(1))){
1602       if (CFP->getValueType(0) == MVT::f32) {
1603         Tmp3 = DAG.getConstant(FloatToBits(CFP->getValue()), MVT::i32);
1604       } else {
1605         assert(CFP->getValueType(0) == MVT::f64 && "Unknown FP type!");
1606         Tmp3 = DAG.getConstant(DoubleToBits(CFP->getValue()), MVT::i64);
1607       }
1608       Result = DAG.getNode(ISD::STORE, MVT::Other, Tmp1, Tmp3, Tmp2, 
1609                            Node->getOperand(3));
1610       break;
1611     }
1612
1613     switch (getTypeAction(Node->getOperand(1).getValueType())) {
1614     case Legal: {
1615       Tmp3 = LegalizeOp(Node->getOperand(1));
1616       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp3, Tmp2, 
1617                                       Node->getOperand(3));
1618
1619       MVT::ValueType VT = Tmp3.getValueType();
1620       switch (TLI.getOperationAction(ISD::STORE, VT)) {
1621       default: assert(0 && "This action is not supported yet!");
1622       case TargetLowering::Legal:  break;
1623       case TargetLowering::Custom:
1624         Tmp1 = TLI.LowerOperation(Result, DAG);
1625         if (Tmp1.Val) Result = Tmp1;
1626         break;
1627       case TargetLowering::Promote:
1628         assert(MVT::isVector(VT) && "Unknown legal promote case!");
1629         Tmp3 = DAG.getNode(ISD::BIT_CONVERT, 
1630                            TLI.getTypeToPromoteTo(ISD::STORE, VT), Tmp3);
1631         Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp3, Tmp2, 
1632                                         Node->getOperand(3));
1633         break;
1634       }
1635       break;
1636     }
1637     case Promote:
1638       // Truncate the value and store the result.
1639       Tmp3 = PromoteOp(Node->getOperand(1));
1640       Result = DAG.getNode(ISD::TRUNCSTORE, MVT::Other, Tmp1, Tmp3, Tmp2,
1641                            Node->getOperand(3),
1642                           DAG.getValueType(Node->getOperand(1).getValueType()));
1643       break;
1644
1645     case Expand:
1646       unsigned IncrementSize = 0;
1647       SDOperand Lo, Hi;
1648       
1649       // If this is a vector type, then we have to calculate the increment as
1650       // the product of the element size in bytes, and the number of elements
1651       // in the high half of the vector.
1652       if (Node->getOperand(1).getValueType() == MVT::Vector) {
1653         SDNode *InVal = Node->getOperand(1).Val;
1654         unsigned NumElems =
1655           cast<ConstantSDNode>(*(InVal->op_end()-2))->getValue();
1656         MVT::ValueType EVT = cast<VTSDNode>(*(InVal->op_end()-1))->getVT();
1657
1658         // Figure out if there is a Packed type corresponding to this Vector
1659         // type.  If so, convert to the packed type.
1660         MVT::ValueType TVT = MVT::getVectorType(EVT, NumElems);
1661         if (TVT != MVT::Other && TLI.isTypeLegal(TVT)) {
1662           // Turn this into a normal store of the packed type.
1663           Tmp3 = PackVectorOp(Node->getOperand(1), TVT);
1664           Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp3, Tmp2, 
1665                                           Node->getOperand(3));
1666           Result = LegalizeOp(Result);
1667           break;
1668         } else if (NumElems == 1) {
1669           // Turn this into a normal store of the scalar type.
1670           Tmp3 = PackVectorOp(Node->getOperand(1), EVT);
1671           Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp3, Tmp2, 
1672                                           Node->getOperand(3));
1673           // The scalarized value type may not be legal, e.g. it might require
1674           // promotion or expansion.  Relegalize the scalar store.
1675           Result = LegalizeOp(Result);
1676           break;
1677         } else {
1678           SplitVectorOp(Node->getOperand(1), Lo, Hi);
1679           IncrementSize = NumElems/2 * MVT::getSizeInBits(EVT)/8;
1680         }
1681       } else {
1682         ExpandOp(Node->getOperand(1), Lo, Hi);
1683         IncrementSize = MVT::getSizeInBits(Hi.getValueType())/8;
1684
1685         if (!TLI.isLittleEndian())
1686           std::swap(Lo, Hi);
1687       }
1688
1689       Lo = DAG.getNode(ISD::STORE, MVT::Other, Tmp1, Lo, Tmp2,
1690                        Node->getOperand(3));
1691       Tmp2 = DAG.getNode(ISD::ADD, Tmp2.getValueType(), Tmp2,
1692                          getIntPtrConstant(IncrementSize));
1693       assert(isTypeLegal(Tmp2.getValueType()) &&
1694              "Pointers must be legal!");
1695       // FIXME: This sets the srcvalue of both halves to be the same, which is
1696       // wrong.
1697       Hi = DAG.getNode(ISD::STORE, MVT::Other, Tmp1, Hi, Tmp2,
1698                        Node->getOperand(3));
1699       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, Lo, Hi);
1700       break;
1701     }
1702     break;
1703   }
1704   case ISD::PCMARKER:
1705     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1706     Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1));
1707     break;
1708   case ISD::STACKSAVE:
1709     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1710     Result = DAG.UpdateNodeOperands(Result, Tmp1);
1711     Tmp1 = Result.getValue(0);
1712     Tmp2 = Result.getValue(1);
1713     
1714     switch (TLI.getOperationAction(ISD::STACKSAVE, MVT::Other)) {
1715     default: assert(0 && "This action is not supported yet!");
1716     case TargetLowering::Legal: break;
1717     case TargetLowering::Custom:
1718       Tmp3 = TLI.LowerOperation(Result, DAG);
1719       if (Tmp3.Val) {
1720         Tmp1 = LegalizeOp(Tmp3);
1721         Tmp2 = LegalizeOp(Tmp3.getValue(1));
1722       }
1723       break;
1724     case TargetLowering::Expand:
1725       // Expand to CopyFromReg if the target set 
1726       // StackPointerRegisterToSaveRestore.
1727       if (unsigned SP = TLI.getStackPointerRegisterToSaveRestore()) {
1728         Tmp1 = DAG.getCopyFromReg(Result.getOperand(0), SP,
1729                                   Node->getValueType(0));
1730         Tmp2 = Tmp1.getValue(1);
1731       } else {
1732         Tmp1 = DAG.getNode(ISD::UNDEF, Node->getValueType(0));
1733         Tmp2 = Node->getOperand(0);
1734       }
1735       break;
1736     }
1737
1738     // Since stacksave produce two values, make sure to remember that we
1739     // legalized both of them.
1740     AddLegalizedOperand(SDOperand(Node, 0), Tmp1);
1741     AddLegalizedOperand(SDOperand(Node, 1), Tmp2);
1742     return Op.ResNo ? Tmp2 : Tmp1;
1743
1744   case ISD::STACKRESTORE:
1745     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1746     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the pointer.
1747     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
1748       
1749     switch (TLI.getOperationAction(ISD::STACKRESTORE, MVT::Other)) {
1750     default: assert(0 && "This action is not supported yet!");
1751     case TargetLowering::Legal: break;
1752     case TargetLowering::Custom:
1753       Tmp1 = TLI.LowerOperation(Result, DAG);
1754       if (Tmp1.Val) Result = Tmp1;
1755       break;
1756     case TargetLowering::Expand:
1757       // Expand to CopyToReg if the target set 
1758       // StackPointerRegisterToSaveRestore.
1759       if (unsigned SP = TLI.getStackPointerRegisterToSaveRestore()) {
1760         Result = DAG.getCopyToReg(Tmp1, SP, Tmp2);
1761       } else {
1762         Result = Tmp1;
1763       }
1764       break;
1765     }
1766     break;
1767
1768   case ISD::READCYCLECOUNTER:
1769     Tmp1 = LegalizeOp(Node->getOperand(0)); // Legalize the chain
1770     Result = DAG.UpdateNodeOperands(Result, Tmp1);
1771
1772     // Since rdcc produce two values, make sure to remember that we legalized
1773     // both of them.
1774     AddLegalizedOperand(SDOperand(Node, 0), Result.getValue(0));
1775     AddLegalizedOperand(SDOperand(Node, 1), Result.getValue(1));
1776     return Result;
1777
1778   case ISD::TRUNCSTORE: {
1779     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
1780     Tmp3 = LegalizeOp(Node->getOperand(2));  // Legalize the pointer.
1781
1782     assert(isTypeLegal(Node->getOperand(1).getValueType()) &&
1783            "Cannot handle illegal TRUNCSTORE yet!");
1784     Tmp2 = LegalizeOp(Node->getOperand(1));
1785     
1786     // The only promote case we handle is TRUNCSTORE:i1 X into
1787     //   -> TRUNCSTORE:i8 (and X, 1)
1788     if (cast<VTSDNode>(Node->getOperand(4))->getVT() == MVT::i1 &&
1789         TLI.getOperationAction(ISD::TRUNCSTORE, MVT::i1) == 
1790               TargetLowering::Promote) {
1791       // Promote the bool to a mask then store.
1792       Tmp2 = DAG.getNode(ISD::AND, Tmp2.getValueType(), Tmp2,
1793                          DAG.getConstant(1, Tmp2.getValueType()));
1794       Result = DAG.getNode(ISD::TRUNCSTORE, MVT::Other, Tmp1, Tmp2, Tmp3,
1795                            Node->getOperand(3), DAG.getValueType(MVT::i8));
1796
1797     } else if (Tmp1 != Node->getOperand(0) || Tmp2 != Node->getOperand(1) ||
1798                Tmp3 != Node->getOperand(2)) {
1799       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3,
1800                                       Node->getOperand(3), Node->getOperand(4));
1801     }
1802
1803     MVT::ValueType StVT = cast<VTSDNode>(Result.Val->getOperand(4))->getVT();
1804     switch (TLI.getOperationAction(Result.Val->getOpcode(), StVT)) {
1805     default: assert(0 && "This action is not supported yet!");
1806     case TargetLowering::Legal: break;
1807     case TargetLowering::Custom:
1808       Tmp1 = TLI.LowerOperation(Result, DAG);
1809       if (Tmp1.Val) Result = Tmp1;
1810       break;
1811     }
1812     break;
1813   }
1814   case ISD::SELECT:
1815     switch (getTypeAction(Node->getOperand(0).getValueType())) {
1816     case Expand: assert(0 && "It's impossible to expand bools");
1817     case Legal:
1818       Tmp1 = LegalizeOp(Node->getOperand(0)); // Legalize the condition.
1819       break;
1820     case Promote:
1821       Tmp1 = PromoteOp(Node->getOperand(0));  // Promote the condition.
1822       break;
1823     }
1824     Tmp2 = LegalizeOp(Node->getOperand(1));   // TrueVal
1825     Tmp3 = LegalizeOp(Node->getOperand(2));   // FalseVal
1826
1827     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
1828       
1829     switch (TLI.getOperationAction(ISD::SELECT, Tmp2.getValueType())) {
1830     default: assert(0 && "This action is not supported yet!");
1831     case TargetLowering::Legal: break;
1832     case TargetLowering::Custom: {
1833       Tmp1 = TLI.LowerOperation(Result, DAG);
1834       if (Tmp1.Val) Result = Tmp1;
1835       break;
1836     }
1837     case TargetLowering::Expand:
1838       if (Tmp1.getOpcode() == ISD::SETCC) {
1839         Result = DAG.getSelectCC(Tmp1.getOperand(0), Tmp1.getOperand(1), 
1840                               Tmp2, Tmp3,
1841                               cast<CondCodeSDNode>(Tmp1.getOperand(2))->get());
1842       } else {
1843         // Make sure the condition is either zero or one.  It may have been
1844         // promoted from something else.
1845         unsigned NumBits = MVT::getSizeInBits(Tmp1.getValueType());
1846         if (!TLI.MaskedValueIsZero(Tmp1, (~0ULL >> (64-NumBits))^1))
1847           Tmp1 = DAG.getZeroExtendInReg(Tmp1, MVT::i1);
1848         Result = DAG.getSelectCC(Tmp1, 
1849                                  DAG.getConstant(0, Tmp1.getValueType()),
1850                                  Tmp2, Tmp3, ISD::SETNE);
1851       }
1852       break;
1853     case TargetLowering::Promote: {
1854       MVT::ValueType NVT =
1855         TLI.getTypeToPromoteTo(ISD::SELECT, Tmp2.getValueType());
1856       unsigned ExtOp, TruncOp;
1857       if (MVT::isVector(Tmp2.getValueType())) {
1858         ExtOp   = ISD::BIT_CONVERT;
1859         TruncOp = ISD::BIT_CONVERT;
1860       } else if (MVT::isInteger(Tmp2.getValueType())) {
1861         ExtOp   = ISD::ANY_EXTEND;
1862         TruncOp = ISD::TRUNCATE;
1863       } else {
1864         ExtOp   = ISD::FP_EXTEND;
1865         TruncOp = ISD::FP_ROUND;
1866       }
1867       // Promote each of the values to the new type.
1868       Tmp2 = DAG.getNode(ExtOp, NVT, Tmp2);
1869       Tmp3 = DAG.getNode(ExtOp, NVT, Tmp3);
1870       // Perform the larger operation, then round down.
1871       Result = DAG.getNode(ISD::SELECT, NVT, Tmp1, Tmp2,Tmp3);
1872       Result = DAG.getNode(TruncOp, Node->getValueType(0), Result);
1873       break;
1874     }
1875     }
1876     break;
1877   case ISD::SELECT_CC: {
1878     Tmp1 = Node->getOperand(0);               // LHS
1879     Tmp2 = Node->getOperand(1);               // RHS
1880     Tmp3 = LegalizeOp(Node->getOperand(2));   // True
1881     Tmp4 = LegalizeOp(Node->getOperand(3));   // False
1882     SDOperand CC = Node->getOperand(4);
1883     
1884     LegalizeSetCCOperands(Tmp1, Tmp2, CC);
1885     
1886     // If we didn't get both a LHS and RHS back from LegalizeSetCCOperands,
1887     // the LHS is a legal SETCC itself.  In this case, we need to compare
1888     // the result against zero to select between true and false values.
1889     if (Tmp2.Val == 0) {
1890       Tmp2 = DAG.getConstant(0, Tmp1.getValueType());
1891       CC = DAG.getCondCode(ISD::SETNE);
1892     }
1893     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3, Tmp4, CC);
1894
1895     // Everything is legal, see if we should expand this op or something.
1896     switch (TLI.getOperationAction(ISD::SELECT_CC, Tmp3.getValueType())) {
1897     default: assert(0 && "This action is not supported yet!");
1898     case TargetLowering::Legal: break;
1899     case TargetLowering::Custom:
1900       Tmp1 = TLI.LowerOperation(Result, DAG);
1901       if (Tmp1.Val) Result = Tmp1;
1902       break;
1903     }
1904     break;
1905   }
1906   case ISD::SETCC:
1907     Tmp1 = Node->getOperand(0);
1908     Tmp2 = Node->getOperand(1);
1909     Tmp3 = Node->getOperand(2);
1910     LegalizeSetCCOperands(Tmp1, Tmp2, Tmp3);
1911     
1912     // If we had to Expand the SetCC operands into a SELECT node, then it may 
1913     // not always be possible to return a true LHS & RHS.  In this case, just 
1914     // return the value we legalized, returned in the LHS
1915     if (Tmp2.Val == 0) {
1916       Result = Tmp1;
1917       break;
1918     }
1919
1920     switch (TLI.getOperationAction(ISD::SETCC, Tmp1.getValueType())) {
1921     default: assert(0 && "Cannot handle this action for SETCC yet!");
1922     case TargetLowering::Custom:
1923       isCustom = true;
1924       // FALLTHROUGH.
1925     case TargetLowering::Legal:
1926       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
1927       if (isCustom) {
1928         Tmp3 = TLI.LowerOperation(Result, DAG);
1929         if (Tmp3.Val) Result = Tmp3;
1930       }
1931       break;
1932     case TargetLowering::Promote: {
1933       // First step, figure out the appropriate operation to use.
1934       // Allow SETCC to not be supported for all legal data types
1935       // Mostly this targets FP
1936       MVT::ValueType NewInTy = Node->getOperand(0).getValueType();
1937       MVT::ValueType OldVT = NewInTy;
1938
1939       // Scan for the appropriate larger type to use.
1940       while (1) {
1941         NewInTy = (MVT::ValueType)(NewInTy+1);
1942
1943         assert(MVT::isInteger(NewInTy) == MVT::isInteger(OldVT) &&
1944                "Fell off of the edge of the integer world");
1945         assert(MVT::isFloatingPoint(NewInTy) == MVT::isFloatingPoint(OldVT) &&
1946                "Fell off of the edge of the floating point world");
1947           
1948         // If the target supports SETCC of this type, use it.
1949         if (TLI.isOperationLegal(ISD::SETCC, NewInTy))
1950           break;
1951       }
1952       if (MVT::isInteger(NewInTy))
1953         assert(0 && "Cannot promote Legal Integer SETCC yet");
1954       else {
1955         Tmp1 = DAG.getNode(ISD::FP_EXTEND, NewInTy, Tmp1);
1956         Tmp2 = DAG.getNode(ISD::FP_EXTEND, NewInTy, Tmp2);
1957       }
1958       Tmp1 = LegalizeOp(Tmp1);
1959       Tmp2 = LegalizeOp(Tmp2);
1960       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
1961       Result = LegalizeOp(Result);
1962       break;
1963     }
1964     case TargetLowering::Expand:
1965       // Expand a setcc node into a select_cc of the same condition, lhs, and
1966       // rhs that selects between const 1 (true) and const 0 (false).
1967       MVT::ValueType VT = Node->getValueType(0);
1968       Result = DAG.getNode(ISD::SELECT_CC, VT, Tmp1, Tmp2, 
1969                            DAG.getConstant(1, VT), DAG.getConstant(0, VT),
1970                            Node->getOperand(2));
1971       break;
1972     }
1973     break;
1974   case ISD::MEMSET:
1975   case ISD::MEMCPY:
1976   case ISD::MEMMOVE: {
1977     Tmp1 = LegalizeOp(Node->getOperand(0));      // Chain
1978     Tmp2 = LegalizeOp(Node->getOperand(1));      // Pointer
1979
1980     if (Node->getOpcode() == ISD::MEMSET) {      // memset = ubyte
1981       switch (getTypeAction(Node->getOperand(2).getValueType())) {
1982       case Expand: assert(0 && "Cannot expand a byte!");
1983       case Legal:
1984         Tmp3 = LegalizeOp(Node->getOperand(2));
1985         break;
1986       case Promote:
1987         Tmp3 = PromoteOp(Node->getOperand(2));
1988         break;
1989       }
1990     } else {
1991       Tmp3 = LegalizeOp(Node->getOperand(2));    // memcpy/move = pointer,
1992     }
1993
1994     SDOperand Tmp4;
1995     switch (getTypeAction(Node->getOperand(3).getValueType())) {
1996     case Expand: {
1997       // Length is too big, just take the lo-part of the length.
1998       SDOperand HiPart;
1999       ExpandOp(Node->getOperand(3), HiPart, Tmp4);
2000       break;
2001     }
2002     case Legal:
2003       Tmp4 = LegalizeOp(Node->getOperand(3));
2004       break;
2005     case Promote:
2006       Tmp4 = PromoteOp(Node->getOperand(3));
2007       break;
2008     }
2009
2010     SDOperand Tmp5;
2011     switch (getTypeAction(Node->getOperand(4).getValueType())) {  // uint
2012     case Expand: assert(0 && "Cannot expand this yet!");
2013     case Legal:
2014       Tmp5 = LegalizeOp(Node->getOperand(4));
2015       break;
2016     case Promote:
2017       Tmp5 = PromoteOp(Node->getOperand(4));
2018       break;
2019     }
2020
2021     switch (TLI.getOperationAction(Node->getOpcode(), MVT::Other)) {
2022     default: assert(0 && "This action not implemented for this operation!");
2023     case TargetLowering::Custom:
2024       isCustom = true;
2025       // FALLTHROUGH
2026     case TargetLowering::Legal:
2027       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3, Tmp4, Tmp5);
2028       if (isCustom) {
2029         Tmp1 = TLI.LowerOperation(Result, DAG);
2030         if (Tmp1.Val) Result = Tmp1;
2031       }
2032       break;
2033     case TargetLowering::Expand: {
2034       // Otherwise, the target does not support this operation.  Lower the
2035       // operation to an explicit libcall as appropriate.
2036       MVT::ValueType IntPtr = TLI.getPointerTy();
2037       const Type *IntPtrTy = TLI.getTargetData()->getIntPtrType();
2038       std::vector<std::pair<SDOperand, const Type*> > Args;
2039
2040       const char *FnName = 0;
2041       if (Node->getOpcode() == ISD::MEMSET) {
2042         Args.push_back(std::make_pair(Tmp2, IntPtrTy));
2043         // Extend the (previously legalized) ubyte argument to be an int value
2044         // for the call.
2045         if (Tmp3.getValueType() > MVT::i32)
2046           Tmp3 = DAG.getNode(ISD::TRUNCATE, MVT::i32, Tmp3);
2047         else
2048           Tmp3 = DAG.getNode(ISD::ZERO_EXTEND, MVT::i32, Tmp3);
2049         Args.push_back(std::make_pair(Tmp3, Type::IntTy));
2050         Args.push_back(std::make_pair(Tmp4, IntPtrTy));
2051
2052         FnName = "memset";
2053       } else if (Node->getOpcode() == ISD::MEMCPY ||
2054                  Node->getOpcode() == ISD::MEMMOVE) {
2055         Args.push_back(std::make_pair(Tmp2, IntPtrTy));
2056         Args.push_back(std::make_pair(Tmp3, IntPtrTy));
2057         Args.push_back(std::make_pair(Tmp4, IntPtrTy));
2058         FnName = Node->getOpcode() == ISD::MEMMOVE ? "memmove" : "memcpy";
2059       } else {
2060         assert(0 && "Unknown op!");
2061       }
2062
2063       std::pair<SDOperand,SDOperand> CallResult =
2064         TLI.LowerCallTo(Tmp1, Type::VoidTy, false, CallingConv::C, false,
2065                         DAG.getExternalSymbol(FnName, IntPtr), Args, DAG);
2066       Result = CallResult.second;
2067       break;
2068     }
2069     }
2070     break;
2071   }
2072
2073   case ISD::SHL_PARTS:
2074   case ISD::SRA_PARTS:
2075   case ISD::SRL_PARTS: {
2076     SmallVector<SDOperand, 8> Ops;
2077     bool Changed = false;
2078     for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i) {
2079       Ops.push_back(LegalizeOp(Node->getOperand(i)));
2080       Changed |= Ops.back() != Node->getOperand(i);
2081     }
2082     if (Changed)
2083       Result = DAG.UpdateNodeOperands(Result, &Ops[0], Ops.size());
2084
2085     switch (TLI.getOperationAction(Node->getOpcode(),
2086                                    Node->getValueType(0))) {
2087     default: assert(0 && "This action is not supported yet!");
2088     case TargetLowering::Legal: break;
2089     case TargetLowering::Custom:
2090       Tmp1 = TLI.LowerOperation(Result, DAG);
2091       if (Tmp1.Val) {
2092         SDOperand Tmp2, RetVal(0, 0);
2093         for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i) {
2094           Tmp2 = LegalizeOp(Tmp1.getValue(i));
2095           AddLegalizedOperand(SDOperand(Node, i), Tmp2);
2096           if (i == Op.ResNo)
2097             RetVal = Tmp2;
2098         }
2099         assert(RetVal.Val && "Illegal result number");
2100         return RetVal;
2101       }
2102       break;
2103     }
2104
2105     // Since these produce multiple values, make sure to remember that we
2106     // legalized all of them.
2107     for (unsigned i = 0, e = Node->getNumValues(); i != e; ++i)
2108       AddLegalizedOperand(SDOperand(Node, i), Result.getValue(i));
2109     return Result.getValue(Op.ResNo);
2110   }
2111
2112     // Binary operators
2113   case ISD::ADD:
2114   case ISD::SUB:
2115   case ISD::MUL:
2116   case ISD::MULHS:
2117   case ISD::MULHU:
2118   case ISD::UDIV:
2119   case ISD::SDIV:
2120   case ISD::AND:
2121   case ISD::OR:
2122   case ISD::XOR:
2123   case ISD::SHL:
2124   case ISD::SRL:
2125   case ISD::SRA:
2126   case ISD::FADD:
2127   case ISD::FSUB:
2128   case ISD::FMUL:
2129   case ISD::FDIV:
2130     Tmp1 = LegalizeOp(Node->getOperand(0));   // LHS
2131     switch (getTypeAction(Node->getOperand(1).getValueType())) {
2132     case Expand: assert(0 && "Not possible");
2133     case Legal:
2134       Tmp2 = LegalizeOp(Node->getOperand(1)); // Legalize the RHS.
2135       break;
2136     case Promote:
2137       Tmp2 = PromoteOp(Node->getOperand(1));  // Promote the RHS.
2138       break;
2139     }
2140     
2141     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
2142       
2143     switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))) {
2144     default: assert(0 && "BinOp legalize operation not supported");
2145     case TargetLowering::Legal: break;
2146     case TargetLowering::Custom:
2147       Tmp1 = TLI.LowerOperation(Result, DAG);
2148       if (Tmp1.Val) Result = Tmp1;
2149       break;
2150     case TargetLowering::Expand: {
2151       assert(MVT::isVector(Node->getValueType(0)) &&
2152              "Cannot expand this binary operator!");
2153       // Expand the operation into a bunch of nasty scalar code.
2154       SmallVector<SDOperand, 8> Ops;
2155       MVT::ValueType EltVT = MVT::getVectorBaseType(Node->getValueType(0));
2156       MVT::ValueType PtrVT = TLI.getPointerTy();
2157       for (unsigned i = 0, e = MVT::getVectorNumElements(Node->getValueType(0));
2158            i != e; ++i) {
2159         SDOperand Idx = DAG.getConstant(i, PtrVT);
2160         SDOperand LHS = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, EltVT, Tmp1, Idx);
2161         SDOperand RHS = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, EltVT, Tmp2, Idx);
2162         Ops.push_back(DAG.getNode(Node->getOpcode(), EltVT, LHS, RHS));
2163       }
2164       Result = DAG.getNode(ISD::BUILD_VECTOR, Node->getValueType(0), 
2165                            &Ops[0], Ops.size());
2166       break;
2167     }
2168     case TargetLowering::Promote: {
2169       switch (Node->getOpcode()) {
2170       default:  assert(0 && "Do not know how to promote this BinOp!");
2171       case ISD::AND:
2172       case ISD::OR:
2173       case ISD::XOR: {
2174         MVT::ValueType OVT = Node->getValueType(0);
2175         MVT::ValueType NVT = TLI.getTypeToPromoteTo(Node->getOpcode(), OVT);
2176         assert(MVT::isVector(OVT) && "Cannot promote this BinOp!");
2177         // Bit convert each of the values to the new type.
2178         Tmp1 = DAG.getNode(ISD::BIT_CONVERT, NVT, Tmp1);
2179         Tmp2 = DAG.getNode(ISD::BIT_CONVERT, NVT, Tmp2);
2180         Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1, Tmp2);
2181         // Bit convert the result back the original type.
2182         Result = DAG.getNode(ISD::BIT_CONVERT, OVT, Result);
2183         break;
2184       }
2185       }
2186     }
2187     }
2188     break;
2189     
2190   case ISD::FCOPYSIGN:  // FCOPYSIGN does not require LHS/RHS to match type!
2191     Tmp1 = LegalizeOp(Node->getOperand(0));   // LHS
2192     switch (getTypeAction(Node->getOperand(1).getValueType())) {
2193       case Expand: assert(0 && "Not possible");
2194       case Legal:
2195         Tmp2 = LegalizeOp(Node->getOperand(1)); // Legalize the RHS.
2196         break;
2197       case Promote:
2198         Tmp2 = PromoteOp(Node->getOperand(1));  // Promote the RHS.
2199         break;
2200     }
2201       
2202     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
2203     
2204     switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))) {
2205     default: assert(0 && "Operation not supported");
2206     case TargetLowering::Custom:
2207       Tmp1 = TLI.LowerOperation(Result, DAG);
2208       if (Tmp1.Val) Result = Tmp1;
2209       break;
2210     case TargetLowering::Legal: break;
2211     case TargetLowering::Expand:
2212       // If this target supports fabs/fneg natively, do this efficiently.
2213       if (TLI.isOperationLegal(ISD::FABS, Tmp1.getValueType()) &&
2214           TLI.isOperationLegal(ISD::FNEG, Tmp1.getValueType())) {
2215         // Get the sign bit of the RHS.
2216         MVT::ValueType IVT = 
2217           Tmp2.getValueType() == MVT::f32 ? MVT::i32 : MVT::i64;
2218         SDOperand SignBit = DAG.getNode(ISD::BIT_CONVERT, IVT, Tmp2);
2219         SignBit = DAG.getSetCC(TLI.getSetCCResultTy(),
2220                                SignBit, DAG.getConstant(0, IVT), ISD::SETLT);
2221         // Get the absolute value of the result.
2222         SDOperand AbsVal = DAG.getNode(ISD::FABS, Tmp1.getValueType(), Tmp1);
2223         // Select between the nabs and abs value based on the sign bit of
2224         // the input.
2225         Result = DAG.getNode(ISD::SELECT, AbsVal.getValueType(), SignBit,
2226                              DAG.getNode(ISD::FNEG, AbsVal.getValueType(), 
2227                                          AbsVal),
2228                              AbsVal);
2229         Result = LegalizeOp(Result);
2230         break;
2231       }
2232       
2233       // Otherwise, do bitwise ops!
2234       
2235       // copysign -> copysignf/copysign libcall.
2236       const char *FnName;
2237       if (Node->getValueType(0) == MVT::f32) {
2238         FnName = "copysignf";
2239         if (Tmp2.getValueType() != MVT::f32)  // Force operands to match type.
2240           Result = DAG.UpdateNodeOperands(Result, Tmp1, 
2241                                     DAG.getNode(ISD::FP_ROUND, MVT::f32, Tmp2));
2242       } else {
2243         FnName = "copysign";
2244         if (Tmp2.getValueType() != MVT::f64)  // Force operands to match type.
2245           Result = DAG.UpdateNodeOperands(Result, Tmp1, 
2246                                    DAG.getNode(ISD::FP_EXTEND, MVT::f64, Tmp2));
2247       }
2248       SDOperand Dummy;
2249       Result = ExpandLibCall(FnName, Node, Dummy);
2250       break;
2251     }
2252     break;
2253     
2254   case ISD::ADDC:
2255   case ISD::SUBC:
2256     Tmp1 = LegalizeOp(Node->getOperand(0));
2257     Tmp2 = LegalizeOp(Node->getOperand(1));
2258     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
2259     // Since this produces two values, make sure to remember that we legalized
2260     // both of them.
2261     AddLegalizedOperand(SDOperand(Node, 0), Result.getValue(0));
2262     AddLegalizedOperand(SDOperand(Node, 1), Result.getValue(1));
2263     return Result;
2264
2265   case ISD::ADDE:
2266   case ISD::SUBE:
2267     Tmp1 = LegalizeOp(Node->getOperand(0));
2268     Tmp2 = LegalizeOp(Node->getOperand(1));
2269     Tmp3 = LegalizeOp(Node->getOperand(2));
2270     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3);
2271     // Since this produces two values, make sure to remember that we legalized
2272     // both of them.
2273     AddLegalizedOperand(SDOperand(Node, 0), Result.getValue(0));
2274     AddLegalizedOperand(SDOperand(Node, 1), Result.getValue(1));
2275     return Result;
2276     
2277   case ISD::BUILD_PAIR: {
2278     MVT::ValueType PairTy = Node->getValueType(0);
2279     // TODO: handle the case where the Lo and Hi operands are not of legal type
2280     Tmp1 = LegalizeOp(Node->getOperand(0));   // Lo
2281     Tmp2 = LegalizeOp(Node->getOperand(1));   // Hi
2282     switch (TLI.getOperationAction(ISD::BUILD_PAIR, PairTy)) {
2283     case TargetLowering::Promote:
2284     case TargetLowering::Custom:
2285       assert(0 && "Cannot promote/custom this yet!");
2286     case TargetLowering::Legal:
2287       if (Tmp1 != Node->getOperand(0) || Tmp2 != Node->getOperand(1))
2288         Result = DAG.getNode(ISD::BUILD_PAIR, PairTy, Tmp1, Tmp2);
2289       break;
2290     case TargetLowering::Expand:
2291       Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, PairTy, Tmp1);
2292       Tmp2 = DAG.getNode(ISD::ANY_EXTEND, PairTy, Tmp2);
2293       Tmp2 = DAG.getNode(ISD::SHL, PairTy, Tmp2,
2294                          DAG.getConstant(MVT::getSizeInBits(PairTy)/2, 
2295                                          TLI.getShiftAmountTy()));
2296       Result = DAG.getNode(ISD::OR, PairTy, Tmp1, Tmp2);
2297       break;
2298     }
2299     break;
2300   }
2301
2302   case ISD::UREM:
2303   case ISD::SREM:
2304   case ISD::FREM:
2305     Tmp1 = LegalizeOp(Node->getOperand(0));   // LHS
2306     Tmp2 = LegalizeOp(Node->getOperand(1));   // RHS
2307
2308     switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))) {
2309     case TargetLowering::Promote: assert(0 && "Cannot promote this yet!");
2310     case TargetLowering::Custom:
2311       isCustom = true;
2312       // FALLTHROUGH
2313     case TargetLowering::Legal:
2314       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
2315       if (isCustom) {
2316         Tmp1 = TLI.LowerOperation(Result, DAG);
2317         if (Tmp1.Val) Result = Tmp1;
2318       }
2319       break;
2320     case TargetLowering::Expand:
2321       if (MVT::isInteger(Node->getValueType(0))) {
2322         // X % Y -> X-X/Y*Y
2323         MVT::ValueType VT = Node->getValueType(0);
2324         unsigned Opc = Node->getOpcode() == ISD::UREM ? ISD::UDIV : ISD::SDIV;
2325         Result = DAG.getNode(Opc, VT, Tmp1, Tmp2);
2326         Result = DAG.getNode(ISD::MUL, VT, Result, Tmp2);
2327         Result = DAG.getNode(ISD::SUB, VT, Tmp1, Result);
2328       } else {
2329         // Floating point mod -> fmod libcall.
2330         const char *FnName = Node->getValueType(0) == MVT::f32 ? "fmodf":"fmod";
2331         SDOperand Dummy;
2332         Result = ExpandLibCall(FnName, Node, Dummy);
2333       }
2334       break;
2335     }
2336     break;
2337   case ISD::VAARG: {
2338     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
2339     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the pointer.
2340
2341     MVT::ValueType VT = Node->getValueType(0);
2342     switch (TLI.getOperationAction(Node->getOpcode(), MVT::Other)) {
2343     default: assert(0 && "This action is not supported yet!");
2344     case TargetLowering::Custom:
2345       isCustom = true;
2346       // FALLTHROUGH
2347     case TargetLowering::Legal:
2348       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
2349       Result = Result.getValue(0);
2350       Tmp1 = Result.getValue(1);
2351
2352       if (isCustom) {
2353         Tmp2 = TLI.LowerOperation(Result, DAG);
2354         if (Tmp2.Val) {
2355           Result = LegalizeOp(Tmp2);
2356           Tmp1 = LegalizeOp(Tmp2.getValue(1));
2357         }
2358       }
2359       break;
2360     case TargetLowering::Expand: {
2361       SDOperand VAList = DAG.getLoad(TLI.getPointerTy(), Tmp1, Tmp2,
2362                                      Node->getOperand(2));
2363       // Increment the pointer, VAList, to the next vaarg
2364       Tmp3 = DAG.getNode(ISD::ADD, TLI.getPointerTy(), VAList, 
2365                          DAG.getConstant(MVT::getSizeInBits(VT)/8, 
2366                                          TLI.getPointerTy()));
2367       // Store the incremented VAList to the legalized pointer
2368       Tmp3 = DAG.getNode(ISD::STORE, MVT::Other, VAList.getValue(1), Tmp3, Tmp2, 
2369                          Node->getOperand(2));
2370       // Load the actual argument out of the pointer VAList
2371       Result = DAG.getLoad(VT, Tmp3, VAList, DAG.getSrcValue(0));
2372       Tmp1 = LegalizeOp(Result.getValue(1));
2373       Result = LegalizeOp(Result);
2374       break;
2375     }
2376     }
2377     // Since VAARG produces two values, make sure to remember that we 
2378     // legalized both of them.
2379     AddLegalizedOperand(SDOperand(Node, 0), Result);
2380     AddLegalizedOperand(SDOperand(Node, 1), Tmp1);
2381     return Op.ResNo ? Tmp1 : Result;
2382   }
2383     
2384   case ISD::VACOPY: 
2385     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
2386     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the dest pointer.
2387     Tmp3 = LegalizeOp(Node->getOperand(2));  // Legalize the source pointer.
2388
2389     switch (TLI.getOperationAction(ISD::VACOPY, MVT::Other)) {
2390     default: assert(0 && "This action is not supported yet!");
2391     case TargetLowering::Custom:
2392       isCustom = true;
2393       // FALLTHROUGH
2394     case TargetLowering::Legal:
2395       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Tmp3,
2396                                       Node->getOperand(3), Node->getOperand(4));
2397       if (isCustom) {
2398         Tmp1 = TLI.LowerOperation(Result, DAG);
2399         if (Tmp1.Val) Result = Tmp1;
2400       }
2401       break;
2402     case TargetLowering::Expand:
2403       // This defaults to loading a pointer from the input and storing it to the
2404       // output, returning the chain.
2405       Tmp4 = DAG.getLoad(TLI.getPointerTy(), Tmp1, Tmp3, Node->getOperand(3));
2406       Result = DAG.getNode(ISD::STORE, MVT::Other, Tmp4.getValue(1), Tmp4, Tmp2,
2407                            Node->getOperand(4));
2408       break;
2409     }
2410     break;
2411
2412   case ISD::VAEND: 
2413     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
2414     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the pointer.
2415
2416     switch (TLI.getOperationAction(ISD::VAEND, MVT::Other)) {
2417     default: assert(0 && "This action is not supported yet!");
2418     case TargetLowering::Custom:
2419       isCustom = true;
2420       // FALLTHROUGH
2421     case TargetLowering::Legal:
2422       Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
2423       if (isCustom) {
2424         Tmp1 = TLI.LowerOperation(Tmp1, DAG);
2425         if (Tmp1.Val) Result = Tmp1;
2426       }
2427       break;
2428     case TargetLowering::Expand:
2429       Result = Tmp1; // Default to a no-op, return the chain
2430       break;
2431     }
2432     break;
2433     
2434   case ISD::VASTART: 
2435     Tmp1 = LegalizeOp(Node->getOperand(0));  // Legalize the chain.
2436     Tmp2 = LegalizeOp(Node->getOperand(1));  // Legalize the pointer.
2437
2438     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2, Node->getOperand(2));
2439     
2440     switch (TLI.getOperationAction(ISD::VASTART, MVT::Other)) {
2441     default: assert(0 && "This action is not supported yet!");
2442     case TargetLowering::Legal: break;
2443     case TargetLowering::Custom:
2444       Tmp1 = TLI.LowerOperation(Result, DAG);
2445       if (Tmp1.Val) Result = Tmp1;
2446       break;
2447     }
2448     break;
2449     
2450   case ISD::ROTL:
2451   case ISD::ROTR:
2452     Tmp1 = LegalizeOp(Node->getOperand(0));   // LHS
2453     Tmp2 = LegalizeOp(Node->getOperand(1));   // RHS
2454     
2455     assert(TLI.isOperationLegal(Node->getOpcode(), Node->getValueType(0)) &&
2456            "Cannot handle this yet!");
2457     Result = DAG.UpdateNodeOperands(Result, Tmp1, Tmp2);
2458     break;
2459     
2460   case ISD::BSWAP:
2461     Tmp1 = LegalizeOp(Node->getOperand(0));   // Op
2462     switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))) {
2463     case TargetLowering::Custom:
2464       assert(0 && "Cannot custom legalize this yet!");
2465     case TargetLowering::Legal:
2466       Result = DAG.UpdateNodeOperands(Result, Tmp1);
2467       break;
2468     case TargetLowering::Promote: {
2469       MVT::ValueType OVT = Tmp1.getValueType();
2470       MVT::ValueType NVT = TLI.getTypeToPromoteTo(Node->getOpcode(), OVT);
2471       unsigned DiffBits = getSizeInBits(NVT) - getSizeInBits(OVT);
2472
2473       Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, NVT, Tmp1);
2474       Tmp1 = DAG.getNode(ISD::BSWAP, NVT, Tmp1);
2475       Result = DAG.getNode(ISD::SRL, NVT, Tmp1,
2476                            DAG.getConstant(DiffBits, TLI.getShiftAmountTy()));
2477       break;
2478     }
2479     case TargetLowering::Expand:
2480       Result = ExpandBSWAP(Tmp1);
2481       break;
2482     }
2483     break;
2484     
2485   case ISD::CTPOP:
2486   case ISD::CTTZ:
2487   case ISD::CTLZ:
2488     Tmp1 = LegalizeOp(Node->getOperand(0));   // Op
2489     switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))) {
2490     case TargetLowering::Custom: assert(0 && "Cannot custom handle this yet!");
2491     case TargetLowering::Legal:
2492       Result = DAG.UpdateNodeOperands(Result, Tmp1);
2493       break;
2494     case TargetLowering::Promote: {
2495       MVT::ValueType OVT = Tmp1.getValueType();
2496       MVT::ValueType NVT = TLI.getTypeToPromoteTo(Node->getOpcode(), OVT);
2497
2498       // Zero extend the argument.
2499       Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, NVT, Tmp1);
2500       // Perform the larger operation, then subtract if needed.
2501       Tmp1 = DAG.getNode(Node->getOpcode(), Node->getValueType(0), Tmp1);
2502       switch (Node->getOpcode()) {
2503       case ISD::CTPOP:
2504         Result = Tmp1;
2505         break;
2506       case ISD::CTTZ:
2507         //if Tmp1 == sizeinbits(NVT) then Tmp1 = sizeinbits(Old VT)
2508         Tmp2 = DAG.getSetCC(TLI.getSetCCResultTy(), Tmp1,
2509                             DAG.getConstant(getSizeInBits(NVT), NVT),
2510                             ISD::SETEQ);
2511         Result = DAG.getNode(ISD::SELECT, NVT, Tmp2,
2512                            DAG.getConstant(getSizeInBits(OVT),NVT), Tmp1);
2513         break;
2514       case ISD::CTLZ:
2515         // Tmp1 = Tmp1 - (sizeinbits(NVT) - sizeinbits(Old VT))
2516         Result = DAG.getNode(ISD::SUB, NVT, Tmp1,
2517                              DAG.getConstant(getSizeInBits(NVT) -
2518                                              getSizeInBits(OVT), NVT));
2519         break;
2520       }
2521       break;
2522     }
2523     case TargetLowering::Expand:
2524       Result = ExpandBitCount(Node->getOpcode(), Tmp1);
2525       break;
2526     }
2527     break;
2528
2529     // Unary operators
2530   case ISD::FABS:
2531   case ISD::FNEG:
2532   case ISD::FSQRT:
2533   case ISD::FSIN:
2534   case ISD::FCOS:
2535     Tmp1 = LegalizeOp(Node->getOperand(0));
2536     switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))) {
2537     case TargetLowering::Promote:
2538     case TargetLowering::Custom:
2539      isCustom = true;
2540      // FALLTHROUGH
2541     case TargetLowering::Legal:
2542       Result = DAG.UpdateNodeOperands(Result, Tmp1);
2543       if (isCustom) {
2544         Tmp1 = TLI.LowerOperation(Result, DAG);
2545         if (Tmp1.Val) Result = Tmp1;
2546       }
2547       break;
2548     case TargetLowering::Expand:
2549       switch (Node->getOpcode()) {
2550       default: assert(0 && "Unreachable!");
2551       case ISD::FNEG:
2552         // Expand Y = FNEG(X) ->  Y = SUB -0.0, X
2553         Tmp2 = DAG.getConstantFP(-0.0, Node->getValueType(0));
2554         Result = DAG.getNode(ISD::FSUB, Node->getValueType(0), Tmp2, Tmp1);
2555         break;
2556       case ISD::FABS: {
2557         // Expand Y = FABS(X) -> Y = (X >u 0.0) ? X : fneg(X).
2558         MVT::ValueType VT = Node->getValueType(0);
2559         Tmp2 = DAG.getConstantFP(0.0, VT);
2560         Tmp2 = DAG.getSetCC(TLI.getSetCCResultTy(), Tmp1, Tmp2, ISD::SETUGT);
2561         Tmp3 = DAG.getNode(ISD::FNEG, VT, Tmp1);
2562         Result = DAG.getNode(ISD::SELECT, VT, Tmp2, Tmp1, Tmp3);
2563         break;
2564       }
2565       case ISD::FSQRT:
2566       case ISD::FSIN:
2567       case ISD::FCOS: {
2568         MVT::ValueType VT = Node->getValueType(0);
2569         const char *FnName = 0;
2570         switch(Node->getOpcode()) {
2571         case ISD::FSQRT: FnName = VT == MVT::f32 ? "sqrtf" : "sqrt"; break;
2572         case ISD::FSIN:  FnName = VT == MVT::f32 ? "sinf"  : "sin"; break;
2573         case ISD::FCOS:  FnName = VT == MVT::f32 ? "cosf"  : "cos"; break;
2574         default: assert(0 && "Unreachable!");
2575         }
2576         SDOperand Dummy;
2577         Result = ExpandLibCall(FnName, Node, Dummy);
2578         break;
2579       }
2580       }
2581       break;
2582     }
2583     break;
2584     
2585   case ISD::BIT_CONVERT:
2586     if (!isTypeLegal(Node->getOperand(0).getValueType())) {
2587       Result = ExpandBIT_CONVERT(Node->getValueType(0), Node->getOperand(0));
2588     } else {
2589       switch (TLI.getOperationAction(ISD::BIT_CONVERT,
2590                                      Node->getOperand(0).getValueType())) {
2591       default: assert(0 && "Unknown operation action!");
2592       case TargetLowering::Expand:
2593         Result = ExpandBIT_CONVERT(Node->getValueType(0), Node->getOperand(0));
2594         break;
2595       case TargetLowering::Legal:
2596         Tmp1 = LegalizeOp(Node->getOperand(0));
2597         Result = DAG.UpdateNodeOperands(Result, Tmp1);
2598         break;
2599       }
2600     }
2601     break;
2602   case ISD::VBIT_CONVERT: {
2603     assert(Op.getOperand(0).getValueType() == MVT::Vector &&
2604            "Can only have VBIT_CONVERT where input or output is MVT::Vector!");
2605     
2606     // The input has to be a vector type, we have to either scalarize it, pack
2607     // it, or convert it based on whether the input vector type is legal.
2608     SDNode *InVal = Node->getOperand(0).Val;
2609     unsigned NumElems =
2610       cast<ConstantSDNode>(*(InVal->op_end()-2))->getValue();
2611     MVT::ValueType EVT = cast<VTSDNode>(*(InVal->op_end()-1))->getVT();
2612     
2613     // Figure out if there is a Packed type corresponding to this Vector
2614     // type.  If so, convert to the packed type.
2615     MVT::ValueType TVT = MVT::getVectorType(EVT, NumElems);
2616     if (TVT != MVT::Other && TLI.isTypeLegal(TVT)) {
2617       // Turn this into a bit convert of the packed input.
2618       Result = DAG.getNode(ISD::BIT_CONVERT, Node->getValueType(0), 
2619                            PackVectorOp(Node->getOperand(0), TVT));
2620       break;
2621     } else if (NumElems == 1) {
2622       // Turn this into a bit convert of the scalar input.
2623       Result = DAG.getNode(ISD::BIT_CONVERT, Node->getValueType(0), 
2624                            PackVectorOp(Node->getOperand(0), EVT));
2625       break;
2626     } else {
2627       // FIXME: UNIMP!  Store then reload
2628       assert(0 && "Cast from unsupported vector type not implemented yet!");
2629     }
2630   }
2631       
2632     // Conversion operators.  The source and destination have different types.
2633   case ISD::SINT_TO_FP:
2634   case ISD::UINT_TO_FP: {
2635     bool isSigned = Node->getOpcode() == ISD::SINT_TO_FP;
2636     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2637     case Legal:
2638       switch (TLI.getOperationAction(Node->getOpcode(),
2639                                      Node->getOperand(0).getValueType())) {
2640       default: assert(0 && "Unknown operation action!");
2641       case TargetLowering::Custom:
2642         isCustom = true;
2643         // FALLTHROUGH
2644       case TargetLowering::Legal:
2645         Tmp1 = LegalizeOp(Node->getOperand(0));
2646         Result = DAG.UpdateNodeOperands(Result, Tmp1);
2647         if (isCustom) {
2648           Tmp1 = TLI.LowerOperation(Result, DAG);
2649           if (Tmp1.Val) Result = Tmp1;
2650         }
2651         break;
2652       case TargetLowering::Expand:
2653         Result = ExpandLegalINT_TO_FP(isSigned,
2654                                       LegalizeOp(Node->getOperand(0)),
2655                                       Node->getValueType(0));
2656         break;
2657       case TargetLowering::Promote:
2658         Result = PromoteLegalINT_TO_FP(LegalizeOp(Node->getOperand(0)),
2659                                        Node->getValueType(0),
2660                                        isSigned);
2661         break;
2662       }
2663       break;
2664     case Expand:
2665       Result = ExpandIntToFP(Node->getOpcode() == ISD::SINT_TO_FP,
2666                              Node->getValueType(0), Node->getOperand(0));
2667       break;
2668     case Promote:
2669       Tmp1 = PromoteOp(Node->getOperand(0));
2670       if (isSigned) {
2671         Tmp1 = DAG.getNode(ISD::SIGN_EXTEND_INREG, Tmp1.getValueType(),
2672                  Tmp1, DAG.getValueType(Node->getOperand(0).getValueType()));
2673       } else {
2674         Tmp1 = DAG.getZeroExtendInReg(Tmp1,
2675                                       Node->getOperand(0).getValueType());
2676       }
2677       Result = DAG.UpdateNodeOperands(Result, Tmp1);
2678       Result = LegalizeOp(Result);  // The 'op' is not necessarily legal!
2679       break;
2680     }
2681     break;
2682   }
2683   case ISD::TRUNCATE:
2684     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2685     case Legal:
2686       Tmp1 = LegalizeOp(Node->getOperand(0));
2687       Result = DAG.UpdateNodeOperands(Result, Tmp1);
2688       break;
2689     case Expand:
2690       ExpandOp(Node->getOperand(0), Tmp1, Tmp2);
2691
2692       // Since the result is legal, we should just be able to truncate the low
2693       // part of the source.
2694       Result = DAG.getNode(ISD::TRUNCATE, Node->getValueType(0), Tmp1);
2695       break;
2696     case Promote:
2697       Result = PromoteOp(Node->getOperand(0));
2698       Result = DAG.getNode(ISD::TRUNCATE, Op.getValueType(), Result);
2699       break;
2700     }
2701     break;
2702
2703   case ISD::FP_TO_SINT:
2704   case ISD::FP_TO_UINT:
2705     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2706     case Legal:
2707       Tmp1 = LegalizeOp(Node->getOperand(0));
2708
2709       switch (TLI.getOperationAction(Node->getOpcode(), Node->getValueType(0))){
2710       default: assert(0 && "Unknown operation action!");
2711       case TargetLowering::Custom:
2712         isCustom = true;
2713         // FALLTHROUGH
2714       case TargetLowering::Legal:
2715         Result = DAG.UpdateNodeOperands(Result, Tmp1);
2716         if (isCustom) {
2717           Tmp1 = TLI.LowerOperation(Result, DAG);
2718           if (Tmp1.Val) Result = Tmp1;
2719         }
2720         break;
2721       case TargetLowering::Promote:
2722         Result = PromoteLegalFP_TO_INT(Tmp1, Node->getValueType(0),
2723                                        Node->getOpcode() == ISD::FP_TO_SINT);
2724         break;
2725       case TargetLowering::Expand:
2726         if (Node->getOpcode() == ISD::FP_TO_UINT) {
2727           SDOperand True, False;
2728           MVT::ValueType VT =  Node->getOperand(0).getValueType();
2729           MVT::ValueType NVT = Node->getValueType(0);
2730           unsigned ShiftAmt = MVT::getSizeInBits(Node->getValueType(0))-1;
2731           Tmp2 = DAG.getConstantFP((double)(1ULL << ShiftAmt), VT);
2732           Tmp3 = DAG.getSetCC(TLI.getSetCCResultTy(),
2733                             Node->getOperand(0), Tmp2, ISD::SETLT);
2734           True = DAG.getNode(ISD::FP_TO_SINT, NVT, Node->getOperand(0));
2735           False = DAG.getNode(ISD::FP_TO_SINT, NVT,
2736                               DAG.getNode(ISD::FSUB, VT, Node->getOperand(0),
2737                                           Tmp2));
2738           False = DAG.getNode(ISD::XOR, NVT, False, 
2739                               DAG.getConstant(1ULL << ShiftAmt, NVT));
2740           Result = DAG.getNode(ISD::SELECT, NVT, Tmp3, True, False);
2741           break;
2742         } else {
2743           assert(0 && "Do not know how to expand FP_TO_SINT yet!");
2744         }
2745         break;
2746       }
2747       break;
2748     case Expand:
2749       assert(0 && "Shouldn't need to expand other operators here!");
2750     case Promote:
2751       Tmp1 = PromoteOp(Node->getOperand(0));
2752       Result = DAG.UpdateNodeOperands(Result, LegalizeOp(Tmp1));
2753       Result = LegalizeOp(Result);
2754       break;
2755     }
2756     break;
2757
2758   case ISD::ANY_EXTEND:
2759   case ISD::ZERO_EXTEND:
2760   case ISD::SIGN_EXTEND:
2761   case ISD::FP_EXTEND:
2762   case ISD::FP_ROUND:
2763     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2764     case Expand: assert(0 && "Shouldn't need to expand other operators here!");
2765     case Legal:
2766       Tmp1 = LegalizeOp(Node->getOperand(0));
2767       Result = DAG.UpdateNodeOperands(Result, Tmp1);
2768       break;
2769     case Promote:
2770       switch (Node->getOpcode()) {
2771       case ISD::ANY_EXTEND:
2772         Tmp1 = PromoteOp(Node->getOperand(0));
2773         Result = DAG.getNode(ISD::ANY_EXTEND, Op.getValueType(), Tmp1);
2774         break;
2775       case ISD::ZERO_EXTEND:
2776         Result = PromoteOp(Node->getOperand(0));
2777         Result = DAG.getNode(ISD::ANY_EXTEND, Op.getValueType(), Result);
2778         Result = DAG.getZeroExtendInReg(Result,
2779                                         Node->getOperand(0).getValueType());
2780         break;
2781       case ISD::SIGN_EXTEND:
2782         Result = PromoteOp(Node->getOperand(0));
2783         Result = DAG.getNode(ISD::ANY_EXTEND, Op.getValueType(), Result);
2784         Result = DAG.getNode(ISD::SIGN_EXTEND_INREG, Result.getValueType(),
2785                              Result,
2786                           DAG.getValueType(Node->getOperand(0).getValueType()));
2787         break;
2788       case ISD::FP_EXTEND:
2789         Result = PromoteOp(Node->getOperand(0));
2790         if (Result.getValueType() != Op.getValueType())
2791           // Dynamically dead while we have only 2 FP types.
2792           Result = DAG.getNode(ISD::FP_EXTEND, Op.getValueType(), Result);
2793         break;
2794       case ISD::FP_ROUND:
2795         Result = PromoteOp(Node->getOperand(0));
2796         Result = DAG.getNode(Node->getOpcode(), Op.getValueType(), Result);
2797         break;
2798       }
2799     }
2800     break;
2801   case ISD::FP_ROUND_INREG:
2802   case ISD::SIGN_EXTEND_INREG: {
2803     Tmp1 = LegalizeOp(Node->getOperand(0));
2804     MVT::ValueType ExtraVT = cast<VTSDNode>(Node->getOperand(1))->getVT();
2805
2806     // If this operation is not supported, convert it to a shl/shr or load/store
2807     // pair.
2808     switch (TLI.getOperationAction(Node->getOpcode(), ExtraVT)) {
2809     default: assert(0 && "This action not supported for this op yet!");
2810     case TargetLowering::Legal:
2811       Result = DAG.UpdateNodeOperands(Result, Tmp1, Node->getOperand(1));
2812       break;
2813     case TargetLowering::Expand:
2814       // If this is an integer extend and shifts are supported, do that.
2815       if (Node->getOpcode() == ISD::SIGN_EXTEND_INREG) {
2816         // NOTE: we could fall back on load/store here too for targets without
2817         // SAR.  However, it is doubtful that any exist.
2818         unsigned BitsDiff = MVT::getSizeInBits(Node->getValueType(0)) -
2819                             MVT::getSizeInBits(ExtraVT);
2820         SDOperand ShiftCst = DAG.getConstant(BitsDiff, TLI.getShiftAmountTy());
2821         Result = DAG.getNode(ISD::SHL, Node->getValueType(0),
2822                              Node->getOperand(0), ShiftCst);
2823         Result = DAG.getNode(ISD::SRA, Node->getValueType(0),
2824                              Result, ShiftCst);
2825       } else if (Node->getOpcode() == ISD::FP_ROUND_INREG) {
2826         // The only way we can lower this is to turn it into a STORETRUNC,
2827         // EXTLOAD pair, targetting a temporary location (a stack slot).
2828
2829         // NOTE: there is a choice here between constantly creating new stack
2830         // slots and always reusing the same one.  We currently always create
2831         // new ones, as reuse may inhibit scheduling.
2832         const Type *Ty = MVT::getTypeForValueType(ExtraVT);
2833         unsigned TySize = (unsigned)TLI.getTargetData()->getTypeSize(Ty);
2834         unsigned Align  = TLI.getTargetData()->getTypeAlignment(Ty);
2835         MachineFunction &MF = DAG.getMachineFunction();
2836         int SSFI =
2837           MF.getFrameInfo()->CreateStackObject((unsigned)TySize, Align);
2838         SDOperand StackSlot = DAG.getFrameIndex(SSFI, TLI.getPointerTy());
2839         Result = DAG.getNode(ISD::TRUNCSTORE, MVT::Other, DAG.getEntryNode(),
2840                              Node->getOperand(0), StackSlot,
2841                              DAG.getSrcValue(NULL), DAG.getValueType(ExtraVT));
2842         Result = DAG.getExtLoad(ISD::EXTLOAD, Node->getValueType(0),
2843                                 Result, StackSlot, DAG.getSrcValue(NULL),
2844                                 ExtraVT);
2845       } else {
2846         assert(0 && "Unknown op");
2847       }
2848       break;
2849     }
2850     break;
2851   }
2852   }
2853   
2854   assert(Result.getValueType() == Op.getValueType() &&
2855          "Bad legalization!");
2856   
2857   // Make sure that the generated code is itself legal.
2858   if (Result != Op)
2859     Result = LegalizeOp(Result);
2860
2861   // Note that LegalizeOp may be reentered even from single-use nodes, which
2862   // means that we always must cache transformed nodes.
2863   AddLegalizedOperand(Op, Result);
2864   return Result;
2865 }
2866
2867 /// PromoteOp - Given an operation that produces a value in an invalid type,
2868 /// promote it to compute the value into a larger type.  The produced value will
2869 /// have the correct bits for the low portion of the register, but no guarantee
2870 /// is made about the top bits: it may be zero, sign-extended, or garbage.
2871 SDOperand SelectionDAGLegalize::PromoteOp(SDOperand Op) {
2872   MVT::ValueType VT = Op.getValueType();
2873   MVT::ValueType NVT = TLI.getTypeToTransformTo(VT);
2874   assert(getTypeAction(VT) == Promote &&
2875          "Caller should expand or legalize operands that are not promotable!");
2876   assert(NVT > VT && MVT::isInteger(NVT) == MVT::isInteger(VT) &&
2877          "Cannot promote to smaller type!");
2878
2879   SDOperand Tmp1, Tmp2, Tmp3;
2880   SDOperand Result;
2881   SDNode *Node = Op.Val;
2882
2883   std::map<SDOperand, SDOperand>::iterator I = PromotedNodes.find(Op);
2884   if (I != PromotedNodes.end()) return I->second;
2885
2886   switch (Node->getOpcode()) {
2887   case ISD::CopyFromReg:
2888     assert(0 && "CopyFromReg must be legal!");
2889   default:
2890 #ifndef NDEBUG
2891     std::cerr << "NODE: "; Node->dump(); std::cerr << "\n";
2892 #endif
2893     assert(0 && "Do not know how to promote this operator!");
2894     abort();
2895   case ISD::UNDEF:
2896     Result = DAG.getNode(ISD::UNDEF, NVT);
2897     break;
2898   case ISD::Constant:
2899     if (VT != MVT::i1)
2900       Result = DAG.getNode(ISD::SIGN_EXTEND, NVT, Op);
2901     else
2902       Result = DAG.getNode(ISD::ZERO_EXTEND, NVT, Op);
2903     assert(isa<ConstantSDNode>(Result) && "Didn't constant fold zext?");
2904     break;
2905   case ISD::ConstantFP:
2906     Result = DAG.getNode(ISD::FP_EXTEND, NVT, Op);
2907     assert(isa<ConstantFPSDNode>(Result) && "Didn't constant fold fp_extend?");
2908     break;
2909
2910   case ISD::SETCC:
2911     assert(isTypeLegal(TLI.getSetCCResultTy()) && "SetCC type is not legal??");
2912     Result = DAG.getNode(ISD::SETCC, TLI.getSetCCResultTy(),Node->getOperand(0),
2913                          Node->getOperand(1), Node->getOperand(2));
2914     break;
2915     
2916   case ISD::TRUNCATE:
2917     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2918     case Legal:
2919       Result = LegalizeOp(Node->getOperand(0));
2920       assert(Result.getValueType() >= NVT &&
2921              "This truncation doesn't make sense!");
2922       if (Result.getValueType() > NVT)    // Truncate to NVT instead of VT
2923         Result = DAG.getNode(ISD::TRUNCATE, NVT, Result);
2924       break;
2925     case Promote:
2926       // The truncation is not required, because we don't guarantee anything
2927       // about high bits anyway.
2928       Result = PromoteOp(Node->getOperand(0));
2929       break;
2930     case Expand:
2931       ExpandOp(Node->getOperand(0), Tmp1, Tmp2);
2932       // Truncate the low part of the expanded value to the result type
2933       Result = DAG.getNode(ISD::TRUNCATE, NVT, Tmp1);
2934     }
2935     break;
2936   case ISD::SIGN_EXTEND:
2937   case ISD::ZERO_EXTEND:
2938   case ISD::ANY_EXTEND:
2939     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2940     case Expand: assert(0 && "BUG: Smaller reg should have been promoted!");
2941     case Legal:
2942       // Input is legal?  Just do extend all the way to the larger type.
2943       Result = DAG.getNode(Node->getOpcode(), NVT, Node->getOperand(0));
2944       break;
2945     case Promote:
2946       // Promote the reg if it's smaller.
2947       Result = PromoteOp(Node->getOperand(0));
2948       // The high bits are not guaranteed to be anything.  Insert an extend.
2949       if (Node->getOpcode() == ISD::SIGN_EXTEND)
2950         Result = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Result,
2951                          DAG.getValueType(Node->getOperand(0).getValueType()));
2952       else if (Node->getOpcode() == ISD::ZERO_EXTEND)
2953         Result = DAG.getZeroExtendInReg(Result,
2954                                         Node->getOperand(0).getValueType());
2955       break;
2956     }
2957     break;
2958   case ISD::BIT_CONVERT:
2959     Result = ExpandBIT_CONVERT(Node->getValueType(0), Node->getOperand(0));
2960     Result = PromoteOp(Result);
2961     break;
2962     
2963   case ISD::FP_EXTEND:
2964     assert(0 && "Case not implemented.  Dynamically dead with 2 FP types!");
2965   case ISD::FP_ROUND:
2966     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2967     case Expand: assert(0 && "BUG: Cannot expand FP regs!");
2968     case Promote:  assert(0 && "Unreachable with 2 FP types!");
2969     case Legal:
2970       // Input is legal?  Do an FP_ROUND_INREG.
2971       Result = DAG.getNode(ISD::FP_ROUND_INREG, NVT, Node->getOperand(0),
2972                            DAG.getValueType(VT));
2973       break;
2974     }
2975     break;
2976
2977   case ISD::SINT_TO_FP:
2978   case ISD::UINT_TO_FP:
2979     switch (getTypeAction(Node->getOperand(0).getValueType())) {
2980     case Legal:
2981       // No extra round required here.
2982       Result = DAG.getNode(Node->getOpcode(), NVT, Node->getOperand(0));
2983       break;
2984
2985     case Promote:
2986       Result = PromoteOp(Node->getOperand(0));
2987       if (Node->getOpcode() == ISD::SINT_TO_FP)
2988         Result = DAG.getNode(ISD::SIGN_EXTEND_INREG, Result.getValueType(),
2989                              Result,
2990                          DAG.getValueType(Node->getOperand(0).getValueType()));
2991       else
2992         Result = DAG.getZeroExtendInReg(Result,
2993                                         Node->getOperand(0).getValueType());
2994       // No extra round required here.
2995       Result = DAG.getNode(Node->getOpcode(), NVT, Result);
2996       break;
2997     case Expand:
2998       Result = ExpandIntToFP(Node->getOpcode() == ISD::SINT_TO_FP, NVT,
2999                              Node->getOperand(0));
3000       // Round if we cannot tolerate excess precision.
3001       if (NoExcessFPPrecision)
3002         Result = DAG.getNode(ISD::FP_ROUND_INREG, NVT, Result,
3003                              DAG.getValueType(VT));
3004       break;
3005     }
3006     break;
3007
3008   case ISD::SIGN_EXTEND_INREG:
3009     Result = PromoteOp(Node->getOperand(0));
3010     Result = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Result, 
3011                          Node->getOperand(1));
3012     break;
3013   case ISD::FP_TO_SINT:
3014   case ISD::FP_TO_UINT:
3015     switch (getTypeAction(Node->getOperand(0).getValueType())) {
3016     case Legal:
3017       Tmp1 = Node->getOperand(0);
3018       break;
3019     case Promote:
3020       // The input result is prerounded, so we don't have to do anything
3021       // special.
3022       Tmp1 = PromoteOp(Node->getOperand(0));
3023       break;
3024     case Expand:
3025       assert(0 && "not implemented");
3026     }
3027     // If we're promoting a UINT to a larger size, check to see if the new node
3028     // will be legal.  If it isn't, check to see if FP_TO_SINT is legal, since
3029     // we can use that instead.  This allows us to generate better code for
3030     // FP_TO_UINT for small destination sizes on targets where FP_TO_UINT is not
3031     // legal, such as PowerPC.
3032     if (Node->getOpcode() == ISD::FP_TO_UINT && 
3033         !TLI.isOperationLegal(ISD::FP_TO_UINT, NVT) &&
3034         (TLI.isOperationLegal(ISD::FP_TO_SINT, NVT) ||
3035          TLI.getOperationAction(ISD::FP_TO_SINT, NVT)==TargetLowering::Custom)){
3036       Result = DAG.getNode(ISD::FP_TO_SINT, NVT, Tmp1);
3037     } else {
3038       Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1);
3039     }
3040     break;
3041
3042   case ISD::FABS:
3043   case ISD::FNEG:
3044     Tmp1 = PromoteOp(Node->getOperand(0));
3045     assert(Tmp1.getValueType() == NVT);
3046     Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1);
3047     // NOTE: we do not have to do any extra rounding here for
3048     // NoExcessFPPrecision, because we know the input will have the appropriate
3049     // precision, and these operations don't modify precision at all.
3050     break;
3051
3052   case ISD::FSQRT:
3053   case ISD::FSIN:
3054   case ISD::FCOS:
3055     Tmp1 = PromoteOp(Node->getOperand(0));
3056     assert(Tmp1.getValueType() == NVT);
3057     Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1);
3058     if (NoExcessFPPrecision)
3059       Result = DAG.getNode(ISD::FP_ROUND_INREG, NVT, Result,
3060                            DAG.getValueType(VT));
3061     break;
3062
3063   case ISD::AND:
3064   case ISD::OR:
3065   case ISD::XOR:
3066   case ISD::ADD:
3067   case ISD::SUB:
3068   case ISD::MUL:
3069     // The input may have strange things in the top bits of the registers, but
3070     // these operations don't care.  They may have weird bits going out, but
3071     // that too is okay if they are integer operations.
3072     Tmp1 = PromoteOp(Node->getOperand(0));
3073     Tmp2 = PromoteOp(Node->getOperand(1));
3074     assert(Tmp1.getValueType() == NVT && Tmp2.getValueType() == NVT);
3075     Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1, Tmp2);
3076     break;
3077   case ISD::FADD:
3078   case ISD::FSUB:
3079   case ISD::FMUL:
3080     Tmp1 = PromoteOp(Node->getOperand(0));
3081     Tmp2 = PromoteOp(Node->getOperand(1));
3082     assert(Tmp1.getValueType() == NVT && Tmp2.getValueType() == NVT);
3083     Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1, Tmp2);
3084     
3085     // Floating point operations will give excess precision that we may not be
3086     // able to tolerate.  If we DO allow excess precision, just leave it,
3087     // otherwise excise it.
3088     // FIXME: Why would we need to round FP ops more than integer ones?
3089     //     Is Round(Add(Add(A,B),C)) != Round(Add(Round(Add(A,B)), C))
3090     if (NoExcessFPPrecision)
3091       Result = DAG.getNode(ISD::FP_ROUND_INREG, NVT, Result,
3092                            DAG.getValueType(VT));
3093     break;
3094
3095   case ISD::SDIV:
3096   case ISD::SREM:
3097     // These operators require that their input be sign extended.
3098     Tmp1 = PromoteOp(Node->getOperand(0));
3099     Tmp2 = PromoteOp(Node->getOperand(1));
3100     if (MVT::isInteger(NVT)) {
3101       Tmp1 = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Tmp1,
3102                          DAG.getValueType(VT));
3103       Tmp2 = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Tmp2,
3104                          DAG.getValueType(VT));
3105     }
3106     Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1, Tmp2);
3107
3108     // Perform FP_ROUND: this is probably overly pessimistic.
3109     if (MVT::isFloatingPoint(NVT) && NoExcessFPPrecision)
3110       Result = DAG.getNode(ISD::FP_ROUND_INREG, NVT, Result,
3111                            DAG.getValueType(VT));
3112     break;
3113   case ISD::FDIV:
3114   case ISD::FREM:
3115   case ISD::FCOPYSIGN:
3116     // These operators require that their input be fp extended.
3117     switch (getTypeAction(Node->getOperand(0).getValueType())) {
3118       case Legal:
3119         Tmp1 = LegalizeOp(Node->getOperand(0));
3120         break;
3121       case Promote:
3122         Tmp1 = PromoteOp(Node->getOperand(0));
3123         break;
3124       case Expand:
3125         assert(0 && "not implemented");
3126     }
3127     switch (getTypeAction(Node->getOperand(1).getValueType())) {
3128       case Legal:
3129         Tmp2 = LegalizeOp(Node->getOperand(1));
3130         break;
3131       case Promote:
3132         Tmp2 = PromoteOp(Node->getOperand(1));
3133         break;
3134       case Expand:
3135         assert(0 && "not implemented");
3136     }
3137     Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1, Tmp2);
3138     
3139     // Perform FP_ROUND: this is probably overly pessimistic.
3140     if (NoExcessFPPrecision && Node->getOpcode() != ISD::FCOPYSIGN)
3141       Result = DAG.getNode(ISD::FP_ROUND_INREG, NVT, Result,
3142                            DAG.getValueType(VT));
3143     break;
3144
3145   case ISD::UDIV:
3146   case ISD::UREM:
3147     // These operators require that their input be zero extended.
3148     Tmp1 = PromoteOp(Node->getOperand(0));
3149     Tmp2 = PromoteOp(Node->getOperand(1));
3150     assert(MVT::isInteger(NVT) && "Operators don't apply to FP!");
3151     Tmp1 = DAG.getZeroExtendInReg(Tmp1, VT);
3152     Tmp2 = DAG.getZeroExtendInReg(Tmp2, VT);
3153     Result = DAG.getNode(Node->getOpcode(), NVT, Tmp1, Tmp2);
3154     break;
3155
3156   case ISD::SHL:
3157     Tmp1 = PromoteOp(Node->getOperand(0));
3158     Result = DAG.getNode(ISD::SHL, NVT, Tmp1, Node->getOperand(1));
3159     break;
3160   case ISD::SRA:
3161     // The input value must be properly sign extended.
3162     Tmp1 = PromoteOp(Node->getOperand(0));
3163     Tmp1 = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Tmp1,
3164                        DAG.getValueType(VT));
3165     Result = DAG.getNode(ISD::SRA, NVT, Tmp1, Node->getOperand(1));
3166     break;
3167   case ISD::SRL:
3168     // The input value must be properly zero extended.
3169     Tmp1 = PromoteOp(Node->getOperand(0));
3170     Tmp1 = DAG.getZeroExtendInReg(Tmp1, VT);
3171     Result = DAG.getNode(ISD::SRL, NVT, Tmp1, Node->getOperand(1));
3172     break;
3173
3174   case ISD::VAARG:
3175     Tmp1 = Node->getOperand(0);   // Get the chain.
3176     Tmp2 = Node->getOperand(1);   // Get the pointer.
3177     if (TLI.getOperationAction(ISD::VAARG, VT) == TargetLowering::Custom) {
3178       Tmp3 = DAG.getVAArg(VT, Tmp1, Tmp2, Node->getOperand(2));
3179       Result = TLI.CustomPromoteOperation(Tmp3, DAG);
3180     } else {
3181       SDOperand VAList = DAG.getLoad(TLI.getPointerTy(), Tmp1, Tmp2,
3182                                      Node->getOperand(2));
3183       // Increment the pointer, VAList, to the next vaarg
3184       Tmp3 = DAG.getNode(ISD::ADD, TLI.getPointerTy(), VAList, 
3185                          DAG.getConstant(MVT::getSizeInBits(VT)/8, 
3186                                          TLI.getPointerTy()));
3187       // Store the incremented VAList to the legalized pointer
3188       Tmp3 = DAG.getNode(ISD::STORE, MVT::Other, VAList.getValue(1), Tmp3, Tmp2, 
3189                          Node->getOperand(2));
3190       // Load the actual argument out of the pointer VAList
3191       Result = DAG.getExtLoad(ISD::EXTLOAD, NVT, Tmp3, VAList,
3192                               DAG.getSrcValue(0), VT);
3193     }
3194     // Remember that we legalized the chain.
3195     AddLegalizedOperand(Op.getValue(1), LegalizeOp(Result.getValue(1)));
3196     break;
3197
3198   case ISD::LOAD:
3199     Result = DAG.getExtLoad(ISD::EXTLOAD, NVT, Node->getOperand(0),
3200                             Node->getOperand(1), Node->getOperand(2), VT);
3201     // Remember that we legalized the chain.
3202     AddLegalizedOperand(Op.getValue(1), LegalizeOp(Result.getValue(1)));
3203     break;
3204   case ISD::SEXTLOAD:
3205   case ISD::ZEXTLOAD:
3206   case ISD::EXTLOAD:
3207     Result = DAG.getExtLoad(Node->getOpcode(), NVT, Node->getOperand(0),
3208                             Node->getOperand(1), Node->getOperand(2),
3209                             cast<VTSDNode>(Node->getOperand(3))->getVT());
3210     // Remember that we legalized the chain.
3211     AddLegalizedOperand(Op.getValue(1), LegalizeOp(Result.getValue(1)));
3212     break;
3213   case ISD::SELECT:
3214     Tmp2 = PromoteOp(Node->getOperand(1));   // Legalize the op0
3215     Tmp3 = PromoteOp(Node->getOperand(2));   // Legalize the op1
3216     Result = DAG.getNode(ISD::SELECT, NVT, Node->getOperand(0), Tmp2, Tmp3);
3217     break;
3218   case ISD::SELECT_CC:
3219     Tmp2 = PromoteOp(Node->getOperand(2));   // True
3220     Tmp3 = PromoteOp(Node->getOperand(3));   // False
3221     Result = DAG.getNode(ISD::SELECT_CC, NVT, Node->getOperand(0),
3222                          Node->getOperand(1), Tmp2, Tmp3, Node->getOperand(4));
3223     break;
3224   case ISD::BSWAP:
3225     Tmp1 = Node->getOperand(0);
3226     Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, NVT, Tmp1);
3227     Tmp1 = DAG.getNode(ISD::BSWAP, NVT, Tmp1);
3228     Result = DAG.getNode(ISD::SRL, NVT, Tmp1,
3229                          DAG.getConstant(getSizeInBits(NVT) - getSizeInBits(VT),
3230                                          TLI.getShiftAmountTy()));
3231     break;
3232   case ISD::CTPOP:
3233   case ISD::CTTZ:
3234   case ISD::CTLZ:
3235     // Zero extend the argument
3236     Tmp1 = DAG.getNode(ISD::ZERO_EXTEND, NVT, Node->getOperand(0));
3237     // Perform the larger operation, then subtract if needed.
3238     Tmp1 = DAG.getNode(Node->getOpcode(), NVT, Tmp1);
3239     switch(Node->getOpcode()) {
3240     case ISD::CTPOP:
3241       Result = Tmp1;
3242       break;
3243     case ISD::CTTZ:
3244       // if Tmp1 == sizeinbits(NVT) then Tmp1 = sizeinbits(Old VT)
3245       Tmp2 = DAG.getSetCC(TLI.getSetCCResultTy(), Tmp1,
3246                           DAG.getConstant(getSizeInBits(NVT), NVT), ISD::SETEQ);
3247       Result = DAG.getNode(ISD::SELECT, NVT, Tmp2,
3248                            DAG.getConstant(getSizeInBits(VT), NVT), Tmp1);
3249       break;
3250     case ISD::CTLZ:
3251       //Tmp1 = Tmp1 - (sizeinbits(NVT) - sizeinbits(Old VT))
3252       Result = DAG.getNode(ISD::SUB, NVT, Tmp1,
3253                            DAG.getConstant(getSizeInBits(NVT) -
3254                                            getSizeInBits(VT), NVT));
3255       break;
3256     }
3257     break;
3258   case ISD::VEXTRACT_VECTOR_ELT:
3259     Result = PromoteOp(LowerVEXTRACT_VECTOR_ELT(Op));
3260     break;
3261   case ISD::EXTRACT_VECTOR_ELT:
3262     Result = PromoteOp(ExpandEXTRACT_VECTOR_ELT(Op));
3263     break;
3264   }
3265
3266   assert(Result.Val && "Didn't set a result!");
3267
3268   // Make sure the result is itself legal.
3269   Result = LegalizeOp(Result);
3270   
3271   // Remember that we promoted this!
3272   AddPromotedOperand(Op, Result);
3273   return Result;
3274 }
3275
3276 /// LowerVEXTRACT_VECTOR_ELT - Lower a VEXTRACT_VECTOR_ELT operation into a
3277 /// EXTRACT_VECTOR_ELT operation, to memory operations, or to scalar code based
3278 /// on the vector type.  The return type of this matches the element type of the
3279 /// vector, which may not be legal for the target.
3280 SDOperand SelectionDAGLegalize::LowerVEXTRACT_VECTOR_ELT(SDOperand Op) {
3281   // We know that operand #0 is the Vec vector.  If the index is a constant
3282   // or if the invec is a supported hardware type, we can use it.  Otherwise,
3283   // lower to a store then an indexed load.
3284   SDOperand Vec = Op.getOperand(0);
3285   SDOperand Idx = LegalizeOp(Op.getOperand(1));
3286   
3287   SDNode *InVal = Vec.Val;
3288   unsigned NumElems = cast<ConstantSDNode>(*(InVal->op_end()-2))->getValue();
3289   MVT::ValueType EVT = cast<VTSDNode>(*(InVal->op_end()-1))->getVT();
3290   
3291   // Figure out if there is a Packed type corresponding to this Vector
3292   // type.  If so, convert to the packed type.
3293   MVT::ValueType TVT = MVT::getVectorType(EVT, NumElems);
3294   if (TVT != MVT::Other && TLI.isTypeLegal(TVT)) {
3295     // Turn this into a packed extract_vector_elt operation.
3296     Vec = PackVectorOp(Vec, TVT);
3297     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, Op.getValueType(), Vec, Idx);
3298   } else if (NumElems == 1) {
3299     // This must be an access of the only element.  Return it.
3300     return PackVectorOp(Vec, EVT);
3301   } else if (ConstantSDNode *CIdx = dyn_cast<ConstantSDNode>(Idx)) {
3302     SDOperand Lo, Hi;
3303     SplitVectorOp(Vec, Lo, Hi);
3304     if (CIdx->getValue() < NumElems/2) {
3305       Vec = Lo;
3306     } else {
3307       Vec = Hi;
3308       Idx = DAG.getConstant(CIdx->getValue() - NumElems/2, Idx.getValueType());
3309     }
3310     
3311     // It's now an extract from the appropriate high or low part.  Recurse.
3312     Op = DAG.UpdateNodeOperands(Op, Vec, Idx);
3313     return LowerVEXTRACT_VECTOR_ELT(Op);
3314   } else {
3315     // Variable index case for extract element.
3316     // FIXME: IMPLEMENT STORE/LOAD lowering.  Need alignment of stack slot!!
3317     assert(0 && "unimp!");
3318     return SDOperand();
3319   }
3320 }
3321
3322 /// ExpandEXTRACT_VECTOR_ELT - Expand an EXTRACT_VECTOR_ELT operation into
3323 /// memory traffic.
3324 SDOperand SelectionDAGLegalize::ExpandEXTRACT_VECTOR_ELT(SDOperand Op) {
3325   SDOperand Vector = Op.getOperand(0);
3326   SDOperand Idx    = Op.getOperand(1);
3327   
3328   // If the target doesn't support this, store the value to a temporary
3329   // stack slot, then LOAD the scalar element back out.
3330   SDOperand StackPtr = CreateStackTemporary(Vector.getValueType());
3331   SDOperand Ch = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
3332                              Vector, StackPtr, DAG.getSrcValue(NULL));
3333   
3334   // Add the offset to the index.
3335   unsigned EltSize = MVT::getSizeInBits(Op.getValueType())/8;
3336   Idx = DAG.getNode(ISD::MUL, Idx.getValueType(), Idx,
3337                     DAG.getConstant(EltSize, Idx.getValueType()));
3338   StackPtr = DAG.getNode(ISD::ADD, Idx.getValueType(), Idx, StackPtr);
3339   
3340   return DAG.getLoad(Op.getValueType(), Ch, StackPtr, DAG.getSrcValue(NULL));
3341 }
3342
3343
3344 /// LegalizeSetCCOperands - Attempts to create a legal LHS and RHS for a SETCC
3345 /// with condition CC on the current target.  This usually involves legalizing
3346 /// or promoting the arguments.  In the case where LHS and RHS must be expanded,
3347 /// there may be no choice but to create a new SetCC node to represent the
3348 /// legalized value of setcc lhs, rhs.  In this case, the value is returned in
3349 /// LHS, and the SDOperand returned in RHS has a nil SDNode value.
3350 void SelectionDAGLegalize::LegalizeSetCCOperands(SDOperand &LHS,
3351                                                  SDOperand &RHS,
3352                                                  SDOperand &CC) {
3353   SDOperand Tmp1, Tmp2, Result;    
3354   
3355   switch (getTypeAction(LHS.getValueType())) {
3356   case Legal:
3357     Tmp1 = LegalizeOp(LHS);   // LHS
3358     Tmp2 = LegalizeOp(RHS);   // RHS
3359     break;
3360   case Promote:
3361     Tmp1 = PromoteOp(LHS);   // LHS
3362     Tmp2 = PromoteOp(RHS);   // RHS
3363
3364     // If this is an FP compare, the operands have already been extended.
3365     if (MVT::isInteger(LHS.getValueType())) {
3366       MVT::ValueType VT = LHS.getValueType();
3367       MVT::ValueType NVT = TLI.getTypeToTransformTo(VT);
3368
3369       // Otherwise, we have to insert explicit sign or zero extends.  Note
3370       // that we could insert sign extends for ALL conditions, but zero extend
3371       // is cheaper on many machines (an AND instead of two shifts), so prefer
3372       // it.
3373       switch (cast<CondCodeSDNode>(CC)->get()) {
3374       default: assert(0 && "Unknown integer comparison!");
3375       case ISD::SETEQ:
3376       case ISD::SETNE:
3377       case ISD::SETUGE:
3378       case ISD::SETUGT:
3379       case ISD::SETULE:
3380       case ISD::SETULT:
3381         // ALL of these operations will work if we either sign or zero extend
3382         // the operands (including the unsigned comparisons!).  Zero extend is
3383         // usually a simpler/cheaper operation, so prefer it.
3384         Tmp1 = DAG.getZeroExtendInReg(Tmp1, VT);
3385         Tmp2 = DAG.getZeroExtendInReg(Tmp2, VT);
3386         break;
3387       case ISD::SETGE:
3388       case ISD::SETGT:
3389       case ISD::SETLT:
3390       case ISD::SETLE:
3391         Tmp1 = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Tmp1,
3392                            DAG.getValueType(VT));
3393         Tmp2 = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Tmp2,
3394                            DAG.getValueType(VT));
3395         break;
3396       }
3397     }
3398     break;
3399   case Expand:
3400     SDOperand LHSLo, LHSHi, RHSLo, RHSHi;
3401     ExpandOp(LHS, LHSLo, LHSHi);
3402     ExpandOp(RHS, RHSLo, RHSHi);
3403     switch (cast<CondCodeSDNode>(CC)->get()) {
3404     case ISD::SETEQ:
3405     case ISD::SETNE:
3406       if (RHSLo == RHSHi)
3407         if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo))
3408           if (RHSCST->isAllOnesValue()) {
3409             // Comparison to -1.
3410             Tmp1 = DAG.getNode(ISD::AND, LHSLo.getValueType(), LHSLo, LHSHi);
3411             Tmp2 = RHSLo;
3412             break;
3413           }
3414
3415       Tmp1 = DAG.getNode(ISD::XOR, LHSLo.getValueType(), LHSLo, RHSLo);
3416       Tmp2 = DAG.getNode(ISD::XOR, LHSLo.getValueType(), LHSHi, RHSHi);
3417       Tmp1 = DAG.getNode(ISD::OR, Tmp1.getValueType(), Tmp1, Tmp2);
3418       Tmp2 = DAG.getConstant(0, Tmp1.getValueType());
3419       break;
3420     default:
3421       // If this is a comparison of the sign bit, just look at the top part.
3422       // X > -1,  x < 0
3423       if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(RHS))
3424         if ((cast<CondCodeSDNode>(CC)->get() == ISD::SETLT && 
3425              CST->getValue() == 0) ||             // X < 0
3426             (cast<CondCodeSDNode>(CC)->get() == ISD::SETGT &&
3427              CST->isAllOnesValue())) {            // X > -1
3428           Tmp1 = LHSHi;
3429           Tmp2 = RHSHi;
3430           break;
3431         }
3432
3433       // FIXME: This generated code sucks.
3434       ISD::CondCode LowCC;
3435       switch (cast<CondCodeSDNode>(CC)->get()) {
3436       default: assert(0 && "Unknown integer setcc!");
3437       case ISD::SETLT:
3438       case ISD::SETULT: LowCC = ISD::SETULT; break;
3439       case ISD::SETGT:
3440       case ISD::SETUGT: LowCC = ISD::SETUGT; break;
3441       case ISD::SETLE:
3442       case ISD::SETULE: LowCC = ISD::SETULE; break;
3443       case ISD::SETGE:
3444       case ISD::SETUGE: LowCC = ISD::SETUGE; break;
3445       }
3446
3447       // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
3448       // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
3449       // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
3450
3451       // NOTE: on targets without efficient SELECT of bools, we can always use
3452       // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
3453       Tmp1 = DAG.getSetCC(TLI.getSetCCResultTy(), LHSLo, RHSLo, LowCC);
3454       Tmp2 = DAG.getNode(ISD::SETCC, TLI.getSetCCResultTy(), LHSHi, RHSHi, CC);
3455       Result = DAG.getSetCC(TLI.getSetCCResultTy(), LHSHi, RHSHi, ISD::SETEQ);
3456       Result = LegalizeOp(DAG.getNode(ISD::SELECT, Tmp1.getValueType(),
3457                                       Result, Tmp1, Tmp2));
3458       Tmp1 = Result;
3459       Tmp2 = SDOperand();
3460     }
3461   }
3462   LHS = Tmp1;
3463   RHS = Tmp2;
3464 }
3465
3466 /// ExpandBIT_CONVERT - Expand a BIT_CONVERT node into a store/load combination.
3467 /// The resultant code need not be legal.  Note that SrcOp is the input operand
3468 /// to the BIT_CONVERT, not the BIT_CONVERT node itself.
3469 SDOperand SelectionDAGLegalize::ExpandBIT_CONVERT(MVT::ValueType DestVT, 
3470                                                   SDOperand SrcOp) {
3471   // Create the stack frame object.
3472   SDOperand FIPtr = CreateStackTemporary(DestVT);
3473   
3474   // Emit a store to the stack slot.
3475   SDOperand Store = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
3476                                 SrcOp, FIPtr, DAG.getSrcValue(NULL));
3477   // Result is a load from the stack slot.
3478   return DAG.getLoad(DestVT, Store, FIPtr, DAG.getSrcValue(0));
3479 }
3480
3481 SDOperand SelectionDAGLegalize::ExpandSCALAR_TO_VECTOR(SDNode *Node) {
3482   // Create a vector sized/aligned stack slot, store the value to element #0,
3483   // then load the whole vector back out.
3484   SDOperand StackPtr = CreateStackTemporary(Node->getValueType(0));
3485   SDOperand Ch = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
3486                              Node->getOperand(0), StackPtr,
3487                              DAG.getSrcValue(NULL));
3488   return DAG.getLoad(Node->getValueType(0), Ch, StackPtr,DAG.getSrcValue(NULL));
3489 }
3490
3491
3492 /// ExpandBUILD_VECTOR - Expand a BUILD_VECTOR node on targets that don't
3493 /// support the operation, but do support the resultant packed vector type.
3494 SDOperand SelectionDAGLegalize::ExpandBUILD_VECTOR(SDNode *Node) {
3495   
3496   // If the only non-undef value is the low element, turn this into a 
3497   // SCALAR_TO_VECTOR node.  If this is { X, X, X, X }, determine X.
3498   unsigned NumElems = Node->getNumOperands();
3499   bool isOnlyLowElement = true;
3500   SDOperand SplatValue = Node->getOperand(0);
3501   std::map<SDOperand, std::vector<unsigned> > Values;
3502   Values[SplatValue].push_back(0);
3503   bool isConstant = true;
3504   if (!isa<ConstantFPSDNode>(SplatValue) && !isa<ConstantSDNode>(SplatValue) &&
3505       SplatValue.getOpcode() != ISD::UNDEF)
3506     isConstant = false;
3507   
3508   for (unsigned i = 1; i < NumElems; ++i) {
3509     SDOperand V = Node->getOperand(i);
3510     Values[V].push_back(i);
3511     if (V.getOpcode() != ISD::UNDEF)
3512       isOnlyLowElement = false;
3513     if (SplatValue != V)
3514       SplatValue = SDOperand(0,0);
3515
3516     // If this isn't a constant element or an undef, we can't use a constant
3517     // pool load.
3518     if (!isa<ConstantFPSDNode>(V) && !isa<ConstantSDNode>(V) &&
3519         V.getOpcode() != ISD::UNDEF)
3520       isConstant = false;
3521   }
3522   
3523   if (isOnlyLowElement) {
3524     // If the low element is an undef too, then this whole things is an undef.
3525     if (Node->getOperand(0).getOpcode() == ISD::UNDEF)
3526       return DAG.getNode(ISD::UNDEF, Node->getValueType(0));
3527     // Otherwise, turn this into a scalar_to_vector node.
3528     return DAG.getNode(ISD::SCALAR_TO_VECTOR, Node->getValueType(0),
3529                        Node->getOperand(0));
3530   }
3531   
3532   // If all elements are constants, create a load from the constant pool.
3533   if (isConstant) {
3534     MVT::ValueType VT = Node->getValueType(0);
3535     const Type *OpNTy = 
3536       MVT::getTypeForValueType(Node->getOperand(0).getValueType());
3537     std::vector<Constant*> CV;
3538     for (unsigned i = 0, e = NumElems; i != e; ++i) {
3539       if (ConstantFPSDNode *V = 
3540           dyn_cast<ConstantFPSDNode>(Node->getOperand(i))) {
3541         CV.push_back(ConstantFP::get(OpNTy, V->getValue()));
3542       } else if (ConstantSDNode *V = 
3543                  dyn_cast<ConstantSDNode>(Node->getOperand(i))) {
3544         CV.push_back(ConstantUInt::get(OpNTy, V->getValue()));
3545       } else {
3546         assert(Node->getOperand(i).getOpcode() == ISD::UNDEF);
3547         CV.push_back(UndefValue::get(OpNTy));
3548       }
3549     }
3550     Constant *CP = ConstantPacked::get(CV);
3551     SDOperand CPIdx = DAG.getConstantPool(CP, TLI.getPointerTy());
3552     return DAG.getLoad(VT, DAG.getEntryNode(), CPIdx,
3553                        DAG.getSrcValue(NULL));
3554   }
3555   
3556   if (SplatValue.Val) {   // Splat of one value?
3557     // Build the shuffle constant vector: <0, 0, 0, 0>
3558     MVT::ValueType MaskVT = 
3559       MVT::getIntVectorWithNumElements(NumElems);
3560     SDOperand Zero = DAG.getConstant(0, MVT::getVectorBaseType(MaskVT));
3561     std::vector<SDOperand> ZeroVec(NumElems, Zero);
3562     SDOperand SplatMask = DAG.getNode(ISD::BUILD_VECTOR, MaskVT,
3563                                       &ZeroVec[0], ZeroVec.size());
3564
3565     // If the target supports VECTOR_SHUFFLE and this shuffle mask, use it.
3566     if (isShuffleLegal(Node->getValueType(0), SplatMask)) {
3567       // Get the splatted value into the low element of a vector register.
3568       SDOperand LowValVec = 
3569         DAG.getNode(ISD::SCALAR_TO_VECTOR, Node->getValueType(0), SplatValue);
3570     
3571       // Return shuffle(LowValVec, undef, <0,0,0,0>)
3572       return DAG.getNode(ISD::VECTOR_SHUFFLE, Node->getValueType(0), LowValVec,
3573                          DAG.getNode(ISD::UNDEF, Node->getValueType(0)),
3574                          SplatMask);
3575     }
3576   }
3577   
3578   // If there are only two unique elements, we may be able to turn this into a
3579   // vector shuffle.
3580   if (Values.size() == 2) {
3581     // Build the shuffle constant vector: e.g. <0, 4, 0, 4>
3582     MVT::ValueType MaskVT = 
3583       MVT::getIntVectorWithNumElements(NumElems);
3584     std::vector<SDOperand> MaskVec(NumElems);
3585     unsigned i = 0;
3586     for (std::map<SDOperand,std::vector<unsigned> >::iterator I=Values.begin(),
3587            E = Values.end(); I != E; ++I) {
3588       for (std::vector<unsigned>::iterator II = I->second.begin(),
3589              EE = I->second.end(); II != EE; ++II)
3590         MaskVec[*II] = DAG.getConstant(i, MVT::getVectorBaseType(MaskVT));
3591       i += NumElems;
3592     }
3593     SDOperand ShuffleMask = DAG.getNode(ISD::BUILD_VECTOR, MaskVT,
3594                                         &MaskVec[0], MaskVec.size());
3595
3596     // If the target supports VECTOR_SHUFFLE and this shuffle mask, use it.
3597     if (TLI.isOperationLegal(ISD::SCALAR_TO_VECTOR, Node->getValueType(0)) &&
3598         isShuffleLegal(Node->getValueType(0), ShuffleMask)) {
3599       SmallVector<SDOperand, 8> Ops;
3600       for(std::map<SDOperand,std::vector<unsigned> >::iterator I=Values.begin(),
3601             E = Values.end(); I != E; ++I) {
3602         SDOperand Op = DAG.getNode(ISD::SCALAR_TO_VECTOR, Node->getValueType(0),
3603                                    I->first);
3604         Ops.push_back(Op);
3605       }
3606       Ops.push_back(ShuffleMask);
3607
3608       // Return shuffle(LoValVec, HiValVec, <0,1,0,1>)
3609       return DAG.getNode(ISD::VECTOR_SHUFFLE, Node->getValueType(0), 
3610                          &Ops[0], Ops.size());
3611     }
3612   }
3613   
3614   // Otherwise, we can't handle this case efficiently.  Allocate a sufficiently
3615   // aligned object on the stack, store each element into it, then load
3616   // the result as a vector.
3617   MVT::ValueType VT = Node->getValueType(0);
3618   // Create the stack frame object.
3619   SDOperand FIPtr = CreateStackTemporary(VT);
3620   
3621   // Emit a store of each element to the stack slot.
3622   SmallVector<SDOperand, 8> Stores;
3623   unsigned TypeByteSize = 
3624     MVT::getSizeInBits(Node->getOperand(0).getValueType())/8;
3625   unsigned VectorSize = MVT::getSizeInBits(VT)/8;
3626   // Store (in the right endianness) the elements to memory.
3627   for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i) {
3628     // Ignore undef elements.
3629     if (Node->getOperand(i).getOpcode() == ISD::UNDEF) continue;
3630     
3631     unsigned Offset = TypeByteSize*i;
3632     
3633     SDOperand Idx = DAG.getConstant(Offset, FIPtr.getValueType());
3634     Idx = DAG.getNode(ISD::ADD, FIPtr.getValueType(), FIPtr, Idx);
3635     
3636     Stores.push_back(DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
3637                                  Node->getOperand(i), Idx, 
3638                                  DAG.getSrcValue(NULL)));
3639   }
3640   
3641   SDOperand StoreChain;
3642   if (!Stores.empty())    // Not all undef elements?
3643     StoreChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
3644                              &Stores[0], Stores.size());
3645   else
3646     StoreChain = DAG.getEntryNode();
3647   
3648   // Result is a load from the stack slot.
3649   return DAG.getLoad(VT, StoreChain, FIPtr, DAG.getSrcValue(0));
3650 }
3651
3652 /// CreateStackTemporary - Create a stack temporary, suitable for holding the
3653 /// specified value type.
3654 SDOperand SelectionDAGLegalize::CreateStackTemporary(MVT::ValueType VT) {
3655   MachineFrameInfo *FrameInfo = DAG.getMachineFunction().getFrameInfo();
3656   unsigned ByteSize = MVT::getSizeInBits(VT)/8;
3657   int FrameIdx = FrameInfo->CreateStackObject(ByteSize, ByteSize);
3658   return DAG.getFrameIndex(FrameIdx, TLI.getPointerTy());
3659 }
3660
3661 void SelectionDAGLegalize::ExpandShiftParts(unsigned NodeOp,
3662                                             SDOperand Op, SDOperand Amt,
3663                                             SDOperand &Lo, SDOperand &Hi) {
3664   // Expand the subcomponents.
3665   SDOperand LHSL, LHSH;
3666   ExpandOp(Op, LHSL, LHSH);
3667
3668   SDOperand Ops[] = { LHSL, LHSH, Amt };
3669   MVT::ValueType VT = LHSL.getValueType();
3670   Lo = DAG.getNode(NodeOp, DAG.getNodeValueTypes(VT, VT), 2, Ops, 3);
3671   Hi = Lo.getValue(1);
3672 }
3673
3674
3675 /// ExpandShift - Try to find a clever way to expand this shift operation out to
3676 /// smaller elements.  If we can't find a way that is more efficient than a
3677 /// libcall on this target, return false.  Otherwise, return true with the
3678 /// low-parts expanded into Lo and Hi.
3679 bool SelectionDAGLegalize::ExpandShift(unsigned Opc, SDOperand Op,SDOperand Amt,
3680                                        SDOperand &Lo, SDOperand &Hi) {
3681   assert((Opc == ISD::SHL || Opc == ISD::SRA || Opc == ISD::SRL) &&
3682          "This is not a shift!");
3683
3684   MVT::ValueType NVT = TLI.getTypeToTransformTo(Op.getValueType());
3685   SDOperand ShAmt = LegalizeOp(Amt);
3686   MVT::ValueType ShTy = ShAmt.getValueType();
3687   unsigned VTBits = MVT::getSizeInBits(Op.getValueType());
3688   unsigned NVTBits = MVT::getSizeInBits(NVT);
3689
3690   // Handle the case when Amt is an immediate.  Other cases are currently broken
3691   // and are disabled.
3692   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(Amt.Val)) {
3693     unsigned Cst = CN->getValue();
3694     // Expand the incoming operand to be shifted, so that we have its parts
3695     SDOperand InL, InH;
3696     ExpandOp(Op, InL, InH);
3697     switch(Opc) {
3698     case ISD::SHL:
3699       if (Cst > VTBits) {
3700         Lo = DAG.getConstant(0, NVT);
3701         Hi = DAG.getConstant(0, NVT);
3702       } else if (Cst > NVTBits) {
3703         Lo = DAG.getConstant(0, NVT);
3704         Hi = DAG.getNode(ISD::SHL, NVT, InL, DAG.getConstant(Cst-NVTBits,ShTy));
3705       } else if (Cst == NVTBits) {
3706         Lo = DAG.getConstant(0, NVT);
3707         Hi = InL;
3708       } else {
3709         Lo = DAG.getNode(ISD::SHL, NVT, InL, DAG.getConstant(Cst, ShTy));
3710         Hi = DAG.getNode(ISD::OR, NVT,
3711            DAG.getNode(ISD::SHL, NVT, InH, DAG.getConstant(Cst, ShTy)),
3712            DAG.getNode(ISD::SRL, NVT, InL, DAG.getConstant(NVTBits-Cst, ShTy)));
3713       }
3714       return true;
3715     case ISD::SRL:
3716       if (Cst > VTBits) {
3717         Lo = DAG.getConstant(0, NVT);
3718         Hi = DAG.getConstant(0, NVT);
3719       } else if (Cst > NVTBits) {
3720         Lo = DAG.getNode(ISD::SRL, NVT, InH, DAG.getConstant(Cst-NVTBits,ShTy));
3721         Hi = DAG.getConstant(0, NVT);
3722       } else if (Cst == NVTBits) {
3723         Lo = InH;
3724         Hi = DAG.getConstant(0, NVT);
3725       } else {
3726         Lo = DAG.getNode(ISD::OR, NVT,
3727            DAG.getNode(ISD::SRL, NVT, InL, DAG.getConstant(Cst, ShTy)),
3728            DAG.getNode(ISD::SHL, NVT, InH, DAG.getConstant(NVTBits-Cst, ShTy)));
3729         Hi = DAG.getNode(ISD::SRL, NVT, InH, DAG.getConstant(Cst, ShTy));
3730       }
3731       return true;
3732     case ISD::SRA:
3733       if (Cst > VTBits) {
3734         Hi = Lo = DAG.getNode(ISD::SRA, NVT, InH,
3735                               DAG.getConstant(NVTBits-1, ShTy));
3736       } else if (Cst > NVTBits) {
3737         Lo = DAG.getNode(ISD::SRA, NVT, InH,
3738                            DAG.getConstant(Cst-NVTBits, ShTy));
3739         Hi = DAG.getNode(ISD::SRA, NVT, InH,
3740                               DAG.getConstant(NVTBits-1, ShTy));
3741       } else if (Cst == NVTBits) {
3742         Lo = InH;
3743         Hi = DAG.getNode(ISD::SRA, NVT, InH,
3744                               DAG.getConstant(NVTBits-1, ShTy));
3745       } else {
3746         Lo = DAG.getNode(ISD::OR, NVT,
3747            DAG.getNode(ISD::SRL, NVT, InL, DAG.getConstant(Cst, ShTy)),
3748            DAG.getNode(ISD::SHL, NVT, InH, DAG.getConstant(NVTBits-Cst, ShTy)));
3749         Hi = DAG.getNode(ISD::SRA, NVT, InH, DAG.getConstant(Cst, ShTy));
3750       }
3751       return true;
3752     }
3753   }
3754   return false;
3755 }
3756
3757
3758 // ExpandLibCall - Expand a node into a call to a libcall.  If the result value
3759 // does not fit into a register, return the lo part and set the hi part to the
3760 // by-reg argument.  If it does fit into a single register, return the result
3761 // and leave the Hi part unset.
3762 SDOperand SelectionDAGLegalize::ExpandLibCall(const char *Name, SDNode *Node,
3763                                               SDOperand &Hi) {
3764   assert(!IsLegalizingCall && "Cannot overlap legalization of calls!");
3765   // The input chain to this libcall is the entry node of the function. 
3766   // Legalizing the call will automatically add the previous call to the
3767   // dependence.
3768   SDOperand InChain = DAG.getEntryNode();
3769   
3770   TargetLowering::ArgListTy Args;
3771   for (unsigned i = 0, e = Node->getNumOperands(); i != e; ++i) {
3772     MVT::ValueType ArgVT = Node->getOperand(i).getValueType();
3773     const Type *ArgTy = MVT::getTypeForValueType(ArgVT);
3774     Args.push_back(std::make_pair(Node->getOperand(i), ArgTy));
3775   }
3776   SDOperand Callee = DAG.getExternalSymbol(Name, TLI.getPointerTy());
3777
3778   // Splice the libcall in wherever FindInputOutputChains tells us to.
3779   const Type *RetTy = MVT::getTypeForValueType(Node->getValueType(0));
3780   std::pair<SDOperand,SDOperand> CallInfo =
3781     TLI.LowerCallTo(InChain, RetTy, false, CallingConv::C, false,
3782                     Callee, Args, DAG);
3783
3784   // Legalize the call sequence, starting with the chain.  This will advance
3785   // the LastCALLSEQ_END to the legalized version of the CALLSEQ_END node that
3786   // was added by LowerCallTo (guaranteeing proper serialization of calls).
3787   LegalizeOp(CallInfo.second);
3788   SDOperand Result;
3789   switch (getTypeAction(CallInfo.first.getValueType())) {
3790   default: assert(0 && "Unknown thing");
3791   case Legal:
3792     Result = CallInfo.first;
3793     break;
3794   case Expand:
3795     ExpandOp(CallInfo.first, Result, Hi);
3796     break;
3797   }
3798   return Result;
3799 }
3800
3801
3802 /// ExpandIntToFP - Expand a [US]INT_TO_FP operation, assuming that the
3803 /// destination type is legal.
3804 SDOperand SelectionDAGLegalize::
3805 ExpandIntToFP(bool isSigned, MVT::ValueType DestTy, SDOperand Source) {
3806   assert(isTypeLegal(DestTy) && "Destination type is not legal!");
3807   assert(getTypeAction(Source.getValueType()) == Expand &&
3808          "This is not an expansion!");
3809   assert(Source.getValueType() == MVT::i64 && "Only handle expand from i64!");
3810
3811   if (!isSigned) {
3812     assert(Source.getValueType() == MVT::i64 &&
3813            "This only works for 64-bit -> FP");
3814     // The 64-bit value loaded will be incorrectly if the 'sign bit' of the
3815     // incoming integer is set.  To handle this, we dynamically test to see if
3816     // it is set, and, if so, add a fudge factor.
3817     SDOperand Lo, Hi;
3818     ExpandOp(Source, Lo, Hi);
3819
3820     // If this is unsigned, and not supported, first perform the conversion to
3821     // signed, then adjust the result if the sign bit is set.
3822     SDOperand SignedConv = ExpandIntToFP(true, DestTy,
3823                    DAG.getNode(ISD::BUILD_PAIR, Source.getValueType(), Lo, Hi));
3824
3825     SDOperand SignSet = DAG.getSetCC(TLI.getSetCCResultTy(), Hi,
3826                                      DAG.getConstant(0, Hi.getValueType()),
3827                                      ISD::SETLT);
3828     SDOperand Zero = getIntPtrConstant(0), Four = getIntPtrConstant(4);
3829     SDOperand CstOffset = DAG.getNode(ISD::SELECT, Zero.getValueType(),
3830                                       SignSet, Four, Zero);
3831     uint64_t FF = 0x5f800000ULL;
3832     if (TLI.isLittleEndian()) FF <<= 32;
3833     static Constant *FudgeFactor = ConstantUInt::get(Type::ULongTy, FF);
3834
3835     SDOperand CPIdx = DAG.getConstantPool(FudgeFactor, TLI.getPointerTy());
3836     CPIdx = DAG.getNode(ISD::ADD, TLI.getPointerTy(), CPIdx, CstOffset);
3837     SDOperand FudgeInReg;
3838     if (DestTy == MVT::f32)
3839       FudgeInReg = DAG.getLoad(MVT::f32, DAG.getEntryNode(), CPIdx,
3840                                DAG.getSrcValue(NULL));
3841     else {
3842       assert(DestTy == MVT::f64 && "Unexpected conversion");
3843       FudgeInReg = DAG.getExtLoad(ISD::EXTLOAD, MVT::f64, DAG.getEntryNode(),
3844                                   CPIdx, DAG.getSrcValue(NULL), MVT::f32);
3845     }
3846     return DAG.getNode(ISD::FADD, DestTy, SignedConv, FudgeInReg);
3847   }
3848
3849   // Check to see if the target has a custom way to lower this.  If so, use it.
3850   switch (TLI.getOperationAction(ISD::SINT_TO_FP, Source.getValueType())) {
3851   default: assert(0 && "This action not implemented for this operation!");
3852   case TargetLowering::Legal:
3853   case TargetLowering::Expand:
3854     break;   // This case is handled below.
3855   case TargetLowering::Custom: {
3856     SDOperand NV = TLI.LowerOperation(DAG.getNode(ISD::SINT_TO_FP, DestTy,
3857                                                   Source), DAG);
3858     if (NV.Val)
3859       return LegalizeOp(NV);
3860     break;   // The target decided this was legal after all
3861   }
3862   }
3863
3864   // Expand the source, then glue it back together for the call.  We must expand
3865   // the source in case it is shared (this pass of legalize must traverse it).
3866   SDOperand SrcLo, SrcHi;
3867   ExpandOp(Source, SrcLo, SrcHi);
3868   Source = DAG.getNode(ISD::BUILD_PAIR, Source.getValueType(), SrcLo, SrcHi);
3869
3870   const char *FnName = 0;
3871   if (DestTy == MVT::f32)
3872     FnName = "__floatdisf";
3873   else {
3874     assert(DestTy == MVT::f64 && "Unknown fp value type!");
3875     FnName = "__floatdidf";
3876   }
3877   
3878   Source = DAG.getNode(ISD::SINT_TO_FP, DestTy, Source);
3879   SDOperand UnusedHiPart;
3880   return ExpandLibCall(FnName, Source.Val, UnusedHiPart);
3881 }
3882
3883 /// ExpandLegalINT_TO_FP - This function is responsible for legalizing a
3884 /// INT_TO_FP operation of the specified operand when the target requests that
3885 /// we expand it.  At this point, we know that the result and operand types are
3886 /// legal for the target.
3887 SDOperand SelectionDAGLegalize::ExpandLegalINT_TO_FP(bool isSigned,
3888                                                      SDOperand Op0,
3889                                                      MVT::ValueType DestVT) {
3890   if (Op0.getValueType() == MVT::i32) {
3891     // simple 32-bit [signed|unsigned] integer to float/double expansion
3892     
3893     // get the stack frame index of a 8 byte buffer
3894     MachineFunction &MF = DAG.getMachineFunction();
3895     int SSFI = MF.getFrameInfo()->CreateStackObject(8, 8);
3896     // get address of 8 byte buffer
3897     SDOperand StackSlot = DAG.getFrameIndex(SSFI, TLI.getPointerTy());
3898     // word offset constant for Hi/Lo address computation
3899     SDOperand WordOff = DAG.getConstant(sizeof(int), TLI.getPointerTy());
3900     // set up Hi and Lo (into buffer) address based on endian
3901     SDOperand Hi = StackSlot;
3902     SDOperand Lo = DAG.getNode(ISD::ADD, TLI.getPointerTy(), StackSlot,WordOff);
3903     if (TLI.isLittleEndian())
3904       std::swap(Hi, Lo);
3905     
3906     // if signed map to unsigned space
3907     SDOperand Op0Mapped;
3908     if (isSigned) {
3909       // constant used to invert sign bit (signed to unsigned mapping)
3910       SDOperand SignBit = DAG.getConstant(0x80000000u, MVT::i32);
3911       Op0Mapped = DAG.getNode(ISD::XOR, MVT::i32, Op0, SignBit);
3912     } else {
3913       Op0Mapped = Op0;
3914     }
3915     // store the lo of the constructed double - based on integer input
3916     SDOperand Store1 = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
3917                                    Op0Mapped, Lo, DAG.getSrcValue(NULL));
3918     // initial hi portion of constructed double
3919     SDOperand InitialHi = DAG.getConstant(0x43300000u, MVT::i32);
3920     // store the hi of the constructed double - biased exponent
3921     SDOperand Store2 = DAG.getNode(ISD::STORE, MVT::Other, Store1,
3922                                    InitialHi, Hi, DAG.getSrcValue(NULL));
3923     // load the constructed double
3924     SDOperand Load = DAG.getLoad(MVT::f64, Store2, StackSlot,
3925                                DAG.getSrcValue(NULL));
3926     // FP constant to bias correct the final result
3927     SDOperand Bias = DAG.getConstantFP(isSigned ?
3928                                             BitsToDouble(0x4330000080000000ULL)
3929                                           : BitsToDouble(0x4330000000000000ULL),
3930                                      MVT::f64);
3931     // subtract the bias
3932     SDOperand Sub = DAG.getNode(ISD::FSUB, MVT::f64, Load, Bias);
3933     // final result
3934     SDOperand Result;
3935     // handle final rounding
3936     if (DestVT == MVT::f64) {
3937       // do nothing
3938       Result = Sub;
3939     } else {
3940      // if f32 then cast to f32
3941       Result = DAG.getNode(ISD::FP_ROUND, MVT::f32, Sub);
3942     }
3943     return Result;
3944   }
3945   assert(!isSigned && "Legalize cannot Expand SINT_TO_FP for i64 yet");
3946   SDOperand Tmp1 = DAG.getNode(ISD::SINT_TO_FP, DestVT, Op0);
3947
3948   SDOperand SignSet = DAG.getSetCC(TLI.getSetCCResultTy(), Op0,
3949                                    DAG.getConstant(0, Op0.getValueType()),
3950                                    ISD::SETLT);
3951   SDOperand Zero = getIntPtrConstant(0), Four = getIntPtrConstant(4);
3952   SDOperand CstOffset = DAG.getNode(ISD::SELECT, Zero.getValueType(),
3953                                     SignSet, Four, Zero);
3954
3955   // If the sign bit of the integer is set, the large number will be treated
3956   // as a negative number.  To counteract this, the dynamic code adds an
3957   // offset depending on the data type.
3958   uint64_t FF;
3959   switch (Op0.getValueType()) {
3960   default: assert(0 && "Unsupported integer type!");
3961   case MVT::i8 : FF = 0x43800000ULL; break;  // 2^8  (as a float)
3962   case MVT::i16: FF = 0x47800000ULL; break;  // 2^16 (as a float)
3963   case MVT::i32: FF = 0x4F800000ULL; break;  // 2^32 (as a float)
3964   case MVT::i64: FF = 0x5F800000ULL; break;  // 2^64 (as a float)
3965   }
3966   if (TLI.isLittleEndian()) FF <<= 32;
3967   static Constant *FudgeFactor = ConstantUInt::get(Type::ULongTy, FF);
3968
3969   SDOperand CPIdx = DAG.getConstantPool(FudgeFactor, TLI.getPointerTy());
3970   CPIdx = DAG.getNode(ISD::ADD, TLI.getPointerTy(), CPIdx, CstOffset);
3971   SDOperand FudgeInReg;
3972   if (DestVT == MVT::f32)
3973     FudgeInReg = DAG.getLoad(MVT::f32, DAG.getEntryNode(), CPIdx,
3974                              DAG.getSrcValue(NULL));
3975   else {
3976     assert(DestVT == MVT::f64 && "Unexpected conversion");
3977     FudgeInReg = LegalizeOp(DAG.getExtLoad(ISD::EXTLOAD, MVT::f64,
3978                                            DAG.getEntryNode(), CPIdx,
3979                                            DAG.getSrcValue(NULL), MVT::f32));
3980   }
3981
3982   return DAG.getNode(ISD::FADD, DestVT, Tmp1, FudgeInReg);
3983 }
3984
3985 /// PromoteLegalINT_TO_FP - This function is responsible for legalizing a
3986 /// *INT_TO_FP operation of the specified operand when the target requests that
3987 /// we promote it.  At this point, we know that the result and operand types are
3988 /// legal for the target, and that there is a legal UINT_TO_FP or SINT_TO_FP
3989 /// operation that takes a larger input.
3990 SDOperand SelectionDAGLegalize::PromoteLegalINT_TO_FP(SDOperand LegalOp,
3991                                                       MVT::ValueType DestVT,
3992                                                       bool isSigned) {
3993   // First step, figure out the appropriate *INT_TO_FP operation to use.
3994   MVT::ValueType NewInTy = LegalOp.getValueType();
3995
3996   unsigned OpToUse = 0;
3997
3998   // Scan for the appropriate larger type to use.
3999   while (1) {
4000     NewInTy = (MVT::ValueType)(NewInTy+1);
4001     assert(MVT::isInteger(NewInTy) && "Ran out of possibilities!");
4002
4003     // If the target supports SINT_TO_FP of this type, use it.
4004     switch (TLI.getOperationAction(ISD::SINT_TO_FP, NewInTy)) {
4005       default: break;
4006       case TargetLowering::Legal:
4007         if (!TLI.isTypeLegal(NewInTy))
4008           break;  // Can't use this datatype.
4009         // FALL THROUGH.
4010       case TargetLowering::Custom:
4011         OpToUse = ISD::SINT_TO_FP;
4012         break;
4013     }
4014     if (OpToUse) break;
4015     if (isSigned) continue;
4016
4017     // If the target supports UINT_TO_FP of this type, use it.
4018     switch (TLI.getOperationAction(ISD::UINT_TO_FP, NewInTy)) {
4019       default: break;
4020       case TargetLowering::Legal:
4021         if (!TLI.isTypeLegal(NewInTy))
4022           break;  // Can't use this datatype.
4023         // FALL THROUGH.
4024       case TargetLowering::Custom:
4025         OpToUse = ISD::UINT_TO_FP;
4026         break;
4027     }
4028     if (OpToUse) break;
4029
4030     // Otherwise, try a larger type.
4031   }
4032
4033   // Okay, we found the operation and type to use.  Zero extend our input to the
4034   // desired type then run the operation on it.
4035   return DAG.getNode(OpToUse, DestVT,
4036                      DAG.getNode(isSigned ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND,
4037                                  NewInTy, LegalOp));
4038 }
4039
4040 /// PromoteLegalFP_TO_INT - This function is responsible for legalizing a
4041 /// FP_TO_*INT operation of the specified operand when the target requests that
4042 /// we promote it.  At this point, we know that the result and operand types are
4043 /// legal for the target, and that there is a legal FP_TO_UINT or FP_TO_SINT
4044 /// operation that returns a larger result.
4045 SDOperand SelectionDAGLegalize::PromoteLegalFP_TO_INT(SDOperand LegalOp,
4046                                                       MVT::ValueType DestVT,
4047                                                       bool isSigned) {
4048   // First step, figure out the appropriate FP_TO*INT operation to use.
4049   MVT::ValueType NewOutTy = DestVT;
4050
4051   unsigned OpToUse = 0;
4052
4053   // Scan for the appropriate larger type to use.
4054   while (1) {
4055     NewOutTy = (MVT::ValueType)(NewOutTy+1);
4056     assert(MVT::isInteger(NewOutTy) && "Ran out of possibilities!");
4057
4058     // If the target supports FP_TO_SINT returning this type, use it.
4059     switch (TLI.getOperationAction(ISD::FP_TO_SINT, NewOutTy)) {
4060     default: break;
4061     case TargetLowering::Legal:
4062       if (!TLI.isTypeLegal(NewOutTy))
4063         break;  // Can't use this datatype.
4064       // FALL THROUGH.
4065     case TargetLowering::Custom:
4066       OpToUse = ISD::FP_TO_SINT;
4067       break;
4068     }
4069     if (OpToUse) break;
4070
4071     // If the target supports FP_TO_UINT of this type, use it.
4072     switch (TLI.getOperationAction(ISD::FP_TO_UINT, NewOutTy)) {
4073     default: break;
4074     case TargetLowering::Legal:
4075       if (!TLI.isTypeLegal(NewOutTy))
4076         break;  // Can't use this datatype.
4077       // FALL THROUGH.
4078     case TargetLowering::Custom:
4079       OpToUse = ISD::FP_TO_UINT;
4080       break;
4081     }
4082     if (OpToUse) break;
4083
4084     // Otherwise, try a larger type.
4085   }
4086
4087   // Okay, we found the operation and type to use.  Truncate the result of the
4088   // extended FP_TO_*INT operation to the desired size.
4089   return DAG.getNode(ISD::TRUNCATE, DestVT,
4090                      DAG.getNode(OpToUse, NewOutTy, LegalOp));
4091 }
4092
4093 /// ExpandBSWAP - Open code the operations for BSWAP of the specified operation.
4094 ///
4095 SDOperand SelectionDAGLegalize::ExpandBSWAP(SDOperand Op) {
4096   MVT::ValueType VT = Op.getValueType();
4097   MVT::ValueType SHVT = TLI.getShiftAmountTy();
4098   SDOperand Tmp1, Tmp2, Tmp3, Tmp4, Tmp5, Tmp6, Tmp7, Tmp8;
4099   switch (VT) {
4100   default: assert(0 && "Unhandled Expand type in BSWAP!"); abort();
4101   case MVT::i16:
4102     Tmp2 = DAG.getNode(ISD::SHL, VT, Op, DAG.getConstant(8, SHVT));
4103     Tmp1 = DAG.getNode(ISD::SRL, VT, Op, DAG.getConstant(8, SHVT));
4104     return DAG.getNode(ISD::OR, VT, Tmp1, Tmp2);
4105   case MVT::i32:
4106     Tmp4 = DAG.getNode(ISD::SHL, VT, Op, DAG.getConstant(24, SHVT));
4107     Tmp3 = DAG.getNode(ISD::SHL, VT, Op, DAG.getConstant(8, SHVT));
4108     Tmp2 = DAG.getNode(ISD::SRL, VT, Op, DAG.getConstant(8, SHVT));
4109     Tmp1 = DAG.getNode(ISD::SRL, VT, Op, DAG.getConstant(24, SHVT));
4110     Tmp3 = DAG.getNode(ISD::AND, VT, Tmp3, DAG.getConstant(0xFF0000, VT));
4111     Tmp2 = DAG.getNode(ISD::AND, VT, Tmp2, DAG.getConstant(0xFF00, VT));
4112     Tmp4 = DAG.getNode(ISD::OR, VT, Tmp4, Tmp3);
4113     Tmp2 = DAG.getNode(ISD::OR, VT, Tmp2, Tmp1);
4114     return DAG.getNode(ISD::OR, VT, Tmp4, Tmp2);
4115   case MVT::i64:
4116     Tmp8 = DAG.getNode(ISD::SHL, VT, Op, DAG.getConstant(56, SHVT));
4117     Tmp7 = DAG.getNode(ISD::SHL, VT, Op, DAG.getConstant(40, SHVT));
4118     Tmp6 = DAG.getNode(ISD::SHL, VT, Op, DAG.getConstant(24, SHVT));
4119     Tmp5 = DAG.getNode(ISD::SHL, VT, Op, DAG.getConstant(8, SHVT));
4120     Tmp4 = DAG.getNode(ISD::SRL, VT, Op, DAG.getConstant(8, SHVT));
4121     Tmp3 = DAG.getNode(ISD::SRL, VT, Op, DAG.getConstant(24, SHVT));
4122     Tmp2 = DAG.getNode(ISD::SRL, VT, Op, DAG.getConstant(40, SHVT));
4123     Tmp1 = DAG.getNode(ISD::SRL, VT, Op, DAG.getConstant(56, SHVT));
4124     Tmp7 = DAG.getNode(ISD::AND, VT, Tmp7, DAG.getConstant(255ULL<<48, VT));
4125     Tmp6 = DAG.getNode(ISD::AND, VT, Tmp6, DAG.getConstant(255ULL<<40, VT));
4126     Tmp5 = DAG.getNode(ISD::AND, VT, Tmp5, DAG.getConstant(255ULL<<32, VT));
4127     Tmp4 = DAG.getNode(ISD::AND, VT, Tmp4, DAG.getConstant(255ULL<<24, VT));
4128     Tmp3 = DAG.getNode(ISD::AND, VT, Tmp3, DAG.getConstant(255ULL<<16, VT));
4129     Tmp2 = DAG.getNode(ISD::AND, VT, Tmp2, DAG.getConstant(255ULL<<8 , VT));
4130     Tmp8 = DAG.getNode(ISD::OR, VT, Tmp8, Tmp7);
4131     Tmp6 = DAG.getNode(ISD::OR, VT, Tmp6, Tmp5);
4132     Tmp4 = DAG.getNode(ISD::OR, VT, Tmp4, Tmp3);
4133     Tmp2 = DAG.getNode(ISD::OR, VT, Tmp2, Tmp1);
4134     Tmp8 = DAG.getNode(ISD::OR, VT, Tmp8, Tmp6);
4135     Tmp4 = DAG.getNode(ISD::OR, VT, Tmp4, Tmp2);
4136     return DAG.getNode(ISD::OR, VT, Tmp8, Tmp4);
4137   }
4138 }
4139
4140 /// ExpandBitCount - Expand the specified bitcount instruction into operations.
4141 ///
4142 SDOperand SelectionDAGLegalize::ExpandBitCount(unsigned Opc, SDOperand Op) {
4143   switch (Opc) {
4144   default: assert(0 && "Cannot expand this yet!");
4145   case ISD::CTPOP: {
4146     static const uint64_t mask[6] = {
4147       0x5555555555555555ULL, 0x3333333333333333ULL,
4148       0x0F0F0F0F0F0F0F0FULL, 0x00FF00FF00FF00FFULL,
4149       0x0000FFFF0000FFFFULL, 0x00000000FFFFFFFFULL
4150     };
4151     MVT::ValueType VT = Op.getValueType();
4152     MVT::ValueType ShVT = TLI.getShiftAmountTy();
4153     unsigned len = getSizeInBits(VT);
4154     for (unsigned i = 0; (1U << i) <= (len / 2); ++i) {
4155       //x = (x & mask[i][len/8]) + (x >> (1 << i) & mask[i][len/8])
4156       SDOperand Tmp2 = DAG.getConstant(mask[i], VT);
4157       SDOperand Tmp3 = DAG.getConstant(1ULL << i, ShVT);
4158       Op = DAG.getNode(ISD::ADD, VT, DAG.getNode(ISD::AND, VT, Op, Tmp2),
4159                        DAG.getNode(ISD::AND, VT,
4160                                    DAG.getNode(ISD::SRL, VT, Op, Tmp3),Tmp2));
4161     }
4162     return Op;
4163   }
4164   case ISD::CTLZ: {
4165     // for now, we do this:
4166     // x = x | (x >> 1);
4167     // x = x | (x >> 2);
4168     // ...
4169     // x = x | (x >>16);
4170     // x = x | (x >>32); // for 64-bit input
4171     // return popcount(~x);
4172     //
4173     // but see also: http://www.hackersdelight.org/HDcode/nlz.cc
4174     MVT::ValueType VT = Op.getValueType();
4175     MVT::ValueType ShVT = TLI.getShiftAmountTy();
4176     unsigned len = getSizeInBits(VT);
4177     for (unsigned i = 0; (1U << i) <= (len / 2); ++i) {
4178       SDOperand Tmp3 = DAG.getConstant(1ULL << i, ShVT);
4179       Op = DAG.getNode(ISD::OR, VT, Op, DAG.getNode(ISD::SRL, VT, Op, Tmp3));
4180     }
4181     Op = DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(~0ULL, VT));
4182     return DAG.getNode(ISD::CTPOP, VT, Op);
4183   }
4184   case ISD::CTTZ: {
4185     // for now, we use: { return popcount(~x & (x - 1)); }
4186     // unless the target has ctlz but not ctpop, in which case we use:
4187     // { return 32 - nlz(~x & (x-1)); }
4188     // see also http://www.hackersdelight.org/HDcode/ntz.cc
4189     MVT::ValueType VT = Op.getValueType();
4190     SDOperand Tmp2 = DAG.getConstant(~0ULL, VT);
4191     SDOperand Tmp3 = DAG.getNode(ISD::AND, VT,
4192                        DAG.getNode(ISD::XOR, VT, Op, Tmp2),
4193                        DAG.getNode(ISD::SUB, VT, Op, DAG.getConstant(1, VT)));
4194     // If ISD::CTLZ is legal and CTPOP isn't, then do that instead.
4195     if (!TLI.isOperationLegal(ISD::CTPOP, VT) &&
4196         TLI.isOperationLegal(ISD::CTLZ, VT))
4197       return DAG.getNode(ISD::SUB, VT,
4198                          DAG.getConstant(getSizeInBits(VT), VT),
4199                          DAG.getNode(ISD::CTLZ, VT, Tmp3));
4200     return DAG.getNode(ISD::CTPOP, VT, Tmp3);
4201   }
4202   }
4203 }
4204
4205 /// ExpandOp - Expand the specified SDOperand into its two component pieces
4206 /// Lo&Hi.  Note that the Op MUST be an expanded type.  As a result of this, the
4207 /// LegalizeNodes map is filled in for any results that are not expanded, the
4208 /// ExpandedNodes map is filled in for any results that are expanded, and the
4209 /// Lo/Hi values are returned.
4210 void SelectionDAGLegalize::ExpandOp(SDOperand Op, SDOperand &Lo, SDOperand &Hi){
4211   MVT::ValueType VT = Op.getValueType();
4212   MVT::ValueType NVT = TLI.getTypeToTransformTo(VT);
4213   SDNode *Node = Op.Val;
4214   assert(getTypeAction(VT) == Expand && "Not an expanded type!");
4215   assert((MVT::isInteger(VT) || VT == MVT::Vector) && 
4216          "Cannot expand FP values!");
4217   assert(((MVT::isInteger(NVT) && NVT < VT) || VT == MVT::Vector) &&
4218          "Cannot expand to FP value or to larger int value!");
4219
4220   // See if we already expanded it.
4221   std::map<SDOperand, std::pair<SDOperand, SDOperand> >::iterator I
4222     = ExpandedNodes.find(Op);
4223   if (I != ExpandedNodes.end()) {
4224     Lo = I->second.first;
4225     Hi = I->second.second;
4226     return;
4227   }
4228
4229   switch (Node->getOpcode()) {
4230   case ISD::CopyFromReg:
4231     assert(0 && "CopyFromReg must be legal!");
4232   default:
4233 #ifndef NDEBUG
4234     std::cerr << "NODE: "; Node->dump(); std::cerr << "\n";
4235 #endif
4236     assert(0 && "Do not know how to expand this operator!");
4237     abort();
4238   case ISD::UNDEF:
4239     Lo = DAG.getNode(ISD::UNDEF, NVT);
4240     Hi = DAG.getNode(ISD::UNDEF, NVT);
4241     break;
4242   case ISD::Constant: {
4243     uint64_t Cst = cast<ConstantSDNode>(Node)->getValue();
4244     Lo = DAG.getConstant(Cst, NVT);
4245     Hi = DAG.getConstant(Cst >> MVT::getSizeInBits(NVT), NVT);
4246     break;
4247   }
4248   case ISD::BUILD_PAIR:
4249     // Return the operands.
4250     Lo = Node->getOperand(0);
4251     Hi = Node->getOperand(1);
4252     break;
4253     
4254   case ISD::SIGN_EXTEND_INREG:
4255     ExpandOp(Node->getOperand(0), Lo, Hi);
4256     // Sign extend the lo-part.
4257     Hi = DAG.getNode(ISD::SRA, NVT, Lo,
4258                      DAG.getConstant(MVT::getSizeInBits(NVT)-1,
4259                                      TLI.getShiftAmountTy()));
4260     // sext_inreg the low part if needed.
4261     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, NVT, Lo, Node->getOperand(1));
4262     break;
4263
4264   case ISD::BSWAP: {
4265     ExpandOp(Node->getOperand(0), Lo, Hi);
4266     SDOperand TempLo = DAG.getNode(ISD::BSWAP, NVT, Hi);
4267     Hi = DAG.getNode(ISD::BSWAP, NVT, Lo);
4268     Lo = TempLo;
4269     break;
4270   }
4271     
4272   case ISD::CTPOP:
4273     ExpandOp(Node->getOperand(0), Lo, Hi);
4274     Lo = DAG.getNode(ISD::ADD, NVT,          // ctpop(HL) -> ctpop(H)+ctpop(L)
4275                      DAG.getNode(ISD::CTPOP, NVT, Lo),
4276                      DAG.getNode(ISD::CTPOP, NVT, Hi));
4277     Hi = DAG.getConstant(0, NVT);
4278     break;
4279
4280   case ISD::CTLZ: {
4281     // ctlz (HL) -> ctlz(H) != 32 ? ctlz(H) : (ctlz(L)+32)
4282     ExpandOp(Node->getOperand(0), Lo, Hi);
4283     SDOperand BitsC = DAG.getConstant(MVT::getSizeInBits(NVT), NVT);
4284     SDOperand HLZ = DAG.getNode(ISD::CTLZ, NVT, Hi);
4285     SDOperand TopNotZero = DAG.getSetCC(TLI.getSetCCResultTy(), HLZ, BitsC,
4286                                         ISD::SETNE);
4287     SDOperand LowPart = DAG.getNode(ISD::CTLZ, NVT, Lo);
4288     LowPart = DAG.getNode(ISD::ADD, NVT, LowPart, BitsC);
4289
4290     Lo = DAG.getNode(ISD::SELECT, NVT, TopNotZero, HLZ, LowPart);
4291     Hi = DAG.getConstant(0, NVT);
4292     break;
4293   }
4294
4295   case ISD::CTTZ: {
4296     // cttz (HL) -> cttz(L) != 32 ? cttz(L) : (cttz(H)+32)
4297     ExpandOp(Node->getOperand(0), Lo, Hi);
4298     SDOperand BitsC = DAG.getConstant(MVT::getSizeInBits(NVT), NVT);
4299     SDOperand LTZ = DAG.getNode(ISD::CTTZ, NVT, Lo);
4300     SDOperand BotNotZero = DAG.getSetCC(TLI.getSetCCResultTy(), LTZ, BitsC,
4301                                         ISD::SETNE);
4302     SDOperand HiPart = DAG.getNode(ISD::CTTZ, NVT, Hi);
4303     HiPart = DAG.getNode(ISD::ADD, NVT, HiPart, BitsC);
4304
4305     Lo = DAG.getNode(ISD::SELECT, NVT, BotNotZero, LTZ, HiPart);
4306     Hi = DAG.getConstant(0, NVT);
4307     break;
4308   }
4309
4310   case ISD::VAARG: {
4311     SDOperand Ch = Node->getOperand(0);   // Legalize the chain.
4312     SDOperand Ptr = Node->getOperand(1);  // Legalize the pointer.
4313     Lo = DAG.getVAArg(NVT, Ch, Ptr, Node->getOperand(2));
4314     Hi = DAG.getVAArg(NVT, Lo.getValue(1), Ptr, Node->getOperand(2));
4315
4316     // Remember that we legalized the chain.
4317     Hi = LegalizeOp(Hi);
4318     AddLegalizedOperand(Op.getValue(1), Hi.getValue(1));
4319     if (!TLI.isLittleEndian())
4320       std::swap(Lo, Hi);
4321     break;
4322   }
4323     
4324   case ISD::LOAD: {
4325     SDOperand Ch = Node->getOperand(0);   // Legalize the chain.
4326     SDOperand Ptr = Node->getOperand(1);  // Legalize the pointer.
4327     Lo = DAG.getLoad(NVT, Ch, Ptr, Node->getOperand(2));
4328
4329     // Increment the pointer to the other half.
4330     unsigned IncrementSize = MVT::getSizeInBits(Lo.getValueType())/8;
4331     Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4332                       getIntPtrConstant(IncrementSize));
4333     // FIXME: This creates a bogus srcvalue!
4334     Hi = DAG.getLoad(NVT, Ch, Ptr, Node->getOperand(2));
4335
4336     // Build a factor node to remember that this load is independent of the
4337     // other one.
4338     SDOperand TF = DAG.getNode(ISD::TokenFactor, MVT::Other, Lo.getValue(1),
4339                                Hi.getValue(1));
4340
4341     // Remember that we legalized the chain.
4342     AddLegalizedOperand(Op.getValue(1), LegalizeOp(TF));
4343     if (!TLI.isLittleEndian())
4344       std::swap(Lo, Hi);
4345     break;
4346   }
4347   case ISD::AND:
4348   case ISD::OR:
4349   case ISD::XOR: {   // Simple logical operators -> two trivial pieces.
4350     SDOperand LL, LH, RL, RH;
4351     ExpandOp(Node->getOperand(0), LL, LH);
4352     ExpandOp(Node->getOperand(1), RL, RH);
4353     Lo = DAG.getNode(Node->getOpcode(), NVT, LL, RL);
4354     Hi = DAG.getNode(Node->getOpcode(), NVT, LH, RH);
4355     break;
4356   }
4357   case ISD::SELECT: {
4358     SDOperand LL, LH, RL, RH;
4359     ExpandOp(Node->getOperand(1), LL, LH);
4360     ExpandOp(Node->getOperand(2), RL, RH);
4361     Lo = DAG.getNode(ISD::SELECT, NVT, Node->getOperand(0), LL, RL);
4362     Hi = DAG.getNode(ISD::SELECT, NVT, Node->getOperand(0), LH, RH);
4363     break;
4364   }
4365   case ISD::SELECT_CC: {
4366     SDOperand TL, TH, FL, FH;
4367     ExpandOp(Node->getOperand(2), TL, TH);
4368     ExpandOp(Node->getOperand(3), FL, FH);
4369     Lo = DAG.getNode(ISD::SELECT_CC, NVT, Node->getOperand(0),
4370                      Node->getOperand(1), TL, FL, Node->getOperand(4));
4371     Hi = DAG.getNode(ISD::SELECT_CC, NVT, Node->getOperand(0),
4372                      Node->getOperand(1), TH, FH, Node->getOperand(4));
4373     break;
4374   }
4375   case ISD::SEXTLOAD: {
4376     SDOperand Chain = Node->getOperand(0);
4377     SDOperand Ptr   = Node->getOperand(1);
4378     MVT::ValueType EVT = cast<VTSDNode>(Node->getOperand(3))->getVT();
4379     
4380     if (EVT == NVT)
4381       Lo = DAG.getLoad(NVT, Chain, Ptr, Node->getOperand(2));
4382     else
4383       Lo = DAG.getExtLoad(ISD::SEXTLOAD, NVT, Chain, Ptr, Node->getOperand(2),
4384                           EVT);
4385     
4386     // Remember that we legalized the chain.
4387     AddLegalizedOperand(SDOperand(Node, 1), LegalizeOp(Lo.getValue(1)));
4388     
4389     // The high part is obtained by SRA'ing all but one of the bits of the lo
4390     // part.
4391     unsigned LoSize = MVT::getSizeInBits(Lo.getValueType());
4392     Hi = DAG.getNode(ISD::SRA, NVT, Lo, DAG.getConstant(LoSize-1,
4393                                                        TLI.getShiftAmountTy()));
4394     break;
4395   }
4396   case ISD::ZEXTLOAD: {
4397     SDOperand Chain = Node->getOperand(0);
4398     SDOperand Ptr   = Node->getOperand(1);
4399     MVT::ValueType EVT = cast<VTSDNode>(Node->getOperand(3))->getVT();
4400     
4401     if (EVT == NVT)
4402       Lo = DAG.getLoad(NVT, Chain, Ptr, Node->getOperand(2));
4403     else
4404       Lo = DAG.getExtLoad(ISD::ZEXTLOAD, NVT, Chain, Ptr, Node->getOperand(2),
4405                           EVT);
4406     
4407     // Remember that we legalized the chain.
4408     AddLegalizedOperand(SDOperand(Node, 1), LegalizeOp(Lo.getValue(1)));
4409
4410     // The high part is just a zero.
4411     Hi = DAG.getConstant(0, NVT);
4412     break;
4413   }
4414   case ISD::EXTLOAD: {
4415     SDOperand Chain = Node->getOperand(0);
4416     SDOperand Ptr   = Node->getOperand(1);
4417     MVT::ValueType EVT = cast<VTSDNode>(Node->getOperand(3))->getVT();
4418     
4419     if (EVT == NVT)
4420       Lo = DAG.getLoad(NVT, Chain, Ptr, Node->getOperand(2));
4421     else
4422       Lo = DAG.getExtLoad(ISD::EXTLOAD, NVT, Chain, Ptr, Node->getOperand(2),
4423                           EVT);
4424     
4425     // Remember that we legalized the chain.
4426     AddLegalizedOperand(SDOperand(Node, 1), LegalizeOp(Lo.getValue(1)));
4427     
4428     // The high part is undefined.
4429     Hi = DAG.getNode(ISD::UNDEF, NVT);
4430     break;
4431   }
4432   case ISD::ANY_EXTEND:
4433     // The low part is any extension of the input (which degenerates to a copy).
4434     Lo = DAG.getNode(ISD::ANY_EXTEND, NVT, Node->getOperand(0));
4435     // The high part is undefined.
4436     Hi = DAG.getNode(ISD::UNDEF, NVT);
4437     break;
4438   case ISD::SIGN_EXTEND: {
4439     // The low part is just a sign extension of the input (which degenerates to
4440     // a copy).
4441     Lo = DAG.getNode(ISD::SIGN_EXTEND, NVT, Node->getOperand(0));
4442
4443     // The high part is obtained by SRA'ing all but one of the bits of the lo
4444     // part.
4445     unsigned LoSize = MVT::getSizeInBits(Lo.getValueType());
4446     Hi = DAG.getNode(ISD::SRA, NVT, Lo,
4447                      DAG.getConstant(LoSize-1, TLI.getShiftAmountTy()));
4448     break;
4449   }
4450   case ISD::ZERO_EXTEND:
4451     // The low part is just a zero extension of the input (which degenerates to
4452     // a copy).
4453     Lo = DAG.getNode(ISD::ZERO_EXTEND, NVT, Node->getOperand(0));
4454
4455     // The high part is just a zero.
4456     Hi = DAG.getConstant(0, NVT);
4457     break;
4458     
4459   case ISD::BIT_CONVERT: {
4460     SDOperand Tmp = ExpandBIT_CONVERT(Node->getValueType(0), 
4461                                       Node->getOperand(0));
4462     ExpandOp(Tmp, Lo, Hi);
4463     break;
4464   }
4465
4466   case ISD::READCYCLECOUNTER:
4467     assert(TLI.getOperationAction(ISD::READCYCLECOUNTER, VT) == 
4468                  TargetLowering::Custom &&
4469            "Must custom expand ReadCycleCounter");
4470     Lo = TLI.LowerOperation(Op, DAG);
4471     assert(Lo.Val && "Node must be custom expanded!");
4472     Hi = Lo.getValue(1);
4473     AddLegalizedOperand(SDOperand(Node, 1), // Remember we legalized the chain.
4474                         LegalizeOp(Lo.getValue(2)));
4475     break;
4476
4477     // These operators cannot be expanded directly, emit them as calls to
4478     // library functions.
4479   case ISD::FP_TO_SINT:
4480     if (TLI.getOperationAction(ISD::FP_TO_SINT, VT) == TargetLowering::Custom) {
4481       SDOperand Op;
4482       switch (getTypeAction(Node->getOperand(0).getValueType())) {
4483       case Expand: assert(0 && "cannot expand FP!");
4484       case Legal:   Op = LegalizeOp(Node->getOperand(0)); break;
4485       case Promote: Op = PromoteOp (Node->getOperand(0)); break;
4486       }
4487
4488       Op = TLI.LowerOperation(DAG.getNode(ISD::FP_TO_SINT, VT, Op), DAG);
4489
4490       // Now that the custom expander is done, expand the result, which is still
4491       // VT.
4492       if (Op.Val) {
4493         ExpandOp(Op, Lo, Hi);
4494         break;
4495       }
4496     }
4497
4498     if (Node->getOperand(0).getValueType() == MVT::f32)
4499       Lo = ExpandLibCall("__fixsfdi", Node, Hi);
4500     else
4501       Lo = ExpandLibCall("__fixdfdi", Node, Hi);
4502     break;
4503
4504   case ISD::FP_TO_UINT:
4505     if (TLI.getOperationAction(ISD::FP_TO_UINT, VT) == TargetLowering::Custom) {
4506       SDOperand Op;
4507       switch (getTypeAction(Node->getOperand(0).getValueType())) {
4508         case Expand: assert(0 && "cannot expand FP!");
4509         case Legal:   Op = LegalizeOp(Node->getOperand(0)); break;
4510         case Promote: Op = PromoteOp (Node->getOperand(0)); break;
4511       }
4512         
4513       Op = TLI.LowerOperation(DAG.getNode(ISD::FP_TO_UINT, VT, Op), DAG);
4514
4515       // Now that the custom expander is done, expand the result.
4516       if (Op.Val) {
4517         ExpandOp(Op, Lo, Hi);
4518         break;
4519       }
4520     }
4521
4522     if (Node->getOperand(0).getValueType() == MVT::f32)
4523       Lo = ExpandLibCall("__fixunssfdi", Node, Hi);
4524     else
4525       Lo = ExpandLibCall("__fixunsdfdi", Node, Hi);
4526     break;
4527
4528   case ISD::SHL: {
4529     // If the target wants custom lowering, do so.
4530     SDOperand ShiftAmt = LegalizeOp(Node->getOperand(1));
4531     if (TLI.getOperationAction(ISD::SHL, VT) == TargetLowering::Custom) {
4532       SDOperand Op = DAG.getNode(ISD::SHL, VT, Node->getOperand(0), ShiftAmt);
4533       Op = TLI.LowerOperation(Op, DAG);
4534       if (Op.Val) {
4535         // Now that the custom expander is done, expand the result, which is
4536         // still VT.
4537         ExpandOp(Op, Lo, Hi);
4538         break;
4539       }
4540     }
4541     
4542     // If we can emit an efficient shift operation, do so now.
4543     if (ExpandShift(ISD::SHL, Node->getOperand(0), ShiftAmt, Lo, Hi))
4544       break;
4545
4546     // If this target supports SHL_PARTS, use it.
4547     TargetLowering::LegalizeAction Action =
4548       TLI.getOperationAction(ISD::SHL_PARTS, NVT);
4549     if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
4550         Action == TargetLowering::Custom) {
4551       ExpandShiftParts(ISD::SHL_PARTS, Node->getOperand(0), ShiftAmt, Lo, Hi);
4552       break;
4553     }
4554
4555     // Otherwise, emit a libcall.
4556     Lo = ExpandLibCall("__ashldi3", Node, Hi);
4557     break;
4558   }
4559
4560   case ISD::SRA: {
4561     // If the target wants custom lowering, do so.
4562     SDOperand ShiftAmt = LegalizeOp(Node->getOperand(1));
4563     if (TLI.getOperationAction(ISD::SRA, VT) == TargetLowering::Custom) {
4564       SDOperand Op = DAG.getNode(ISD::SRA, VT, Node->getOperand(0), ShiftAmt);
4565       Op = TLI.LowerOperation(Op, DAG);
4566       if (Op.Val) {
4567         // Now that the custom expander is done, expand the result, which is
4568         // still VT.
4569         ExpandOp(Op, Lo, Hi);
4570         break;
4571       }
4572     }
4573     
4574     // If we can emit an efficient shift operation, do so now.
4575     if (ExpandShift(ISD::SRA, Node->getOperand(0), ShiftAmt, Lo, Hi))
4576       break;
4577
4578     // If this target supports SRA_PARTS, use it.
4579     TargetLowering::LegalizeAction Action =
4580       TLI.getOperationAction(ISD::SRA_PARTS, NVT);
4581     if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
4582         Action == TargetLowering::Custom) {
4583       ExpandShiftParts(ISD::SRA_PARTS, Node->getOperand(0), ShiftAmt, Lo, Hi);
4584       break;
4585     }
4586
4587     // Otherwise, emit a libcall.
4588     Lo = ExpandLibCall("__ashrdi3", Node, Hi);
4589     break;
4590   }
4591
4592   case ISD::SRL: {
4593     // If the target wants custom lowering, do so.
4594     SDOperand ShiftAmt = LegalizeOp(Node->getOperand(1));
4595     if (TLI.getOperationAction(ISD::SRL, VT) == TargetLowering::Custom) {
4596       SDOperand Op = DAG.getNode(ISD::SRL, VT, Node->getOperand(0), ShiftAmt);
4597       Op = TLI.LowerOperation(Op, DAG);
4598       if (Op.Val) {
4599         // Now that the custom expander is done, expand the result, which is
4600         // still VT.
4601         ExpandOp(Op, Lo, Hi);
4602         break;
4603       }
4604     }
4605
4606     // If we can emit an efficient shift operation, do so now.
4607     if (ExpandShift(ISD::SRL, Node->getOperand(0), ShiftAmt, Lo, Hi))
4608       break;
4609
4610     // If this target supports SRL_PARTS, use it.
4611     TargetLowering::LegalizeAction Action =
4612       TLI.getOperationAction(ISD::SRL_PARTS, NVT);
4613     if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
4614         Action == TargetLowering::Custom) {
4615       ExpandShiftParts(ISD::SRL_PARTS, Node->getOperand(0), ShiftAmt, Lo, Hi);
4616       break;
4617     }
4618
4619     // Otherwise, emit a libcall.
4620     Lo = ExpandLibCall("__lshrdi3", Node, Hi);
4621     break;
4622   }
4623
4624   case ISD::ADD:
4625   case ISD::SUB: {
4626     // If the target wants to custom expand this, let them.
4627     if (TLI.getOperationAction(Node->getOpcode(), VT) ==
4628             TargetLowering::Custom) {
4629       Op = TLI.LowerOperation(Op, DAG);
4630       if (Op.Val) {
4631         ExpandOp(Op, Lo, Hi);
4632         break;
4633       }
4634     }
4635     
4636     // Expand the subcomponents.
4637     SDOperand LHSL, LHSH, RHSL, RHSH;
4638     ExpandOp(Node->getOperand(0), LHSL, LHSH);
4639     ExpandOp(Node->getOperand(1), RHSL, RHSH);
4640     const MVT::ValueType *VTs =
4641       DAG.getNodeValueTypes(LHSL.getValueType(),MVT::Flag);
4642     SDOperand LoOps[2], HiOps[2];
4643     LoOps[0] = LHSL;
4644     LoOps[1] = RHSL;
4645     HiOps[0] = LHSH;
4646     HiOps[1] = RHSH;
4647     if (Node->getOpcode() == ISD::ADD) {
4648       Lo = DAG.getNode(ISD::ADDC, VTs, 2, LoOps, 2);
4649       HiOps[2] = Lo.getValue(1);
4650       Hi = DAG.getNode(ISD::ADDE, VTs, 2, HiOps, 3);
4651     } else {
4652       Lo = DAG.getNode(ISD::SUBC, VTs, 2, LoOps, 2);
4653       HiOps[2] = Lo.getValue(1);
4654       Hi = DAG.getNode(ISD::SUBE, VTs, 2, HiOps, 3);
4655     }
4656     break;
4657   }
4658   case ISD::MUL: {
4659     if (TLI.isOperationLegal(ISD::MULHU, NVT)) {
4660       SDOperand LL, LH, RL, RH;
4661       ExpandOp(Node->getOperand(0), LL, LH);
4662       ExpandOp(Node->getOperand(1), RL, RH);
4663       unsigned SH = MVT::getSizeInBits(RH.getValueType())-1;
4664       // MULHS implicitly sign extends its inputs.  Check to see if ExpandOp
4665       // extended the sign bit of the low half through the upper half, and if so
4666       // emit a MULHS instead of the alternate sequence that is valid for any
4667       // i64 x i64 multiply.
4668       if (TLI.isOperationLegal(ISD::MULHS, NVT) &&
4669           // is RH an extension of the sign bit of RL?
4670           RH.getOpcode() == ISD::SRA && RH.getOperand(0) == RL &&
4671           RH.getOperand(1).getOpcode() == ISD::Constant &&
4672           cast<ConstantSDNode>(RH.getOperand(1))->getValue() == SH &&
4673           // is LH an extension of the sign bit of LL?
4674           LH.getOpcode() == ISD::SRA && LH.getOperand(0) == LL &&
4675           LH.getOperand(1).getOpcode() == ISD::Constant &&
4676           cast<ConstantSDNode>(LH.getOperand(1))->getValue() == SH) {
4677         Hi = DAG.getNode(ISD::MULHS, NVT, LL, RL);
4678       } else {
4679         Hi = DAG.getNode(ISD::MULHU, NVT, LL, RL);
4680         RH = DAG.getNode(ISD::MUL, NVT, LL, RH);
4681         LH = DAG.getNode(ISD::MUL, NVT, LH, RL);
4682         Hi = DAG.getNode(ISD::ADD, NVT, Hi, RH);
4683         Hi = DAG.getNode(ISD::ADD, NVT, Hi, LH);
4684       }
4685       Lo = DAG.getNode(ISD::MUL, NVT, LL, RL);
4686     } else {
4687       Lo = ExpandLibCall("__muldi3" , Node, Hi);
4688     }
4689     break;
4690   }
4691   case ISD::SDIV: Lo = ExpandLibCall("__divdi3" , Node, Hi); break;
4692   case ISD::UDIV: Lo = ExpandLibCall("__udivdi3", Node, Hi); break;
4693   case ISD::SREM: Lo = ExpandLibCall("__moddi3" , Node, Hi); break;
4694   case ISD::UREM: Lo = ExpandLibCall("__umoddi3", Node, Hi); break;
4695   }
4696
4697   // Make sure the resultant values have been legalized themselves, unless this
4698   // is a type that requires multi-step expansion.
4699   if (getTypeAction(NVT) != Expand && NVT != MVT::isVoid) {
4700     Lo = LegalizeOp(Lo);
4701     Hi = LegalizeOp(Hi);
4702   }
4703
4704   // Remember in a map if the values will be reused later.
4705   bool isNew =
4706     ExpandedNodes.insert(std::make_pair(Op, std::make_pair(Lo, Hi))).second;
4707   assert(isNew && "Value already expanded?!?");
4708 }
4709
4710 /// SplitVectorOp - Given an operand of MVT::Vector type, break it down into
4711 /// two smaller values of MVT::Vector type.
4712 void SelectionDAGLegalize::SplitVectorOp(SDOperand Op, SDOperand &Lo,
4713                                          SDOperand &Hi) {
4714   assert(Op.getValueType() == MVT::Vector && "Cannot split non-vector type!");
4715   SDNode *Node = Op.Val;
4716   unsigned NumElements = cast<ConstantSDNode>(*(Node->op_end()-2))->getValue();
4717   assert(NumElements > 1 && "Cannot split a single element vector!");
4718   unsigned NewNumElts = NumElements/2;
4719   SDOperand NewNumEltsNode = DAG.getConstant(NewNumElts, MVT::i32);
4720   SDOperand TypeNode = *(Node->op_end()-1);
4721   
4722   // See if we already split it.
4723   std::map<SDOperand, std::pair<SDOperand, SDOperand> >::iterator I
4724     = SplitNodes.find(Op);
4725   if (I != SplitNodes.end()) {
4726     Lo = I->second.first;
4727     Hi = I->second.second;
4728     return;
4729   }
4730   
4731   switch (Node->getOpcode()) {
4732   default: 
4733 #ifndef NDEBUG
4734     Node->dump();
4735 #endif
4736     assert(0 && "Unhandled operation in SplitVectorOp!");
4737   case ISD::VBUILD_VECTOR: {
4738     SmallVector<SDOperand, 8> LoOps(Node->op_begin(), 
4739                                     Node->op_begin()+NewNumElts);
4740     LoOps.push_back(NewNumEltsNode);
4741     LoOps.push_back(TypeNode);
4742     Lo = DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector, &LoOps[0], LoOps.size());
4743
4744     SmallVector<SDOperand, 8> HiOps(Node->op_begin()+NewNumElts, 
4745                                     Node->op_end()-2);
4746     HiOps.push_back(NewNumEltsNode);
4747     HiOps.push_back(TypeNode);
4748     Hi = DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector, &HiOps[0], HiOps.size());
4749     break;
4750   }
4751   case ISD::VADD:
4752   case ISD::VSUB:
4753   case ISD::VMUL:
4754   case ISD::VSDIV:
4755   case ISD::VUDIV:
4756   case ISD::VAND:
4757   case ISD::VOR:
4758   case ISD::VXOR: {
4759     SDOperand LL, LH, RL, RH;
4760     SplitVectorOp(Node->getOperand(0), LL, LH);
4761     SplitVectorOp(Node->getOperand(1), RL, RH);
4762     
4763     Lo = DAG.getNode(Node->getOpcode(), MVT::Vector, LL, RL,
4764                      NewNumEltsNode, TypeNode);
4765     Hi = DAG.getNode(Node->getOpcode(), MVT::Vector, LH, RH,
4766                      NewNumEltsNode, TypeNode);
4767     break;
4768   }
4769   case ISD::VLOAD: {
4770     SDOperand Ch = Node->getOperand(0);   // Legalize the chain.
4771     SDOperand Ptr = Node->getOperand(1);  // Legalize the pointer.
4772     MVT::ValueType EVT = cast<VTSDNode>(TypeNode)->getVT();
4773     
4774     Lo = DAG.getVecLoad(NewNumElts, EVT, Ch, Ptr, Node->getOperand(2));
4775     unsigned IncrementSize = NewNumElts * MVT::getSizeInBits(EVT)/8;
4776     Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4777                       getIntPtrConstant(IncrementSize));
4778     // FIXME: This creates a bogus srcvalue!
4779     Hi = DAG.getVecLoad(NewNumElts, EVT, Ch, Ptr, Node->getOperand(2));
4780     
4781     // Build a factor node to remember that this load is independent of the
4782     // other one.
4783     SDOperand TF = DAG.getNode(ISD::TokenFactor, MVT::Other, Lo.getValue(1),
4784                                Hi.getValue(1));
4785     
4786     // Remember that we legalized the chain.
4787     AddLegalizedOperand(Op.getValue(1), LegalizeOp(TF));
4788     break;
4789   }
4790   case ISD::VBIT_CONVERT: {
4791     // We know the result is a vector.  The input may be either a vector or a
4792     // scalar value.
4793     if (Op.getOperand(0).getValueType() != MVT::Vector) {
4794       // Lower to a store/load.  FIXME: this could be improved probably.
4795       SDOperand Ptr = CreateStackTemporary(Op.getOperand(0).getValueType());
4796
4797       SDOperand St = DAG.getNode(ISD::STORE, MVT::Other, DAG.getEntryNode(),
4798                                  Op.getOperand(0), Ptr, DAG.getSrcValue(0));
4799       MVT::ValueType EVT = cast<VTSDNode>(TypeNode)->getVT();
4800       St = DAG.getVecLoad(NumElements, EVT, St, Ptr, DAG.getSrcValue(0));
4801       SplitVectorOp(St, Lo, Hi);
4802     } else {
4803       // If the input is a vector type, we have to either scalarize it, pack it
4804       // or convert it based on whether the input vector type is legal.
4805       SDNode *InVal = Node->getOperand(0).Val;
4806       unsigned NumElems =
4807         cast<ConstantSDNode>(*(InVal->op_end()-2))->getValue();
4808       MVT::ValueType EVT = cast<VTSDNode>(*(InVal->op_end()-1))->getVT();
4809
4810       // If the input is from a single element vector, scalarize the vector,
4811       // then treat like a scalar.
4812       if (NumElems == 1) {
4813         SDOperand Scalar = PackVectorOp(Op.getOperand(0), EVT);
4814         Scalar = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, Scalar,
4815                              Op.getOperand(1), Op.getOperand(2));
4816         SplitVectorOp(Scalar, Lo, Hi);
4817       } else {
4818         // Split the input vector.
4819         SplitVectorOp(Op.getOperand(0), Lo, Hi);
4820
4821         // Convert each of the pieces now.
4822         Lo = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, Lo,
4823                          NewNumEltsNode, TypeNode);
4824         Hi = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, Hi,
4825                          NewNumEltsNode, TypeNode);
4826       }
4827       break;
4828     }
4829   }
4830   }
4831       
4832   // Remember in a map if the values will be reused later.
4833   bool isNew =
4834     SplitNodes.insert(std::make_pair(Op, std::make_pair(Lo, Hi))).second;
4835   assert(isNew && "Value already expanded?!?");
4836 }
4837
4838
4839 /// PackVectorOp - Given an operand of MVT::Vector type, convert it into the
4840 /// equivalent operation that returns a scalar (e.g. F32) or packed value
4841 /// (e.g. MVT::V4F32).  When this is called, we know that PackedVT is the right
4842 /// type for the result.
4843 SDOperand SelectionDAGLegalize::PackVectorOp(SDOperand Op, 
4844                                              MVT::ValueType NewVT) {
4845   assert(Op.getValueType() == MVT::Vector && "Bad PackVectorOp invocation!");
4846   SDNode *Node = Op.Val;
4847   
4848   // See if we already packed it.
4849   std::map<SDOperand, SDOperand>::iterator I = PackedNodes.find(Op);
4850   if (I != PackedNodes.end()) return I->second;
4851   
4852   SDOperand Result;
4853   switch (Node->getOpcode()) {
4854   default: 
4855 #ifndef NDEBUG
4856     Node->dump(); std::cerr << "\n";
4857 #endif
4858     assert(0 && "Unknown vector operation in PackVectorOp!");
4859   case ISD::VADD:
4860   case ISD::VSUB:
4861   case ISD::VMUL:
4862   case ISD::VSDIV:
4863   case ISD::VUDIV:
4864   case ISD::VAND:
4865   case ISD::VOR:
4866   case ISD::VXOR:
4867     Result = DAG.getNode(getScalarizedOpcode(Node->getOpcode(), NewVT),
4868                          NewVT, 
4869                          PackVectorOp(Node->getOperand(0), NewVT),
4870                          PackVectorOp(Node->getOperand(1), NewVT));
4871     break;
4872   case ISD::VLOAD: {
4873     SDOperand Ch = LegalizeOp(Node->getOperand(0));   // Legalize the chain.
4874     SDOperand Ptr = LegalizeOp(Node->getOperand(1));  // Legalize the pointer.
4875     
4876     Result = DAG.getLoad(NewVT, Ch, Ptr, Node->getOperand(2));
4877     
4878     // Remember that we legalized the chain.
4879     AddLegalizedOperand(Op.getValue(1), LegalizeOp(Result.getValue(1)));
4880     break;
4881   }
4882   case ISD::VBUILD_VECTOR:
4883     if (Node->getOperand(0).getValueType() == NewVT) {
4884       // Returning a scalar?
4885       Result = Node->getOperand(0);
4886     } else {
4887       // Returning a BUILD_VECTOR?
4888       
4889       // If all elements of the build_vector are undefs, return an undef.
4890       bool AllUndef = true;
4891       for (unsigned i = 0, e = Node->getNumOperands()-2; i != e; ++i)
4892         if (Node->getOperand(i).getOpcode() != ISD::UNDEF) {
4893           AllUndef = false;
4894           break;
4895         }
4896       if (AllUndef) {
4897         Result = DAG.getNode(ISD::UNDEF, NewVT);
4898       } else {
4899         Result = DAG.getNode(ISD::BUILD_VECTOR, NewVT, Node->op_begin(),
4900                              Node->getNumOperands()-2);
4901       }
4902     }
4903     break;
4904   case ISD::VINSERT_VECTOR_ELT:
4905     if (!MVT::isVector(NewVT)) {
4906       // Returning a scalar?  Must be the inserted element.
4907       Result = Node->getOperand(1);
4908     } else {
4909       Result = DAG.getNode(ISD::INSERT_VECTOR_ELT, NewVT,
4910                            PackVectorOp(Node->getOperand(0), NewVT),
4911                            Node->getOperand(1), Node->getOperand(2));
4912     }
4913     break;
4914   case ISD::VVECTOR_SHUFFLE:
4915     if (!MVT::isVector(NewVT)) {
4916       // Returning a scalar?  Figure out if it is the LHS or RHS and return it.
4917       SDOperand EltNum = Node->getOperand(2).getOperand(0);
4918       if (cast<ConstantSDNode>(EltNum)->getValue())
4919         Result = PackVectorOp(Node->getOperand(1), NewVT);
4920       else
4921         Result = PackVectorOp(Node->getOperand(0), NewVT);
4922     } else {
4923       // Otherwise, return a VECTOR_SHUFFLE node.  First convert the index
4924       // vector from a VBUILD_VECTOR to a BUILD_VECTOR.
4925       std::vector<SDOperand> BuildVecIdx(Node->getOperand(2).Val->op_begin(),
4926                                          Node->getOperand(2).Val->op_end()-2);
4927       MVT::ValueType BVT = MVT::getIntVectorWithNumElements(BuildVecIdx.size());
4928       SDOperand BV = DAG.getNode(ISD::BUILD_VECTOR, BVT,
4929                                  Node->getOperand(2).Val->op_begin(),
4930                                  Node->getOperand(2).Val->getNumOperands()-2);
4931       
4932       Result = DAG.getNode(ISD::VECTOR_SHUFFLE, NewVT,
4933                            PackVectorOp(Node->getOperand(0), NewVT),
4934                            PackVectorOp(Node->getOperand(1), NewVT), BV);
4935     }
4936     break;
4937   case ISD::VBIT_CONVERT:
4938     if (Op.getOperand(0).getValueType() != MVT::Vector)
4939       Result = DAG.getNode(ISD::BIT_CONVERT, NewVT, Op.getOperand(0));
4940     else {
4941       // If the input is a vector type, we have to either scalarize it, pack it
4942       // or convert it based on whether the input vector type is legal.
4943       SDNode *InVal = Node->getOperand(0).Val;
4944       unsigned NumElems =
4945         cast<ConstantSDNode>(*(InVal->op_end()-2))->getValue();
4946       MVT::ValueType EVT = cast<VTSDNode>(*(InVal->op_end()-1))->getVT();
4947         
4948       // Figure out if there is a Packed type corresponding to this Vector
4949       // type.  If so, convert to the packed type.
4950       MVT::ValueType TVT = MVT::getVectorType(EVT, NumElems);
4951       if (TVT != MVT::Other && TLI.isTypeLegal(TVT)) {
4952         // Turn this into a bit convert of the packed input.
4953         Result = DAG.getNode(ISD::BIT_CONVERT, NewVT, 
4954                              PackVectorOp(Node->getOperand(0), TVT));
4955         break;
4956       } else if (NumElems == 1) {
4957         // Turn this into a bit convert of the scalar input.
4958         Result = DAG.getNode(ISD::BIT_CONVERT, NewVT, 
4959                              PackVectorOp(Node->getOperand(0), EVT));
4960         break;
4961       } else {
4962         // FIXME: UNIMP!
4963         assert(0 && "Cast from unsupported vector type not implemented yet!");
4964       }
4965     }
4966     break;
4967   case ISD::VSELECT:
4968     Result = DAG.getNode(ISD::SELECT, NewVT, Op.getOperand(0),
4969                          PackVectorOp(Op.getOperand(1), NewVT),
4970                          PackVectorOp(Op.getOperand(2), NewVT));
4971     break;
4972   }
4973
4974   if (TLI.isTypeLegal(NewVT))
4975     Result = LegalizeOp(Result);
4976   bool isNew = PackedNodes.insert(std::make_pair(Op, Result)).second;
4977   assert(isNew && "Value already packed?");
4978   return Result;
4979 }
4980
4981
4982 // SelectionDAG::Legalize - This is the entry point for the file.
4983 //
4984 void SelectionDAG::Legalize() {
4985   if (ViewLegalizeDAGs) viewGraph();
4986
4987   /// run - This is the main entry point to this class.
4988   ///
4989   SelectionDAGLegalize(*this).LegalizeDAG();
4990 }
4991