lib/CodeGen/SimpleRegisterCoalescing.cpp

   1 //===-- SimpleRegisterCoalescing.cpp - Register Coalescing ----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements a simple register coalescing pass that attempts to
  11 // aggressively coalesce every register copy that it can.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "regcoalescing"
  16 #include "SimpleRegisterCoalescing.h"
  17 #include "VirtRegMap.h"
  18 #include "LiveDebugVariables.h"
  19 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  20 #include "llvm/Value.h"
  21 #include "llvm/Analysis/AliasAnalysis.h"
  22 #include "llvm/CodeGen/MachineFrameInfo.h"
  23 #include "llvm/CodeGen/MachineInstr.h"
  24 #include "llvm/CodeGen/MachineLoopInfo.h"
  25 #include "llvm/CodeGen/MachineRegisterInfo.h"
  26 #include "llvm/CodeGen/Passes.h"
  27 #include "llvm/CodeGen/RegisterCoalescer.h"
  28 #include "llvm/Target/TargetInstrInfo.h"
  29 #include "llvm/Target/TargetMachine.h"
  30 #include "llvm/Target/TargetOptions.h"
  31 #include "llvm/Support/CommandLine.h"
  32 #include "llvm/Support/Debug.h"
  33 #include "llvm/Support/ErrorHandling.h"
  34 #include "llvm/Support/raw_ostream.h"
  35 #include "llvm/ADT/OwningPtr.h"
  36 #include "llvm/ADT/SmallSet.h"
  37 #include "llvm/ADT/Statistic.h"
  38 #include "llvm/ADT/STLExtras.h"
  39 #include <algorithm>
  40 #include <cmath>
  41 using namespace llvm;
  42
  43 STATISTIC(numJoins    , "Number of interval joins performed");
  44 STATISTIC(numCrossRCs , "Number of cross class joins performed");
  45 STATISTIC(numCommutes , "Number of instruction commuting performed");
  46 STATISTIC(numExtends  , "Number of copies extended");
  47 STATISTIC(NumReMats   , "Number of instructions re-materialized");
  48 STATISTIC(numPeep     , "Number of identity moves eliminated after coalescing");
  49 STATISTIC(numAborts   , "Number of times interval joining aborted");
  50 STATISTIC(numDeadValNo, "Number of valno def marked dead");
  51
  52 char SimpleRegisterCoalescing::ID = 0;
  53 static cl::opt<bool>
  54 EnableJoining("join-liveintervals",
  55               cl::desc("Coalesce copies (default=true)"),
  56               cl::init(true));
  57
  58 static cl::opt<bool>
  59 DisableCrossClassJoin("disable-cross-class-join",
  60                cl::desc("Avoid coalescing cross register class copies"),
  61                cl::init(false), cl::Hidden);
  62
  63 static cl::opt<bool>
  64 DisablePhysicalJoin("disable-physical-join",
  65                cl::desc("Avoid coalescing physical register copies"),
  66                cl::init(false), cl::Hidden);
  67
  68 static cl::opt<bool>
  69 VerifyCoalescing("verify-coalescing",
  70          cl::desc("Verify machine instrs before and after register coalescing"),
  71          cl::Hidden);
  72
  73 INITIALIZE_AG_PASS_BEGIN(SimpleRegisterCoalescing, RegisterCoalescer,
  74                 "simple-register-coalescing", "Simple Register Coalescing",
  75                 false, false, true)
  76 INITIALIZE_PASS_DEPENDENCY(LiveIntervals)
  77 INITIALIZE_PASS_DEPENDENCY(LiveDebugVariables)
  78 INITIALIZE_PASS_DEPENDENCY(SlotIndexes)
  79 INITIALIZE_PASS_DEPENDENCY(MachineLoopInfo)
  80 INITIALIZE_PASS_DEPENDENCY(StrongPHIElimination)
  81 INITIALIZE_PASS_DEPENDENCY(PHIElimination)
  82 INITIALIZE_PASS_DEPENDENCY(TwoAddressInstructionPass)
  83 INITIALIZE_AG_DEPENDENCY(AliasAnalysis)
  84 INITIALIZE_AG_PASS_END(SimpleRegisterCoalescing, RegisterCoalescer,
  85                 "simple-register-coalescing", "Simple Register Coalescing",
  86                 false, false, true)
  87
  88 char &llvm::SimpleRegisterCoalescingID = SimpleRegisterCoalescing::ID;
  89
  90 void SimpleRegisterCoalescing::getAnalysisUsage(AnalysisUsage &AU) const {
  91   AU.setPreservesCFG();
  92   AU.addRequired<AliasAnalysis>();
  93   AU.addRequired<LiveIntervals>();
  94   AU.addPreserved<LiveIntervals>();
  95   AU.addRequired<LiveDebugVariables>();
  96   AU.addPreserved<LiveDebugVariables>();
  97   AU.addPreserved<SlotIndexes>();
  98   AU.addRequired<MachineLoopInfo>();
  99   AU.addPreserved<MachineLoopInfo>();
 100   AU.addPreservedID(MachineDominatorsID);
 101   AU.addPreservedID(StrongPHIEliminationID);
 102   AU.addPreservedID(PHIEliminationID);
 103   AU.addPreservedID(TwoAddressInstructionPassID);
 104   MachineFunctionPass::getAnalysisUsage(AU);
 105 }
 106
 107 void SimpleRegisterCoalescing::markAsJoined(MachineInstr *CopyMI) {
 108   /// Joined copies are not deleted immediately, but kept in JoinedCopies.
 109   JoinedCopies.insert(CopyMI);
 110
 111   /// Mark all register operands of CopyMI as <undef> so they won't affect dead
 112   /// code elimination.
 113   for (MachineInstr::mop_iterator I = CopyMI->operands_begin(),
 114        E = CopyMI->operands_end(); I != E; ++I)
 115     if (I->isReg())
 116       I->setIsUndef(true);
 117 }
 118
 119 /// AdjustCopiesBackFrom - We found a non-trivially-coalescable copy with IntA
 120 /// being the source and IntB being the dest, thus this defines a value number
 121 /// in IntB.  If the source value number (in IntA) is defined by a copy from B,
 122 /// see if we can merge these two pieces of B into a single value number,
 123 /// eliminating a copy.  For example:
 124 ///
 125 ///  A3 = B0
 126 ///    ...
 127 ///  B1 = A3      <- this copy
 128 ///
 129 /// In this case, B0 can be extended to where the B1 copy lives, allowing the B1
 130 /// value number to be replaced with B0 (which simplifies the B liveinterval).
 131 ///
 132 /// This returns true if an interval was modified.
 133 ///
 134 bool SimpleRegisterCoalescing::AdjustCopiesBackFrom(const CoalescerPair &CP,
 135                                                     MachineInstr *CopyMI) {
 136   // Bail if there is no dst interval - can happen when merging physical subreg
 137   // operations.
 138   if (!li_->hasInterval(CP.getDstReg()))
 139     return false;
 140
 141   LiveInterval &IntA =
 142     li_->getInterval(CP.isFlipped() ? CP.getDstReg() : CP.getSrcReg());
 143   LiveInterval &IntB =
 144     li_->getInterval(CP.isFlipped() ? CP.getSrcReg() : CP.getDstReg());
 145   SlotIndex CopyIdx = li_->getInstructionIndex(CopyMI).getDefIndex();
 146
 147   // BValNo is a value number in B that is defined by a copy from A.  'B3' in
 148   // the example above.
 149   LiveInterval::iterator BLR = IntB.FindLiveRangeContaining(CopyIdx);
 150   if (BLR == IntB.end()) return false;
 151   VNInfo *BValNo = BLR->valno;
 152
 153   // Get the location that B is defined at.  Two options: either this value has
 154   // an unknown definition point or it is defined at CopyIdx.  If unknown, we
 155   // can't process it.
 156   if (!BValNo->isDefByCopy()) return false;
 157   assert(BValNo->def == CopyIdx && "Copy doesn't define the value?");
 158
 159   // AValNo is the value number in A that defines the copy, A3 in the example.
 160   SlotIndex CopyUseIdx = CopyIdx.getUseIndex();
 161   LiveInterval::iterator ALR = IntA.FindLiveRangeContaining(CopyUseIdx);
 162   // The live range might not exist after fun with physreg coalescing.
 163   if (ALR == IntA.end()) return false;
 164   VNInfo *AValNo = ALR->valno;
 165   // If it's re-defined by an early clobber somewhere in the live range, then
 166   // it's not safe to eliminate the copy. FIXME: This is a temporary workaround.
 167   // See PR3149:
 168   // 172     %ECX<def> = MOV32rr %reg1039<kill>
 169   // 180     INLINEASM <es:subl $5,$1
 170   //         sbbl $3,$0>, 10, %EAX<def>, 14, %ECX<earlyclobber,def>, 9,
 171   //         %EAX<kill>,
 172   // 36, <fi#0>, 1, %reg0, 0, 9, %ECX<kill>, 36, <fi#1>, 1, %reg0, 0
 173   // 188     %EAX<def> = MOV32rr %EAX<kill>
 174   // 196     %ECX<def> = MOV32rr %ECX<kill>
 175   // 204     %ECX<def> = MOV32rr %ECX<kill>
 176   // 212     %EAX<def> = MOV32rr %EAX<kill>
 177   // 220     %EAX<def> = MOV32rr %EAX
 178   // 228     %reg1039<def> = MOV32rr %ECX<kill>
 179   // The early clobber operand ties ECX input to the ECX def.
 180   //
 181   // The live interval of ECX is represented as this:
 182   // %reg20,inf = [46,47:1)[174,230:0)  0@174-(230) 1@46-(47)
 183   // The coalescer has no idea there was a def in the middle of [174,230].
 184   if (AValNo->hasRedefByEC())
 185     return false;
 186
 187   // If AValNo is defined as a copy from IntB, we can potentially process this.
 188   // Get the instruction that defines this value number.
 189   if (!CP.isCoalescable(AValNo->getCopy()))
 190     return false;
 191
 192   // Get the LiveRange in IntB that this value number starts with.
 193   LiveInterval::iterator ValLR =
 194     IntB.FindLiveRangeContaining(AValNo->def.getPrevSlot());
 195   if (ValLR == IntB.end())
 196     return false;
 197
 198   // Make sure that the end of the live range is inside the same block as
 199   // CopyMI.
 200   MachineInstr *ValLREndInst =
 201     li_->getInstructionFromIndex(ValLR->end.getPrevSlot());
 202   if (!ValLREndInst || ValLREndInst->getParent() != CopyMI->getParent())
 203     return false;
 204
 205   // Okay, we now know that ValLR ends in the same block that the CopyMI
 206   // live-range starts.  If there are no intervening live ranges between them in
 207   // IntB, we can merge them.
 208   if (ValLR+1 != BLR) return false;
 209
 210   // If a live interval is a physical register, conservatively check if any
 211   // of its sub-registers is overlapping the live interval of the virtual
 212   // register. If so, do not coalesce.
 213   if (TargetRegisterInfo::isPhysicalRegister(IntB.reg) &&
 214       *tri_->getSubRegisters(IntB.reg)) {
 215     for (const unsigned* SR = tri_->getSubRegisters(IntB.reg); *SR; ++SR)
 216       if (li_->hasInterval(*SR) && IntA.overlaps(li_->getInterval(*SR))) {
 217         DEBUG({
 218             dbgs() << "\t\tInterfere with sub-register ";
 219             li_->getInterval(*SR).print(dbgs(), tri_);
 220           });
 221         return false;
 222       }
 223   }
 224
 225   DEBUG({
 226       dbgs() << "Extending: ";
 227       IntB.print(dbgs(), tri_);
 228     });
 229
 230   SlotIndex FillerStart = ValLR->end, FillerEnd = BLR->start;
 231   // We are about to delete CopyMI, so need to remove it as the 'instruction
 232   // that defines this value #'. Update the valnum with the new defining
 233   // instruction #.
 234   BValNo->def  = FillerStart;
 235   BValNo->setCopy(0);
 236
 237   // Okay, we can merge them.  We need to insert a new liverange:
 238   // [ValLR.end, BLR.begin) of either value number, then we merge the
 239   // two value numbers.
 240   IntB.addRange(LiveRange(FillerStart, FillerEnd, BValNo));
 241
 242   // If the IntB live range is assigned to a physical register, and if that
 243   // physreg has sub-registers, update their live intervals as well.
 244   if (TargetRegisterInfo::isPhysicalRegister(IntB.reg)) {
 245     for (const unsigned *SR = tri_->getSubRegisters(IntB.reg); *SR; ++SR) {
 246       if (!li_->hasInterval(*SR))
 247         continue;
 248       LiveInterval &SRLI = li_->getInterval(*SR);
 249       SRLI.addRange(LiveRange(FillerStart, FillerEnd,
 250                               SRLI.getNextValue(FillerStart, 0,
 251                                                 li_->getVNInfoAllocator())));
 252     }
 253   }
 254
 255   // Okay, merge "B1" into the same value number as "B0".
 256   if (BValNo != ValLR->valno) {
 257     IntB.MergeValueNumberInto(BValNo, ValLR->valno);
 258   }
 259   DEBUG({
 260       dbgs() << "   result = ";
 261       IntB.print(dbgs(), tri_);
 262       dbgs() << "\n";
 263     });
 264
 265   // If the source instruction was killing the source register before the
 266   // merge, unset the isKill marker given the live range has been extended.
 267   int UIdx = ValLREndInst->findRegisterUseOperandIdx(IntB.reg, true);
 268   if (UIdx != -1) {
 269     ValLREndInst->getOperand(UIdx).setIsKill(false);
 270   }
 271
 272   // If the copy instruction was killing the destination register before the
 273   // merge, find the last use and trim the live range. That will also add the
 274   // isKill marker.
 275   if (ALR->end == CopyIdx)
 276     TrimLiveIntervalToLastUse(CopyUseIdx, CopyMI->getParent(), IntA, ALR);
 277
 278   ++numExtends;
 279   return true;
 280 }
 281
 282 /// HasOtherReachingDefs - Return true if there are definitions of IntB
 283 /// other than BValNo val# that can reach uses of AValno val# of IntA.
 284 bool SimpleRegisterCoalescing::HasOtherReachingDefs(LiveInterval &IntA,
 285                                                     LiveInterval &IntB,
 286                                                     VNInfo *AValNo,
 287                                                     VNInfo *BValNo) {
 288   for (LiveInterval::iterator AI = IntA.begin(), AE = IntA.end();
 289        AI != AE; ++AI) {
 290     if (AI->valno != AValNo) continue;
 291     LiveInterval::Ranges::iterator BI =
 292       std::upper_bound(IntB.ranges.begin(), IntB.ranges.end(), AI->start);
 293     if (BI != IntB.ranges.begin())
 294       --BI;
 295     for (; BI != IntB.ranges.end() && AI->end >= BI->start; ++BI) {
 296       if (BI->valno == BValNo)
 297         continue;
 298       if (BI->start <= AI->start && BI->end > AI->start)
 299         return true;
 300       if (BI->start > AI->start && BI->start < AI->end)
 301         return true;
 302     }
 303   }
 304   return false;
 305 }
 306
 307 /// RemoveCopyByCommutingDef - We found a non-trivially-coalescable copy with
 308 /// IntA being the source and IntB being the dest, thus this defines a value
 309 /// number in IntB.  If the source value number (in IntA) is defined by a
 310 /// commutable instruction and its other operand is coalesced to the copy dest
 311 /// register, see if we can transform the copy into a noop by commuting the
 312 /// definition. For example,
 313 ///
 314 ///  A3 = op A2 B0<kill>
 315 ///    ...
 316 ///  B1 = A3      <- this copy
 317 ///    ...
 318 ///     = op A3   <- more uses
 319 ///
 320 /// ==>
 321 ///
 322 ///  B2 = op B0 A2<kill>
 323 ///    ...
 324 ///  B1 = B2      <- now an identify copy
 325 ///    ...
 326 ///     = op B2   <- more uses
 327 ///
 328 /// This returns true if an interval was modified.
 329 ///
 330 bool SimpleRegisterCoalescing::RemoveCopyByCommutingDef(const CoalescerPair &CP,
 331                                                         MachineInstr *CopyMI) {
 332   // FIXME: For now, only eliminate the copy by commuting its def when the
 333   // source register is a virtual register. We want to guard against cases
 334   // where the copy is a back edge copy and commuting the def lengthen the
 335   // live interval of the source register to the entire loop.
 336   if (CP.isPhys() && CP.isFlipped())
 337     return false;
 338
 339   // Bail if there is no dst interval.
 340   if (!li_->hasInterval(CP.getDstReg()))
 341     return false;
 342
 343   SlotIndex CopyIdx = li_->getInstructionIndex(CopyMI).getDefIndex();
 344
 345   LiveInterval &IntA =
 346     li_->getInterval(CP.isFlipped() ? CP.getDstReg() : CP.getSrcReg());
 347   LiveInterval &IntB =
 348     li_->getInterval(CP.isFlipped() ? CP.getSrcReg() : CP.getDstReg());
 349
 350   // BValNo is a value number in B that is defined by a copy from A. 'B3' in
 351   // the example above.
 352   VNInfo *BValNo = IntB.getVNInfoAt(CopyIdx);
 353   if (!BValNo || !BValNo->isDefByCopy())
 354     return false;
 355
 356   assert(BValNo->def == CopyIdx && "Copy doesn't define the value?");
 357
 358   // AValNo is the value number in A that defines the copy, A3 in the example.
 359   VNInfo *AValNo = IntA.getVNInfoAt(CopyIdx.getUseIndex());
 360   assert(AValNo && "COPY source not live");
 361
 362   // If other defs can reach uses of this def, then it's not safe to perform
 363   // the optimization.
 364   if (AValNo->isPHIDef() || AValNo->isUnused() || AValNo->hasPHIKill())
 365     return false;
 366   MachineInstr *DefMI = li_->getInstructionFromIndex(AValNo->def);
 367   if (!DefMI)
 368     return false;
 369   const TargetInstrDesc &TID = DefMI->getDesc();
 370   if (!TID.isCommutable())
 371     return false;
 372   // If DefMI is a two-address instruction then commuting it will change the
 373   // destination register.
 374   int DefIdx = DefMI->findRegisterDefOperandIdx(IntA.reg);
 375   assert(DefIdx != -1);
 376   unsigned UseOpIdx;
 377   if (!DefMI->isRegTiedToUseOperand(DefIdx, &UseOpIdx))
 378     return false;
 379   unsigned Op1, Op2, NewDstIdx;
 380   if (!tii_->findCommutedOpIndices(DefMI, Op1, Op2))
 381     return false;
 382   if (Op1 == UseOpIdx)
 383     NewDstIdx = Op2;
 384   else if (Op2 == UseOpIdx)
 385     NewDstIdx = Op1;
 386   else
 387     return false;
 388
 389   MachineOperand &NewDstMO = DefMI->getOperand(NewDstIdx);
 390   unsigned NewReg = NewDstMO.getReg();
 391   if (NewReg != IntB.reg || !NewDstMO.isKill())
 392     return false;
 393
 394   // Make sure there are no other definitions of IntB that would reach the
 395   // uses which the new definition can reach.
 396   if (HasOtherReachingDefs(IntA, IntB, AValNo, BValNo))
 397     return false;
 398
 399   // Abort if the aliases of IntB.reg have values that are not simply the
 400   // clobbers from the superreg.
 401   if (TargetRegisterInfo::isPhysicalRegister(IntB.reg))
 402     for (const unsigned *AS = tri_->getAliasSet(IntB.reg); *AS; ++AS)
 403       if (li_->hasInterval(*AS) &&
 404           HasOtherReachingDefs(IntA, li_->getInterval(*AS), AValNo, 0))
 405         return false;
 406
 407   // If some of the uses of IntA.reg is already coalesced away, return false.
 408   // It's not possible to determine whether it's safe to perform the coalescing.
 409   for (MachineRegisterInfo::use_nodbg_iterator UI =
 410          mri_->use_nodbg_begin(IntA.reg),
 411        UE = mri_->use_nodbg_end(); UI != UE; ++UI) {
 412     MachineInstr *UseMI = &*UI;
 413     SlotIndex UseIdx = li_->getInstructionIndex(UseMI);
 414     LiveInterval::iterator ULR = IntA.FindLiveRangeContaining(UseIdx);
 415     if (ULR == IntA.end())
 416       continue;
 417     if (ULR->valno == AValNo && JoinedCopies.count(UseMI))
 418       return false;
 419   }
 420
 421   DEBUG(dbgs() << "\tRemoveCopyByCommutingDef: " << AValNo->def << '\t'
 422                << *DefMI);
 423
 424   // At this point we have decided that it is legal to do this
 425   // transformation.  Start by commuting the instruction.
 426   MachineBasicBlock *MBB = DefMI->getParent();
 427   MachineInstr *NewMI = tii_->commuteInstruction(DefMI);
 428   if (!NewMI)
 429     return false;
 430   if (NewMI != DefMI) {
 431     li_->ReplaceMachineInstrInMaps(DefMI, NewMI);
 432     MBB->insert(DefMI, NewMI);
 433     MBB->erase(DefMI);
 434   }
 435   unsigned OpIdx = NewMI->findRegisterUseOperandIdx(IntA.reg, false);
 436   NewMI->getOperand(OpIdx).setIsKill();
 437
 438   // If ALR and BLR overlaps and end of BLR extends beyond end of ALR, e.g.
 439   // A = or A, B
 440   // ...
 441   // B = A
 442   // ...
 443   // C = A<kill>
 444   // ...
 445   //   = B
 446
 447   // Update uses of IntA of the specific Val# with IntB.
 448   for (MachineRegisterInfo::use_iterator UI = mri_->use_begin(IntA.reg),
 449          UE = mri_->use_end(); UI != UE;) {
 450     MachineOperand &UseMO = UI.getOperand();
 451     MachineInstr *UseMI = &*UI;
 452     ++UI;
 453     if (JoinedCopies.count(UseMI))
 454       continue;
 455     if (UseMI->isDebugValue()) {
 456       // FIXME These don't have an instruction index.  Not clear we have enough
 457       // info to decide whether to do this replacement or not.  For now do it.
 458       UseMO.setReg(NewReg);
 459       continue;
 460     }
 461     SlotIndex UseIdx = li_->getInstructionIndex(UseMI).getUseIndex();
 462     LiveInterval::iterator ULR = IntA.FindLiveRangeContaining(UseIdx);
 463     if (ULR == IntA.end() || ULR->valno != AValNo)
 464       continue;
 465     if (TargetRegisterInfo::isPhysicalRegister(NewReg))
 466       UseMO.substPhysReg(NewReg, *tri_);
 467     else
 468       UseMO.setReg(NewReg);
 469     if (UseMI == CopyMI)
 470       continue;
 471     if (!UseMI->isCopy())
 472       continue;
 473     if (UseMI->getOperand(0).getReg() != IntB.reg ||
 474         UseMI->getOperand(0).getSubReg())
 475       continue;
 476
 477     // This copy will become a noop. If it's defining a new val#, merge it into
 478     // BValNo.
 479     SlotIndex DefIdx = UseIdx.getDefIndex();
 480     VNInfo *DVNI = IntB.getVNInfoAt(DefIdx);
 481     if (!DVNI)
 482       continue;
 483     DEBUG(dbgs() << "\t\tnoop: " << DefIdx << '\t' << *UseMI);
 484     assert(DVNI->def == DefIdx);
 485     BValNo = IntB.MergeValueNumberInto(BValNo, DVNI);
 486     markAsJoined(UseMI);
 487   }
 488
 489   // Extend BValNo by merging in IntA live ranges of AValNo. Val# definition
 490   // is updated.
 491   VNInfo *ValNo = BValNo;
 492   ValNo->def = AValNo->def;
 493   ValNo->setCopy(0);
 494   for (LiveInterval::iterator AI = IntA.begin(), AE = IntA.end();
 495        AI != AE; ++AI) {
 496     if (AI->valno != AValNo) continue;
 497     IntB.addRange(LiveRange(AI->start, AI->end, ValNo));
 498   }
 499   DEBUG(dbgs() << "\t\textended: " << IntB << '\n');
 500
 501   IntA.removeValNo(AValNo);
 502   DEBUG(dbgs() << "\t\ttrimmed:  " << IntA << '\n');
 503   ++numCommutes;
 504   return true;
 505 }
 506
 507 /// isSameOrFallThroughBB - Return true if MBB == SuccMBB or MBB simply
 508 /// fallthoughs to SuccMBB.
 509 static bool isSameOrFallThroughBB(MachineBasicBlock *MBB,
 510                                   MachineBasicBlock *SuccMBB,
 511                                   const TargetInstrInfo *tii_) {
 512   if (MBB == SuccMBB)
 513     return true;
 514   MachineBasicBlock *TBB = 0, *FBB = 0;
 515   SmallVector<MachineOperand, 4> Cond;
 516   return !tii_->AnalyzeBranch(*MBB, TBB, FBB, Cond) && !TBB && !FBB &&
 517     MBB->isSuccessor(SuccMBB);
 518 }
 519
 520 /// removeRange - Wrapper for LiveInterval::removeRange. This removes a range
 521 /// from a physical register live interval as well as from the live intervals
 522 /// of its sub-registers.
 523 static void removeRange(LiveInterval &li,
 524                         SlotIndex Start, SlotIndex End,
 525                         LiveIntervals *li_, const TargetRegisterInfo *tri_) {
 526   li.removeRange(Start, End, true);
 527   if (TargetRegisterInfo::isPhysicalRegister(li.reg)) {
 528     for (const unsigned* SR = tri_->getSubRegisters(li.reg); *SR; ++SR) {
 529       if (!li_->hasInterval(*SR))
 530         continue;
 531       LiveInterval &sli = li_->getInterval(*SR);
 532       SlotIndex RemoveStart = Start;
 533       SlotIndex RemoveEnd = Start;
 534
 535       while (RemoveEnd != End) {
 536         LiveInterval::iterator LR = sli.FindLiveRangeContaining(RemoveStart);
 537         if (LR == sli.end())
 538           break;
 539         RemoveEnd = (LR->end < End) ? LR->end : End;
 540         sli.removeRange(RemoveStart, RemoveEnd, true);
 541         RemoveStart = RemoveEnd;
 542       }
 543     }
 544   }
 545 }
 546
 547 /// TrimLiveIntervalToLastUse - If there is a last use in the same basic block
 548 /// as the copy instruction, trim the live interval to the last use and return
 549 /// true.
 550 bool
 551 SimpleRegisterCoalescing::TrimLiveIntervalToLastUse(SlotIndex CopyIdx,
 552                                                     MachineBasicBlock *CopyMBB,
 553                                                     LiveInterval &li,
 554                                                     const LiveRange *LR) {
 555   SlotIndex MBBStart = li_->getMBBStartIdx(CopyMBB);
 556   SlotIndex LastUseIdx;
 557   MachineOperand *LastUse =
 558     lastRegisterUse(LR->start, CopyIdx.getPrevSlot(), li.reg, LastUseIdx);
 559   if (LastUse) {
 560     MachineInstr *LastUseMI = LastUse->getParent();
 561     if (!isSameOrFallThroughBB(LastUseMI->getParent(), CopyMBB, tii_)) {
 562       // r1024 = op
 563       // ...
 564       // BB1:
 565       //       = r1024
 566       //
 567       // BB2:
 568       // r1025<dead> = r1024<kill>
 569       if (MBBStart < LR->end)
 570         removeRange(li, MBBStart, LR->end, li_, tri_);
 571       return true;
 572     }
 573
 574     // There are uses before the copy, just shorten the live range to the end
 575     // of last use.
 576     LastUse->setIsKill();
 577     removeRange(li, LastUseIdx.getDefIndex(), LR->end, li_, tri_);
 578     if (LastUseMI->isCopy()) {
 579       MachineOperand &DefMO = LastUseMI->getOperand(0);
 580       if (DefMO.getReg() == li.reg && !DefMO.getSubReg())
 581         DefMO.setIsDead();
 582     }
 583     return true;
 584   }
 585
 586   // Is it livein?
 587   if (LR->start <= MBBStart && LR->end > MBBStart) {
 588     if (LR->start == li_->getZeroIndex()) {
 589       assert(TargetRegisterInfo::isPhysicalRegister(li.reg));
 590       // Live-in to the function but dead. Remove it from entry live-in set.
 591       mf_->begin()->removeLiveIn(li.reg);
 592     }
 593     // FIXME: Shorten intervals in BBs that reaches this BB.
 594   }
 595
 596   return false;
 597 }
 598
 599 /// ReMaterializeTrivialDef - If the source of a copy is defined by a trivial
 600 /// computation, replace the copy by rematerialize the definition.
 601 bool SimpleRegisterCoalescing::ReMaterializeTrivialDef(LiveInterval &SrcInt,
 602                                                        bool preserveSrcInt,
 603                                                        unsigned DstReg,
 604                                                        unsigned DstSubIdx,
 605                                                        MachineInstr *CopyMI) {
 606   SlotIndex CopyIdx = li_->getInstructionIndex(CopyMI).getUseIndex();
 607   LiveInterval::iterator SrcLR = SrcInt.FindLiveRangeContaining(CopyIdx);
 608   assert(SrcLR != SrcInt.end() && "Live range not found!");
 609   VNInfo *ValNo = SrcLR->valno;
 610   // If other defs can reach uses of this def, then it's not safe to perform
 611   // the optimization.
 612   if (ValNo->isPHIDef() || ValNo->isUnused() || ValNo->hasPHIKill())
 613     return false;
 614   MachineInstr *DefMI = li_->getInstructionFromIndex(ValNo->def);
 615   if (!DefMI)
 616     return false;
 617   assert(DefMI && "Defining instruction disappeared");
 618   const TargetInstrDesc &TID = DefMI->getDesc();
 619   if (!TID.isAsCheapAsAMove())
 620     return false;
 621   if (!tii_->isTriviallyReMaterializable(DefMI, AA))
 622     return false;
 623   bool SawStore = false;
 624   if (!DefMI->isSafeToMove(tii_, AA, SawStore))
 625     return false;
 626   if (TID.getNumDefs() != 1)
 627     return false;
 628   if (!DefMI->isImplicitDef()) {
 629     // Make sure the copy destination register class fits the instruction
 630     // definition register class. The mismatch can happen as a result of earlier
 631     // extract_subreg, insert_subreg, subreg_to_reg coalescing.
 632     const TargetRegisterClass *RC = TID.OpInfo[0].getRegClass(tri_);
 633     if (TargetRegisterInfo::isVirtualRegister(DstReg)) {
 634       if (mri_->getRegClass(DstReg) != RC)
 635         return false;
 636     } else if (!RC->contains(DstReg))
 637       return false;
 638   }
 639
 640   // If destination register has a sub-register index on it, make sure it
 641   // matches the instruction register class.
 642   if (DstSubIdx) {
 643     const TargetInstrDesc &TID = DefMI->getDesc();
 644     if (TID.getNumDefs() != 1)
 645       return false;
 646     const TargetRegisterClass *DstRC = mri_->getRegClass(DstReg);
 647     const TargetRegisterClass *DstSubRC =
 648       DstRC->getSubRegisterRegClass(DstSubIdx);
 649     const TargetRegisterClass *DefRC = TID.OpInfo[0].getRegClass(tri_);
 650     if (DefRC == DstRC)
 651       DstSubIdx = 0;
 652     else if (DefRC != DstSubRC)
 653       return false;
 654   }
 655
 656   RemoveCopyFlag(DstReg, CopyMI);
 657
 658   MachineBasicBlock *MBB = CopyMI->getParent();
 659   MachineBasicBlock::iterator MII =
 660     llvm::next(MachineBasicBlock::iterator(CopyMI));
 661   tii_->reMaterialize(*MBB, MII, DstReg, DstSubIdx, DefMI, *tri_);
 662   MachineInstr *NewMI = prior(MII);
 663
 664   // CopyMI may have implicit operands, transfer them over to the newly
 665   // rematerialized instruction. And update implicit def interval valnos.
 666   for (unsigned i = CopyMI->getDesc().getNumOperands(),
 667          e = CopyMI->getNumOperands(); i != e; ++i) {
 668     MachineOperand &MO = CopyMI->getOperand(i);
 669     if (MO.isReg() && MO.isImplicit())
 670       NewMI->addOperand(MO);
 671     if (MO.isDef())
 672       RemoveCopyFlag(MO.getReg(), CopyMI);
 673   }
 674
 675   NewMI->copyImplicitOps(CopyMI);
 676   li_->ReplaceMachineInstrInMaps(CopyMI, NewMI);
 677   CopyMI->eraseFromParent();
 678   ReMatCopies.insert(CopyMI);
 679   ReMatDefs.insert(DefMI);
 680   DEBUG(dbgs() << "Remat: " << *NewMI);
 681   ++NumReMats;
 682
 683   // The source interval can become smaller because we removed a use.
 684   if (preserveSrcInt)
 685     li_->shrinkToUses(&SrcInt);
 686
 687   return true;
 688 }
 689
 690 /// UpdateRegDefsUses - Replace all defs and uses of SrcReg to DstReg and
 691 /// update the subregister number if it is not zero. If DstReg is a
 692 /// physical register and the existing subregister number of the def / use
 693 /// being updated is not zero, make sure to set it to the correct physical
 694 /// subregister.
 695 void
 696 SimpleRegisterCoalescing::UpdateRegDefsUses(const CoalescerPair &CP) {
 697   bool DstIsPhys = CP.isPhys();
 698   unsigned SrcReg = CP.getSrcReg();
 699   unsigned DstReg = CP.getDstReg();
 700   unsigned SubIdx = CP.getSubIdx();
 701
 702   // Update LiveDebugVariables.
 703   ldv_->renameRegister(SrcReg, DstReg, SubIdx);
 704
 705   for (MachineRegisterInfo::reg_iterator I = mri_->reg_begin(SrcReg);
 706        MachineInstr *UseMI = I.skipInstruction();) {
 707     // A PhysReg copy that won't be coalesced can perhaps be rematerialized
 708     // instead.
 709     if (DstIsPhys) {
 710       if (UseMI->isCopy() &&
 711           !UseMI->getOperand(1).getSubReg() &&
 712           !UseMI->getOperand(0).getSubReg() &&
 713           UseMI->getOperand(1).getReg() == SrcReg &&
 714           UseMI->getOperand(0).getReg() != SrcReg &&
 715           UseMI->getOperand(0).getReg() != DstReg &&
 716           !JoinedCopies.count(UseMI) &&
 717           ReMaterializeTrivialDef(li_->getInterval(SrcReg), false,
 718                                   UseMI->getOperand(0).getReg(), 0, UseMI))
 719         continue;
 720     }
 721
 722     SmallVector<unsigned,8> Ops;
 723     bool Reads, Writes;
 724     tie(Reads, Writes) = UseMI->readsWritesVirtualRegister(SrcReg, &Ops);
 725     bool Kills = false, Deads = false;
 726
 727     // Replace SrcReg with DstReg in all UseMI operands.
 728     for (unsigned i = 0, e = Ops.size(); i != e; ++i) {
 729       MachineOperand &MO = UseMI->getOperand(Ops[i]);
 730       Kills |= MO.isKill();
 731       Deads |= MO.isDead();
 732
 733       if (DstIsPhys)
 734         MO.substPhysReg(DstReg, *tri_);
 735       else
 736         MO.substVirtReg(DstReg, SubIdx, *tri_);
 737     }
 738
 739     // This instruction is a copy that will be removed.
 740     if (JoinedCopies.count(UseMI))
 741       continue;
 742
 743     if (SubIdx) {
 744       // If UseMI was a simple SrcReg def, make sure we didn't turn it into a
 745       // read-modify-write of DstReg.
 746       if (Deads)
 747         UseMI->addRegisterDead(DstReg, tri_);
 748       else if (!Reads && Writes)
 749         UseMI->addRegisterDefined(DstReg, tri_);
 750
 751       // Kill flags apply to the whole physical register.
 752       if (DstIsPhys && Kills)
 753         UseMI->addRegisterKilled(DstReg, tri_);
 754     }
 755
 756     DEBUG({
 757         dbgs() << "\t\tupdated: ";
 758         if (!UseMI->isDebugValue())
 759           dbgs() << li_->getInstructionIndex(UseMI) << "\t";
 760         dbgs() << *UseMI;
 761       });
 762   }
 763 }
 764
 765 /// removeIntervalIfEmpty - Check if the live interval of a physical register
 766 /// is empty, if so remove it and also remove the empty intervals of its
 767 /// sub-registers. Return true if live interval is removed.
 768 static bool removeIntervalIfEmpty(LiveInterval &li, LiveIntervals *li_,
 769                                   const TargetRegisterInfo *tri_) {
 770   if (li.empty()) {
 771     if (TargetRegisterInfo::isPhysicalRegister(li.reg))
 772       for (const unsigned* SR = tri_->getSubRegisters(li.reg); *SR; ++SR) {
 773         if (!li_->hasInterval(*SR))
 774           continue;
 775         LiveInterval &sli = li_->getInterval(*SR);
 776         if (sli.empty())
 777           li_->removeInterval(*SR);
 778       }
 779     li_->removeInterval(li.reg);
 780     return true;
 781   }
 782   return false;
 783 }
 784
 785 /// ShortenDeadCopyLiveRange - Shorten a live range defined by a dead copy.
 786 /// Return true if live interval is removed.
 787 bool SimpleRegisterCoalescing::ShortenDeadCopyLiveRange(LiveInterval &li,
 788                                                         MachineInstr *CopyMI) {
 789   SlotIndex CopyIdx = li_->getInstructionIndex(CopyMI);
 790   LiveInterval::iterator MLR =
 791     li.FindLiveRangeContaining(CopyIdx.getDefIndex());
 792   if (MLR == li.end())
 793     return false;  // Already removed by ShortenDeadCopySrcLiveRange.
 794   SlotIndex RemoveStart = MLR->start;
 795   SlotIndex RemoveEnd = MLR->end;
 796   SlotIndex DefIdx = CopyIdx.getDefIndex();
 797   // Remove the liverange that's defined by this.
 798   if (RemoveStart == DefIdx && RemoveEnd == DefIdx.getStoreIndex()) {
 799     removeRange(li, RemoveStart, RemoveEnd, li_, tri_);
 800     return removeIntervalIfEmpty(li, li_, tri_);
 801   }
 802   return false;
 803 }
 804
 805 /// RemoveDeadDef - If a def of a live interval is now determined dead, remove
 806 /// the val# it defines. If the live interval becomes empty, remove it as well.
 807 bool SimpleRegisterCoalescing::RemoveDeadDef(LiveInterval &li,
 808                                              MachineInstr *DefMI) {
 809   SlotIndex DefIdx = li_->getInstructionIndex(DefMI).getDefIndex();
 810   LiveInterval::iterator MLR = li.FindLiveRangeContaining(DefIdx);
 811   if (DefIdx != MLR->valno->def)
 812     return false;
 813   li.removeValNo(MLR->valno);
 814   return removeIntervalIfEmpty(li, li_, tri_);
 815 }
 816
 817 void SimpleRegisterCoalescing::RemoveCopyFlag(unsigned DstReg,
 818                                               const MachineInstr *CopyMI) {
 819   SlotIndex DefIdx = li_->getInstructionIndex(CopyMI).getDefIndex();
 820   if (li_->hasInterval(DstReg)) {
 821     LiveInterval &LI = li_->getInterval(DstReg);
 822     if (const LiveRange *LR = LI.getLiveRangeContaining(DefIdx))
 823       if (LR->valno->def == DefIdx)
 824         LR->valno->setCopy(0);
 825   }
 826   if (!TargetRegisterInfo::isPhysicalRegister(DstReg))
 827     return;
 828   for (const unsigned* AS = tri_->getAliasSet(DstReg); *AS; ++AS) {
 829     if (!li_->hasInterval(*AS))
 830       continue;
 831     LiveInterval &LI = li_->getInterval(*AS);
 832     if (const LiveRange *LR = LI.getLiveRangeContaining(DefIdx))
 833       if (LR->valno->def == DefIdx)
 834         LR->valno->setCopy(0);
 835   }
 836 }
 837
 838 /// PropagateDeadness - Propagate the dead marker to the instruction which
 839 /// defines the val#.
 840 static void PropagateDeadness(LiveInterval &li, MachineInstr *CopyMI,
 841                               SlotIndex &LRStart, LiveIntervals *li_,
 842                               const TargetRegisterInfo* tri_) {
 843   MachineInstr *DefMI =
 844     li_->getInstructionFromIndex(LRStart.getDefIndex());
 845   if (DefMI && DefMI != CopyMI) {
 846     int DeadIdx = DefMI->findRegisterDefOperandIdx(li.reg);
 847     if (DeadIdx != -1)
 848       DefMI->getOperand(DeadIdx).setIsDead();
 849     else
 850       DefMI->addOperand(MachineOperand::CreateReg(li.reg,
 851                    /*def*/true, /*implicit*/true, /*kill*/false, /*dead*/true));
 852     LRStart = LRStart.getNextSlot();
 853   }
 854 }
 855
 856 /// ShortenDeadCopySrcLiveRange - Shorten a live range as it's artificially
 857 /// extended by a dead copy. Mark the last use (if any) of the val# as kill as
 858 /// ends the live range there. If there isn't another use, then this live range
 859 /// is dead. Return true if live interval is removed.
 860 bool
 861 SimpleRegisterCoalescing::ShortenDeadCopySrcLiveRange(LiveInterval &li,
 862                                                       MachineInstr *CopyMI) {
 863   SlotIndex CopyIdx = li_->getInstructionIndex(CopyMI);
 864   if (CopyIdx == SlotIndex()) {
 865     // FIXME: special case: function live in. It can be a general case if the
 866     // first instruction index starts at > 0 value.
 867     assert(TargetRegisterInfo::isPhysicalRegister(li.reg));
 868     // Live-in to the function but dead. Remove it from entry live-in set.
 869     if (mf_->begin()->isLiveIn(li.reg))
 870       mf_->begin()->removeLiveIn(li.reg);
 871     if (const LiveRange *LR = li.getLiveRangeContaining(CopyIdx))
 872       removeRange(li, LR->start, LR->end, li_, tri_);
 873     return removeIntervalIfEmpty(li, li_, tri_);
 874   }
 875
 876   LiveInterval::iterator LR =
 877     li.FindLiveRangeContaining(CopyIdx.getPrevIndex().getStoreIndex());
 878   if (LR == li.end())
 879     // Livein but defined by a phi.
 880     return false;
 881
 882   SlotIndex RemoveStart = LR->start;
 883   SlotIndex RemoveEnd = CopyIdx.getStoreIndex();
 884   if (LR->end > RemoveEnd)
 885     // More uses past this copy? Nothing to do.
 886     return false;
 887
 888   // If there is a last use in the same bb, we can't remove the live range.
 889   // Shorten the live interval and return.
 890   MachineBasicBlock *CopyMBB = CopyMI->getParent();
 891   if (TrimLiveIntervalToLastUse(CopyIdx, CopyMBB, li, LR))
 892     return false;
 893
 894   // There are other kills of the val#. Nothing to do.
 895   if (!li.isOnlyLROfValNo(LR))
 896     return false;
 897
 898   MachineBasicBlock *StartMBB = li_->getMBBFromIndex(RemoveStart);
 899   if (!isSameOrFallThroughBB(StartMBB, CopyMBB, tii_))
 900     // If the live range starts in another mbb and the copy mbb is not a fall
 901     // through mbb, then we can only cut the range from the beginning of the
 902     // copy mbb.
 903     RemoveStart = li_->getMBBStartIdx(CopyMBB).getNextIndex().getBaseIndex();
 904
 905   if (LR->valno->def == RemoveStart) {
 906     // If the def MI defines the val# and this copy is the only kill of the
 907     // val#, then propagate the dead marker.
 908     PropagateDeadness(li, CopyMI, RemoveStart, li_, tri_);
 909     ++numDeadValNo;
 910   }
 911
 912   removeRange(li, RemoveStart, RemoveEnd, li_, tri_);
 913   return removeIntervalIfEmpty(li, li_, tri_);
 914 }
 915
 916
 917 /// isWinToJoinCrossClass - Return true if it's profitable to coalesce
 918 /// two virtual registers from different register classes.
 919 bool
 920 SimpleRegisterCoalescing::isWinToJoinCrossClass(unsigned SrcReg,
 921                                                 unsigned DstReg,
 922                                              const TargetRegisterClass *SrcRC,
 923                                              const TargetRegisterClass *DstRC,
 924                                              const TargetRegisterClass *NewRC) {
 925   unsigned NewRCCount = allocatableRCRegs_[NewRC].count();
 926   // This heuristics is good enough in practice, but it's obviously not *right*.
 927   // 4 is a magic number that works well enough for x86, ARM, etc. It filter
 928   // out all but the most restrictive register classes.
 929   if (NewRCCount > 4 ||
 930       // Early exit if the function is fairly small, coalesce aggressively if
 931       // that's the case. For really special register classes with 3 or
 932       // fewer registers, be a bit more careful.
 933       (li_->getFuncInstructionCount() / NewRCCount) < 8)
 934     return true;
 935   LiveInterval &SrcInt = li_->getInterval(SrcReg);
 936   LiveInterval &DstInt = li_->getInterval(DstReg);
 937   unsigned SrcSize = li_->getApproximateInstructionCount(SrcInt);
 938   unsigned DstSize = li_->getApproximateInstructionCount(DstInt);
 939   if (SrcSize <= NewRCCount && DstSize <= NewRCCount)
 940     return true;
 941   // Estimate *register use density*. If it doubles or more, abort.
 942   unsigned SrcUses = std::distance(mri_->use_nodbg_begin(SrcReg),
 943                                    mri_->use_nodbg_end());
 944   unsigned DstUses = std::distance(mri_->use_nodbg_begin(DstReg),
 945                                    mri_->use_nodbg_end());
 946   unsigned NewUses = SrcUses + DstUses;
 947   unsigned NewSize = SrcSize + DstSize;
 948   if (SrcRC != NewRC && SrcSize > NewRCCount) {
 949     unsigned SrcRCCount = allocatableRCRegs_[SrcRC].count();
 950     if (NewUses*SrcSize*SrcRCCount > 2*SrcUses*NewSize*NewRCCount)
 951       return false;
 952   }
 953   if (DstRC != NewRC && DstSize > NewRCCount) {
 954     unsigned DstRCCount = allocatableRCRegs_[DstRC].count();
 955     if (NewUses*DstSize*DstRCCount > 2*DstUses*NewSize*NewRCCount)
 956       return false;
 957   }
 958   return true;
 959 }
 960
 961
 962 /// JoinCopy - Attempt to join intervals corresponding to SrcReg/DstReg,
 963 /// which are the src/dst of the copy instruction CopyMI.  This returns true
 964 /// if the copy was successfully coalesced away. If it is not currently
 965 /// possible to coalesce this interval, but it may be possible if other
 966 /// things get coalesced, then it returns true by reference in 'Again'.
 967 bool SimpleRegisterCoalescing::JoinCopy(CopyRec &TheCopy, bool &Again) {
 968   MachineInstr *CopyMI = TheCopy.MI;
 969
 970   Again = false;
 971   if (JoinedCopies.count(CopyMI) || ReMatCopies.count(CopyMI))
 972     return false; // Already done.
 973
 974   DEBUG(dbgs() << li_->getInstructionIndex(CopyMI) << '\t' << *CopyMI);
 975
 976   CoalescerPair CP(*tii_, *tri_);
 977   if (!CP.setRegisters(CopyMI)) {
 978     DEBUG(dbgs() << "\tNot coalescable.\n");
 979     return false;
 980   }
 981
 982   // If they are already joined we continue.
 983   if (CP.getSrcReg() == CP.getDstReg()) {
 984     DEBUG(dbgs() << "\tCopy already coalesced.\n");
 985     return false;  // Not coalescable.
 986   }
 987
 988   if (DisablePhysicalJoin && CP.isPhys()) {
 989     DEBUG(dbgs() << "\tPhysical joins disabled.\n");
 990     return false;
 991   }
 992
 993   DEBUG(dbgs() << "\tConsidering merging " << PrintReg(CP.getSrcReg(), tri_));
 994
 995   // Enforce policies.
 996   if (CP.isPhys()) {
 997     DEBUG(dbgs() <<" with physreg " << PrintReg(CP.getDstReg(), tri_) << "\n");
 998     // Only coalesce to allocatable physreg.
 999     if (!li_->isAllocatable(CP.getDstReg())) {
1000       DEBUG(dbgs() << "\tRegister is an unallocatable physreg.\n");
1001       return false;  // Not coalescable.
1002     }
1003   } else {
1004     DEBUG(dbgs() << " with " << PrintReg(CP.getDstReg(), tri_, CP.getSubIdx())
1005                  << " to " << CP.getNewRC()->getName() << "\n");
1006
1007     // Avoid constraining virtual register regclass too much.
1008     if (CP.isCrossClass()) {
1009       if (DisableCrossClassJoin) {
1010         DEBUG(dbgs() << "\tCross-class joins disabled.\n");
1011         return false;
1012       }
1013       if (!isWinToJoinCrossClass(CP.getSrcReg(), CP.getDstReg(),
1014                                  mri_->getRegClass(CP.getSrcReg()),
1015                                  mri_->getRegClass(CP.getDstReg()),
1016                                  CP.getNewRC())) {
1017         DEBUG(dbgs() << "\tAvoid coalescing to constrained register class: "
1018                      << CP.getNewRC()->getName() << ".\n");
1019         Again = true;  // May be possible to coalesce later.
1020         return false;
1021       }
1022     }
1023
1024     // When possible, let DstReg be the larger interval.
1025     if (!CP.getSubIdx() && li_->getInterval(CP.getSrcReg()).ranges.size() >
1026                            li_->getInterval(CP.getDstReg()).ranges.size())
1027       CP.flip();
1028   }
1029
1030   // We need to be careful about coalescing a source physical register with a
1031   // virtual register. Once the coalescing is done, it cannot be broken and
1032   // these are not spillable! If the destination interval uses are far away,
1033   // think twice about coalescing them!
1034   // FIXME: Why are we skipping this test for partial copies?
1035   //        CodeGen/X86/phys_subreg_coalesce-3.ll needs it.
1036   if (!CP.isPartial() && CP.isPhys()) {
1037     LiveInterval &JoinVInt = li_->getInterval(CP.getSrcReg());
1038
1039     // Don't join with physregs that have a ridiculous number of live
1040     // ranges. The data structure performance is really bad when that
1041     // happens.
1042     if (li_->hasInterval(CP.getDstReg()) &&
1043         li_->getInterval(CP.getDstReg()).ranges.size() > 1000) {
1044       ++numAborts;
1045       DEBUG(dbgs()
1046            << "\tPhysical register live interval too complicated, abort!\n");
1047       return false;
1048     }
1049
1050     const TargetRegisterClass *RC = mri_->getRegClass(CP.getSrcReg());
1051     unsigned Threshold = allocatableRCRegs_[RC].count() * 2;
1052     unsigned Length = li_->getApproximateInstructionCount(JoinVInt);
1053     if (Length > Threshold) {
1054       // Before giving up coalescing, if definition of source is defined by
1055       // trivial computation, try rematerializing it.
1056       if (!CP.isFlipped() &&
1057           ReMaterializeTrivialDef(JoinVInt, true, CP.getDstReg(), 0, CopyMI))
1058         return true;
1059
1060       ++numAborts;
1061       DEBUG(dbgs() << "\tMay tie down a physical register, abort!\n");
1062       Again = true;  // May be possible to coalesce later.
1063       return false;
1064     }
1065   }
1066
1067   // Okay, attempt to join these two intervals.  On failure, this returns false.
1068   // Otherwise, if one of the intervals being joined is a physreg, this method
1069   // always canonicalizes DstInt to be it.  The output "SrcInt" will not have
1070   // been modified, so we can use this information below to update aliases.
1071   if (!JoinIntervals(CP)) {
1072     // Coalescing failed.
1073
1074     // If definition of source is defined by trivial computation, try
1075     // rematerializing it.
1076     if (!CP.isFlipped() &&
1077         ReMaterializeTrivialDef(li_->getInterval(CP.getSrcReg()), true,
1078                                 CP.getDstReg(), 0, CopyMI))
1079       return true;
1080
1081     // If we can eliminate the copy without merging the live ranges, do so now.
1082     if (!CP.isPartial()) {
1083       if (AdjustCopiesBackFrom(CP, CopyMI) ||
1084           RemoveCopyByCommutingDef(CP, CopyMI)) {
1085         markAsJoined(CopyMI);
1086         DEBUG(dbgs() << "\tTrivial!\n");
1087         return true;
1088       }
1089     }
1090
1091     // Otherwise, we are unable to join the intervals.
1092     DEBUG(dbgs() << "\tInterference!\n");
1093     Again = true;  // May be possible to coalesce later.
1094     return false;
1095   }
1096
1097   // Coalescing to a virtual register that is of a sub-register class of the
1098   // other. Make sure the resulting register is set to the right register class.
1099   if (CP.isCrossClass()) {
1100     ++numCrossRCs;
1101     mri_->setRegClass(CP.getDstReg(), CP.getNewRC());
1102   }
1103
1104   // Remember to delete the copy instruction.
1105   markAsJoined(CopyMI);
1106
1107   UpdateRegDefsUses(CP);
1108
1109   // If we have extended the live range of a physical register, make sure we
1110   // update live-in lists as well.
1111   if (CP.isPhys()) {
1112     SmallVector<MachineBasicBlock*, 16> BlockSeq;
1113     // JoinIntervals invalidates the VNInfos in SrcInt, but we only need the
1114     // ranges for this, and they are preserved.
1115     LiveInterval &SrcInt = li_->getInterval(CP.getSrcReg());
1116     for (LiveInterval::const_iterator I = SrcInt.begin(), E = SrcInt.end();
1117          I != E; ++I ) {
1118       li_->findLiveInMBBs(I->start, I->end, BlockSeq);
1119       for (unsigned idx = 0, size = BlockSeq.size(); idx != size; ++idx) {
1120         MachineBasicBlock &block = *BlockSeq[idx];
1121         if (!block.isLiveIn(CP.getDstReg()))
1122           block.addLiveIn(CP.getDstReg());
1123       }
1124       BlockSeq.clear();
1125     }
1126   }
1127
1128   // SrcReg is guarateed to be the register whose live interval that is
1129   // being merged.
1130   li_->removeInterval(CP.getSrcReg());
1131
1132   // Update regalloc hint.
1133   tri_->UpdateRegAllocHint(CP.getSrcReg(), CP.getDstReg(), *mf_);
1134
1135   DEBUG({
1136     LiveInterval &DstInt = li_->getInterval(CP.getDstReg());
1137     dbgs() << "\tJoined. Result = ";
1138     DstInt.print(dbgs(), tri_);
1139     dbgs() << "\n";
1140   });
1141
1142   ++numJoins;
1143   return true;
1144 }
1145
1146 /// ComputeUltimateVN - Assuming we are going to join two live intervals,
1147 /// compute what the resultant value numbers for each value in the input two
1148 /// ranges will be.  This is complicated by copies between the two which can
1149 /// and will commonly cause multiple value numbers to be merged into one.
1150 ///
1151 /// VN is the value number that we're trying to resolve.  InstDefiningValue
1152 /// keeps track of the new InstDefiningValue assignment for the result
1153 /// LiveInterval.  ThisFromOther/OtherFromThis are sets that keep track of
1154 /// whether a value in this or other is a copy from the opposite set.
1155 /// ThisValNoAssignments/OtherValNoAssignments keep track of value #'s that have
1156 /// already been assigned.
1157 ///
1158 /// ThisFromOther[x] - If x is defined as a copy from the other interval, this
1159 /// contains the value number the copy is from.
1160 ///
1161 static unsigned ComputeUltimateVN(VNInfo *VNI,
1162                                   SmallVector<VNInfo*, 16> &NewVNInfo,
1163                                   DenseMap<VNInfo*, VNInfo*> &ThisFromOther,
1164                                   DenseMap<VNInfo*, VNInfo*> &OtherFromThis,
1165                                   SmallVector<int, 16> &ThisValNoAssignments,
1166                                   SmallVector<int, 16> &OtherValNoAssignments) {
1167   unsigned VN = VNI->id;
1168
1169   // If the VN has already been computed, just return it.
1170   if (ThisValNoAssignments[VN] >= 0)
1171     return ThisValNoAssignments[VN];
1172   assert(ThisValNoAssignments[VN] != -2 && "Cyclic value numbers");
1173
1174   // If this val is not a copy from the other val, then it must be a new value
1175   // number in the destination.
1176   DenseMap<VNInfo*, VNInfo*>::iterator I = ThisFromOther.find(VNI);
1177   if (I == ThisFromOther.end()) {
1178     NewVNInfo.push_back(VNI);
1179     return ThisValNoAssignments[VN] = NewVNInfo.size()-1;
1180   }
1181   VNInfo *OtherValNo = I->second;
1182
1183   // Otherwise, this *is* a copy from the RHS.  If the other side has already
1184   // been computed, return it.
1185   if (OtherValNoAssignments[OtherValNo->id] >= 0)
1186     return ThisValNoAssignments[VN] = OtherValNoAssignments[OtherValNo->id];
1187
1188   // Mark this value number as currently being computed, then ask what the
1189   // ultimate value # of the other value is.
1190   ThisValNoAssignments[VN] = -2;
1191   unsigned UltimateVN =
1192     ComputeUltimateVN(OtherValNo, NewVNInfo, OtherFromThis, ThisFromOther,
1193                       OtherValNoAssignments, ThisValNoAssignments);
1194   return ThisValNoAssignments[VN] = UltimateVN;
1195 }
1196
1197 /// JoinIntervals - Attempt to join these two intervals.  On failure, this
1198 /// returns false.
1199 bool SimpleRegisterCoalescing::JoinIntervals(CoalescerPair &CP) {
1200   LiveInterval &RHS = li_->getInterval(CP.getSrcReg());
1201   DEBUG({ dbgs() << "\t\tRHS = "; RHS.print(dbgs(), tri_); dbgs() << "\n"; });
1202
1203   // If a live interval is a physical register, check for interference with any
1204   // aliases. The interference check implemented here is a bit more conservative
1205   // than the full interfeence check below. We allow overlapping live ranges
1206   // only when one is a copy of the other.
1207   if (CP.isPhys()) {
1208     for (const unsigned *AS = tri_->getAliasSet(CP.getDstReg()); *AS; ++AS){
1209       if (!li_->hasInterval(*AS))
1210         continue;
1211       const LiveInterval &LHS = li_->getInterval(*AS);
1212       LiveInterval::const_iterator LI = LHS.begin();
1213       for (LiveInterval::const_iterator RI = RHS.begin(), RE = RHS.end();
1214            RI != RE; ++RI) {
1215         LI = std::lower_bound(LI, LHS.end(), RI->start);
1216         // Does LHS have an overlapping live range starting before RI?
1217         if ((LI != LHS.begin() && LI[-1].end > RI->start) &&
1218             (RI->start != RI->valno->def ||
1219              !CP.isCoalescable(li_->getInstructionFromIndex(RI->start)))) {
1220           DEBUG({
1221             dbgs() << "\t\tInterference from alias: ";
1222             LHS.print(dbgs(), tri_);
1223             dbgs() << "\n\t\tOverlap at " << RI->start << " and no copy.\n";
1224           });
1225           return false;
1226         }
1227
1228         // Check that LHS ranges beginning in this range are copies.
1229         for (; LI != LHS.end() && LI->start < RI->end; ++LI) {
1230           if (LI->start != LI->valno->def ||
1231               !CP.isCoalescable(li_->getInstructionFromIndex(LI->start))) {
1232             DEBUG({
1233               dbgs() << "\t\tInterference from alias: ";
1234               LHS.print(dbgs(), tri_);
1235               dbgs() << "\n\t\tDef at " << LI->start << " is not a copy.\n";
1236             });
1237             return false;
1238           }
1239         }
1240       }
1241     }
1242   }
1243
1244   // Compute the final value assignment, assuming that the live ranges can be
1245   // coalesced.
1246   SmallVector<int, 16> LHSValNoAssignments;
1247   SmallVector<int, 16> RHSValNoAssignments;
1248   DenseMap<VNInfo*, VNInfo*> LHSValsDefinedFromRHS;
1249   DenseMap<VNInfo*, VNInfo*> RHSValsDefinedFromLHS;
1250   SmallVector<VNInfo*, 16> NewVNInfo;
1251
1252   LiveInterval &LHS = li_->getOrCreateInterval(CP.getDstReg());
1253   DEBUG({ dbgs() << "\t\tLHS = "; LHS.print(dbgs(), tri_); dbgs() << "\n"; });
1254
1255   // Loop over the value numbers of the LHS, seeing if any are defined from
1256   // the RHS.
1257   for (LiveInterval::vni_iterator i = LHS.vni_begin(), e = LHS.vni_end();
1258        i != e; ++i) {
1259     VNInfo *VNI = *i;
1260     if (VNI->isUnused() || !VNI->isDefByCopy())  // Src not defined by a copy?
1261       continue;
1262
1263     // Never join with a register that has EarlyClobber redefs.
1264     if (VNI->hasRedefByEC())
1265       return false;
1266
1267     // DstReg is known to be a register in the LHS interval.  If the src is
1268     // from the RHS interval, we can use its value #.
1269     if (!CP.isCoalescable(VNI->getCopy()))
1270       continue;
1271
1272     // Figure out the value # from the RHS.
1273     LiveRange *lr = RHS.getLiveRangeContaining(VNI->def.getPrevSlot());
1274     // The copy could be to an aliased physreg.
1275     if (!lr) continue;
1276     LHSValsDefinedFromRHS[VNI] = lr->valno;
1277   }
1278
1279   // Loop over the value numbers of the RHS, seeing if any are defined from
1280   // the LHS.
1281   for (LiveInterval::vni_iterator i = RHS.vni_begin(), e = RHS.vni_end();
1282        i != e; ++i) {
1283     VNInfo *VNI = *i;
1284     if (VNI->isUnused() || !VNI->isDefByCopy())  // Src not defined by a copy?
1285       continue;
1286
1287     // Never join with a register that has EarlyClobber redefs.
1288     if (VNI->hasRedefByEC())
1289       return false;
1290
1291     // DstReg is known to be a register in the RHS interval.  If the src is
1292     // from the LHS interval, we can use its value #.
1293     if (!CP.isCoalescable(VNI->getCopy()))
1294       continue;
1295
1296     // Figure out the value # from the LHS.
1297     LiveRange *lr = LHS.getLiveRangeContaining(VNI->def.getPrevSlot());
1298     // The copy could be to an aliased physreg.
1299     if (!lr) continue;
1300     RHSValsDefinedFromLHS[VNI] = lr->valno;
1301   }
1302
1303   LHSValNoAssignments.resize(LHS.getNumValNums(), -1);
1304   RHSValNoAssignments.resize(RHS.getNumValNums(), -1);
1305   NewVNInfo.reserve(LHS.getNumValNums() + RHS.getNumValNums());
1306
1307   for (LiveInterval::vni_iterator i = LHS.vni_begin(), e = LHS.vni_end();
1308        i != e; ++i) {
1309     VNInfo *VNI = *i;
1310     unsigned VN = VNI->id;
1311     if (LHSValNoAssignments[VN] >= 0 || VNI->isUnused())
1312       continue;
1313     ComputeUltimateVN(VNI, NewVNInfo,
1314                       LHSValsDefinedFromRHS, RHSValsDefinedFromLHS,
1315                       LHSValNoAssignments, RHSValNoAssignments);
1316   }
1317   for (LiveInterval::vni_iterator i = RHS.vni_begin(), e = RHS.vni_end();
1318        i != e; ++i) {
1319     VNInfo *VNI = *i;
1320     unsigned VN = VNI->id;
1321     if (RHSValNoAssignments[VN] >= 0 || VNI->isUnused())
1322       continue;
1323     // If this value number isn't a copy from the LHS, it's a new number.
1324     if (RHSValsDefinedFromLHS.find(VNI) == RHSValsDefinedFromLHS.end()) {
1325       NewVNInfo.push_back(VNI);
1326       RHSValNoAssignments[VN] = NewVNInfo.size()-1;
1327       continue;
1328     }
1329
1330     ComputeUltimateVN(VNI, NewVNInfo,
1331                       RHSValsDefinedFromLHS, LHSValsDefinedFromRHS,
1332                       RHSValNoAssignments, LHSValNoAssignments);
1333   }
1334
1335   // Armed with the mappings of LHS/RHS values to ultimate values, walk the
1336   // interval lists to see if these intervals are coalescable.
1337   LiveInterval::const_iterator I = LHS.begin();
1338   LiveInterval::const_iterator IE = LHS.end();
1339   LiveInterval::const_iterator J = RHS.begin();
1340   LiveInterval::const_iterator JE = RHS.end();
1341
1342   // Skip ahead until the first place of potential sharing.
1343   if (I != IE && J != JE) {
1344     if (I->start < J->start) {
1345       I = std::upper_bound(I, IE, J->start);
1346       if (I != LHS.begin()) --I;
1347     } else if (J->start < I->start) {
1348       J = std::upper_bound(J, JE, I->start);
1349       if (J != RHS.begin()) --J;
1350     }
1351   }
1352
1353   while (I != IE && J != JE) {
1354     // Determine if these two live ranges overlap.
1355     bool Overlaps;
1356     if (I->start < J->start) {
1357       Overlaps = I->end > J->start;
1358     } else {
1359       Overlaps = J->end > I->start;
1360     }
1361
1362     // If so, check value # info to determine if they are really different.
1363     if (Overlaps) {
1364       // If the live range overlap will map to the same value number in the
1365       // result liverange, we can still coalesce them.  If not, we can't.
1366       if (LHSValNoAssignments[I->valno->id] !=
1367           RHSValNoAssignments[J->valno->id])
1368         return false;
1369       // If it's re-defined by an early clobber somewhere in the live range,
1370       // then conservatively abort coalescing.
1371       if (NewVNInfo[LHSValNoAssignments[I->valno->id]]->hasRedefByEC())
1372         return false;
1373     }
1374
1375     if (I->end < J->end)
1376       ++I;
1377     else
1378       ++J;
1379   }
1380
1381   // Update kill info. Some live ranges are extended due to copy coalescing.
1382   for (DenseMap<VNInfo*, VNInfo*>::iterator I = LHSValsDefinedFromRHS.begin(),
1383          E = LHSValsDefinedFromRHS.end(); I != E; ++I) {
1384     VNInfo *VNI = I->first;
1385     unsigned LHSValID = LHSValNoAssignments[VNI->id];
1386     if (VNI->hasPHIKill())
1387       NewVNInfo[LHSValID]->setHasPHIKill(true);
1388   }
1389
1390   // Update kill info. Some live ranges are extended due to copy coalescing.
1391   for (DenseMap<VNInfo*, VNInfo*>::iterator I = RHSValsDefinedFromLHS.begin(),
1392          E = RHSValsDefinedFromLHS.end(); I != E; ++I) {
1393     VNInfo *VNI = I->first;
1394     unsigned RHSValID = RHSValNoAssignments[VNI->id];
1395     if (VNI->hasPHIKill())
1396       NewVNInfo[RHSValID]->setHasPHIKill(true);
1397   }
1398
1399   if (LHSValNoAssignments.empty())
1400     LHSValNoAssignments.push_back(-1);
1401   if (RHSValNoAssignments.empty())
1402     RHSValNoAssignments.push_back(-1);
1403
1404   // If we get here, we know that we can coalesce the live ranges.  Ask the
1405   // intervals to coalesce themselves now.
1406   LHS.join(RHS, &LHSValNoAssignments[0], &RHSValNoAssignments[0], NewVNInfo,
1407            mri_);
1408   return true;
1409 }
1410
1411 namespace {
1412   // DepthMBBCompare - Comparison predicate that sort first based on the loop
1413   // depth of the basic block (the unsigned), and then on the MBB number.
1414   struct DepthMBBCompare {
1415     typedef std::pair<unsigned, MachineBasicBlock*> DepthMBBPair;
1416     bool operator()(const DepthMBBPair &LHS, const DepthMBBPair &RHS) const {
1417       // Deeper loops first
1418       if (LHS.first != RHS.first)
1419         return LHS.first > RHS.first;
1420
1421       // Prefer blocks that are more connected in the CFG. This takes care of
1422       // the most difficult copies first while intervals are short.
1423       unsigned cl = LHS.second->pred_size() + LHS.second->succ_size();
1424       unsigned cr = RHS.second->pred_size() + RHS.second->succ_size();
1425       if (cl != cr)
1426         return cl > cr;
1427
1428       // As a last resort, sort by block number.
1429       return LHS.second->getNumber() < RHS.second->getNumber();
1430     }
1431   };
1432 }
1433
1434 void SimpleRegisterCoalescing::CopyCoalesceInMBB(MachineBasicBlock *MBB,
1435                                                std::vector<CopyRec> &TryAgain) {
1436   DEBUG(dbgs() << MBB->getName() << ":\n");
1437
1438   SmallVector<CopyRec, 8> VirtCopies;
1439   SmallVector<CopyRec, 8> PhysCopies;
1440   SmallVector<CopyRec, 8> ImpDefCopies;
1441   for (MachineBasicBlock::iterator MII = MBB->begin(), E = MBB->end();
1442        MII != E;) {
1443     MachineInstr *Inst = MII++;
1444
1445     // If this isn't a copy nor a extract_subreg, we can't join intervals.
1446     unsigned SrcReg, DstReg;
1447     if (Inst->isCopy()) {
1448       DstReg = Inst->getOperand(0).getReg();
1449       SrcReg = Inst->getOperand(1).getReg();
1450     } else if (Inst->isSubregToReg()) {
1451       DstReg = Inst->getOperand(0).getReg();
1452       SrcReg = Inst->getOperand(2).getReg();
1453     } else
1454       continue;
1455
1456     bool SrcIsPhys = TargetRegisterInfo::isPhysicalRegister(SrcReg);
1457     bool DstIsPhys = TargetRegisterInfo::isPhysicalRegister(DstReg);
1458     if (li_->hasInterval(SrcReg) && li_->getInterval(SrcReg).empty())
1459       ImpDefCopies.push_back(CopyRec(Inst, 0));
1460     else if (SrcIsPhys || DstIsPhys)
1461       PhysCopies.push_back(CopyRec(Inst, 0));
1462     else
1463       VirtCopies.push_back(CopyRec(Inst, 0));
1464   }
1465
1466   // Try coalescing implicit copies and insert_subreg <undef> first,
1467   // followed by copies to / from physical registers, then finally copies
1468   // from virtual registers to virtual registers.
1469   for (unsigned i = 0, e = ImpDefCopies.size(); i != e; ++i) {
1470     CopyRec &TheCopy = ImpDefCopies[i];
1471     bool Again = false;
1472     if (!JoinCopy(TheCopy, Again))
1473       if (Again)
1474         TryAgain.push_back(TheCopy);
1475   }
1476   for (unsigned i = 0, e = PhysCopies.size(); i != e; ++i) {
1477     CopyRec &TheCopy = PhysCopies[i];
1478     bool Again = false;
1479     if (!JoinCopy(TheCopy, Again))
1480       if (Again)
1481         TryAgain.push_back(TheCopy);
1482   }
1483   for (unsigned i = 0, e = VirtCopies.size(); i != e; ++i) {
1484     CopyRec &TheCopy = VirtCopies[i];
1485     bool Again = false;
1486     if (!JoinCopy(TheCopy, Again))
1487       if (Again)
1488         TryAgain.push_back(TheCopy);
1489   }
1490 }
1491
1492 void SimpleRegisterCoalescing::joinIntervals() {
1493   DEBUG(dbgs() << "********** JOINING INTERVALS ***********\n");
1494
1495   std::vector<CopyRec> TryAgainList;
1496   if (loopInfo->empty()) {
1497     // If there are no loops in the function, join intervals in function order.
1498     for (MachineFunction::iterator I = mf_->begin(), E = mf_->end();
1499          I != E; ++I)
1500       CopyCoalesceInMBB(I, TryAgainList);
1501   } else {
1502     // Otherwise, join intervals in inner loops before other intervals.
1503     // Unfortunately we can't just iterate over loop hierarchy here because
1504     // there may be more MBB's than BB's.  Collect MBB's for sorting.
1505
1506     // Join intervals in the function prolog first. We want to join physical
1507     // registers with virtual registers before the intervals got too long.
1508     std::vector<std::pair<unsigned, MachineBasicBlock*> > MBBs;
1509     for (MachineFunction::iterator I = mf_->begin(), E = mf_->end();I != E;++I){
1510       MachineBasicBlock *MBB = I;
1511       MBBs.push_back(std::make_pair(loopInfo->getLoopDepth(MBB), I));
1512     }
1513
1514     // Sort by loop depth.
1515     std::sort(MBBs.begin(), MBBs.end(), DepthMBBCompare());
1516
1517     // Finally, join intervals in loop nest order.
1518     for (unsigned i = 0, e = MBBs.size(); i != e; ++i)
1519       CopyCoalesceInMBB(MBBs[i].second, TryAgainList);
1520   }
1521
1522   // Joining intervals can allow other intervals to be joined.  Iteratively join
1523   // until we make no progress.
1524   bool ProgressMade = true;
1525   while (ProgressMade) {
1526     ProgressMade = false;
1527
1528     for (unsigned i = 0, e = TryAgainList.size(); i != e; ++i) {
1529       CopyRec &TheCopy = TryAgainList[i];
1530       if (!TheCopy.MI)
1531         continue;
1532
1533       bool Again = false;
1534       bool Success = JoinCopy(TheCopy, Again);
1535       if (Success || !Again) {
1536         TheCopy.MI = 0;   // Mark this one as done.
1537         ProgressMade = true;
1538       }
1539     }
1540   }
1541 }
1542
1543 /// Return true if the two specified registers belong to different register
1544 /// classes.  The registers may be either phys or virt regs.
1545 bool
1546 SimpleRegisterCoalescing::differingRegisterClasses(unsigned RegA,
1547                                                    unsigned RegB) const {
1548   // Get the register classes for the first reg.
1549   if (TargetRegisterInfo::isPhysicalRegister(RegA)) {
1550     assert(TargetRegisterInfo::isVirtualRegister(RegB) &&
1551            "Shouldn't consider two physregs!");
1552     return !mri_->getRegClass(RegB)->contains(RegA);
1553   }
1554
1555   // Compare against the regclass for the second reg.
1556   const TargetRegisterClass *RegClassA = mri_->getRegClass(RegA);
1557   if (TargetRegisterInfo::isVirtualRegister(RegB)) {
1558     const TargetRegisterClass *RegClassB = mri_->getRegClass(RegB);
1559     return RegClassA != RegClassB;
1560   }
1561   return !RegClassA->contains(RegB);
1562 }
1563
1564 /// lastRegisterUse - Returns the last (non-debug) use of the specific register
1565 /// between cycles Start and End or NULL if there are no uses.
1566 MachineOperand *
1567 SimpleRegisterCoalescing::lastRegisterUse(SlotIndex Start,
1568                                           SlotIndex End,
1569                                           unsigned Reg,
1570                                           SlotIndex &UseIdx) const{
1571   UseIdx = SlotIndex();
1572   if (TargetRegisterInfo::isVirtualRegister(Reg)) {
1573     MachineOperand *LastUse = NULL;
1574     for (MachineRegisterInfo::use_nodbg_iterator I = mri_->use_nodbg_begin(Reg),
1575            E = mri_->use_nodbg_end(); I != E; ++I) {
1576       MachineOperand &Use = I.getOperand();
1577       MachineInstr *UseMI = Use.getParent();
1578       if (UseMI->isIdentityCopy())
1579         continue;
1580       SlotIndex Idx = li_->getInstructionIndex(UseMI);
1581       if (Idx >= Start && Idx < End && (!UseIdx.isValid() || Idx >= UseIdx)) {
1582         LastUse = &Use;
1583         UseIdx = Idx.getUseIndex();
1584       }
1585     }
1586     return LastUse;
1587   }
1588
1589   SlotIndex s = Start;
1590   SlotIndex e = End.getPrevSlot().getBaseIndex();
1591   while (e >= s) {
1592     // Skip deleted instructions
1593     MachineInstr *MI = li_->getInstructionFromIndex(e);
1594     while (e != SlotIndex() && e.getPrevIndex() >= s && !MI) {
1595       e = e.getPrevIndex();
1596       MI = li_->getInstructionFromIndex(e);
1597     }
1598     if (e < s || MI == NULL)
1599       return NULL;
1600
1601     // Ignore identity copies.
1602     if (!MI->isIdentityCopy())
1603       for (unsigned i = 0, NumOps = MI->getNumOperands(); i != NumOps; ++i) {
1604         MachineOperand &Use = MI->getOperand(i);
1605         if (Use.isReg() && Use.isUse() && Use.getReg() &&
1606             tri_->regsOverlap(Use.getReg(), Reg)) {
1607           UseIdx = e.getUseIndex();
1608           return &Use;
1609         }
1610       }
1611
1612     e = e.getPrevIndex();
1613   }
1614
1615   return NULL;
1616 }
1617
1618 void SimpleRegisterCoalescing::releaseMemory() {
1619   JoinedCopies.clear();
1620   ReMatCopies.clear();
1621   ReMatDefs.clear();
1622 }
1623
1624 bool SimpleRegisterCoalescing::runOnMachineFunction(MachineFunction &fn) {
1625   mf_ = &fn;
1626   mri_ = &fn.getRegInfo();
1627   tm_ = &fn.getTarget();
1628   tri_ = tm_->getRegisterInfo();
1629   tii_ = tm_->getInstrInfo();
1630   li_ = &getAnalysis<LiveIntervals>();
1631   ldv_ = &getAnalysis<LiveDebugVariables>();
1632   AA = &getAnalysis<AliasAnalysis>();
1633   loopInfo = &getAnalysis<MachineLoopInfo>();
1634
1635   DEBUG(dbgs() << "********** SIMPLE REGISTER COALESCING **********\n"
1636                << "********** Function: "
1637                << ((Value*)mf_->getFunction())->getName() << '\n');
1638
1639   if (VerifyCoalescing)
1640     mf_->verify(this, "Before register coalescing");
1641
1642   for (TargetRegisterInfo::regclass_iterator I = tri_->regclass_begin(),
1643          E = tri_->regclass_end(); I != E; ++I)
1644     allocatableRCRegs_.insert(std::make_pair(*I,
1645                                              tri_->getAllocatableSet(fn, *I)));
1646
1647   // Join (coalesce) intervals if requested.
1648   if (EnableJoining) {
1649     joinIntervals();
1650     DEBUG({
1651         dbgs() << "********** INTERVALS POST JOINING **********\n";
1652         for (LiveIntervals::iterator I = li_->begin(), E = li_->end();
1653              I != E; ++I){
1654           I->second->print(dbgs(), tri_);
1655           dbgs() << "\n";
1656         }
1657       });
1658   }
1659
1660   // Perform a final pass over the instructions and compute spill weights
1661   // and remove identity moves.
1662   SmallVector<unsigned, 4> DeadDefs;
1663   for (MachineFunction::iterator mbbi = mf_->begin(), mbbe = mf_->end();
1664        mbbi != mbbe; ++mbbi) {
1665     MachineBasicBlock* mbb = mbbi;
1666     for (MachineBasicBlock::iterator mii = mbb->begin(), mie = mbb->end();
1667          mii != mie; ) {
1668       MachineInstr *MI = mii;
1669       if (JoinedCopies.count(MI)) {
1670         // Delete all coalesced copies.
1671         bool DoDelete = true;
1672         assert(MI->isCopyLike() && "Unrecognized copy instruction");
1673         unsigned SrcReg = MI->getOperand(MI->isSubregToReg() ? 2 : 1).getReg();
1674         if (TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
1675             MI->getNumOperands() > 2)
1676           // Do not delete extract_subreg, insert_subreg of physical
1677           // registers unless the definition is dead. e.g.
1678           // %DO<def> = INSERT_SUBREG %D0<undef>, %S0<kill>, 1
1679           // or else the scavenger may complain. LowerSubregs will
1680           // delete them later.
1681           DoDelete = false;
1682
1683         if (MI->allDefsAreDead()) {
1684           if (li_->hasInterval(SrcReg)) {
1685             LiveInterval &li = li_->getInterval(SrcReg);
1686             if (!ShortenDeadCopySrcLiveRange(li, MI))
1687               ShortenDeadCopyLiveRange(li, MI);
1688           }
1689           DoDelete = true;
1690         }
1691         if (!DoDelete) {
1692           // We need the instruction to adjust liveness, so make it a KILL.
1693           if (MI->isSubregToReg()) {
1694             MI->RemoveOperand(3);
1695             MI->RemoveOperand(1);
1696           }
1697           MI->setDesc(tii_->get(TargetOpcode::KILL));
1698           mii = llvm::next(mii);
1699         } else {
1700           li_->RemoveMachineInstrFromMaps(MI);
1701           mii = mbbi->erase(mii);
1702           ++numPeep;
1703         }
1704         continue;
1705       }
1706
1707       // Now check if this is a remat'ed def instruction which is now dead.
1708       if (ReMatDefs.count(MI)) {
1709         bool isDead = true;
1710         for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1711           const MachineOperand &MO = MI->getOperand(i);
1712           if (!MO.isReg())
1713             continue;
1714           unsigned Reg = MO.getReg();
1715           if (!Reg)
1716             continue;
1717           if (TargetRegisterInfo::isVirtualRegister(Reg))
1718             DeadDefs.push_back(Reg);
1719           if (MO.isDead())
1720             continue;
1721           if (TargetRegisterInfo::isPhysicalRegister(Reg) ||
1722               !mri_->use_nodbg_empty(Reg)) {
1723             isDead = false;
1724             break;
1725           }
1726         }
1727         if (isDead) {
1728           while (!DeadDefs.empty()) {
1729             unsigned DeadDef = DeadDefs.back();
1730             DeadDefs.pop_back();
1731             RemoveDeadDef(li_->getInterval(DeadDef), MI);
1732           }
1733           li_->RemoveMachineInstrFromMaps(mii);
1734           mii = mbbi->erase(mii);
1735           continue;
1736         } else
1737           DeadDefs.clear();
1738       }
1739
1740       // If the move will be an identity move delete it
1741       if (MI->isIdentityCopy()) {
1742         unsigned SrcReg = MI->getOperand(1).getReg();
1743         if (li_->hasInterval(SrcReg)) {
1744           LiveInterval &RegInt = li_->getInterval(SrcReg);
1745           // If def of this move instruction is dead, remove its live range
1746           // from the destination register's live interval.
1747           if (MI->allDefsAreDead()) {
1748             if (!ShortenDeadCopySrcLiveRange(RegInt, MI))
1749               ShortenDeadCopyLiveRange(RegInt, MI);
1750           }
1751         }
1752         li_->RemoveMachineInstrFromMaps(MI);
1753         mii = mbbi->erase(mii);
1754         ++numPeep;
1755         continue;
1756       }
1757
1758       ++mii;
1759
1760       // Check for now unnecessary kill flags.
1761       if (li_->isNotInMIMap(MI)) continue;
1762       SlotIndex DefIdx = li_->getInstructionIndex(MI).getDefIndex();
1763       for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
1764         MachineOperand &MO = MI->getOperand(i);
1765         if (!MO.isReg() || !MO.isKill()) continue;
1766         unsigned reg = MO.getReg();
1767         if (!reg || !li_->hasInterval(reg)) continue;
1768         if (!li_->getInterval(reg).killedAt(DefIdx)) {
1769           MO.setIsKill(false);
1770           continue;
1771         }
1772         // When leaving a kill flag on a physreg, check if any subregs should
1773         // remain alive.
1774         if (!TargetRegisterInfo::isPhysicalRegister(reg))
1775           continue;
1776         for (const unsigned *SR = tri_->getSubRegisters(reg);
1777              unsigned S = *SR; ++SR)
1778           if (li_->hasInterval(S) && li_->getInterval(S).liveAt(DefIdx))
1779             MI->addRegisterDefined(S, tri_);
1780       }
1781     }
1782   }
1783
1784   DEBUG(dump());
1785   DEBUG(ldv_->dump());
1786   if (VerifyCoalescing)
1787     mf_->verify(this, "After register coalescing");
1788   return true;
1789 }
1790
1791 /// print - Implement the dump method.
1792 void SimpleRegisterCoalescing::print(raw_ostream &O, const Module* m) const {
1793    li_->print(O, m);
1794 }
1795
1796 RegisterCoalescer* llvm::createSimpleRegisterCoalescer() {
1797   return new SimpleRegisterCoalescing();
1798 }
1799
1800 // Make sure that anything that uses RegisterCoalescer pulls in this file...
1801 DEFINING_FILE_FOR(SimpleRegisterCoalescing)