lib/Target/ARM/ARMAsmBackend.cpp

   1 //===-- ARMAsmBackend.cpp - ARM Assembler Backend -------------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "ARM.h"
  11 #include "ARMAddressingModes.h"
  12 #include "ARMFixupKinds.h"
  13 #include "llvm/ADT/Twine.h"
  14 #include "llvm/MC/MCAssembler.h"
  15 #include "llvm/MC/MCDirectives.h"
  16 #include "llvm/MC/MCExpr.h"
  17 #include "llvm/MC/MCObjectFormat.h"
  18 #include "llvm/MC/MCObjectWriter.h"
  19 #include "llvm/MC/MCSectionELF.h"
  20 #include "llvm/MC/MCSectionMachO.h"
  21 #include "llvm/Object/MachOFormat.h"
  22 #include "llvm/Support/ELF.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 #include "llvm/Target/TargetAsmBackend.h"
  26 #include "llvm/Target/TargetRegistry.h"
  27 using namespace llvm;
  28
  29 namespace {
  30 class ARMAsmBackend : public TargetAsmBackend {
  31   bool isThumbMode;  // Currently emitting Thumb code.
  32 public:
  33   ARMAsmBackend(const Target &T) : TargetAsmBackend(), isThumbMode(false) {}
  34
  35   bool MayNeedRelaxation(const MCInst &Inst) const;
  36
  37   void RelaxInstruction(const MCInst &Inst, MCInst &Res) const;
  38
  39   bool WriteNopData(uint64_t Count, MCObjectWriter *OW) const;
  40
  41   void HandleAssemblerFlag(MCAssemblerFlag Flag) {
  42     switch (Flag) {
  43     default: break;
  44     case MCAF_Code16:
  45       setIsThumb(true);
  46       break;
  47     case MCAF_Code32:
  48       setIsThumb(false);
  49       break;
  50     }
  51   }
  52
  53   unsigned getPointerSize() const { return 4; }
  54   bool isThumb() const { return isThumbMode; }
  55   void setIsThumb(bool it) { isThumbMode = it; }
  56 };
  57 } // end anonymous namespace
  58
  59 bool ARMAsmBackend::MayNeedRelaxation(const MCInst &Inst) const {
  60   // FIXME: Thumb targets, different move constant targets..
  61   return false;
  62 }
  63
  64 void ARMAsmBackend::RelaxInstruction(const MCInst &Inst, MCInst &Res) const {
  65   assert(0 && "ARMAsmBackend::RelaxInstruction() unimplemented");
  66   return;
  67 }
  68
  69 bool ARMAsmBackend::WriteNopData(uint64_t Count, MCObjectWriter *OW) const {
  70   if (isThumb()) {
  71     assert (((Count & 1) == 0) && "Unaligned Nop data fragment!");
  72     // FIXME: 0xbf00 is the ARMv7 value. For v6 and before, we'll need to
  73     // use 0x46c0 (which is a 'mov r8, r8' insn).
  74     Count /= 2;
  75     for (uint64_t i = 0; i != Count; ++i)
  76       OW->Write16(0xbf00);
  77     return true;
  78   }
  79   // ARM mode
  80   Count /= 4;
  81   for (uint64_t i = 0; i != Count; ++i)
  82     OW->Write32(0xe1a00000);
  83   return true;
  84 }
  85
  86 static unsigned adjustFixupValue(unsigned Kind, uint64_t Value) {
  87   switch (Kind) {
  88   default:
  89     llvm_unreachable("Unknown fixup kind!");
  90   case FK_Data_4:
  91     return Value;
  92   case ARM::fixup_arm_movt_hi16:
  93   case ARM::fixup_arm_movw_lo16: {
  94     unsigned Hi4 = (Value & 0xF000) >> 12;
  95     unsigned Lo12 = Value & 0x0FFF;
  96     // inst{19-16} = Hi4;
  97     // inst{11-0} = Lo12;
  98     Value = (Hi4 << 16) | (Lo12);
  99     return Value;
 100   }
 101   case ARM::fixup_arm_ldst_pcrel_12: {
 102     bool isAdd = true;
 103     // ARM PC-relative values are offset by 8.
 104     Value -= 8;
 105     if ((int64_t)Value < 0) {
 106       Value = -Value;
 107       isAdd = false;
 108     }
 109     assert ((Value < 4096) && "Out of range pc-relative fixup value!");
 110     Value |= isAdd << 23;
 111     return Value;
 112   }
 113   case ARM::fixup_arm_adr_pcrel_12: {
 114     // ARM PC-relative values are offset by 8.
 115     Value -= 8;
 116     unsigned opc = 4; // bits {24-21}. Default to add: 0b0100
 117     if ((int64_t)Value < 0) {
 118       Value = -Value;
 119       opc = 2; // 0b0010
 120     }
 121     assert(ARM_AM::getSOImmVal(Value) != -1 &&
 122            "Out of range pc-relative fixup value!");
 123     // Encode the immediate and shift the opcode into place.
 124     return ARM_AM::getSOImmVal(Value) | (opc << 21);
 125   }
 126   case ARM::fixup_arm_branch:
 127     // These values don't encode the low two bits since they're always zero.
 128     // Offset by 8 just as above.
 129     return 0xffffff & ((Value - 8) >> 2);
 130   case ARM::fixup_arm_thumb_bl: {
 131     // The value doesn't encode the low bit (always zero) and is offset by
 132     // four. The value is encoded into disjoint bit positions in the destination
 133     // opcode. x = unchanged, I = immediate value bit, S = sign extension bit
 134     // xxxxxSIIIIIIIIII xxxxxIIIIIIIIIII
 135     // Note that the halfwords are stored high first, low second; so we need
 136     // to transpose the fixup value here to map properly.
 137     // FIXME: Something isn't quite right with this. Some, but not all, BLX
 138     // instructions are getting the encoded value off by one.
 139     uint32_t Binary = 0x3fffff & ((Value - 4) >> 1);
 140     Binary = ((Binary & 0x7ff) << 16) | (Binary >> 11);
 141     return Binary;
 142   }
 143   case ARM::fixup_arm_thumb_cp:
 144     // Offset by 4, and don't encode the low two bits. Two bytes of that
 145     // 'off by 4' is implicitly handled by the half-word ordering of the
 146     // Thumb encoding, so we only need to adjust by 2 here.
 147     return ((Value - 2) >> 2) & 0xff;
 148   case ARM::fixup_arm_thumb_br: {
 149     // Offset by 4 and don't encode the lower bit, which is always 0.
 150     uint32_t Binary = (Value - 4) >> 1;
 151     return ((Binary & 0x20) << 9) | ((Binary & 0x1f) << 3);
 152   }
 153   case ARM::fixup_arm_pcrel_10:
 154     Value = Value - 6; // ARM fixups offset by an additional word and don't
 155                        // need to adjust for the half-word ordering.
 156     // Fall through.
 157   case ARM::fixup_t2_pcrel_10: {
 158     // Offset by 4, adjusted by two due to the half-word ordering of thumb.
 159     Value = Value - 2;
 160     bool isAdd = true;
 161     if ((int64_t)Value < 0) {
 162       Value = -Value;
 163       isAdd = false;
 164     }
 165     // These values don't encode the low two bits since they're always zero.
 166     Value >>= 2;
 167     assert ((Value < 256) && "Out of range pc-relative fixup value!");
 168     Value |= isAdd << 23;
 169
 170     // Same addressing mode as fixup_arm_pcrel_10,
 171     // but with 16-bit halfwords swapped.
 172     if (Kind == ARM::fixup_t2_pcrel_10) {
 173       uint64_t swapped = (Value & 0xFFFF0000) >> 16;
 174       swapped |= (Value & 0x0000FFFF) << 16;
 175       return swapped;
 176     }
 177
 178     return Value;
 179   }
 180   }
 181 }
 182
 183 namespace {
 184
 185 // FIXME: This should be in a separate file.
 186 // ELF is an ELF of course...
 187 class ELFARMAsmBackend : public ARMAsmBackend {
 188   MCELFObjectFormat Format;
 189
 190 public:
 191   Triple::OSType OSType;
 192   ELFARMAsmBackend(const Target &T, Triple::OSType _OSType)
 193     : ARMAsmBackend(T), OSType(_OSType) {
 194     HasScatteredSymbols = true;
 195   }
 196
 197   virtual const MCObjectFormat &getObjectFormat() const {
 198     return Format;
 199   }
 200
 201   void ApplyFixup(const MCFixup &Fixup, char *Data, unsigned DataSize,
 202                   uint64_t Value) const;
 203
 204   MCObjectWriter *createObjectWriter(raw_ostream &OS) const {
 205     return createELFObjectWriter(OS, /*Is64Bit=*/false,
 206                                  OSType, ELF::EM_ARM,
 207                                  /*IsLittleEndian=*/true,
 208                                  /*HasRelocationAddend=*/false);
 209   }
 210 };
 211
 212 // FIXME: Raise this to share code between Darwin and ELF.
 213 void ELFARMAsmBackend::ApplyFixup(const MCFixup &Fixup, char *Data,
 214                                   unsigned DataSize, uint64_t Value) const {
 215   unsigned NumBytes = 4;        // FIXME: 2 for Thumb
 216   Value = adjustFixupValue(Fixup.getKind(), Value);
 217   if (!Value) return;           // Doesn't change encoding.
 218
 219   unsigned Offset = Fixup.getOffset();
 220   assert(Offset % NumBytes == 0 && "Offset mod NumBytes is nonzero!");
 221
 222   // For each byte of the fragment that the fixup touches, mask in the bits from
 223   // the fixup value. The Value has been "split up" into the appropriate
 224   // bitfields above.
 225   for (unsigned i = 0; i != NumBytes; ++i)
 226     Data[Offset + i] |= uint8_t((Value >> (i * 8)) & 0xff);
 227 }
 228
 229 // FIXME: This should be in a separate file.
 230 class DarwinARMAsmBackend : public ARMAsmBackend {
 231   MCMachOObjectFormat Format;
 232 public:
 233   DarwinARMAsmBackend(const Target &T) : ARMAsmBackend(T) {
 234     HasScatteredSymbols = true;
 235   }
 236
 237   virtual const MCObjectFormat &getObjectFormat() const {
 238     return Format;
 239   }
 240
 241   void ApplyFixup(const MCFixup &Fixup, char *Data, unsigned DataSize,
 242                   uint64_t Value) const;
 243
 244   MCObjectWriter *createObjectWriter(raw_ostream &OS) const {
 245     // FIXME: Subtarget info should be derived. Force v7 for now.
 246     return createMachObjectWriter(OS, /*Is64Bit=*/false,
 247                                   object::mach::CTM_ARM,
 248                                   object::mach::CSARM_V7,
 249                                   /*IsLittleEndian=*/true);
 250   }
 251
 252   virtual bool doesSectionRequireSymbols(const MCSection &Section) const {
 253     return false;
 254   }
 255 };
 256
 257 /// getFixupKindNumBytes - The number of bytes the fixup may change.
 258 static unsigned getFixupKindNumBytes(unsigned Kind) {
 259   switch (Kind) {
 260   default:
 261     llvm_unreachable("Unknown fixup kind!");
 262
 263   case ARM::fixup_arm_thumb_cp:
 264     return 1;
 265
 266   case ARM::fixup_arm_thumb_br:
 267     return 2;
 268
 269   case ARM::fixup_arm_ldst_pcrel_12:
 270   case ARM::fixup_arm_pcrel_10:
 271   case ARM::fixup_arm_adr_pcrel_12:
 272   case ARM::fixup_arm_branch:
 273     return 3;
 274
 275   case FK_Data_4:
 276   case ARM::fixup_t2_pcrel_10:
 277   case ARM::fixup_arm_thumb_bl:
 278     return 4;
 279   }
 280 }
 281
 282 void DarwinARMAsmBackend::ApplyFixup(const MCFixup &Fixup, char *Data,
 283                                      unsigned DataSize, uint64_t Value) const {
 284   unsigned NumBytes = getFixupKindNumBytes(Fixup.getKind());
 285   Value = adjustFixupValue(Fixup.getKind(), Value);
 286   if (!Value) return;           // Doesn't change encoding.
 287
 288   unsigned Offset = Fixup.getOffset();
 289   assert(Offset + NumBytes <= DataSize && "Invalid fixup offset!");
 290
 291   // For each byte of the fragment that the fixup touches, mask in the
 292   // bits from the fixup value.
 293   for (unsigned i = 0; i != NumBytes; ++i)
 294     Data[Offset + i] |= uint8_t((Value >> (i * 8)) & 0xff);
 295 }
 296
 297 } // end anonymous namespace
 298
 299 TargetAsmBackend *llvm::createARMAsmBackend(const Target &T,
 300                                             const std::string &TT) {
 301   switch (Triple(TT).getOS()) {
 302   case Triple::Darwin:
 303     return new DarwinARMAsmBackend(T);
 304   case Triple::MinGW32:
 305   case Triple::Cygwin:
 306   case Triple::Win32:
 307     assert(0 && "Windows not supported on ARM");
 308   default:
 309     return new ELFARMAsmBackend(T, Triple(TT).getOS());
 310   }
 311 }