lib/Target/ARM/ARMAsmPrinter.cpp

   1 //===-- ARMAsmPrinter.cpp - Print machine code to an ARM .s file ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains a printer that converts from our internal representation
  11 // of machine-dependent LLVM code to GAS-format ARM assembly language.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "asm-printer"
  16 #include "ARM.h"
  17 #include "ARMBuildAttrs.h"
  18 #include "ARMAddressingModes.h"
  19 #include "ARMConstantPoolValue.h"
  20 #include "InstPrinter/ARMInstPrinter.h"
  21 #include "ARMAsmPrinter.h"
  22 #include "ARMMachineFunctionInfo.h"
  23 #include "ARMTargetMachine.h"
  24 #include "ARMTargetObjectFile.h"
  25 #include "llvm/Analysis/DebugInfo.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/Module.h"
  28 #include "llvm/Type.h"
  29 #include "llvm/Assembly/Writer.h"
  30 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  31 #include "llvm/CodeGen/MachineFunctionPass.h"
  32 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/MC/MCAssembler.h"
  35 #include "llvm/MC/MCContext.h"
  36 #include "llvm/MC/MCExpr.h"
  37 #include "llvm/MC/MCInst.h"
  38 #include "llvm/MC/MCSectionMachO.h"
  39 #include "llvm/MC/MCObjectStreamer.h"
  40 #include "llvm/MC/MCStreamer.h"
  41 #include "llvm/MC/MCSymbol.h"
  42 #include "llvm/Target/Mangler.h"
  43 #include "llvm/Target/TargetData.h"
  44 #include "llvm/Target/TargetMachine.h"
  45 #include "llvm/Target/TargetOptions.h"
  46 #include "llvm/Target/TargetRegistry.h"
  47 #include "llvm/ADT/SmallPtrSet.h"
  48 #include "llvm/ADT/SmallString.h"
  49 #include "llvm/ADT/StringExtras.h"
  50 #include "llvm/Support/CommandLine.h"
  51 #include "llvm/Support/Debug.h"
  52 #include "llvm/Support/ErrorHandling.h"
  53 #include "llvm/Support/raw_ostream.h"
  54 #include <cctype>
  55 using namespace llvm;
  56
  57 namespace {
  58
  59   // Per section and per symbol attributes are not supported.
  60   // To implement them we would need the ability to delay this emission
  61   // until the assembly file is fully parsed/generated as only then do we
  62   // know the symbol and section numbers.
  63   class AttributeEmitter {
  64   public:
  65     virtual void MaybeSwitchVendor(StringRef Vendor) = 0;
  66     virtual void EmitAttribute(unsigned Attribute, unsigned Value) = 0;
  67     virtual void Finish() = 0;
  68     virtual ~AttributeEmitter() {}
  69   };
  70
  71   class AsmAttributeEmitter : public AttributeEmitter {
  72     MCStreamer &Streamer;
  73
  74   public:
  75     AsmAttributeEmitter(MCStreamer &Streamer_) : Streamer(Streamer_) {}
  76     void MaybeSwitchVendor(StringRef Vendor) { }
  77
  78     void EmitAttribute(unsigned Attribute, unsigned Value) {
  79       Streamer.EmitRawText("\t.eabi_attribute " +
  80                            Twine(Attribute) + ", " + Twine(Value));
  81     }
  82
  83     void Finish() { }
  84   };
  85
  86   class ObjectAttributeEmitter : public AttributeEmitter {
  87     MCObjectStreamer &Streamer;
  88     StringRef CurrentVendor;
  89     SmallString<64> Contents;
  90
  91   public:
  92     ObjectAttributeEmitter(MCObjectStreamer &Streamer_) :
  93       Streamer(Streamer_), CurrentVendor("") { }
  94
  95     void MaybeSwitchVendor(StringRef Vendor) {
  96       assert(!Vendor.empty() && "Vendor cannot be empty.");
  97
  98       if (CurrentVendor.empty())
  99         CurrentVendor = Vendor;
 100       else if (CurrentVendor == Vendor)
 101         return;
 102       else
 103         Finish();
 104
 105       CurrentVendor = Vendor;
 106
 107       assert(Contents.size() == 0);
 108     }
 109
 110     void EmitAttribute(unsigned Attribute, unsigned Value) {
 111       // FIXME: should be ULEB
 112       Contents += Attribute;
 113       Contents += Value;
 114     }
 115
 116     void Finish() {
 117       const size_t ContentsSize = Contents.size();
 118
 119       // Vendor size + Vendor name + '\0'
 120       const size_t VendorHeaderSize = 4 + CurrentVendor.size() + 1;
 121
 122       // Tag + Tag Size
 123       const size_t TagHeaderSize = 1 + 4;
 124
 125       Streamer.EmitIntValue(VendorHeaderSize + TagHeaderSize + ContentsSize, 4);
 126       Streamer.EmitBytes(CurrentVendor, 0);
 127       Streamer.EmitIntValue(0, 1); // '\0'
 128
 129       Streamer.EmitIntValue(ARMBuildAttrs::File, 1);
 130       Streamer.EmitIntValue(TagHeaderSize + ContentsSize, 4);
 131
 132       Streamer.EmitBytes(Contents, 0);
 133
 134       Contents.clear();
 135     }
 136   };
 137
 138 } // end of anonymous namespace
 139
 140 MachineLocation ARMAsmPrinter::
 141 getDebugValueLocation(const MachineInstr *MI) const {
 142   MachineLocation Location;
 143   assert(MI->getNumOperands() == 4 && "Invalid no. of machine operands!");
 144   // Frame address.  Currently handles register +- offset only.
 145   if (MI->getOperand(0).isReg() && MI->getOperand(1).isImm())
 146     Location.set(MI->getOperand(0).getReg(), MI->getOperand(1).getImm());
 147   else {
 148     DEBUG(dbgs() << "DBG_VALUE instruction ignored! " << *MI << "\n");
 149   }
 150   return Location;
 151 }
 152
 153 void ARMAsmPrinter::EmitFunctionEntryLabel() {
 154   if (AFI->isThumbFunction()) {
 155     OutStreamer.EmitAssemblerFlag(MCAF_Code16);
 156     OutStreamer.EmitThumbFunc(Subtarget->isTargetDarwin()? CurrentFnSym : 0);
 157   }
 158
 159   OutStreamer.EmitLabel(CurrentFnSym);
 160 }
 161
 162 /// runOnMachineFunction - This uses the EmitInstruction()
 163 /// method to print assembly for each instruction.
 164 ///
 165 bool ARMAsmPrinter::runOnMachineFunction(MachineFunction &MF) {
 166   AFI = MF.getInfo<ARMFunctionInfo>();
 167   MCP = MF.getConstantPool();
 168
 169   return AsmPrinter::runOnMachineFunction(MF);
 170 }
 171
 172 void ARMAsmPrinter::printOperand(const MachineInstr *MI, int OpNum,
 173                                  raw_ostream &O, const char *Modifier) {
 174   const MachineOperand &MO = MI->getOperand(OpNum);
 175   unsigned TF = MO.getTargetFlags();
 176
 177   switch (MO.getType()) {
 178   default:
 179     assert(0 && "<unknown operand type>");
 180   case MachineOperand::MO_Register: {
 181     unsigned Reg = MO.getReg();
 182     assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 183     assert(!MO.getSubReg() && "Subregs should be eliminated!");
 184     O << ARMInstPrinter::getRegisterName(Reg);
 185     break;
 186   }
 187   case MachineOperand::MO_Immediate: {
 188     int64_t Imm = MO.getImm();
 189     O << '#';
 190     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 191         (TF == ARMII::MO_LO16))
 192       O << ":lower16:";
 193     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 194              (TF == ARMII::MO_HI16))
 195       O << ":upper16:";
 196     O << Imm;
 197     break;
 198   }
 199   case MachineOperand::MO_MachineBasicBlock:
 200     O << *MO.getMBB()->getSymbol();
 201     return;
 202   case MachineOperand::MO_GlobalAddress: {
 203     const GlobalValue *GV = MO.getGlobal();
 204     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 205         (TF & ARMII::MO_LO16))
 206       O << ":lower16:";
 207     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 208              (TF & ARMII::MO_HI16))
 209       O << ":upper16:";
 210     O << *Mang->getSymbol(GV);
 211
 212     printOffset(MO.getOffset(), O);
 213     if (TF == ARMII::MO_PLT)
 214       O << "(PLT)";
 215     break;
 216   }
 217   case MachineOperand::MO_ExternalSymbol: {
 218     O << *GetExternalSymbolSymbol(MO.getSymbolName());
 219     if (TF == ARMII::MO_PLT)
 220       O << "(PLT)";
 221     break;
 222   }
 223   case MachineOperand::MO_ConstantPoolIndex:
 224     O << *GetCPISymbol(MO.getIndex());
 225     break;
 226   case MachineOperand::MO_JumpTableIndex:
 227     O << *GetJTISymbol(MO.getIndex());
 228     break;
 229   }
 230 }
 231
 232 //===--------------------------------------------------------------------===//
 233
 234 MCSymbol *ARMAsmPrinter::
 235 GetARMSetPICJumpTableLabel2(unsigned uid, unsigned uid2,
 236                             const MachineBasicBlock *MBB) const {
 237   SmallString<60> Name;
 238   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix()
 239     << getFunctionNumber() << '_' << uid << '_' << uid2
 240     << "_set_" << MBB->getNumber();
 241   return OutContext.GetOrCreateSymbol(Name.str());
 242 }
 243
 244 MCSymbol *ARMAsmPrinter::
 245 GetARMJTIPICJumpTableLabel2(unsigned uid, unsigned uid2) const {
 246   SmallString<60> Name;
 247   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "JTI"
 248     << getFunctionNumber() << '_' << uid << '_' << uid2;
 249   return OutContext.GetOrCreateSymbol(Name.str());
 250 }
 251
 252
 253 MCSymbol *ARMAsmPrinter::GetARMSJLJEHLabel(void) const {
 254   SmallString<60> Name;
 255   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "SJLJEH"
 256     << getFunctionNumber();
 257   return OutContext.GetOrCreateSymbol(Name.str());
 258 }
 259
 260 bool ARMAsmPrinter::PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 261                                     unsigned AsmVariant, const char *ExtraCode,
 262                                     raw_ostream &O) {
 263   // Does this asm operand have a single letter operand modifier?
 264   if (ExtraCode && ExtraCode[0]) {
 265     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 266
 267     switch (ExtraCode[0]) {
 268     default: return true;  // Unknown modifier.
 269     case 'a': // Print as a memory address.
 270       if (MI->getOperand(OpNum).isReg()) {
 271         O << "["
 272           << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg())
 273           << "]";
 274         return false;
 275       }
 276       // Fallthrough
 277     case 'c': // Don't print "#" before an immediate operand.
 278       if (!MI->getOperand(OpNum).isImm())
 279         return true;
 280       O << MI->getOperand(OpNum).getImm();
 281       return false;
 282     case 'P': // Print a VFP double precision register.
 283     case 'q': // Print a NEON quad precision register.
 284       printOperand(MI, OpNum, O);
 285       return false;
 286     case 'Q':
 287     case 'R':
 288     case 'H':
 289       report_fatal_error("llvm does not support 'Q', 'R', and 'H' modifiers!");
 290       return true;
 291     }
 292   }
 293
 294   printOperand(MI, OpNum, O);
 295   return false;
 296 }
 297
 298 bool ARMAsmPrinter::PrintAsmMemoryOperand(const MachineInstr *MI,
 299                                           unsigned OpNum, unsigned AsmVariant,
 300                                           const char *ExtraCode,
 301                                           raw_ostream &O) {
 302   if (ExtraCode && ExtraCode[0])
 303     return true; // Unknown modifier.
 304
 305   const MachineOperand &MO = MI->getOperand(OpNum);
 306   assert(MO.isReg() && "unexpected inline asm memory operand");
 307   O << "[" << ARMInstPrinter::getRegisterName(MO.getReg()) << "]";
 308   return false;
 309 }
 310
 311 void ARMAsmPrinter::EmitStartOfAsmFile(Module &M) {
 312   if (Subtarget->isTargetDarwin()) {
 313     Reloc::Model RelocM = TM.getRelocationModel();
 314     if (RelocM == Reloc::PIC_ || RelocM == Reloc::DynamicNoPIC) {
 315       // Declare all the text sections up front (before the DWARF sections
 316       // emitted by AsmPrinter::doInitialization) so the assembler will keep
 317       // them together at the beginning of the object file.  This helps
 318       // avoid out-of-range branches that are due a fundamental limitation of
 319       // the way symbol offsets are encoded with the current Darwin ARM
 320       // relocations.
 321       const TargetLoweringObjectFileMachO &TLOFMacho =
 322         static_cast<const TargetLoweringObjectFileMachO &>(
 323           getObjFileLowering());
 324       OutStreamer.SwitchSection(TLOFMacho.getTextSection());
 325       OutStreamer.SwitchSection(TLOFMacho.getTextCoalSection());
 326       OutStreamer.SwitchSection(TLOFMacho.getConstTextCoalSection());
 327       if (RelocM == Reloc::DynamicNoPIC) {
 328         const MCSection *sect =
 329           OutContext.getMachOSection("__TEXT", "__symbol_stub4",
 330                                      MCSectionMachO::S_SYMBOL_STUBS,
 331                                      12, SectionKind::getText());
 332         OutStreamer.SwitchSection(sect);
 333       } else {
 334         const MCSection *sect =
 335           OutContext.getMachOSection("__TEXT", "__picsymbolstub4",
 336                                      MCSectionMachO::S_SYMBOL_STUBS,
 337                                      16, SectionKind::getText());
 338         OutStreamer.SwitchSection(sect);
 339       }
 340       const MCSection *StaticInitSect =
 341         OutContext.getMachOSection("__TEXT", "__StaticInit",
 342                                    MCSectionMachO::S_REGULAR |
 343                                    MCSectionMachO::S_ATTR_PURE_INSTRUCTIONS,
 344                                    SectionKind::getText());
 345       OutStreamer.SwitchSection(StaticInitSect);
 346     }
 347   }
 348
 349   // Use unified assembler syntax.
 350   OutStreamer.EmitAssemblerFlag(MCAF_SyntaxUnified);
 351
 352   // Emit ARM Build Attributes
 353   if (Subtarget->isTargetELF()) {
 354
 355     emitAttributes();
 356   }
 357 }
 358
 359
 360 void ARMAsmPrinter::EmitEndOfAsmFile(Module &M) {
 361   if (Subtarget->isTargetDarwin()) {
 362     // All darwin targets use mach-o.
 363     const TargetLoweringObjectFileMachO &TLOFMacho =
 364       static_cast<const TargetLoweringObjectFileMachO &>(getObjFileLowering());
 365     MachineModuleInfoMachO &MMIMacho =
 366       MMI->getObjFileInfo<MachineModuleInfoMachO>();
 367
 368     // Output non-lazy-pointers for external and common global variables.
 369     MachineModuleInfoMachO::SymbolListTy Stubs = MMIMacho.GetGVStubList();
 370
 371     if (!Stubs.empty()) {
 372       // Switch with ".non_lazy_symbol_pointer" directive.
 373       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
 374       EmitAlignment(2);
 375       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 376         // L_foo$stub:
 377         OutStreamer.EmitLabel(Stubs[i].first);
 378         //   .indirect_symbol _foo
 379         MachineModuleInfoImpl::StubValueTy &MCSym = Stubs[i].second;
 380         OutStreamer.EmitSymbolAttribute(MCSym.getPointer(),MCSA_IndirectSymbol);
 381
 382         if (MCSym.getInt())
 383           // External to current translation unit.
 384           OutStreamer.EmitIntValue(0, 4/*size*/, 0/*addrspace*/);
 385         else
 386           // Internal to current translation unit.
 387           //
 388           // When we place the LSDA into the TEXT section, the type info
 389           // pointers need to be indirect and pc-rel. We accomplish this by
 390           // using NLPs; however, sometimes the types are local to the file.
 391           // We need to fill in the value for the NLP in those cases.
 392           OutStreamer.EmitValue(MCSymbolRefExpr::Create(MCSym.getPointer(),
 393                                                         OutContext),
 394                                 4/*size*/, 0/*addrspace*/);
 395       }
 396
 397       Stubs.clear();
 398       OutStreamer.AddBlankLine();
 399     }
 400
 401     Stubs = MMIMacho.GetHiddenGVStubList();
 402     if (!Stubs.empty()) {
 403       OutStreamer.SwitchSection(getObjFileLowering().getDataSection());
 404       EmitAlignment(2);
 405       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 406         // L_foo$stub:
 407         OutStreamer.EmitLabel(Stubs[i].first);
 408         //   .long _foo
 409         OutStreamer.EmitValue(MCSymbolRefExpr::
 410                               Create(Stubs[i].second.getPointer(),
 411                                      OutContext),
 412                               4/*size*/, 0/*addrspace*/);
 413       }
 414
 415       Stubs.clear();
 416       OutStreamer.AddBlankLine();
 417     }
 418
 419     // Funny Darwin hack: This flag tells the linker that no global symbols
 420     // contain code that falls through to other global symbols (e.g. the obvious
 421     // implementation of multiple entry points).  If this doesn't occur, the
 422     // linker can safely perform dead code stripping.  Since LLVM never
 423     // generates code that does this, it is always safe to set.
 424     OutStreamer.EmitAssemblerFlag(MCAF_SubsectionsViaSymbols);
 425   }
 426 }
 427
 428 //===----------------------------------------------------------------------===//
 429 // Helper routines for EmitStartOfAsmFile() and EmitEndOfAsmFile()
 430 // FIXME:
 431 // The following seem like one-off assembler flags, but they actually need
 432 // to appear in the .ARM.attributes section in ELF.
 433 // Instead of subclassing the MCELFStreamer, we do the work here.
 434
 435 void ARMAsmPrinter::emitAttributes() {
 436
 437   emitARMAttributeSection();
 438
 439   AttributeEmitter *AttrEmitter;
 440   if (OutStreamer.hasRawTextSupport())
 441     AttrEmitter = new AsmAttributeEmitter(OutStreamer);
 442   else {
 443     MCObjectStreamer &O = static_cast<MCObjectStreamer&>(OutStreamer);
 444     AttrEmitter = new ObjectAttributeEmitter(O);
 445   }
 446
 447   AttrEmitter->MaybeSwitchVendor("aeabi");
 448
 449   std::string CPUString = Subtarget->getCPUString();
 450   if (OutStreamer.hasRawTextSupport()) {
 451     if (CPUString != "generic")
 452       OutStreamer.EmitRawText(StringRef("\t.cpu ") + CPUString);
 453   } else {
 454     assert(CPUString == "generic" && "Unsupported .cpu attribute for ELF/.o");
 455     // FIXME: Why these defaults?
 456     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch, ARMBuildAttrs::v4T);
 457     AttrEmitter->EmitAttribute(ARMBuildAttrs::ARM_ISA_use, 1);
 458     AttrEmitter->EmitAttribute(ARMBuildAttrs::THUMB_ISA_use, 1);
 459   }
 460
 461   // FIXME: Emit FPU type
 462   if (Subtarget->hasVFP2())
 463     AttrEmitter->EmitAttribute(ARMBuildAttrs::VFP_arch, 2);
 464
 465   // Signal various FP modes.
 466   if (!UnsafeFPMath) {
 467     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_denormal, 1);
 468     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_exceptions, 1);
 469   }
 470
 471   if (NoInfsFPMath && NoNaNsFPMath)
 472     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 1);
 473   else
 474     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 3);
 475
 476   // 8-bytes alignment stuff.
 477   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_needed, 1);
 478   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_preserved, 1);
 479
 480   // Hard float.  Use both S and D registers and conform to AAPCS-VFP.
 481   if (Subtarget->isAAPCS_ABI() && FloatABIType == FloatABI::Hard) {
 482     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_HardFP_use, 3);
 483     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_VFP_args, 1);
 484   }
 485   // FIXME: Should we signal R9 usage?
 486
 487   AttrEmitter->EmitAttribute(ARMBuildAttrs::DIV_use, 1);
 488
 489   AttrEmitter->Finish();
 490   delete AttrEmitter;
 491 }
 492
 493 void ARMAsmPrinter::emitARMAttributeSection() {
 494   // <format-version>
 495   // [ <section-length> "vendor-name"
 496   // [ <file-tag> <size> <attribute>*
 497   //   | <section-tag> <size> <section-number>* 0 <attribute>*
 498   //   | <symbol-tag> <size> <symbol-number>* 0 <attribute>*
 499   //   ]+
 500   // ]*
 501
 502   if (OutStreamer.hasRawTextSupport())
 503     return;
 504
 505   const ARMElfTargetObjectFile &TLOFELF =
 506     static_cast<const ARMElfTargetObjectFile &>
 507     (getObjFileLowering());
 508
 509   OutStreamer.SwitchSection(TLOFELF.getAttributesSection());
 510
 511   // Format version
 512   OutStreamer.EmitIntValue(0x41, 1);
 513 }
 514
 515 //===----------------------------------------------------------------------===//
 516
 517 static MCSymbol *getPICLabel(const char *Prefix, unsigned FunctionNumber,
 518                              unsigned LabelId, MCContext &Ctx) {
 519
 520   MCSymbol *Label = Ctx.GetOrCreateSymbol(Twine(Prefix)
 521                        + "PC" + Twine(FunctionNumber) + "_" + Twine(LabelId));
 522   return Label;
 523 }
 524
 525 static MCSymbolRefExpr::VariantKind
 526 getModifierVariantKind(ARMCP::ARMCPModifier Modifier) {
 527   switch (Modifier) {
 528   default: llvm_unreachable("Unknown modifier!");
 529   case ARMCP::no_modifier: return MCSymbolRefExpr::VK_None;
 530   case ARMCP::TLSGD:       return MCSymbolRefExpr::VK_ARM_TLSGD;
 531   case ARMCP::TPOFF:       return MCSymbolRefExpr::VK_ARM_TPOFF;
 532   case ARMCP::GOTTPOFF:    return MCSymbolRefExpr::VK_ARM_GOTTPOFF;
 533   case ARMCP::GOT:         return MCSymbolRefExpr::VK_ARM_GOT;
 534   case ARMCP::GOTOFF:      return MCSymbolRefExpr::VK_ARM_GOTOFF;
 535   }
 536   return MCSymbolRefExpr::VK_None;
 537 }
 538
 539 void ARMAsmPrinter::
 540 EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV) {
 541   int Size = TM.getTargetData()->getTypeAllocSize(MCPV->getType());
 542
 543   ARMConstantPoolValue *ACPV = static_cast<ARMConstantPoolValue*>(MCPV);
 544
 545   MCSymbol *MCSym;
 546   if (ACPV->isLSDA()) {
 547     SmallString<128> Str;
 548     raw_svector_ostream OS(Str);
 549     OS << MAI->getPrivateGlobalPrefix() << "_LSDA_" << getFunctionNumber();
 550     MCSym = OutContext.GetOrCreateSymbol(OS.str());
 551   } else if (ACPV->isBlockAddress()) {
 552     MCSym = GetBlockAddressSymbol(ACPV->getBlockAddress());
 553   } else if (ACPV->isGlobalValue()) {
 554     const GlobalValue *GV = ACPV->getGV();
 555     bool isIndirect = Subtarget->isTargetDarwin() &&
 556       Subtarget->GVIsIndirectSymbol(GV, TM.getRelocationModel());
 557     if (!isIndirect)
 558       MCSym = Mang->getSymbol(GV);
 559     else {
 560       // FIXME: Remove this when Darwin transition to @GOT like syntax.
 561       MCSym = GetSymbolWithGlobalValueBase(GV, "$non_lazy_ptr");
 562
 563       MachineModuleInfoMachO &MMIMachO =
 564         MMI->getObjFileInfo<MachineModuleInfoMachO>();
 565       MachineModuleInfoImpl::StubValueTy &StubSym =
 566         GV->hasHiddenVisibility() ? MMIMachO.getHiddenGVStubEntry(MCSym) :
 567         MMIMachO.getGVStubEntry(MCSym);
 568       if (StubSym.getPointer() == 0)
 569         StubSym = MachineModuleInfoImpl::
 570           StubValueTy(Mang->getSymbol(GV), !GV->hasInternalLinkage());
 571     }
 572   } else {
 573     assert(ACPV->isExtSymbol() && "unrecognized constant pool value");
 574     MCSym = GetExternalSymbolSymbol(ACPV->getSymbol());
 575   }
 576
 577   // Create an MCSymbol for the reference.
 578   const MCExpr *Expr =
 579     MCSymbolRefExpr::Create(MCSym, getModifierVariantKind(ACPV->getModifier()),
 580                             OutContext);
 581
 582   if (ACPV->getPCAdjustment()) {
 583     MCSymbol *PCLabel = getPICLabel(MAI->getPrivateGlobalPrefix(),
 584                                     getFunctionNumber(),
 585                                     ACPV->getLabelId(),
 586                                     OutContext);
 587     const MCExpr *PCRelExpr = MCSymbolRefExpr::Create(PCLabel, OutContext);
 588     PCRelExpr =
 589       MCBinaryExpr::CreateAdd(PCRelExpr,
 590                               MCConstantExpr::Create(ACPV->getPCAdjustment(),
 591                                                      OutContext),
 592                               OutContext);
 593     if (ACPV->mustAddCurrentAddress()) {
 594       // We want "(<expr> - .)", but MC doesn't have a concept of the '.'
 595       // label, so just emit a local label end reference that instead.
 596       MCSymbol *DotSym = OutContext.CreateTempSymbol();
 597       OutStreamer.EmitLabel(DotSym);
 598       const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 599       PCRelExpr = MCBinaryExpr::CreateSub(PCRelExpr, DotExpr, OutContext);
 600     }
 601     Expr = MCBinaryExpr::CreateSub(Expr, PCRelExpr, OutContext);
 602   }
 603   OutStreamer.EmitValue(Expr, Size);
 604 }
 605
 606 void ARMAsmPrinter::EmitJumpTable(const MachineInstr *MI) {
 607   unsigned Opcode = MI->getOpcode();
 608   int OpNum = 1;
 609   if (Opcode == ARM::BR_JTadd)
 610     OpNum = 2;
 611   else if (Opcode == ARM::BR_JTm)
 612     OpNum = 3;
 613
 614   const MachineOperand &MO1 = MI->getOperand(OpNum);
 615   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 616   unsigned JTI = MO1.getIndex();
 617
 618   // Emit a label for the jump table.
 619   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 620   OutStreamer.EmitLabel(JTISymbol);
 621
 622   // Emit each entry of the table.
 623   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 624   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 625   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 626
 627   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 628     MachineBasicBlock *MBB = JTBBs[i];
 629     // Construct an MCExpr for the entry. We want a value of the form:
 630     // (BasicBlockAddr - TableBeginAddr)
 631     //
 632     // For example, a table with entries jumping to basic blocks BB0 and BB1
 633     // would look like:
 634     // LJTI_0_0:
 635     //    .word (LBB0 - LJTI_0_0)
 636     //    .word (LBB1 - LJTI_0_0)
 637     const MCExpr *Expr = MCSymbolRefExpr::Create(MBB->getSymbol(), OutContext);
 638
 639     if (TM.getRelocationModel() == Reloc::PIC_)
 640       Expr = MCBinaryExpr::CreateSub(Expr, MCSymbolRefExpr::Create(JTISymbol,
 641                                                                    OutContext),
 642                                      OutContext);
 643     OutStreamer.EmitValue(Expr, 4);
 644   }
 645 }
 646
 647 void ARMAsmPrinter::EmitJump2Table(const MachineInstr *MI) {
 648   unsigned Opcode = MI->getOpcode();
 649   int OpNum = (Opcode == ARM::t2BR_JT) ? 2 : 1;
 650   const MachineOperand &MO1 = MI->getOperand(OpNum);
 651   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 652   unsigned JTI = MO1.getIndex();
 653
 654   // Emit a label for the jump table.
 655   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 656   OutStreamer.EmitLabel(JTISymbol);
 657
 658   // Emit each entry of the table.
 659   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 660   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 661   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 662   unsigned OffsetWidth = 4;
 663   if (MI->getOpcode() == ARM::t2TBB_JT)
 664     OffsetWidth = 1;
 665   else if (MI->getOpcode() == ARM::t2TBH_JT)
 666     OffsetWidth = 2;
 667
 668   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 669     MachineBasicBlock *MBB = JTBBs[i];
 670     const MCExpr *MBBSymbolExpr = MCSymbolRefExpr::Create(MBB->getSymbol(),
 671                                                       OutContext);
 672     // If this isn't a TBB or TBH, the entries are direct branch instructions.
 673     if (OffsetWidth == 4) {
 674       MCInst BrInst;
 675       BrInst.setOpcode(ARM::t2B);
 676       BrInst.addOperand(MCOperand::CreateExpr(MBBSymbolExpr));
 677       OutStreamer.EmitInstruction(BrInst);
 678       continue;
 679     }
 680     // Otherwise it's an offset from the dispatch instruction. Construct an
 681     // MCExpr for the entry. We want a value of the form:
 682     // (BasicBlockAddr - TableBeginAddr) / 2
 683     //
 684     // For example, a TBB table with entries jumping to basic blocks BB0 and BB1
 685     // would look like:
 686     // LJTI_0_0:
 687     //    .byte (LBB0 - LJTI_0_0) / 2
 688     //    .byte (LBB1 - LJTI_0_0) / 2
 689     const MCExpr *Expr =
 690       MCBinaryExpr::CreateSub(MBBSymbolExpr,
 691                               MCSymbolRefExpr::Create(JTISymbol, OutContext),
 692                               OutContext);
 693     Expr = MCBinaryExpr::CreateDiv(Expr, MCConstantExpr::Create(2, OutContext),
 694                                    OutContext);
 695     OutStreamer.EmitValue(Expr, OffsetWidth);
 696   }
 697 }
 698
 699 void ARMAsmPrinter::PrintDebugValueComment(const MachineInstr *MI,
 700                                            raw_ostream &OS) {
 701   unsigned NOps = MI->getNumOperands();
 702   assert(NOps==4);
 703   OS << '\t' << MAI->getCommentString() << "DEBUG_VALUE: ";
 704   // cast away const; DIetc do not take const operands for some reason.
 705   DIVariable V(const_cast<MDNode *>(MI->getOperand(NOps-1).getMetadata()));
 706   OS << V.getName();
 707   OS << " <- ";
 708   // Frame address.  Currently handles register +- offset only.
 709   assert(MI->getOperand(0).isReg() && MI->getOperand(1).isImm());
 710   OS << '['; printOperand(MI, 0, OS); OS << '+'; printOperand(MI, 1, OS);
 711   OS << ']';
 712   OS << "+";
 713   printOperand(MI, NOps-2, OS);
 714 }
 715
 716 void ARMAsmPrinter::EmitInstruction(const MachineInstr *MI) {
 717   switch (MI->getOpcode()) {
 718   default: break;
 719   case ARM::t2ADDrSPi:
 720   case ARM::t2ADDrSPi12:
 721   case ARM::t2SUBrSPi:
 722   case ARM::t2SUBrSPi12:
 723     assert ((MI->getOperand(1).getReg() == ARM::SP) &&
 724             "Unexpected source register!");
 725     break;
 726
 727   case ARM::t2MOVi32imm: assert(0 && "Should be lowered by thumb2it pass");
 728   case ARM::DBG_VALUE: {
 729     if (isVerbose() && OutStreamer.hasRawTextSupport()) {
 730       SmallString<128> TmpStr;
 731       raw_svector_ostream OS(TmpStr);
 732       PrintDebugValueComment(MI, OS);
 733       OutStreamer.EmitRawText(StringRef(OS.str()));
 734     }
 735     return;
 736   }
 737   case ARM::LEApcrel: {
 738     // FIXME: Need to also handle globals and externals
 739     assert (MI->getOperand(1).isCPI());
 740     unsigned LabelId = MI->getOperand(1).getIndex();
 741     MCSymbol *Sym = GetCPISymbol(LabelId);
 742     const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Sym, OutContext);
 743     MCInst TmpInst;
 744     TmpInst.setOpcode(ARM::ADR);
 745     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 746     TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
 747     // Add predicate operands.
 748     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 749     TmpInst.addOperand(MCOperand::CreateReg(0));
 750     OutStreamer.EmitInstruction(TmpInst);
 751     return;
 752   }
 753   case ARM::LEApcrelJT: {
 754     unsigned JTI = MI->getOperand(1).getIndex();
 755     unsigned Id = MI->getOperand(2).getImm();
 756     MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, Id);
 757     const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(JTISymbol, OutContext);
 758     MCInst TmpInst;
 759     TmpInst.setOpcode(ARM::ADR);
 760     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 761     TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
 762     // Add predicate operands.
 763     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 764     TmpInst.addOperand(MCOperand::CreateReg(0));
 765     OutStreamer.EmitInstruction(TmpInst);
 766     return;
 767   }
 768   case ARM::MOVPCRX: {
 769     MCInst TmpInst;
 770     TmpInst.setOpcode(ARM::MOVr);
 771     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 772     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 773     // Add predicate operands.
 774     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 775     TmpInst.addOperand(MCOperand::CreateReg(0));
 776     // Add 's' bit operand (always reg0 for this)
 777     TmpInst.addOperand(MCOperand::CreateReg(0));
 778     OutStreamer.EmitInstruction(TmpInst);
 779     return;
 780   }
 781   case ARM::BXr9_CALL:
 782   case ARM::BX_CALL: {
 783     {
 784       MCInst TmpInst;
 785       TmpInst.setOpcode(ARM::MOVr);
 786       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 787       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 788       // Add predicate operands.
 789       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 790       TmpInst.addOperand(MCOperand::CreateReg(0));
 791       // Add 's' bit operand (always reg0 for this)
 792       TmpInst.addOperand(MCOperand::CreateReg(0));
 793       OutStreamer.EmitInstruction(TmpInst);
 794     }
 795     {
 796       MCInst TmpInst;
 797       TmpInst.setOpcode(ARM::BX);
 798       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 799       OutStreamer.EmitInstruction(TmpInst);
 800     }
 801     return;
 802   }
 803   case ARM::BMOVPCRXr9_CALL:
 804   case ARM::BMOVPCRX_CALL: {
 805     {
 806       MCInst TmpInst;
 807       TmpInst.setOpcode(ARM::MOVr);
 808       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 809       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 810       // Add predicate operands.
 811       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 812       TmpInst.addOperand(MCOperand::CreateReg(0));
 813       // Add 's' bit operand (always reg0 for this)
 814       TmpInst.addOperand(MCOperand::CreateReg(0));
 815       OutStreamer.EmitInstruction(TmpInst);
 816     }
 817     {
 818       MCInst TmpInst;
 819       TmpInst.setOpcode(ARM::MOVr);
 820       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 821       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 822       // Add predicate operands.
 823       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 824       TmpInst.addOperand(MCOperand::CreateReg(0));
 825       // Add 's' bit operand (always reg0 for this)
 826       TmpInst.addOperand(MCOperand::CreateReg(0));
 827       OutStreamer.EmitInstruction(TmpInst);
 828     }
 829     return;
 830   }
 831   case ARM::tPICADD: {
 832     // This is a pseudo op for a label + instruction sequence, which looks like:
 833     // LPC0:
 834     //     add r0, pc
 835     // This adds the address of LPC0 to r0.
 836
 837     // Emit the label.
 838     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 839                           getFunctionNumber(), MI->getOperand(2).getImm(),
 840                           OutContext));
 841
 842     // Form and emit the add.
 843     MCInst AddInst;
 844     AddInst.setOpcode(ARM::tADDhirr);
 845     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 846     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 847     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 848     // Add predicate operands.
 849     AddInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 850     AddInst.addOperand(MCOperand::CreateReg(0));
 851     OutStreamer.EmitInstruction(AddInst);
 852     return;
 853   }
 854   case ARM::PICADD: {
 855     // This is a pseudo op for a label + instruction sequence, which looks like:
 856     // LPC0:
 857     //     add r0, pc, r0
 858     // This adds the address of LPC0 to r0.
 859
 860     // Emit the label.
 861     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 862                           getFunctionNumber(), MI->getOperand(2).getImm(),
 863                           OutContext));
 864
 865     // Form and emit the add.
 866     MCInst AddInst;
 867     AddInst.setOpcode(ARM::ADDrr);
 868     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 869     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 870     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 871     // Add predicate operands.
 872     AddInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 873     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 874     // Add 's' bit operand (always reg0 for this)
 875     AddInst.addOperand(MCOperand::CreateReg(0));
 876     OutStreamer.EmitInstruction(AddInst);
 877     return;
 878   }
 879   case ARM::PICSTR:
 880   case ARM::PICSTRB:
 881   case ARM::PICSTRH:
 882   case ARM::PICLDR:
 883   case ARM::PICLDRB:
 884   case ARM::PICLDRH:
 885   case ARM::PICLDRSB:
 886   case ARM::PICLDRSH: {
 887     // This is a pseudo op for a label + instruction sequence, which looks like:
 888     // LPC0:
 889     //     OP r0, [pc, r0]
 890     // The LCP0 label is referenced by a constant pool entry in order to get
 891     // a PC-relative address at the ldr instruction.
 892
 893     // Emit the label.
 894     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 895                           getFunctionNumber(), MI->getOperand(2).getImm(),
 896                           OutContext));
 897
 898     // Form and emit the load
 899     unsigned Opcode;
 900     switch (MI->getOpcode()) {
 901     default:
 902       llvm_unreachable("Unexpected opcode!");
 903     case ARM::PICSTR:   Opcode = ARM::STRrs; break;
 904     case ARM::PICSTRB:  Opcode = ARM::STRBrs; break;
 905     case ARM::PICSTRH:  Opcode = ARM::STRH; break;
 906     case ARM::PICLDR:   Opcode = ARM::LDRrs; break;
 907     case ARM::PICLDRB:  Opcode = ARM::LDRBrs; break;
 908     case ARM::PICLDRH:  Opcode = ARM::LDRH; break;
 909     case ARM::PICLDRSB: Opcode = ARM::LDRSB; break;
 910     case ARM::PICLDRSH: Opcode = ARM::LDRSH; break;
 911     }
 912     MCInst LdStInst;
 913     LdStInst.setOpcode(Opcode);
 914     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 915     LdStInst.addOperand(MCOperand::CreateReg(ARM::PC));
 916     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 917     LdStInst.addOperand(MCOperand::CreateImm(0));
 918     // Add predicate operands.
 919     LdStInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 920     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 921     OutStreamer.EmitInstruction(LdStInst);
 922
 923     return;
 924   }
 925   case ARM::CONSTPOOL_ENTRY: {
 926     /// CONSTPOOL_ENTRY - This instruction represents a floating constant pool
 927     /// in the function.  The first operand is the ID# for this instruction, the
 928     /// second is the index into the MachineConstantPool that this is, the third
 929     /// is the size in bytes of this constant pool entry.
 930     unsigned LabelId = (unsigned)MI->getOperand(0).getImm();
 931     unsigned CPIdx   = (unsigned)MI->getOperand(1).getIndex();
 932
 933     EmitAlignment(2);
 934     OutStreamer.EmitLabel(GetCPISymbol(LabelId));
 935
 936     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPIdx];
 937     if (MCPE.isMachineConstantPoolEntry())
 938       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
 939     else
 940       EmitGlobalConstant(MCPE.Val.ConstVal);
 941
 942     return;
 943   }
 944   case ARM::t2BR_JT: {
 945     // Lower and emit the instruction itself, then the jump table following it.
 946     MCInst TmpInst;
 947     TmpInst.setOpcode(ARM::tMOVgpr2gpr);
 948     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 949     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 950     // Add predicate operands.
 951     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 952     TmpInst.addOperand(MCOperand::CreateReg(0));
 953     OutStreamer.EmitInstruction(TmpInst);
 954     // Output the data for the jump table itself
 955     EmitJump2Table(MI);
 956     return;
 957   }
 958   case ARM::t2TBB_JT: {
 959     // Lower and emit the instruction itself, then the jump table following it.
 960     MCInst TmpInst;
 961
 962     TmpInst.setOpcode(ARM::t2TBB);
 963     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 964     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 965     // Add predicate operands.
 966     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 967     TmpInst.addOperand(MCOperand::CreateReg(0));
 968     OutStreamer.EmitInstruction(TmpInst);
 969     // Output the data for the jump table itself
 970     EmitJump2Table(MI);
 971     // Make sure the next instruction is 2-byte aligned.
 972     EmitAlignment(1);
 973     return;
 974   }
 975   case ARM::t2TBH_JT: {
 976     // Lower and emit the instruction itself, then the jump table following it.
 977     MCInst TmpInst;
 978
 979     TmpInst.setOpcode(ARM::t2TBH);
 980     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 981     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 982     // Add predicate operands.
 983     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 984     TmpInst.addOperand(MCOperand::CreateReg(0));
 985     OutStreamer.EmitInstruction(TmpInst);
 986     // Output the data for the jump table itself
 987     EmitJump2Table(MI);
 988     return;
 989   }
 990   case ARM::tBR_JTr:
 991   case ARM::BR_JTr: {
 992     // Lower and emit the instruction itself, then the jump table following it.
 993     // mov pc, target
 994     MCInst TmpInst;
 995     unsigned Opc = MI->getOpcode() == ARM::BR_JTr ?
 996       ARM::MOVr : ARM::tMOVgpr2gpr;
 997     TmpInst.setOpcode(Opc);
 998     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 999     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1000     // Add predicate operands.
1001     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1002     TmpInst.addOperand(MCOperand::CreateReg(0));
1003     // Add 's' bit operand (always reg0 for this)
1004     if (Opc == ARM::MOVr)
1005       TmpInst.addOperand(MCOperand::CreateReg(0));
1006     OutStreamer.EmitInstruction(TmpInst);
1007
1008     // Make sure the Thumb jump table is 4-byte aligned.
1009     if (Opc == ARM::tMOVr)
1010       EmitAlignment(2);
1011
1012     // Output the data for the jump table itself
1013     EmitJumpTable(MI);
1014     return;
1015   }
1016   case ARM::BR_JTm: {
1017     // Lower and emit the instruction itself, then the jump table following it.
1018     // ldr pc, target
1019     MCInst TmpInst;
1020     if (MI->getOperand(1).getReg() == 0) {
1021       // literal offset
1022       TmpInst.setOpcode(ARM::LDRi12);
1023       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1024       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1025       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1026     } else {
1027       TmpInst.setOpcode(ARM::LDRrs);
1028       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1029       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1030       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1031       TmpInst.addOperand(MCOperand::CreateImm(0));
1032     }
1033     // Add predicate operands.
1034     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1035     TmpInst.addOperand(MCOperand::CreateReg(0));
1036     OutStreamer.EmitInstruction(TmpInst);
1037
1038     // Output the data for the jump table itself
1039     EmitJumpTable(MI);
1040     return;
1041   }
1042   case ARM::BR_JTadd: {
1043     // Lower and emit the instruction itself, then the jump table following it.
1044     // add pc, target, idx
1045     MCInst TmpInst;
1046     TmpInst.setOpcode(ARM::ADDrr);
1047     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1048     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1049     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1050     // Add predicate operands.
1051     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1052     TmpInst.addOperand(MCOperand::CreateReg(0));
1053     // Add 's' bit operand (always reg0 for this)
1054     TmpInst.addOperand(MCOperand::CreateReg(0));
1055     OutStreamer.EmitInstruction(TmpInst);
1056
1057     // Output the data for the jump table itself
1058     EmitJumpTable(MI);
1059     return;
1060   }
1061   case ARM::TRAP: {
1062     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1063     // FIXME: Remove this special case when they do.
1064     if (!Subtarget->isTargetDarwin()) {
1065       //.long 0xe7ffdefe @ trap
1066       uint32_t Val = 0xe7ffdefeUL;
1067       OutStreamer.AddComment("trap");
1068       OutStreamer.EmitIntValue(Val, 4);
1069       return;
1070     }
1071     break;
1072   }
1073   case ARM::tTRAP: {
1074     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1075     // FIXME: Remove this special case when they do.
1076     if (!Subtarget->isTargetDarwin()) {
1077       //.short 57086 @ trap
1078       uint16_t Val = 0xdefe;
1079       OutStreamer.AddComment("trap");
1080       OutStreamer.EmitIntValue(Val, 2);
1081       return;
1082     }
1083     break;
1084   }
1085   case ARM::t2Int_eh_sjlj_setjmp:
1086   case ARM::t2Int_eh_sjlj_setjmp_nofp:
1087   case ARM::tInt_eh_sjlj_setjmp: {
1088     // Two incoming args: GPR:$src, GPR:$val
1089     // mov $val, pc
1090     // adds $val, #7
1091     // str $val, [$src, #4]
1092     // movs r0, #0
1093     // b 1f
1094     // movs r0, #1
1095     // 1:
1096     unsigned SrcReg = MI->getOperand(0).getReg();
1097     unsigned ValReg = MI->getOperand(1).getReg();
1098     MCSymbol *Label = GetARMSJLJEHLabel();
1099     {
1100       MCInst TmpInst;
1101       TmpInst.setOpcode(ARM::tMOVgpr2tgpr);
1102       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1103       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1104       // 's' bit operand
1105       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1106       OutStreamer.AddComment("eh_setjmp begin");
1107       OutStreamer.EmitInstruction(TmpInst);
1108     }
1109     {
1110       MCInst TmpInst;
1111       TmpInst.setOpcode(ARM::tADDi3);
1112       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1113       // 's' bit operand
1114       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1115       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1116       TmpInst.addOperand(MCOperand::CreateImm(7));
1117       // Predicate.
1118       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1119       TmpInst.addOperand(MCOperand::CreateReg(0));
1120       OutStreamer.EmitInstruction(TmpInst);
1121     }
1122     {
1123       MCInst TmpInst;
1124       TmpInst.setOpcode(ARM::tSTR);
1125       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1126       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1127       // The offset immediate is #4. The operand value is scaled by 4 for the
1128       // tSTR instruction.
1129       TmpInst.addOperand(MCOperand::CreateImm(1));
1130       TmpInst.addOperand(MCOperand::CreateReg(0));
1131       // Predicate.
1132       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1133       TmpInst.addOperand(MCOperand::CreateReg(0));
1134       OutStreamer.EmitInstruction(TmpInst);
1135     }
1136     {
1137       MCInst TmpInst;
1138       TmpInst.setOpcode(ARM::tMOVi8);
1139       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1140       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1141       TmpInst.addOperand(MCOperand::CreateImm(0));
1142       // Predicate.
1143       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1144       TmpInst.addOperand(MCOperand::CreateReg(0));
1145       OutStreamer.EmitInstruction(TmpInst);
1146     }
1147     {
1148       const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, OutContext);
1149       MCInst TmpInst;
1150       TmpInst.setOpcode(ARM::tB);
1151       TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
1152       OutStreamer.EmitInstruction(TmpInst);
1153     }
1154     {
1155       MCInst TmpInst;
1156       TmpInst.setOpcode(ARM::tMOVi8);
1157       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1158       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1159       TmpInst.addOperand(MCOperand::CreateImm(1));
1160       // Predicate.
1161       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1162       TmpInst.addOperand(MCOperand::CreateReg(0));
1163       OutStreamer.AddComment("eh_setjmp end");
1164       OutStreamer.EmitInstruction(TmpInst);
1165     }
1166     OutStreamer.EmitLabel(Label);
1167     return;
1168   }
1169
1170   case ARM::Int_eh_sjlj_setjmp_nofp:
1171   case ARM::Int_eh_sjlj_setjmp: {
1172     // Two incoming args: GPR:$src, GPR:$val
1173     // add $val, pc, #8
1174     // str $val, [$src, #+4]
1175     // mov r0, #0
1176     // add pc, pc, #0
1177     // mov r0, #1
1178     unsigned SrcReg = MI->getOperand(0).getReg();
1179     unsigned ValReg = MI->getOperand(1).getReg();
1180
1181     {
1182       MCInst TmpInst;
1183       TmpInst.setOpcode(ARM::ADDri);
1184       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1185       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1186       TmpInst.addOperand(MCOperand::CreateImm(8));
1187       // Predicate.
1188       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1189       TmpInst.addOperand(MCOperand::CreateReg(0));
1190       // 's' bit operand (always reg0 for this).
1191       TmpInst.addOperand(MCOperand::CreateReg(0));
1192       OutStreamer.AddComment("eh_setjmp begin");
1193       OutStreamer.EmitInstruction(TmpInst);
1194     }
1195     {
1196       MCInst TmpInst;
1197       TmpInst.setOpcode(ARM::STRi12);
1198       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1199       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1200       TmpInst.addOperand(MCOperand::CreateImm(4));
1201       // Predicate.
1202       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1203       TmpInst.addOperand(MCOperand::CreateReg(0));
1204       OutStreamer.EmitInstruction(TmpInst);
1205     }
1206     {
1207       MCInst TmpInst;
1208       TmpInst.setOpcode(ARM::MOVi);
1209       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1210       TmpInst.addOperand(MCOperand::CreateImm(0));
1211       // Predicate.
1212       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1213       TmpInst.addOperand(MCOperand::CreateReg(0));
1214       // 's' bit operand (always reg0 for this).
1215       TmpInst.addOperand(MCOperand::CreateReg(0));
1216       OutStreamer.EmitInstruction(TmpInst);
1217     }
1218     {
1219       MCInst TmpInst;
1220       TmpInst.setOpcode(ARM::ADDri);
1221       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1222       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1223       TmpInst.addOperand(MCOperand::CreateImm(0));
1224       // Predicate.
1225       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1226       TmpInst.addOperand(MCOperand::CreateReg(0));
1227       // 's' bit operand (always reg0 for this).
1228       TmpInst.addOperand(MCOperand::CreateReg(0));
1229       OutStreamer.EmitInstruction(TmpInst);
1230     }
1231     {
1232       MCInst TmpInst;
1233       TmpInst.setOpcode(ARM::MOVi);
1234       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1235       TmpInst.addOperand(MCOperand::CreateImm(1));
1236       // Predicate.
1237       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1238       TmpInst.addOperand(MCOperand::CreateReg(0));
1239       // 's' bit operand (always reg0 for this).
1240       TmpInst.addOperand(MCOperand::CreateReg(0));
1241       OutStreamer.AddComment("eh_setjmp end");
1242       OutStreamer.EmitInstruction(TmpInst);
1243     }
1244     return;
1245   }
1246   case ARM::Int_eh_sjlj_longjmp: {
1247     // ldr sp, [$src, #8]
1248     // ldr $scratch, [$src, #4]
1249     // ldr r7, [$src]
1250     // bx $scratch
1251     unsigned SrcReg = MI->getOperand(0).getReg();
1252     unsigned ScratchReg = MI->getOperand(1).getReg();
1253     {
1254       MCInst TmpInst;
1255       TmpInst.setOpcode(ARM::LDRi12);
1256       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1257       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1258       TmpInst.addOperand(MCOperand::CreateImm(8));
1259       // Predicate.
1260       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1261       TmpInst.addOperand(MCOperand::CreateReg(0));
1262       OutStreamer.EmitInstruction(TmpInst);
1263     }
1264     {
1265       MCInst TmpInst;
1266       TmpInst.setOpcode(ARM::LDRi12);
1267       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1268       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1269       TmpInst.addOperand(MCOperand::CreateImm(4));
1270       // Predicate.
1271       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1272       TmpInst.addOperand(MCOperand::CreateReg(0));
1273       OutStreamer.EmitInstruction(TmpInst);
1274     }
1275     {
1276       MCInst TmpInst;
1277       TmpInst.setOpcode(ARM::LDRi12);
1278       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1279       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1280       TmpInst.addOperand(MCOperand::CreateImm(0));
1281       // Predicate.
1282       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1283       TmpInst.addOperand(MCOperand::CreateReg(0));
1284       OutStreamer.EmitInstruction(TmpInst);
1285     }
1286     {
1287       MCInst TmpInst;
1288       TmpInst.setOpcode(ARM::BX);
1289       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1290       // Predicate.
1291       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1292       TmpInst.addOperand(MCOperand::CreateReg(0));
1293       OutStreamer.EmitInstruction(TmpInst);
1294     }
1295     return;
1296   }
1297   case ARM::tInt_eh_sjlj_longjmp: {
1298     // ldr $scratch, [$src, #8]
1299     // mov sp, $scratch
1300     // ldr $scratch, [$src, #4]
1301     // ldr r7, [$src]
1302     // bx $scratch
1303     unsigned SrcReg = MI->getOperand(0).getReg();
1304     unsigned ScratchReg = MI->getOperand(1).getReg();
1305     {
1306       MCInst TmpInst;
1307       TmpInst.setOpcode(ARM::tLDR);
1308       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1309       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1310       // The offset immediate is #8. The operand value is scaled by 4 for the
1311       // tSTR instruction.
1312       TmpInst.addOperand(MCOperand::CreateImm(2));
1313       TmpInst.addOperand(MCOperand::CreateReg(0));
1314       // Predicate.
1315       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1316       TmpInst.addOperand(MCOperand::CreateReg(0));
1317       OutStreamer.EmitInstruction(TmpInst);
1318     }
1319     {
1320       MCInst TmpInst;
1321       TmpInst.setOpcode(ARM::tMOVtgpr2gpr);
1322       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1323       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1324       // Predicate.
1325       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1326       TmpInst.addOperand(MCOperand::CreateReg(0));
1327       OutStreamer.EmitInstruction(TmpInst);
1328     }
1329     {
1330       MCInst TmpInst;
1331       TmpInst.setOpcode(ARM::tLDR);
1332       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1333       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1334       TmpInst.addOperand(MCOperand::CreateImm(1));
1335       TmpInst.addOperand(MCOperand::CreateReg(0));
1336       // Predicate.
1337       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1338       TmpInst.addOperand(MCOperand::CreateReg(0));
1339       OutStreamer.EmitInstruction(TmpInst);
1340     }
1341     {
1342       MCInst TmpInst;
1343       TmpInst.setOpcode(ARM::tLDR);
1344       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1345       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1346       TmpInst.addOperand(MCOperand::CreateImm(0));
1347       TmpInst.addOperand(MCOperand::CreateReg(0));
1348       // Predicate.
1349       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1350       TmpInst.addOperand(MCOperand::CreateReg(0));
1351       OutStreamer.EmitInstruction(TmpInst);
1352     }
1353     {
1354       MCInst TmpInst;
1355       TmpInst.setOpcode(ARM::tBX_RET_vararg);
1356       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1357       // Predicate.
1358       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1359       TmpInst.addOperand(MCOperand::CreateReg(0));
1360       OutStreamer.EmitInstruction(TmpInst);
1361     }
1362     return;
1363   }
1364   }
1365
1366   MCInst TmpInst;
1367   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
1368   OutStreamer.EmitInstruction(TmpInst);
1369 }
1370
1371 //===----------------------------------------------------------------------===//
1372 // Target Registry Stuff
1373 //===----------------------------------------------------------------------===//
1374
1375 static MCInstPrinter *createARMMCInstPrinter(const Target &T,
1376                                              unsigned SyntaxVariant,
1377                                              const MCAsmInfo &MAI) {
1378   if (SyntaxVariant == 0)
1379     return new ARMInstPrinter(MAI);
1380   return 0;
1381 }
1382
1383 // Force static initialization.
1384 extern "C" void LLVMInitializeARMAsmPrinter() {
1385   RegisterAsmPrinter<ARMAsmPrinter> X(TheARMTarget);
1386   RegisterAsmPrinter<ARMAsmPrinter> Y(TheThumbTarget);
1387
1388   TargetRegistry::RegisterMCInstPrinter(TheARMTarget, createARMMCInstPrinter);
1389   TargetRegistry::RegisterMCInstPrinter(TheThumbTarget, createARMMCInstPrinter);
1390 }
1391