lib/Target/ARM/ARMAsmPrinter.cpp

   1 //===-- ARMAsmPrinter.cpp - Print machine code to an ARM .s file ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains a printer that converts from our internal representation
  11 // of machine-dependent LLVM code to GAS-format ARM assembly language.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "asm-printer"
  16 #include "ARM.h"
  17 #include "ARMBuildAttrs.h"
  18 #include "ARMAddressingModes.h"
  19 #include "ARMConstantPoolValue.h"
  20 #include "InstPrinter/ARMInstPrinter.h"
  21 #include "ARMAsmPrinter.h"
  22 #include "ARMMachineFunctionInfo.h"
  23 #include "ARMTargetMachine.h"
  24 #include "ARMTargetObjectFile.h"
  25 #include "llvm/Analysis/DebugInfo.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/Module.h"
  28 #include "llvm/Type.h"
  29 #include "llvm/Assembly/Writer.h"
  30 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  31 #include "llvm/CodeGen/MachineFunctionPass.h"
  32 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/MC/MCAssembler.h"
  35 #include "llvm/MC/MCContext.h"
  36 #include "llvm/MC/MCExpr.h"
  37 #include "llvm/MC/MCInst.h"
  38 #include "llvm/MC/MCSectionMachO.h"
  39 #include "llvm/MC/MCObjectStreamer.h"
  40 #include "llvm/MC/MCStreamer.h"
  41 #include "llvm/MC/MCSymbol.h"
  42 #include "llvm/Target/Mangler.h"
  43 #include "llvm/Target/TargetData.h"
  44 #include "llvm/Target/TargetMachine.h"
  45 #include "llvm/Target/TargetOptions.h"
  46 #include "llvm/Target/TargetRegistry.h"
  47 #include "llvm/ADT/SmallPtrSet.h"
  48 #include "llvm/ADT/SmallString.h"
  49 #include "llvm/ADT/StringExtras.h"
  50 #include "llvm/Support/CommandLine.h"
  51 #include "llvm/Support/Debug.h"
  52 #include "llvm/Support/ErrorHandling.h"
  53 #include "llvm/Support/raw_ostream.h"
  54 #include <cctype>
  55 using namespace llvm;
  56
  57 namespace {
  58
  59   // Per section and per symbol attributes are not supported.
  60   // To implement them we would need the ability to delay this emission
  61   // until the assembly file is fully parsed/generated as only then do we
  62   // know the symbol and section numbers.
  63   class AttributeEmitter {
  64   public:
  65     virtual void MaybeSwitchVendor(StringRef Vendor) = 0;
  66     virtual void EmitAttribute(unsigned Attribute, unsigned Value) = 0;
  67     virtual void Finish() = 0;
  68     virtual ~AttributeEmitter() {}
  69   };
  70
  71   class AsmAttributeEmitter : public AttributeEmitter {
  72     MCStreamer &Streamer;
  73
  74   public:
  75     AsmAttributeEmitter(MCStreamer &Streamer_) : Streamer(Streamer_) {}
  76     void MaybeSwitchVendor(StringRef Vendor) { }
  77
  78     void EmitAttribute(unsigned Attribute, unsigned Value) {
  79       Streamer.EmitRawText("\t.eabi_attribute " +
  80                            Twine(Attribute) + ", " + Twine(Value));
  81     }
  82
  83     void Finish() { }
  84   };
  85
  86   class ObjectAttributeEmitter : public AttributeEmitter {
  87     MCObjectStreamer &Streamer;
  88     StringRef CurrentVendor;
  89     SmallString<64> Contents;
  90
  91   public:
  92     ObjectAttributeEmitter(MCObjectStreamer &Streamer_) :
  93       Streamer(Streamer_), CurrentVendor("") { }
  94
  95     void MaybeSwitchVendor(StringRef Vendor) {
  96       assert(!Vendor.empty() && "Vendor cannot be empty.");
  97
  98       if (CurrentVendor.empty())
  99         CurrentVendor = Vendor;
 100       else if (CurrentVendor == Vendor)
 101         return;
 102       else
 103         Finish();
 104
 105       CurrentVendor = Vendor;
 106
 107       assert(Contents.size() == 0);
 108     }
 109
 110     void EmitAttribute(unsigned Attribute, unsigned Value) {
 111       // FIXME: should be ULEB
 112       Contents += Attribute;
 113       Contents += Value;
 114     }
 115
 116     void Finish() {
 117       const size_t ContentsSize = Contents.size();
 118
 119       // Vendor size + Vendor name + '\0'
 120       const size_t VendorHeaderSize = 4 + CurrentVendor.size() + 1;
 121
 122       // Tag + Tag Size
 123       const size_t TagHeaderSize = 1 + 4;
 124
 125       Streamer.EmitIntValue(VendorHeaderSize + TagHeaderSize + ContentsSize, 4);
 126       Streamer.EmitBytes(CurrentVendor, 0);
 127       Streamer.EmitIntValue(0, 1); // '\0'
 128
 129       Streamer.EmitIntValue(ARMBuildAttrs::File, 1);
 130       Streamer.EmitIntValue(TagHeaderSize + ContentsSize, 4);
 131
 132       Streamer.EmitBytes(Contents, 0);
 133
 134       Contents.clear();
 135     }
 136   };
 137
 138 } // end of anonymous namespace
 139
 140 MachineLocation ARMAsmPrinter::
 141 getDebugValueLocation(const MachineInstr *MI) const {
 142   MachineLocation Location;
 143   assert(MI->getNumOperands() == 4 && "Invalid no. of machine operands!");
 144   // Frame address.  Currently handles register +- offset only.
 145   if (MI->getOperand(0).isReg() && MI->getOperand(1).isImm())
 146     Location.set(MI->getOperand(0).getReg(), MI->getOperand(1).getImm());
 147   else {
 148     DEBUG(dbgs() << "DBG_VALUE instruction ignored! " << *MI << "\n");
 149   }
 150   return Location;
 151 }
 152
 153 void ARMAsmPrinter::EmitFunctionEntryLabel() {
 154   if (AFI->isThumbFunction()) {
 155     OutStreamer.EmitAssemblerFlag(MCAF_Code16);
 156     OutStreamer.EmitThumbFunc(Subtarget->isTargetDarwin()? CurrentFnSym : 0);
 157   }
 158
 159   OutStreamer.EmitLabel(CurrentFnSym);
 160 }
 161
 162 /// runOnMachineFunction - This uses the EmitInstruction()
 163 /// method to print assembly for each instruction.
 164 ///
 165 bool ARMAsmPrinter::runOnMachineFunction(MachineFunction &MF) {
 166   AFI = MF.getInfo<ARMFunctionInfo>();
 167   MCP = MF.getConstantPool();
 168
 169   return AsmPrinter::runOnMachineFunction(MF);
 170 }
 171
 172 void ARMAsmPrinter::printOperand(const MachineInstr *MI, int OpNum,
 173                                  raw_ostream &O, const char *Modifier) {
 174   const MachineOperand &MO = MI->getOperand(OpNum);
 175   unsigned TF = MO.getTargetFlags();
 176
 177   switch (MO.getType()) {
 178   default:
 179     assert(0 && "<unknown operand type>");
 180   case MachineOperand::MO_Register: {
 181     unsigned Reg = MO.getReg();
 182     assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 183     assert(!MO.getSubReg() && "Subregs should be eliminated!");
 184     O << ARMInstPrinter::getRegisterName(Reg);
 185     break;
 186   }
 187   case MachineOperand::MO_Immediate: {
 188     int64_t Imm = MO.getImm();
 189     O << '#';
 190     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 191         (TF == ARMII::MO_LO16))
 192       O << ":lower16:";
 193     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 194              (TF == ARMII::MO_HI16))
 195       O << ":upper16:";
 196     O << Imm;
 197     break;
 198   }
 199   case MachineOperand::MO_MachineBasicBlock:
 200     O << *MO.getMBB()->getSymbol();
 201     return;
 202   case MachineOperand::MO_GlobalAddress: {
 203     const GlobalValue *GV = MO.getGlobal();
 204     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 205         (TF & ARMII::MO_LO16))
 206       O << ":lower16:";
 207     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 208              (TF & ARMII::MO_HI16))
 209       O << ":upper16:";
 210     O << *Mang->getSymbol(GV);
 211
 212     printOffset(MO.getOffset(), O);
 213     if (TF == ARMII::MO_PLT)
 214       O << "(PLT)";
 215     break;
 216   }
 217   case MachineOperand::MO_ExternalSymbol: {
 218     O << *GetExternalSymbolSymbol(MO.getSymbolName());
 219     if (TF == ARMII::MO_PLT)
 220       O << "(PLT)";
 221     break;
 222   }
 223   case MachineOperand::MO_ConstantPoolIndex:
 224     O << *GetCPISymbol(MO.getIndex());
 225     break;
 226   case MachineOperand::MO_JumpTableIndex:
 227     O << *GetJTISymbol(MO.getIndex());
 228     break;
 229   }
 230 }
 231
 232 //===--------------------------------------------------------------------===//
 233
 234 MCSymbol *ARMAsmPrinter::
 235 GetARMSetPICJumpTableLabel2(unsigned uid, unsigned uid2,
 236                             const MachineBasicBlock *MBB) const {
 237   SmallString<60> Name;
 238   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix()
 239     << getFunctionNumber() << '_' << uid << '_' << uid2
 240     << "_set_" << MBB->getNumber();
 241   return OutContext.GetOrCreateSymbol(Name.str());
 242 }
 243
 244 MCSymbol *ARMAsmPrinter::
 245 GetARMJTIPICJumpTableLabel2(unsigned uid, unsigned uid2) const {
 246   SmallString<60> Name;
 247   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "JTI"
 248     << getFunctionNumber() << '_' << uid << '_' << uid2;
 249   return OutContext.GetOrCreateSymbol(Name.str());
 250 }
 251
 252
 253 MCSymbol *ARMAsmPrinter::GetARMSJLJEHLabel(void) const {
 254   SmallString<60> Name;
 255   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "SJLJEH"
 256     << getFunctionNumber();
 257   return OutContext.GetOrCreateSymbol(Name.str());
 258 }
 259
 260 bool ARMAsmPrinter::PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 261                                     unsigned AsmVariant, const char *ExtraCode,
 262                                     raw_ostream &O) {
 263   // Does this asm operand have a single letter operand modifier?
 264   if (ExtraCode && ExtraCode[0]) {
 265     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 266
 267     switch (ExtraCode[0]) {
 268     default: return true;  // Unknown modifier.
 269     case 'a': // Print as a memory address.
 270       if (MI->getOperand(OpNum).isReg()) {
 271         O << "["
 272           << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg())
 273           << "]";
 274         return false;
 275       }
 276       // Fallthrough
 277     case 'c': // Don't print "#" before an immediate operand.
 278       if (!MI->getOperand(OpNum).isImm())
 279         return true;
 280       O << MI->getOperand(OpNum).getImm();
 281       return false;
 282     case 'P': // Print a VFP double precision register.
 283     case 'q': // Print a NEON quad precision register.
 284       printOperand(MI, OpNum, O);
 285       return false;
 286     case 'Q':
 287     case 'R':
 288     case 'H':
 289       // These modifiers are not yet supported.
 290       return true;
 291     }
 292   }
 293
 294   printOperand(MI, OpNum, O);
 295   return false;
 296 }
 297
 298 bool ARMAsmPrinter::PrintAsmMemoryOperand(const MachineInstr *MI,
 299                                           unsigned OpNum, unsigned AsmVariant,
 300                                           const char *ExtraCode,
 301                                           raw_ostream &O) {
 302   if (ExtraCode && ExtraCode[0])
 303     return true; // Unknown modifier.
 304
 305   const MachineOperand &MO = MI->getOperand(OpNum);
 306   assert(MO.isReg() && "unexpected inline asm memory operand");
 307   O << "[" << ARMInstPrinter::getRegisterName(MO.getReg()) << "]";
 308   return false;
 309 }
 310
 311 void ARMAsmPrinter::EmitStartOfAsmFile(Module &M) {
 312   if (Subtarget->isTargetDarwin()) {
 313     Reloc::Model RelocM = TM.getRelocationModel();
 314     if (RelocM == Reloc::PIC_ || RelocM == Reloc::DynamicNoPIC) {
 315       // Declare all the text sections up front (before the DWARF sections
 316       // emitted by AsmPrinter::doInitialization) so the assembler will keep
 317       // them together at the beginning of the object file.  This helps
 318       // avoid out-of-range branches that are due a fundamental limitation of
 319       // the way symbol offsets are encoded with the current Darwin ARM
 320       // relocations.
 321       const TargetLoweringObjectFileMachO &TLOFMacho =
 322         static_cast<const TargetLoweringObjectFileMachO &>(
 323           getObjFileLowering());
 324       OutStreamer.SwitchSection(TLOFMacho.getTextSection());
 325       OutStreamer.SwitchSection(TLOFMacho.getTextCoalSection());
 326       OutStreamer.SwitchSection(TLOFMacho.getConstTextCoalSection());
 327       if (RelocM == Reloc::DynamicNoPIC) {
 328         const MCSection *sect =
 329           OutContext.getMachOSection("__TEXT", "__symbol_stub4",
 330                                      MCSectionMachO::S_SYMBOL_STUBS,
 331                                      12, SectionKind::getText());
 332         OutStreamer.SwitchSection(sect);
 333       } else {
 334         const MCSection *sect =
 335           OutContext.getMachOSection("__TEXT", "__picsymbolstub4",
 336                                      MCSectionMachO::S_SYMBOL_STUBS,
 337                                      16, SectionKind::getText());
 338         OutStreamer.SwitchSection(sect);
 339       }
 340       const MCSection *StaticInitSect =
 341         OutContext.getMachOSection("__TEXT", "__StaticInit",
 342                                    MCSectionMachO::S_REGULAR |
 343                                    MCSectionMachO::S_ATTR_PURE_INSTRUCTIONS,
 344                                    SectionKind::getText());
 345       OutStreamer.SwitchSection(StaticInitSect);
 346     }
 347   }
 348
 349   // Use unified assembler syntax.
 350   OutStreamer.EmitAssemblerFlag(MCAF_SyntaxUnified);
 351
 352   // Emit ARM Build Attributes
 353   if (Subtarget->isTargetELF()) {
 354
 355     emitAttributes();
 356   }
 357 }
 358
 359
 360 void ARMAsmPrinter::EmitEndOfAsmFile(Module &M) {
 361   if (Subtarget->isTargetDarwin()) {
 362     // All darwin targets use mach-o.
 363     const TargetLoweringObjectFileMachO &TLOFMacho =
 364       static_cast<const TargetLoweringObjectFileMachO &>(getObjFileLowering());
 365     MachineModuleInfoMachO &MMIMacho =
 366       MMI->getObjFileInfo<MachineModuleInfoMachO>();
 367
 368     // Output non-lazy-pointers for external and common global variables.
 369     MachineModuleInfoMachO::SymbolListTy Stubs = MMIMacho.GetGVStubList();
 370
 371     if (!Stubs.empty()) {
 372       // Switch with ".non_lazy_symbol_pointer" directive.
 373       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
 374       EmitAlignment(2);
 375       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 376         // L_foo$stub:
 377         OutStreamer.EmitLabel(Stubs[i].first);
 378         //   .indirect_symbol _foo
 379         MachineModuleInfoImpl::StubValueTy &MCSym = Stubs[i].second;
 380         OutStreamer.EmitSymbolAttribute(MCSym.getPointer(),MCSA_IndirectSymbol);
 381
 382         if (MCSym.getInt())
 383           // External to current translation unit.
 384           OutStreamer.EmitIntValue(0, 4/*size*/, 0/*addrspace*/);
 385         else
 386           // Internal to current translation unit.
 387           //
 388           // When we place the LSDA into the TEXT section, the type info
 389           // pointers need to be indirect and pc-rel. We accomplish this by
 390           // using NLPs; however, sometimes the types are local to the file.
 391           // We need to fill in the value for the NLP in those cases.
 392           OutStreamer.EmitValue(MCSymbolRefExpr::Create(MCSym.getPointer(),
 393                                                         OutContext),
 394                                 4/*size*/, 0/*addrspace*/);
 395       }
 396
 397       Stubs.clear();
 398       OutStreamer.AddBlankLine();
 399     }
 400
 401     Stubs = MMIMacho.GetHiddenGVStubList();
 402     if (!Stubs.empty()) {
 403       OutStreamer.SwitchSection(getObjFileLowering().getDataSection());
 404       EmitAlignment(2);
 405       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 406         // L_foo$stub:
 407         OutStreamer.EmitLabel(Stubs[i].first);
 408         //   .long _foo
 409         OutStreamer.EmitValue(MCSymbolRefExpr::
 410                               Create(Stubs[i].second.getPointer(),
 411                                      OutContext),
 412                               4/*size*/, 0/*addrspace*/);
 413       }
 414
 415       Stubs.clear();
 416       OutStreamer.AddBlankLine();
 417     }
 418
 419     // Funny Darwin hack: This flag tells the linker that no global symbols
 420     // contain code that falls through to other global symbols (e.g. the obvious
 421     // implementation of multiple entry points).  If this doesn't occur, the
 422     // linker can safely perform dead code stripping.  Since LLVM never
 423     // generates code that does this, it is always safe to set.
 424     OutStreamer.EmitAssemblerFlag(MCAF_SubsectionsViaSymbols);
 425   }
 426 }
 427
 428 //===----------------------------------------------------------------------===//
 429 // Helper routines for EmitStartOfAsmFile() and EmitEndOfAsmFile()
 430 // FIXME:
 431 // The following seem like one-off assembler flags, but they actually need
 432 // to appear in the .ARM.attributes section in ELF.
 433 // Instead of subclassing the MCELFStreamer, we do the work here.
 434
 435 void ARMAsmPrinter::emitAttributes() {
 436
 437   emitARMAttributeSection();
 438
 439   AttributeEmitter *AttrEmitter;
 440   if (OutStreamer.hasRawTextSupport())
 441     AttrEmitter = new AsmAttributeEmitter(OutStreamer);
 442   else {
 443     MCObjectStreamer &O = static_cast<MCObjectStreamer&>(OutStreamer);
 444     AttrEmitter = new ObjectAttributeEmitter(O);
 445   }
 446
 447   AttrEmitter->MaybeSwitchVendor("aeabi");
 448
 449   std::string CPUString = Subtarget->getCPUString();
 450   if (OutStreamer.hasRawTextSupport()) {
 451     if (CPUString != "generic")
 452       OutStreamer.EmitRawText(StringRef("\t.cpu ") + CPUString);
 453   } else {
 454     assert(CPUString == "generic" && "Unsupported .cpu attribute for ELF/.o");
 455     // FIXME: Why these defaults?
 456     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch, ARMBuildAttrs::v4T);
 457     AttrEmitter->EmitAttribute(ARMBuildAttrs::ARM_ISA_use, 1);
 458     AttrEmitter->EmitAttribute(ARMBuildAttrs::THUMB_ISA_use, 1);
 459   }
 460
 461   // FIXME: Emit FPU type
 462   if (Subtarget->hasVFP2())
 463     AttrEmitter->EmitAttribute(ARMBuildAttrs::VFP_arch, 2);
 464
 465   // Signal various FP modes.
 466   if (!UnsafeFPMath) {
 467     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_denormal, 1);
 468     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_exceptions, 1);
 469   }
 470
 471   if (NoInfsFPMath && NoNaNsFPMath)
 472     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 1);
 473   else
 474     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 3);
 475
 476   // 8-bytes alignment stuff.
 477   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_needed, 1);
 478   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_preserved, 1);
 479
 480   // Hard float.  Use both S and D registers and conform to AAPCS-VFP.
 481   if (Subtarget->isAAPCS_ABI() && FloatABIType == FloatABI::Hard) {
 482     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_HardFP_use, 3);
 483     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_VFP_args, 1);
 484   }
 485   // FIXME: Should we signal R9 usage?
 486
 487   AttrEmitter->EmitAttribute(ARMBuildAttrs::DIV_use, 1);
 488
 489   AttrEmitter->Finish();
 490   delete AttrEmitter;
 491 }
 492
 493 void ARMAsmPrinter::emitARMAttributeSection() {
 494   // <format-version>
 495   // [ <section-length> "vendor-name"
 496   // [ <file-tag> <size> <attribute>*
 497   //   | <section-tag> <size> <section-number>* 0 <attribute>*
 498   //   | <symbol-tag> <size> <symbol-number>* 0 <attribute>*
 499   //   ]+
 500   // ]*
 501
 502   if (OutStreamer.hasRawTextSupport())
 503     return;
 504
 505   const ARMElfTargetObjectFile &TLOFELF =
 506     static_cast<const ARMElfTargetObjectFile &>
 507     (getObjFileLowering());
 508
 509   OutStreamer.SwitchSection(TLOFELF.getAttributesSection());
 510
 511   // Format version
 512   OutStreamer.EmitIntValue(0x41, 1);
 513 }
 514
 515 //===----------------------------------------------------------------------===//
 516
 517 static MCSymbol *getPICLabel(const char *Prefix, unsigned FunctionNumber,
 518                              unsigned LabelId, MCContext &Ctx) {
 519
 520   MCSymbol *Label = Ctx.GetOrCreateSymbol(Twine(Prefix)
 521                        + "PC" + Twine(FunctionNumber) + "_" + Twine(LabelId));
 522   return Label;
 523 }
 524
 525 static MCSymbolRefExpr::VariantKind
 526 getModifierVariantKind(ARMCP::ARMCPModifier Modifier) {
 527   switch (Modifier) {
 528   default: llvm_unreachable("Unknown modifier!");
 529   case ARMCP::no_modifier: return MCSymbolRefExpr::VK_None;
 530   case ARMCP::TLSGD:       return MCSymbolRefExpr::VK_ARM_TLSGD;
 531   case ARMCP::TPOFF:       return MCSymbolRefExpr::VK_ARM_TPOFF;
 532   case ARMCP::GOTTPOFF:    return MCSymbolRefExpr::VK_ARM_GOTTPOFF;
 533   case ARMCP::GOT:         return MCSymbolRefExpr::VK_ARM_GOT;
 534   case ARMCP::GOTOFF:      return MCSymbolRefExpr::VK_ARM_GOTOFF;
 535   }
 536   return MCSymbolRefExpr::VK_None;
 537 }
 538
 539 void ARMAsmPrinter::
 540 EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV) {
 541   int Size = TM.getTargetData()->getTypeAllocSize(MCPV->getType());
 542
 543   ARMConstantPoolValue *ACPV = static_cast<ARMConstantPoolValue*>(MCPV);
 544
 545   MCSymbol *MCSym;
 546   if (ACPV->isLSDA()) {
 547     SmallString<128> Str;
 548     raw_svector_ostream OS(Str);
 549     OS << MAI->getPrivateGlobalPrefix() << "_LSDA_" << getFunctionNumber();
 550     MCSym = OutContext.GetOrCreateSymbol(OS.str());
 551   } else if (ACPV->isBlockAddress()) {
 552     MCSym = GetBlockAddressSymbol(ACPV->getBlockAddress());
 553   } else if (ACPV->isGlobalValue()) {
 554     const GlobalValue *GV = ACPV->getGV();
 555     bool isIndirect = Subtarget->isTargetDarwin() &&
 556       Subtarget->GVIsIndirectSymbol(GV, TM.getRelocationModel());
 557     if (!isIndirect)
 558       MCSym = Mang->getSymbol(GV);
 559     else {
 560       // FIXME: Remove this when Darwin transition to @GOT like syntax.
 561       MCSym = GetSymbolWithGlobalValueBase(GV, "$non_lazy_ptr");
 562
 563       MachineModuleInfoMachO &MMIMachO =
 564         MMI->getObjFileInfo<MachineModuleInfoMachO>();
 565       MachineModuleInfoImpl::StubValueTy &StubSym =
 566         GV->hasHiddenVisibility() ? MMIMachO.getHiddenGVStubEntry(MCSym) :
 567         MMIMachO.getGVStubEntry(MCSym);
 568       if (StubSym.getPointer() == 0)
 569         StubSym = MachineModuleInfoImpl::
 570           StubValueTy(Mang->getSymbol(GV), !GV->hasInternalLinkage());
 571     }
 572   } else {
 573     assert(ACPV->isExtSymbol() && "unrecognized constant pool value");
 574     MCSym = GetExternalSymbolSymbol(ACPV->getSymbol());
 575   }
 576
 577   // Create an MCSymbol for the reference.
 578   const MCExpr *Expr =
 579     MCSymbolRefExpr::Create(MCSym, getModifierVariantKind(ACPV->getModifier()),
 580                             OutContext);
 581
 582   if (ACPV->getPCAdjustment()) {
 583     MCSymbol *PCLabel = getPICLabel(MAI->getPrivateGlobalPrefix(),
 584                                     getFunctionNumber(),
 585                                     ACPV->getLabelId(),
 586                                     OutContext);
 587     const MCExpr *PCRelExpr = MCSymbolRefExpr::Create(PCLabel, OutContext);
 588     PCRelExpr =
 589       MCBinaryExpr::CreateAdd(PCRelExpr,
 590                               MCConstantExpr::Create(ACPV->getPCAdjustment(),
 591                                                      OutContext),
 592                               OutContext);
 593     if (ACPV->mustAddCurrentAddress()) {
 594       // We want "(<expr> - .)", but MC doesn't have a concept of the '.'
 595       // label, so just emit a local label end reference that instead.
 596       MCSymbol *DotSym = OutContext.CreateTempSymbol();
 597       OutStreamer.EmitLabel(DotSym);
 598       const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 599       PCRelExpr = MCBinaryExpr::CreateSub(PCRelExpr, DotExpr, OutContext);
 600     }
 601     Expr = MCBinaryExpr::CreateSub(Expr, PCRelExpr, OutContext);
 602   }
 603   OutStreamer.EmitValue(Expr, Size);
 604 }
 605
 606 void ARMAsmPrinter::EmitJumpTable(const MachineInstr *MI) {
 607   unsigned Opcode = MI->getOpcode();
 608   int OpNum = 1;
 609   if (Opcode == ARM::BR_JTadd)
 610     OpNum = 2;
 611   else if (Opcode == ARM::BR_JTm)
 612     OpNum = 3;
 613
 614   const MachineOperand &MO1 = MI->getOperand(OpNum);
 615   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 616   unsigned JTI = MO1.getIndex();
 617
 618   // Emit a label for the jump table.
 619   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 620   OutStreamer.EmitLabel(JTISymbol);
 621
 622   // Emit each entry of the table.
 623   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 624   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 625   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 626
 627   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 628     MachineBasicBlock *MBB = JTBBs[i];
 629     // Construct an MCExpr for the entry. We want a value of the form:
 630     // (BasicBlockAddr - TableBeginAddr)
 631     //
 632     // For example, a table with entries jumping to basic blocks BB0 and BB1
 633     // would look like:
 634     // LJTI_0_0:
 635     //    .word (LBB0 - LJTI_0_0)
 636     //    .word (LBB1 - LJTI_0_0)
 637     const MCExpr *Expr = MCSymbolRefExpr::Create(MBB->getSymbol(), OutContext);
 638
 639     if (TM.getRelocationModel() == Reloc::PIC_)
 640       Expr = MCBinaryExpr::CreateSub(Expr, MCSymbolRefExpr::Create(JTISymbol,
 641                                                                    OutContext),
 642                                      OutContext);
 643     OutStreamer.EmitValue(Expr, 4);
 644   }
 645 }
 646
 647 void ARMAsmPrinter::EmitJump2Table(const MachineInstr *MI) {
 648   unsigned Opcode = MI->getOpcode();
 649   int OpNum = (Opcode == ARM::t2BR_JT) ? 2 : 1;
 650   const MachineOperand &MO1 = MI->getOperand(OpNum);
 651   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 652   unsigned JTI = MO1.getIndex();
 653
 654   // Emit a label for the jump table.
 655   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 656   OutStreamer.EmitLabel(JTISymbol);
 657
 658   // Emit each entry of the table.
 659   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 660   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 661   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 662   unsigned OffsetWidth = 4;
 663   if (MI->getOpcode() == ARM::t2TBB_JT)
 664     OffsetWidth = 1;
 665   else if (MI->getOpcode() == ARM::t2TBH_JT)
 666     OffsetWidth = 2;
 667
 668   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 669     MachineBasicBlock *MBB = JTBBs[i];
 670     const MCExpr *MBBSymbolExpr = MCSymbolRefExpr::Create(MBB->getSymbol(),
 671                                                       OutContext);
 672     // If this isn't a TBB or TBH, the entries are direct branch instructions.
 673     if (OffsetWidth == 4) {
 674       MCInst BrInst;
 675       BrInst.setOpcode(ARM::t2B);
 676       BrInst.addOperand(MCOperand::CreateExpr(MBBSymbolExpr));
 677       OutStreamer.EmitInstruction(BrInst);
 678       continue;
 679     }
 680     // Otherwise it's an offset from the dispatch instruction. Construct an
 681     // MCExpr for the entry. We want a value of the form:
 682     // (BasicBlockAddr - TableBeginAddr) / 2
 683     //
 684     // For example, a TBB table with entries jumping to basic blocks BB0 and BB1
 685     // would look like:
 686     // LJTI_0_0:
 687     //    .byte (LBB0 - LJTI_0_0) / 2
 688     //    .byte (LBB1 - LJTI_0_0) / 2
 689     const MCExpr *Expr =
 690       MCBinaryExpr::CreateSub(MBBSymbolExpr,
 691                               MCSymbolRefExpr::Create(JTISymbol, OutContext),
 692                               OutContext);
 693     Expr = MCBinaryExpr::CreateDiv(Expr, MCConstantExpr::Create(2, OutContext),
 694                                    OutContext);
 695     OutStreamer.EmitValue(Expr, OffsetWidth);
 696   }
 697 }
 698
 699 void ARMAsmPrinter::PrintDebugValueComment(const MachineInstr *MI,
 700                                            raw_ostream &OS) {
 701   unsigned NOps = MI->getNumOperands();
 702   assert(NOps==4);
 703   OS << '\t' << MAI->getCommentString() << "DEBUG_VALUE: ";
 704   // cast away const; DIetc do not take const operands for some reason.
 705   DIVariable V(const_cast<MDNode *>(MI->getOperand(NOps-1).getMetadata()));
 706   OS << V.getName();
 707   OS << " <- ";
 708   // Frame address.  Currently handles register +- offset only.
 709   assert(MI->getOperand(0).isReg() && MI->getOperand(1).isImm());
 710   OS << '['; printOperand(MI, 0, OS); OS << '+'; printOperand(MI, 1, OS);
 711   OS << ']';
 712   OS << "+";
 713   printOperand(MI, NOps-2, OS);
 714 }
 715
 716 static void populateADROperands(MCInst &Inst, unsigned Dest,
 717                                 const MCSymbol *Label,
 718                                 unsigned pred, unsigned ccreg,
 719                                 MCContext &Ctx) {
 720   const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, Ctx);
 721   Inst.addOperand(MCOperand::CreateReg(Dest));
 722   Inst.addOperand(MCOperand::CreateExpr(SymbolExpr));
 723   // Add predicate operands.
 724   Inst.addOperand(MCOperand::CreateImm(pred));
 725   Inst.addOperand(MCOperand::CreateReg(ccreg));
 726 }
 727
 728 void ARMAsmPrinter::EmitPatchedInstruction(const MachineInstr *MI,
 729                                            unsigned Opcode) {
 730   MCInst TmpInst;
 731
 732   // Emit the instruction as usual, just patch the opcode.
 733   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
 734   TmpInst.setOpcode(Opcode);
 735   OutStreamer.EmitInstruction(TmpInst);
 736 }
 737
 738 void ARMAsmPrinter::EmitInstruction(const MachineInstr *MI) {
 739   switch (MI->getOpcode()) {
 740   default: break;
 741   case ARM::t2ADDrSPi:
 742   case ARM::t2ADDrSPi12:
 743   case ARM::t2SUBrSPi:
 744   case ARM::t2SUBrSPi12:
 745     assert ((MI->getOperand(1).getReg() == ARM::SP) &&
 746             "Unexpected source register!");
 747     break;
 748
 749   case ARM::t2MOVi32imm: assert(0 && "Should be lowered by thumb2it pass");
 750   case ARM::DBG_VALUE: {
 751     if (isVerbose() && OutStreamer.hasRawTextSupport()) {
 752       SmallString<128> TmpStr;
 753       raw_svector_ostream OS(TmpStr);
 754       PrintDebugValueComment(MI, OS);
 755       OutStreamer.EmitRawText(StringRef(OS.str()));
 756     }
 757     return;
 758   }
 759   case ARM::tBfar: {
 760     MCInst TmpInst;
 761     TmpInst.setOpcode(ARM::tBL);
 762     TmpInst.addOperand(MCOperand::CreateExpr(MCSymbolRefExpr::Create(
 763           MI->getOperand(0).getMBB()->getSymbol(), OutContext)));
 764     OutStreamer.EmitInstruction(TmpInst);
 765     return;
 766   }
 767   case ARM::LEApcrel:
 768   case ARM::tLEApcrel:
 769   case ARM::t2LEApcrel: {
 770     // FIXME: Need to also handle globals and externals
 771     MCInst TmpInst;
 772     TmpInst.setOpcode(MI->getOpcode() == ARM::t2LEApcrel ? ARM::t2ADR
 773                       : (MI->getOpcode() == ARM::tLEApcrel ? ARM::tADR
 774                          : ARM::ADR));
 775     populateADROperands(TmpInst, MI->getOperand(0).getReg(),
 776                         GetCPISymbol(MI->getOperand(1).getIndex()),
 777                         MI->getOperand(2).getImm(), MI->getOperand(3).getReg(),
 778                         OutContext);
 779     OutStreamer.EmitInstruction(TmpInst);
 780     return;
 781   }
 782   case ARM::LEApcrelJT:
 783   case ARM::tLEApcrelJT:
 784   case ARM::t2LEApcrelJT: {
 785     MCInst TmpInst;
 786     TmpInst.setOpcode(MI->getOpcode() == ARM::t2LEApcrelJT ? ARM::t2ADR
 787                       : (MI->getOpcode() == ARM::tLEApcrelJT ? ARM::tADR
 788                          : ARM::ADR));
 789     populateADROperands(TmpInst, MI->getOperand(0).getReg(),
 790                       GetARMJTIPICJumpTableLabel2(MI->getOperand(1).getIndex(),
 791                                                   MI->getOperand(2).getImm()),
 792                       MI->getOperand(3).getImm(), MI->getOperand(4).getReg(),
 793                       OutContext);
 794     OutStreamer.EmitInstruction(TmpInst);
 795     return;
 796   }
 797   case ARM::MOVPCRX: {
 798     MCInst TmpInst;
 799     TmpInst.setOpcode(ARM::MOVr);
 800     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 801     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 802     // Add predicate operands.
 803     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 804     TmpInst.addOperand(MCOperand::CreateReg(0));
 805     // Add 's' bit operand (always reg0 for this)
 806     TmpInst.addOperand(MCOperand::CreateReg(0));
 807     OutStreamer.EmitInstruction(TmpInst);
 808     return;
 809   }
 810   case ARM::BXr9_CALL:
 811   case ARM::BX_CALL: {
 812     {
 813       MCInst TmpInst;
 814       TmpInst.setOpcode(ARM::MOVr);
 815       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 816       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 817       // Add predicate operands.
 818       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 819       TmpInst.addOperand(MCOperand::CreateReg(0));
 820       // Add 's' bit operand (always reg0 for this)
 821       TmpInst.addOperand(MCOperand::CreateReg(0));
 822       OutStreamer.EmitInstruction(TmpInst);
 823     }
 824     {
 825       MCInst TmpInst;
 826       TmpInst.setOpcode(ARM::BX);
 827       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 828       OutStreamer.EmitInstruction(TmpInst);
 829     }
 830     return;
 831   }
 832   case ARM::BMOVPCRXr9_CALL:
 833   case ARM::BMOVPCRX_CALL: {
 834     {
 835       MCInst TmpInst;
 836       TmpInst.setOpcode(ARM::MOVr);
 837       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 838       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 839       // Add predicate operands.
 840       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 841       TmpInst.addOperand(MCOperand::CreateReg(0));
 842       // Add 's' bit operand (always reg0 for this)
 843       TmpInst.addOperand(MCOperand::CreateReg(0));
 844       OutStreamer.EmitInstruction(TmpInst);
 845     }
 846     {
 847       MCInst TmpInst;
 848       TmpInst.setOpcode(ARM::MOVr);
 849       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 850       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 851       // Add predicate operands.
 852       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 853       TmpInst.addOperand(MCOperand::CreateReg(0));
 854       // Add 's' bit operand (always reg0 for this)
 855       TmpInst.addOperand(MCOperand::CreateReg(0));
 856       OutStreamer.EmitInstruction(TmpInst);
 857     }
 858     return;
 859   }
 860   case ARM::tPICADD: {
 861     // This is a pseudo op for a label + instruction sequence, which looks like:
 862     // LPC0:
 863     //     add r0, pc
 864     // This adds the address of LPC0 to r0.
 865
 866     // Emit the label.
 867     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 868                           getFunctionNumber(), MI->getOperand(2).getImm(),
 869                           OutContext));
 870
 871     // Form and emit the add.
 872     MCInst AddInst;
 873     AddInst.setOpcode(ARM::tADDhirr);
 874     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 875     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 876     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 877     // Add predicate operands.
 878     AddInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 879     AddInst.addOperand(MCOperand::CreateReg(0));
 880     OutStreamer.EmitInstruction(AddInst);
 881     return;
 882   }
 883   case ARM::PICADD: {
 884     // This is a pseudo op for a label + instruction sequence, which looks like:
 885     // LPC0:
 886     //     add r0, pc, r0
 887     // This adds the address of LPC0 to r0.
 888
 889     // Emit the label.
 890     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 891                           getFunctionNumber(), MI->getOperand(2).getImm(),
 892                           OutContext));
 893
 894     // Form and emit the add.
 895     MCInst AddInst;
 896     AddInst.setOpcode(ARM::ADDrr);
 897     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 898     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 899     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 900     // Add predicate operands.
 901     AddInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 902     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 903     // Add 's' bit operand (always reg0 for this)
 904     AddInst.addOperand(MCOperand::CreateReg(0));
 905     OutStreamer.EmitInstruction(AddInst);
 906     return;
 907   }
 908   case ARM::PICSTR:
 909   case ARM::PICSTRB:
 910   case ARM::PICSTRH:
 911   case ARM::PICLDR:
 912   case ARM::PICLDRB:
 913   case ARM::PICLDRH:
 914   case ARM::PICLDRSB:
 915   case ARM::PICLDRSH: {
 916     // This is a pseudo op for a label + instruction sequence, which looks like:
 917     // LPC0:
 918     //     OP r0, [pc, r0]
 919     // The LCP0 label is referenced by a constant pool entry in order to get
 920     // a PC-relative address at the ldr instruction.
 921
 922     // Emit the label.
 923     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 924                           getFunctionNumber(), MI->getOperand(2).getImm(),
 925                           OutContext));
 926
 927     // Form and emit the load
 928     unsigned Opcode;
 929     switch (MI->getOpcode()) {
 930     default:
 931       llvm_unreachable("Unexpected opcode!");
 932     case ARM::PICSTR:   Opcode = ARM::STRrs; break;
 933     case ARM::PICSTRB:  Opcode = ARM::STRBrs; break;
 934     case ARM::PICSTRH:  Opcode = ARM::STRH; break;
 935     case ARM::PICLDR:   Opcode = ARM::LDRrs; break;
 936     case ARM::PICLDRB:  Opcode = ARM::LDRBrs; break;
 937     case ARM::PICLDRH:  Opcode = ARM::LDRH; break;
 938     case ARM::PICLDRSB: Opcode = ARM::LDRSB; break;
 939     case ARM::PICLDRSH: Opcode = ARM::LDRSH; break;
 940     }
 941     MCInst LdStInst;
 942     LdStInst.setOpcode(Opcode);
 943     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 944     LdStInst.addOperand(MCOperand::CreateReg(ARM::PC));
 945     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 946     LdStInst.addOperand(MCOperand::CreateImm(0));
 947     // Add predicate operands.
 948     LdStInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 949     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 950     OutStreamer.EmitInstruction(LdStInst);
 951
 952     return;
 953   }
 954   case ARM::CONSTPOOL_ENTRY: {
 955     /// CONSTPOOL_ENTRY - This instruction represents a floating constant pool
 956     /// in the function.  The first operand is the ID# for this instruction, the
 957     /// second is the index into the MachineConstantPool that this is, the third
 958     /// is the size in bytes of this constant pool entry.
 959     unsigned LabelId = (unsigned)MI->getOperand(0).getImm();
 960     unsigned CPIdx   = (unsigned)MI->getOperand(1).getIndex();
 961
 962     EmitAlignment(2);
 963     OutStreamer.EmitLabel(GetCPISymbol(LabelId));
 964
 965     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPIdx];
 966     if (MCPE.isMachineConstantPoolEntry())
 967       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
 968     else
 969       EmitGlobalConstant(MCPE.Val.ConstVal);
 970
 971     return;
 972   }
 973   case ARM::t2BR_JT: {
 974     // Lower and emit the instruction itself, then the jump table following it.
 975     MCInst TmpInst;
 976     TmpInst.setOpcode(ARM::tMOVgpr2gpr);
 977     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 978     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 979     // Add predicate operands.
 980     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 981     TmpInst.addOperand(MCOperand::CreateReg(0));
 982     OutStreamer.EmitInstruction(TmpInst);
 983     // Output the data for the jump table itself
 984     EmitJump2Table(MI);
 985     return;
 986   }
 987   case ARM::t2TBB_JT: {
 988     // Lower and emit the instruction itself, then the jump table following it.
 989     MCInst TmpInst;
 990
 991     TmpInst.setOpcode(ARM::t2TBB);
 992     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 993     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 994     // Add predicate operands.
 995     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 996     TmpInst.addOperand(MCOperand::CreateReg(0));
 997     OutStreamer.EmitInstruction(TmpInst);
 998     // Output the data for the jump table itself
 999     EmitJump2Table(MI);
1000     // Make sure the next instruction is 2-byte aligned.
1001     EmitAlignment(1);
1002     return;
1003   }
1004   case ARM::t2TBH_JT: {
1005     // Lower and emit the instruction itself, then the jump table following it.
1006     MCInst TmpInst;
1007
1008     TmpInst.setOpcode(ARM::t2TBH);
1009     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1010     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1011     // Add predicate operands.
1012     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1013     TmpInst.addOperand(MCOperand::CreateReg(0));
1014     OutStreamer.EmitInstruction(TmpInst);
1015     // Output the data for the jump table itself
1016     EmitJump2Table(MI);
1017     return;
1018   }
1019   case ARM::tBR_JTr:
1020   case ARM::BR_JTr: {
1021     // Lower and emit the instruction itself, then the jump table following it.
1022     // mov pc, target
1023     MCInst TmpInst;
1024     unsigned Opc = MI->getOpcode() == ARM::BR_JTr ?
1025       ARM::MOVr : ARM::tMOVgpr2gpr;
1026     TmpInst.setOpcode(Opc);
1027     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1028     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1029     // Add predicate operands.
1030     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1031     TmpInst.addOperand(MCOperand::CreateReg(0));
1032     // Add 's' bit operand (always reg0 for this)
1033     if (Opc == ARM::MOVr)
1034       TmpInst.addOperand(MCOperand::CreateReg(0));
1035     OutStreamer.EmitInstruction(TmpInst);
1036
1037     // Make sure the Thumb jump table is 4-byte aligned.
1038     if (Opc == ARM::tMOVgpr2gpr)
1039       EmitAlignment(2);
1040
1041     // Output the data for the jump table itself
1042     EmitJumpTable(MI);
1043     return;
1044   }
1045   case ARM::BR_JTm: {
1046     // Lower and emit the instruction itself, then the jump table following it.
1047     // ldr pc, target
1048     MCInst TmpInst;
1049     if (MI->getOperand(1).getReg() == 0) {
1050       // literal offset
1051       TmpInst.setOpcode(ARM::LDRi12);
1052       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1053       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1054       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1055     } else {
1056       TmpInst.setOpcode(ARM::LDRrs);
1057       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1058       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1059       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1060       TmpInst.addOperand(MCOperand::CreateImm(0));
1061     }
1062     // Add predicate operands.
1063     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1064     TmpInst.addOperand(MCOperand::CreateReg(0));
1065     OutStreamer.EmitInstruction(TmpInst);
1066
1067     // Output the data for the jump table itself
1068     EmitJumpTable(MI);
1069     return;
1070   }
1071   case ARM::BR_JTadd: {
1072     // Lower and emit the instruction itself, then the jump table following it.
1073     // add pc, target, idx
1074     MCInst TmpInst;
1075     TmpInst.setOpcode(ARM::ADDrr);
1076     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1077     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1078     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1079     // Add predicate operands.
1080     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1081     TmpInst.addOperand(MCOperand::CreateReg(0));
1082     // Add 's' bit operand (always reg0 for this)
1083     TmpInst.addOperand(MCOperand::CreateReg(0));
1084     OutStreamer.EmitInstruction(TmpInst);
1085
1086     // Output the data for the jump table itself
1087     EmitJumpTable(MI);
1088     return;
1089   }
1090   case ARM::TRAP: {
1091     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1092     // FIXME: Remove this special case when they do.
1093     if (!Subtarget->isTargetDarwin()) {
1094       //.long 0xe7ffdefe @ trap
1095       uint32_t Val = 0xe7ffdefeUL;
1096       OutStreamer.AddComment("trap");
1097       OutStreamer.EmitIntValue(Val, 4);
1098       return;
1099     }
1100     break;
1101   }
1102   case ARM::tTRAP: {
1103     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1104     // FIXME: Remove this special case when they do.
1105     if (!Subtarget->isTargetDarwin()) {
1106       //.short 57086 @ trap
1107       uint16_t Val = 0xdefe;
1108       OutStreamer.AddComment("trap");
1109       OutStreamer.EmitIntValue(Val, 2);
1110       return;
1111     }
1112     break;
1113   }
1114   case ARM::t2Int_eh_sjlj_setjmp:
1115   case ARM::t2Int_eh_sjlj_setjmp_nofp:
1116   case ARM::tInt_eh_sjlj_setjmp: {
1117     // Two incoming args: GPR:$src, GPR:$val
1118     // mov $val, pc
1119     // adds $val, #7
1120     // str $val, [$src, #4]
1121     // movs r0, #0
1122     // b 1f
1123     // movs r0, #1
1124     // 1:
1125     unsigned SrcReg = MI->getOperand(0).getReg();
1126     unsigned ValReg = MI->getOperand(1).getReg();
1127     MCSymbol *Label = GetARMSJLJEHLabel();
1128     {
1129       MCInst TmpInst;
1130       TmpInst.setOpcode(ARM::tMOVgpr2tgpr);
1131       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1132       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1133       // 's' bit operand
1134       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1135       OutStreamer.AddComment("eh_setjmp begin");
1136       OutStreamer.EmitInstruction(TmpInst);
1137     }
1138     {
1139       MCInst TmpInst;
1140       TmpInst.setOpcode(ARM::tADDi3);
1141       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1142       // 's' bit operand
1143       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1144       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1145       TmpInst.addOperand(MCOperand::CreateImm(7));
1146       // Predicate.
1147       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1148       TmpInst.addOperand(MCOperand::CreateReg(0));
1149       OutStreamer.EmitInstruction(TmpInst);
1150     }
1151     {
1152       MCInst TmpInst;
1153       TmpInst.setOpcode(ARM::tSTRi);
1154       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1155       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1156       // The offset immediate is #4. The operand value is scaled by 4 for the
1157       // tSTR instruction.
1158       TmpInst.addOperand(MCOperand::CreateImm(1));
1159       // Predicate.
1160       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1161       TmpInst.addOperand(MCOperand::CreateReg(0));
1162       OutStreamer.EmitInstruction(TmpInst);
1163     }
1164     {
1165       MCInst TmpInst;
1166       TmpInst.setOpcode(ARM::tMOVi8);
1167       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1168       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1169       TmpInst.addOperand(MCOperand::CreateImm(0));
1170       // Predicate.
1171       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1172       TmpInst.addOperand(MCOperand::CreateReg(0));
1173       OutStreamer.EmitInstruction(TmpInst);
1174     }
1175     {
1176       const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, OutContext);
1177       MCInst TmpInst;
1178       TmpInst.setOpcode(ARM::tB);
1179       TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
1180       OutStreamer.EmitInstruction(TmpInst);
1181     }
1182     {
1183       MCInst TmpInst;
1184       TmpInst.setOpcode(ARM::tMOVi8);
1185       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1186       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1187       TmpInst.addOperand(MCOperand::CreateImm(1));
1188       // Predicate.
1189       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1190       TmpInst.addOperand(MCOperand::CreateReg(0));
1191       OutStreamer.AddComment("eh_setjmp end");
1192       OutStreamer.EmitInstruction(TmpInst);
1193     }
1194     OutStreamer.EmitLabel(Label);
1195     return;
1196   }
1197
1198   case ARM::Int_eh_sjlj_setjmp_nofp:
1199   case ARM::Int_eh_sjlj_setjmp: {
1200     // Two incoming args: GPR:$src, GPR:$val
1201     // add $val, pc, #8
1202     // str $val, [$src, #+4]
1203     // mov r0, #0
1204     // add pc, pc, #0
1205     // mov r0, #1
1206     unsigned SrcReg = MI->getOperand(0).getReg();
1207     unsigned ValReg = MI->getOperand(1).getReg();
1208
1209     {
1210       MCInst TmpInst;
1211       TmpInst.setOpcode(ARM::ADDri);
1212       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1213       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1214       TmpInst.addOperand(MCOperand::CreateImm(8));
1215       // Predicate.
1216       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1217       TmpInst.addOperand(MCOperand::CreateReg(0));
1218       // 's' bit operand (always reg0 for this).
1219       TmpInst.addOperand(MCOperand::CreateReg(0));
1220       OutStreamer.AddComment("eh_setjmp begin");
1221       OutStreamer.EmitInstruction(TmpInst);
1222     }
1223     {
1224       MCInst TmpInst;
1225       TmpInst.setOpcode(ARM::STRi12);
1226       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1227       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1228       TmpInst.addOperand(MCOperand::CreateImm(4));
1229       // Predicate.
1230       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1231       TmpInst.addOperand(MCOperand::CreateReg(0));
1232       OutStreamer.EmitInstruction(TmpInst);
1233     }
1234     {
1235       MCInst TmpInst;
1236       TmpInst.setOpcode(ARM::MOVi);
1237       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1238       TmpInst.addOperand(MCOperand::CreateImm(0));
1239       // Predicate.
1240       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1241       TmpInst.addOperand(MCOperand::CreateReg(0));
1242       // 's' bit operand (always reg0 for this).
1243       TmpInst.addOperand(MCOperand::CreateReg(0));
1244       OutStreamer.EmitInstruction(TmpInst);
1245     }
1246     {
1247       MCInst TmpInst;
1248       TmpInst.setOpcode(ARM::ADDri);
1249       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1250       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1251       TmpInst.addOperand(MCOperand::CreateImm(0));
1252       // Predicate.
1253       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1254       TmpInst.addOperand(MCOperand::CreateReg(0));
1255       // 's' bit operand (always reg0 for this).
1256       TmpInst.addOperand(MCOperand::CreateReg(0));
1257       OutStreamer.EmitInstruction(TmpInst);
1258     }
1259     {
1260       MCInst TmpInst;
1261       TmpInst.setOpcode(ARM::MOVi);
1262       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1263       TmpInst.addOperand(MCOperand::CreateImm(1));
1264       // Predicate.
1265       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1266       TmpInst.addOperand(MCOperand::CreateReg(0));
1267       // 's' bit operand (always reg0 for this).
1268       TmpInst.addOperand(MCOperand::CreateReg(0));
1269       OutStreamer.AddComment("eh_setjmp end");
1270       OutStreamer.EmitInstruction(TmpInst);
1271     }
1272     return;
1273   }
1274   case ARM::Int_eh_sjlj_longjmp: {
1275     // ldr sp, [$src, #8]
1276     // ldr $scratch, [$src, #4]
1277     // ldr r7, [$src]
1278     // bx $scratch
1279     unsigned SrcReg = MI->getOperand(0).getReg();
1280     unsigned ScratchReg = MI->getOperand(1).getReg();
1281     {
1282       MCInst TmpInst;
1283       TmpInst.setOpcode(ARM::LDRi12);
1284       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1285       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1286       TmpInst.addOperand(MCOperand::CreateImm(8));
1287       // Predicate.
1288       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1289       TmpInst.addOperand(MCOperand::CreateReg(0));
1290       OutStreamer.EmitInstruction(TmpInst);
1291     }
1292     {
1293       MCInst TmpInst;
1294       TmpInst.setOpcode(ARM::LDRi12);
1295       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1296       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1297       TmpInst.addOperand(MCOperand::CreateImm(4));
1298       // Predicate.
1299       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1300       TmpInst.addOperand(MCOperand::CreateReg(0));
1301       OutStreamer.EmitInstruction(TmpInst);
1302     }
1303     {
1304       MCInst TmpInst;
1305       TmpInst.setOpcode(ARM::LDRi12);
1306       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1307       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1308       TmpInst.addOperand(MCOperand::CreateImm(0));
1309       // Predicate.
1310       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1311       TmpInst.addOperand(MCOperand::CreateReg(0));
1312       OutStreamer.EmitInstruction(TmpInst);
1313     }
1314     {
1315       MCInst TmpInst;
1316       TmpInst.setOpcode(ARM::BX);
1317       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1318       // Predicate.
1319       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1320       TmpInst.addOperand(MCOperand::CreateReg(0));
1321       OutStreamer.EmitInstruction(TmpInst);
1322     }
1323     return;
1324   }
1325   case ARM::tInt_eh_sjlj_longjmp: {
1326     // ldr $scratch, [$src, #8]
1327     // mov sp, $scratch
1328     // ldr $scratch, [$src, #4]
1329     // ldr r7, [$src]
1330     // bx $scratch
1331     unsigned SrcReg = MI->getOperand(0).getReg();
1332     unsigned ScratchReg = MI->getOperand(1).getReg();
1333     {
1334       MCInst TmpInst;
1335       TmpInst.setOpcode(ARM::tLDRi);
1336       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1337       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1338       // The offset immediate is #8. The operand value is scaled by 4 for the
1339       // tLDR instruction.
1340       TmpInst.addOperand(MCOperand::CreateImm(2));
1341       // Predicate.
1342       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1343       TmpInst.addOperand(MCOperand::CreateReg(0));
1344       OutStreamer.EmitInstruction(TmpInst);
1345     }
1346     {
1347       MCInst TmpInst;
1348       TmpInst.setOpcode(ARM::tMOVtgpr2gpr);
1349       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1350       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1351       // Predicate.
1352       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1353       TmpInst.addOperand(MCOperand::CreateReg(0));
1354       OutStreamer.EmitInstruction(TmpInst);
1355     }
1356     {
1357       MCInst TmpInst;
1358       TmpInst.setOpcode(ARM::tLDRi);
1359       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1360       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1361       TmpInst.addOperand(MCOperand::CreateImm(1));
1362       // Predicate.
1363       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1364       TmpInst.addOperand(MCOperand::CreateReg(0));
1365       OutStreamer.EmitInstruction(TmpInst);
1366     }
1367     {
1368       MCInst TmpInst;
1369       TmpInst.setOpcode(ARM::tLDRr);
1370       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1371       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1372       TmpInst.addOperand(MCOperand::CreateReg(0));
1373       // Predicate.
1374       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1375       TmpInst.addOperand(MCOperand::CreateReg(0));
1376       OutStreamer.EmitInstruction(TmpInst);
1377     }
1378     {
1379       MCInst TmpInst;
1380       TmpInst.setOpcode(ARM::tBX_RET_vararg);
1381       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1382       // Predicate.
1383       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1384       TmpInst.addOperand(MCOperand::CreateReg(0));
1385       OutStreamer.EmitInstruction(TmpInst);
1386     }
1387     return;
1388   }
1389   // These are the pseudos created to comply with stricter operand restrictions
1390   // on ARMv5. Lower them now to "normal" instructions, since all the
1391   // restrictions are already satisfied.
1392   case ARM::MULv5:
1393     EmitPatchedInstruction(MI, ARM::MUL);
1394     return;
1395   case ARM::MLAv5:
1396     EmitPatchedInstruction(MI, ARM::MLA);
1397     return;
1398   case ARM::SMULLv5:
1399     EmitPatchedInstruction(MI, ARM::SMULL);
1400     return;
1401   case ARM::UMULLv5:
1402     EmitPatchedInstruction(MI, ARM::UMULL);
1403     return;
1404   case ARM::SMLALv5:
1405     EmitPatchedInstruction(MI, ARM::SMLAL);
1406     return;
1407   case ARM::UMLALv5:
1408     EmitPatchedInstruction(MI, ARM::UMLAL);
1409     return;
1410   case ARM::UMAALv5:
1411     EmitPatchedInstruction(MI, ARM::UMAAL);
1412     return;
1413   }
1414
1415   MCInst TmpInst;
1416   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
1417   OutStreamer.EmitInstruction(TmpInst);
1418 }
1419
1420 //===----------------------------------------------------------------------===//
1421 // Target Registry Stuff
1422 //===----------------------------------------------------------------------===//
1423
1424 static MCInstPrinter *createARMMCInstPrinter(const Target &T,
1425                                              unsigned SyntaxVariant,
1426                                              const MCAsmInfo &MAI) {
1427   if (SyntaxVariant == 0)
1428     return new ARMInstPrinter(MAI);
1429   return 0;
1430 }
1431
1432 // Force static initialization.
1433 extern "C" void LLVMInitializeARMAsmPrinter() {
1434   RegisterAsmPrinter<ARMAsmPrinter> X(TheARMTarget);
1435   RegisterAsmPrinter<ARMAsmPrinter> Y(TheThumbTarget);
1436
1437   TargetRegistry::RegisterMCInstPrinter(TheARMTarget, createARMMCInstPrinter);
1438   TargetRegistry::RegisterMCInstPrinter(TheThumbTarget, createARMMCInstPrinter);
1439 }
1440