lib/Target/ARM/ARMAsmPrinter.cpp

   1 //===-- ARMAsmPrinter.cpp - Print machine code to an ARM .s file ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains a printer that converts from our internal representation
  11 // of machine-dependent LLVM code to GAS-format ARM assembly language.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "asm-printer"
  16 #include "ARM.h"
  17 #include "ARMAsmPrinter.h"
  18 #include "ARMBuildAttrs.h"
  19 #include "ARMBaseRegisterInfo.h"
  20 #include "ARMConstantPoolValue.h"
  21 #include "ARMMachineFunctionInfo.h"
  22 #include "ARMTargetMachine.h"
  23 #include "ARMTargetObjectFile.h"
  24 #include "InstPrinter/ARMInstPrinter.h"
  25 #include "MCTargetDesc/ARMAddressingModes.h"
  26 #include "MCTargetDesc/ARMMCExpr.h"
  27 #include "llvm/Analysis/DebugInfo.h"
  28 #include "llvm/Constants.h"
  29 #include "llvm/Module.h"
  30 #include "llvm/Type.h"
  31 #include "llvm/Assembly/Writer.h"
  32 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  33 #include "llvm/CodeGen/MachineFunctionPass.h"
  34 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  35 #include "llvm/MC/MCAsmInfo.h"
  36 #include "llvm/MC/MCAssembler.h"
  37 #include "llvm/MC/MCContext.h"
  38 #include "llvm/MC/MCExpr.h"
  39 #include "llvm/MC/MCInst.h"
  40 #include "llvm/MC/MCSectionMachO.h"
  41 #include "llvm/MC/MCObjectStreamer.h"
  42 #include "llvm/MC/MCStreamer.h"
  43 #include "llvm/MC/MCSymbol.h"
  44 #include "llvm/Target/Mangler.h"
  45 #include "llvm/Target/TargetData.h"
  46 #include "llvm/Target/TargetMachine.h"
  47 #include "llvm/Target/TargetOptions.h"
  48 #include "llvm/Target/TargetRegistry.h"
  49 #include "llvm/ADT/SmallPtrSet.h"
  50 #include "llvm/ADT/SmallString.h"
  51 #include "llvm/ADT/StringExtras.h"
  52 #include "llvm/Support/CommandLine.h"
  53 #include "llvm/Support/Debug.h"
  54 #include "llvm/Support/ErrorHandling.h"
  55 #include "llvm/Support/raw_ostream.h"
  56 #include <cctype>
  57 using namespace llvm;
  58
  59 namespace {
  60
  61   // Per section and per symbol attributes are not supported.
  62   // To implement them we would need the ability to delay this emission
  63   // until the assembly file is fully parsed/generated as only then do we
  64   // know the symbol and section numbers.
  65   class AttributeEmitter {
  66   public:
  67     virtual void MaybeSwitchVendor(StringRef Vendor) = 0;
  68     virtual void EmitAttribute(unsigned Attribute, unsigned Value) = 0;
  69     virtual void EmitTextAttribute(unsigned Attribute, StringRef String) = 0;
  70     virtual void Finish() = 0;
  71     virtual ~AttributeEmitter() {}
  72   };
  73
  74   class AsmAttributeEmitter : public AttributeEmitter {
  75     MCStreamer &Streamer;
  76
  77   public:
  78     AsmAttributeEmitter(MCStreamer &Streamer_) : Streamer(Streamer_) {}
  79     void MaybeSwitchVendor(StringRef Vendor) { }
  80
  81     void EmitAttribute(unsigned Attribute, unsigned Value) {
  82       Streamer.EmitRawText("\t.eabi_attribute " +
  83                            Twine(Attribute) + ", " + Twine(Value));
  84     }
  85
  86     void EmitTextAttribute(unsigned Attribute, StringRef String) {
  87       switch (Attribute) {
  88       case ARMBuildAttrs::CPU_name:
  89         Streamer.EmitRawText(StringRef("\t.cpu ") + LowercaseString(String));
  90         break;
  91       /* GAS requires .fpu to be emitted regardless of EABI attribute */
  92       case ARMBuildAttrs::Advanced_SIMD_arch:
  93       case ARMBuildAttrs::VFP_arch:
  94         Streamer.EmitRawText(StringRef("\t.fpu ") + LowercaseString(String));
  95         break;
  96       default: assert(0 && "Unsupported Text attribute in ASM Mode"); break;
  97       }
  98     }
  99     void Finish() { }
 100   };
 101
 102   class ObjectAttributeEmitter : public AttributeEmitter {
 103     // This structure holds all attributes, accounting for
 104     // their string/numeric value, so we can later emmit them
 105     // in declaration order, keeping all in the same vector
 106     struct AttributeItemType {
 107       enum {
 108         HiddenAttribute = 0,
 109         NumericAttribute,
 110         TextAttribute
 111       } Type;
 112       unsigned Tag;
 113       unsigned IntValue;
 114       StringRef StringValue;
 115     } AttributeItem;
 116
 117     MCObjectStreamer &Streamer;
 118     StringRef CurrentVendor;
 119     SmallVector<AttributeItemType, 64> Contents;
 120
 121     // Account for the ULEB/String size of each item,
 122     // not just the number of items
 123     size_t ContentsSize;
 124     // FIXME: this should be in a more generic place, but
 125     // getULEBSize() is in MCAsmInfo and will be moved to MCDwarf
 126     size_t getULEBSize(int Value) {
 127       size_t Size = 0;
 128       do {
 129         Value >>= 7;
 130         Size += sizeof(int8_t); // Is this really necessary?
 131       } while (Value);
 132       return Size;
 133     }
 134
 135   public:
 136     ObjectAttributeEmitter(MCObjectStreamer &Streamer_) :
 137       Streamer(Streamer_), CurrentVendor(""), ContentsSize(0) { }
 138
 139     void MaybeSwitchVendor(StringRef Vendor) {
 140       assert(!Vendor.empty() && "Vendor cannot be empty.");
 141
 142       if (CurrentVendor.empty())
 143         CurrentVendor = Vendor;
 144       else if (CurrentVendor == Vendor)
 145         return;
 146       else
 147         Finish();
 148
 149       CurrentVendor = Vendor;
 150
 151       assert(Contents.size() == 0);
 152     }
 153
 154     void EmitAttribute(unsigned Attribute, unsigned Value) {
 155       AttributeItemType attr = {
 156         AttributeItemType::NumericAttribute,
 157         Attribute,
 158         Value,
 159         StringRef("")
 160       };
 161       ContentsSize += getULEBSize(Attribute);
 162       ContentsSize += getULEBSize(Value);
 163       Contents.push_back(attr);
 164     }
 165
 166     void EmitTextAttribute(unsigned Attribute, StringRef String) {
 167       AttributeItemType attr = {
 168         AttributeItemType::TextAttribute,
 169         Attribute,
 170         0,
 171         String
 172       };
 173       ContentsSize += getULEBSize(Attribute);
 174       // String + \0
 175       ContentsSize += String.size()+1;
 176
 177       Contents.push_back(attr);
 178     }
 179
 180     void Finish() {
 181       // Vendor size + Vendor name + '\0'
 182       const size_t VendorHeaderSize = 4 + CurrentVendor.size() + 1;
 183
 184       // Tag + Tag Size
 185       const size_t TagHeaderSize = 1 + 4;
 186
 187       Streamer.EmitIntValue(VendorHeaderSize + TagHeaderSize + ContentsSize, 4);
 188       Streamer.EmitBytes(CurrentVendor, 0);
 189       Streamer.EmitIntValue(0, 1); // '\0'
 190
 191       Streamer.EmitIntValue(ARMBuildAttrs::File, 1);
 192       Streamer.EmitIntValue(TagHeaderSize + ContentsSize, 4);
 193
 194       // Size should have been accounted for already, now
 195       // emit each field as its type (ULEB or String)
 196       for (unsigned int i=0; i<Contents.size(); ++i) {
 197         AttributeItemType item = Contents[i];
 198         Streamer.EmitULEB128IntValue(item.Tag, 0);
 199         switch (item.Type) {
 200         case AttributeItemType::NumericAttribute:
 201           Streamer.EmitULEB128IntValue(item.IntValue, 0);
 202           break;
 203         case AttributeItemType::TextAttribute:
 204           Streamer.EmitBytes(UppercaseString(item.StringValue), 0);
 205           Streamer.EmitIntValue(0, 1); // '\0'
 206           break;
 207         default:
 208           assert(0 && "Invalid attribute type");
 209         }
 210       }
 211
 212       Contents.clear();
 213     }
 214   };
 215
 216 } // end of anonymous namespace
 217
 218 MachineLocation ARMAsmPrinter::
 219 getDebugValueLocation(const MachineInstr *MI) const {
 220   MachineLocation Location;
 221   assert(MI->getNumOperands() == 4 && "Invalid no. of machine operands!");
 222   // Frame address.  Currently handles register +- offset only.
 223   if (MI->getOperand(0).isReg() && MI->getOperand(1).isImm())
 224     Location.set(MI->getOperand(0).getReg(), MI->getOperand(1).getImm());
 225   else {
 226     DEBUG(dbgs() << "DBG_VALUE instruction ignored! " << *MI << "\n");
 227   }
 228   return Location;
 229 }
 230
 231 /// EmitDwarfRegOp - Emit dwarf register operation.
 232 void ARMAsmPrinter::EmitDwarfRegOp(const MachineLocation &MLoc) const {
 233   const TargetRegisterInfo *RI = TM.getRegisterInfo();
 234   if (RI->getDwarfRegNum(MLoc.getReg(), false) != -1)
 235     AsmPrinter::EmitDwarfRegOp(MLoc);
 236   else {
 237     unsigned Reg = MLoc.getReg();
 238     if (Reg >= ARM::S0 && Reg <= ARM::S31) {
 239       assert(ARM::S0 + 31 == ARM::S31 && "Unexpected ARM S register numbering");
 240       // S registers are described as bit-pieces of a register
 241       // S[2x] = DW_OP_regx(256 + (x>>1)) DW_OP_bit_piece(32, 0)
 242       // S[2x+1] = DW_OP_regx(256 + (x>>1)) DW_OP_bit_piece(32, 32)
 243
 244       unsigned SReg = Reg - ARM::S0;
 245       bool odd = SReg & 0x1;
 246       unsigned Rx = 256 + (SReg >> 1);
 247
 248       OutStreamer.AddComment("DW_OP_regx for S register");
 249       EmitInt8(dwarf::DW_OP_regx);
 250
 251       OutStreamer.AddComment(Twine(SReg));
 252       EmitULEB128(Rx);
 253
 254       if (odd) {
 255         OutStreamer.AddComment("DW_OP_bit_piece 32 32");
 256         EmitInt8(dwarf::DW_OP_bit_piece);
 257         EmitULEB128(32);
 258         EmitULEB128(32);
 259       } else {
 260         OutStreamer.AddComment("DW_OP_bit_piece 32 0");
 261         EmitInt8(dwarf::DW_OP_bit_piece);
 262         EmitULEB128(32);
 263         EmitULEB128(0);
 264       }
 265     } else if (Reg >= ARM::Q0 && Reg <= ARM::Q15) {
 266       assert(ARM::Q0 + 15 == ARM::Q15 && "Unexpected ARM Q register numbering");
 267       // Q registers Q0-Q15 are described by composing two D registers together.
 268       // Qx = DW_OP_regx(256+2x) DW_OP_piece(8) DW_OP_regx(256+2x+1) DW_OP_piece(8)
 269
 270       unsigned QReg = Reg - ARM::Q0;
 271       unsigned D1 = 256 + 2 * QReg;
 272       unsigned D2 = D1 + 1;
 273
 274       OutStreamer.AddComment("DW_OP_regx for Q register: D1");
 275       EmitInt8(dwarf::DW_OP_regx);
 276       EmitULEB128(D1);
 277       OutStreamer.AddComment("DW_OP_piece 8");
 278       EmitInt8(dwarf::DW_OP_piece);
 279       EmitULEB128(8);
 280
 281       OutStreamer.AddComment("DW_OP_regx for Q register: D2");
 282       EmitInt8(dwarf::DW_OP_regx);
 283       EmitULEB128(D2);
 284       OutStreamer.AddComment("DW_OP_piece 8");
 285       EmitInt8(dwarf::DW_OP_piece);
 286       EmitULEB128(8);
 287     }
 288   }
 289 }
 290
 291 void ARMAsmPrinter::EmitFunctionEntryLabel() {
 292   if (AFI->isThumbFunction()) {
 293     OutStreamer.EmitAssemblerFlag(MCAF_Code16);
 294     OutStreamer.EmitThumbFunc(CurrentFnSym);
 295   }
 296
 297   OutStreamer.EmitLabel(CurrentFnSym);
 298 }
 299
 300 /// runOnMachineFunction - This uses the EmitInstruction()
 301 /// method to print assembly for each instruction.
 302 ///
 303 bool ARMAsmPrinter::runOnMachineFunction(MachineFunction &MF) {
 304   AFI = MF.getInfo<ARMFunctionInfo>();
 305   MCP = MF.getConstantPool();
 306
 307   return AsmPrinter::runOnMachineFunction(MF);
 308 }
 309
 310 void ARMAsmPrinter::printOperand(const MachineInstr *MI, int OpNum,
 311                                  raw_ostream &O, const char *Modifier) {
 312   const MachineOperand &MO = MI->getOperand(OpNum);
 313   unsigned TF = MO.getTargetFlags();
 314
 315   switch (MO.getType()) {
 316   default:
 317     assert(0 && "<unknown operand type>");
 318   case MachineOperand::MO_Register: {
 319     unsigned Reg = MO.getReg();
 320     assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 321     assert(!MO.getSubReg() && "Subregs should be eliminated!");
 322     O << ARMInstPrinter::getRegisterName(Reg);
 323     break;
 324   }
 325   case MachineOperand::MO_Immediate: {
 326     int64_t Imm = MO.getImm();
 327     O << '#';
 328     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 329         (TF == ARMII::MO_LO16))
 330       O << ":lower16:";
 331     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 332              (TF == ARMII::MO_HI16))
 333       O << ":upper16:";
 334     O << Imm;
 335     break;
 336   }
 337   case MachineOperand::MO_MachineBasicBlock:
 338     O << *MO.getMBB()->getSymbol();
 339     return;
 340   case MachineOperand::MO_GlobalAddress: {
 341     const GlobalValue *GV = MO.getGlobal();
 342     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 343         (TF & ARMII::MO_LO16))
 344       O << ":lower16:";
 345     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 346              (TF & ARMII::MO_HI16))
 347       O << ":upper16:";
 348     O << *Mang->getSymbol(GV);
 349
 350     printOffset(MO.getOffset(), O);
 351     if (TF == ARMII::MO_PLT)
 352       O << "(PLT)";
 353     break;
 354   }
 355   case MachineOperand::MO_ExternalSymbol: {
 356     O << *GetExternalSymbolSymbol(MO.getSymbolName());
 357     if (TF == ARMII::MO_PLT)
 358       O << "(PLT)";
 359     break;
 360   }
 361   case MachineOperand::MO_ConstantPoolIndex:
 362     O << *GetCPISymbol(MO.getIndex());
 363     break;
 364   case MachineOperand::MO_JumpTableIndex:
 365     O << *GetJTISymbol(MO.getIndex());
 366     break;
 367   }
 368 }
 369
 370 //===--------------------------------------------------------------------===//
 371
 372 MCSymbol *ARMAsmPrinter::
 373 GetARMSetPICJumpTableLabel2(unsigned uid, unsigned uid2,
 374                             const MachineBasicBlock *MBB) const {
 375   SmallString<60> Name;
 376   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix()
 377     << getFunctionNumber() << '_' << uid << '_' << uid2
 378     << "_set_" << MBB->getNumber();
 379   return OutContext.GetOrCreateSymbol(Name.str());
 380 }
 381
 382 MCSymbol *ARMAsmPrinter::
 383 GetARMJTIPICJumpTableLabel2(unsigned uid, unsigned uid2) const {
 384   SmallString<60> Name;
 385   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "JTI"
 386     << getFunctionNumber() << '_' << uid << '_' << uid2;
 387   return OutContext.GetOrCreateSymbol(Name.str());
 388 }
 389
 390
 391 MCSymbol *ARMAsmPrinter::GetARMSJLJEHLabel(void) const {
 392   SmallString<60> Name;
 393   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "SJLJEH"
 394     << getFunctionNumber();
 395   return OutContext.GetOrCreateSymbol(Name.str());
 396 }
 397
 398 bool ARMAsmPrinter::PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 399                                     unsigned AsmVariant, const char *ExtraCode,
 400                                     raw_ostream &O) {
 401   // Does this asm operand have a single letter operand modifier?
 402   if (ExtraCode && ExtraCode[0]) {
 403     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 404
 405     switch (ExtraCode[0]) {
 406     default: return true;  // Unknown modifier.
 407     case 'a': // Print as a memory address.
 408       if (MI->getOperand(OpNum).isReg()) {
 409         O << "["
 410           << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg())
 411           << "]";
 412         return false;
 413       }
 414       // Fallthrough
 415     case 'c': // Don't print "#" before an immediate operand.
 416       if (!MI->getOperand(OpNum).isImm())
 417         return true;
 418       O << MI->getOperand(OpNum).getImm();
 419       return false;
 420     case 'P': // Print a VFP double precision register.
 421     case 'q': // Print a NEON quad precision register.
 422       printOperand(MI, OpNum, O);
 423       return false;
 424     case 'y': // Print a VFP single precision register as indexed double.
 425       // This uses the ordering of the alias table to get the first 'd' register
 426       // that overlaps the 's' register. Also, s0 is an odd register, hence the
 427       // odd modulus check below.
 428       if (MI->getOperand(OpNum).isReg()) {
 429         unsigned Reg = MI->getOperand(OpNum).getReg();
 430         const TargetRegisterInfo *TRI = MF->getTarget().getRegisterInfo();
 431         O << ARMInstPrinter::getRegisterName(TRI->getAliasSet(Reg)[0]) <<
 432         (((Reg % 2) == 1) ? "[0]" : "[1]");
 433         return false;
 434       }
 435       return true;
 436     case 'B': // Bitwise inverse of integer or symbol without a preceding #.
 437       if (!MI->getOperand(OpNum).isImm())
 438         return true;
 439       O << ~(MI->getOperand(OpNum).getImm());
 440       return false;
 441     case 'L': // The low 16 bits of an immediate constant.
 442       if (!MI->getOperand(OpNum).isImm())
 443         return true;
 444       O << (MI->getOperand(OpNum).getImm() & 0xffff);
 445       return false;
 446     case 'M': { // A register range suitable for LDM/STM.
 447       if (!MI->getOperand(OpNum).isReg())
 448         return true;
 449       const MachineOperand &MO = MI->getOperand(OpNum);
 450       unsigned RegBegin = MO.getReg();
 451       // This takes advantage of the 2 operand-ness of ldm/stm and that we've
 452       // already got the operands in registers that are operands to the
 453       // inline asm statement.
 454
 455       O << "{" << ARMInstPrinter::getRegisterName(RegBegin);
 456
 457       // FIXME: The register allocator not only may not have given us the
 458       // registers in sequence, but may not be in ascending registers. This
 459       // will require changes in the register allocator that'll need to be
 460       // propagated down here if the operands change.
 461       unsigned RegOps = OpNum + 1;
 462       while (MI->getOperand(RegOps).isReg()) {
 463         O << ", "
 464           << ARMInstPrinter::getRegisterName(MI->getOperand(RegOps).getReg());
 465         RegOps++;
 466       }
 467
 468       O << "}";
 469
 470       return false;
 471     }
 472     // These modifiers are not yet supported.
 473     case 'p': // The high single-precision register of a VFP double-precision
 474               // register.
 475     case 'e': // The low doubleword register of a NEON quad register.
 476     case 'f': // The high doubleword register of a NEON quad register.
 477     case 'h': // A range of VFP/NEON registers suitable for VLD1/VST1.
 478     case 'Q': // The least significant register of a pair.
 479     case 'R': // The most significant register of a pair.
 480     case 'H': // The highest-numbered register of a pair.
 481       return true;
 482     }
 483   }
 484
 485   printOperand(MI, OpNum, O);
 486   return false;
 487 }
 488
 489 bool ARMAsmPrinter::PrintAsmMemoryOperand(const MachineInstr *MI,
 490                                           unsigned OpNum, unsigned AsmVariant,
 491                                           const char *ExtraCode,
 492                                           raw_ostream &O) {
 493   // Does this asm operand have a single letter operand modifier?
 494   if (ExtraCode && ExtraCode[0]) {
 495     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 496
 497     switch (ExtraCode[0]) {
 498       case 'A': // A memory operand for a VLD1/VST1 instruction.
 499       default: return true;  // Unknown modifier.
 500       case 'm': // The base register of a memory operand.
 501         if (!MI->getOperand(OpNum).isReg())
 502           return true;
 503         O << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg());
 504         return false;
 505     }
 506   }
 507
 508   const MachineOperand &MO = MI->getOperand(OpNum);
 509   assert(MO.isReg() && "unexpected inline asm memory operand");
 510   O << "[" << ARMInstPrinter::getRegisterName(MO.getReg()) << "]";
 511   return false;
 512 }
 513
 514 void ARMAsmPrinter::EmitStartOfAsmFile(Module &M) {
 515   if (Subtarget->isTargetDarwin()) {
 516     Reloc::Model RelocM = TM.getRelocationModel();
 517     if (RelocM == Reloc::PIC_ || RelocM == Reloc::DynamicNoPIC) {
 518       // Declare all the text sections up front (before the DWARF sections
 519       // emitted by AsmPrinter::doInitialization) so the assembler will keep
 520       // them together at the beginning of the object file.  This helps
 521       // avoid out-of-range branches that are due a fundamental limitation of
 522       // the way symbol offsets are encoded with the current Darwin ARM
 523       // relocations.
 524       const TargetLoweringObjectFileMachO &TLOFMacho =
 525         static_cast<const TargetLoweringObjectFileMachO &>(
 526           getObjFileLowering());
 527       OutStreamer.SwitchSection(TLOFMacho.getTextSection());
 528       OutStreamer.SwitchSection(TLOFMacho.getTextCoalSection());
 529       OutStreamer.SwitchSection(TLOFMacho.getConstTextCoalSection());
 530       if (RelocM == Reloc::DynamicNoPIC) {
 531         const MCSection *sect =
 532           OutContext.getMachOSection("__TEXT", "__symbol_stub4",
 533                                      MCSectionMachO::S_SYMBOL_STUBS,
 534                                      12, SectionKind::getText());
 535         OutStreamer.SwitchSection(sect);
 536       } else {
 537         const MCSection *sect =
 538           OutContext.getMachOSection("__TEXT", "__picsymbolstub4",
 539                                      MCSectionMachO::S_SYMBOL_STUBS,
 540                                      16, SectionKind::getText());
 541         OutStreamer.SwitchSection(sect);
 542       }
 543       const MCSection *StaticInitSect =
 544         OutContext.getMachOSection("__TEXT", "__StaticInit",
 545                                    MCSectionMachO::S_REGULAR |
 546                                    MCSectionMachO::S_ATTR_PURE_INSTRUCTIONS,
 547                                    SectionKind::getText());
 548       OutStreamer.SwitchSection(StaticInitSect);
 549     }
 550   }
 551
 552   // Use unified assembler syntax.
 553   OutStreamer.EmitAssemblerFlag(MCAF_SyntaxUnified);
 554
 555   // Emit ARM Build Attributes
 556   if (Subtarget->isTargetELF()) {
 557
 558     emitAttributes();
 559   }
 560 }
 561
 562
 563 void ARMAsmPrinter::EmitEndOfAsmFile(Module &M) {
 564   if (Subtarget->isTargetDarwin()) {
 565     // All darwin targets use mach-o.
 566     const TargetLoweringObjectFileMachO &TLOFMacho =
 567       static_cast<const TargetLoweringObjectFileMachO &>(getObjFileLowering());
 568     MachineModuleInfoMachO &MMIMacho =
 569       MMI->getObjFileInfo<MachineModuleInfoMachO>();
 570
 571     // Output non-lazy-pointers for external and common global variables.
 572     MachineModuleInfoMachO::SymbolListTy Stubs = MMIMacho.GetGVStubList();
 573
 574     if (!Stubs.empty()) {
 575       // Switch with ".non_lazy_symbol_pointer" directive.
 576       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
 577       EmitAlignment(2);
 578       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 579         // L_foo$stub:
 580         OutStreamer.EmitLabel(Stubs[i].first);
 581         //   .indirect_symbol _foo
 582         MachineModuleInfoImpl::StubValueTy &MCSym = Stubs[i].second;
 583         OutStreamer.EmitSymbolAttribute(MCSym.getPointer(),MCSA_IndirectSymbol);
 584
 585         if (MCSym.getInt())
 586           // External to current translation unit.
 587           OutStreamer.EmitIntValue(0, 4/*size*/, 0/*addrspace*/);
 588         else
 589           // Internal to current translation unit.
 590           //
 591           // When we place the LSDA into the TEXT section, the type info
 592           // pointers need to be indirect and pc-rel. We accomplish this by
 593           // using NLPs; however, sometimes the types are local to the file.
 594           // We need to fill in the value for the NLP in those cases.
 595           OutStreamer.EmitValue(MCSymbolRefExpr::Create(MCSym.getPointer(),
 596                                                         OutContext),
 597                                 4/*size*/, 0/*addrspace*/);
 598       }
 599
 600       Stubs.clear();
 601       OutStreamer.AddBlankLine();
 602     }
 603
 604     Stubs = MMIMacho.GetHiddenGVStubList();
 605     if (!Stubs.empty()) {
 606       OutStreamer.SwitchSection(getObjFileLowering().getDataSection());
 607       EmitAlignment(2);
 608       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 609         // L_foo$stub:
 610         OutStreamer.EmitLabel(Stubs[i].first);
 611         //   .long _foo
 612         OutStreamer.EmitValue(MCSymbolRefExpr::
 613                               Create(Stubs[i].second.getPointer(),
 614                                      OutContext),
 615                               4/*size*/, 0/*addrspace*/);
 616       }
 617
 618       Stubs.clear();
 619       OutStreamer.AddBlankLine();
 620     }
 621
 622     // Funny Darwin hack: This flag tells the linker that no global symbols
 623     // contain code that falls through to other global symbols (e.g. the obvious
 624     // implementation of multiple entry points).  If this doesn't occur, the
 625     // linker can safely perform dead code stripping.  Since LLVM never
 626     // generates code that does this, it is always safe to set.
 627     OutStreamer.EmitAssemblerFlag(MCAF_SubsectionsViaSymbols);
 628   }
 629 }
 630
 631 //===----------------------------------------------------------------------===//
 632 // Helper routines for EmitStartOfAsmFile() and EmitEndOfAsmFile()
 633 // FIXME:
 634 // The following seem like one-off assembler flags, but they actually need
 635 // to appear in the .ARM.attributes section in ELF.
 636 // Instead of subclassing the MCELFStreamer, we do the work here.
 637
 638 void ARMAsmPrinter::emitAttributes() {
 639
 640   emitARMAttributeSection();
 641
 642   /* GAS expect .fpu to be emitted, regardless of VFP build attribute */
 643   bool emitFPU = false;
 644   AttributeEmitter *AttrEmitter;
 645   if (OutStreamer.hasRawTextSupport()) {
 646     AttrEmitter = new AsmAttributeEmitter(OutStreamer);
 647     emitFPU = true;
 648   } else {
 649     MCObjectStreamer &O = static_cast<MCObjectStreamer&>(OutStreamer);
 650     AttrEmitter = new ObjectAttributeEmitter(O);
 651   }
 652
 653   AttrEmitter->MaybeSwitchVendor("aeabi");
 654
 655   std::string CPUString = Subtarget->getCPUString();
 656
 657   if (CPUString == "cortex-a8" ||
 658       Subtarget->isCortexA8()) {
 659     AttrEmitter->EmitTextAttribute(ARMBuildAttrs::CPU_name, "cortex-a8");
 660     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch, ARMBuildAttrs::v7);
 661     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch_profile,
 662                                ARMBuildAttrs::ApplicationProfile);
 663     AttrEmitter->EmitAttribute(ARMBuildAttrs::ARM_ISA_use,
 664                                ARMBuildAttrs::Allowed);
 665     AttrEmitter->EmitAttribute(ARMBuildAttrs::THUMB_ISA_use,
 666                                ARMBuildAttrs::AllowThumb32);
 667     // Fixme: figure out when this is emitted.
 668     //AttrEmitter->EmitAttribute(ARMBuildAttrs::WMMX_arch,
 669     //                           ARMBuildAttrs::AllowWMMXv1);
 670     //
 671
 672     /// ADD additional Else-cases here!
 673   } else if (CPUString == "xscale") {
 674     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch, ARMBuildAttrs::v5TEJ);
 675     AttrEmitter->EmitAttribute(ARMBuildAttrs::ARM_ISA_use,
 676                                ARMBuildAttrs::Allowed);
 677     AttrEmitter->EmitAttribute(ARMBuildAttrs::THUMB_ISA_use,
 678                                ARMBuildAttrs::Allowed);
 679   } else if (CPUString == "generic") {
 680     // FIXME: Why these defaults?
 681     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch, ARMBuildAttrs::v4T);
 682     AttrEmitter->EmitAttribute(ARMBuildAttrs::ARM_ISA_use,
 683                                ARMBuildAttrs::Allowed);
 684     AttrEmitter->EmitAttribute(ARMBuildAttrs::THUMB_ISA_use,
 685                                ARMBuildAttrs::Allowed);
 686   }
 687
 688   if (Subtarget->hasNEON() && emitFPU) {
 689     /* NEON is not exactly a VFP architecture, but GAS emit one of
 690      * neon/vfpv3/vfpv2 for .fpu parameters */
 691     AttrEmitter->EmitTextAttribute(ARMBuildAttrs::Advanced_SIMD_arch, "neon");
 692     /* If emitted for NEON, omit from VFP below, since you can have both
 693      * NEON and VFP in build attributes but only one .fpu */
 694     emitFPU = false;
 695   }
 696
 697   /* VFPv3 + .fpu */
 698   if (Subtarget->hasVFP3()) {
 699     AttrEmitter->EmitAttribute(ARMBuildAttrs::VFP_arch,
 700                                ARMBuildAttrs::AllowFPv3A);
 701     if (emitFPU)
 702       AttrEmitter->EmitTextAttribute(ARMBuildAttrs::VFP_arch, "vfpv3");
 703
 704   /* VFPv2 + .fpu */
 705   } else if (Subtarget->hasVFP2()) {
 706     AttrEmitter->EmitAttribute(ARMBuildAttrs::VFP_arch,
 707                                ARMBuildAttrs::AllowFPv2);
 708     if (emitFPU)
 709       AttrEmitter->EmitTextAttribute(ARMBuildAttrs::VFP_arch, "vfpv2");
 710   }
 711
 712   /* TODO: ARMBuildAttrs::Allowed is not completely accurate,
 713    * since NEON can have 1 (allowed) or 2 (MAC operations) */
 714   if (Subtarget->hasNEON()) {
 715     AttrEmitter->EmitAttribute(ARMBuildAttrs::Advanced_SIMD_arch,
 716                                ARMBuildAttrs::Allowed);
 717   }
 718
 719   // Signal various FP modes.
 720   if (!UnsafeFPMath) {
 721     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_denormal,
 722                                ARMBuildAttrs::Allowed);
 723     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_exceptions,
 724                                ARMBuildAttrs::Allowed);
 725   }
 726
 727   if (NoInfsFPMath && NoNaNsFPMath)
 728     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model,
 729                                ARMBuildAttrs::Allowed);
 730   else
 731     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model,
 732                                ARMBuildAttrs::AllowIEE754);
 733
 734   // FIXME: add more flags to ARMBuildAttrs.h
 735   // 8-bytes alignment stuff.
 736   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_needed, 1);
 737   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_preserved, 1);
 738
 739   // Hard float.  Use both S and D registers and conform to AAPCS-VFP.
 740   if (Subtarget->isAAPCS_ABI() && FloatABIType == FloatABI::Hard) {
 741     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_HardFP_use, 3);
 742     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_VFP_args, 1);
 743   }
 744   // FIXME: Should we signal R9 usage?
 745
 746   if (Subtarget->hasDivide())
 747     AttrEmitter->EmitAttribute(ARMBuildAttrs::DIV_use, 1);
 748
 749   AttrEmitter->Finish();
 750   delete AttrEmitter;
 751 }
 752
 753 void ARMAsmPrinter::emitARMAttributeSection() {
 754   // <format-version>
 755   // [ <section-length> "vendor-name"
 756   // [ <file-tag> <size> <attribute>*
 757   //   | <section-tag> <size> <section-number>* 0 <attribute>*
 758   //   | <symbol-tag> <size> <symbol-number>* 0 <attribute>*
 759   //   ]+
 760   // ]*
 761
 762   if (OutStreamer.hasRawTextSupport())
 763     return;
 764
 765   const ARMElfTargetObjectFile &TLOFELF =
 766     static_cast<const ARMElfTargetObjectFile &>
 767     (getObjFileLowering());
 768
 769   OutStreamer.SwitchSection(TLOFELF.getAttributesSection());
 770
 771   // Format version
 772   OutStreamer.EmitIntValue(0x41, 1);
 773 }
 774
 775 //===----------------------------------------------------------------------===//
 776
 777 static MCSymbol *getPICLabel(const char *Prefix, unsigned FunctionNumber,
 778                              unsigned LabelId, MCContext &Ctx) {
 779
 780   MCSymbol *Label = Ctx.GetOrCreateSymbol(Twine(Prefix)
 781                        + "PC" + Twine(FunctionNumber) + "_" + Twine(LabelId));
 782   return Label;
 783 }
 784
 785 static MCSymbolRefExpr::VariantKind
 786 getModifierVariantKind(ARMCP::ARMCPModifier Modifier) {
 787   switch (Modifier) {
 788   default: llvm_unreachable("Unknown modifier!");
 789   case ARMCP::no_modifier: return MCSymbolRefExpr::VK_None;
 790   case ARMCP::TLSGD:       return MCSymbolRefExpr::VK_ARM_TLSGD;
 791   case ARMCP::TPOFF:       return MCSymbolRefExpr::VK_ARM_TPOFF;
 792   case ARMCP::GOTTPOFF:    return MCSymbolRefExpr::VK_ARM_GOTTPOFF;
 793   case ARMCP::GOT:         return MCSymbolRefExpr::VK_ARM_GOT;
 794   case ARMCP::GOTOFF:      return MCSymbolRefExpr::VK_ARM_GOTOFF;
 795   }
 796   return MCSymbolRefExpr::VK_None;
 797 }
 798
 799 MCSymbol *ARMAsmPrinter::GetARMGVSymbol(const GlobalValue *GV) {
 800   bool isIndirect = Subtarget->isTargetDarwin() &&
 801     Subtarget->GVIsIndirectSymbol(GV, TM.getRelocationModel());
 802   if (!isIndirect)
 803     return Mang->getSymbol(GV);
 804
 805   // FIXME: Remove this when Darwin transition to @GOT like syntax.
 806   MCSymbol *MCSym = GetSymbolWithGlobalValueBase(GV, "$non_lazy_ptr");
 807   MachineModuleInfoMachO &MMIMachO =
 808     MMI->getObjFileInfo<MachineModuleInfoMachO>();
 809   MachineModuleInfoImpl::StubValueTy &StubSym =
 810     GV->hasHiddenVisibility() ? MMIMachO.getHiddenGVStubEntry(MCSym) :
 811     MMIMachO.getGVStubEntry(MCSym);
 812   if (StubSym.getPointer() == 0)
 813     StubSym = MachineModuleInfoImpl::
 814       StubValueTy(Mang->getSymbol(GV), !GV->hasInternalLinkage());
 815   return MCSym;
 816 }
 817
 818 void ARMAsmPrinter::
 819 EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV) {
 820   int Size = TM.getTargetData()->getTypeAllocSize(MCPV->getType());
 821
 822   ARMConstantPoolValue *ACPV = static_cast<ARMConstantPoolValue*>(MCPV);
 823
 824   MCSymbol *MCSym;
 825   if (ACPV->isLSDA()) {
 826     SmallString<128> Str;
 827     raw_svector_ostream OS(Str);
 828     OS << MAI->getPrivateGlobalPrefix() << "_LSDA_" << getFunctionNumber();
 829     MCSym = OutContext.GetOrCreateSymbol(OS.str());
 830   } else if (ACPV->isBlockAddress()) {
 831     MCSym = GetBlockAddressSymbol(ACPV->getBlockAddress());
 832   } else if (ACPV->isGlobalValue()) {
 833     const GlobalValue *GV = ACPV->getGV();
 834     MCSym = GetARMGVSymbol(GV);
 835   } else {
 836     assert(ACPV->isExtSymbol() && "unrecognized constant pool value");
 837     MCSym = GetExternalSymbolSymbol(ACPV->getSymbol());
 838   }
 839
 840   // Create an MCSymbol for the reference.
 841   const MCExpr *Expr =
 842     MCSymbolRefExpr::Create(MCSym, getModifierVariantKind(ACPV->getModifier()),
 843                             OutContext);
 844
 845   if (ACPV->getPCAdjustment()) {
 846     MCSymbol *PCLabel = getPICLabel(MAI->getPrivateGlobalPrefix(),
 847                                     getFunctionNumber(),
 848                                     ACPV->getLabelId(),
 849                                     OutContext);
 850     const MCExpr *PCRelExpr = MCSymbolRefExpr::Create(PCLabel, OutContext);
 851     PCRelExpr =
 852       MCBinaryExpr::CreateAdd(PCRelExpr,
 853                               MCConstantExpr::Create(ACPV->getPCAdjustment(),
 854                                                      OutContext),
 855                               OutContext);
 856     if (ACPV->mustAddCurrentAddress()) {
 857       // We want "(<expr> - .)", but MC doesn't have a concept of the '.'
 858       // label, so just emit a local label end reference that instead.
 859       MCSymbol *DotSym = OutContext.CreateTempSymbol();
 860       OutStreamer.EmitLabel(DotSym);
 861       const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 862       PCRelExpr = MCBinaryExpr::CreateSub(PCRelExpr, DotExpr, OutContext);
 863     }
 864     Expr = MCBinaryExpr::CreateSub(Expr, PCRelExpr, OutContext);
 865   }
 866   OutStreamer.EmitValue(Expr, Size);
 867 }
 868
 869 void ARMAsmPrinter::EmitJumpTable(const MachineInstr *MI) {
 870   unsigned Opcode = MI->getOpcode();
 871   int OpNum = 1;
 872   if (Opcode == ARM::BR_JTadd)
 873     OpNum = 2;
 874   else if (Opcode == ARM::BR_JTm)
 875     OpNum = 3;
 876
 877   const MachineOperand &MO1 = MI->getOperand(OpNum);
 878   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 879   unsigned JTI = MO1.getIndex();
 880
 881   // Emit a label for the jump table.
 882   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 883   OutStreamer.EmitLabel(JTISymbol);
 884
 885   // Emit each entry of the table.
 886   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 887   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 888   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 889
 890   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 891     MachineBasicBlock *MBB = JTBBs[i];
 892     // Construct an MCExpr for the entry. We want a value of the form:
 893     // (BasicBlockAddr - TableBeginAddr)
 894     //
 895     // For example, a table with entries jumping to basic blocks BB0 and BB1
 896     // would look like:
 897     // LJTI_0_0:
 898     //    .word (LBB0 - LJTI_0_0)
 899     //    .word (LBB1 - LJTI_0_0)
 900     const MCExpr *Expr = MCSymbolRefExpr::Create(MBB->getSymbol(), OutContext);
 901
 902     if (TM.getRelocationModel() == Reloc::PIC_)
 903       Expr = MCBinaryExpr::CreateSub(Expr, MCSymbolRefExpr::Create(JTISymbol,
 904                                                                    OutContext),
 905                                      OutContext);
 906     OutStreamer.EmitValue(Expr, 4);
 907   }
 908 }
 909
 910 void ARMAsmPrinter::EmitJump2Table(const MachineInstr *MI) {
 911   unsigned Opcode = MI->getOpcode();
 912   int OpNum = (Opcode == ARM::t2BR_JT) ? 2 : 1;
 913   const MachineOperand &MO1 = MI->getOperand(OpNum);
 914   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 915   unsigned JTI = MO1.getIndex();
 916
 917   // Emit a label for the jump table.
 918   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 919   OutStreamer.EmitLabel(JTISymbol);
 920
 921   // Emit each entry of the table.
 922   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 923   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 924   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 925   unsigned OffsetWidth = 4;
 926   if (MI->getOpcode() == ARM::t2TBB_JT)
 927     OffsetWidth = 1;
 928   else if (MI->getOpcode() == ARM::t2TBH_JT)
 929     OffsetWidth = 2;
 930
 931   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 932     MachineBasicBlock *MBB = JTBBs[i];
 933     const MCExpr *MBBSymbolExpr = MCSymbolRefExpr::Create(MBB->getSymbol(),
 934                                                       OutContext);
 935     // If this isn't a TBB or TBH, the entries are direct branch instructions.
 936     if (OffsetWidth == 4) {
 937       MCInst BrInst;
 938       BrInst.setOpcode(ARM::t2B);
 939       BrInst.addOperand(MCOperand::CreateExpr(MBBSymbolExpr));
 940       OutStreamer.EmitInstruction(BrInst);
 941       continue;
 942     }
 943     // Otherwise it's an offset from the dispatch instruction. Construct an
 944     // MCExpr for the entry. We want a value of the form:
 945     // (BasicBlockAddr - TableBeginAddr) / 2
 946     //
 947     // For example, a TBB table with entries jumping to basic blocks BB0 and BB1
 948     // would look like:
 949     // LJTI_0_0:
 950     //    .byte (LBB0 - LJTI_0_0) / 2
 951     //    .byte (LBB1 - LJTI_0_0) / 2
 952     const MCExpr *Expr =
 953       MCBinaryExpr::CreateSub(MBBSymbolExpr,
 954                               MCSymbolRefExpr::Create(JTISymbol, OutContext),
 955                               OutContext);
 956     Expr = MCBinaryExpr::CreateDiv(Expr, MCConstantExpr::Create(2, OutContext),
 957                                    OutContext);
 958     OutStreamer.EmitValue(Expr, OffsetWidth);
 959   }
 960 }
 961
 962 void ARMAsmPrinter::PrintDebugValueComment(const MachineInstr *MI,
 963                                            raw_ostream &OS) {
 964   unsigned NOps = MI->getNumOperands();
 965   assert(NOps==4);
 966   OS << '\t' << MAI->getCommentString() << "DEBUG_VALUE: ";
 967   // cast away const; DIetc do not take const operands for some reason.
 968   DIVariable V(const_cast<MDNode *>(MI->getOperand(NOps-1).getMetadata()));
 969   OS << V.getName();
 970   OS << " <- ";
 971   // Frame address.  Currently handles register +- offset only.
 972   assert(MI->getOperand(0).isReg() && MI->getOperand(1).isImm());
 973   OS << '['; printOperand(MI, 0, OS); OS << '+'; printOperand(MI, 1, OS);
 974   OS << ']';
 975   OS << "+";
 976   printOperand(MI, NOps-2, OS);
 977 }
 978
 979 static void populateADROperands(MCInst &Inst, unsigned Dest,
 980                                 const MCSymbol *Label,
 981                                 unsigned pred, unsigned ccreg,
 982                                 MCContext &Ctx) {
 983   const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, Ctx);
 984   Inst.addOperand(MCOperand::CreateReg(Dest));
 985   Inst.addOperand(MCOperand::CreateExpr(SymbolExpr));
 986   // Add predicate operands.
 987   Inst.addOperand(MCOperand::CreateImm(pred));
 988   Inst.addOperand(MCOperand::CreateReg(ccreg));
 989 }
 990
 991 void ARMAsmPrinter::EmitPatchedInstruction(const MachineInstr *MI,
 992                                            unsigned Opcode) {
 993   MCInst TmpInst;
 994
 995   // Emit the instruction as usual, just patch the opcode.
 996   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
 997   TmpInst.setOpcode(Opcode);
 998   OutStreamer.EmitInstruction(TmpInst);
 999 }
1000
1001 void ARMAsmPrinter::EmitUnwindingInstruction(const MachineInstr *MI) {
1002   assert(MI->getFlag(MachineInstr::FrameSetup) &&
1003       "Only instruction which are involved into frame setup code are allowed");
1004
1005   const MachineFunction &MF = *MI->getParent()->getParent();
1006   const TargetRegisterInfo *RegInfo = MF.getTarget().getRegisterInfo();
1007   const ARMFunctionInfo &AFI = *MF.getInfo<ARMFunctionInfo>();
1008
1009   unsigned FramePtr = RegInfo->getFrameRegister(MF);
1010   unsigned Opc = MI->getOpcode();
1011   unsigned SrcReg, DstReg;
1012
1013   if (Opc == ARM::tPUSH || Opc == ARM::tLDRpci) {
1014     // Two special cases:
1015     // 1) tPUSH does not have src/dst regs.
1016     // 2) for Thumb1 code we sometimes materialize the constant via constpool
1017     // load. Yes, this is pretty fragile, but for now I don't see better
1018     // way... :(
1019     SrcReg = DstReg = ARM::SP;
1020   } else {
1021     SrcReg = MI->getOperand(1).getReg();
1022     DstReg = MI->getOperand(0).getReg();
1023   }
1024
1025   // Try to figure out the unwinding opcode out of src / dst regs.
1026   if (MI->getDesc().mayStore()) {
1027     // Register saves.
1028     assert(DstReg == ARM::SP &&
1029            "Only stack pointer as a destination reg is supported");
1030
1031     SmallVector<unsigned, 4> RegList;
1032     // Skip src & dst reg, and pred ops.
1033     unsigned StartOp = 2 + 2;
1034     // Use all the operands.
1035     unsigned NumOffset = 0;
1036
1037     switch (Opc) {
1038     default:
1039       MI->dump();
1040       assert(0 && "Unsupported opcode for unwinding information");
1041     case ARM::tPUSH:
1042       // Special case here: no src & dst reg, but two extra imp ops.
1043       StartOp = 2; NumOffset = 2;
1044     case ARM::STMDB_UPD:
1045     case ARM::t2STMDB_UPD:
1046     case ARM::VSTMDDB_UPD:
1047       assert(SrcReg == ARM::SP &&
1048              "Only stack pointer as a source reg is supported");
1049       for (unsigned i = StartOp, NumOps = MI->getNumOperands() - NumOffset;
1050            i != NumOps; ++i)
1051         RegList.push_back(MI->getOperand(i).getReg());
1052       break;
1053     case ARM::STR_PRE_IMM:
1054     case ARM::STR_PRE_REG:
1055       assert(MI->getOperand(2).getReg() == ARM::SP &&
1056              "Only stack pointer as a source reg is supported");
1057       RegList.push_back(SrcReg);
1058       break;
1059     }
1060     OutStreamer.EmitRegSave(RegList, Opc == ARM::VSTMDDB_UPD);
1061   } else {
1062     // Changes of stack / frame pointer.
1063     if (SrcReg == ARM::SP) {
1064       int64_t Offset = 0;
1065       switch (Opc) {
1066       default:
1067         MI->dump();
1068         assert(0 && "Unsupported opcode for unwinding information");
1069       case ARM::MOVr:
1070         Offset = 0;
1071         break;
1072       case ARM::ADDri:
1073         Offset = -MI->getOperand(2).getImm();
1074         break;
1075       case ARM::SUBri:
1076         Offset = MI->getOperand(2).getImm();
1077         break;
1078       case ARM::tSUBspi:
1079         Offset = MI->getOperand(2).getImm()*4;
1080         break;
1081       case ARM::tADDspi:
1082       case ARM::tADDrSPi:
1083         Offset = -MI->getOperand(2).getImm()*4;
1084         break;
1085       case ARM::tLDRpci: {
1086         // Grab the constpool index and check, whether it corresponds to
1087         // original or cloned constpool entry.
1088         unsigned CPI = MI->getOperand(1).getIndex();
1089         const MachineConstantPool *MCP = MF.getConstantPool();
1090         if (CPI >= MCP->getConstants().size())
1091           CPI = AFI.getOriginalCPIdx(CPI);
1092         assert(CPI != -1U && "Invalid constpool index");
1093
1094         // Derive the actual offset.
1095         const MachineConstantPoolEntry &CPE = MCP->getConstants()[CPI];
1096         assert(!CPE.isMachineConstantPoolEntry() && "Invalid constpool entry");
1097         // FIXME: Check for user, it should be "add" instruction!
1098         Offset = -cast<ConstantInt>(CPE.Val.ConstVal)->getSExtValue();
1099         break;
1100       }
1101       }
1102
1103       if (DstReg == FramePtr && FramePtr != ARM::SP)
1104         // Set-up of the frame pointer. Positive values correspond to "add"
1105         // instruction.
1106         OutStreamer.EmitSetFP(FramePtr, ARM::SP, -Offset);
1107       else if (DstReg == ARM::SP) {
1108         // Change of SP by an offset. Positive values correspond to "sub"
1109         // instruction.
1110         OutStreamer.EmitPad(Offset);
1111       } else {
1112         MI->dump();
1113         assert(0 && "Unsupported opcode for unwinding information");
1114       }
1115     } else if (DstReg == ARM::SP) {
1116       // FIXME: .movsp goes here
1117       MI->dump();
1118       assert(0 && "Unsupported opcode for unwinding information");
1119     }
1120     else {
1121       MI->dump();
1122       assert(0 && "Unsupported opcode for unwinding information");
1123     }
1124   }
1125 }
1126
1127 extern cl::opt<bool> EnableARMEHABI;
1128
1129 // Simple pseudo-instructions have their lowering (with expansion to real
1130 // instructions) auto-generated.
1131 #include "ARMGenMCPseudoLowering.inc"
1132
1133 void ARMAsmPrinter::EmitInstruction(const MachineInstr *MI) {
1134   // Do any auto-generated pseudo lowerings.
1135   if (emitPseudoExpansionLowering(OutStreamer, MI))
1136     return;
1137
1138   // Check for manual lowerings.
1139   unsigned Opc = MI->getOpcode();
1140   switch (Opc) {
1141   case ARM::t2MOVi32imm: assert(0 && "Should be lowered by thumb2it pass");
1142   case ARM::DBG_VALUE: {
1143     if (isVerbose() && OutStreamer.hasRawTextSupport()) {
1144       SmallString<128> TmpStr;
1145       raw_svector_ostream OS(TmpStr);
1146       PrintDebugValueComment(MI, OS);
1147       OutStreamer.EmitRawText(StringRef(OS.str()));
1148     }
1149     return;
1150   }
1151   case ARM::LEApcrel:
1152   case ARM::tLEApcrel:
1153   case ARM::t2LEApcrel: {
1154     // FIXME: Need to also handle globals and externals
1155     MCInst TmpInst;
1156     TmpInst.setOpcode(MI->getOpcode() == ARM::t2LEApcrel ? ARM::t2ADR
1157                       : (MI->getOpcode() == ARM::tLEApcrel ? ARM::tADR
1158                          : ARM::ADR));
1159     populateADROperands(TmpInst, MI->getOperand(0).getReg(),
1160                         GetCPISymbol(MI->getOperand(1).getIndex()),
1161                         MI->getOperand(2).getImm(), MI->getOperand(3).getReg(),
1162                         OutContext);
1163     OutStreamer.EmitInstruction(TmpInst);
1164     return;
1165   }
1166   case ARM::LEApcrelJT:
1167   case ARM::tLEApcrelJT:
1168   case ARM::t2LEApcrelJT: {
1169     MCInst TmpInst;
1170     TmpInst.setOpcode(MI->getOpcode() == ARM::t2LEApcrelJT ? ARM::t2ADR
1171                       : (MI->getOpcode() == ARM::tLEApcrelJT ? ARM::tADR
1172                          : ARM::ADR));
1173     populateADROperands(TmpInst, MI->getOperand(0).getReg(),
1174                       GetARMJTIPICJumpTableLabel2(MI->getOperand(1).getIndex(),
1175                                                   MI->getOperand(2).getImm()),
1176                       MI->getOperand(3).getImm(), MI->getOperand(4).getReg(),
1177                       OutContext);
1178     OutStreamer.EmitInstruction(TmpInst);
1179     return;
1180   }
1181   // Darwin call instructions are just normal call instructions with different
1182   // clobber semantics (they clobber R9).
1183   case ARM::BXr9_CALL:
1184   case ARM::BX_CALL: {
1185     {
1186       MCInst TmpInst;
1187       TmpInst.setOpcode(ARM::MOVr);
1188       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
1189       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1190       // Add predicate operands.
1191       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1192       TmpInst.addOperand(MCOperand::CreateReg(0));
1193       // Add 's' bit operand (always reg0 for this)
1194       TmpInst.addOperand(MCOperand::CreateReg(0));
1195       OutStreamer.EmitInstruction(TmpInst);
1196     }
1197     {
1198       MCInst TmpInst;
1199       TmpInst.setOpcode(ARM::BX);
1200       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1201       OutStreamer.EmitInstruction(TmpInst);
1202     }
1203     return;
1204   }
1205   case ARM::tBXr9_CALL:
1206   case ARM::tBX_CALL: {
1207     {
1208       MCInst TmpInst;
1209       TmpInst.setOpcode(ARM::tMOVr);
1210       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
1211       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1212       // Add predicate operands.
1213       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1214       TmpInst.addOperand(MCOperand::CreateReg(0));
1215       OutStreamer.EmitInstruction(TmpInst);
1216     }
1217     {
1218       MCInst TmpInst;
1219       TmpInst.setOpcode(ARM::tBX);
1220       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1221       // Add predicate operands.
1222       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1223       TmpInst.addOperand(MCOperand::CreateReg(0));
1224       OutStreamer.EmitInstruction(TmpInst);
1225     }
1226     return;
1227   }
1228   case ARM::BMOVPCRXr9_CALL:
1229   case ARM::BMOVPCRX_CALL: {
1230     {
1231       MCInst TmpInst;
1232       TmpInst.setOpcode(ARM::MOVr);
1233       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
1234       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1235       // Add predicate operands.
1236       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1237       TmpInst.addOperand(MCOperand::CreateReg(0));
1238       // Add 's' bit operand (always reg0 for this)
1239       TmpInst.addOperand(MCOperand::CreateReg(0));
1240       OutStreamer.EmitInstruction(TmpInst);
1241     }
1242     {
1243       MCInst TmpInst;
1244       TmpInst.setOpcode(ARM::MOVr);
1245       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1246       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1247       // Add predicate operands.
1248       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1249       TmpInst.addOperand(MCOperand::CreateReg(0));
1250       // Add 's' bit operand (always reg0 for this)
1251       TmpInst.addOperand(MCOperand::CreateReg(0));
1252       OutStreamer.EmitInstruction(TmpInst);
1253     }
1254     return;
1255   }
1256   case ARM::MOVi16_ga_pcrel:
1257   case ARM::t2MOVi16_ga_pcrel: {
1258     MCInst TmpInst;
1259     TmpInst.setOpcode(Opc == ARM::MOVi16_ga_pcrel? ARM::MOVi16 : ARM::t2MOVi16);
1260     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1261
1262     unsigned TF = MI->getOperand(1).getTargetFlags();
1263     bool isPIC = TF == ARMII::MO_LO16_NONLAZY_PIC;
1264     const GlobalValue *GV = MI->getOperand(1).getGlobal();
1265     MCSymbol *GVSym = GetARMGVSymbol(GV);
1266     const MCExpr *GVSymExpr = MCSymbolRefExpr::Create(GVSym, OutContext);
1267     if (isPIC) {
1268       MCSymbol *LabelSym = getPICLabel(MAI->getPrivateGlobalPrefix(),
1269                                        getFunctionNumber(),
1270                                        MI->getOperand(2).getImm(), OutContext);
1271       const MCExpr *LabelSymExpr= MCSymbolRefExpr::Create(LabelSym, OutContext);
1272       unsigned PCAdj = (Opc == ARM::MOVi16_ga_pcrel) ? 8 : 4;
1273       const MCExpr *PCRelExpr =
1274         ARMMCExpr::CreateLower16(MCBinaryExpr::CreateSub(GVSymExpr,
1275                                   MCBinaryExpr::CreateAdd(LabelSymExpr,
1276                                       MCConstantExpr::Create(PCAdj, OutContext),
1277                                           OutContext), OutContext), OutContext);
1278       TmpInst.addOperand(MCOperand::CreateExpr(PCRelExpr));
1279     } else {
1280       const MCExpr *RefExpr= ARMMCExpr::CreateLower16(GVSymExpr, OutContext);
1281       TmpInst.addOperand(MCOperand::CreateExpr(RefExpr));
1282     }
1283
1284     // Add predicate operands.
1285     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1286     TmpInst.addOperand(MCOperand::CreateReg(0));
1287     // Add 's' bit operand (always reg0 for this)
1288     TmpInst.addOperand(MCOperand::CreateReg(0));
1289     OutStreamer.EmitInstruction(TmpInst);
1290     return;
1291   }
1292   case ARM::MOVTi16_ga_pcrel:
1293   case ARM::t2MOVTi16_ga_pcrel: {
1294     MCInst TmpInst;
1295     TmpInst.setOpcode(Opc == ARM::MOVTi16_ga_pcrel
1296                       ? ARM::MOVTi16 : ARM::t2MOVTi16);
1297     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1298     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1299
1300     unsigned TF = MI->getOperand(2).getTargetFlags();
1301     bool isPIC = TF == ARMII::MO_HI16_NONLAZY_PIC;
1302     const GlobalValue *GV = MI->getOperand(2).getGlobal();
1303     MCSymbol *GVSym = GetARMGVSymbol(GV);
1304     const MCExpr *GVSymExpr = MCSymbolRefExpr::Create(GVSym, OutContext);
1305     if (isPIC) {
1306       MCSymbol *LabelSym = getPICLabel(MAI->getPrivateGlobalPrefix(),
1307                                        getFunctionNumber(),
1308                                        MI->getOperand(3).getImm(), OutContext);
1309       const MCExpr *LabelSymExpr= MCSymbolRefExpr::Create(LabelSym, OutContext);
1310       unsigned PCAdj = (Opc == ARM::MOVTi16_ga_pcrel) ? 8 : 4;
1311       const MCExpr *PCRelExpr =
1312         ARMMCExpr::CreateUpper16(MCBinaryExpr::CreateSub(GVSymExpr,
1313                                    MCBinaryExpr::CreateAdd(LabelSymExpr,
1314                                       MCConstantExpr::Create(PCAdj, OutContext),
1315                                           OutContext), OutContext), OutContext);
1316       TmpInst.addOperand(MCOperand::CreateExpr(PCRelExpr));
1317     } else {
1318       const MCExpr *RefExpr= ARMMCExpr::CreateUpper16(GVSymExpr, OutContext);
1319       TmpInst.addOperand(MCOperand::CreateExpr(RefExpr));
1320     }
1321     // Add predicate operands.
1322     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1323     TmpInst.addOperand(MCOperand::CreateReg(0));
1324     // Add 's' bit operand (always reg0 for this)
1325     TmpInst.addOperand(MCOperand::CreateReg(0));
1326     OutStreamer.EmitInstruction(TmpInst);
1327     return;
1328   }
1329   case ARM::tPICADD: {
1330     // This is a pseudo op for a label + instruction sequence, which looks like:
1331     // LPC0:
1332     //     add r0, pc
1333     // This adds the address of LPC0 to r0.
1334
1335     // Emit the label.
1336     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
1337                           getFunctionNumber(), MI->getOperand(2).getImm(),
1338                           OutContext));
1339
1340     // Form and emit the add.
1341     MCInst AddInst;
1342     AddInst.setOpcode(ARM::tADDhirr);
1343     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1344     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1345     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
1346     // Add predicate operands.
1347     AddInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1348     AddInst.addOperand(MCOperand::CreateReg(0));
1349     OutStreamer.EmitInstruction(AddInst);
1350     return;
1351   }
1352   case ARM::PICADD: {
1353     // This is a pseudo op for a label + instruction sequence, which looks like:
1354     // LPC0:
1355     //     add r0, pc, r0
1356     // This adds the address of LPC0 to r0.
1357
1358     // Emit the label.
1359     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
1360                           getFunctionNumber(), MI->getOperand(2).getImm(),
1361                           OutContext));
1362
1363     // Form and emit the add.
1364     MCInst AddInst;
1365     AddInst.setOpcode(ARM::ADDrr);
1366     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1367     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
1368     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1369     // Add predicate operands.
1370     AddInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
1371     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
1372     // Add 's' bit operand (always reg0 for this)
1373     AddInst.addOperand(MCOperand::CreateReg(0));
1374     OutStreamer.EmitInstruction(AddInst);
1375     return;
1376   }
1377   case ARM::PICSTR:
1378   case ARM::PICSTRB:
1379   case ARM::PICSTRH:
1380   case ARM::PICLDR:
1381   case ARM::PICLDRB:
1382   case ARM::PICLDRH:
1383   case ARM::PICLDRSB:
1384   case ARM::PICLDRSH: {
1385     // This is a pseudo op for a label + instruction sequence, which looks like:
1386     // LPC0:
1387     //     OP r0, [pc, r0]
1388     // The LCP0 label is referenced by a constant pool entry in order to get
1389     // a PC-relative address at the ldr instruction.
1390
1391     // Emit the label.
1392     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
1393                           getFunctionNumber(), MI->getOperand(2).getImm(),
1394                           OutContext));
1395
1396     // Form and emit the load
1397     unsigned Opcode;
1398     switch (MI->getOpcode()) {
1399     default:
1400       llvm_unreachable("Unexpected opcode!");
1401     case ARM::PICSTR:   Opcode = ARM::STRrs; break;
1402     case ARM::PICSTRB:  Opcode = ARM::STRBrs; break;
1403     case ARM::PICSTRH:  Opcode = ARM::STRH; break;
1404     case ARM::PICLDR:   Opcode = ARM::LDRrs; break;
1405     case ARM::PICLDRB:  Opcode = ARM::LDRBrs; break;
1406     case ARM::PICLDRH:  Opcode = ARM::LDRH; break;
1407     case ARM::PICLDRSB: Opcode = ARM::LDRSB; break;
1408     case ARM::PICLDRSH: Opcode = ARM::LDRSH; break;
1409     }
1410     MCInst LdStInst;
1411     LdStInst.setOpcode(Opcode);
1412     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1413     LdStInst.addOperand(MCOperand::CreateReg(ARM::PC));
1414     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1415     LdStInst.addOperand(MCOperand::CreateImm(0));
1416     // Add predicate operands.
1417     LdStInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
1418     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
1419     OutStreamer.EmitInstruction(LdStInst);
1420
1421     return;
1422   }
1423   case ARM::CONSTPOOL_ENTRY: {
1424     /// CONSTPOOL_ENTRY - This instruction represents a floating constant pool
1425     /// in the function.  The first operand is the ID# for this instruction, the
1426     /// second is the index into the MachineConstantPool that this is, the third
1427     /// is the size in bytes of this constant pool entry.
1428     unsigned LabelId = (unsigned)MI->getOperand(0).getImm();
1429     unsigned CPIdx   = (unsigned)MI->getOperand(1).getIndex();
1430
1431     EmitAlignment(2);
1432     OutStreamer.EmitLabel(GetCPISymbol(LabelId));
1433
1434     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPIdx];
1435     if (MCPE.isMachineConstantPoolEntry())
1436       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
1437     else
1438       EmitGlobalConstant(MCPE.Val.ConstVal);
1439
1440     return;
1441   }
1442   case ARM::t2BR_JT: {
1443     // Lower and emit the instruction itself, then the jump table following it.
1444     MCInst TmpInst;
1445     TmpInst.setOpcode(ARM::tMOVr);
1446     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1447     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1448     // Add predicate operands.
1449     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1450     TmpInst.addOperand(MCOperand::CreateReg(0));
1451     OutStreamer.EmitInstruction(TmpInst);
1452     // Output the data for the jump table itself
1453     EmitJump2Table(MI);
1454     return;
1455   }
1456   case ARM::t2TBB_JT: {
1457     // Lower and emit the instruction itself, then the jump table following it.
1458     MCInst TmpInst;
1459
1460     TmpInst.setOpcode(ARM::t2TBB);
1461     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1462     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1463     // Add predicate operands.
1464     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1465     TmpInst.addOperand(MCOperand::CreateReg(0));
1466     OutStreamer.EmitInstruction(TmpInst);
1467     // Output the data for the jump table itself
1468     EmitJump2Table(MI);
1469     // Make sure the next instruction is 2-byte aligned.
1470     EmitAlignment(1);
1471     return;
1472   }
1473   case ARM::t2TBH_JT: {
1474     // Lower and emit the instruction itself, then the jump table following it.
1475     MCInst TmpInst;
1476
1477     TmpInst.setOpcode(ARM::t2TBH);
1478     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1479     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1480     // Add predicate operands.
1481     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1482     TmpInst.addOperand(MCOperand::CreateReg(0));
1483     OutStreamer.EmitInstruction(TmpInst);
1484     // Output the data for the jump table itself
1485     EmitJump2Table(MI);
1486     return;
1487   }
1488   case ARM::tBR_JTr:
1489   case ARM::BR_JTr: {
1490     // Lower and emit the instruction itself, then the jump table following it.
1491     // mov pc, target
1492     MCInst TmpInst;
1493     unsigned Opc = MI->getOpcode() == ARM::BR_JTr ?
1494       ARM::MOVr : ARM::tMOVr;
1495     TmpInst.setOpcode(Opc);
1496     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1497     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1498     // Add predicate operands.
1499     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1500     TmpInst.addOperand(MCOperand::CreateReg(0));
1501     // Add 's' bit operand (always reg0 for this)
1502     if (Opc == ARM::MOVr)
1503       TmpInst.addOperand(MCOperand::CreateReg(0));
1504     OutStreamer.EmitInstruction(TmpInst);
1505
1506     // Make sure the Thumb jump table is 4-byte aligned.
1507     if (Opc == ARM::tMOVr)
1508       EmitAlignment(2);
1509
1510     // Output the data for the jump table itself
1511     EmitJumpTable(MI);
1512     return;
1513   }
1514   case ARM::BR_JTm: {
1515     // Lower and emit the instruction itself, then the jump table following it.
1516     // ldr pc, target
1517     MCInst TmpInst;
1518     if (MI->getOperand(1).getReg() == 0) {
1519       // literal offset
1520       TmpInst.setOpcode(ARM::LDRi12);
1521       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1522       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1523       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1524     } else {
1525       TmpInst.setOpcode(ARM::LDRrs);
1526       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1527       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1528       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1529       TmpInst.addOperand(MCOperand::CreateImm(0));
1530     }
1531     // Add predicate operands.
1532     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1533     TmpInst.addOperand(MCOperand::CreateReg(0));
1534     OutStreamer.EmitInstruction(TmpInst);
1535
1536     // Output the data for the jump table itself
1537     EmitJumpTable(MI);
1538     return;
1539   }
1540   case ARM::BR_JTadd: {
1541     // Lower and emit the instruction itself, then the jump table following it.
1542     // add pc, target, idx
1543     MCInst TmpInst;
1544     TmpInst.setOpcode(ARM::ADDrr);
1545     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1546     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1547     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1548     // Add predicate operands.
1549     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1550     TmpInst.addOperand(MCOperand::CreateReg(0));
1551     // Add 's' bit operand (always reg0 for this)
1552     TmpInst.addOperand(MCOperand::CreateReg(0));
1553     OutStreamer.EmitInstruction(TmpInst);
1554
1555     // Output the data for the jump table itself
1556     EmitJumpTable(MI);
1557     return;
1558   }
1559   case ARM::TRAP: {
1560     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1561     // FIXME: Remove this special case when they do.
1562     if (!Subtarget->isTargetDarwin()) {
1563       //.long 0xe7ffdefe @ trap
1564       uint32_t Val = 0xe7ffdefeUL;
1565       OutStreamer.AddComment("trap");
1566       OutStreamer.EmitIntValue(Val, 4);
1567       return;
1568     }
1569     break;
1570   }
1571   case ARM::tTRAP: {
1572     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1573     // FIXME: Remove this special case when they do.
1574     if (!Subtarget->isTargetDarwin()) {
1575       //.short 57086 @ trap
1576       uint16_t Val = 0xdefe;
1577       OutStreamer.AddComment("trap");
1578       OutStreamer.EmitIntValue(Val, 2);
1579       return;
1580     }
1581     break;
1582   }
1583   case ARM::t2Int_eh_sjlj_setjmp:
1584   case ARM::t2Int_eh_sjlj_setjmp_nofp:
1585   case ARM::tInt_eh_sjlj_setjmp: {
1586     // Two incoming args: GPR:$src, GPR:$val
1587     // mov $val, pc
1588     // adds $val, #7
1589     // str $val, [$src, #4]
1590     // movs r0, #0
1591     // b 1f
1592     // movs r0, #1
1593     // 1:
1594     unsigned SrcReg = MI->getOperand(0).getReg();
1595     unsigned ValReg = MI->getOperand(1).getReg();
1596     MCSymbol *Label = GetARMSJLJEHLabel();
1597     {
1598       MCInst TmpInst;
1599       TmpInst.setOpcode(ARM::tMOVr);
1600       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1601       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1602       // Predicate.
1603       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1604       TmpInst.addOperand(MCOperand::CreateReg(0));
1605       OutStreamer.AddComment("eh_setjmp begin");
1606       OutStreamer.EmitInstruction(TmpInst);
1607     }
1608     {
1609       MCInst TmpInst;
1610       TmpInst.setOpcode(ARM::tADDi3);
1611       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1612       // 's' bit operand
1613       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1614       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1615       TmpInst.addOperand(MCOperand::CreateImm(7));
1616       // Predicate.
1617       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1618       TmpInst.addOperand(MCOperand::CreateReg(0));
1619       OutStreamer.EmitInstruction(TmpInst);
1620     }
1621     {
1622       MCInst TmpInst;
1623       TmpInst.setOpcode(ARM::tSTRi);
1624       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1625       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1626       // The offset immediate is #4. The operand value is scaled by 4 for the
1627       // tSTR instruction.
1628       TmpInst.addOperand(MCOperand::CreateImm(1));
1629       // Predicate.
1630       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1631       TmpInst.addOperand(MCOperand::CreateReg(0));
1632       OutStreamer.EmitInstruction(TmpInst);
1633     }
1634     {
1635       MCInst TmpInst;
1636       TmpInst.setOpcode(ARM::tMOVi8);
1637       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1638       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1639       TmpInst.addOperand(MCOperand::CreateImm(0));
1640       // Predicate.
1641       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1642       TmpInst.addOperand(MCOperand::CreateReg(0));
1643       OutStreamer.EmitInstruction(TmpInst);
1644     }
1645     {
1646       const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, OutContext);
1647       MCInst TmpInst;
1648       TmpInst.setOpcode(ARM::tB);
1649       TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
1650       OutStreamer.EmitInstruction(TmpInst);
1651     }
1652     {
1653       MCInst TmpInst;
1654       TmpInst.setOpcode(ARM::tMOVi8);
1655       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1656       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1657       TmpInst.addOperand(MCOperand::CreateImm(1));
1658       // Predicate.
1659       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1660       TmpInst.addOperand(MCOperand::CreateReg(0));
1661       OutStreamer.AddComment("eh_setjmp end");
1662       OutStreamer.EmitInstruction(TmpInst);
1663     }
1664     OutStreamer.EmitLabel(Label);
1665     return;
1666   }
1667
1668   case ARM::Int_eh_sjlj_setjmp_nofp:
1669   case ARM::Int_eh_sjlj_setjmp: {
1670     // Two incoming args: GPR:$src, GPR:$val
1671     // add $val, pc, #8
1672     // str $val, [$src, #+4]
1673     // mov r0, #0
1674     // add pc, pc, #0
1675     // mov r0, #1
1676     unsigned SrcReg = MI->getOperand(0).getReg();
1677     unsigned ValReg = MI->getOperand(1).getReg();
1678
1679     {
1680       MCInst TmpInst;
1681       TmpInst.setOpcode(ARM::ADDri);
1682       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1683       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1684       TmpInst.addOperand(MCOperand::CreateImm(8));
1685       // Predicate.
1686       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1687       TmpInst.addOperand(MCOperand::CreateReg(0));
1688       // 's' bit operand (always reg0 for this).
1689       TmpInst.addOperand(MCOperand::CreateReg(0));
1690       OutStreamer.AddComment("eh_setjmp begin");
1691       OutStreamer.EmitInstruction(TmpInst);
1692     }
1693     {
1694       MCInst TmpInst;
1695       TmpInst.setOpcode(ARM::STRi12);
1696       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1697       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1698       TmpInst.addOperand(MCOperand::CreateImm(4));
1699       // Predicate.
1700       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1701       TmpInst.addOperand(MCOperand::CreateReg(0));
1702       OutStreamer.EmitInstruction(TmpInst);
1703     }
1704     {
1705       MCInst TmpInst;
1706       TmpInst.setOpcode(ARM::MOVi);
1707       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1708       TmpInst.addOperand(MCOperand::CreateImm(0));
1709       // Predicate.
1710       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1711       TmpInst.addOperand(MCOperand::CreateReg(0));
1712       // 's' bit operand (always reg0 for this).
1713       TmpInst.addOperand(MCOperand::CreateReg(0));
1714       OutStreamer.EmitInstruction(TmpInst);
1715     }
1716     {
1717       MCInst TmpInst;
1718       TmpInst.setOpcode(ARM::ADDri);
1719       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1720       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1721       TmpInst.addOperand(MCOperand::CreateImm(0));
1722       // Predicate.
1723       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1724       TmpInst.addOperand(MCOperand::CreateReg(0));
1725       // 's' bit operand (always reg0 for this).
1726       TmpInst.addOperand(MCOperand::CreateReg(0));
1727       OutStreamer.EmitInstruction(TmpInst);
1728     }
1729     {
1730       MCInst TmpInst;
1731       TmpInst.setOpcode(ARM::MOVi);
1732       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1733       TmpInst.addOperand(MCOperand::CreateImm(1));
1734       // Predicate.
1735       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1736       TmpInst.addOperand(MCOperand::CreateReg(0));
1737       // 's' bit operand (always reg0 for this).
1738       TmpInst.addOperand(MCOperand::CreateReg(0));
1739       OutStreamer.AddComment("eh_setjmp end");
1740       OutStreamer.EmitInstruction(TmpInst);
1741     }
1742     return;
1743   }
1744   case ARM::Int_eh_sjlj_longjmp: {
1745     // ldr sp, [$src, #8]
1746     // ldr $scratch, [$src, #4]
1747     // ldr r7, [$src]
1748     // bx $scratch
1749     unsigned SrcReg = MI->getOperand(0).getReg();
1750     unsigned ScratchReg = MI->getOperand(1).getReg();
1751     {
1752       MCInst TmpInst;
1753       TmpInst.setOpcode(ARM::LDRi12);
1754       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1755       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1756       TmpInst.addOperand(MCOperand::CreateImm(8));
1757       // Predicate.
1758       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1759       TmpInst.addOperand(MCOperand::CreateReg(0));
1760       OutStreamer.EmitInstruction(TmpInst);
1761     }
1762     {
1763       MCInst TmpInst;
1764       TmpInst.setOpcode(ARM::LDRi12);
1765       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1766       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1767       TmpInst.addOperand(MCOperand::CreateImm(4));
1768       // Predicate.
1769       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1770       TmpInst.addOperand(MCOperand::CreateReg(0));
1771       OutStreamer.EmitInstruction(TmpInst);
1772     }
1773     {
1774       MCInst TmpInst;
1775       TmpInst.setOpcode(ARM::LDRi12);
1776       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1777       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1778       TmpInst.addOperand(MCOperand::CreateImm(0));
1779       // Predicate.
1780       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1781       TmpInst.addOperand(MCOperand::CreateReg(0));
1782       OutStreamer.EmitInstruction(TmpInst);
1783     }
1784     {
1785       MCInst TmpInst;
1786       TmpInst.setOpcode(ARM::BX);
1787       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1788       // Predicate.
1789       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1790       TmpInst.addOperand(MCOperand::CreateReg(0));
1791       OutStreamer.EmitInstruction(TmpInst);
1792     }
1793     return;
1794   }
1795   case ARM::tInt_eh_sjlj_longjmp: {
1796     // ldr $scratch, [$src, #8]
1797     // mov sp, $scratch
1798     // ldr $scratch, [$src, #4]
1799     // ldr r7, [$src]
1800     // bx $scratch
1801     unsigned SrcReg = MI->getOperand(0).getReg();
1802     unsigned ScratchReg = MI->getOperand(1).getReg();
1803     {
1804       MCInst TmpInst;
1805       TmpInst.setOpcode(ARM::tLDRi);
1806       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1807       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1808       // The offset immediate is #8. The operand value is scaled by 4 for the
1809       // tLDR instruction.
1810       TmpInst.addOperand(MCOperand::CreateImm(2));
1811       // Predicate.
1812       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1813       TmpInst.addOperand(MCOperand::CreateReg(0));
1814       OutStreamer.EmitInstruction(TmpInst);
1815     }
1816     {
1817       MCInst TmpInst;
1818       TmpInst.setOpcode(ARM::tMOVr);
1819       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1820       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1821       // Predicate.
1822       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1823       TmpInst.addOperand(MCOperand::CreateReg(0));
1824       OutStreamer.EmitInstruction(TmpInst);
1825     }
1826     {
1827       MCInst TmpInst;
1828       TmpInst.setOpcode(ARM::tLDRi);
1829       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1830       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1831       TmpInst.addOperand(MCOperand::CreateImm(1));
1832       // Predicate.
1833       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1834       TmpInst.addOperand(MCOperand::CreateReg(0));
1835       OutStreamer.EmitInstruction(TmpInst);
1836     }
1837     {
1838       MCInst TmpInst;
1839       TmpInst.setOpcode(ARM::tLDRr);
1840       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1841       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1842       TmpInst.addOperand(MCOperand::CreateReg(0));
1843       // Predicate.
1844       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1845       TmpInst.addOperand(MCOperand::CreateReg(0));
1846       OutStreamer.EmitInstruction(TmpInst);
1847     }
1848     {
1849       MCInst TmpInst;
1850       TmpInst.setOpcode(ARM::tBX);
1851       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1852       // Predicate.
1853       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1854       TmpInst.addOperand(MCOperand::CreateReg(0));
1855       OutStreamer.EmitInstruction(TmpInst);
1856     }
1857     return;
1858   }
1859   }
1860
1861   MCInst TmpInst;
1862   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
1863
1864   // Emit unwinding stuff for frame-related instructions
1865   if (EnableARMEHABI && MI->getFlag(MachineInstr::FrameSetup))
1866     EmitUnwindingInstruction(MI);
1867
1868   OutStreamer.EmitInstruction(TmpInst);
1869 }
1870
1871 //===----------------------------------------------------------------------===//
1872 // Target Registry Stuff
1873 //===----------------------------------------------------------------------===//
1874
1875 // Force static initialization.
1876 extern "C" void LLVMInitializeARMAsmPrinter() {
1877   RegisterAsmPrinter<ARMAsmPrinter> X(TheARMTarget);
1878   RegisterAsmPrinter<ARMAsmPrinter> Y(TheThumbTarget);
1879 }
1880