VLDR fixups need special handling under Thumb. While the encoding is the same,
[oota-llvm.git] / lib / Target / ARM / ARMFixupKinds.h
1 //===-- ARM/ARMFixupKinds.h - ARM Specific Fixup Entries --------*- C++ -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9
10 #ifndef LLVM_ARM_ARMFIXUPKINDS_H
11 #define LLVM_ARM_ARMFIXUPKINDS_H
12
13 #include "llvm/MC/MCFixup.h"
14
15 namespace llvm {
16 namespace ARM {
17 enum Fixups {
18   // fixup_arm_ldst_pcrel_12 - 12-bit PC relative relocation for symbol
19   // addresses
20   fixup_arm_ldst_pcrel_12 = FirstTargetFixupKind,
21   // fixup_arm_pcrel_10 - 10-bit PC relative relocation for symbol addresses
22   // used in VFP instructions where the lower 2 bits are not encoded
23   // (so it's encoded as an 8-bit immediate).
24   fixup_arm_pcrel_10,
25   // fixup_t2_pcrel_10 - Equivalent to fixup_arm_pcrel_10, accounting for
26   // the byteswapped encoding of Thumb2 instructions.
27   fixup_t2_pcrel_10,
28   // fixup_arm_adr_pcrel_12 - 12-bit PC relative relocation for the ADR
29   // instruction.
30   fixup_arm_adr_pcrel_12,
31   // fixup_arm_branch - 24-bit PC relative relocation for direct branch
32   // instructions.
33   fixup_arm_branch,
34   // fixup_arm_thumb_bl - Fixup for Thumb BL/BLX instructions.
35   fixup_arm_thumb_bl,
36
37   // The next two are for the movt/movw pair
38   // the 16bit imm field are split into imm{15-12} and imm{11-0}
39   // Fixme: We need new ones for Thumb.
40   fixup_arm_movt_hi16, // :upper16:
41   fixup_arm_movw_lo16, // :lower16:
42
43   // Marker
44   LastTargetFixupKind,
45   NumTargetFixupKinds = LastTargetFixupKind - FirstTargetFixupKind
46 };
47 }
48 }
49
50 #endif