lib/Target/ARM/ARMFrameLowering.cpp

   1 //=======- ARMFrameLowering.cpp - ARM Frame Information --------*- C++ -*-====//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the ARM implementation of TargetFrameLowering class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMFrameLowering.h"
  15 #include "ARMAddressingModes.h"
  16 #include "ARMBaseInstrInfo.h"
  17 #include "ARMBaseRegisterInfo.h"
  18 #include "ARMMachineFunctionInfo.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineRegisterInfo.h"
  23 #include "llvm/CodeGen/RegisterScavenging.h"
  24 #include "llvm/Target/TargetOptions.h"
  25
  26 using namespace llvm;
  27
  28 /// hasFP - Return true if the specified function should have a dedicated frame
  29 /// pointer register.  This is true if the function has variable sized allocas
  30 /// or if frame pointer elimination is disabled.
  31 bool ARMFrameLowering::hasFP(const MachineFunction &MF) const {
  32   const TargetRegisterInfo *RegInfo = MF.getTarget().getRegisterInfo();
  33
  34   // Mac OS X requires FP not to be clobbered for backtracing purpose.
  35   if (STI.isTargetDarwin())
  36     return true;
  37
  38   const MachineFrameInfo *MFI = MF.getFrameInfo();
  39   // Always eliminate non-leaf frame pointers.
  40   return ((DisableFramePointerElim(MF) && MFI->hasCalls()) ||
  41           RegInfo->needsStackRealignment(MF) ||
  42           MFI->hasVarSizedObjects() ||
  43           MFI->isFrameAddressTaken());
  44 }
  45
  46 /// hasReservedCallFrame - Under normal circumstances, when a frame pointer is
  47 /// not required, we reserve argument space for call sites in the function
  48 /// immediately on entry to the current function.  This eliminates the need for
  49 /// add/sub sp brackets around call sites.  Returns true if the call frame is
  50 /// included as part of the stack frame.
  51 bool ARMFrameLowering::hasReservedCallFrame(const MachineFunction &MF) const {
  52   const MachineFrameInfo *FFI = MF.getFrameInfo();
  53   unsigned CFSize = FFI->getMaxCallFrameSize();
  54   // It's not always a good idea to include the call frame as part of the
  55   // stack frame. ARM (especially Thumb) has small immediate offset to
  56   // address the stack frame. So a large call frame can cause poor codegen
  57   // and may even makes it impossible to scavenge a register.
  58   if (CFSize >= ((1 << 12) - 1) / 2)  // Half of imm12
  59     return false;
  60
  61   return !MF.getFrameInfo()->hasVarSizedObjects();
  62 }
  63
  64 /// canSimplifyCallFramePseudos - If there is a reserved call frame, the
  65 /// call frame pseudos can be simplified.  Unlike most targets, having a FP
  66 /// is not sufficient here since we still may reference some objects via SP
  67 /// even when FP is available in Thumb2 mode.
  68 bool
  69 ARMFrameLowering::canSimplifyCallFramePseudos(const MachineFunction &MF) const {
  70   return hasReservedCallFrame(MF) || MF.getFrameInfo()->hasVarSizedObjects();
  71 }
  72
  73 static bool isCalleeSavedRegister(unsigned Reg, const unsigned *CSRegs) {
  74   for (unsigned i = 0; CSRegs[i]; ++i)
  75     if (Reg == CSRegs[i])
  76       return true;
  77   return false;
  78 }
  79
  80 static bool isCSRestore(MachineInstr *MI,
  81                         const ARMBaseInstrInfo &TII,
  82                         const unsigned *CSRegs) {
  83   // Integer spill area is handled with "pop".
  84   if (MI->getOpcode() == ARM::LDMIA_RET ||
  85       MI->getOpcode() == ARM::t2LDMIA_RET ||
  86       MI->getOpcode() == ARM::LDMIA_UPD ||
  87       MI->getOpcode() == ARM::t2LDMIA_UPD ||
  88       MI->getOpcode() == ARM::VLDMDIA_UPD) {
  89     // The first two operands are predicates. The last two are
  90     // imp-def and imp-use of SP. Check everything in between.
  91     for (int i = 5, e = MI->getNumOperands(); i != e; ++i)
  92       if (!isCalleeSavedRegister(MI->getOperand(i).getReg(), CSRegs))
  93         return false;
  94     return true;
  95   }
  96   if ((MI->getOpcode() == ARM::LDR_POST ||
  97        MI->getOpcode() == ARM::t2LDR_POST) &&
  98       isCalleeSavedRegister(MI->getOperand(0).getReg(), CSRegs) &&
  99       MI->getOperand(1).getReg() == ARM::SP)
 100     return true;
 101
 102   return false;
 103 }
 104
 105 static void
 106 emitSPUpdate(bool isARM,
 107              MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 108              DebugLoc dl, const ARMBaseInstrInfo &TII,
 109              int NumBytes, unsigned MIFlags = MachineInstr::NoFlags) {
 110   if (isARM)
 111     emitARMRegPlusImmediate(MBB, MBBI, dl, ARM::SP, ARM::SP, NumBytes,
 112                             ARMCC::AL, 0, TII, MIFlags);
 113   else
 114     emitT2RegPlusImmediate(MBB, MBBI, dl, ARM::SP, ARM::SP, NumBytes,
 115                            ARMCC::AL, 0, TII, MIFlags);
 116 }
 117
 118 void ARMFrameLowering::emitPrologue(MachineFunction &MF) const {
 119   MachineBasicBlock &MBB = MF.front();
 120   MachineBasicBlock::iterator MBBI = MBB.begin();
 121   MachineFrameInfo  *MFI = MF.getFrameInfo();
 122   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 123   const ARMBaseRegisterInfo *RegInfo =
 124     static_cast<const ARMBaseRegisterInfo*>(MF.getTarget().getRegisterInfo());
 125   const ARMBaseInstrInfo &TII =
 126     *static_cast<const ARMBaseInstrInfo*>(MF.getTarget().getInstrInfo());
 127   assert(!AFI->isThumb1OnlyFunction() &&
 128          "This emitPrologue does not support Thumb1!");
 129   bool isARM = !AFI->isThumbFunction();
 130   unsigned VARegSaveSize = AFI->getVarArgsRegSaveSize();
 131   unsigned NumBytes = MFI->getStackSize();
 132   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 133   DebugLoc dl = MBBI != MBB.end() ? MBBI->getDebugLoc() : DebugLoc();
 134   unsigned FramePtr = RegInfo->getFrameRegister(MF);
 135
 136   // Determine the sizes of each callee-save spill areas and record which frame
 137   // belongs to which callee-save spill areas.
 138   unsigned GPRCS1Size = 0, GPRCS2Size = 0, DPRCSSize = 0;
 139   int FramePtrSpillFI = 0;
 140
 141   // Allocate the vararg register save area. This is not counted in NumBytes.
 142   if (VARegSaveSize)
 143     emitSPUpdate(isARM, MBB, MBBI, dl, TII, -VARegSaveSize,
 144                  MachineInstr::FrameSetup);
 145
 146   if (!AFI->hasStackFrame()) {
 147     if (NumBytes != 0)
 148       emitSPUpdate(isARM, MBB, MBBI, dl, TII, -NumBytes,
 149                    MachineInstr::FrameSetup);
 150     return;
 151   }
 152
 153   for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
 154     unsigned Reg = CSI[i].getReg();
 155     int FI = CSI[i].getFrameIdx();
 156     switch (Reg) {
 157     case ARM::R4:
 158     case ARM::R5:
 159     case ARM::R6:
 160     case ARM::R7:
 161     case ARM::LR:
 162       if (Reg == FramePtr)
 163         FramePtrSpillFI = FI;
 164       AFI->addGPRCalleeSavedArea1Frame(FI);
 165       GPRCS1Size += 4;
 166       break;
 167     case ARM::R8:
 168     case ARM::R9:
 169     case ARM::R10:
 170     case ARM::R11:
 171       if (Reg == FramePtr)
 172         FramePtrSpillFI = FI;
 173       if (STI.isTargetDarwin()) {
 174         AFI->addGPRCalleeSavedArea2Frame(FI);
 175         GPRCS2Size += 4;
 176       } else {
 177         AFI->addGPRCalleeSavedArea1Frame(FI);
 178         GPRCS1Size += 4;
 179       }
 180       break;
 181     default:
 182       AFI->addDPRCalleeSavedAreaFrame(FI);
 183       DPRCSSize += 8;
 184     }
 185   }
 186
 187   // Move past area 1.
 188   if (GPRCS1Size > 0) MBBI++;
 189
 190   // Set FP to point to the stack slot that contains the previous FP.
 191   // For Darwin, FP is R7, which has now been stored in spill area 1.
 192   // Otherwise, if this is not Darwin, all the callee-saved registers go
 193   // into spill area 1, including the FP in R11.  In either case, it is
 194   // now safe to emit this assignment.
 195   bool HasFP = hasFP(MF);
 196   if (HasFP) {
 197     unsigned ADDriOpc = !AFI->isThumbFunction() ? ARM::ADDri : ARM::t2ADDri;
 198     MachineInstrBuilder MIB =
 199       BuildMI(MBB, MBBI, dl, TII.get(ADDriOpc), FramePtr)
 200       .addFrameIndex(FramePtrSpillFI).addImm(0)
 201       .setMIFlag(MachineInstr::FrameSetup);
 202     AddDefaultCC(AddDefaultPred(MIB));
 203   }
 204
 205   // Move past area 2.
 206   if (GPRCS2Size > 0) MBBI++;
 207
 208   // Determine starting offsets of spill areas.
 209   unsigned DPRCSOffset  = NumBytes - (GPRCS1Size + GPRCS2Size + DPRCSSize);
 210   unsigned GPRCS2Offset = DPRCSOffset + DPRCSSize;
 211   unsigned GPRCS1Offset = GPRCS2Offset + GPRCS2Size;
 212   if (HasFP)
 213     AFI->setFramePtrSpillOffset(MFI->getObjectOffset(FramePtrSpillFI) +
 214                                 NumBytes);
 215   AFI->setGPRCalleeSavedArea1Offset(GPRCS1Offset);
 216   AFI->setGPRCalleeSavedArea2Offset(GPRCS2Offset);
 217   AFI->setDPRCalleeSavedAreaOffset(DPRCSOffset);
 218
 219   // Move past area 3.
 220   if (DPRCSSize > 0) {
 221     MBBI++;
 222     // Since vpush register list cannot have gaps, there may be multiple vpush
 223     // instructions in the prologue.
 224     while (MBBI->getOpcode() == ARM::VSTMDDB_UPD)
 225       MBBI++;
 226   }
 227
 228   NumBytes = DPRCSOffset;
 229   if (NumBytes) {
 230     // Adjust SP after all the callee-save spills.
 231     emitSPUpdate(isARM, MBB, MBBI, dl, TII, -NumBytes,
 232                  MachineInstr::FrameSetup);
 233     if (HasFP && isARM)
 234       // Restore from fp only in ARM mode: e.g. sub sp, r7, #24
 235       // Note it's not safe to do this in Thumb2 mode because it would have
 236       // taken two instructions:
 237       // mov sp, r7
 238       // sub sp, #24
 239       // If an interrupt is taken between the two instructions, then sp is in
 240       // an inconsistent state (pointing to the middle of callee-saved area).
 241       // The interrupt handler can end up clobbering the registers.
 242       AFI->setShouldRestoreSPFromFP(true);
 243   }
 244
 245   if (STI.isTargetELF() && hasFP(MF))
 246     MFI->setOffsetAdjustment(MFI->getOffsetAdjustment() -
 247                              AFI->getFramePtrSpillOffset());
 248
 249   AFI->setGPRCalleeSavedArea1Size(GPRCS1Size);
 250   AFI->setGPRCalleeSavedArea2Size(GPRCS2Size);
 251   AFI->setDPRCalleeSavedAreaSize(DPRCSSize);
 252
 253   // If we need dynamic stack realignment, do it here. Be paranoid and make
 254   // sure if we also have VLAs, we have a base pointer for frame access.
 255   if (RegInfo->needsStackRealignment(MF)) {
 256     unsigned MaxAlign = MFI->getMaxAlignment();
 257     assert (!AFI->isThumb1OnlyFunction());
 258     if (!AFI->isThumbFunction()) {
 259       // Emit bic sp, sp, MaxAlign
 260       AddDefaultCC(AddDefaultPred(BuildMI(MBB, MBBI, dl,
 261                                           TII.get(ARM::BICri), ARM::SP)
 262                                   .addReg(ARM::SP, RegState::Kill)
 263                                   .addImm(MaxAlign-1)));
 264     } else {
 265       // We cannot use sp as source/dest register here, thus we're emitting the
 266       // following sequence:
 267       // mov r4, sp
 268       // bic r4, r4, MaxAlign
 269       // mov sp, r4
 270       // FIXME: It will be better just to find spare register here.
 271       BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVgpr2tgpr), ARM::R4)
 272         .addReg(ARM::SP, RegState::Kill);
 273       AddDefaultCC(AddDefaultPred(BuildMI(MBB, MBBI, dl,
 274                                           TII.get(ARM::t2BICri), ARM::R4)
 275                                   .addReg(ARM::R4, RegState::Kill)
 276                                   .addImm(MaxAlign-1)));
 277       BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVtgpr2gpr), ARM::SP)
 278         .addReg(ARM::R4, RegState::Kill);
 279     }
 280
 281     AFI->setShouldRestoreSPFromFP(true);
 282   }
 283
 284   // If we need a base pointer, set it up here. It's whatever the value
 285   // of the stack pointer is at this point. Any variable size objects
 286   // will be allocated after this, so we can still use the base pointer
 287   // to reference locals.
 288   // FIXME: Clarify FrameSetup flags here.
 289   if (RegInfo->hasBasePointer(MF)) {
 290     if (isARM)
 291       BuildMI(MBB, MBBI, dl,
 292               TII.get(ARM::MOVr), RegInfo->getBaseRegister())
 293         .addReg(ARM::SP)
 294         .addImm((unsigned)ARMCC::AL).addReg(0).addReg(0);
 295     else
 296       BuildMI(MBB, MBBI, dl,
 297               TII.get(ARM::tMOVgpr2gpr), RegInfo->getBaseRegister())
 298         .addReg(ARM::SP);
 299   }
 300
 301   // If the frame has variable sized objects then the epilogue must restore
 302   // the sp from fp. We can assume there's an FP here since hasFP already
 303   // checks for hasVarSizedObjects.
 304   if (MFI->hasVarSizedObjects())
 305     AFI->setShouldRestoreSPFromFP(true);
 306 }
 307
 308 void ARMFrameLowering::emitEpilogue(MachineFunction &MF,
 309                                     MachineBasicBlock &MBB) const {
 310   MachineBasicBlock::iterator MBBI = MBB.getLastNonDebugInstr();
 311   assert(MBBI->getDesc().isReturn() &&
 312          "Can only insert epilog into returning blocks");
 313   unsigned RetOpcode = MBBI->getOpcode();
 314   DebugLoc dl = MBBI->getDebugLoc();
 315   MachineFrameInfo *MFI = MF.getFrameInfo();
 316   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 317   const TargetRegisterInfo *RegInfo = MF.getTarget().getRegisterInfo();
 318   const ARMBaseInstrInfo &TII =
 319     *static_cast<const ARMBaseInstrInfo*>(MF.getTarget().getInstrInfo());
 320   assert(!AFI->isThumb1OnlyFunction() &&
 321          "This emitEpilogue does not support Thumb1!");
 322   bool isARM = !AFI->isThumbFunction();
 323
 324   unsigned VARegSaveSize = AFI->getVarArgsRegSaveSize();
 325   int NumBytes = (int)MFI->getStackSize();
 326   unsigned FramePtr = RegInfo->getFrameRegister(MF);
 327
 328   if (!AFI->hasStackFrame()) {
 329     if (NumBytes != 0)
 330       emitSPUpdate(isARM, MBB, MBBI, dl, TII, NumBytes);
 331   } else {
 332     // Unwind MBBI to point to first LDR / VLDRD.
 333     const unsigned *CSRegs = RegInfo->getCalleeSavedRegs();
 334     if (MBBI != MBB.begin()) {
 335       do
 336         --MBBI;
 337       while (MBBI != MBB.begin() && isCSRestore(MBBI, TII, CSRegs));
 338       if (!isCSRestore(MBBI, TII, CSRegs))
 339         ++MBBI;
 340     }
 341
 342     // Move SP to start of FP callee save spill area.
 343     NumBytes -= (AFI->getGPRCalleeSavedArea1Size() +
 344                  AFI->getGPRCalleeSavedArea2Size() +
 345                  AFI->getDPRCalleeSavedAreaSize());
 346
 347     // Reset SP based on frame pointer only if the stack frame extends beyond
 348     // frame pointer stack slot or target is ELF and the function has FP.
 349     if (AFI->shouldRestoreSPFromFP()) {
 350       NumBytes = AFI->getFramePtrSpillOffset() - NumBytes;
 351       if (NumBytes) {
 352         if (isARM)
 353           emitARMRegPlusImmediate(MBB, MBBI, dl, ARM::SP, FramePtr, -NumBytes,
 354                                   ARMCC::AL, 0, TII);
 355         else {
 356           // It's not possible to restore SP from FP in a single instruction.
 357           // For Darwin, this looks like:
 358           // mov sp, r7
 359           // sub sp, #24
 360           // This is bad, if an interrupt is taken after the mov, sp is in an
 361           // inconsistent state.
 362           // Use the first callee-saved register as a scratch register.
 363           assert(MF.getRegInfo().isPhysRegUsed(ARM::R4) &&
 364                  "No scratch register to restore SP from FP!");
 365           emitT2RegPlusImmediate(MBB, MBBI, dl, ARM::R4, FramePtr, -NumBytes,
 366                                  ARMCC::AL, 0, TII);
 367           BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVgpr2gpr), ARM::SP)
 368             .addReg(ARM::R4);
 369         }
 370       } else {
 371         // Thumb2 or ARM.
 372         if (isARM)
 373           BuildMI(MBB, MBBI, dl, TII.get(ARM::MOVr), ARM::SP)
 374             .addReg(FramePtr).addImm((unsigned)ARMCC::AL).addReg(0).addReg(0);
 375         else
 376           BuildMI(MBB, MBBI, dl, TII.get(ARM::tMOVgpr2gpr), ARM::SP)
 377             .addReg(FramePtr);
 378       }
 379     } else if (NumBytes)
 380       emitSPUpdate(isARM, MBB, MBBI, dl, TII, NumBytes);
 381
 382     // Increment past our save areas.
 383     if (AFI->getDPRCalleeSavedAreaSize()) {
 384       MBBI++;
 385       // Since vpop register list cannot have gaps, there may be multiple vpop
 386       // instructions in the epilogue.
 387       while (MBBI->getOpcode() == ARM::VLDMDIA_UPD)
 388         MBBI++;
 389     }
 390     if (AFI->getGPRCalleeSavedArea2Size()) MBBI++;
 391     if (AFI->getGPRCalleeSavedArea1Size()) MBBI++;
 392   }
 393
 394   if (RetOpcode == ARM::TCRETURNdi || RetOpcode == ARM::TCRETURNdiND ||
 395       RetOpcode == ARM::TCRETURNri || RetOpcode == ARM::TCRETURNriND) {
 396     // Tail call return: adjust the stack pointer and jump to callee.
 397     MBBI = MBB.getLastNonDebugInstr();
 398     MachineOperand &JumpTarget = MBBI->getOperand(0);
 399
 400     // Jump to label or value in register.
 401     if (RetOpcode == ARM::TCRETURNdi || RetOpcode == ARM::TCRETURNdiND) {
 402       unsigned TCOpcode = (RetOpcode == ARM::TCRETURNdi)
 403         ? (STI.isThumb() ? ARM::tTAILJMPd : ARM::TAILJMPd)
 404         : (STI.isThumb() ? ARM::tTAILJMPdND : ARM::TAILJMPdND);
 405       MachineInstrBuilder MIB = BuildMI(MBB, MBBI, dl, TII.get(TCOpcode));
 406       if (JumpTarget.isGlobal())
 407         MIB.addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
 408                              JumpTarget.getTargetFlags());
 409       else {
 410         assert(JumpTarget.isSymbol());
 411         MIB.addExternalSymbol(JumpTarget.getSymbolName(),
 412                               JumpTarget.getTargetFlags());
 413       }
 414     } else if (RetOpcode == ARM::TCRETURNri) {
 415       BuildMI(MBB, MBBI, dl,
 416               TII.get(STI.isThumb() ? ARM::tTAILJMPr : ARM::TAILJMPr)).
 417         addReg(JumpTarget.getReg(), RegState::Kill);
 418     } else if (RetOpcode == ARM::TCRETURNriND) {
 419       BuildMI(MBB, MBBI, dl,
 420               TII.get(STI.isThumb() ? ARM::tTAILJMPrND : ARM::TAILJMPrND)).
 421         addReg(JumpTarget.getReg(), RegState::Kill);
 422     }
 423
 424     MachineInstr *NewMI = prior(MBBI);
 425     for (unsigned i = 1, e = MBBI->getNumOperands(); i != e; ++i)
 426       NewMI->addOperand(MBBI->getOperand(i));
 427
 428     // Delete the pseudo instruction TCRETURN.
 429     MBB.erase(MBBI);
 430     MBBI = NewMI;
 431   }
 432
 433   if (VARegSaveSize)
 434     emitSPUpdate(isARM, MBB, MBBI, dl, TII, VARegSaveSize);
 435 }
 436
 437 /// getFrameIndexReference - Provide a base+offset reference to an FI slot for
 438 /// debug info.  It's the same as what we use for resolving the code-gen
 439 /// references for now.  FIXME: This can go wrong when references are
 440 /// SP-relative and simple call frames aren't used.
 441 int
 442 ARMFrameLowering::getFrameIndexReference(const MachineFunction &MF, int FI,
 443                                          unsigned &FrameReg) const {
 444   return ResolveFrameIndexReference(MF, FI, FrameReg, 0);
 445 }
 446
 447 int
 448 ARMFrameLowering::ResolveFrameIndexReference(const MachineFunction &MF,
 449                                              int FI, unsigned &FrameReg,
 450                                              int SPAdj) const {
 451   const MachineFrameInfo *MFI = MF.getFrameInfo();
 452   const ARMBaseRegisterInfo *RegInfo =
 453     static_cast<const ARMBaseRegisterInfo*>(MF.getTarget().getRegisterInfo());
 454   const ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 455   int Offset = MFI->getObjectOffset(FI) + MFI->getStackSize();
 456   int FPOffset = Offset - AFI->getFramePtrSpillOffset();
 457   bool isFixed = MFI->isFixedObjectIndex(FI);
 458
 459   FrameReg = ARM::SP;
 460   Offset += SPAdj;
 461   if (AFI->isGPRCalleeSavedArea1Frame(FI))
 462     return Offset - AFI->getGPRCalleeSavedArea1Offset();
 463   else if (AFI->isGPRCalleeSavedArea2Frame(FI))
 464     return Offset - AFI->getGPRCalleeSavedArea2Offset();
 465   else if (AFI->isDPRCalleeSavedAreaFrame(FI))
 466     return Offset - AFI->getDPRCalleeSavedAreaOffset();
 467
 468   // When dynamically realigning the stack, use the frame pointer for
 469   // parameters, and the stack/base pointer for locals.
 470   if (RegInfo->needsStackRealignment(MF)) {
 471     assert (hasFP(MF) && "dynamic stack realignment without a FP!");
 472     if (isFixed) {
 473       FrameReg = RegInfo->getFrameRegister(MF);
 474       Offset = FPOffset;
 475     } else if (MFI->hasVarSizedObjects()) {
 476       assert(RegInfo->hasBasePointer(MF) &&
 477              "VLAs and dynamic stack alignment, but missing base pointer!");
 478       FrameReg = RegInfo->getBaseRegister();
 479     }
 480     return Offset;
 481   }
 482
 483   // If there is a frame pointer, use it when we can.
 484   if (hasFP(MF) && AFI->hasStackFrame()) {
 485     // Use frame pointer to reference fixed objects. Use it for locals if
 486     // there are VLAs (and thus the SP isn't reliable as a base).
 487     if (isFixed || (MFI->hasVarSizedObjects() &&
 488                     !RegInfo->hasBasePointer(MF))) {
 489       FrameReg = RegInfo->getFrameRegister(MF);
 490       return FPOffset;
 491     } else if (MFI->hasVarSizedObjects()) {
 492       assert(RegInfo->hasBasePointer(MF) && "missing base pointer!");
 493       if (AFI->isThumb2Function()) {
 494         // Try to use the frame pointer if we can, else use the base pointer
 495         // since it's available. This is handy for the emergency spill slot, in
 496         // particular.
 497         if (FPOffset >= -255 && FPOffset < 0) {
 498           FrameReg = RegInfo->getFrameRegister(MF);
 499           return FPOffset;
 500         }
 501       }
 502     } else if (AFI->isThumb2Function()) {
 503       // Use  add <rd>, sp, #<imm8>
 504       //      ldr <rd>, [sp, #<imm8>]
 505       // if at all possible to save space.
 506       if (Offset >= 0 && (Offset & 3) == 0 && Offset <= 1020)
 507         return Offset;
 508       // In Thumb2 mode, the negative offset is very limited. Try to avoid
 509       // out of range references. ldr <rt>,[<rn>, #-<imm8>]
 510       if (FPOffset >= -255 && FPOffset < 0) {
 511         FrameReg = RegInfo->getFrameRegister(MF);
 512         return FPOffset;
 513       }
 514     } else if (Offset > (FPOffset < 0 ? -FPOffset : FPOffset)) {
 515       // Otherwise, use SP or FP, whichever is closer to the stack slot.
 516       FrameReg = RegInfo->getFrameRegister(MF);
 517       return FPOffset;
 518     }
 519   }
 520   // Use the base pointer if we have one.
 521   if (RegInfo->hasBasePointer(MF))
 522     FrameReg = RegInfo->getBaseRegister();
 523   return Offset;
 524 }
 525
 526 int ARMFrameLowering::getFrameIndexOffset(const MachineFunction &MF,
 527                                           int FI) const {
 528   unsigned FrameReg;
 529   return getFrameIndexReference(MF, FI, FrameReg);
 530 }
 531
 532 void ARMFrameLowering::emitPushInst(MachineBasicBlock &MBB,
 533                                     MachineBasicBlock::iterator MI,
 534                                     const std::vector<CalleeSavedInfo> &CSI,
 535                                     unsigned StmOpc, unsigned StrOpc,
 536                                     bool NoGap,
 537                                     bool(*Func)(unsigned, bool),
 538                                     unsigned MIFlags) const {
 539   MachineFunction &MF = *MBB.getParent();
 540   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
 541
 542   DebugLoc DL;
 543   if (MI != MBB.end()) DL = MI->getDebugLoc();
 544
 545   SmallVector<std::pair<unsigned,bool>, 4> Regs;
 546   unsigned i = CSI.size();
 547   while (i != 0) {
 548     unsigned LastReg = 0;
 549     for (; i != 0; --i) {
 550       unsigned Reg = CSI[i-1].getReg();
 551       if (!(Func)(Reg, STI.isTargetDarwin())) continue;
 552
 553       // Add the callee-saved register as live-in unless it's LR and
 554       // @llvm.returnaddress is called. If LR is returned for
 555       // @llvm.returnaddress then it's already added to the function and
 556       // entry block live-in sets.
 557       bool isKill = true;
 558       if (Reg == ARM::LR) {
 559         if (MF.getFrameInfo()->isReturnAddressTaken() &&
 560             MF.getRegInfo().isLiveIn(Reg))
 561           isKill = false;
 562       }
 563
 564       if (isKill)
 565         MBB.addLiveIn(Reg);
 566
 567       // If NoGap is true, push consecutive registers and then leave the rest
 568       // for other instructions. e.g.
 569       // vpush {d8, d10, d11} -> vpush {d8}, vpush {d10, d11}
 570       if (NoGap && LastReg && LastReg != Reg-1)
 571         break;
 572       LastReg = Reg;
 573       Regs.push_back(std::make_pair(Reg, isKill));
 574     }
 575
 576     if (Regs.empty())
 577       continue;
 578     if (Regs.size() > 1 || StrOpc== 0) {
 579       MachineInstrBuilder MIB =
 580         AddDefaultPred(BuildMI(MBB, MI, DL, TII.get(StmOpc), ARM::SP)
 581                        .addReg(ARM::SP).setMIFlags(MIFlags));
 582       for (unsigned i = 0, e = Regs.size(); i < e; ++i)
 583         MIB.addReg(Regs[i].first, getKillRegState(Regs[i].second));
 584     } else if (Regs.size() == 1) {
 585       MachineInstrBuilder MIB = BuildMI(MBB, MI, DL, TII.get(StrOpc),
 586                                         ARM::SP)
 587         .addReg(Regs[0].first, getKillRegState(Regs[0].second))
 588         .addReg(ARM::SP).setMIFlags(MIFlags);
 589       // ARM mode needs an extra reg0 here due to addrmode2. Will go away once
 590       // that refactoring is complete (eventually).
 591       if (StrOpc == ARM::STR_PRE) {
 592         MIB.addReg(0);
 593         MIB.addImm(ARM_AM::getAM2Opc(ARM_AM::sub, 4, ARM_AM::no_shift));
 594       } else
 595         MIB.addImm(-4);
 596       AddDefaultPred(MIB);
 597     }
 598     Regs.clear();
 599   }
 600 }
 601
 602 void ARMFrameLowering::emitPopInst(MachineBasicBlock &MBB,
 603                                    MachineBasicBlock::iterator MI,
 604                                    const std::vector<CalleeSavedInfo> &CSI,
 605                                    unsigned LdmOpc, unsigned LdrOpc,
 606                                    bool isVarArg, bool NoGap,
 607                                    bool(*Func)(unsigned, bool)) const {
 608   MachineFunction &MF = *MBB.getParent();
 609   const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
 610   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 611   DebugLoc DL = MI->getDebugLoc();
 612   unsigned RetOpcode = MI->getOpcode();
 613   bool isTailCall = (RetOpcode == ARM::TCRETURNdi ||
 614                      RetOpcode == ARM::TCRETURNdiND ||
 615                      RetOpcode == ARM::TCRETURNri ||
 616                      RetOpcode == ARM::TCRETURNriND);
 617
 618   SmallVector<unsigned, 4> Regs;
 619   unsigned i = CSI.size();
 620   while (i != 0) {
 621     unsigned LastReg = 0;
 622     bool DeleteRet = false;
 623     for (; i != 0; --i) {
 624       unsigned Reg = CSI[i-1].getReg();
 625       if (!(Func)(Reg, STI.isTargetDarwin())) continue;
 626
 627       if (Reg == ARM::LR && !isTailCall && !isVarArg && STI.hasV5TOps()) {
 628         Reg = ARM::PC;
 629         LdmOpc = AFI->isThumbFunction() ? ARM::t2LDMIA_RET : ARM::LDMIA_RET;
 630         // Fold the return instruction into the LDM.
 631         DeleteRet = true;
 632       }
 633
 634       // If NoGap is true, pop consecutive registers and then leave the rest
 635       // for other instructions. e.g.
 636       // vpop {d8, d10, d11} -> vpop {d8}, vpop {d10, d11}
 637       if (NoGap && LastReg && LastReg != Reg-1)
 638         break;
 639
 640       LastReg = Reg;
 641       Regs.push_back(Reg);
 642     }
 643
 644     if (Regs.empty())
 645       continue;
 646     if (Regs.size() > 1 || LdrOpc == 0) {
 647       MachineInstrBuilder MIB =
 648         AddDefaultPred(BuildMI(MBB, MI, DL, TII.get(LdmOpc), ARM::SP)
 649                        .addReg(ARM::SP));
 650       for (unsigned i = 0, e = Regs.size(); i < e; ++i)
 651         MIB.addReg(Regs[i], getDefRegState(true));
 652       if (DeleteRet)
 653         MI->eraseFromParent();
 654       MI = MIB;
 655     } else if (Regs.size() == 1) {
 656       // If we adjusted the reg to PC from LR above, switch it back here. We
 657       // only do that for LDM.
 658       if (Regs[0] == ARM::PC)
 659         Regs[0] = ARM::LR;
 660       MachineInstrBuilder MIB =
 661         BuildMI(MBB, MI, DL, TII.get(LdrOpc), Regs[0])
 662           .addReg(ARM::SP, RegState::Define)
 663           .addReg(ARM::SP);
 664       // ARM mode needs an extra reg0 here due to addrmode2. Will go away once
 665       // that refactoring is complete (eventually).
 666       if (LdrOpc == ARM::LDR_POST) {
 667         MIB.addReg(0);
 668         MIB.addImm(ARM_AM::getAM2Opc(ARM_AM::add, 4, ARM_AM::no_shift));
 669       } else
 670         MIB.addImm(4);
 671       AddDefaultPred(MIB);
 672     }
 673     Regs.clear();
 674   }
 675 }
 676
 677 bool ARMFrameLowering::spillCalleeSavedRegisters(MachineBasicBlock &MBB,
 678                                         MachineBasicBlock::iterator MI,
 679                                         const std::vector<CalleeSavedInfo> &CSI,
 680                                         const TargetRegisterInfo *TRI) const {
 681   if (CSI.empty())
 682     return false;
 683
 684   MachineFunction &MF = *MBB.getParent();
 685   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 686
 687   unsigned PushOpc = AFI->isThumbFunction() ? ARM::t2STMDB_UPD : ARM::STMDB_UPD;
 688   unsigned PushOneOpc = AFI->isThumbFunction() ? ARM::t2STR_PRE : ARM::STR_PRE;
 689   unsigned FltOpc = ARM::VSTMDDB_UPD;
 690   emitPushInst(MBB, MI, CSI, PushOpc, PushOneOpc, false, &isARMArea1Register,
 691                MachineInstr::FrameSetup);
 692   emitPushInst(MBB, MI, CSI, PushOpc, PushOneOpc, false, &isARMArea2Register,
 693                MachineInstr::FrameSetup);
 694   emitPushInst(MBB, MI, CSI, FltOpc, 0, true, &isARMArea3Register,
 695                MachineInstr::FrameSetup);
 696
 697   return true;
 698 }
 699
 700 bool ARMFrameLowering::restoreCalleeSavedRegisters(MachineBasicBlock &MBB,
 701                                         MachineBasicBlock::iterator MI,
 702                                         const std::vector<CalleeSavedInfo> &CSI,
 703                                         const TargetRegisterInfo *TRI) const {
 704   if (CSI.empty())
 705     return false;
 706
 707   MachineFunction &MF = *MBB.getParent();
 708   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 709   bool isVarArg = AFI->getVarArgsRegSaveSize() > 0;
 710
 711   unsigned PopOpc = AFI->isThumbFunction() ? ARM::t2LDMIA_UPD : ARM::LDMIA_UPD;
 712   unsigned LdrOpc = AFI->isThumbFunction() ? ARM::t2LDR_POST : ARM::LDR_POST;
 713   unsigned FltOpc = ARM::VLDMDIA_UPD;
 714   emitPopInst(MBB, MI, CSI, FltOpc, 0, isVarArg, true, &isARMArea3Register);
 715   emitPopInst(MBB, MI, CSI, PopOpc, LdrOpc, isVarArg, false,
 716               &isARMArea2Register);
 717   emitPopInst(MBB, MI, CSI, PopOpc, LdrOpc, isVarArg, false,
 718               &isARMArea1Register);
 719
 720   return true;
 721 }
 722
 723 // FIXME: Make generic?
 724 static unsigned GetFunctionSizeInBytes(const MachineFunction &MF,
 725                                        const ARMBaseInstrInfo &TII) {
 726   unsigned FnSize = 0;
 727   for (MachineFunction::const_iterator MBBI = MF.begin(), E = MF.end();
 728        MBBI != E; ++MBBI) {
 729     const MachineBasicBlock &MBB = *MBBI;
 730     for (MachineBasicBlock::const_iterator I = MBB.begin(),E = MBB.end();
 731          I != E; ++I)
 732       FnSize += TII.GetInstSizeInBytes(I);
 733   }
 734   return FnSize;
 735 }
 736
 737 /// estimateStackSize - Estimate and return the size of the frame.
 738 /// FIXME: Make generic?
 739 static unsigned estimateStackSize(MachineFunction &MF) {
 740   const MachineFrameInfo *FFI = MF.getFrameInfo();
 741   int Offset = 0;
 742   for (int i = FFI->getObjectIndexBegin(); i != 0; ++i) {
 743     int FixedOff = -FFI->getObjectOffset(i);
 744     if (FixedOff > Offset) Offset = FixedOff;
 745   }
 746   for (unsigned i = 0, e = FFI->getObjectIndexEnd(); i != e; ++i) {
 747     if (FFI->isDeadObjectIndex(i))
 748       continue;
 749     Offset += FFI->getObjectSize(i);
 750     unsigned Align = FFI->getObjectAlignment(i);
 751     // Adjust to alignment boundary
 752     Offset = (Offset+Align-1)/Align*Align;
 753   }
 754   return (unsigned)Offset;
 755 }
 756
 757 /// estimateRSStackSizeLimit - Look at each instruction that references stack
 758 /// frames and return the stack size limit beyond which some of these
 759 /// instructions will require a scratch register during their expansion later.
 760 // FIXME: Move to TII?
 761 static unsigned estimateRSStackSizeLimit(MachineFunction &MF,
 762                                          const TargetFrameLowering *TFI) {
 763   const ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 764   unsigned Limit = (1 << 12) - 1;
 765   for (MachineFunction::iterator BB = MF.begin(),E = MF.end(); BB != E; ++BB) {
 766     for (MachineBasicBlock::iterator I = BB->begin(), E = BB->end();
 767          I != E; ++I) {
 768       for (unsigned i = 0, e = I->getNumOperands(); i != e; ++i) {
 769         if (!I->getOperand(i).isFI()) continue;
 770
 771         // When using ADDri to get the address of a stack object, 255 is the
 772         // largest offset guaranteed to fit in the immediate offset.
 773         if (I->getOpcode() == ARM::ADDri) {
 774           Limit = std::min(Limit, (1U << 8) - 1);
 775           break;
 776         }
 777
 778         // Otherwise check the addressing mode.
 779         switch (I->getDesc().TSFlags & ARMII::AddrModeMask) {
 780         case ARMII::AddrMode3:
 781         case ARMII::AddrModeT2_i8:
 782           Limit = std::min(Limit, (1U << 8) - 1);
 783           break;
 784         case ARMII::AddrMode5:
 785         case ARMII::AddrModeT2_i8s4:
 786           Limit = std::min(Limit, ((1U << 8) - 1) * 4);
 787           break;
 788         case ARMII::AddrModeT2_i12:
 789           // i12 supports only positive offset so these will be converted to
 790           // i8 opcodes. See llvm::rewriteT2FrameIndex.
 791           if (TFI->hasFP(MF) && AFI->hasStackFrame())
 792             Limit = std::min(Limit, (1U << 8) - 1);
 793           break;
 794         case ARMII::AddrMode4:
 795         case ARMII::AddrMode6:
 796           // Addressing modes 4 & 6 (load/store) instructions can't encode an
 797           // immediate offset for stack references.
 798           return 0;
 799         default:
 800           break;
 801         }
 802         break; // At most one FI per instruction
 803       }
 804     }
 805   }
 806
 807   return Limit;
 808 }
 809
 810 void
 811 ARMFrameLowering::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 812                                                        RegScavenger *RS) const {
 813   // This tells PEI to spill the FP as if it is any other callee-save register
 814   // to take advantage the eliminateFrameIndex machinery. This also ensures it
 815   // is spilled in the order specified by getCalleeSavedRegs() to make it easier
 816   // to combine multiple loads / stores.
 817   bool CanEliminateFrame = true;
 818   bool CS1Spilled = false;
 819   bool LRSpilled = false;
 820   unsigned NumGPRSpills = 0;
 821   SmallVector<unsigned, 4> UnspilledCS1GPRs;
 822   SmallVector<unsigned, 4> UnspilledCS2GPRs;
 823   const ARMBaseRegisterInfo *RegInfo =
 824     static_cast<const ARMBaseRegisterInfo*>(MF.getTarget().getRegisterInfo());
 825   const ARMBaseInstrInfo &TII =
 826     *static_cast<const ARMBaseInstrInfo*>(MF.getTarget().getInstrInfo());
 827   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 828   MachineFrameInfo *MFI = MF.getFrameInfo();
 829   unsigned FramePtr = RegInfo->getFrameRegister(MF);
 830
 831   // Spill R4 if Thumb2 function requires stack realignment - it will be used as
 832   // scratch register. Also spill R4 if Thumb2 function has varsized objects,
 833   // since it's not always possible to restore sp from fp in a single
 834   // instruction.
 835   // FIXME: It will be better just to find spare register here.
 836   if (AFI->isThumb2Function() &&
 837       (MFI->hasVarSizedObjects() || RegInfo->needsStackRealignment(MF)))
 838     MF.getRegInfo().setPhysRegUsed(ARM::R4);
 839
 840   if (AFI->isThumb1OnlyFunction()) {
 841     // Spill LR if Thumb1 function uses variable length argument lists.
 842     if (AFI->getVarArgsRegSaveSize() > 0)
 843       MF.getRegInfo().setPhysRegUsed(ARM::LR);
 844
 845     // Spill R4 if Thumb1 epilogue has to restore SP from FP. We don't know
 846     // for sure what the stack size will be, but for this, an estimate is good
 847     // enough. If there anything changes it, it'll be a spill, which implies
 848     // we've used all the registers and so R4 is already used, so not marking
 849     // it here will be OK.
 850     // FIXME: It will be better just to find spare register here.
 851     unsigned StackSize = estimateStackSize(MF);
 852     if (MFI->hasVarSizedObjects() || StackSize > 508)
 853       MF.getRegInfo().setPhysRegUsed(ARM::R4);
 854   }
 855
 856   // Spill the BasePtr if it's used.
 857   if (RegInfo->hasBasePointer(MF))
 858     MF.getRegInfo().setPhysRegUsed(RegInfo->getBaseRegister());
 859
 860   // Don't spill FP if the frame can be eliminated. This is determined
 861   // by scanning the callee-save registers to see if any is used.
 862   const unsigned *CSRegs = RegInfo->getCalleeSavedRegs();
 863   for (unsigned i = 0; CSRegs[i]; ++i) {
 864     unsigned Reg = CSRegs[i];
 865     bool Spilled = false;
 866     if (MF.getRegInfo().isPhysRegUsed(Reg)) {
 867       Spilled = true;
 868       CanEliminateFrame = false;
 869     } else {
 870       // Check alias registers too.
 871       for (const unsigned *Aliases =
 872              RegInfo->getAliasSet(Reg); *Aliases; ++Aliases) {
 873         if (MF.getRegInfo().isPhysRegUsed(*Aliases)) {
 874           Spilled = true;
 875           CanEliminateFrame = false;
 876         }
 877       }
 878     }
 879
 880     if (!ARM::GPRRegisterClass->contains(Reg))
 881       continue;
 882
 883     if (Spilled) {
 884       NumGPRSpills++;
 885
 886       if (!STI.isTargetDarwin()) {
 887         if (Reg == ARM::LR)
 888           LRSpilled = true;
 889         CS1Spilled = true;
 890         continue;
 891       }
 892
 893       // Keep track if LR and any of R4, R5, R6, and R7 is spilled.
 894       switch (Reg) {
 895       case ARM::LR:
 896         LRSpilled = true;
 897         // Fallthrough
 898       case ARM::R4: case ARM::R5:
 899       case ARM::R6: case ARM::R7:
 900         CS1Spilled = true;
 901         break;
 902       default:
 903         break;
 904       }
 905     } else {
 906       if (!STI.isTargetDarwin()) {
 907         UnspilledCS1GPRs.push_back(Reg);
 908         continue;
 909       }
 910
 911       switch (Reg) {
 912       case ARM::R4: case ARM::R5:
 913       case ARM::R6: case ARM::R7:
 914       case ARM::LR:
 915         UnspilledCS1GPRs.push_back(Reg);
 916         break;
 917       default:
 918         UnspilledCS2GPRs.push_back(Reg);
 919         break;
 920       }
 921     }
 922   }
 923
 924   bool ForceLRSpill = false;
 925   if (!LRSpilled && AFI->isThumb1OnlyFunction()) {
 926     unsigned FnSize = GetFunctionSizeInBytes(MF, TII);
 927     // Force LR to be spilled if the Thumb function size is > 2048. This enables
 928     // use of BL to implement far jump. If it turns out that it's not needed
 929     // then the branch fix up path will undo it.
 930     if (FnSize >= (1 << 11)) {
 931       CanEliminateFrame = false;
 932       ForceLRSpill = true;
 933     }
 934   }
 935
 936   // If any of the stack slot references may be out of range of an immediate
 937   // offset, make sure a register (or a spill slot) is available for the
 938   // register scavenger. Note that if we're indexing off the frame pointer, the
 939   // effective stack size is 4 bytes larger since the FP points to the stack
 940   // slot of the previous FP. Also, if we have variable sized objects in the
 941   // function, stack slot references will often be negative, and some of
 942   // our instructions are positive-offset only, so conservatively consider
 943   // that case to want a spill slot (or register) as well. Similarly, if
 944   // the function adjusts the stack pointer during execution and the
 945   // adjustments aren't already part of our stack size estimate, our offset
 946   // calculations may be off, so be conservative.
 947   // FIXME: We could add logic to be more precise about negative offsets
 948   //        and which instructions will need a scratch register for them. Is it
 949   //        worth the effort and added fragility?
 950   bool BigStack =
 951     (RS &&
 952      (estimateStackSize(MF) + ((hasFP(MF) && AFI->hasStackFrame()) ? 4:0) >=
 953       estimateRSStackSizeLimit(MF, this)))
 954     || MFI->hasVarSizedObjects()
 955     || (MFI->adjustsStack() && !canSimplifyCallFramePseudos(MF));
 956
 957   bool ExtraCSSpill = false;
 958   if (BigStack || !CanEliminateFrame || RegInfo->cannotEliminateFrame(MF)) {
 959     AFI->setHasStackFrame(true);
 960
 961     // If LR is not spilled, but at least one of R4, R5, R6, and R7 is spilled.
 962     // Spill LR as well so we can fold BX_RET to the registers restore (LDM).
 963     if (!LRSpilled && CS1Spilled) {
 964       MF.getRegInfo().setPhysRegUsed(ARM::LR);
 965       NumGPRSpills++;
 966       UnspilledCS1GPRs.erase(std::find(UnspilledCS1GPRs.begin(),
 967                                     UnspilledCS1GPRs.end(), (unsigned)ARM::LR));
 968       ForceLRSpill = false;
 969       ExtraCSSpill = true;
 970     }
 971
 972     if (hasFP(MF)) {
 973       MF.getRegInfo().setPhysRegUsed(FramePtr);
 974       NumGPRSpills++;
 975     }
 976
 977     // If stack and double are 8-byte aligned and we are spilling an odd number
 978     // of GPRs, spill one extra callee save GPR so we won't have to pad between
 979     // the integer and double callee save areas.
 980     unsigned TargetAlign = getStackAlignment();
 981     if (TargetAlign == 8 && (NumGPRSpills & 1)) {
 982       if (CS1Spilled && !UnspilledCS1GPRs.empty()) {
 983         for (unsigned i = 0, e = UnspilledCS1GPRs.size(); i != e; ++i) {
 984           unsigned Reg = UnspilledCS1GPRs[i];
 985           // Don't spill high register if the function is thumb1
 986           if (!AFI->isThumb1OnlyFunction() ||
 987               isARMLowRegister(Reg) || Reg == ARM::LR) {
 988             MF.getRegInfo().setPhysRegUsed(Reg);
 989             if (!RegInfo->isReservedReg(MF, Reg))
 990               ExtraCSSpill = true;
 991             break;
 992           }
 993         }
 994       } else if (!UnspilledCS2GPRs.empty() && !AFI->isThumb1OnlyFunction()) {
 995         unsigned Reg = UnspilledCS2GPRs.front();
 996         MF.getRegInfo().setPhysRegUsed(Reg);
 997         if (!RegInfo->isReservedReg(MF, Reg))
 998           ExtraCSSpill = true;
 999       }
1000     }
1001
1002     // Estimate if we might need to scavenge a register at some point in order
1003     // to materialize a stack offset. If so, either spill one additional
1004     // callee-saved register or reserve a special spill slot to facilitate
1005     // register scavenging. Thumb1 needs a spill slot for stack pointer
1006     // adjustments also, even when the frame itself is small.
1007     if (BigStack && !ExtraCSSpill) {
1008       // If any non-reserved CS register isn't spilled, just spill one or two
1009       // extra. That should take care of it!
1010       unsigned NumExtras = TargetAlign / 4;
1011       SmallVector<unsigned, 2> Extras;
1012       while (NumExtras && !UnspilledCS1GPRs.empty()) {
1013         unsigned Reg = UnspilledCS1GPRs.back();
1014         UnspilledCS1GPRs.pop_back();
1015         if (!RegInfo->isReservedReg(MF, Reg) &&
1016             (!AFI->isThumb1OnlyFunction() || isARMLowRegister(Reg) ||
1017              Reg == ARM::LR)) {
1018           Extras.push_back(Reg);
1019           NumExtras--;
1020         }
1021       }
1022       // For non-Thumb1 functions, also check for hi-reg CS registers
1023       if (!AFI->isThumb1OnlyFunction()) {
1024         while (NumExtras && !UnspilledCS2GPRs.empty()) {
1025           unsigned Reg = UnspilledCS2GPRs.back();
1026           UnspilledCS2GPRs.pop_back();
1027           if (!RegInfo->isReservedReg(MF, Reg)) {
1028             Extras.push_back(Reg);
1029             NumExtras--;
1030           }
1031         }
1032       }
1033       if (Extras.size() && NumExtras == 0) {
1034         for (unsigned i = 0, e = Extras.size(); i != e; ++i) {
1035           MF.getRegInfo().setPhysRegUsed(Extras[i]);
1036         }
1037       } else if (!AFI->isThumb1OnlyFunction()) {
1038         // note: Thumb1 functions spill to R12, not the stack.  Reserve a slot
1039         // closest to SP or frame pointer.
1040         const TargetRegisterClass *RC = ARM::GPRRegisterClass;
1041         RS->setScavengingFrameIndex(MFI->CreateStackObject(RC->getSize(),
1042                                                            RC->getAlignment(),
1043                                                            false));
1044       }
1045     }
1046   }
1047
1048   if (ForceLRSpill) {
1049     MF.getRegInfo().setPhysRegUsed(ARM::LR);
1050     AFI->setLRIsSpilledForFarJump(true);
1051   }
1052 }