lib/Target/ARM/ARMISelDAGToDAG.cpp

   1 //===-- ARMISelDAGToDAG.cpp - A dag to dag inst selector for ARM ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines an instruction selector for the ARM target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARM.h"
  15 #include "ARMISelLowering.h"
  16 #include "ARMTargetMachine.h"
  17 #include "ARMAddressingModes.h"
  18 #include "llvm/CallingConv.h"
  19 #include "llvm/Constants.h"
  20 #include "llvm/DerivedTypes.h"
  21 #include "llvm/Function.h"
  22 #include "llvm/Intrinsics.h"
  23 #include "llvm/CodeGen/MachineFrameInfo.h"
  24 #include "llvm/CodeGen/MachineFunction.h"
  25 #include "llvm/CodeGen/MachineInstrBuilder.h"
  26 #include "llvm/CodeGen/SelectionDAG.h"
  27 #include "llvm/CodeGen/SelectionDAGISel.h"
  28 #include "llvm/Target/TargetLowering.h"
  29 #include "llvm/Target/TargetOptions.h"
  30 #include "llvm/Support/Compiler.h"
  31 #include "llvm/Support/Debug.h"
  32 using namespace llvm;
  33
  34 //===--------------------------------------------------------------------===//
  35 /// ARMDAGToDAGISel - ARM specific code to select ARM machine
  36 /// instructions for SelectionDAG operations.
  37 ///
  38 namespace {
  39 class ARMDAGToDAGISel : public SelectionDAGISel {
  40   ARMTargetMachine &TM;
  41
  42   ARMTargetLowering ARMLowering;
  43
  44   /// Subtarget - Keep a pointer to the ARMSubtarget around so that we can
  45   /// make the right decision when generating code for different targets.
  46   const ARMSubtarget *Subtarget;
  47
  48 public:
  49   explicit ARMDAGToDAGISel(ARMTargetMachine &tm)
  50     : SelectionDAGISel(ARMLowering), TM(tm), ARMLowering(tm),
  51     Subtarget(&TM.getSubtarget<ARMSubtarget>()) {
  52   }
  53
  54   virtual const char *getPassName() const {
  55     return "ARM Instruction Selection";
  56   }
  57
  58   SDNode *Select(SDValue Op);
  59   virtual void InstructionSelect();
  60   bool SelectAddrMode2(SDValue Op, SDValue N, SDValue &Base,
  61                        SDValue &Offset, SDValue &Opc);
  62   bool SelectAddrMode2Offset(SDValue Op, SDValue N,
  63                              SDValue &Offset, SDValue &Opc);
  64   bool SelectAddrMode3(SDValue Op, SDValue N, SDValue &Base,
  65                        SDValue &Offset, SDValue &Opc);
  66   bool SelectAddrMode3Offset(SDValue Op, SDValue N,
  67                              SDValue &Offset, SDValue &Opc);
  68   bool SelectAddrMode5(SDValue Op, SDValue N, SDValue &Base,
  69                        SDValue &Offset);
  70
  71   bool SelectAddrModePC(SDValue Op, SDValue N, SDValue &Offset,
  72                          SDValue &Label);
  73
  74   bool SelectThumbAddrModeRR(SDValue Op, SDValue N, SDValue &Base,
  75                              SDValue &Offset);
  76   bool SelectThumbAddrModeRI5(SDValue Op, SDValue N, unsigned Scale,
  77                               SDValue &Base, SDValue &OffImm,
  78                               SDValue &Offset);
  79   bool SelectThumbAddrModeS1(SDValue Op, SDValue N, SDValue &Base,
  80                              SDValue &OffImm, SDValue &Offset);
  81   bool SelectThumbAddrModeS2(SDValue Op, SDValue N, SDValue &Base,
  82                              SDValue &OffImm, SDValue &Offset);
  83   bool SelectThumbAddrModeS4(SDValue Op, SDValue N, SDValue &Base,
  84                              SDValue &OffImm, SDValue &Offset);
  85   bool SelectThumbAddrModeSP(SDValue Op, SDValue N, SDValue &Base,
  86                              SDValue &OffImm);
  87
  88   bool SelectShifterOperandReg(SDValue Op, SDValue N, SDValue &A,
  89                                SDValue &B, SDValue &C);
  90
  91   // Include the pieces autogenerated from the target description.
  92 #include "ARMGenDAGISel.inc"
  93 };
  94 }
  95
  96 void ARMDAGToDAGISel::InstructionSelect() {
  97   DEBUG(BB->dump());
  98
  99   SelectRoot();
 100   CurDAG->RemoveDeadNodes();
 101 }
 102
 103 bool ARMDAGToDAGISel::SelectAddrMode2(SDValue Op, SDValue N,
 104                                       SDValue &Base, SDValue &Offset,
 105                                       SDValue &Opc) {
 106   if (N.getOpcode() == ISD::MUL) {
 107     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 108       // X * [3,5,9] -> X + X * [2,4,8] etc.
 109       int RHSC = (int)RHS->getZExtValue();
 110       if (RHSC & 1) {
 111         RHSC = RHSC & ~1;
 112         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 113         if (RHSC < 0) {
 114           AddSub = ARM_AM::sub;
 115           RHSC = - RHSC;
 116         }
 117         if (isPowerOf2_32(RHSC)) {
 118           unsigned ShAmt = Log2_32(RHSC);
 119           Base = Offset = N.getOperand(0);
 120           Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt,
 121                                                             ARM_AM::lsl),
 122                                           MVT::i32);
 123           return true;
 124         }
 125       }
 126     }
 127   }
 128
 129   if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB) {
 130     Base = N;
 131     if (N.getOpcode() == ISD::FrameIndex) {
 132       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 133       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 134     } else if (N.getOpcode() == ARMISD::Wrapper) {
 135       Base = N.getOperand(0);
 136     }
 137     Offset = CurDAG->getRegister(0, MVT::i32);
 138     Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(ARM_AM::add, 0,
 139                                                       ARM_AM::no_shift),
 140                                     MVT::i32);
 141     return true;
 142   }
 143
 144   // Match simple R +/- imm12 operands.
 145   if (N.getOpcode() == ISD::ADD)
 146     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 147       int RHSC = (int)RHS->getZExtValue();
 148       if ((RHSC >= 0 && RHSC < 0x1000) ||
 149           (RHSC < 0 && RHSC > -0x1000)) { // 12 bits.
 150         Base = N.getOperand(0);
 151         if (Base.getOpcode() == ISD::FrameIndex) {
 152           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 153           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 154         }
 155         Offset = CurDAG->getRegister(0, MVT::i32);
 156
 157         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 158         if (RHSC < 0) {
 159           AddSub = ARM_AM::sub;
 160           RHSC = - RHSC;
 161         }
 162         Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, RHSC,
 163                                                           ARM_AM::no_shift),
 164                                         MVT::i32);
 165         return true;
 166       }
 167     }
 168
 169   // Otherwise this is R +/- [possibly shifted] R
 170   ARM_AM::AddrOpc AddSub = N.getOpcode() == ISD::ADD ? ARM_AM::add:ARM_AM::sub;
 171   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(1));
 172   unsigned ShAmt = 0;
 173
 174   Base   = N.getOperand(0);
 175   Offset = N.getOperand(1);
 176
 177   if (ShOpcVal != ARM_AM::no_shift) {
 178     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 179     // it.
 180     if (ConstantSDNode *Sh =
 181            dyn_cast<ConstantSDNode>(N.getOperand(1).getOperand(1))) {
 182       ShAmt = Sh->getZExtValue();
 183       Offset = N.getOperand(1).getOperand(0);
 184     } else {
 185       ShOpcVal = ARM_AM::no_shift;
 186     }
 187   }
 188
 189   // Try matching (R shl C) + (R).
 190   if (N.getOpcode() == ISD::ADD && ShOpcVal == ARM_AM::no_shift) {
 191     ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(0));
 192     if (ShOpcVal != ARM_AM::no_shift) {
 193       // Check to see if the RHS of the shift is a constant, if not, we can't
 194       // fold it.
 195       if (ConstantSDNode *Sh =
 196           dyn_cast<ConstantSDNode>(N.getOperand(0).getOperand(1))) {
 197         ShAmt = Sh->getZExtValue();
 198         Offset = N.getOperand(0).getOperand(0);
 199         Base = N.getOperand(1);
 200       } else {
 201         ShOpcVal = ARM_AM::no_shift;
 202       }
 203     }
 204   }
 205
 206   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 207                                   MVT::i32);
 208   return true;
 209 }
 210
 211 bool ARMDAGToDAGISel::SelectAddrMode2Offset(SDValue Op, SDValue N,
 212                                             SDValue &Offset, SDValue &Opc) {
 213   unsigned Opcode = Op.getOpcode();
 214   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 215     ? cast<LoadSDNode>(Op)->getAddressingMode()
 216     : cast<StoreSDNode>(Op)->getAddressingMode();
 217   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 218     ? ARM_AM::add : ARM_AM::sub;
 219   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 220     int Val = (int)C->getZExtValue();
 221     if (Val >= 0 && Val < 0x1000) { // 12 bits.
 222       Offset = CurDAG->getRegister(0, MVT::i32);
 223       Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, Val,
 224                                                         ARM_AM::no_shift),
 225                                       MVT::i32);
 226       return true;
 227     }
 228   }
 229
 230   Offset = N;
 231   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 232   unsigned ShAmt = 0;
 233   if (ShOpcVal != ARM_AM::no_shift) {
 234     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 235     // it.
 236     if (ConstantSDNode *Sh = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 237       ShAmt = Sh->getZExtValue();
 238       Offset = N.getOperand(0);
 239     } else {
 240       ShOpcVal = ARM_AM::no_shift;
 241     }
 242   }
 243
 244   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 245                                   MVT::i32);
 246   return true;
 247 }
 248
 249
 250 bool ARMDAGToDAGISel::SelectAddrMode3(SDValue Op, SDValue N,
 251                                       SDValue &Base, SDValue &Offset,
 252                                       SDValue &Opc) {
 253   if (N.getOpcode() == ISD::SUB) {
 254     // X - C  is canonicalize to X + -C, no need to handle it here.
 255     Base = N.getOperand(0);
 256     Offset = N.getOperand(1);
 257     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::sub, 0),MVT::i32);
 258     return true;
 259   }
 260
 261   if (N.getOpcode() != ISD::ADD) {
 262     Base = N;
 263     if (N.getOpcode() == ISD::FrameIndex) {
 264       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 265       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 266     }
 267     Offset = CurDAG->getRegister(0, MVT::i32);
 268     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0),MVT::i32);
 269     return true;
 270   }
 271
 272   // If the RHS is +/- imm8, fold into addr mode.
 273   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 274     int RHSC = (int)RHS->getZExtValue();
 275     if ((RHSC >= 0 && RHSC < 256) ||
 276         (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 277       Base = N.getOperand(0);
 278       if (Base.getOpcode() == ISD::FrameIndex) {
 279         int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 280         Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 281       }
 282       Offset = CurDAG->getRegister(0, MVT::i32);
 283
 284       ARM_AM::AddrOpc AddSub = ARM_AM::add;
 285       if (RHSC < 0) {
 286         AddSub = ARM_AM::sub;
 287         RHSC = - RHSC;
 288       }
 289       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, RHSC),MVT::i32);
 290       return true;
 291     }
 292   }
 293
 294   Base = N.getOperand(0);
 295   Offset = N.getOperand(1);
 296   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0), MVT::i32);
 297   return true;
 298 }
 299
 300 bool ARMDAGToDAGISel::SelectAddrMode3Offset(SDValue Op, SDValue N,
 301                                             SDValue &Offset, SDValue &Opc) {
 302   unsigned Opcode = Op.getOpcode();
 303   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 304     ? cast<LoadSDNode>(Op)->getAddressingMode()
 305     : cast<StoreSDNode>(Op)->getAddressingMode();
 306   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 307     ? ARM_AM::add : ARM_AM::sub;
 308   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 309     int Val = (int)C->getZExtValue();
 310     if (Val >= 0 && Val < 256) {
 311       Offset = CurDAG->getRegister(0, MVT::i32);
 312       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, Val), MVT::i32);
 313       return true;
 314     }
 315   }
 316
 317   Offset = N;
 318   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, 0), MVT::i32);
 319   return true;
 320 }
 321
 322
 323 bool ARMDAGToDAGISel::SelectAddrMode5(SDValue Op, SDValue N,
 324                                       SDValue &Base, SDValue &Offset) {
 325   if (N.getOpcode() != ISD::ADD) {
 326     Base = N;
 327     if (N.getOpcode() == ISD::FrameIndex) {
 328       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 329       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 330     } else if (N.getOpcode() == ARMISD::Wrapper) {
 331       Base = N.getOperand(0);
 332     }
 333     Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 334                                        MVT::i32);
 335     return true;
 336   }
 337
 338   // If the RHS is +/- imm8, fold into addr mode.
 339   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 340     int RHSC = (int)RHS->getZExtValue();
 341     if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied by 4.
 342       RHSC >>= 2;
 343       if ((RHSC >= 0 && RHSC < 256) ||
 344           (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 345         Base = N.getOperand(0);
 346         if (Base.getOpcode() == ISD::FrameIndex) {
 347           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 348           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 349         }
 350
 351         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 352         if (RHSC < 0) {
 353           AddSub = ARM_AM::sub;
 354           RHSC = - RHSC;
 355         }
 356         Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(AddSub, RHSC),
 357                                            MVT::i32);
 358         return true;
 359       }
 360     }
 361   }
 362
 363   Base = N;
 364   Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 365                                      MVT::i32);
 366   return true;
 367 }
 368
 369 bool ARMDAGToDAGISel::SelectAddrModePC(SDValue Op, SDValue N,
 370                                         SDValue &Offset, SDValue &Label) {
 371   if (N.getOpcode() == ARMISD::PIC_ADD && N.hasOneUse()) {
 372     Offset = N.getOperand(0);
 373     SDValue N1 = N.getOperand(1);
 374     Label  = CurDAG->getTargetConstant(cast<ConstantSDNode>(N1)->getZExtValue(),
 375                                        MVT::i32);
 376     return true;
 377   }
 378   return false;
 379 }
 380
 381 bool ARMDAGToDAGISel::SelectThumbAddrModeRR(SDValue Op, SDValue N,
 382                                             SDValue &Base, SDValue &Offset){
 383   if (N.getOpcode() != ISD::ADD) {
 384     Base = N;
 385     // We must materialize a zero in a reg! Returning an constant here won't
 386     // work since its node is -1 so it won't get added to the selection queue.
 387     // Explicitly issue a tMOVri8 node!
 388     Offset = SDValue(CurDAG->getTargetNode(ARM::tMOVi8, MVT::i32,
 389                                     CurDAG->getTargetConstant(0, MVT::i32)), 0);
 390     return true;
 391   }
 392
 393   Base = N.getOperand(0);
 394   Offset = N.getOperand(1);
 395   return true;
 396 }
 397
 398 bool
 399 ARMDAGToDAGISel::SelectThumbAddrModeRI5(SDValue Op, SDValue N,
 400                                         unsigned Scale, SDValue &Base,
 401                                         SDValue &OffImm, SDValue &Offset) {
 402   if (Scale == 4) {
 403     SDValue TmpBase, TmpOffImm;
 404     if (SelectThumbAddrModeSP(Op, N, TmpBase, TmpOffImm))
 405       return false;  // We want to select tLDRspi / tSTRspi instead.
 406     if (N.getOpcode() == ARMISD::Wrapper &&
 407         N.getOperand(0).getOpcode() == ISD::TargetConstantPool)
 408       return false;  // We want to select tLDRpci instead.
 409   }
 410
 411   if (N.getOpcode() != ISD::ADD) {
 412     Base = (N.getOpcode() == ARMISD::Wrapper) ? N.getOperand(0) : N;
 413     Offset = CurDAG->getRegister(0, MVT::i32);
 414     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 415     return true;
 416   }
 417
 418   // Thumb does not have [sp, r] address mode.
 419   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 420   RegisterSDNode *RHSR = dyn_cast<RegisterSDNode>(N.getOperand(1));
 421   if ((LHSR && LHSR->getReg() == ARM::SP) ||
 422       (RHSR && RHSR->getReg() == ARM::SP)) {
 423     Base = N;
 424     Offset = CurDAG->getRegister(0, MVT::i32);
 425     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 426     return true;
 427   }
 428
 429   // If the RHS is + imm5 * scale, fold into addr mode.
 430   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 431     int RHSC = (int)RHS->getZExtValue();
 432     if ((RHSC & (Scale-1)) == 0) {  // The constant is implicitly multiplied.
 433       RHSC /= Scale;
 434       if (RHSC >= 0 && RHSC < 32) {
 435         Base = N.getOperand(0);
 436         Offset = CurDAG->getRegister(0, MVT::i32);
 437         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 438         return true;
 439       }
 440     }
 441   }
 442
 443   Base = N.getOperand(0);
 444   Offset = N.getOperand(1);
 445   OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 446   return true;
 447 }
 448
 449 bool ARMDAGToDAGISel::SelectThumbAddrModeS1(SDValue Op, SDValue N,
 450                                             SDValue &Base, SDValue &OffImm,
 451                                             SDValue &Offset) {
 452   return SelectThumbAddrModeRI5(Op, N, 1, Base, OffImm, Offset);
 453 }
 454
 455 bool ARMDAGToDAGISel::SelectThumbAddrModeS2(SDValue Op, SDValue N,
 456                                             SDValue &Base, SDValue &OffImm,
 457                                             SDValue &Offset) {
 458   return SelectThumbAddrModeRI5(Op, N, 2, Base, OffImm, Offset);
 459 }
 460
 461 bool ARMDAGToDAGISel::SelectThumbAddrModeS4(SDValue Op, SDValue N,
 462                                             SDValue &Base, SDValue &OffImm,
 463                                             SDValue &Offset) {
 464   return SelectThumbAddrModeRI5(Op, N, 4, Base, OffImm, Offset);
 465 }
 466
 467 bool ARMDAGToDAGISel::SelectThumbAddrModeSP(SDValue Op, SDValue N,
 468                                            SDValue &Base, SDValue &OffImm) {
 469   if (N.getOpcode() == ISD::FrameIndex) {
 470     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 471     Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 472     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 473     return true;
 474   }
 475
 476   if (N.getOpcode() != ISD::ADD)
 477     return false;
 478
 479   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 480   if (N.getOperand(0).getOpcode() == ISD::FrameIndex ||
 481       (LHSR && LHSR->getReg() == ARM::SP)) {
 482     // If the RHS is + imm8 * scale, fold into addr mode.
 483     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 484       int RHSC = (int)RHS->getZExtValue();
 485       if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied.
 486         RHSC >>= 2;
 487         if (RHSC >= 0 && RHSC < 256) {
 488           Base = N.getOperand(0);
 489           if (Base.getOpcode() == ISD::FrameIndex) {
 490             int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 491             Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 492           }
 493           OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 494           return true;
 495         }
 496       }
 497     }
 498   }
 499
 500   return false;
 501 }
 502
 503 bool ARMDAGToDAGISel::SelectShifterOperandReg(SDValue Op,
 504                                               SDValue N,
 505                                               SDValue &BaseReg,
 506                                               SDValue &ShReg,
 507                                               SDValue &Opc) {
 508   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 509
 510   // Don't match base register only case. That is matched to a separate
 511   // lower complexity pattern with explicit register operand.
 512   if (ShOpcVal == ARM_AM::no_shift) return false;
 513
 514   BaseReg = N.getOperand(0);
 515   unsigned ShImmVal = 0;
 516   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 517     ShReg = CurDAG->getRegister(0, MVT::i32);
 518     ShImmVal = RHS->getZExtValue() & 31;
 519   } else {
 520     ShReg = N.getOperand(1);
 521   }
 522   Opc = CurDAG->getTargetConstant(ARM_AM::getSORegOpc(ShOpcVal, ShImmVal),
 523                                   MVT::i32);
 524   return true;
 525 }
 526
 527 /// getAL - Returns a ARMCC::AL immediate node.
 528 static inline SDValue getAL(SelectionDAG *CurDAG) {
 529   return CurDAG->getTargetConstant((uint64_t)ARMCC::AL, MVT::i32);
 530 }
 531
 532
 533 SDNode *ARMDAGToDAGISel::Select(SDValue Op) {
 534   SDNode *N = Op.getNode();
 535
 536   if (N->isMachineOpcode())
 537     return NULL;   // Already selected.
 538
 539   switch (N->getOpcode()) {
 540   default: break;
 541   case ISD::Constant: {
 542     unsigned Val = cast<ConstantSDNode>(N)->getZExtValue();
 543     bool UseCP = true;
 544     if (Subtarget->isThumb())
 545       UseCP = (Val > 255 &&                          // MOV
 546                ~Val > 255 &&                         // MOV + MVN
 547                !ARM_AM::isThumbImmShiftedVal(Val));  // MOV + LSL
 548     else
 549       UseCP = (ARM_AM::getSOImmVal(Val) == -1 &&     // MOV
 550                ARM_AM::getSOImmVal(~Val) == -1 &&    // MVN
 551                !ARM_AM::isSOImmTwoPartVal(Val));     // two instrs.
 552     if (UseCP) {
 553       SDValue CPIdx =
 554         CurDAG->getTargetConstantPool(ConstantInt::get(Type::Int32Ty, Val),
 555                                       TLI.getPointerTy());
 556
 557       SDNode *ResNode;
 558       if (Subtarget->isThumb())
 559         ResNode = CurDAG->getTargetNode(ARM::tLDRcp, MVT::i32, MVT::Other,
 560                                         CPIdx, CurDAG->getEntryNode());
 561       else {
 562         SDValue Ops[] = {
 563           CPIdx,
 564           CurDAG->getRegister(0, MVT::i32),
 565           CurDAG->getTargetConstant(0, MVT::i32),
 566           getAL(CurDAG),
 567           CurDAG->getRegister(0, MVT::i32),
 568           CurDAG->getEntryNode()
 569         };
 570         ResNode=CurDAG->getTargetNode(ARM::LDRcp, MVT::i32, MVT::Other, Ops, 6);
 571       }
 572       ReplaceUses(Op, SDValue(ResNode, 0));
 573       return NULL;
 574     }
 575
 576     // Other cases are autogenerated.
 577     break;
 578   }
 579   case ISD::FrameIndex: {
 580     // Selects to ADDri FI, 0 which in turn will become ADDri SP, imm.
 581     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 582     SDValue TFI = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 583     if (Subtarget->isThumb())
 584       return CurDAG->SelectNodeTo(N, ARM::tADDrSPi, MVT::i32, TFI,
 585                                   CurDAG->getTargetConstant(0, MVT::i32));
 586     else {
 587       SDValue Ops[] = { TFI, CurDAG->getTargetConstant(0, MVT::i32),
 588                           getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 589                           CurDAG->getRegister(0, MVT::i32) };
 590       return CurDAG->SelectNodeTo(N, ARM::ADDri, MVT::i32, Ops, 5);
 591     }
 592   }
 593   case ISD::ADD: {
 594     // Select add sp, c to tADDhirr.
 595     SDValue N0 = Op.getOperand(0);
 596     SDValue N1 = Op.getOperand(1);
 597     RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(Op.getOperand(0));
 598     RegisterSDNode *RHSR = dyn_cast<RegisterSDNode>(Op.getOperand(1));
 599     if (LHSR && LHSR->getReg() == ARM::SP) {
 600       std::swap(N0, N1);
 601       std::swap(LHSR, RHSR);
 602     }
 603     if (RHSR && RHSR->getReg() == ARM::SP) {
 604       AddToISelQueue(N0);
 605       AddToISelQueue(N1);
 606       return CurDAG->SelectNodeTo(N, ARM::tADDhirr, Op.getValueType(), N0, N1);
 607     }
 608     break;
 609   }
 610   case ISD::MUL:
 611     if (Subtarget->isThumb())
 612       break;
 613     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
 614       unsigned RHSV = C->getZExtValue();
 615       if (!RHSV) break;
 616       if (isPowerOf2_32(RHSV-1)) {  // 2^n+1?
 617         SDValue V = Op.getOperand(0);
 618         AddToISelQueue(V);
 619         unsigned ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, Log2_32(RHSV-1));
 620         SDValue Ops[] = { V, V, CurDAG->getRegister(0, MVT::i32),
 621                             CurDAG->getTargetConstant(ShImm, MVT::i32),
 622                             getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 623                             CurDAG->getRegister(0, MVT::i32) };
 624         return CurDAG->SelectNodeTo(N, ARM::ADDrs, MVT::i32, Ops, 7);
 625       }
 626       if (isPowerOf2_32(RHSV+1)) {  // 2^n-1?
 627         SDValue V = Op.getOperand(0);
 628         AddToISelQueue(V);
 629         unsigned ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, Log2_32(RHSV+1));
 630         SDValue Ops[] = { V, V, CurDAG->getRegister(0, MVT::i32),
 631                             CurDAG->getTargetConstant(ShImm, MVT::i32),
 632                             getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 633                             CurDAG->getRegister(0, MVT::i32) };
 634         return CurDAG->SelectNodeTo(N, ARM::RSBrs, MVT::i32, Ops, 7);
 635       }
 636     }
 637     break;
 638   case ARMISD::FMRRD:
 639     AddToISelQueue(Op.getOperand(0));
 640     return CurDAG->getTargetNode(ARM::FMRRD, MVT::i32, MVT::i32,
 641                                  Op.getOperand(0), getAL(CurDAG),
 642                                  CurDAG->getRegister(0, MVT::i32));
 643   case ISD::UMUL_LOHI: {
 644     AddToISelQueue(Op.getOperand(0));
 645     AddToISelQueue(Op.getOperand(1));
 646     SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
 647                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 648                         CurDAG->getRegister(0, MVT::i32) };
 649     return CurDAG->getTargetNode(ARM::UMULL, MVT::i32, MVT::i32, Ops, 5);
 650   }
 651   case ISD::SMUL_LOHI: {
 652     AddToISelQueue(Op.getOperand(0));
 653     AddToISelQueue(Op.getOperand(1));
 654     SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
 655                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 656                         CurDAG->getRegister(0, MVT::i32) };
 657     return CurDAG->getTargetNode(ARM::SMULL, MVT::i32, MVT::i32, Ops, 5);
 658   }
 659   case ISD::LOAD: {
 660     LoadSDNode *LD = cast<LoadSDNode>(Op);
 661     ISD::MemIndexedMode AM = LD->getAddressingMode();
 662     MVT LoadedVT = LD->getMemoryVT();
 663     if (AM != ISD::UNINDEXED) {
 664       SDValue Offset, AMOpc;
 665       bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
 666       unsigned Opcode = 0;
 667       bool Match = false;
 668       if (LoadedVT == MVT::i32 &&
 669           SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 670         Opcode = isPre ? ARM::LDR_PRE : ARM::LDR_POST;
 671         Match = true;
 672       } else if (LoadedVT == MVT::i16 &&
 673                  SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 674         Match = true;
 675         Opcode = (LD->getExtensionType() == ISD::SEXTLOAD)
 676           ? (isPre ? ARM::LDRSH_PRE : ARM::LDRSH_POST)
 677           : (isPre ? ARM::LDRH_PRE : ARM::LDRH_POST);
 678       } else if (LoadedVT == MVT::i8 || LoadedVT == MVT::i1) {
 679         if (LD->getExtensionType() == ISD::SEXTLOAD) {
 680           if (SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 681             Match = true;
 682             Opcode = isPre ? ARM::LDRSB_PRE : ARM::LDRSB_POST;
 683           }
 684         } else {
 685           if (SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 686             Match = true;
 687             Opcode = isPre ? ARM::LDRB_PRE : ARM::LDRB_POST;
 688           }
 689         }
 690       }
 691
 692       if (Match) {
 693         SDValue Chain = LD->getChain();
 694         SDValue Base = LD->getBasePtr();
 695         AddToISelQueue(Chain);
 696         AddToISelQueue(Base);
 697         AddToISelQueue(Offset);
 698         SDValue Ops[]= { Base, Offset, AMOpc, getAL(CurDAG),
 699                            CurDAG->getRegister(0, MVT::i32), Chain };
 700         return CurDAG->getTargetNode(Opcode, MVT::i32, MVT::i32,
 701                                      MVT::Other, Ops, 6);
 702       }
 703     }
 704     // Other cases are autogenerated.
 705     break;
 706   }
 707   case ARMISD::BRCOND: {
 708     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
 709     // Emits: (Bcc:void (bb:Other):$dst, (imm:i32):$cc)
 710     // Pattern complexity = 6  cost = 1  size = 0
 711
 712     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
 713     // Emits: (tBcc:void (bb:Other):$dst, (imm:i32):$cc)
 714     // Pattern complexity = 6  cost = 1  size = 0
 715
 716     unsigned Opc = Subtarget->isThumb() ? ARM::tBcc : ARM::Bcc;
 717     SDValue Chain = Op.getOperand(0);
 718     SDValue N1 = Op.getOperand(1);
 719     SDValue N2 = Op.getOperand(2);
 720     SDValue N3 = Op.getOperand(3);
 721     SDValue InFlag = Op.getOperand(4);
 722     assert(N1.getOpcode() == ISD::BasicBlock);
 723     assert(N2.getOpcode() == ISD::Constant);
 724     assert(N3.getOpcode() == ISD::Register);
 725
 726     AddToISelQueue(Chain);
 727     AddToISelQueue(N1);
 728     AddToISelQueue(InFlag);
 729     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
 730                                cast<ConstantSDNode>(N2)->getZExtValue()),
 731                                MVT::i32);
 732     SDValue Ops[] = { N1, Tmp2, N3, Chain, InFlag };
 733     SDNode *ResNode = CurDAG->getTargetNode(Opc, MVT::Other, MVT::Flag, Ops, 5);
 734     Chain = SDValue(ResNode, 0);
 735     if (Op.getNode()->getNumValues() == 2) {
 736       InFlag = SDValue(ResNode, 1);
 737       ReplaceUses(SDValue(Op.getNode(), 1), InFlag);
 738     }
 739     ReplaceUses(SDValue(Op.getNode(), 0), SDValue(Chain.getNode(), Chain.getResNo()));
 740     return NULL;
 741   }
 742   case ARMISD::CMOV: {
 743     bool isThumb = Subtarget->isThumb();
 744     MVT VT = Op.getValueType();
 745     SDValue N0 = Op.getOperand(0);
 746     SDValue N1 = Op.getOperand(1);
 747     SDValue N2 = Op.getOperand(2);
 748     SDValue N3 = Op.getOperand(3);
 749     SDValue InFlag = Op.getOperand(4);
 750     assert(N2.getOpcode() == ISD::Constant);
 751     assert(N3.getOpcode() == ISD::Register);
 752
 753     // Pattern: (ARMcmov:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
 754     // Emits: (MOVCCs:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
 755     // Pattern complexity = 18  cost = 1  size = 0
 756     SDValue CPTmp0;
 757     SDValue CPTmp1;
 758     SDValue CPTmp2;
 759     if (!isThumb && VT == MVT::i32 &&
 760         SelectShifterOperandReg(Op, N1, CPTmp0, CPTmp1, CPTmp2)) {
 761       AddToISelQueue(N0);
 762       AddToISelQueue(CPTmp0);
 763       AddToISelQueue(CPTmp1);
 764       AddToISelQueue(CPTmp2);
 765       AddToISelQueue(InFlag);
 766       SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
 767                                cast<ConstantSDNode>(N2)->getZExtValue()),
 768                                MVT::i32);
 769       SDValue Ops[] = { N0, CPTmp0, CPTmp1, CPTmp2, Tmp2, N3, InFlag };
 770       return CurDAG->SelectNodeTo(Op.getNode(), ARM::MOVCCs, MVT::i32, Ops, 7);
 771     }
 772
 773     // Pattern: (ARMcmov:i32 GPR:i32:$false,
 774     //             (imm:i32)<<P:Predicate_so_imm>><<X:so_imm_XFORM>>:$true,
 775     //             (imm:i32):$cc)
 776     // Emits: (MOVCCi:i32 GPR:i32:$false,
 777     //           (so_imm_XFORM:i32 (imm:i32):$true), (imm:i32):$cc)
 778     // Pattern complexity = 10  cost = 1  size = 0
 779     if (VT == MVT::i32 &&
 780         N3.getOpcode() == ISD::Constant &&
 781         Predicate_so_imm(N3.getNode())) {
 782       AddToISelQueue(N0);
 783       AddToISelQueue(InFlag);
 784       SDValue Tmp1 = CurDAG->getTargetConstant(((unsigned)
 785                                cast<ConstantSDNode>(N1)->getZExtValue()),
 786                                MVT::i32);
 787       Tmp1 = Transform_so_imm_XFORM(Tmp1.getNode());
 788       SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
 789                                cast<ConstantSDNode>(N2)->getZExtValue()),
 790                                MVT::i32);
 791       SDValue Ops[] = { N0, Tmp1, Tmp2, N3, InFlag };
 792       return CurDAG->SelectNodeTo(Op.getNode(), ARM::MOVCCi, MVT::i32, Ops, 5);
 793     }
 794
 795     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
 796     // Emits: (MOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
 797     // Pattern complexity = 6  cost = 1  size = 0
 798     //
 799     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
 800     // Emits: (tMOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
 801     // Pattern complexity = 6  cost = 11  size = 0
 802     //
 803     // Also FCPYScc and FCPYDcc.
 804     AddToISelQueue(N0);
 805     AddToISelQueue(N1);
 806     AddToISelQueue(InFlag);
 807     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
 808                                cast<ConstantSDNode>(N2)->getZExtValue()),
 809                                MVT::i32);
 810     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
 811     unsigned Opc = 0;
 812     switch (VT.getSimpleVT()) {
 813     default: assert(false && "Illegal conditional move type!");
 814       break;
 815     case MVT::i32:
 816       Opc = isThumb ? ARM::tMOVCCr : ARM::MOVCCr;
 817       break;
 818     case MVT::f32:
 819       Opc = ARM::FCPYScc;
 820       break;
 821     case MVT::f64:
 822       Opc = ARM::FCPYDcc;
 823       break;
 824     }
 825     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
 826   }
 827   case ARMISD::CNEG: {
 828     MVT VT = Op.getValueType();
 829     SDValue N0 = Op.getOperand(0);
 830     SDValue N1 = Op.getOperand(1);
 831     SDValue N2 = Op.getOperand(2);
 832     SDValue N3 = Op.getOperand(3);
 833     SDValue InFlag = Op.getOperand(4);
 834     assert(N2.getOpcode() == ISD::Constant);
 835     assert(N3.getOpcode() == ISD::Register);
 836
 837     AddToISelQueue(N0);
 838     AddToISelQueue(N1);
 839     AddToISelQueue(InFlag);
 840     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
 841                                cast<ConstantSDNode>(N2)->getZExtValue()),
 842                                MVT::i32);
 843     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
 844     unsigned Opc = 0;
 845     switch (VT.getSimpleVT()) {
 846     default: assert(false && "Illegal conditional move type!");
 847       break;
 848     case MVT::f32:
 849       Opc = ARM::FNEGScc;
 850       break;
 851     case MVT::f64:
 852       Opc = ARM::FNEGDcc;
 853       break;
 854     }
 855     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
 856   }
 857   }
 858   return SelectCode(Op);
 859 }
 860
 861 /// createARMISelDag - This pass converts a legalized DAG into a
 862 /// ARM-specific DAG, ready for instruction scheduling.
 863 ///
 864 FunctionPass *llvm::createARMISelDag(ARMTargetMachine &TM) {
 865   return new ARMDAGToDAGISel(TM);
 866 }