lib/Target/ARM/ARMISelDAGToDAG.cpp

   1 //===-- ARMISelDAGToDAG.cpp - A dag to dag inst selector for ARM ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines an instruction selector for the ARM target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARM.h"
  15 #include "ARMAddressingModes.h"
  16 #include "ARMConstantPoolValue.h"
  17 #include "ARMISelLowering.h"
  18 #include "ARMTargetMachine.h"
  19 #include "llvm/CallingConv.h"
  20 #include "llvm/Constants.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/Intrinsics.h"
  24 #include "llvm/LLVMContext.h"
  25 #include "llvm/CodeGen/MachineFrameInfo.h"
  26 #include "llvm/CodeGen/MachineFunction.h"
  27 #include "llvm/CodeGen/MachineInstrBuilder.h"
  28 #include "llvm/CodeGen/SelectionDAG.h"
  29 #include "llvm/CodeGen/SelectionDAGISel.h"
  30 #include "llvm/Target/TargetLowering.h"
  31 #include "llvm/Target/TargetOptions.h"
  32 #include "llvm/Support/Compiler.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 #include "llvm/Support/raw_ostream.h"
  36
  37 using namespace llvm;
  38
  39 //===--------------------------------------------------------------------===//
  40 /// ARMDAGToDAGISel - ARM specific code to select ARM machine
  41 /// instructions for SelectionDAG operations.
  42 ///
  43 namespace {
  44 class ARMDAGToDAGISel : public SelectionDAGISel {
  45   ARMBaseTargetMachine &TM;
  46
  47   /// Subtarget - Keep a pointer to the ARMSubtarget around so that we can
  48   /// make the right decision when generating code for different targets.
  49   const ARMSubtarget *Subtarget;
  50
  51 public:
  52   explicit ARMDAGToDAGISel(ARMBaseTargetMachine &tm)
  53     : SelectionDAGISel(tm), TM(tm),
  54     Subtarget(&TM.getSubtarget<ARMSubtarget>()) {
  55   }
  56
  57   virtual const char *getPassName() const {
  58     return "ARM Instruction Selection";
  59   }
  60
  61  /// getI32Imm - Return a target constant with the specified value, of type i32.
  62   inline SDValue getI32Imm(unsigned Imm) {
  63     return CurDAG->getTargetConstant(Imm, MVT::i32);
  64   }
  65
  66   SDNode *Select(SDValue Op);
  67   virtual void InstructionSelect();
  68   bool SelectShifterOperandReg(SDValue Op, SDValue N, SDValue &A,
  69                                SDValue &B, SDValue &C);
  70   bool SelectAddrMode2(SDValue Op, SDValue N, SDValue &Base,
  71                        SDValue &Offset, SDValue &Opc);
  72   bool SelectAddrMode2Offset(SDValue Op, SDValue N,
  73                              SDValue &Offset, SDValue &Opc);
  74   bool SelectAddrMode3(SDValue Op, SDValue N, SDValue &Base,
  75                        SDValue &Offset, SDValue &Opc);
  76   bool SelectAddrMode3Offset(SDValue Op, SDValue N,
  77                              SDValue &Offset, SDValue &Opc);
  78   bool SelectAddrMode4(SDValue Op, SDValue N, SDValue &Addr,
  79                        SDValue &Mode);
  80   bool SelectAddrMode5(SDValue Op, SDValue N, SDValue &Base,
  81                        SDValue &Offset);
  82   bool SelectAddrMode6(SDValue Op, SDValue N, SDValue &Addr, SDValue &Update,
  83                        SDValue &Opc);
  84
  85   bool SelectAddrModePC(SDValue Op, SDValue N, SDValue &Offset,
  86                         SDValue &Label);
  87
  88   bool SelectThumbAddrModeRR(SDValue Op, SDValue N, SDValue &Base,
  89                              SDValue &Offset);
  90   bool SelectThumbAddrModeRI5(SDValue Op, SDValue N, unsigned Scale,
  91                               SDValue &Base, SDValue &OffImm,
  92                               SDValue &Offset);
  93   bool SelectThumbAddrModeS1(SDValue Op, SDValue N, SDValue &Base,
  94                              SDValue &OffImm, SDValue &Offset);
  95   bool SelectThumbAddrModeS2(SDValue Op, SDValue N, SDValue &Base,
  96                              SDValue &OffImm, SDValue &Offset);
  97   bool SelectThumbAddrModeS4(SDValue Op, SDValue N, SDValue &Base,
  98                              SDValue &OffImm, SDValue &Offset);
  99   bool SelectThumbAddrModeSP(SDValue Op, SDValue N, SDValue &Base,
 100                              SDValue &OffImm);
 101
 102   bool SelectT2ShifterOperandReg(SDValue Op, SDValue N,
 103                                  SDValue &BaseReg, SDValue &Opc);
 104   bool SelectT2AddrModeImm12(SDValue Op, SDValue N, SDValue &Base,
 105                              SDValue &OffImm);
 106   bool SelectT2AddrModeImm8(SDValue Op, SDValue N, SDValue &Base,
 107                             SDValue &OffImm);
 108   bool SelectT2AddrModeImm8Offset(SDValue Op, SDValue N,
 109                                  SDValue &OffImm);
 110   bool SelectT2AddrModeImm8s4(SDValue Op, SDValue N, SDValue &Base,
 111                               SDValue &OffImm);
 112   bool SelectT2AddrModeSoReg(SDValue Op, SDValue N, SDValue &Base,
 113                              SDValue &OffReg, SDValue &ShImm);
 114
 115   // Include the pieces autogenerated from the target description.
 116 #include "ARMGenDAGISel.inc"
 117
 118 private:
 119   /// SelectARMIndexedLoad - Indexed (pre/post inc/dec) load matching code for
 120   /// ARM.
 121   SDNode *SelectARMIndexedLoad(SDValue Op);
 122   SDNode *SelectT2IndexedLoad(SDValue Op);
 123
 124   /// SelectDYN_ALLOC - Select dynamic alloc for Thumb.
 125   SDNode *SelectDYN_ALLOC(SDValue Op);
 126
 127   /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 128   /// inline asm expressions.
 129   virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
 130                                             char ConstraintCode,
 131                                             std::vector<SDValue> &OutOps);
 132 };
 133 }
 134
 135 void ARMDAGToDAGISel::InstructionSelect() {
 136   DEBUG(BB->dump());
 137
 138   SelectRoot(*CurDAG);
 139   CurDAG->RemoveDeadNodes();
 140 }
 141
 142 bool ARMDAGToDAGISel::SelectShifterOperandReg(SDValue Op,
 143                                               SDValue N,
 144                                               SDValue &BaseReg,
 145                                               SDValue &ShReg,
 146                                               SDValue &Opc) {
 147   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 148
 149   // Don't match base register only case. That is matched to a separate
 150   // lower complexity pattern with explicit register operand.
 151   if (ShOpcVal == ARM_AM::no_shift) return false;
 152
 153   BaseReg = N.getOperand(0);
 154   unsigned ShImmVal = 0;
 155   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 156     ShReg = CurDAG->getRegister(0, MVT::i32);
 157     ShImmVal = RHS->getZExtValue() & 31;
 158   } else {
 159     ShReg = N.getOperand(1);
 160   }
 161   Opc = CurDAG->getTargetConstant(ARM_AM::getSORegOpc(ShOpcVal, ShImmVal),
 162                                   MVT::i32);
 163   return true;
 164 }
 165
 166 bool ARMDAGToDAGISel::SelectAddrMode2(SDValue Op, SDValue N,
 167                                       SDValue &Base, SDValue &Offset,
 168                                       SDValue &Opc) {
 169   if (N.getOpcode() == ISD::MUL) {
 170     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 171       // X * [3,5,9] -> X + X * [2,4,8] etc.
 172       int RHSC = (int)RHS->getZExtValue();
 173       if (RHSC & 1) {
 174         RHSC = RHSC & ~1;
 175         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 176         if (RHSC < 0) {
 177           AddSub = ARM_AM::sub;
 178           RHSC = - RHSC;
 179         }
 180         if (isPowerOf2_32(RHSC)) {
 181           unsigned ShAmt = Log2_32(RHSC);
 182           Base = Offset = N.getOperand(0);
 183           Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt,
 184                                                             ARM_AM::lsl),
 185                                           MVT::i32);
 186           return true;
 187         }
 188       }
 189     }
 190   }
 191
 192   if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB) {
 193     Base = N;
 194     if (N.getOpcode() == ISD::FrameIndex) {
 195       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 196       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 197     } else if (N.getOpcode() == ARMISD::Wrapper) {
 198       Base = N.getOperand(0);
 199     }
 200     Offset = CurDAG->getRegister(0, MVT::i32);
 201     Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(ARM_AM::add, 0,
 202                                                       ARM_AM::no_shift),
 203                                     MVT::i32);
 204     return true;
 205   }
 206
 207   // Match simple R +/- imm12 operands.
 208   if (N.getOpcode() == ISD::ADD)
 209     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 210       int RHSC = (int)RHS->getZExtValue();
 211       if ((RHSC >= 0 && RHSC < 0x1000) ||
 212           (RHSC < 0 && RHSC > -0x1000)) { // 12 bits.
 213         Base = N.getOperand(0);
 214         if (Base.getOpcode() == ISD::FrameIndex) {
 215           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 216           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 217         }
 218         Offset = CurDAG->getRegister(0, MVT::i32);
 219
 220         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 221         if (RHSC < 0) {
 222           AddSub = ARM_AM::sub;
 223           RHSC = - RHSC;
 224         }
 225         Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, RHSC,
 226                                                           ARM_AM::no_shift),
 227                                         MVT::i32);
 228         return true;
 229       }
 230     }
 231
 232   // Otherwise this is R +/- [possibly shifted] R
 233   ARM_AM::AddrOpc AddSub = N.getOpcode() == ISD::ADD ? ARM_AM::add:ARM_AM::sub;
 234   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(1));
 235   unsigned ShAmt = 0;
 236
 237   Base   = N.getOperand(0);
 238   Offset = N.getOperand(1);
 239
 240   if (ShOpcVal != ARM_AM::no_shift) {
 241     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 242     // it.
 243     if (ConstantSDNode *Sh =
 244            dyn_cast<ConstantSDNode>(N.getOperand(1).getOperand(1))) {
 245       ShAmt = Sh->getZExtValue();
 246       Offset = N.getOperand(1).getOperand(0);
 247     } else {
 248       ShOpcVal = ARM_AM::no_shift;
 249     }
 250   }
 251
 252   // Try matching (R shl C) + (R).
 253   if (N.getOpcode() == ISD::ADD && ShOpcVal == ARM_AM::no_shift) {
 254     ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(0));
 255     if (ShOpcVal != ARM_AM::no_shift) {
 256       // Check to see if the RHS of the shift is a constant, if not, we can't
 257       // fold it.
 258       if (ConstantSDNode *Sh =
 259           dyn_cast<ConstantSDNode>(N.getOperand(0).getOperand(1))) {
 260         ShAmt = Sh->getZExtValue();
 261         Offset = N.getOperand(0).getOperand(0);
 262         Base = N.getOperand(1);
 263       } else {
 264         ShOpcVal = ARM_AM::no_shift;
 265       }
 266     }
 267   }
 268
 269   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 270                                   MVT::i32);
 271   return true;
 272 }
 273
 274 bool ARMDAGToDAGISel::SelectAddrMode2Offset(SDValue Op, SDValue N,
 275                                             SDValue &Offset, SDValue &Opc) {
 276   unsigned Opcode = Op.getOpcode();
 277   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 278     ? cast<LoadSDNode>(Op)->getAddressingMode()
 279     : cast<StoreSDNode>(Op)->getAddressingMode();
 280   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 281     ? ARM_AM::add : ARM_AM::sub;
 282   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 283     int Val = (int)C->getZExtValue();
 284     if (Val >= 0 && Val < 0x1000) { // 12 bits.
 285       Offset = CurDAG->getRegister(0, MVT::i32);
 286       Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, Val,
 287                                                         ARM_AM::no_shift),
 288                                       MVT::i32);
 289       return true;
 290     }
 291   }
 292
 293   Offset = N;
 294   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 295   unsigned ShAmt = 0;
 296   if (ShOpcVal != ARM_AM::no_shift) {
 297     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 298     // it.
 299     if (ConstantSDNode *Sh = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 300       ShAmt = Sh->getZExtValue();
 301       Offset = N.getOperand(0);
 302     } else {
 303       ShOpcVal = ARM_AM::no_shift;
 304     }
 305   }
 306
 307   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 308                                   MVT::i32);
 309   return true;
 310 }
 311
 312
 313 bool ARMDAGToDAGISel::SelectAddrMode3(SDValue Op, SDValue N,
 314                                       SDValue &Base, SDValue &Offset,
 315                                       SDValue &Opc) {
 316   if (N.getOpcode() == ISD::SUB) {
 317     // X - C  is canonicalize to X + -C, no need to handle it here.
 318     Base = N.getOperand(0);
 319     Offset = N.getOperand(1);
 320     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::sub, 0),MVT::i32);
 321     return true;
 322   }
 323
 324   if (N.getOpcode() != ISD::ADD) {
 325     Base = N;
 326     if (N.getOpcode() == ISD::FrameIndex) {
 327       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 328       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 329     }
 330     Offset = CurDAG->getRegister(0, MVT::i32);
 331     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0),MVT::i32);
 332     return true;
 333   }
 334
 335   // If the RHS is +/- imm8, fold into addr mode.
 336   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 337     int RHSC = (int)RHS->getZExtValue();
 338     if ((RHSC >= 0 && RHSC < 256) ||
 339         (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 340       Base = N.getOperand(0);
 341       if (Base.getOpcode() == ISD::FrameIndex) {
 342         int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 343         Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 344       }
 345       Offset = CurDAG->getRegister(0, MVT::i32);
 346
 347       ARM_AM::AddrOpc AddSub = ARM_AM::add;
 348       if (RHSC < 0) {
 349         AddSub = ARM_AM::sub;
 350         RHSC = - RHSC;
 351       }
 352       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, RHSC),MVT::i32);
 353       return true;
 354     }
 355   }
 356
 357   Base = N.getOperand(0);
 358   Offset = N.getOperand(1);
 359   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0), MVT::i32);
 360   return true;
 361 }
 362
 363 bool ARMDAGToDAGISel::SelectAddrMode3Offset(SDValue Op, SDValue N,
 364                                             SDValue &Offset, SDValue &Opc) {
 365   unsigned Opcode = Op.getOpcode();
 366   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 367     ? cast<LoadSDNode>(Op)->getAddressingMode()
 368     : cast<StoreSDNode>(Op)->getAddressingMode();
 369   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 370     ? ARM_AM::add : ARM_AM::sub;
 371   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 372     int Val = (int)C->getZExtValue();
 373     if (Val >= 0 && Val < 256) {
 374       Offset = CurDAG->getRegister(0, MVT::i32);
 375       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, Val), MVT::i32);
 376       return true;
 377     }
 378   }
 379
 380   Offset = N;
 381   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, 0), MVT::i32);
 382   return true;
 383 }
 384
 385 bool ARMDAGToDAGISel::SelectAddrMode4(SDValue Op, SDValue N,
 386                                       SDValue &Addr, SDValue &Mode) {
 387   Addr = N;
 388   Mode = CurDAG->getTargetConstant(0, MVT::i32);
 389   return true;
 390 }
 391
 392 bool ARMDAGToDAGISel::SelectAddrMode5(SDValue Op, SDValue N,
 393                                       SDValue &Base, SDValue &Offset) {
 394   if (N.getOpcode() != ISD::ADD) {
 395     Base = N;
 396     if (N.getOpcode() == ISD::FrameIndex) {
 397       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 398       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 399     } else if (N.getOpcode() == ARMISD::Wrapper) {
 400       Base = N.getOperand(0);
 401     }
 402     Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 403                                        MVT::i32);
 404     return true;
 405   }
 406
 407   // If the RHS is +/- imm8, fold into addr mode.
 408   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 409     int RHSC = (int)RHS->getZExtValue();
 410     if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied by 4.
 411       RHSC >>= 2;
 412       if ((RHSC >= 0 && RHSC < 256) ||
 413           (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 414         Base = N.getOperand(0);
 415         if (Base.getOpcode() == ISD::FrameIndex) {
 416           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 417           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 418         }
 419
 420         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 421         if (RHSC < 0) {
 422           AddSub = ARM_AM::sub;
 423           RHSC = - RHSC;
 424         }
 425         Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(AddSub, RHSC),
 426                                            MVT::i32);
 427         return true;
 428       }
 429     }
 430   }
 431
 432   Base = N;
 433   Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 434                                      MVT::i32);
 435   return true;
 436 }
 437
 438 bool ARMDAGToDAGISel::SelectAddrMode6(SDValue Op, SDValue N,
 439                                       SDValue &Addr, SDValue &Update,
 440                                       SDValue &Opc) {
 441   Addr = N;
 442   // The optional writeback is handled in ARMLoadStoreOpt.
 443   Update = CurDAG->getRegister(0, MVT::i32);
 444   Opc = CurDAG->getTargetConstant(ARM_AM::getAM6Opc(false), MVT::i32);
 445   return true;
 446 }
 447
 448 bool ARMDAGToDAGISel::SelectAddrModePC(SDValue Op, SDValue N,
 449                                        SDValue &Offset, SDValue &Label) {
 450   if (N.getOpcode() == ARMISD::PIC_ADD && N.hasOneUse()) {
 451     Offset = N.getOperand(0);
 452     SDValue N1 = N.getOperand(1);
 453     Label  = CurDAG->getTargetConstant(cast<ConstantSDNode>(N1)->getZExtValue(),
 454                                        MVT::i32);
 455     return true;
 456   }
 457   return false;
 458 }
 459
 460 bool ARMDAGToDAGISel::SelectThumbAddrModeRR(SDValue Op, SDValue N,
 461                                             SDValue &Base, SDValue &Offset){
 462   // FIXME dl should come from the parent load or store, not the address
 463   DebugLoc dl = Op.getDebugLoc();
 464   if (N.getOpcode() != ISD::ADD) {
 465     ConstantSDNode *NC = dyn_cast<ConstantSDNode>(N);
 466     if (!NC || NC->getZExtValue() != 0)
 467       return false;
 468
 469     Base = Offset = N;
 470     return true;
 471   }
 472
 473   Base = N.getOperand(0);
 474   Offset = N.getOperand(1);
 475   return true;
 476 }
 477
 478 bool
 479 ARMDAGToDAGISel::SelectThumbAddrModeRI5(SDValue Op, SDValue N,
 480                                         unsigned Scale, SDValue &Base,
 481                                         SDValue &OffImm, SDValue &Offset) {
 482   if (Scale == 4) {
 483     SDValue TmpBase, TmpOffImm;
 484     if (SelectThumbAddrModeSP(Op, N, TmpBase, TmpOffImm))
 485       return false;  // We want to select tLDRspi / tSTRspi instead.
 486     if (N.getOpcode() == ARMISD::Wrapper &&
 487         N.getOperand(0).getOpcode() == ISD::TargetConstantPool)
 488       return false;  // We want to select tLDRpci instead.
 489   }
 490
 491   if (N.getOpcode() != ISD::ADD) {
 492     Base = (N.getOpcode() == ARMISD::Wrapper) ? N.getOperand(0) : N;
 493     Offset = CurDAG->getRegister(0, MVT::i32);
 494     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 495     return true;
 496   }
 497
 498   // Thumb does not have [sp, r] address mode.
 499   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 500   RegisterSDNode *RHSR = dyn_cast<RegisterSDNode>(N.getOperand(1));
 501   if ((LHSR && LHSR->getReg() == ARM::SP) ||
 502       (RHSR && RHSR->getReg() == ARM::SP)) {
 503     Base = N;
 504     Offset = CurDAG->getRegister(0, MVT::i32);
 505     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 506     return true;
 507   }
 508
 509   // If the RHS is + imm5 * scale, fold into addr mode.
 510   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 511     int RHSC = (int)RHS->getZExtValue();
 512     if ((RHSC & (Scale-1)) == 0) {  // The constant is implicitly multiplied.
 513       RHSC /= Scale;
 514       if (RHSC >= 0 && RHSC < 32) {
 515         Base = N.getOperand(0);
 516         Offset = CurDAG->getRegister(0, MVT::i32);
 517         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 518         return true;
 519       }
 520     }
 521   }
 522
 523   Base = N.getOperand(0);
 524   Offset = N.getOperand(1);
 525   OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 526   return true;
 527 }
 528
 529 bool ARMDAGToDAGISel::SelectThumbAddrModeS1(SDValue Op, SDValue N,
 530                                             SDValue &Base, SDValue &OffImm,
 531                                             SDValue &Offset) {
 532   return SelectThumbAddrModeRI5(Op, N, 1, Base, OffImm, Offset);
 533 }
 534
 535 bool ARMDAGToDAGISel::SelectThumbAddrModeS2(SDValue Op, SDValue N,
 536                                             SDValue &Base, SDValue &OffImm,
 537                                             SDValue &Offset) {
 538   return SelectThumbAddrModeRI5(Op, N, 2, Base, OffImm, Offset);
 539 }
 540
 541 bool ARMDAGToDAGISel::SelectThumbAddrModeS4(SDValue Op, SDValue N,
 542                                             SDValue &Base, SDValue &OffImm,
 543                                             SDValue &Offset) {
 544   return SelectThumbAddrModeRI5(Op, N, 4, Base, OffImm, Offset);
 545 }
 546
 547 bool ARMDAGToDAGISel::SelectThumbAddrModeSP(SDValue Op, SDValue N,
 548                                            SDValue &Base, SDValue &OffImm) {
 549   if (N.getOpcode() == ISD::FrameIndex) {
 550     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 551     Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 552     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 553     return true;
 554   }
 555
 556   if (N.getOpcode() != ISD::ADD)
 557     return false;
 558
 559   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 560   if (N.getOperand(0).getOpcode() == ISD::FrameIndex ||
 561       (LHSR && LHSR->getReg() == ARM::SP)) {
 562     // If the RHS is + imm8 * scale, fold into addr mode.
 563     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 564       int RHSC = (int)RHS->getZExtValue();
 565       if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied.
 566         RHSC >>= 2;
 567         if (RHSC >= 0 && RHSC < 256) {
 568           Base = N.getOperand(0);
 569           if (Base.getOpcode() == ISD::FrameIndex) {
 570             int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 571             Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 572           }
 573           OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 574           return true;
 575         }
 576       }
 577     }
 578   }
 579
 580   return false;
 581 }
 582
 583 bool ARMDAGToDAGISel::SelectT2ShifterOperandReg(SDValue Op, SDValue N,
 584                                                 SDValue &BaseReg,
 585                                                 SDValue &Opc) {
 586   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 587
 588   // Don't match base register only case. That is matched to a separate
 589   // lower complexity pattern with explicit register operand.
 590   if (ShOpcVal == ARM_AM::no_shift) return false;
 591
 592   BaseReg = N.getOperand(0);
 593   unsigned ShImmVal = 0;
 594   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 595     ShImmVal = RHS->getZExtValue() & 31;
 596     Opc = getI32Imm(ARM_AM::getSORegOpc(ShOpcVal, ShImmVal));
 597     return true;
 598   }
 599
 600   return false;
 601 }
 602
 603 bool ARMDAGToDAGISel::SelectT2AddrModeImm12(SDValue Op, SDValue N,
 604                                             SDValue &Base, SDValue &OffImm) {
 605   // Match simple R + imm12 operands.
 606
 607   // Base only.
 608   if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB) {
 609     if (N.getOpcode() == ISD::FrameIndex) {
 610       // Match frame index...
 611       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 612       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 613       OffImm  = CurDAG->getTargetConstant(0, MVT::i32);
 614       return true;
 615     } else if (N.getOpcode() == ARMISD::Wrapper) {
 616       Base = N.getOperand(0);
 617       if (Base.getOpcode() == ISD::TargetConstantPool)
 618         return false;  // We want to select t2LDRpci instead.
 619     } else
 620       Base = N;
 621     OffImm  = CurDAG->getTargetConstant(0, MVT::i32);
 622     return true;
 623   }
 624
 625   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 626     if (SelectT2AddrModeImm8(Op, N, Base, OffImm))
 627       // Let t2LDRi8 handle (R - imm8).
 628       return false;
 629
 630     int RHSC = (int)RHS->getZExtValue();
 631     if (N.getOpcode() == ISD::SUB)
 632       RHSC = -RHSC;
 633
 634     if (RHSC >= 0 && RHSC < 0x1000) { // 12 bits (unsigned)
 635       Base   = N.getOperand(0);
 636       if (Base.getOpcode() == ISD::FrameIndex) {
 637         int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 638         Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 639       }
 640       OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 641       return true;
 642     }
 643   }
 644
 645   // Base only.
 646   Base = N;
 647   OffImm  = CurDAG->getTargetConstant(0, MVT::i32);
 648   return true;
 649 }
 650
 651 bool ARMDAGToDAGISel::SelectT2AddrModeImm8(SDValue Op, SDValue N,
 652                                            SDValue &Base, SDValue &OffImm) {
 653   // Match simple R - imm8 operands.
 654   if (N.getOpcode() == ISD::ADD || N.getOpcode() == ISD::SUB) {
 655     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 656       int RHSC = (int)RHS->getSExtValue();
 657       if (N.getOpcode() == ISD::SUB)
 658         RHSC = -RHSC;
 659
 660       if ((RHSC >= -255) && (RHSC < 0)) { // 8 bits (always negative)
 661         Base = N.getOperand(0);
 662         if (Base.getOpcode() == ISD::FrameIndex) {
 663           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 664           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 665         }
 666         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 667         return true;
 668       }
 669     }
 670   }
 671
 672   return false;
 673 }
 674
 675 bool ARMDAGToDAGISel::SelectT2AddrModeImm8Offset(SDValue Op, SDValue N,
 676                                                  SDValue &OffImm){
 677   unsigned Opcode = Op.getOpcode();
 678   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 679     ? cast<LoadSDNode>(Op)->getAddressingMode()
 680     : cast<StoreSDNode>(Op)->getAddressingMode();
 681   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N)) {
 682     int RHSC = (int)RHS->getZExtValue();
 683     if (RHSC >= 0 && RHSC < 0x100) { // 8 bits.
 684       OffImm = ((AM == ISD::PRE_INC) || (AM == ISD::POST_INC))
 685         ? CurDAG->getTargetConstant(RHSC, MVT::i32)
 686         : CurDAG->getTargetConstant(-RHSC, MVT::i32);
 687       return true;
 688     }
 689   }
 690
 691   return false;
 692 }
 693
 694 bool ARMDAGToDAGISel::SelectT2AddrModeImm8s4(SDValue Op, SDValue N,
 695                                              SDValue &Base, SDValue &OffImm) {
 696   if (N.getOpcode() == ISD::ADD) {
 697     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 698       int RHSC = (int)RHS->getZExtValue();
 699       if (((RHSC & 0x3) == 0) &&
 700           ((RHSC >= 0 && RHSC < 0x400) || (RHSC < 0 && RHSC > -0x400))) { // 8 bits.
 701         Base   = N.getOperand(0);
 702         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 703         return true;
 704       }
 705     }
 706   } else if (N.getOpcode() == ISD::SUB) {
 707     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 708       int RHSC = (int)RHS->getZExtValue();
 709       if (((RHSC & 0x3) == 0) && (RHSC >= 0 && RHSC < 0x400)) { // 8 bits.
 710         Base   = N.getOperand(0);
 711         OffImm = CurDAG->getTargetConstant(-RHSC, MVT::i32);
 712         return true;
 713       }
 714     }
 715   }
 716
 717   return false;
 718 }
 719
 720 bool ARMDAGToDAGISel::SelectT2AddrModeSoReg(SDValue Op, SDValue N,
 721                                             SDValue &Base,
 722                                             SDValue &OffReg, SDValue &ShImm) {
 723   // (R - imm8) should be handled by t2LDRi8. The rest are handled by t2LDRi12.
 724   if (N.getOpcode() != ISD::ADD)
 725     return false;
 726
 727   // Leave (R + imm12) for t2LDRi12, (R - imm8) for t2LDRi8.
 728   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 729     int RHSC = (int)RHS->getZExtValue();
 730     if (RHSC >= 0 && RHSC < 0x1000) // 12 bits (unsigned)
 731       return false;
 732     else if (RHSC < 0 && RHSC >= -255) // 8 bits
 733       return false;
 734   }
 735
 736   // Look for (R + R) or (R + (R << [1,2,3])).
 737   unsigned ShAmt = 0;
 738   Base   = N.getOperand(0);
 739   OffReg = N.getOperand(1);
 740
 741   // Swap if it is ((R << c) + R).
 742   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(OffReg);
 743   if (ShOpcVal != ARM_AM::lsl) {
 744     ShOpcVal = ARM_AM::getShiftOpcForNode(Base);
 745     if (ShOpcVal == ARM_AM::lsl)
 746       std::swap(Base, OffReg);
 747   }
 748
 749   if (ShOpcVal == ARM_AM::lsl) {
 750     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 751     // it.
 752     if (ConstantSDNode *Sh = dyn_cast<ConstantSDNode>(OffReg.getOperand(1))) {
 753       ShAmt = Sh->getZExtValue();
 754       if (ShAmt >= 4) {
 755         ShAmt = 0;
 756         ShOpcVal = ARM_AM::no_shift;
 757       } else
 758         OffReg = OffReg.getOperand(0);
 759     } else {
 760       ShOpcVal = ARM_AM::no_shift;
 761     }
 762   }
 763
 764   ShImm = CurDAG->getTargetConstant(ShAmt, MVT::i32);
 765
 766   return true;
 767 }
 768
 769 //===--------------------------------------------------------------------===//
 770
 771 /// getAL - Returns a ARMCC::AL immediate node.
 772 static inline SDValue getAL(SelectionDAG *CurDAG) {
 773   return CurDAG->getTargetConstant((uint64_t)ARMCC::AL, MVT::i32);
 774 }
 775
 776 SDNode *ARMDAGToDAGISel::SelectARMIndexedLoad(SDValue Op) {
 777   LoadSDNode *LD = cast<LoadSDNode>(Op);
 778   ISD::MemIndexedMode AM = LD->getAddressingMode();
 779   if (AM == ISD::UNINDEXED)
 780     return NULL;
 781
 782   EVT LoadedVT = LD->getMemoryVT();
 783   SDValue Offset, AMOpc;
 784   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
 785   unsigned Opcode = 0;
 786   bool Match = false;
 787   if (LoadedVT == MVT::i32 &&
 788       SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 789     Opcode = isPre ? ARM::LDR_PRE : ARM::LDR_POST;
 790     Match = true;
 791   } else if (LoadedVT == MVT::i16 &&
 792              SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 793     Match = true;
 794     Opcode = (LD->getExtensionType() == ISD::SEXTLOAD)
 795       ? (isPre ? ARM::LDRSH_PRE : ARM::LDRSH_POST)
 796       : (isPre ? ARM::LDRH_PRE : ARM::LDRH_POST);
 797   } else if (LoadedVT == MVT::i8 || LoadedVT == MVT::i1) {
 798     if (LD->getExtensionType() == ISD::SEXTLOAD) {
 799       if (SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 800         Match = true;
 801         Opcode = isPre ? ARM::LDRSB_PRE : ARM::LDRSB_POST;
 802       }
 803     } else {
 804       if (SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 805         Match = true;
 806         Opcode = isPre ? ARM::LDRB_PRE : ARM::LDRB_POST;
 807       }
 808     }
 809   }
 810
 811   if (Match) {
 812     SDValue Chain = LD->getChain();
 813     SDValue Base = LD->getBasePtr();
 814     SDValue Ops[]= { Base, Offset, AMOpc, getAL(CurDAG),
 815                      CurDAG->getRegister(0, MVT::i32), Chain };
 816     return CurDAG->getMachineNode(Opcode, Op.getDebugLoc(), MVT::i32, MVT::i32,
 817                                   MVT::Other, Ops, 6);
 818   }
 819
 820   return NULL;
 821 }
 822
 823 SDNode *ARMDAGToDAGISel::SelectT2IndexedLoad(SDValue Op) {
 824   LoadSDNode *LD = cast<LoadSDNode>(Op);
 825   ISD::MemIndexedMode AM = LD->getAddressingMode();
 826   if (AM == ISD::UNINDEXED)
 827     return NULL;
 828
 829   EVT LoadedVT = LD->getMemoryVT();
 830   bool isSExtLd = LD->getExtensionType() == ISD::SEXTLOAD;
 831   SDValue Offset;
 832   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
 833   unsigned Opcode = 0;
 834   bool Match = false;
 835   if (SelectT2AddrModeImm8Offset(Op, LD->getOffset(), Offset)) {
 836     switch (LoadedVT.getSimpleVT().SimpleTy) {
 837     case MVT::i32:
 838       Opcode = isPre ? ARM::t2LDR_PRE : ARM::t2LDR_POST;
 839       break;
 840     case MVT::i16:
 841       if (isSExtLd)
 842         Opcode = isPre ? ARM::t2LDRSH_PRE : ARM::t2LDRSH_POST;
 843       else
 844         Opcode = isPre ? ARM::t2LDRH_PRE : ARM::t2LDRH_POST;
 845       break;
 846     case MVT::i8:
 847     case MVT::i1:
 848       if (isSExtLd)
 849         Opcode = isPre ? ARM::t2LDRSB_PRE : ARM::t2LDRSB_POST;
 850       else
 851         Opcode = isPre ? ARM::t2LDRB_PRE : ARM::t2LDRB_POST;
 852       break;
 853     default:
 854       return NULL;
 855     }
 856     Match = true;
 857   }
 858
 859   if (Match) {
 860     SDValue Chain = LD->getChain();
 861     SDValue Base = LD->getBasePtr();
 862     SDValue Ops[]= { Base, Offset, getAL(CurDAG),
 863                      CurDAG->getRegister(0, MVT::i32), Chain };
 864     return CurDAG->getMachineNode(Opcode, Op.getDebugLoc(), MVT::i32, MVT::i32,
 865                                   MVT::Other, Ops, 5);
 866   }
 867
 868   return NULL;
 869 }
 870
 871 SDNode *ARMDAGToDAGISel::SelectDYN_ALLOC(SDValue Op) {
 872   SDNode *N = Op.getNode();
 873   DebugLoc dl = N->getDebugLoc();
 874   EVT VT = Op.getValueType();
 875   SDValue Chain = Op.getOperand(0);
 876   SDValue Size = Op.getOperand(1);
 877   SDValue Align = Op.getOperand(2);
 878   SDValue SP = CurDAG->getRegister(ARM::SP, MVT::i32);
 879   int32_t AlignVal = cast<ConstantSDNode>(Align)->getSExtValue();
 880   if (AlignVal < 0)
 881     // We need to align the stack. Use Thumb1 tAND which is the only thumb
 882     // instruction that can read and write SP. This matches to a pseudo
 883     // instruction that has a chain to ensure the result is written back to
 884     // the stack pointer.
 885     SP = SDValue(CurDAG->getMachineNode(ARM::tANDsp, dl, VT, SP, Align), 0);
 886
 887   bool isC = isa<ConstantSDNode>(Size);
 888   uint32_t C = isC ? cast<ConstantSDNode>(Size)->getZExtValue() : ~0UL;
 889   // Handle the most common case for both Thumb1 and Thumb2:
 890   // tSUBspi - immediate is between 0 ... 508 inclusive.
 891   if (C <= 508 && ((C & 3) == 0))
 892     // FIXME: tSUBspi encode scale 4 implicitly.
 893     return CurDAG->SelectNodeTo(N, ARM::tSUBspi_, VT, MVT::Other, SP,
 894                                 CurDAG->getTargetConstant(C/4, MVT::i32),
 895                                 Chain);
 896
 897   if (Subtarget->isThumb1Only()) {
 898     // Use tADDspr since Thumb1 does not have a sub r, sp, r. ARMISelLowering
 899     // should have negated the size operand already. FIXME: We can't insert
 900     // new target independent node at this stage so we are forced to negate
 901     // it earlier. Is there a better solution?
 902     return CurDAG->SelectNodeTo(N, ARM::tADDspr_, VT, MVT::Other, SP, Size,
 903                                 Chain);
 904   } else if (Subtarget->isThumb2()) {
 905     if (isC && Predicate_t2_so_imm(Size.getNode())) {
 906       // t2SUBrSPi
 907       SDValue Ops[] = { SP, CurDAG->getTargetConstant(C, MVT::i32), Chain };
 908       return CurDAG->SelectNodeTo(N, ARM::t2SUBrSPi_, VT, MVT::Other, Ops, 3);
 909     } else if (isC && Predicate_imm0_4095(Size.getNode())) {
 910       // t2SUBrSPi12
 911       SDValue Ops[] = { SP, CurDAG->getTargetConstant(C, MVT::i32), Chain };
 912       return CurDAG->SelectNodeTo(N, ARM::t2SUBrSPi12_, VT, MVT::Other, Ops, 3);
 913     } else {
 914       // t2SUBrSPs
 915       SDValue Ops[] = { SP, Size,
 916                         getI32Imm(ARM_AM::getSORegOpc(ARM_AM::lsl,0)), Chain };
 917       return CurDAG->SelectNodeTo(N, ARM::t2SUBrSPs_, VT, MVT::Other, Ops, 4);
 918     }
 919   }
 920
 921   // FIXME: Add ADD / SUB sp instructions for ARM.
 922   return 0;
 923 }
 924
 925 SDNode *ARMDAGToDAGISel::Select(SDValue Op) {
 926   SDNode *N = Op.getNode();
 927   DebugLoc dl = N->getDebugLoc();
 928
 929   if (N->isMachineOpcode())
 930     return NULL;   // Already selected.
 931
 932   switch (N->getOpcode()) {
 933   default: break;
 934   case ISD::Constant: {
 935     unsigned Val = cast<ConstantSDNode>(N)->getZExtValue();
 936     bool UseCP = true;
 937     if (Subtarget->hasThumb2())
 938       // Thumb2-aware targets have the MOVT instruction, so all immediates can
 939       // be done with MOV + MOVT, at worst.
 940       UseCP = 0;
 941     else {
 942       if (Subtarget->isThumb()) {
 943         UseCP = (Val > 255 &&                          // MOV
 944                  ~Val > 255 &&                         // MOV + MVN
 945                  !ARM_AM::isThumbImmShiftedVal(Val));  // MOV + LSL
 946       } else
 947         UseCP = (ARM_AM::getSOImmVal(Val) == -1 &&     // MOV
 948                  ARM_AM::getSOImmVal(~Val) == -1 &&    // MVN
 949                  !ARM_AM::isSOImmTwoPartVal(Val));     // two instrs.
 950     }
 951
 952     if (UseCP) {
 953       SDValue CPIdx =
 954         CurDAG->getTargetConstantPool(ConstantInt::get(
 955                                   Type::getInt32Ty(*CurDAG->getContext()), Val),
 956                                       TLI.getPointerTy());
 957
 958       SDNode *ResNode;
 959       if (Subtarget->isThumb1Only()) {
 960         SDValue Pred = CurDAG->getTargetConstant(0xEULL, MVT::i32);
 961         SDValue PredReg = CurDAG->getRegister(0, MVT::i32);
 962         SDValue Ops[] = { CPIdx, Pred, PredReg, CurDAG->getEntryNode() };
 963         ResNode = CurDAG->getMachineNode(ARM::tLDRcp, dl, MVT::i32, MVT::Other,
 964                                          Ops, 4);
 965       } else {
 966         SDValue Ops[] = {
 967           CPIdx,
 968           CurDAG->getRegister(0, MVT::i32),
 969           CurDAG->getTargetConstant(0, MVT::i32),
 970           getAL(CurDAG),
 971           CurDAG->getRegister(0, MVT::i32),
 972           CurDAG->getEntryNode()
 973         };
 974         ResNode=CurDAG->getMachineNode(ARM::LDRcp, dl, MVT::i32, MVT::Other,
 975                                        Ops, 6);
 976       }
 977       ReplaceUses(Op, SDValue(ResNode, 0));
 978       return NULL;
 979     }
 980
 981     // Other cases are autogenerated.
 982     break;
 983   }
 984   case ISD::FrameIndex: {
 985     // Selects to ADDri FI, 0 which in turn will become ADDri SP, imm.
 986     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 987     SDValue TFI = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 988     if (Subtarget->isThumb1Only()) {
 989       return CurDAG->SelectNodeTo(N, ARM::tADDrSPi, MVT::i32, TFI,
 990                                   CurDAG->getTargetConstant(0, MVT::i32));
 991     } else {
 992       unsigned Opc = ((Subtarget->isThumb() && Subtarget->hasThumb2()) ?
 993                       ARM::t2ADDri : ARM::ADDri);
 994       SDValue Ops[] = { TFI, CurDAG->getTargetConstant(0, MVT::i32),
 995                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 996                         CurDAG->getRegister(0, MVT::i32) };
 997       return CurDAG->SelectNodeTo(N, Opc, MVT::i32, Ops, 5);
 998     }
 999   }
1000   case ARMISD::DYN_ALLOC:
1001     return SelectDYN_ALLOC(Op);
1002   case ISD::MUL:
1003     if (Subtarget->isThumb1Only())
1004       break;
1005     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
1006       unsigned RHSV = C->getZExtValue();
1007       if (!RHSV) break;
1008       if (isPowerOf2_32(RHSV-1)) {  // 2^n+1?
1009         unsigned ShImm = Log2_32(RHSV-1);
1010         if (ShImm >= 32)
1011           break;
1012         SDValue V = Op.getOperand(0);
1013         ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, ShImm);
1014         SDValue ShImmOp = CurDAG->getTargetConstant(ShImm, MVT::i32);
1015         SDValue Reg0 = CurDAG->getRegister(0, MVT::i32);
1016         if (Subtarget->isThumb()) {
1017           SDValue Ops[] = { V, V, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
1018           return CurDAG->SelectNodeTo(N, ARM::t2ADDrs, MVT::i32, Ops, 6);
1019         } else {
1020           SDValue Ops[] = { V, V, Reg0, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
1021           return CurDAG->SelectNodeTo(N, ARM::ADDrs, MVT::i32, Ops, 7);
1022         }
1023       }
1024       if (isPowerOf2_32(RHSV+1)) {  // 2^n-1?
1025         unsigned ShImm = Log2_32(RHSV+1);
1026         if (ShImm >= 32)
1027           break;
1028         SDValue V = Op.getOperand(0);
1029         ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, ShImm);
1030         SDValue ShImmOp = CurDAG->getTargetConstant(ShImm, MVT::i32);
1031         SDValue Reg0 = CurDAG->getRegister(0, MVT::i32);
1032         if (Subtarget->isThumb()) {
1033           SDValue Ops[] = { V, V, ShImmOp, getAL(CurDAG), Reg0 };
1034           return CurDAG->SelectNodeTo(N, ARM::t2RSBrs, MVT::i32, Ops, 5);
1035         } else {
1036           SDValue Ops[] = { V, V, Reg0, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
1037           return CurDAG->SelectNodeTo(N, ARM::RSBrs, MVT::i32, Ops, 7);
1038         }
1039       }
1040     }
1041     break;
1042   case ARMISD::FMRRD:
1043     return CurDAG->getMachineNode(ARM::FMRRD, dl, MVT::i32, MVT::i32,
1044                                   Op.getOperand(0), getAL(CurDAG),
1045                                   CurDAG->getRegister(0, MVT::i32));
1046   case ISD::UMUL_LOHI: {
1047     if (Subtarget->isThumb1Only())
1048       break;
1049     if (Subtarget->isThumb()) {
1050       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1051                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1052                         CurDAG->getRegister(0, MVT::i32) };
1053       return CurDAG->getMachineNode(ARM::t2UMULL, dl, MVT::i32, MVT::i32, Ops,4);
1054     } else {
1055       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1056                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1057                         CurDAG->getRegister(0, MVT::i32) };
1058       return CurDAG->getMachineNode(ARM::UMULL, dl, MVT::i32, MVT::i32, Ops, 5);
1059     }
1060   }
1061   case ISD::SMUL_LOHI: {
1062     if (Subtarget->isThumb1Only())
1063       break;
1064     if (Subtarget->isThumb()) {
1065       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1066                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32) };
1067       return CurDAG->getMachineNode(ARM::t2SMULL, dl, MVT::i32, MVT::i32, Ops,4);
1068     } else {
1069       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1070                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1071                         CurDAG->getRegister(0, MVT::i32) };
1072       return CurDAG->getMachineNode(ARM::SMULL, dl, MVT::i32, MVT::i32, Ops, 5);
1073     }
1074   }
1075   case ISD::LOAD: {
1076     SDNode *ResNode = 0;
1077     if (Subtarget->isThumb() && Subtarget->hasThumb2())
1078       ResNode = SelectT2IndexedLoad(Op);
1079     else
1080       ResNode = SelectARMIndexedLoad(Op);
1081     if (ResNode)
1082       return ResNode;
1083     // Other cases are autogenerated.
1084     break;
1085   }
1086   case ARMISD::BRCOND: {
1087     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1088     // Emits: (Bcc:void (bb:Other):$dst, (imm:i32):$cc)
1089     // Pattern complexity = 6  cost = 1  size = 0
1090
1091     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1092     // Emits: (tBcc:void (bb:Other):$dst, (imm:i32):$cc)
1093     // Pattern complexity = 6  cost = 1  size = 0
1094
1095     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1096     // Emits: (t2Bcc:void (bb:Other):$dst, (imm:i32):$cc)
1097     // Pattern complexity = 6  cost = 1  size = 0
1098
1099     unsigned Opc = Subtarget->isThumb() ?
1100       ((Subtarget->hasThumb2()) ? ARM::t2Bcc : ARM::tBcc) : ARM::Bcc;
1101     SDValue Chain = Op.getOperand(0);
1102     SDValue N1 = Op.getOperand(1);
1103     SDValue N2 = Op.getOperand(2);
1104     SDValue N3 = Op.getOperand(3);
1105     SDValue InFlag = Op.getOperand(4);
1106     assert(N1.getOpcode() == ISD::BasicBlock);
1107     assert(N2.getOpcode() == ISD::Constant);
1108     assert(N3.getOpcode() == ISD::Register);
1109
1110     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1111                                cast<ConstantSDNode>(N2)->getZExtValue()),
1112                                MVT::i32);
1113     SDValue Ops[] = { N1, Tmp2, N3, Chain, InFlag };
1114     SDNode *ResNode = CurDAG->getMachineNode(Opc, dl, MVT::Other,
1115                                              MVT::Flag, Ops, 5);
1116     Chain = SDValue(ResNode, 0);
1117     if (Op.getNode()->getNumValues() == 2) {
1118       InFlag = SDValue(ResNode, 1);
1119       ReplaceUses(SDValue(Op.getNode(), 1), InFlag);
1120     }
1121     ReplaceUses(SDValue(Op.getNode(), 0), SDValue(Chain.getNode(), Chain.getResNo()));
1122     return NULL;
1123   }
1124   case ARMISD::CMOV: {
1125     EVT VT = Op.getValueType();
1126     SDValue N0 = Op.getOperand(0);
1127     SDValue N1 = Op.getOperand(1);
1128     SDValue N2 = Op.getOperand(2);
1129     SDValue N3 = Op.getOperand(3);
1130     SDValue InFlag = Op.getOperand(4);
1131     assert(N2.getOpcode() == ISD::Constant);
1132     assert(N3.getOpcode() == ISD::Register);
1133
1134     if (!Subtarget->isThumb1Only() && VT == MVT::i32) {
1135       // Pattern: (ARMcmov:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
1136       // Emits: (MOVCCs:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
1137       // Pattern complexity = 18  cost = 1  size = 0
1138       SDValue CPTmp0;
1139       SDValue CPTmp1;
1140       SDValue CPTmp2;
1141       if (Subtarget->isThumb()) {
1142         if (SelectT2ShifterOperandReg(Op, N1, CPTmp0, CPTmp1)) {
1143           unsigned SOVal = cast<ConstantSDNode>(CPTmp1)->getZExtValue();
1144           unsigned SOShOp = ARM_AM::getSORegShOp(SOVal);
1145           unsigned Opc = 0;
1146           switch (SOShOp) {
1147           case ARM_AM::lsl: Opc = ARM::t2MOVCClsl; break;
1148           case ARM_AM::lsr: Opc = ARM::t2MOVCClsr; break;
1149           case ARM_AM::asr: Opc = ARM::t2MOVCCasr; break;
1150           case ARM_AM::ror: Opc = ARM::t2MOVCCror; break;
1151           default:
1152             llvm_unreachable("Unknown so_reg opcode!");
1153             break;
1154           }
1155           SDValue SOShImm =
1156             CurDAG->getTargetConstant(ARM_AM::getSORegOffset(SOVal), MVT::i32);
1157           SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1158                                    cast<ConstantSDNode>(N2)->getZExtValue()),
1159                                    MVT::i32);
1160           SDValue Ops[] = { N0, CPTmp0, SOShImm, Tmp2, N3, InFlag };
1161           return CurDAG->SelectNodeTo(Op.getNode(), Opc, MVT::i32,Ops, 6);
1162         }
1163       } else {
1164         if (SelectShifterOperandReg(Op, N1, CPTmp0, CPTmp1, CPTmp2)) {
1165           SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1166                                    cast<ConstantSDNode>(N2)->getZExtValue()),
1167                                    MVT::i32);
1168           SDValue Ops[] = { N0, CPTmp0, CPTmp1, CPTmp2, Tmp2, N3, InFlag };
1169           return CurDAG->SelectNodeTo(Op.getNode(),
1170                                       ARM::MOVCCs, MVT::i32, Ops, 7);
1171         }
1172       }
1173
1174       // Pattern: (ARMcmov:i32 GPR:i32:$false,
1175       //             (imm:i32)<<P:Predicate_so_imm>>:$true,
1176       //             (imm:i32):$cc)
1177       // Emits: (MOVCCi:i32 GPR:i32:$false,
1178       //           (so_imm:i32 (imm:i32):$true), (imm:i32):$cc)
1179       // Pattern complexity = 10  cost = 1  size = 0
1180       if (N3.getOpcode() == ISD::Constant) {
1181         if (Subtarget->isThumb()) {
1182           if (Predicate_t2_so_imm(N3.getNode())) {
1183             SDValue Tmp1 = CurDAG->getTargetConstant(((unsigned)
1184                                      cast<ConstantSDNode>(N1)->getZExtValue()),
1185                                      MVT::i32);
1186             SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1187                                      cast<ConstantSDNode>(N2)->getZExtValue()),
1188                                      MVT::i32);
1189             SDValue Ops[] = { N0, Tmp1, Tmp2, N3, InFlag };
1190             return CurDAG->SelectNodeTo(Op.getNode(),
1191                                         ARM::t2MOVCCi, MVT::i32, Ops, 5);
1192           }
1193         } else {
1194           if (Predicate_so_imm(N3.getNode())) {
1195             SDValue Tmp1 = CurDAG->getTargetConstant(((unsigned)
1196                                      cast<ConstantSDNode>(N1)->getZExtValue()),
1197                                      MVT::i32);
1198             SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1199                                      cast<ConstantSDNode>(N2)->getZExtValue()),
1200                                      MVT::i32);
1201             SDValue Ops[] = { N0, Tmp1, Tmp2, N3, InFlag };
1202             return CurDAG->SelectNodeTo(Op.getNode(),
1203                                         ARM::MOVCCi, MVT::i32, Ops, 5);
1204           }
1205         }
1206       }
1207     }
1208
1209     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1210     // Emits: (MOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1211     // Pattern complexity = 6  cost = 1  size = 0
1212     //
1213     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1214     // Emits: (tMOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1215     // Pattern complexity = 6  cost = 11  size = 0
1216     //
1217     // Also FCPYScc and FCPYDcc.
1218     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1219                                cast<ConstantSDNode>(N2)->getZExtValue()),
1220                                MVT::i32);
1221     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
1222     unsigned Opc = 0;
1223     switch (VT.getSimpleVT().SimpleTy) {
1224     default: assert(false && "Illegal conditional move type!");
1225       break;
1226     case MVT::i32:
1227       Opc = Subtarget->isThumb()
1228         ? (Subtarget->hasThumb2() ? ARM::t2MOVCCr : ARM::tMOVCCr_pseudo)
1229         : ARM::MOVCCr;
1230       break;
1231     case MVT::f32:
1232       Opc = ARM::FCPYScc;
1233       break;
1234     case MVT::f64:
1235       Opc = ARM::FCPYDcc;
1236       break;
1237     }
1238     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
1239   }
1240   case ARMISD::CNEG: {
1241     EVT VT = Op.getValueType();
1242     SDValue N0 = Op.getOperand(0);
1243     SDValue N1 = Op.getOperand(1);
1244     SDValue N2 = Op.getOperand(2);
1245     SDValue N3 = Op.getOperand(3);
1246     SDValue InFlag = Op.getOperand(4);
1247     assert(N2.getOpcode() == ISD::Constant);
1248     assert(N3.getOpcode() == ISD::Register);
1249
1250     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1251                                cast<ConstantSDNode>(N2)->getZExtValue()),
1252                                MVT::i32);
1253     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
1254     unsigned Opc = 0;
1255     switch (VT.getSimpleVT().SimpleTy) {
1256     default: assert(false && "Illegal conditional move type!");
1257       break;
1258     case MVT::f32:
1259       Opc = ARM::FNEGScc;
1260       break;
1261     case MVT::f64:
1262       Opc = ARM::FNEGDcc;
1263       break;
1264     }
1265     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
1266   }
1267
1268   case ARMISD::VZIP: {
1269     unsigned Opc = 0;
1270     EVT VT = N->getValueType(0);
1271     switch (VT.getSimpleVT().SimpleTy) {
1272     default: return NULL;
1273     case MVT::v8i8:  Opc = ARM::VZIPd8; break;
1274     case MVT::v4i16: Opc = ARM::VZIPd16; break;
1275     case MVT::v2f32:
1276     case MVT::v2i32: Opc = ARM::VZIPd32; break;
1277     case MVT::v16i8: Opc = ARM::VZIPq8; break;
1278     case MVT::v8i16: Opc = ARM::VZIPq16; break;
1279     case MVT::v4f32:
1280     case MVT::v4i32: Opc = ARM::VZIPq32; break;
1281     }
1282     return CurDAG->getMachineNode(Opc, dl, VT, VT,
1283                                   N->getOperand(0), N->getOperand(1));
1284   }
1285   case ARMISD::VUZP: {
1286     unsigned Opc = 0;
1287     EVT VT = N->getValueType(0);
1288     switch (VT.getSimpleVT().SimpleTy) {
1289     default: return NULL;
1290     case MVT::v8i8:  Opc = ARM::VUZPd8; break;
1291     case MVT::v4i16: Opc = ARM::VUZPd16; break;
1292     case MVT::v2f32:
1293     case MVT::v2i32: Opc = ARM::VUZPd32; break;
1294     case MVT::v16i8: Opc = ARM::VUZPq8; break;
1295     case MVT::v8i16: Opc = ARM::VUZPq16; break;
1296     case MVT::v4f32:
1297     case MVT::v4i32: Opc = ARM::VUZPq32; break;
1298     }
1299     return CurDAG->getMachineNode(Opc, dl, VT, VT,
1300                                   N->getOperand(0), N->getOperand(1));
1301   }
1302   case ARMISD::VTRN: {
1303     unsigned Opc = 0;
1304     EVT VT = N->getValueType(0);
1305     switch (VT.getSimpleVT().SimpleTy) {
1306     default: return NULL;
1307     case MVT::v8i8:  Opc = ARM::VTRNd8; break;
1308     case MVT::v4i16: Opc = ARM::VTRNd16; break;
1309     case MVT::v2f32:
1310     case MVT::v2i32: Opc = ARM::VTRNd32; break;
1311     case MVT::v16i8: Opc = ARM::VTRNq8; break;
1312     case MVT::v8i16: Opc = ARM::VTRNq16; break;
1313     case MVT::v4f32:
1314     case MVT::v4i32: Opc = ARM::VTRNq32; break;
1315     }
1316     return CurDAG->getMachineNode(Opc, dl, VT, VT,
1317                                   N->getOperand(0), N->getOperand(1));
1318   }
1319
1320   case ISD::INTRINSIC_VOID:
1321   case ISD::INTRINSIC_W_CHAIN: {
1322     unsigned IntNo = cast<ConstantSDNode>(N->getOperand(1))->getZExtValue();
1323     EVT VT = N->getValueType(0);
1324     unsigned Opc = 0;
1325
1326     switch (IntNo) {
1327     default:
1328       break;
1329
1330     case Intrinsic::arm_neon_vld2: {
1331       SDValue MemAddr, MemUpdate, MemOpc;
1332       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1333         return NULL;
1334       switch (VT.getSimpleVT().SimpleTy) {
1335       default: llvm_unreachable("unhandled vld2 type");
1336       case MVT::v8i8:  Opc = ARM::VLD2d8; break;
1337       case MVT::v4i16: Opc = ARM::VLD2d16; break;
1338       case MVT::v2f32:
1339       case MVT::v2i32: Opc = ARM::VLD2d32; break;
1340       }
1341       SDValue Chain = N->getOperand(0);
1342       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc, Chain };
1343       return CurDAG->getMachineNode(Opc, dl, VT, VT, MVT::Other, Ops, 4);
1344     }
1345
1346     case Intrinsic::arm_neon_vld3: {
1347       SDValue MemAddr, MemUpdate, MemOpc;
1348       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1349         return NULL;
1350       switch (VT.getSimpleVT().SimpleTy) {
1351       default: llvm_unreachable("unhandled vld3 type");
1352       case MVT::v8i8:  Opc = ARM::VLD3d8; break;
1353       case MVT::v4i16: Opc = ARM::VLD3d16; break;
1354       case MVT::v2f32:
1355       case MVT::v2i32: Opc = ARM::VLD3d32; break;
1356       }
1357       SDValue Chain = N->getOperand(0);
1358       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc, Chain };
1359       return CurDAG->getMachineNode(Opc, dl, VT, VT, VT, MVT::Other, Ops, 4);
1360     }
1361
1362     case Intrinsic::arm_neon_vld4: {
1363       SDValue MemAddr, MemUpdate, MemOpc;
1364       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1365         return NULL;
1366       switch (VT.getSimpleVT().SimpleTy) {
1367       default: llvm_unreachable("unhandled vld4 type");
1368       case MVT::v8i8:  Opc = ARM::VLD4d8; break;
1369       case MVT::v4i16: Opc = ARM::VLD4d16; break;
1370       case MVT::v2f32:
1371       case MVT::v2i32: Opc = ARM::VLD4d32; break;
1372       }
1373       SDValue Chain = N->getOperand(0);
1374       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc, Chain };
1375       std::vector<EVT> ResTys(4, VT);
1376       ResTys.push_back(MVT::Other);
1377       return CurDAG->getMachineNode(Opc, dl, ResTys, Ops, 4);
1378     }
1379
1380     case Intrinsic::arm_neon_vld2lane: {
1381       SDValue MemAddr, MemUpdate, MemOpc;
1382       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1383         return NULL;
1384       switch (VT.getSimpleVT().SimpleTy) {
1385       default: llvm_unreachable("unhandled vld2lane type");
1386       case MVT::v8i8:  Opc = ARM::VLD2LNd8; break;
1387       case MVT::v4i16: Opc = ARM::VLD2LNd16; break;
1388       case MVT::v2f32:
1389       case MVT::v2i32: Opc = ARM::VLD2LNd32; break;
1390       }
1391       SDValue Chain = N->getOperand(0);
1392       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1393                               N->getOperand(3), N->getOperand(4),
1394                               N->getOperand(5), Chain };
1395       return CurDAG->getMachineNode(Opc, dl, VT, VT, MVT::Other, Ops, 7);
1396     }
1397
1398     case Intrinsic::arm_neon_vld3lane: {
1399       SDValue MemAddr, MemUpdate, MemOpc;
1400       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1401         return NULL;
1402       switch (VT.getSimpleVT().SimpleTy) {
1403       default: llvm_unreachable("unhandled vld3lane type");
1404       case MVT::v8i8:  Opc = ARM::VLD3LNd8; break;
1405       case MVT::v4i16: Opc = ARM::VLD3LNd16; break;
1406       case MVT::v2f32:
1407       case MVT::v2i32: Opc = ARM::VLD3LNd32; break;
1408       }
1409       SDValue Chain = N->getOperand(0);
1410       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1411                               N->getOperand(3), N->getOperand(4),
1412                               N->getOperand(5), N->getOperand(6), Chain };
1413       return CurDAG->getMachineNode(Opc, dl, VT, VT, VT, MVT::Other, Ops, 8);
1414     }
1415
1416     case Intrinsic::arm_neon_vld4lane: {
1417       SDValue MemAddr, MemUpdate, MemOpc;
1418       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1419         return NULL;
1420       switch (VT.getSimpleVT().SimpleTy) {
1421       default: llvm_unreachable("unhandled vld4lane type");
1422       case MVT::v8i8:  Opc = ARM::VLD4LNd8; break;
1423       case MVT::v4i16: Opc = ARM::VLD4LNd16; break;
1424       case MVT::v2f32:
1425       case MVT::v2i32: Opc = ARM::VLD4LNd32; break;
1426       }
1427       SDValue Chain = N->getOperand(0);
1428       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1429                               N->getOperand(3), N->getOperand(4),
1430                               N->getOperand(5), N->getOperand(6),
1431                               N->getOperand(7), Chain };
1432       std::vector<EVT> ResTys(4, VT);
1433       ResTys.push_back(MVT::Other);
1434       return CurDAG->getMachineNode(Opc, dl, ResTys, Ops, 9);
1435     }
1436
1437     case Intrinsic::arm_neon_vst2: {
1438       SDValue MemAddr, MemUpdate, MemOpc;
1439       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1440         return NULL;
1441       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1442       default: llvm_unreachable("unhandled vst2 type");
1443       case MVT::v8i8:  Opc = ARM::VST2d8; break;
1444       case MVT::v4i16: Opc = ARM::VST2d16; break;
1445       case MVT::v2f32:
1446       case MVT::v2i32: Opc = ARM::VST2d32; break;
1447       }
1448       SDValue Chain = N->getOperand(0);
1449       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1450                               N->getOperand(3), N->getOperand(4), Chain };
1451       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 6);
1452     }
1453
1454     case Intrinsic::arm_neon_vst3: {
1455       SDValue MemAddr, MemUpdate, MemOpc;
1456       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1457         return NULL;
1458       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1459       default: llvm_unreachable("unhandled vst3 type");
1460       case MVT::v8i8:  Opc = ARM::VST3d8; break;
1461       case MVT::v4i16: Opc = ARM::VST3d16; break;
1462       case MVT::v2f32:
1463       case MVT::v2i32: Opc = ARM::VST3d32; break;
1464       }
1465       SDValue Chain = N->getOperand(0);
1466       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1467                               N->getOperand(3), N->getOperand(4),
1468                               N->getOperand(5), Chain };
1469       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 7);
1470     }
1471
1472     case Intrinsic::arm_neon_vst4: {
1473       SDValue MemAddr, MemUpdate, MemOpc;
1474       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1475         return NULL;
1476       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1477       default: llvm_unreachable("unhandled vst4 type");
1478       case MVT::v8i8:  Opc = ARM::VST4d8; break;
1479       case MVT::v4i16: Opc = ARM::VST4d16; break;
1480       case MVT::v2f32:
1481       case MVT::v2i32: Opc = ARM::VST4d32; break;
1482       }
1483       SDValue Chain = N->getOperand(0);
1484       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1485                               N->getOperand(3), N->getOperand(4),
1486                               N->getOperand(5), N->getOperand(6), Chain };
1487       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 8);
1488     }
1489
1490     case Intrinsic::arm_neon_vst2lane: {
1491       SDValue MemAddr, MemUpdate, MemOpc;
1492       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1493         return NULL;
1494       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1495       default: llvm_unreachable("unhandled vst2lane type");
1496       case MVT::v8i8:  Opc = ARM::VST2LNd8; break;
1497       case MVT::v4i16: Opc = ARM::VST2LNd16; break;
1498       case MVT::v2f32:
1499       case MVT::v2i32: Opc = ARM::VST2LNd32; break;
1500       }
1501       SDValue Chain = N->getOperand(0);
1502       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1503                               N->getOperand(3), N->getOperand(4),
1504                               N->getOperand(5), Chain };
1505       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 7);
1506     }
1507
1508     case Intrinsic::arm_neon_vst3lane: {
1509       SDValue MemAddr, MemUpdate, MemOpc;
1510       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1511         return NULL;
1512       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1513       default: llvm_unreachable("unhandled vst3lane type");
1514       case MVT::v8i8:  Opc = ARM::VST3LNd8; break;
1515       case MVT::v4i16: Opc = ARM::VST3LNd16; break;
1516       case MVT::v2f32:
1517       case MVT::v2i32: Opc = ARM::VST3LNd32; break;
1518       }
1519       SDValue Chain = N->getOperand(0);
1520       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1521                               N->getOperand(3), N->getOperand(4),
1522                               N->getOperand(5), N->getOperand(6), Chain };
1523       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 8);
1524     }
1525
1526     case Intrinsic::arm_neon_vst4lane: {
1527       SDValue MemAddr, MemUpdate, MemOpc;
1528       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1529         return NULL;
1530       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1531       default: llvm_unreachable("unhandled vst4lane type");
1532       case MVT::v8i8:  Opc = ARM::VST4LNd8; break;
1533       case MVT::v4i16: Opc = ARM::VST4LNd16; break;
1534       case MVT::v2f32:
1535       case MVT::v2i32: Opc = ARM::VST4LNd32; break;
1536       }
1537       SDValue Chain = N->getOperand(0);
1538       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1539                               N->getOperand(3), N->getOperand(4),
1540                               N->getOperand(5), N->getOperand(6),
1541                               N->getOperand(7), Chain };
1542       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 9);
1543     }
1544     }
1545   }
1546   }
1547
1548   return SelectCode(Op);
1549 }
1550
1551 bool ARMDAGToDAGISel::
1552 SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
1553                              std::vector<SDValue> &OutOps) {
1554   assert(ConstraintCode == 'm' && "unexpected asm memory constraint");
1555
1556   SDValue Base, Offset, Opc;
1557   if (!SelectAddrMode2(Op, Op, Base, Offset, Opc))
1558     return true;
1559
1560   OutOps.push_back(Base);
1561   OutOps.push_back(Offset);
1562   OutOps.push_back(Opc);
1563   return false;
1564 }
1565
1566 /// createARMISelDag - This pass converts a legalized DAG into a
1567 /// ARM-specific DAG, ready for instruction scheduling.
1568 ///
1569 FunctionPass *llvm::createARMISelDag(ARMBaseTargetMachine &TM) {
1570   return new ARMDAGToDAGISel(TM);
1571 }