lib/Target/ARM/ARMInstrInfo.td

   1 //===- ARMInstrInfo.td - Target Description for ARM Target ----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the "Instituto Nokia de Tecnologia" and
   6 // is distributed under the University of Illinois Open Source
   7 // License. See LICENSE.TXT for details.
   8 //
   9 //===----------------------------------------------------------------------===//
  10 //
  11 // This file describes the ARM instructions in TableGen format.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 // Define ARM specific addressing mode.
  16  //register or frame index
  17 def raddr  : ComplexPattern<iPTR, 1, "SelectAddrReg", []>;
  18
  19 //===----------------------------------------------------------------------===//
  20 // Instructions
  21 //===----------------------------------------------------------------------===//
  22
  23 class InstARM<dag ops, string asmstr, list<dag> pattern> : Instruction {
  24   let Namespace = "ARM";
  25
  26   dag OperandList = ops;
  27   let AsmString   = asmstr;
  28   let Pattern = pattern;
  29 }
  30
  31 def SDT_ARMCallSeq : SDTypeProfile<0, 1, [ SDTCisVT<0, i32> ]>;
  32 def callseq_start  : SDNode<"ISD::CALLSEQ_START", SDT_ARMCallSeq, [SDNPHasChain]>;
  33 def callseq_end    : SDNode<"ISD::CALLSEQ_END",   SDT_ARMCallSeq, [SDNPHasChain]>;
  34
  35 def ADJCALLSTACKUP : InstARM<(ops i32imm:$amt),
  36                             "!ADJCALLSTACKUP $amt",
  37                             [(callseq_end imm:$amt)]>;
  38
  39 def ADJCALLSTACKDOWN : InstARM<(ops i32imm:$amt),
  40                                "!ADJCALLSTACKDOWN $amt",
  41                                [(callseq_start imm:$amt)]>;
  42
  43 def bxr: InstARM<(ops IntRegs:$dst), "bx $dst", [(brind IntRegs:$dst)]>;
  44
  45 def ldr   : InstARM<(ops IntRegs:$dst, IntRegs:$addr),
  46                      "ldr $dst, [$addr]",
  47                      [(set IntRegs:$dst, (load raddr:$addr))]>;
  48
  49 def str  : InstARM<(ops IntRegs:$src, IntRegs:$addr),
  50                     "str $src, [$addr]",
  51                     [(store IntRegs:$src, IntRegs:$addr)]>;
  52
  53 def movrr   : InstARM<(ops IntRegs:$dst, IntRegs:$src),
  54                        "mov $dst, $src", []>;
  55
  56 def movri   : InstARM<(ops IntRegs:$dst, i32imm:$src),
  57                        "mov $dst, $src", [(set IntRegs:$dst, imm:$src)]>;
  58
  59 def addri   : InstARM<(ops IntRegs:$dst, IntRegs:$a, i32imm:$b),
  60                        "add $dst, $a, $b",
  61                        [(set IntRegs:$dst, (add IntRegs:$a, imm:$b))]>;