lib/Target/ARM/ARMInstrInfo.td

   1 //===- ARMInstrInfo.td - Target Description for ARM Target ----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the "Instituto Nokia de Tecnologia" and
   6 // is distributed under the University of Illinois Open Source
   7 // License. See LICENSE.TXT for details.
   8 //
   9 //===----------------------------------------------------------------------===//
  10 //
  11 // This file describes the ARM instructions in TableGen format.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 // Address operands
  16 def memri : Operand<iPTR> {
  17   let PrintMethod = "printMemRegImm";
  18   let NumMIOperands = 2;
  19   let MIOperandInfo = (ops i32imm, ptr_rc);
  20 }
  21
  22 // Define ARM specific addressing mode.
  23 //register plus/minus 12 bit offset
  24 def iaddr  : ComplexPattern<iPTR, 2, "SelectAddrRegImm", []>;
  25 //register plus scaled register
  26 //def raddr  : ComplexPattern<iPTR, 2, "SelectAddrRegReg", []>;
  27
  28 //===----------------------------------------------------------------------===//
  29 // Instructions
  30 //===----------------------------------------------------------------------===//
  31
  32 class InstARM<dag ops, string asmstr, list<dag> pattern> : Instruction {
  33   let Namespace = "ARM";
  34
  35   dag OperandList = ops;
  36   let AsmString   = asmstr;
  37   let Pattern = pattern;
  38 }
  39
  40 def SDT_ARMCallSeq : SDTypeProfile<0, 1, [ SDTCisVT<0, i32> ]>;
  41 def callseq_start  : SDNode<"ISD::CALLSEQ_START", SDT_ARMCallSeq,
  42                              [SDNPHasChain, SDNPOutFlag]>;
  43 def callseq_end    : SDNode<"ISD::CALLSEQ_END",   SDT_ARMCallSeq,
  44                              [SDNPHasChain, SDNPOutFlag]>;
  45
  46 def SDT_ARMcall    : SDTypeProfile<0, -1, [SDTCisInt<0>]>;
  47 def ARMcall        : SDNode<"ARMISD::CALL", SDT_ARMcall,
  48                            [SDNPHasChain, SDNPOptInFlag, SDNPOutFlag]>;
  49 def retflag        : SDNode<"ARMISD::RET_FLAG", SDTRet,
  50                            [SDNPHasChain, SDNPOptInFlag]>;
  51
  52 def ADJCALLSTACKUP : InstARM<(ops i32imm:$amt),
  53                             "!ADJCALLSTACKUP $amt",
  54                             [(callseq_end imm:$amt)]>;
  55
  56 def ADJCALLSTACKDOWN : InstARM<(ops i32imm:$amt),
  57                                "!ADJCALLSTACKDOWN $amt",
  58                                [(callseq_start imm:$amt)]>;
  59
  60 let isReturn = 1 in {
  61   def bx: InstARM<(ops), "bx r14", [(retflag)]>;
  62 }
  63
  64 let  Defs = [R0, R1, R2, R3, R14] in {
  65   def bl: InstARM<(ops i32imm:$func, variable_ops), "bl $func", [(ARMcall tglobaladdr:$func)]>;
  66 }
  67
  68 def ldr   : InstARM<(ops IntRegs:$dst, memri:$addr),
  69                      "ldr $dst, $addr",
  70                      [(set IntRegs:$dst, (load iaddr:$addr))]>;
  71
  72 def str  : InstARM<(ops IntRegs:$src, memri:$addr),
  73                     "str $src, $addr",
  74                     [(store IntRegs:$src, iaddr:$addr)]>;
  75
  76 def movrr   : InstARM<(ops IntRegs:$dst, IntRegs:$src),
  77                        "mov $dst, $src", []>;
  78
  79 def movri   : InstARM<(ops IntRegs:$dst, i32imm:$src),
  80                        "mov $dst, $src", [(set IntRegs:$dst, imm:$src)]>;
  81
  82 def addri   : InstARM<(ops IntRegs:$dst, IntRegs:$a, i32imm:$b),
  83                        "add $dst, $a, $b",
  84                        [(set IntRegs:$dst, (add IntRegs:$a, imm:$b))]>;
  85
  86 def subri   : InstARM<(ops IntRegs:$dst, IntRegs:$a, i32imm:$b),
  87                        "sub $dst, $a, $b",
  88                        [(set IntRegs:$dst, (sub IntRegs:$a, imm:$b))]>;