lib/Target/ARM/ARMSubtarget.cpp

   1 //===-- ARMSubtarget.cpp - ARM Subtarget Information ----------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the ARM specific subclass of TargetSubtargetInfo.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMSubtarget.h"
  15 #include "ARMFrameLowering.h"
  16 #include "ARMISelLowering.h"
  17 #include "ARMInstrInfo.h"
  18 #include "ARMMachineFunctionInfo.h"
  19 #include "ARMSelectionDAGInfo.h"
  20 #include "ARMSubtarget.h"
  21 #include "ARMTargetMachine.h"
  22 #include "Thumb1FrameLowering.h"
  23 #include "Thumb1InstrInfo.h"
  24 #include "Thumb2InstrInfo.h"
  25 #include "llvm/CodeGen/MachineRegisterInfo.h"
  26 #include "llvm/IR/Attributes.h"
  27 #include "llvm/IR/Function.h"
  28 #include "llvm/IR/GlobalValue.h"
  29 #include "llvm/Support/CommandLine.h"
  30 #include "llvm/Target/TargetInstrInfo.h"
  31 #include "llvm/Target/TargetOptions.h"
  32 #include "llvm/Target/TargetRegisterInfo.h"
  33
  34 using namespace llvm;
  35
  36 #define DEBUG_TYPE "arm-subtarget"
  37
  38 #define GET_SUBTARGETINFO_TARGET_DESC
  39 #define GET_SUBTARGETINFO_CTOR
  40 #include "ARMGenSubtargetInfo.inc"
  41
  42 static cl::opt<bool>
  43 UseFusedMulOps("arm-use-mulops",
  44                cl::init(true), cl::Hidden);
  45
  46 enum ITMode {
  47   DefaultIT,
  48   RestrictedIT,
  49   NoRestrictedIT
  50 };
  51
  52 static cl::opt<ITMode>
  53 IT(cl::desc("IT block support"), cl::Hidden, cl::init(DefaultIT),
  54    cl::ZeroOrMore,
  55    cl::values(clEnumValN(DefaultIT, "arm-default-it",
  56                          "Generate IT block based on arch"),
  57               clEnumValN(RestrictedIT, "arm-restrict-it",
  58                          "Disallow deprecated IT based on ARMv8"),
  59               clEnumValN(NoRestrictedIT, "arm-no-restrict-it",
  60                          "Allow IT blocks based on ARMv7"),
  61               clEnumValEnd));
  62
  63 /// ForceFastISel - Use the fast-isel, even for subtargets where it is not
  64 /// currently supported (for testing only).
  65 static cl::opt<bool>
  66 ForceFastISel("arm-force-fast-isel",
  67                cl::init(false), cl::Hidden);
  68
  69 /// initializeSubtargetDependencies - Initializes using a CPU and feature string
  70 /// so that we can use initializer lists for subtarget initialization.
  71 ARMSubtarget &ARMSubtarget::initializeSubtargetDependencies(StringRef CPU,
  72                                                             StringRef FS) {
  73   initializeEnvironment();
  74   initSubtargetFeatures(CPU, FS);
  75   return *this;
  76 }
  77
  78 ARMFrameLowering *ARMSubtarget::initializeFrameLowering(StringRef CPU,
  79                                                         StringRef FS) {
  80   ARMSubtarget &STI = initializeSubtargetDependencies(CPU, FS);
  81   if (STI.isThumb1Only())
  82     return (ARMFrameLowering *)new Thumb1FrameLowering(STI);
  83
  84   return new ARMFrameLowering(STI);
  85 }
  86
  87 ARMSubtarget::ARMSubtarget(const Triple &TT, const std::string &CPU,
  88                            const std::string &FS,
  89                            const ARMBaseTargetMachine &TM, bool IsLittle)
  90     : ARMGenSubtargetInfo(TT, CPU, FS), ARMProcFamily(Others),
  91       ARMProcClass(None), stackAlignment(4), CPUString(CPU), IsLittle(IsLittle),
  92       TargetTriple(TT), Options(TM.Options), TM(TM),
  93       FrameLowering(initializeFrameLowering(CPU, FS)),
  94       // At this point initializeSubtargetDependencies has been called so
  95       // we can query directly.
  96       InstrInfo(isThumb1Only()
  97                     ? (ARMBaseInstrInfo *)new Thumb1InstrInfo(*this)
  98                     : !isThumb()
  99                           ? (ARMBaseInstrInfo *)new ARMInstrInfo(*this)
 100                           : (ARMBaseInstrInfo *)new Thumb2InstrInfo(*this)),
 101       TLInfo(TM, *this) {}
 102
 103 void ARMSubtarget::initializeEnvironment() {
 104   HasV4TOps = false;
 105   HasV5TOps = false;
 106   HasV5TEOps = false;
 107   HasV6Ops = false;
 108   HasV6MOps = false;
 109   HasV6KOps = false;
 110   HasV6T2Ops = false;
 111   HasV7Ops = false;
 112   HasV8Ops = false;
 113   HasV8_1aOps = false;
 114   HasVFPv2 = false;
 115   HasVFPv3 = false;
 116   HasVFPv4 = false;
 117   HasFPARMv8 = false;
 118   HasNEON = false;
 119   UseNEONForSinglePrecisionFP = false;
 120   UseMulOps = UseFusedMulOps;
 121   SlowFPVMLx = false;
 122   HasVMLxForwarding = false;
 123   SlowFPBrcc = false;
 124   InThumbMode = false;
 125   UseSoftFloat = false;
 126   HasThumb2 = false;
 127   NoARM = false;
 128   ReserveR9 = false;
 129   NoMovt = false;
 130   SupportsTailCall = false;
 131   HasFP16 = false;
 132   HasD16 = false;
 133   HasHardwareDivide = false;
 134   HasHardwareDivideInARM = false;
 135   HasT2ExtractPack = false;
 136   HasDataBarrier = false;
 137   Pref32BitThumb = false;
 138   AvoidCPSRPartialUpdate = false;
 139   AvoidMOVsShifterOperand = false;
 140   HasRAS = false;
 141   HasMPExtension = false;
 142   HasVirtualization = false;
 143   FPOnlySP = false;
 144   HasPerfMon = false;
 145   HasTrustZone = false;
 146   HasCrypto = false;
 147   HasCRC = false;
 148   HasZeroCycleZeroing = false;
 149   StrictAlign = false;
 150   Thumb2DSP = false;
 151   UseNaClTrap = false;
 152   GenLongCalls = false;
 153   UnsafeFPMath = false;
 154 }
 155
 156 void ARMSubtarget::initSubtargetFeatures(StringRef CPU, StringRef FS) {
 157   if (CPUString.empty()) {
 158     if (isTargetDarwin() && TargetTriple.getArchName().endswith("v7s"))
 159       // Default to the Swift CPU when targeting armv7s/thumbv7s.
 160       CPUString = "swift";
 161     else
 162       CPUString = "generic";
 163   }
 164
 165   // Insert the architecture feature derived from the target triple into the
 166   // feature string. This is important for setting features that are implied
 167   // based on the architecture version.
 168   std::string ArchFS = ARM_MC::ParseARMTriple(TargetTriple, CPUString);
 169   if (!FS.empty()) {
 170     if (!ArchFS.empty())
 171       ArchFS = (Twine(ArchFS) + "," + FS).str();
 172     else
 173       ArchFS = FS;
 174   }
 175   ParseSubtargetFeatures(CPUString, ArchFS);
 176
 177   // FIXME: This used enable V6T2 support implicitly for Thumb2 mode.
 178   // Assert this for now to make the change obvious.
 179   assert(hasV6T2Ops() || !hasThumb2());
 180
 181   // Keep a pointer to static instruction cost data for the specified CPU.
 182   SchedModel = getSchedModelForCPU(CPUString);
 183
 184   // Initialize scheduling itinerary for the specified CPU.
 185   InstrItins = getInstrItineraryForCPU(CPUString);
 186
 187   // FIXME: this is invalid for WindowsCE
 188   if (isTargetWindows())
 189     NoARM = true;
 190
 191   if (isAAPCS_ABI())
 192     stackAlignment = 8;
 193   if (isTargetNaCl())
 194     stackAlignment = 16;
 195
 196   if (isTargetMachO())
 197     SupportsTailCall = !isTargetIOS() || !getTargetTriple().isOSVersionLT(5, 0);
 198   else
 199     SupportsTailCall = !isThumb1Only();
 200
 201   switch (IT) {
 202   case DefaultIT:
 203     RestrictIT = hasV8Ops();
 204     break;
 205   case RestrictedIT:
 206     RestrictIT = true;
 207     break;
 208   case NoRestrictedIT:
 209     RestrictIT = false;
 210     break;
 211   }
 212
 213   // NEON f32 ops are non-IEEE 754 compliant. Darwin is ok with it by default.
 214   const FeatureBitset &Bits = getFeatureBits();
 215   if ((Bits[ARM::ProcA5] || Bits[ARM::ProcA8]) && // Where this matters
 216       (Options.UnsafeFPMath || isTargetDarwin()))
 217     UseNEONForSinglePrecisionFP = true;
 218 }
 219
 220 bool ARMSubtarget::isAPCS_ABI() const {
 221   assert(TM.TargetABI != ARMBaseTargetMachine::ARM_ABI_UNKNOWN);
 222   return TM.TargetABI == ARMBaseTargetMachine::ARM_ABI_APCS;
 223 }
 224 bool ARMSubtarget::isAAPCS_ABI() const {
 225   assert(TM.TargetABI != ARMBaseTargetMachine::ARM_ABI_UNKNOWN);
 226   return TM.TargetABI == ARMBaseTargetMachine::ARM_ABI_AAPCS;
 227 }
 228
 229 /// GVIsIndirectSymbol - true if the GV will be accessed via an indirect symbol.
 230 bool
 231 ARMSubtarget::GVIsIndirectSymbol(const GlobalValue *GV,
 232                                  Reloc::Model RelocM) const {
 233   if (RelocM == Reloc::Static)
 234     return false;
 235
 236   bool isDef = GV->isStrongDefinitionForLinker();
 237
 238   if (!isTargetMachO()) {
 239     // Extra load is needed for all externally visible.
 240     if (GV->hasLocalLinkage() || GV->hasHiddenVisibility())
 241       return false;
 242     return true;
 243   } else {
 244     // If this is a strong reference to a definition, it is definitely not
 245     // through a stub.
 246     if (isDef)
 247       return false;
 248
 249     // Unless we have a symbol with hidden visibility, we have to go through a
 250     // normal $non_lazy_ptr stub because this symbol might be resolved late.
 251     if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
 252       return true;
 253
 254     if (RelocM == Reloc::PIC_) {
 255       // If symbol visibility is hidden, we have a stub for common symbol
 256       // references and external declarations.
 257       if (GV->isDeclarationForLinker() || GV->hasCommonLinkage())
 258         // Hidden $non_lazy_ptr reference.
 259         return true;
 260     }
 261   }
 262
 263   return false;
 264 }
 265
 266 unsigned ARMSubtarget::getMispredictionPenalty() const {
 267   return SchedModel.MispredictPenalty;
 268 }
 269
 270 bool ARMSubtarget::hasSinCos() const {
 271   return getTargetTriple().isiOS() && !getTargetTriple().isOSVersionLT(7, 0);
 272 }
 273
 274 bool ARMSubtarget::enableMachineScheduler() const {
 275   // Enable the MachineScheduler before register allocation for out-of-order
 276   // architectures where we do not use the PostRA scheduler anymore (for now
 277   // restricted to swift).
 278   return getSchedModel().isOutOfOrder() && isSwift();
 279 }
 280
 281 // This overrides the PostRAScheduler bit in the SchedModel for any CPU.
 282 bool ARMSubtarget::enablePostRAScheduler() const {
 283   // No need for PostRA scheduling on out of order CPUs (for now restricted to
 284   // swift).
 285   if (getSchedModel().isOutOfOrder() && isSwift())
 286     return false;
 287   return (!isThumb() || hasThumb2());
 288 }
 289
 290 bool ARMSubtarget::enableAtomicExpand() const {
 291   return hasAnyDataBarrier() && !isThumb1Only();
 292 }
 293
 294 bool ARMSubtarget::useStride4VFPs(const MachineFunction &MF) const {
 295   return isSwift() && !MF.getFunction()->optForMinSize();
 296 }
 297
 298 bool ARMSubtarget::useMovt(const MachineFunction &MF) const {
 299   // NOTE Windows on ARM needs to use mov.w/mov.t pairs to materialise 32-bit
 300   // immediates as it is inherently position independent, and may be out of
 301   // range otherwise.
 302   return !NoMovt && hasV6T2Ops() &&
 303          (isTargetWindows() || !MF.getFunction()->optForMinSize());
 304 }
 305
 306 bool ARMSubtarget::useFastISel() const {
 307   // Enable fast-isel for any target, for testing only.
 308   if (ForceFastISel)
 309     return true;
 310
 311   // Limit fast-isel to the targets that are or have been tested.
 312   if (!hasV6Ops())
 313     return false;
 314
 315   // Thumb2 support on iOS; ARM support on iOS, Linux and NaCl.
 316   return TM.Options.EnableFastISel &&
 317          ((isTargetMachO() && !isThumb1Only()) ||
 318           (isTargetLinux() && !isThumb()) || (isTargetNaCl() && !isThumb()));
 319 }