Renamed NVdVmImmFrm and NVdVmVCVTFrm to the more proper N2RegFrm and NVCVTFrm,
[oota-llvm.git] / lib / Target / ARM / ARMSubtarget.cpp
1 //===-- ARMSubtarget.cpp - ARM Subtarget Information ------------*- C++ -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This file implements the ARM specific subclass of TargetSubtarget.
11 //
12 //===----------------------------------------------------------------------===//
13
14 #include "ARMSubtarget.h"
15 #include "ARMGenSubtarget.inc"
16 #include "llvm/GlobalValue.h"
17 #include "llvm/Target/TargetOptions.h"
18 #include "llvm/Support/CommandLine.h"
19 #include "llvm/ADT/SmallVector.h"
20 using namespace llvm;
21
22 static cl::opt<bool>
23 ReserveR9("arm-reserve-r9", cl::Hidden,
24           cl::desc("Reserve R9, making it unavailable as GPR"));
25 static cl::opt<bool>
26 UseNEONFP("arm-use-neon-fp",
27           cl::desc("Use NEON for single-precision FP"),
28           cl::init(false), cl::Hidden);
29
30 static cl::opt<bool>
31 UseMOVT("arm-use-movt",
32         cl::init(true), cl::Hidden);
33
34 ARMSubtarget::ARMSubtarget(const std::string &TT, const std::string &FS,
35                            bool isT)
36   : ARMArchVersion(V4)
37   , ARMFPUType(None)
38   , UseNEONForSinglePrecisionFP(UseNEONFP)
39   , IsThumb(isT)
40   , ThumbMode(Thumb1)
41   , PostRAScheduler(false)
42   , IsR9Reserved(ReserveR9)
43   , UseMovt(UseMOVT)
44   , HasFP16(false)
45   , stackAlignment(4)
46   , CPUString("generic")
47   , TargetType(isELF) // Default to ELF unless otherwise specified.
48   , TargetABI(ARM_ABI_APCS) {
49   // default to soft float ABI
50   if (FloatABIType == FloatABI::Default)
51     FloatABIType = FloatABI::Soft;
52
53   // Determine default and user specified characteristics
54
55   // Parse features string.
56   CPUString = ParseSubtargetFeatures(FS, CPUString);
57
58   // When no arch is specified either by CPU or by attributes, make the default
59   // ARMv4T.
60   if (CPUString == "generic" && (FS.empty() || FS == "generic"))
61     ARMArchVersion = V4T;
62
63   // Set the boolean corresponding to the current target triple, or the default
64   // if one cannot be determined, to true.
65   unsigned Len = TT.length();
66   unsigned Idx = 0;
67
68   if (Len >= 5 && TT.substr(0, 4) == "armv")
69     Idx = 4;
70   else if (Len >= 6 && TT.substr(0, 5) == "thumb") {
71     IsThumb = true;
72     if (Len >= 7 && TT[5] == 'v')
73       Idx = 6;
74   }
75   if (Idx) {
76     unsigned SubVer = TT[Idx];
77     if (SubVer >= '7' && SubVer <= '9') {
78       ARMArchVersion = V7A;
79     } else if (SubVer == '6') {
80       ARMArchVersion = V6;
81       if (Len >= Idx+3 && TT[Idx+1] == 't' && TT[Idx+2] == '2')
82         ARMArchVersion = V6T2;
83     } else if (SubVer == '5') {
84       ARMArchVersion = V5T;
85       if (Len >= Idx+3 && TT[Idx+1] == 't' && TT[Idx+2] == 'e')
86         ARMArchVersion = V5TE;
87     } else if (SubVer == '4') {
88       if (Len >= Idx+2 && TT[Idx+1] == 't')
89         ARMArchVersion = V4T;
90       else
91         ARMArchVersion = V4;
92     }
93   }
94
95   // Thumb2 implies at least V6T2.
96   if (ARMArchVersion >= V6T2)
97     ThumbMode = Thumb2;
98   else if (ThumbMode >= Thumb2)
99     ARMArchVersion = V6T2;
100
101   if (Len >= 10) {
102     if (TT.find("-darwin") != std::string::npos)
103       // arm-darwin
104       TargetType = isDarwin;
105   }
106
107   if (TT.find("eabi") != std::string::npos)
108     TargetABI = ARM_ABI_AAPCS;
109
110   if (isAAPCS_ABI())
111     stackAlignment = 8;
112
113   if (isTargetDarwin())
114     IsR9Reserved = ReserveR9 | (ARMArchVersion < V6);
115
116   if (!isThumb() || hasThumb2())
117     PostRAScheduler = true;
118
119   // Set CPU specific features.
120   if (CPUString == "cortex-a8") {
121     // On Cortex-a8, it's faster to perform some single-precision FP
122     // operations with NEON instructions.
123     if (UseNEONFP.getPosition() == 0)
124       UseNEONForSinglePrecisionFP = true;
125   }
126 }
127
128 /// GVIsIndirectSymbol - true if the GV will be accessed via an indirect symbol.
129 bool
130 ARMSubtarget::GVIsIndirectSymbol(GlobalValue *GV, Reloc::Model RelocM) const {
131   if (RelocM == Reloc::Static)
132     return false;
133
134   // Materializable GVs (in JIT lazy compilation mode) do not require an extra
135   // load from stub.
136   bool isDecl = GV->isDeclaration() && !GV->isMaterializable();
137
138   if (!isTargetDarwin()) {
139     // Extra load is needed for all externally visible.
140     if (GV->hasLocalLinkage() || GV->hasHiddenVisibility())
141       return false;
142     return true;
143   } else {
144     if (RelocM == Reloc::PIC_) {
145       // If this is a strong reference to a definition, it is definitely not
146       // through a stub.
147       if (!isDecl && !GV->isWeakForLinker())
148         return false;
149
150       // Unless we have a symbol with hidden visibility, we have to go through a
151       // normal $non_lazy_ptr stub because this symbol might be resolved late.
152       if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
153         return true;
154
155       // If symbol visibility is hidden, we have a stub for common symbol
156       // references and external declarations.
157       if (isDecl || GV->hasCommonLinkage())
158         // Hidden $non_lazy_ptr reference.
159         return true;
160
161       return false;
162     } else {
163       // If this is a strong reference to a definition, it is definitely not
164       // through a stub.
165       if (!isDecl && !GV->isWeakForLinker())
166         return false;
167     
168       // Unless we have a symbol with hidden visibility, we have to go through a
169       // normal $non_lazy_ptr stub because this symbol might be resolved late.
170       if (!GV->hasHiddenVisibility())  // Non-hidden $non_lazy_ptr reference.
171         return true;
172     }
173   }
174
175   return false;
176 }
177
178 bool ARMSubtarget::enablePostRAScheduler(
179            CodeGenOpt::Level OptLevel,
180            TargetSubtarget::AntiDepBreakMode& Mode,
181            RegClassVector& CriticalPathRCs) const {
182   Mode = TargetSubtarget::ANTIDEP_CRITICAL;
183   CriticalPathRCs.clear();
184   CriticalPathRCs.push_back(&ARM::GPRRegClass);
185   return PostRAScheduler && OptLevel >= CodeGenOpt::Default;
186 }