lib/Target/ARM/AsmPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARM.h" // FIXME: FACTOR ENUMS BETTER.
  16 #include "ARMInstPrinter.h"
  17 #include "ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 // Include the auto-generated portion of the assembly writer.
  26 #define MachineInstr MCInst
  27 #define ARMAsmPrinter ARMInstPrinter  // FIXME: REMOVE.
  28 #include "ARMGenAsmWriter.inc"
  29 #undef MachineInstr
  30 #undef ARMAsmPrinter
  31
  32 static unsigned NextReg(unsigned Reg) {
  33   switch (Reg) {
  34   default:
  35     assert(0 && "Unexpected register enum");
  36
  37   case ARM::D0:
  38     return ARM::D1;
  39   case ARM::D1:
  40     return ARM::D2;
  41   case ARM::D2:
  42     return ARM::D3;
  43   case ARM::D3:
  44     return ARM::D4;
  45   case ARM::D4:
  46     return ARM::D5;
  47   case ARM::D5:
  48     return ARM::D6;
  49   case ARM::D6:
  50     return ARM::D7;
  51   case ARM::D7:
  52     return ARM::D8;
  53   case ARM::D8:
  54     return ARM::D9;
  55   case ARM::D9:
  56     return ARM::D10;
  57   case ARM::D10:
  58     return ARM::D11;
  59   case ARM::D11:
  60     return ARM::D12;
  61   case ARM::D12:
  62     return ARM::D13;
  63   case ARM::D13:
  64     return ARM::D14;
  65   case ARM::D14:
  66     return ARM::D15;
  67   case ARM::D15:
  68     return ARM::D16;
  69   case ARM::D16:
  70     return ARM::D17;
  71   case ARM::D17:
  72     return ARM::D18;
  73   case ARM::D18:
  74     return ARM::D19;
  75   case ARM::D19:
  76     return ARM::D20;
  77   case ARM::D20:
  78     return ARM::D21;
  79   case ARM::D21:
  80     return ARM::D22;
  81   case ARM::D22:
  82     return ARM::D23;
  83   case ARM::D23:
  84     return ARM::D24;
  85   case ARM::D24:
  86     return ARM::D25;
  87   case ARM::D25:
  88     return ARM::D26;
  89   case ARM::D26:
  90     return ARM::D27;
  91   case ARM::D27:
  92     return ARM::D28;
  93   case ARM::D28:
  94     return ARM::D29;
  95   case ARM::D29:
  96     return ARM::D30;
  97   case ARM::D30:
  98     return ARM::D31;
  99   }
 100 }
 101
 102 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
 103   // Check for MOVs and print canonical forms, instead.
 104   if (MI->getOpcode() == ARM::MOVs) {
 105     const MCOperand &Dst = MI->getOperand(0);
 106     const MCOperand &MO1 = MI->getOperand(1);
 107     const MCOperand &MO2 = MI->getOperand(2);
 108     const MCOperand &MO3 = MI->getOperand(3);
 109
 110     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
 111     printSBitModifierOperand(MI, 6, O);
 112     printPredicateOperand(MI, 4, O);
 113
 114     O << '\t' << getRegisterName(Dst.getReg())
 115       << ", " << getRegisterName(MO1.getReg());
 116
 117     if (ARM_AM::getSORegShOp(MO3.getImm()) == ARM_AM::rrx)
 118       return;
 119
 120     O << ", ";
 121
 122     if (MO2.getReg()) {
 123       O << getRegisterName(MO2.getReg());
 124       assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 125     } else {
 126       O << "#" << ARM_AM::getSORegOffset(MO3.getImm());
 127     }
 128     return;
 129   }
 130
 131   // A8.6.123 PUSH
 132   if ((MI->getOpcode() == ARM::STM_UPD || MI->getOpcode() == ARM::t2STM_UPD) &&
 133       MI->getOperand(0).getReg() == ARM::SP) {
 134     const MCOperand &MO1 = MI->getOperand(2);
 135     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
 136       O << '\t' << "push";
 137       printPredicateOperand(MI, 3, O);
 138       O << '\t';
 139       printRegisterList(MI, 5, O);
 140       return;
 141     }
 142   }
 143
 144   // A8.6.122 POP
 145   if ((MI->getOpcode() == ARM::LDM_UPD || MI->getOpcode() == ARM::t2LDM_UPD) &&
 146       MI->getOperand(0).getReg() == ARM::SP) {
 147     const MCOperand &MO1 = MI->getOperand(2);
 148     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
 149       O << '\t' << "pop";
 150       printPredicateOperand(MI, 3, O);
 151       O << '\t';
 152       printRegisterList(MI, 5, O);
 153       return;
 154     }
 155   }
 156
 157   // A8.6.355 VPUSH
 158   if ((MI->getOpcode() == ARM::VSTMS_UPD || MI->getOpcode() ==ARM::VSTMD_UPD) &&
 159       MI->getOperand(0).getReg() == ARM::SP) {
 160     const MCOperand &MO1 = MI->getOperand(2);
 161     if (ARM_AM::getAM5SubMode(MO1.getImm()) == ARM_AM::db) {
 162       O << '\t' << "vpush";
 163       printPredicateOperand(MI, 3, O);
 164       O << '\t';
 165       printRegisterList(MI, 5, O);
 166       return;
 167     }
 168   }
 169
 170   // A8.6.354 VPOP
 171   if ((MI->getOpcode() == ARM::VLDMS_UPD || MI->getOpcode() ==ARM::VLDMD_UPD) &&
 172       MI->getOperand(0).getReg() == ARM::SP) {
 173     const MCOperand &MO1 = MI->getOperand(2);
 174     if (ARM_AM::getAM5SubMode(MO1.getImm()) == ARM_AM::ia) {
 175       O << '\t' << "vpop";
 176       printPredicateOperand(MI, 3, O);
 177       O << '\t';
 178       printRegisterList(MI, 5, O);
 179       return;
 180     }
 181   }
 182
 183   printInstruction(MI, O);
 184  }
 185
 186 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 187                                   raw_ostream &O, const char *Modifier) {
 188   const MCOperand &Op = MI->getOperand(OpNo);
 189   if (Op.isReg()) {
 190     unsigned Reg = Op.getReg();
 191     if (Modifier && strcmp(Modifier, "dregpair") == 0) {
 192       O << '{' << getRegisterName(Reg) << ", "
 193                << getRegisterName(NextReg(Reg)) << '}';
 194 #if 0
 195       // FIXME: Breaks e.g. ARM/vmul.ll.
 196       assert(0);
 197       /*
 198       unsigned DRegLo = TRI->getSubReg(Reg, ARM::dsub_0);
 199       unsigned DRegHi = TRI->getSubReg(Reg, ARM::dsub_1);
 200       O << '{'
 201       << getRegisterName(DRegLo) << ',' << getRegisterName(DRegHi)
 202       << '}';*/
 203 #endif
 204     } else if (Modifier && strcmp(Modifier, "lane") == 0) {
 205       assert(0);
 206       /*
 207       unsigned RegNum = ARMRegisterInfo::getRegisterNumbering(Reg);
 208       unsigned DReg = TRI->getMatchingSuperReg(Reg, RegNum & 1 ? 2 : 1,
 209                                                &ARM::DPR_VFP2RegClass);
 210       O << getRegisterName(DReg) << '[' << (RegNum & 1) << ']';
 211        */
 212     } else {
 213       O << getRegisterName(Reg);
 214     }
 215   } else if (Op.isImm()) {
 216     assert((Modifier && !strcmp(Modifier, "call")) ||
 217            ((Modifier == 0 || Modifier[0] == 0) && "No modifiers supported"));
 218     O << '#' << Op.getImm();
 219   } else {
 220     if (Modifier && Modifier[0] != 0 && strcmp(Modifier, "call") != 0)
 221       llvm_unreachable("Unsupported modifier");
 222     assert(Op.isExpr() && "unknown operand kind in printOperand");
 223     O << *Op.getExpr();
 224   }
 225 }
 226
 227 static void printSOImm(raw_ostream &O, int64_t V, bool VerboseAsm,
 228                        const MCAsmInfo *MAI) {
 229   // Break it up into two parts that make up a shifter immediate.
 230   V = ARM_AM::getSOImmVal(V);
 231   assert(V != -1 && "Not a valid so_imm value!");
 232
 233   unsigned Imm = ARM_AM::getSOImmValImm(V);
 234   unsigned Rot = ARM_AM::getSOImmValRot(V);
 235
 236   // Print low-level immediate formation info, per
 237   // A5.1.3: "Data-processing operands - Immediate".
 238   if (Rot) {
 239     O << "#" << Imm << ", " << Rot;
 240     // Pretty printed version.
 241     if (VerboseAsm)
 242       O << ' ' << MAI->getCommentString()
 243       << ' ' << (int)ARM_AM::rotr32(Imm, Rot);
 244   } else {
 245     O << "#" << Imm;
 246   }
 247 }
 248
 249
 250 /// printSOImmOperand - SOImm is 4-bit rotate amount in bits 8-11 with 8-bit
 251 /// immediate in bits 0-7.
 252 void ARMInstPrinter::printSOImmOperand(const MCInst *MI, unsigned OpNum,
 253                                        raw_ostream &O) {
 254   const MCOperand &MO = MI->getOperand(OpNum);
 255   assert(MO.isImm() && "Not a valid so_imm value!");
 256   printSOImm(O, MO.getImm(), VerboseAsm, &MAI);
 257 }
 258
 259 /// printSOImm2PartOperand - SOImm is broken into two pieces using a 'mov'
 260 /// followed by an 'orr' to materialize.
 261 void ARMInstPrinter::printSOImm2PartOperand(const MCInst *MI, unsigned OpNum,
 262                                             raw_ostream &O) {
 263   // FIXME: REMOVE this method.
 264   abort();
 265 }
 266
 267 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 268 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 269 //    REG 0   0           - e.g. R5
 270 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 271 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 272 void ARMInstPrinter::printSORegOperand(const MCInst *MI, unsigned OpNum,
 273                                        raw_ostream &O) {
 274   const MCOperand &MO1 = MI->getOperand(OpNum);
 275   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 276   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 277
 278   O << getRegisterName(MO1.getReg());
 279
 280   // Print the shift opc.
 281   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 282   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 283   if (MO2.getReg()) {
 284     O << ' ' << getRegisterName(MO2.getReg());
 285     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 286   } else if (ShOpc != ARM_AM::rrx) {
 287     O << " #" << ARM_AM::getSORegOffset(MO3.getImm());
 288   }
 289 }
 290
 291
 292 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 293                                            raw_ostream &O) {
 294   const MCOperand &MO1 = MI->getOperand(Op);
 295   const MCOperand &MO2 = MI->getOperand(Op+1);
 296   const MCOperand &MO3 = MI->getOperand(Op+2);
 297
 298   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 299     printOperand(MI, Op, O);
 300     return;
 301   }
 302
 303   O << "[" << getRegisterName(MO1.getReg());
 304
 305   if (!MO2.getReg()) {
 306     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 307       O << ", #"
 308         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 309         << ARM_AM::getAM2Offset(MO3.getImm());
 310     O << "]";
 311     return;
 312   }
 313
 314   O << ", "
 315     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 316     << getRegisterName(MO2.getReg());
 317
 318   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 319     O << ", "
 320     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 321     << " #" << ShImm;
 322   O << "]";
 323 }
 324
 325 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 326                                                  unsigned OpNum,
 327                                                  raw_ostream &O) {
 328   const MCOperand &MO1 = MI->getOperand(OpNum);
 329   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 330
 331   if (!MO1.getReg()) {
 332     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 333     O << '#'
 334       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 335       << ImmOffs;
 336     return;
 337   }
 338
 339   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 340     << getRegisterName(MO1.getReg());
 341
 342   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 343     O << ", "
 344     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 345     << " #" << ShImm;
 346 }
 347
 348 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned OpNum,
 349                                            raw_ostream &O) {
 350   const MCOperand &MO1 = MI->getOperand(OpNum);
 351   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 352   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 353
 354   O << '[' << getRegisterName(MO1.getReg());
 355
 356   if (MO2.getReg()) {
 357     O << ", " << (char)ARM_AM::getAM3Op(MO3.getImm())
 358       << getRegisterName(MO2.getReg()) << ']';
 359     return;
 360   }
 361
 362   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 363     O << ", #"
 364       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 365       << ImmOffs;
 366   O << ']';
 367 }
 368
 369 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 370                                                  unsigned OpNum,
 371                                                  raw_ostream &O) {
 372   const MCOperand &MO1 = MI->getOperand(OpNum);
 373   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 374
 375   if (MO1.getReg()) {
 376     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 377     << getRegisterName(MO1.getReg());
 378     return;
 379   }
 380
 381   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 382   O << '#'
 383     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 384     << ImmOffs;
 385 }
 386
 387
 388 void ARMInstPrinter::printAddrMode4Operand(const MCInst *MI, unsigned OpNum,
 389                                            raw_ostream &O,
 390                                            const char *Modifier) {
 391   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 392   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 393   if (Modifier && strcmp(Modifier, "submode") == 0) {
 394     O << ARM_AM::getAMSubModeStr(Mode);
 395   } else if (Modifier && strcmp(Modifier, "wide") == 0) {
 396     ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 397     if (Mode == ARM_AM::ia)
 398       O << ".w";
 399   } else {
 400     printOperand(MI, OpNum, O);
 401   }
 402 }
 403
 404 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 405                                            raw_ostream &O,
 406                                            const char *Modifier) {
 407   const MCOperand &MO1 = MI->getOperand(OpNum);
 408   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 409
 410   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 411     printOperand(MI, OpNum, O);
 412     return;
 413   }
 414
 415   if (Modifier && strcmp(Modifier, "submode") == 0) {
 416     ARM_AM::AMSubMode Mode = ARM_AM::getAM5SubMode(MO2.getImm());
 417     O << ARM_AM::getAMSubModeStr(Mode);
 418     return;
 419   } else if (Modifier && strcmp(Modifier, "base") == 0) {
 420     // Used for FSTM{D|S} and LSTM{D|S} operations.
 421     O << getRegisterName(MO1.getReg());
 422     return;
 423   }
 424
 425   O << "[" << getRegisterName(MO1.getReg());
 426
 427   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 428     O << ", #"
 429       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 430       << ImmOffs*4;
 431   }
 432   O << "]";
 433 }
 434
 435 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 436                                            raw_ostream &O) {
 437   const MCOperand &MO1 = MI->getOperand(OpNum);
 438   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 439
 440   O << "[" << getRegisterName(MO1.getReg());
 441   if (MO2.getImm()) {
 442     // FIXME: Both darwin as and GNU as violate ARM docs here.
 443     O << ", :" << (MO2.getImm() << 3);
 444   }
 445   O << "]";
 446 }
 447
 448 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 449                                                  unsigned OpNum,
 450                                                  raw_ostream &O) {
 451   const MCOperand &MO = MI->getOperand(OpNum);
 452   if (MO.getReg() == 0)
 453     O << "!";
 454   else
 455     O << ", " << getRegisterName(MO.getReg());
 456 }
 457
 458 void ARMInstPrinter::printAddrModePCOperand(const MCInst *MI, unsigned OpNum,
 459                                             raw_ostream &O,
 460                                             const char *Modifier) {
 461   assert(0 && "FIXME: Implement printAddrModePCOperand");
 462 }
 463
 464 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 465                                                     unsigned OpNum,
 466                                                     raw_ostream &O) {
 467   const MCOperand &MO = MI->getOperand(OpNum);
 468   uint32_t v = ~MO.getImm();
 469   int32_t lsb = CountTrailingZeros_32(v);
 470   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 471   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 472   O << '#' << lsb << ", #" << width;
 473 }
 474
 475 void ARMInstPrinter::printSatShiftOperand(const MCInst *MI, unsigned OpNum,
 476                                           raw_ostream &O) {
 477   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 478   ARM_AM::ShiftOpc Opc = ARM_AM::getSORegShOp(ShiftOp);
 479   switch (Opc) {
 480   case ARM_AM::no_shift:
 481     return;
 482   case ARM_AM::lsl:
 483     O << ", lsl #";
 484     break;
 485   case ARM_AM::asr:
 486     O << ", asr #";
 487     break;
 488   default:
 489     assert(0 && "unexpected shift opcode for saturate shift operand");
 490   }
 491   O << ARM_AM::getSORegOffset(ShiftOp);
 492 }
 493
 494 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 495                                        raw_ostream &O) {
 496   O << "{";
 497   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 498     if (i != OpNum) O << ", ";
 499     O << getRegisterName(MI->getOperand(i).getReg());
 500   }
 501   O << "}";
 502 }
 503
 504 void ARMInstPrinter::printCPSOptionOperand(const MCInst *MI, unsigned OpNum,
 505                                            raw_ostream &O) {
 506   const MCOperand &Op = MI->getOperand(OpNum);
 507   unsigned option = Op.getImm();
 508   unsigned mode = option & 31;
 509   bool changemode = option >> 5 & 1;
 510   unsigned AIF = option >> 6 & 7;
 511   unsigned imod = option >> 9 & 3;
 512   if (imod == 2)
 513     O << "ie";
 514   else if (imod == 3)
 515     O << "id";
 516   O << '\t';
 517   if (imod > 1) {
 518     if (AIF & 4) O << 'a';
 519     if (AIF & 2) O << 'i';
 520     if (AIF & 1) O << 'f';
 521     if (AIF > 0 && changemode) O << ", ";
 522   }
 523   if (changemode)
 524     O << '#' << mode;
 525 }
 526
 527 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 528                                          raw_ostream &O) {
 529   const MCOperand &Op = MI->getOperand(OpNum);
 530   unsigned Mask = Op.getImm();
 531   if (Mask) {
 532     O << '_';
 533     if (Mask & 8) O << 'f';
 534     if (Mask & 4) O << 's';
 535     if (Mask & 2) O << 'x';
 536     if (Mask & 1) O << 'c';
 537   }
 538 }
 539
 540 void ARMInstPrinter::printNegZeroOperand(const MCInst *MI, unsigned OpNum,
 541                                          raw_ostream &O) {
 542   const MCOperand &Op = MI->getOperand(OpNum);
 543   O << '#';
 544   if (Op.getImm() < 0)
 545     O << '-' << (-Op.getImm() - 1);
 546   else
 547     O << Op.getImm();
 548 }
 549
 550 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 551                                            raw_ostream &O) {
 552   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 553   if (CC != ARMCC::AL)
 554     O << ARMCondCodeToString(CC);
 555 }
 556
 557 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 558                                                     unsigned OpNum,
 559                                                     raw_ostream &O) {
 560   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 561   O << ARMCondCodeToString(CC);
 562 }
 563
 564 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 565                                               raw_ostream &O) {
 566   if (MI->getOperand(OpNum).getReg()) {
 567     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 568            "Expect ARM CPSR register!");
 569     O << 's';
 570   }
 571 }
 572
 573
 574
 575 void ARMInstPrinter::printCPInstOperand(const MCInst *MI, unsigned OpNum,
 576                                         raw_ostream &O,
 577                                         const char *Modifier) {
 578   // FIXME: remove this.
 579   abort();
 580 }
 581
 582 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 583                                           raw_ostream &O) {
 584   O << MI->getOperand(OpNum).getImm();
 585 }
 586
 587
 588 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 589                                   raw_ostream &O) {
 590   // FIXME: remove this.
 591   abort();
 592 }
 593
 594 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 595                                             raw_ostream &O) {
 596   O << "#" <<  MI->getOperand(OpNum).getImm() * 4;
 597 }
 598
 599 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 600                                       raw_ostream &O) {
 601   // (3 - the number of trailing zeros) is the number of then / else.
 602   unsigned Mask = MI->getOperand(OpNum).getImm();
 603   unsigned CondBit0 = Mask >> 4 & 1;
 604   unsigned NumTZ = CountTrailingZeros_32(Mask);
 605   assert(NumTZ <= 3 && "Invalid IT mask!");
 606   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 607     bool T = ((Mask >> Pos) & 1) == CondBit0;
 608     if (T)
 609       O << 't';
 610     else
 611       O << 'e';
 612   }
 613 }
 614
 615 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 616                                                  raw_ostream &O) {
 617   const MCOperand &MO1 = MI->getOperand(Op);
 618   const MCOperand &MO2 = MI->getOperand(Op+1);
 619   O << "[" << getRegisterName(MO1.getReg());
 620   O << ", " << getRegisterName(MO2.getReg()) << "]";
 621 }
 622
 623 void ARMInstPrinter::printThumbAddrModeRI5Operand(const MCInst *MI, unsigned Op,
 624                                                   raw_ostream &O,
 625                                                   unsigned Scale) {
 626   const MCOperand &MO1 = MI->getOperand(Op);
 627   const MCOperand &MO2 = MI->getOperand(Op+1);
 628   const MCOperand &MO3 = MI->getOperand(Op+2);
 629
 630   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 631     printOperand(MI, Op, O);
 632     return;
 633   }
 634
 635   O << "[" << getRegisterName(MO1.getReg());
 636   if (MO3.getReg())
 637     O << ", " << getRegisterName(MO3.getReg());
 638   else if (unsigned ImmOffs = MO2.getImm())
 639     O << ", #" << ImmOffs * Scale;
 640   O << "]";
 641 }
 642
 643 void ARMInstPrinter::printThumbAddrModeS1Operand(const MCInst *MI, unsigned Op,
 644                                                  raw_ostream &O) {
 645   printThumbAddrModeRI5Operand(MI, Op, O, 1);
 646 }
 647
 648 void ARMInstPrinter::printThumbAddrModeS2Operand(const MCInst *MI, unsigned Op,
 649                                                  raw_ostream &O) {
 650   printThumbAddrModeRI5Operand(MI, Op, O, 2);
 651 }
 652
 653 void ARMInstPrinter::printThumbAddrModeS4Operand(const MCInst *MI, unsigned Op,
 654                                                  raw_ostream &O) {
 655   printThumbAddrModeRI5Operand(MI, Op, O, 4);
 656 }
 657
 658 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 659                                                  raw_ostream &O) {
 660   const MCOperand &MO1 = MI->getOperand(Op);
 661   const MCOperand &MO2 = MI->getOperand(Op+1);
 662   O << "[" << getRegisterName(MO1.getReg());
 663   if (unsigned ImmOffs = MO2.getImm())
 664     O << ", #" << ImmOffs*4;
 665   O << "]";
 666 }
 667
 668 void ARMInstPrinter::printTBAddrMode(const MCInst *MI, unsigned OpNum,
 669                                      raw_ostream &O) {
 670   O << "[pc, " << getRegisterName(MI->getOperand(OpNum).getReg());
 671   if (MI->getOpcode() == ARM::t2TBH)
 672     O << ", lsl #1";
 673   O << ']';
 674 }
 675
 676 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 677 // register with shift forms.
 678 // REG 0   0           - e.g. R5
 679 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 680 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 681                                       raw_ostream &O) {
 682   const MCOperand &MO1 = MI->getOperand(OpNum);
 683   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 684
 685   unsigned Reg = MO1.getReg();
 686   O << getRegisterName(Reg);
 687
 688   // Print the shift opc.
 689   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 690   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 691   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 692   if (ShOpc != ARM_AM::rrx)
 693     O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 694 }
 695
 696 void ARMInstPrinter::printT2AddrModeImm12Operand(const MCInst *MI,
 697                                                  unsigned OpNum,
 698                                                  raw_ostream &O) {
 699   const MCOperand &MO1 = MI->getOperand(OpNum);
 700   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 701
 702   O << "[" << getRegisterName(MO1.getReg());
 703
 704   unsigned OffImm = MO2.getImm();
 705   if (OffImm)  // Don't print +0.
 706     O << ", #" << OffImm;
 707   O << "]";
 708 }
 709
 710 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 711                                                 unsigned OpNum,
 712                                                 raw_ostream &O) {
 713   const MCOperand &MO1 = MI->getOperand(OpNum);
 714   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 715
 716   O << "[" << getRegisterName(MO1.getReg());
 717
 718   int32_t OffImm = (int32_t)MO2.getImm();
 719   // Don't print +0.
 720   if (OffImm < 0)
 721     O << ", #-" << -OffImm;
 722   else if (OffImm > 0)
 723     O << ", #" << OffImm;
 724   O << "]";
 725 }
 726
 727 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 728                                                   unsigned OpNum,
 729                                                   raw_ostream &O) {
 730   const MCOperand &MO1 = MI->getOperand(OpNum);
 731   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 732
 733   O << "[" << getRegisterName(MO1.getReg());
 734
 735   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 736   // Don't print +0.
 737   if (OffImm < 0)
 738     O << ", #-" << -OffImm * 4;
 739   else if (OffImm > 0)
 740     O << ", #" << OffImm * 4;
 741   O << "]";
 742 }
 743
 744 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 745                                                       unsigned OpNum,
 746                                                       raw_ostream &O) {
 747   const MCOperand &MO1 = MI->getOperand(OpNum);
 748   int32_t OffImm = (int32_t)MO1.getImm();
 749   // Don't print +0.
 750   if (OffImm < 0)
 751     O << "#-" << -OffImm;
 752   else if (OffImm > 0)
 753     O << "#" << OffImm;
 754 }
 755
 756 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 757                                                         unsigned OpNum,
 758                                                         raw_ostream &O) {
 759   const MCOperand &MO1 = MI->getOperand(OpNum);
 760   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 761   // Don't print +0.
 762   if (OffImm < 0)
 763     O << "#-" << -OffImm * 4;
 764   else if (OffImm > 0)
 765     O << "#" << OffImm * 4;
 766 }
 767
 768 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 769                                                  unsigned OpNum,
 770                                                  raw_ostream &O) {
 771   const MCOperand &MO1 = MI->getOperand(OpNum);
 772   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 773   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 774
 775   O << "[" << getRegisterName(MO1.getReg());
 776
 777   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 778   O << ", " << getRegisterName(MO2.getReg());
 779
 780   unsigned ShAmt = MO3.getImm();
 781   if (ShAmt) {
 782     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 783     O << ", lsl #" << ShAmt;
 784   }
 785   O << "]";
 786 }
 787
 788 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 789                                            raw_ostream &O) {
 790   O << '#' << MI->getOperand(OpNum).getImm();
 791 }
 792
 793 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 794                                            raw_ostream &O) {
 795   O << '#' << MI->getOperand(OpNum).getImm();
 796 }
 797
 798 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 799                                             raw_ostream &O) {
 800   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 801   unsigned EltBits;
 802   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 803   O << "#0x" << utohexstr(Val);
 804 }