lib/Target/ARM/InstPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMBaseInfo.h"
  16 #include "ARMInstPrinter.h"
  17 #include "ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 #include "ARMGenAsmWriter.inc"
  26
  27 static unsigned getDPRSuperRegForSPR(unsigned Reg) {
  28   switch (Reg) {
  29   default:
  30     assert(0 && "Unexpected register enum");
  31   case ARM::S0:  case ARM::S1:  return ARM::D0;
  32   case ARM::S2:  case ARM::S3:  return ARM::D1;
  33   case ARM::S4:  case ARM::S5:  return ARM::D2;
  34   case ARM::S6:  case ARM::S7:  return ARM::D3;
  35   case ARM::S8:  case ARM::S9:  return ARM::D4;
  36   case ARM::S10: case ARM::S11: return ARM::D5;
  37   case ARM::S12: case ARM::S13: return ARM::D6;
  38   case ARM::S14: case ARM::S15: return ARM::D7;
  39   case ARM::S16: case ARM::S17: return ARM::D8;
  40   case ARM::S18: case ARM::S19: return ARM::D9;
  41   case ARM::S20: case ARM::S21: return ARM::D10;
  42   case ARM::S22: case ARM::S23: return ARM::D11;
  43   case ARM::S24: case ARM::S25: return ARM::D12;
  44   case ARM::S26: case ARM::S27: return ARM::D13;
  45   case ARM::S28: case ARM::S29: return ARM::D14;
  46   case ARM::S30: case ARM::S31: return ARM::D15;
  47   }
  48 }
  49
  50 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  51   // Check for MOVs and print canonical forms, instead.
  52   if (MI->getOpcode() == ARM::MOVs) {
  53     // FIXME: Thumb variants?
  54     const MCOperand &Dst = MI->getOperand(0);
  55     const MCOperand &MO1 = MI->getOperand(1);
  56     const MCOperand &MO2 = MI->getOperand(2);
  57     const MCOperand &MO3 = MI->getOperand(3);
  58
  59     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  60     printSBitModifierOperand(MI, 6, O);
  61     printPredicateOperand(MI, 4, O);
  62
  63     O << '\t' << getRegisterName(Dst.getReg())
  64       << ", " << getRegisterName(MO1.getReg());
  65
  66     if (ARM_AM::getSORegShOp(MO3.getImm()) == ARM_AM::rrx)
  67       return;
  68
  69     O << ", ";
  70
  71     if (MO2.getReg()) {
  72       O << getRegisterName(MO2.getReg());
  73       assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  74     } else {
  75       O << "#" << ARM_AM::getSORegOffset(MO3.getImm());
  76     }
  77     return;
  78   }
  79
  80   // A8.6.123 PUSH
  81   if ((MI->getOpcode() == ARM::STM_UPD || MI->getOpcode() == ARM::t2STM_UPD) &&
  82       MI->getOperand(0).getReg() == ARM::SP) {
  83     const MCOperand &MO1 = MI->getOperand(2);
  84     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
  85       O << '\t' << "push";
  86       printPredicateOperand(MI, 3, O);
  87       O << '\t';
  88       printRegisterList(MI, 5, O);
  89       return;
  90     }
  91   }
  92
  93   // A8.6.122 POP
  94   if ((MI->getOpcode() == ARM::LDM_UPD || MI->getOpcode() == ARM::t2LDM_UPD) &&
  95       MI->getOperand(0).getReg() == ARM::SP) {
  96     const MCOperand &MO1 = MI->getOperand(2);
  97     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
  98       O << '\t' << "pop";
  99       printPredicateOperand(MI, 3, O);
 100       O << '\t';
 101       printRegisterList(MI, 5, O);
 102       return;
 103     }
 104   }
 105
 106   // A8.6.355 VPUSH
 107   if ((MI->getOpcode() == ARM::VSTMS_UPD || MI->getOpcode() ==ARM::VSTMD_UPD) &&
 108       MI->getOperand(0).getReg() == ARM::SP) {
 109     const MCOperand &MO1 = MI->getOperand(2);
 110     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
 111       O << '\t' << "vpush";
 112       printPredicateOperand(MI, 3, O);
 113       O << '\t';
 114       printRegisterList(MI, 5, O);
 115       return;
 116     }
 117   }
 118
 119   // A8.6.354 VPOP
 120   if ((MI->getOpcode() == ARM::VLDMS_UPD || MI->getOpcode() ==ARM::VLDMD_UPD) &&
 121       MI->getOperand(0).getReg() == ARM::SP) {
 122     const MCOperand &MO1 = MI->getOperand(2);
 123     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
 124       O << '\t' << "vpop";
 125       printPredicateOperand(MI, 3, O);
 126       O << '\t';
 127       printRegisterList(MI, 5, O);
 128       return;
 129     }
 130   }
 131
 132   printInstruction(MI, O);
 133  }
 134
 135 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 136                                   raw_ostream &O, const char *Modifier) {
 137   const MCOperand &Op = MI->getOperand(OpNo);
 138   if (Op.isReg()) {
 139     unsigned Reg = Op.getReg();
 140     if (Modifier && strcmp(Modifier, "lane") == 0) {
 141       unsigned RegNum = getARMRegisterNumbering(Reg);
 142       unsigned DReg = getDPRSuperRegForSPR(Reg);
 143       O << getRegisterName(DReg) << '[' << (RegNum & 1) << ']';
 144     } else {
 145       O << getRegisterName(Reg);
 146     }
 147   } else if (Op.isImm()) {
 148     assert((Modifier && !strcmp(Modifier, "call")) ||
 149            ((Modifier == 0 || Modifier[0] == 0) && "No modifiers supported"));
 150     O << '#' << Op.getImm();
 151   } else {
 152     if (Modifier && Modifier[0] != 0 && strcmp(Modifier, "call") != 0)
 153       llvm_unreachable("Unsupported modifier");
 154     assert(Op.isExpr() && "unknown operand kind in printOperand");
 155     O << *Op.getExpr();
 156   }
 157 }
 158
 159 static void printSOImm(raw_ostream &O, int64_t V, raw_ostream *CommentStream,
 160                        const MCAsmInfo *MAI) {
 161   // Break it up into two parts that make up a shifter immediate.
 162   V = ARM_AM::getSOImmVal(V);
 163   assert(V != -1 && "Not a valid so_imm value!");
 164
 165   unsigned Imm = ARM_AM::getSOImmValImm(V);
 166   unsigned Rot = ARM_AM::getSOImmValRot(V);
 167
 168   // Print low-level immediate formation info, per
 169   // A5.1.3: "Data-processing operands - Immediate".
 170   if (Rot) {
 171     O << "#" << Imm << ", " << Rot;
 172     // Pretty printed version.
 173     if (CommentStream)
 174       *CommentStream << (int)ARM_AM::rotr32(Imm, Rot) << "\n";
 175   } else {
 176     O << "#" << Imm;
 177   }
 178 }
 179
 180
 181 /// printSOImmOperand - SOImm is 4-bit rotate amount in bits 8-11 with 8-bit
 182 /// immediate in bits 0-7.
 183 void ARMInstPrinter::printSOImmOperand(const MCInst *MI, unsigned OpNum,
 184                                        raw_ostream &O) {
 185   const MCOperand &MO = MI->getOperand(OpNum);
 186   assert(MO.isImm() && "Not a valid so_imm value!");
 187   printSOImm(O, MO.getImm(), CommentStream, &MAI);
 188 }
 189
 190 /// printSOImm2PartOperand - SOImm is broken into two pieces using a 'mov'
 191 /// followed by an 'orr' to materialize.
 192 void ARMInstPrinter::printSOImm2PartOperand(const MCInst *MI, unsigned OpNum,
 193                                             raw_ostream &O) {
 194   // FIXME: REMOVE this method.
 195   abort();
 196 }
 197
 198 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 199 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 200 //    REG 0   0           - e.g. R5
 201 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 202 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 203 void ARMInstPrinter::printSORegOperand(const MCInst *MI, unsigned OpNum,
 204                                        raw_ostream &O) {
 205   const MCOperand &MO1 = MI->getOperand(OpNum);
 206   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 207   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 208
 209   O << getRegisterName(MO1.getReg());
 210
 211   // Print the shift opc.
 212   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 213   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 214   if (MO2.getReg()) {
 215     O << ' ' << getRegisterName(MO2.getReg());
 216     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 217   } else if (ShOpc != ARM_AM::rrx) {
 218     O << " #" << ARM_AM::getSORegOffset(MO3.getImm());
 219   }
 220 }
 221
 222
 223 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 224                                            raw_ostream &O) {
 225   const MCOperand &MO1 = MI->getOperand(Op);
 226   const MCOperand &MO2 = MI->getOperand(Op+1);
 227   const MCOperand &MO3 = MI->getOperand(Op+2);
 228
 229   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 230     printOperand(MI, Op, O);
 231     return;
 232   }
 233
 234   O << "[" << getRegisterName(MO1.getReg());
 235
 236   if (!MO2.getReg()) {
 237     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 238       O << ", #"
 239         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 240         << ARM_AM::getAM2Offset(MO3.getImm());
 241     O << "]";
 242     return;
 243   }
 244
 245   O << ", "
 246     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 247     << getRegisterName(MO2.getReg());
 248
 249   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 250     O << ", "
 251     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 252     << " #" << ShImm;
 253   O << "]";
 254 }
 255
 256 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 257                                                  unsigned OpNum,
 258                                                  raw_ostream &O) {
 259   const MCOperand &MO1 = MI->getOperand(OpNum);
 260   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 261
 262   if (!MO1.getReg()) {
 263     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 264     O << '#'
 265       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 266       << ImmOffs;
 267     return;
 268   }
 269
 270   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 271     << getRegisterName(MO1.getReg());
 272
 273   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 274     O << ", "
 275     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 276     << " #" << ShImm;
 277 }
 278
 279 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned OpNum,
 280                                            raw_ostream &O) {
 281   const MCOperand &MO1 = MI->getOperand(OpNum);
 282   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 283   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 284
 285   O << '[' << getRegisterName(MO1.getReg());
 286
 287   if (MO2.getReg()) {
 288     O << ", " << (char)ARM_AM::getAM3Op(MO3.getImm())
 289       << getRegisterName(MO2.getReg()) << ']';
 290     return;
 291   }
 292
 293   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 294     O << ", #"
 295       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 296       << ImmOffs;
 297   O << ']';
 298 }
 299
 300 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 301                                                  unsigned OpNum,
 302                                                  raw_ostream &O) {
 303   const MCOperand &MO1 = MI->getOperand(OpNum);
 304   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 305
 306   if (MO1.getReg()) {
 307     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 308     << getRegisterName(MO1.getReg());
 309     return;
 310   }
 311
 312   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 313   O << '#'
 314     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 315     << ImmOffs;
 316 }
 317
 318
 319 void ARMInstPrinter::printAddrMode4Operand(const MCInst *MI, unsigned OpNum,
 320                                            raw_ostream &O,
 321                                            const char *Modifier) {
 322   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 323   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 324   if (Modifier && strcmp(Modifier, "submode") == 0) {
 325     O << ARM_AM::getAMSubModeStr(Mode);
 326   } else if (Modifier && strcmp(Modifier, "wide") == 0) {
 327     ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 328     if (Mode == ARM_AM::ia)
 329       O << ".w";
 330   } else {
 331     printOperand(MI, OpNum, O);
 332   }
 333 }
 334
 335 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 336                                            raw_ostream &O,
 337                                            const char *Modifier) {
 338   const MCOperand &MO1 = MI->getOperand(OpNum);
 339   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 340
 341   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 342     printOperand(MI, OpNum, O);
 343     return;
 344   }
 345
 346   O << "[" << getRegisterName(MO1.getReg());
 347
 348   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 349     O << ", #"
 350       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 351       << ImmOffs*4;
 352   }
 353   O << "]";
 354 }
 355
 356 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 357                                            raw_ostream &O) {
 358   const MCOperand &MO1 = MI->getOperand(OpNum);
 359   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 360
 361   O << "[" << getRegisterName(MO1.getReg());
 362   if (MO2.getImm()) {
 363     // FIXME: Both darwin as and GNU as violate ARM docs here.
 364     O << ", :" << (MO2.getImm() << 3);
 365   }
 366   O << "]";
 367 }
 368
 369 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 370                                                  unsigned OpNum,
 371                                                  raw_ostream &O) {
 372   const MCOperand &MO = MI->getOperand(OpNum);
 373   if (MO.getReg() == 0)
 374     O << "!";
 375   else
 376     O << ", " << getRegisterName(MO.getReg());
 377 }
 378
 379 void ARMInstPrinter::printAddrModePCOperand(const MCInst *MI, unsigned OpNum,
 380                                             raw_ostream &O,
 381                                             const char *Modifier) {
 382   // All instructions using addrmodepc are pseudos and should have been
 383   // handled explicitly in printInstructionThroughMCStreamer(). If one got
 384   // here, it wasn't, so something's wrong.
 385   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 386 }
 387
 388 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 389                                                     unsigned OpNum,
 390                                                     raw_ostream &O) {
 391   const MCOperand &MO = MI->getOperand(OpNum);
 392   uint32_t v = ~MO.getImm();
 393   int32_t lsb = CountTrailingZeros_32(v);
 394   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 395   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 396   O << '#' << lsb << ", #" << width;
 397 }
 398
 399 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 400                                      raw_ostream &O) {
 401   unsigned val = MI->getOperand(OpNum).getImm();
 402   O << ARM_MB::MemBOptToString(val);
 403 }
 404
 405 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 406                                           raw_ostream &O) {
 407   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 408   ARM_AM::ShiftOpc Opc = ARM_AM::getSORegShOp(ShiftOp);
 409   switch (Opc) {
 410   case ARM_AM::no_shift:
 411     return;
 412   case ARM_AM::lsl:
 413     O << ", lsl #";
 414     break;
 415   case ARM_AM::asr:
 416     O << ", asr #";
 417     break;
 418   default:
 419     assert(0 && "unexpected shift opcode for shift immediate operand");
 420   }
 421   O << ARM_AM::getSORegOffset(ShiftOp);
 422 }
 423
 424 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 425                                        raw_ostream &O) {
 426   O << "{";
 427   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 428     if (i != OpNum) O << ", ";
 429     O << getRegisterName(MI->getOperand(i).getReg());
 430   }
 431   O << "}";
 432 }
 433
 434 void ARMInstPrinter::printCPSOptionOperand(const MCInst *MI, unsigned OpNum,
 435                                            raw_ostream &O) {
 436   const MCOperand &Op = MI->getOperand(OpNum);
 437   unsigned option = Op.getImm();
 438   unsigned mode = option & 31;
 439   bool changemode = option >> 5 & 1;
 440   unsigned AIF = option >> 6 & 7;
 441   unsigned imod = option >> 9 & 3;
 442   if (imod == 2)
 443     O << "ie";
 444   else if (imod == 3)
 445     O << "id";
 446   O << '\t';
 447   if (imod > 1) {
 448     if (AIF & 4) O << 'a';
 449     if (AIF & 2) O << 'i';
 450     if (AIF & 1) O << 'f';
 451     if (AIF > 0 && changemode) O << ", ";
 452   }
 453   if (changemode)
 454     O << '#' << mode;
 455 }
 456
 457 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 458                                          raw_ostream &O) {
 459   const MCOperand &Op = MI->getOperand(OpNum);
 460   unsigned Mask = Op.getImm();
 461   if (Mask) {
 462     O << '_';
 463     if (Mask & 8) O << 'f';
 464     if (Mask & 4) O << 's';
 465     if (Mask & 2) O << 'x';
 466     if (Mask & 1) O << 'c';
 467   }
 468 }
 469
 470 void ARMInstPrinter::printNegZeroOperand(const MCInst *MI, unsigned OpNum,
 471                                          raw_ostream &O) {
 472   const MCOperand &Op = MI->getOperand(OpNum);
 473   O << '#';
 474   if (Op.getImm() < 0)
 475     O << '-' << (-Op.getImm() - 1);
 476   else
 477     O << Op.getImm();
 478 }
 479
 480 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 481                                            raw_ostream &O) {
 482   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 483   if (CC != ARMCC::AL)
 484     O << ARMCondCodeToString(CC);
 485 }
 486
 487 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 488                                                     unsigned OpNum,
 489                                                     raw_ostream &O) {
 490   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 491   O << ARMCondCodeToString(CC);
 492 }
 493
 494 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 495                                               raw_ostream &O) {
 496   if (MI->getOperand(OpNum).getReg()) {
 497     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 498            "Expect ARM CPSR register!");
 499     O << 's';
 500   }
 501 }
 502
 503
 504
 505 void ARMInstPrinter::printCPInstOperand(const MCInst *MI, unsigned OpNum,
 506                                         raw_ostream &O,
 507                                         const char *Modifier) {
 508   // FIXME: remove this.
 509   abort();
 510 }
 511
 512 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 513                                           raw_ostream &O) {
 514   O << MI->getOperand(OpNum).getImm();
 515 }
 516
 517
 518 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 519                                   raw_ostream &O) {
 520   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 521 }
 522
 523 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 524                                             raw_ostream &O) {
 525   O << "#" <<  MI->getOperand(OpNum).getImm() * 4;
 526 }
 527
 528 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 529                                       raw_ostream &O) {
 530   // (3 - the number of trailing zeros) is the number of then / else.
 531   unsigned Mask = MI->getOperand(OpNum).getImm();
 532   unsigned CondBit0 = Mask >> 4 & 1;
 533   unsigned NumTZ = CountTrailingZeros_32(Mask);
 534   assert(NumTZ <= 3 && "Invalid IT mask!");
 535   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 536     bool T = ((Mask >> Pos) & 1) == CondBit0;
 537     if (T)
 538       O << 't';
 539     else
 540       O << 'e';
 541   }
 542 }
 543
 544 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 545                                                  raw_ostream &O) {
 546   const MCOperand &MO1 = MI->getOperand(Op);
 547   const MCOperand &MO2 = MI->getOperand(Op+1);
 548   O << "[" << getRegisterName(MO1.getReg());
 549   O << ", " << getRegisterName(MO2.getReg()) << "]";
 550 }
 551
 552 void ARMInstPrinter::printThumbAddrModeRI5Operand(const MCInst *MI, unsigned Op,
 553                                                   raw_ostream &O,
 554                                                   unsigned Scale) {
 555   const MCOperand &MO1 = MI->getOperand(Op);
 556   const MCOperand &MO2 = MI->getOperand(Op+1);
 557   const MCOperand &MO3 = MI->getOperand(Op+2);
 558
 559   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 560     printOperand(MI, Op, O);
 561     return;
 562   }
 563
 564   O << "[" << getRegisterName(MO1.getReg());
 565   if (MO3.getReg())
 566     O << ", " << getRegisterName(MO3.getReg());
 567   else if (unsigned ImmOffs = MO2.getImm())
 568     O << ", #" << ImmOffs * Scale;
 569   O << "]";
 570 }
 571
 572 void ARMInstPrinter::printThumbAddrModeS1Operand(const MCInst *MI, unsigned Op,
 573                                                  raw_ostream &O) {
 574   printThumbAddrModeRI5Operand(MI, Op, O, 1);
 575 }
 576
 577 void ARMInstPrinter::printThumbAddrModeS2Operand(const MCInst *MI, unsigned Op,
 578                                                  raw_ostream &O) {
 579   printThumbAddrModeRI5Operand(MI, Op, O, 2);
 580 }
 581
 582 void ARMInstPrinter::printThumbAddrModeS4Operand(const MCInst *MI, unsigned Op,
 583                                                  raw_ostream &O) {
 584   printThumbAddrModeRI5Operand(MI, Op, O, 4);
 585 }
 586
 587 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 588                                                  raw_ostream &O) {
 589   const MCOperand &MO1 = MI->getOperand(Op);
 590   const MCOperand &MO2 = MI->getOperand(Op+1);
 591   O << "[" << getRegisterName(MO1.getReg());
 592   if (unsigned ImmOffs = MO2.getImm())
 593     O << ", #" << ImmOffs*4;
 594   O << "]";
 595 }
 596
 597 void ARMInstPrinter::printTBAddrMode(const MCInst *MI, unsigned OpNum,
 598                                      raw_ostream &O) {
 599   O << "[pc, " << getRegisterName(MI->getOperand(OpNum).getReg());
 600   if (MI->getOpcode() == ARM::t2TBH)
 601     O << ", lsl #1";
 602   O << ']';
 603 }
 604
 605 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 606 // register with shift forms.
 607 // REG 0   0           - e.g. R5
 608 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 609 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 610                                       raw_ostream &O) {
 611   const MCOperand &MO1 = MI->getOperand(OpNum);
 612   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 613
 614   unsigned Reg = MO1.getReg();
 615   O << getRegisterName(Reg);
 616
 617   // Print the shift opc.
 618   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 619   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 620   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 621   if (ShOpc != ARM_AM::rrx)
 622     O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 623 }
 624
 625 void ARMInstPrinter::printT2AddrModeImm12Operand(const MCInst *MI,
 626                                                  unsigned OpNum,
 627                                                  raw_ostream &O) {
 628   const MCOperand &MO1 = MI->getOperand(OpNum);
 629   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 630
 631   O << "[" << getRegisterName(MO1.getReg());
 632
 633   unsigned OffImm = MO2.getImm();
 634   if (OffImm)  // Don't print +0.
 635     O << ", #" << OffImm;
 636   O << "]";
 637 }
 638
 639 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 640                                                 unsigned OpNum,
 641                                                 raw_ostream &O) {
 642   const MCOperand &MO1 = MI->getOperand(OpNum);
 643   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 644
 645   O << "[" << getRegisterName(MO1.getReg());
 646
 647   int32_t OffImm = (int32_t)MO2.getImm();
 648   // Don't print +0.
 649   if (OffImm < 0)
 650     O << ", #-" << -OffImm;
 651   else if (OffImm > 0)
 652     O << ", #" << OffImm;
 653   O << "]";
 654 }
 655
 656 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 657                                                   unsigned OpNum,
 658                                                   raw_ostream &O) {
 659   const MCOperand &MO1 = MI->getOperand(OpNum);
 660   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 661
 662   O << "[" << getRegisterName(MO1.getReg());
 663
 664   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 665   // Don't print +0.
 666   if (OffImm < 0)
 667     O << ", #-" << -OffImm * 4;
 668   else if (OffImm > 0)
 669     O << ", #" << OffImm * 4;
 670   O << "]";
 671 }
 672
 673 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 674                                                       unsigned OpNum,
 675                                                       raw_ostream &O) {
 676   const MCOperand &MO1 = MI->getOperand(OpNum);
 677   int32_t OffImm = (int32_t)MO1.getImm();
 678   // Don't print +0.
 679   if (OffImm < 0)
 680     O << "#-" << -OffImm;
 681   else if (OffImm > 0)
 682     O << "#" << OffImm;
 683 }
 684
 685 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 686                                                         unsigned OpNum,
 687                                                         raw_ostream &O) {
 688   const MCOperand &MO1 = MI->getOperand(OpNum);
 689   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 690   // Don't print +0.
 691   if (OffImm < 0)
 692     O << "#-" << -OffImm * 4;
 693   else if (OffImm > 0)
 694     O << "#" << OffImm * 4;
 695 }
 696
 697 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 698                                                  unsigned OpNum,
 699                                                  raw_ostream &O) {
 700   const MCOperand &MO1 = MI->getOperand(OpNum);
 701   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 702   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 703
 704   O << "[" << getRegisterName(MO1.getReg());
 705
 706   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 707   O << ", " << getRegisterName(MO2.getReg());
 708
 709   unsigned ShAmt = MO3.getImm();
 710   if (ShAmt) {
 711     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 712     O << ", lsl #" << ShAmt;
 713   }
 714   O << "]";
 715 }
 716
 717 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 718                                            raw_ostream &O) {
 719   O << '#' << (float)MI->getOperand(OpNum).getFPImm();
 720 }
 721
 722 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 723                                            raw_ostream &O) {
 724   O << '#' << MI->getOperand(OpNum).getFPImm();
 725 }
 726
 727 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 728                                             raw_ostream &O) {
 729   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 730   unsigned EltBits;
 731   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 732   O << "#0x" << utohexstr(Val);
 733 }