lib/Target/ARM/InstPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMBaseInfo.h"
  16 #include "ARMInstPrinter.h"
  17 #include "ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 #define GET_INSTRUCTION_NAME
  26 #include "ARMGenAsmWriter.inc"
  27
  28 StringRef ARMInstPrinter::getOpcodeName(unsigned Opcode) const {
  29   return getInstructionName(Opcode);
  30 }
  31
  32
  33 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  34   // Check for MOVs and print canonical forms, instead.
  35   if (MI->getOpcode() == ARM::MOVs) {
  36     // FIXME: Thumb variants?
  37     const MCOperand &Dst = MI->getOperand(0);
  38     const MCOperand &MO1 = MI->getOperand(1);
  39     const MCOperand &MO2 = MI->getOperand(2);
  40     const MCOperand &MO3 = MI->getOperand(3);
  41
  42     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  43     printSBitModifierOperand(MI, 6, O);
  44     printPredicateOperand(MI, 4, O);
  45
  46     O << '\t' << getRegisterName(Dst.getReg())
  47       << ", " << getRegisterName(MO1.getReg());
  48
  49     if (ARM_AM::getSORegShOp(MO3.getImm()) == ARM_AM::rrx)
  50       return;
  51
  52     O << ", ";
  53
  54     if (MO2.getReg()) {
  55       O << getRegisterName(MO2.getReg());
  56       assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  57     } else {
  58       O << "#" << ARM_AM::getSORegOffset(MO3.getImm());
  59     }
  60     return;
  61   }
  62
  63   // A8.6.123 PUSH
  64   if ((MI->getOpcode() == ARM::STM_UPD || MI->getOpcode() == ARM::t2STM_UPD) &&
  65       MI->getOperand(0).getReg() == ARM::SP) {
  66     const MCOperand &MO1 = MI->getOperand(2);
  67     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
  68       O << '\t' << "push";
  69       printPredicateOperand(MI, 3, O);
  70       O << '\t';
  71       printRegisterList(MI, 5, O);
  72       return;
  73     }
  74   }
  75
  76   // A8.6.122 POP
  77   if ((MI->getOpcode() == ARM::LDM_UPD || MI->getOpcode() == ARM::t2LDM_UPD) &&
  78       MI->getOperand(0).getReg() == ARM::SP) {
  79     const MCOperand &MO1 = MI->getOperand(2);
  80     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
  81       O << '\t' << "pop";
  82       printPredicateOperand(MI, 3, O);
  83       O << '\t';
  84       printRegisterList(MI, 5, O);
  85       return;
  86     }
  87   }
  88
  89   // A8.6.355 VPUSH
  90   if ((MI->getOpcode() == ARM::VSTMS_UPD || MI->getOpcode() ==ARM::VSTMD_UPD) &&
  91       MI->getOperand(0).getReg() == ARM::SP) {
  92     const MCOperand &MO1 = MI->getOperand(2);
  93     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
  94       O << '\t' << "vpush";
  95       printPredicateOperand(MI, 3, O);
  96       O << '\t';
  97       printRegisterList(MI, 5, O);
  98       return;
  99     }
 100   }
 101
 102   // A8.6.354 VPOP
 103   if ((MI->getOpcode() == ARM::VLDMS_UPD || MI->getOpcode() ==ARM::VLDMD_UPD) &&
 104       MI->getOperand(0).getReg() == ARM::SP) {
 105     const MCOperand &MO1 = MI->getOperand(2);
 106     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
 107       O << '\t' << "vpop";
 108       printPredicateOperand(MI, 3, O);
 109       O << '\t';
 110       printRegisterList(MI, 5, O);
 111       return;
 112     }
 113   }
 114
 115   printInstruction(MI, O);
 116  }
 117
 118 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 119                                   raw_ostream &O) {
 120   const MCOperand &Op = MI->getOperand(OpNo);
 121   if (Op.isReg()) {
 122     unsigned Reg = Op.getReg();
 123     O << getRegisterName(Reg);
 124   } else if (Op.isImm()) {
 125     O << '#' << Op.getImm();
 126   } else {
 127     assert(Op.isExpr() && "unknown operand kind in printOperand");
 128     O << *Op.getExpr();
 129   }
 130 }
 131
 132 static void printSOImm(raw_ostream &O, int64_t V, raw_ostream *CommentStream,
 133                        const MCAsmInfo *MAI) {
 134   // Break it up into two parts that make up a shifter immediate.
 135   V = ARM_AM::getSOImmVal(V);
 136   assert(V != -1 && "Not a valid so_imm value!");
 137
 138   unsigned Imm = ARM_AM::getSOImmValImm(V);
 139   unsigned Rot = ARM_AM::getSOImmValRot(V);
 140
 141   // Print low-level immediate formation info, per
 142   // A5.1.3: "Data-processing operands - Immediate".
 143   if (Rot) {
 144     O << "#" << Imm << ", " << Rot;
 145     // Pretty printed version.
 146     if (CommentStream)
 147       *CommentStream << (int)ARM_AM::rotr32(Imm, Rot) << "\n";
 148   } else {
 149     O << "#" << Imm;
 150   }
 151 }
 152
 153
 154 /// printSOImmOperand - SOImm is 4-bit rotate amount in bits 8-11 with 8-bit
 155 /// immediate in bits 0-7.
 156 void ARMInstPrinter::printSOImmOperand(const MCInst *MI, unsigned OpNum,
 157                                        raw_ostream &O) {
 158   const MCOperand &MO = MI->getOperand(OpNum);
 159   assert(MO.isImm() && "Not a valid so_imm value!");
 160   printSOImm(O, MO.getImm(), CommentStream, &MAI);
 161 }
 162
 163 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 164 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 165 //    REG 0   0           - e.g. R5
 166 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 167 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 168 void ARMInstPrinter::printSORegOperand(const MCInst *MI, unsigned OpNum,
 169                                        raw_ostream &O) {
 170   const MCOperand &MO1 = MI->getOperand(OpNum);
 171   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 172   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 173
 174   O << getRegisterName(MO1.getReg());
 175
 176   // Print the shift opc.
 177   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 178   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 179   if (MO2.getReg()) {
 180     O << ' ' << getRegisterName(MO2.getReg());
 181     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 182   } else if (ShOpc != ARM_AM::rrx) {
 183     O << " #" << ARM_AM::getSORegOffset(MO3.getImm());
 184   }
 185 }
 186
 187
 188 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 189                                            raw_ostream &O) {
 190   const MCOperand &MO1 = MI->getOperand(Op);
 191   const MCOperand &MO2 = MI->getOperand(Op+1);
 192   const MCOperand &MO3 = MI->getOperand(Op+2);
 193
 194   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 195     printOperand(MI, Op, O);
 196     return;
 197   }
 198
 199   O << "[" << getRegisterName(MO1.getReg());
 200
 201   if (!MO2.getReg()) {
 202     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 203       O << ", #"
 204         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 205         << ARM_AM::getAM2Offset(MO3.getImm());
 206     O << "]";
 207     return;
 208   }
 209
 210   O << ", "
 211     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 212     << getRegisterName(MO2.getReg());
 213
 214   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 215     O << ", "
 216     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 217     << " #" << ShImm;
 218   O << "]";
 219 }
 220
 221 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 222                                                  unsigned OpNum,
 223                                                  raw_ostream &O) {
 224   const MCOperand &MO1 = MI->getOperand(OpNum);
 225   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 226
 227   if (!MO1.getReg()) {
 228     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 229     O << '#'
 230       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 231       << ImmOffs;
 232     return;
 233   }
 234
 235   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 236     << getRegisterName(MO1.getReg());
 237
 238   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 239     O << ", "
 240     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 241     << " #" << ShImm;
 242 }
 243
 244 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned OpNum,
 245                                            raw_ostream &O) {
 246   const MCOperand &MO1 = MI->getOperand(OpNum);
 247   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 248   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 249
 250   O << '[' << getRegisterName(MO1.getReg());
 251
 252   if (MO2.getReg()) {
 253     O << ", " << (char)ARM_AM::getAM3Op(MO3.getImm())
 254       << getRegisterName(MO2.getReg()) << ']';
 255     return;
 256   }
 257
 258   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 259     O << ", #"
 260       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 261       << ImmOffs;
 262   O << ']';
 263 }
 264
 265 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 266                                                  unsigned OpNum,
 267                                                  raw_ostream &O) {
 268   const MCOperand &MO1 = MI->getOperand(OpNum);
 269   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 270
 271   if (MO1.getReg()) {
 272     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 273     << getRegisterName(MO1.getReg());
 274     return;
 275   }
 276
 277   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 278   O << '#'
 279     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 280     << ImmOffs;
 281 }
 282
 283 void ARMInstPrinter::printLdStmModeOperand(const MCInst *MI, unsigned OpNum,
 284                                            raw_ostream &O) {
 285   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MI->getOperand(OpNum)
 286                                                  .getImm());
 287   O << ARM_AM::getAMSubModeStr(Mode);
 288 }
 289
 290 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 291                                            raw_ostream &O) {
 292   const MCOperand &MO1 = MI->getOperand(OpNum);
 293   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 294
 295   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 296     printOperand(MI, OpNum, O);
 297     return;
 298   }
 299
 300   O << "[" << getRegisterName(MO1.getReg());
 301
 302   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 303     O << ", #"
 304       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 305       << ImmOffs * 4;
 306   }
 307   O << "]";
 308 }
 309
 310 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 311                                            raw_ostream &O) {
 312   const MCOperand &MO1 = MI->getOperand(OpNum);
 313   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 314
 315   O << "[" << getRegisterName(MO1.getReg());
 316   if (MO2.getImm()) {
 317     // FIXME: Both darwin as and GNU as violate ARM docs here.
 318     O << ", :" << (MO2.getImm() << 3);
 319   }
 320   O << "]";
 321 }
 322
 323 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 324                                                  unsigned OpNum,
 325                                                  raw_ostream &O) {
 326   const MCOperand &MO = MI->getOperand(OpNum);
 327   if (MO.getReg() == 0)
 328     O << "!";
 329   else
 330     O << ", " << getRegisterName(MO.getReg());
 331 }
 332
 333 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 334                                                     unsigned OpNum,
 335                                                     raw_ostream &O) {
 336   const MCOperand &MO = MI->getOperand(OpNum);
 337   uint32_t v = ~MO.getImm();
 338   int32_t lsb = CountTrailingZeros_32(v);
 339   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 340   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 341   O << '#' << lsb << ", #" << width;
 342 }
 343
 344 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 345                                      raw_ostream &O) {
 346   unsigned val = MI->getOperand(OpNum).getImm();
 347   O << ARM_MB::MemBOptToString(val);
 348 }
 349
 350 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 351                                           raw_ostream &O) {
 352   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 353   ARM_AM::ShiftOpc Opc = ARM_AM::getSORegShOp(ShiftOp);
 354   switch (Opc) {
 355   case ARM_AM::no_shift:
 356     return;
 357   case ARM_AM::lsl:
 358     O << ", lsl #";
 359     break;
 360   case ARM_AM::asr:
 361     O << ", asr #";
 362     break;
 363   default:
 364     assert(0 && "unexpected shift opcode for shift immediate operand");
 365   }
 366   O << ARM_AM::getSORegOffset(ShiftOp);
 367 }
 368
 369 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 370                                        raw_ostream &O) {
 371   O << "{";
 372   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 373     if (i != OpNum) O << ", ";
 374     O << getRegisterName(MI->getOperand(i).getReg());
 375   }
 376   O << "}";
 377 }
 378
 379 void ARMInstPrinter::printSetendOperand(const MCInst *MI, unsigned OpNum,
 380                                         raw_ostream &O) {
 381   const MCOperand &Op = MI->getOperand(OpNum);
 382   if (Op.getImm())
 383     O << "be";
 384   else
 385     O << "le";
 386 }
 387
 388 void ARMInstPrinter::printCPSOptionOperand(const MCInst *MI, unsigned OpNum,
 389                                            raw_ostream &O) {
 390   const MCOperand &Op = MI->getOperand(OpNum);
 391   unsigned option = Op.getImm();
 392   unsigned mode = option & 31;
 393   bool changemode = option >> 5 & 1;
 394   unsigned AIF = option >> 6 & 7;
 395   unsigned imod = option >> 9 & 3;
 396   if (imod == 2)
 397     O << "ie";
 398   else if (imod == 3)
 399     O << "id";
 400   O << '\t';
 401   if (imod > 1) {
 402     if (AIF & 4) O << 'a';
 403     if (AIF & 2) O << 'i';
 404     if (AIF & 1) O << 'f';
 405     if (AIF > 0 && changemode) O << ", ";
 406   }
 407   if (changemode)
 408     O << '#' << mode;
 409 }
 410
 411 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 412                                          raw_ostream &O) {
 413   const MCOperand &Op = MI->getOperand(OpNum);
 414   unsigned Mask = Op.getImm();
 415   if (Mask) {
 416     O << '_';
 417     if (Mask & 8) O << 'f';
 418     if (Mask & 4) O << 's';
 419     if (Mask & 2) O << 'x';
 420     if (Mask & 1) O << 'c';
 421   }
 422 }
 423
 424 void ARMInstPrinter::printNegZeroOperand(const MCInst *MI, unsigned OpNum,
 425                                          raw_ostream &O) {
 426   const MCOperand &Op = MI->getOperand(OpNum);
 427   O << '#';
 428   if (Op.getImm() < 0)
 429     O << '-' << (-Op.getImm() - 1);
 430   else
 431     O << Op.getImm();
 432 }
 433
 434 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 435                                            raw_ostream &O) {
 436   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 437   if (CC != ARMCC::AL)
 438     O << ARMCondCodeToString(CC);
 439 }
 440
 441 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 442                                                     unsigned OpNum,
 443                                                     raw_ostream &O) {
 444   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 445   O << ARMCondCodeToString(CC);
 446 }
 447
 448 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 449                                               raw_ostream &O) {
 450   if (MI->getOperand(OpNum).getReg()) {
 451     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 452            "Expect ARM CPSR register!");
 453     O << 's';
 454   }
 455 }
 456
 457 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 458                                           raw_ostream &O) {
 459   O << MI->getOperand(OpNum).getImm();
 460 }
 461
 462 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 463                                   raw_ostream &O) {
 464   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 465 }
 466
 467 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 468                                             raw_ostream &O) {
 469   O << "#" <<  MI->getOperand(OpNum).getImm() * 4;
 470 }
 471
 472 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 473                                       raw_ostream &O) {
 474   // (3 - the number of trailing zeros) is the number of then / else.
 475   unsigned Mask = MI->getOperand(OpNum).getImm();
 476   unsigned CondBit0 = Mask >> 4 & 1;
 477   unsigned NumTZ = CountTrailingZeros_32(Mask);
 478   assert(NumTZ <= 3 && "Invalid IT mask!");
 479   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 480     bool T = ((Mask >> Pos) & 1) == CondBit0;
 481     if (T)
 482       O << 't';
 483     else
 484       O << 'e';
 485   }
 486 }
 487
 488 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 489                                                  raw_ostream &O) {
 490   const MCOperand &MO1 = MI->getOperand(Op);
 491   const MCOperand &MO2 = MI->getOperand(Op+1);
 492   O << "[" << getRegisterName(MO1.getReg());
 493   O << ", " << getRegisterName(MO2.getReg()) << "]";
 494 }
 495
 496 void ARMInstPrinter::printThumbAddrModeRI5Operand(const MCInst *MI, unsigned Op,
 497                                                   raw_ostream &O,
 498                                                   unsigned Scale) {
 499   const MCOperand &MO1 = MI->getOperand(Op);
 500   const MCOperand &MO2 = MI->getOperand(Op+1);
 501   const MCOperand &MO3 = MI->getOperand(Op+2);
 502
 503   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 504     printOperand(MI, Op, O);
 505     return;
 506   }
 507
 508   O << "[" << getRegisterName(MO1.getReg());
 509   if (MO3.getReg())
 510     O << ", " << getRegisterName(MO3.getReg());
 511   else if (unsigned ImmOffs = MO2.getImm())
 512     O << ", #" << ImmOffs * Scale;
 513   O << "]";
 514 }
 515
 516 void ARMInstPrinter::printThumbAddrModeS1Operand(const MCInst *MI, unsigned Op,
 517                                                  raw_ostream &O) {
 518   printThumbAddrModeRI5Operand(MI, Op, O, 1);
 519 }
 520
 521 void ARMInstPrinter::printThumbAddrModeS2Operand(const MCInst *MI, unsigned Op,
 522                                                  raw_ostream &O) {
 523   printThumbAddrModeRI5Operand(MI, Op, O, 2);
 524 }
 525
 526 void ARMInstPrinter::printThumbAddrModeS4Operand(const MCInst *MI, unsigned Op,
 527                                                  raw_ostream &O) {
 528   printThumbAddrModeRI5Operand(MI, Op, O, 4);
 529 }
 530
 531 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 532                                                  raw_ostream &O) {
 533   const MCOperand &MO1 = MI->getOperand(Op);
 534   const MCOperand &MO2 = MI->getOperand(Op+1);
 535   O << "[" << getRegisterName(MO1.getReg());
 536   if (unsigned ImmOffs = MO2.getImm())
 537     O << ", #" << ImmOffs*4;
 538   O << "]";
 539 }
 540
 541 void ARMInstPrinter::printTBAddrMode(const MCInst *MI, unsigned OpNum,
 542                                      raw_ostream &O) {
 543   O << "[pc, " << getRegisterName(MI->getOperand(OpNum).getReg());
 544   if (MI->getOpcode() == ARM::t2TBH)
 545     O << ", lsl #1";
 546   O << ']';
 547 }
 548
 549 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 550 // register with shift forms.
 551 // REG 0   0           - e.g. R5
 552 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 553 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 554                                       raw_ostream &O) {
 555   const MCOperand &MO1 = MI->getOperand(OpNum);
 556   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 557
 558   unsigned Reg = MO1.getReg();
 559   O << getRegisterName(Reg);
 560
 561   // Print the shift opc.
 562   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 563   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 564   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 565   if (ShOpc != ARM_AM::rrx)
 566     O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 567 }
 568
 569 void ARMInstPrinter::printAddrModeImm12Operand(const MCInst *MI, unsigned OpNum,
 570                                                raw_ostream &O) {
 571   const MCOperand &MO1 = MI->getOperand(OpNum);
 572   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 573
 574   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 575     printOperand(MI, OpNum, O);
 576     return;
 577   }
 578
 579   O << "[" << getRegisterName(MO1.getReg());
 580
 581   int32_t OffImm = (int32_t)MO2.getImm();
 582   bool isSub = OffImm < 0;
 583   // Special value for #-0. All others are normal.
 584   if (OffImm == INT32_MIN)
 585     OffImm = 0;
 586   if (isSub)
 587     O << ", #-" << -OffImm;
 588   else if (OffImm > 0)
 589     O << ", #" << OffImm;
 590   O << "]";
 591 }
 592
 593 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 594                                                 unsigned OpNum,
 595                                                 raw_ostream &O) {
 596   const MCOperand &MO1 = MI->getOperand(OpNum);
 597   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 598
 599   O << "[" << getRegisterName(MO1.getReg());
 600
 601   int32_t OffImm = (int32_t)MO2.getImm();
 602   // Don't print +0.
 603   if (OffImm < 0)
 604     O << ", #-" << -OffImm;
 605   else if (OffImm > 0)
 606     O << ", #" << OffImm;
 607   O << "]";
 608 }
 609
 610 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 611                                                   unsigned OpNum,
 612                                                   raw_ostream &O) {
 613   const MCOperand &MO1 = MI->getOperand(OpNum);
 614   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 615
 616   O << "[" << getRegisterName(MO1.getReg());
 617
 618   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 619   // Don't print +0.
 620   if (OffImm < 0)
 621     O << ", #-" << -OffImm * 4;
 622   else if (OffImm > 0)
 623     O << ", #" << OffImm * 4;
 624   O << "]";
 625 }
 626
 627 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 628                                                       unsigned OpNum,
 629                                                       raw_ostream &O) {
 630   const MCOperand &MO1 = MI->getOperand(OpNum);
 631   int32_t OffImm = (int32_t)MO1.getImm();
 632   // Don't print +0.
 633   if (OffImm < 0)
 634     O << "#-" << -OffImm;
 635   else if (OffImm > 0)
 636     O << "#" << OffImm;
 637 }
 638
 639 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 640                                                         unsigned OpNum,
 641                                                         raw_ostream &O) {
 642   const MCOperand &MO1 = MI->getOperand(OpNum);
 643   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 644   // Don't print +0.
 645   if (OffImm < 0)
 646     O << "#-" << -OffImm * 4;
 647   else if (OffImm > 0)
 648     O << "#" << OffImm * 4;
 649 }
 650
 651 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 652                                                  unsigned OpNum,
 653                                                  raw_ostream &O) {
 654   const MCOperand &MO1 = MI->getOperand(OpNum);
 655   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 656   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 657
 658   O << "[" << getRegisterName(MO1.getReg());
 659
 660   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 661   O << ", " << getRegisterName(MO2.getReg());
 662
 663   unsigned ShAmt = MO3.getImm();
 664   if (ShAmt) {
 665     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 666     O << ", lsl #" << ShAmt;
 667   }
 668   O << "]";
 669 }
 670
 671 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 672                                            raw_ostream &O) {
 673   O << '#' << (float)MI->getOperand(OpNum).getFPImm();
 674 }
 675
 676 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 677                                            raw_ostream &O) {
 678   O << '#' << MI->getOperand(OpNum).getFPImm();
 679 }
 680
 681 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 682                                             raw_ostream &O) {
 683   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 684   unsigned EltBits;
 685   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 686   O << "#0x" << utohexstr(Val);
 687 }