lib/Target/ARM/InstPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMBaseInfo.h"
  16 #include "ARMInstPrinter.h"
  17 #include "ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 #include "ARMGenAsmWriter.inc"
  26
  27 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  28   // Check for MOVs and print canonical forms, instead.
  29   if (MI->getOpcode() == ARM::MOVs) {
  30     // FIXME: Thumb variants?
  31     const MCOperand &Dst = MI->getOperand(0);
  32     const MCOperand &MO1 = MI->getOperand(1);
  33     const MCOperand &MO2 = MI->getOperand(2);
  34     const MCOperand &MO3 = MI->getOperand(3);
  35
  36     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  37     printSBitModifierOperand(MI, 6, O);
  38     printPredicateOperand(MI, 4, O);
  39
  40     O << '\t' << getRegisterName(Dst.getReg())
  41       << ", " << getRegisterName(MO1.getReg());
  42
  43     if (ARM_AM::getSORegShOp(MO3.getImm()) == ARM_AM::rrx)
  44       return;
  45
  46     O << ", ";
  47
  48     if (MO2.getReg()) {
  49       O << getRegisterName(MO2.getReg());
  50       assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  51     } else {
  52       O << "#" << ARM_AM::getSORegOffset(MO3.getImm());
  53     }
  54     return;
  55   }
  56
  57   // A8.6.123 PUSH
  58   if ((MI->getOpcode() == ARM::STM_UPD || MI->getOpcode() == ARM::t2STM_UPD) &&
  59       MI->getOperand(0).getReg() == ARM::SP) {
  60     const MCOperand &MO1 = MI->getOperand(2);
  61     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
  62       O << '\t' << "push";
  63       printPredicateOperand(MI, 3, O);
  64       O << '\t';
  65       printRegisterList(MI, 5, O);
  66       return;
  67     }
  68   }
  69
  70   // A8.6.122 POP
  71   if ((MI->getOpcode() == ARM::LDM_UPD || MI->getOpcode() == ARM::t2LDM_UPD) &&
  72       MI->getOperand(0).getReg() == ARM::SP) {
  73     const MCOperand &MO1 = MI->getOperand(2);
  74     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
  75       O << '\t' << "pop";
  76       printPredicateOperand(MI, 3, O);
  77       O << '\t';
  78       printRegisterList(MI, 5, O);
  79       return;
  80     }
  81   }
  82
  83   // A8.6.355 VPUSH
  84   if ((MI->getOpcode() == ARM::VSTMS_UPD || MI->getOpcode() ==ARM::VSTMD_UPD) &&
  85       MI->getOperand(0).getReg() == ARM::SP) {
  86     const MCOperand &MO1 = MI->getOperand(2);
  87     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
  88       O << '\t' << "vpush";
  89       printPredicateOperand(MI, 3, O);
  90       O << '\t';
  91       printRegisterList(MI, 5, O);
  92       return;
  93     }
  94   }
  95
  96   // A8.6.354 VPOP
  97   if ((MI->getOpcode() == ARM::VLDMS_UPD || MI->getOpcode() ==ARM::VLDMD_UPD) &&
  98       MI->getOperand(0).getReg() == ARM::SP) {
  99     const MCOperand &MO1 = MI->getOperand(2);
 100     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
 101       O << '\t' << "vpop";
 102       printPredicateOperand(MI, 3, O);
 103       O << '\t';
 104       printRegisterList(MI, 5, O);
 105       return;
 106     }
 107   }
 108
 109   printInstruction(MI, O);
 110  }
 111
 112 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 113                                   raw_ostream &O, const char *Modifier) {
 114   const MCOperand &Op = MI->getOperand(OpNo);
 115   if (Op.isReg()) {
 116     unsigned Reg = Op.getReg();
 117     O << getRegisterName(Reg);
 118   } else if (Op.isImm()) {
 119     assert((Modifier == 0 || Modifier[0] == 0) && "No modifiers supported");
 120     O << '#' << Op.getImm();
 121   } else {
 122     assert((Modifier == 0 || Modifier[0] == 0) && "No modifiers supported");
 123     assert(Op.isExpr() && "unknown operand kind in printOperand");
 124     O << *Op.getExpr();
 125   }
 126 }
 127
 128 static void printSOImm(raw_ostream &O, int64_t V, raw_ostream *CommentStream,
 129                        const MCAsmInfo *MAI) {
 130   // Break it up into two parts that make up a shifter immediate.
 131   V = ARM_AM::getSOImmVal(V);
 132   assert(V != -1 && "Not a valid so_imm value!");
 133
 134   unsigned Imm = ARM_AM::getSOImmValImm(V);
 135   unsigned Rot = ARM_AM::getSOImmValRot(V);
 136
 137   // Print low-level immediate formation info, per
 138   // A5.1.3: "Data-processing operands - Immediate".
 139   if (Rot) {
 140     O << "#" << Imm << ", " << Rot;
 141     // Pretty printed version.
 142     if (CommentStream)
 143       *CommentStream << (int)ARM_AM::rotr32(Imm, Rot) << "\n";
 144   } else {
 145     O << "#" << Imm;
 146   }
 147 }
 148
 149
 150 /// printSOImmOperand - SOImm is 4-bit rotate amount in bits 8-11 with 8-bit
 151 /// immediate in bits 0-7.
 152 void ARMInstPrinter::printSOImmOperand(const MCInst *MI, unsigned OpNum,
 153                                        raw_ostream &O) {
 154   const MCOperand &MO = MI->getOperand(OpNum);
 155   assert(MO.isImm() && "Not a valid so_imm value!");
 156   printSOImm(O, MO.getImm(), CommentStream, &MAI);
 157 }
 158
 159 /// printSOImm2PartOperand - SOImm is broken into two pieces using a 'mov'
 160 /// followed by an 'orr' to materialize.
 161 void ARMInstPrinter::printSOImm2PartOperand(const MCInst *MI, unsigned OpNum,
 162                                             raw_ostream &O) {
 163   // FIXME: REMOVE this method.
 164   abort();
 165 }
 166
 167 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 168 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 169 //    REG 0   0           - e.g. R5
 170 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 171 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 172 void ARMInstPrinter::printSORegOperand(const MCInst *MI, unsigned OpNum,
 173                                        raw_ostream &O) {
 174   const MCOperand &MO1 = MI->getOperand(OpNum);
 175   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 176   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 177
 178   O << getRegisterName(MO1.getReg());
 179
 180   // Print the shift opc.
 181   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 182   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 183   if (MO2.getReg()) {
 184     O << ' ' << getRegisterName(MO2.getReg());
 185     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 186   } else if (ShOpc != ARM_AM::rrx) {
 187     O << " #" << ARM_AM::getSORegOffset(MO3.getImm());
 188   }
 189 }
 190
 191
 192 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 193                                            raw_ostream &O) {
 194   const MCOperand &MO1 = MI->getOperand(Op);
 195   const MCOperand &MO2 = MI->getOperand(Op+1);
 196   const MCOperand &MO3 = MI->getOperand(Op+2);
 197
 198   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 199     printOperand(MI, Op, O);
 200     return;
 201   }
 202
 203   O << "[" << getRegisterName(MO1.getReg());
 204
 205   if (!MO2.getReg()) {
 206     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 207       O << ", #"
 208         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 209         << ARM_AM::getAM2Offset(MO3.getImm());
 210     O << "]";
 211     return;
 212   }
 213
 214   O << ", "
 215     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 216     << getRegisterName(MO2.getReg());
 217
 218   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 219     O << ", "
 220     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 221     << " #" << ShImm;
 222   O << "]";
 223 }
 224
 225 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 226                                                  unsigned OpNum,
 227                                                  raw_ostream &O) {
 228   const MCOperand &MO1 = MI->getOperand(OpNum);
 229   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 230
 231   if (!MO1.getReg()) {
 232     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 233     O << '#'
 234       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 235       << ImmOffs;
 236     return;
 237   }
 238
 239   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 240     << getRegisterName(MO1.getReg());
 241
 242   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 243     O << ", "
 244     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 245     << " #" << ShImm;
 246 }
 247
 248 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned OpNum,
 249                                            raw_ostream &O) {
 250   const MCOperand &MO1 = MI->getOperand(OpNum);
 251   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 252   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 253
 254   O << '[' << getRegisterName(MO1.getReg());
 255
 256   if (MO2.getReg()) {
 257     O << ", " << (char)ARM_AM::getAM3Op(MO3.getImm())
 258       << getRegisterName(MO2.getReg()) << ']';
 259     return;
 260   }
 261
 262   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 263     O << ", #"
 264       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 265       << ImmOffs;
 266   O << ']';
 267 }
 268
 269 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 270                                                  unsigned OpNum,
 271                                                  raw_ostream &O) {
 272   const MCOperand &MO1 = MI->getOperand(OpNum);
 273   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 274
 275   if (MO1.getReg()) {
 276     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 277     << getRegisterName(MO1.getReg());
 278     return;
 279   }
 280
 281   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 282   O << '#'
 283     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 284     << ImmOffs;
 285 }
 286
 287
 288 void ARMInstPrinter::printAddrMode4Operand(const MCInst *MI, unsigned OpNum,
 289                                            raw_ostream &O,
 290                                            const char *Modifier) {
 291   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 292   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 293   if (Modifier && strcmp(Modifier, "submode") == 0) {
 294     O << ARM_AM::getAMSubModeStr(Mode);
 295   } else if (Modifier && strcmp(Modifier, "wide") == 0) {
 296     ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 297     if (Mode == ARM_AM::ia)
 298       O << ".w";
 299   } else {
 300     printOperand(MI, OpNum, O);
 301   }
 302 }
 303
 304 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 305                                            raw_ostream &O,
 306                                            const char *Modifier) {
 307   const MCOperand &MO1 = MI->getOperand(OpNum);
 308   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 309
 310   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 311     printOperand(MI, OpNum, O);
 312     return;
 313   }
 314
 315   O << "[" << getRegisterName(MO1.getReg());
 316
 317   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 318     O << ", #"
 319       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 320       << ImmOffs*4;
 321   }
 322   O << "]";
 323 }
 324
 325 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 326                                            raw_ostream &O) {
 327   const MCOperand &MO1 = MI->getOperand(OpNum);
 328   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 329
 330   O << "[" << getRegisterName(MO1.getReg());
 331   if (MO2.getImm()) {
 332     // FIXME: Both darwin as and GNU as violate ARM docs here.
 333     O << ", :" << (MO2.getImm() << 3);
 334   }
 335   O << "]";
 336 }
 337
 338 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 339                                                  unsigned OpNum,
 340                                                  raw_ostream &O) {
 341   const MCOperand &MO = MI->getOperand(OpNum);
 342   if (MO.getReg() == 0)
 343     O << "!";
 344   else
 345     O << ", " << getRegisterName(MO.getReg());
 346 }
 347
 348 void ARMInstPrinter::printAddrModePCOperand(const MCInst *MI, unsigned OpNum,
 349                                             raw_ostream &O,
 350                                             const char *Modifier) {
 351   // All instructions using addrmodepc are pseudos and should have been
 352   // handled explicitly in printInstructionThroughMCStreamer(). If one got
 353   // here, it wasn't, so something's wrong.
 354   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 355 }
 356
 357 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 358                                                     unsigned OpNum,
 359                                                     raw_ostream &O) {
 360   const MCOperand &MO = MI->getOperand(OpNum);
 361   uint32_t v = ~MO.getImm();
 362   int32_t lsb = CountTrailingZeros_32(v);
 363   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 364   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 365   O << '#' << lsb << ", #" << width;
 366 }
 367
 368 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 369                                      raw_ostream &O) {
 370   unsigned val = MI->getOperand(OpNum).getImm();
 371   O << ARM_MB::MemBOptToString(val);
 372 }
 373
 374 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 375                                           raw_ostream &O) {
 376   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 377   ARM_AM::ShiftOpc Opc = ARM_AM::getSORegShOp(ShiftOp);
 378   switch (Opc) {
 379   case ARM_AM::no_shift:
 380     return;
 381   case ARM_AM::lsl:
 382     O << ", lsl #";
 383     break;
 384   case ARM_AM::asr:
 385     O << ", asr #";
 386     break;
 387   default:
 388     assert(0 && "unexpected shift opcode for shift immediate operand");
 389   }
 390   O << ARM_AM::getSORegOffset(ShiftOp);
 391 }
 392
 393 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 394                                        raw_ostream &O) {
 395   O << "{";
 396   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 397     if (i != OpNum) O << ", ";
 398     O << getRegisterName(MI->getOperand(i).getReg());
 399   }
 400   O << "}";
 401 }
 402
 403 void ARMInstPrinter::printCPSOptionOperand(const MCInst *MI, unsigned OpNum,
 404                                            raw_ostream &O) {
 405   const MCOperand &Op = MI->getOperand(OpNum);
 406   unsigned option = Op.getImm();
 407   unsigned mode = option & 31;
 408   bool changemode = option >> 5 & 1;
 409   unsigned AIF = option >> 6 & 7;
 410   unsigned imod = option >> 9 & 3;
 411   if (imod == 2)
 412     O << "ie";
 413   else if (imod == 3)
 414     O << "id";
 415   O << '\t';
 416   if (imod > 1) {
 417     if (AIF & 4) O << 'a';
 418     if (AIF & 2) O << 'i';
 419     if (AIF & 1) O << 'f';
 420     if (AIF > 0 && changemode) O << ", ";
 421   }
 422   if (changemode)
 423     O << '#' << mode;
 424 }
 425
 426 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 427                                          raw_ostream &O) {
 428   const MCOperand &Op = MI->getOperand(OpNum);
 429   unsigned Mask = Op.getImm();
 430   if (Mask) {
 431     O << '_';
 432     if (Mask & 8) O << 'f';
 433     if (Mask & 4) O << 's';
 434     if (Mask & 2) O << 'x';
 435     if (Mask & 1) O << 'c';
 436   }
 437 }
 438
 439 void ARMInstPrinter::printNegZeroOperand(const MCInst *MI, unsigned OpNum,
 440                                          raw_ostream &O) {
 441   const MCOperand &Op = MI->getOperand(OpNum);
 442   O << '#';
 443   if (Op.getImm() < 0)
 444     O << '-' << (-Op.getImm() - 1);
 445   else
 446     O << Op.getImm();
 447 }
 448
 449 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 450                                            raw_ostream &O) {
 451   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 452   if (CC != ARMCC::AL)
 453     O << ARMCondCodeToString(CC);
 454 }
 455
 456 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 457                                                     unsigned OpNum,
 458                                                     raw_ostream &O) {
 459   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 460   O << ARMCondCodeToString(CC);
 461 }
 462
 463 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 464                                               raw_ostream &O) {
 465   if (MI->getOperand(OpNum).getReg()) {
 466     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 467            "Expect ARM CPSR register!");
 468     O << 's';
 469   }
 470 }
 471
 472
 473
 474 void ARMInstPrinter::printCPInstOperand(const MCInst *MI, unsigned OpNum,
 475                                         raw_ostream &O,
 476                                         const char *Modifier) {
 477   // FIXME: remove this.
 478   abort();
 479 }
 480
 481 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 482                                           raw_ostream &O) {
 483   O << MI->getOperand(OpNum).getImm();
 484 }
 485
 486
 487 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 488                                   raw_ostream &O) {
 489   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 490 }
 491
 492 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 493                                             raw_ostream &O) {
 494   O << "#" <<  MI->getOperand(OpNum).getImm() * 4;
 495 }
 496
 497 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 498                                       raw_ostream &O) {
 499   // (3 - the number of trailing zeros) is the number of then / else.
 500   unsigned Mask = MI->getOperand(OpNum).getImm();
 501   unsigned CondBit0 = Mask >> 4 & 1;
 502   unsigned NumTZ = CountTrailingZeros_32(Mask);
 503   assert(NumTZ <= 3 && "Invalid IT mask!");
 504   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 505     bool T = ((Mask >> Pos) & 1) == CondBit0;
 506     if (T)
 507       O << 't';
 508     else
 509       O << 'e';
 510   }
 511 }
 512
 513 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 514                                                  raw_ostream &O) {
 515   const MCOperand &MO1 = MI->getOperand(Op);
 516   const MCOperand &MO2 = MI->getOperand(Op+1);
 517   O << "[" << getRegisterName(MO1.getReg());
 518   O << ", " << getRegisterName(MO2.getReg()) << "]";
 519 }
 520
 521 void ARMInstPrinter::printThumbAddrModeRI5Operand(const MCInst *MI, unsigned Op,
 522                                                   raw_ostream &O,
 523                                                   unsigned Scale) {
 524   const MCOperand &MO1 = MI->getOperand(Op);
 525   const MCOperand &MO2 = MI->getOperand(Op+1);
 526   const MCOperand &MO3 = MI->getOperand(Op+2);
 527
 528   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 529     printOperand(MI, Op, O);
 530     return;
 531   }
 532
 533   O << "[" << getRegisterName(MO1.getReg());
 534   if (MO3.getReg())
 535     O << ", " << getRegisterName(MO3.getReg());
 536   else if (unsigned ImmOffs = MO2.getImm())
 537     O << ", #" << ImmOffs * Scale;
 538   O << "]";
 539 }
 540
 541 void ARMInstPrinter::printThumbAddrModeS1Operand(const MCInst *MI, unsigned Op,
 542                                                  raw_ostream &O) {
 543   printThumbAddrModeRI5Operand(MI, Op, O, 1);
 544 }
 545
 546 void ARMInstPrinter::printThumbAddrModeS2Operand(const MCInst *MI, unsigned Op,
 547                                                  raw_ostream &O) {
 548   printThumbAddrModeRI5Operand(MI, Op, O, 2);
 549 }
 550
 551 void ARMInstPrinter::printThumbAddrModeS4Operand(const MCInst *MI, unsigned Op,
 552                                                  raw_ostream &O) {
 553   printThumbAddrModeRI5Operand(MI, Op, O, 4);
 554 }
 555
 556 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 557                                                  raw_ostream &O) {
 558   const MCOperand &MO1 = MI->getOperand(Op);
 559   const MCOperand &MO2 = MI->getOperand(Op+1);
 560   O << "[" << getRegisterName(MO1.getReg());
 561   if (unsigned ImmOffs = MO2.getImm())
 562     O << ", #" << ImmOffs*4;
 563   O << "]";
 564 }
 565
 566 void ARMInstPrinter::printTBAddrMode(const MCInst *MI, unsigned OpNum,
 567                                      raw_ostream &O) {
 568   O << "[pc, " << getRegisterName(MI->getOperand(OpNum).getReg());
 569   if (MI->getOpcode() == ARM::t2TBH)
 570     O << ", lsl #1";
 571   O << ']';
 572 }
 573
 574 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 575 // register with shift forms.
 576 // REG 0   0           - e.g. R5
 577 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 578 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 579                                       raw_ostream &O) {
 580   const MCOperand &MO1 = MI->getOperand(OpNum);
 581   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 582
 583   unsigned Reg = MO1.getReg();
 584   O << getRegisterName(Reg);
 585
 586   // Print the shift opc.
 587   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 588   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 589   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 590   if (ShOpc != ARM_AM::rrx)
 591     O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 592 }
 593
 594 void ARMInstPrinter::printT2AddrModeImm12Operand(const MCInst *MI,
 595                                                  unsigned OpNum,
 596                                                  raw_ostream &O) {
 597   const MCOperand &MO1 = MI->getOperand(OpNum);
 598   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 599
 600   O << "[" << getRegisterName(MO1.getReg());
 601
 602   unsigned OffImm = MO2.getImm();
 603   if (OffImm)  // Don't print +0.
 604     O << ", #" << OffImm;
 605   O << "]";
 606 }
 607
 608 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 609                                                 unsigned OpNum,
 610                                                 raw_ostream &O) {
 611   const MCOperand &MO1 = MI->getOperand(OpNum);
 612   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 613
 614   O << "[" << getRegisterName(MO1.getReg());
 615
 616   int32_t OffImm = (int32_t)MO2.getImm();
 617   // Don't print +0.
 618   if (OffImm < 0)
 619     O << ", #-" << -OffImm;
 620   else if (OffImm > 0)
 621     O << ", #" << OffImm;
 622   O << "]";
 623 }
 624
 625 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 626                                                   unsigned OpNum,
 627                                                   raw_ostream &O) {
 628   const MCOperand &MO1 = MI->getOperand(OpNum);
 629   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 630
 631   O << "[" << getRegisterName(MO1.getReg());
 632
 633   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 634   // Don't print +0.
 635   if (OffImm < 0)
 636     O << ", #-" << -OffImm * 4;
 637   else if (OffImm > 0)
 638     O << ", #" << OffImm * 4;
 639   O << "]";
 640 }
 641
 642 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 643                                                       unsigned OpNum,
 644                                                       raw_ostream &O) {
 645   const MCOperand &MO1 = MI->getOperand(OpNum);
 646   int32_t OffImm = (int32_t)MO1.getImm();
 647   // Don't print +0.
 648   if (OffImm < 0)
 649     O << "#-" << -OffImm;
 650   else if (OffImm > 0)
 651     O << "#" << OffImm;
 652 }
 653
 654 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 655                                                         unsigned OpNum,
 656                                                         raw_ostream &O) {
 657   const MCOperand &MO1 = MI->getOperand(OpNum);
 658   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 659   // Don't print +0.
 660   if (OffImm < 0)
 661     O << "#-" << -OffImm * 4;
 662   else if (OffImm > 0)
 663     O << "#" << OffImm * 4;
 664 }
 665
 666 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 667                                                  unsigned OpNum,
 668                                                  raw_ostream &O) {
 669   const MCOperand &MO1 = MI->getOperand(OpNum);
 670   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 671   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 672
 673   O << "[" << getRegisterName(MO1.getReg());
 674
 675   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 676   O << ", " << getRegisterName(MO2.getReg());
 677
 678   unsigned ShAmt = MO3.getImm();
 679   if (ShAmt) {
 680     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 681     O << ", lsl #" << ShAmt;
 682   }
 683   O << "]";
 684 }
 685
 686 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 687                                            raw_ostream &O) {
 688   O << '#' << (float)MI->getOperand(OpNum).getFPImm();
 689 }
 690
 691 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 692                                            raw_ostream &O) {
 693   O << '#' << MI->getOperand(OpNum).getFPImm();
 694 }
 695
 696 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 697                                             raw_ostream &O) {
 698   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 699   unsigned EltBits;
 700   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 701   O << "#0x" << utohexstr(Val);
 702 }