lib/Target/ARM/InstPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMInstPrinter.h"
  16 #include "MCTargetDesc/ARMBaseInfo.h"
  17 #include "MCTargetDesc/ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 #define GET_INSTRUCTION_NAME
  26 #include "ARMGenAsmWriter.inc"
  27
  28 /// translateShiftImm - Convert shift immediate from 0-31 to 1-32 for printing.
  29 ///
  30 /// getSORegOffset returns an integer from 0-31, but '0' should actually be printed
  31 /// 32 as the immediate shouldbe within the range 1-32.
  32 static unsigned translateShiftImm(unsigned imm) {
  33   if (imm == 0)
  34     return 32;
  35   return imm;
  36 }
  37
  38 StringRef ARMInstPrinter::getOpcodeName(unsigned Opcode) const {
  39   return getInstructionName(Opcode);
  40 }
  41
  42 void ARMInstPrinter::printRegName(raw_ostream &OS, unsigned RegNo) const {
  43   OS << getRegisterName(RegNo);
  44 }
  45
  46 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  47   unsigned Opcode = MI->getOpcode();
  48
  49   // Check for MOVs and print canonical forms, instead.
  50   if (Opcode == ARM::MOVsr) {
  51     // FIXME: Thumb variants?
  52     const MCOperand &Dst = MI->getOperand(0);
  53     const MCOperand &MO1 = MI->getOperand(1);
  54     const MCOperand &MO2 = MI->getOperand(2);
  55     const MCOperand &MO3 = MI->getOperand(3);
  56
  57     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  58     printSBitModifierOperand(MI, 6, O);
  59     printPredicateOperand(MI, 4, O);
  60
  61     O << '\t' << getRegisterName(Dst.getReg())
  62       << ", " << getRegisterName(MO1.getReg());
  63
  64     O << ", " << getRegisterName(MO2.getReg());
  65     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  66     return;
  67   }
  68
  69   if (Opcode == ARM::MOVsi) {
  70     // FIXME: Thumb variants?
  71     const MCOperand &Dst = MI->getOperand(0);
  72     const MCOperand &MO1 = MI->getOperand(1);
  73     const MCOperand &MO2 = MI->getOperand(2);
  74
  75     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO2.getImm()));
  76     printSBitModifierOperand(MI, 5, O);
  77     printPredicateOperand(MI, 3, O);
  78
  79     O << '\t' << getRegisterName(Dst.getReg())
  80       << ", " << getRegisterName(MO1.getReg());
  81
  82     if (ARM_AM::getSORegShOp(MO2.getImm()) == ARM_AM::rrx)
  83       return;
  84
  85     O << ", #" << translateShiftImm(ARM_AM::getSORegOffset(MO2.getImm()));
  86     return;
  87   }
  88
  89
  90   // A8.6.123 PUSH
  91   if ((Opcode == ARM::STMDB_UPD || Opcode == ARM::t2STMDB_UPD) &&
  92       MI->getOperand(0).getReg() == ARM::SP) {
  93     O << '\t' << "push";
  94     printPredicateOperand(MI, 2, O);
  95     if (Opcode == ARM::t2STMDB_UPD)
  96       O << ".w";
  97     O << '\t';
  98     printRegisterList(MI, 4, O);
  99     return;
 100   }
 101   if (Opcode == ARM::STR_PRE_IMM && MI->getOperand(2).getReg() == ARM::SP &&
 102       MI->getOperand(3).getImm() == -4) {
 103     O << '\t' << "push";
 104     printPredicateOperand(MI, 4, O);
 105     O << "\t{" << getRegisterName(MI->getOperand(1).getReg()) << "}";
 106     return;
 107   }
 108
 109   // A8.6.122 POP
 110   if ((Opcode == ARM::LDMIA_UPD || Opcode == ARM::t2LDMIA_UPD) &&
 111       MI->getOperand(0).getReg() == ARM::SP) {
 112     O << '\t' << "pop";
 113     printPredicateOperand(MI, 2, O);
 114     if (Opcode == ARM::t2LDMIA_UPD)
 115       O << ".w";
 116     O << '\t';
 117     printRegisterList(MI, 4, O);
 118     return;
 119   }
 120   if (Opcode == ARM::LDR_POST_IMM && MI->getOperand(2).getReg() == ARM::SP &&
 121       MI->getOperand(4).getImm() == 4) {
 122     O << '\t' << "pop";
 123     printPredicateOperand(MI, 5, O);
 124     O << "\t{" << getRegisterName(MI->getOperand(0).getReg()) << "}";
 125     return;
 126   }
 127
 128
 129   // A8.6.355 VPUSH
 130   if ((Opcode == ARM::VSTMSDB_UPD || Opcode == ARM::VSTMDDB_UPD) &&
 131       MI->getOperand(0).getReg() == ARM::SP) {
 132     O << '\t' << "vpush";
 133     printPredicateOperand(MI, 2, O);
 134     O << '\t';
 135     printRegisterList(MI, 4, O);
 136     return;
 137   }
 138
 139   // A8.6.354 VPOP
 140   if ((Opcode == ARM::VLDMSIA_UPD || Opcode == ARM::VLDMDIA_UPD) &&
 141       MI->getOperand(0).getReg() == ARM::SP) {
 142     O << '\t' << "vpop";
 143     printPredicateOperand(MI, 2, O);
 144     O << '\t';
 145     printRegisterList(MI, 4, O);
 146     return;
 147   }
 148
 149   if (Opcode == ARM::tLDMIA || Opcode == ARM::tSTMIA) {
 150     bool Writeback = true;
 151     unsigned BaseReg = MI->getOperand(0).getReg();
 152     for (unsigned i = 3; i < MI->getNumOperands(); ++i) {
 153       if (MI->getOperand(i).getReg() == BaseReg)
 154         Writeback = false;
 155     }
 156
 157     if (Opcode == ARM::tLDMIA)
 158       O << "\tldm";
 159     else if (Opcode == ARM::tSTMIA)
 160       O << "\tstm";
 161     else
 162       llvm_unreachable("Unknown opcode!");
 163
 164     printPredicateOperand(MI, 1, O);
 165     O << '\t' << getRegisterName(BaseReg);
 166     if (Writeback) O << "!";
 167     O << ", ";
 168     printRegisterList(MI, 3, O);
 169     return;
 170   }
 171
 172   printInstruction(MI, O);
 173 }
 174
 175 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 176                                   raw_ostream &O) {
 177   const MCOperand &Op = MI->getOperand(OpNo);
 178   if (Op.isReg()) {
 179     unsigned Reg = Op.getReg();
 180     O << getRegisterName(Reg);
 181   } else if (Op.isImm()) {
 182     O << '#' << Op.getImm();
 183   } else {
 184     assert(Op.isExpr() && "unknown operand kind in printOperand");
 185     O << *Op.getExpr();
 186   }
 187 }
 188
 189 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 190 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 191 //    REG 0   0           - e.g. R5
 192 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 193 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 194 void ARMInstPrinter::printSORegRegOperand(const MCInst *MI, unsigned OpNum,
 195                                        raw_ostream &O) {
 196   const MCOperand &MO1 = MI->getOperand(OpNum);
 197   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 198   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 199
 200   O << getRegisterName(MO1.getReg());
 201
 202   // Print the shift opc.
 203   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 204   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 205   if (ShOpc == ARM_AM::rrx)
 206     return;
 207
 208   O << ' ' << getRegisterName(MO2.getReg());
 209   assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 210 }
 211
 212 void ARMInstPrinter::printSORegImmOperand(const MCInst *MI, unsigned OpNum,
 213                                        raw_ostream &O) {
 214   const MCOperand &MO1 = MI->getOperand(OpNum);
 215   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 216
 217   O << getRegisterName(MO1.getReg());
 218
 219   // Print the shift opc.
 220   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 221   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 222   if (ShOpc == ARM_AM::rrx)
 223     return;
 224   O << " #" << translateShiftImm(ARM_AM::getSORegOffset(MO2.getImm()));
 225 }
 226
 227
 228 //===--------------------------------------------------------------------===//
 229 // Addressing Mode #2
 230 //===--------------------------------------------------------------------===//
 231
 232 void ARMInstPrinter::printAM2PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 233                                                 raw_ostream &O) {
 234   const MCOperand &MO1 = MI->getOperand(Op);
 235   const MCOperand &MO2 = MI->getOperand(Op+1);
 236   const MCOperand &MO3 = MI->getOperand(Op+2);
 237
 238   O << "[" << getRegisterName(MO1.getReg());
 239
 240   if (!MO2.getReg()) {
 241     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 242       O << ", #"
 243         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 244         << ARM_AM::getAM2Offset(MO3.getImm());
 245     O << "]";
 246     return;
 247   }
 248
 249   O << ", "
 250     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 251     << getRegisterName(MO2.getReg());
 252
 253   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 254     O << ", "
 255     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 256     << " #" << ShImm;
 257   O << "]";
 258 }
 259
 260 void ARMInstPrinter::printAM2PostIndexOp(const MCInst *MI, unsigned Op,
 261                                          raw_ostream &O) {
 262   const MCOperand &MO1 = MI->getOperand(Op);
 263   const MCOperand &MO2 = MI->getOperand(Op+1);
 264   const MCOperand &MO3 = MI->getOperand(Op+2);
 265
 266   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 267
 268   if (!MO2.getReg()) {
 269     unsigned ImmOffs = ARM_AM::getAM2Offset(MO3.getImm());
 270     O << '#'
 271       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 272       << ImmOffs;
 273     return;
 274   }
 275
 276   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 277     << getRegisterName(MO2.getReg());
 278
 279   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 280     O << ", "
 281     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 282     << " #" << ShImm;
 283 }
 284
 285 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 286                                            raw_ostream &O) {
 287   const MCOperand &MO1 = MI->getOperand(Op);
 288
 289   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 290     printOperand(MI, Op, O);
 291     return;
 292   }
 293
 294   const MCOperand &MO3 = MI->getOperand(Op+2);
 295   unsigned IdxMode = ARM_AM::getAM2IdxMode(MO3.getImm());
 296
 297   if (IdxMode == ARMII::IndexModePost) {
 298     printAM2PostIndexOp(MI, Op, O);
 299     return;
 300   }
 301   printAM2PreOrOffsetIndexOp(MI, Op, O);
 302 }
 303
 304 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 305                                                  unsigned OpNum,
 306                                                  raw_ostream &O) {
 307   const MCOperand &MO1 = MI->getOperand(OpNum);
 308   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 309
 310   if (!MO1.getReg()) {
 311     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 312     O << '#'
 313       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 314       << ImmOffs;
 315     return;
 316   }
 317
 318   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 319     << getRegisterName(MO1.getReg());
 320
 321   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 322     O << ", "
 323     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 324     << " #" << ShImm;
 325 }
 326
 327 //===--------------------------------------------------------------------===//
 328 // Addressing Mode #3
 329 //===--------------------------------------------------------------------===//
 330
 331 void ARMInstPrinter::printAM3PostIndexOp(const MCInst *MI, unsigned Op,
 332                                          raw_ostream &O) {
 333   const MCOperand &MO1 = MI->getOperand(Op);
 334   const MCOperand &MO2 = MI->getOperand(Op+1);
 335   const MCOperand &MO3 = MI->getOperand(Op+2);
 336
 337   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 338
 339   if (MO2.getReg()) {
 340     O << (char)ARM_AM::getAM3Op(MO3.getImm())
 341     << getRegisterName(MO2.getReg());
 342     return;
 343   }
 344
 345   unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm());
 346   O << '#'
 347     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 348     << ImmOffs;
 349 }
 350
 351 void ARMInstPrinter::printAM3PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 352                                                 raw_ostream &O) {
 353   const MCOperand &MO1 = MI->getOperand(Op);
 354   const MCOperand &MO2 = MI->getOperand(Op+1);
 355   const MCOperand &MO3 = MI->getOperand(Op+2);
 356
 357   O << '[' << getRegisterName(MO1.getReg());
 358
 359   if (MO2.getReg()) {
 360     O << ", " << getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 361       << getRegisterName(MO2.getReg()) << ']';
 362     return;
 363   }
 364
 365   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 366     O << ", #"
 367       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 368       << ImmOffs;
 369   O << ']';
 370 }
 371
 372 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned Op,
 373                                            raw_ostream &O) {
 374   const MCOperand &MO3 = MI->getOperand(Op+2);
 375   unsigned IdxMode = ARM_AM::getAM3IdxMode(MO3.getImm());
 376
 377   if (IdxMode == ARMII::IndexModePost) {
 378     printAM3PostIndexOp(MI, Op, O);
 379     return;
 380   }
 381   printAM3PreOrOffsetIndexOp(MI, Op, O);
 382 }
 383
 384 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 385                                                  unsigned OpNum,
 386                                                  raw_ostream &O) {
 387   const MCOperand &MO1 = MI->getOperand(OpNum);
 388   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 389
 390   if (MO1.getReg()) {
 391     O << getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 392       << getRegisterName(MO1.getReg());
 393     return;
 394   }
 395
 396   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 397   O << '#'
 398     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 399     << ImmOffs;
 400 }
 401
 402 void ARMInstPrinter::printPostIdxImm8Operand(const MCInst *MI,
 403                                              unsigned OpNum,
 404                                              raw_ostream &O) {
 405   const MCOperand &MO = MI->getOperand(OpNum);
 406   unsigned Imm = MO.getImm();
 407   O << '#' << ((Imm & 256) ? "" : "-") << (Imm & 0xff);
 408 }
 409
 410 void ARMInstPrinter::printPostIdxRegOperand(const MCInst *MI, unsigned OpNum,
 411                                             raw_ostream &O) {
 412   const MCOperand &MO1 = MI->getOperand(OpNum);
 413   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 414
 415   O << (MO2.getImm() ? "" : "-") << getRegisterName(MO1.getReg());
 416 }
 417
 418 void ARMInstPrinter::printPostIdxImm8s4Operand(const MCInst *MI,
 419                                              unsigned OpNum,
 420                                              raw_ostream &O) {
 421   const MCOperand &MO = MI->getOperand(OpNum);
 422   unsigned Imm = MO.getImm();
 423   O << '#' << ((Imm & 256) ? "" : "-") << ((Imm & 0xff) << 2);
 424 }
 425
 426
 427 void ARMInstPrinter::printLdStmModeOperand(const MCInst *MI, unsigned OpNum,
 428                                            raw_ostream &O) {
 429   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MI->getOperand(OpNum)
 430                                                  .getImm());
 431   O << ARM_AM::getAMSubModeStr(Mode);
 432 }
 433
 434 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 435                                            raw_ostream &O) {
 436   const MCOperand &MO1 = MI->getOperand(OpNum);
 437   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 438
 439   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 440     printOperand(MI, OpNum, O);
 441     return;
 442   }
 443
 444   O << "[" << getRegisterName(MO1.getReg());
 445
 446   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 447     O << ", #"
 448       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 449       << ImmOffs * 4;
 450   }
 451   O << "]";
 452 }
 453
 454 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 455                                            raw_ostream &O) {
 456   const MCOperand &MO1 = MI->getOperand(OpNum);
 457   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 458
 459   O << "[" << getRegisterName(MO1.getReg());
 460   if (MO2.getImm()) {
 461     // FIXME: Both darwin as and GNU as violate ARM docs here.
 462     O << ", :" << (MO2.getImm() << 3);
 463   }
 464   O << "]";
 465 }
 466
 467 void ARMInstPrinter::printAddrMode7Operand(const MCInst *MI, unsigned OpNum,
 468                                            raw_ostream &O) {
 469   const MCOperand &MO1 = MI->getOperand(OpNum);
 470   O << "[" << getRegisterName(MO1.getReg()) << "]";
 471 }
 472
 473 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 474                                                  unsigned OpNum,
 475                                                  raw_ostream &O) {
 476   const MCOperand &MO = MI->getOperand(OpNum);
 477   if (MO.getReg() == 0)
 478     O << "!";
 479   else
 480     O << ", " << getRegisterName(MO.getReg());
 481 }
 482
 483 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 484                                                     unsigned OpNum,
 485                                                     raw_ostream &O) {
 486   const MCOperand &MO = MI->getOperand(OpNum);
 487   uint32_t v = ~MO.getImm();
 488   int32_t lsb = CountTrailingZeros_32(v);
 489   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 490   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 491   O << '#' << lsb << ", #" << width;
 492 }
 493
 494 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 495                                      raw_ostream &O) {
 496   unsigned val = MI->getOperand(OpNum).getImm();
 497   O << ARM_MB::MemBOptToString(val);
 498 }
 499
 500 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 501                                           raw_ostream &O) {
 502   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 503   bool isASR = (ShiftOp & (1 << 5)) != 0;
 504   unsigned Amt = ShiftOp & 0x1f;
 505   if (isASR)
 506     O << ", asr #" << (Amt == 0 ? 32 : Amt);
 507   else if (Amt)
 508     O << ", lsl #" << Amt;
 509 }
 510
 511 void ARMInstPrinter::printPKHLSLShiftImm(const MCInst *MI, unsigned OpNum,
 512                                          raw_ostream &O) {
 513   unsigned Imm = MI->getOperand(OpNum).getImm();
 514   if (Imm == 0)
 515     return;
 516   assert(Imm > 0 && Imm < 32 && "Invalid PKH shift immediate value!");
 517   O << ", lsl #" << Imm;
 518 }
 519
 520 void ARMInstPrinter::printPKHASRShiftImm(const MCInst *MI, unsigned OpNum,
 521                                          raw_ostream &O) {
 522   unsigned Imm = MI->getOperand(OpNum).getImm();
 523   // A shift amount of 32 is encoded as 0.
 524   if (Imm == 0)
 525     Imm = 32;
 526   assert(Imm > 0 && Imm <= 32 && "Invalid PKH shift immediate value!");
 527   O << ", asr #" << Imm;
 528 }
 529
 530 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 531                                        raw_ostream &O) {
 532   O << "{";
 533   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 534     if (i != OpNum) O << ", ";
 535     O << getRegisterName(MI->getOperand(i).getReg());
 536   }
 537   O << "}";
 538 }
 539
 540 void ARMInstPrinter::printSetendOperand(const MCInst *MI, unsigned OpNum,
 541                                         raw_ostream &O) {
 542   const MCOperand &Op = MI->getOperand(OpNum);
 543   if (Op.getImm())
 544     O << "be";
 545   else
 546     O << "le";
 547 }
 548
 549 void ARMInstPrinter::printCPSIMod(const MCInst *MI, unsigned OpNum,
 550                                   raw_ostream &O) {
 551   const MCOperand &Op = MI->getOperand(OpNum);
 552   O << ARM_PROC::IModToString(Op.getImm());
 553 }
 554
 555 void ARMInstPrinter::printCPSIFlag(const MCInst *MI, unsigned OpNum,
 556                                    raw_ostream &O) {
 557   const MCOperand &Op = MI->getOperand(OpNum);
 558   unsigned IFlags = Op.getImm();
 559   for (int i=2; i >= 0; --i)
 560     if (IFlags & (1 << i))
 561       O << ARM_PROC::IFlagsToString(1 << i);
 562 }
 563
 564 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 565                                          raw_ostream &O) {
 566   const MCOperand &Op = MI->getOperand(OpNum);
 567   unsigned SpecRegRBit = Op.getImm() >> 4;
 568   unsigned Mask = Op.getImm() & 0xf;
 569
 570   // As special cases, CPSR_f, CPSR_s and CPSR_fs prefer printing as
 571   // APSR_nzcvq, APSR_g and APSRnzcvqg, respectively.
 572   if (!SpecRegRBit && (Mask == 8 || Mask == 4 || Mask == 12)) {
 573     O << "APSR_";
 574     switch (Mask) {
 575     default: assert(0);
 576     case 4:  O << "g"; return;
 577     case 8:  O << "nzcvq"; return;
 578     case 12: O << "nzcvqg"; return;
 579     }
 580     llvm_unreachable("Unexpected mask value!");
 581   }
 582
 583   if (SpecRegRBit)
 584     O << "SPSR";
 585   else
 586     O << "CPSR";
 587
 588   if (Mask) {
 589     O << '_';
 590     if (Mask & 8) O << 'f';
 591     if (Mask & 4) O << 's';
 592     if (Mask & 2) O << 'x';
 593     if (Mask & 1) O << 'c';
 594   }
 595 }
 596
 597 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 598                                            raw_ostream &O) {
 599   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 600   if (CC != ARMCC::AL)
 601     O << ARMCondCodeToString(CC);
 602 }
 603
 604 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 605                                                     unsigned OpNum,
 606                                                     raw_ostream &O) {
 607   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 608   O << ARMCondCodeToString(CC);
 609 }
 610
 611 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 612                                               raw_ostream &O) {
 613   if (MI->getOperand(OpNum).getReg()) {
 614     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 615            "Expect ARM CPSR register!");
 616     O << 's';
 617   }
 618 }
 619
 620 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 621                                           raw_ostream &O) {
 622   O << MI->getOperand(OpNum).getImm();
 623 }
 624
 625 void ARMInstPrinter::printPImmediate(const MCInst *MI, unsigned OpNum,
 626                                           raw_ostream &O) {
 627   O << "p" << MI->getOperand(OpNum).getImm();
 628 }
 629
 630 void ARMInstPrinter::printCImmediate(const MCInst *MI, unsigned OpNum,
 631                                           raw_ostream &O) {
 632   O << "c" << MI->getOperand(OpNum).getImm();
 633 }
 634
 635 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 636                                   raw_ostream &O) {
 637   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 638 }
 639
 640 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 641                                             raw_ostream &O) {
 642   O << "#" << MI->getOperand(OpNum).getImm() * 4;
 643 }
 644
 645 void ARMInstPrinter::printThumbSRImm(const MCInst *MI, unsigned OpNum,
 646                                      raw_ostream &O) {
 647   unsigned Imm = MI->getOperand(OpNum).getImm();
 648   O << "#" << (Imm == 0 ? 32 : Imm);
 649 }
 650
 651 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 652                                       raw_ostream &O) {
 653   // (3 - the number of trailing zeros) is the number of then / else.
 654   unsigned Mask = MI->getOperand(OpNum).getImm();
 655   unsigned CondBit0 = Mask >> 4 & 1;
 656   unsigned NumTZ = CountTrailingZeros_32(Mask);
 657   assert(NumTZ <= 3 && "Invalid IT mask!");
 658   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 659     bool T = ((Mask >> Pos) & 1) == CondBit0;
 660     if (T)
 661       O << 't';
 662     else
 663       O << 'e';
 664   }
 665 }
 666
 667 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 668                                                  raw_ostream &O) {
 669   const MCOperand &MO1 = MI->getOperand(Op);
 670   const MCOperand &MO2 = MI->getOperand(Op + 1);
 671
 672   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 673     printOperand(MI, Op, O);
 674     return;
 675   }
 676
 677   O << "[" << getRegisterName(MO1.getReg());
 678   if (unsigned RegNum = MO2.getReg())
 679     O << ", " << getRegisterName(RegNum);
 680   O << "]";
 681 }
 682
 683 void ARMInstPrinter::printThumbAddrModeImm5SOperand(const MCInst *MI,
 684                                                     unsigned Op,
 685                                                     raw_ostream &O,
 686                                                     unsigned Scale) {
 687   const MCOperand &MO1 = MI->getOperand(Op);
 688   const MCOperand &MO2 = MI->getOperand(Op + 1);
 689
 690   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 691     printOperand(MI, Op, O);
 692     return;
 693   }
 694
 695   O << "[" << getRegisterName(MO1.getReg());
 696   if (unsigned ImmOffs = MO2.getImm())
 697     O << ", #" << ImmOffs * Scale;
 698   O << "]";
 699 }
 700
 701 void ARMInstPrinter::printThumbAddrModeImm5S1Operand(const MCInst *MI,
 702                                                      unsigned Op,
 703                                                      raw_ostream &O) {
 704   printThumbAddrModeImm5SOperand(MI, Op, O, 1);
 705 }
 706
 707 void ARMInstPrinter::printThumbAddrModeImm5S2Operand(const MCInst *MI,
 708                                                      unsigned Op,
 709                                                      raw_ostream &O) {
 710   printThumbAddrModeImm5SOperand(MI, Op, O, 2);
 711 }
 712
 713 void ARMInstPrinter::printThumbAddrModeImm5S4Operand(const MCInst *MI,
 714                                                      unsigned Op,
 715                                                      raw_ostream &O) {
 716   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 717 }
 718
 719 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 720                                                  raw_ostream &O) {
 721   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 722 }
 723
 724 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 725 // register with shift forms.
 726 // REG 0   0           - e.g. R5
 727 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 728 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 729                                       raw_ostream &O) {
 730   const MCOperand &MO1 = MI->getOperand(OpNum);
 731   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 732
 733   unsigned Reg = MO1.getReg();
 734   O << getRegisterName(Reg);
 735
 736   // Print the shift opc.
 737   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 738   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 739   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 740   if (ShOpc != ARM_AM::rrx)
 741     O << " #" << translateShiftImm(ARM_AM::getSORegOffset(MO2.getImm()));
 742 }
 743
 744 void ARMInstPrinter::printAddrModeImm12Operand(const MCInst *MI, unsigned OpNum,
 745                                                raw_ostream &O) {
 746   const MCOperand &MO1 = MI->getOperand(OpNum);
 747   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 748
 749   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 750     printOperand(MI, OpNum, O);
 751     return;
 752   }
 753
 754   O << "[" << getRegisterName(MO1.getReg());
 755
 756   int32_t OffImm = (int32_t)MO2.getImm();
 757   bool isSub = OffImm < 0;
 758   // Special value for #-0. All others are normal.
 759   if (OffImm == INT32_MIN)
 760     OffImm = 0;
 761   if (isSub)
 762     O << ", #-" << -OffImm;
 763   else if (OffImm > 0)
 764     O << ", #" << OffImm;
 765   O << "]";
 766 }
 767
 768 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 769                                                 unsigned OpNum,
 770                                                 raw_ostream &O) {
 771   const MCOperand &MO1 = MI->getOperand(OpNum);
 772   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 773
 774   O << "[" << getRegisterName(MO1.getReg());
 775
 776   int32_t OffImm = (int32_t)MO2.getImm();
 777   // Don't print +0.
 778   if (OffImm < 0)
 779     O << ", #-" << -OffImm;
 780   else if (OffImm > 0)
 781     O << ", #" << OffImm;
 782   O << "]";
 783 }
 784
 785 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 786                                                   unsigned OpNum,
 787                                                   raw_ostream &O) {
 788   const MCOperand &MO1 = MI->getOperand(OpNum);
 789   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 790
 791   O << "[" << getRegisterName(MO1.getReg());
 792
 793   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 794   // Don't print +0.
 795   if (OffImm < 0)
 796     O << ", #-" << -OffImm * 4;
 797   else if (OffImm > 0)
 798     O << ", #" << OffImm * 4;
 799   O << "]";
 800 }
 801
 802 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 803                                                       unsigned OpNum,
 804                                                       raw_ostream &O) {
 805   const MCOperand &MO1 = MI->getOperand(OpNum);
 806   int32_t OffImm = (int32_t)MO1.getImm();
 807   // Don't print +0.
 808   if (OffImm < 0)
 809     O << "#-" << -OffImm;
 810   else if (OffImm > 0)
 811     O << "#" << OffImm;
 812 }
 813
 814 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 815                                                         unsigned OpNum,
 816                                                         raw_ostream &O) {
 817   const MCOperand &MO1 = MI->getOperand(OpNum);
 818   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 819   // Don't print +0.
 820   if (OffImm < 0)
 821     O << "#-" << -OffImm * 4;
 822   else if (OffImm > 0)
 823     O << "#" << OffImm * 4;
 824 }
 825
 826 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 827                                                  unsigned OpNum,
 828                                                  raw_ostream &O) {
 829   const MCOperand &MO1 = MI->getOperand(OpNum);
 830   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 831   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 832
 833   O << "[" << getRegisterName(MO1.getReg());
 834
 835   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 836   O << ", " << getRegisterName(MO2.getReg());
 837
 838   unsigned ShAmt = MO3.getImm();
 839   if (ShAmt) {
 840     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 841     O << ", lsl #" << ShAmt;
 842   }
 843   O << "]";
 844 }
 845
 846 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 847                                            raw_ostream &O) {
 848   const MCOperand &MO = MI->getOperand(OpNum);
 849   O << '#';
 850   if (MO.isFPImm()) {
 851     O << (float)MO.getFPImm();
 852   } else {
 853     union {
 854       uint32_t I;
 855       float F;
 856     } FPUnion;
 857
 858     FPUnion.I = MO.getImm();
 859     O << FPUnion.F;
 860   }
 861 }
 862
 863 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 864                                            raw_ostream &O) {
 865   const MCOperand &MO = MI->getOperand(OpNum);
 866   O << '#';
 867   if (MO.isFPImm()) {
 868     O << MO.getFPImm();
 869   } else {
 870     // We expect the binary encoding of a floating point number here.
 871     union {
 872       uint64_t I;
 873       double D;
 874     } FPUnion;
 875
 876     FPUnion.I = MO.getImm();
 877     O << FPUnion.D;
 878   }
 879 }
 880
 881 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 882                                             raw_ostream &O) {
 883   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 884   unsigned EltBits;
 885   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 886   O << "#0x" << utohexstr(Val);
 887 }
 888
 889 void ARMInstPrinter::printImmPlusOneOperand(const MCInst *MI, unsigned OpNum,
 890                                             raw_ostream &O) {
 891   unsigned Imm = MI->getOperand(OpNum).getImm();
 892   O << "#" << Imm + 1;
 893 }
 894
 895 void ARMInstPrinter::printRotImmOperand(const MCInst *MI, unsigned OpNum,
 896                                         raw_ostream &O) {
 897   unsigned Imm = MI->getOperand(OpNum).getImm();
 898   if (Imm == 0)
 899     return;
 900   O << ", ror #";
 901   switch (Imm) {
 902   default: assert (0 && "illegal ror immediate!");
 903   case 1: O << "8"; break;
 904   case 2: O << "16"; break;
 905   case 3: O << "24"; break;
 906   }
 907 }