lib/Target/ARM/InstPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMInstPrinter.h"
  16 #include "MCTargetDesc/ARMBaseInfo.h"
  17 #include "MCTargetDesc/ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 #define GET_INSTRUCTION_NAME
  26 #include "ARMGenAsmWriter.inc"
  27
  28 StringRef ARMInstPrinter::getOpcodeName(unsigned Opcode) const {
  29   return getInstructionName(Opcode);
  30 }
  31
  32 void ARMInstPrinter::printRegName(raw_ostream &OS, unsigned RegNo) const {
  33   OS << getRegisterName(RegNo);
  34 }
  35
  36 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  37   unsigned Opcode = MI->getOpcode();
  38
  39   // Check for MOVs and print canonical forms, instead.
  40   if (Opcode == ARM::MOVsr) {
  41     // FIXME: Thumb variants?
  42     const MCOperand &Dst = MI->getOperand(0);
  43     const MCOperand &MO1 = MI->getOperand(1);
  44     const MCOperand &MO2 = MI->getOperand(2);
  45     const MCOperand &MO3 = MI->getOperand(3);
  46
  47     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  48     printSBitModifierOperand(MI, 6, O);
  49     printPredicateOperand(MI, 4, O);
  50
  51     O << '\t' << getRegisterName(Dst.getReg())
  52       << ", " << getRegisterName(MO1.getReg());
  53
  54     O << ", " << getRegisterName(MO2.getReg());
  55     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  56     return;
  57   }
  58
  59   if (Opcode == ARM::MOVsi) {
  60     // FIXME: Thumb variants?
  61     const MCOperand &Dst = MI->getOperand(0);
  62     const MCOperand &MO1 = MI->getOperand(1);
  63     const MCOperand &MO2 = MI->getOperand(2);
  64
  65     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO2.getImm()));
  66     printSBitModifierOperand(MI, 5, O);
  67     printPredicateOperand(MI, 3, O);
  68
  69     O << '\t' << getRegisterName(Dst.getReg())
  70       << ", " << getRegisterName(MO1.getReg());
  71
  72     if (ARM_AM::getSORegShOp(MO2.getImm()) == ARM_AM::rrx)
  73       return;
  74
  75     O << ", #" << ARM_AM::getSORegOffset(MO2.getImm());
  76     return;
  77   }
  78
  79
  80   // A8.6.123 PUSH
  81   if ((Opcode == ARM::STMDB_UPD || Opcode == ARM::t2STMDB_UPD) &&
  82       MI->getOperand(0).getReg() == ARM::SP) {
  83     O << '\t' << "push";
  84     printPredicateOperand(MI, 2, O);
  85     if (Opcode == ARM::t2STMDB_UPD)
  86       O << ".w";
  87     O << '\t';
  88     printRegisterList(MI, 4, O);
  89     return;
  90   }
  91
  92   // A8.6.122 POP
  93   if ((Opcode == ARM::LDMIA_UPD || Opcode == ARM::t2LDMIA_UPD) &&
  94       MI->getOperand(0).getReg() == ARM::SP) {
  95     O << '\t' << "pop";
  96     printPredicateOperand(MI, 2, O);
  97     if (Opcode == ARM::t2LDMIA_UPD)
  98       O << ".w";
  99     O << '\t';
 100     printRegisterList(MI, 4, O);
 101     return;
 102   }
 103
 104   // A8.6.355 VPUSH
 105   if ((Opcode == ARM::VSTMSDB_UPD || Opcode == ARM::VSTMDDB_UPD) &&
 106       MI->getOperand(0).getReg() == ARM::SP) {
 107     O << '\t' << "vpush";
 108     printPredicateOperand(MI, 2, O);
 109     O << '\t';
 110     printRegisterList(MI, 4, O);
 111     return;
 112   }
 113
 114   // A8.6.354 VPOP
 115   if ((Opcode == ARM::VLDMSIA_UPD || Opcode == ARM::VLDMDIA_UPD) &&
 116       MI->getOperand(0).getReg() == ARM::SP) {
 117     O << '\t' << "vpop";
 118     printPredicateOperand(MI, 2, O);
 119     O << '\t';
 120     printRegisterList(MI, 4, O);
 121     return;
 122   }
 123
 124   if (Opcode == ARM::tLDMIA || Opcode == ARM::tSTMIA) {
 125     bool Writeback = true;
 126     unsigned BaseReg = MI->getOperand(0).getReg();
 127     for (unsigned i = 3; i < MI->getNumOperands(); ++i) {
 128       if (MI->getOperand(i).getReg() == BaseReg)
 129         Writeback = false;
 130     }
 131
 132     if (Opcode == ARM::tLDMIA)
 133       O << "\tldmia";
 134     else if (Opcode == ARM::tSTMIA)
 135       O << "\tstmia";
 136     else
 137       llvm_unreachable("Unknown opcode!");
 138
 139     printPredicateOperand(MI, 1, O);
 140     O << '\t' << getRegisterName(BaseReg);
 141     if (Writeback) O << "!";
 142     O << ", ";
 143     printRegisterList(MI, 3, O);
 144     return;
 145   }
 146
 147   printInstruction(MI, O);
 148 }
 149
 150 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 151                                   raw_ostream &O) {
 152   const MCOperand &Op = MI->getOperand(OpNo);
 153   if (Op.isReg()) {
 154     unsigned Reg = Op.getReg();
 155     O << getRegisterName(Reg);
 156   } else if (Op.isImm()) {
 157     O << '#' << Op.getImm();
 158   } else {
 159     assert(Op.isExpr() && "unknown operand kind in printOperand");
 160     O << *Op.getExpr();
 161   }
 162 }
 163
 164 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 165 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 166 //    REG 0   0           - e.g. R5
 167 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 168 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 169 void ARMInstPrinter::printSORegRegOperand(const MCInst *MI, unsigned OpNum,
 170                                        raw_ostream &O) {
 171   const MCOperand &MO1 = MI->getOperand(OpNum);
 172   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 173   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 174
 175   O << getRegisterName(MO1.getReg());
 176
 177   // Print the shift opc.
 178   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 179   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 180   if (ShOpc == ARM_AM::rrx)
 181     return;
 182
 183   O << ' ' << getRegisterName(MO2.getReg());
 184   assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 185 }
 186
 187 void ARMInstPrinter::printSORegImmOperand(const MCInst *MI, unsigned OpNum,
 188                                        raw_ostream &O) {
 189   const MCOperand &MO1 = MI->getOperand(OpNum);
 190   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 191
 192   O << getRegisterName(MO1.getReg());
 193
 194   // Print the shift opc.
 195   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 196   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 197   if (ShOpc == ARM_AM::rrx)
 198     return;
 199   O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 200 }
 201
 202
 203 //===--------------------------------------------------------------------===//
 204 // Addressing Mode #2
 205 //===--------------------------------------------------------------------===//
 206
 207 void ARMInstPrinter::printAM2PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 208                                                 raw_ostream &O) {
 209   const MCOperand &MO1 = MI->getOperand(Op);
 210   const MCOperand &MO2 = MI->getOperand(Op+1);
 211   const MCOperand &MO3 = MI->getOperand(Op+2);
 212
 213   O << "[" << getRegisterName(MO1.getReg());
 214
 215   if (!MO2.getReg()) {
 216     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 217       O << ", #"
 218         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 219         << ARM_AM::getAM2Offset(MO3.getImm());
 220     O << "]";
 221     return;
 222   }
 223
 224   O << ", "
 225     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 226     << getRegisterName(MO2.getReg());
 227
 228   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 229     O << ", "
 230     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 231     << " #" << ShImm;
 232   O << "]";
 233 }
 234
 235 void ARMInstPrinter::printAM2PostIndexOp(const MCInst *MI, unsigned Op,
 236                                          raw_ostream &O) {
 237   const MCOperand &MO1 = MI->getOperand(Op);
 238   const MCOperand &MO2 = MI->getOperand(Op+1);
 239   const MCOperand &MO3 = MI->getOperand(Op+2);
 240
 241   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 242
 243   if (!MO2.getReg()) {
 244     unsigned ImmOffs = ARM_AM::getAM2Offset(MO3.getImm());
 245     O << '#'
 246       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 247       << ImmOffs;
 248     return;
 249   }
 250
 251   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 252     << getRegisterName(MO2.getReg());
 253
 254   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 255     O << ", "
 256     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 257     << " #" << ShImm;
 258 }
 259
 260 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 261                                            raw_ostream &O) {
 262   const MCOperand &MO1 = MI->getOperand(Op);
 263
 264   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 265     printOperand(MI, Op, O);
 266     return;
 267   }
 268
 269   const MCOperand &MO3 = MI->getOperand(Op+2);
 270   unsigned IdxMode = ARM_AM::getAM2IdxMode(MO3.getImm());
 271
 272   if (IdxMode == ARMII::IndexModePost) {
 273     printAM2PostIndexOp(MI, Op, O);
 274     return;
 275   }
 276   printAM2PreOrOffsetIndexOp(MI, Op, O);
 277 }
 278
 279 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 280                                                  unsigned OpNum,
 281                                                  raw_ostream &O) {
 282   const MCOperand &MO1 = MI->getOperand(OpNum);
 283   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 284
 285   if (!MO1.getReg()) {
 286     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 287     O << '#'
 288       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 289       << ImmOffs;
 290     return;
 291   }
 292
 293   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 294     << getRegisterName(MO1.getReg());
 295
 296   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 297     O << ", "
 298     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 299     << " #" << ShImm;
 300 }
 301
 302 //===--------------------------------------------------------------------===//
 303 // Addressing Mode #3
 304 //===--------------------------------------------------------------------===//
 305
 306 void ARMInstPrinter::printAM3PostIndexOp(const MCInst *MI, unsigned Op,
 307                                          raw_ostream &O) {
 308   const MCOperand &MO1 = MI->getOperand(Op);
 309   const MCOperand &MO2 = MI->getOperand(Op+1);
 310   const MCOperand &MO3 = MI->getOperand(Op+2);
 311
 312   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 313
 314   if (MO2.getReg()) {
 315     O << (char)ARM_AM::getAM3Op(MO3.getImm())
 316     << getRegisterName(MO2.getReg());
 317     return;
 318   }
 319
 320   unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm());
 321   O << '#'
 322     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 323     << ImmOffs;
 324 }
 325
 326 void ARMInstPrinter::printAM3PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 327                                                 raw_ostream &O) {
 328   const MCOperand &MO1 = MI->getOperand(Op);
 329   const MCOperand &MO2 = MI->getOperand(Op+1);
 330   const MCOperand &MO3 = MI->getOperand(Op+2);
 331
 332   O << '[' << getRegisterName(MO1.getReg());
 333
 334   if (MO2.getReg()) {
 335     O << ", " << (char)ARM_AM::getAM3Op(MO3.getImm())
 336       << getRegisterName(MO2.getReg()) << ']';
 337     return;
 338   }
 339
 340   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 341     O << ", #"
 342       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 343       << ImmOffs;
 344   O << ']';
 345 }
 346
 347 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned Op,
 348                                            raw_ostream &O) {
 349   const MCOperand &MO3 = MI->getOperand(Op+2);
 350   unsigned IdxMode = ARM_AM::getAM3IdxMode(MO3.getImm());
 351
 352   if (IdxMode == ARMII::IndexModePost) {
 353     printAM3PostIndexOp(MI, Op, O);
 354     return;
 355   }
 356   printAM3PreOrOffsetIndexOp(MI, Op, O);
 357 }
 358
 359 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 360                                                  unsigned OpNum,
 361                                                  raw_ostream &O) {
 362   const MCOperand &MO1 = MI->getOperand(OpNum);
 363   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 364
 365   if (MO1.getReg()) {
 366     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 367     << getRegisterName(MO1.getReg());
 368     return;
 369   }
 370
 371   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 372   O << '#'
 373     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 374     << ImmOffs;
 375 }
 376
 377 void ARMInstPrinter::printLdStmModeOperand(const MCInst *MI, unsigned OpNum,
 378                                            raw_ostream &O) {
 379   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MI->getOperand(OpNum)
 380                                                  .getImm());
 381   O << ARM_AM::getAMSubModeStr(Mode);
 382 }
 383
 384 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 385                                            raw_ostream &O) {
 386   const MCOperand &MO1 = MI->getOperand(OpNum);
 387   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 388
 389   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 390     printOperand(MI, OpNum, O);
 391     return;
 392   }
 393
 394   O << "[" << getRegisterName(MO1.getReg());
 395
 396   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 397     O << ", #"
 398       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 399       << ImmOffs * 4;
 400   }
 401   O << "]";
 402 }
 403
 404 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 405                                            raw_ostream &O) {
 406   const MCOperand &MO1 = MI->getOperand(OpNum);
 407   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 408
 409   O << "[" << getRegisterName(MO1.getReg());
 410   if (MO2.getImm()) {
 411     // FIXME: Both darwin as and GNU as violate ARM docs here.
 412     O << ", :" << (MO2.getImm() << 3);
 413   }
 414   O << "]";
 415 }
 416
 417 void ARMInstPrinter::printAddrMode7Operand(const MCInst *MI, unsigned OpNum,
 418                                            raw_ostream &O) {
 419   const MCOperand &MO1 = MI->getOperand(OpNum);
 420   O << "[" << getRegisterName(MO1.getReg()) << "]";
 421 }
 422
 423 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 424                                                  unsigned OpNum,
 425                                                  raw_ostream &O) {
 426   const MCOperand &MO = MI->getOperand(OpNum);
 427   if (MO.getReg() == 0)
 428     O << "!";
 429   else
 430     O << ", " << getRegisterName(MO.getReg());
 431 }
 432
 433 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 434                                                     unsigned OpNum,
 435                                                     raw_ostream &O) {
 436   const MCOperand &MO = MI->getOperand(OpNum);
 437   uint32_t v = ~MO.getImm();
 438   int32_t lsb = CountTrailingZeros_32(v);
 439   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 440   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 441   O << '#' << lsb << ", #" << width;
 442 }
 443
 444 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 445                                      raw_ostream &O) {
 446   unsigned val = MI->getOperand(OpNum).getImm();
 447   O << ARM_MB::MemBOptToString(val);
 448 }
 449
 450 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 451                                           raw_ostream &O) {
 452   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 453   bool isASR = (ShiftOp & (1 << 5)) != 0;
 454   unsigned Amt = ShiftOp & 0x1f;
 455   if (isASR)
 456     O << ", asr #" << (Amt == 0 ? 32 : Amt);
 457   else if (Amt)
 458     O << ", lsl #" << Amt;
 459 }
 460
 461 void ARMInstPrinter::printPKHLSLShiftImm(const MCInst *MI, unsigned OpNum,
 462                                          raw_ostream &O) {
 463   unsigned Imm = MI->getOperand(OpNum).getImm();
 464   if (Imm == 0)
 465     return;
 466   assert(Imm > 0 && Imm < 32 && "Invalid PKH shift immediate value!");
 467   O << ", lsl #" << Imm;
 468 }
 469
 470 void ARMInstPrinter::printPKHASRShiftImm(const MCInst *MI, unsigned OpNum,
 471                                          raw_ostream &O) {
 472   unsigned Imm = MI->getOperand(OpNum).getImm();
 473   // A shift amount of 32 is encoded as 0.
 474   if (Imm == 0)
 475     Imm = 32;
 476   assert(Imm > 0 && Imm <= 32 && "Invalid PKH shift immediate value!");
 477   O << ", asr #" << Imm;
 478 }
 479
 480 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 481                                        raw_ostream &O) {
 482   O << "{";
 483   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 484     if (i != OpNum) O << ", ";
 485     O << getRegisterName(MI->getOperand(i).getReg());
 486   }
 487   O << "}";
 488 }
 489
 490 void ARMInstPrinter::printSetendOperand(const MCInst *MI, unsigned OpNum,
 491                                         raw_ostream &O) {
 492   const MCOperand &Op = MI->getOperand(OpNum);
 493   if (Op.getImm())
 494     O << "be";
 495   else
 496     O << "le";
 497 }
 498
 499 void ARMInstPrinter::printCPSIMod(const MCInst *MI, unsigned OpNum,
 500                                   raw_ostream &O) {
 501   const MCOperand &Op = MI->getOperand(OpNum);
 502   O << ARM_PROC::IModToString(Op.getImm());
 503 }
 504
 505 void ARMInstPrinter::printCPSIFlag(const MCInst *MI, unsigned OpNum,
 506                                    raw_ostream &O) {
 507   const MCOperand &Op = MI->getOperand(OpNum);
 508   unsigned IFlags = Op.getImm();
 509   for (int i=2; i >= 0; --i)
 510     if (IFlags & (1 << i))
 511       O << ARM_PROC::IFlagsToString(1 << i);
 512 }
 513
 514 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 515                                          raw_ostream &O) {
 516   const MCOperand &Op = MI->getOperand(OpNum);
 517   unsigned SpecRegRBit = Op.getImm() >> 4;
 518   unsigned Mask = Op.getImm() & 0xf;
 519
 520   // As special cases, CPSR_f, CPSR_s and CPSR_fs prefer printing as
 521   // APSR_nzcvq, APSR_g and APSRnzcvqg, respectively.
 522   if (!SpecRegRBit && (Mask == 8 || Mask == 4 || Mask == 12)) {
 523     O << "APSR_";
 524     switch (Mask) {
 525     default: assert(0);
 526     case 4:  O << "g"; return;
 527     case 8:  O << "nzcvq"; return;
 528     case 12: O << "nzcvqg"; return;
 529     }
 530     llvm_unreachable("Unexpected mask value!");
 531   }
 532
 533   if (SpecRegRBit)
 534     O << "SPSR";
 535   else
 536     O << "CPSR";
 537
 538   if (Mask) {
 539     O << '_';
 540     if (Mask & 8) O << 'f';
 541     if (Mask & 4) O << 's';
 542     if (Mask & 2) O << 'x';
 543     if (Mask & 1) O << 'c';
 544   }
 545 }
 546
 547 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 548                                            raw_ostream &O) {
 549   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 550   if (CC != ARMCC::AL)
 551     O << ARMCondCodeToString(CC);
 552 }
 553
 554 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 555                                                     unsigned OpNum,
 556                                                     raw_ostream &O) {
 557   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 558   O << ARMCondCodeToString(CC);
 559 }
 560
 561 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 562                                               raw_ostream &O) {
 563   if (MI->getOperand(OpNum).getReg()) {
 564     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 565            "Expect ARM CPSR register!");
 566     O << 's';
 567   }
 568 }
 569
 570 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 571                                           raw_ostream &O) {
 572   O << MI->getOperand(OpNum).getImm();
 573 }
 574
 575 void ARMInstPrinter::printPImmediate(const MCInst *MI, unsigned OpNum,
 576                                           raw_ostream &O) {
 577   O << "p" << MI->getOperand(OpNum).getImm();
 578 }
 579
 580 void ARMInstPrinter::printCImmediate(const MCInst *MI, unsigned OpNum,
 581                                           raw_ostream &O) {
 582   O << "c" << MI->getOperand(OpNum).getImm();
 583 }
 584
 585 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 586                                   raw_ostream &O) {
 587   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 588 }
 589
 590 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 591                                             raw_ostream &O) {
 592   O << "#" <<  MI->getOperand(OpNum).getImm() * 4;
 593 }
 594
 595 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 596                                       raw_ostream &O) {
 597   // (3 - the number of trailing zeros) is the number of then / else.
 598   unsigned Mask = MI->getOperand(OpNum).getImm();
 599   unsigned CondBit0 = Mask >> 4 & 1;
 600   unsigned NumTZ = CountTrailingZeros_32(Mask);
 601   assert(NumTZ <= 3 && "Invalid IT mask!");
 602   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 603     bool T = ((Mask >> Pos) & 1) == CondBit0;
 604     if (T)
 605       O << 't';
 606     else
 607       O << 'e';
 608   }
 609 }
 610
 611 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 612                                                  raw_ostream &O) {
 613   const MCOperand &MO1 = MI->getOperand(Op);
 614   const MCOperand &MO2 = MI->getOperand(Op + 1);
 615
 616   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 617     printOperand(MI, Op, O);
 618     return;
 619   }
 620
 621   O << "[" << getRegisterName(MO1.getReg());
 622   if (unsigned RegNum = MO2.getReg())
 623     O << ", " << getRegisterName(RegNum);
 624   O << "]";
 625 }
 626
 627 void ARMInstPrinter::printThumbAddrModeImm5SOperand(const MCInst *MI,
 628                                                     unsigned Op,
 629                                                     raw_ostream &O,
 630                                                     unsigned Scale) {
 631   const MCOperand &MO1 = MI->getOperand(Op);
 632   const MCOperand &MO2 = MI->getOperand(Op + 1);
 633
 634   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 635     printOperand(MI, Op, O);
 636     return;
 637   }
 638
 639   O << "[" << getRegisterName(MO1.getReg());
 640   if (unsigned ImmOffs = MO2.getImm())
 641     O << ", #" << ImmOffs * Scale;
 642   O << "]";
 643 }
 644
 645 void ARMInstPrinter::printThumbAddrModeImm5S1Operand(const MCInst *MI,
 646                                                      unsigned Op,
 647                                                      raw_ostream &O) {
 648   printThumbAddrModeImm5SOperand(MI, Op, O, 1);
 649 }
 650
 651 void ARMInstPrinter::printThumbAddrModeImm5S2Operand(const MCInst *MI,
 652                                                      unsigned Op,
 653                                                      raw_ostream &O) {
 654   printThumbAddrModeImm5SOperand(MI, Op, O, 2);
 655 }
 656
 657 void ARMInstPrinter::printThumbAddrModeImm5S4Operand(const MCInst *MI,
 658                                                      unsigned Op,
 659                                                      raw_ostream &O) {
 660   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 661 }
 662
 663 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 664                                                  raw_ostream &O) {
 665   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 666 }
 667
 668 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 669 // register with shift forms.
 670 // REG 0   0           - e.g. R5
 671 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 672 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 673                                       raw_ostream &O) {
 674   const MCOperand &MO1 = MI->getOperand(OpNum);
 675   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 676
 677   unsigned Reg = MO1.getReg();
 678   O << getRegisterName(Reg);
 679
 680   // Print the shift opc.
 681   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 682   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 683   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 684   if (ShOpc != ARM_AM::rrx)
 685     O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 686 }
 687
 688 void ARMInstPrinter::printAddrModeImm12Operand(const MCInst *MI, unsigned OpNum,
 689                                                raw_ostream &O) {
 690   const MCOperand &MO1 = MI->getOperand(OpNum);
 691   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 692
 693   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 694     printOperand(MI, OpNum, O);
 695     return;
 696   }
 697
 698   O << "[" << getRegisterName(MO1.getReg());
 699
 700   int32_t OffImm = (int32_t)MO2.getImm();
 701   bool isSub = OffImm < 0;
 702   // Special value for #-0. All others are normal.
 703   if (OffImm == INT32_MIN)
 704     OffImm = 0;
 705   if (isSub)
 706     O << ", #-" << -OffImm;
 707   else if (OffImm > 0)
 708     O << ", #" << OffImm;
 709   O << "]";
 710 }
 711
 712 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 713                                                 unsigned OpNum,
 714                                                 raw_ostream &O) {
 715   const MCOperand &MO1 = MI->getOperand(OpNum);
 716   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 717
 718   O << "[" << getRegisterName(MO1.getReg());
 719
 720   int32_t OffImm = (int32_t)MO2.getImm();
 721   // Don't print +0.
 722   if (OffImm < 0)
 723     O << ", #-" << -OffImm;
 724   else if (OffImm > 0)
 725     O << ", #" << OffImm;
 726   O << "]";
 727 }
 728
 729 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 730                                                   unsigned OpNum,
 731                                                   raw_ostream &O) {
 732   const MCOperand &MO1 = MI->getOperand(OpNum);
 733   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 734
 735   O << "[" << getRegisterName(MO1.getReg());
 736
 737   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 738   // Don't print +0.
 739   if (OffImm < 0)
 740     O << ", #-" << -OffImm * 4;
 741   else if (OffImm > 0)
 742     O << ", #" << OffImm * 4;
 743   O << "]";
 744 }
 745
 746 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 747                                                       unsigned OpNum,
 748                                                       raw_ostream &O) {
 749   const MCOperand &MO1 = MI->getOperand(OpNum);
 750   int32_t OffImm = (int32_t)MO1.getImm();
 751   // Don't print +0.
 752   if (OffImm < 0)
 753     O << "#-" << -OffImm;
 754   else if (OffImm > 0)
 755     O << "#" << OffImm;
 756 }
 757
 758 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 759                                                         unsigned OpNum,
 760                                                         raw_ostream &O) {
 761   const MCOperand &MO1 = MI->getOperand(OpNum);
 762   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 763   // Don't print +0.
 764   if (OffImm < 0)
 765     O << "#-" << -OffImm * 4;
 766   else if (OffImm > 0)
 767     O << "#" << OffImm * 4;
 768 }
 769
 770 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 771                                                  unsigned OpNum,
 772                                                  raw_ostream &O) {
 773   const MCOperand &MO1 = MI->getOperand(OpNum);
 774   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 775   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 776
 777   O << "[" << getRegisterName(MO1.getReg());
 778
 779   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 780   O << ", " << getRegisterName(MO2.getReg());
 781
 782   unsigned ShAmt = MO3.getImm();
 783   if (ShAmt) {
 784     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 785     O << ", lsl #" << ShAmt;
 786   }
 787   O << "]";
 788 }
 789
 790 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 791                                            raw_ostream &O) {
 792   const MCOperand &MO = MI->getOperand(OpNum);
 793   O << '#';
 794   if (MO.isFPImm()) {
 795     O << (float)MO.getFPImm();
 796   } else {
 797     union {
 798       uint32_t I;
 799       float F;
 800     } FPUnion;
 801
 802     FPUnion.I = MO.getImm();
 803     O << FPUnion.F;
 804   }
 805 }
 806
 807 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 808                                            raw_ostream &O) {
 809   const MCOperand &MO = MI->getOperand(OpNum);
 810   O << '#';
 811   if (MO.isFPImm()) {
 812     O << MO.getFPImm();
 813   } else {
 814     // We expect the binary encoding of a floating point number here.
 815     union {
 816       uint64_t I;
 817       double D;
 818     } FPUnion;
 819
 820     FPUnion.I = MO.getImm();
 821     O << FPUnion.D;
 822   }
 823 }
 824
 825 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 826                                             raw_ostream &O) {
 827   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 828   unsigned EltBits;
 829   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 830   O << "#0x" << utohexstr(Val);
 831 }
 832
 833 void ARMInstPrinter::printImmPlusOneOperand(const MCInst *MI, unsigned OpNum,
 834                                             raw_ostream &O) {
 835   unsigned Imm = MI->getOperand(OpNum).getImm();
 836   O << "#" << Imm + 1;
 837 }