lib/Target/ARM/Thumb2InstrInfo.cpp

   1 //===- Thumb2InstrInfo.cpp - Thumb-2 Instruction Information --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Thumb-2 implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMInstrInfo.h"
  15 #include "ARM.h"
  16 #include "ARMGenInstrInfo.inc"
  17 #include "ARMMachineFunctionInfo.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/CodeGen/MachineInstrBuilder.h"
  20 #include "llvm/ADT/SmallVector.h"
  21 #include "Thumb2InstrInfo.h"
  22
  23 using namespace llvm;
  24
  25 Thumb2InstrInfo::Thumb2InstrInfo(const ARMSubtarget &STI)
  26   : ARMBaseInstrInfo(STI), RI(*this, STI) {
  27 }
  28
  29 unsigned Thumb2InstrInfo::getUnindexedOpcode(unsigned Opc) const {
  30   // FIXME
  31   return 0;
  32 }
  33
  34 unsigned Thumb2InstrInfo::getOpcode(ARMII::Op Op) const {
  35   switch (Op) {
  36   case ARMII::ADDri: return ARM::t2ADDri;
  37   case ARMII::ADDrs: return ARM::t2ADDrs;
  38   case ARMII::ADDrr: return ARM::t2ADDrr;
  39   case ARMII::MOVr: return ARM::t2MOVr;
  40   case ARMII::SUBri: return ARM::t2SUBri;
  41   case ARMII::SUBrs: return ARM::t2SUBrs;
  42   case ARMII::SUBrr: return ARM::t2SUBrr;
  43   default:
  44     break;
  45   }
  46
  47   return 0;
  48 }
  49
  50 bool
  51 Thumb2InstrInfo::BlockHasNoFallThrough(const MachineBasicBlock &MBB) const {
  52   if (MBB.empty()) return false;
  53
  54   switch (MBB.back().getOpcode()) {
  55   case ARM::t2LDM_RET:
  56   case ARM::t2B:        // Uncond branch.
  57   case ARM::t2BR_JT:    // Jumptable branch.
  58   case ARM::tBR_JTr:    // Jumptable branch (16-bit version).
  59   case ARM::tBX_RET:
  60   case ARM::tBX_RET_vararg:
  61   case ARM::tPOP_RET:
  62   case ARM::tB:
  63     return true;
  64   default:
  65     break;
  66   }
  67
  68   return false;
  69 }
  70
  71 bool
  72 Thumb2InstrInfo::copyRegToReg(MachineBasicBlock &MBB,
  73                               MachineBasicBlock::iterator I,
  74                               unsigned DestReg, unsigned SrcReg,
  75                               const TargetRegisterClass *DestRC,
  76                               const TargetRegisterClass *SrcRC) const {
  77   DebugLoc DL = DebugLoc::getUnknownLoc();
  78   if (I != MBB.end()) DL = I->getDebugLoc();
  79
  80   if (DestRC == ARM::GPRRegisterClass &&
  81       SrcRC == ARM::GPRRegisterClass) {
  82     AddDefaultCC(AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::t2MOVr),
  83                                         DestReg).addReg(SrcReg)));
  84     return true;
  85   } else if (DestRC == ARM::GPRRegisterClass &&
  86       SrcRC == ARM::tGPRRegisterClass) {
  87     BuildMI(MBB, I, DL, get(ARM::tMOVtgpr2gpr), DestReg).addReg(SrcReg);
  88     return true;
  89   } else if (DestRC == ARM::tGPRRegisterClass &&
  90              SrcRC == ARM::GPRRegisterClass) {
  91     BuildMI(MBB, I, DL, get(ARM::tMOVgpr2tgpr), DestReg).addReg(SrcReg);
  92     return true;
  93   }
  94
  95   // Handle SPR, DPR, and QPR copies.
  96   return ARMBaseInstrInfo::copyRegToReg(MBB, I, DestReg, SrcReg, DestRC, SrcRC);
  97 }
  98
  99 void Thumb2InstrInfo::
 100 storeRegToStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 101                     unsigned SrcReg, bool isKill, int FI,
 102                     const TargetRegisterClass *RC) const {
 103   DebugLoc DL = DebugLoc::getUnknownLoc();
 104   if (I != MBB.end()) DL = I->getDebugLoc();
 105
 106   if (RC == ARM::GPRRegisterClass) {
 107     AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::t2STRi12))
 108                    .addReg(SrcReg, getKillRegState(isKill))
 109                    .addFrameIndex(FI).addImm(0));
 110     return;
 111   }
 112
 113   ARMBaseInstrInfo::storeRegToStackSlot(MBB, I, SrcReg, isKill, FI, RC);
 114 }
 115
 116 void Thumb2InstrInfo::
 117 loadRegFromStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 118                      unsigned DestReg, int FI,
 119                      const TargetRegisterClass *RC) const {
 120   DebugLoc DL = DebugLoc::getUnknownLoc();
 121   if (I != MBB.end()) DL = I->getDebugLoc();
 122
 123   if (RC == ARM::GPRRegisterClass) {
 124     AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::t2LDRi12), DestReg)
 125                    .addFrameIndex(FI).addImm(0));
 126     return;
 127   }
 128
 129   ARMBaseInstrInfo::loadRegFromStackSlot(MBB, I, DestReg, FI, RC);
 130 }