lib/Target/ARM64/ARM64TargetMachine.h

   1 //===-- ARM64TargetMachine.h - Define TargetMachine for ARM64 ---*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the ARM64 specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARM64TARGETMACHINE_H
  15 #define ARM64TARGETMACHINE_H
  16
  17 #include "ARM64InstrInfo.h"
  18 #include "ARM64ISelLowering.h"
  19 #include "ARM64Subtarget.h"
  20 #include "ARM64FrameLowering.h"
  21 #include "ARM64SelectionDAGInfo.h"
  22 #include "llvm/IR/DataLayout.h"
  23 #include "llvm/Target/TargetMachine.h"
  24 #include "llvm/MC/MCStreamer.h"
  25
  26 namespace llvm {
  27
  28 class ARM64TargetMachine : public LLVMTargetMachine {
  29 protected:
  30   ARM64Subtarget Subtarget;
  31
  32 private:
  33   const DataLayout DL;
  34   ARM64InstrInfo InstrInfo;
  35   ARM64TargetLowering TLInfo;
  36   ARM64FrameLowering FrameLowering;
  37   ARM64SelectionDAGInfo TSInfo;
  38
  39 public:
  40   ARM64TargetMachine(const Target &T, StringRef TT, StringRef CPU, StringRef FS,
  41                      const TargetOptions &Options, Reloc::Model RM,
  42                      CodeModel::Model CM, CodeGenOpt::Level OL,
  43                      bool IsLittleEndian);
  44
  45   const ARM64Subtarget *getSubtargetImpl() const override { return &Subtarget; }
  46   const ARM64TargetLowering *getTargetLowering() const override {
  47     return &TLInfo;
  48   }
  49   const DataLayout *getDataLayout() const override { return &DL; }
  50   const ARM64FrameLowering *getFrameLowering() const override {
  51     return &FrameLowering;
  52   }
  53   const ARM64InstrInfo *getInstrInfo() const override { return &InstrInfo; }
  54   const ARM64RegisterInfo *getRegisterInfo() const override {
  55     return &InstrInfo.getRegisterInfo();
  56   }
  57   const ARM64SelectionDAGInfo *getSelectionDAGInfo() const override {
  58     return &TSInfo;
  59   }
  60
  61   // Pass Pipeline Configuration
  62   TargetPassConfig *createPassConfig(PassManagerBase &PM) override;
  63
  64   /// \brief Register ARM64 analysis passes with a pass manager.
  65   void addAnalysisPasses(PassManagerBase &PM) override;
  66 };
  67
  68 // ARM64leTargetMachine - ARM64 little endian target machine.
  69 //
  70 class ARM64leTargetMachine : public ARM64TargetMachine {
  71   virtual void anchor();
  72 public:
  73   ARM64leTargetMachine(const Target &T, StringRef TT,
  74                        StringRef CPU, StringRef FS, const TargetOptions &Options,
  75                        Reloc::Model RM, CodeModel::Model CM,
  76                        CodeGenOpt::Level OL);
  77 };
  78
  79 // ARM64beTargetMachine - ARM64 big endian target machine.
  80 //
  81 class ARM64beTargetMachine : public ARM64TargetMachine {
  82   virtual void anchor();
  83 public:
  84   ARM64beTargetMachine(const Target &T, StringRef TT,
  85                        StringRef CPU, StringRef FS, const TargetOptions &Options,
  86                        Reloc::Model RM, CodeModel::Model CM,
  87                        CodeGenOpt::Level OL);
  88 };
  89
  90 } // end namespace llvm
  91
  92 #endif