lib/Target/ARM64/MCTargetDesc/ARM64MCTargetDesc.h

   1 //===-- ARM64MCTargetDesc.h - ARM64 Target Descriptions ---------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file provides ARM64 specific target descriptions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARM64MCTARGETDESC_H
  15 #define ARM64MCTARGETDESC_H
  16
  17 #include "llvm/Support/DataTypes.h"
  18 #include <string>
  19
  20 namespace llvm {
  21 class MCAsmBackend;
  22 class MCCodeEmitter;
  23 class MCContext;
  24 class MCInstrInfo;
  25 class MCRegisterInfo;
  26 class MCObjectWriter;
  27 class MCSubtargetInfo;
  28 class StringRef;
  29 class Target;
  30 class raw_ostream;
  31
  32 extern Target TheARM64leTarget;
  33 extern Target TheARM64beTarget;
  34 extern Target TheAArch64leTarget;
  35 extern Target TheAArch64beTarget;
  36
  37 MCCodeEmitter *createARM64MCCodeEmitter(const MCInstrInfo &MCII,
  38                                         const MCRegisterInfo &MRI,
  39                                         const MCSubtargetInfo &STI,
  40                                         MCContext &Ctx);
  41 MCAsmBackend *createARM64leAsmBackend(const Target &T, const MCRegisterInfo &MRI,
  42                                       StringRef TT, StringRef CPU);
  43 MCAsmBackend *createARM64beAsmBackend(const Target &T, const MCRegisterInfo &MRI,
  44                                       StringRef TT, StringRef CPU);
  45
  46         MCObjectWriter *createARM64ELFObjectWriter(raw_ostream &OS, uint8_t OSABI,
  47                                                    bool IsLittleEndian);
  48
  49 MCObjectWriter *createARM64MachObjectWriter(raw_ostream &OS, uint32_t CPUType,
  50                                             uint32_t CPUSubtype);
  51
  52 } // End llvm namespace
  53
  54 // Defines symbolic names for ARM64 registers.  This defines a mapping from
  55 // register name to register number.
  56 //
  57 #define GET_REGINFO_ENUM
  58 #include "ARM64GenRegisterInfo.inc"
  59
  60 // Defines symbolic names for the ARM64 instructions.
  61 //
  62 #define GET_INSTRINFO_ENUM
  63 #include "ARM64GenInstrInfo.inc"
  64
  65 #define GET_SUBTARGETINFO_ENUM
  66 #include "ARM64GenSubtargetInfo.inc"
  67
  68 #endif