lib/Target/Alpha/AlphaCodeEmitter.cpp

   1 //===-- Alpha/AlphaCodeEmitter.cpp - Convert Alpha code to machine code ---===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the Alpha machine instructions
  11 // into relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "AlphaTargetMachine.h"
  16 #include "AlphaRelocations.h"
  17 #include "Alpha.h"
  18 #include "llvm/PassManager.h"
  19 #include "llvm/CodeGen/MachineCodeEmitter.h"
  20 #include "llvm/CodeGen/MachineFunctionPass.h"
  21 #include "llvm/CodeGen/MachineInstr.h"
  22 #include "llvm/CodeGen/Passes.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Support/Debug.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include <iostream>
  27 using namespace llvm;
  28
  29 namespace {
  30   Statistic<>
  31   NumEmitted("alpha-emitter", "Number of machine instructions emitted");
  32 }
  33
  34 namespace {
  35   class AlphaCodeEmitter : public MachineFunctionPass {
  36     const AlphaInstrInfo  *II;
  37     TargetMachine &TM;
  38     MachineCodeEmitter  &MCE;
  39
  40     /// getMachineOpValue - evaluates the MachineOperand of a given MachineInstr
  41     ///
  42     int getMachineOpValue(MachineInstr &MI, MachineOperand &MO);
  43
  44   public:
  45     explicit AlphaCodeEmitter(TargetMachine &tm, MachineCodeEmitter &mce)
  46       : II(0), TM(tm), MCE(mce) {}
  47     AlphaCodeEmitter(TargetMachine &tm, MachineCodeEmitter &mce,
  48                      const AlphaInstrInfo& ii)
  49       : II(&ii), TM(tm), MCE(mce) {}
  50
  51     bool runOnMachineFunction(MachineFunction &MF);
  52
  53     virtual const char *getPassName() const {
  54       return "Alpha Machine Code Emitter";
  55     }
  56
  57     void emitInstruction(const MachineInstr &MI);
  58
  59     /// getBinaryCodeForInstr - This function, generated by the
  60     /// CodeEmitterGenerator using TableGen, produces the binary encoding for
  61     /// machine instructions.
  62     ///
  63     unsigned getBinaryCodeForInstr(MachineInstr &MI);
  64
  65   private:
  66     void emitBasicBlock(MachineBasicBlock &MBB);
  67
  68   };
  69 }
  70
  71 /// createAlphaCodeEmitterPass - Return a pass that emits the collected Alpha code
  72 /// to the specified MCE object.
  73 FunctionPass *llvm::createAlphaCodeEmitterPass(AlphaTargetMachine &TM,
  74                                                MachineCodeEmitter &MCE) {
  75   return new AlphaCodeEmitter(TM, MCE);
  76 }
  77
  78 bool AlphaCodeEmitter::runOnMachineFunction(MachineFunction &MF) {
  79   II = ((AlphaTargetMachine&)MF.getTarget()).getInstrInfo();
  80
  81   do {
  82     MCE.startFunction(MF);
  83     for (MachineFunction::iterator I = MF.begin(), E = MF.end(); I != E; ++I)
  84       emitBasicBlock(*I);
  85   } while (MCE.finishFunction(MF));
  86
  87   return false;
  88 }
  89
  90 void AlphaCodeEmitter::emitBasicBlock(MachineBasicBlock &MBB) {
  91   MCE.StartMachineBasicBlock(&MBB);
  92   for (MachineBasicBlock::iterator I = MBB.begin(), E = MBB.end();
  93        I != E; ++I) {
  94     MachineInstr &MI = *I;
  95     unsigned Opcode = MI.getOpcode();
  96     switch(MI.getOpcode()) {
  97     default:
  98       MCE.emitWordLE(getBinaryCodeForInstr(*I));
  99       break;
 100     case Alpha::ALTENT:
 101     case Alpha::PCLABEL:
 102     case Alpha::MEMLABEL:
 103     case Alpha::IDEF_I:
 104     case Alpha::IDEF_F32:
 105     case Alpha::IDEF_F64:
 106       break; //skip these
 107     }
 108   }
 109 }
 110
 111 static unsigned getAlphaRegNumber(unsigned Reg) {
 112   switch (Reg) {
 113   case Alpha::R0  : case Alpha::F0  : return 0;
 114   case Alpha::R1  : case Alpha::F1  : return 1;
 115   case Alpha::R2  : case Alpha::F2  : return 2;
 116   case Alpha::R3  : case Alpha::F3  : return 3;
 117   case Alpha::R4  : case Alpha::F4  : return 4;
 118   case Alpha::R5  : case Alpha::F5  : return 5;
 119   case Alpha::R6  : case Alpha::F6  : return 6;
 120   case Alpha::R7  : case Alpha::F7  : return 7;
 121   case Alpha::R8  : case Alpha::F8  : return 8;
 122   case Alpha::R9  : case Alpha::F9  : return 9;
 123   case Alpha::R10 : case Alpha::F10 : return 10;
 124   case Alpha::R11 : case Alpha::F11 : return 11;
 125   case Alpha::R12 : case Alpha::F12 : return 12;
 126   case Alpha::R13 : case Alpha::F13 : return 13;
 127   case Alpha::R14 : case Alpha::F14 : return 14;
 128   case Alpha::R15 : case Alpha::F15 : return 15;
 129   case Alpha::R16 : case Alpha::F16 : return 16;
 130   case Alpha::R17 : case Alpha::F17 : return 17;
 131   case Alpha::R18 : case Alpha::F18 : return 18;
 132   case Alpha::R19 : case Alpha::F19 : return 19;
 133   case Alpha::R20 : case Alpha::F20 : return 20;
 134   case Alpha::R21 : case Alpha::F21 : return 21;
 135   case Alpha::R22 : case Alpha::F22 : return 22;
 136   case Alpha::R23 : case Alpha::F23 : return 23;
 137   case Alpha::R24 : case Alpha::F24 : return 24;
 138   case Alpha::R25 : case Alpha::F25 : return 25;
 139   case Alpha::R26 : case Alpha::F26 : return 26;
 140   case Alpha::R27 : case Alpha::F27 : return 27;
 141   case Alpha::R28 : case Alpha::F28 : return 28;
 142   case Alpha::R29 : case Alpha::F29 : return 29;
 143   case Alpha::R30 : case Alpha::F30 : return 30;
 144   case Alpha::R31 : case Alpha::F31 : return 31;
 145   default:
 146     assert(0 && "Unhandled reg");
 147     abort();
 148   }
 149 }
 150
 151 int AlphaCodeEmitter::getMachineOpValue(MachineInstr &MI, MachineOperand &MO) {
 152
 153   int rv = 0; // Return value; defaults to 0 for unhandled cases
 154               // or things that get fixed up later by the JIT.
 155
 156   if (MO.isRegister()) {
 157     rv = getAlphaRegNumber(MO.getReg());
 158   } else if (MO.isImmediate()) {
 159     rv = MO.getImmedValue();
 160   } else if (MO.isGlobalAddress() || MO.isExternalSymbol()
 161              || MO.isConstantPoolIndex()) {
 162     DEBUG(std::cerr << MO << " is a relocated op for " << MI << "\n";);
 163     bool isExternal = MO.isExternalSymbol() ||
 164       (MO.isGlobalAddress() &&
 165        ( MO.getGlobal()->hasWeakLinkage() ||
 166          MO.getGlobal()->isExternal()) );
 167     unsigned Reloc = 0;
 168     int Offset = 0;
 169     bool useGOT = false;
 170     switch (MI.getOpcode()) {
 171     case Alpha::BSR:
 172       Reloc = Alpha::reloc_bsr;
 173       break;
 174     case Alpha::LDLr:
 175     case Alpha::LDQr:
 176     case Alpha::LDBUr:
 177     case Alpha::LDWUr:
 178     case Alpha::LDSr:
 179     case Alpha::LDTr:
 180     case Alpha::LDAr:
 181     case Alpha::STQr:
 182     case Alpha::STLr:
 183     case Alpha::STWr:
 184     case Alpha::STBr:
 185     case Alpha::STSr:
 186     case Alpha::STTr:
 187       Reloc = Alpha::reloc_gprellow;
 188       break;
 189     case Alpha::LDAHr:
 190       Reloc = Alpha::reloc_gprelhigh;
 191       break;
 192     case Alpha::LDQl:
 193       Reloc = Alpha::reloc_literal;
 194       useGOT = true;
 195       break;
 196     case Alpha::LDAg:
 197     case Alpha::LDAHg:
 198       Reloc = Alpha::reloc_gpdist;
 199       Offset = MI.getOperand(3).getImmedValue();
 200       break;
 201     default:
 202       assert(0 && "unknown relocatable instruction");
 203       abort();
 204     }
 205     if (MO.isGlobalAddress())
 206       MCE.addRelocation(MachineRelocation::getGV(MCE.getCurrentPCOffset(),
 207                                           Reloc, MO.getGlobal(), Offset,
 208                                           false, useGOT));
 209     else if (MO.isExternalSymbol())
 210       MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 211                                           Reloc, MO.getSymbolName(), Offset,
 212                                           true));
 213     else
 214     MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 215                                           Reloc, MO.getConstantPoolIndex(),
 216                                           Offset));
 217   } else if (MO.isMachineBasicBlock()) {
 218     TM.getJITInfo()->addBBRef(MO.getMachineBasicBlock(),
 219                               MCE.getCurrentPCValue());
 220   }else {
 221     std::cerr << "ERROR: Unknown type of MachineOperand: " << MO << "\n";
 222     abort();
 223   }
 224
 225   return rv;
 226 }
 227
 228
 229 #include "AlphaGenCodeEmitter.inc"
 230