lib/Target/Alpha/AlphaCodeEmitter.cpp

   1 //===-- Alpha/AlphaCodeEmitter.cpp - Convert Alpha code to machine code ---===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the Alpha machine instructions
  11 // into relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "AlphaTargetMachine.h"
  16 #include "AlphaRelocations.h"
  17 #include "Alpha.h"
  18 #include "llvm/PassManager.h"
  19 #include "llvm/CodeGen/MachineCodeEmitter.h"
  20 #include "llvm/CodeGen/MachineFunctionPass.h"
  21 #include "llvm/CodeGen/MachineInstr.h"
  22 #include "llvm/CodeGen/Passes.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Support/Debug.h"
  25 #include "llvm/ADT/Statistic.h"
  26 using namespace llvm;
  27
  28 namespace {
  29   Statistic<>
  30   NumEmitted("alpha-emitter", "Number of machine instructions emitted");
  31 }
  32
  33 namespace {
  34   class AlphaCodeEmitter : public MachineFunctionPass {
  35     const AlphaInstrInfo  *II;
  36     MachineCodeEmitter  &MCE;
  37     std::map<const MachineBasicBlock*, unsigned*> BasicBlockAddrs;
  38     std::vector<std::pair<const MachineBasicBlock *, unsigned*> > BBRefs;
  39
  40     /// getMachineOpValue - evaluates the MachineOperand of a given MachineInstr
  41     ///
  42     int getMachineOpValue(MachineInstr &MI, MachineOperand &MO);
  43
  44   public:
  45     explicit AlphaCodeEmitter(MachineCodeEmitter &mce) : II(0), MCE(mce) {}
  46     AlphaCodeEmitter(MachineCodeEmitter &mce, const AlphaInstrInfo& ii)
  47         : II(&ii), MCE(mce) {}
  48
  49     bool runOnMachineFunction(MachineFunction &MF);
  50
  51     virtual const char *getPassName() const {
  52       return "Alpha Machine Code Emitter";
  53     }
  54
  55     void emitInstruction(const MachineInstr &MI);
  56
  57     /// emitWord - write a 32-bit word to memory at the current PC
  58     ///
  59     void emitWord(unsigned w) { MCE.emitWord(w); }
  60
  61     /// getBinaryCodeForInstr - This function, generated by the
  62     /// CodeEmitterGenerator using TableGen, produces the binary encoding for
  63     /// machine instructions.
  64     ///
  65     unsigned getBinaryCodeForInstr(MachineInstr &MI);
  66
  67   private:
  68     void emitBasicBlock(MachineBasicBlock &MBB);
  69
  70   };
  71 }
  72
  73 /// createAlphaCodeEmitterPass - Return a pass that emits the collected Alpha code
  74 /// to the specified MCE object.
  75 FunctionPass *llvm::createAlphaCodeEmitterPass(MachineCodeEmitter &MCE) {
  76   return new AlphaCodeEmitter(MCE);
  77 }
  78
  79 bool AlphaCodeEmitter::runOnMachineFunction(MachineFunction &MF) {
  80   II = ((AlphaTargetMachine&)MF.getTarget()).getInstrInfo();
  81
  82   MCE.startFunction(MF);
  83   MCE.emitConstantPool(MF.getConstantPool());
  84   for (MachineFunction::iterator I = MF.begin(), E = MF.end(); I != E; ++I)
  85     emitBasicBlock(*I);
  86   MCE.finishFunction(MF);
  87
  88   // Resolve all forward branches now...
  89   for (unsigned i = 0, e = BBRefs.size(); i != e; ++i) {
  90     unsigned* Location = (unsigned*)BasicBlockAddrs[BBRefs[i].first];
  91     unsigned* Ref = (unsigned*)BBRefs[i].second;
  92     intptr_t BranchTargetDisp =
  93       (((unsigned char*)Location  - (unsigned char*)Ref) >> 2) - 1;
  94     DEBUG(std::cerr << "Fixup @ " << (void*)Ref << " to " << (void*)Location
  95           << " Disp " << BranchTargetDisp
  96           << " using " <<  (BranchTargetDisp & ((1 << 22)-1)) << "\n");
  97     *Ref |= (BranchTargetDisp & ((1 << 21)-1));
  98   }
  99   BBRefs.clear();
 100   BasicBlockAddrs.clear();
 101
 102   return false;
 103 }
 104
 105 void AlphaCodeEmitter::emitBasicBlock(MachineBasicBlock &MBB) {
 106   uintptr_t Addr = MCE.getCurrentPCValue();
 107   BasicBlockAddrs[&MBB] = (unsigned*)Addr;
 108
 109   for (MachineBasicBlock::iterator I = MBB.begin(), E = MBB.end();
 110        I != E; ++I) {
 111     MachineInstr &MI = *I;
 112     unsigned Opcode = MI.getOpcode();
 113     switch(MI.getOpcode()) {
 114     default:
 115       emitWord(getBinaryCodeForInstr(*I));
 116       break;
 117     case Alpha::ALTENT:
 118     case Alpha::PCLABEL:
 119     case Alpha::MEMLABEL:
 120     case Alpha::IDEF:
 121       break; //skip these
 122     }
 123   }
 124 }
 125
 126 static unsigned getAlphaRegNumber(unsigned Reg) {
 127   switch (Reg) {
 128   case Alpha::R0  : case Alpha::F0  : return 0;
 129   case Alpha::R1  : case Alpha::F1  : return 1;
 130   case Alpha::R2  : case Alpha::F2  : return 2;
 131   case Alpha::R3  : case Alpha::F3  : return 3;
 132   case Alpha::R4  : case Alpha::F4  : return 4;
 133   case Alpha::R5  : case Alpha::F5  : return 5;
 134   case Alpha::R6  : case Alpha::F6  : return 6;
 135   case Alpha::R7  : case Alpha::F7  : return 7;
 136   case Alpha::R8  : case Alpha::F8  : return 8;
 137   case Alpha::R9  : case Alpha::F9  : return 9;
 138   case Alpha::R10 : case Alpha::F10 : return 10;
 139   case Alpha::R11 : case Alpha::F11 : return 11;
 140   case Alpha::R12 : case Alpha::F12 : return 12;
 141   case Alpha::R13 : case Alpha::F13 : return 13;
 142   case Alpha::R14 : case Alpha::F14 : return 14;
 143   case Alpha::R15 : case Alpha::F15 : return 15;
 144   case Alpha::R16 : case Alpha::F16 : return 16;
 145   case Alpha::R17 : case Alpha::F17 : return 17;
 146   case Alpha::R18 : case Alpha::F18 : return 18;
 147   case Alpha::R19 : case Alpha::F19 : return 19;
 148   case Alpha::R20 : case Alpha::F20 : return 20;
 149   case Alpha::R21 : case Alpha::F21 : return 21;
 150   case Alpha::R22 : case Alpha::F22 : return 22;
 151   case Alpha::R23 : case Alpha::F23 : return 23;
 152   case Alpha::R24 : case Alpha::F24 : return 24;
 153   case Alpha::R25 : case Alpha::F25 : return 25;
 154   case Alpha::R26 : case Alpha::F26 : return 26;
 155   case Alpha::R27 : case Alpha::F27 : return 27;
 156   case Alpha::R28 : case Alpha::F28 : return 28;
 157   case Alpha::R29 : case Alpha::F29 : return 29;
 158   case Alpha::R30 : case Alpha::F30 : return 30;
 159   case Alpha::R31 : case Alpha::F31 : return 31;
 160   default:
 161     assert(0 && "Unhandled reg");
 162     abort();
 163   }
 164 }
 165
 166 int AlphaCodeEmitter::getMachineOpValue(MachineInstr &MI, MachineOperand &MO) {
 167
 168   int rv = 0; // Return value; defaults to 0 for unhandled cases
 169               // or things that get fixed up later by the JIT.
 170
 171   if (MO.isRegister()) {
 172     rv = getAlphaRegNumber(MO.getReg());
 173   } else if (MO.isImmediate()) {
 174     rv = MO.getImmedValue();
 175   } else if (MO.isGlobalAddress() || MO.isExternalSymbol()
 176              || MO.isConstantPoolIndex()) {
 177     DEBUG(std::cerr << MO << " is a relocated op for " << MI << "\n";);
 178     bool isExternal = MO.isExternalSymbol() ||
 179       (MO.isGlobalAddress() &&
 180        ( MO.getGlobal()->hasWeakLinkage() ||
 181          MO.getGlobal()->isExternal()) );
 182     unsigned Reloc = 0;
 183     int Offset = 0;
 184     bool useGOT = false;
 185     switch (MI.getOpcode()) {
 186     case Alpha::BSR:
 187       Reloc = Alpha::reloc_bsr;
 188       break;
 189     case Alpha::LDLr:
 190     case Alpha::LDQr:
 191     case Alpha::LDBUr:
 192     case Alpha::LDWUr:
 193     case Alpha::LDSr:
 194     case Alpha::LDTr:
 195     case Alpha::LDAr:
 196     case Alpha::STQr:
 197     case Alpha::STLr:
 198     case Alpha::STWr:
 199     case Alpha::STBr:
 200     case Alpha::STSr:
 201     case Alpha::STTr:
 202       Reloc = Alpha::reloc_gprellow;
 203       break;
 204     case Alpha::LDAHr:
 205       Reloc = Alpha::reloc_gprelhigh;
 206       break;
 207     case Alpha::LDQl:
 208       Reloc = Alpha::reloc_literal;
 209       useGOT = true;
 210       break;
 211     case Alpha::LDAg:
 212     case Alpha::LDAHg:
 213       Reloc = Alpha::reloc_gpdist;
 214       Offset = MI.getOperand(3).getImmedValue();
 215       break;
 216     default:
 217       assert(0 && "unknown relocatable instruction");
 218       abort();
 219     }
 220     if (MO.isGlobalAddress())
 221       MCE.addRelocation(MachineRelocation((unsigned)MCE.getCurrentPCOffset(),
 222                                           Reloc, MO.getGlobal(), Offset,
 223                                           false, useGOT));
 224     else if (MO.isExternalSymbol())
 225       MCE.addRelocation(MachineRelocation((unsigned)MCE.getCurrentPCOffset(),
 226                                           Reloc, MO.getSymbolName(), Offset,
 227                                           true));
 228     else
 229       MCE.addRelocation(MachineRelocation((unsigned)MCE.getCurrentPCOffset(),
 230                                           Reloc, MO.getConstantPoolIndex(),
 231                                           Offset));
 232   } else if (MO.isMachineBasicBlock()) {
 233     unsigned* CurrPC = (unsigned*)(intptr_t)MCE.getCurrentPCValue();
 234     BBRefs.push_back(std::make_pair(MO.getMachineBasicBlock(), CurrPC));
 235   }else {
 236     std::cerr << "ERROR: Unknown type of MachineOperand: " << MO << "\n";
 237     abort();
 238   }
 239
 240   return rv;
 241 }
 242
 243
 244 #include "AlphaGenCodeEmitter.inc"
 245