lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/Constants.h"
  26 #include "llvm/GlobalValue.h"
  27 #include "llvm/Intrinsics.h"
  28 #include "llvm/Support/Debug.h"
  29 #include "llvm/Support/MathExtras.h"
  30 #include <algorithm>
  31 #include <queue>
  32 #include <set>
  33 using namespace llvm;
  34
  35 namespace {
  36
  37   //===--------------------------------------------------------------------===//
  38   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  39   /// instructions for SelectionDAG operations.
  40   class AlphaDAGToDAGISel : public SelectionDAGISel {
  41     AlphaTargetLowering AlphaLowering;
  42
  43     static const int64_t IMM_LOW  = -32768;
  44     static const int64_t IMM_HIGH = 32767;
  45     static const int64_t IMM_MULT = 65536;
  46     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  47     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  48
  49     static int64_t get_ldah16(int64_t x) {
  50       int64_t y = x / IMM_MULT;
  51       if (x % IMM_MULT > IMM_HIGH)
  52         ++y;
  53       return y;
  54     }
  55
  56     static int64_t get_lda16(int64_t x) {
  57       return x - get_ldah16(x) * IMM_MULT;
  58     }
  59
  60     /// get_zapImm - Return a zap mask if X is a valid immediate for a zapnot
  61     /// instruction (if not, return 0).  Note that this code accepts partial
  62     /// zap masks.  For example (and LHS, 1) is a valid zap, as long we know
  63     /// that the bits 1-7 of LHS are already zero.  If LHS is non-null, we are
  64     /// in checking mode.  If LHS is null, we assume that the mask has already
  65     /// been validated before.
  66     uint64_t get_zapImm(SDOperand LHS, uint64_t Constant) {
  67       uint64_t BitsToCheck = 0;
  68       unsigned Result = 0;
  69       for (unsigned i = 0; i != 8; ++i) {
  70         if (((Constant >> 8*i) & 0xFF) == 0) {
  71           // nothing to do.
  72         } else {
  73           Result |= 1 << i;
  74           if (((Constant >> 8*i) & 0xFF) == 0xFF) {
  75             // If the entire byte is set, zapnot the byte.
  76           } else if (LHS.Val == 0) {
  77             // Otherwise, if the mask was previously validated, we know its okay
  78             // to zapnot this entire byte even though all the bits aren't set.
  79           } else {
  80             // Otherwise we don't know that the it's okay to zapnot this entire
  81             // byte.  Only do this iff we can prove that the missing bits are
  82             // already null, so the bytezap doesn't need to really null them.
  83             BitsToCheck |= ~Constant & (0xFF << 8*i);
  84           }
  85         }
  86       }
  87
  88       // If there are missing bits in a byte (for example, X & 0xEF00), check to
  89       // see if the missing bits (0x1000) are already known zero if not, the zap
  90       // isn't okay to do, as it won't clear all the required bits.
  91       if (BitsToCheck &&
  92           !getTargetLowering().MaskedValueIsZero(LHS, BitsToCheck))
  93         return 0;
  94
  95       return Result;
  96     }
  97
  98     static uint64_t get_zapImm(uint64_t x) {
  99       unsigned build = 0;
 100       for(int i = 0; i != 8; ++i) {
 101         if ((x & 0x00FF) == 0x00FF)
 102           build |= 1 << i;
 103         else if ((x & 0x00FF) != 0)
 104           return 0;
 105         x >>= 8;
 106       }
 107       return build;
 108     }
 109
 110
 111     static uint64_t getNearPower2(uint64_t x) {
 112       if (!x) return 0;
 113       unsigned at = CountLeadingZeros_64(x);
 114       uint64_t complow = 1 << (63 - at);
 115       uint64_t comphigh = 1 << (64 - at);
 116       //cerr << x << ":" << complow << ":" << comphigh << "\n";
 117       if (abs(complow - x) <= abs(comphigh - x))
 118         return complow;
 119       else
 120         return comphigh;
 121     }
 122
 123     static bool chkRemNearPower2(uint64_t x, uint64_t r, bool swap) {
 124       uint64_t y = getNearPower2(x);
 125       if (swap)
 126         return (y - x) == r;
 127       else
 128         return (x - y) == r;
 129     }
 130
 131     static bool isFPZ(SDOperand N) {
 132       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 133       return (CN && (CN->isExactlyValue(+0.0) || CN->isExactlyValue(-0.0)));
 134     }
 135     static bool isFPZn(SDOperand N) {
 136       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 137       return (CN && CN->isExactlyValue(-0.0));
 138     }
 139     static bool isFPZp(SDOperand N) {
 140       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 141       return (CN && CN->isExactlyValue(+0.0));
 142     }
 143
 144   public:
 145     AlphaDAGToDAGISel(TargetMachine &TM)
 146       : SelectionDAGISel(AlphaLowering),
 147         AlphaLowering(*(AlphaTargetLowering*)(TM.getTargetLowering()))
 148     {}
 149
 150     /// getI64Imm - Return a target constant with the specified value, of type
 151     /// i64.
 152     inline SDOperand getI64Imm(int64_t Imm) {
 153       return CurDAG->getTargetConstant(Imm, MVT::i64);
 154     }
 155
 156     // Select - Convert the specified operand from a target-independent to a
 157     // target-specific node if it hasn't already been changed.
 158     SDNode *Select(SDOperand Op);
 159
 160     /// InstructionSelectBasicBlock - This callback is invoked by
 161     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 162     virtual void InstructionSelectBasicBlock(SelectionDAG &DAG);
 163
 164     virtual const char *getPassName() const {
 165       return "Alpha DAG->DAG Pattern Instruction Selection";
 166     }
 167
 168     /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 169     /// inline asm expressions.
 170     virtual bool SelectInlineAsmMemoryOperand(const SDOperand &Op,
 171                                               char ConstraintCode,
 172                                               std::vector<SDOperand> &OutOps,
 173                                               SelectionDAG &DAG) {
 174       SDOperand Op0;
 175       switch (ConstraintCode) {
 176       default: return true;
 177       case 'm':   // memory
 178         Op0 = Op;
 179         AddToISelQueue(Op0);
 180         break;
 181       }
 182
 183       OutOps.push_back(Op0);
 184       return false;
 185     }
 186
 187 // Include the pieces autogenerated from the target description.
 188 #include "AlphaGenDAGISel.inc"
 189
 190 private:
 191     SDOperand getGlobalBaseReg();
 192     SDOperand getGlobalRetAddr();
 193     void SelectCALL(SDOperand Op);
 194
 195   };
 196 }
 197
 198 /// getGlobalBaseReg - Output the instructions required to put the
 199 /// GOT address into a register.
 200 ///
 201 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
 202   MachineFunction* MF = BB->getParent();
 203   unsigned GP = 0;
 204   for(MachineFunction::livein_iterator ii = MF->livein_begin(),
 205         ee = MF->livein_end(); ii != ee; ++ii)
 206     if (ii->first == Alpha::R29) {
 207       GP = ii->second;
 208       break;
 209     }
 210   assert(GP && "GOT PTR not in liveins");
 211   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 212                                 GP, MVT::i64);
 213 }
 214
 215 /// getRASaveReg - Grab the return address
 216 ///
 217 SDOperand AlphaDAGToDAGISel::getGlobalRetAddr() {
 218   MachineFunction* MF = BB->getParent();
 219   unsigned RA = 0;
 220   for(MachineFunction::livein_iterator ii = MF->livein_begin(),
 221         ee = MF->livein_end(); ii != ee; ++ii)
 222     if (ii->first == Alpha::R26) {
 223       RA = ii->second;
 224       break;
 225     }
 226   assert(RA && "RA PTR not in liveins");
 227   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 228                                 RA, MVT::i64);
 229 }
 230
 231 /// InstructionSelectBasicBlock - This callback is invoked by
 232 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 233 void AlphaDAGToDAGISel::InstructionSelectBasicBlock(SelectionDAG &DAG) {
 234   DEBUG(BB->dump());
 235
 236   // Select target instructions for the DAG.
 237   DAG.setRoot(SelectRoot(DAG.getRoot()));
 238   DAG.RemoveDeadNodes();
 239
 240   // Emit machine code to BB.
 241   ScheduleAndEmitDAG(DAG);
 242 }
 243
 244 // Select - Convert the specified operand from a target-independent to a
 245 // target-specific node if it hasn't already been changed.
 246 SDNode *AlphaDAGToDAGISel::Select(SDOperand Op) {
 247   SDNode *N = Op.Val;
 248   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 249       N->getOpcode() < AlphaISD::FIRST_NUMBER) {
 250     return NULL;   // Already selected.
 251   }
 252
 253   switch (N->getOpcode()) {
 254   default: break;
 255   case AlphaISD::CALL:
 256     SelectCALL(Op);
 257     return NULL;
 258
 259   case ISD::FrameIndex: {
 260     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 261     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 262                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 263                                 getI64Imm(0));
 264   }
 265   case ISD::GLOBAL_OFFSET_TABLE: {
 266     SDOperand Result = getGlobalBaseReg();
 267     ReplaceUses(Op, Result);
 268     return NULL;
 269   }
 270   case AlphaISD::GlobalRetAddr: {
 271     SDOperand Result = getGlobalRetAddr();
 272     ReplaceUses(Op, Result);
 273     return NULL;
 274   }
 275
 276   case AlphaISD::DivCall: {
 277     SDOperand Chain = CurDAG->getEntryNode();
 278     SDOperand N0 = Op.getOperand(0);
 279     SDOperand N1 = Op.getOperand(1);
 280     SDOperand N2 = Op.getOperand(2);
 281     AddToISelQueue(N0);
 282     AddToISelQueue(N1);
 283     AddToISelQueue(N2);
 284     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, N1,
 285                                  SDOperand(0,0));
 286     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, N2,
 287                                  Chain.getValue(1));
 288     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, N0,
 289                                  Chain.getValue(1));
 290     SDNode *CNode =
 291       CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 292                             Chain, Chain.getValue(1));
 293     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 294                                   SDOperand(CNode, 1));
 295     return CurDAG->SelectNodeTo(N, Alpha::BISr, MVT::i64, Chain, Chain);
 296   }
 297
 298   case ISD::READCYCLECOUNTER: {
 299     SDOperand Chain = N->getOperand(0);
 300     AddToISelQueue(Chain); //Select chain
 301     return CurDAG->getTargetNode(Alpha::RPCC, MVT::i64, MVT::Other,
 302                                  Chain);
 303   }
 304
 305   case ISD::Constant: {
 306     uint64_t uval = cast<ConstantSDNode>(N)->getValue();
 307
 308     if (uval == 0) {
 309       SDOperand Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 310                                                 Alpha::R31, MVT::i64);
 311       ReplaceUses(Op, Result);
 312       return NULL;
 313     }
 314
 315     int64_t val = (int64_t)uval;
 316     int32_t val32 = (int32_t)val;
 317     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 318         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 319       break; //(LDAH (LDA))
 320     if ((uval >> 32) == 0 && //empty upper bits
 321         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 322       //        val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 323       break; //(zext (LDAH (LDA)))
 324     //Else use the constant pool
 325     ConstantInt *C = ConstantInt::get(Type::ULongTy, uval);
 326     SDOperand CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 327     SDNode *Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI,
 328                                         getGlobalBaseReg());
 329     return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 330                             CPI, SDOperand(Tmp, 0), CurDAG->getEntryNode());
 331   }
 332   case ISD::TargetConstantFP: {
 333     ConstantFPSDNode *CN = cast<ConstantFPSDNode>(N);
 334     bool isDouble = N->getValueType(0) == MVT::f64;
 335     MVT::ValueType T = isDouble ? MVT::f64 : MVT::f32;
 336     if (CN->isExactlyValue(+0.0)) {
 337       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 338                                   T, CurDAG->getRegister(Alpha::F31, T),
 339                                   CurDAG->getRegister(Alpha::F31, T));
 340     } else if ( CN->isExactlyValue(-0.0)) {
 341       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 342                                   T, CurDAG->getRegister(Alpha::F31, T),
 343                                   CurDAG->getRegister(Alpha::F31, T));
 344     } else {
 345       abort();
 346     }
 347     break;
 348   }
 349
 350   case ISD::SETCC:
 351     if (MVT::isFloatingPoint(N->getOperand(0).Val->getValueType(0))) {
 352       unsigned Opc = Alpha::WTF;
 353       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 354       bool rev = false;
 355       bool isNE = false;
 356       switch(CC) {
 357       default: DEBUG(N->dump()); assert(0 && "Unknown FP comparison!");
 358       case ISD::SETEQ: case ISD::SETOEQ: case ISD::SETUEQ: Opc = Alpha::CMPTEQ; break;
 359       case ISD::SETLT: case ISD::SETOLT: case ISD::SETULT: Opc = Alpha::CMPTLT; break;
 360       case ISD::SETLE: case ISD::SETOLE: case ISD::SETULE: Opc = Alpha::CMPTLE; break;
 361       case ISD::SETGT: case ISD::SETOGT: case ISD::SETUGT: Opc = Alpha::CMPTLT; rev = true; break;
 362       case ISD::SETGE: case ISD::SETOGE: case ISD::SETUGE: Opc = Alpha::CMPTLE; rev = true; break;
 363       case ISD::SETNE: case ISD::SETONE: case ISD::SETUNE: Opc = Alpha::CMPTEQ; isNE = true; break;
 364       };
 365       SDOperand tmp1 = N->getOperand(0);
 366       SDOperand tmp2 = N->getOperand(1);
 367       AddToISelQueue(tmp1);
 368       AddToISelQueue(tmp2);
 369       SDNode *cmp = CurDAG->getTargetNode(Opc, MVT::f64,
 370                                           rev?tmp2:tmp1,
 371                                           rev?tmp1:tmp2);
 372       if (isNE)
 373         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, SDOperand(cmp, 0),
 374                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 375
 376       SDOperand LD;
 377       if (AlphaLowering.hasITOF()) {
 378         LD = CurDAG->getNode(AlphaISD::FTOIT_, MVT::i64, SDOperand(cmp, 0));
 379       } else {
 380         int FrameIdx =
 381           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 382         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 383         SDOperand ST =
 384           SDOperand(CurDAG->getTargetNode(Alpha::STT, MVT::Other,
 385                                           SDOperand(cmp, 0), FI,
 386                                           CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 387         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDQ, MVT::i64, FI,
 388                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 389                                              ST), 0);
 390       }
 391       return CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 392                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 393                                    LD);
 394     }
 395     break;
 396
 397   case ISD::SELECT:
 398     if (MVT::isFloatingPoint(N->getValueType(0)) &&
 399         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 400          !MVT::isFloatingPoint(N->getOperand(0).getOperand(1).getValueType()))) {
 401       //This should be the condition not covered by the Patterns
 402       //FIXME: Don't have SelectCode die, but rather return something testable
 403       // so that things like this can be caught in fall though code
 404       //move int to fp
 405       bool isDouble = N->getValueType(0) == MVT::f64;
 406       SDOperand LD;
 407       SDOperand cond = N->getOperand(0);
 408       SDOperand TV = N->getOperand(1);
 409       SDOperand FV = N->getOperand(2);
 410       AddToISelQueue(cond);
 411       AddToISelQueue(TV);
 412       AddToISelQueue(FV);
 413
 414       if (AlphaLowering.hasITOF()) {
 415         LD = CurDAG->getNode(AlphaISD::ITOFT_, MVT::f64, cond);
 416       } else {
 417         int FrameIdx =
 418           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 419         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 420         SDOperand ST =
 421           SDOperand(CurDAG->getTargetNode(Alpha::STQ, MVT::Other,
 422                                           cond, FI, CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 423         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDT, MVT::f64, FI,
 424                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 425                                              ST), 0);
 426       }
 427       return CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 428                                    MVT::f64, FV, TV, LD);
 429     }
 430     break;
 431
 432   case ISD::AND: {
 433     ConstantSDNode* SC = NULL;
 434     ConstantSDNode* MC = NULL;
 435     if (N->getOperand(0).getOpcode() == ISD::SRL &&
 436         (MC = dyn_cast<ConstantSDNode>(N->getOperand(1))) &&
 437         (SC = dyn_cast<ConstantSDNode>(N->getOperand(0).getOperand(1))))
 438       {
 439         uint64_t sval = SC->getValue();
 440         uint64_t mval = MC->getValue();
 441         // If the result is a zap, let the autogened stuff handle it.
 442         if (get_zapImm(N->getOperand(0), mval))
 443           break;
 444         // given mask X, and shift S, we want to see if there is any zap in the
 445         // mask if we play around with the botton S bits
 446         uint64_t dontcare = (~0ULL) >> (64 - sval);
 447         uint64_t mask = mval << sval;
 448
 449         if (get_zapImm(mask | dontcare))
 450           mask = mask | dontcare;
 451
 452         if (get_zapImm(mask)) {
 453           AddToISelQueue(N->getOperand(0).getOperand(0));
 454           SDOperand Z =
 455             SDOperand(CurDAG->getTargetNode(Alpha::ZAPNOTi, MVT::i64,
 456                                             N->getOperand(0).getOperand(0),
 457                                             getI64Imm(get_zapImm(mask))), 0);
 458           return CurDAG->getTargetNode(Alpha::SRLr, MVT::i64, Z,
 459                                        getI64Imm(sval));
 460         }
 461       }
 462     break;
 463   }
 464
 465   }
 466
 467   return SelectCode(Op);
 468 }
 469
 470 void AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 471   //TODO: add flag stuff to prevent nondeturministic breakage!
 472
 473   SDNode *N = Op.Val;
 474   SDOperand Chain = N->getOperand(0);
 475   SDOperand Addr = N->getOperand(1);
 476   SDOperand InFlag(0,0);  // Null incoming flag value.
 477   AddToISelQueue(Chain);
 478
 479    std::vector<SDOperand> CallOperands;
 480    std::vector<MVT::ValueType> TypeOperands;
 481
 482    //grab the arguments
 483    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 484      TypeOperands.push_back(N->getOperand(i).getValueType());
 485      AddToISelQueue(N->getOperand(i));
 486      CallOperands.push_back(N->getOperand(i));
 487    }
 488    int count = N->getNumOperands() - 2;
 489
 490    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 491                                        Alpha::R19, Alpha::R20, Alpha::R21};
 492    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 493                                          Alpha::F19, Alpha::F20, Alpha::F21};
 494
 495    for (int i = 6; i < count; ++i) {
 496      unsigned Opc = Alpha::WTF;
 497      if (MVT::isInteger(TypeOperands[i])) {
 498        Opc = Alpha::STQ;
 499      } else if (TypeOperands[i] == MVT::f32) {
 500        Opc = Alpha::STS;
 501      } else if (TypeOperands[i] == MVT::f64) {
 502        Opc = Alpha::STT;
 503      } else
 504        assert(0 && "Unknown operand");
 505
 506      SDOperand Ops[] = { CallOperands[i],  getI64Imm((i - 6) * 8),
 507                          CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 508                          Chain };
 509      Chain = SDOperand(CurDAG->getTargetNode(Opc, MVT::Other, Ops, 4), 0);
 510    }
 511    for (int i = 0; i < std::min(6, count); ++i) {
 512      if (MVT::isInteger(TypeOperands[i])) {
 513        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 514        InFlag = Chain.getValue(1);
 515      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 516        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 517        InFlag = Chain.getValue(1);
 518      } else
 519        assert(0 && "Unknown operand");
 520    }
 521
 522    // Finally, once everything is in registers to pass to the call, emit the
 523    // call itself.
 524    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 525      SDOperand GOT = getGlobalBaseReg();
 526      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 527      InFlag = Chain.getValue(1);
 528      Chain = SDOperand(CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 529                                              Addr.getOperand(0), Chain, InFlag), 0);
 530    } else {
 531      AddToISelQueue(Addr);
 532      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Addr, InFlag);
 533      InFlag = Chain.getValue(1);
 534      Chain = SDOperand(CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 535                                              Chain, InFlag), 0);
 536    }
 537    InFlag = Chain.getValue(1);
 538
 539    std::vector<SDOperand> CallResults;
 540
 541    switch (N->getValueType(0)) {
 542    default: assert(0 && "Unexpected ret value!");
 543      case MVT::Other: break;
 544    case MVT::i64:
 545      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 546      CallResults.push_back(Chain.getValue(0));
 547      break;
 548    case MVT::f32:
 549      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 550      CallResults.push_back(Chain.getValue(0));
 551      break;
 552    case MVT::f64:
 553      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 554      CallResults.push_back(Chain.getValue(0));
 555      break;
 556    }
 557
 558    CallResults.push_back(Chain);
 559    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 560      ReplaceUses(Op.getValue(i), CallResults[i]);
 561 }
 562
 563
 564 /// createAlphaISelDag - This pass converts a legalized DAG into a
 565 /// Alpha-specific DAG, ready for instruction scheduling.
 566 ///
 567 FunctionPass *llvm::createAlphaISelDag(TargetMachine &TM) {
 568   return new AlphaDAGToDAGISel(TM);
 569 }