lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Intrinsics.h"
  29 #include "llvm/Support/Debug.h"
  30 #include "llvm/Support/MathExtras.h"
  31 #include <algorithm>
  32 #include <iostream>
  33 #include <queue>
  34 #include <set>
  35 using namespace llvm;
  36
  37 namespace {
  38
  39   //===--------------------------------------------------------------------===//
  40   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  41   /// instructions for SelectionDAG operations.
  42   class AlphaDAGToDAGISel : public SelectionDAGISel {
  43     AlphaTargetLowering AlphaLowering;
  44
  45     static const int64_t IMM_LOW  = -32768;
  46     static const int64_t IMM_HIGH = 32767;
  47     static const int64_t IMM_MULT = 65536;
  48     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  49     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  50
  51     static int64_t get_ldah16(int64_t x) {
  52       int64_t y = x / IMM_MULT;
  53       if (x % IMM_MULT > IMM_HIGH)
  54         ++y;
  55       return y;
  56     }
  57
  58     static int64_t get_lda16(int64_t x) {
  59       return x - get_ldah16(x) * IMM_MULT;
  60     }
  61
  62     /// get_zapImm - Return a zap mask if X is a valid immediate for a zapnot
  63     /// instruction (if not, return 0).  Note that this code accepts partial
  64     /// zap masks.  For example (and LHS, 1) is a valid zap, as long we know
  65     /// that the bits 1-7 of LHS are already zero.  If LHS is non-null, we are
  66     /// in checking mode.  If LHS is null, we assume that the mask has already
  67     /// been validated before.
  68     uint64_t get_zapImm(SDOperand LHS, uint64_t Constant) {
  69       uint64_t BitsToCheck = 0;
  70       unsigned Result = 0;
  71       for (unsigned i = 0; i != 8; ++i) {
  72         if (((Constant >> 8*i) & 0xFF) == 0) {
  73           // nothing to do.
  74         } else {
  75           Result |= 1 << i;
  76           if (((Constant >> 8*i) & 0xFF) == 0xFF) {
  77             // If the entire byte is set, zapnot the byte.
  78           } else if (LHS.Val == 0) {
  79             // Otherwise, if the mask was previously validated, we know its okay
  80             // to zapnot this entire byte even though all the bits aren't set.
  81           } else {
  82             // Otherwise we don't know that the it's okay to zapnot this entire
  83             // byte.  Only do this iff we can prove that the missing bits are
  84             // already null, so the bytezap doesn't need to really null them.
  85             BitsToCheck |= ~Constant & (0xFF << 8*i);
  86           }
  87         }
  88       }
  89
  90       // If there are missing bits in a byte (for example, X & 0xEF00), check to
  91       // see if the missing bits (0x1000) are already known zero if not, the zap
  92       // isn't okay to do, as it won't clear all the required bits.
  93       if (BitsToCheck &&
  94           !getTargetLowering().MaskedValueIsZero(LHS, BitsToCheck))
  95         return 0;
  96
  97       return Result;
  98     }
  99
 100     static uint64_t get_zapImm(uint64_t x) {
 101       unsigned build = 0;
 102       for(int i = 0; i != 8; ++i) {
 103         if ((x & 0x00FF) == 0x00FF)
 104           build |= 1 << i;
 105         else if ((x & 0x00FF) != 0)
 106           return 0;
 107         x >>= 8;
 108       }
 109       return build;
 110     }
 111
 112
 113     static uint64_t getNearPower2(uint64_t x) {
 114       if (!x) return 0;
 115       unsigned at = CountLeadingZeros_64(x);
 116       uint64_t complow = 1 << (63 - at);
 117       uint64_t comphigh = 1 << (64 - at);
 118       //std::cerr << x << ":" << complow << ":" << comphigh << "\n";
 119       if (abs(complow - x) <= abs(comphigh - x))
 120         return complow;
 121       else
 122         return comphigh;
 123     }
 124
 125     static bool chkRemNearPower2(uint64_t x, uint64_t r, bool swap) {
 126       uint64_t y = getNearPower2(x);
 127       if (swap)
 128         return (y - x) == r;
 129       else
 130         return (x - y) == r;
 131     }
 132
 133     static bool isFPZ(SDOperand N) {
 134       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 135       return (CN && (CN->isExactlyValue(+0.0) || CN->isExactlyValue(-0.0)));
 136     }
 137     static bool isFPZn(SDOperand N) {
 138       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 139       return (CN && CN->isExactlyValue(-0.0));
 140     }
 141     static bool isFPZp(SDOperand N) {
 142       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 143       return (CN && CN->isExactlyValue(+0.0));
 144     }
 145
 146   public:
 147     AlphaDAGToDAGISel(TargetMachine &TM)
 148       : SelectionDAGISel(AlphaLowering),
 149         AlphaLowering(*(AlphaTargetLowering*)(TM.getTargetLowering()))
 150     {}
 151
 152     /// getI64Imm - Return a target constant with the specified value, of type
 153     /// i64.
 154     inline SDOperand getI64Imm(int64_t Imm) {
 155       return CurDAG->getTargetConstant(Imm, MVT::i64);
 156     }
 157
 158     // Select - Convert the specified operand from a target-independent to a
 159     // target-specific node if it hasn't already been changed.
 160     SDNode *Select(SDOperand Op);
 161
 162     /// InstructionSelectBasicBlock - This callback is invoked by
 163     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 164     virtual void InstructionSelectBasicBlock(SelectionDAG &DAG);
 165
 166     virtual const char *getPassName() const {
 167       return "Alpha DAG->DAG Pattern Instruction Selection";
 168     }
 169
 170     /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 171     /// inline asm expressions.
 172     virtual bool SelectInlineAsmMemoryOperand(const SDOperand &Op,
 173                                               char ConstraintCode,
 174                                               std::vector<SDOperand> &OutOps,
 175                                               SelectionDAG &DAG) {
 176       SDOperand Op0;
 177       switch (ConstraintCode) {
 178       default: return true;
 179       case 'm':   // memory
 180         Op0 = Op;
 181         AddToISelQueue(Op0);
 182         break;
 183       }
 184
 185       OutOps.push_back(Op0);
 186       return false;
 187     }
 188
 189 // Include the pieces autogenerated from the target description.
 190 #include "AlphaGenDAGISel.inc"
 191
 192 private:
 193     SDOperand getGlobalBaseReg();
 194     SDOperand getGlobalRetAddr();
 195     void SelectCALL(SDOperand Op);
 196
 197   };
 198 }
 199
 200 /// getGlobalBaseReg - Output the instructions required to put the
 201 /// GOT address into a register.
 202 ///
 203 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
 204   MachineFunction* MF = BB->getParent();
 205   unsigned GP = 0;
 206   for(MachineFunction::livein_iterator ii = MF->livein_begin(),
 207         ee = MF->livein_end(); ii != ee; ++ii)
 208     if (ii->first == Alpha::R29) {
 209       GP = ii->second;
 210       break;
 211     }
 212   assert(GP && "GOT PTR not in liveins");
 213   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 214                                 GP, MVT::i64);
 215 }
 216
 217 /// getRASaveReg - Grab the return address
 218 ///
 219 SDOperand AlphaDAGToDAGISel::getGlobalRetAddr() {
 220   MachineFunction* MF = BB->getParent();
 221   unsigned RA = 0;
 222   for(MachineFunction::livein_iterator ii = MF->livein_begin(),
 223         ee = MF->livein_end(); ii != ee; ++ii)
 224     if (ii->first == Alpha::R26) {
 225       RA = ii->second;
 226       break;
 227     }
 228   assert(RA && "RA PTR not in liveins");
 229   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 230                                 RA, MVT::i64);
 231 }
 232
 233 /// InstructionSelectBasicBlock - This callback is invoked by
 234 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 235 void AlphaDAGToDAGISel::InstructionSelectBasicBlock(SelectionDAG &DAG) {
 236   DEBUG(BB->dump());
 237
 238   // Select target instructions for the DAG.
 239   DAG.setRoot(SelectRoot(DAG.getRoot()));
 240   DAG.RemoveDeadNodes();
 241
 242   // Emit machine code to BB.
 243   ScheduleAndEmitDAG(DAG);
 244 }
 245
 246 // Select - Convert the specified operand from a target-independent to a
 247 // target-specific node if it hasn't already been changed.
 248 SDNode *AlphaDAGToDAGISel::Select(SDOperand Op) {
 249   SDNode *N = Op.Val;
 250   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 251       N->getOpcode() < AlphaISD::FIRST_NUMBER) {
 252     return NULL;   // Already selected.
 253   }
 254
 255   switch (N->getOpcode()) {
 256   default: break;
 257   case AlphaISD::CALL:
 258     SelectCALL(Op);
 259     return NULL;
 260
 261   case ISD::FrameIndex: {
 262     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 263     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 264                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 265                                 getI64Imm(0));
 266   }
 267   case ISD::GLOBAL_OFFSET_TABLE: {
 268     SDOperand Result = getGlobalBaseReg();
 269     ReplaceUses(Op, Result);
 270     return NULL;
 271   }
 272   case AlphaISD::GlobalRetAddr: {
 273     SDOperand Result = getGlobalRetAddr();
 274     ReplaceUses(Op, Result);
 275     return NULL;
 276   }
 277
 278   case AlphaISD::DivCall: {
 279     SDOperand Chain = CurDAG->getEntryNode();
 280     SDOperand N0 = Op.getOperand(0);
 281     SDOperand N1 = Op.getOperand(1);
 282     SDOperand N2 = Op.getOperand(2);
 283     AddToISelQueue(N0);
 284     AddToISelQueue(N1);
 285     AddToISelQueue(N2);
 286     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, N1,
 287                                  SDOperand(0,0));
 288     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, N2,
 289                                  Chain.getValue(1));
 290     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, N0,
 291                                  Chain.getValue(1));
 292     SDNode *CNode =
 293       CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 294                             Chain, Chain.getValue(1));
 295     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 296                                   SDOperand(CNode, 1));
 297     return CurDAG->SelectNodeTo(N, Alpha::BISr, MVT::i64, Chain, Chain);
 298   }
 299
 300   case ISD::READCYCLECOUNTER: {
 301     SDOperand Chain = N->getOperand(0);
 302     AddToISelQueue(Chain); //Select chain
 303     return CurDAG->getTargetNode(Alpha::RPCC, MVT::i64, MVT::Other,
 304                                  Chain);
 305   }
 306
 307   case ISD::Constant: {
 308     uint64_t uval = cast<ConstantSDNode>(N)->getValue();
 309
 310     if (uval == 0) {
 311       SDOperand Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 312                                                 Alpha::R31, MVT::i64);
 313       ReplaceUses(Op, Result);
 314       return NULL;
 315     }
 316
 317     int64_t val = (int64_t)uval;
 318     int32_t val32 = (int32_t)val;
 319     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 320         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 321       break; //(LDAH (LDA))
 322     if ((uval >> 32) == 0 && //empty upper bits
 323         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 324       //        val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 325       break; //(zext (LDAH (LDA)))
 326     //Else use the constant pool
 327     ConstantInt *C = ConstantInt::get(Type::ULongTy, uval);
 328     SDOperand CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 329     SDNode *Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI,
 330                                         getGlobalBaseReg());
 331     return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 332                             CPI, SDOperand(Tmp, 0), CurDAG->getEntryNode());
 333   }
 334   case ISD::TargetConstantFP: {
 335     ConstantFPSDNode *CN = cast<ConstantFPSDNode>(N);
 336     bool isDouble = N->getValueType(0) == MVT::f64;
 337     MVT::ValueType T = isDouble ? MVT::f64 : MVT::f32;
 338     if (CN->isExactlyValue(+0.0)) {
 339       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 340                                   T, CurDAG->getRegister(Alpha::F31, T),
 341                                   CurDAG->getRegister(Alpha::F31, T));
 342     } else if ( CN->isExactlyValue(-0.0)) {
 343       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 344                                   T, CurDAG->getRegister(Alpha::F31, T),
 345                                   CurDAG->getRegister(Alpha::F31, T));
 346     } else {
 347       abort();
 348     }
 349     break;
 350   }
 351
 352   case ISD::SETCC:
 353     if (MVT::isFloatingPoint(N->getOperand(0).Val->getValueType(0))) {
 354       unsigned Opc = Alpha::WTF;
 355       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 356       bool rev = false;
 357       bool isNE = false;
 358       switch(CC) {
 359       default: DEBUG(N->dump()); assert(0 && "Unknown FP comparison!");
 360       case ISD::SETEQ: case ISD::SETOEQ: case ISD::SETUEQ: Opc = Alpha::CMPTEQ; break;
 361       case ISD::SETLT: case ISD::SETOLT: case ISD::SETULT: Opc = Alpha::CMPTLT; break;
 362       case ISD::SETLE: case ISD::SETOLE: case ISD::SETULE: Opc = Alpha::CMPTLE; break;
 363       case ISD::SETGT: case ISD::SETOGT: case ISD::SETUGT: Opc = Alpha::CMPTLT; rev = true; break;
 364       case ISD::SETGE: case ISD::SETOGE: case ISD::SETUGE: Opc = Alpha::CMPTLE; rev = true; break;
 365       case ISD::SETNE: case ISD::SETONE: case ISD::SETUNE: Opc = Alpha::CMPTEQ; isNE = true; break;
 366       };
 367       SDOperand tmp1 = N->getOperand(0);
 368       SDOperand tmp2 = N->getOperand(1);
 369       AddToISelQueue(tmp1);
 370       AddToISelQueue(tmp2);
 371       SDNode *cmp = CurDAG->getTargetNode(Opc, MVT::f64,
 372                                           rev?tmp2:tmp1,
 373                                           rev?tmp1:tmp2);
 374       if (isNE)
 375         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, SDOperand(cmp, 0),
 376                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 377
 378       SDOperand LD;
 379       if (AlphaLowering.hasITOF()) {
 380         LD = CurDAG->getNode(AlphaISD::FTOIT_, MVT::i64, SDOperand(cmp, 0));
 381       } else {
 382         int FrameIdx =
 383           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 384         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 385         SDOperand ST =
 386           SDOperand(CurDAG->getTargetNode(Alpha::STT, MVT::Other,
 387                                           SDOperand(cmp, 0), FI,
 388                                           CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 389         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDQ, MVT::i64, FI,
 390                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 391                                              ST), 0);
 392       }
 393       return CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 394                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 395                                    LD);
 396     }
 397     break;
 398
 399   case ISD::SELECT:
 400     if (MVT::isFloatingPoint(N->getValueType(0)) &&
 401         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 402          !MVT::isFloatingPoint(N->getOperand(0).getOperand(1).getValueType()))) {
 403       //This should be the condition not covered by the Patterns
 404       //FIXME: Don't have SelectCode die, but rather return something testable
 405       // so that things like this can be caught in fall though code
 406       //move int to fp
 407       bool isDouble = N->getValueType(0) == MVT::f64;
 408       SDOperand LD;
 409       SDOperand cond = N->getOperand(0);
 410       SDOperand TV = N->getOperand(1);
 411       SDOperand FV = N->getOperand(2);
 412       AddToISelQueue(cond);
 413       AddToISelQueue(TV);
 414       AddToISelQueue(FV);
 415
 416       if (AlphaLowering.hasITOF()) {
 417         LD = CurDAG->getNode(AlphaISD::ITOFT_, MVT::f64, cond);
 418       } else {
 419         int FrameIdx =
 420           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 421         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 422         SDOperand ST =
 423           SDOperand(CurDAG->getTargetNode(Alpha::STQ, MVT::Other,
 424                                           cond, FI, CurDAG->getRegister(Alpha::R31, MVT::i64)), 0);
 425         LD = SDOperand(CurDAG->getTargetNode(Alpha::LDT, MVT::f64, FI,
 426                                              CurDAG->getRegister(Alpha::R31, MVT::i64),
 427                                              ST), 0);
 428       }
 429       return CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 430                                    MVT::f64, FV, TV, LD);
 431     }
 432     break;
 433
 434   case ISD::AND: {
 435     ConstantSDNode* SC = NULL;
 436     ConstantSDNode* MC = NULL;
 437     if (N->getOperand(0).getOpcode() == ISD::SRL &&
 438         (MC = dyn_cast<ConstantSDNode>(N->getOperand(1))) &&
 439         (SC = dyn_cast<ConstantSDNode>(N->getOperand(0).getOperand(1))))
 440       {
 441         uint64_t sval = SC->getValue();
 442         uint64_t mval = MC->getValue();
 443         // If the result is a zap, let the autogened stuff handle it.
 444         if (get_zapImm(N->getOperand(0), mval))
 445           break;
 446         // given mask X, and shift S, we want to see if there is any zap in the
 447         // mask if we play around with the botton S bits
 448         uint64_t dontcare = (~0ULL) >> (64 - sval);
 449         uint64_t mask = mval << sval;
 450
 451         if (get_zapImm(mask | dontcare))
 452           mask = mask | dontcare;
 453
 454         if (get_zapImm(mask)) {
 455           AddToISelQueue(N->getOperand(0).getOperand(0));
 456           SDOperand Z =
 457             SDOperand(CurDAG->getTargetNode(Alpha::ZAPNOTi, MVT::i64,
 458                                             N->getOperand(0).getOperand(0),
 459                                             getI64Imm(get_zapImm(mask))), 0);
 460           return CurDAG->getTargetNode(Alpha::SRLr, MVT::i64, Z,
 461                                        getI64Imm(sval));
 462         }
 463       }
 464     break;
 465   }
 466
 467   }
 468
 469   return SelectCode(Op);
 470 }
 471
 472 void AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 473   //TODO: add flag stuff to prevent nondeturministic breakage!
 474
 475   SDNode *N = Op.Val;
 476   SDOperand Chain = N->getOperand(0);
 477   SDOperand Addr = N->getOperand(1);
 478   SDOperand InFlag(0,0);  // Null incoming flag value.
 479   AddToISelQueue(Chain);
 480
 481    std::vector<SDOperand> CallOperands;
 482    std::vector<MVT::ValueType> TypeOperands;
 483
 484    //grab the arguments
 485    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 486      TypeOperands.push_back(N->getOperand(i).getValueType());
 487      AddToISelQueue(N->getOperand(i));
 488      CallOperands.push_back(N->getOperand(i));
 489    }
 490    int count = N->getNumOperands() - 2;
 491
 492    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 493                                        Alpha::R19, Alpha::R20, Alpha::R21};
 494    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 495                                          Alpha::F19, Alpha::F20, Alpha::F21};
 496
 497    for (int i = 6; i < count; ++i) {
 498      unsigned Opc = Alpha::WTF;
 499      if (MVT::isInteger(TypeOperands[i])) {
 500        Opc = Alpha::STQ;
 501      } else if (TypeOperands[i] == MVT::f32) {
 502        Opc = Alpha::STS;
 503      } else if (TypeOperands[i] == MVT::f64) {
 504        Opc = Alpha::STT;
 505      } else
 506        assert(0 && "Unknown operand");
 507
 508      SDOperand Ops[] = { CallOperands[i],  getI64Imm((i - 6) * 8),
 509                          CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 510                          Chain };
 511      Chain = SDOperand(CurDAG->getTargetNode(Opc, MVT::Other, Ops, 4), 0);
 512    }
 513    for (int i = 0; i < std::min(6, count); ++i) {
 514      if (MVT::isInteger(TypeOperands[i])) {
 515        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 516        InFlag = Chain.getValue(1);
 517      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 518        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 519        InFlag = Chain.getValue(1);
 520      } else
 521        assert(0 && "Unknown operand");
 522    }
 523
 524    // Finally, once everything is in registers to pass to the call, emit the
 525    // call itself.
 526    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 527      SDOperand GOT = getGlobalBaseReg();
 528      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 529      InFlag = Chain.getValue(1);
 530      Chain = SDOperand(CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 531                                              Addr.getOperand(0), Chain, InFlag), 0);
 532    } else {
 533      AddToISelQueue(Addr);
 534      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Addr, InFlag);
 535      InFlag = Chain.getValue(1);
 536      Chain = SDOperand(CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 537                                              Chain, InFlag), 0);
 538    }
 539    InFlag = Chain.getValue(1);
 540
 541    std::vector<SDOperand> CallResults;
 542
 543    switch (N->getValueType(0)) {
 544    default: assert(0 && "Unexpected ret value!");
 545      case MVT::Other: break;
 546    case MVT::i64:
 547      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 548      CallResults.push_back(Chain.getValue(0));
 549      break;
 550    case MVT::f32:
 551      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 552      CallResults.push_back(Chain.getValue(0));
 553      break;
 554    case MVT::f64:
 555      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 556      CallResults.push_back(Chain.getValue(0));
 557      break;
 558    }
 559
 560    CallResults.push_back(Chain);
 561    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 562      ReplaceUses(Op.getValue(i), CallResults[i]);
 563 }
 564
 565
 566 /// createAlphaISelDag - This pass converts a legalized DAG into a
 567 /// Alpha-specific DAG, ready for instruction scheduling.
 568 ///
 569 FunctionPass *llvm::createAlphaISelDag(TargetMachine &TM) {
 570   return new AlphaDAGToDAGISel(TM);
 571 }