lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/MachineRegisterInfo.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/Constants.h"
  26 #include "llvm/DerivedTypes.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Intrinsics.h"
  29 #include "llvm/Support/Compiler.h"
  30 #include "llvm/Support/Debug.h"
  31 #include "llvm/Support/MathExtras.h"
  32 #include <algorithm>
  33 #include <queue>
  34 #include <set>
  35 using namespace llvm;
  36
  37 namespace {
  38
  39   //===--------------------------------------------------------------------===//
  40   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  41   /// instructions for SelectionDAG operations.
  42   class AlphaDAGToDAGISel : public SelectionDAGISel {
  43     AlphaTargetLowering AlphaLowering;
  44
  45     static const int64_t IMM_LOW  = -32768;
  46     static const int64_t IMM_HIGH = 32767;
  47     static const int64_t IMM_MULT = 65536;
  48     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  49     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  50
  51     static int64_t get_ldah16(int64_t x) {
  52       int64_t y = x / IMM_MULT;
  53       if (x % IMM_MULT > IMM_HIGH)
  54         ++y;
  55       return y;
  56     }
  57
  58     static int64_t get_lda16(int64_t x) {
  59       return x - get_ldah16(x) * IMM_MULT;
  60     }
  61
  62     /// get_zapImm - Return a zap mask if X is a valid immediate for a zapnot
  63     /// instruction (if not, return 0).  Note that this code accepts partial
  64     /// zap masks.  For example (and LHS, 1) is a valid zap, as long we know
  65     /// that the bits 1-7 of LHS are already zero.  If LHS is non-null, we are
  66     /// in checking mode.  If LHS is null, we assume that the mask has already
  67     /// been validated before.
  68     uint64_t get_zapImm(SDOperand LHS, uint64_t Constant) {
  69       uint64_t BitsToCheck = 0;
  70       unsigned Result = 0;
  71       for (unsigned i = 0; i != 8; ++i) {
  72         if (((Constant >> 8*i) & 0xFF) == 0) {
  73           // nothing to do.
  74         } else {
  75           Result |= 1 << i;
  76           if (((Constant >> 8*i) & 0xFF) == 0xFF) {
  77             // If the entire byte is set, zapnot the byte.
  78           } else if (LHS.Val == 0) {
  79             // Otherwise, if the mask was previously validated, we know its okay
  80             // to zapnot this entire byte even though all the bits aren't set.
  81           } else {
  82             // Otherwise we don't know that the it's okay to zapnot this entire
  83             // byte.  Only do this iff we can prove that the missing bits are
  84             // already null, so the bytezap doesn't need to really null them.
  85             BitsToCheck |= ~Constant & (0xFF << 8*i);
  86           }
  87         }
  88       }
  89
  90       // If there are missing bits in a byte (for example, X & 0xEF00), check to
  91       // see if the missing bits (0x1000) are already known zero if not, the zap
  92       // isn't okay to do, as it won't clear all the required bits.
  93       if (BitsToCheck &&
  94           !CurDAG->MaskedValueIsZero(LHS,
  95                                      APInt(LHS.getValueSizeInBits(),
  96                                            BitsToCheck)))
  97         return 0;
  98
  99       return Result;
 100     }
 101
 102     static uint64_t get_zapImm(uint64_t x) {
 103       unsigned build = 0;
 104       for(int i = 0; i != 8; ++i) {
 105         if ((x & 0x00FF) == 0x00FF)
 106           build |= 1 << i;
 107         else if ((x & 0x00FF) != 0)
 108           return 0;
 109         x >>= 8;
 110       }
 111       return build;
 112     }
 113
 114
 115     static uint64_t getNearPower2(uint64_t x) {
 116       if (!x) return 0;
 117       unsigned at = CountLeadingZeros_64(x);
 118       uint64_t complow = 1 << (63 - at);
 119       uint64_t comphigh = 1 << (64 - at);
 120       //cerr << x << ":" << complow << ":" << comphigh << "\n";
 121       if (abs(complow - x) <= abs(comphigh - x))
 122         return complow;
 123       else
 124         return comphigh;
 125     }
 126
 127     static bool chkRemNearPower2(uint64_t x, uint64_t r, bool swap) {
 128       uint64_t y = getNearPower2(x);
 129       if (swap)
 130         return (y - x) == r;
 131       else
 132         return (x - y) == r;
 133     }
 134
 135     static bool isFPZ(SDOperand N) {
 136       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 137       return (CN && (CN->getValueAPF().isZero()));
 138     }
 139     static bool isFPZn(SDOperand N) {
 140       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 141       return (CN && CN->getValueAPF().isNegZero());
 142     }
 143     static bool isFPZp(SDOperand N) {
 144       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
 145       return (CN && CN->getValueAPF().isPosZero());
 146     }
 147
 148   public:
 149     explicit AlphaDAGToDAGISel(AlphaTargetMachine &TM)
 150       : SelectionDAGISel(AlphaLowering),
 151         AlphaLowering(*TM.getTargetLowering())
 152     {}
 153
 154     /// getI64Imm - Return a target constant with the specified value, of type
 155     /// i64.
 156     inline SDOperand getI64Imm(int64_t Imm) {
 157       return CurDAG->getTargetConstant(Imm, MVT::i64);
 158     }
 159
 160     // Select - Convert the specified operand from a target-independent to a
 161     // target-specific node if it hasn't already been changed.
 162     SDNode *Select(SDOperand Op);
 163
 164     /// InstructionSelect - This callback is invoked by
 165     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 166     virtual void InstructionSelect(SelectionDAG &DAG);
 167
 168     virtual const char *getPassName() const {
 169       return "Alpha DAG->DAG Pattern Instruction Selection";
 170     }
 171
 172     /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 173     /// inline asm expressions.
 174     virtual bool SelectInlineAsmMemoryOperand(const SDOperand &Op,
 175                                               char ConstraintCode,
 176                                               std::vector<SDOperand> &OutOps,
 177                                               SelectionDAG &DAG) {
 178       SDOperand Op0;
 179       switch (ConstraintCode) {
 180       default: return true;
 181       case 'm':   // memory
 182         Op0 = Op;
 183         AddToISelQueue(Op0);
 184         break;
 185       }
 186
 187       OutOps.push_back(Op0);
 188       return false;
 189     }
 190
 191 // Include the pieces autogenerated from the target description.
 192 #include "AlphaGenDAGISel.inc"
 193
 194 private:
 195     SDOperand getGlobalBaseReg();
 196     SDOperand getGlobalRetAddr();
 197     void SelectCALL(SDOperand Op);
 198
 199   };
 200 }
 201
 202 /// getGlobalBaseReg - Output the instructions required to put the
 203 /// GOT address into a register.
 204 ///
 205 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
 206   unsigned GP = 0;
 207   for(MachineRegisterInfo::livein_iterator ii = RegInfo->livein_begin(),
 208         ee = RegInfo->livein_end(); ii != ee; ++ii)
 209     if (ii->first == Alpha::R29) {
 210       GP = ii->second;
 211       break;
 212     }
 213   assert(GP && "GOT PTR not in liveins");
 214   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 215                                 GP, MVT::i64);
 216 }
 217
 218 /// getRASaveReg - Grab the return address
 219 ///
 220 SDOperand AlphaDAGToDAGISel::getGlobalRetAddr() {
 221   unsigned RA = 0;
 222   for(MachineRegisterInfo::livein_iterator ii = RegInfo->livein_begin(),
 223         ee = RegInfo->livein_end(); ii != ee; ++ii)
 224     if (ii->first == Alpha::R26) {
 225       RA = ii->second;
 226       break;
 227     }
 228   assert(RA && "RA PTR not in liveins");
 229   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 230                                 RA, MVT::i64);
 231 }
 232
 233 /// InstructionSelect - This callback is invoked by
 234 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 235 void AlphaDAGToDAGISel::InstructionSelect(SelectionDAG &DAG) {
 236   DEBUG(BB->dump());
 237
 238   // Select target instructions for the DAG.
 239   DAG.setRoot(SelectRoot(DAG.getRoot()));
 240   DAG.RemoveDeadNodes();
 241 }
 242
 243 // Select - Convert the specified operand from a target-independent to a
 244 // target-specific node if it hasn't already been changed.
 245 SDNode *AlphaDAGToDAGISel::Select(SDOperand Op) {
 246   SDNode *N = Op.Val;
 247   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 248       N->getOpcode() < AlphaISD::FIRST_NUMBER) {
 249     return NULL;   // Already selected.
 250   }
 251
 252   switch (N->getOpcode()) {
 253   default: break;
 254   case AlphaISD::CALL:
 255     SelectCALL(Op);
 256     return NULL;
 257
 258   case ISD::FrameIndex: {
 259     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 260     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 261                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 262                                 getI64Imm(0));
 263   }
 264   case ISD::GLOBAL_OFFSET_TABLE: {
 265     SDOperand Result = getGlobalBaseReg();
 266     ReplaceUses(Op, Result);
 267     return NULL;
 268   }
 269   case AlphaISD::GlobalRetAddr: {
 270     SDOperand Result = getGlobalRetAddr();
 271     ReplaceUses(Op, Result);
 272     return NULL;
 273   }
 274
 275   case AlphaISD::DivCall: {
 276     SDOperand Chain = CurDAG->getEntryNode();
 277     SDOperand N0 = Op.getOperand(0);
 278     SDOperand N1 = Op.getOperand(1);
 279     SDOperand N2 = Op.getOperand(2);
 280     AddToISelQueue(N0);
 281     AddToISelQueue(N1);
 282     AddToISelQueue(N2);
 283     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, N1,
 284                                  SDOperand(0,0));
 285     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, N2,
 286                                  Chain.getValue(1));
 287     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, N0,
 288                                  Chain.getValue(1));
 289     SDNode *CNode =
 290       CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 291                             Chain, Chain.getValue(1));
 292     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 293                                    SDOperand(CNode, 1));
 294     return CurDAG->SelectNodeTo(N, Alpha::BISr, MVT::i64, Chain, Chain);
 295   }
 296
 297   case ISD::READCYCLECOUNTER: {
 298     SDOperand Chain = N->getOperand(0);
 299     AddToISelQueue(Chain); //Select chain
 300     return CurDAG->getTargetNode(Alpha::RPCC, MVT::i64, MVT::Other,
 301                                  Chain);
 302   }
 303
 304   case ISD::Constant: {
 305     uint64_t uval = cast<ConstantSDNode>(N)->getValue();
 306
 307     if (uval == 0) {
 308       SDOperand Result = CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 309                                                 Alpha::R31, MVT::i64);
 310       ReplaceUses(Op, Result);
 311       return NULL;
 312     }
 313
 314     int64_t val = (int64_t)uval;
 315     int32_t val32 = (int32_t)val;
 316     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 317         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 318       break; //(LDAH (LDA))
 319     if ((uval >> 32) == 0 && //empty upper bits
 320         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 321       // val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 322       break; //(zext (LDAH (LDA)))
 323     //Else use the constant pool
 324     ConstantInt *C = ConstantInt::get(Type::Int64Ty, uval);
 325     SDOperand CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 326     SDNode *Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI,
 327                                         getGlobalBaseReg());
 328     return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 329                                 CPI, SDOperand(Tmp, 0), CurDAG->getEntryNode());
 330   }
 331   case ISD::TargetConstantFP: {
 332     ConstantFPSDNode *CN = cast<ConstantFPSDNode>(N);
 333     bool isDouble = N->getValueType(0) == MVT::f64;
 334     MVT T = isDouble ? MVT::f64 : MVT::f32;
 335     if (CN->getValueAPF().isPosZero()) {
 336       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 337                                   T, CurDAG->getRegister(Alpha::F31, T),
 338                                   CurDAG->getRegister(Alpha::F31, T));
 339     } else if (CN->getValueAPF().isNegZero()) {
 340       return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 341                                   T, CurDAG->getRegister(Alpha::F31, T),
 342                                   CurDAG->getRegister(Alpha::F31, T));
 343     } else {
 344       abort();
 345     }
 346     break;
 347   }
 348
 349   case ISD::SETCC:
 350     if (N->getOperand(0).Val->getValueType(0).isFloatingPoint()) {
 351       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 352
 353       unsigned Opc = Alpha::WTF;
 354       bool rev = false;
 355       bool inv = false;
 356       switch(CC) {
 357       default: DEBUG(N->dump(CurDAG)); assert(0 && "Unknown FP comparison!");
 358       case ISD::SETEQ: case ISD::SETOEQ: case ISD::SETUEQ:
 359         Opc = Alpha::CMPTEQ; break;
 360       case ISD::SETLT: case ISD::SETOLT: case ISD::SETULT:
 361         Opc = Alpha::CMPTLT; break;
 362       case ISD::SETLE: case ISD::SETOLE: case ISD::SETULE:
 363         Opc = Alpha::CMPTLE; break;
 364       case ISD::SETGT: case ISD::SETOGT: case ISD::SETUGT:
 365         Opc = Alpha::CMPTLT; rev = true; break;
 366       case ISD::SETGE: case ISD::SETOGE: case ISD::SETUGE:
 367         Opc = Alpha::CMPTLE; rev = true; break;
 368       case ISD::SETNE: case ISD::SETONE: case ISD::SETUNE:
 369         Opc = Alpha::CMPTEQ; inv = true; break;
 370       case ISD::SETO:
 371         Opc = Alpha::CMPTUN; inv = true; break;
 372       case ISD::SETUO:
 373         Opc = Alpha::CMPTUN; break;
 374       };
 375       SDOperand tmp1 = N->getOperand(rev?1:0);
 376       SDOperand tmp2 = N->getOperand(rev?0:1);
 377       AddToISelQueue(tmp1);
 378       AddToISelQueue(tmp2);
 379       SDNode *cmp = CurDAG->getTargetNode(Opc, MVT::f64, tmp1, tmp2);
 380       if (inv)
 381         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, SDOperand(cmp, 0),
 382                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 383       switch(CC) {
 384       case ISD::SETUEQ: case ISD::SETULT: case ISD::SETULE:
 385       case ISD::SETUNE: case ISD::SETUGT: case ISD::SETUGE:
 386        {
 387          SDNode* cmp2 = CurDAG->getTargetNode(Alpha::CMPTUN, MVT::f64,
 388                                               tmp1, tmp2);
 389          cmp = CurDAG->getTargetNode(Alpha::ADDT, MVT::f64,
 390                                      SDOperand(cmp2, 0), SDOperand(cmp, 0));
 391          break;
 392        }
 393       default: break;
 394       }
 395
 396       SDNode* LD = CurDAG->getTargetNode(Alpha::FTOIT, MVT::i64, SDOperand(cmp, 0));
 397       return CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 398                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 399                                    SDOperand(LD,0));
 400     }
 401     break;
 402
 403   case ISD::SELECT:
 404     if (N->getValueType(0).isFloatingPoint() &&
 405         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 406          !N->getOperand(0).getOperand(1).getValueType().isFloatingPoint())) {
 407       //This should be the condition not covered by the Patterns
 408       //FIXME: Don't have SelectCode die, but rather return something testable
 409       // so that things like this can be caught in fall though code
 410       //move int to fp
 411       bool isDouble = N->getValueType(0) == MVT::f64;
 412       SDOperand cond = N->getOperand(0);
 413       SDOperand TV = N->getOperand(1);
 414       SDOperand FV = N->getOperand(2);
 415       AddToISelQueue(cond);
 416       AddToISelQueue(TV);
 417       AddToISelQueue(FV);
 418
 419       SDNode* LD = CurDAG->getTargetNode(Alpha::ITOFT, MVT::f64, cond);
 420       return CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 421                                    MVT::f64, FV, TV, SDOperand(LD,0));
 422     }
 423     break;
 424
 425   case ISD::AND: {
 426     ConstantSDNode* SC = NULL;
 427     ConstantSDNode* MC = NULL;
 428     if (N->getOperand(0).getOpcode() == ISD::SRL &&
 429         (MC = dyn_cast<ConstantSDNode>(N->getOperand(1))) &&
 430         (SC = dyn_cast<ConstantSDNode>(N->getOperand(0).getOperand(1)))) {
 431       uint64_t sval = SC->getValue();
 432       uint64_t mval = MC->getValue();
 433       // If the result is a zap, let the autogened stuff handle it.
 434       if (get_zapImm(N->getOperand(0), mval))
 435         break;
 436       // given mask X, and shift S, we want to see if there is any zap in the
 437       // mask if we play around with the botton S bits
 438       uint64_t dontcare = (~0ULL) >> (64 - sval);
 439       uint64_t mask = mval << sval;
 440
 441       if (get_zapImm(mask | dontcare))
 442         mask = mask | dontcare;
 443
 444       if (get_zapImm(mask)) {
 445         AddToISelQueue(N->getOperand(0).getOperand(0));
 446         SDOperand Z =
 447           SDOperand(CurDAG->getTargetNode(Alpha::ZAPNOTi, MVT::i64,
 448                                           N->getOperand(0).getOperand(0),
 449                                           getI64Imm(get_zapImm(mask))), 0);
 450         return CurDAG->getTargetNode(Alpha::SRLr, MVT::i64, Z,
 451                                      getI64Imm(sval));
 452       }
 453     }
 454     break;
 455   }
 456
 457   }
 458
 459   return SelectCode(Op);
 460 }
 461
 462 void AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 463   //TODO: add flag stuff to prevent nondeturministic breakage!
 464
 465   SDNode *N = Op.Val;
 466   SDOperand Chain = N->getOperand(0);
 467   SDOperand Addr = N->getOperand(1);
 468   SDOperand InFlag(0,0);  // Null incoming flag value.
 469   AddToISelQueue(Chain);
 470
 471    std::vector<SDOperand> CallOperands;
 472    std::vector<MVT> TypeOperands;
 473
 474    //grab the arguments
 475    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 476      TypeOperands.push_back(N->getOperand(i).getValueType());
 477      AddToISelQueue(N->getOperand(i));
 478      CallOperands.push_back(N->getOperand(i));
 479    }
 480    int count = N->getNumOperands() - 2;
 481
 482    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 483                                        Alpha::R19, Alpha::R20, Alpha::R21};
 484    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 485                                          Alpha::F19, Alpha::F20, Alpha::F21};
 486
 487    for (int i = 6; i < count; ++i) {
 488      unsigned Opc = Alpha::WTF;
 489      if (TypeOperands[i].isInteger()) {
 490        Opc = Alpha::STQ;
 491      } else if (TypeOperands[i] == MVT::f32) {
 492        Opc = Alpha::STS;
 493      } else if (TypeOperands[i] == MVT::f64) {
 494        Opc = Alpha::STT;
 495      } else
 496        assert(0 && "Unknown operand");
 497
 498      SDOperand Ops[] = { CallOperands[i],  getI64Imm((i - 6) * 8),
 499                          CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 500                          Chain };
 501      Chain = SDOperand(CurDAG->getTargetNode(Opc, MVT::Other, Ops, 4), 0);
 502    }
 503    for (int i = 0; i < std::min(6, count); ++i) {
 504      if (TypeOperands[i].isInteger()) {
 505        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 506        InFlag = Chain.getValue(1);
 507      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 508        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 509        InFlag = Chain.getValue(1);
 510      } else
 511        assert(0 && "Unknown operand");
 512    }
 513
 514    // Finally, once everything is in registers to pass to the call, emit the
 515    // call itself.
 516    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 517      SDOperand GOT = getGlobalBaseReg();
 518      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 519      InFlag = Chain.getValue(1);
 520      Chain = SDOperand(CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 521                                              Addr.getOperand(0), Chain, InFlag), 0);
 522    } else {
 523      AddToISelQueue(Addr);
 524      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Addr, InFlag);
 525      InFlag = Chain.getValue(1);
 526      Chain = SDOperand(CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 527                                              Chain, InFlag), 0);
 528    }
 529    InFlag = Chain.getValue(1);
 530
 531    std::vector<SDOperand> CallResults;
 532
 533    switch (N->getValueType(0).getSimpleVT()) {
 534    default: assert(0 && "Unexpected ret value!");
 535      case MVT::Other: break;
 536    case MVT::i64:
 537      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 538      CallResults.push_back(Chain.getValue(0));
 539      break;
 540    case MVT::f32:
 541      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 542      CallResults.push_back(Chain.getValue(0));
 543      break;
 544    case MVT::f64:
 545      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 546      CallResults.push_back(Chain.getValue(0));
 547      break;
 548    }
 549
 550    CallResults.push_back(Chain);
 551    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 552      ReplaceUses(Op.getValue(i), CallResults[i]);
 553 }
 554
 555
 556 /// createAlphaISelDag - This pass converts a legalized DAG into a
 557 /// Alpha-specific DAG, ready for instruction scheduling.
 558 ///
 559 FunctionPass *llvm::createAlphaISelDag(AlphaTargetMachine &TM) {
 560   return new AlphaDAGToDAGISel(TM);
 561 }