lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Support/Debug.h"
  29 #include "llvm/Support/MathExtras.h"
  30 #include <algorithm>
  31 using namespace llvm;
  32
  33 namespace {
  34
  35   //===--------------------------------------------------------------------===//
  36   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  37   /// instructions for SelectionDAG operations.
  38   class AlphaDAGToDAGISel : public SelectionDAGISel {
  39     AlphaTargetLowering AlphaLowering;
  40
  41     static const int64_t IMM_LOW  = -32768;
  42     static const int64_t IMM_HIGH = 32767;
  43     static const int64_t IMM_MULT = 65536;
  44     static const int64_t IMM_FULLHIGH = IMM_HIGH + IMM_HIGH * IMM_MULT;
  45     static const int64_t IMM_FULLLOW = IMM_LOW + IMM_LOW  * IMM_MULT;
  46
  47     static int64_t get_ldah16(int64_t x) {
  48       int64_t y = x / IMM_MULT;
  49       if (x % IMM_MULT > IMM_HIGH)
  50         ++y;
  51       return y;
  52     }
  53
  54     static int64_t get_lda16(int64_t x) {
  55       return x - get_ldah16(x) * IMM_MULT;
  56     }
  57
  58     static uint64_t get_zapImm(uint64_t x) {
  59       unsigned int build = 0;
  60       for(int i = 0; i < 8; ++i)
  61         {
  62           if ((x & 0x00FF) == 0x00FF)
  63             build |= 1 << i;
  64           else if ((x & 0x00FF) != 0)
  65             { build = 0; break; }
  66           x >>= 8;
  67         }
  68       return build;
  69     }
  70
  71     static bool isFPZ(SDOperand N) {
  72       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  73       return (CN && (CN->isExactlyValue(+0.0) || CN->isExactlyValue(-0.0)));
  74     }
  75     static bool isFPZn(SDOperand N) {
  76       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  77       return (CN && CN->isExactlyValue(-0.0));
  78     }
  79     static bool isFPZp(SDOperand N) {
  80       ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N);
  81       return (CN && CN->isExactlyValue(+0.0));
  82     }
  83
  84   public:
  85     AlphaDAGToDAGISel(TargetMachine &TM)
  86       : SelectionDAGISel(AlphaLowering), AlphaLowering(TM)
  87     {}
  88
  89     /// getI64Imm - Return a target constant with the specified value, of type
  90     /// i64.
  91     inline SDOperand getI64Imm(int64_t Imm) {
  92       return CurDAG->getTargetConstant(Imm, MVT::i64);
  93     }
  94
  95     // Select - Convert the specified operand from a target-independent to a
  96     // target-specific node if it hasn't already been changed.
  97     SDOperand Select(SDOperand Op);
  98
  99     /// InstructionSelectBasicBlock - This callback is invoked by
 100     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 101     virtual void InstructionSelectBasicBlock(SelectionDAG &DAG);
 102
 103     virtual const char *getPassName() const {
 104       return "Alpha DAG->DAG Pattern Instruction Selection";
 105     }
 106
 107 // Include the pieces autogenerated from the target description.
 108 #include "AlphaGenDAGISel.inc"
 109
 110 private:
 111     SDOperand getGlobalBaseReg();
 112     SDOperand getRASaveReg();
 113     SDOperand SelectCALL(SDOperand Op);
 114
 115   };
 116 }
 117
 118 /// getGlobalBaseReg - Output the instructions required to put the
 119 /// GOT address into a register.
 120 ///
 121 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
 122   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 123                                 AlphaLowering.getVRegGP(),
 124                                 MVT::i64);
 125 }
 126
 127 /// getRASaveReg - Grab the return address
 128 ///
 129 SDOperand AlphaDAGToDAGISel::getRASaveReg() {
 130   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
 131                                 AlphaLowering.getVRegRA(),
 132                                 MVT::i64);
 133 }
 134
 135 /// InstructionSelectBasicBlock - This callback is invoked by
 136 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
 137 void AlphaDAGToDAGISel::InstructionSelectBasicBlock(SelectionDAG &DAG) {
 138   DEBUG(BB->dump());
 139
 140   // Select target instructions for the DAG.
 141   DAG.setRoot(Select(DAG.getRoot()));
 142   CodeGenMap.clear();
 143   DAG.RemoveDeadNodes();
 144
 145   // Emit machine code to BB.
 146   ScheduleAndEmitDAG(DAG);
 147 }
 148
 149 // Select - Convert the specified operand from a target-independent to a
 150 // target-specific node if it hasn't already been changed.
 151 SDOperand AlphaDAGToDAGISel::Select(SDOperand Op) {
 152   SDNode *N = Op.Val;
 153   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 154       N->getOpcode() < AlphaISD::FIRST_NUMBER)
 155     return Op;   // Already selected.
 156
 157   // If this has already been converted, use it.
 158   std::map<SDOperand, SDOperand>::iterator CGMI = CodeGenMap.find(Op);
 159   if (CGMI != CodeGenMap.end()) return CGMI->second;
 160
 161   switch (N->getOpcode()) {
 162   default: break;
 163   case ISD::TAILCALL:
 164   case ISD::CALL: return SelectCALL(Op);
 165
 166   case ISD::FrameIndex: {
 167     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 168     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 169                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 170                                 getI64Imm(0));
 171   }
 172   case AlphaISD::GlobalBaseReg:
 173     return getGlobalBaseReg();
 174
 175   case AlphaISD::DivCall: {
 176     SDOperand Chain = CurDAG->getEntryNode();
 177     Chain = CurDAG->getCopyToReg(Chain, Alpha::R24, Select(Op.getOperand(1)),
 178                                  SDOperand(0,0));
 179     Chain = CurDAG->getCopyToReg(Chain, Alpha::R25, Select(Op.getOperand(2)),
 180                                  Chain.getValue(1));
 181     Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Select(Op.getOperand(0)),
 182                                  Chain.getValue(1));
 183     Chain = CurDAG->getTargetNode(Alpha::JSRs, MVT::Other, MVT::Flag,
 184                                   Chain, Chain.getValue(1));
 185     Chain = CurDAG->getCopyFromReg(Chain, Alpha::R27, MVT::i64,
 186                                   Chain.getValue(1));
 187     return CurDAG->SelectNodeTo(N, Alpha::BIS, MVT::i64, Chain, Chain);
 188   }
 189
 190   case ISD::READCYCLECOUNTER: {
 191     SDOperand Chain = Select(N->getOperand(0)); //Select chain
 192     return CurDAG->SelectNodeTo(N, Alpha::RPCC, MVT::i64, Chain);
 193   }
 194
 195   case ISD::RET: {
 196     SDOperand Chain = Select(N->getOperand(0));     // Token chain.
 197     SDOperand InFlag;
 198
 199     if (N->getNumOperands() == 2) {
 200       SDOperand Val = Select(N->getOperand(1));
 201       if (N->getOperand(1).getValueType() == MVT::i64) {
 202         Chain = CurDAG->getCopyToReg(Chain, Alpha::R0, Val, InFlag);
 203         InFlag = Chain.getValue(1);
 204       } else if (N->getOperand(1).getValueType() == MVT::f64 ||
 205                  N->getOperand(1).getValueType() == MVT::f32) {
 206         Chain = CurDAG->getCopyToReg(Chain, Alpha::F0, Val, InFlag);
 207         InFlag = Chain.getValue(1);
 208       }
 209     }
 210     Chain = CurDAG->getCopyToReg(Chain, Alpha::R26, getRASaveReg(), InFlag);
 211     InFlag = Chain.getValue(1);
 212
 213     // Finally, select this to a ret instruction.
 214     return CurDAG->SelectNodeTo(N, Alpha::RETDAG, MVT::Other, Chain, InFlag);
 215   }
 216   case ISD::Constant: {
 217     uint64_t uval = cast<ConstantSDNode>(N)->getValue();
 218
 219     if (uval == 0)
 220       return CurDAG->getCopyFromReg(CurDAG->getEntryNode(), Alpha::R31, MVT::i64);
 221
 222     int64_t val = (int64_t)uval;
 223     int32_t val32 = (int32_t)val;
 224     if (val <= IMM_HIGH + IMM_HIGH * IMM_MULT &&
 225         val >= IMM_LOW  + IMM_LOW  * IMM_MULT)
 226       break; //(LDAH (LDA))
 227     if ((uval >> 32) == 0 && //empty upper bits
 228         val32 <= IMM_HIGH + IMM_HIGH * IMM_MULT)
 229       //        val32 >= IMM_LOW  + IMM_LOW  * IMM_MULT) //always true
 230       break; //(zext (LDAH (LDA)))
 231     //Else use the constant pool
 232     MachineConstantPool *CP = BB->getParent()->getConstantPool();
 233     ConstantUInt *C =
 234       ConstantUInt::get(Type::getPrimitiveType(Type::ULongTyID) , uval);
 235     SDOperand Tmp, CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 236     Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI, getGlobalBaseReg());
 237     return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, MVT::Other,
 238                                 CPI, Tmp, CurDAG->getEntryNode());
 239   }
 240   case ISD::ConstantFP:
 241     if (ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N)) {
 242       bool isDouble = N->getValueType(0) == MVT::f64;
 243       MVT::ValueType T = isDouble ? MVT::f64 : MVT::f32;
 244       if (CN->isExactlyValue(+0.0)) {
 245         return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 246                                     T, CurDAG->getRegister(Alpha::F31, T),
 247                                     CurDAG->getRegister(Alpha::F31, T));
 248       } else if ( CN->isExactlyValue(-0.0)) {
 249         return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 250                                     T, CurDAG->getRegister(Alpha::F31, T),
 251                                     CurDAG->getRegister(Alpha::F31, T));
 252       } else {
 253         abort();
 254       }
 255       break;
 256     }
 257
 258   case ISD::SETCC:
 259     if (MVT::isFloatingPoint(N->getOperand(0).Val->getValueType(0))) {
 260       unsigned Opc = Alpha::WTF;
 261       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 262       bool rev = false;
 263       bool isNE = false;
 264       switch(CC) {
 265       default: N->dump(); assert(0 && "Unknown FP comparison!");
 266       case ISD::SETEQ: Opc = Alpha::CMPTEQ; break;
 267       case ISD::SETLT: Opc = Alpha::CMPTLT; break;
 268       case ISD::SETLE: Opc = Alpha::CMPTLE; break;
 269       case ISD::SETGT: Opc = Alpha::CMPTLT; rev = true; break;
 270       case ISD::SETGE: Opc = Alpha::CMPTLE; rev = true; break;
 271       case ISD::SETNE: Opc = Alpha::CMPTEQ; isNE = true; break;
 272       };
 273       SDOperand tmp1 = Select(N->getOperand(0)),
 274         tmp2 = Select(N->getOperand(1));
 275       SDOperand cmp = CurDAG->getTargetNode(Opc, MVT::f64,
 276                                             rev?tmp2:tmp1,
 277                                             rev?tmp1:tmp2);
 278       if (isNE)
 279         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, cmp,
 280                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 281
 282       SDOperand LD;
 283       if (AlphaLowering.hasITOF()) {
 284         LD = CurDAG->getNode(AlphaISD::FTOIT_, MVT::i64, cmp);
 285       } else {
 286         int FrameIdx =
 287           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 288         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 289         SDOperand ST = CurDAG->getTargetNode(Alpha::STT, MVT::Other,
 290                                              cmp, FI, CurDAG->getRegister(Alpha::R31, MVT::i64));
 291         LD = CurDAG->getTargetNode(Alpha::LDQ, MVT::i64, FI,
 292                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 293                                    ST);
 294       }
 295       SDOperand FP = CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 296                                            CurDAG->getRegister(Alpha::R31, MVT::i64),
 297                                            LD);
 298       return FP;
 299     }
 300     break;
 301
 302   case ISD::SELECT:
 303     if (MVT::isFloatingPoint(N->getValueType(0)) &&
 304         (N->getOperand(0).getOpcode() != ISD::SETCC ||
 305          !MVT::isFloatingPoint(N->getOperand(0).getOperand(1).getValueType()))) {
 306       //This should be the condition not covered by the Patterns
 307       //FIXME: Don't have SelectCode die, but rather return something testable
 308       // so that things like this can be caught in fall though code
 309       //move int to fp
 310       bool isDouble = N->getValueType(0) == MVT::f64;
 311       SDOperand LD,
 312         cond = Select(N->getOperand(0)),
 313         TV = Select(N->getOperand(1)),
 314         FV = Select(N->getOperand(2));
 315
 316       if (AlphaLowering.hasITOF()) {
 317         LD = CurDAG->getNode(AlphaISD::ITOFT_, MVT::f64, cond);
 318       } else {
 319         int FrameIdx =
 320           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 321         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 322         SDOperand ST = CurDAG->getTargetNode(Alpha::STQ, MVT::Other,
 323                                              cond, FI, CurDAG->getRegister(Alpha::R31, MVT::i64));
 324         LD = CurDAG->getTargetNode(Alpha::LDT, MVT::f64, FI,
 325                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 326                                    ST);
 327       }
 328       SDOperand FP = CurDAG->getTargetNode(isDouble?Alpha::FCMOVNET:Alpha::FCMOVNES,
 329                                            MVT::f64, FV, TV, LD);
 330       return FP;
 331     }
 332     break;
 333
 334   }
 335
 336   return SelectCode(Op);
 337 }
 338
 339 SDOperand AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 340   //TODO: add flag stuff to prevent nondeturministic breakage!
 341
 342   SDNode *N = Op.Val;
 343   SDOperand Chain = Select(N->getOperand(0));
 344   SDOperand Addr = N->getOperand(1);
 345   SDOperand InFlag;  // Null incoming flag value.
 346
 347    std::vector<SDOperand> CallOperands;
 348    std::vector<MVT::ValueType> TypeOperands;
 349
 350    //grab the arguments
 351    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 352      TypeOperands.push_back(N->getOperand(i).getValueType());
 353      CallOperands.push_back(Select(N->getOperand(i)));
 354    }
 355    int count = N->getNumOperands() - 2;
 356
 357    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 358                                        Alpha::R19, Alpha::R20, Alpha::R21};
 359    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 360                                          Alpha::F19, Alpha::F20, Alpha::F21};
 361
 362    for (int i = 6; i < count; ++i) {
 363      unsigned Opc = Alpha::WTF;
 364      if (MVT::isInteger(TypeOperands[i])) {
 365        Opc = Alpha::STQ;
 366      } else if (TypeOperands[i] == MVT::f32) {
 367        Opc = Alpha::STS;
 368      } else if (TypeOperands[i] == MVT::f64) {
 369        Opc = Alpha::STT;
 370      } else
 371        assert(0 && "Unknown operand");
 372      Chain = CurDAG->getTargetNode(Opc, MVT::Other, CallOperands[i],
 373                                    getI64Imm((i - 6) * 8),
 374                                    CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 375                                    Chain);
 376    }
 377    for (int i = 0; i < std::min(6, count); ++i) {
 378      if (MVT::isInteger(TypeOperands[i])) {
 379        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 380        InFlag = Chain.getValue(1);
 381      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 382        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 383        InFlag = Chain.getValue(1);
 384      } else
 385        assert(0 && "Unknown operand");
 386    }
 387
 388
 389    // Finally, once everything is in registers to pass to the call, emit the
 390    // call itself.
 391    if (Addr.getOpcode() == AlphaISD::GPRelLo) {
 392      SDOperand GOT = getGlobalBaseReg();
 393      Chain = CurDAG->getCopyToReg(Chain, Alpha::R29, GOT, InFlag);
 394      InFlag = Chain.getValue(1);
 395      Chain = CurDAG->getTargetNode(Alpha::BSR, MVT::Other, MVT::Flag,
 396                                    Addr.getOperand(0), Chain, InFlag);
 397    } else {
 398      Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Select(Addr), InFlag);
 399      InFlag = Chain.getValue(1);
 400      Chain = CurDAG->getTargetNode(Alpha::JSR, MVT::Other, MVT::Flag,
 401                                    Chain, InFlag );
 402    }
 403    InFlag = Chain.getValue(1);
 404
 405    std::vector<SDOperand> CallResults;
 406
 407    switch (N->getValueType(0)) {
 408    default: assert(0 && "Unexpected ret value!");
 409      case MVT::Other: break;
 410    case MVT::i64:
 411      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 412      CallResults.push_back(Chain.getValue(0));
 413      break;
 414    case MVT::f32:
 415      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 416      CallResults.push_back(Chain.getValue(0));
 417      break;
 418    case MVT::f64:
 419      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 420      CallResults.push_back(Chain.getValue(0));
 421      break;
 422    }
 423
 424    CallResults.push_back(Chain);
 425    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 426      CodeGenMap[Op.getValue(i)] = CallResults[i];
 427    return CallResults[Op.ResNo];
 428 }
 429
 430
 431 /// createAlphaISelDag - This pass converts a legalized DAG into a
 432 /// Alpha-specific DAG, ready for instruction scheduling.
 433 ///
 434 FunctionPass *llvm::createAlphaISelDag(TargetMachine &TM) {
 435   return new AlphaDAGToDAGISel(TM);
 436 }