lib/Target/Alpha/AlphaISelDAGToDAG.cpp

   1 //===-- AlphaISelDAGToDAG.cpp - Alpha pattern matching inst selector ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Andrew Lenharth and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a pattern matching instruction selector for Alpha,
  11 // converting from a legalized dag to a Alpha dag.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "Alpha.h"
  16 #include "AlphaTargetMachine.h"
  17 #include "AlphaISelLowering.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/SSARegMap.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/CodeGen/SelectionDAGISel.h"
  24 #include "llvm/Target/TargetOptions.h"
  25 #include "llvm/ADT/Statistic.h"
  26 #include "llvm/Constants.h"
  27 #include "llvm/GlobalValue.h"
  28 #include "llvm/Support/Debug.h"
  29 #include "llvm/Support/MathExtras.h"
  30 #include <algorithm>
  31 using namespace llvm;
  32
  33 namespace {
  34
  35   //===--------------------------------------------------------------------===//
  36   /// AlphaDAGToDAGISel - Alpha specific code to select Alpha machine
  37   /// instructions for SelectionDAG operations.
  38   ///
  39   class AlphaDAGToDAGISel : public SelectionDAGISel {
  40     AlphaTargetLowering AlphaLowering;
  41
  42     static const int IMM_LOW  = -32768;
  43     static const int IMM_HIGH = 32767;
  44     static const int IMM_MULT = 65536;
  45
  46   public:
  47     AlphaDAGToDAGISel(TargetMachine &TM)
  48       : SelectionDAGISel(AlphaLowering), AlphaLowering(TM) {}
  49
  50     /// getI64Imm - Return a target constant with the specified value, of type
  51     /// i64.
  52     inline SDOperand getI64Imm(int64_t Imm) {
  53       return CurDAG->getTargetConstant(Imm, MVT::i64);
  54     }
  55
  56     // Select - Convert the specified operand from a target-independent to a
  57     // target-specific node if it hasn't already been changed.
  58     SDOperand Select(SDOperand Op);
  59
  60     /// InstructionSelectBasicBlock - This callback is invoked by
  61     /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
  62     virtual void InstructionSelectBasicBlock(SelectionDAG &DAG);
  63
  64     virtual const char *getPassName() const {
  65       return "Alpha DAG->DAG Pattern Instruction Selection";
  66     }
  67
  68 // Include the pieces autogenerated from the target description.
  69 #include "AlphaGenDAGISel.inc"
  70
  71 private:
  72     SDOperand getGlobalBaseReg();
  73     SDOperand getRASaveReg();
  74     SDOperand SelectCALL(SDOperand Op);
  75
  76   };
  77 }
  78
  79 /// getGlobalBaseReg - Output the instructions required to put the
  80 /// GOT address into a register.
  81 ///
  82 SDOperand AlphaDAGToDAGISel::getGlobalBaseReg() {
  83   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
  84                                 AlphaLowering.getVRegGP(),
  85                                 MVT::i64);
  86 }
  87
  88 /// getRASaveReg - Grab the return address
  89 ///
  90 SDOperand AlphaDAGToDAGISel::getRASaveReg() {
  91   return CurDAG->getCopyFromReg(CurDAG->getEntryNode(),
  92                                 AlphaLowering.getVRegRA(),
  93                                 MVT::i64);
  94 }
  95
  96 /// InstructionSelectBasicBlock - This callback is invoked by
  97 /// SelectionDAGISel when it has created a SelectionDAG for us to codegen.
  98 void AlphaDAGToDAGISel::InstructionSelectBasicBlock(SelectionDAG &DAG) {
  99   DEBUG(BB->dump());
 100
 101   // Select target instructions for the DAG.
 102   DAG.setRoot(Select(DAG.getRoot()));
 103   CodeGenMap.clear();
 104   DAG.RemoveDeadNodes();
 105
 106   // Emit machine code to BB.
 107   ScheduleAndEmitDAG(DAG);
 108 }
 109
 110 // Select - Convert the specified operand from a target-independent to a
 111 // target-specific node if it hasn't already been changed.
 112 SDOperand AlphaDAGToDAGISel::Select(SDOperand Op) {
 113   SDNode *N = Op.Val;
 114   if (N->getOpcode() >= ISD::BUILTIN_OP_END &&
 115       N->getOpcode() < AlphaISD::FIRST_NUMBER)
 116     return Op;   // Already selected.
 117
 118   // If this has already been converted, use it.
 119   std::map<SDOperand, SDOperand>::iterator CGMI = CodeGenMap.find(Op);
 120   if (CGMI != CodeGenMap.end()) return CGMI->second;
 121
 122   switch (N->getOpcode()) {
 123   default: break;
 124   case ISD::TAILCALL:
 125   case ISD::CALL: return SelectCALL(Op);
 126
 127   case ISD::DYNAMIC_STACKALLOC: {
 128     if (!isa<ConstantSDNode>(N->getOperand(2)) ||
 129         cast<ConstantSDNode>(N->getOperand(2))->getValue() != 0) {
 130       std::cerr << "Cannot allocate stack object with greater alignment than"
 131                 << " the stack alignment yet!";
 132       abort();
 133     }
 134
 135     SDOperand Chain = Select(N->getOperand(0));
 136     SDOperand Amt   = Select(N->getOperand(1));
 137     SDOperand Reg = CurDAG->getRegister(Alpha::R30, MVT::i64);
 138     SDOperand Val = CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64);
 139     Chain = Val.getValue(1);
 140
 141     // Subtract the amount (guaranteed to be a multiple of the stack alignment)
 142     // from the stack pointer, giving us the result pointer.
 143     SDOperand Result = CurDAG->getTargetNode(Alpha::SUBQ, MVT::i64, Val, Amt);
 144
 145     // Copy this result back into R30.
 146     Chain = CurDAG->getNode(ISD::CopyToReg, MVT::Other, Chain, Reg, Result);
 147
 148     // Copy this result back out of R30 to make sure we're not using the stack
 149     // space without decrementing the stack pointer.
 150     Result = CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64);
 151
 152     // Finally, replace the DYNAMIC_STACKALLOC with the copyfromreg.
 153     CodeGenMap[Op.getValue(0)] = Result;
 154     CodeGenMap[Op.getValue(1)] = Result.getValue(1);
 155     return SDOperand(Result.Val, Op.ResNo);
 156   }
 157   case ISD::BRCOND: {
 158     SDOperand Chain = Select(N->getOperand(0));
 159     SDOperand CC = Select(N->getOperand(1));
 160     MachineBasicBlock *Dest =
 161       cast<BasicBlockSDNode>(N->getOperand(2))->getBasicBlock();
 162     return CurDAG->SelectNodeTo(N, Alpha::BNE, MVT::Other, CC,
 163                                 CurDAG->getBasicBlock(Dest), Chain);
 164   }
 165   case ISD::LOAD:
 166   case ISD::EXTLOAD:
 167   case ISD::ZEXTLOAD:
 168   case ISD::SEXTLOAD: {
 169     SDOperand Chain = Select(N->getOperand(0));
 170     SDOperand Address = Select(N->getOperand(1));
 171     unsigned opcode = N->getOpcode();
 172     unsigned Opc = Alpha::WTF;
 173     if (opcode == ISD::LOAD)
 174       switch (N->getValueType(0)) {
 175       default: N->dump(); assert(0 && "Bad load!");
 176       case MVT::i64: Opc = Alpha::LDQ; break;
 177       case MVT::f64: Opc = Alpha::LDT; break;
 178       case MVT::f32: Opc = Alpha::LDS; break;
 179       }
 180     else
 181       switch (cast<VTSDNode>(N->getOperand(3))->getVT()) {
 182       default: N->dump(); assert(0 && "Bad sign extend!");
 183       case MVT::i32: Opc = Alpha::LDL;
 184         assert(opcode != ISD::ZEXTLOAD && "Not sext"); break;
 185       case MVT::i16: Opc = Alpha::LDWU;
 186         assert(opcode != ISD::SEXTLOAD && "Not zext"); break;
 187       case MVT::i1: //FIXME: Treat i1 as i8 since there are problems otherwise
 188       case MVT::i8: Opc = Alpha::LDBU;
 189           assert(opcode != ISD::SEXTLOAD && "Not zext"); break;
 190       }
 191
 192     return CurDAG->SelectNodeTo(N, Opc, N->getValueType(0), MVT::Other,
 193                                 getI64Imm(0), Address,
 194                                 Chain).getValue(Op.ResNo);
 195   }
 196   case ISD::STORE:
 197   case ISD::TRUNCSTORE: {
 198     SDOperand Chain = Select(N->getOperand(0));
 199     SDOperand Value = Select(N->getOperand(1));
 200     SDOperand Address = Select(N->getOperand(2));
 201
 202     unsigned Opc = Alpha::WTF;
 203
 204     if (N->getOpcode() == ISD::STORE) {
 205       switch (N->getOperand(1).getValueType()) {
 206       case MVT::i64: Opc = Alpha::STQ; break;
 207       case MVT::f64: Opc = Alpha::STT; break;
 208       case MVT::f32: Opc = Alpha::STS; break;
 209       default: assert(0 && "Bad store!");
 210       };
 211     } else { //TRUNCSTORE
 212       switch (cast<VTSDNode>(N->getOperand(4))->getVT()) {
 213       case MVT::i32: Opc = Alpha::STL; break;
 214       case MVT::i16: Opc = Alpha::STW; break;
 215       case MVT::i8: Opc = Alpha::STB; break;
 216       default: assert(0 && "Bad truncstore!");
 217       };
 218     }
 219     return CurDAG->SelectNodeTo(N, Opc, MVT::Other, Value, getI64Imm(0),
 220                                 Address, Chain);
 221   }
 222
 223   case ISD::BR:
 224     return CurDAG->SelectNodeTo(N, Alpha::BR_DAG, MVT::Other, N->getOperand(1),
 225                                 Select(N->getOperand(0)));
 226
 227   case ISD::FrameIndex: {
 228     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 229     return CurDAG->SelectNodeTo(N, Alpha::LDA, MVT::i64,
 230                                 CurDAG->getTargetFrameIndex(FI, MVT::i32),
 231                                 getI64Imm(0));
 232   }
 233   case ISD::ConstantPool: {
 234     Constant *C = cast<ConstantPoolSDNode>(N)->get();
 235     SDOperand Tmp, CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 236     Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI, getGlobalBaseReg());
 237     return CurDAG->SelectNodeTo(N, Alpha::LDAr, MVT::i64, CPI, Tmp);
 238   }
 239   case ISD::GlobalAddress: {
 240     GlobalValue *GV = cast<GlobalAddressSDNode>(N)->getGlobal();
 241     SDOperand GA = CurDAG->getTargetGlobalAddress(GV, MVT::i64);
 242     return CurDAG->SelectNodeTo(N, Alpha::LDQl, MVT::i64, GA,
 243                                 getGlobalBaseReg());
 244   }
 245   case ISD::ExternalSymbol:
 246     return CurDAG->SelectNodeTo(N, Alpha::LDQl, MVT::i64,
 247                                 CurDAG->getTargetExternalSymbol(cast<ExternalSymbolSDNode>(N)->getSymbol(), MVT::i64),
 248                                 getGlobalBaseReg());
 249
 250   case ISD::RET: {
 251     SDOperand Chain = Select(N->getOperand(0));     // Token chain.
 252     SDOperand InFlag;
 253
 254     if (N->getNumOperands() == 2) {
 255       SDOperand Val = Select(N->getOperand(1));
 256       if (N->getOperand(1).getValueType() == MVT::i64) {
 257         Chain = CurDAG->getCopyToReg(Chain, Alpha::R0, Val, InFlag);
 258         InFlag = Chain.getValue(1);
 259       }
 260     }
 261     Chain = CurDAG->getCopyToReg(Chain, Alpha::R26, getRASaveReg(), InFlag);
 262     InFlag = Chain.getValue(1);
 263
 264     // Finally, select this to a ret instruction.
 265     return CurDAG->SelectNodeTo(N, Alpha::RETDAG, MVT::Other, Chain, InFlag);
 266   }
 267   case ISD::Constant: {
 268     int64_t val = (int64_t)cast<ConstantSDNode>(N)->getValue();
 269     if (val > (int64_t)IMM_HIGH +(int64_t)IMM_HIGH* (int64_t)IMM_MULT ||
 270         val < (int64_t)IMM_LOW + (int64_t)IMM_LOW * (int64_t)IMM_MULT) {
 271       MachineConstantPool *CP = BB->getParent()->getConstantPool();
 272       ConstantUInt *C =
 273         ConstantUInt::get(Type::getPrimitiveType(Type::ULongTyID) , val);
 274       SDOperand Tmp, CPI = CurDAG->getTargetConstantPool(C, MVT::i64);
 275       Tmp = CurDAG->getTargetNode(Alpha::LDAHr, MVT::i64, CPI, getGlobalBaseReg());
 276       return CurDAG->SelectNodeTo(N, Alpha::LDQr, MVT::i64, CPI, Tmp);
 277     }
 278     break;
 279   }
 280   case ISD::ConstantFP:
 281     if (ConstantFPSDNode *CN = dyn_cast<ConstantFPSDNode>(N)) {
 282       bool isDouble = N->getValueType(0) == MVT::f64;
 283       MVT::ValueType T = isDouble ? MVT::f64 : MVT::f32;
 284       if (CN->isExactlyValue(+0.0)) {
 285         return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYST : Alpha::CPYSS,
 286                                     T, CurDAG->getRegister(Alpha::F31, T),
 287                                     CurDAG->getRegister(Alpha::F31, T));
 288       } else if ( CN->isExactlyValue(-0.0)) {
 289         return CurDAG->SelectNodeTo(N, isDouble ? Alpha::CPYSNT : Alpha::CPYSNS,
 290                                     T, CurDAG->getRegister(Alpha::F31, T),
 291                                     CurDAG->getRegister(Alpha::F31, T));
 292       } else {
 293         abort();
 294       }
 295       break;
 296     }
 297   case ISD::SDIV:
 298   case ISD::UDIV:
 299   case ISD::UREM:
 300   case ISD::SREM:
 301     if (MVT::isInteger(N->getValueType(0))) {
 302       const char* opstr = 0;
 303       switch(N->getOpcode()) {
 304       case ISD::UREM: opstr = "__remqu"; break;
 305       case ISD::SREM: opstr = "__remq";  break;
 306       case ISD::UDIV: opstr = "__divqu"; break;
 307       case ISD::SDIV: opstr = "__divq";  break;
 308       }
 309       SDOperand Tmp1 = Select(N->getOperand(0)),
 310         Tmp2 = Select(N->getOperand(1)),
 311         Addr = CurDAG->getExternalSymbol(opstr, AlphaLowering.getPointerTy());
 312       SDOperand Tmp3 = Select(Addr);
 313       SDOperand Chain = CurDAG->getCopyToReg(CurDAG->getRoot(), Alpha::R24,
 314                                              Tmp1, SDOperand());
 315       Chain = CurDAG->getCopyToReg(CurDAG->getRoot(), Alpha::R25,
 316                                    Tmp2, Chain.getValue(1));
 317       Chain = CurDAG->getCopyToReg(CurDAG->getRoot(), Alpha::R27,
 318                                    Tmp3, Chain.getValue(1));
 319       Chain = CurDAG->getTargetNode(Alpha::JSRs, MVT::i64, MVT::Flag,
 320                                     CurDAG->getRegister(Alpha::R27, MVT::i64),
 321                                     getI64Imm(0));
 322       return CurDAG->getCopyFromReg(Chain.getValue(1), Alpha::R27, MVT::i64,
 323                                     Chain.getValue(1));
 324     }
 325     break;
 326
 327   case ISD::SETCC:
 328     if (MVT::isFloatingPoint(N->getOperand(0).Val->getValueType(0))) {
 329       unsigned Opc = Alpha::WTF;
 330       ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
 331       bool rev = false;
 332       bool isNE = false;
 333       switch(CC) {
 334       default: N->dump(); assert(0 && "Unknown FP comparison!");
 335       case ISD::SETEQ: Opc = Alpha::CMPTEQ; break;
 336       case ISD::SETLT: Opc = Alpha::CMPTLT; break;
 337       case ISD::SETLE: Opc = Alpha::CMPTLE; break;
 338       case ISD::SETGT: Opc = Alpha::CMPTLT; rev = true; break;
 339       case ISD::SETGE: Opc = Alpha::CMPTLE; rev = true; break;
 340       case ISD::SETNE: Opc = Alpha::CMPTEQ; isNE = true; break;
 341       };
 342       SDOperand tmp1 = Select(N->getOperand(0)),
 343         tmp2 = Select(N->getOperand(1));
 344       SDOperand cmp = CurDAG->getTargetNode(Opc, MVT::f64,
 345                                             rev?tmp2:tmp1,
 346                                             rev?tmp1:tmp2);
 347       if (isNE)
 348         cmp = CurDAG->getTargetNode(Alpha::CMPTEQ, MVT::f64, cmp,
 349                                     CurDAG->getRegister(Alpha::F31, MVT::f64));
 350
 351       SDOperand LD;
 352       if (AlphaLowering.hasITOF()) {
 353         LD = CurDAG->getNode(AlphaISD::FTOIT_, MVT::i64, cmp);
 354       } else {
 355         int FrameIdx =
 356           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 357         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 358         SDOperand ST = CurDAG->getTargetNode(Alpha::STT, MVT::Other,
 359                                              cmp, FI, CurDAG->getRegister(Alpha::R31, MVT::i64));
 360         LD = CurDAG->getTargetNode(Alpha::LDQ, MVT::i64, FI,
 361                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 362                                    ST);
 363       }
 364       SDOperand FP = CurDAG->getTargetNode(Alpha::CMPULT, MVT::i64,
 365                                            CurDAG->getRegister(Alpha::R31, MVT::i64),
 366                                            LD);
 367       return FP;
 368     }
 369     break;
 370
 371   case ISD::SELECT:
 372     if (MVT::isFloatingPoint(N->getValueType(0))) {
 373       //move int to fp
 374       bool isDouble = N->getValueType(0) == MVT::f64;
 375       SDOperand LD,
 376         cond = Select(N->getOperand(0)),
 377         TV = Select(N->getOperand(1)),
 378         FV = Select(N->getOperand(2));
 379
 380       if (AlphaLowering.hasITOF()) {
 381         LD = CurDAG->getNode(AlphaISD::ITOFT_, MVT::f64, cond);
 382       } else {
 383         int FrameIdx =
 384           CurDAG->getMachineFunction().getFrameInfo()->CreateStackObject(8, 8);
 385         SDOperand FI = CurDAG->getFrameIndex(FrameIdx, MVT::i64);
 386         SDOperand ST = CurDAG->getTargetNode(Alpha::STQ, MVT::Other,
 387                                              cond, FI, CurDAG->getRegister(Alpha::R31, MVT::i64));
 388         LD = CurDAG->getTargetNode(Alpha::LDT, MVT::f64, FI,
 389                                    CurDAG->getRegister(Alpha::R31, MVT::i64),
 390                                    ST);
 391       }
 392       SDOperand FP = CurDAG->getTargetNode(isDouble?Alpha::FCMOVEQT:Alpha::FCMOVEQS,
 393                                            MVT::f64, TV, FV, LD);
 394       return FP;
 395     }
 396     break;
 397
 398   }
 399
 400   return SelectCode(Op);
 401 }
 402
 403 SDOperand AlphaDAGToDAGISel::SelectCALL(SDOperand Op) {
 404   //TODO: add flag stuff to prevent nondeturministic breakage!
 405
 406   SDNode *N = Op.Val;
 407   SDOperand Chain = Select(N->getOperand(0));
 408   SDOperand Addr = Select(N->getOperand(1));
 409   SDOperand InFlag;  // Null incoming flag value.
 410
 411    std::vector<SDOperand> CallOperands;
 412    std::vector<MVT::ValueType> TypeOperands;
 413
 414    //grab the arguments
 415    for(int i = 2, e = N->getNumOperands(); i < e; ++i) {
 416      TypeOperands.push_back(N->getOperand(i).getValueType());
 417      CallOperands.push_back(Select(N->getOperand(i)));
 418    }
 419    int count = N->getNumOperands() - 2;
 420
 421    static const unsigned args_int[] = {Alpha::R16, Alpha::R17, Alpha::R18,
 422                                        Alpha::R19, Alpha::R20, Alpha::R21};
 423    static const unsigned args_float[] = {Alpha::F16, Alpha::F17, Alpha::F18,
 424                                          Alpha::F19, Alpha::F20, Alpha::F21};
 425
 426    for (int i = 6; i < count; ++i) {
 427      unsigned Opc = Alpha::WTF;
 428      if (MVT::isInteger(TypeOperands[i])) {
 429        Opc = Alpha::STQ;
 430      } else if (TypeOperands[i] == MVT::f32) {
 431        Opc = Alpha::STS;
 432      } else if (TypeOperands[i] == MVT::f64) {
 433        Opc = Alpha::STT;
 434      } else
 435        assert(0 && "Unknown operand");
 436      Chain = CurDAG->getTargetNode(Opc, MVT::Other, CallOperands[i],
 437                                    getI64Imm((i - 6) * 8),
 438                                    CurDAG->getCopyFromReg(Chain, Alpha::R30, MVT::i64),
 439                                    Chain);
 440    }
 441    for (int i = 0; i < std::min(6, count); ++i) {
 442      if (MVT::isInteger(TypeOperands[i])) {
 443        Chain = CurDAG->getCopyToReg(Chain, args_int[i], CallOperands[i], InFlag);
 444        InFlag = Chain.getValue(1);
 445      } else if (TypeOperands[i] == MVT::f32 || TypeOperands[i] == MVT::f64) {
 446        Chain = CurDAG->getCopyToReg(Chain, args_float[i], CallOperands[i], InFlag);
 447        InFlag = Chain.getValue(1);
 448      } else
 449        assert(0 && "Unknown operand");
 450    }
 451
 452
 453    Chain = CurDAG->getCopyToReg(Chain, Alpha::R27, Addr, InFlag);
 454    InFlag = Chain.getValue(1);
 455    // Finally, once everything is in registers to pass to the call, emit the
 456    // call itself.
 457    Chain = CurDAG->getTargetNode(Alpha::JSRDAG, MVT::Other, MVT::Flag,
 458                                  Chain, InFlag );
 459    InFlag = Chain.getValue(1);
 460
 461    std::vector<SDOperand> CallResults;
 462
 463    switch (N->getValueType(0)) {
 464    default: assert(0 && "Unexpected ret value!");
 465      case MVT::Other: break;
 466    case MVT::i64:
 467      Chain = CurDAG->getCopyFromReg(Chain, Alpha::R0, MVT::i64, InFlag).getValue(1);
 468      CallResults.push_back(Chain.getValue(0));
 469      break;
 470    case MVT::f32:
 471      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f32, InFlag).getValue(1);
 472      CallResults.push_back(Chain.getValue(0));
 473      break;
 474    case MVT::f64:
 475      Chain = CurDAG->getCopyFromReg(Chain, Alpha::F0, MVT::f64, InFlag).getValue(1);
 476      CallResults.push_back(Chain.getValue(0));
 477      break;
 478    }
 479
 480    CallResults.push_back(Chain);
 481    for (unsigned i = 0, e = CallResults.size(); i != e; ++i)
 482      CodeGenMap[Op.getValue(i)] = CallResults[i];
 483    return CallResults[Op.ResNo];
 484 }
 485
 486
 487 /// createAlphaISelDag - This pass converts a legalized DAG into a
 488 /// Alpha-specific DAG, ready for instruction scheduling.
 489 ///
 490 FunctionPass *llvm::createAlphaISelDag(TargetMachine &TM) {
 491   return new AlphaDAGToDAGISel(TM);
 492 }